ＩＩＩ族窒化物半導体の製造方法，ＩＩＩ族窒化物半導体素子の製造方法，ＩＩＩ族窒化物半導体とＩＩＩ族窒化物半導体素子
【課題】 ＩＩＩ族窒化物半導体の結晶層を含む半導体素子において品質低下を防止可能であり、かつ製造効率に優れたＩＩＩ族窒化物半導体の製造方法、ＩＩＩ族窒化物半導体素子の製造方法、ＩＩＩ族窒化物半導体およびＩＩＩ族窒化物半導体素子を提供する。
【解決手段】
下地層の上面にＩＩＩ族窒化物の非結晶層を形成する非結晶層形成工程（Ａ）と、
前記非結晶層の上面に保護層を形成する保護層形成工程（Ｂ）と、
前記非結晶層の一部をエッチングにより除去するエッチング工程（Ｃ）と、
前記保護層が形成された状態で前記非結晶層を熱処理して結晶化することによりＩＩＩ族窒化物半導体の結晶層に変換する半導体結晶層形成工程（Ｄ）と、を含むことを特徴とするＩＩＩ族窒化物半導体の製造方法。
【解決手段】
下地層の上面にＩＩＩ族窒化物の非結晶層を形成する非結晶層形成工程（Ａ）と、
前記非結晶層の上面に保護層を形成する保護層形成工程（Ｂ）と、
前記非結晶層の一部をエッチングにより除去するエッチング工程（Ｃ）と、
前記保護層が形成された状態で前記非結晶層を熱処理して結晶化することによりＩＩＩ族窒化物半導体の結晶層に変換する半導体結晶層形成工程（Ｄ）と、を含むことを特徴とするＩＩＩ族窒化物半導体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＩＩ族窒化物半導体の製造方法、ＩＩＩ族窒化物半導体素子の製造方法、ＩＩＩ族窒化物半導体およびＩＩＩ族窒化物半導体素子に関する。
【背景技術】
【０００２】
ＩＩＩ族窒化物半導体材料は、禁制帯幅が充分大きく、バンド間遷移も直接遷移型である等の優れた性質を有する。このため、ＩＩＩ族窒化物半導体は、短波長発光素子等の各種半導体素子への適用が盛んに検討されている。例えば、ＩＩＩ族窒化物半導体を用いた紫外から青および緑色の波長領域の発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ： ＬＥＤ）は、１９９０年代半ば頃から性能が急激に向上した。このため、前記ＬＥＤは、照明や各種ディスプレイ用途等への適用範囲が格段に広がり、非常に大きな市場を形成している。また、ＩＩＩ族窒化物半導体は、例えば、高密度光ディスク用光源やディスプレイに用いる半導体レーザ用の材料としても重要である。なお、半導体レーザは、Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＬａｓｅｒまたはＬａｓｅｒ Ｄｉｏｄｅとも呼ばれ、「ＬＤ」と略称されることもある。
【０００３】
半導体レーザ等の半導体素子にＩＩＩ族窒化物半導体を用いる場合、しばしば、ＩＩＩ族窒化物半導体を含む層の一部を除去することがある。一例として、特許文献１〜５等に記載のインナーストライプ型レーザが挙げられる。このインナーストライプ型レーザは、レーザビーム形状制御性と横モード制御性に優れた高出力レーザとして用いることができる。前記インナーストライプ型レーザは、例えば、活性層と、ｐ型クラッド層と、電流狭窄層とを含む。前記電流狭窄層は、前記活性層の上に設けられている。前記電流狭窄層の一部はエッチング等により除去されている。前記ｐ型クラッド層は、前記電流狭窄層および前記電流狭窄層除去部分の上に設けられている。前記電流狭窄層除去部分の上では、前記ｐ型クラッド層が前記電流狭窄層除去部分に埋め込まれ、前記ｐ型クラッド層が前記活性層上面に接している。前記電流狭窄層は、例えば、低屈折率でかつ絶縁性に優れたＡｌＮ等から形成されている。例えば特許文献１には、２．０μｍ程度の開口幅（ストライプ幅）を有するＡｌＮがｐ型クラッド層の下に電流狭窄および横モード制御のために埋め込まれたインナーストライプ型ＧａＮ系レーザが記載されている。
【０００４】
ＩＩＩ族窒化物半導体層の一部を除去する方法としては、例えば以下のような方法がある（特許文献１〜３）。すなわち、まず、前記活性層の上に、低温（例えば２００〜７００℃）で、ＩＩＩ族窒化物（例えばＡｌＮ）の非結晶層を堆積させる。つぎに、エッチング（例えばフォトリソグラフィーとウェットエッチング）によって前記ＩＩＩ族窒化物非結晶層の一部を除去し、開口部（ストライプ）を形成する。続いて前記ＩＩＩ族窒化物非結晶層を高温（例えば７００〜１３００℃）で熱処理し、ＩＩＩ族窒化物を非結晶から半導体結晶に変換してＩＩＩ族窒化物半導体結晶層とする。その後、前記ＩＩＩ族窒化物半導体結晶層および前記開口部の上に、前記ｐ型クラッド層（例えばｐ型ＡｌＧａＮクラッド層）を形成（再成長）する。この方法によれば、ＩＩＩ族窒化物半導体層をまず非結晶層として形成してからエッチングし、それから結晶化させるので、結晶層を直接エッチングするよりもエッチング速度が速くて加工しやすい。このため、製造効率（歩留まり）が良く、エッチングの際の制御性にも優れるという利点がある。
【０００５】
【特許文献１】特開２００３−７８２１５号公報
【特許文献２】特開２００６−１２１１０７号公報
【特許文献３】特開２００７−０６７４３２号公報
【特許文献４】特開２００７−２５１１１９号公報
【特許文献５】国際公開パンフレットＷＯ２００７／０６６６４４号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
前記特許文献１〜３に示す方法においては、高温での熱処理によりＩＩＩ族窒化物半導体層を非結晶から結晶に変換する際、マストランスポート（熱により半導体表面の原子が移動して形状が変化する現象）により表面平坦性が悪化する可能性がある。これを防止するために、特許文献１においては、前記熱処理による結晶化に先立ち、前記ＩＩＩ族窒化物非結晶層の表面を酸化する工程を採用することで、マストランスポートの抑制を図っている。
【０００７】
しかしながら、前記特許文献１〜３の方法では、ＩＩＩ族窒化物非結晶層の表面を酸化した際に、酸素濃度が不均一になり、半導体素子の品質低下につながるおそれがある。例えば、ＡｌＮ非結晶層表面における酸素濃度が不均一であると、前記熱処理による結晶化の際にＡｌＮ表面に形成される酸窒化アルミニウム（ＡｌＮｘＯ１−ｘ）の組成に斑（むら）が発生する。この上にｐ型クラッド層等の半導体層を堆積させると、ＡｌＮｘＯ１−ｘの酸素濃度の高い領域と低い領域とで成長速度に差が生じ、ピットや凹凸の原因となるおそれがある。
【０００８】
また、半導体レーザ以外の半導体素子でも、ＩＩＩ族窒化物非結晶層表面の不純物濃度を改善できれば、半導体素子の品質向上につながると考えられる。しかし、そのためには、半導体素子の製造において前記不純物濃度を制御する必要がある。この不純物濃度の制御工程が煩雑であると、製造効率および製造コストの低下につながる。
【０００９】
本発明は、上述の課題を解決するために、ＩＩＩ族窒化物半導体の結晶層を含む半導体素子において品質低下を防止可能であり、かつ製造効率に優れたＩＩＩ族窒化物半導体の製造方法、ＩＩＩ族窒化物半導体素子の製造方法、ＩＩＩ族窒化物半導体およびＩＩＩ族窒化物半導体素子を提供することを目的とする。
【課題を解決するための手段】
【００１０】
前記目的を達成するために、本発明のＩＩＩ族窒化物半導体の製造方法は、
下地層の上面にＩＩＩ族窒化物の非結晶層を形成する非結晶層形成工程と、
前記非結晶層の上面に保護層を形成する保護層形成工程と、
前記非結晶層の一部をエッチングにより除去するエッチング工程と、
前記保護層が形成された状態で前記非結晶層を熱処理して結晶化することによりＩＩＩ族窒化物半導体の結晶層に変換する半導体結晶層形成工程と、を含むことを特徴とする。
【００１１】
また、本発明のＩＩＩ族窒化物半導体素子の製造方法は、ＩＩＩ族窒化物半導体を含む半導体素子の製造方法であり、前記本発明のＩＩＩ族窒化物半導体の製造方法により前記ＩＩＩ族窒化物半導体を製造することを特徴とする。
【００１２】
さらに、本発明のＩＩＩ族窒化物半導体は、ＩＩＩ族窒化物半導体の結晶層を含み、前記結晶層は一部が除去されており、前記結晶層が不純物を含み、前記結晶層上面部の不純物濃度の平均値が内部の不純物濃度の平均値以下であり、前記本発明のＩＩＩ族窒化物半導体の製造方法により製造されることを特徴とする。
【００１３】
さらに、本発明のＩＩＩ族窒化物半導体素子は、前記本発明のＩＩＩ族窒化物半導体素子の製造方法により製造され、前記本発明のＩＩＩ族窒化物半導体を含むことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、ＩＩＩ族窒化物半導体の結晶層を含む半導体素子において、品質低下を防止可能であり、かつ製造効率に優れたＩＩＩ族窒化物半導体素子を製造することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明のＩＩＩ族窒化物半導体の製造方法、本発明のＩＩＩ族窒化物半導体素子の製造方法、本発明のＩＩＩ族窒化物半導体および本発明のＩＩＩ族窒化物半導体素子について、さらに詳細に説明する。
【００１６】
本発明のＩＩＩ族窒化物半導体の製造方法は、前述の通り、
下地層の上面にＩＩＩ族窒化物の非結晶層を形成する非結晶層形成工程と、
前記非結晶層の上面に保護層を形成する保護層形成工程と、
前記非結晶層の一部をエッチングにより除去するエッチング工程と、
前記保護層が形成された状態で前記非結晶層を熱処理して結晶化することによりＩＩＩ族窒化物半導体の結晶層に変換する半導体結晶層形成工程と、を含むことを特徴とする。これ以外には、本発明のＩＩＩ族窒化物半導体の製造方法は、特に制限されないが、例えば、以下の通りである。
【００１７】
本発明のＩＩＩ族窒化物半導体の製造方法において、前記半導体結晶層形成工程後、前記保護層を除去する保護層除去工程をさらに含むことが好ましい。また、前記保護層除去工程が、熱エッチングで前記保護層を除去する工程であることがより好ましい。前記保護層除去工程における熱エッチング温度は、前記半導体結晶層形成工程における熱処理温度よりも高温であることがさらに好ましい。
【００１８】
本発明のＩＩＩ族窒化物半導体の製造方法において、前記保護層がＩＩＩ族窒化物から形成された層であることが好ましい。また、前記結晶層が、ＩｎａＧａｂＡｌ１−ａ−ｂＮ（０≦ａ＜１、０≦ｂ＜１、０≦ａ＋ｂ＜１）の組成を有するＩＩＩ族窒化物半導体から形成され、前記保護層が、ＩｎｃＧａｄＡｌ１−ｃ−ｄＮ（０≦ｃ≦１、０≦ｄ≦１、０＜ｃ＋ｄ≦１）の組成を有するＩＩＩ族窒化物から形成され、かつ、前記結晶層のＩｎ組成比ａと前記保護層のＩｎ組成比ｃとが、下記数式（１）および（２）の少なくとも一方を満たすことが好ましい。
【００１９】
ａ＝０ （１）
ａ＜ｃ （２）
【００２０】
本発明のＩＩＩ族窒化物半導体の製造方法において、前記保護層が、ＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）の組成を有するＩＩＩ族窒化物から形成されていることが好ましい。また、前記保護層が、ＩｎＮから形成されていることが特に好ましい。前記結晶層は、ＡｌＮから形成されていることが特に好ましい。
【００２１】
本発明のＩＩＩ族窒化物半導体の製造方法において、前記結晶層が、２層以上の層を含むことが好ましい。また、前記結晶層が、ＡｌＮから形成された下層とＧａＮから形成された上層とを含むことがより好ましい。
【００２２】
本発明のＩＩＩ族窒化物半導体の製造方法において、前記結晶層が不純物を含む場合、前記結晶層上面部の不純物濃度の平均値が内部の不純物濃度の平均値以下であることが好ましい。前記結晶層において、前記上面部は、例えば前記結晶層の上面から深さ５０ｎｍまでの部分であり、前記内部は、例えば前記上面部以外の部分である。前記不純物は、特に制限されないが、例えば酸素である。また、前記結晶層において、前記上面部の酸素濃度の平均値が５×１０１８ｃｍ−３以下であることがさらに好ましい。
【００２３】
本発明のＩＩＩ族窒化物半導体の製造方法は、前記結晶層の上に、他のＩＩＩ族窒化物半導体含有層を形成する他のＩＩＩ族窒化物半導体含有層形成工程をさらに含むことが好ましい。この場合において、本発明のＩＩＩ族窒化物半導体の製造方法は、前記半導体結晶層形成工程後、前記保護層を除去する保護層除去工程を含み、前記保護層除去工程が、熱エッチングで前記保護層を除去する工程であり、前記他のＩＩＩ族窒化物半導体含有層形成工程において、前記保護層除去工程における熱エッチング温度以上の温度で前記他のＩＩＩ族窒化物半導体含有層を形成することがより好ましい。
【００２４】
本発明のＩＩＩ族窒化物半導体の製造方法は、前記下地層が、ＩＩＩ族窒化物半導体を含む層であることが好ましい。
【００２５】
本発明のＩＩＩ族窒化物半導体の製造方法において、前記保護層に代えてＩＩＩ族窒化物から形成された層を形成しても良い。この場合において、前記ＩＩＩ族窒化物から形成された層の機能はなんら制限されず、例えば、保護層としての機能を有していなくても良い。
【００２６】
次に、本発明のＩＩＩ族窒化物半導体素子の製造方法は、前述の通り、ＩＩＩ族窒化物半導体を含む半導体素子の製造方法であり、前記本発明の半導体の製造方法により前記ＩＩＩ族窒化物半導体を製造することを特徴とする。
【００２７】
本発明のＩＩＩ族窒化物半導体素子の製造方法において、前記ＩＩＩ族窒化物半導体素子は、特に制限されないが、例えば、半導体レーザ、電界効果トランジスタ、またはフォトニック結晶面発光レーザであることが好ましい。例えば、前記ＩＩＩ族窒化物半導体素子が、半導体レーザであり、前記結晶層が、電流狭窄層であることがより好ましい。また、例えば、前記ＩＩＩ族窒化物半導体素子が、電界効果トランジスタであり、前記結晶層が、コンタクト層であることがより好ましい。また、例えば、前記ＩＩＩ族窒化物半導体素子が、フォトニック結晶面発光レーザであり、前記結晶層が、フォトニック結晶層であることがより好ましい。
【００２８】
次に、本発明のＩＩＩ族窒化物半導体は、前述の通り、ＩＩＩ族窒化物半導体の結晶層を含み、前記結晶層は一部が除去されており、前記結晶層が不純物を含み、前記結晶層上面部の不純物濃度の平均値が内部の不純物濃度の平均値以下であり、前記本発明のＩＩＩ族窒化物半導体の製造方法により製造されることを特徴とする。前記上面部は、例えば、前記結晶層の上面から深さ５０ｎｍまでの部分であり、前記内部は、例えば、前記上面部以外の部分である。前記不純物は、特に制限されないが、例えば酸素である。また、前記結晶層において、前記上面部の酸素濃度の平均値が５×１０１８ｃｍ−３以下であることがより好ましい。
【００２９】
本発明のＩＩＩ族窒化物半導体において、前記結晶層が、ＡｌＮから形成された層であることが好ましい。また、前記結晶層が、２層以上の層を含むことが好ましい。さらに、前記結晶層が、ＡｌＮから形成された下層とＧａＮから形成された上層とを含むことがより好ましい。
【００３０】
本発明のＩＩＩ族窒化物半導体は、例えば、前記結晶層の上に、他のＩＩＩ族窒化物半導体含有層をさらに含んでいても良い。また、本発明のＩＩＩ族窒化物半導体は、前記下地層をさらに含んでいても良い。前記下地層は、ＩＩＩ族窒化物半導体を含む層であることが好ましい。
【００３１】
次に、本発明のＩＩＩ族窒化物半導体素子は、前述のとおり、前記本発明のＩＩＩ族窒化物半導体素子の製造方法により製造され、前記本発明のＩＩＩ族窒化物半導体を含むことを特徴とする。
【００３２】
本発明のＩＩＩ族窒化物半導体素子は、特に制限されないが、例えば、半導体レーザ、電界効果トランジスタ、またはフォトニック結晶面発光レーザである。例えば、本発明のＩＩＩ族窒化物半導体素子が半導体レーザであり、前記結晶層が、電流狭窄層であることが好ましい。また、例えば、本発明のＩＩＩ族窒化物半導体素子が電界効果トランジスタであり、前記結晶層が、コンタクト層であることが好ましい。また、例えば、本発明のＩＩＩ族窒化物半導体素子がフォトニック結晶面発光レーザであり、前記結晶層が、フォトニック結晶層であることが好ましい。
【００３３】
［実施形態１］
次に、本発明の実施形態についてさらに詳しく説明する。なお、以下において、本発明のＩＩＩ族窒化物半導体の製造方法および本発明のＩＩＩ族窒化物半導体素子の製造方法を、まとめて「本発明の製造方法」ということがある。
【００３４】
本発明のＩＩＩ族窒化物半導体の製造方法は、前述の通りである。すなわち、本発明のＩＩＩ族窒化物半導体の製造方法は、下記工程（Ａ）〜（Ｄ）を含む製造方法である。なお、以下、本発明のＩＩＩ族窒化物半導体の製造方法における各工程、または本発明のＩＩＩ族窒化物半導体素子の製造方法における各工程に、便宜上、（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）などの符号を付して説明する場合がある。
【００３５】
（Ａ）下地層の上面にＩＩＩ族窒化物の非結晶層を形成する非結晶層形成工程
（Ｂ）前記非結晶層の上面に保護層を形成する保護層形成工程
（Ｃ）前記非結晶層の一部をエッチングにより除去するエッチング工程
（Ｄ）前記保護層が形成された状態で前記非結晶層を熱処理して結晶化することによりＩＩＩ族窒化物半導体の結晶層に変換する半導体結晶層形成工程
【００３６】
本発明の製造方法では、前述の通り、保護層をＩＩＩ族窒化物非結晶層の上面に別途形成し、その状態で前記非結晶層を熱処理して前記ＩＩＩ族窒化物半導体結晶層に変換する。このためＩＩＩ族窒化物非結晶層表面における酸素等の不純物濃度の不均一に起因してピットや凹凸等が生じることがない。これにより、ＩＩＩ族窒化物半導体素子の特性のばらつきや寿命の低下を防止することが可能である。すなわち、本発明の製造方法によれば、不純物濃度の制御等に煩雑な操作やチェックを要することなくピットや凹凸の発生等の品質低下を抑制することができるので、品質の良いＩＩＩ族窒化物半導体素子を効率よく製造することができる。なお、本発明において、前記保護層は特に制限されない。好ましくは、前記保護層は、マストランスポート防止層としての機能を有する。前記保護層がマストランスポート防止層としての機能を有することにより、例えば、前記ＩＩＩ族窒化物半導体結晶層の表面平坦性悪化を防止することができる。
【００３７】
前記工程（Ａ）〜（Ｄ）を含むこと以外には、本発明の製造方法は特に制限されないが、例えば以下の通りである。
【００３８】
図１の断面図に、前記工程（Ａ）〜（Ｄ）を模式的に示す。図１（Ａ）は前記非結晶層形成工程（Ａ）を示し、図１（Ｂ）は前記保護層形成工程（Ｂ）を示し、図１（Ｃ）は前記エッチング工程（Ｃ）を示し、図１（Ｄ）は前記半導体結晶層形成工程（Ｄ）を示す。すなわち、まず、図１（Ａ）に示すとおり、下地層１１の上面にＩＩＩ族窒化物非結晶層１２’を形成する（前記工程（Ａ））。つぎに、図１（Ｂ）に示すとおり、非結晶層１２’の上面に保護層１３を形成する（前記工程（Ｂ））。さらに、図１（Ｃ）に示すとおり、非結晶層１２’の一部をエッチングにより除去する（前記工程（Ｃ））。これにより、同図に示すとおり、開口部１２Ａが形成される。なお、図１（Ｃ）では、非結晶層１２’の除去部分の上面に形成された保護層１３も、非結晶層１２’の一部とともにエッチングで除去している。そして、保護層１３が形成された状態で非結晶層１２’を熱処理してＩＩＩ族窒化物半導体結晶層１２に変換する（前記工程（Ｄ））。このようにして、図１（Ｄ）に示すように、ＩＩＩ族窒化物半導体を含む構造体１０を製造することができる。図示の通り、この構造体１０は、下地層１１の上面にＩＩＩ族窒化物半導体結晶層１２および保護層１３がこの順番で積層され、結晶層１２および保護層１３の一部はエッチングで除去されて開口部１２Ａが形成されている。
【００３９】
なお、本発明において、Ｘという構成要素とＹという構成要素が存在する場合、「Ｘの上にＹ」は、特に断らない限り、Ｘの上面にＹが直接接触している状態でも良いし、Ｘの上面とＹとの間に他の構成要素等が存在し、Ｘの上面とＹとが直接接触していない状態でも良い。同様に、「Ｘの下にＹ」は、特に断らない限り、Ｘの下面にＹが直接接触している状態でも良いし、Ｘの下面とＹとの間に他の構成要素等が存在し、Ｘの下面とＹとが直接接触していない状態でも良い。また、「Ｘの上面にＹ」は、Ｘの上面にＹが直接接触している状態を指す。同様に、「Ｘの下面にＹ」は、Ｘの下面にＹが直接接触している状態を指す。
【００４０】
本発明においては、前記ＩＩＩ族窒化物非結晶層上面と前記保護層とは直接接触しており、前記下地層上面と前記ＩＩＩ族窒化物非結晶層とは直接接触している。また、本発明のＩＩＩ族窒化物半導体および本発明のＩＩＩ族窒化物半導体素子において、前記保護層の上および前記下地層の下には、それぞれ他の層などの任意の構成要素が存在していても良いし、存在していなくても良い。
【００４１】
また、本発明の製造方法、本発明のＩＩＩ族窒化物半導体およびＩＩＩ族窒化物半導体素子において、ＩＩＩ族窒化物非結晶層またはＩＩＩ族窒化物半導体結晶層の一部が除去されている状態は、例えば以下の状態を指す。すなわち、例えば図１（Ｃ）および（Ｄ）に示すように、前記除去部分において、ＩＩＩ族窒化物非結晶層またはＩＩＩ族窒化物半導体結晶層が完全に除去され、貫通口が形成された状態でも良い。また、例えば、前記除去部分において、ＩＩＩ族窒化物非結晶層またはＩＩＩ族窒化物半導体結晶層の下部が除去されずに残った状態でも良い。これらは、例えば、製造されるＩＩＩ族窒化物半導体素子に必要な特性等に応じて適宜選択することができる。
【００４２】
図１（Ｄ）に示す構造体１０は、そのままＩＩＩ族窒化物半導体素子として使用可能であれば、そのまま用いても良い。例えば、保護層１３を電極金属と合金化させるなどにより、図１（Ｄ）に示す構造体１０をそのまま電界効果トランジスタとして用いることができる。この場合、ＩＩＩ族窒化物半導体結晶層１２は、例えば、前記電界効果トランジスタのコンタクト層となる。
【００４３】
また、図１（Ｄ）に示す構造体１０は、前記工程（Ａ）〜（Ｄ）以外の他の工程によってさらに処理し、目的とするＩＩＩ族窒化物半導体またはＩＩＩ族窒化物半導体素子を製造しても良い。すなわち、本発明の製造方法は、前記工程（Ａ）〜（Ｄ）以外の工程を含んでいても良いし、含んでいなくても良い。前記工程（Ａ）〜（Ｄ）以外の工程としては、特に制限されないが、例えば、後述する保護層の除去、他の層の積層等が挙げられる。また、前記工程（Ａ）〜（Ｄ）以外の工程は、必要に応じ、前記工程（Ａ）〜（Ｄ）の前に実施しても、後に実施しても、同時に実施しても良い。
【００４４】
下地層１１は、特に制限されないが、例えば、ＩＩＩ族窒化物半導体を含む層であっても良い。下地層１１は、例えば、製造されるＩＩＩ族窒化物半導体またはＩＩＩ族窒化物半導体素子の一部を構成しても良い。また、下地層１１の下には、前述の通り、さらに他の層が存在していても存在していなくても良い。前記他の層は、製造されるＩＩＩ族窒化物半導体またはＩＩＩ族窒化物半導体素子の一部を構成しても良いし、構成しなくても良い。また、結晶層１２は、特に制限されないが、例えば、半導体レーザの電流狭窄層であることが好ましい。結晶層１２は、例えば、電界効果トランジスタのコンタクト層、フォトニック結晶面発光レーザのフォトニック結晶層等であっても良い。
【００４５】
なお、図１では、前記保護層形成工程（Ｂ）を前記エッチング工程（Ｃ）よりも先に実施しているが、本発明の製造方法では、前記工程（Ｂ）と前記工程（Ｃ）とは、どちらを先に実施しても良い。しかしながら、例えば後述する理由により、前記工程（Ｂ）を前記工程（Ｃ）よりも先に実施することが好ましい。
【００４６】
本発明の製造方法は、例えば、前記半導体結晶層形成工程（Ｄ）後、前記保護層を除去する工程（Ｅ）をさらに含むことが好ましい。前記保護層除去工程（Ｅ）は、特に制限されないが、例えば、熱エッチングで前記保護層を除去する工程であることがより好ましい。また、前記保護層除去工程（Ｅ）における熱エッチング温度が、前記半導体結晶層形成工程（Ｄ）における熱処理温度よりも高温であれば、前記工程（Ｄ）の後、温度上昇によりスムーズに前記工程（Ｅ）に移行できるため、特に好ましい。前記半導体結晶層形成工程（Ｄ）における熱処理温度は、特に制限されないが、例えば５００〜９００℃、好ましくは６００〜８００℃、より好ましくは６５０〜７５０℃である。また、前記保護層除去工程（Ｅ）における熱エッチング温度は、特に制限されないが、例えば７００〜１３００℃、好ましくは８００〜１２００℃、より好ましくは９００〜１１００℃である。
【００４７】
また、本発明の製造方法は、例えば、前記結晶層の上に、他のＩＩＩ族窒化物半導体含有層を形成する他のＩＩＩ族窒化物半導体含有層形成工程（Ｆ）をさらに含むことが好ましい。前記他のＩＩＩ族窒化物半導体含有層としては、特に制限されないが、例えば、ｐ型クラッド層等が挙げられる。また、本発明の製造方法が前記他のＩＩＩ族窒化物半導体含有層形成工程（Ｆ）を含む場合、例えば、前記保護層除去工程（Ｅ）をさらに含み、その後に前記他のＩＩＩ族窒化物半導体含有層形成工程（Ｆ）を実施することが好ましい。この場合、各工程における温度は特に制限されない。しかしながら、例えば、前記工程（Ｆ）において、前記工程（Ｅ）における熱エッチング温度以上の温度で前記他のＩＩＩ族窒化物半導体含有層を形成すると、より好ましい。このようにすれば、前記工程（Ｅ）から前記工程（Ｆ）にスムーズに移行することができるためである。ただし、これに限定されず、例えば、前記工程（Ｅ）における熱エッチング温度の方が前記工程（Ｆ）における前記他のＩＩＩ族窒化物半導体含有層形成温度より高くても良い。前記保護層除去工程（Ｅ）における熱エッチング温度は、特に制限されないが、例えば前述の通りである。また、前記他のＩＩＩ族窒化物半導体含有層形成工程（Ｆ）における熱処理温度は、特に制限されないが、例えば７００〜１３００℃、好ましくは８００〜１２００℃、より好ましくは９００〜１１００℃である。
【００４８】
なお、前記保護層形成工程（Ｂ）を前記エッチング工程（Ｃ）よりも先に実施することが好ましい理由は、例えば以下の通りである。すなわち、まず、前記エッチング工程（Ｃ）を実施する方法は、特に制限されないが、例えば、一般的なエッチング方法と同様、前記ＩＩＩ族窒化物非結晶層上にＳｉＯ２などのマスクを形成して実施することが好ましい。このとき、前記非結晶層上に直接マスクを形成すると、ケイ素、炭素等の元素が前記非結晶層上面に不純物として残留する可能性がある。これら残留不純物の濃度に斑（むら）が発生すると、それが原因でＩＩＩ族窒化物半導体素子の性能が低下するおそれがある。例えば、前記工程（Ｆ）により他のＩＩＩ族窒化物半導体含有層を形成する場合、前記残留不純物濃度の分布に起因して前記結晶層表面での二次元結晶核の発生頻度に斑（むら）が生じ、ピットや凹凸の原因となる可能性がある。このため、前記エッチング工程（Ｃ）において、前記ＩＩＩ族窒化物非結晶層上にＳｉＯ２などのマスクを直接形成した場合は、マスク除去後に、前記非結晶層上の残留不純物をも十分に除去することが好ましい。
【００４９】
しかしながら、前記保護層形成工程（Ｂ）を先に実施し、その後に前記エッチング工程（Ｃ）を実施すれば、前記保護層の上にマスクを形成してエッチングを実施することができる。すなわち、前記マスクを前記ＩＩＩ族窒化物非結晶層上に直接形成するのを回避することができる。このため、前記マスク由来の不純物が前記マスク除去後に前記ＩＩＩ族窒化物非結晶層上に残留することを、防止することが可能である。したがって、前記不純物に起因するピットや凹凸の問題をも防止できる。
【００５０】
なお、前記エッチング工程（Ｃ）におけるエッチング方法は、特に制限されず、例えば、ウェットエッチングでも良いし、ドライエッチングでも良い。しかしながら、ウェットエッチングの方が、例えば非結晶層と結晶層の間でのエッチング選択性が良く、エッチング深さの制御がしやすい等の理由により好ましい。すなわち、ウェットエッチングによれば、例えば前記下地層がＩＩＩ族窒化物半導体結晶から形成された層である場合、前記下地層の好ましくないエッチングを防止し、その上面に形成された前記ＩＩＩ族窒化物非結晶層を選択的にエッチングしやすい。
【００５１】
本発明の製造方法では、例えば、前記ＩＩＩ族窒化物半導体の結晶層が不純物を含む場合、前記結晶層上面部の不純物濃度の平均値が前記結晶層内部の不純物濃度の平均値以下（内部の不純物濃度の平均値と同等か、それよりも小さい）であることが好ましい。前記結晶層上面部の不純物濃度の平均値が前記結晶層内部の不純物濃度の平均値以下であれば、例えば、前記結晶層上に他のＩＩＩ族窒化物含有層を形成する際に、二次元結晶核の発生頻度の斑（むら）が抑制されピットや凹凸が発生しにくい。また、前記結晶層上面部の不純物濃度の平均値が前記結晶層内部の不純物濃度の平均値以下であれば、前記結晶層開口部を前記他のＩＩＩ族窒化物含有層で埋め込んで開口埋め込み部とした際に、埋め込み形状が安定する。例えば、前記結晶層上に、前記他のＩＩＩ族窒化物含有層を形成する直前まで前記保護層を除去せずに配置しておくことにより、前記結晶層上面部の不純物による汚染をきわめて効果的に防止することができる。前記不純物は、特に制限されないが、例えば酸素である。前記ＩＩＩ族窒化物の結晶層において、上面部の酸素濃度の平均値が内部の酸素濃度の平均値以下であると、前記上面部において酸素濃度の斑（むら）が発生しにくいため、前記のような効果が特に得られやすい。さらに好ましくは、前記結晶層において、前記上面部の酸素濃度が５×１０１８ｃｍ−３以下である。前記上面部の酸素濃度が５×１０１８ｃｍ−３以下であると、前記他のＩＩＩ族窒化物半導体含有層の成長速度が酸素濃度分布の影響をほとんど受けなくなるため、平坦性が向上し、前記結晶層開口埋め込み部の埋め込み形状の安定化に極めて効果的である。前記ＩＩＩ族窒化物半導体結晶層上面部の不純物濃度を高くしないためには、例えば、前記ＩＩＩ族窒化物非結晶層を酸化しないことや、前記エッチング用のマスクを前記ＩＩＩ族窒化物非結晶層の上に直接形成しないことにより、不純物の残留を防げば良い。
【００５２】
なお、前記結晶層において、前記「上面部」は、例えば前記結晶層の上面から深さ５０ｎｍまでの部分であり、好ましくは前記上面から深さ３０ｎｍまでの部分であり、より好ましくは前記上面から深さ２０ｎｍまでの部分である。前記「内部」は、例えば前記「上面部」以外の部分である。また、本発明において、「酸素濃度」は、特に断らない限り、単体としての酸素（Ｏ２）の濃度ではなく、酸素原子の濃度（単位体積当たりの酸素原子の個数）をいう。例えば、前記結晶層において「酸素濃度の平均値が５×１０１８ｃｍ−３以下である」は、前記結晶層１ｃｍ３中に存在する酸素原子の個数が５×１０１８個以下であることを指す。酸素以外の元素の濃度についても同様である。
【００５３】
前記ＩＩＩ族窒化物半導体の結晶層およびその上に形成される前記保護層の組成は、特に制限されない。前記保護層は、好ましくは、ＩＩＩ族窒化物から形成された層である。前記保護層がＩＩＩ族窒化物から形成された層であれば、例えば、本発明におけるＩＩＩ族窒化物半導体素子製造工程において、前記保護層が不純物としてＩＩＩ族窒化物半導体素子中に拡散しない等の効果を得ることができる。また、本発明の製造方法では、例えば、前述の通り、前記保護層に代えて、ＩＩＩ族窒化物から形成された層を形成しても良い。前記保護層に代えてＩＩＩ族窒化物から形成された層を形成する場合、その層の機能は何ら制限されず、例えば保護層としての機能を有していなくても良い。
【００５４】
また、本発明においては、例えば前述のとおり、
前記ＩＩＩ族窒化物半導体の結晶層が、ＩｎａＧａｂＡｌ１−ａ−ｂＮ（０≦ａ＜１、０≦ｂ＜１、０≦ａ＋ｂ＜１）の組成を有するＩＩＩ族窒化物半導体から形成され、
前記保護層が、ＩｎｃＧａｄＡｌ１−ｃ−ｄＮ（０≦ｃ≦１、０≦ｄ≦１、０＜ｃ＋ｄ≦１）の組成を有するＩＩＩ族窒化物から形成され、かつ、
前記結晶層のＩｎ組成比ａと前記保護層のＩｎ組成比ｃとが、下記数式（１）および（２）の少なくとも一方を満たすことが好ましい。
【００５５】
ａ＝０ （１）
ａ＜ｃ （２）
前記式（１）および（２）の少なくとも一方を満たすことは、すなわち、前記ＩＩＩ族窒化物半導体結晶層のＩｎ組成比が、ゼロであるか、または前記保護層のＩｎ組成比よりも小さいことを意味する。この組成であれば、例えば前記結晶層およびその上に形成された前記保護層をともに加熱した場合、後者の方が蒸発しやすいので、後者を選択的に熱エッチングで除去することができる（前記工程（Ｅ））。なお、熱エッチングする場合、前記保護層由来の不純物が前記結晶層上面に残留しなくなるまで十分に熱処理することが好ましい。このようにすれば、例えば、前記結晶層の上に、他のＩＩＩ族窒化物半導体含有層を形成した場合に（前記工程（Ｆ））、前記不純物に起因するピットや凹凸の問題をも防止することができる。また、前記結晶層が熱エッチングされにくいため、前記結晶層の層厚および開口埋め込み部の埋め込み形状も安定する。
【００５６】
また、前記保護層は、ＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）の組成を有するＩＩＩ族窒化物から形成されていると熱エッチング速度がさらに高く、ＩｎＮから形成されていると特に熱エッチング速度が高くなる。前記保護層の熱エッチング速度が高いことにより、前記保護層の熱エッチングによる除去効率がさらに向上し、前記保護層由来不純物の除去効率もさらに高くなる。また、前記保護層の熱エッチング速度が高いと、熱エッチングの選択性（熱エッチング速度の選択比）もさらに高くなる。熱エッチングの選択性が高いと、前記結晶層がさらに熱エッチングされにくく、前記結晶層の層厚および開口埋め込み部の埋め込み形状もさらに安定する。また、前記結晶層がＡｌＮから形成されていると、特に熱エッチングされにくいため、前記結晶層の層厚および開口埋め込み部の埋め込み形状も特に安定する。前記結晶層は、ＡｌＮ以外には、例えば、ＧａＮ、ＡｌＧａＩｎＮ混晶等であっても良い。
【００５７】
本発明の製造方法において、前記ＩＩＩ族窒化物非結晶層の組成は特に制限されないが、例えば、前記ＩＩＩ族窒化物半導体結晶層の組成と同じで良い。前記ＩＩＩ族窒化物非結晶層の組成をそのままの組成で結晶化させれば、前記ＩＩＩ族窒化物半導体結晶層に変換することができるからである。
【００５８】
また、本発明の製造方法においては、前記ＩＩＩ族窒化物非結晶層またはそれを前記工程（Ｄ）において結晶化させて得られる前記ＩＩＩ族窒化物半導体結晶層は、１層でも良いが、２層以上の層を含んでいても良い。すなわち、例えば前記工程（Ａ）において前記ＩＩＩ族窒化物非結晶層を２層以上形成し、前記工程（Ｂ）において保護層を前記２層以上の非結晶層の上に形成し、前記工程（Ｃ）において前記２層以上の非結晶層をまとめてエッチングし、前記工程（Ｄ）において前記２層以上の非結晶層をまとめて結晶層に変換しても良い。前記非結晶層（前記工程（Ｄ）において結晶層に変換する）を２層以上とすることにより、ＩＩＩ族窒化物半導体素子の品質をさらに向上させることができる。具体的には、例えば、エッチングにより形成される開口部幅のばらつきや、前記工程（Ｆ）において前記開口部の上に形成する他のＩＩＩ族窒化物半導体含有層の層厚のばらつきをさらに抑える等の効果を得ることも可能である。前記非結晶層または前記結晶層が２層以上である場合、その組成は特に制限されないが、例えば、ＡｌＮから形成された下層とＧａＮから形成された上層とを含んでいても良い。例えば、前記非結晶層または前記結晶層は、ＡｌＮから形成された下層とＧａＮから形成された上層のみからなっていても良いし、他の層を適宜含んでいても良い。
【００５９】
なお、本発明における前記結晶層、前記保護層等の各構成要素において、例えば「ＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）の組成を有するＩＩＩ族窒化物から形成されている」は、本発明の目的および効果を達成することができる限り、Ｉｎ、ＧａおよびＮ以外の元素（不純物）を含んでいても良い。前記各構成要素がＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）以外の他の組成を有する場合においても同様である。さらに、同様に、前記各構成要素が、例えば「ＩｎＮから形成されている」は、本発明の目的および効果を達成することができる限り、ＩｎおよびＮ以外の元素（不純物）を含んでいても良い。前記各構成要素がＩｎＮ以外から形成されている場合においても同様である。なお、前記ＩＩＩ族窒化物半導体の結晶層においては、前述の通り、上面部の不純物濃度の平均値が内部の不純物濃度の平均値以下（内部の不純物濃度の平均値と同等か、それよりも小さい）であることが好ましい。それ以外の各構成要素がＩＩＩ族窒化物半導体から形成されている場合、導電性、絶縁性等の観点から、不純物を適宜ドープしても良いし、逆に、なるべく不純物を少なくするようにしても良い。
【００６０】
つぎに、本発明のＩＩＩ族窒化物半導体素子は、前述の通り、前記本発明の製造方法により製造されるＩＩＩ族窒化物半導体素子であり、ＩＩＩ族窒化物半導体の結晶層を含み、前記結晶層は一部が除去されており、前記結晶層上面部の不純物濃度の平均値が内部の不純物濃度の平均値以下である。すなわち、本発明のＩＩＩ族窒化物半導体素子は、前記本発明の製造方法により製造されることで、前記ＩＩＩ族窒化物半導体結晶層は一部が除去されており、前記結晶層上面部の不純物濃度の平均値が内部の不純物濃度の平均値以下であるという構成を得ることができる。しかしながら、本発明のＩＩＩ族窒化物半導体素子は、この構成を有する限り、製造方法は特に制限されず、どのような方法でも良い。ただし、前記本発明の製造方法により製造することが、前述した品質向上等の観点から好ましい。また、前記本発明の製造方法は、前述の通り、前記工程（Ａ）〜（Ｄ）を含む以外は特に制限されない。すなわち、本発明の製造方法により製造されるＩＩＩ族窒化物半導体素子の構成は特に制限されず、どのような構成でも良い。ただし、前記ＩＩＩ族窒化物半導体結晶層は一部が除去されており、前記結晶層上面部の不純物濃度の平均値が前記結晶層内部の不純物濃度の平均値以下であるという前述の構成を有していることが好ましい。
【００６１】
本発明のＩＩＩ族窒化物半導体素子の前記結晶層において、前記「上面部」は、例えば前記結晶層の上面から深さ５０ｎｍまでの部分であり、好ましくは前記上面から深さ３０ｎｍまでの部分であり、より好ましくは前記上面から深さ２０ｎｍまでの部分である。前記「内部」は、例えば前記上面部以外の部分である。前記不純物は、特に制限されないが、例えば酸素である。また、前記結晶層において、前記上面部の酸素濃度の平均値は、好ましくは、５×１０１８ｃｍ−３以下である。
【００６２】
前記ＩＩＩ族窒化物半導体結晶層は、特に制限されないが、例えば半導体レーザの電流狭窄層が好ましい。また、前記結晶層の組成も特に制限されないが、ＡｌＮから形成された層であることが特に好ましい。前記結晶層がＡｌＮから形成されていると、絶縁性が高いため電流狭窄層として優れる等の効果が得られる。
【００６３】
また、本発明のＩＩＩ族窒化物半導体素子は、前記ＩＩＩ族窒化物半導体結晶層以外の構成要素を適宜含んでいても良い。具体的には、例えば、前記結晶層の上に、他のＩＩＩ族窒化物半導体含有層をさらに含んでいても良い。また、例えば、前記本発明の製造方法により製造される場合には、前記下地層を、本発明のＩＩＩ族窒化物半導体素子の一部としてさらに含んでいても良い。前記下地層は、例えば、ＩＩＩ族窒化物半導体を含む層であっても良い。
【００６４】
前記本発明のＩＩＩ族窒化物半導体、本発明のＩＩＩ族窒化物半導体素子、または前記本発明の製造方法により製造されるＩＩＩ族窒化物半導体もしくはＩＩＩ族窒化物半導体素子は、例えば、以下のような構成を有していても良い。すなわち、前記ＩＩＩ族窒化物半導体またはＩＩＩ族窒化物半導体素子は、例えば、第一の層（例えば前記下地層）、第二の層（前記「ＩＩＩ族窒化物半導体結晶層」）、および第三の層（前記「他のＩＩＩ族窒化物半導体含有層」）を少なくとも含み、前記第一、第二および第三の層は、それぞれＩＩＩ族窒化物半導体を含んでいても良い。前記第二の層（前記「ＩＩＩ族窒化物半導体結晶層」）は、前記第一の層（例えば前記下地層）上に設けられ、一部が除去されている。前記第二の層の一部が除去されている状態は、前述のように、前記除去部分において、前記第二の層が完全に除去され、貫通口が形成された状態でも良いし、前記第二の層の下部が除去されずに残った状態でも良い。第三の層（前記「他のＩＩＩ族窒化物半導体含有層」）は、前記第二の層および前記開口部の上に設けられている。前記開口部は前記第三の層により埋め込まれて開口埋め込み部となっている。前記開口埋め込み部においては、例えば目的とする半導体素子の特性等に応じて、前記第三の層が前記第一の層の上面に接していても良いし、接していなくても良い。ただし、この構成は例示であり、前記本発明のＩＩＩ族窒化物半導体、本発明のＩＩＩ族窒化物半導体素子、または前記本発明の製造方法により製造されるＩＩＩ族窒化物半導体もしくはＩＩＩ族窒化物半導体素子は、この構成に限定されない。なお、このような構成を有するＩＩＩ族窒化物半導体素子としては、特に制限されないが、例えば、インナーストライプ型ＧａＮ系レーザ、フォトニック結晶面発光レーザ等が挙げられる。
【００６５】
前記ＩＩＩ族窒化物半導体結晶層の直下の層（前記「下地層」または「第一の層」）および直上の層（前記「他のＩＩＩ族窒化物半導体含有層」または「第三の層」）もＩＩＩ族窒化物半導体から形成されていれば、ＩＩＩ族窒化物半導体素子の製造工程において、前記ＩＩＩ族窒化物半導体結晶層または非結晶層が不純物となって拡散することがない。また、前記第一の層および前記第三の層がＩＩＩ族窒化物半導体から形成されていれば、熱処理による前記非結晶層の結晶化（前記工程（Ｄ））も比較的容易に行なうことができる。さらに、前述の通り、保護層もＩＩＩ族窒化物から形成された層とすることで、保護層が不純物として拡散することがない。また、これにより、熱処理による保護層除去（前記工程（Ｅ））を比較的容易に実施することができる。
【００６６】
本発明のＩＩＩ族窒化物半導体素子または本発明の製造方法により製造されるＩＩＩ族窒化物半導体素子は、例えば、半導体レーザ、電界効果トランジスタ、またはフォトニック結晶面発光レーザであるが、これに限定されず、どのようなＩＩＩ族窒化物半導体素子でも良い。
【００６７】
［実施形態２］
次に、本発明の別の実施形態について説明する。具体的には、本実施形態においては、半導体レーザおよびその製造方法の例について説明する。本実施形態では、インナーストライプ型半導体レーザおよびその製造方法の例について特に詳しく説明する。
【００６８】
図２は、本発明の製造方法によるＩＩＩ族窒化物半導体素子の製造の一例を示す模式図である。同図（ａ）〜（ｄ）に示す順で製造工程を進行させ、同図（ｄ）に示すＩＩＩ族窒化物半導体素子を製造する。図２（ａ）は、活性層の成長工程における断面図である。図２（ｂ）は、開口部（ストライプ）を形成する工程における断面を示す図である。図２（ｃ）は、ｐ型クラッド層を再成長させる工程を示す断面図である。図２（ｄ）は、電極形成工程を経て完成したＩＩＩ族窒化物半導体素子を示す断面図である。なお、同図に示すＩＩＩ族窒化物半導体素子は、半導体レーザである。
【００６９】
まず、図２（ｄ）に示す半導体レーザ（ＩＩＩ族窒化物半導体素子）について説明する。この半導体レーザは、前記本発明のＩＩＩ族窒化物半導体素子である。また、この半導体レーザは、後述するように、前記本発明の製造方法にしたがって製造することができる。図示のとおり、この半導体レーザ１００は、それぞれＩＩＩ族窒化物半導体層である第一の層（ｐ型ＧａＮガイド層１０７）と、第二の層（電流狭窄層１１４）と、第三の層（ｐ型クラッド層１０８）とを主要構成要素とする。第一の層（ｐ型ＧａＮガイド層１０７）は、前記「下地層」に相当する。第二の層（電流狭窄層１１４）は、前記「ＩＩＩ族窒化物半導体の結晶層」に相当する。第三の層（ｐ型クラッド層１０８）は、前記「他のＩＩＩ族窒化物半導体含有層」に相当する。第二の層（電流狭窄層１１４）は、第一の層（ｐ型ＧａＮガイド層１０７）の上に設けられ、開口埋め込み部１１４Ａ’が形成されている。第三の層（ｐ型クラッド層１０８）は、第二の層（電流狭窄層１１４）および開口埋め込み部１１４Ａ’の上に設けられている。開口埋め込み部１１４Ａ’の上では、第三の層（ｐ型クラッド層１０８）が開口埋め込み部１１４Ａ’に埋め込まれ、第三の層（ｐ型クラッド層１０８）が第一の層（ｐ型ＧａＮガイド層１０７）上面に接している。すなわち、第三の層（ｐ型クラッド層１０８）と第一の層（ｐ型ＧａＮガイド層１０７）との界面は、開口埋め込み部１１４Ａ’底部に存在する。第三の層（ｐ型クラッド層１０８）と第一の層（ｐ型ＧａＮガイド層１０７）との界面は、第二の層（電流狭窄層１１４）と第一の層（ｐ型ＧａＮガイド層１０７）との界面と、ほぼ同一平面上にある。また、ｐ型クラッド層１０８の上面（後述するｐ型コンタクト層１０９側の面）は、ほぼ平坦である。第二の層（電流狭窄層１１４）上面部（第二の層上の第三の層との界面）の不純物濃度の平均値は、第二の層内部の不純物濃度の平均値と同等またはそれ以下である。
【００７０】
つぎに、この半導体レーザ１００の全体の構成について説明する。図２（ｄ）に示すとおり、この半導体レーザ１００は、１０１、１０２、１０３、１０４、１０５、１０６、１０７、１１４、１０８および１０９の符合で表される各層が、この順番で下から上に積層されている。より具体的には、半導体レーザ１００は、半導体基板としてのｎ型ＧａＮ基板１０１と、ｎ型ＧａＮ基板１０１上に設けられたＳｉドープｎ型ＧａＮ層１０２と、Ｓｉドープｎ型ＧａＮ層１０２上に設けられたｎ型クラッド層１０３と、ｎ型クラッド層１０３上に設けられたｎ型光閉じ込め層１０４と、ｎ型光閉じ込め層１０４上に設けられた活性層としての３周期多重量子井戸（ＭＱＷ）層１０５と、３周期多重量子井戸（ＭＱＷ）層１０５上に設けられたキャップ層１０６と、キャップ層１０６上に設けられたｐ型ＧａＮガイド層１０７と、ｐ型ＧａＮガイド層１０７上に設けられた電流狭窄層１１４と、電流狭窄層１１４上に設けられたｐ型クラッド層１０８と、ｐ型クラッド層１０８上に設けられたｐ型コンタクト層１０９とを有する。主要構成要素である第一の層（下地層、ｐ型ＧａＮガイド層１０７）、第二の層（ＩＩＩ族窒化物半導体の結晶層、電流狭窄層１１４）および第三の層（他のＩＩＩ族窒化物半導体含有層、ｐ型クラッド層１０８）の位置および結合関係は、前述の通りである。さらに、ｎ型ＧａＮ基板１０１の下面（裏面）側にはｎ電極１１２が設けられ、ｐ型コンタクト層１０９上には、ｐ電極１１３が設けられている。
【００７１】
前述の通り、ｎ型ＧａＮ基板１０１の表面（上面）側には各半導体層１０２、１０３、１０４、１０５、１０６、１０７、１１４、１０８および１０９がこの順番で積層され、裏面（下面）側にはｎ電極１１２が設けられている。Ｓｉドープｎ型ＧａＮ層１０２は、例えば、Ｓｉ濃度４×１０１７ｃｍ−３であり、厚さは、１μｍである。ｎ型クラッド層１０３は、例えば、Ｓｉドープｎ型Ａｌ０．０５Ｇａ０．９５Ｎから構成される層であり、例えば、Ｓｉ濃度４×１０１７ｃｍ−３、厚さ２μｍである。ｎ型光閉じ込め層１０４は、例えば、Ｓｉドープｎ型ＧａＮから形成され、例えば、Ｓｉ濃度４×１０１７ｃｍ−３、厚さ０．１μｍである。さらに、３周期多重量子井戸（ＭＱＷ）層１０５は、例えば、Ｉｎ０．１Ｇａ０．９Ｎ（たとえば、厚さ３ｎｍ）井戸層とアンドープＧａＮ（例えば、厚さ１０ｎｍ）バリア層とを含んで構成される。キャップ層１０６は、例えば、Ｍｇドープｐ型Ａｌ０．２Ｇａ０．８Ｎから形成されている。ｐ型ＧａＮガイド層１０７は、例えば、Ｍｇドープｐ型ＧａＮから形成され、例えば、Ｍｇ濃度１×１０１９ｃｍ−３、厚さ０．１μｍである。電流狭窄層１１４およびｐ型クラッド層１０８の組成および厚さについては後述する。ｐ型コンタクト層１０９は、Ｍｇドープｐ型ＧａＮ（例えば、Ｍｇ濃度２×１０２０ｃｍ−３以下、厚さ０．０２μｍ）から形成されている層である。このｐ型コンタクト層１０９上には、前述の通り、ｐ電極１１３が設けられている。
【００７２】
つぎに、この半導体レーザ（ＩＩＩ族窒化物半導体素子）１００を製造する方法について、図２（ａ）〜（ｄ）に基づき説明する。
【００７３】
本発明の前記工程（Ａ）〜（Ｆ）の実施に先立ち、基板上に、前記「下地層」およびその他の層を積層させる。すなわち、まず、ｎ型ＧａＮ基板１０１上に、Ｓｉドープｎ型ＧａＮ層１０２、ｎ型クラッド層１０３、ｎ型光閉じ込め層１０４、３周期多重量子井戸（ＭＱＷ）層１０５、キャップ層１０６、ｐ型ＧａＮガイド層１０７を、例えば、有機金属気相成長法（以下ＭＯＶＰＥ法）により積層する。前述の通り、ｐ型ＧａＮガイド層１０７が「下地層」となる。
【００７４】
次に、図２（ａ）に示すとおり、ｐ型ＧａＮガイド層１０７（下地層）上に、ＩＩＩ族窒化物非結晶層１１４’を形成し（前記工程（Ａ））、さらにその上に、保護層１１５を形成する（前記工程（Ｂ））。
【００７５】
ＩＩＩ族窒化物非結晶層１１４’の組成は特に制限されないが、前述の通り、例えばＩｎａＧａｂＡｌ１−ａ−ｂＮ（０≦ａ＜１、０≦ｂ＜１、０≦ａ＋ｂ＜１）の組成を有するＩＩＩ族窒化物半導体から形成されていることが好ましい。保護層１１５の組成も特に制限されないが、前述の通り、例えばＩｎｃＧａｄＡｌ１−ｃ−ｄＮ（０≦ｃ≦１、０≦ｄ≦１、０＜ｃ＋ｄ≦１）の組成を有するＩＩＩ族窒化物半導体から形成されていることが好ましい。非結晶層１１４’のＩｎ組成比は、前述の通り、ゼロまたは保護層１１５のＩｎ組成比よりも小さいことが好ましい。例えば、非結晶層１１４’は、例えば厚さ０．１μｍのＡｌＮ層であっても良く、保護層１１５は、例えば厚さ０．０１μｍのＩｎＮであっても良い。
【００７６】
非結晶層１１４’（例えば非結晶ＡｌＮ）および保護層１１５（例えば非結晶ＩｎＮ）は、例えば、有機金属気相成長法（以下ＭＯＶＰＥ法）により６００℃以下の低温で堆積させる。なお、例えばＭＯＶＰＥ法によりｐ型ＧａＮガイド層１０７上に高温で単結晶ＡｌＮ層を作製すると、堆積時にＡｌＮ層にクラックが発生しやすい。本発明では、ＩＩＩ族窒化物半導体層（ＡｌＮ等）を、下地層の上に非結晶層として形成し、エッチング後に結晶化させるので、このようなクラック発生が起こりにくく、エッチングもしやすいという利点がある。
【００７７】
保護層１１５の堆積温度は特に制限されず、例えば、非結晶層１１４’の堆積温度より高く設定しても良い。ただし、保護層１１５の堆積温度が高すぎると、非結晶層１１４’（例えば非結晶ＡｌＮ）の結晶化が進み次のエッチング工程（Ｃ）でのエッチング速度が低下する可能性がある。したがって、保護層１１５の堆積温度は、例えば前述の通り、６００℃以下が好ましい。
【００７８】
さらに、保護層１１５（例えば非結晶ＩｎＮ）の上に、ＳｉＯ２などのマスク（図示せず）を形成する。そして、図２（ｂ）に示すとおり、前記マスクでカバーされていない領域の保護層１１５および非結晶層１１４’をエッチングにより除去し、開口部１１４Ａを設ける（前記工程（Ｃ））。エッチング方法は特に制限されないが、例えば、フォトリソグラフィーとウェットエッチング等により実施することができる。エッチング液も特に制限されず、例えば、リン酸含有液等、一般的なエッチング液を適宜用いることができる。前記エッチング液は、例えば、リン酸と硫酸を体積比１：１の割合で混合した９０℃の溶液であっても良い。エッチングマスクも特に制限されないが、エッチング液等により侵されにくい材料が好ましい。前記エッチングマスクとしては、ＳｉＯ２以外には、例えば、ＳｉＮｘや、レジストを含む有機物等が挙げられる。
【００７９】
つぎに、図２（ｂ）に示す積層体（半導体レーザウェハ）をＭＯＶＰＥ炉に再投入し、徐々に基板温度を上昇させる。昇温中にＩＩＩ族窒化物非結晶層１１４’は結晶層（電流狭窄層）１１４に変換される（前記工程（Ｄ））。このとき、電流狭窄層１１４の表面は保護層１１５で保護されているため、マストランスポート等による表面平坦性の悪化を防止することができる。電流狭窄層１１４の結晶化がある程度進んだ後、さらにｐ型クラッド層１０８の成長温度まで昇温すると、保護層１１５は蒸発する（前記保護層除去工程（Ｅ））。このように、ｐ型クラッド層１０８の再成長を開始するまでの間に保護層１１５を熱エッチングによって除去することで、極めて清浄な電流狭窄層１１４表面が現れる。この上にｐ型クラッド層１０８の再成長を実施することができるため、ピットや凹凸のない極めて平坦なｐ型クラッド層１０８を得ることができる。なお、例えば、電流狭窄層１１４が結晶化した後、ｐ型クラッド層の再成長開始前にＨ２ガスを導入して熱処理することは、熱エッチングの効率向上や残留不純物濃度低減に有効である。
【００８０】
さらに、図２（ｃ）に示すとおり、保護層１１５を完全に除去した清浄な電流狭窄層１１４の表面上にｐ型クラッド層１０８を積層し（前記他のＩＩＩ族窒化物半導体含有層形成工程（Ｆ））、さらに、ｐ型コンタクト層１０９を積層する。ｐ型クラッド層１０８は、開口部１１４Ａを埋め込んで開口埋め込み部１１４Ａ’を形成するように積層（再成長）させる。ｐ型クラッド層１０８は、例えば、Ｍｇドープｐ型Ａｌ０．０５Ｇａ０．９５Ｎから形成されている層であり、例えば、Ｍｇ濃度１×１０１９ｃｍ−３、厚さ０．５μｍとする。
【００８１】
その後さらに、図２（ｄ）に示すとおり、ｐ型コンタクト層１０９の上にｐ電極１１３を設け、ｎ型ＧａＮ基板１０１裏面（下面）にｎ電極１１２を設ける。これにより、半導体レーザ１００を得ることができる。
【００８２】
このような半導体レーザ１００では、例えば、電流狭窄層１１４とｐ型クラッド層１０８との界面に珪素、酸素、炭素などの残留不純物が少なく、電流狭窄層１１４内部の不純物濃度の平均値以下であることが好ましい。より具体的には、例えば、電気狭窄層上面部における酸素濃度の平均値、珪素濃度の平均値、炭素濃度の平均値がいずれも５×１０１８ｃｍ−３程度以下であることがより好ましい。これによれば、電流狭窄層１１４表面にｐ型クラッド層１０８を再成長させる場合、二次元結晶核の発生頻度の斑（むら）が抑制されピットや凹凸が発生しにくく、厚みのばらつきが抑制された非常に平坦なｐ型クラッド層１０８を得ることができる。ｐ型クラッド層１０８が非常に平坦であることで、半導体レーザ１００の動作電圧のばらつきを防止することができる。さらに、ｐ型クラッド層１０８の開口埋め込み部１１４Ａ’近傍の厚みおよび埋め込み形状のばらつきが防止できるので、光閉じ込め構造の設計とのずれを防止することができ、閾値や、キンクレベルなどの特性のばらつきを抑制することができる。
【００８３】
インナーストライプ型ＧａＮレーザにおいて、特にＡｌＮ開口埋め込み部近傍にピットが発生すると、ピット部で未消費の成長原料が表面拡散などによりその周辺部へ供給される。このため、前記ＡｌＮ開口埋め込み部の層厚が部分的に増大し、前記ＡｌＮ開口埋め込み部の埋め込み形状がばらつく一因となってしまう。前記ＡｌＮ開口埋め込み部の埋め込み形状がばらつくと、動作電圧等のＬＤ特性が悪化したり、レーザ光の放射角や放射パターンが変化するため、わずかな成長条件やプロセス条件のずれによってＬＤの歩留まりが悪化したりするおそれがある。しかしながら、本発明によれば、これらの問題を効果的に解決することができる。本発明によるこれらの問題の解決は、ＧａＮレーザ以外のインナーストライプ型レーザにも、電流狭窄層がＡｌＮ以外の材質から形成されている場合にも、効果的である。さらに、本発明によれば、インナーストライプ型レーザにおいて、電流狭窄層を一部除去した部分（開口埋め込み部）の埋め込み形状が安定化することにより、素子抵抗の増大を抑制することも可能である。インナーストライプ型レーザの素子抵抗増大が抑制されれば、素子の発熱も抑制され、これによりキャリアのオーバーフロー等も抑制することができる。したがって、本発明によれば、インナーストライプ型レーザのキャリアの注入効率を高め、これにより前記インナーストライプ型レーザの高出力化の効果を得ることも可能である。
【００８４】
なお、電流狭窄層１１４としては、前述の通りＡｌＮ層が特に好ましい。電流狭窄層１１４を２元化合物とすることで、多元混晶と比べて、結晶化した際に平坦な表面が得られやすい。また、ＡｌＮは、ＩＩＩ族窒化物半導体中で最も大きなバンドギャップと、最も小さな屈折率とを有するため、高い絶縁性能と、充分な光閉じ込め性能を有する電流狭窄層を実現することができる。
【００８５】
また、保護層１１５としては、特に好ましいのは、前述の通りＩｎＮ層である。ＩｎＮは、ＩＩＩ族窒化物半導体中でもっとも容易に熱分解し、またＨ２雰囲気下での熱エッチング速度が非常に速い。このため、保護層１１５がＩｎＮ層であると、電流狭窄層１１４の結晶化工程後にｐ型クラッド層１０８の再成長温度まで昇温した際に、キャリアガスにＨ２を導入することなどにより完全に再蒸発させることができる。したがって、極めて清浄な電流狭窄層１１４表面上に再成長をおこなうことが出来るため、極めて平坦性の良いｐ型クラッド層１０８が形成できる。
【００８６】
さらに、開口埋め込み部（ストライプ）１１４Ａ’の幅は、特に制限されないが、例えば２μｍ以下が好ましい。これにより、開口部１１４Ａを埋め込んで開口埋め込み部１１４Ａ’とする際に容易に埋め込まれ、より厚みのばらつきが少なく表面が平坦なｐ型クラッド層１０８が得られやすい。
【００８７】
なお、本発明において、半導体レーザの構造は、特に制限されず、どのような構造でも良い。電流狭窄層を有する半導体レーザすなわちインナーストライプ型半導体レーザの場合は、例えば、基板の上に、ｎ型クラッド層、活性層、電流狭窄層およびｐ型クラッド層がこの順番で積層され、前記電流狭窄層は一部が除去され、除去部分が前記ｐ型クラッド層により埋め込まれて開口埋め込み部が形成され、前記基板の下および前記ｐ型クラッド層の上にそれぞれ電極が形成されていても良い。前記基板は、例えばｎ型基板である。前記基板の下の電極は、例えばｎ電極である。前記ｐ型クラッド層の上の電極は、例えばｐ電極である。前記各層は、それらの間に他の構成要素が存在せず、直接接触していても良いし、前記各層の間に他の層等の構成要素がさらに存在していても良い。このようなインナーストライプ型半導体レーザの構造の一例としては、前述の図１（Ｄ）に示した構造がある。さらに、本発明において、インナーストライプ型半導体レーザの構造は、これに限定されず、どのような構造でも良い。
【００８８】
［実施形態３］
次に、本発明のさらに別の実施形態について説明する。具体的には、本実施形態においては、電界効果トランジスタ（以下、ＦＥＴという）およびその製造方法の例について説明する。
【００８９】
本発明において、ＩＩＩ族窒化物半導体素子がＦＥＴである場合、その構造は特に制限されない。前記ＦＥＴの構造は、例えば、前記実施形態１で述べた構造（図１（Ｄ））でも良いし、その他の任意の構造でも良い。前記ＦＥＴは、例えば、以下、本実施形態において述べるような構造でも良い。
【００９０】
図５に、本実施形態に係るＦＥＴの断面の構造を模式的に示す。図示の通り、このＦＥＴ４００は、基板４０１、バッファ層４０２、キャリア走行層４０３、スペーサ層４０４およびキャリア供給層４０５が下から上にこの順番で積層され、その上に、さらに、ショトキ層４０６、ソース電極４０７、ドレイン電極４０８、ゲート電極４０９、およびコンタクト層４１０を有する。コンタクト層４１０は、キャリア供給層４０５上の左右に１つずつ配置されている。左側のコンタクト層４１０の上にはソース電極４０７が配置され、右側のコンタクト層４１０上にはドレイン電極４０８が配置されている。左右のコンタクト層４１０の間の中央部分は、コンタクト層４１０が除去されて開口部４１０Ａが形成され、キャリア供給層４０５の上面が露出している。ショトキ層４０６は、開口部４１０Ａにおけるキャリア層４０５の上に配置され、ゲート電極４０９は、ショトキ層４０６の上に配置されている。すなわち、同図に示すＦＥＴは、ソース電極４０７およびドレイン電極４０８の直下に、それぞれコンタクト層４１０を設けた、いわゆるワイドリセス構造を採用している。各層の材質等は特に制限されないが、例えば、基板４０１としてｃ面（（０００１）面）サファイア基板を用い、バッファ層４０２としてＡｌＮ低温成長バッファ層（膜厚２０ｎｍ）、キャリア走行層４０３としてＧａＮ動作層（膜厚１５００ｎｍ）、スペーサ層４０４としてＡｌＧａＮスペーサ層（膜厚５ｎｍ）、キャリア供給層４０５としてＡｌＧａＮ層（Ａｌ組成比０．２、膜厚２０ｎｍ、Ｓｉ添加量５×１０１８ｃｍ−３）、ショットキ層４０６としてＩｎＧａＮ（Ｉｎ組成比０．０５、膜厚１０ｎｍ）、コンタクト層４１０としてＧａＮ層（膜厚２０ｎｍ）をそれぞれ用いてもよい。
【００９１】
例えば、プレーナ型のトランジスタでは、ソース・ドレイン電極直下のコンタクト層がゲート電極下にも延在して形成される。このため、ソース・ドレイン電極下のキャリア濃度を高くしてコンタクト抵抗を低減しようとすると、同時にゲート電極下のキャリア濃度も高くなってしまい、設計通りの素子特性を得ることが困難となる場合がある。これに対してワイドリセス構造を採用した場合、ソース・ドレイン電極直下のコンタクト層はゲート電極下には存在しない形態となり、コンタクト層のキャリア濃度を、ゲート電極下の層とは独立に自由に設定できる。このため、コンタクト層の導電性を改善し、コンタクト抵抗を有効に低減することができる。また、ワイドリセスの採用により、ゲート電極下の電界集中を緩和でき、トランジスタの耐圧特性等を改善することができる。
【００９２】
本実施形態において、図５における前記各層の形成方法は、特に制限されないが、例えば、前記実施形態２と同様、有機金属気相エピタキシャル（ＭＯＶＰＥ）法により形成することができる。この場合、ＭＯＶＰＥ法による成長温度は、特に制限されないが、例えば以下の通りである。
バッファ層４０１：４００〜５００℃（例えば４５０℃）
スペーサ層４０４、キャリア供給層４０５（ＡｌＧａＮ層）：１０４０〜１１００℃（例えば１０８０℃）
ショットキ層４０６（ＩｎＧａＮ層）：８００〜９００℃（例えば８４０℃）
コンタクト層４１０（ＧａＮ層）：２００〜５００℃（例えば３５０℃）
【００９３】
図５に示すＦＥＴは、より具体的には、例えば、以下のようにして製造することができる。すなわち、まず、基板４０１上に、バッファ層４０２、キャリア走行層４０３、スペーサ層４０４およびキャリア供給層４０５を、下から上にこの順番で積層させる。次に、キャリア供給層４０５を下地層とし、その上面の全体に、ＩＩＩ族窒化物の非結晶層を形成する（前記非結晶層形成工程（Ａ））。この非結晶層が、コンタクト層４１０の前駆層となる。前記非結晶層（コンタクト層４１０前駆層）の形成方法は特に制限されないが、例えば、成膜温度を２００〜５００℃、好ましくは３００〜４００℃としてＧａＮの非結晶層を低温成長させ、これを前記非結晶層（コンタクト層４１０前駆層）としても良い。次に、前記非結晶層（コンタクト層４１０前駆層）の上面全体に、保護層（図示せず）を形成する（前記保護層形成工程（Ｂ））。前記保護層の材質は特に制限されないが、ＩＩＩ族窒化物から形成されることが好ましく、例えば、熱エッチングの選択性の観点から、前記実施形態２で述べた材質と同様の材質がより好ましい。
【００９４】
次に、前記非結晶層（コンタクト層４１０前駆層）と前記保護層の一部をエッチングにより除去して開口部４１０Ａを形成する（前記エッチング工程（Ｃ））。エッチング方法は特に制限されず、ウェットエッチングでもドライエッチングでも良いが、例えば、フォトリソグラフィー（フォトレジストを塗布し、露光および現像によりエッチングパターンを形成する方法）およびウェットエッチングを用いた方法が好ましい。エッチング液としてはリン酸含有液が好ましく、適宜硫酸等の他の酸を混合してもよい。リン酸含有量は特に制限されないが、例えば、エッチング液全体に対し、体積基準で１０〜９０％とする。エッチング後、前記保護層が形成された状態で、前記非結晶層（コンタクト層４１０前駆層）を熱処理してＩＩＩ族窒化物半導体結晶層（コンタクト層４１０）に変換する（前記半導体結晶層形成工程（Ｄ））。前記熱処理の温度は特に制限されないが、前記非結晶層（コンタクト層４１０前駆層）がＧａＮの場合、例えば７００〜１３００℃、好ましくは９００〜１２００℃である。
【００９５】
例えば、前記保護層を形成せずに、前記非結晶層（コンタクト層４１０前駆層）をエッチングして開口部を形成すると、開口部形成工程中に、前記非結晶層（コンタクト層４１０前駆層）表面が不純物により汚染されるおそれがある。前記不純物汚染が起こると、ＦＥＴのコンタクト層上面に不純物濃度のばらつきが生じ、それによりコンタクト抵抗の上昇やばらつき等の問題が発生する可能性がある。しかし、本発明によれば、不純物濃度に起因するそれらの問題を解決し、優れた品質を有するワイドリセス型ＦＥＴを製造することができる。
【００９６】
そして、前記半導体結晶層形成工程（Ｄ）によりコンタクト層４１０を形成した後、前記保護層を、熱エッチングにより除去する（前記保護層除去工程（Ｅ））。前記熱エッチングの温度も特に制限されないが、例えば、前記実施形態２と同様でも良い。さらに、開口部４１０Ａにおけるキャリア供給層４０５上面にショトキ層４０６を形成する。そして、左側のコンタクト層４１０の上面にソース電極４０７を、右側のコンタクト層４１０の上面にドレイン電極４０８を、ショトキ層４０６の上面にゲート電極４０９をそれぞれ形成し、図５に示すワイドリセス型ＦＥＴ（電界効果トランジスタ）を製造することができる。
【００９７】
なお、ショトキ層４０６の形成方法は特に制限されないが、例えば、開口部４１０Ａを全て埋め込むようにＩＩＩ族窒化物半導体層（ＩｎＧａＮ層等）を形成した後、不要部分を除去し、残った部分をショトキ層４０６としても良い。前記不要部分の除去方法も特に制限されないが、例えば、Ｃｌ２ガスを用いたドライエッチング（ＥＣＲ法）でも良い。ソース電極４０７、ドレイン電極４０８およびゲート電極４０９の形成方法も特に制限されないが、例えば以下のようにする。すなわち、まず、ショトキ層４０６形成後、第一の金属としてＴｉ／Ａｌ（Ｔｉ層の膜厚１０ｎｍ、Ａｌ層の膜厚２００ｎｍ）を、電子銃蒸着により、左右のコンタクト層４１０の上面に形成する。その第一の金属層をしてソース電極４０７およびドレイン電極４０８を形成する。第二の金属としてＮｉ／Ａｕ（Ｎｉ層の膜厚１０ｎｍ、Ａｕ層の膜厚２００ｎｍ）を電子銃蒸着によりショトキ層４０６上面に形成し、リフトオフすることによりゲート電極４０９を形成する。
【００９８】
図５に示すようなワイドリセス型ＦＥＴは、プレーナ型のＦＥＴよりもコンタクト層の導電性が優れている。このため、ワイドリセス型ＦＥＴによれば、例えば、コンタクト抵抗が顕著に低減する、ゲート電極下の電界集中が有効に緩和され、耐圧特性等が改善される、等の効果を得ることができる。さらに、ワイドリセス型ＦＥＴを本発明のＩＩＩ族窒化物半導体素子の製造方法で製造することにより、あるいはワイドリセス型ＦＥＴが本発明のＩＩＩ族窒化物半導体素子であることにより、前述の通り、コンタクト層上面不純物濃度に起因するコンタクト抵抗の上昇やばらつき等の問題を解決できる。
【００９９】
なお、本発明において、電界効果トランジスタ（ＦＥＴ）の構造は、特に制限されない。ワイドリセス型ＦＥＴの場合は、例えば、下地層の上にコンタクト層が形成され、前記コンタクト層の一部が除去されて開口部が形成され、前記コンタクト層の上に電極が形成されていれば良い。すなわち、図５において、キャリア供給層４０５およびその下の層は、他の任意の構造に置き換えても良い。ショトキ層４０６およびゲート電極４０９も、他の任意の構造に置き換えても良いし、または省略しても良い。さらに、本発明において、ワイドリセス型ＦＥＴの構造は、これに限定されず、どのような構造でも良い。
【０１００】
［実施形態４］
次に、本発明のさらに別の実施形態について説明する。本実施形態では、具体的には、フォトニック結晶面発光レーザの例について説明する。
【０１０１】
図６に、本実施形態のフォトニック結晶面発光レーザの断面の構造を模式的に示す。図示の通り、このフォトニック結晶面発光レーザ５００は、基板５０１の上に、ｎ型クラッド層５０２、活性層５０３、フォトニック結晶層５０５およびｐ型クラッド層５０８がこの順番で積層されている。フォトニック結晶層５０５は、一部がエッチングにより除去され、多数の開口埋め込み部５０５Ａ’が規則的に形成されている。開口埋め込み部５０５Ａ’は、ｐ型クラッド層５０８により埋め込まれている。基板５０１の下には、電極５１２が形成されている。ｐ型クラッド層５０８の上には、電極５１３が形成されている。基板５０１は、例えばｎ型基板である。基板５０１の下の電極５１２は、例えばｎ電極である。ｐ型クラッド層５０８の上の電極５１３は、例えばｐ電極である。
【０１０２】
なお、図６においては、開口埋め込み部５０５Ａ’は、フォトニック結晶層５０５下部を完全に除去せずに残している。活性層５０３とｐ型クラッド層５０８とは直接接触しておらず、フォトニック結晶層５０５により隔てられている。しかし、本発明のフォトニック結晶面発光レーザの構造はこれに限定されず、例えば、開口埋め込み部においてフォトニック結晶層が完全に除去されて貫通口が形成され、活性層（下地層）上面とｐ型クラッド層とが直接接触していても良い。
【０１０３】
本実施形態において、図６における前記各層の材質、厚み等は特に制限されず、例えば、既存のフォトニック結晶面発光レーザ等に準じて適宜選択することができる。図６における各層の形成方法も特に制限されないが、例えば、前記各実施形態と同様、有機金属気相エピタキシャル（ＭＯＶＰＥ）法により形成することができる。ＭＯＶＰＥ法による成長温度も特に制限されず、適宜設定することができる。
【０１０４】
図６に示すフォトニック結晶面発光レーザは、より具体的には、例えば、以下のようにして製造することができる。すなわち、まず、基板５０１の上に、ｎ型クラッド層５０２および活性層５０３をこの順番で積層させる。次に、活性層５０３を下地層とし、その上面の全体に、ＩＩＩ族窒化物の非結晶層を形成する（前記非結晶層形成工程（Ａ））。この非結晶層が、フォトニック結晶層５０５の前駆層となる。前記非結晶層（フォトニック結晶層５０５前駆層）の形成方法も特に制限されないが、例えば、前記各実施形態におけるＧａＮの非結晶層と同様でも良い。次に、前記非結晶層（フォトニック結晶層５０５前駆層）の上面全体に、保護層（図示せず）を形成する（前記保護層形成工程（Ｂ））。前記保護層の材質は特に制限されないが、ＩＩＩ族窒化物から形成されることが好ましい。前記保護層の材質は、例えば、熱エッチングの選択性の観点から、前記実施形態２で述べた材質と同様の材質がより好ましい。
【０１０５】
次に、前記非結晶層（フォトニック結晶層５０５前駆層）と前記保護層の一部をエッチングにより除去して開口部を形成する（前記エッチング工程（Ｃ））。エッチング方法は特に制限されず、ウェットエッチングでもドライエッチングでも良いが、例えば、フォトリソグラフィーおよびウェットエッチングを用いた方法が好ましい。エッチング液その他のエッチング条件も特に制限されないが、例えば、前記各実施形態と同様でも良い。エッチング後、前記保護層が形成された状態で、前記非結晶層（フォトニック結晶層５０５前駆層）を熱処理してＩＩＩ族窒化物半導体結晶層（コンタクト層４１０）に変換する（前記半導体結晶層形成工程（Ｄ））。前記熱処理の温度は特に制限されないが、例えば、前記各実施形態と同様でも良い。
【０１０６】
例えば、前記保護層を形成せずに、前記非結晶層（フォトニック結晶層５０５前駆層）をエッチングして開口部を形成すると、開口部形成工程中に、前記非結晶層（フォトニック結晶層５０５前駆層）表面が不純物により汚染されるおそれがある。前記不純物汚染が起こると、フォトニック結晶面発光レーザのフォトニック結晶層上面に不純物濃度のばらつきが生じ、それにより発光特性の低下等の問題が発生する可能性がある。しかし、本発明によれば、不純物濃度に起因するそれらの問題を解決し、優れた品質を有するフォトニック結晶面発光レーザを製造することができる。
【０１０７】
そして、前記半導体結晶層形成工程（Ｄ）によりフォトニック結晶層５０５を形成した後、前記保護層を、熱エッチングにより除去する（前記保護層除去工程（Ｅ））。前記熱エッチングの温度も特に制限されないが、例えば、前記各実施形態と同様でも良い。さらに、フォトニック結晶層５０５上面の全体にｐ型クラッド層５０８を形成する。前記開口部は、ｐ型クラッド層５０８により埋め込まれ、開口埋め込み部５０５Ａ’となる。そして、基板５０１の下に電極５１２を、ｐ型クラッド層５１３の上に電極５１３をそれぞれ形成し、図６に示すフォトニック結晶面発光レーザを形成することができる。
【０１０８】
なお、本発明において、フォトニック結晶面発光レーザの構造は、特に制限されない。例えば、図６における各層は、それらの間に他の構成要素が存在せず、直接接触していても良いし、前記各層の間に他の層等の構成要素がさらに存在していても良い。さらに、本発明において、フォトニック結晶面発光レーザの構造は、これに限定されず、どのような構造でも良く、例えば、従来のフォトニック結晶面発光レーザの構造に適宜準じた構造でも良い。
【０１０９】
前記実施形態１〜４で説明したようにして本発明を実施することができるが、本発明はこれらの実施形態に限定されず、適宜変更を加えても良い。具体的には、例えば、前記各実施形態の製造方法における処理温度、エッチング液組成等の各種条件はどのように変更しても良く、前記工程（Ａ）〜（Ｄ）を含む限り本発明の製造方法に含まれる。本発明の製造方法により製造されるＩＩＩ族窒化物半導体またはＩＩＩ族窒化物半導体素子の構成も、前記各実施形態の構成に限定されず、前述の通りどのような構成でも良い。例えば、前記各層の厚さ、層の数、組成等は、必要に応じ適宜変更しても良い。なお、本発明のＩＩＩ族窒化物半導体およびＩＩＩ族窒化物半導体素子は、前述の通り、ＩＩＩ族窒化物半導体の結晶層を含み、前記結晶層は一部が除去されており、前記結晶層上面部の不純物濃度の平均値が内部の不純物濃度の平均値以下である。これ以外には、本発明のＩＩＩ族窒化物半導体およびＩＩＩ族窒化物半導体素子の構成は限定されず、どのような構成でも良いし、また、どのような方法により製造しても良い。
【０１１０】
本発明は、例えば、前述の通りインナーストライプ型半導体レーザに適用可能であり、特に、前記実施形態２において説明したようなインナーストライプ型ＧａＮ系レーザに好ましく適用することができる。インナーストライプ型レーザは、横シングルモード光出力の上限を支配するストライプ形状の制御性や放熱性、電気抵抗などの面でドライエッチングを用いたリッジストライプ型レーザに比べ優れている。このため、インナーストライプ型レーザは、高出力レーザ向きの構造として非常に有望である。しかしながら、本発明は、インナーストライプ型半導体レーザに限定されず、あらゆるＩＩＩ族窒化物半導体素子に適用可能である。例えば、リッジストライプ型レーザに本発明を適用しても良い。また、本発明は、半導体レーザには限定されず、前述のように、電界効果トランジスタ、フォトニック結晶面発光レーザ等にも適用可能である。電界効果トランジスタとしては、例えば、実施形態３において説明したようなワイドリセス型トランジスタでも良いし、その他にも、プレーナ型等、どのようなトランジスタでも良い。さらに、本発明は、これら以外のどのようなＩＩＩ族窒化物半導体素子にも適用することができる。
【０１１１】
本発明のＩＩＩ族窒化物半導体素子、または本発明の製造方法により製造されるＩＩＩ族窒化物半導体素子の適用用途としては、特に制限されず、どのような用途でもよい。例えば、半導体レーザの場合、光ディスク用光源に用いる半導体レーザ、ディスプレイ用光源に用いる半導体レーザ等、あらゆる用途に用いることができる。光ディスク用光源としては、次世代の高密度光ディスク用光源に特に有用であり、例えば、発振波長４０５ｎｍの半導体レーザ（ＬＤ）に用いても良い。ディスプレイ用としては、例えば、青色（波長：約４５０ｎｍ）、緑色（波長：約５３０ｎｍ）領域で発振するＩＩＩ族窒化物半導体レーザとして用いても良い。
【０１１２】
光ディスク応用における書き込み速度の高速化には、ＬＤの高出力化が重要である。またレーザビームをスポット状に絞り込むためにビーム形状を整える必要があり、横モードの制御が重要となる。さらに、光ディスクの転送速度高速化にともない高周波特性が重要となっており、素子抵抗の低減とともに素子の寄生容量をできるだけ小さくする必要もある。ディスプレイにおいては、大画面化に対応するためにＬＤの高出力化が求められる他、レーザビーム形状制御の点で横モード制御が重要である。本発明によれば、前述の通り、ピットや凹凸の発生等を抑制し、品質の良いＩＩＩ族窒化物半導体素子を効率よく製造することができるので、これらの要求を適宜充足することが可能である。
【実施例】
【０１１３】
次に、本発明の実施例について説明する。ただし、本発明は以下の実施例に限定されない。
【０１１４】
（実施例１）
前述の図２（ａ）〜（ｄ）に示した工程に従い、同図（ｄ）に示す構造のＩＩＩ族窒化物半導体素子（半導体レーザ）を製造した。基板にはｎ型キャリア濃度が１×１０１８ｃｍ−３程度のｎ型ＧａＮ（０００１）基板１０１を用いた。素子構造の作製には３００ｈＰａの減圧ＭＯＶＰＥ装置を用いた。キャリアガスには水素と窒素の混合ガスを用い、Ｇａ、Ａｌ、Ｉｎソースとしてそれぞれトリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩｎ）、ｎ型ドーパントにシラン（ＳｉＨ４）、ｐ型ドーパントにビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いた。
【０１１５】
まず、図２（ａ）に示したとおり、活性層、ｎ型クラッド層、ｎ型およびｐ型クラッド層、電流狭窄層となるＩＩＩ族窒化物非結晶層の各層の成長を実施した。以下、これらの工程をまとめて「活性層成長工程」という。
【０１１６】
すなわち、まず、ｎ型ＧａＮ基板１０１を減圧ＭＯＶＰＥ装置に投入後、ＮＨ３を供給しながらｎ型ＧａＮ基板１０１を昇温し、成長温度まで達した時点で前記各層の成長を開始した。これにより、Ｓｉドープｎ型ＧａＮ層１０２（Ｓｉ濃度４×１０１７ｃｍ−３、厚さ１μｍ）、Ｓｉドープｎ型Ａｌ０．０５Ｇａ０．９５Ｎ（Ｓｉ濃度４×１０１７ｃｍ−３、厚さ２μｍ）から形成されているｎ型クラッド層１０３、Ｓｉドープｎ型ＧａＮ（Ｓｉ濃度４×１０１７ｃｍ−３、厚さ０．１μｍ）から形成されているｎ型光閉じ込め層１０４、Ｉｎ０．１Ｇａ０．９Ｎ（厚さ３ｎｍ）井戸層およびアンドープＧａＮ（厚さ１０ｎｍ）バリア層から形成されている３周期多重量子井戸（ＭＱＷ）層１０５、Ｍｇドープｐ型Ａｌ０．２Ｇａ０．８Ｎから形成されているキャップ層１０６、Ｍｇドープｐ型ＧａＮ（Ｍｇ濃度２×１０１９ｃｍ−３、厚さ０．１μｍ）から形成されているｐ型ＧａＮガイド層１０７を順次堆積した。ＧａＮ成長は基板温度１０８０℃、ＴＭＧ供給量５８μｍｏｌ／ｍｉｎ、ＮＨ３供給量０．３６ｍｏｌ／ｍｉｎで実施し、ＡｌＧａＮ成長は、基板温度１０８０℃、ＴＭＡ供給量３６μｍｏｌ／ｍｉｎ、ＴＭＧ供給量５８μｍｏｌ／ｍｉｎ、ＮＨ３供給量０．３６ｍｏｌ／ｍｉｎで実施した。ＩｎＧａＮ ＭＱＷ成長は、基板温度８５０℃、ＴＭＧ供給量８μｍｏｌ／ｍｉｎ、ＮＨ３供給量０．３６ｍｏｌ／ｍｉｎで実施した。なお、ＴＭＩｎ供給量は井戸層で４８μｍｏｌ／ｍｉｎとした。
【０１１７】
つぎに、基板温度を４００℃程度まで降温し、前記ｐ型ＧａＮガイド層１０７（下地層）の上に非結晶ＡｌＮ層１１４’（後に結晶化して電流狭窄層１１４となる）を堆積させた（前記非結晶層形成工程（Ａ））。さらに、その上に、非結晶ＩｎＮ層（保護層）１１５を堆積させた（前記保護層形成工程（Ｂ））。非結晶ＡｌＮ層１１４’堆積時のＴＭＡおよびＮＨ３供給量はそれぞれ３６μｍｏｌ／ｍｉｎ、０．３６ｍｏｌ／ｍｉｎであり、堆積膜厚は０．１μｍであった。また非結晶ＩｎＮ層（保護層）１１５堆積時のＴＭＩおよびＮＨ３供給量はそれぞれ９６μｍｏｌ／ｍｉｎ、０．３６ｍｏｌ／ｍｉｎであり、堆積膜厚は０．０１μｍであった。
【０１１８】
以上のようにして、図２（ａ）に示した活性層成長工程を実施した。
【０１１９】
次に、図２（ｂ）に示すとおり、非結晶ＡｌＮ層１１４’および非結晶ＩｎＮ層（保護層）１１５の一部をエッチングにより除去してストライプ状の開口部１１４Ａを形成した。この工程は、前記エッチング工程（Ｃ）に相当するが、以下、「ストライプ形成工程」とも言うことがある。
【０１２０】
すなわち、まず、非結晶ＩｎＮ層（保護層）１１５上にＳｉＯ２を１００ｎｍ堆積し、ＳｉＯ２層を形成した。このＳｉＯ２層上面にレジストを塗布した後、フォトリソグラフィーにより幅１．５μｍのストライプパターンを前記レジスト上に形成した。次に、バッファードフッ酸により前記レジストをマスクとして前記ＳｉＯ２層をエッチングした。その後、前記レジストを有機溶媒により除去し、水洗した。非結晶ＩｎＮ層（保護層）１１５は、バッファードフッ酸、有機溶媒、水洗の各工程でエッチングまたは損傷を受けることはなかった。次に、前記ＳｉＯ２層をマスクとして非結晶ＩｎＮ層（保護層）１１５および非結晶ＡｌＮ層１１４’のエッチングを実施した。エッチング液としては、リン酸と硫酸を体積比１：１の割合で混合した溶液を用いた。具体的には、前記ＳｉＯ２マスクでカバーされていない領域の非結晶ＩｎＮ層（保護層）１１５および非結晶ＡｌＮ層１１４’を、９０℃に保持した前記溶液中で９分間のエッチングにより除去した。これにより、開口部１１４Ａが形成された。その後、マスクとして用いた前記ＳｉＯ２層をバッファードフッ酸で除去した。このようにして、ストライプ形成工程（エッチング工程（Ｃ））を実施することができた。
【０１２１】
なお、本実施例では、非結晶ＩｎＮ層（保護層）１１５上のエッチングマスクとしてＳｉＯ２を用いた。しかしながら、このエッチングマスクは、非結晶ＩｎＮおよび非結晶ＡｌＮのウェットエッチング時にエッチング液に侵されない材料であれば特に制限されない。例えば、前述のように、ＳｉＮｘやレジストを含む有機物をエッチングマスクとして用いても良い。
【０１２２】
つぎに、前記非結晶ＡｌＮ層１１４’を熱処理により結晶層（電流狭窄層）１１４に変換した（前記半導体結晶層形成工程（Ｄ））。さらに、保護層１１５を熱エッチングにより除去した（前記保護層除去工程（Ｅ））。その後、図２（ｃ）に示すとおり、前記ストライプ形成工程（前記エッチング工程（Ｃ））により形成された開口部１１４Ａを埋め込んで開口埋め込み部１１４Ａ’を形成するようにｐ型クラッド層１０８を積層し（前記他のＩＩＩ族窒化物半導体含有層形成工程（Ｆ））、さらにｐ型コンタクト層１０９を堆積した。以下、これらの工程をまとめて「ｐ型クラッド再成長工程」ということがある。
【０１２３】
すなわち、まず、前記ストライプ形成工程（前記エッチング工程（Ｃ））により開口部１１４Ａが形成された半導体レーザウェハを、ＭＯＶＰＥ装置に投入した。続いて、前記ＭＯＶＰＥ装置内部を、ＮＨ３供給量０．３６ｍｏｌ／ｍｉｎ、Ｎ２キャリアガス供給量０．９ｍｏｌ／ｍｉｎで７００℃程度まで昇温した。そのまま７００℃で１０分間アニールすることにより、前記非結晶ＡｌＮ層１１４’を結晶層（電流狭窄層）１１４に変換した（前記半導体結晶層形成工程（Ｄ））。その後、キャリアガスの一部をＨ２に切り換え、ＮＨ３供給量０．３６ｍｏｌ／ｍｉｎ、Ｎ２キャリアガス供給量０．４５ｍｏｌ／ｍｉｎ、Ｈ２ガス供給量０．４５ｍｏｌ／ｍｉｎでｐ型クラッド層の成長温度である１１００℃まで再び昇温した。この昇温工程が熱エッチングの役割をして保護層１１５は蒸発により除去され（前記保護層除去工程（Ｅ））、極めて清浄な電流狭窄層１１４表面が現れた。その後、基板温度を１１００℃に保ったまま、Ｍｇドープｐ型Ａｌ０．０５Ｇａ０．９５Ｎ（Ｍｇ濃度１×１０１９ｃｍ−３、厚さ０．５μｍ）から形成されているｐ型クラッド層１０８を堆積した（前記他のＩＩＩ族窒化物半導体含有層形成工程（Ｆ））。そして、基板温度を１０８０℃に下げてからＭｇドープｐ型ＧａＮ（Ｍｇ濃度１×１０２０ｃｍ−３、厚さ０．０２μｍ）から形成されているｐ型コンタクト層１０９を堆積した。なお、ＡｌＧａＮ、ＧａＮの堆積条件は、ドーパントの違いを除いて前記活性層成長工程と同様とした。このようにして、ｐ型クラッド再成長工程を実施することができた。
【０１２４】
なお、前記ｐ型クラッド再成長工程後に走査型電子顕微鏡観察を行ったところ、開口埋め込み部１１４Ａ’上でもＡｌＮ電流狭窄層１１４上でも、埋め込み再成長表面には、クラックやピットなどの欠陥は見られなかった。すなわち、ＡｌＮ層（電流狭窄層１１４）が結晶化し、ｐ型クラッド層１０８により、平坦に埋め込まれていたことが確認できた。なお、ＡｌＮ電流狭窄層１１４上の埋め込み再成長表面をさらに詳しく観察すると、うねりの様なモフォロジーがごくわずかに観測されたが、実用上全く問題のないレベルであった。このモフォロジーの原因は明らかではないが、例えば、ＡｌＮ電流狭窄層１１４とｐ型ＡｌＧａＮクラッド層１０８間の格子不整合を緩和するために発生した転位等によるものと推察される。さらに、二次イオン質量分析装置を用いてｐ型クラッド層から電流狭窄層１１４にかけての残留不純物の分析を行った。その結果、電流狭窄層１１４中の酸素濃度は３×１０１８ｃｍ−３程度で、ｐ型クラッド層１０８との界面（電流狭窄層１１４上面）近傍でもほぼ一定のままであった。
【０１２５】
以上のようにして得られた構造体は、図２（ｃ）に示すとおり、ｎ型ＧａＮ基板１０１、Ｓｉドープｎ型ＧａＮ層１０２、ｎ型クラッド層１０３、ｎ型光閉じ込め層１０４、３周期多重量子井戸（ＭＱＷ）層１０５、キャップ層１０６、ｐ型ＧａＮガイド層１０７、電流狭窄層１１４、ｐ型クラッド層１０８、ｐ型コンタクト層１０９を有する。
【０１２６】
この図２（ｃ）の構造体のｎ型ＧａＮ基板１０１裏面（下面）にｎ電極１１２を、ｐ型コンタクト層１０９上面にｐ電極１１３を、それぞれ真空蒸着法により形成した（図２（ｄ））。以下、この工程を「電極形成工程」ということがある。そして、電極形成工程後の試料（構造体）を、開口埋め込み部（ストライプ）１１４Ａ’の長手方向に直交する方向に劈開し、ＩＩＩ族窒化物半導体素子１００とした。なお、素子長は５００μｍとした。
【０１２７】
前記ＩＩＩ族窒化物半導体素子1００をヒートシンクに融着し発光特性を調べたところ、平均で電流密度２．８ｋＡ／ｃｍ２、電圧４．１Ｖでレーザ発振した。また、２５０ｍＷ出力時の平均寿命は１００００時間以上であった。すなわち、本実施例で製造したＩＩＩ族窒化物半導体素子１００は、良好な特性を有し、しかも長寿命であった。
【０１２８】
以上の通り、本実施例によれば、特性が良好で寿命が長い高品質のＩＩＩ族窒化物半導体素子を、効率よく（高い歩留まりで）製造することができた。
【０１２９】
（実施例２）
本実施例では、前述の図２（ａ）〜（ｄ）に示した工程に従い、同図（ｄ）に示す構造のＩＩＩ族窒化物半導体素子（半導体レーザ）１００を製造した。製造条件は、下記（ｉ）および（ｉｉ）以外は実施例１と同様にした。
（ｉ）保護層１１５として、非結晶ＩｎＮ層に代えて非結晶Ｉｎ０．５Ｇａ０．５Ｎ層を非結晶ＡｌＮ層１１４’の上に堆積させた。
（ｉｉ）半導体結晶層形成工程（Ｄ）における非結晶ＡｌＮ層１１４’の熱処理温度を７５０℃とした。
【０１３０】
すなわち、まず、図２（ａ）に示す、活性層、ｎ型クラッド層、ｎ型およびｐ型クラッド層、電流狭窄層となるＩＩＩ族窒化物非結晶層の各層の成長を実施した（活性層成長工程）。この活性層成長工程は、前記条件（ｉ）以外は、実施例１と全く同様の条件で実施した。
【０１３１】
つぎに、図２（ｂ）に示すとおり、実施例１と同様の「ストライプ形成工程（前記エッチング工程（Ｃ））を行い、非結晶ＡｌＮ層１１４’および非結晶Ｉｎ０．５Ｇａ０．５Ｎ層（保護層）１１５に、ストライプ状の開口部１１４Ａを形成した。この「ストライプ形成工程」は、実施例１と全く同様の条件で実施した。
【０１３２】
つぎに、実施例１と同様の「ｐ型クラッド再成長工程」を実施した。このｐ型クラッド再成長工程は、前記条件（ｉｉ）以外は、実施例１と全く同様の条件で実施した。
【０１３３】
前記ｐ型クラッド再成長工程後に走査型電子顕微鏡観察を行ったところ、実施例１と同様、開口埋め込み部１１４Ａ’上でもＡｌＮ電流狭窄層１１４上でも、埋め込み再成長表面には、クラックやピットなどの欠陥は見られなかった。すなわち、ＡｌＮ層（電流狭窄層１１４）が結晶化し、ｐ型クラッド層１０８により、平坦に埋め込まれていたことが確認できた。なお、ＡｌＮ電流狭窄層１１４上の埋め込み再成長表面をさらに詳しく観察すると、うねりの様なモフォロジーがごくわずかに観測されたが、実用上全く問題のないレベルであった。このモフォロジーの原因については明らかではないが、実施例１で述べたように推察される。さらに、二次イオン質量分析装置を用いてｐ型クラッド層から電流狭窄層１１４にかけての残留不純物の分析を行った。その結果、電流狭窄層１１４中の酸素濃度は３×１０１８ｃｍ−３程度で、ｐ型クラッド層１０８との界面（電流狭窄層１１４上面）近傍でもほぼ一定のままであった。
【０１３４】
以上のようにして得られた構造体は、図２（ｃ）に示す構造を有する。図２（ｃ）の構造については、実施例１で説明した通りである。
【０１３５】
さらに、前記構造体に対し、実施例１と同様にして図２（ｄ）に示す「電極形成工程」を実施した。そして、電極形成工程後の試料（構造体）を、開口埋め込み部（ストライプ）１１４Ａ’の長手方向に直交する方向に劈開し、ＩＩＩ族窒化物半導体素子（半導体レーザ）１００とした。なお、素子長は５００μｍとした。
【０１３６】
ＩＩＩ族窒化物半導体素子（半導体レーザ）１００をヒートシンクに融着し発光特性を調べたところ、平均で電流密度２．８ｋＡ／ｃｍ２、電圧４．１Ｖでレーザ発振した。また、２５０ｍＷ出力時の平均寿命は１００００時間以上であった。
【０１３７】
（実施例３）
本実施例では、前述の図２（ａ）〜（ｄ）に示した工程に従い、同図（ｄ）に示す構造のＩＩＩ族窒化物半導体素子（半導体レーザ）１００を製造した。製造条件は、下記（ｉｉｉ）〜（ｖ）以外は実施例１と同様にした。
（ｉｉｉ）ＩＩＩ族窒化物非結晶層１１４’として、非結晶ＡｌＮ層に代えて非結晶Ａｌ０．９Ｇａ０．１Ｎ層をｐ型ＧａＮガイド層１０７の上に堆積させた。
（ｉｖ）保護層１１５として、非結晶ＩｎＮに代えて非結晶Ｉｎ０．５Ｇａ０．５Ｎ層を前記非結晶Ａｌ０．９Ｇａ０．１Ｎ層１１４’の上に堆積させた。
（ｖ）半導体結晶層形成工程（Ｄ）における前記非結晶Ａｌ０．９Ｇａ０．１Ｎ層１１４’の熱処理温度を７５０℃とした。
【０１３８】
すなわち、まず、図２（ａ）に示す、活性層、ｎ型クラッド層、ｎ型およびｐ型クラッド層、電流狭窄層となるＩＩＩ族窒化物非結晶層の各層の成長を実施した（活性層成長工程）。この活性層成長工程は、前記条件（ｉｉｉ）および（ｉｖ）以外は実施例１と同様にした。
【０１３９】
つぎに、図２（ｂ）に示すとおり、実施例１と同様の「ストライプ形成工程（前記エッチング工程（Ｃ））を行い、非結晶Ａｌ０．９Ｇａ０．１Ｎ層１１４’および非結晶Ｉｎ０．５Ｇａ０．５Ｎ層（保護層）１１５に、ストライプ状の開口部１１４Ａを形成した。この「ストライプ形成工程」は、実施例１と全く同様の条件で実施した。
【０１４０】
つぎに、実施例１と同様の「ｐ型クラッド再成長工程」を実施した。このｐ型クラッド再成長工程は、前記条件（ｖ）以外は実施例１と全く同様の条件で実施した。
【０１４１】
前記ｐ型クラッド再成長工程後に走査型電子顕微鏡観察を行ったところ、開口埋め込み部１１４Ａ’上でもＡｌ０．９Ｇａ０．１Ｎ電流狭窄層１１４上でも、埋め込み再成長表面には、クラックやピットなどの欠陥は見られなかった。すなわち、Ａｌ０．９Ｇａ０．１Ｎ層（電流狭窄層１１４）が結晶化し、ｐ型クラッド層１０８により、平坦に埋め込まれていたことが確認できた。また、Ａｌ０．９Ｇａ０．１Ｎ電流狭窄層１１４上の埋め込み再成長表面をさらに詳しく調べると、実施例１および実施例２の場合と比べてうねりの様なモフォロジーがさらに低減されており、より平坦性が改善されている様子が観察された。この原因は明らかではないが、例えば、電流狭窄層１１４がＡｌ０．９Ｇａ０．１Ｎに変更されたことにより、電流狭窄層１１４とｐ型ＡｌＧａＮクラッド層１０８との間の格子不整合度の緩和のために発生する転位等が、低減したためと推察される。さらに、二次イオン質量分析装置を用いてｐ型クラッド層から電流狭窄層１１４にかけての残留不純物の分析を行った。その結果、電流狭窄層１１４中の酸素濃度は２．７×１０１８ｃｍ−３程度で、ｐ型クラッド層１０８との界面（電流狭窄層１１４上面）近傍でもほぼ一定のままであった。
【０１４２】
以上のようにして得られた構造体は、図２（ｃ）に示す構造を有する。図２（ｃ）の構造については、実施例１で説明した通りである。
【０１４３】
さらに、前記構造体に対し、実施例１と同様にして図２（ｄ）に示す「電極形成工程」を実施した。そして、電極形成工程後の試料（構造体）を、開口埋め込み部（ストライプ）１１４Ａ’の長手方向に直交する方向に劈開し、ＩＩＩ族窒化物半導体素子（半導体レーザ）１００とした。なお、素子長は５００μｍとした。
【０１４４】
本実施例の半導体素子１００をヒートシンクに融着し発光特性を調べたところ、平均で電流密度２．８ｋＡ／ｃｍ２、電圧４．１Ｖでレーザ発振した。また、２５０ｍＷ出力時の平均寿命は１００００時間以上であった。
【０１４５】
（実施例４）
本実施例では、図３（ｄ）に示す半導体レーザ２００を製造した。この半導体レーザ２００は、電流狭窄層が、下部層（ＡｌＮ結晶層）２１４および上部層（ＧａＮ結晶層）２１５の２層の積層構造からなる以外は実施例１の半導体レーザ１００と同様である。
【０１４６】
この半導体レーザ２００は、図３（ａ）〜（ｄ）の模式図（断面図）に示す製造方法に基づいて製造した。具体的には以下の通りである。
【０１４７】
まず、図３（ａ）に示すとおり、活性層、ｎ型クラッド層、ｎ型およびｐ型クラッド層、電流狭窄層となるＩＩＩ族窒化物非結晶層の各層の成長を実施した（活性層成長工程）。すなわち、まず、実施例１と同様に、ｎ型ＧａＮ基板１０１上に、Ｓｉドープｎ型ＧａＮ層１０２、ｎ型クラッド層１０３、ｎ型光閉じ込め層１０４、３周期多重量子井戸（ＭＱＷ）層１０５、キャップ層１０６、ｐ型ＧａＮガイド層１０７を堆積した。次に、ｐ型ＧａＮガイド層１０７（下地層）上に、非結晶ＡｌＮ層２１４’（後に結晶化し電流狭窄層の下部層２１４となる）を堆積し、続けて、非結晶ＡｌＮ層２１４’と同じ成長温度で非結晶ＧａＮ層２１５’（後に結晶化し電流狭窄層の上部層２１５となる）を堆積した（前記非結晶層形成工程（Ａ））。さらにその上に、非結晶ＩｎＮ層（保護層）２１６の堆積を実施した（前記保護層形成工程（Ｂ））。なお、非結晶ＡｌＮ層２１４’の成長条件は、実施例１における非結晶ＡｌＮ層１１４’と同じである。また、非結晶ＧａＮ堆積時のＴＭＧおよびＮＨ３供給量はそれぞれ１２μｍｏｌ／ｍｉｎ、０．３６ｍｏｌ／ｍｉｎ、堆積膜厚は０．０１μｍとした。非結晶ＩｎＮ層（保護層）の成長条件は、実施例１と同じである。
【０１４８】
次に、図３（ｂ）に示すとおり、実施例１と同様の「ストライプ形成工程（前記エッチング工程（Ｃ））」を行い、非結晶ＡｌＮ層２１４’、非結晶ＧａＮ層２１５’および非結晶ＩｎＮ層（保護層）２１６に、ストライプ状の開口部２１４Ａを形成した。
【０１４９】
すなわち、まず、非結晶ＩｎＮ層（保護層）２１６上にＳｉＯ２を１００ｎｍ堆積し、ＳｉＯ２層を形成した。このＳｉＯ２層上面にレジストを塗布した後、フォトリソグラフィーにより幅１．５μｍのストライプパターンを前記レジスト上に形成した。次に、バッファードフッ酸により前記レジストをマスクとして前記ＳｉＯ２層をエッチングした。その後、前記レジストを有機溶媒により除去し、水洗した。非結晶ＡｌＮ層２１４’、非結晶ＧａＮ層２１５’、および非結晶ＩｎＮ層２１６は、いずれも、バッファードフッ酸、有機溶媒、水洗の各工程でエッチングまたは損傷を受けることはなかった。次に前記ＳｉＯ２層をマスクとして非結晶ＩｎＮ層２１６、非結晶ＧａＮ層２１５’および非結晶ＡｌＮ層２１４’のエッチングを実施した。エッチング液としては、リン酸と硫酸を体積比１：１の割合で混合した溶液を用いた。具体的には、前記ＳｉＯ２マスクでカバーされていない領域の非結晶ＩｎＮ層２１６、非結晶ＧａＮ層２１５’および非結晶ＡｌＮ層２１４’を、９０℃に保持した前記溶液中での１０分間のエッチングにより除去した。これにより、開口部１１４Ａが形成された。その後、マスクとして用いた前記ＳｉＯ２層をバッファードフッ酸で除去した。このようにして、ストライプ形成工程（前記エッチング工程（Ｃ））を実施することができた。
【０１５０】
なお、エッチングマスクは、実施例１で述べた通り、特に制限されず、例えば、前述のように、ＳｉＮｘやレジストを含む有機物をエッチングマスクとして用いても良い。
【０１５１】
つぎに、前記非結晶ＡｌＮ層２１４’および前記非結晶ＧａＮ層２１５’を熱処理により結晶層（電流狭窄層）２１４および２１５に変換した（前記半導体結晶層形成工程（Ｄ））。さらに、保護層２１６を熱エッチングにより除去した（前記保護層除去工程（Ｅ））。その後、図３（ｃ）に示すとおり、前記ストライプ形成工程（前記エッチング工程（Ｃ））により形成された開口部２１４Ａを埋め込んで開口埋め込み部２１４Ａ’を形成するようにｐ型クラッド層１０８を積層し（前記他のＩＩＩ族窒化物半導体含有層形成工程（Ｆ））、さらにｐ型コンタクト層１０９を堆積した。これら「ｐ型クラッド再成長工程」は、実施例１と全く同様の条件で実施した。
【０１５２】
ｐ型クラッド再成長工程後に走査型電子顕微鏡観察を行なった。その結果、実施例１の場合と同様に、表面にクラックやピットなどの欠陥は見られず、ＡｌＮ結晶層（下部層）２１４およびＧａＮ結晶層（上部層）２１５は、ともに結晶化し平坦に埋め込まれていることが確認できた。ＧａＮ結晶層（上部層）２１５上の埋め込み再成長表面をさらに詳しく観察すると、実施例１および実施例２の場合と比べてうねりの様なモフォロジーがいっそう低減されており、より平坦性が改善されている様子が観測された。この原因は明らかではないが、例えば、ＡｌＮ電流狭窄層（下部層）２１４とｐ型ＡｌＧａＮクラッド層１０８の間にＧａＮ結晶層（上部層）２１５が挿入されたことにより、格子不整合度がいっそう小さくなり、緩和のために発生する転位等の欠陥がさらに低減したためと推察される。
【０１５３】
さらに、二次イオン質量分析装置を用いてｐ型クラッド層１０８からＡｌＮ結晶層下部層２１４にかけての残留不純物の分析を行った。その結果、電流狭窄層２１４および２１５のうち、ＡｌＮ結晶層（下部層）２１４中の酸素濃度は３×１０１８ｃｍ−３程度と一定であった。さらに、ＧａＮ結晶層（上部層）２１５中の酸素濃度は１×１０１８ｃｍ−３以下であり、ｐ型クラッド層１０８との界面近傍でも１×１０１８ｃｍ−３以下のままであった。
【０１５４】
さらに、実施例１と同様にして「電極形成工程」を実施した。すなわち、ｎ型ＧａＮ基板１０１裏面（下面）にｎ電極１１２を、ｐ型コンタクト層１０９上面にｐ電極１１３を、それぞれ真空蒸着法により形成した（図３（ｄ））。そして、電極形成工程後の試料（構造体）を、開口埋め込み部（ストライプ）２１４Ａ’の長手方向に直交する方向に劈開し、ＩＩＩ族窒化物半導体素子２００とした。なお、素子長は５００μｍとした。
【０１５５】
このＩＩＩ族窒化物半導体素子２００の特性を実施例１と同様に確認したところ、閾電流密度、動作電圧、出力光の放射角ともに実施例１と同等であり、良好であった。さらに、ＩＩＩ族窒化物半導体素子２００全体での特性のばらつきは、実施例１の場合に比べてさらに約２割改善されていることが確認できた。この原因は明らかではないが、例えば、ＧａＮ結晶層（上部層）２１５の導入により、「ｐ型クラッド再成長工程」における開口部２１４Ａでのｐ型クラッド層１０８の再成長層厚や開口埋め込み部２１４Ａ’の幅のばらつきのウエハ面内分布がさらに改善されたためと考えられる。
【０１５６】
以上の通り、本実施例によれば、実施例１と同様に、特性が良好で寿命が長い高品質のＩＩＩ族窒化物半導体素子を、効率よく（高い歩留まりで）製造することができた。また、ＩＩＩ族窒化物半導体素子の特性のばらつきを実施例１よりもさらに改善することができた。
【０１５７】
（比較例）
図４（ｄ）に示す半導体レーザ３００を製造した。この半導体レーザ３００は、実施例１の電流狭窄層１１４が３１４に置き換わっているが、電流狭窄層３１４は、電流狭窄層１１４と同じくＡｌＮ結晶層である。それ以外の各構成要素の材質、位置関係等も実施例１の半導体レーザ１００と同様であるが、図示の通り、電流狭窄層３１４の上層の平坦性が悪く、また、ピット１１０等の欠陥が存在した。
【０１５８】
この半導体レーザ３００は、図４（ａ）〜（ｄ）の模式図に示す工程に従って製造した。製造条件は実施例１とほぼ同じであるが、非結晶ＡｌＮ層３１４’（結晶化により電流狭窄層３１４となる）の上に保護層を形成せずに製造した点で大きく異なっていた。
【０１５９】
半導体レーザ３００の製造は、より具体的には、以下のようにした。すなわち、まず、図４（ａ）に示したとおり、活性層、ｎ型クラッド層、ｎ型およびｐ型クラッド層、電流狭窄層の各層の成長を実施した。非結晶ＡｌＮ層３１４’の上に保護層を形成しなかった以外は、実施例１における前記「活性層成長工程」（図２（ａ））と全く同様であった。なお、非結晶ＡｌＮ層３１４’は、図２（ａ）の非結晶ＡｌＮ層１１４’と全く同じ層であり、その他の各構成要素も図２（ａ）と全く同じである。
【０１６０】
つぎに、図４（ｂ）に示すとおり、非結晶ＡｌＮ層３１４’の一部をエッチングし、開口部（ストライプ）３１４Ａを形成した。具体的には、非結晶ＡｌＮ層３１４’上に直接ＳｉＯ２マスクを形成し、リン酸と硫酸を体積比１：１の割合で混合した溶液により９０℃で８．５分間のエッチングを行い、開口部３１４Ａを形成した。その他の条件は、実施例１における前記「ストライプ形成工程」（図２（ｂ））と同様である。
【０１６１】
さらに、図４（ｃ）に示すとおり、電流狭窄層３１４および開口部３１４Ａの上に、開口部３１４Ａを埋め込んで開口埋め込み部３１４Ａ’を形成するようにｐ型クラッド層１０８を積層し、さらにｐ型コンタクト層１０９を積層した。具体的には、前記エッチングにより開口部３１４Ａが形成された試料（図４（ｂ））をＭＯＶＰＥ装置に投入後、ＮＨ３供給量０．３６ｍｏｌ／ｍｉｎ、Ｎ２キャリアガス供給量０．４５ｍｏｌ／ｍｉｎ、Ｈ２ガス供給量０．４５ｍｏｌ／ｍｉｎのガス条件下で昇温を開始し、途中待機することなくｐ型クラッド層の成長温度である１１００℃まで昇温した。他の条件は、実施例１における前記「ｐ型クラッド再成長工程」と同様である。
【０１６２】
ｐ型クラッド層１０８およびｐ型コンタクト層１０９形成後に走査型電子顕微鏡観察を行なったところ、ＡｌＮ電流狭窄層３１４上の埋め込み再成長表面には、ところどころにピットなどの欠陥がみられた。特に、開口埋め込み部３１４Ａ’近傍の埋め込み再成長表面には、図４（ｃ）に示すとおり多数のピット１１０が観測された。また、開口埋め込み部３１４Ａ’付近は、図４（ｃ）に示すとおり、ＡｌＮ電流狭窄層３１４上に比べて埋め込み層厚が厚くなり、平坦性が悪いことが確認された。
【０１６３】
次に、二次イオン質量分析装置を用いてｐ型クラッド層１０８から電流狭窄層３１４にかけての残留不純物の分析を行った。その結果、電流狭窄層３１４中の酸素濃度は、ｐ型ＧａＮガイド層１０７側の界面近傍では３×１０１８ｃｍ−３程度であったが、ｐ型クラッド層１０８側の界面近傍では１×１０２０ｃｍ−３以上に跳ね上がっていることが確認された。この不純物濃度の高さの原因は明らかではないが、例えば、ＡｌＮ電流狭窄層３１４表面が酸窒化アルミニウム（ＡｌＮｘＯ１−ｘ）になっているためと考えられる。すなわち、ｐ型クラッド層再成長前の昇温時にＡｌＮｘＯ１−ｘの組成斑が発生し、上記ピット１００の原因となったと推察される。
【０１６４】
さらに、実施例１における前記「電極形成工程」と同様にして、ｎ型ＧａＮ基板１０１裏面（下面）にｎ電極１１２を、ｐ型コンタクト層１０９上面にｐ電極１１３を、それぞれ真空蒸着法により形成した（図４（ｄ））。そして、電極形成工程後の試料（構造体）を、開口埋め込み部（ストライプ）３１４Ａ’の長手方向に直交する方向に劈開し、ＩＩＩ族窒化物半導体素子３００とした。しかしながら、比較例の半導体レーザ３００は、平均の閾電流密度は３．２ｋＡ／ｃｍ２、平均の閾値電圧４．５Ｖ、２５０ｍＷ出力時の平均寿命は２０００時間程度と、その特性が実施例１〜４の半導体レーザに比べ大幅に劣っていた。さらに、比較例の半導体レーザ３００は、素子特性のばらつきが実施例１〜４の半導体レーザの倍以上大きく、信頼性が大きく劣っていた。
【図面の簡単な説明】
【０１６５】
【図１】本発明の製造方法の一実施形態における各工程を示す模式図である。図１（Ａ）は、ＩＩＩ族窒化物非結晶層形成工程（Ａ）を示す。図１（Ｂ）は、保護層形成工程（Ｂ）を示す。図１（Ｃ）は、エッチング工程（Ｃ）を示す。図１（Ｄ）は、半導体結晶層形成工程（Ｄ）を示す。
【図２】本発明の別の実施形態および実施例におけるＩＩＩ族窒化物半導体素子の製造工程と完成素子の断面を示す図である。図２（ａ）は活性層成長工程、図２（ｂ）はストライプ形成工程、図２（ｃ）はｐ型クラッド再成長工程、図２（ｄ）は電極形成工程および完成素子の断面を表す図である。
【図３】本発明のさらに別の実施形態および別の実施例におけるＩＩＩ族窒化物半導体素子の製造工程と完成素子の断面を示す図である。図３（ａ）は活性層成長工程、図３（ｂ）はストライプ形成工程、図３（ｃ）はｐ型クラッド再成長工程、図３（ｄ）は電極形成工程および完成素子の断面を表す図である。
【図４】比較例のＩＩＩ族窒化物半導体素子の製造工程と完成素子の断面を示す図である。図４（ａ）は活性層成長工程、図４（ｂ）はストライプ形成工程、図４（ｃ）はｐ型クラッド再成長工程、図４（ｄ）は電極形成工程および完成素子の断面を表す図である。
【図５】本発明のさらに別の実施形態におけるＩＩＩ族窒化物半導体素子の断面を示す図である。
【図６】本発明のさらに別の実施形態におけるＩＩＩ族窒化物半導体素子の断面を示す図である。
【符号の説明】
【０１６６】
１１ 下地層
１２’ ＩＩＩ族窒化物非結晶層
１２ ＩＩＩ族窒化物半導体結晶層
１３ 保護層（またはＩＩＩ族窒化物から形成された層）
１００、２００、３００ 半導体レーザ（ＩＩＩ族窒化物半導体素子）
１０１ 基板
１０２ ＧａＮ層
１０３ ｎ型クラッド層
１０４ ｎ型光閉じ込め層
１０５ 多重量子井戸層
１０６ キャップ層
１０７ ｐ型ＧａＮガイド層（下地層または第一の層）
１０８ ｐ型クラッド層（他のＩＩＩ族窒化物半導体含有層または第三の層）
１０９ ｐ型コンタクト層
１１０ ピット
１１２ ｎ電極
１１３ ｐ電極
１１４Ａ、２１４Ａ、３１４Ａ、４１４Ａ 開口部
１１４Ａ’、２１４Ａ’、３１４Ａ’、５１４Ａ’ 開口埋め込み部
１１４、３１４ 電流狭窄層（ＩＩＩ族窒化物半導体結晶層または第二の層）
１１５、２１６ 保護層（またはＩＩＩ族窒化物から形成された層）
２１４ 電流狭窄層（ＩＩＩ族窒化物半導体結晶層または第二の層）の下部層
２１５ 電流狭窄層（ＩＩＩ族窒化物半導体結晶層または第二の層）の上部層
１１４’ ＩＩＩ族窒化物非結晶層
２１４’ ＩＩＩ族窒化物非結晶層の下部層
２１５’ ＩＩＩ族窒化物非結晶層の上部層
４００ 電界効果トランジスタ（ＩＩＩ族窒化物半導体素子）
４０１ 基板
４０２ バッファ層
４０３ キャリア走行層
４０４ スペーサ層
４０５ キャリア供給層
４０６ ショトキ層
４０７ ソース電極
４０８ ドレイン電極
４０９ ゲート電極
４１０ コンタクト層
５００ フォトニック結晶面発光レーザ（ＩＩＩ族窒化物半導体素子）
５０１ 基板
５０２ ｎ型クラッド層
５０３ 活性層
５０５ フォトニック結晶層
５０８ ｐ型クラッド層
【技術分野】
【０００１】
本発明は、ＩＩＩ族窒化物半導体の製造方法、ＩＩＩ族窒化物半導体素子の製造方法、ＩＩＩ族窒化物半導体およびＩＩＩ族窒化物半導体素子に関する。
【背景技術】
【０００２】
ＩＩＩ族窒化物半導体材料は、禁制帯幅が充分大きく、バンド間遷移も直接遷移型である等の優れた性質を有する。このため、ＩＩＩ族窒化物半導体は、短波長発光素子等の各種半導体素子への適用が盛んに検討されている。例えば、ＩＩＩ族窒化物半導体を用いた紫外から青および緑色の波長領域の発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ： ＬＥＤ）は、１９９０年代半ば頃から性能が急激に向上した。このため、前記ＬＥＤは、照明や各種ディスプレイ用途等への適用範囲が格段に広がり、非常に大きな市場を形成している。また、ＩＩＩ族窒化物半導体は、例えば、高密度光ディスク用光源やディスプレイに用いる半導体レーザ用の材料としても重要である。なお、半導体レーザは、Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＬａｓｅｒまたはＬａｓｅｒ Ｄｉｏｄｅとも呼ばれ、「ＬＤ」と略称されることもある。
【０００３】
半導体レーザ等の半導体素子にＩＩＩ族窒化物半導体を用いる場合、しばしば、ＩＩＩ族窒化物半導体を含む層の一部を除去することがある。一例として、特許文献１〜５等に記載のインナーストライプ型レーザが挙げられる。このインナーストライプ型レーザは、レーザビーム形状制御性と横モード制御性に優れた高出力レーザとして用いることができる。前記インナーストライプ型レーザは、例えば、活性層と、ｐ型クラッド層と、電流狭窄層とを含む。前記電流狭窄層は、前記活性層の上に設けられている。前記電流狭窄層の一部はエッチング等により除去されている。前記ｐ型クラッド層は、前記電流狭窄層および前記電流狭窄層除去部分の上に設けられている。前記電流狭窄層除去部分の上では、前記ｐ型クラッド層が前記電流狭窄層除去部分に埋め込まれ、前記ｐ型クラッド層が前記活性層上面に接している。前記電流狭窄層は、例えば、低屈折率でかつ絶縁性に優れたＡｌＮ等から形成されている。例えば特許文献１には、２．０μｍ程度の開口幅（ストライプ幅）を有するＡｌＮがｐ型クラッド層の下に電流狭窄および横モード制御のために埋め込まれたインナーストライプ型ＧａＮ系レーザが記載されている。
【０００４】
ＩＩＩ族窒化物半導体層の一部を除去する方法としては、例えば以下のような方法がある（特許文献１〜３）。すなわち、まず、前記活性層の上に、低温（例えば２００〜７００℃）で、ＩＩＩ族窒化物（例えばＡｌＮ）の非結晶層を堆積させる。つぎに、エッチング（例えばフォトリソグラフィーとウェットエッチング）によって前記ＩＩＩ族窒化物非結晶層の一部を除去し、開口部（ストライプ）を形成する。続いて前記ＩＩＩ族窒化物非結晶層を高温（例えば７００〜１３００℃）で熱処理し、ＩＩＩ族窒化物を非結晶から半導体結晶に変換してＩＩＩ族窒化物半導体結晶層とする。その後、前記ＩＩＩ族窒化物半導体結晶層および前記開口部の上に、前記ｐ型クラッド層（例えばｐ型ＡｌＧａＮクラッド層）を形成（再成長）する。この方法によれば、ＩＩＩ族窒化物半導体層をまず非結晶層として形成してからエッチングし、それから結晶化させるので、結晶層を直接エッチングするよりもエッチング速度が速くて加工しやすい。このため、製造効率（歩留まり）が良く、エッチングの際の制御性にも優れるという利点がある。
【０００５】
【特許文献１】特開２００３−７８２１５号公報
【特許文献２】特開２００６−１２１１０７号公報
【特許文献３】特開２００７−０６７４３２号公報
【特許文献４】特開２００７−２５１１１９号公報
【特許文献５】国際公開パンフレットＷＯ２００７／０６６６４４号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
前記特許文献１〜３に示す方法においては、高温での熱処理によりＩＩＩ族窒化物半導体層を非結晶から結晶に変換する際、マストランスポート（熱により半導体表面の原子が移動して形状が変化する現象）により表面平坦性が悪化する可能性がある。これを防止するために、特許文献１においては、前記熱処理による結晶化に先立ち、前記ＩＩＩ族窒化物非結晶層の表面を酸化する工程を採用することで、マストランスポートの抑制を図っている。
【０００７】
しかしながら、前記特許文献１〜３の方法では、ＩＩＩ族窒化物非結晶層の表面を酸化した際に、酸素濃度が不均一になり、半導体素子の品質低下につながるおそれがある。例えば、ＡｌＮ非結晶層表面における酸素濃度が不均一であると、前記熱処理による結晶化の際にＡｌＮ表面に形成される酸窒化アルミニウム（ＡｌＮｘＯ１−ｘ）の組成に斑（むら）が発生する。この上にｐ型クラッド層等の半導体層を堆積させると、ＡｌＮｘＯ１−ｘの酸素濃度の高い領域と低い領域とで成長速度に差が生じ、ピットや凹凸の原因となるおそれがある。
【０００８】
また、半導体レーザ以外の半導体素子でも、ＩＩＩ族窒化物非結晶層表面の不純物濃度を改善できれば、半導体素子の品質向上につながると考えられる。しかし、そのためには、半導体素子の製造において前記不純物濃度を制御する必要がある。この不純物濃度の制御工程が煩雑であると、製造効率および製造コストの低下につながる。
【０００９】
本発明は、上述の課題を解決するために、ＩＩＩ族窒化物半導体の結晶層を含む半導体素子において品質低下を防止可能であり、かつ製造効率に優れたＩＩＩ族窒化物半導体の製造方法、ＩＩＩ族窒化物半導体素子の製造方法、ＩＩＩ族窒化物半導体およびＩＩＩ族窒化物半導体素子を提供することを目的とする。
【課題を解決するための手段】
【００１０】
前記目的を達成するために、本発明のＩＩＩ族窒化物半導体の製造方法は、
下地層の上面にＩＩＩ族窒化物の非結晶層を形成する非結晶層形成工程と、
前記非結晶層の上面に保護層を形成する保護層形成工程と、
前記非結晶層の一部をエッチングにより除去するエッチング工程と、
前記保護層が形成された状態で前記非結晶層を熱処理して結晶化することによりＩＩＩ族窒化物半導体の結晶層に変換する半導体結晶層形成工程と、を含むことを特徴とする。
【００１１】
また、本発明のＩＩＩ族窒化物半導体素子の製造方法は、ＩＩＩ族窒化物半導体を含む半導体素子の製造方法であり、前記本発明のＩＩＩ族窒化物半導体の製造方法により前記ＩＩＩ族窒化物半導体を製造することを特徴とする。
【００１２】
さらに、本発明のＩＩＩ族窒化物半導体は、ＩＩＩ族窒化物半導体の結晶層を含み、前記結晶層は一部が除去されており、前記結晶層が不純物を含み、前記結晶層上面部の不純物濃度の平均値が内部の不純物濃度の平均値以下であり、前記本発明のＩＩＩ族窒化物半導体の製造方法により製造されることを特徴とする。
【００１３】
さらに、本発明のＩＩＩ族窒化物半導体素子は、前記本発明のＩＩＩ族窒化物半導体素子の製造方法により製造され、前記本発明のＩＩＩ族窒化物半導体を含むことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、ＩＩＩ族窒化物半導体の結晶層を含む半導体素子において、品質低下を防止可能であり、かつ製造効率に優れたＩＩＩ族窒化物半導体素子を製造することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明のＩＩＩ族窒化物半導体の製造方法、本発明のＩＩＩ族窒化物半導体素子の製造方法、本発明のＩＩＩ族窒化物半導体および本発明のＩＩＩ族窒化物半導体素子について、さらに詳細に説明する。
【００１６】
本発明のＩＩＩ族窒化物半導体の製造方法は、前述の通り、
下地層の上面にＩＩＩ族窒化物の非結晶層を形成する非結晶層形成工程と、
前記非結晶層の上面に保護層を形成する保護層形成工程と、
前記非結晶層の一部をエッチングにより除去するエッチング工程と、
前記保護層が形成された状態で前記非結晶層を熱処理して結晶化することによりＩＩＩ族窒化物半導体の結晶層に変換する半導体結晶層形成工程と、を含むことを特徴とする。これ以外には、本発明のＩＩＩ族窒化物半導体の製造方法は、特に制限されないが、例えば、以下の通りである。
【００１７】
本発明のＩＩＩ族窒化物半導体の製造方法において、前記半導体結晶層形成工程後、前記保護層を除去する保護層除去工程をさらに含むことが好ましい。また、前記保護層除去工程が、熱エッチングで前記保護層を除去する工程であることがより好ましい。前記保護層除去工程における熱エッチング温度は、前記半導体結晶層形成工程における熱処理温度よりも高温であることがさらに好ましい。
【００１８】
本発明のＩＩＩ族窒化物半導体の製造方法において、前記保護層がＩＩＩ族窒化物から形成された層であることが好ましい。また、前記結晶層が、ＩｎａＧａｂＡｌ１−ａ−ｂＮ（０≦ａ＜１、０≦ｂ＜１、０≦ａ＋ｂ＜１）の組成を有するＩＩＩ族窒化物半導体から形成され、前記保護層が、ＩｎｃＧａｄＡｌ１−ｃ−ｄＮ（０≦ｃ≦１、０≦ｄ≦１、０＜ｃ＋ｄ≦１）の組成を有するＩＩＩ族窒化物から形成され、かつ、前記結晶層のＩｎ組成比ａと前記保護層のＩｎ組成比ｃとが、下記数式（１）および（２）の少なくとも一方を満たすことが好ましい。
【００１９】
ａ＝０ （１）
ａ＜ｃ （２）
【００２０】
本発明のＩＩＩ族窒化物半導体の製造方法において、前記保護層が、ＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）の組成を有するＩＩＩ族窒化物から形成されていることが好ましい。また、前記保護層が、ＩｎＮから形成されていることが特に好ましい。前記結晶層は、ＡｌＮから形成されていることが特に好ましい。
【００２１】
本発明のＩＩＩ族窒化物半導体の製造方法において、前記結晶層が、２層以上の層を含むことが好ましい。また、前記結晶層が、ＡｌＮから形成された下層とＧａＮから形成された上層とを含むことがより好ましい。
【００２２】
本発明のＩＩＩ族窒化物半導体の製造方法において、前記結晶層が不純物を含む場合、前記結晶層上面部の不純物濃度の平均値が内部の不純物濃度の平均値以下であることが好ましい。前記結晶層において、前記上面部は、例えば前記結晶層の上面から深さ５０ｎｍまでの部分であり、前記内部は、例えば前記上面部以外の部分である。前記不純物は、特に制限されないが、例えば酸素である。また、前記結晶層において、前記上面部の酸素濃度の平均値が５×１０１８ｃｍ−３以下であることがさらに好ましい。
【００２３】
本発明のＩＩＩ族窒化物半導体の製造方法は、前記結晶層の上に、他のＩＩＩ族窒化物半導体含有層を形成する他のＩＩＩ族窒化物半導体含有層形成工程をさらに含むことが好ましい。この場合において、本発明のＩＩＩ族窒化物半導体の製造方法は、前記半導体結晶層形成工程後、前記保護層を除去する保護層除去工程を含み、前記保護層除去工程が、熱エッチングで前記保護層を除去する工程であり、前記他のＩＩＩ族窒化物半導体含有層形成工程において、前記保護層除去工程における熱エッチング温度以上の温度で前記他のＩＩＩ族窒化物半導体含有層を形成することがより好ましい。
【００２４】
本発明のＩＩＩ族窒化物半導体の製造方法は、前記下地層が、ＩＩＩ族窒化物半導体を含む層であることが好ましい。
【００２５】
本発明のＩＩＩ族窒化物半導体の製造方法において、前記保護層に代えてＩＩＩ族窒化物から形成された層を形成しても良い。この場合において、前記ＩＩＩ族窒化物から形成された層の機能はなんら制限されず、例えば、保護層としての機能を有していなくても良い。
【００２６】
次に、本発明のＩＩＩ族窒化物半導体素子の製造方法は、前述の通り、ＩＩＩ族窒化物半導体を含む半導体素子の製造方法であり、前記本発明の半導体の製造方法により前記ＩＩＩ族窒化物半導体を製造することを特徴とする。
【００２７】
本発明のＩＩＩ族窒化物半導体素子の製造方法において、前記ＩＩＩ族窒化物半導体素子は、特に制限されないが、例えば、半導体レーザ、電界効果トランジスタ、またはフォトニック結晶面発光レーザであることが好ましい。例えば、前記ＩＩＩ族窒化物半導体素子が、半導体レーザであり、前記結晶層が、電流狭窄層であることがより好ましい。また、例えば、前記ＩＩＩ族窒化物半導体素子が、電界効果トランジスタであり、前記結晶層が、コンタクト層であることがより好ましい。また、例えば、前記ＩＩＩ族窒化物半導体素子が、フォトニック結晶面発光レーザであり、前記結晶層が、フォトニック結晶層であることがより好ましい。
【００２８】
次に、本発明のＩＩＩ族窒化物半導体は、前述の通り、ＩＩＩ族窒化物半導体の結晶層を含み、前記結晶層は一部が除去されており、前記結晶層が不純物を含み、前記結晶層上面部の不純物濃度の平均値が内部の不純物濃度の平均値以下であり、前記本発明のＩＩＩ族窒化物半導体の製造方法により製造されることを特徴とする。前記上面部は、例えば、前記結晶層の上面から深さ５０ｎｍまでの部分であり、前記内部は、例えば、前記上面部以外の部分である。前記不純物は、特に制限されないが、例えば酸素である。また、前記結晶層において、前記上面部の酸素濃度の平均値が５×１０１８ｃｍ−３以下であることがより好ましい。
【００２９】
本発明のＩＩＩ族窒化物半導体において、前記結晶層が、ＡｌＮから形成された層であることが好ましい。また、前記結晶層が、２層以上の層を含むことが好ましい。さらに、前記結晶層が、ＡｌＮから形成された下層とＧａＮから形成された上層とを含むことがより好ましい。
【００３０】
本発明のＩＩＩ族窒化物半導体は、例えば、前記結晶層の上に、他のＩＩＩ族窒化物半導体含有層をさらに含んでいても良い。また、本発明のＩＩＩ族窒化物半導体は、前記下地層をさらに含んでいても良い。前記下地層は、ＩＩＩ族窒化物半導体を含む層であることが好ましい。
【００３１】
次に、本発明のＩＩＩ族窒化物半導体素子は、前述のとおり、前記本発明のＩＩＩ族窒化物半導体素子の製造方法により製造され、前記本発明のＩＩＩ族窒化物半導体を含むことを特徴とする。
【００３２】
本発明のＩＩＩ族窒化物半導体素子は、特に制限されないが、例えば、半導体レーザ、電界効果トランジスタ、またはフォトニック結晶面発光レーザである。例えば、本発明のＩＩＩ族窒化物半導体素子が半導体レーザであり、前記結晶層が、電流狭窄層であることが好ましい。また、例えば、本発明のＩＩＩ族窒化物半導体素子が電界効果トランジスタであり、前記結晶層が、コンタクト層であることが好ましい。また、例えば、本発明のＩＩＩ族窒化物半導体素子がフォトニック結晶面発光レーザであり、前記結晶層が、フォトニック結晶層であることが好ましい。
【００３３】
［実施形態１］
次に、本発明の実施形態についてさらに詳しく説明する。なお、以下において、本発明のＩＩＩ族窒化物半導体の製造方法および本発明のＩＩＩ族窒化物半導体素子の製造方法を、まとめて「本発明の製造方法」ということがある。
【００３４】
本発明のＩＩＩ族窒化物半導体の製造方法は、前述の通りである。すなわち、本発明のＩＩＩ族窒化物半導体の製造方法は、下記工程（Ａ）〜（Ｄ）を含む製造方法である。なお、以下、本発明のＩＩＩ族窒化物半導体の製造方法における各工程、または本発明のＩＩＩ族窒化物半導体素子の製造方法における各工程に、便宜上、（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）などの符号を付して説明する場合がある。
【００３５】
（Ａ）下地層の上面にＩＩＩ族窒化物の非結晶層を形成する非結晶層形成工程
（Ｂ）前記非結晶層の上面に保護層を形成する保護層形成工程
（Ｃ）前記非結晶層の一部をエッチングにより除去するエッチング工程
（Ｄ）前記保護層が形成された状態で前記非結晶層を熱処理して結晶化することによりＩＩＩ族窒化物半導体の結晶層に変換する半導体結晶層形成工程
【００３６】
本発明の製造方法では、前述の通り、保護層をＩＩＩ族窒化物非結晶層の上面に別途形成し、その状態で前記非結晶層を熱処理して前記ＩＩＩ族窒化物半導体結晶層に変換する。このためＩＩＩ族窒化物非結晶層表面における酸素等の不純物濃度の不均一に起因してピットや凹凸等が生じることがない。これにより、ＩＩＩ族窒化物半導体素子の特性のばらつきや寿命の低下を防止することが可能である。すなわち、本発明の製造方法によれば、不純物濃度の制御等に煩雑な操作やチェックを要することなくピットや凹凸の発生等の品質低下を抑制することができるので、品質の良いＩＩＩ族窒化物半導体素子を効率よく製造することができる。なお、本発明において、前記保護層は特に制限されない。好ましくは、前記保護層は、マストランスポート防止層としての機能を有する。前記保護層がマストランスポート防止層としての機能を有することにより、例えば、前記ＩＩＩ族窒化物半導体結晶層の表面平坦性悪化を防止することができる。
【００３７】
前記工程（Ａ）〜（Ｄ）を含むこと以外には、本発明の製造方法は特に制限されないが、例えば以下の通りである。
【００３８】
図１の断面図に、前記工程（Ａ）〜（Ｄ）を模式的に示す。図１（Ａ）は前記非結晶層形成工程（Ａ）を示し、図１（Ｂ）は前記保護層形成工程（Ｂ）を示し、図１（Ｃ）は前記エッチング工程（Ｃ）を示し、図１（Ｄ）は前記半導体結晶層形成工程（Ｄ）を示す。すなわち、まず、図１（Ａ）に示すとおり、下地層１１の上面にＩＩＩ族窒化物非結晶層１２’を形成する（前記工程（Ａ））。つぎに、図１（Ｂ）に示すとおり、非結晶層１２’の上面に保護層１３を形成する（前記工程（Ｂ））。さらに、図１（Ｃ）に示すとおり、非結晶層１２’の一部をエッチングにより除去する（前記工程（Ｃ））。これにより、同図に示すとおり、開口部１２Ａが形成される。なお、図１（Ｃ）では、非結晶層１２’の除去部分の上面に形成された保護層１３も、非結晶層１２’の一部とともにエッチングで除去している。そして、保護層１３が形成された状態で非結晶層１２’を熱処理してＩＩＩ族窒化物半導体結晶層１２に変換する（前記工程（Ｄ））。このようにして、図１（Ｄ）に示すように、ＩＩＩ族窒化物半導体を含む構造体１０を製造することができる。図示の通り、この構造体１０は、下地層１１の上面にＩＩＩ族窒化物半導体結晶層１２および保護層１３がこの順番で積層され、結晶層１２および保護層１３の一部はエッチングで除去されて開口部１２Ａが形成されている。
【００３９】
なお、本発明において、Ｘという構成要素とＹという構成要素が存在する場合、「Ｘの上にＹ」は、特に断らない限り、Ｘの上面にＹが直接接触している状態でも良いし、Ｘの上面とＹとの間に他の構成要素等が存在し、Ｘの上面とＹとが直接接触していない状態でも良い。同様に、「Ｘの下にＹ」は、特に断らない限り、Ｘの下面にＹが直接接触している状態でも良いし、Ｘの下面とＹとの間に他の構成要素等が存在し、Ｘの下面とＹとが直接接触していない状態でも良い。また、「Ｘの上面にＹ」は、Ｘの上面にＹが直接接触している状態を指す。同様に、「Ｘの下面にＹ」は、Ｘの下面にＹが直接接触している状態を指す。
【００４０】
本発明においては、前記ＩＩＩ族窒化物非結晶層上面と前記保護層とは直接接触しており、前記下地層上面と前記ＩＩＩ族窒化物非結晶層とは直接接触している。また、本発明のＩＩＩ族窒化物半導体および本発明のＩＩＩ族窒化物半導体素子において、前記保護層の上および前記下地層の下には、それぞれ他の層などの任意の構成要素が存在していても良いし、存在していなくても良い。
【００４１】
また、本発明の製造方法、本発明のＩＩＩ族窒化物半導体およびＩＩＩ族窒化物半導体素子において、ＩＩＩ族窒化物非結晶層またはＩＩＩ族窒化物半導体結晶層の一部が除去されている状態は、例えば以下の状態を指す。すなわち、例えば図１（Ｃ）および（Ｄ）に示すように、前記除去部分において、ＩＩＩ族窒化物非結晶層またはＩＩＩ族窒化物半導体結晶層が完全に除去され、貫通口が形成された状態でも良い。また、例えば、前記除去部分において、ＩＩＩ族窒化物非結晶層またはＩＩＩ族窒化物半導体結晶層の下部が除去されずに残った状態でも良い。これらは、例えば、製造されるＩＩＩ族窒化物半導体素子に必要な特性等に応じて適宜選択することができる。
【００４２】
図１（Ｄ）に示す構造体１０は、そのままＩＩＩ族窒化物半導体素子として使用可能であれば、そのまま用いても良い。例えば、保護層１３を電極金属と合金化させるなどにより、図１（Ｄ）に示す構造体１０をそのまま電界効果トランジスタとして用いることができる。この場合、ＩＩＩ族窒化物半導体結晶層１２は、例えば、前記電界効果トランジスタのコンタクト層となる。
【００４３】
また、図１（Ｄ）に示す構造体１０は、前記工程（Ａ）〜（Ｄ）以外の他の工程によってさらに処理し、目的とするＩＩＩ族窒化物半導体またはＩＩＩ族窒化物半導体素子を製造しても良い。すなわち、本発明の製造方法は、前記工程（Ａ）〜（Ｄ）以外の工程を含んでいても良いし、含んでいなくても良い。前記工程（Ａ）〜（Ｄ）以外の工程としては、特に制限されないが、例えば、後述する保護層の除去、他の層の積層等が挙げられる。また、前記工程（Ａ）〜（Ｄ）以外の工程は、必要に応じ、前記工程（Ａ）〜（Ｄ）の前に実施しても、後に実施しても、同時に実施しても良い。
【００４４】
下地層１１は、特に制限されないが、例えば、ＩＩＩ族窒化物半導体を含む層であっても良い。下地層１１は、例えば、製造されるＩＩＩ族窒化物半導体またはＩＩＩ族窒化物半導体素子の一部を構成しても良い。また、下地層１１の下には、前述の通り、さらに他の層が存在していても存在していなくても良い。前記他の層は、製造されるＩＩＩ族窒化物半導体またはＩＩＩ族窒化物半導体素子の一部を構成しても良いし、構成しなくても良い。また、結晶層１２は、特に制限されないが、例えば、半導体レーザの電流狭窄層であることが好ましい。結晶層１２は、例えば、電界効果トランジスタのコンタクト層、フォトニック結晶面発光レーザのフォトニック結晶層等であっても良い。
【００４５】
なお、図１では、前記保護層形成工程（Ｂ）を前記エッチング工程（Ｃ）よりも先に実施しているが、本発明の製造方法では、前記工程（Ｂ）と前記工程（Ｃ）とは、どちらを先に実施しても良い。しかしながら、例えば後述する理由により、前記工程（Ｂ）を前記工程（Ｃ）よりも先に実施することが好ましい。
【００４６】
本発明の製造方法は、例えば、前記半導体結晶層形成工程（Ｄ）後、前記保護層を除去する工程（Ｅ）をさらに含むことが好ましい。前記保護層除去工程（Ｅ）は、特に制限されないが、例えば、熱エッチングで前記保護層を除去する工程であることがより好ましい。また、前記保護層除去工程（Ｅ）における熱エッチング温度が、前記半導体結晶層形成工程（Ｄ）における熱処理温度よりも高温であれば、前記工程（Ｄ）の後、温度上昇によりスムーズに前記工程（Ｅ）に移行できるため、特に好ましい。前記半導体結晶層形成工程（Ｄ）における熱処理温度は、特に制限されないが、例えば５００〜９００℃、好ましくは６００〜８００℃、より好ましくは６５０〜７５０℃である。また、前記保護層除去工程（Ｅ）における熱エッチング温度は、特に制限されないが、例えば７００〜１３００℃、好ましくは８００〜１２００℃、より好ましくは９００〜１１００℃である。
【００４７】
また、本発明の製造方法は、例えば、前記結晶層の上に、他のＩＩＩ族窒化物半導体含有層を形成する他のＩＩＩ族窒化物半導体含有層形成工程（Ｆ）をさらに含むことが好ましい。前記他のＩＩＩ族窒化物半導体含有層としては、特に制限されないが、例えば、ｐ型クラッド層等が挙げられる。また、本発明の製造方法が前記他のＩＩＩ族窒化物半導体含有層形成工程（Ｆ）を含む場合、例えば、前記保護層除去工程（Ｅ）をさらに含み、その後に前記他のＩＩＩ族窒化物半導体含有層形成工程（Ｆ）を実施することが好ましい。この場合、各工程における温度は特に制限されない。しかしながら、例えば、前記工程（Ｆ）において、前記工程（Ｅ）における熱エッチング温度以上の温度で前記他のＩＩＩ族窒化物半導体含有層を形成すると、より好ましい。このようにすれば、前記工程（Ｅ）から前記工程（Ｆ）にスムーズに移行することができるためである。ただし、これに限定されず、例えば、前記工程（Ｅ）における熱エッチング温度の方が前記工程（Ｆ）における前記他のＩＩＩ族窒化物半導体含有層形成温度より高くても良い。前記保護層除去工程（Ｅ）における熱エッチング温度は、特に制限されないが、例えば前述の通りである。また、前記他のＩＩＩ族窒化物半導体含有層形成工程（Ｆ）における熱処理温度は、特に制限されないが、例えば７００〜１３００℃、好ましくは８００〜１２００℃、より好ましくは９００〜１１００℃である。
【００４８】
なお、前記保護層形成工程（Ｂ）を前記エッチング工程（Ｃ）よりも先に実施することが好ましい理由は、例えば以下の通りである。すなわち、まず、前記エッチング工程（Ｃ）を実施する方法は、特に制限されないが、例えば、一般的なエッチング方法と同様、前記ＩＩＩ族窒化物非結晶層上にＳｉＯ２などのマスクを形成して実施することが好ましい。このとき、前記非結晶層上に直接マスクを形成すると、ケイ素、炭素等の元素が前記非結晶層上面に不純物として残留する可能性がある。これら残留不純物の濃度に斑（むら）が発生すると、それが原因でＩＩＩ族窒化物半導体素子の性能が低下するおそれがある。例えば、前記工程（Ｆ）により他のＩＩＩ族窒化物半導体含有層を形成する場合、前記残留不純物濃度の分布に起因して前記結晶層表面での二次元結晶核の発生頻度に斑（むら）が生じ、ピットや凹凸の原因となる可能性がある。このため、前記エッチング工程（Ｃ）において、前記ＩＩＩ族窒化物非結晶層上にＳｉＯ２などのマスクを直接形成した場合は、マスク除去後に、前記非結晶層上の残留不純物をも十分に除去することが好ましい。
【００４９】
しかしながら、前記保護層形成工程（Ｂ）を先に実施し、その後に前記エッチング工程（Ｃ）を実施すれば、前記保護層の上にマスクを形成してエッチングを実施することができる。すなわち、前記マスクを前記ＩＩＩ族窒化物非結晶層上に直接形成するのを回避することができる。このため、前記マスク由来の不純物が前記マスク除去後に前記ＩＩＩ族窒化物非結晶層上に残留することを、防止することが可能である。したがって、前記不純物に起因するピットや凹凸の問題をも防止できる。
【００５０】
なお、前記エッチング工程（Ｃ）におけるエッチング方法は、特に制限されず、例えば、ウェットエッチングでも良いし、ドライエッチングでも良い。しかしながら、ウェットエッチングの方が、例えば非結晶層と結晶層の間でのエッチング選択性が良く、エッチング深さの制御がしやすい等の理由により好ましい。すなわち、ウェットエッチングによれば、例えば前記下地層がＩＩＩ族窒化物半導体結晶から形成された層である場合、前記下地層の好ましくないエッチングを防止し、その上面に形成された前記ＩＩＩ族窒化物非結晶層を選択的にエッチングしやすい。
【００５１】
本発明の製造方法では、例えば、前記ＩＩＩ族窒化物半導体の結晶層が不純物を含む場合、前記結晶層上面部の不純物濃度の平均値が前記結晶層内部の不純物濃度の平均値以下（内部の不純物濃度の平均値と同等か、それよりも小さい）であることが好ましい。前記結晶層上面部の不純物濃度の平均値が前記結晶層内部の不純物濃度の平均値以下であれば、例えば、前記結晶層上に他のＩＩＩ族窒化物含有層を形成する際に、二次元結晶核の発生頻度の斑（むら）が抑制されピットや凹凸が発生しにくい。また、前記結晶層上面部の不純物濃度の平均値が前記結晶層内部の不純物濃度の平均値以下であれば、前記結晶層開口部を前記他のＩＩＩ族窒化物含有層で埋め込んで開口埋め込み部とした際に、埋め込み形状が安定する。例えば、前記結晶層上に、前記他のＩＩＩ族窒化物含有層を形成する直前まで前記保護層を除去せずに配置しておくことにより、前記結晶層上面部の不純物による汚染をきわめて効果的に防止することができる。前記不純物は、特に制限されないが、例えば酸素である。前記ＩＩＩ族窒化物の結晶層において、上面部の酸素濃度の平均値が内部の酸素濃度の平均値以下であると、前記上面部において酸素濃度の斑（むら）が発生しにくいため、前記のような効果が特に得られやすい。さらに好ましくは、前記結晶層において、前記上面部の酸素濃度が５×１０１８ｃｍ−３以下である。前記上面部の酸素濃度が５×１０１８ｃｍ−３以下であると、前記他のＩＩＩ族窒化物半導体含有層の成長速度が酸素濃度分布の影響をほとんど受けなくなるため、平坦性が向上し、前記結晶層開口埋め込み部の埋め込み形状の安定化に極めて効果的である。前記ＩＩＩ族窒化物半導体結晶層上面部の不純物濃度を高くしないためには、例えば、前記ＩＩＩ族窒化物非結晶層を酸化しないことや、前記エッチング用のマスクを前記ＩＩＩ族窒化物非結晶層の上に直接形成しないことにより、不純物の残留を防げば良い。
【００５２】
なお、前記結晶層において、前記「上面部」は、例えば前記結晶層の上面から深さ５０ｎｍまでの部分であり、好ましくは前記上面から深さ３０ｎｍまでの部分であり、より好ましくは前記上面から深さ２０ｎｍまでの部分である。前記「内部」は、例えば前記「上面部」以外の部分である。また、本発明において、「酸素濃度」は、特に断らない限り、単体としての酸素（Ｏ２）の濃度ではなく、酸素原子の濃度（単位体積当たりの酸素原子の個数）をいう。例えば、前記結晶層において「酸素濃度の平均値が５×１０１８ｃｍ−３以下である」は、前記結晶層１ｃｍ３中に存在する酸素原子の個数が５×１０１８個以下であることを指す。酸素以外の元素の濃度についても同様である。
【００５３】
前記ＩＩＩ族窒化物半導体の結晶層およびその上に形成される前記保護層の組成は、特に制限されない。前記保護層は、好ましくは、ＩＩＩ族窒化物から形成された層である。前記保護層がＩＩＩ族窒化物から形成された層であれば、例えば、本発明におけるＩＩＩ族窒化物半導体素子製造工程において、前記保護層が不純物としてＩＩＩ族窒化物半導体素子中に拡散しない等の効果を得ることができる。また、本発明の製造方法では、例えば、前述の通り、前記保護層に代えて、ＩＩＩ族窒化物から形成された層を形成しても良い。前記保護層に代えてＩＩＩ族窒化物から形成された層を形成する場合、その層の機能は何ら制限されず、例えば保護層としての機能を有していなくても良い。
【００５４】
また、本発明においては、例えば前述のとおり、
前記ＩＩＩ族窒化物半導体の結晶層が、ＩｎａＧａｂＡｌ１−ａ−ｂＮ（０≦ａ＜１、０≦ｂ＜１、０≦ａ＋ｂ＜１）の組成を有するＩＩＩ族窒化物半導体から形成され、
前記保護層が、ＩｎｃＧａｄＡｌ１−ｃ−ｄＮ（０≦ｃ≦１、０≦ｄ≦１、０＜ｃ＋ｄ≦１）の組成を有するＩＩＩ族窒化物から形成され、かつ、
前記結晶層のＩｎ組成比ａと前記保護層のＩｎ組成比ｃとが、下記数式（１）および（２）の少なくとも一方を満たすことが好ましい。
【００５５】
ａ＝０ （１）
ａ＜ｃ （２）
前記式（１）および（２）の少なくとも一方を満たすことは、すなわち、前記ＩＩＩ族窒化物半導体結晶層のＩｎ組成比が、ゼロであるか、または前記保護層のＩｎ組成比よりも小さいことを意味する。この組成であれば、例えば前記結晶層およびその上に形成された前記保護層をともに加熱した場合、後者の方が蒸発しやすいので、後者を選択的に熱エッチングで除去することができる（前記工程（Ｅ））。なお、熱エッチングする場合、前記保護層由来の不純物が前記結晶層上面に残留しなくなるまで十分に熱処理することが好ましい。このようにすれば、例えば、前記結晶層の上に、他のＩＩＩ族窒化物半導体含有層を形成した場合に（前記工程（Ｆ））、前記不純物に起因するピットや凹凸の問題をも防止することができる。また、前記結晶層が熱エッチングされにくいため、前記結晶層の層厚および開口埋め込み部の埋め込み形状も安定する。
【００５６】
また、前記保護層は、ＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）の組成を有するＩＩＩ族窒化物から形成されていると熱エッチング速度がさらに高く、ＩｎＮから形成されていると特に熱エッチング速度が高くなる。前記保護層の熱エッチング速度が高いことにより、前記保護層の熱エッチングによる除去効率がさらに向上し、前記保護層由来不純物の除去効率もさらに高くなる。また、前記保護層の熱エッチング速度が高いと、熱エッチングの選択性（熱エッチング速度の選択比）もさらに高くなる。熱エッチングの選択性が高いと、前記結晶層がさらに熱エッチングされにくく、前記結晶層の層厚および開口埋め込み部の埋め込み形状もさらに安定する。また、前記結晶層がＡｌＮから形成されていると、特に熱エッチングされにくいため、前記結晶層の層厚および開口埋め込み部の埋め込み形状も特に安定する。前記結晶層は、ＡｌＮ以外には、例えば、ＧａＮ、ＡｌＧａＩｎＮ混晶等であっても良い。
【００５７】
本発明の製造方法において、前記ＩＩＩ族窒化物非結晶層の組成は特に制限されないが、例えば、前記ＩＩＩ族窒化物半導体結晶層の組成と同じで良い。前記ＩＩＩ族窒化物非結晶層の組成をそのままの組成で結晶化させれば、前記ＩＩＩ族窒化物半導体結晶層に変換することができるからである。
【００５８】
また、本発明の製造方法においては、前記ＩＩＩ族窒化物非結晶層またはそれを前記工程（Ｄ）において結晶化させて得られる前記ＩＩＩ族窒化物半導体結晶層は、１層でも良いが、２層以上の層を含んでいても良い。すなわち、例えば前記工程（Ａ）において前記ＩＩＩ族窒化物非結晶層を２層以上形成し、前記工程（Ｂ）において保護層を前記２層以上の非結晶層の上に形成し、前記工程（Ｃ）において前記２層以上の非結晶層をまとめてエッチングし、前記工程（Ｄ）において前記２層以上の非結晶層をまとめて結晶層に変換しても良い。前記非結晶層（前記工程（Ｄ）において結晶層に変換する）を２層以上とすることにより、ＩＩＩ族窒化物半導体素子の品質をさらに向上させることができる。具体的には、例えば、エッチングにより形成される開口部幅のばらつきや、前記工程（Ｆ）において前記開口部の上に形成する他のＩＩＩ族窒化物半導体含有層の層厚のばらつきをさらに抑える等の効果を得ることも可能である。前記非結晶層または前記結晶層が２層以上である場合、その組成は特に制限されないが、例えば、ＡｌＮから形成された下層とＧａＮから形成された上層とを含んでいても良い。例えば、前記非結晶層または前記結晶層は、ＡｌＮから形成された下層とＧａＮから形成された上層のみからなっていても良いし、他の層を適宜含んでいても良い。
【００５９】
なお、本発明における前記結晶層、前記保護層等の各構成要素において、例えば「ＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）の組成を有するＩＩＩ族窒化物から形成されている」は、本発明の目的および効果を達成することができる限り、Ｉｎ、ＧａおよびＮ以外の元素（不純物）を含んでいても良い。前記各構成要素がＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）以外の他の組成を有する場合においても同様である。さらに、同様に、前記各構成要素が、例えば「ＩｎＮから形成されている」は、本発明の目的および効果を達成することができる限り、ＩｎおよびＮ以外の元素（不純物）を含んでいても良い。前記各構成要素がＩｎＮ以外から形成されている場合においても同様である。なお、前記ＩＩＩ族窒化物半導体の結晶層においては、前述の通り、上面部の不純物濃度の平均値が内部の不純物濃度の平均値以下（内部の不純物濃度の平均値と同等か、それよりも小さい）であることが好ましい。それ以外の各構成要素がＩＩＩ族窒化物半導体から形成されている場合、導電性、絶縁性等の観点から、不純物を適宜ドープしても良いし、逆に、なるべく不純物を少なくするようにしても良い。
【００６０】
つぎに、本発明のＩＩＩ族窒化物半導体素子は、前述の通り、前記本発明の製造方法により製造されるＩＩＩ族窒化物半導体素子であり、ＩＩＩ族窒化物半導体の結晶層を含み、前記結晶層は一部が除去されており、前記結晶層上面部の不純物濃度の平均値が内部の不純物濃度の平均値以下である。すなわち、本発明のＩＩＩ族窒化物半導体素子は、前記本発明の製造方法により製造されることで、前記ＩＩＩ族窒化物半導体結晶層は一部が除去されており、前記結晶層上面部の不純物濃度の平均値が内部の不純物濃度の平均値以下であるという構成を得ることができる。しかしながら、本発明のＩＩＩ族窒化物半導体素子は、この構成を有する限り、製造方法は特に制限されず、どのような方法でも良い。ただし、前記本発明の製造方法により製造することが、前述した品質向上等の観点から好ましい。また、前記本発明の製造方法は、前述の通り、前記工程（Ａ）〜（Ｄ）を含む以外は特に制限されない。すなわち、本発明の製造方法により製造されるＩＩＩ族窒化物半導体素子の構成は特に制限されず、どのような構成でも良い。ただし、前記ＩＩＩ族窒化物半導体結晶層は一部が除去されており、前記結晶層上面部の不純物濃度の平均値が前記結晶層内部の不純物濃度の平均値以下であるという前述の構成を有していることが好ましい。
【００６１】
本発明のＩＩＩ族窒化物半導体素子の前記結晶層において、前記「上面部」は、例えば前記結晶層の上面から深さ５０ｎｍまでの部分であり、好ましくは前記上面から深さ３０ｎｍまでの部分であり、より好ましくは前記上面から深さ２０ｎｍまでの部分である。前記「内部」は、例えば前記上面部以外の部分である。前記不純物は、特に制限されないが、例えば酸素である。また、前記結晶層において、前記上面部の酸素濃度の平均値は、好ましくは、５×１０１８ｃｍ−３以下である。
【００６２】
前記ＩＩＩ族窒化物半導体結晶層は、特に制限されないが、例えば半導体レーザの電流狭窄層が好ましい。また、前記結晶層の組成も特に制限されないが、ＡｌＮから形成された層であることが特に好ましい。前記結晶層がＡｌＮから形成されていると、絶縁性が高いため電流狭窄層として優れる等の効果が得られる。
【００６３】
また、本発明のＩＩＩ族窒化物半導体素子は、前記ＩＩＩ族窒化物半導体結晶層以外の構成要素を適宜含んでいても良い。具体的には、例えば、前記結晶層の上に、他のＩＩＩ族窒化物半導体含有層をさらに含んでいても良い。また、例えば、前記本発明の製造方法により製造される場合には、前記下地層を、本発明のＩＩＩ族窒化物半導体素子の一部としてさらに含んでいても良い。前記下地層は、例えば、ＩＩＩ族窒化物半導体を含む層であっても良い。
【００６４】
前記本発明のＩＩＩ族窒化物半導体、本発明のＩＩＩ族窒化物半導体素子、または前記本発明の製造方法により製造されるＩＩＩ族窒化物半導体もしくはＩＩＩ族窒化物半導体素子は、例えば、以下のような構成を有していても良い。すなわち、前記ＩＩＩ族窒化物半導体またはＩＩＩ族窒化物半導体素子は、例えば、第一の層（例えば前記下地層）、第二の層（前記「ＩＩＩ族窒化物半導体結晶層」）、および第三の層（前記「他のＩＩＩ族窒化物半導体含有層」）を少なくとも含み、前記第一、第二および第三の層は、それぞれＩＩＩ族窒化物半導体を含んでいても良い。前記第二の層（前記「ＩＩＩ族窒化物半導体結晶層」）は、前記第一の層（例えば前記下地層）上に設けられ、一部が除去されている。前記第二の層の一部が除去されている状態は、前述のように、前記除去部分において、前記第二の層が完全に除去され、貫通口が形成された状態でも良いし、前記第二の層の下部が除去されずに残った状態でも良い。第三の層（前記「他のＩＩＩ族窒化物半導体含有層」）は、前記第二の層および前記開口部の上に設けられている。前記開口部は前記第三の層により埋め込まれて開口埋め込み部となっている。前記開口埋め込み部においては、例えば目的とする半導体素子の特性等に応じて、前記第三の層が前記第一の層の上面に接していても良いし、接していなくても良い。ただし、この構成は例示であり、前記本発明のＩＩＩ族窒化物半導体、本発明のＩＩＩ族窒化物半導体素子、または前記本発明の製造方法により製造されるＩＩＩ族窒化物半導体もしくはＩＩＩ族窒化物半導体素子は、この構成に限定されない。なお、このような構成を有するＩＩＩ族窒化物半導体素子としては、特に制限されないが、例えば、インナーストライプ型ＧａＮ系レーザ、フォトニック結晶面発光レーザ等が挙げられる。
【００６５】
前記ＩＩＩ族窒化物半導体結晶層の直下の層（前記「下地層」または「第一の層」）および直上の層（前記「他のＩＩＩ族窒化物半導体含有層」または「第三の層」）もＩＩＩ族窒化物半導体から形成されていれば、ＩＩＩ族窒化物半導体素子の製造工程において、前記ＩＩＩ族窒化物半導体結晶層または非結晶層が不純物となって拡散することがない。また、前記第一の層および前記第三の層がＩＩＩ族窒化物半導体から形成されていれば、熱処理による前記非結晶層の結晶化（前記工程（Ｄ））も比較的容易に行なうことができる。さらに、前述の通り、保護層もＩＩＩ族窒化物から形成された層とすることで、保護層が不純物として拡散することがない。また、これにより、熱処理による保護層除去（前記工程（Ｅ））を比較的容易に実施することができる。
【００６６】
本発明のＩＩＩ族窒化物半導体素子または本発明の製造方法により製造されるＩＩＩ族窒化物半導体素子は、例えば、半導体レーザ、電界効果トランジスタ、またはフォトニック結晶面発光レーザであるが、これに限定されず、どのようなＩＩＩ族窒化物半導体素子でも良い。
【００６７】
［実施形態２］
次に、本発明の別の実施形態について説明する。具体的には、本実施形態においては、半導体レーザおよびその製造方法の例について説明する。本実施形態では、インナーストライプ型半導体レーザおよびその製造方法の例について特に詳しく説明する。
【００６８】
図２は、本発明の製造方法によるＩＩＩ族窒化物半導体素子の製造の一例を示す模式図である。同図（ａ）〜（ｄ）に示す順で製造工程を進行させ、同図（ｄ）に示すＩＩＩ族窒化物半導体素子を製造する。図２（ａ）は、活性層の成長工程における断面図である。図２（ｂ）は、開口部（ストライプ）を形成する工程における断面を示す図である。図２（ｃ）は、ｐ型クラッド層を再成長させる工程を示す断面図である。図２（ｄ）は、電極形成工程を経て完成したＩＩＩ族窒化物半導体素子を示す断面図である。なお、同図に示すＩＩＩ族窒化物半導体素子は、半導体レーザである。
【００６９】
まず、図２（ｄ）に示す半導体レーザ（ＩＩＩ族窒化物半導体素子）について説明する。この半導体レーザは、前記本発明のＩＩＩ族窒化物半導体素子である。また、この半導体レーザは、後述するように、前記本発明の製造方法にしたがって製造することができる。図示のとおり、この半導体レーザ１００は、それぞれＩＩＩ族窒化物半導体層である第一の層（ｐ型ＧａＮガイド層１０７）と、第二の層（電流狭窄層１１４）と、第三の層（ｐ型クラッド層１０８）とを主要構成要素とする。第一の層（ｐ型ＧａＮガイド層１０７）は、前記「下地層」に相当する。第二の層（電流狭窄層１１４）は、前記「ＩＩＩ族窒化物半導体の結晶層」に相当する。第三の層（ｐ型クラッド層１０８）は、前記「他のＩＩＩ族窒化物半導体含有層」に相当する。第二の層（電流狭窄層１１４）は、第一の層（ｐ型ＧａＮガイド層１０７）の上に設けられ、開口埋め込み部１１４Ａ’が形成されている。第三の層（ｐ型クラッド層１０８）は、第二の層（電流狭窄層１１４）および開口埋め込み部１１４Ａ’の上に設けられている。開口埋め込み部１１４Ａ’の上では、第三の層（ｐ型クラッド層１０８）が開口埋め込み部１１４Ａ’に埋め込まれ、第三の層（ｐ型クラッド層１０８）が第一の層（ｐ型ＧａＮガイド層１０７）上面に接している。すなわち、第三の層（ｐ型クラッド層１０８）と第一の層（ｐ型ＧａＮガイド層１０７）との界面は、開口埋め込み部１１４Ａ’底部に存在する。第三の層（ｐ型クラッド層１０８）と第一の層（ｐ型ＧａＮガイド層１０７）との界面は、第二の層（電流狭窄層１１４）と第一の層（ｐ型ＧａＮガイド層１０７）との界面と、ほぼ同一平面上にある。また、ｐ型クラッド層１０８の上面（後述するｐ型コンタクト層１０９側の面）は、ほぼ平坦である。第二の層（電流狭窄層１１４）上面部（第二の層上の第三の層との界面）の不純物濃度の平均値は、第二の層内部の不純物濃度の平均値と同等またはそれ以下である。
【００７０】
つぎに、この半導体レーザ１００の全体の構成について説明する。図２（ｄ）に示すとおり、この半導体レーザ１００は、１０１、１０２、１０３、１０４、１０５、１０６、１０７、１１４、１０８および１０９の符合で表される各層が、この順番で下から上に積層されている。より具体的には、半導体レーザ１００は、半導体基板としてのｎ型ＧａＮ基板１０１と、ｎ型ＧａＮ基板１０１上に設けられたＳｉドープｎ型ＧａＮ層１０２と、Ｓｉドープｎ型ＧａＮ層１０２上に設けられたｎ型クラッド層１０３と、ｎ型クラッド層１０３上に設けられたｎ型光閉じ込め層１０４と、ｎ型光閉じ込め層１０４上に設けられた活性層としての３周期多重量子井戸（ＭＱＷ）層１０５と、３周期多重量子井戸（ＭＱＷ）層１０５上に設けられたキャップ層１０６と、キャップ層１０６上に設けられたｐ型ＧａＮガイド層１０７と、ｐ型ＧａＮガイド層１０７上に設けられた電流狭窄層１１４と、電流狭窄層１１４上に設けられたｐ型クラッド層１０８と、ｐ型クラッド層１０８上に設けられたｐ型コンタクト層１０９とを有する。主要構成要素である第一の層（下地層、ｐ型ＧａＮガイド層１０７）、第二の層（ＩＩＩ族窒化物半導体の結晶層、電流狭窄層１１４）および第三の層（他のＩＩＩ族窒化物半導体含有層、ｐ型クラッド層１０８）の位置および結合関係は、前述の通りである。さらに、ｎ型ＧａＮ基板１０１の下面（裏面）側にはｎ電極１１２が設けられ、ｐ型コンタクト層１０９上には、ｐ電極１１３が設けられている。
【００７１】
前述の通り、ｎ型ＧａＮ基板１０１の表面（上面）側には各半導体層１０２、１０３、１０４、１０５、１０６、１０７、１１４、１０８および１０９がこの順番で積層され、裏面（下面）側にはｎ電極１１２が設けられている。Ｓｉドープｎ型ＧａＮ層１０２は、例えば、Ｓｉ濃度４×１０１７ｃｍ−３であり、厚さは、１μｍである。ｎ型クラッド層１０３は、例えば、Ｓｉドープｎ型Ａｌ０．０５Ｇａ０．９５Ｎから構成される層であり、例えば、Ｓｉ濃度４×１０１７ｃｍ−３、厚さ２μｍである。ｎ型光閉じ込め層１０４は、例えば、Ｓｉドープｎ型ＧａＮから形成され、例えば、Ｓｉ濃度４×１０１７ｃｍ−３、厚さ０．１μｍである。さらに、３周期多重量子井戸（ＭＱＷ）層１０５は、例えば、Ｉｎ０．１Ｇａ０．９Ｎ（たとえば、厚さ３ｎｍ）井戸層とアンドープＧａＮ（例えば、厚さ１０ｎｍ）バリア層とを含んで構成される。キャップ層１０６は、例えば、Ｍｇドープｐ型Ａｌ０．２Ｇａ０．８Ｎから形成されている。ｐ型ＧａＮガイド層１０７は、例えば、Ｍｇドープｐ型ＧａＮから形成され、例えば、Ｍｇ濃度１×１０１９ｃｍ−３、厚さ０．１μｍである。電流狭窄層１１４およびｐ型クラッド層１０８の組成および厚さについては後述する。ｐ型コンタクト層１０９は、Ｍｇドープｐ型ＧａＮ（例えば、Ｍｇ濃度２×１０２０ｃｍ−３以下、厚さ０．０２μｍ）から形成されている層である。このｐ型コンタクト層１０９上には、前述の通り、ｐ電極１１３が設けられている。
【００７２】
つぎに、この半導体レーザ（ＩＩＩ族窒化物半導体素子）１００を製造する方法について、図２（ａ）〜（ｄ）に基づき説明する。
【００７３】
本発明の前記工程（Ａ）〜（Ｆ）の実施に先立ち、基板上に、前記「下地層」およびその他の層を積層させる。すなわち、まず、ｎ型ＧａＮ基板１０１上に、Ｓｉドープｎ型ＧａＮ層１０２、ｎ型クラッド層１０３、ｎ型光閉じ込め層１０４、３周期多重量子井戸（ＭＱＷ）層１０５、キャップ層１０６、ｐ型ＧａＮガイド層１０７を、例えば、有機金属気相成長法（以下ＭＯＶＰＥ法）により積層する。前述の通り、ｐ型ＧａＮガイド層１０７が「下地層」となる。
【００７４】
次に、図２（ａ）に示すとおり、ｐ型ＧａＮガイド層１０７（下地層）上に、ＩＩＩ族窒化物非結晶層１１４’を形成し（前記工程（Ａ））、さらにその上に、保護層１１５を形成する（前記工程（Ｂ））。
【００７５】
ＩＩＩ族窒化物非結晶層１１４’の組成は特に制限されないが、前述の通り、例えばＩｎａＧａｂＡｌ１−ａ−ｂＮ（０≦ａ＜１、０≦ｂ＜１、０≦ａ＋ｂ＜１）の組成を有するＩＩＩ族窒化物半導体から形成されていることが好ましい。保護層１１５の組成も特に制限されないが、前述の通り、例えばＩｎｃＧａｄＡｌ１−ｃ−ｄＮ（０≦ｃ≦１、０≦ｄ≦１、０＜ｃ＋ｄ≦１）の組成を有するＩＩＩ族窒化物半導体から形成されていることが好ましい。非結晶層１１４’のＩｎ組成比は、前述の通り、ゼロまたは保護層１１５のＩｎ組成比よりも小さいことが好ましい。例えば、非結晶層１１４’は、例えば厚さ０．１μｍのＡｌＮ層であっても良く、保護層１１５は、例えば厚さ０．０１μｍのＩｎＮであっても良い。
【００７６】
非結晶層１１４’（例えば非結晶ＡｌＮ）および保護層１１５（例えば非結晶ＩｎＮ）は、例えば、有機金属気相成長法（以下ＭＯＶＰＥ法）により６００℃以下の低温で堆積させる。なお、例えばＭＯＶＰＥ法によりｐ型ＧａＮガイド層１０７上に高温で単結晶ＡｌＮ層を作製すると、堆積時にＡｌＮ層にクラックが発生しやすい。本発明では、ＩＩＩ族窒化物半導体層（ＡｌＮ等）を、下地層の上に非結晶層として形成し、エッチング後に結晶化させるので、このようなクラック発生が起こりにくく、エッチングもしやすいという利点がある。
【００７７】
保護層１１５の堆積温度は特に制限されず、例えば、非結晶層１１４’の堆積温度より高く設定しても良い。ただし、保護層１１５の堆積温度が高すぎると、非結晶層１１４’（例えば非結晶ＡｌＮ）の結晶化が進み次のエッチング工程（Ｃ）でのエッチング速度が低下する可能性がある。したがって、保護層１１５の堆積温度は、例えば前述の通り、６００℃以下が好ましい。
【００７８】
さらに、保護層１１５（例えば非結晶ＩｎＮ）の上に、ＳｉＯ２などのマスク（図示せず）を形成する。そして、図２（ｂ）に示すとおり、前記マスクでカバーされていない領域の保護層１１５および非結晶層１１４’をエッチングにより除去し、開口部１１４Ａを設ける（前記工程（Ｃ））。エッチング方法は特に制限されないが、例えば、フォトリソグラフィーとウェットエッチング等により実施することができる。エッチング液も特に制限されず、例えば、リン酸含有液等、一般的なエッチング液を適宜用いることができる。前記エッチング液は、例えば、リン酸と硫酸を体積比１：１の割合で混合した９０℃の溶液であっても良い。エッチングマスクも特に制限されないが、エッチング液等により侵されにくい材料が好ましい。前記エッチングマスクとしては、ＳｉＯ２以外には、例えば、ＳｉＮｘや、レジストを含む有機物等が挙げられる。
【００７９】
つぎに、図２（ｂ）に示す積層体（半導体レーザウェハ）をＭＯＶＰＥ炉に再投入し、徐々に基板温度を上昇させる。昇温中にＩＩＩ族窒化物非結晶層１１４’は結晶層（電流狭窄層）１１４に変換される（前記工程（Ｄ））。このとき、電流狭窄層１１４の表面は保護層１１５で保護されているため、マストランスポート等による表面平坦性の悪化を防止することができる。電流狭窄層１１４の結晶化がある程度進んだ後、さらにｐ型クラッド層１０８の成長温度まで昇温すると、保護層１１５は蒸発する（前記保護層除去工程（Ｅ））。このように、ｐ型クラッド層１０８の再成長を開始するまでの間に保護層１１５を熱エッチングによって除去することで、極めて清浄な電流狭窄層１１４表面が現れる。この上にｐ型クラッド層１０８の再成長を実施することができるため、ピットや凹凸のない極めて平坦なｐ型クラッド層１０８を得ることができる。なお、例えば、電流狭窄層１１４が結晶化した後、ｐ型クラッド層の再成長開始前にＨ２ガスを導入して熱処理することは、熱エッチングの効率向上や残留不純物濃度低減に有効である。
【００８０】
さらに、図２（ｃ）に示すとおり、保護層１１５を完全に除去した清浄な電流狭窄層１１４の表面上にｐ型クラッド層１０８を積層し（前記他のＩＩＩ族窒化物半導体含有層形成工程（Ｆ））、さらに、ｐ型コンタクト層１０９を積層する。ｐ型クラッド層１０８は、開口部１１４Ａを埋め込んで開口埋め込み部１１４Ａ’を形成するように積層（再成長）させる。ｐ型クラッド層１０８は、例えば、Ｍｇドープｐ型Ａｌ０．０５Ｇａ０．９５Ｎから形成されている層であり、例えば、Ｍｇ濃度１×１０１９ｃｍ−３、厚さ０．５μｍとする。
【００８１】
その後さらに、図２（ｄ）に示すとおり、ｐ型コンタクト層１０９の上にｐ電極１１３を設け、ｎ型ＧａＮ基板１０１裏面（下面）にｎ電極１１２を設ける。これにより、半導体レーザ１００を得ることができる。
【００８２】
このような半導体レーザ１００では、例えば、電流狭窄層１１４とｐ型クラッド層１０８との界面に珪素、酸素、炭素などの残留不純物が少なく、電流狭窄層１１４内部の不純物濃度の平均値以下であることが好ましい。より具体的には、例えば、電気狭窄層上面部における酸素濃度の平均値、珪素濃度の平均値、炭素濃度の平均値がいずれも５×１０１８ｃｍ−３程度以下であることがより好ましい。これによれば、電流狭窄層１１４表面にｐ型クラッド層１０８を再成長させる場合、二次元結晶核の発生頻度の斑（むら）が抑制されピットや凹凸が発生しにくく、厚みのばらつきが抑制された非常に平坦なｐ型クラッド層１０８を得ることができる。ｐ型クラッド層１０８が非常に平坦であることで、半導体レーザ１００の動作電圧のばらつきを防止することができる。さらに、ｐ型クラッド層１０８の開口埋め込み部１１４Ａ’近傍の厚みおよび埋め込み形状のばらつきが防止できるので、光閉じ込め構造の設計とのずれを防止することができ、閾値や、キンクレベルなどの特性のばらつきを抑制することができる。
【００８３】
インナーストライプ型ＧａＮレーザにおいて、特にＡｌＮ開口埋め込み部近傍にピットが発生すると、ピット部で未消費の成長原料が表面拡散などによりその周辺部へ供給される。このため、前記ＡｌＮ開口埋め込み部の層厚が部分的に増大し、前記ＡｌＮ開口埋め込み部の埋め込み形状がばらつく一因となってしまう。前記ＡｌＮ開口埋め込み部の埋め込み形状がばらつくと、動作電圧等のＬＤ特性が悪化したり、レーザ光の放射角や放射パターンが変化するため、わずかな成長条件やプロセス条件のずれによってＬＤの歩留まりが悪化したりするおそれがある。しかしながら、本発明によれば、これらの問題を効果的に解決することができる。本発明によるこれらの問題の解決は、ＧａＮレーザ以外のインナーストライプ型レーザにも、電流狭窄層がＡｌＮ以外の材質から形成されている場合にも、効果的である。さらに、本発明によれば、インナーストライプ型レーザにおいて、電流狭窄層を一部除去した部分（開口埋め込み部）の埋め込み形状が安定化することにより、素子抵抗の増大を抑制することも可能である。インナーストライプ型レーザの素子抵抗増大が抑制されれば、素子の発熱も抑制され、これによりキャリアのオーバーフロー等も抑制することができる。したがって、本発明によれば、インナーストライプ型レーザのキャリアの注入効率を高め、これにより前記インナーストライプ型レーザの高出力化の効果を得ることも可能である。
【００８４】
なお、電流狭窄層１１４としては、前述の通りＡｌＮ層が特に好ましい。電流狭窄層１１４を２元化合物とすることで、多元混晶と比べて、結晶化した際に平坦な表面が得られやすい。また、ＡｌＮは、ＩＩＩ族窒化物半導体中で最も大きなバンドギャップと、最も小さな屈折率とを有するため、高い絶縁性能と、充分な光閉じ込め性能を有する電流狭窄層を実現することができる。
【００８５】
また、保護層１１５としては、特に好ましいのは、前述の通りＩｎＮ層である。ＩｎＮは、ＩＩＩ族窒化物半導体中でもっとも容易に熱分解し、またＨ２雰囲気下での熱エッチング速度が非常に速い。このため、保護層１１５がＩｎＮ層であると、電流狭窄層１１４の結晶化工程後にｐ型クラッド層１０８の再成長温度まで昇温した際に、キャリアガスにＨ２を導入することなどにより完全に再蒸発させることができる。したがって、極めて清浄な電流狭窄層１１４表面上に再成長をおこなうことが出来るため、極めて平坦性の良いｐ型クラッド層１０８が形成できる。
【００８６】
さらに、開口埋め込み部（ストライプ）１１４Ａ’の幅は、特に制限されないが、例えば２μｍ以下が好ましい。これにより、開口部１１４Ａを埋め込んで開口埋め込み部１１４Ａ’とする際に容易に埋め込まれ、より厚みのばらつきが少なく表面が平坦なｐ型クラッド層１０８が得られやすい。
【００８７】
なお、本発明において、半導体レーザの構造は、特に制限されず、どのような構造でも良い。電流狭窄層を有する半導体レーザすなわちインナーストライプ型半導体レーザの場合は、例えば、基板の上に、ｎ型クラッド層、活性層、電流狭窄層およびｐ型クラッド層がこの順番で積層され、前記電流狭窄層は一部が除去され、除去部分が前記ｐ型クラッド層により埋め込まれて開口埋め込み部が形成され、前記基板の下および前記ｐ型クラッド層の上にそれぞれ電極が形成されていても良い。前記基板は、例えばｎ型基板である。前記基板の下の電極は、例えばｎ電極である。前記ｐ型クラッド層の上の電極は、例えばｐ電極である。前記各層は、それらの間に他の構成要素が存在せず、直接接触していても良いし、前記各層の間に他の層等の構成要素がさらに存在していても良い。このようなインナーストライプ型半導体レーザの構造の一例としては、前述の図１（Ｄ）に示した構造がある。さらに、本発明において、インナーストライプ型半導体レーザの構造は、これに限定されず、どのような構造でも良い。
【００８８】
［実施形態３］
次に、本発明のさらに別の実施形態について説明する。具体的には、本実施形態においては、電界効果トランジスタ（以下、ＦＥＴという）およびその製造方法の例について説明する。
【００８９】
本発明において、ＩＩＩ族窒化物半導体素子がＦＥＴである場合、その構造は特に制限されない。前記ＦＥＴの構造は、例えば、前記実施形態１で述べた構造（図１（Ｄ））でも良いし、その他の任意の構造でも良い。前記ＦＥＴは、例えば、以下、本実施形態において述べるような構造でも良い。
【００９０】
図５に、本実施形態に係るＦＥＴの断面の構造を模式的に示す。図示の通り、このＦＥＴ４００は、基板４０１、バッファ層４０２、キャリア走行層４０３、スペーサ層４０４およびキャリア供給層４０５が下から上にこの順番で積層され、その上に、さらに、ショトキ層４０６、ソース電極４０７、ドレイン電極４０８、ゲート電極４０９、およびコンタクト層４１０を有する。コンタクト層４１０は、キャリア供給層４０５上の左右に１つずつ配置されている。左側のコンタクト層４１０の上にはソース電極４０７が配置され、右側のコンタクト層４１０上にはドレイン電極４０８が配置されている。左右のコンタクト層４１０の間の中央部分は、コンタクト層４１０が除去されて開口部４１０Ａが形成され、キャリア供給層４０５の上面が露出している。ショトキ層４０６は、開口部４１０Ａにおけるキャリア層４０５の上に配置され、ゲート電極４０９は、ショトキ層４０６の上に配置されている。すなわち、同図に示すＦＥＴは、ソース電極４０７およびドレイン電極４０８の直下に、それぞれコンタクト層４１０を設けた、いわゆるワイドリセス構造を採用している。各層の材質等は特に制限されないが、例えば、基板４０１としてｃ面（（０００１）面）サファイア基板を用い、バッファ層４０２としてＡｌＮ低温成長バッファ層（膜厚２０ｎｍ）、キャリア走行層４０３としてＧａＮ動作層（膜厚１５００ｎｍ）、スペーサ層４０４としてＡｌＧａＮスペーサ層（膜厚５ｎｍ）、キャリア供給層４０５としてＡｌＧａＮ層（Ａｌ組成比０．２、膜厚２０ｎｍ、Ｓｉ添加量５×１０１８ｃｍ−３）、ショットキ層４０６としてＩｎＧａＮ（Ｉｎ組成比０．０５、膜厚１０ｎｍ）、コンタクト層４１０としてＧａＮ層（膜厚２０ｎｍ）をそれぞれ用いてもよい。
【００９１】
例えば、プレーナ型のトランジスタでは、ソース・ドレイン電極直下のコンタクト層がゲート電極下にも延在して形成される。このため、ソース・ドレイン電極下のキャリア濃度を高くしてコンタクト抵抗を低減しようとすると、同時にゲート電極下のキャリア濃度も高くなってしまい、設計通りの素子特性を得ることが困難となる場合がある。これに対してワイドリセス構造を採用した場合、ソース・ドレイン電極直下のコンタクト層はゲート電極下には存在しない形態となり、コンタクト層のキャリア濃度を、ゲート電極下の層とは独立に自由に設定できる。このため、コンタクト層の導電性を改善し、コンタクト抵抗を有効に低減することができる。また、ワイドリセスの採用により、ゲート電極下の電界集中を緩和でき、トランジスタの耐圧特性等を改善することができる。
【００９２】
本実施形態において、図５における前記各層の形成方法は、特に制限されないが、例えば、前記実施形態２と同様、有機金属気相エピタキシャル（ＭＯＶＰＥ）法により形成することができる。この場合、ＭＯＶＰＥ法による成長温度は、特に制限されないが、例えば以下の通りである。
バッファ層４０１：４００〜５００℃（例えば４５０℃）
スペーサ層４０４、キャリア供給層４０５（ＡｌＧａＮ層）：１０４０〜１１００℃（例えば１０８０℃）
ショットキ層４０６（ＩｎＧａＮ層）：８００〜９００℃（例えば８４０℃）
コンタクト層４１０（ＧａＮ層）：２００〜５００℃（例えば３５０℃）
【００９３】
図５に示すＦＥＴは、より具体的には、例えば、以下のようにして製造することができる。すなわち、まず、基板４０１上に、バッファ層４０２、キャリア走行層４０３、スペーサ層４０４およびキャリア供給層４０５を、下から上にこの順番で積層させる。次に、キャリア供給層４０５を下地層とし、その上面の全体に、ＩＩＩ族窒化物の非結晶層を形成する（前記非結晶層形成工程（Ａ））。この非結晶層が、コンタクト層４１０の前駆層となる。前記非結晶層（コンタクト層４１０前駆層）の形成方法は特に制限されないが、例えば、成膜温度を２００〜５００℃、好ましくは３００〜４００℃としてＧａＮの非結晶層を低温成長させ、これを前記非結晶層（コンタクト層４１０前駆層）としても良い。次に、前記非結晶層（コンタクト層４１０前駆層）の上面全体に、保護層（図示せず）を形成する（前記保護層形成工程（Ｂ））。前記保護層の材質は特に制限されないが、ＩＩＩ族窒化物から形成されることが好ましく、例えば、熱エッチングの選択性の観点から、前記実施形態２で述べた材質と同様の材質がより好ましい。
【００９４】
次に、前記非結晶層（コンタクト層４１０前駆層）と前記保護層の一部をエッチングにより除去して開口部４１０Ａを形成する（前記エッチング工程（Ｃ））。エッチング方法は特に制限されず、ウェットエッチングでもドライエッチングでも良いが、例えば、フォトリソグラフィー（フォトレジストを塗布し、露光および現像によりエッチングパターンを形成する方法）およびウェットエッチングを用いた方法が好ましい。エッチング液としてはリン酸含有液が好ましく、適宜硫酸等の他の酸を混合してもよい。リン酸含有量は特に制限されないが、例えば、エッチング液全体に対し、体積基準で１０〜９０％とする。エッチング後、前記保護層が形成された状態で、前記非結晶層（コンタクト層４１０前駆層）を熱処理してＩＩＩ族窒化物半導体結晶層（コンタクト層４１０）に変換する（前記半導体結晶層形成工程（Ｄ））。前記熱処理の温度は特に制限されないが、前記非結晶層（コンタクト層４１０前駆層）がＧａＮの場合、例えば７００〜１３００℃、好ましくは９００〜１２００℃である。
【００９５】
例えば、前記保護層を形成せずに、前記非結晶層（コンタクト層４１０前駆層）をエッチングして開口部を形成すると、開口部形成工程中に、前記非結晶層（コンタクト層４１０前駆層）表面が不純物により汚染されるおそれがある。前記不純物汚染が起こると、ＦＥＴのコンタクト層上面に不純物濃度のばらつきが生じ、それによりコンタクト抵抗の上昇やばらつき等の問題が発生する可能性がある。しかし、本発明によれば、不純物濃度に起因するそれらの問題を解決し、優れた品質を有するワイドリセス型ＦＥＴを製造することができる。
【００９６】
そして、前記半導体結晶層形成工程（Ｄ）によりコンタクト層４１０を形成した後、前記保護層を、熱エッチングにより除去する（前記保護層除去工程（Ｅ））。前記熱エッチングの温度も特に制限されないが、例えば、前記実施形態２と同様でも良い。さらに、開口部４１０Ａにおけるキャリア供給層４０５上面にショトキ層４０６を形成する。そして、左側のコンタクト層４１０の上面にソース電極４０７を、右側のコンタクト層４１０の上面にドレイン電極４０８を、ショトキ層４０６の上面にゲート電極４０９をそれぞれ形成し、図５に示すワイドリセス型ＦＥＴ（電界効果トランジスタ）を製造することができる。
【００９７】
なお、ショトキ層４０６の形成方法は特に制限されないが、例えば、開口部４１０Ａを全て埋め込むようにＩＩＩ族窒化物半導体層（ＩｎＧａＮ層等）を形成した後、不要部分を除去し、残った部分をショトキ層４０６としても良い。前記不要部分の除去方法も特に制限されないが、例えば、Ｃｌ２ガスを用いたドライエッチング（ＥＣＲ法）でも良い。ソース電極４０７、ドレイン電極４０８およびゲート電極４０９の形成方法も特に制限されないが、例えば以下のようにする。すなわち、まず、ショトキ層４０６形成後、第一の金属としてＴｉ／Ａｌ（Ｔｉ層の膜厚１０ｎｍ、Ａｌ層の膜厚２００ｎｍ）を、電子銃蒸着により、左右のコンタクト層４１０の上面に形成する。その第一の金属層をしてソース電極４０７およびドレイン電極４０８を形成する。第二の金属としてＮｉ／Ａｕ（Ｎｉ層の膜厚１０ｎｍ、Ａｕ層の膜厚２００ｎｍ）を電子銃蒸着によりショトキ層４０６上面に形成し、リフトオフすることによりゲート電極４０９を形成する。
【００９８】
図５に示すようなワイドリセス型ＦＥＴは、プレーナ型のＦＥＴよりもコンタクト層の導電性が優れている。このため、ワイドリセス型ＦＥＴによれば、例えば、コンタクト抵抗が顕著に低減する、ゲート電極下の電界集中が有効に緩和され、耐圧特性等が改善される、等の効果を得ることができる。さらに、ワイドリセス型ＦＥＴを本発明のＩＩＩ族窒化物半導体素子の製造方法で製造することにより、あるいはワイドリセス型ＦＥＴが本発明のＩＩＩ族窒化物半導体素子であることにより、前述の通り、コンタクト層上面不純物濃度に起因するコンタクト抵抗の上昇やばらつき等の問題を解決できる。
【００９９】
なお、本発明において、電界効果トランジスタ（ＦＥＴ）の構造は、特に制限されない。ワイドリセス型ＦＥＴの場合は、例えば、下地層の上にコンタクト層が形成され、前記コンタクト層の一部が除去されて開口部が形成され、前記コンタクト層の上に電極が形成されていれば良い。すなわち、図５において、キャリア供給層４０５およびその下の層は、他の任意の構造に置き換えても良い。ショトキ層４０６およびゲート電極４０９も、他の任意の構造に置き換えても良いし、または省略しても良い。さらに、本発明において、ワイドリセス型ＦＥＴの構造は、これに限定されず、どのような構造でも良い。
【０１００】
［実施形態４］
次に、本発明のさらに別の実施形態について説明する。本実施形態では、具体的には、フォトニック結晶面発光レーザの例について説明する。
【０１０１】
図６に、本実施形態のフォトニック結晶面発光レーザの断面の構造を模式的に示す。図示の通り、このフォトニック結晶面発光レーザ５００は、基板５０１の上に、ｎ型クラッド層５０２、活性層５０３、フォトニック結晶層５０５およびｐ型クラッド層５０８がこの順番で積層されている。フォトニック結晶層５０５は、一部がエッチングにより除去され、多数の開口埋め込み部５０５Ａ’が規則的に形成されている。開口埋め込み部５０５Ａ’は、ｐ型クラッド層５０８により埋め込まれている。基板５０１の下には、電極５１２が形成されている。ｐ型クラッド層５０８の上には、電極５１３が形成されている。基板５０１は、例えばｎ型基板である。基板５０１の下の電極５１２は、例えばｎ電極である。ｐ型クラッド層５０８の上の電極５１３は、例えばｐ電極である。
【０１０２】
なお、図６においては、開口埋め込み部５０５Ａ’は、フォトニック結晶層５０５下部を完全に除去せずに残している。活性層５０３とｐ型クラッド層５０８とは直接接触しておらず、フォトニック結晶層５０５により隔てられている。しかし、本発明のフォトニック結晶面発光レーザの構造はこれに限定されず、例えば、開口埋め込み部においてフォトニック結晶層が完全に除去されて貫通口が形成され、活性層（下地層）上面とｐ型クラッド層とが直接接触していても良い。
【０１０３】
本実施形態において、図６における前記各層の材質、厚み等は特に制限されず、例えば、既存のフォトニック結晶面発光レーザ等に準じて適宜選択することができる。図６における各層の形成方法も特に制限されないが、例えば、前記各実施形態と同様、有機金属気相エピタキシャル（ＭＯＶＰＥ）法により形成することができる。ＭＯＶＰＥ法による成長温度も特に制限されず、適宜設定することができる。
【０１０４】
図６に示すフォトニック結晶面発光レーザは、より具体的には、例えば、以下のようにして製造することができる。すなわち、まず、基板５０１の上に、ｎ型クラッド層５０２および活性層５０３をこの順番で積層させる。次に、活性層５０３を下地層とし、その上面の全体に、ＩＩＩ族窒化物の非結晶層を形成する（前記非結晶層形成工程（Ａ））。この非結晶層が、フォトニック結晶層５０５の前駆層となる。前記非結晶層（フォトニック結晶層５０５前駆層）の形成方法も特に制限されないが、例えば、前記各実施形態におけるＧａＮの非結晶層と同様でも良い。次に、前記非結晶層（フォトニック結晶層５０５前駆層）の上面全体に、保護層（図示せず）を形成する（前記保護層形成工程（Ｂ））。前記保護層の材質は特に制限されないが、ＩＩＩ族窒化物から形成されることが好ましい。前記保護層の材質は、例えば、熱エッチングの選択性の観点から、前記実施形態２で述べた材質と同様の材質がより好ましい。
【０１０５】
次に、前記非結晶層（フォトニック結晶層５０５前駆層）と前記保護層の一部をエッチングにより除去して開口部を形成する（前記エッチング工程（Ｃ））。エッチング方法は特に制限されず、ウェットエッチングでもドライエッチングでも良いが、例えば、フォトリソグラフィーおよびウェットエッチングを用いた方法が好ましい。エッチング液その他のエッチング条件も特に制限されないが、例えば、前記各実施形態と同様でも良い。エッチング後、前記保護層が形成された状態で、前記非結晶層（フォトニック結晶層５０５前駆層）を熱処理してＩＩＩ族窒化物半導体結晶層（コンタクト層４１０）に変換する（前記半導体結晶層形成工程（Ｄ））。前記熱処理の温度は特に制限されないが、例えば、前記各実施形態と同様でも良い。
【０１０６】
例えば、前記保護層を形成せずに、前記非結晶層（フォトニック結晶層５０５前駆層）をエッチングして開口部を形成すると、開口部形成工程中に、前記非結晶層（フォトニック結晶層５０５前駆層）表面が不純物により汚染されるおそれがある。前記不純物汚染が起こると、フォトニック結晶面発光レーザのフォトニック結晶層上面に不純物濃度のばらつきが生じ、それにより発光特性の低下等の問題が発生する可能性がある。しかし、本発明によれば、不純物濃度に起因するそれらの問題を解決し、優れた品質を有するフォトニック結晶面発光レーザを製造することができる。
【０１０７】
そして、前記半導体結晶層形成工程（Ｄ）によりフォトニック結晶層５０５を形成した後、前記保護層を、熱エッチングにより除去する（前記保護層除去工程（Ｅ））。前記熱エッチングの温度も特に制限されないが、例えば、前記各実施形態と同様でも良い。さらに、フォトニック結晶層５０５上面の全体にｐ型クラッド層５０８を形成する。前記開口部は、ｐ型クラッド層５０８により埋め込まれ、開口埋め込み部５０５Ａ’となる。そして、基板５０１の下に電極５１２を、ｐ型クラッド層５１３の上に電極５１３をそれぞれ形成し、図６に示すフォトニック結晶面発光レーザを形成することができる。
【０１０８】
なお、本発明において、フォトニック結晶面発光レーザの構造は、特に制限されない。例えば、図６における各層は、それらの間に他の構成要素が存在せず、直接接触していても良いし、前記各層の間に他の層等の構成要素がさらに存在していても良い。さらに、本発明において、フォトニック結晶面発光レーザの構造は、これに限定されず、どのような構造でも良く、例えば、従来のフォトニック結晶面発光レーザの構造に適宜準じた構造でも良い。
【０１０９】
前記実施形態１〜４で説明したようにして本発明を実施することができるが、本発明はこれらの実施形態に限定されず、適宜変更を加えても良い。具体的には、例えば、前記各実施形態の製造方法における処理温度、エッチング液組成等の各種条件はどのように変更しても良く、前記工程（Ａ）〜（Ｄ）を含む限り本発明の製造方法に含まれる。本発明の製造方法により製造されるＩＩＩ族窒化物半導体またはＩＩＩ族窒化物半導体素子の構成も、前記各実施形態の構成に限定されず、前述の通りどのような構成でも良い。例えば、前記各層の厚さ、層の数、組成等は、必要に応じ適宜変更しても良い。なお、本発明のＩＩＩ族窒化物半導体およびＩＩＩ族窒化物半導体素子は、前述の通り、ＩＩＩ族窒化物半導体の結晶層を含み、前記結晶層は一部が除去されており、前記結晶層上面部の不純物濃度の平均値が内部の不純物濃度の平均値以下である。これ以外には、本発明のＩＩＩ族窒化物半導体およびＩＩＩ族窒化物半導体素子の構成は限定されず、どのような構成でも良いし、また、どのような方法により製造しても良い。
【０１１０】
本発明は、例えば、前述の通りインナーストライプ型半導体レーザに適用可能であり、特に、前記実施形態２において説明したようなインナーストライプ型ＧａＮ系レーザに好ましく適用することができる。インナーストライプ型レーザは、横シングルモード光出力の上限を支配するストライプ形状の制御性や放熱性、電気抵抗などの面でドライエッチングを用いたリッジストライプ型レーザに比べ優れている。このため、インナーストライプ型レーザは、高出力レーザ向きの構造として非常に有望である。しかしながら、本発明は、インナーストライプ型半導体レーザに限定されず、あらゆるＩＩＩ族窒化物半導体素子に適用可能である。例えば、リッジストライプ型レーザに本発明を適用しても良い。また、本発明は、半導体レーザには限定されず、前述のように、電界効果トランジスタ、フォトニック結晶面発光レーザ等にも適用可能である。電界効果トランジスタとしては、例えば、実施形態３において説明したようなワイドリセス型トランジスタでも良いし、その他にも、プレーナ型等、どのようなトランジスタでも良い。さらに、本発明は、これら以外のどのようなＩＩＩ族窒化物半導体素子にも適用することができる。
【０１１１】
本発明のＩＩＩ族窒化物半導体素子、または本発明の製造方法により製造されるＩＩＩ族窒化物半導体素子の適用用途としては、特に制限されず、どのような用途でもよい。例えば、半導体レーザの場合、光ディスク用光源に用いる半導体レーザ、ディスプレイ用光源に用いる半導体レーザ等、あらゆる用途に用いることができる。光ディスク用光源としては、次世代の高密度光ディスク用光源に特に有用であり、例えば、発振波長４０５ｎｍの半導体レーザ（ＬＤ）に用いても良い。ディスプレイ用としては、例えば、青色（波長：約４５０ｎｍ）、緑色（波長：約５３０ｎｍ）領域で発振するＩＩＩ族窒化物半導体レーザとして用いても良い。
【０１１２】
光ディスク応用における書き込み速度の高速化には、ＬＤの高出力化が重要である。またレーザビームをスポット状に絞り込むためにビーム形状を整える必要があり、横モードの制御が重要となる。さらに、光ディスクの転送速度高速化にともない高周波特性が重要となっており、素子抵抗の低減とともに素子の寄生容量をできるだけ小さくする必要もある。ディスプレイにおいては、大画面化に対応するためにＬＤの高出力化が求められる他、レーザビーム形状制御の点で横モード制御が重要である。本発明によれば、前述の通り、ピットや凹凸の発生等を抑制し、品質の良いＩＩＩ族窒化物半導体素子を効率よく製造することができるので、これらの要求を適宜充足することが可能である。
【実施例】
【０１１３】
次に、本発明の実施例について説明する。ただし、本発明は以下の実施例に限定されない。
【０１１４】
（実施例１）
前述の図２（ａ）〜（ｄ）に示した工程に従い、同図（ｄ）に示す構造のＩＩＩ族窒化物半導体素子（半導体レーザ）を製造した。基板にはｎ型キャリア濃度が１×１０１８ｃｍ−３程度のｎ型ＧａＮ（０００１）基板１０１を用いた。素子構造の作製には３００ｈＰａの減圧ＭＯＶＰＥ装置を用いた。キャリアガスには水素と窒素の混合ガスを用い、Ｇａ、Ａｌ、Ｉｎソースとしてそれぞれトリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩｎ）、ｎ型ドーパントにシラン（ＳｉＨ４）、ｐ型ドーパントにビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いた。
【０１１５】
まず、図２（ａ）に示したとおり、活性層、ｎ型クラッド層、ｎ型およびｐ型クラッド層、電流狭窄層となるＩＩＩ族窒化物非結晶層の各層の成長を実施した。以下、これらの工程をまとめて「活性層成長工程」という。
【０１１６】
すなわち、まず、ｎ型ＧａＮ基板１０１を減圧ＭＯＶＰＥ装置に投入後、ＮＨ３を供給しながらｎ型ＧａＮ基板１０１を昇温し、成長温度まで達した時点で前記各層の成長を開始した。これにより、Ｓｉドープｎ型ＧａＮ層１０２（Ｓｉ濃度４×１０１７ｃｍ−３、厚さ１μｍ）、Ｓｉドープｎ型Ａｌ０．０５Ｇａ０．９５Ｎ（Ｓｉ濃度４×１０１７ｃｍ−３、厚さ２μｍ）から形成されているｎ型クラッド層１０３、Ｓｉドープｎ型ＧａＮ（Ｓｉ濃度４×１０１７ｃｍ−３、厚さ０．１μｍ）から形成されているｎ型光閉じ込め層１０４、Ｉｎ０．１Ｇａ０．９Ｎ（厚さ３ｎｍ）井戸層およびアンドープＧａＮ（厚さ１０ｎｍ）バリア層から形成されている３周期多重量子井戸（ＭＱＷ）層１０５、Ｍｇドープｐ型Ａｌ０．２Ｇａ０．８Ｎから形成されているキャップ層１０６、Ｍｇドープｐ型ＧａＮ（Ｍｇ濃度２×１０１９ｃｍ−３、厚さ０．１μｍ）から形成されているｐ型ＧａＮガイド層１０７を順次堆積した。ＧａＮ成長は基板温度１０８０℃、ＴＭＧ供給量５８μｍｏｌ／ｍｉｎ、ＮＨ３供給量０．３６ｍｏｌ／ｍｉｎで実施し、ＡｌＧａＮ成長は、基板温度１０８０℃、ＴＭＡ供給量３６μｍｏｌ／ｍｉｎ、ＴＭＧ供給量５８μｍｏｌ／ｍｉｎ、ＮＨ３供給量０．３６ｍｏｌ／ｍｉｎで実施した。ＩｎＧａＮ ＭＱＷ成長は、基板温度８５０℃、ＴＭＧ供給量８μｍｏｌ／ｍｉｎ、ＮＨ３供給量０．３６ｍｏｌ／ｍｉｎで実施した。なお、ＴＭＩｎ供給量は井戸層で４８μｍｏｌ／ｍｉｎとした。
【０１１７】
つぎに、基板温度を４００℃程度まで降温し、前記ｐ型ＧａＮガイド層１０７（下地層）の上に非結晶ＡｌＮ層１１４’（後に結晶化して電流狭窄層１１４となる）を堆積させた（前記非結晶層形成工程（Ａ））。さらに、その上に、非結晶ＩｎＮ層（保護層）１１５を堆積させた（前記保護層形成工程（Ｂ））。非結晶ＡｌＮ層１１４’堆積時のＴＭＡおよびＮＨ３供給量はそれぞれ３６μｍｏｌ／ｍｉｎ、０．３６ｍｏｌ／ｍｉｎであり、堆積膜厚は０．１μｍであった。また非結晶ＩｎＮ層（保護層）１１５堆積時のＴＭＩおよびＮＨ３供給量はそれぞれ９６μｍｏｌ／ｍｉｎ、０．３６ｍｏｌ／ｍｉｎであり、堆積膜厚は０．０１μｍであった。
【０１１８】
以上のようにして、図２（ａ）に示した活性層成長工程を実施した。
【０１１９】
次に、図２（ｂ）に示すとおり、非結晶ＡｌＮ層１１４’および非結晶ＩｎＮ層（保護層）１１５の一部をエッチングにより除去してストライプ状の開口部１１４Ａを形成した。この工程は、前記エッチング工程（Ｃ）に相当するが、以下、「ストライプ形成工程」とも言うことがある。
【０１２０】
すなわち、まず、非結晶ＩｎＮ層（保護層）１１５上にＳｉＯ２を１００ｎｍ堆積し、ＳｉＯ２層を形成した。このＳｉＯ２層上面にレジストを塗布した後、フォトリソグラフィーにより幅１．５μｍのストライプパターンを前記レジスト上に形成した。次に、バッファードフッ酸により前記レジストをマスクとして前記ＳｉＯ２層をエッチングした。その後、前記レジストを有機溶媒により除去し、水洗した。非結晶ＩｎＮ層（保護層）１１５は、バッファードフッ酸、有機溶媒、水洗の各工程でエッチングまたは損傷を受けることはなかった。次に、前記ＳｉＯ２層をマスクとして非結晶ＩｎＮ層（保護層）１１５および非結晶ＡｌＮ層１１４’のエッチングを実施した。エッチング液としては、リン酸と硫酸を体積比１：１の割合で混合した溶液を用いた。具体的には、前記ＳｉＯ２マスクでカバーされていない領域の非結晶ＩｎＮ層（保護層）１１５および非結晶ＡｌＮ層１１４’を、９０℃に保持した前記溶液中で９分間のエッチングにより除去した。これにより、開口部１１４Ａが形成された。その後、マスクとして用いた前記ＳｉＯ２層をバッファードフッ酸で除去した。このようにして、ストライプ形成工程（エッチング工程（Ｃ））を実施することができた。
【０１２１】
なお、本実施例では、非結晶ＩｎＮ層（保護層）１１５上のエッチングマスクとしてＳｉＯ２を用いた。しかしながら、このエッチングマスクは、非結晶ＩｎＮおよび非結晶ＡｌＮのウェットエッチング時にエッチング液に侵されない材料であれば特に制限されない。例えば、前述のように、ＳｉＮｘやレジストを含む有機物をエッチングマスクとして用いても良い。
【０１２２】
つぎに、前記非結晶ＡｌＮ層１１４’を熱処理により結晶層（電流狭窄層）１１４に変換した（前記半導体結晶層形成工程（Ｄ））。さらに、保護層１１５を熱エッチングにより除去した（前記保護層除去工程（Ｅ））。その後、図２（ｃ）に示すとおり、前記ストライプ形成工程（前記エッチング工程（Ｃ））により形成された開口部１１４Ａを埋め込んで開口埋め込み部１１４Ａ’を形成するようにｐ型クラッド層１０８を積層し（前記他のＩＩＩ族窒化物半導体含有層形成工程（Ｆ））、さらにｐ型コンタクト層１０９を堆積した。以下、これらの工程をまとめて「ｐ型クラッド再成長工程」ということがある。
【０１２３】
すなわち、まず、前記ストライプ形成工程（前記エッチング工程（Ｃ））により開口部１１４Ａが形成された半導体レーザウェハを、ＭＯＶＰＥ装置に投入した。続いて、前記ＭＯＶＰＥ装置内部を、ＮＨ３供給量０．３６ｍｏｌ／ｍｉｎ、Ｎ２キャリアガス供給量０．９ｍｏｌ／ｍｉｎで７００℃程度まで昇温した。そのまま７００℃で１０分間アニールすることにより、前記非結晶ＡｌＮ層１１４’を結晶層（電流狭窄層）１１４に変換した（前記半導体結晶層形成工程（Ｄ））。その後、キャリアガスの一部をＨ２に切り換え、ＮＨ３供給量０．３６ｍｏｌ／ｍｉｎ、Ｎ２キャリアガス供給量０．４５ｍｏｌ／ｍｉｎ、Ｈ２ガス供給量０．４５ｍｏｌ／ｍｉｎでｐ型クラッド層の成長温度である１１００℃まで再び昇温した。この昇温工程が熱エッチングの役割をして保護層１１５は蒸発により除去され（前記保護層除去工程（Ｅ））、極めて清浄な電流狭窄層１１４表面が現れた。その後、基板温度を１１００℃に保ったまま、Ｍｇドープｐ型Ａｌ０．０５Ｇａ０．９５Ｎ（Ｍｇ濃度１×１０１９ｃｍ−３、厚さ０．５μｍ）から形成されているｐ型クラッド層１０８を堆積した（前記他のＩＩＩ族窒化物半導体含有層形成工程（Ｆ））。そして、基板温度を１０８０℃に下げてからＭｇドープｐ型ＧａＮ（Ｍｇ濃度１×１０２０ｃｍ−３、厚さ０．０２μｍ）から形成されているｐ型コンタクト層１０９を堆積した。なお、ＡｌＧａＮ、ＧａＮの堆積条件は、ドーパントの違いを除いて前記活性層成長工程と同様とした。このようにして、ｐ型クラッド再成長工程を実施することができた。
【０１２４】
なお、前記ｐ型クラッド再成長工程後に走査型電子顕微鏡観察を行ったところ、開口埋め込み部１１４Ａ’上でもＡｌＮ電流狭窄層１１４上でも、埋め込み再成長表面には、クラックやピットなどの欠陥は見られなかった。すなわち、ＡｌＮ層（電流狭窄層１１４）が結晶化し、ｐ型クラッド層１０８により、平坦に埋め込まれていたことが確認できた。なお、ＡｌＮ電流狭窄層１１４上の埋め込み再成長表面をさらに詳しく観察すると、うねりの様なモフォロジーがごくわずかに観測されたが、実用上全く問題のないレベルであった。このモフォロジーの原因は明らかではないが、例えば、ＡｌＮ電流狭窄層１１４とｐ型ＡｌＧａＮクラッド層１０８間の格子不整合を緩和するために発生した転位等によるものと推察される。さらに、二次イオン質量分析装置を用いてｐ型クラッド層から電流狭窄層１１４にかけての残留不純物の分析を行った。その結果、電流狭窄層１１４中の酸素濃度は３×１０１８ｃｍ−３程度で、ｐ型クラッド層１０８との界面（電流狭窄層１１４上面）近傍でもほぼ一定のままであった。
【０１２５】
以上のようにして得られた構造体は、図２（ｃ）に示すとおり、ｎ型ＧａＮ基板１０１、Ｓｉドープｎ型ＧａＮ層１０２、ｎ型クラッド層１０３、ｎ型光閉じ込め層１０４、３周期多重量子井戸（ＭＱＷ）層１０５、キャップ層１０６、ｐ型ＧａＮガイド層１０７、電流狭窄層１１４、ｐ型クラッド層１０８、ｐ型コンタクト層１０９を有する。
【０１２６】
この図２（ｃ）の構造体のｎ型ＧａＮ基板１０１裏面（下面）にｎ電極１１２を、ｐ型コンタクト層１０９上面にｐ電極１１３を、それぞれ真空蒸着法により形成した（図２（ｄ））。以下、この工程を「電極形成工程」ということがある。そして、電極形成工程後の試料（構造体）を、開口埋め込み部（ストライプ）１１４Ａ’の長手方向に直交する方向に劈開し、ＩＩＩ族窒化物半導体素子１００とした。なお、素子長は５００μｍとした。
【０１２７】
前記ＩＩＩ族窒化物半導体素子1００をヒートシンクに融着し発光特性を調べたところ、平均で電流密度２．８ｋＡ／ｃｍ２、電圧４．１Ｖでレーザ発振した。また、２５０ｍＷ出力時の平均寿命は１００００時間以上であった。すなわち、本実施例で製造したＩＩＩ族窒化物半導体素子１００は、良好な特性を有し、しかも長寿命であった。
【０１２８】
以上の通り、本実施例によれば、特性が良好で寿命が長い高品質のＩＩＩ族窒化物半導体素子を、効率よく（高い歩留まりで）製造することができた。
【０１２９】
（実施例２）
本実施例では、前述の図２（ａ）〜（ｄ）に示した工程に従い、同図（ｄ）に示す構造のＩＩＩ族窒化物半導体素子（半導体レーザ）１００を製造した。製造条件は、下記（ｉ）および（ｉｉ）以外は実施例１と同様にした。
（ｉ）保護層１１５として、非結晶ＩｎＮ層に代えて非結晶Ｉｎ０．５Ｇａ０．５Ｎ層を非結晶ＡｌＮ層１１４’の上に堆積させた。
（ｉｉ）半導体結晶層形成工程（Ｄ）における非結晶ＡｌＮ層１１４’の熱処理温度を７５０℃とした。
【０１３０】
すなわち、まず、図２（ａ）に示す、活性層、ｎ型クラッド層、ｎ型およびｐ型クラッド層、電流狭窄層となるＩＩＩ族窒化物非結晶層の各層の成長を実施した（活性層成長工程）。この活性層成長工程は、前記条件（ｉ）以外は、実施例１と全く同様の条件で実施した。
【０１３１】
つぎに、図２（ｂ）に示すとおり、実施例１と同様の「ストライプ形成工程（前記エッチング工程（Ｃ））を行い、非結晶ＡｌＮ層１１４’および非結晶Ｉｎ０．５Ｇａ０．５Ｎ層（保護層）１１５に、ストライプ状の開口部１１４Ａを形成した。この「ストライプ形成工程」は、実施例１と全く同様の条件で実施した。
【０１３２】
つぎに、実施例１と同様の「ｐ型クラッド再成長工程」を実施した。このｐ型クラッド再成長工程は、前記条件（ｉｉ）以外は、実施例１と全く同様の条件で実施した。
【０１３３】
前記ｐ型クラッド再成長工程後に走査型電子顕微鏡観察を行ったところ、実施例１と同様、開口埋め込み部１１４Ａ’上でもＡｌＮ電流狭窄層１１４上でも、埋め込み再成長表面には、クラックやピットなどの欠陥は見られなかった。すなわち、ＡｌＮ層（電流狭窄層１１４）が結晶化し、ｐ型クラッド層１０８により、平坦に埋め込まれていたことが確認できた。なお、ＡｌＮ電流狭窄層１１４上の埋め込み再成長表面をさらに詳しく観察すると、うねりの様なモフォロジーがごくわずかに観測されたが、実用上全く問題のないレベルであった。このモフォロジーの原因については明らかではないが、実施例１で述べたように推察される。さらに、二次イオン質量分析装置を用いてｐ型クラッド層から電流狭窄層１１４にかけての残留不純物の分析を行った。その結果、電流狭窄層１１４中の酸素濃度は３×１０１８ｃｍ−３程度で、ｐ型クラッド層１０８との界面（電流狭窄層１１４上面）近傍でもほぼ一定のままであった。
【０１３４】
以上のようにして得られた構造体は、図２（ｃ）に示す構造を有する。図２（ｃ）の構造については、実施例１で説明した通りである。
【０１３５】
さらに、前記構造体に対し、実施例１と同様にして図２（ｄ）に示す「電極形成工程」を実施した。そして、電極形成工程後の試料（構造体）を、開口埋め込み部（ストライプ）１１４Ａ’の長手方向に直交する方向に劈開し、ＩＩＩ族窒化物半導体素子（半導体レーザ）１００とした。なお、素子長は５００μｍとした。
【０１３６】
ＩＩＩ族窒化物半導体素子（半導体レーザ）１００をヒートシンクに融着し発光特性を調べたところ、平均で電流密度２．８ｋＡ／ｃｍ２、電圧４．１Ｖでレーザ発振した。また、２５０ｍＷ出力時の平均寿命は１００００時間以上であった。
【０１３７】
（実施例３）
本実施例では、前述の図２（ａ）〜（ｄ）に示した工程に従い、同図（ｄ）に示す構造のＩＩＩ族窒化物半導体素子（半導体レーザ）１００を製造した。製造条件は、下記（ｉｉｉ）〜（ｖ）以外は実施例１と同様にした。
（ｉｉｉ）ＩＩＩ族窒化物非結晶層１１４’として、非結晶ＡｌＮ層に代えて非結晶Ａｌ０．９Ｇａ０．１Ｎ層をｐ型ＧａＮガイド層１０７の上に堆積させた。
（ｉｖ）保護層１１５として、非結晶ＩｎＮに代えて非結晶Ｉｎ０．５Ｇａ０．５Ｎ層を前記非結晶Ａｌ０．９Ｇａ０．１Ｎ層１１４’の上に堆積させた。
（ｖ）半導体結晶層形成工程（Ｄ）における前記非結晶Ａｌ０．９Ｇａ０．１Ｎ層１１４’の熱処理温度を７５０℃とした。
【０１３８】
すなわち、まず、図２（ａ）に示す、活性層、ｎ型クラッド層、ｎ型およびｐ型クラッド層、電流狭窄層となるＩＩＩ族窒化物非結晶層の各層の成長を実施した（活性層成長工程）。この活性層成長工程は、前記条件（ｉｉｉ）および（ｉｖ）以外は実施例１と同様にした。
【０１３９】
つぎに、図２（ｂ）に示すとおり、実施例１と同様の「ストライプ形成工程（前記エッチング工程（Ｃ））を行い、非結晶Ａｌ０．９Ｇａ０．１Ｎ層１１４’および非結晶Ｉｎ０．５Ｇａ０．５Ｎ層（保護層）１１５に、ストライプ状の開口部１１４Ａを形成した。この「ストライプ形成工程」は、実施例１と全く同様の条件で実施した。
【０１４０】
つぎに、実施例１と同様の「ｐ型クラッド再成長工程」を実施した。このｐ型クラッド再成長工程は、前記条件（ｖ）以外は実施例１と全く同様の条件で実施した。
【０１４１】
前記ｐ型クラッド再成長工程後に走査型電子顕微鏡観察を行ったところ、開口埋め込み部１１４Ａ’上でもＡｌ０．９Ｇａ０．１Ｎ電流狭窄層１１４上でも、埋め込み再成長表面には、クラックやピットなどの欠陥は見られなかった。すなわち、Ａｌ０．９Ｇａ０．１Ｎ層（電流狭窄層１１４）が結晶化し、ｐ型クラッド層１０８により、平坦に埋め込まれていたことが確認できた。また、Ａｌ０．９Ｇａ０．１Ｎ電流狭窄層１１４上の埋め込み再成長表面をさらに詳しく調べると、実施例１および実施例２の場合と比べてうねりの様なモフォロジーがさらに低減されており、より平坦性が改善されている様子が観察された。この原因は明らかではないが、例えば、電流狭窄層１１４がＡｌ０．９Ｇａ０．１Ｎに変更されたことにより、電流狭窄層１１４とｐ型ＡｌＧａＮクラッド層１０８との間の格子不整合度の緩和のために発生する転位等が、低減したためと推察される。さらに、二次イオン質量分析装置を用いてｐ型クラッド層から電流狭窄層１１４にかけての残留不純物の分析を行った。その結果、電流狭窄層１１４中の酸素濃度は２．７×１０１８ｃｍ−３程度で、ｐ型クラッド層１０８との界面（電流狭窄層１１４上面）近傍でもほぼ一定のままであった。
【０１４２】
以上のようにして得られた構造体は、図２（ｃ）に示す構造を有する。図２（ｃ）の構造については、実施例１で説明した通りである。
【０１４３】
さらに、前記構造体に対し、実施例１と同様にして図２（ｄ）に示す「電極形成工程」を実施した。そして、電極形成工程後の試料（構造体）を、開口埋め込み部（ストライプ）１１４Ａ’の長手方向に直交する方向に劈開し、ＩＩＩ族窒化物半導体素子（半導体レーザ）１００とした。なお、素子長は５００μｍとした。
【０１４４】
本実施例の半導体素子１００をヒートシンクに融着し発光特性を調べたところ、平均で電流密度２．８ｋＡ／ｃｍ２、電圧４．１Ｖでレーザ発振した。また、２５０ｍＷ出力時の平均寿命は１００００時間以上であった。
【０１４５】
（実施例４）
本実施例では、図３（ｄ）に示す半導体レーザ２００を製造した。この半導体レーザ２００は、電流狭窄層が、下部層（ＡｌＮ結晶層）２１４および上部層（ＧａＮ結晶層）２１５の２層の積層構造からなる以外は実施例１の半導体レーザ１００と同様である。
【０１４６】
この半導体レーザ２００は、図３（ａ）〜（ｄ）の模式図（断面図）に示す製造方法に基づいて製造した。具体的には以下の通りである。
【０１４７】
まず、図３（ａ）に示すとおり、活性層、ｎ型クラッド層、ｎ型およびｐ型クラッド層、電流狭窄層となるＩＩＩ族窒化物非結晶層の各層の成長を実施した（活性層成長工程）。すなわち、まず、実施例１と同様に、ｎ型ＧａＮ基板１０１上に、Ｓｉドープｎ型ＧａＮ層１０２、ｎ型クラッド層１０３、ｎ型光閉じ込め層１０４、３周期多重量子井戸（ＭＱＷ）層１０５、キャップ層１０６、ｐ型ＧａＮガイド層１０７を堆積した。次に、ｐ型ＧａＮガイド層１０７（下地層）上に、非結晶ＡｌＮ層２１４’（後に結晶化し電流狭窄層の下部層２１４となる）を堆積し、続けて、非結晶ＡｌＮ層２１４’と同じ成長温度で非結晶ＧａＮ層２１５’（後に結晶化し電流狭窄層の上部層２１５となる）を堆積した（前記非結晶層形成工程（Ａ））。さらにその上に、非結晶ＩｎＮ層（保護層）２１６の堆積を実施した（前記保護層形成工程（Ｂ））。なお、非結晶ＡｌＮ層２１４’の成長条件は、実施例１における非結晶ＡｌＮ層１１４’と同じである。また、非結晶ＧａＮ堆積時のＴＭＧおよびＮＨ３供給量はそれぞれ１２μｍｏｌ／ｍｉｎ、０．３６ｍｏｌ／ｍｉｎ、堆積膜厚は０．０１μｍとした。非結晶ＩｎＮ層（保護層）の成長条件は、実施例１と同じである。
【０１４８】
次に、図３（ｂ）に示すとおり、実施例１と同様の「ストライプ形成工程（前記エッチング工程（Ｃ））」を行い、非結晶ＡｌＮ層２１４’、非結晶ＧａＮ層２１５’および非結晶ＩｎＮ層（保護層）２１６に、ストライプ状の開口部２１４Ａを形成した。
【０１４９】
すなわち、まず、非結晶ＩｎＮ層（保護層）２１６上にＳｉＯ２を１００ｎｍ堆積し、ＳｉＯ２層を形成した。このＳｉＯ２層上面にレジストを塗布した後、フォトリソグラフィーにより幅１．５μｍのストライプパターンを前記レジスト上に形成した。次に、バッファードフッ酸により前記レジストをマスクとして前記ＳｉＯ２層をエッチングした。その後、前記レジストを有機溶媒により除去し、水洗した。非結晶ＡｌＮ層２１４’、非結晶ＧａＮ層２１５’、および非結晶ＩｎＮ層２１６は、いずれも、バッファードフッ酸、有機溶媒、水洗の各工程でエッチングまたは損傷を受けることはなかった。次に前記ＳｉＯ２層をマスクとして非結晶ＩｎＮ層２１６、非結晶ＧａＮ層２１５’および非結晶ＡｌＮ層２１４’のエッチングを実施した。エッチング液としては、リン酸と硫酸を体積比１：１の割合で混合した溶液を用いた。具体的には、前記ＳｉＯ２マスクでカバーされていない領域の非結晶ＩｎＮ層２１６、非結晶ＧａＮ層２１５’および非結晶ＡｌＮ層２１４’を、９０℃に保持した前記溶液中での１０分間のエッチングにより除去した。これにより、開口部１１４Ａが形成された。その後、マスクとして用いた前記ＳｉＯ２層をバッファードフッ酸で除去した。このようにして、ストライプ形成工程（前記エッチング工程（Ｃ））を実施することができた。
【０１５０】
なお、エッチングマスクは、実施例１で述べた通り、特に制限されず、例えば、前述のように、ＳｉＮｘやレジストを含む有機物をエッチングマスクとして用いても良い。
【０１５１】
つぎに、前記非結晶ＡｌＮ層２１４’および前記非結晶ＧａＮ層２１５’を熱処理により結晶層（電流狭窄層）２１４および２１５に変換した（前記半導体結晶層形成工程（Ｄ））。さらに、保護層２１６を熱エッチングにより除去した（前記保護層除去工程（Ｅ））。その後、図３（ｃ）に示すとおり、前記ストライプ形成工程（前記エッチング工程（Ｃ））により形成された開口部２１４Ａを埋め込んで開口埋め込み部２１４Ａ’を形成するようにｐ型クラッド層１０８を積層し（前記他のＩＩＩ族窒化物半導体含有層形成工程（Ｆ））、さらにｐ型コンタクト層１０９を堆積した。これら「ｐ型クラッド再成長工程」は、実施例１と全く同様の条件で実施した。
【０１５２】
ｐ型クラッド再成長工程後に走査型電子顕微鏡観察を行なった。その結果、実施例１の場合と同様に、表面にクラックやピットなどの欠陥は見られず、ＡｌＮ結晶層（下部層）２１４およびＧａＮ結晶層（上部層）２１５は、ともに結晶化し平坦に埋め込まれていることが確認できた。ＧａＮ結晶層（上部層）２１５上の埋め込み再成長表面をさらに詳しく観察すると、実施例１および実施例２の場合と比べてうねりの様なモフォロジーがいっそう低減されており、より平坦性が改善されている様子が観測された。この原因は明らかではないが、例えば、ＡｌＮ電流狭窄層（下部層）２１４とｐ型ＡｌＧａＮクラッド層１０８の間にＧａＮ結晶層（上部層）２１５が挿入されたことにより、格子不整合度がいっそう小さくなり、緩和のために発生する転位等の欠陥がさらに低減したためと推察される。
【０１５３】
さらに、二次イオン質量分析装置を用いてｐ型クラッド層１０８からＡｌＮ結晶層下部層２１４にかけての残留不純物の分析を行った。その結果、電流狭窄層２１４および２１５のうち、ＡｌＮ結晶層（下部層）２１４中の酸素濃度は３×１０１８ｃｍ−３程度と一定であった。さらに、ＧａＮ結晶層（上部層）２１５中の酸素濃度は１×１０１８ｃｍ−３以下であり、ｐ型クラッド層１０８との界面近傍でも１×１０１８ｃｍ−３以下のままであった。
【０１５４】
さらに、実施例１と同様にして「電極形成工程」を実施した。すなわち、ｎ型ＧａＮ基板１０１裏面（下面）にｎ電極１１２を、ｐ型コンタクト層１０９上面にｐ電極１１３を、それぞれ真空蒸着法により形成した（図３（ｄ））。そして、電極形成工程後の試料（構造体）を、開口埋め込み部（ストライプ）２１４Ａ’の長手方向に直交する方向に劈開し、ＩＩＩ族窒化物半導体素子２００とした。なお、素子長は５００μｍとした。
【０１５５】
このＩＩＩ族窒化物半導体素子２００の特性を実施例１と同様に確認したところ、閾電流密度、動作電圧、出力光の放射角ともに実施例１と同等であり、良好であった。さらに、ＩＩＩ族窒化物半導体素子２００全体での特性のばらつきは、実施例１の場合に比べてさらに約２割改善されていることが確認できた。この原因は明らかではないが、例えば、ＧａＮ結晶層（上部層）２１５の導入により、「ｐ型クラッド再成長工程」における開口部２１４Ａでのｐ型クラッド層１０８の再成長層厚や開口埋め込み部２１４Ａ’の幅のばらつきのウエハ面内分布がさらに改善されたためと考えられる。
【０１５６】
以上の通り、本実施例によれば、実施例１と同様に、特性が良好で寿命が長い高品質のＩＩＩ族窒化物半導体素子を、効率よく（高い歩留まりで）製造することができた。また、ＩＩＩ族窒化物半導体素子の特性のばらつきを実施例１よりもさらに改善することができた。
【０１５７】
（比較例）
図４（ｄ）に示す半導体レーザ３００を製造した。この半導体レーザ３００は、実施例１の電流狭窄層１１４が３１４に置き換わっているが、電流狭窄層３１４は、電流狭窄層１１４と同じくＡｌＮ結晶層である。それ以外の各構成要素の材質、位置関係等も実施例１の半導体レーザ１００と同様であるが、図示の通り、電流狭窄層３１４の上層の平坦性が悪く、また、ピット１１０等の欠陥が存在した。
【０１５８】
この半導体レーザ３００は、図４（ａ）〜（ｄ）の模式図に示す工程に従って製造した。製造条件は実施例１とほぼ同じであるが、非結晶ＡｌＮ層３１４’（結晶化により電流狭窄層３１４となる）の上に保護層を形成せずに製造した点で大きく異なっていた。
【０１５９】
半導体レーザ３００の製造は、より具体的には、以下のようにした。すなわち、まず、図４（ａ）に示したとおり、活性層、ｎ型クラッド層、ｎ型およびｐ型クラッド層、電流狭窄層の各層の成長を実施した。非結晶ＡｌＮ層３１４’の上に保護層を形成しなかった以外は、実施例１における前記「活性層成長工程」（図２（ａ））と全く同様であった。なお、非結晶ＡｌＮ層３１４’は、図２（ａ）の非結晶ＡｌＮ層１１４’と全く同じ層であり、その他の各構成要素も図２（ａ）と全く同じである。
【０１６０】
つぎに、図４（ｂ）に示すとおり、非結晶ＡｌＮ層３１４’の一部をエッチングし、開口部（ストライプ）３１４Ａを形成した。具体的には、非結晶ＡｌＮ層３１４’上に直接ＳｉＯ２マスクを形成し、リン酸と硫酸を体積比１：１の割合で混合した溶液により９０℃で８．５分間のエッチングを行い、開口部３１４Ａを形成した。その他の条件は、実施例１における前記「ストライプ形成工程」（図２（ｂ））と同様である。
【０１６１】
さらに、図４（ｃ）に示すとおり、電流狭窄層３１４および開口部３１４Ａの上に、開口部３１４Ａを埋め込んで開口埋め込み部３１４Ａ’を形成するようにｐ型クラッド層１０８を積層し、さらにｐ型コンタクト層１０９を積層した。具体的には、前記エッチングにより開口部３１４Ａが形成された試料（図４（ｂ））をＭＯＶＰＥ装置に投入後、ＮＨ３供給量０．３６ｍｏｌ／ｍｉｎ、Ｎ２キャリアガス供給量０．４５ｍｏｌ／ｍｉｎ、Ｈ２ガス供給量０．４５ｍｏｌ／ｍｉｎのガス条件下で昇温を開始し、途中待機することなくｐ型クラッド層の成長温度である１１００℃まで昇温した。他の条件は、実施例１における前記「ｐ型クラッド再成長工程」と同様である。
【０１６２】
ｐ型クラッド層１０８およびｐ型コンタクト層１０９形成後に走査型電子顕微鏡観察を行なったところ、ＡｌＮ電流狭窄層３１４上の埋め込み再成長表面には、ところどころにピットなどの欠陥がみられた。特に、開口埋め込み部３１４Ａ’近傍の埋め込み再成長表面には、図４（ｃ）に示すとおり多数のピット１１０が観測された。また、開口埋め込み部３１４Ａ’付近は、図４（ｃ）に示すとおり、ＡｌＮ電流狭窄層３１４上に比べて埋め込み層厚が厚くなり、平坦性が悪いことが確認された。
【０１６３】
次に、二次イオン質量分析装置を用いてｐ型クラッド層１０８から電流狭窄層３１４にかけての残留不純物の分析を行った。その結果、電流狭窄層３１４中の酸素濃度は、ｐ型ＧａＮガイド層１０７側の界面近傍では３×１０１８ｃｍ−３程度であったが、ｐ型クラッド層１０８側の界面近傍では１×１０２０ｃｍ−３以上に跳ね上がっていることが確認された。この不純物濃度の高さの原因は明らかではないが、例えば、ＡｌＮ電流狭窄層３１４表面が酸窒化アルミニウム（ＡｌＮｘＯ１−ｘ）になっているためと考えられる。すなわち、ｐ型クラッド層再成長前の昇温時にＡｌＮｘＯ１−ｘの組成斑が発生し、上記ピット１００の原因となったと推察される。
【０１６４】
さらに、実施例１における前記「電極形成工程」と同様にして、ｎ型ＧａＮ基板１０１裏面（下面）にｎ電極１１２を、ｐ型コンタクト層１０９上面にｐ電極１１３を、それぞれ真空蒸着法により形成した（図４（ｄ））。そして、電極形成工程後の試料（構造体）を、開口埋め込み部（ストライプ）３１４Ａ’の長手方向に直交する方向に劈開し、ＩＩＩ族窒化物半導体素子３００とした。しかしながら、比較例の半導体レーザ３００は、平均の閾電流密度は３．２ｋＡ／ｃｍ２、平均の閾値電圧４．５Ｖ、２５０ｍＷ出力時の平均寿命は２０００時間程度と、その特性が実施例１〜４の半導体レーザに比べ大幅に劣っていた。さらに、比較例の半導体レーザ３００は、素子特性のばらつきが実施例１〜４の半導体レーザの倍以上大きく、信頼性が大きく劣っていた。
【図面の簡単な説明】
【０１６５】
【図１】本発明の製造方法の一実施形態における各工程を示す模式図である。図１（Ａ）は、ＩＩＩ族窒化物非結晶層形成工程（Ａ）を示す。図１（Ｂ）は、保護層形成工程（Ｂ）を示す。図１（Ｃ）は、エッチング工程（Ｃ）を示す。図１（Ｄ）は、半導体結晶層形成工程（Ｄ）を示す。
【図２】本発明の別の実施形態および実施例におけるＩＩＩ族窒化物半導体素子の製造工程と完成素子の断面を示す図である。図２（ａ）は活性層成長工程、図２（ｂ）はストライプ形成工程、図２（ｃ）はｐ型クラッド再成長工程、図２（ｄ）は電極形成工程および完成素子の断面を表す図である。
【図３】本発明のさらに別の実施形態および別の実施例におけるＩＩＩ族窒化物半導体素子の製造工程と完成素子の断面を示す図である。図３（ａ）は活性層成長工程、図３（ｂ）はストライプ形成工程、図３（ｃ）はｐ型クラッド再成長工程、図３（ｄ）は電極形成工程および完成素子の断面を表す図である。
【図４】比較例のＩＩＩ族窒化物半導体素子の製造工程と完成素子の断面を示す図である。図４（ａ）は活性層成長工程、図４（ｂ）はストライプ形成工程、図４（ｃ）はｐ型クラッド再成長工程、図４（ｄ）は電極形成工程および完成素子の断面を表す図である。
【図５】本発明のさらに別の実施形態におけるＩＩＩ族窒化物半導体素子の断面を示す図である。
【図６】本発明のさらに別の実施形態におけるＩＩＩ族窒化物半導体素子の断面を示す図である。
【符号の説明】
【０１６６】
１１ 下地層
１２’ ＩＩＩ族窒化物非結晶層
１２ ＩＩＩ族窒化物半導体結晶層
１３ 保護層（またはＩＩＩ族窒化物から形成された層）
１００、２００、３００ 半導体レーザ（ＩＩＩ族窒化物半導体素子）
１０１ 基板
１０２ ＧａＮ層
１０３ ｎ型クラッド層
１０４ ｎ型光閉じ込め層
１０５ 多重量子井戸層
１０６ キャップ層
１０７ ｐ型ＧａＮガイド層（下地層または第一の層）
１０８ ｐ型クラッド層（他のＩＩＩ族窒化物半導体含有層または第三の層）
１０９ ｐ型コンタクト層
１１０ ピット
１１２ ｎ電極
１１３ ｐ電極
１１４Ａ、２１４Ａ、３１４Ａ、４１４Ａ 開口部
１１４Ａ’、２１４Ａ’、３１４Ａ’、５１４Ａ’ 開口埋め込み部
１１４、３１４ 電流狭窄層（ＩＩＩ族窒化物半導体結晶層または第二の層）
１１５、２１６ 保護層（またはＩＩＩ族窒化物から形成された層）
２１４ 電流狭窄層（ＩＩＩ族窒化物半導体結晶層または第二の層）の下部層
２１５ 電流狭窄層（ＩＩＩ族窒化物半導体結晶層または第二の層）の上部層
１１４’ ＩＩＩ族窒化物非結晶層
２１４’ ＩＩＩ族窒化物非結晶層の下部層
２１５’ ＩＩＩ族窒化物非結晶層の上部層
４００ 電界効果トランジスタ（ＩＩＩ族窒化物半導体素子）
４０１ 基板
４０２ バッファ層
４０３ キャリア走行層
４０４ スペーサ層
４０５ キャリア供給層
４０６ ショトキ層
４０７ ソース電極
４０８ ドレイン電極
４０９ ゲート電極
４１０ コンタクト層
５００ フォトニック結晶面発光レーザ（ＩＩＩ族窒化物半導体素子）
５０１ 基板
５０２ ｎ型クラッド層
５０３ 活性層
５０５ フォトニック結晶層
５０８ ｐ型クラッド層
【特許請求の範囲】
【請求項１】
下地層の上面にＩＩＩ族窒化物の非結晶層を形成する非結晶層形成工程と、
前記非結晶層の上面に保護層を形成する保護層形成工程と、
前記非結晶層の一部をエッチングにより除去するエッチング工程と、
前記保護層が形成された状態で前記非結晶層を熱処理して結晶化することによりＩＩＩ族窒化物半導体の結晶層に変換する半導体結晶層形成工程と、を含むことを特徴とするＩＩＩ族窒化物半導体の製造方法。
【請求項２】
前記半導体結晶層形成工程後、前記保護層を除去する保護層除去工程をさらに含むことを特徴とする請求項１記載のＩＩＩ族窒化物半導体の製造方法。
【請求項３】
前記保護層除去工程が、熱エッチングで前記保護層を除去する工程であることを特徴とする請求項２記載のＩＩＩ族窒化物半導体の製造方法。
【請求項４】
前記保護層除去工程における熱エッチング温度が、前記半導体結晶層形成工程における熱処理温度よりも高温であることを特徴とする請求項３記載のＩＩＩ族窒化物半導体の製造方法。
【請求項５】
前記保護層がＩＩＩ族窒化物から形成された層であることを特徴とする請求項１から４のいずれか一項に記載のＩＩＩ族窒化物半導体の製造方法。
【請求項６】
前記結晶層が、ＩｎａＧａｂＡｌ１−ａ−ｂＮ（０≦ａ＜１、０≦ｂ＜１、０≦ａ＋ｂ＜１）の組成を有するＩＩＩ族窒化物半導体から形成され、
前記保護層が、ＩｎｃＧａｄＡｌ１−ｃ−ｄＮ（０≦ｃ≦１、０≦ｄ≦１、０＜ｃ＋ｄ≦１）の組成を有するＩＩＩ族窒化物から形成され、かつ、
前記結晶層のＩｎ組成比ａと前記保護層のＩｎ組成比ｃとが、下記数式（１）および（２）の少なくとも一方を満たすことを特徴とする請求項１から５のいずれか一項に記載のＩＩＩ族窒化物半導体の製造方法。
ａ＝０ （１）
ａ＜ｃ （２）
【請求項７】
前記保護層が、ＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）の組成を有するＩＩＩ族窒化物から形成されていることを特徴とする請求項１から６のいずれか一項に記載のＩＩＩ族窒化物半導体の製造方法。
【請求項８】
前記保護層が、ＩｎＮから形成されていることを特徴とする請求項１から７のいずれか一項に記載のＩＩＩ族窒化物半導体の製造方法。
【請求項９】
前記結晶層が、ＡｌＮから形成されていることを特徴とする請求項１から８のいずれか一項に記載のＩＩＩ族窒化物半導体の製造方法。
【請求項１０】
前記結晶層が、２層以上の層を含むことを特徴とする請求項１から９のいずれか一項に記載のＩＩＩ族窒化物半導体の製造方法。
【請求項１１】
前記結晶層が、ＡｌＮから形成された下層とＧａＮから形成された上層とを含むことを特徴とする請求項１０記載のＩＩＩ族窒化物半導体の製造方法。
【請求項１２】
前記結晶層が不純物を含み、前記結晶層上面部の不純物濃度の平均値が内部の不純物濃度の平均値以下であることを特徴とする請求項１から１１のいずれか一項に記載のＩＩＩ族窒化物半導体の製造方法。
【請求項１３】
前記結晶層において、前記上面部は、前記結晶層の上面から深さ５０ｎｍまでの部分であり、前記内部は、前記上面部以外の部分であることを特徴とする請求項１２記載のＩＩＩ族窒化物半導体の製造方法。
【請求項１４】
前記不純物が、酸素であることを特徴とする請求項１２または１３記載のＩＩＩ族窒化物半導体の製造方法。
【請求項１５】
前記結晶層において、前記上面部の酸素濃度の平均値が５×１０１８ｃｍ−３以下であることを特徴とする請求項１４記載のＩＩＩ族窒化物半導体の製造方法。
【請求項１６】
前記結晶層の上に、他のＩＩＩ族窒化物半導体含有層を形成する他のＩＩＩ族窒化物半導体含有層形成工程をさらに含むことを特徴とする請求項１から１５のいずれか一項に記載のＩＩＩ族窒化物半導体の製造方法。
【請求項１７】
前記半導体結晶層形成工程後、前記保護層を除去する保護層除去工程を含み、前記保護層除去工程が、熱エッチングで前記保護層を除去する工程であり、前記他のＩＩＩ族窒化物半導体含有層形成工程において、前記保護層除去工程における熱エッチング温度以上の温度で前記他のＩＩＩ族窒化物半導体含有層を形成することを特徴とする請求項１６記載のＩＩＩ族窒化物半導体の製造方法。
【請求項１８】
前記下地層が、ＩＩＩ族窒化物半導体を含む層であることを特徴とする請求項１から１７のいずれか一項に記載のＩＩＩ族窒化物半導体の製造方法。
【請求項１９】
前記保護層に代えてＩＩＩ族窒化物から形成された層を形成することを特徴とする請求項１から１８のいずれか一項に記載のＩＩＩ族窒化物半導体の製造方法。
【請求項２０】
ＩＩＩ族窒化物半導体を含む半導体素子の製造方法であり、請求項１から１９のいずれか一項に記載の製造方法により前記ＩＩＩ族窒化物半導体を製造することを特徴とするＩＩＩ族窒化物半導体素子の製造方法。
【請求項２１】
前記ＩＩＩ族窒化物半導体素子が、半導体レーザ、電界効果トランジスタ、またはフォトニック結晶面発光レーザであることを特徴とする請求項２０に記載のＩＩＩ族窒化物半導体素子の製造方法。
【請求項２２】
前記ＩＩＩ族窒化物半導体素子が、半導体レーザであり、前記結晶層が、電流狭窄層であることを特徴とする請求項２１に記載のＩＩＩ族窒化物半導体素子の製造方法。
【請求項２３】
前記ＩＩＩ族窒化物半導体素子が、電界効果トランジスタであり、前記結晶層が、コンタクト層であることを特徴とする請求項２１に記載のＩＩＩ族窒化物半導体素子の製造方法。
【請求項２４】
前記ＩＩＩ族窒化物半導体素子が、フォトニック結晶面発光レーザであり、前記結晶層が、フォトニック結晶層であることを特徴とする請求項２１に記載のＩＩＩ族窒化物半導体素子の製造方法。
【請求項２５】
ＩＩＩ族窒化物半導体の結晶層を含み、前記結晶層は一部が除去されており、前記結晶層が不純物を含み、前記結晶層上面部の不純物濃度の平均値が内部の不純物濃度の平均値以下であり、請求項１から１９のいずれか一項に記載の製造方法により製造されることを特徴とするＩＩＩ族窒化物半導体。
【請求項２６】
前記結晶層において、前記上面部は、前記結晶層の上面から深さ５０ｎｍまでの部分であり、前記内部は、前記上面部以外の部分であることを特徴とする請求項２５記載のＩＩＩ族窒化物半導体。
【請求項２７】
前記不純物が、酸素であることを特徴とする請求項２５または２６記載のＩＩＩ族窒化物半導体。
【請求項２８】
前記結晶層において、前記上面部の酸素濃度の平均値が５×１０１８ｃｍ−３以下であることを特徴とする請求項２７記載のＩＩＩ族窒化物半導体。
【請求項２９】
前記結晶層が、ＡｌＮから形成された層であることを特徴とする請求項２５から２８のいずれか一項に記載のＩＩＩ族窒化物半導体。
【請求項３０】
前記結晶層が、２層以上の層を含むことを特徴とする請求項２５から３０のいずれか一項に記載のＩＩＩ族窒化物半導体。
【請求項３１】
前記結晶層が、ＡｌＮから形成された下層とＧａＮから形成された上層とを含むことを特徴とする請求項３０記載のＩＩＩ族窒化物半導体。
【請求項３２】
前記結晶層の上に、他のＩＩＩ族窒化物半導体含有層をさらに含むことを特徴とする請求項２５から３１のいずれか一項に記載のＩＩＩ族窒化物半導体。
【請求項３３】
前記下地層をさらに含むことを特徴とする請求項２５から３２のいずれか一項に記載のＩＩＩ族窒化物半導体。
【請求項３４】
前記下地層が、ＩＩＩ族窒化物半導体を含む層であることを特徴とする請求項３３記載のＩＩＩ族窒化物半導体。
【請求項３５】
請求項２０から２４のいずれか一項に記載の製造方法により製造され、請求項２５から３４のいずれか一項に記載のＩＩＩ族窒化物半導体を含むことを特徴とするＩＩＩ族窒化物半導体素子。
【請求項３６】
半導体レーザ、電界効果トランジスタ、またはフォトニック結晶面発光レーザであることを特徴とする請求項３５に記載のＩＩＩ族窒化物半導体素子。
【請求項３７】
半導体レーザであり、前記結晶層が、電流狭窄層であることを特徴とする請求項３６に記載のＩＩＩ族窒化物半導体素子。
【請求項３８】
電界効果トランジスタであり、前記結晶層が、コンタクト層であることを特徴とする請求項３６に記載のＩＩＩ族窒化物半導体素子。
【請求項３９】
フォトニック結晶面発光レーザであり、前記結晶層が、フォトニック結晶層であることを特徴とする請求項３６に記載のＩＩＩ族窒化物半導体素子。
【請求項１】
下地層の上面にＩＩＩ族窒化物の非結晶層を形成する非結晶層形成工程と、
前記非結晶層の上面に保護層を形成する保護層形成工程と、
前記非結晶層の一部をエッチングにより除去するエッチング工程と、
前記保護層が形成された状態で前記非結晶層を熱処理して結晶化することによりＩＩＩ族窒化物半導体の結晶層に変換する半導体結晶層形成工程と、を含むことを特徴とするＩＩＩ族窒化物半導体の製造方法。
【請求項２】
前記半導体結晶層形成工程後、前記保護層を除去する保護層除去工程をさらに含むことを特徴とする請求項１記載のＩＩＩ族窒化物半導体の製造方法。
【請求項３】
前記保護層除去工程が、熱エッチングで前記保護層を除去する工程であることを特徴とする請求項２記載のＩＩＩ族窒化物半導体の製造方法。
【請求項４】
前記保護層除去工程における熱エッチング温度が、前記半導体結晶層形成工程における熱処理温度よりも高温であることを特徴とする請求項３記載のＩＩＩ族窒化物半導体の製造方法。
【請求項５】
前記保護層がＩＩＩ族窒化物から形成された層であることを特徴とする請求項１から４のいずれか一項に記載のＩＩＩ族窒化物半導体の製造方法。
【請求項６】
前記結晶層が、ＩｎａＧａｂＡｌ１−ａ−ｂＮ（０≦ａ＜１、０≦ｂ＜１、０≦ａ＋ｂ＜１）の組成を有するＩＩＩ族窒化物半導体から形成され、
前記保護層が、ＩｎｃＧａｄＡｌ１−ｃ−ｄＮ（０≦ｃ≦１、０≦ｄ≦１、０＜ｃ＋ｄ≦１）の組成を有するＩＩＩ族窒化物から形成され、かつ、
前記結晶層のＩｎ組成比ａと前記保護層のＩｎ組成比ｃとが、下記数式（１）および（２）の少なくとも一方を満たすことを特徴とする請求項１から５のいずれか一項に記載のＩＩＩ族窒化物半導体の製造方法。
ａ＝０ （１）
ａ＜ｃ （２）
【請求項７】
前記保護層が、ＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）の組成を有するＩＩＩ族窒化物から形成されていることを特徴とする請求項１から６のいずれか一項に記載のＩＩＩ族窒化物半導体の製造方法。
【請求項８】
前記保護層が、ＩｎＮから形成されていることを特徴とする請求項１から７のいずれか一項に記載のＩＩＩ族窒化物半導体の製造方法。
【請求項９】
前記結晶層が、ＡｌＮから形成されていることを特徴とする請求項１から８のいずれか一項に記載のＩＩＩ族窒化物半導体の製造方法。
【請求項１０】
前記結晶層が、２層以上の層を含むことを特徴とする請求項１から９のいずれか一項に記載のＩＩＩ族窒化物半導体の製造方法。
【請求項１１】
前記結晶層が、ＡｌＮから形成された下層とＧａＮから形成された上層とを含むことを特徴とする請求項１０記載のＩＩＩ族窒化物半導体の製造方法。
【請求項１２】
前記結晶層が不純物を含み、前記結晶層上面部の不純物濃度の平均値が内部の不純物濃度の平均値以下であることを特徴とする請求項１から１１のいずれか一項に記載のＩＩＩ族窒化物半導体の製造方法。
【請求項１３】
前記結晶層において、前記上面部は、前記結晶層の上面から深さ５０ｎｍまでの部分であり、前記内部は、前記上面部以外の部分であることを特徴とする請求項１２記載のＩＩＩ族窒化物半導体の製造方法。
【請求項１４】
前記不純物が、酸素であることを特徴とする請求項１２または１３記載のＩＩＩ族窒化物半導体の製造方法。
【請求項１５】
前記結晶層において、前記上面部の酸素濃度の平均値が５×１０１８ｃｍ−３以下であることを特徴とする請求項１４記載のＩＩＩ族窒化物半導体の製造方法。
【請求項１６】
前記結晶層の上に、他のＩＩＩ族窒化物半導体含有層を形成する他のＩＩＩ族窒化物半導体含有層形成工程をさらに含むことを特徴とする請求項１から１５のいずれか一項に記載のＩＩＩ族窒化物半導体の製造方法。
【請求項１７】
前記半導体結晶層形成工程後、前記保護層を除去する保護層除去工程を含み、前記保護層除去工程が、熱エッチングで前記保護層を除去する工程であり、前記他のＩＩＩ族窒化物半導体含有層形成工程において、前記保護層除去工程における熱エッチング温度以上の温度で前記他のＩＩＩ族窒化物半導体含有層を形成することを特徴とする請求項１６記載のＩＩＩ族窒化物半導体の製造方法。
【請求項１８】
前記下地層が、ＩＩＩ族窒化物半導体を含む層であることを特徴とする請求項１から１７のいずれか一項に記載のＩＩＩ族窒化物半導体の製造方法。
【請求項１９】
前記保護層に代えてＩＩＩ族窒化物から形成された層を形成することを特徴とする請求項１から１８のいずれか一項に記載のＩＩＩ族窒化物半導体の製造方法。
【請求項２０】
ＩＩＩ族窒化物半導体を含む半導体素子の製造方法であり、請求項１から１９のいずれか一項に記載の製造方法により前記ＩＩＩ族窒化物半導体を製造することを特徴とするＩＩＩ族窒化物半導体素子の製造方法。
【請求項２１】
前記ＩＩＩ族窒化物半導体素子が、半導体レーザ、電界効果トランジスタ、またはフォトニック結晶面発光レーザであることを特徴とする請求項２０に記載のＩＩＩ族窒化物半導体素子の製造方法。
【請求項２２】
前記ＩＩＩ族窒化物半導体素子が、半導体レーザであり、前記結晶層が、電流狭窄層であることを特徴とする請求項２１に記載のＩＩＩ族窒化物半導体素子の製造方法。
【請求項２３】
前記ＩＩＩ族窒化物半導体素子が、電界効果トランジスタであり、前記結晶層が、コンタクト層であることを特徴とする請求項２１に記載のＩＩＩ族窒化物半導体素子の製造方法。
【請求項２４】
前記ＩＩＩ族窒化物半導体素子が、フォトニック結晶面発光レーザであり、前記結晶層が、フォトニック結晶層であることを特徴とする請求項２１に記載のＩＩＩ族窒化物半導体素子の製造方法。
【請求項２５】
ＩＩＩ族窒化物半導体の結晶層を含み、前記結晶層は一部が除去されており、前記結晶層が不純物を含み、前記結晶層上面部の不純物濃度の平均値が内部の不純物濃度の平均値以下であり、請求項１から１９のいずれか一項に記載の製造方法により製造されることを特徴とするＩＩＩ族窒化物半導体。
【請求項２６】
前記結晶層において、前記上面部は、前記結晶層の上面から深さ５０ｎｍまでの部分であり、前記内部は、前記上面部以外の部分であることを特徴とする請求項２５記載のＩＩＩ族窒化物半導体。
【請求項２７】
前記不純物が、酸素であることを特徴とする請求項２５または２６記載のＩＩＩ族窒化物半導体。
【請求項２８】
前記結晶層において、前記上面部の酸素濃度の平均値が５×１０１８ｃｍ−３以下であることを特徴とする請求項２７記載のＩＩＩ族窒化物半導体。
【請求項２９】
前記結晶層が、ＡｌＮから形成された層であることを特徴とする請求項２５から２８のいずれか一項に記載のＩＩＩ族窒化物半導体。
【請求項３０】
前記結晶層が、２層以上の層を含むことを特徴とする請求項２５から３０のいずれか一項に記載のＩＩＩ族窒化物半導体。
【請求項３１】
前記結晶層が、ＡｌＮから形成された下層とＧａＮから形成された上層とを含むことを特徴とする請求項３０記載のＩＩＩ族窒化物半導体。
【請求項３２】
前記結晶層の上に、他のＩＩＩ族窒化物半導体含有層をさらに含むことを特徴とする請求項２５から３１のいずれか一項に記載のＩＩＩ族窒化物半導体。
【請求項３３】
前記下地層をさらに含むことを特徴とする請求項２５から３２のいずれか一項に記載のＩＩＩ族窒化物半導体。
【請求項３４】
前記下地層が、ＩＩＩ族窒化物半導体を含む層であることを特徴とする請求項３３記載のＩＩＩ族窒化物半導体。
【請求項３５】
請求項２０から２４のいずれか一項に記載の製造方法により製造され、請求項２５から３４のいずれか一項に記載のＩＩＩ族窒化物半導体を含むことを特徴とするＩＩＩ族窒化物半導体素子。
【請求項３６】
半導体レーザ、電界効果トランジスタ、またはフォトニック結晶面発光レーザであることを特徴とする請求項３５に記載のＩＩＩ族窒化物半導体素子。
【請求項３７】
半導体レーザであり、前記結晶層が、電流狭窄層であることを特徴とする請求項３６に記載のＩＩＩ族窒化物半導体素子。
【請求項３８】
電界効果トランジスタであり、前記結晶層が、コンタクト層であることを特徴とする請求項３６に記載のＩＩＩ族窒化物半導体素子。
【請求項３９】
フォトニック結晶面発光レーザであり、前記結晶層が、フォトニック結晶層であることを特徴とする請求項３６に記載のＩＩＩ族窒化物半導体素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１０−１１４２３８（Ｐ２０１０−１１４２３８Ａ）
【公開日】平成２２年５月２０日（２０１０．５．２０）
【国際特許分類】
【出願番号】特願２００８−２８５１０７（Ｐ２００８−２８５１０７）
【出願日】平成２０年１１月６日（２００８．１１．６）
【国等の委託研究の成果に係る記載事項】（出願人による申告）国等の委託研究の成果に係る特許出願（平成２０年度独立行政法人新エネルギー・産業技術総合開発機構「エネルギー使用合理化技術戦略的開発／エネルギー有効利用基盤技術先導研究開発／ディスプレイ用可視光半導体レーザの研究開発」に関する委託研究、産業技術力強化法第１９条の適用を受ける特許出願）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
【公開日】平成２２年５月２０日（２０１０．５．２０）
【国際特許分類】
【出願日】平成２０年１１月６日（２００８．１１．６）
【国等の委託研究の成果に係る記載事項】（出願人による申告）国等の委託研究の成果に係る特許出願（平成２０年度独立行政法人新エネルギー・産業技術総合開発機構「エネルギー使用合理化技術戦略的開発／エネルギー有効利用基盤技術先導研究開発／ディスプレイ用可視光半導体レーザの研究開発」に関する委託研究、産業技術力強化法第１９条の適用を受ける特許出願）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
[ Back to top ]