半導体基板の製造方法
【課題】 品質及び特性の優れた半導体装置の形成が可能な半導体基板を製造する。
【解決手段】 半導体基板の表面に酸化膜を形成する工程と、前記表面を前記酸化膜が覆っている状態で前記半導体基板に炭素を５×１０13〜５×１０15ｃｍ-2のドーズ量でイオン注入する工程と、前記表面を前記酸化膜が覆っている状態で前記イオン注入後に前記半導体基板をアニールする工程と、前記アニール後に前記表面上にエピタキシャル層を形成する工程とを有する。このため、不純物及び結晶欠陥を炭素によって強力にゲッタリングすることができる半導体基板を製造することができる。
【解決手段】 半導体基板の表面に酸化膜を形成する工程と、前記表面を前記酸化膜が覆っている状態で前記半導体基板に炭素を５×１０13〜５×１０15ｃｍ-2のドーズ量でイオン注入する工程と、前記表面を前記酸化膜が覆っている状態で前記イオン注入後に前記半導体基板をアニールする工程と、前記アニール後に前記表面上にエピタキシャル層を形成する工程とを有する。このため、不純物及び結晶欠陥を炭素によって強力にゲッタリングすることができる半導体基板を製造することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本願の発明は、固体撮像装置等の半導体装置を形成するための半導体基板の製造方法に関するものである。
【背景技術】
【０００２】
半導体装置を形成するための半導体基板としては、ＣＺ法で成長させたＣＺ基板や、ＭＣＺ法で成長させたＭＣＺ基板や、これらのＣＺ基板やＭＣＺ基板の表面にエピタキシャル層を形成したエピタキシャル基板等が従来から用いられている。
【０００３】
一方、半導体装置の形成工程は現在ではクラス１００以下の超クリーンルーム内で行われているが、ガス、水や半導体製造装置等からの不純物による半導体基板の汚染を完全には避けることができない。しかも、半導体基板の表面にエピタキシャル層を形成する工程で半導体基板に導入される不純物の量は、半導体装置の形成工程で導入される不純物の量よりも更に多い。
【０００４】
不純物や結晶欠陥が半導体基板の素子活性領域に存在していると、半導体装置の品質及び特性が著しく劣化する。また、不純物や結晶欠陥が半導体基板に存在していると、α線等の放射線による照射損傷を半導体基板が受け易く、この損傷によって半導体装置の品質及び特性が更に劣化する。
【０００５】
そこで、これらの不純物や結晶欠陥を素子活性領域から除去するために、イントリンシックゲッタリング（ＩＧ）やエクストリンシックゲッタリング（ＥＧ）が従来から行われている。図２、３は、これらの処理を施したエピタキシャル基板等に形成した半導体装置の特性を示している。
【０００６】
これらの図２、３の結果を得るために、まず、ゲッタリングを行っていないＣＺ基板と、ＥＧを行ったＣＺ基板と、ＩＧを行ったＣＺ基板とに、同時にエピタキシャル層を形成した。この場合のＥＧは、６２０℃の温度のＣＶＤ法で膜厚が１．５μｍの多結晶Ｓｉ膜をＣＺ基板の裏面に形成して行った。また、ＩＧは、１１００℃、１．５時間の熱処理と、６５０℃、１０時間の熱処理と、１０５０℃、２時間の熱処理とを順次に加え、酸素の析出でＣＺ基板の内部に結晶欠陥を発生させて行った。
【０００７】
そして、これらのエピタキシャル基板に、膜厚が２０ｎｍのＳｉＯ2膜から成るゲート絶縁膜とＡｌ膜から成るゲート電極とを有するＭＯＳキャパシタと、ＣＣＤ撮像装置とを形成した。図２は、このＭＯＳキャパシタを用いたＣ−ｔ法で求めた発生寿命を、ＣＺ基板における測定値を１として規格化した値として示している。図３は、ＣＣＤ撮像装置の白傷欠陥の数を、ＭＣＺ基板における測定値を１として規格化した値として示している。なお、この白傷欠陥は、不純物等に起因する暗電流に相当している。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところが、これらの図２、３から明らかな様に、エピタキシャル基板では、ＥＧやＩＧを行っても、発生寿命はＣＺ基板と大差がなく、白傷欠陥の数に至ってはＭＣＺ基板程度にまでも低減させることができていない。一方、ＣＺ基板やＭＣＺ基板でも、基板のみならず基板の表面に形成したゲート絶縁膜にも欠陥が存在しており、ゲート絶縁膜の耐圧劣化に起因する電流リークや界面準位の増大によって、ＣＣＤ撮像装置における転送不良等が生じている。
【課題を解決するための手段】
【０００９】
請求項１の半導体基板の製造方法は、半導体基板の表面に酸化膜を形成する工程と、前記表面を前記酸化膜が覆っている状態で前記半導体基板に炭素を５×１０13〜５×１０15ｃｍ-2のドーズ量でイオン注入する工程と、前記表面を前記酸化膜が覆っている状態で前記イオン注入後に前記半導体基板をアニールする工程と、前記アニール後に前記表面上にエピタキシャル層を形成する工程とを有する。このため、不純物及び結晶欠陥を炭素によって強力にゲッタリングすることができる半導体基板を製造することができる。
【００１０】
しかも、イオン注入される炭素のチャネリングとイオン注入時の半導体基板の表面のスパッタリングとが防止されて、炭素によるゲッタリング能力が強力で且つエピタキシャル層形成前の半導体基板の表面がスパッタリングされていない半導体基板を製造することができる。
【００１１】
請求項２の半導体基板の製造方法は、前記アニール後で且つ前記エピタキシャル層の形成前に前記酸化膜を除去する。このため、酸化膜がエピタキシャル層の形成の障害になることはない。
【発明の効果】
【００１２】
請求項１の半導体基板の製造方法では、不純物及び結晶欠陥を炭素によって強力にゲッタリングすることができる半導体基板を製造することができるので、品質及び特性の優れた半導体装置の形成が可能な半導体基板を製造することができる。
【００１３】
しかも、炭素によるゲッタリング能力が強力で且つエピタキシャル層形成前の半導体基板の表面がスパッタリングされていない半導体基板を製造することができるので、品質及び特性の優れた半導体装置の形成が可能な半導体基板を製造することができる。
【００１４】
請求項２の半導体基板の製造方法では、酸化膜がエピタキシャル層の形成の障害になることはないので、品質及び特性の優れた半導体装置の形成が可能な半導体基板を製造することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本願の発明の第一及び第二実施形態を、図１〜６を参照しながら説明する。図１が、第一実施形態を示している。この第一実施形態では、図１（ａ）に示す様に、ＣＺ法で成長させたＳｉ基板であるＣＺ基板１１を準備する。このＣＺ基板１１では、＜１００＞面をミラー表面１２としてあり、抵抗率が１〜１０Ωｃｍであり、酸素濃度が１．５×１０18原子ｃｍ-3である。そして、このＣＺ基板１１を、まずＮＨ4ＯＨ／Ｈ2Ｏ2水溶液で洗浄し、更にＨＣｌ／Ｈ2Ｏ2水溶液で洗浄する。
【００１６】
次に、１０００℃の温度でドライ酸化を行って、図１（ｂ）に示す様に、膜厚が２０ｎｍ程度のＳｉＯ2膜１３をミラー表面１２に形成する。そして、ＳｉＯ2膜１３を介してミラー表面１２から、８００ｋｅＶの加速エネルギ及び１×１０14ｃｍ-2のドーズ量で、炭素１４をＣＺ基板１１にイオン注入する。このときの炭素１４の、投影飛程距離は１．３μｍ程度であり、ピーク濃度は１×１０18原子ｃｍ-3程度である。
【００１７】
次に、Ｎ2雰囲気中で１０００℃、１０分間のアニールを施す。この結果、図１（ｃ）に示す様に、ＣＺ基板１１のミラー表面１２よりも深い位置にピーク濃度を有する炭素注入領域１５が形成される。この炭素注入領域１５中における炭素１４のピーク濃度は、１×１０16原子ｃｍ-3以上であればよい。
【００１８】
その後、ＨＦ／ＮＨ4Ｆ水溶液でＳｉＯ2膜１３を除去する。そして、ＳｉＨＣｌ3ガスを用いて、１１５０℃程度の温度で、抵抗率が２０〜３０Ωｃｍ程度のＳｉエピタキシャル層１６を、ミラー表面１２上に１０μｍ程度の厚さに成長させて、エピタキシャル基板１７を完成させる。
【００１９】
なお、炭素注入領域１５中における炭素１４のピーク濃度の位置をミラー表面１２よりも深い位置にするのは、ピーク濃度の位置をミラー表面１２にすると、ミラー表面１２の結晶性が劣化して、このミラー表面１２上に成長させるＳｉエピタキシャル層１６の結晶性も劣化するからである。また、炭素１４のイオン注入後にＮ2雰囲気中でアニールを行うのは、後にミラー表面１２上にＳｉエピタキシャル層１６を成長させるので、イオン注入で非晶質化されたミラー表面１２の近傍部における結晶性を回復させるためである。
【００２０】
更に、ミラー表面１２にＳｉＯ2膜１３を形成するのは、炭素１４をイオン注入する際に、チャネリングが発生するのを防止すると共に、ミラー表面１２がスパッタリングされるのを防止するためである。但し、ＳｉＯ2膜１３とＮ2雰囲気中でのアニールとは、炭素１４をイオン注入する際の加速エネルギやドーズ量によっては、必ずしも必要ではない。
【００２１】
図２、３には、この第一実施形態のエピタキシャル基板１７を用いて測定した値も示されている。なお、図２、３に示されている従来例のエピタキシャル基板を形成するためのＣＺ基板と、この第一実施形態のエピタキシャル基板１７を形成するためのＣＺ基板１１とは、同じ仕様である。これらの図２、３から明らかな様に、発生寿命はＣＺ基板の１．４倍程度に改善されており、白傷欠陥の数はＭＣＺ基板の１／２程度に改善されている。つまり、エピタキシャル基板１７では、半導体装置を形成した後でもゲッタリング能力が有効に機能している。
【００２２】
なお、以上の第一実施形態では、８００ｋｅＶの加速エネルギ及び１×１０14ｃｍ-2のドーズ量で炭素１４をＣＺ基板１１にイオン注入しているが、図４は、これらの条件のうちでドーズ量のみを種々に変化させて得た、炭素１４のドーズ量と、エピタキシャル基板１７に形成したＣＣＤ撮像装置の白傷欠陥の数との関係を示している。
【００２３】
図４も、図３と同様に、ＭＣＺ基板に形成したＣＣＤ撮像装置の白傷欠陥の数を１として規格化した値を示している。但し、図３が対数グラフであるのに対して、図４は線型グラフである。この図４から、炭素１４をイオン注入しさえすればＭＣＺ基板よりも白傷欠陥の数が少なくなるが、ドーズ量が５×１０13ｃｍ-2以上の場合に白傷欠陥の数が特に少なくて炭素１４のイオン注入によるゲッタリング効果が大きいことが分かる。
【００２４】
但し、炭素１４のドーズ量が５×１０15ｃｍ-2を超えると、ＣＺ基板１１のミラー表面１２の結晶性が劣化して、このミラー表面１２上に成長させるＳｉエピタキシャル層１６の結晶性も劣化する。従って、炭素１４のドーズ量としては、５×１０13〜５×１０15ｃｍ-2の範囲が好ましい。
【００２５】
また、上述の第一実施形態では、８００ｋｅＶの加速エネルギで炭素１４をイオン注入しているが、この加速エネルギを４００ｋｅＶにしても、炭素１４のイオン注入によるゲッタリング効果は８００ｋｅＶの場合と同じであり、２００ｋｅＶにしても、ゲッタリング効果はやはり８００ｋｅＶの場合と同じであると考えられる。
【００２６】
従って、炭素１４を低エネルギでイオン注入する様にすれば、一般に用いられている高電流イオン注入装置を使用することができ、且つＣ2+に比べて約１０倍の電流を得ることができるＣ+を使用することができるので、スループットを約１０倍に向上させることができる。
【００２７】
なお、加速エネルギを４００ｋｅＶ及び２００ｋｅＶにした場合の炭素１４の投影飛程距離は、夫々０．７５μｍ程度及び０．４０μｍ程度であり、何れの場合も、８００ｋｅＶの場合と同様に、ＣＺ基板１１のミラー表面１２よりも深い位置にピーク濃度を有する炭素注入領域１５を形成することができる。
【００２８】
また、上述の第一実施形態では、ＣＺ基板１１のミラー表面１２上にＳｉエピタキシャル層１６を一時に成長させているが、エピタキシャル成長温度でＳｉエピタキシャル層１６を所定の膜厚まで成長させてから一旦エピタキシャル成長温度の１／２以下の温度まで冷却するという一連の工程を２回以上繰り返すことによって、所望の膜厚のＳｉエピタキシャル層１６を形成してもよい。
【００２９】
この様にすると、Ｓｉエピタキシャル層１６の形成に際して２回以上の熱履歴が加えられるので、炭素１４のイオン注入によってＣＺ基板１１に形成された結晶欠陥が更に成長し、エピタキシャル基板１７のゲッタリング能力が更に高くなる。
【００３０】
また、上述の第一実施形態では、エピタキシャル基板１７のゲッタリング能力を高めるために、炭素１４のイオン注入のみを行っているが、ＣＺ基板１１の裏面に多結晶Ｓｉ膜やリンガラス膜を形成すること等によって行うＥＧを併用すると、ゲッタリング能力を更に高めることができる。
【００３１】
また、上述の第一実施形態では、Ｓｉ基板であるＣＺ基板１１に炭素１４のみをイオン注入しているが、ＩＶ族元素であるＧｅ、Ｓｎ、Ｐｂ等を炭素１４の代わりにイオン注入してもよく、ＩＶ族以外の元素を炭素１４等のＩＶ族元素と同時にイオン注入してもよい。また、この第一実施形態では、Ｓｉ基板であるＣＺ基板１１を用いているが、ＭＣＺ基板を用いてもよく、Ｓｉ基板以外の基板を用いてもよい。Ｓｉ基板以外の基板を用いる場合は、基板を形成している元素とは異なるがこの元素と同族で電気的に中性な元素を少なくともイオン注入する。
【００３２】
また、上述の第一実施形態では、ＳｉＨＣｌ3を用いてＳｉエピタキシャル層１６を成長させているが、ＳｉＣｌ4、ＳｉＨ2Ｃｌ2、ＳｉＨ3ＣｌまたはＳｉＨ4をＳｉＨＣｌ3の代わりに用いてもよく、特にＳｉＨ4を用いると半導体装置の特性が更に良くなることが判明している。
【００３３】
次に、第二実施形態を説明する。この第二実施形態では、ＭＣＺ法によるＳｉ結晶の成長速度を０．５ｍｍ分-1に設定して、酸素濃度が１×１０18原子ｃｍ-3であり、＜１００＞面をミラー表面とし、抵抗率が２０Ωｃｍ程度であるＳｉ基板を作成した。そして、このＳｉ基板に、膜厚が２０ｎｍのＳｉＯ2膜から成るゲート絶縁膜とＡｌ膜から成るゲート電極とを有するＭＯＳキャパシタと、ＣＣＤ撮像装置とを形成した。
【００３４】
この第二実施形態で製造したＳｉ基板を、従来例で製造したＳｉ基板と比較すると、ＭＯＳキャパシタのＳｉＯ2膜耐圧の良品率は４倍程度に改善されており、ＣＣＤ撮像装置の白傷欠陥の数も１／５以下に改善されている。なお、この第二実施形態ではＭＣＺ法でＳｉ結晶を成長させたが、ＣＺ法でも同様の効果を期待することができる。
【００３５】
図５は、第二実施形態におけるＳｉ基板の酸素濃度を更に種々に変化させて得た、Ｓｉ基板の酸素濃度と、このＳｉ基板に形成したＣＣＤ撮像装置の白傷欠陥の数との関係を示している。この図５から、酸素濃度が８×１０17原子ｃｍ-3以上で白傷欠陥の数が低めに安定していることが分かる。これは、ＣＣＤ撮像装置の形成工程で自然に導入されるＩＧ効果によって不純物や結晶欠陥がゲッタリングされたためではないかと推測される。
【００３６】
図６は、Ｓｉ基板の酸素濃度を９×１０17原子ｃｍ-3に固定した状態でＳｉ結晶の成長速度を種々に変化させて得た、Ｓｉ結晶の成長速度と、このＳｉ基板に形成したＭＯＳキャパシタのＳｉＯ2膜耐圧の良品率及びＣＣＤ撮像装置の白傷欠陥の数との関係を示している。この図６から、成長速度が１ｍｍ分-1以下であればＳｉＯ2膜耐圧の良品率も白傷欠陥の数も良好であることが分かる。これは、成長速度が遅いために、結晶成長時に導入される点欠陥やそのクラスタ等が少ないためではないかと推測される。
【００３７】
従って、このＳｉ基板にＣＣＤ撮像装置を形成すると、白傷欠陥が少ないのみならず、ゲート絶縁膜の耐圧劣化に起因する転送不良等も少ない。なお、Ｓｉ結晶の成長速度としては、従来は、生産性の観点等から、１．５ｍｍ分-1程度が一般的に採用されていた。
【図面の簡単な説明】
【００３８】
【図１】本願の発明の第一実施形態を工程順に示す側断面図である。
【図２】半導体基板の種類と発生寿命との関係を示すグラフである。
【図３】半導体基板の種類と白傷欠陥の数との関係を示すグラフである。
【図４】炭素のドーズ量と白傷欠陥の数との関係を示すグラフである。
【図５】Ｓｉ基板の酸素濃度と白傷欠陥の数との関係を示すグラフである。
【図６】Ｓｉ結晶の成長速度とＳｉＯ2膜耐圧の良品率及び白傷欠陥の数との関係を示すグラフである。
【符号の説明】
【００３９】
１１…ＣＺ基板、１２…ミラー表面、１４…炭素、１６…Ｓｉエピタキシャル層、１７…エピタキシャル基板
【技術分野】
【０００１】
本願の発明は、固体撮像装置等の半導体装置を形成するための半導体基板の製造方法に関するものである。
【背景技術】
【０００２】
半導体装置を形成するための半導体基板としては、ＣＺ法で成長させたＣＺ基板や、ＭＣＺ法で成長させたＭＣＺ基板や、これらのＣＺ基板やＭＣＺ基板の表面にエピタキシャル層を形成したエピタキシャル基板等が従来から用いられている。
【０００３】
一方、半導体装置の形成工程は現在ではクラス１００以下の超クリーンルーム内で行われているが、ガス、水や半導体製造装置等からの不純物による半導体基板の汚染を完全には避けることができない。しかも、半導体基板の表面にエピタキシャル層を形成する工程で半導体基板に導入される不純物の量は、半導体装置の形成工程で導入される不純物の量よりも更に多い。
【０００４】
不純物や結晶欠陥が半導体基板の素子活性領域に存在していると、半導体装置の品質及び特性が著しく劣化する。また、不純物や結晶欠陥が半導体基板に存在していると、α線等の放射線による照射損傷を半導体基板が受け易く、この損傷によって半導体装置の品質及び特性が更に劣化する。
【０００５】
そこで、これらの不純物や結晶欠陥を素子活性領域から除去するために、イントリンシックゲッタリング（ＩＧ）やエクストリンシックゲッタリング（ＥＧ）が従来から行われている。図２、３は、これらの処理を施したエピタキシャル基板等に形成した半導体装置の特性を示している。
【０００６】
これらの図２、３の結果を得るために、まず、ゲッタリングを行っていないＣＺ基板と、ＥＧを行ったＣＺ基板と、ＩＧを行ったＣＺ基板とに、同時にエピタキシャル層を形成した。この場合のＥＧは、６２０℃の温度のＣＶＤ法で膜厚が１．５μｍの多結晶Ｓｉ膜をＣＺ基板の裏面に形成して行った。また、ＩＧは、１１００℃、１．５時間の熱処理と、６５０℃、１０時間の熱処理と、１０５０℃、２時間の熱処理とを順次に加え、酸素の析出でＣＺ基板の内部に結晶欠陥を発生させて行った。
【０００７】
そして、これらのエピタキシャル基板に、膜厚が２０ｎｍのＳｉＯ2膜から成るゲート絶縁膜とＡｌ膜から成るゲート電極とを有するＭＯＳキャパシタと、ＣＣＤ撮像装置とを形成した。図２は、このＭＯＳキャパシタを用いたＣ−ｔ法で求めた発生寿命を、ＣＺ基板における測定値を１として規格化した値として示している。図３は、ＣＣＤ撮像装置の白傷欠陥の数を、ＭＣＺ基板における測定値を１として規格化した値として示している。なお、この白傷欠陥は、不純物等に起因する暗電流に相当している。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところが、これらの図２、３から明らかな様に、エピタキシャル基板では、ＥＧやＩＧを行っても、発生寿命はＣＺ基板と大差がなく、白傷欠陥の数に至ってはＭＣＺ基板程度にまでも低減させることができていない。一方、ＣＺ基板やＭＣＺ基板でも、基板のみならず基板の表面に形成したゲート絶縁膜にも欠陥が存在しており、ゲート絶縁膜の耐圧劣化に起因する電流リークや界面準位の増大によって、ＣＣＤ撮像装置における転送不良等が生じている。
【課題を解決するための手段】
【０００９】
請求項１の半導体基板の製造方法は、半導体基板の表面に酸化膜を形成する工程と、前記表面を前記酸化膜が覆っている状態で前記半導体基板に炭素を５×１０13〜５×１０15ｃｍ-2のドーズ量でイオン注入する工程と、前記表面を前記酸化膜が覆っている状態で前記イオン注入後に前記半導体基板をアニールする工程と、前記アニール後に前記表面上にエピタキシャル層を形成する工程とを有する。このため、不純物及び結晶欠陥を炭素によって強力にゲッタリングすることができる半導体基板を製造することができる。
【００１０】
しかも、イオン注入される炭素のチャネリングとイオン注入時の半導体基板の表面のスパッタリングとが防止されて、炭素によるゲッタリング能力が強力で且つエピタキシャル層形成前の半導体基板の表面がスパッタリングされていない半導体基板を製造することができる。
【００１１】
請求項２の半導体基板の製造方法は、前記アニール後で且つ前記エピタキシャル層の形成前に前記酸化膜を除去する。このため、酸化膜がエピタキシャル層の形成の障害になることはない。
【発明の効果】
【００１２】
請求項１の半導体基板の製造方法では、不純物及び結晶欠陥を炭素によって強力にゲッタリングすることができる半導体基板を製造することができるので、品質及び特性の優れた半導体装置の形成が可能な半導体基板を製造することができる。
【００１３】
しかも、炭素によるゲッタリング能力が強力で且つエピタキシャル層形成前の半導体基板の表面がスパッタリングされていない半導体基板を製造することができるので、品質及び特性の優れた半導体装置の形成が可能な半導体基板を製造することができる。
【００１４】
請求項２の半導体基板の製造方法では、酸化膜がエピタキシャル層の形成の障害になることはないので、品質及び特性の優れた半導体装置の形成が可能な半導体基板を製造することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本願の発明の第一及び第二実施形態を、図１〜６を参照しながら説明する。図１が、第一実施形態を示している。この第一実施形態では、図１（ａ）に示す様に、ＣＺ法で成長させたＳｉ基板であるＣＺ基板１１を準備する。このＣＺ基板１１では、＜１００＞面をミラー表面１２としてあり、抵抗率が１〜１０Ωｃｍであり、酸素濃度が１．５×１０18原子ｃｍ-3である。そして、このＣＺ基板１１を、まずＮＨ4ＯＨ／Ｈ2Ｏ2水溶液で洗浄し、更にＨＣｌ／Ｈ2Ｏ2水溶液で洗浄する。
【００１６】
次に、１０００℃の温度でドライ酸化を行って、図１（ｂ）に示す様に、膜厚が２０ｎｍ程度のＳｉＯ2膜１３をミラー表面１２に形成する。そして、ＳｉＯ2膜１３を介してミラー表面１２から、８００ｋｅＶの加速エネルギ及び１×１０14ｃｍ-2のドーズ量で、炭素１４をＣＺ基板１１にイオン注入する。このときの炭素１４の、投影飛程距離は１．３μｍ程度であり、ピーク濃度は１×１０18原子ｃｍ-3程度である。
【００１７】
次に、Ｎ2雰囲気中で１０００℃、１０分間のアニールを施す。この結果、図１（ｃ）に示す様に、ＣＺ基板１１のミラー表面１２よりも深い位置にピーク濃度を有する炭素注入領域１５が形成される。この炭素注入領域１５中における炭素１４のピーク濃度は、１×１０16原子ｃｍ-3以上であればよい。
【００１８】
その後、ＨＦ／ＮＨ4Ｆ水溶液でＳｉＯ2膜１３を除去する。そして、ＳｉＨＣｌ3ガスを用いて、１１５０℃程度の温度で、抵抗率が２０〜３０Ωｃｍ程度のＳｉエピタキシャル層１６を、ミラー表面１２上に１０μｍ程度の厚さに成長させて、エピタキシャル基板１７を完成させる。
【００１９】
なお、炭素注入領域１５中における炭素１４のピーク濃度の位置をミラー表面１２よりも深い位置にするのは、ピーク濃度の位置をミラー表面１２にすると、ミラー表面１２の結晶性が劣化して、このミラー表面１２上に成長させるＳｉエピタキシャル層１６の結晶性も劣化するからである。また、炭素１４のイオン注入後にＮ2雰囲気中でアニールを行うのは、後にミラー表面１２上にＳｉエピタキシャル層１６を成長させるので、イオン注入で非晶質化されたミラー表面１２の近傍部における結晶性を回復させるためである。
【００２０】
更に、ミラー表面１２にＳｉＯ2膜１３を形成するのは、炭素１４をイオン注入する際に、チャネリングが発生するのを防止すると共に、ミラー表面１２がスパッタリングされるのを防止するためである。但し、ＳｉＯ2膜１３とＮ2雰囲気中でのアニールとは、炭素１４をイオン注入する際の加速エネルギやドーズ量によっては、必ずしも必要ではない。
【００２１】
図２、３には、この第一実施形態のエピタキシャル基板１７を用いて測定した値も示されている。なお、図２、３に示されている従来例のエピタキシャル基板を形成するためのＣＺ基板と、この第一実施形態のエピタキシャル基板１７を形成するためのＣＺ基板１１とは、同じ仕様である。これらの図２、３から明らかな様に、発生寿命はＣＺ基板の１．４倍程度に改善されており、白傷欠陥の数はＭＣＺ基板の１／２程度に改善されている。つまり、エピタキシャル基板１７では、半導体装置を形成した後でもゲッタリング能力が有効に機能している。
【００２２】
なお、以上の第一実施形態では、８００ｋｅＶの加速エネルギ及び１×１０14ｃｍ-2のドーズ量で炭素１４をＣＺ基板１１にイオン注入しているが、図４は、これらの条件のうちでドーズ量のみを種々に変化させて得た、炭素１４のドーズ量と、エピタキシャル基板１７に形成したＣＣＤ撮像装置の白傷欠陥の数との関係を示している。
【００２３】
図４も、図３と同様に、ＭＣＺ基板に形成したＣＣＤ撮像装置の白傷欠陥の数を１として規格化した値を示している。但し、図３が対数グラフであるのに対して、図４は線型グラフである。この図４から、炭素１４をイオン注入しさえすればＭＣＺ基板よりも白傷欠陥の数が少なくなるが、ドーズ量が５×１０13ｃｍ-2以上の場合に白傷欠陥の数が特に少なくて炭素１４のイオン注入によるゲッタリング効果が大きいことが分かる。
【００２４】
但し、炭素１４のドーズ量が５×１０15ｃｍ-2を超えると、ＣＺ基板１１のミラー表面１２の結晶性が劣化して、このミラー表面１２上に成長させるＳｉエピタキシャル層１６の結晶性も劣化する。従って、炭素１４のドーズ量としては、５×１０13〜５×１０15ｃｍ-2の範囲が好ましい。
【００２５】
また、上述の第一実施形態では、８００ｋｅＶの加速エネルギで炭素１４をイオン注入しているが、この加速エネルギを４００ｋｅＶにしても、炭素１４のイオン注入によるゲッタリング効果は８００ｋｅＶの場合と同じであり、２００ｋｅＶにしても、ゲッタリング効果はやはり８００ｋｅＶの場合と同じであると考えられる。
【００２６】
従って、炭素１４を低エネルギでイオン注入する様にすれば、一般に用いられている高電流イオン注入装置を使用することができ、且つＣ2+に比べて約１０倍の電流を得ることができるＣ+を使用することができるので、スループットを約１０倍に向上させることができる。
【００２７】
なお、加速エネルギを４００ｋｅＶ及び２００ｋｅＶにした場合の炭素１４の投影飛程距離は、夫々０．７５μｍ程度及び０．４０μｍ程度であり、何れの場合も、８００ｋｅＶの場合と同様に、ＣＺ基板１１のミラー表面１２よりも深い位置にピーク濃度を有する炭素注入領域１５を形成することができる。
【００２８】
また、上述の第一実施形態では、ＣＺ基板１１のミラー表面１２上にＳｉエピタキシャル層１６を一時に成長させているが、エピタキシャル成長温度でＳｉエピタキシャル層１６を所定の膜厚まで成長させてから一旦エピタキシャル成長温度の１／２以下の温度まで冷却するという一連の工程を２回以上繰り返すことによって、所望の膜厚のＳｉエピタキシャル層１６を形成してもよい。
【００２９】
この様にすると、Ｓｉエピタキシャル層１６の形成に際して２回以上の熱履歴が加えられるので、炭素１４のイオン注入によってＣＺ基板１１に形成された結晶欠陥が更に成長し、エピタキシャル基板１７のゲッタリング能力が更に高くなる。
【００３０】
また、上述の第一実施形態では、エピタキシャル基板１７のゲッタリング能力を高めるために、炭素１４のイオン注入のみを行っているが、ＣＺ基板１１の裏面に多結晶Ｓｉ膜やリンガラス膜を形成すること等によって行うＥＧを併用すると、ゲッタリング能力を更に高めることができる。
【００３１】
また、上述の第一実施形態では、Ｓｉ基板であるＣＺ基板１１に炭素１４のみをイオン注入しているが、ＩＶ族元素であるＧｅ、Ｓｎ、Ｐｂ等を炭素１４の代わりにイオン注入してもよく、ＩＶ族以外の元素を炭素１４等のＩＶ族元素と同時にイオン注入してもよい。また、この第一実施形態では、Ｓｉ基板であるＣＺ基板１１を用いているが、ＭＣＺ基板を用いてもよく、Ｓｉ基板以外の基板を用いてもよい。Ｓｉ基板以外の基板を用いる場合は、基板を形成している元素とは異なるがこの元素と同族で電気的に中性な元素を少なくともイオン注入する。
【００３２】
また、上述の第一実施形態では、ＳｉＨＣｌ3を用いてＳｉエピタキシャル層１６を成長させているが、ＳｉＣｌ4、ＳｉＨ2Ｃｌ2、ＳｉＨ3ＣｌまたはＳｉＨ4をＳｉＨＣｌ3の代わりに用いてもよく、特にＳｉＨ4を用いると半導体装置の特性が更に良くなることが判明している。
【００３３】
次に、第二実施形態を説明する。この第二実施形態では、ＭＣＺ法によるＳｉ結晶の成長速度を０．５ｍｍ分-1に設定して、酸素濃度が１×１０18原子ｃｍ-3であり、＜１００＞面をミラー表面とし、抵抗率が２０Ωｃｍ程度であるＳｉ基板を作成した。そして、このＳｉ基板に、膜厚が２０ｎｍのＳｉＯ2膜から成るゲート絶縁膜とＡｌ膜から成るゲート電極とを有するＭＯＳキャパシタと、ＣＣＤ撮像装置とを形成した。
【００３４】
この第二実施形態で製造したＳｉ基板を、従来例で製造したＳｉ基板と比較すると、ＭＯＳキャパシタのＳｉＯ2膜耐圧の良品率は４倍程度に改善されており、ＣＣＤ撮像装置の白傷欠陥の数も１／５以下に改善されている。なお、この第二実施形態ではＭＣＺ法でＳｉ結晶を成長させたが、ＣＺ法でも同様の効果を期待することができる。
【００３５】
図５は、第二実施形態におけるＳｉ基板の酸素濃度を更に種々に変化させて得た、Ｓｉ基板の酸素濃度と、このＳｉ基板に形成したＣＣＤ撮像装置の白傷欠陥の数との関係を示している。この図５から、酸素濃度が８×１０17原子ｃｍ-3以上で白傷欠陥の数が低めに安定していることが分かる。これは、ＣＣＤ撮像装置の形成工程で自然に導入されるＩＧ効果によって不純物や結晶欠陥がゲッタリングされたためではないかと推測される。
【００３６】
図６は、Ｓｉ基板の酸素濃度を９×１０17原子ｃｍ-3に固定した状態でＳｉ結晶の成長速度を種々に変化させて得た、Ｓｉ結晶の成長速度と、このＳｉ基板に形成したＭＯＳキャパシタのＳｉＯ2膜耐圧の良品率及びＣＣＤ撮像装置の白傷欠陥の数との関係を示している。この図６から、成長速度が１ｍｍ分-1以下であればＳｉＯ2膜耐圧の良品率も白傷欠陥の数も良好であることが分かる。これは、成長速度が遅いために、結晶成長時に導入される点欠陥やそのクラスタ等が少ないためではないかと推測される。
【００３７】
従って、このＳｉ基板にＣＣＤ撮像装置を形成すると、白傷欠陥が少ないのみならず、ゲート絶縁膜の耐圧劣化に起因する転送不良等も少ない。なお、Ｓｉ結晶の成長速度としては、従来は、生産性の観点等から、１．５ｍｍ分-1程度が一般的に採用されていた。
【図面の簡単な説明】
【００３８】
【図１】本願の発明の第一実施形態を工程順に示す側断面図である。
【図２】半導体基板の種類と発生寿命との関係を示すグラフである。
【図３】半導体基板の種類と白傷欠陥の数との関係を示すグラフである。
【図４】炭素のドーズ量と白傷欠陥の数との関係を示すグラフである。
【図５】Ｓｉ基板の酸素濃度と白傷欠陥の数との関係を示すグラフである。
【図６】Ｓｉ結晶の成長速度とＳｉＯ2膜耐圧の良品率及び白傷欠陥の数との関係を示すグラフである。
【符号の説明】
【００３９】
１１…ＣＺ基板、１２…ミラー表面、１４…炭素、１６…Ｓｉエピタキシャル層、１７…エピタキシャル基板
【特許請求の範囲】
【請求項１】
半導体基板の表面に酸化膜を形成する工程と、
前記表面を前記酸化膜が覆っている状態で前記半導体基板に炭素を５×１０13〜５×１０15ｃｍ-2のドーズ量でイオン注入する工程と、
前記表面を前記酸化膜が覆っている状態で前記イオン注入後に前記半導体基板をアニールする工程と、
前記アニール後に前記表面上にエピタキシャル層を形成する工程と
を有することを特徴とする半導体基板の製造方法。
【請求項２】
前記アニール後で且つ前記エピタキシャル層の形成前に前記酸化膜を除去することを特徴とする請求項１に記載の半導体基板の製造方法。
【請求項１】
半導体基板の表面に酸化膜を形成する工程と、
前記表面を前記酸化膜が覆っている状態で前記半導体基板に炭素を５×１０13〜５×１０15ｃｍ-2のドーズ量でイオン注入する工程と、
前記表面を前記酸化膜が覆っている状態で前記イオン注入後に前記半導体基板をアニールする工程と、
前記アニール後に前記表面上にエピタキシャル層を形成する工程と
を有することを特徴とする半導体基板の製造方法。
【請求項２】
前記アニール後で且つ前記エピタキシャル層の形成前に前記酸化膜を除去することを特徴とする請求項１に記載の半導体基板の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００８−１０９１４３（Ｐ２００８−１０９１４３Ａ）
【公開日】平成２０年５月８日（２００８．５．８）
【国際特許分類】
【出願番号】特願２００７−２８０３０１（Ｐ２００７−２８０３０１）
【出願日】平成１９年１０月２９日（２００７．１０．２９）
【分割の表示】特願２００２−１８３３８３（Ｐ２００２−１８３３８３）の分割
【原出願日】平成６年１月２５日（１９９４．１．２５）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２０年５月８日（２００８．５．８）
【国際特許分類】
【出願日】平成１９年１０月２９日（２００７．１０．２９）
【分割の表示】特願２００２−１８３３８３（Ｐ２００２−１８３３８３）の分割
【原出願日】平成６年１月２５日（１９９４．１．２５）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]