半導体装置
【課題】金属薄膜抵抗体を含む集積回路を備えた半導体装置において、レーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減する。
【解決手段】半導体基板１上に形成された下層側絶縁膜５と、下層側絶縁膜５上に形成された金属配線パターン１１と、下層側絶縁膜５上及び金属配線パターン１１上に形成された、少なくとも最上層にリン又はリン及びボロンが導入されたシリコン酸化膜１５ｂをもつ下地絶縁膜１５と、金属配線パターン１１上の下地絶縁膜１５に形成された接続孔１７を備え、金属薄膜抵抗体２１は下地絶縁膜１５上から接続孔１７内にわたって形成されて接続孔１７内で金属配線パターン１１と電気的に接続されている。
【解決手段】半導体基板１上に形成された下層側絶縁膜５と、下層側絶縁膜５上に形成された金属配線パターン１１と、下層側絶縁膜５上及び金属配線パターン１１上に形成された、少なくとも最上層にリン又はリン及びボロンが導入されたシリコン酸化膜１５ｂをもつ下地絶縁膜１５と、金属配線パターン１１上の下地絶縁膜１５に形成された接続孔１７を備え、金属薄膜抵抗体２１は下地絶縁膜１５上から接続孔１７内にわたって形成されて接続孔１７内で金属配線パターン１１と電気的に接続されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、金属薄膜抵抗体を含む集積回路を備えた半導体装置に関するものである。
【背景技術】
【０００２】
アナログ集積回路において、抵抗素子は重要な素子として多用されている。近年、抵抗素子の中でも金属薄膜からなる抵抗体（金属薄膜抵抗体と称す）がその抵抗値の温度依存性（以下ＴＣＲという）の低さから注目を集めている。金属薄膜抵抗体の材料としては、例えばクロムシリコン（ＣｒＳｉ）やニッケルクロム（ＮｉＣｒ）、窒化タンタル（ＴａＮ）、クロムシリサイド（ＣｒＳｉ2）、窒化クロムシリサイド（ＣｒＳｉＮ）、クロムシリコンオキシ（ＣｒＳｉ０）などが用いられる。
金属薄膜抵抗体を備えた半導体装置において、高集積化の要求を満たすために、より高いシート抵抗を目指し、１０００Å（オングストローム）以下という薄い膜厚で金属薄膜抵抗体を形成することが多い。
【０００３】
従来、金属薄膜抵抗体の電気的接続をとる方法として、以下のような方法がある。
１）金属薄膜抵抗体に直接金属配線を接続する方法（例えば特許文献１参照。）。
２）金属薄膜抵抗体を形成した後、層間絶縁膜を形成し、その層間絶縁膜に接続孔を形成し、接続孔を介して金属配線を接続する方法（例えば特許文献２及び特許文献３参照。）。
３）金属薄膜抵抗体層上にバリヤ膜を形成し、そのバリヤ膜に金属配線を接続する方法（例えば特許文献４及び特許文献５参照。）。
４）絶縁膜に形成された接続孔内に電極を形成し、上記絶縁膜上に抵抗体膜を形成した後、上記抵抗体膜を上記電極に接続するようにドライエッチングして抵抗体のパターンを形成する方法（例えば特許文献１参照。）。
【０００４】
上記１）〜４）の金属薄膜抵抗体の電気的接続をとる方法を以下に示す。
図３７を参照して、１）金属薄膜抵抗体上に直接金属配線を形成する方法を説明する。
素子分離酸化膜３及びトランジスタ素子等（図示は省略）の形成が完了したウェハ状のシリコン基板１上に第１層目層間絶縁膜５を形成し、第１層目層間絶縁膜５上に金属薄膜抵抗体１０１を形成する。金属薄膜抵抗体１０１上を含む第１層目層間絶縁膜５上全面に配線用金属膜を形成し、その配線用金属膜をウェットエッチング技術によりパターニングして第１層目金属配線パターン１０３を形成する。
一般的な半導体装置の製造工程では、配線用金属膜のエッチング処理にはドライエッチング技術が用いられるが、配線用金属膜の直下に膜厚が薄い金属薄膜抵抗体１０１が存在する状況下では、オーバーエッチングにより金属薄膜抵抗体１０１をエッチングしてしまうため、ドライエッチング技術を使用することができない。したがって、配線用金属膜をウェットエッチング技術によってパターニングして第１層目金属配線パターン１０３を形成する必要がある。
【０００５】
図３８を参照して、２）金属薄膜抵抗体を形成した後、層間絶縁膜を形成し、その層間絶縁膜に接続孔を形成し、接続孔を介して金属配線を接続する方法について説明する。
シリコン基板１上に素子分離酸化膜３、第１層目層間絶縁膜５及び金属薄膜抵抗体１０１を形成した後、金属薄膜抵抗体１０１上を含む第１層目層間絶縁膜５上に、金属配線との層間絶縁膜となるＣＶＤ（chemical vapor deposition）酸化膜１０５を形成する。ＣＶＤ酸化膜１０５上に、金属薄膜抵抗体１０１の両端部に対応して開口部をもつ、金属配線接続用の接続孔を形成するためのレジストパターンを形成し、ウェットエッチング技術により、そのレジストパターンをマスクにしてＣＶＤ酸化膜１０５を選択的に除去して接続孔１０７を形成する。レジストパターン除去後、接続孔１０７内を含むＣＶＤ酸化膜１０５上に、ＡｌＳｉＣｕ膜からなる配線用金属膜を形成し、その配線用金属膜をパターニングして第１層目金属配線パターン１０９を形成する。
一般的な半導体装置の製造工程では、接続孔１０７の形成にはドライエッチング技術が用いられるが、金属薄膜抵抗体１０１が１０００Åより薄い場合には、接続孔１０７が金属薄膜抵抗体１０１を突き抜けるのを防止するのは困難であり、ウェットエッチング技術により接続孔１０７を形成する必要がある。
【０００６】
図３９を参照して、３）金属薄膜抵抗体層上にバリヤ膜を形成し、そのバリヤ膜に金属配線を接続する方法を説明する。
シリコン基板１上に素子分離酸化膜３、第１層目層間絶縁膜５及び金属薄膜抵抗体１０１を形成した後、金属薄膜抵抗体１０１上を含む第１層目層間絶縁膜５上に、金属配線とのバリヤ膜となるＴｉＷ等の高融点金属膜を形成し、さらにその上に配線用金属膜を形成し、その配線用金属膜をドライエッチング技術によりパターニングして第１層目金属配線パターン１１１を形成する。このとき、配線用金属膜下には上記高融点金属膜が形成されているので、ドライエッチング技術を用いても金属薄膜抵抗体１０１がエッチングされることはない。その後、ウェットエッチング技術により第１層目金属配線パターン１１１をマスクにして上記高融点金属膜を選択的に除去して高融点金属膜パターン１１３を形成する。ここで、金属薄膜抵抗体１０１の直上に上記高融点金属膜があるので、ドライエッチング技術による上記高融点金属膜のパターニングは困難である。
【０００７】
図４０を参照して、４）絶縁膜に形成された接続孔内に電極を形成し、上記絶縁膜上に抵抗体膜を形成した後、これを上記電極に接続するようにドライエッチングして抵抗体のパターンを形成する方法を説明する。ここでは接続孔下に設けられた金属配線パターンの上層に金属配線パターンをさらに形成する場合について説明する。
シリコン基板１上に第１層目層間絶縁膜５を形成し後、第１層目層間絶縁膜５上に第１層目金属配線パターン１１５を形成する。第１層目層間絶縁膜５上に絶縁膜１１７を形成した後、金属薄膜抵抗体の両端部に対応して配置された第１層目金属配線パターン１１５上の絶縁膜１１７に第１接続孔１１９を形成し、第１接続孔１１９に導電性材料を埋め込んで導電性プラグ（電極）１２１を形成する。このとき、第１層目金属配線パターン１１５と、後工程で形成される第２層目金属配線パターンを電気的に接続するための接続孔は形成されていない。次に、絶縁膜１１７上全面に金属薄膜抵抗体用の金属薄膜を形成し、その金属薄膜をパターニングして導電性プラグ１２１上及び絶縁膜１１７上に金属薄膜抵抗体１０１を形成する。
【０００８】
絶縁膜１１７上全面に、後工程で形成される第２層目金属配線パターンをドライエッチング技術によりパターニングする際に金属薄膜抵抗体１０１がエッチングされるのを防止するための絶縁膜１２３を形成する。金属薄膜抵抗体１０１の形成領域とは異なる領域で第２層目金属配線パターンと電気的接続を取るために配置された第１層目金属配線パターン１１５上の絶縁膜１１７及び１２３に第２接続孔１２５を形成し、第２接続孔１２５に導電性材料を埋め込んで第２導電性プラグ１２７を形成する。第２導電性プラグ１２７の形成領域を含んで絶縁膜１２３上に第２層目金属配線パターン用の金属膜を形成し、その金属膜を写真製版技術及びドライエッチング技術にてパターニングして、第２導電性プラグ１２７上及び絶縁膜１２３上に第２層目金属配線パターン１２９を形成する。
【０００９】
また、金属薄膜抵抗体ではないが、最上層配線電極上に絶縁膜を介して形成され、かつその最上層配線電極と結線されている抵抗体を備えた半導体集積回路装置が開示されている（例えば特許文献６参照。）。
図４１を参照して、このような構造を金属薄膜抵抗体に適用した場合について説明する。
【００１０】
素子分離酸化膜３が形成されたシリコン基板１上に第１層目層間絶縁膜５を形成し、第１層目層間絶縁膜５上に第１層目金属配線パターン１１５を形成した後、第１層目金属配線パターン１１５上を含む第１層目層間絶縁膜５上全面に下地絶縁膜１３１を形成する。写真製版技術及びドライエッチング技術により、第１層目金属配線パターン１１５上の下地絶縁膜１３１に接続孔１３３を形成する。接続孔１３３の形成領域を含んで下地絶縁膜１３１上全面に金属薄膜抵抗体を形成するための金属薄膜を形成し、その金属薄膜を所定の形状にパターニングして金属薄膜抵抗体１０１を形成する。
【００１１】
また、金属薄膜抵抗体を備えた半導体装置として、半導体集積回路の絶縁膜上に金属薄膜抵抗を搭載する集積回路であって、金属薄膜抵抗の電極部分における金属薄膜抵抗と金属配線との接触が、金属配線の端部の端面及び上面の少なくとも一部分においてなされるよう構成されたものが開示されている（例えば特許文献７参照。）。
【００１２】
図４２を参照して、金属配線の端部の端面及び上面の少なくとも一部分において金属薄膜抵抗と金属配線との接触をとる方法について説明する。
素子分離酸化膜３が形成されたシリコン基板１上に第１層目層間絶縁膜５を形成し、第１層目層間絶縁膜５上に第１層目金属配線パターン１１５を形成し、第１層目金属配線パターン１１５上を含む第１層目層間絶縁膜５上全面にプラズマ窒化膜１３５を形成した後、プラズマ窒化膜１３５の一部分を取り除いて第１層目金属配線パターン１１５の端面及び上面の一部分を露出させる。その後、金属薄膜抵抗体用の金属薄膜を蒸着し、その金属薄膜をパターニングして金属薄膜抵抗体１０１を形成する。
【００１３】
また、半導体装置にあっては、物理的な装置完成後に性能の調整等のために、ヒューズ素子や抵抗素子にレーザ光を照射して切断又は変質させるレーザトリミング処理が行なわれる（例えば特許文献８参照。）。
しかし、レーザトリミング処理の実施時にレーザ光が酸化シリコン膜などの絶縁膜を透過して半導体基板、例えばシリコン基板に照射されると、レーザ光が照射された絶縁膜やシリコン基板が損傷し、半導体装置の信頼性が低下するという問題があった。また、半導体装置の性能を測定しながらトリミングを行なうトリミング処理（オンライントリミングと称す）において、レーザ光がシリコン基板に照射されることにより、シリコン基板に電子正孔対が発生する。このような電子正孔対は性能測定時のノイズとなり、正しく測定できず、高精度なトリミング処理ができないという問題もあった。
【００１４】
このような不具合を低減すべく、抵抗素子の周囲にレーザ光の透過を阻止する被膜を配置する方法（例えば特許文献９参照。）や、ポリシリコンからなるヒューズとシリコン基板の間にポリシリコン、高融点金属又は高融点金属シリサイドにより形成したレーザ光遮蔽体を配置する方法（例えば特許文献１０参照。）がある。
【００１５】
また、特許文献１１には、金属薄膜抵抗体の下層と上層を所定の膜厚のシリコン酸化膜で形成することにより、レーザトリミング処理の際に金属薄膜抵抗体に吸収される実際のエネルギーを安定させる方法が開示されている。特許文献１１では、金属薄膜抵抗体の下層と上層のシリコン酸化膜として、シリコン酸化膜（ＳｉＯ2）、ＰＳＧ（phospho silicate glass）膜、ＢＰＳＧ（Borophospho silicate grass）膜が挙げられている。
【００１６】
【特許文献１】特開２００２−１２４６３９号公報
【特許文献２】特開２００２−２６１２３７号公報
【特許文献３】特許第２６９９５５９号公報
【特許文献４】特許第２９３２９４０号公報
【特許文献５】特許第３１８５６７７号公報
【特許文献６】特開昭５８−１４８４４３号公報
【特許文献７】特開昭６１−１００９５６号公報
【特許文献８】特開平８−１２４７２９号公報
【特許文献９】特開昭５６−５８２５６号公報
【特許文献１０】特開昭５８−１７０号公報
【特許文献１１】特許第２５３６３０３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
例えば、金属薄膜抵抗体の下地絶縁膜としてＮＳＧ（non-doped silicate glass）膜を用いた場合、金属薄膜抵抗体に対してレーザトリミング処理を行なう際、金属薄膜抵抗体が下地絶縁膜に拡散しにくいため、レーザパワーを高くする必要があり、例えば金属薄膜抵抗体上に形成されているパッシベーション膜や、金属薄膜抵抗体下の素子やシリコン基板など、金属薄膜抵抗体の周辺領域へのダメージが入り易いという問題があった。
本発明は、金属薄膜抵抗体を含む集積回路を備えた半導体装置において、レーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することを目的とするものである。
【課題を解決するための手段】
【００１８】
本発明の半導体装置は金属薄膜抵抗体を含む集積回路を備えた半導体装置であって、第１態様は、半導体基板上に他の層を介して形成された下層側絶縁膜（単に下地膜とも称す）と、上記下層側絶縁膜上に形成された金属配線パターンと、上記下層側絶縁膜上及び上記金属配線パターン上に形成された、少なくとも最上層にリン又はリン及びボロンが導入されたシリコン酸化膜をもつ下地絶縁膜と、上記金属配線パターン上の上記下地絶縁膜に形成された接続孔を備え、上記金属薄膜抵抗体は上記下地絶縁膜上から上記接続孔内にわたって形成されて上記接続孔内で上記金属配線パターンと電気的に接続されているものである。
本願特許請求の範囲及び本明細書において、金属薄膜抵抗体の下地膜である下地絶縁膜は単層のリン又はリン及びボロンが導入されたシリコン酸化膜であってもよいし、最上層にリン又はリン及びボロンが導入されたシリコン酸化膜をもつ複数層の絶縁膜からなる積層膜であってもよい。
リンが導入されたシリコン酸化膜（ＰＳＧ膜）並びに、リン及びボロンが導入されたシリコン酸化膜（ＢＰＳＧ膜）は、ＮＳＧ膜に比べて原子密度が低く、融点も低い。
【００１９】
ところで、金属薄膜抵抗体の電気的接続をとる方法に関して、図３７を参照して説明した上記１）の方法では、上述のように、金属薄膜抵抗体１０１上に直接第１層目金属配線パターン１０３を形成しているが、第１層目金属配線パターン１０３用の金属膜のパターニングをドライエッチング技術によっては行なうことができず、微細パターンの形成が困難であり、回路の高集積化の妨げになるという問題があった。
また、金属薄膜抵抗体１０１は一般的に酸化されやすく、金属薄膜抵抗体１０１の表面が酸化された状態で第１層目金属配線パターン１０３用の金属膜を形成しても、金属薄膜抵抗体１０１と第１層目金属配線パターン１０３の良好な電気的接続を得ることができないという問題があった。一般的な半導体装置の製造工程では、シリコン基板表面等の自然酸化膜をフッ酸水溶液で除去することにより金属配線との良好な電気的接続を得ることができるが、金属薄膜抵抗体１０１はフッ酸に少なからずエッチングされてしまうため、第１層目金属配線パターン１０３用の金属膜を形成する前にフッ酸による酸化膜除去処理を行なうと金属薄膜抵抗体１０１の抵抗値のバラツキを招く虞があった。
【００２０】
また、図３８を参照して説明した上記２）の方法では、金属薄膜抵抗体１０１の上に層間絶縁膜８５を形成することにより、第１層目金属配線パターン１０９用の金属膜のパターニングをドライエッチング技術により行なうことができる。
しかし、金属薄膜抵抗体１０１と第１層目金属配線パターン１０９を電気的に接続するための接続孔１０７の形成については、上述のように、ウェットエッチング技術により開口する必要があり、微細化による高集積化の妨げとなる。さらに、接続孔１０７を形成するためのウェットエッチング処理においてフッ酸水溶液を使用するが、フッ酸により金属薄膜抵抗体１０１がエッチングされてしまうのを防止するには、金属薄膜抵抗体１０１上にバリヤ膜を形成及びパターニングする工程を新規に追加する等の対策が必要であり、工程数が増加するという問題があった。
【００２１】
また、図３９を参照して説明した上記３）の方法では、第１層目金属配線パターン１１１用金属膜のエッチング処理をドライエッチング技術によって行なうことができ、さらに接続孔の形成も不要である。しかし、上述のように、金属薄膜抵抗体１０１の長さを実質的に決定する高融点金属膜パターン１１３を形成するための高融点金属膜のパターニングをウェットエッチング技術により行なう必要があるので、高融点金属膜パターン１１３は希望するエッチング領域よりも広くエッチングされてしまい、金属薄膜抵抗体１０１の実質的な長さがばらつき、結果的に抵抗値のバラツキを大きくしてしまうとともに、微細化が困難になるという問題があった。
さらに、高融点金属膜パターン１１３用の高融点金属膜の形成時には金属薄膜抵抗体１０１の表面は酸化されており、高融点金属膜パターン１１３との電気的接続を良好なものとするためには、フッ酸水溶液による金属薄膜抵抗体１０１表面の酸化膜除去が必要となるが、高融点金属膜パターン１１３を形成する前にフッ酸による酸化膜除去処理を行なうと金属薄膜抵抗体１０１の抵抗値がばらつく原因となる虞があった。
【００２２】
このように、図３７から図３９を参照して説明した上記方法１）から３）では、金属薄膜抵抗体の膜厚が薄いことに起因して、いずれかの工程でウェットエッチング処理が必要であり、微細化の妨げとなったり、抵抗値のバラツキを発生させる原因となったりしていた。
さらに、金属薄膜抵抗体が酸化されやすく、金属配線との良好な電気的接続を形成することが困難なので、金属薄膜抵抗体専用のバリヤ膜形成工程の追加や、フッ酸水溶液による表面酸化膜除去処理が必要であり、工程数が増加したり、抵抗値のバラツキを生む原因となったりしていた。
【００２３】
本発明の半導体装置の第１態様は、このような問題も解決することができるものである。
【００２４】
また、金属配線パターン上の絶縁膜に形成された接続孔内に金属薄膜抵抗体の一部分を形成する場合、図４１に示したように、接続孔１３３の内壁側面、特に接続孔１３３の底部側において金属薄膜抵抗体１０１のステップカバレージ（段差被覆性）が悪くなり、金属薄膜抵抗体１０１と第１層目金属配線パターン１１５との接触抵抗が大きくなるとともにばらつくという問題があった。
【００２５】
そこで、上記第１態様において、上記接続孔の少なくとも上端部がテーパー状に形成されており、かつ、成分に少なくとも上記金属配線パターン及び上記下地絶縁膜の材料ならびにＡｒを含んでいる逆スパッタリング残渣が上記接続孔の内壁に形成されているようにしてもよい。
このような逆スパッタリング残渣及び接続孔上端部のテーパー形状は、上記下地絶縁膜に接続孔を形成した後、Ａｒガスを用いた逆スパッタリング処理（以下Ａｒ逆スパッタリング処理と称す）を施すことにより形成することができる。
【００２６】
本発明の半導体装置の第２態様は、半導体基板上に他の層を介して形成された、少なくとも最上層にリン又はリン及びボロンが導入されたシリコン酸化膜をもつ下地絶縁膜と、上記下地絶縁膜上に形成された金属配線パターンと、上記金属配線パターンの側面に形成された絶縁性材料からなるサイドウォールを備え、上記金属薄膜抵抗体は上記下地絶縁膜上から上記サイドウォール表面を介して上記金属配線パターン上にわたって形成されているものである。
【００２７】
上記第２態様において、上記サイドウォールの上記下地絶縁膜側の表面に、成分に少なくとも上記サイドウォールの材料及びＡｒを含んでいる逆スパッタリング残渣が形成されているようにしてもよい。このような逆スパッタリング残渣は、金属配線パターン及びサイドウォールを形成した後に下地絶縁膜に対してＡｒ逆スパッタリング処理を施すことにより形成することができる。
【００２８】
上記第２態様において、上記金属薄膜抵抗体は上記金属配線パターンと交差して形成されているようにしてもよい。ここで、「金属薄膜抵抗体は金属配線パターンと交差して形成されている」とは、上記第２態様では、金属薄膜抵抗体の一部分が金属配線パターンの一側面側のサイドウォール上から、金属配線パターン上を介して、上記一側面とは反対側のサイドウォール上にわたって形成されていることを意味する。また、上記第３態様では、金属薄膜抵抗体の一部分が金属配線パターンの一側面近傍に形成された下地絶縁膜の表面から、金属配線パターン上を介して、上記一側面とは反対側の下地絶縁膜にわたって形成されていることを意味する。
【００２９】
上記第１態様及び上記第２態様において、上記金属配線パターンは、金属材料パターンと、上記金属材料パターンの少なくとも上面に形成された高融点金属膜により構成されている例を挙げることができる。
【００３０】
本発明の半導体装置の第３態様は、半導体基板上に他の層を介して形成された、少なくとも最上層にリン又はリン及びボロンが導入されたシリコン酸化膜をもつ下地絶縁膜と、上記下地絶縁膜に形成された第１接続孔及び第２接続孔と、上記第１接続孔内に形成された第１導電性プラグと、上記第１導電性プラグの形成と同時に上記第２接続孔内に形成された第２導電性プラグと、上記第２導電性プラグ上及び上記下地絶縁膜上に形成された金属配線パターンを備え、上記金属薄膜抵抗体は上記第１導電性プラグ上及び上記下地絶縁膜上にわたって形成されているものである。
【００３１】
さらに、上記第１導電性プラグ及び上記第２導電性プラグは上記第１接続孔及び上記第２接続孔の内壁表面に形成された第１導電性材料と上記第１導電性材料上に形成された第２導電性材料からなり、上記第１接続孔において、上記第１導電性材料の上端部は上記第１接続孔の上端部及び上記第２導電性材料の上面とは間隔をもって形成されており、上記第２導電性材料の上面の外周部及び上記第１接続孔の上端部はテーパー形状に形成されており、上記第１導電性材料上の、上記第１接続孔の内壁と上記第２導電性材料の間の空間に、成分に少なくとも上記下地絶縁膜の材料、上記第１導電性材料及びＡｒを含む逆スパッタリング残渣が形成されているようにしてもよい。
上記テーパー形状及び上記逆スパッタリング残渣は、第１導電性プラグ上に形成された金属配線パターン用の金属膜を選択的に除去する際に第１導電性プラグを構成する第１導電性材料の上部が除去され、第１導電性プラグの周囲に窪みが形成された状態で、下地絶縁膜に対してＡｒ逆スパッタリング処理を行なうことにより形成することができる。
【００３２】
上記第１態様から上記第３態様において、上記金属薄膜抵抗体の上面を覆う金属窒化膜を備え、上記金属薄膜抵抗体の上面と上記金属窒化膜の間には金属酸化膜は形成されていないようにしてもよい。
【００３３】
また、上記第１態様から上記第３態様において、上記金属配線パターンは最上層の金属配線パターンであるようにしてもよい。
【００３４】
また、図３７から図４２を参照して説明した従来技術のように、金属薄膜抵抗体を備えた半導体装置において、金属薄膜抵抗体へのレーザトリミング処理の実施時に、レーザ光が酸化シリコン膜などの絶縁膜を透過して半導体基板、例えばシリコン基板に照射されると、レーザ光が照射された絶縁膜やシリコン基板が損傷し、半導体装置の信頼性が低下するという問題があった。また、オンライントリミングの実施時において、レーザ光がシリコン基板に照射されることにより、シリコン基板に電子正孔対が発生する。このような電子正孔対は性能測定時のノイズとなり、正しく測定できず、高精度なトリミング処理ができないという問題もあった。
このような不具合を発生させないようにするには、金属薄膜抵抗体を切断又は変質させる最小レーザパワーと半導体基板への影響がない最大のレーザパワーの間の強度にレーザパワー設定しなければならないので、レーザパワーに関してマージンが少なく、安定したトリミング処理を行なうことができないという問題があった。
【００３５】
そこで、上記第１態様から上記第３態様において、上記金属薄膜抵抗体下の領域で上記下地絶縁膜下に金属材料からなるレーザ光透過防止膜をさらに備えているようにしてもよい。
【００３６】
また、上記第１態様から上記第３態様において、上記金属薄膜抵抗体下の領域に集積回路の構成要件のうち上記金属薄膜抵抗体以外の構成要件の少なくとも一部が配置されているようにしてもよい。
【００３７】
上記金属薄膜抵抗体下の領域に配置されている上記集積回路の構成要件の例として、例えばトランジスタ素子、容量素子、金属配線パターン、ポリシリコン配線パターン、不純物拡散層を挙げることができる。
【００３８】
さらに、上記金属薄膜抵抗体の膜厚は５〜１０００Å、好ましくは２０〜５００Åである例を挙げることができる。
【００３９】
さらに、上記下地絶縁膜は平坦化処理が施されているようにしてもよい。
【００４０】
本発明の半導体装置が適用される半導体装置の一例として、２個以上の抵抗素子による分割によって電圧出力を得、ヒューズ素子の切断によって電圧出力を調整できる分割抵抗回路を備えた半導体装置を挙げることができる。その分割抵抗回路を構成する抵抗素子は、本発明の半導体装置を構成する金属薄膜抵抗体により構成される。
【００４１】
本発明の半導体装置が適用される半導体装置の他の例として、２個以上の抵抗素子による分割によって電圧出力を得、抵抗素子へのレーザ照射によって電圧出力を調整できる分割抵抗回路を備えた半導体装置を挙げることができる。その分割抵抗回路を構成する抵抗素子は、本発明の半導体装置を構成する金属薄膜抵抗体により構成される。
【００４２】
本発明の半導体装置が適用される半導体装置のさらに他の例として、入力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、上記分割抵抗回路からの分割電圧と上記基準電圧発生回路からの基準電圧を比較するための比較回路をもつ電圧検出回路を備えた半導体装置を挙げることができる。その電圧検出回路を構成する分割抵抗回路は、本発明の半導体装置を構成する金属薄膜抵抗体が適用された抵抗素子を備えている。
【００４３】
本発明の半導体装置が適用される半導体装置のさらに他の例として、入力電圧の出力を制御する出力ドライバと、出力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、上記分割抵抗回路からの分割電圧と上記基準電圧発生回路からの基準電圧を比較し、比較結果に応じて上記出力ドライバの動作を制御するための比較回路をもつ定電圧発生回路を備えた半導体装置を挙げることができる。その定電圧発生回路を構成する分割抵抗回路は、本発明の半導体装置を構成する金属薄膜抵抗体が適用された抵抗素子を備えている。
【発明の効果】
【００４４】
本発明の半導体装置の第１態様では、金属薄膜抵抗体の下地絶縁膜として、少なくとも最上層にリン又はリン及びボロンが導入されたシリコン酸化膜をもつものを用いるようにしたので、金属薄膜抵抗体の下面に接触する絶縁膜としてＮＳＧ膜を用いる場合に比べて原子密度が低いＰＳＧ膜又はＢＰＳＧ膜を用いることにより、レーザトリミング時に金属薄膜抵抗体が下地絶縁膜に拡散しやすくなり、低パワーでのトリミングが可能となり、レーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することができる。
さらに、第１態様では、金属薄膜抵抗体は下地絶縁膜上から、下地絶縁膜に形成された接続孔内にわたって形成されて、接続孔内で、下層側絶縁膜上に形成された金属配線パターンと電気的に接続されているようにしたので、図３７から図３９を参照して説明した従来技術のようには、金属薄膜抵抗体を形成した後にウェットエッチング技術によるパターニングを行なう必要はない。さらに、金属薄膜抵抗体における金属配線パターンとの接触面が大気に暴露されることはないので、金属薄膜抵抗体に対する表面酸化膜除去処理及びエッチング防止用バリヤ膜形成を行なわなくても、金属薄膜抵抗体と金属配線パターンの良好な電気的接続を安定して得ることができる。これにより、金属薄膜抵抗体の膜厚に関わらず、工程数を増加させることなく、金属薄膜抵抗体の微細化及び抵抗値の安定化を実現することができる。
【００４５】
また、第１態様において、接続孔の少なくとも上端部がテーパー状に形成されており、かつ、成分に少なくとも金属配線パターン及び下地絶縁膜の材料ならびにＡｒを含んでいる逆スパッタリング残渣が接続孔の内壁に形成されているようにすれば、逆スパッタリング残渣の存在によって接続孔内での金属薄膜抵抗体のステップカバレージを向上させることができ、金属薄膜抵抗体の金属配線パターンとの接触抵抗の安定化を実現することができる。さらに、接続孔の少なくとも上端部に形成されたテーパー状により、金属薄膜抵抗体用の金属薄膜形成時において接続孔の上端部近傍に堆積された金属薄膜のオーバーハングを防止して接続孔内への金属薄膜の堆積に及ぼす影響を低減することができ、金属薄膜のステップカバレージ、ひいては金属薄膜抵抗体のステップカバレージを向上させることができる。
また、従来、金属薄膜抵抗体は下地膜の組成や下地膜形成からの経過時間等に起因して抵抗値が変動するなど、下地膜の影響を受けてしまうという問題があった。上述のように、この態様における逆スパッタリング残渣及接続孔上端部のテーパー形状は、下地絶縁膜に接続孔を形成した後にＡｒ逆スパッタリング処理を行なうことにより形成することができるが、金属薄膜抵抗体用の金属薄膜を形成する前に下地絶縁膜に対してＡｒ逆スパッタリング処理が施されていることにより、金属薄膜抵抗体のシート抵抗の下地膜依存性の軽減及び経時変化の低減を図ることができるという効果もある。
金属薄膜抵抗体の下地膜にＡｒ逆スパッタリング処理を施すことにより得られる効果については後述にて詳細に説明する。
【００４６】
本発明の半導体装置の第２態様では、金属薄膜抵抗体の下地絶縁膜として、少なくとも最上層にリン又はリン及びボロンが導入されたシリコン酸化膜をもつものを用いるようにしたので、上記第１態様と同様に、レーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することができる。
さらに、第２態様では、半導体基板上に他の層を介して形成された下地絶縁膜と、下地絶縁膜上に形成された金属配線パターンと、金属配線パターンの側面に形成された絶縁性材料からなるサイドウォールを備え、金属薄膜抵抗体は下地絶縁膜上からサイドウォール表面を介して金属配線パターン上にわたって形成されているようにしたので、この態様でも、金属薄膜抵抗体を形成した後にウェットエッチング技術によるパターニングを行なう必要はない。さらに、金属薄膜抵抗体における金属配線パターンとの接触面が大気に暴露されることはないので、金属薄膜抵抗体に対する表面酸化膜除去処理及びエッチング防止用バリヤ膜形成を行なわなくても、金属薄膜抵抗体と金属配線パターンの良好な電気的接続を安定して得ることができる。これにより、この態様でも、金属薄膜抵抗体の膜厚に関わらず、工程数を増加させることなく、金属薄膜抵抗体の微細化及び抵抗値の安定化を実現することができる。
さらに、金属薄膜抵抗体は下地絶縁膜上からサイドウォール表面を介して金属配線パターン上にわたって形成されているようにしているので、金属配線パターン側面に起因する急峻な段差による金属薄膜抵抗体のステップカバレージの悪化を防止することができ、金属薄膜抵抗体の抵抗値の安定化を実現することができる。
さらに、金属薄膜抵抗体は下地絶縁膜上からサイドウォール表面を介して金属配線パターン上にわたって形成されているので、配線パターン上に形成された接続孔を介して金属薄膜抵抗体と配線パターンの電気的接続を形成する場合に比べて上記接続孔を形成する一連の工程を行なわなくてよいので、工程の短縮及び簡素化を実現でき、かつ上記接続孔を有するがゆえの金属薄膜抵抗体のステップカバレージの悪化による金属薄膜抵抗体の抵抗値変動及び電極との接触抵抗の増大もない。
【００４７】
さらに、サイドウォールの上記絶縁膜側の表面に、成分に少なくともサイドウォールの材料及びＡｒを含んでいる逆スパッタリング残渣が形成されているようにすれば、逆スパッタリング残渣は金属配線パターン及びサイドウォールを形成した後に下地絶縁膜に対してＡｒ逆スパッタリング処理を施すことにより形成することができるが、金属薄膜抵抗体用の金属薄膜を形成する前に下地絶縁膜に対してＡｒ逆スパッタリング処理が施されていることにより、金属薄膜抵抗体のシート抵抗の下地膜依存性の軽減及び経時変化の低減を図ることができる。金属薄膜抵抗体の下地膜にＡｒ逆スパッタリング処理を施すことにより得られる効果については後述にて詳細に説明する。
【００４８】
また、上記第２態様において、金属薄膜抵抗体は金属配線パターンと交差して形成されているようにすれば、金属配線パターンと金属薄膜抵抗体の重ね合わせズレや金属薄膜抵抗体の端部の丸まりによる、電極と金属薄膜抵抗体の接触領域の変動をなくすことができ、さらに安定した接触抵抗を得ることができる。
【００４９】
また、上記第１態様及び上記第２態様において、金属配線パターンは、金属材料パターンと、金属材料パターンの少なくとも上面に形成された高融点金属膜により構成されているようにすれば、金属薄膜抵抗体と金属材料パターンの間に高融点金属膜を介在させることができるので、金属薄膜抵抗体と金属配線パターンの接触抵抗のバラツキを低減することができ、抵抗値の精度及び歩留りの向上を図ることができる。さらに、一般に金属薄膜抵抗体と金属材料が直接接触している構造では３００〜４００℃程度の比較的低温の熱処理により接触抵抗が大きく変動してしまうが、このような不具合をなくすことができる。
【００５０】
本発明の半導体装置の第３態様では、金属薄膜抵抗体の下地絶縁膜として、少なくとも最上層にリン又はリン及びボロンが導入されたシリコン酸化膜をもつものを用いるようにしたので、上記第１態様及び上記第２態様と同様に、レーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することができる。
さらに、半導体基板上に他の層を介して形成された下地絶縁膜と、下地絶縁膜に形成された第１接続孔及び第２接続孔と、第１接続孔内に形成された第１導電性プラグと、第１導電性プラグの形成と同時に第２接続孔内に形成された第２導電性プラグと、第２導電性プラグ上及び下地絶縁膜上に形成された金属配線パターンを備え、金属薄膜抵抗体は第１導電性プラグ上及び下地絶縁膜上にわたって形成されているようにしたので、この態様でも、金属薄膜抵抗体を形成した後にウェットエッチング技術によるパターニングを行なう必要はない。さらに、金属薄膜抵抗体における第１導電性プラグとの接触面が大気に暴露されることはないので、金属薄膜抵抗体に対する表面酸化膜除去処理及びエッチング防止用バリヤ膜形成を行なわなくても、金属薄膜抵抗体と第１導電性プラグの良好な電気的接続を安定して得ることができる。これにより、金属薄膜抵抗体の膜厚に関わらず、工程数を増加させることなく、金属薄膜抵抗体の微細化及び抵抗値の安定化を実現することができる。
さらに、金属薄膜抵抗体は第１接続孔内に形成された第１導電性プラグ上及び下地絶縁膜上に形成されているので、図４１を参照して説明した、金属配線パターン上に形成された接続孔を介して金属薄膜抵抗体と金属配線パターンの電気的接続を形成する場合のようには、金属薄膜抵抗体のステップカバレージの悪化による金属薄膜抵抗体の抵抗値変動及び電極との接触抵抗の増大もない。
さらに、上下層の金属配線パターン間を電気的に接続するための第２導電性プラグは金属薄膜抵抗体の電気的接続をとるための第１導電性プラグと同時に形成されたものであるので、図４０を参照して説明した製造工程に比べて絶縁膜１２３の形成工程、並びに第２接続孔１２５及び第２導電性プラグ１２７を形成するための専用の工程をなくすことができ、製造工程数を増加させずに、低コストかつ短工期で金属薄膜抵抗体を形成することができる。
このように、第３態様によれば、製造工程数の大幅な増加を招くことなく、金属薄膜抵抗体の抵抗値の安定化を実現することができる。
【００５１】
さらに、第１導電性プラグ及び第２導電性プラグは第１接続孔及び第２接続孔の内壁表面に形成された第１導電性材料と第１導電性材料上に形成された第２導電性材料からなり、第１接続孔において、第１導電性材料の上端部は第１接続孔の上端部及び第２導電性材料の上面とは間隔をもって形成されており、第２導電性材料の上面の外周部及び第１接続孔の上端部はテーパー形状に形成されており、第１導電性材料上の、第１接続孔の内壁と第２導電性材料の間の空間に、成分に少なくとも下地絶縁膜の材料、第１導電性材料及びＡｒを含む逆スパッタリング残渣が形成されているようにしてもよい。
上述のように、上記テーパー形状及び上記逆スパッタリング残渣は、第１導電性プラグを構成する第１導電性材料の上部が除去されて第１導電性プラグの周囲に窪みが形成された状態で、下地絶縁膜に対してＡｒ逆スパッタリング処理を行なうことにより形成することができる。第２導電性材料の上面の外周部及び第１接続孔の上端部がテーパー形状に形成され、さらに、第１導電性材料上の、第１接続孔の内壁と第２導電性材料の間の空間に埋戻し材料が形成されていることにより、第１接続孔近傍における金属薄膜抵抗体のステップカバレージを改善することができ、金属薄膜抵抗体の抵抗値の安定化及び精度の向上を図ることができる。
さらに、金属薄膜抵抗体の形成前に下地絶縁膜に対してＡｒ逆スパッタリング処理が施されていることより、金属薄膜抵抗体のシート抵抗の下地膜依存性の軽減及び経時変化の低減を図ることができ、金属薄膜抵抗体の抵抗値の安定化を実現することができる。金属薄膜抵抗体の下地膜にＡｒ逆スパッタリング処理を施すことにより得られる効果については後述にて詳細に説明する。
【００５２】
上記第１態様から上記第３態様において、上記金属薄膜抵抗体の上面を覆う金属窒化膜を備え、上記金属薄膜抵抗体の上面と上記金属窒化膜の間には金属酸化膜は形成されていないようにすれば、金属薄膜抵抗体の上面の酸化をなくすことができ、金属薄膜抵抗体の抵抗値の安定化及び精度の向上を図ることができる。
【００５３】
上記第１態様から上記第３態様において、上記金属配線パターンは最上層の金属配線パターンであるようにすれば、例えば金属薄膜抵抗体のレイアウト変更を金属薄膜抵抗体及び最上層の金属配線パターンのレイアウト変更により実現できるなど、設計の自由度を向上させることができる。
また、最上層の金属配線パターンが形成された絶縁膜よりも上層側に金属薄膜抵抗体を配置することにより、金属薄膜抵抗体の上層には絶縁性材料からなる最終保護膜が形成され、金属薄膜抵抗体の上層に最終保護膜以外の絶縁膜も形成されている場合に比べて金属薄膜抵抗体上の絶縁性材料の膜厚を薄くして膜厚ばらつきを小さくすることができる。これにより、金属薄膜抵抗体にレーザ光を照射してトリミング処理を施す際に、金属薄膜抵抗体上の絶縁性材料でのレーザ光の干渉のばらつきを小さくして金属薄膜抵抗体に与えられるレーザエネルギーのばらつきを小さくすることができ、トリミングの正確性を向上させることができる。さらに、金属薄膜抵抗体上の絶縁性材料の膜厚を薄くできることにより、トリミング処理時のレーザ照射に起因する金属薄膜抵抗体の温度上昇などに対して放熱能力を向上させることができる。
【００５４】
また、上記第１態様から上記第３態様において、上記金属薄膜抵抗体下の領域で上記下地絶縁膜と上記集積回路の構成要件の間に金属材料からなるレーザ光透過防止膜をさらに備えているようにすれば、レーザトリミング処理時において金属薄膜抵抗体を切断又は変質させるのに十分な強度のレーザ光を金属薄膜抵抗体に照射しても、下地絶縁膜を透過したレーザ光はレーザ光透過防止膜により半導体基板とは反対側に反射されるので、レーザ光が半導体基板及び上記集積回路の構成要件に照射されるのを防止することができる。これにより、金属薄膜抵抗体下に上記集積回路の構成要件を配置する場合であっても、上記集積回路の構成要件が損傷したり特性が変動したりするのを防止することができる。さらに、トリミング処理時の半導体基板へのレーザ光の照射に起因する半導体装置の信頼性の低下を防止することができる。さらに、オンライントリミング処理時において、半導体基板へのレーザ光の照射に起因する電子正孔対の発生を防止して、高精度なトリミング処理を行なうことができる。
【００５５】
本発明の半導体装置において、上記金属薄膜抵抗体下の領域に集積回路の構成要件のうち上記金属薄膜抵抗体以外の構成要件、例えば例えばトランジスタ素子、容量素子、金属配線パターン、ポリシリコン配線パターン、不純物拡散層の少なくとも一部が配置されているようにすれば、チップ面積の小型化を図ることができる。
【００５６】
さらに、上記金属薄膜抵抗体の膜厚は５〜１０００Å、好ましくは２０〜５００Åであるようにすることができるが、特に、上記第１態様から第３態様においては、上述のように、金属薄膜抵抗体を形成した後にウェットエッチング技術によるパターニングを行なう必要はなく、さらに、金属薄膜抵抗体の金属配線パターンとの接触面が大気に暴露されることはなく、金属薄膜抵抗体に対する表面酸化膜除去処理及びエッチング防止用バリヤ膜形成を行なわなくても、金属薄膜抵抗体と金属配線パターンの良好な電気的接続を安定して得ることができるので、上記のような膜厚の金属薄膜抵抗体をもつ半導体装置に適用しても、工程数を増加させることなく、金属薄膜抵抗体の微細化及び抵抗値の安定化を実現することができる。
さらに、上記逆スパッタリング残渣を備えている態様によれば、金属薄膜抵抗体のシート抵抗の下地膜依存性の軽減を図ることができるので、上記のような膜厚の金属薄膜抵抗体をもつ半導体装置に適用しても、金属薄膜抵抗体の抵抗値の安定化を実現することができる。
【００５７】
さらに、本発明の半導体装置において、下地絶縁膜は平坦化処理が施されているようにすれば、上記絶縁膜の段差に起因して金属薄膜抵抗体の抵抗値がばらつくのを防止することができる。
【００５８】
また、２個以上の抵抗素子による分割によって電圧出力を得、ヒューズ素子の切断によって電圧出力を調整できる分割抵抗回路を備えた半導体装置において、分割抵抗回路を構成する抵抗素子は、本発明の半導体装置を構成する金属薄膜抵抗体及び下地絶縁膜を備えているようにすれば、分割抵抗回路を含む半導体装置においてトリミング処理時のレーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することができ、分割抵抗回路の出力電圧の精度を向上させることができる。
【００５９】
また、２個以上の抵抗による分割によって電圧出力を得、抵抗素子へのレーザ照射によって電圧出力を調整できる分割抵抗回路を備えた半導体装置においても、分割抵抗回路を構成する抵抗素子は、本発明の半導体装置を構成する金属薄膜抵抗体及び下地絶縁膜を備えているようにすれば、分割抵抗回路を含む半導体装置においてトリミング処理時のレーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することができ、分割抵抗回路の出力電圧の精度を向上させることができる。
【００６０】
また、入力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、上記分割抵抗回路からの分割電圧と上記基準電圧発生回路からの基準電圧を比較するための比較回路をもつ電圧検出回路を備えた半導体装置において、分割抵抗回路として本発明の半導体装置を構成する金属薄膜抵抗体及び下地絶縁膜が適用された分割抵抗回路を備えているようにすれば、本発明が適用された分割抵抗回路では出力電圧の精度を向上させることができるので、電圧検出回路の検出精度を向上させることができる。
【００６１】
また、入力電圧の出力を制御する出力ドライバと、出力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、上記分割抵抗回路からの分割電圧と上記基準電圧発生回路からの基準電圧を比較し、比較結果に応じて上記出力ドライバの動作を制御するための比較回路をもつ定電圧発生回路を備えた半導体装置において、分割抵抗回路として本発明の半導体装置を構成する金属薄膜抵抗体及び下地絶縁膜及びレーザ光透過防止膜が適用された分割抵抗回路を備えているようにすれば、本発明が適用された分割抵抗回路では出力電圧の精度を向上させることができるので、定電圧発生回路の出力電圧の安定性を向上させることができる。
【発明を実施するための最良の形態】
【００６２】
図１は第１態様の一実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域を示す断面図、（Ｂ）は（Ａ）の破線で囲まれた部分を拡大して示す拡大断面図である。
【００６３】
シリコン基板１上に素子分離酸化膜３が形成されている。後述する金属薄膜抵抗体の下に対応する領域であって、素子分離酸化膜３に囲まれた領域のシリコン基板１表面に２つの不純物拡散層４ａ，４ａが形成されている。不純物拡散層４ａ，４ａ間のシリコン基板１上にゲート絶縁膜４ｂを介してポリシリコン膜からなるゲート電極４ｃが形成されて、トランジスタ素子が形成されている。
【００６４】
素子分離酸化膜３及びトランジスタ素子の形成領域を含むシリコン基板１上にＢＰＳＧ膜又はＰＳＧ膜からなる第１層目層間絶縁膜（下層側絶縁膜）５が形成されている。第１層目層間絶縁膜５に、不純物拡散層４ａ，４ａ及びゲート電極４ｃに対応してコンタクトホール６ａが形成されている。コンタクトホール６ａ内に例えばタングステンが埋め込まれて導電性プラグ６ｂが形成されている。
【００６５】
第１層目層間絶縁膜５上及び導電性プラグ６ｂ上に、金属材料パターン７と金属材料パターン７表面に形成された高融点金属膜９からなる第１層目金属配線パターン１１，１１ａが形成されている。金属材料パターン７は例えばＡｌＳｉＣｕ膜により形成されている。高融点金属膜９は例えばＴｉＮ膜により形成されており、反射防止膜兼バリヤ膜として機能するものである。後述する金属薄膜抵抗体の下に対応する領域には、導電性プラグ６ｂに対応して第１層目金属配線パターン１１ａが紙面垂直方向に形成されている。
【００６６】
第１層目金属配線パターン１１，１１ａの形成領域を含む第１層目層間絶縁膜５上に、例えば、下層側から順にプラズマＮＳＧ膜１５ａ、ＳＯＧ膜、プラズマＰＳＧ膜１５ｂからなる第２層目層間絶縁膜（下地絶縁膜）１５が形成されている。図１（Ａ）では第２層目層間絶縁膜１５を一体的に図示し、図１（Ｂ）に示す領域にはＳＯＧ膜は形成されていない。第２層目層間絶縁膜１５に、金属薄膜抵抗体の両端部及び第１層目金属配線パターン１１に対応して接続孔１７が形成されている。
【００６７】
（Ｂ）に示すように、接続孔１７の底面は高融点金属膜９の表面側の一部が除去されて形成されており、接続孔１７の上端部はテーパー形状に形成されている。また、接続孔１７の内壁には逆スパッタリング残渣１９が形成されている。接続孔１７の上端部のテーパー形状及び逆スパッタリング残渣１９の（Ａ）での図示は省略している。接続孔１７の上端部のテーパー形状及び逆スパッタリング残渣１９は、接続孔１７が形成された第２層目層間絶縁膜１５に対してＡｒ逆スパッタリング処理が施されて形成されたものである。したがって、逆スパッタリング残渣１９は成分に高融点金属膜９及び第２層目層間絶縁膜１５の材料ならびにＡｒを含んでおり、ここではＴｉ、Ｎ、Ｓｉ、Ｏ、Ａｒを含んでいる。
【００６８】
第２層目層間絶縁膜１５上に、接続孔１７，１７間の領域から接続孔１７内及び第１層目金属配線パターン１１上にわたってＣｒＳｉ薄膜抵抗体（金属薄膜抵抗体）２１が形成されている。ＣｒＳｉ薄膜抵抗体２１の両端部は接続孔１７内で第１層目金属配線パターン１１と電気的に接続されている。ＣｒＳｉ薄膜抵抗体２１下には第２層目層間絶縁膜１５を介して第１層目金属配線パターン１１ａが配置されている。
ＣｒＳｉ薄膜抵抗体２１の形成領域を含む第２層目層間絶縁膜１５上に、下層側がシリコン酸化膜、上層側がシリコン窒化膜からなる、最終保護膜としてのパッシベーション膜２３（図１では一体的に図示している。）が形成されている。パッシベーション膜２３上にポリイミド膜が形成されていてもよい。
【００６９】
この実施例では、ＣｒＳｉ薄膜抵抗体２１の下地絶縁膜１５として最上層にＰＳＧ膜１５ｂをもつものを用いているので、ＣｒＳｉ薄膜抵抗体２１の下面に接触する絶縁膜としてＮＳＧ膜を用いる場合に比べて原子密度が低いＰＳＧ膜１５ｂを用いることにより、レーザトリミング時にＣｒＳｉ薄膜抵抗体２１が下地絶縁膜に拡散しやすくなり、低パワーでのトリミングが可能となり、レーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することができる。
【００７０】
さらに、ＣｒＳｉ薄膜抵抗体２１下の領域に集積回路の構成要件としてのトランジスタ素子及び第１層目金属配線パターン１１ａが配置されているので、チップ面積の小型化を図ることができる。
【００７１】
さらに、（Ｂ）に示すように、接続孔１７の内壁に逆スパッタリング残渣１９が形成されているので、接続孔１７内でのＣｒＳｉ薄膜抵抗体２１のステップカバレージが向上されている。これにより、ＣｒＳｉ薄膜抵抗体２１の第１層目金属配線パターン１１との接触抵抗の安定化を実現することができる。
さらに、接続孔１７の上端部がテーパー状に形成されているので、ＣｒＳｉ薄膜抵抗体２１を形成するためのＣｒＳｉ薄膜形成時において接続孔１７の上端部近傍に堆積されたＣｒＳｉ薄膜のオーバーハングを防止して接続孔１７内へのＣｒＳｉ薄膜の堆積に及ぼす影響を低減することができ、ＣｒＳｉ薄膜のステップカバレージ、ひいてはＣｒＳｉ薄膜抵抗体２１のステップカバレージを向上させることができる。
【００７２】
図２は、図１を参照して説明した実施例を製造するための製造方法の一例を説明するための工程断面図である。図３はその製造方法においてＡｒ逆スパッタリング処理を施した後の接続孔近傍の状態を拡大して示す断面図である。図２では接続孔の内壁に形成されるサイドウォール及び接続孔の上端部のテーパー形状の図示を省略している。図１から図３を参照して、この製造方法の例を説明する。
【００７３】
（１）公知の技術により、ウェハ状のシリコン基板１表面に素子分離酸化膜３を形成し、さらに、ＣｒＳｉ薄膜抵抗体の下に対応する領域に不純物拡散層４ａ，４ａ、ゲート絶縁膜４ｂ及びゲート電極４ｃを形成してトランジスタ素子を形成する。
例えば常圧ＣＶＤ装置を用いて、素子分離酸化膜３及びトランジスタ素子等の形成が完了したシリコン基板１上に、ＢＰＳＧ膜又はＰＳＧ膜からなる第１層目層間絶縁膜５を約８０００Åの膜厚に形成する。その後、リフロー等の熱処理を行なって第１層目層間絶縁膜５の表面を平坦化する。
写真製版技術及びエッチング技術により、不純物拡散層４ａ，４ａ及びゲート電極４ｃに対応してコンタクトホール６ａを形成する。コンタクトホール６ａの形成領域を含む第１層目層間絶縁膜５上全面に導電材料、例えばタングステンを形成した後、エッチバック処理又はＣＭＰ処理を施して、不要なタングステンを除去してコンタクトホール６ａ内に導電性プラグ６ｂを形成する。
【００７４】
例えばＤＣマグネトロンスパッタリング装置を用いて、第１層目層間絶縁膜５上に、ＡｌＳｉＣｕ膜からなる配線用金属膜を約５０００Åの膜厚に形成し、さらにその上に、公知の技術である反射防止膜としての高融点金属膜、ここではＴｉＮ膜を約８００Åの膜厚に、真空中で連続的に形成する。ここで、高融点金属膜は、最終的には後工程で配線用金属膜から形成される金属材料パターンと、金属薄膜抵抗体との接触抵抗を安定させるためのバリヤ膜としても機能するため、配線用金属膜と高融点金属膜を真空中で連続して形成することが好ましい。
【００７５】
公知の写真製版技術及びエッチング技術により、高融点金属膜及び配線用金属膜をパターンニングして、金属配線パターン７及び高融点金属膜９からなる第１層目金属配線パターン１１，１１ａを形成する（図２（ａ）参照。）。この時、配線用金属膜上に、反射防止膜として機能する高融点金属膜が形成されているので、第１層目金属配線パターン１１の形成領域を画定するためのレジストパターンの太りや細りなどを最小限に抑えることができる。第１層目金属配線パターン１１ａは導電性プラグ６ｂ上及び第１層目層間絶縁膜５上に形成されており、ＣｒＳｉ薄膜抵抗体の下に対応する領域に配置されている。
【００７６】
また、この段階では金属薄膜抵抗体は形成されておらず、第１層目金属配線パターン１１の下地膜は第１層目層間絶縁膜５により形成されているので、第１層目金属配線パターン１１のパターンニングをドライエッチング技術により十分なオーバーエッチングをもって行なうことが可能であり、従来技術の問題点となっていたウェットエッチング技術によるパターニングを適用する必要性は全く無く、回路の微細化に影響を与えることはない。
【００７７】
（２）例えばプラズマＣＶＤ法により、第１層目金属配線パターン１１，１１ａの形成領域を含む第１層目層間絶縁膜５上にプラズマＮＳＧ膜を６０００Å程度の膜厚に形成する。公知の技術であるＳＯＧのコーティング処理及びエッチバック処理を行なうことにより、プラズマＣＶＤ酸化膜上にＳＯＧ膜を形成して平坦化を行なう。さらに、プラズマＰＳＧ膜を２０００Å程度の膜厚に形成する。これにより、下層側から順にプラズマＮＳＧ膜、ＳＯＧ膜、プラズマＰＳＧ膜からなる第２層目層間絶縁膜１５を形成する（図２（ｂ）参照。）。
【００７８】
（３）公知の写真製版技術により、金属薄膜抵抗体の両端部の形成予定領域及び第１層目金属配線パターン１１に対応して第２層目層間絶縁膜１５に接続孔を形成するためのレジストパターンを形成する。
例えば並行平板型プラズマエッチング装置により、ＲＦパワー：７００Ｗ（ワット）、Ａｒ：５００ｓｃｃｍ（standard cc／分）、ＣＨＦ3：５００ｓｃｃｍ、ＣＦ4：５００ｓｃｃｍ、圧力：３.５Ｔｏｒｒ（トル）の条件で、レジストパターンをマスクにして第２層目層間絶縁膜１５を選択的に除去して、第２層目層間絶縁膜１５に接続孔１７を形成する。接続孔１７の底部には、反射防止膜兼バリヤ膜としての高融点金属膜９が約６００Åの膜厚で残存している。
その後、レジストパターンを除去する（図２（ｃ）参照。）。
【００７９】
ここで、接続孔１７の形成後に、接続孔１７の側壁等に付着しているエッチング時の副生成物除去工程を行なってもよい。また、接続孔１７内部での金属薄膜抵抗体のステップカバレージを改善する目的で、エッチング条件の変更によるテーパーエッチングや、ウェットエッチング技術とドライエッチング技術を組み合わせたエッチング処理等により、接続孔１７の形状の改善を行なってもよい。
【００８０】
また、上記工程（３）において、プラズマエッチング条件を最適化することにより、第２層目層間絶縁膜１５のエッチングレートに対する高融点金属膜９のエッチングレートをさらに低く抑えることは十分可能であり、接続孔１７の底部に残る高融点金属膜９の膜厚をこの製造方法例よりも大きくすることもできる。さらに、高融点金属膜９の形成時点での膜厚を低く抑えつつ、接続孔１７形成後の高融点金属膜９の残存膜厚を確保するもできる。このように、接続孔１７を形成する上記工程（３）を金属薄膜抵抗体が形成されていない段階で行なうので、金属薄膜抵抗体の薄さに起因した制約を一切受けること無く接続孔１７の加工が可能であり、ドライエッチング技術の適用による微細化の追求が十分に可能である。
【００８１】
（４）例えばマルチチャンバースパッタリング装置のＡｒスパッタエッチングチャンバーにて、真空中で、ＤＣバイアス：１２５０Ｖ、Ａｒ：２０ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ（ミリトル）、処理時間：２０秒の条件で、接続孔１７内を含む第２層目層間絶縁膜１５の表面に対してＡｒ逆スパッタリング処理を行なう。このエッチング条件は、１０００℃、ウェット雰囲気で形成した熱酸化膜を約５０Åだけエッチングする条件と同等である。この処理を行なった後の接続孔１７底部に残存する高融点金属膜９の膜厚は５００Å程度であった。
【００８２】
続けて、Ａｒ逆スパッタリング処理完了後に真空状態を破らずに連続して金属薄膜抵抗体用のＣｒＳｉ薄膜（金属薄膜）２７を形成する。ここでは、半導体ウェハをＡｒスパッタエッチングチャンバーからＣｒＳｉターゲットが装着されたスパッタチャンバーに移送した後、Ｓｉ／Ｃｒ＝８０／２０ｗｔ％（重量パーセント）のＣｒＳｉターゲットを使用し、ＤＣパワー：０.７ＫＷ（キロワット）、Ａｒ：８５ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、処理時間：９秒の条件で処理を行ない、接続孔１７内を含む第２層目層間絶縁膜１５上全面にＣｒＳｉ薄膜２７を約５０Åの膜厚に形成した（図２（ｄ）参照。）。
【００８３】
このように、金属薄膜抵抗体用のＣｒＳｉ薄膜２７を形成する前に、接続孔１７内を含む第２層目層間絶縁膜１５に対してＡｒ逆スパッタリング処理を行なうことにより、図３に示すように、接続孔１７の内壁に、高融点金属膜９及び第２層目層間絶縁膜１５の材料ならびにＡｒを含む材料からなる逆スパッタリング残渣１９を形成することができるとともに、接続孔１７の上端部をテーパー形状に形成することができる。そして、逆スパッタリング残渣１９の存在によって接続孔１７内でのＣｒＳｉ薄膜２７のステップカバレージを向上させることができ、さらに、接続孔１７の上端部に形成されたテーパー状により、ＣｒＳｉ薄膜２７の形成時において接続孔１７の上端部近傍に堆積されたＣｒＳｉ薄膜２７のオーバーハングを防止して接続孔１７内へのＣｒＳｉ薄膜２７の堆積に及ぼす影響を低減することができ、ＣｒＳｉ薄膜２７のステップカバレージを向上させることができる。
【００８４】
さらに、上記Ａｒ逆スパッタリング処理を行なうことにより、接続孔１７底部の高融点金属膜９表面に形成されている自然酸化膜を除去することができ、第１層目金属配線パターン１１とＣｒＳｉ薄膜２７との良好な電気的接続を形成することができる。
さらに、上記Ａｒ逆スパッタリング処理を行なうことにより、後工程でＣｒＳｉ薄膜２７から形成されるＣｒＳｉ薄膜抵抗体の下地膜依存性を改善できる。この効果については後述する。
【００８５】
（５）写真製版技術により、ＣｒＳｉ薄膜２７上に金属薄膜抵抗体の形成領域を画定するためのレジストパターンを形成し、例えばＲＩＥ（反応性イオンエッチング）装置を用い、そのレジストパターンをマスクにしてＣｒＳｉ薄膜２７をパターニングし、ＣｒＳｉ薄膜抵抗体２１を形成し、その後、レジストパターンを除去する。ここで、ＣｒＳｉ薄膜抵抗体２１は接続孔１７内で第１層目金属配線パターン１１と電気的に接続されているので、従来技術のようには金属薄膜抵抗体上面で電気的接続をとるためにフッ酸水溶液によるＣｒＳｉ薄膜抵抗体２１の表面の金属酸化膜除去処理を行なう必要はない。
例えばプラズマＣＶＤ法により、ＣｒＳｉ薄膜抵抗体２１の形成領域を含む第２層目層間絶縁膜１５上に、パッシベーション膜２３としてのシリコン酸化膜及びシリコン窒化膜を順次形成する。以上により、半導体装置の製造工程が完了する（図１参照。）。
【００８６】
この製造方法によれば、第１層目金属配線パターン１１及び接続孔１７を形成した後、ＣｒＳｉ薄膜抵抗体２１を形成して接続孔１７内でＣｒＳｉ薄膜抵抗体２１と第１層目金属配線パターン１１の電気的接続を形成するので、ＣｒＳｉ薄膜抵抗体２１をパターニングした後にウェットエッチング技術によるパターニングを行なう必要はない。
【００８７】
さらに、ＣｒＳｉ薄膜抵抗体２１の第１層目金属配線パターン１１との接触面が大気に暴露されることはないので、ＣｒＳｉ薄膜抵抗体２１に対する表面酸化膜除去処理及びエッチング防止用バリヤ膜形成を行なわなくても、ＣｒＳｉ薄膜抵抗体２１と第１層目金属配線パターン１１の良好な電気的接続を安定して得ることができる。
これにより、ＣｒＳｉ薄膜抵抗体２１の膜厚に関わらず、工程数を増加させることなく、ＣｒＳｉ薄膜抵抗体２１の微細化及び抵抗値の安定化を実現することができる。
【００８８】
さらに、ＣｒＳｉ薄膜抵抗体２１と金属材料パターン７の間にバリヤ膜として機能する高融点金属膜９を介在させているので、ＣｒＳｉ薄膜抵抗体２１と第１層目金属配線パターン１１の接触抵抗のバラツキを低減することができ、抵抗値の精度及び歩留りの向上を図ることができる。
【００８９】
さらに、高融点金属膜９はバリヤ膜兼反射防止膜としても機能しており、従来技術に比べて製造工程を増加させることなく高融点金属膜９を形成することができるので、製造コストの増大を防止しつつ、金属薄膜抵抗体と金属配線パターンの接触抵抗を安定させることができる。
【００９０】
図４及び図５を参照して、上記実施例と同様の構成で形成した金属薄膜抵抗体の特性について調べた結果を示す。図４は、金属薄膜抵抗体のシート抵抗と膜厚との関係を示し、縦軸はシート抵抗（Ω／□）、横軸はＣｒＳｉ膜厚（Å）を示す。図５は、金属薄膜抵抗体のシート抵抗のウェハ面内の６３箇所での測定結果の標準偏差（σ）を平均値（ＡＶＥ）で割った値（σ／ＡＶＥ）とＣｒＳｉ膜厚との関係を示し、縦軸はσ／ＡＶＥ（％）、横軸はＣｒＳｉ膜厚（Å）を示す。
【００９１】
金属薄膜抵抗体の形成条件は次の通りである。
マルチチャンバースパッタリング装置を用いて、ＤＣパワー：０.７ＫＷ、Ａｒ：８５ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、ターゲット：Ｓｉ／Ｃｒ＝５０／５０ｗｔ％及び８０／２０ｗｔ％の２種について、体積時間を調整することにより、ＣｒＳｉ薄膜を２５〜５００Åの膜厚にサンプルを作成した。なお、Ｓｉ／Ｃｒ＝５０／５０ｗｔ％のサンプルについては膜厚が５００Åのものは作成していない。
【００９２】
また、ＣｒＳｉ薄膜形成前のＡｒ逆スパッタリング処理は、上記マルチチャンバースパッタリング装置を用いて、ＤＣバイアス：１２５０Ｖ、Ａｒ：２０ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、処理時間：１６０秒の条件で行なった。これは、１０００℃、ウェット雰囲気で形成した熱酸化膜を４００Åだけエッチング除去するのに相当する処理である。
また、本サンプルでは、金属薄膜抵抗体に接続する下層の金属配線として、膜厚が５０００ÅのＡｌＳｉＣｕ膜を用い、ＡｌＳｉＣｕ膜とＣｒＳｉ薄膜間の接続孔底部にはＡｌＳｉＣｕ膜上のＴｉＮ膜が形成されていない構造を採用した。
【００９３】
シート抵抗の測定は、幅が０.５μｍ（マイクロメートル）、長さが５０μｍの帯状パターンを０.５μｍ間隔で２０本配置したうちの１本の金属薄膜抵抗体の両端に１Ｖの電圧を印加して電流値を測定する２端子法にて行なった。
また、金属配線とＣｒＳｉ薄膜抵抗体とをつなぐ接続孔の平面寸法は０.６μｍ×０.６μｍであった。
【００９４】
図４に示すように、ターゲット（Ｓｉ／Ｃｒ＝５０／５０ｗｔ％とＳｉ／Ｃｒ＝８０／２０ｗｔ％）の組成に関わらず、２００Å以上の膜厚から２５Åという極めて薄い膜厚まで、膜厚とシート抵抗の線形性が維持されており、従来技術では形成できないような微細な寸法の金属薄膜抵抗体を薄い膜厚に形成できることが分かる。
【００９５】
また、ウェハ面内６３箇所におけるシート抵抗のバラツキを示す図５を見ても、ターゲット（Ｓｉ／Ｃｒ＝５０／５０ｗｔ％とＳｉ／Ｃｒ＝８０／２０ｗｔ％）の両方とも、抵抗値のバラツキは膜厚の影響をほとんど受けておらず、抵抗値のバラツキも非常に小さく安定していることが分かる。このことから、接続孔内へのサイドウォールの形成方法としてＡｒ逆スパッタリング処理を採用すれば、極めて微細な金属薄膜抵抗体パターンを金属薄膜抵抗体の膜厚に関係なく安定して形成できる。
【００９６】
図６は、金属薄膜抵抗体用の金属薄膜を形成する前にＡｒ逆スパッタリング処理を行なった場合及び行なわなかった場合のＣｒＳｉ薄膜抵抗体のシート抵抗と金属薄膜抵抗体の下地膜を形成してから経過した時間との関係を示す図であり、（Ａ）は行なった場合、（Ｂ）は行なわなかった場合を示す。図６において、縦軸はシート抵抗（Ω／□）、横軸は下地膜形成後経過時間（時間）を示す。
【００９７】
図６のサンプルとして、下地膜としてプラズマＣＶＤ法によって２０００Åの膜厚に形成したプラズマＳｉＮ膜とプラズマＮＳＧ膜の２つのシリコンウェハを準備し、これらのシリコンウェハに形成したＣｒＳｉ薄膜抵抗体を用い、ＣｒＳｉ薄膜抵抗体のシート抵抗を４端子法によって測定した。
【００９８】
下地膜のプラズマＳｉＮ膜は、並行平板型プラズマＣＶＤ装置を用いて、温度：３６０℃、圧力：５.５Ｔｏｒｒ、ＲＦパワー：２００Ｗ、ＳｉＨ4：７０ｓｃｃｍ、Ｎ2：３５００ｓｃｃｍ、ＮＨ3：４０ｓｃｃｍの条件で形成した。
プラズマＮＳＧ膜は、並行平板型プラズマＣＶＤ装置を用いて、温度：４００℃、圧力：３.０Ｔｏｒｒ、ＲＦパワー：２５０Ｗ、ＳｉＨ4：１６ｓｃｃｍ、Ｎ2Ｏ：１０００ｓｃｃｍの条件で形成した。
【００９９】
ＣｒＳｉ薄膜抵抗体は、マルチチャンバースパッタリング装置を用いて、Ｓｉ／Ｃｒ＝８０／２０ｗｔ％のターゲット、ＤＣパワー：０.７ＫＷ、Ａｒ：８５ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、体積時間：１３秒の条件で処理を行なうことで、１００Åの膜厚に形成した。
【０１００】
Ａｒ逆スパッタリング処理を行なったサンプルには、上記マルチチャンバースパッタリング装置を用いて、ＤＣバイアス：１２５０Ｖ、Ａｒ：２０ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、処理時間：８０秒の条件で行なった。これは、１０００℃、ウェット雰囲気で形成した熱酸化膜を２００Åだけエッチング除去するのに相当する処理である。
【０１０１】
（Ｂ）に示すように、ＣｒＳｉ薄膜の形成前にＡｒ逆スパッタリング処理を行なっていない場合、下地膜の違い（ＳｉＮ膜上とＮＳＧ膜上）によりシート抵抗が大きく異なっているのが分かる。さらに、下地膜を形成してからＣｒＳｉ薄膜抵抗体を形成するまでに経過した時間の影響を大きく受けているのが分かる。
これに対し、（Ａ）に示すように、Ａｒ逆スパッタリング処理を行なった場合、下地膜の種類及び経過時間ともに、ＣｒＳｉ薄膜抵抗体のシート抵抗にほとんど影響を与えていないのが分かる。
【０１０２】
このことから、Ａｒ逆スパッタリング処理を行なった後、真空中で連続して金属薄膜抵抗体用の金属薄膜を形成することにより、前工程からの経過時間や製品毎に異なる下地膜の違い等によって発生する抵抗値のバラツキを大幅に改善できることが分かる。
【０１０３】
図７は、Ａｒ逆スパッタリング処理の量とシート抵抗の関係を示す図である。縦軸はシート抵抗（Ω／□）、横軸はエッチング量（熱酸化膜エッチング量換算）（Å）を示す。図７のサンプルについて、下地膜及びＣｒＳｉ薄膜抵抗体は図６のサンプル形成と同じ条件で形成したプラズマＮＳＧ膜及びＣｒＳｉ薄膜抵抗体を用いた。なお、成膜から１週間経過したプラズマＮＳＧ膜に対してＡｒ逆スパッタリング処理を行なった後、そのプラズマＮＳＧ膜上にＣｒＳｉ薄膜抵抗体を形成した。Ａｒ逆スパッタリング処理の条件は、エッチング量以外は図６のサンプルと同じ条件で行なった。そして、ウェット雰囲気で形成した熱酸化膜エッチング量換算で０Å（Ａｒ逆スパッタリング処理無し）、２５Å、５０Å、１００Å、２００Å、４００Å、１０００Åとなるように調整した。ＣｒＳｉ薄膜抵抗体のシート抵抗を４端子法によって測定した。
【０１０４】
図７の結果から、Ａｒ逆スパッタリング処理は、ウェット雰囲気で形成した熱酸化膜エッチング量換算で２５Å以上の膜厚分だけ行なえば、ＣｒＳｉ薄膜抵抗体の抵抗値安定化の効果が得られることが分かった。なお、図７ではＡｒ逆スパッタリング処理条件について熱酸化膜エッチング量換算で１０００Åの膜厚分だけエッチングしたものまでしかサンプルを製作していないが、熱酸化膜エッチング量換算で１０００Åよりも大きい膜厚分だけエッチングした場合であっても、金属薄膜抵抗体の形成領域に下地膜が残存しているのであれば、上記Ａｒ逆スパッタリング処理の効果が得られるものと予想できる。
【０１０５】
さらに、Ａｒ逆スパッタリング処理の効果は下地の影響のみならず、ＣｒＳｉ薄膜の抵抗値そのものの安定性にも影響を与えることが分かった。
図８は、ＣｒＳｉ薄膜を形成した後に、温度２５℃、湿度４５％の大気中に放置した時間と、形成直後のシート抵抗（Ｒ０）からのシート抵抗の変化率（ΔＲ／Ｒ０）の関係を示す図であり、縦軸はΔＲ／Ｒ０（％）、横軸は放置時間（時間）を示す。
【０１０６】
図８のサンプルについて、下地膜及びＣｒＳｉ薄膜抵抗体は図６のサンプル形成と同じ条件で形成したプラズマＮＳＧ膜及びＣｒＳｉ薄膜抵抗体を用いた。
Ａｒ逆スパッタリング処理については、処理を行なわないもの（Ａｒエッチ無）、処理時間４０秒で熱酸化膜換算：１００Åのもの（Ａｒエッチ：１００Å）、処理時間８０秒で熱酸化膜換算：２００Åのもの（Ａｒエッチ：２００Å）の３種を準備した。
【０１０７】
Ａｒ逆スパッタリング処理を行なっていないサンプル（Ａｒエッチ無）では、形成後から時間が経過するとともに抵抗値が上昇し、３００時間以上放置した場合、３％以上も抵抗値が変動しているのが分かる。
これに対し、Ａｒ逆スパッタリング処理を行なったサンプル（Ａｒエッチ：１００Å、及びＡｒエッチ：２００Å）では、抵抗値の変化率は大幅に減少し、３００時間以上放置しても、形成直後のシート抵抗±１％から外れることはなかった。
さらに、Ａｒエッチ：１００ÅとＡｒエッチ：２００Åを比較すると、Ａｒ逆スパッタリング処理量の大小の影響は小さく、わずかなエッチング量で効果があることが判明した。
【０１０８】
以上、図４から図８を参照して、下地膜のシート抵抗への影響や大気放置時間の影響に対するＡｒ逆スパッタリング処理の効果を説明したが、これらの効果は、サンプルとして使用した、ターゲットがＳｉ／Ｃｒ＝５０／５０ｗｔ％又は８０／２０ｗｔ％のＣｒＳｉ薄膜抵抗に限定されるものではない。なお、Ｓｉ／Ｃｒ＝５０／５０〜９０／１０ｗｔ％のターゲットで形成したＣｒＳｉ薄膜及びＣｒＳｉＮ膜の全てで上記と同様の効果が観察されている。
また、Ａｒ逆スパッタリング処理方法も今回使用したＤＣバイアススパッタエッチング法に限定されるものではない。
【０１０９】
図９は、接続孔形成時に接続孔底部に高融点金属膜を残存させたサンプルと完全に除去したサンプルについて熱処理に起因する金属薄膜抵抗と金属配線の接触抵抗の変動を調べた結果を示す図である。縦軸は熱処理前の接触抵抗値で規格化した値を示し、横軸は熱処理回数を示す。
【０１１０】
図９のサンプルとして、接続孔形成時のドライエッチング時間を調整することで、接続孔底部の高融点金属膜を５００Å程度残存させたサンプルと、完全に除去したサンプルを作成した。
高融点金属膜にはＴｉＮ膜を用いた。
ＣｒＳｉ薄膜抵抗体は、Ｓｉ／Ｃｒ＝８０／２０ｗｔ％、ＤＣパワー：０.７ＫＷ、Ａｒ：８５ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、体積時間：６秒の条件で５０Åの膜厚に形成した。
ＣｒＳｉ薄膜形成前のＡｒ逆スパッタリング処理は、ＤＣバイアス：１２５０Ｖ、Ａｒ：２０ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、処理時間：１６０秒の条件で行なった。これは、１０００℃、ウェット雰囲気で形成した熱酸化膜を４００Åだけエッチング除去するのに相当する処理である。
接続孔の平面寸法は０.６μｍ×０.６μｍであった。接触抵抗測定方法は４端子法を用いた。
【０１１１】
上記のサンプルについて、３５０℃、窒素雰囲気中で３０分の熱処理を追加することで、接触抵抗がどのように変化するかを調べた。
ＴｉＮ膜を接続孔底部に有するサンプル（ＴｉＮ有）は、熱処理を２回追加してもほとんど熱処理前の接触抵抗から変化していない。これに対し、ＴｉＮ膜を完全に除去したサンプル（ＴｉＮ無）は、２回の熱処理追加によって接触抵抗が熱処理前に比べて２０％以上変動している。このことは、ＴｉＮ膜がＣｒＳｉ薄膜と金属配線の相互作用による抵抗変動を防止するバリヤ膜としての機能を有することを意味している。
【０１１２】
ＣｒＳｉ薄膜抵抗体と金属配線の間にＴｉＮ膜を存在させることにより、例えばシンタリングやＣＶＤなど、製造工程で行なわれる熱処理による接触抵抗の変動を極めて小さくできるとともに、後工程である組立て作業で行なわれる半田処理などの熱処理での接触抵抗の変動を防止できる。これにより、設定通りの接触抵抗を安定して得ることができるとともに、組立て前後の接触抵抗の変動を防止することができ、製品の高精度化や歩留の向上が可能となる。
【０１１３】
図１から図３を参照して説明した製造方法では、上記工程（１）において、第１層目金属配線パターン１１用の金属膜と高融点金属膜を真空中で連続して形成しているが、製造方法はこれに限定されるものではない。
例えば、第１層目金属配線パターン１１用の金属膜を形成し、一旦大気に暴露した後、高融点金属膜を形成した場合には、配線用金属膜表面に形成される自然酸化膜の影響で、上記金属膜と高融点金属膜との間で電気的導通を確保することが困難になる。このようなときには、上記金属膜及び高融点金属膜をパターニングして形成した金属材料パターン７及び高融点金属膜９からなる第１層目金属配線パターン１１上の第２層目層間絶縁膜１５に接続孔１７を形成する段階で、接続孔１７底部の高融点金属膜９を全部除去することによって、第１層目金属配線パターン１１とＣｒＳｉ薄膜抵抗体２１間の電気的接続を得ることができる。
【０１１４】
また、上記工程（１）において、反射防止膜兼バリヤ膜として機能する高融点金属膜を８００Åの膜厚に形成しているが、製造方法はこれに限定されるものではない。
一般に、反射防止膜としての高融点金属膜は５００Å以下の膜厚に形成されるが、接続孔１７の底部にバリヤ膜としての高融点金属膜９を残存させたい場合には、接続孔１７形成時のオーバーエッチング（上記工程（３）参照。）や、金属薄膜形成時のＡｒ逆スパッタリング処理（上記工程（４）参照。）において、高融点金属膜９の膜ベリが若干生じてしまうため、バリヤ膜としての機能を安定的に得るために、５００Å以上の膜厚に形成することが好ましい。
【０１１５】
ただし、上述したように、接続孔１７形成用のエッチング条件やＡｒ逆スパッタリング処理条件を最適化することにより、高融点金属膜９の膜厚が５００Å以下でも高融点金属膜９の膜ベリを最小限に抑えてバリヤ膜としての機能を発揮させることは可能である。
【０１１６】
また、上記工程（４）において、ＣｒＳｉ薄膜２７の形成直前にＡｒ逆スパッタリング処理を行なっているが、バリヤ膜としての高融点金属膜９が接続孔１７底部に残存している場合には、ＴｉＮ膜からなる高融点金属膜９は大気に晒されてもＡｌＳｉＣｕ膜ほどは強固な自然酸化膜を形成しないため、上記Ａｒ逆スパッタリング処理を行なわなくてもＣｒＳｉ薄膜２７と第１層目金属配線パターン１１の電気的接続を得ることができる。上記Ａｒ逆スパッタリング処理を行なわない場合には、接続孔１７の上端部のテーパー形状及び逆スパッタリング残渣１９は形成されない。ただし、上述したように、ＣｒＳｉ薄膜２７の形成直前にＡｒ逆スパッタリング処理を行なうことによりＣｒＳｉ薄膜抵抗体２１の抵抗値の安定性を改善することができるので、上記Ａｒ逆スパッタリング処理を行なうことが好ましい。
【０１１７】
また、上記の実施例では、第２層目層間絶縁膜１５として、ＳＯＧ膜の形成及びエッチバック技術を用いて平坦化したものを用いているが、金属薄膜抵抗体の下地となる絶縁膜はこれに限定されるものではない。金属薄膜抵抗体の下地となる絶縁膜としては、例えば公知の技術であるＣＭＰ（chemical mechanical polish）技術を用いて平坦化を行なった絶縁膜や、平坦化を行なっていないプラズマＣＶＤ酸化膜、ＳＯＧを塗布した後に熱処理を施して平坦化したＳＯＧ膜、ＨＤＰ（high-density-plasma）−ＣＶＤ法により形成したＣＶＤ絶縁膜をエッチバックして平坦化したものなど、他の絶縁膜であってもよい。ただし、アナログ抵抗素子の中には、ＴＣＲのみならず、ペア性や比精度も重要となるような構成で使用されている場合も多いので、特に、本発明の半導体装置を構成する金属薄膜抵抗体をアナログ抵抗素子に適用する場合には、金属薄膜抵抗体の下地となる絶縁膜は平坦化処理が施されていることが好ましい。
【０１１８】
また、上記の実施例では、ＣｒＳｉ薄膜抵抗体２１の上にパッシベーション膜２３を形成しているが、本発明はこれに限定されるものではなく、ＣｒＳｉ薄膜抵抗体２１の上に形成される絶縁膜は、例えば第２層目の金属配線を形成するための層間絶縁膜など、いかなる絶縁膜であってもよい。
【０１１９】
図１０は第１態様の他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域を示す断面図、（Ｂ）は（Ａ）の破線で囲まれた部分を拡大して示す拡大断面図である。この実施例は図１でのトランジスタ素子に替えて、金属薄膜抵抗体の下の領域に容量素子を配置したものである。図１と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【０１２０】
シリコン基板１上に素子分離酸化膜３が形成されている。ＣｒＳｉ薄膜抵抗体２１の下の領域で素子分離酸化膜３上に例えばポリシリコン膜からなる下層側電極１３ａが形成されている。下層側電極１３ａ上に容量素子用絶縁膜１３ｂを介して例えばポリシリコン膜からなる上層側電極１３ｃが形成されている。容量素子用絶縁膜１３ｂは例えばシリコン酸化膜やシリコン窒化膜、シリコン酸化膜とシリコン窒化膜の積層膜などにより形成される。下層側電極１３ａ、容量素子用絶縁膜１３ｂ及び上層側電極１３ｃは容量素子を構成する。
【０１２１】
素子分離酸化膜３及び容量素子の形成領域を含むシリコン基板１上に第１層目層間絶縁膜５が形成されている。第１層目層間絶縁膜５に、下層側電極１３ａ上で上層側電極１３ｃが形成されていない領域、及び上層側電極１３ｃに対応してコンタクトホール６ａ及び導電性プラグ６ｂが形成されている。
【０１２２】
第１層目層間絶縁膜５上に、金属材料パターン７及び高融点金属膜９からなる第１層目金属配線パターン１１，１１ａ、下層側から順にプラズマＮＳＧ膜１５ａ、ＳＯＧ膜、プラズマＰＳＧ膜１５ｂからなる第２層目層間絶縁膜１５、上端部にテーパー形状をもつ接続孔１７、逆スパッタリング残渣１９、ＣｒＳｉ薄膜抵抗体２１、ならびにパッシベーション膜２３が形成されている。図１０（Ａ）では第２層目層間絶縁膜１５を一体的に図示し、図１０（Ｂ）に示す領域にはＳＯＧ膜は形成されていない。
ＣｒＳｉ薄膜抵抗体２１下の領域には、第１層目金属配線パターン１１ａ、ならびに下層側電極１３ａ、容量素子用絶縁膜１３ｂ及び上層側電極１３ｃからなる容量素子が配置されている。
【０１２３】
この実施例でも、ＣｒＳｉ薄膜抵抗体２１の下地絶縁膜１５として最上層にＰＳＧ膜１５ｂをもつものを用いているので、ＣｒＳｉ薄膜抵抗体２１の下面に接触する絶縁膜としてＮＳＧ膜を用いる場合に比べてレーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することができる。
さらに、ＣｒＳｉ薄膜抵抗体２１下の領域に集積回路の構成要件としての容量素子及び第１層目金属配線パターン１１ａが配置されているので、チップ面積の小型化を図ることができる。
【０１２４】
この実施例は、公知の製造方法により、素子分離酸化膜３上に下層側電極１３ａ、容量素子用絶縁膜１３ｂ及び上層側電極１３ｃを形成した後、第１層間絶縁膜５の形成工程以降の工程を図１から図３を説明した上記実施例と同様にして行なうことにより形成することができる。
【０１２５】
図１１は第１態様のさらに他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域を示す断面図、（Ｂ）は（Ａ）の破線で囲まれた部分を拡大して示す拡大断面図である。この実施例は図１でのトランジスタ素子に替えて、金属薄膜抵抗体の下の領域にポリシリコン配線パターンを配置したものである。図１と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【０１２６】
シリコン基板１上に素子分離酸化膜３が形成されている。ＣｒＳｉ薄膜抵抗体２１の下の領域で素子分離酸化膜３上にポリシリコン膜からなるポリシリコン配線パターン２８が形成されている。
素子分離酸化膜３及びポリシリコン配線パターン２８の形成領域を含むシリコン基板１上に第１層目層間絶縁膜５が形成されている。第１層目層間絶縁膜５に、ポリシリコン配線パターン２８に対応してコンタクトホール６ａ及び導電性プラグ６ｂが形成されている。
【０１２７】
第１層目層間絶縁膜５上に、金属材料パターン７及び高融点金属膜９からなる第１層目金属配線パターン１１，１１ａ、下層側から順にプラズマＮＳＧ膜１５ａ、ＳＯＧ膜、プラズマＰＳＧ膜１５ｂからなる第２層目層間絶縁膜１５、上端部にテーパー形状をもつ接続孔１７、逆スパッタリング残渣１９、ＣｒＳｉ薄膜抵抗体２１、ならびにパッシベーション膜２３が形成されている。ＣｒＳｉ薄膜抵抗体２１下の領域には、第１層目金属配線パターン１１ａ及びポリシリコン配線パターン２８が配置されている。図１１（Ａ）では第２層目層間絶縁膜１５を一体的に図示し、図１１（Ｂ）に示す領域にはＳＯＧ膜は形成されていない。
【０１２８】
この実施例でも、ＣｒＳｉ薄膜抵抗体２１の下地絶縁膜１５として最上層にＰＳＧ膜１５ｂをもつものを用いているので、ＣｒＳｉ薄膜抵抗体２１の下面に接触する絶縁膜としてＮＳＧ膜を用いる場合に比べてレーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することができる。
さらに、ＣｒＳｉ薄膜抵抗体２１下の領域に集積回路の構成要件としてのポリシリコン配線パターン２８及び第１層目金属配線パターン１１ａが配置されているので、チップ面積の小型化を図ることができる。
【０１２９】
この実施例は、公知の製造方法により、素子分離酸化膜３上にポリシリコン配線パターン２８を形成した後、第１層間絶縁膜５の形成工程以降の工程を図１から図３を説明した上記実施例と同様にして行なうことにより形成することができる。
【０１３０】
図１２は第１態様のさらに他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域を示す断面図、（Ｂ）は（Ａ）の破線で囲まれた部分を拡大して示す拡大断面図である。この実施例は図１でのトランジスタ素子に替えて、金属薄膜抵抗体の下の領域に不純物拡散層を配置したものである。図１と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【０１３１】
シリコン基板１上に素子分離酸化膜３が形成されている。ＣｒＳｉ薄膜抵抗体２１の下の領域であって、素子分離酸化膜３で囲まれた領域のシリコン基板１の表面側に不純物拡散層２９が形成されている。
素子分離酸化膜３及び不純物拡散層２９の形成領域を含むシリコン基板１上に第１層目層間絶縁膜５が形成されている。第１層目層間絶縁膜５に、不純物拡散層２９に対応してコンタクトホール６ａ及び導電性プラグ６ｂが形成されている。
【０１３２】
第１層目層間絶縁膜５上に、金属材料パターン７及び高融点金属膜９からなる第１層目金属配線パターン１１，１１ａ、下層側から順にプラズマＮＳＧ膜１５ａ、ＳＯＧ膜、プラズマＰＳＧ膜１５ｂからなる第２層目層間絶縁膜１５、上端部にテーパー形状をもつ接続孔１７、逆スパッタリング残渣１９、ＣｒＳｉ薄膜抵抗体２１、ならびにパッシベーション膜２３が形成されている。ＣｒＳｉ薄膜抵抗体２１下の領域には、第１層目金属配線パターン１１ａ及び不純物拡散層２９が配置されている。図１２（Ａ）では第２層目層間絶縁膜１５を一体的に図示し、図１２（Ｂ）に示す領域にはＳＯＧ膜は形成されていない。
【０１３３】
この実施例でも、ＣｒＳｉ薄膜抵抗体２１の下地絶縁膜１５として最上層にＰＳＧ膜１５ｂをもつものを用いているので、ＣｒＳｉ薄膜抵抗体２１の下面に接触する絶縁膜としてＮＳＧ膜を用いる場合に比べてレーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することができる。
さらに、ＣｒＳｉ薄膜抵抗体２１下の領域に集積回路の構成要件としての不純物拡散層２９及び第１層目金属配線パターン１１ａが配置されているので、チップ面積の小型化を図ることができる。
【０１３４】
この実施例は、公知の製造方法により、シリコン基板１に素子分離酸化膜３及び不純物拡散層２９を形成した後、第１層間絶縁膜５の形成工程以降の工程を図１から図３を説明した上記実施例と同様にして行なうことにより形成することができる。
【０１３５】
図１３は第１態様のさらに他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域を示す断面図、（Ｂ）は（Ａ）の破線で囲まれた部分を拡大して示す拡大断面図である。図１と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【０１３６】
シリコン基板１上に素子分離酸化膜３、不純物拡散層４ａ，４ａ、ゲート絶縁膜４ｂ及びゲート電極４ｃを備えたトランジスタ素子、第１層目層間絶縁膜５、コンタクトホール６ａ、導電性プラグ６ｂ、金属材料パターン７及び高融点金属膜９からなる第１層目金属配線パターン１１，１１ａ、下層側から順にプラズマＮＳＧ膜１５ａ、ＳＯＧ膜、プラズマＰＳＧ膜１５ｂからなる第２層目層間絶縁膜１５、上端部にテーパー形状をもつ接続孔１７、逆スパッタリング残渣１９、ならびにＣｒＳｉ薄膜抵抗体２１が形成されている。図１３（Ａ）では第２層目層間絶縁膜１５を一体的に図示し、図１３（Ｂ）に示す領域にはＳＯＧ膜は形成されていない。
【０１３７】
ＣｒＳｉ薄膜抵抗体２１の上面にＣｒＳｉＮ膜（金属窒化膜）３０が形成されている。ＣｒＳｉ薄膜抵抗体２１とＣｒＳｉＮ膜３０の間にはＣｒＳｉＯは形成されていない。
ＣｒＳｉ薄膜抵抗体２１及びＣｒＳｉＮ膜３０の形成領域を含む第２層目層間絶縁膜１５上にパッシベーション膜２３が形成されている。
【０１３８】
この実施例でも、ＣｒＳｉ薄膜抵抗体２１の下地絶縁膜１５として最上層にＰＳＧ膜１５ｂをもつものを用いているので、ＣｒＳｉ薄膜抵抗体２１の下面に接触する絶縁膜としてＮＳＧ膜を用いる場合に比べてレーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することができる。
【０１３９】
この実施例を製作するための製造方法を説明する。
図２（ａ）から（ｃ）を参照して説明した上記工程（１）から（３）と同じ工程により、素子分離酸化膜３と、不純物拡散層４ａ，４ａ、ゲート絶縁膜４ｂ及びゲート電極４ｃを備えたトランジスタ素子の形成が完了したウェハ状のシリコン基板１上に、第１層目層間絶縁膜５、コンタクトホール６ａ、導電性プラグ６ｂ、金属配線パターン７及び高融点金属膜９からなる第１層目金属配線パターン１１，１１ａ、第２層目層間絶縁膜１５、ならびに接続孔１７を形成する。
【０１４０】
図２（ｄ）を参照して説明した上記工程（４）と同じ条件により、例えばマルチチャンバースパッタリング装置のＡｒスパッタエッチングチャンバーにて、真空中で、層間絶縁膜５の表面に対してＡｒ逆スパッタリング処理を行なって逆スパッタリング残渣１９及び接続孔１７上端部のテーパー形状を形成し、続けて、Ａｒ逆スパッタリング処理の完了後に真空を破らずに連続して金属薄膜抵抗体用のＣｒＳｉ薄膜を形成する。
【０１４１】
さらに、ＣｒＳｉ薄膜の形成後、真空を破らずに連続して、ＣｒＳｉ薄膜上にＣｒＳｉＮ膜を形成する。例えば、ＣｒＳｉ薄膜の形成で用いたＳｉ／Ｃｒ＝８０／２０ｗｔ％のＣｒＳｉターゲットを使用し、ＤＣパワー：０.７ＫＷ（キロワット）、Ａｒ＋Ｎ2（アルゴンと窒素の混合ガス）：８５ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、処理時間：６秒の条件で処理を行ない、ＣｒＳｉ薄膜上にＣｒＳｉＮ膜を約５０Åの膜厚に形成する。次に、ＣｒＳｉＮ膜及びＣｒＳｉ薄膜をパターニングして、ＣｒＳｉＮ膜３０及びＣｒＳｉ薄膜抵抗体２１からなる積層パターンを形成する。
【０１４２】
図１から図３を参照して説明した上記製造方法と同様に、ＣｒＳｉ薄膜抵抗体２１は第１層目金属配線パターン１１と電気的に接続されているので、従来技術のようにはフッ酸水溶液によるＣｒＳｉ薄膜抵抗体２１の表面の金属酸化膜除去処理を行なう必要はない。さらに、ＣｒＳｉ薄膜抵抗体２１の上面はＣｒＳｉＮ膜３０により覆われているので、大気など、酸素を含む雰囲気中に暴露されてもＣｒＳｉ薄膜抵抗体２１の上面が酸化されることはない。
その後、第２層目層間絶縁膜１５上にパッシベーション膜２３を形成する。
【０１４３】
一般に、金属薄膜は酸素との反応性が高く、金属薄膜を大気に晒した状態で長時間放置すると抵抗値が変動してしまうことが知られている。
この実施例では、ＣｒＳｉ薄膜抵抗体２１の上面にＣｒＳｉＮ膜３０を形成することにより、ＣｒＳｉ薄膜抵抗体２１の上面が大気に晒されてＣｒＳｉ薄膜抵抗体２１の抵抗値が変動するのを防止している。ここで、ＣｒＳｉ薄膜抵抗体２１を形成するためのＣｒＳｉ薄膜が成膜された段階で、ＣｒＳｉ薄膜と第１層目金属配線パターン１１との電気的接続は完了しているため、ＣｒＳｉ薄膜２１上に新たな薄膜が成膜されても、特性上何ら影響を与えるものではない。
【０１４４】
図１４に、ＣｒＳｉＮ膜形成用のガスのＮ2分圧とＣｒＳｉＮ膜の抵抗率の関係を示す図であり、縦軸は抵抗率ρ（mohm・cm（ミリオーム・センチメートル））、横軸はＮ2分圧（％）を示す。ここでは、ターゲット：Ｓｉ／Ｃｒ＝５０／５０ｗｔ％、ＤＣパワー：０.７ＫＷ、Ａｒ＋Ｎ2：８５ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、処理時間：６秒の条件でＡｒ＋Ｎ2ガスのＮ2分圧を調整してＣｒＳｉＮ膜を形成した。
【０１４５】
Ｎ2分圧を１８％以上添加してリアクティブスパッタにより形成されたＣｒＳｉＮ膜は、Ｎ2を全く添加しないガスを用いた場合（Ｎ2分圧が０％）に比べて１０倍以上の高い抵抗率を示す。したがって、Ｎ2分圧を１８％以上に設定してＣｒＳｉＮ膜を成膜するようにすれば、ＣｒＳｉ薄膜抵抗体上に直接ＣｒＳｉＮ膜を形成しても、ＣｒＳｉ薄膜抵抗体全体の抵抗値はＣｒＳｉ薄膜が決定することとなり、ＣｒＳｉＮ膜は抵抗値にほとんど影響を与えない。ここで、Ｎ2分圧の上限は９０％程度である。Ｎ2分圧を９０％よりも大きく設定した場合、スパッタリング速度の大幅な低下を招き、生産効率が低下するので好ましくない。
なお、ＣｒＳｉＮ膜は、Ｎ2分圧を例えば６〜１１％程度添加してリアクティブスパッタにより形成するようにすれば、ＣｒＳｉＮ膜自体を金属薄膜抵抗体として使用することも可能である。
【０１４６】
また、上記の実施例では、ＣｒＳｉ薄膜抵抗体２１上にＣｒＳｉＮ膜３０を備えているが、ＣｒＳｉ薄膜抵抗体２１上にＣＶＤ系の絶縁膜、例えばシリコン窒化膜等を備えているようにしてもよい。しかし、一般的なマルチチャンバースパッタ装置にはＣＶＤチャンバーは接続されておらず、ＣＶＤ系の絶縁膜を真空中で連続してＣｒＳｉ薄膜抵抗体２１上に形成するためには、対応する新しい設備を購入する必要があり、製造コストに多大な影響を与えてしまう。
上記製造方法例のように、ＣｒＳｉ薄膜抵抗体２１用のＣｒＳｉ薄膜２７上にＣｒＳｉＮ膜３０を形成する構成であれば、新しい装置を購入すること無く、既存のマルチチャンバースパッタ装置を用いてＣｒＳｉ薄膜抵抗体２１の耐酸化カバー膜となるＣｒＳｉＮ膜３０を、真空状態を破ること無く形成することができる。
【０１４７】
また、図１３を参照して説明した実施例のようにＣｒＳｉ薄膜抵抗体２１上にＣｒＳｉＮ膜３０を備えている態様は、図１０から図１２を参照して説明した各実施例にも適用することができる。
【０１４８】
図１５は第１態様のさらに他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域を示す断面図、（Ｂ）は（Ａ）の破線で囲まれた部分を拡大して示す拡大断面図である。図１と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【０１４９】
シリコン基板１の表面に素子分離酸化膜３が形成されている。ＣｒＳｉ薄膜抵抗体２１の下に対応する領域であって、素子分離酸化膜３に囲まれた領域のシリコン基板１に不純物拡散層４ａ，４ａ、ゲート絶縁膜４ｂ及びゲート電極４ｃを備えたトランジスタ素子が形成されている。
素子分離酸化膜３及びトランジスタ素子の形成領域を含むシリコン基板１上に第１層目層間絶縁膜５が形成されている。第１層目層間絶縁膜５に、不純物拡散層４ａ，４ａ及びゲート電極４ｃに対応してコンタクトホール６ａ及び導電性プラグ６ｂが形成されている。
第１層目層間絶縁膜５上及び導電性プラグ６ｂ上に、金属材料パターン７と高融点金属膜９からなる第１層目金属配線パターン１１ａが形成されている。図示しない領域の第１層目層間絶縁膜５上には金属材料パターン７と高融点金属膜９からなる第１層目金属配線パターンが形成されている。
【０１５０】
第１層目金属配線パターン１１ａの形成領域を含む第１層目層間絶縁膜５上に、例えば、下層側から順にプラズマＮＳＧ膜、ＳＯＧ膜、プラズマＰＳＧ膜からなる第２層目層間絶縁膜３１が形成されている。図１５（Ａ）では第２層目層間絶縁膜３１を一体的に図示している。
第２層目層間絶縁膜３１上に、金属材料パターン３３と金属材料パターン３３表面に形成された高融点金属膜３５からなる第２層目金属配線パターン３７が形成されている。金属材料パターン３３は例えばＡｌＳｉＣｕ膜により形成されている。高融点金属膜３５は例えばＴｉＮ膜により形成されており、反射防止膜兼バリヤ膜として機能するものである。第２層目金属配線パターン３７の一部はＣｒＳｉ薄膜抵抗体２１の下の領域に延伸して形成されてレーザ光透過防止膜４１を構成している。
【０１５１】
第２層目金属配線パターン３７及びレーザ光透過防止膜４１の形成領域を含む第２層目層間絶縁膜３１上に、例えば、下層側から順にプラズマＮＳＧ膜３９ａ、ＳＯＧ膜、プラズマＰＳＧ膜３９ｃからなる第３層目層間絶縁膜（下地絶縁膜）３９（図１５では一体的に図示している。）が形成されている。第３層目層間絶縁膜３９に、金属薄膜抵抗体の両端部及び第２層目金属配線パターン３７に対応して接続孔１７が形成されている。
【０１５２】
（Ｂ）に示すように、接続孔１７の底面は高融点金属膜３５の表面側の一部が除去されて形成されており、接続孔１７の上端部はテーパー形状に形成されている。また、接続孔１７の内壁には逆スパッタリング残渣１９が形成されている。接続孔１７の上端部のテーパー形状及び逆スパッタリング残渣１９の（Ａ）での図示は省略している。接続孔１７の上端部のテーパー形状及び逆スパッタリング残渣１９は、接続孔１７が形成された第３層目層間絶縁膜３９に対してＡｒ逆スパッタリング処理が施されて形成されたものである。したがって、逆スパッタリング残渣１９は成分に高融点金属膜３５及び第３層目層間絶縁膜３９の材料ならびにＡｒを含んでおり、ここではＴｉ、Ｎ、Ｓｉ、Ｏ、Ａｒを含んでいる。
【０１５３】
第３層目層間絶縁膜３９上に、接続孔１７，１７間の領域から接続孔１７内及び第２層目金属配線パターン３７上にわたってＣｒＳｉ薄膜抵抗体２１が形成されている。ＣｒＳｉ薄膜抵抗体２１の両端部は接続孔１７内で第２層目金属配線パターン３７と電気的に接続されている。ＣｒＳｉ薄膜抵抗体２１下には第３層目層間絶縁膜３９を介してレーザ光透過防止膜４１が配置され、さらにレーザ光透過防止膜４１下には第１層目金属配線パターン１１ａ及びトランジスタ素子が配置されている。
ＣｒＳｉ薄膜抵抗体２１の形成領域を含む第３層目層間絶縁膜３９上にパッシベーション膜２３が形成されている。
【０１５４】
この実施例でも、図１を参照して説明した実施例と同様に、ＣｒＳｉ薄膜抵抗体２１の下地絶縁膜３１として最上層にＰＳＧ膜３１ｃをもつものを用いているので、ＣｒＳｉ薄膜抵抗体２１の下面に接触する絶縁膜としてＮＳＧ膜を用いる場合に比べてレーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することができる。さらに、ＣｒＳｉ薄膜抵抗体２１下の領域に集積回路の構成要件としてのトランジスタ素子及び第１層目金属配線パターン１１ａが配置されているので、チップ面積の小型化を図ることができる。
【０１５５】
さらに、ＣｒＳｉ薄膜抵抗体２１下の領域で第３層目層間絶縁膜３９と、第１層目金属配線パターン１１ａ、トランジスタ素子及びシリコン基板１の間に、金属材料からなるレーザ光透過防止膜４１を備えているので、レーザトリミング処理時においてＣｒＳｉ薄膜抵抗体２１が切断又は変質されるのに十分な強度のレーザ光２５をＣｒＳｉ薄膜抵抗体２１に照射しても、第３層目層間絶縁膜３９を透過したレーザ光２５はレーザ光透過防止膜４１によりシリコン基板１とは反対側に反射され、レーザ光２５が第１層目金属配線パターン１１ａ、トランジスタ素子及びシリコン基板１に照射されるのを防止することができる。
これにより、ＣｒＳｉ薄膜抵抗体２１下に配置した第１層目金属配線パターン１１ａが損傷したり、トランジスタ素子の特性が変動したりするのを防止することができる。さらに、トリミング処理時のシリコン基板１へのレーザ光の照射に起因する半導体装置の信頼性の低下を防止することができる。さらに、オンライントリミング処理時において、シリコン基板１へのレーザ光の照射に起因する電子正孔対の発生を防止して、高精度なトリミング処理を行なうことができる。
【０１５６】
さらに、（Ｂ）に示すように、接続孔１７の内壁に逆スパッタリング残渣１９が形成され、接続孔１７の上端部がテーパー状に形成されているので、図１に示した、接続孔１７の内壁に逆スパッタリング残渣１９が形成され、接続孔１７の上端部がテーパー状に形成されている実施例と同様に、接続孔１７近傍でのＣｒＳｉ薄膜抵抗体２１のステップカバレージを向上させてＣｒＳｉ薄膜抵抗体２１の金属配線パターン３７との接触抵抗の安定化を実現することができる。
【０１５７】
この実施例の製造方法の例を説明すると、まず、図２（ａ）を参照して説明した上記工程（１）と同様にして、不純物拡散層４ａ，４ａ、ゲート絶縁膜４ｂ及びゲート電極４ｃを備えたトランジスタ素子ならびに素子分離酸化膜３が形成されたシリコン基板１上に第１層目層間絶縁膜５、コンタクトホール６ａ、導電性プラグ６ｂ及び第１層目金属配線パターン１１ａを形成した後、図２（ｂ）を参照して説明した上記工程（２）と同様の工程により第２層目層間絶縁膜３１を形成する。
【０１５８】
図２（ａ）から（ｄ）を参照して説明した上記工程（１）から（４）において第１層目層間絶縁膜５上に金属材料パターン７及び高融点金属膜９からなる第１層目金属配線パターン１１、第２層目層間絶縁膜１５、接続孔１７、逆スパッタリング残渣１９及びＣｒＳｉ薄膜２７を形成したのと同様の工程により、第２層目層間絶縁膜３１上に金属材料パターン３３及び高融点金属膜３５からなる第２層目金属配線パターン３７ならびに第３層目層間絶縁膜３９を形成し、第３層目層間絶縁膜３９に接続孔１７を形成し、Ａｒ逆スパッタリング処理により接続孔１７の上端部のテーパー形状及び逆スパッタリング残渣１９を形成し、ＣｒＳｉ薄膜抵抗体２１用のＣｒＳｉ薄膜を形成する。その後、ＣｒＳｉ薄膜をパターニングしてＣｒＳｉ薄膜抵抗体２１を形成し、さらにパッシベーション膜２３を形成することにより、この実施例の製造工程が完了する。
【０１５９】
このように、この実施例においても、図１を参照して説明した実施例と同様に、ＣｒＳｉ薄膜抵抗体２１をパターニングした後にウェットエッチング技術によるパターニングを行なう必要がないことによる効果、ＣｒＳｉ薄膜抵抗体２１の金属配線パターン３７との接触面が大気に暴露されることはないことによる効果、ＣｒＳｉ薄膜抵抗体２１と金属材料パターン３３の間にバリヤ膜として機能する高融点金属膜３５を介在させていることによる効果、及び、ＣｒＳｉ薄膜抵抗体２１用のＣｒＳｉ薄膜を形成する前に下地膜である第３層目層間絶縁膜３９にＡｒ逆スパッタリング処理を施すことによる効果を得ることができる。
【０１６０】
また、図１６に示すように、図１３を参照して説明した実施例と同様に、ＣｒＳｉ薄膜抵抗体２１の上面にＣｒＳｉＮ膜３０が形成されているようにしてもよい。この実施例でもＣｒＳｉ薄膜抵抗体２１とＣｒＳｉＮ膜３０の間にはＣｒＳｉＯは形成されていない。図１６に示した実施例において、ＣｒＳｉＮ膜３０は図１３を参照して説明した製造方法と同様にして形成することができる。
【０１６１】
図１７は第１態様のさらに他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域を示す断面図、（Ｂ）は（Ａ）の破線で囲まれた部分を拡大して示す拡大断面図である。図１と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【０１６２】
この実施例が図１５を参照して説明した実施例と異なる点は、金属材料パターン３３及び高融点金属膜３５からなるレーザ光透過防止膜４１が第２層目金属配線パターン３７とは分離して設けられていることである。その他の構造は図１５を参照して説明した実施例と同じである。このような構造は、図１５に示した実施例を製造するための製造工程において第２層目金属配線パターン３７及びレーザ光透過防止膜４１をパターニングするためのマスクを変更することにより、同様に形成することができる。
このように、第２層目金属配線パターン３７とレーザ光透過防止膜４１が分離して設けられている場合であっても、図１５を参照して説明した実施例と同じ作用効果を得ることができる。
【０１６３】
図１７を参照して説明した実施例において、図１６を参照して説明した実施例のようにＣｒＳｉ薄膜抵抗体２１上にＣｒＳｉＮ膜３０を備えているようにしてもよい。
また、図１５から図１７を参照して説明した各実施例のトランジスタ素子に替えて、ＣｒＳｉ薄膜抵抗体２１下であってレーザ光透過防止膜４１下の領域に、図１０に示した容量素子や、図１１に示したポリシリコン配線パターン２８、図１２に示した不純物拡散層２９などを配置するようにしてもよい。
【０１６４】
図１５から図１７を参照して説明した各実施例では、レーザ光透過防止膜４１はＣｒＳｉ薄膜抵抗体２１が電気的に接続される第２層目金属配線パターン３７と同じ材料により形成されているが、本発明の半導体装置の第１態様はこれに限定されるものではなく、レーザ光透過防止膜は、第２層目金属配線パターン３７とは別途形成された、第１層目金属配線パターン３７とは異なる金属材料により形成されているものであってもよい。
【０１６５】
また、図１５から図１７を参照して説明した各実施例では、レーザ光透過防止膜４１はＣｒＳｉ薄膜抵抗体２１が電気的に接続される第２層目金属配線パターン３７と同じ層に形成されているが、本発明はこれに限定されるものではなく、例えばレーザ光透過防止膜は第２層目金属配線パターンと同じ層に形成され、かつ金属薄膜抵抗体が電気的に接続される金属配線パターンは第３層目金属配線パターンにより形成されている構成など、金属薄膜抵抗体が電気的に接続される金属配線パターンとレーザ光透過防止膜は互いに異なる層に形成されていてもよい。
【０１６６】
図１８は半導体装置の第２態様の一実施例における金属薄膜抵抗体の形成領域を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図、（Ｃ）は（Ｂ）の破線で囲まれた部分を拡大して示す拡大断面図である。（Ａ）でのパッシベーション膜の図示は省略している。上記の実施例と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【０１６７】
シリコン基板１の表面に素子分離酸化膜３が形成されている。ＣｒＳｉ薄膜抵抗体２１の下に対応する領域であって、素子分離酸化膜３に囲まれた領域のシリコン基板１に不純物拡散層４ａ，４ａ、ゲート絶縁膜４ｂ及びゲート電極４ｃを備えたトランジスタ素子が形成されている。
素子分離酸化膜３及びトランジスタ素子の形成領域を含むシリコン基板１上に第１層目層間絶縁膜５が形成されている。第１層目層間絶縁膜５に、不純物拡散層４ａ，４ａ及びゲート電極４ｃに対応してコンタクトホール６ａ及び導電性プラグ６ｂが形成されている。
第１層目層間絶縁膜５上及び導電性プラグ６ｂ上に、金属材料パターン７と高融点金属膜９からなる第１層目金属配線パターン１１ａが形成されている。図示しない領域の第１層目層間絶縁膜５上には金属材料パターン７と高融点金属膜９からなる第１層目金属配線パターンが形成されている。
第１層目金属配線パターン１１ａの形成領域を含んで第１層目層間絶縁膜５上に、下層側から順にプラズマＮＳＧ膜３１ａ、ＳＯＧ膜３１ｂ、プラズマＰＳＧ膜３１ｃからなる第２層目層間絶縁膜３１が形成されている。図１８（Ｂ）では第２層目層間絶縁膜３１を一体的に図示している。
第２層目層間絶縁膜３１上に、金属材料パターン３３と高融点金属膜３５からなる第２層目金属配線パターン３７が形成されている。
【０１６８】
第２層目金属配線パターン３７の側面に絶縁性材料、例えばＣＶＤ酸化膜からなるサイドウォール６７が形成されている。サイドウォール６７の第２層目層間絶縁膜３１側の表面に逆スパッタリング残渣６９（（Ａ）及び（Ｂ）での図示は省略）が形成されている。逆スパッタリング残渣６９は第２層目金属配線パターン３７及びサイドウォール６７が形成された後に第２層目層間絶縁膜３１に対してＡｒ逆スパッタリング処理が施されて形成されたものである。逆スパッタリング残渣６９は成分に少なくとも第２層目層間絶縁膜３１及びサイドウォール６７の材料ならびにＡｒを含んでいる。
【０１６９】
対向する一対の第２層目金属配線パターン３７間のサイドウォール６７の表面、逆スパッタリング残渣６９の表面及び第２層目層間絶縁膜３１上に帯状のＣｒＳｉ薄膜抵抗体２１が形成されている。ＣｒＳｉ薄膜抵抗体２１の両端部は、一対の第２層目金属配線パターン３７において対向する側面とは反対側の側面に形成されたサイドウォール６７及び逆スパッタリング残渣６９の表面ならびに第２層目層間絶縁膜３１上に延伸して形成されており、ＣｒＳｉ薄膜抵抗体２１と第２層目金属配線パターン３７は互いに交差して形成されている。
ＣｒＳｉ薄膜抵抗体２１の形成領域を含む第２層目層間絶縁膜３１上に最終保護膜としてのパッシベーション膜２３（（Ａ）での図示は省略）が形成されている。
【０１７０】
この実施例でも、図１を参照して説明した実施例と同様に、ＣｒＳｉ薄膜抵抗体２１の下地絶縁膜３１として最上層にＰＳＧ膜３１ｃをもつものを用いているので、ＣｒＳｉ薄膜抵抗体２１の下面に接触する絶縁膜としてＮＳＧ膜を用いる場合に比べてレーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することができる。
さらに、ＣｒＳｉ薄膜抵抗体２１下の領域に集積回路の構成要件としてのトランジスタ素子及び第１層目金属配線パターン１１ａが配置されているので、チップ面積の小型化を図ることができる。
【０１７１】
図１９はこの実施例の製造方法の一例を説明するための工程断面図である。図１８及び図１９を参照してこの実施例を説明する。
【０１７２】
（１）図２（ａ）から（ｃ）を参照して説明した上記工程（１）から（３）と同じ工程により、素子分離酸化膜３と、不純物拡散層４ａ，４ａ、ゲート絶縁膜４ｂ及びゲート電極４ｃを備えたトランジスタ素子の形成が完了したウェハ状のシリコン基板１上に、第１層目層間絶縁膜５、コンタクトホール６ａ、導電性プラグ６ｂ、金属配線パターン７及び高融点金属膜９からなる第１層目金属配線パターン１１ａを形成する。
図２（ｂ）を参照して説明した上記工程（２）で第２層目層間絶縁膜１５を形成したのと同様の工程により、第１層目層間絶縁膜５上全面に、下層側から順にプラズマＮＳＧ膜、ＳＯＧ膜、プラズマＰＳＧ膜からなる第２層目層間絶縁膜３１を形成する。
【０１７３】
図２（ａ）を参照して説明した上記工程（１）で第１層目金属配線パターン１１を形成したのと同様の工程により、第２層目層間絶縁膜３１上に金属材料パターン３３及び高融点金属膜３５からなる第２層目金属配線パターン３７を形成する（図１９（ａ）参照。）。
この段階では、従来技術のようには金属薄膜抵抗体は形成されておらず、第２層目金属配線パターン３７の下地膜は第２層目層間絶縁膜３１により形成されているので、高融点金属膜及び配線用金属膜のパターンニングをドライエッチング技術により十分なオーバーエッチングをもって行なうことが可能であり、従来技術の問題点となっていたウェットエッチング技術によるパターニングを適用する必要性は全く無く、回路の微細化に影響を与えることはない。
【０１７４】
（２）例えばプラズマＣＶＤ法により、第２層目金属配線パターン３７の形成領域を含む第２層目層間絶縁膜３１上にプラズマＰＳＧ膜を２０００Å程度の膜厚に形成した後、エッチバック処理を行なって、第２層目金属配線パターン３７の側面にプラズマＰＳＧ膜からなるサイドウォール６７を形成する（図１９（ｂ）参照。）。
【０１７５】
（３）例えばマルチチャンバースパッタリング装置のＡｒスパッタエッチングチャンバーにて、真空中で、ＤＣバイアス：１２５０Ｖ、Ａｒ：２０ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ（ミリトル）、処理時間：２０秒の条件で、第２層目金属配線パターン３７及びサイドウォール６７の形成領域を含んで第２層目層間絶縁膜３１に対してＡｒ逆スパッタリング処理を行なう。このエッチング条件は、１０００℃、ウェット雰囲気で形成した熱酸化膜を約５０Åだけエッチングする条件と同等である。このＡｒ逆スパッタリング処理により、サイドウォール６７の第２層目層間絶縁膜３１側の表面に逆スパッタリング残渣６９（図１８（Ｃ）参照。）が形成される。
【０１７６】
続けて、Ａｒスパッタエッチング完了後に真空状態を破らずに連続して金属薄膜抵抗体用のＣｒＳｉ薄膜を形成する。ここでは、半導体ウェハをＡｒスパッタエッチングチャンバーからＣｒＳｉターゲットが装着されたスパッタチャンバーに移送した後、Ｓｉ／Ｃｒ＝８０／２０ｗｔ％（重量パーセント）のＣｒＳｉターゲットを使用し、ＤＣパワー：０.７ＫＷ（キロワット）、Ａｒ：８５ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、処理時間：９秒の条件で処理を行ない、配線パターン１１及びサイドウォール６７，６７の形成領域を含む第２層目層間絶縁膜３１上全面にＣｒＳｉ薄膜を約５０Åの膜厚に形成した。
【０１７７】
写真製版技術により、ＣｒＳｉ薄膜上に金属薄膜抵抗体の形成領域を画定するためのレジストパターンを形成する。例えばＲＩＥ装置を用い、そのレジストパターンをマスクにしてＣｒＳｉ薄膜をパターニングしてＣｒＳｉ薄膜抵抗体２１を形成する（図１９（ｃ）参照。）。その後、上記レジストパターンを除去する。ここで、ＣｒＳｉ薄膜抵抗体２１は第２層目金属配線パターン３７の一部分と電気的に接続されているので、従来技術のようには金属薄膜抵抗体上面で電気的接続をとるためにフッ酸水溶液によるＣｒＳｉ薄膜抵抗体２１の表面の金属酸化膜除去処理を行なう必要はない。
【０１７８】
（４）例えばプラズマＣＶＤ法により、第２層目層間絶縁膜３１上全面にパッシベーション膜２３としてのシリコン酸化膜及びシリコン窒化膜を順次形成する。以上により、半導体装置の製造工程が完了する（図１８参照。）。
【０１７９】
このように、ＣｒＳｉ薄膜抵抗体２１を形成した後にウェットエッチング技術によるパターニングを行なう必要はなく、さらに、ＣｒＳｉ薄膜抵抗体２１における第２層目金属配線パターン３７との接触面が大気に暴露されることはないので、ＣｒＳｉ薄膜抵抗体２１に対する表面酸化膜除去処理及びエッチング防止用バリヤ膜形成を行なわなくても、ＣｒＳｉ薄膜抵抗体２１と第２層目金属配線パターン３７の良好な電気的接続を安定して得ることができる。これにより、ＣｒＳｉ薄膜抵抗体２１の膜厚に関わらず、工程数を増加させることなく、ＣｒＳｉ薄膜抵抗体２１の微細化及び抵抗値の安定化を実現することができる。
【０１８０】
さらに、ＣｒＳｉ薄膜抵抗体２１は第２層目金属配線パターン３７の上面からサイドウォール６７及び逆スパッタリング残渣６９の表面を介して第２層目層間絶縁膜３１上にわたって形成されているので、配線パターン上に形成された接続孔を介して金属薄膜抵抗体と配線パターンの電気的接続を形成する場合に比べて上記接続孔を形成する一連の工程を行なわなくてよいので、工程の短縮及び簡素化を実現でき、かつ上記接続孔を有するがゆえの金属薄膜抵抗体のステップカバレージの悪化による金属薄膜抵抗体の抵抗値変動及び電極との接触抵抗の増大もない。
【０１８１】
さらに、第２層目金属配線パターン３７の側面にサイドウォール６７が形成されているので、配線パターン１１の側面に起因する急峻な段差によるＣｒＳｉ薄膜抵抗体２１のステップカバレージの悪化を防止することができる。
このように、第２層目金属配線パターン３７との接触抵抗も含めてＣｒＳｉ薄膜抵抗体２１の抵抗値の安定化を実現することができる。
【０１８２】
さらに、ＣｒＳｉ薄膜抵抗体２１の両端部は第２層目金属配線パターン３７と交差して形成されているので、第２層目金属配線パターン３７とＣｒＳｉ薄膜抵抗体２１の重ね合わせズレやＣｒＳｉ薄膜抵抗体２１の端部の丸まりによる、第２層目金属配線パターン３７とＣｒＳｉ薄膜抵抗体２１の接触領域の変動をなくすことができ、さらに安定した接触抵抗を得ることができる。
【０１８３】
さらに、ＣｒＳｉ薄膜抵抗体２１と金属材料パターン３３の間にバリヤ膜として機能する高融点金属膜３５を介在させているので、ＣｒＳｉ薄膜抵抗体２１と第２層目金属配線パターン３７の接触抵抗のバラツキを低減することができ、抵抗値の精度及び歩留りの向上を図ることができる。
さらに、高融点金属膜３５はバリヤ膜兼反射防止膜としても機能しており、従来技術に比べて製造工程を増加させることなく高融点金属膜３５を形成することができるので、製造コストの増大を防止しつつ、金属薄膜抵抗体と配線パターンの接触抵抗を安定させることができる。
【０１８４】
さらに、ＣｒＳｉ薄膜抵抗体２１用のＣｒＳｉ薄膜の形成直前にＡｒ逆スパッタリング処理が施されていることにより、図４から図８を参照して説明したように、ＣｒＳｉ薄膜抵抗体２１の下地膜依存性を改善できる。
【０１８５】
図２０は、半導体装置の第２態様の他の実施例を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ位置での断面図、（Ｃ）は（Ｂ）の破線で囲まれた部分を拡大して示す拡大断面図である。（Ａ）でのパッシベーション膜の図示は省略している。上記の実施例と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【０１８６】
この実施例が図１８を参照して説明した上記実施例を異なる点は、ＣｒＳｉ薄膜抵抗体２１の上面にＣｒＳｉＮ膜３０が形成されていることである。ＣｒＳｉ薄膜抵抗体２１とＣｒＳｉＮ膜３０の間にはＣｒＳｉＯは形成されていない。ＣｒＳｉＮ膜３０は図１３を参照して説明した製造方法例と同様にして形成することができる。
【０１８７】
この実施例でも、図１３に示した実施例と同様に、ＣｒＳｉ薄膜抵抗体２１の上面にＣｒＳｉＮ膜３０を備えているので、ＣｒＳｉ薄膜抵抗体２１の上面が大気に晒されてＣｒＳｉ薄膜抵抗体２１の抵抗値が変動するのを防止することができる。
【０１８８】
図２１は第２態様の一実施例を示す断面図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＣ−Ｃ位置での断面図、（Ｃ）は（Ｂ）の破線で囲まれた部分を拡大して示す拡大断面図である。（Ａ）でのパッシベーション膜の図示は省略している。上記の実施例と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【０１８９】
シリコン基板１の表面に素子分離酸化膜３が形成されている。ＣｒＳｉ薄膜抵抗体２１の下に対応する領域であって、素子分離酸化膜３に囲まれた領域のシリコン基板１に不純物拡散層４ａ，４ａ、ゲート絶縁膜４ｂ及びゲート電極４ｃを備えたトランジスタ素子が形成されている。
素子分離酸化膜３及びトランジスタ素子の形成領域を含むシリコン基板１上に第１層目層間絶縁膜５が形成されている。第１層目層間絶縁膜５に、不純物拡散層４ａ，４ａ及びゲート電極４ｃに対応してコンタクトホール６ａ及び導電性プラグ６ｂが形成されている。
第１層目層間絶縁膜５上及び導電性プラグ６ｂ上に、金属材料パターン７と高融点金属膜９からなる第１層目金属配線パターン１１ａが形成されている。図示しない領域の第１層目層間絶縁膜５上には金属材料パターン７と高融点金属膜９からなる第１層目金属配線パターンが形成されている。
【０１９０】
第１層目金属配線パターン１１ａの形成領域を含んで第１層目層間絶縁膜５上に第２層目層間絶縁膜３１が形成されている。第２層目層間絶縁膜３１上に、金属材料パターン３３と高融点金属膜３５からなるレーザ光透過防止膜４１が形成されている。レーザ光透過防止膜４１はＣｒＳｉ薄膜抵抗体２１の下の領域に配置されている。
【０１９１】
レーザ光透過防止膜４１の形成領域を含む第２層目層間絶縁膜３１上に、例えば、下層側から順にプラズマＮＳＧ膜３９ａ、ＳＯＧ膜３９ｂ、プラズマＰＳＧ膜３９ｃからなる第３層目層間絶縁膜（下地絶縁膜）３９が形成されている。図２１（Ｂ）では第３層目層間絶縁膜３９を一体的に示している。
第３層目層間絶縁膜３９上に、金属材料パターン５７と金属材料パターン５７表面に形成された高融点金属膜５８からなる第３層目金属配線パターン５９が形成されている。金属材料パターン５７は例えばＡｌＳｉＣｕ膜により形成されている。高融点金属膜５７は例えばＴｉＮ膜により形成されており、反射防止膜兼バリヤ膜として機能するものである。
【０１９２】
第３層目金属配線パターン５９の側面に絶縁性材料、例えばＣＶＤ酸化膜からなるサイドウォール６７が形成されている。サイドウォール６７の第３層目層間絶縁膜３９側の表面に逆スパッタリング残渣６９（（Ａ）及び（Ｂ）での図示は省略）が形成されている。逆スパッタリング残渣６９は第３層目金属配線パターン５９及びサイドウォール６７が形成された後に第３層目層間絶縁膜５９に対してＡｒ逆スパッタリング処理が施されて形成されたものである。逆スパッタリング残渣６９は成分に少なくとも第３層目層間絶縁膜５９及びサイドウォール６７の材料ならびにＡｒを含んでいる。
【０１９３】
対向する一対の第３層目金属配線パターン５９間のサイドウォール６７の表面、逆スパッタリング残渣６９の表面及び第３層目層間絶縁膜５９上に帯状のＣｒＳｉ薄膜抵抗体２１が形成されている。ＣｒＳｉ薄膜抵抗体２１の両端部は、一対の第３層目金属配線パターン５９において対向する側面とは反対側の側面に形成されたサイドウォール６７及び逆スパッタリング残渣６９の表面ならびに第３層目層間絶縁膜３９上に延伸して形成されており、ＣｒＳｉ薄膜抵抗体２１と第３層目金属配線パターン５９は互いに交差して形成されている。ＣｒＳｉ薄膜抵抗体２１下には第３層目層間絶縁膜３９を介してレーザ光透過防止膜４１が配置され、さらにレーザ光透過防止膜４１下には第１層目金属配線パターン１１ａ及びトランジスタ素子が配置されている。
ＣｒＳｉ薄膜抵抗体２１の形成領域を含む第３層目層間絶縁膜３９上に最終保護膜としてのパッシベーション膜２３（（Ａ）での図示は省略）が形成されている。
【０１９４】
この実施例でも、図１を参照して説明した実施例と同様に、ＣｒＳｉ薄膜抵抗体２１の下地絶縁膜３９として最上層にＰＳＧ膜３９ｃをもつものを用いているので、ＣｒＳｉ薄膜抵抗体２１の下面に接触する絶縁膜としてＮＳＧ膜を用いる場合に比べてレーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することができる。
さらに、ＣｒＳｉ薄膜抵抗体２１下の領域に集積回路の構成要件としてのトランジスタ素子及び第１層目金属配線パターン１１ａが配置されているので、チップ面積の小型化を図ることができる。
【０１９５】
さらに、ＣｒＳｉ薄膜抵抗体２１下の領域で第３層目層間絶縁膜３９と、第１層目金属配線パターン１１ａ、トランジスタ素子及びシリコン基板１の間に、金属材料からなるレーザ光透過防止膜４１を備えているので、図１５を参照して説明した実施例と同様に、レーザトリミング処理時においてＣｒＳｉ薄膜抵抗体２１が切断又は変質されるのに十分な強度のレーザ光２５をＣｒＳｉ薄膜抵抗体２１に照射してもレーザ光２５が第１層目金属配線パターン１１ａ、トランジスタ素子及びシリコン基板１に照射されるのを防止することができる。
【０１９６】
この実施例の製造方法の例を説明すると、まず、図２（ａ）を参照して説明した上記工程（１）と同様にして、不純物拡散層４ａ，４ａ、ゲート絶縁膜４ｂ及びゲート電極４ｃを備えたトランジスタ素子ならびに素子分離酸化膜３が形成されたシリコン基板１上に第１層目層間絶縁膜５、コンタクトホール６ａ、導電性プラグ６ｂ及び第１層目金属配線パターン１１ａを形成した後、図２（ｂ）を参照して説明した上記工程（２）と同様の工程により下層側から順に第２層目層間絶縁膜３１を形成する。
【０１９７】
図２（ａ）及び（ｂ）を参照して説明した上記工程（１）及び（２）において第１層目層間絶縁膜５上に金属材料パターン７及び高融点金属膜９からなる第１層目金属配線パターン１１ならびに第２層目層間絶縁膜１５を形成したのと同様の工程により、第２層目層間絶縁膜３１上に金属材料パターン３３及び高融点金属膜３５からなるレーザ光透過防止膜４１、ならびに、プラズマＮＳＧ膜、ＳＯＧ膜、プラズマＰＳＧ膜からなる第３層目層間絶縁膜３９を形成する。
図２（ａ）を参照して説明した上記工程（１）で第１層目金属配線パターン１１を形成したのと同様の工程により、第３層目層間絶縁膜３９上に金属材料パターン５７及び高融点金属膜５８からなる第２層目金属配線パターン５９を形成する。
【０１９８】
図１９（ｂ）及び（ｃ）を参照して説明した上記工程（２）及び（３）と同様にして、第３層目金属配線パターン５９の側面にサイドウォール６７を形成し、Ａｒ逆スパッタリング処理を行なって逆スパッタリング残渣６９を形成し、さらにＣｒＳｉ薄膜抵抗体２１を形成する。
その後、パッシベーション膜２３を形成することにより、この実施例の製造工程が完了する。
【０１９９】
このように、この実施例においても、ＣｒＳｉ薄膜抵抗体２１をパターニングした後にウェットエッチング技術によるパターニングを行なう必要がないことによる効果、ＣｒＳｉ薄膜抵抗体２１の金属配線パターン３７との接触面が大気に暴露されることはないことによる効果、ＣｒＳｉ薄膜抵抗体２１と金属材料パターン３３の間にバリヤ膜として機能する高融点金属膜３５を介在させていることによる効果、及び、ＣｒＳｉ薄膜抵抗体２１用のＣｒＳｉ薄膜を形成する前に下地膜である第３層目層間絶縁膜３９にＡｒ逆スパッタリング処理を施すことによる効果を得ることができる。
【０２００】
さらに、ＣｒＳｉ薄膜抵抗体２１は第３層目金属配線パターン５９の上面からサイドウォール６７及び逆スパッタリング残渣６９の表面を介して第２層目層間絶縁膜３１上にわたって形成されているので、図１８を参照して説明した実施例と同様に、配線パターン上に形成された接続孔を介して金属薄膜抵抗体と配線パターンの電気的接続を形成する場合に比べて工程の短縮及び簡素化を実現でき、かつ上記接続孔を有するがゆえの金属薄膜抵抗体のステップカバレージの悪化による金属薄膜抵抗体の抵抗値変動及び電極との接触抵抗の増大はない。さらに、配線パターン１１の側面に起因する急峻な段差によるＣｒＳｉ薄膜抵抗体２１のステップカバレージの悪化を防止することができる。
さらに、ＣｒＳｉ薄膜抵抗体２１の両端部は第３層目金属配線パターン５９と交差して形成されているので、第３層目金属配線パターン５９とＣｒＳｉ薄膜抵抗体２１の重ね合わせズレやＣｒＳｉ薄膜抵抗体２１の端部の丸まりによる、第３層目金属配線パターン５９とＣｒＳｉ薄膜抵抗体２１の接触領域の変動をなくすことができ、さらに安定した接触抵抗を得ることができる。
【０２０１】
また、図２２に示すように、図１３を参照して説明した実施例と同様に、ＣｒＳｉ薄膜抵抗体２１の上面にＣｒＳｉＮ膜３０が形成されているようにしてもよい。この実施例でもＣｒＳｉ薄膜抵抗体２１とＣｒＳｉＮ膜３０の間にはＣｒＳｉＯは形成されていない。図１６に示した実施例において、ＣｒＳｉＮ膜３０は図１３を参照して説明した製造方法と同様にして形成することができる。
【０２０２】
また、図１８、及び図２０から図２２を参照して説明した各実施例のトランジスタ素子に替えて、ＣｒＳｉ薄膜抵抗体２１下の領域に、図１０に示した容量素子や、図１１に示したポリシリコン配線パターン２８、図１２に示した不純物拡散層２９などを配置するようにしてもよい。
【０２０３】
また、上記の第２態様の実施例では、ＣｒＳｉ薄膜抵抗体２１と、第２層目金属配線パターン３７又は第３層目金属配線パターン５９は互いに交差して設けられているが、本発明はこれに限定されるものではなく、金属薄膜抵抗体の端部が金属配線パターン上に配置されていてもよいし、金属薄膜抵抗体の下に金属配線パターンの端部が配置されていてもよい。
また、金属薄膜抵抗体と金属配線パターンは互いに直交する方向に配置されている必要はなく、金属薄膜抵抗体と金属配線パターンは互いに平行に配置されているなど、金属薄膜抵抗体と金属配線パターンの形状、向き及び配置は実施例に限定されるものではない。
【０２０４】
図２３は半導体装置の第３態様の一実施例を示す図であり、（Ａ）は断面図、（Ｂ）は第１接続孔近傍を拡大して示す断面図、（Ｃ）は第２接続孔近傍を拡大して示す断面図である。上記の実施例と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【０２０５】
シリコン基板１上に不純物拡散層４ａ，４ａ、ゲート絶縁膜４ｂ及びゲート電極４ｃを備えたトランジスタ素子、素子分離酸化膜３、第１層目層間絶縁膜５、コンタクトホール６ａ、導電性プラグ６ｂ、金属材料パターン及び高融点金属膜からなる第１層目金属配線パターン１１，１１ａが形成されている。第１層目金属配線パターン１１，１１ａは例えばＡｌＳｉＣｕ膜からなる金属材料パターンとその金属材料パターン表面に形成された高融点金属膜、例えばＴｉＮ膜により形成されているが、図２３では金属材料パターンと高融点金属膜を一体的に示している。第１層目金属配線パターン１１の形成領域を含む第１層目層間絶縁膜５上に、例えば、下層側から順にプラズマＮＳＧ膜１５ａ、ＳＯＧ膜、プラズマＰＳＧ膜１５ｂからなる第２層目層間絶縁膜１５が形成されている。図２３（Ａ）では第２層目層間絶縁膜１５を一体的に図示し、図２３（Ｂ）及び（Ｃ）に示す領域にはＳＯＧ膜は形成されていない。
【０２０６】
第２層目層間絶縁膜１５に、第１層目金属配線パターン１１に対応して第１接続孔４３及び第２接続孔４５が形成されている。第１接続孔４３は、第１層目金属配線パターン１１と、第２層目層間絶縁膜１５上に形成される金属薄膜抵抗体を電気的に接続するためのものである。第２接続孔４５は、第１層目金属配線パターン１１と、第２層目層間絶縁膜１５上に形成される第２層目金属配線パターンを電気的に接続するためのものである。
【０２０７】
第１接続孔４３内に導電性材料が埋め込まれて第１導電性プラグ４７が形成されている。第２接続孔４５内に導電性材料が埋め込まれて第２導電性プラグ４９が形成されている。第１導電性プラグ４７及び第２導電性プラグ４９は、例えばチタンからなり、接続孔内壁表面に形成されたバリヤメタル（第１導電性材料）５１と、バリヤメタル５１上に形成されたタングステン（第２導電性材料）５３により形成されている。（Ａ）では、第１導電性プラグ４７及び第２導電性プラグ４９について、バリヤメタル５１及びタングステン５３を一体的に示している。
【０２０８】
（Ｂ）に示すように、第１接続孔４３において、バリヤメタル５１の上端部は第１接続孔４３の上端部及びタングステン５３の上面とは間隔をもって形成されている。タングステン５３の上面の外周部及び第１接続孔４３の上端部はテーパー形状（（Ａ）での図示は省略）に形成されている。さらに、バリヤメタル５１上の、第１接続孔４３の内壁とタングステン５３の間の空間に、成分に少なくとも第２層目層間絶縁膜１５の材料、タングステン及びＡｒを含む逆スパッタリング残渣５５（（Ａ）での図示は省略）が形成されている。
【０２０９】
（Ｃ）に示すように、第２接続孔４５においては、バリヤメタル５１、タングステン５３及び第２層目層間絶縁膜１５の上面が同じ高さに形成されており、第１接続孔４３のようにはテーパー形状や逆スパッタリング残渣５５は形成されていない。
【０２１０】
第１導電性プラグ４７上及び第２層目層間絶縁膜１５上にＣｒＳｉ薄膜抵抗体２１が形成されている。ＣｒＳｉ薄膜抵抗体２１の両端部は第１導電性プラグ４７を介して第１層目金属配線パターン１１と電気的に接続されている。ＣｒＳｉ薄膜抵抗体２１下には第２層目層間絶縁膜１５を介して第１層目金属配線パターン１１ａ及びトランジスタ素子が配置されている。
【０２１１】
第２導電性プラグ４９上及び第２層目層間絶縁膜１５上に、最上層の金属配線パターンとしての第２層目金属配線パターン３７が形成されている。第２層目金属配線パターン３７は第２導電性プラグ４９を介して第１層目金属配線パターン１１と電気的に接続されている。
ＣｒＳｉ薄膜抵抗体２１及び第２層目金属配線パターン３７の形成領域を含む第２層目層間絶縁膜１５上にパッシベーション膜２３が形成されている。
【０２１２】
この実施例でも、図１を参照して説明した実施例と同様に、ＣｒＳｉ薄膜抵抗体２１の下地絶縁膜１５として最上層にＰＳＧ膜１５ｂをもつものを用いているので、ＣｒＳｉ薄膜抵抗体２１の下面に接触する絶縁膜としてＮＳＧ膜を用いる場合に比べてレーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することができる。
さらに、ＣｒＳｉ薄膜抵抗体２１下の領域に集積回路の構成要件としてのトランジスタ素子及び第１層目金属配線パターン１１ａが配置されているので、チップ面積の小型化を図ることができる。
【０２１３】
図２４はこの実施例を製造するための製造方法の一例を説明するための工程断面図である。図２４において、右側の破線円で囲まれた断面図は各工程での第１接続孔の状態を拡大して示すものである。図２３及び図２４を参照してこの製造方法の例を説明する。
【０２１４】
（１）図２（ａ）及び（ｂ）を参照して説明した上記工程（１）及び（２）と同様にして、素子分離酸化膜３ならびに不純物拡散層４ａ，４ａ、ゲート絶縁膜４ｂ及びゲート電極４ｃを備えたトランジスタ素子等の形成が完了したウェハ状のシリコン基板１上に第１層目層間絶縁膜５、コンタクトホール６ａ及び導電性プラグ６ｂを形成し、第１層目層間絶縁膜５上に金属材料パターン７及び高融点金属膜９からなる第１層目金属配線パターン１１ａを形成し、第２層目層間絶縁膜１５を形成する。
【０２１５】
公知の写真製版技術及びドライエッチング技術により、第１層目金属配線パターン１１の所定の領域に対応して第２層目層間絶縁膜１５に第１接続孔４３及び第２接続孔４５を形成する。
第１接続孔４３及び第２接続孔４５の内壁表面を含む第２層目層間絶縁膜１５上全面に例えばチタンからなるバリヤメタル５１を１０００Åの膜厚に形成し、さらにその上にタングステン５３を７５００Åの膜厚に形成した後、エッチバック処理又はＣＭＰ処理を施して、不要なタングステン５３及びバリヤメタル５１を除去する。これにより、第１接続孔４３内にバリヤメタル５１及びタングステン５３からなる第１導電性プラグ４７を形成し、第２接続孔４５内にバリヤメタル５１及びタングステン５３からなる第２導電性プラグ４９を形成する（図２４（ａ）参照。）。
【０２１６】
（２）例えばＤＣマグネトロンスパッタリング装置を用いて、第２層目層間絶縁膜１５上に、例えばＡｌＳｉＣｕ膜からなる金属材料膜を約５０００Åの膜厚に形成し、続けて真空中で連続的に例えばＴｉＮ膜からなる高融点金属膜を約５００Åの膜厚に形成して配線用金属膜６１を形成する（図２４（ｂ）参照。）。
【０２１７】
（３）写真製版技術により、第２層目金属配線パターンの形成領域を画定するためのレジストパターン６３を配線用金属膜６１上に形成した後、ドライエッチング技術により、レジストパターン６３をマスクにして配線用金属膜６１をパターンニングして第２層目金属配線パターン３７を形成する（図２４（ｃ）参照。）。このドライエッチングの際に、第１導電性プラグ４７上の配線用金属膜６１は除去されるが、第１導電性プラグ４７を構成するバリヤメタル５１の上部も除去されて第１導電性プラグ４７の周囲に窪みが形成される（図２４（ｃ）の拡大図参照。）。
このような窪みは、配線用金属膜６１とタングステン５３（第２導電性材料）のエッチング選択比が大きく、かつ配線用金属膜６１とバリヤメタル５１（第１導電性材料）のエッチング選択比が小さい場合に形成される。したがって、このような窪みは、この実施例での第１導電性プラグ４７及び配線用金属膜６１の材料の種類を用いた場合にのみ形成されるのではなく、金属配線用パターン用の金属膜に対して、第１導電性プラグを構成する第１導電性材料のエッチング選択比が小さく、かつ第１導電性プラグを構成する第２導電性材料のエッチング選択比が大きい場合に形成される。
【０２１８】
（４）レジストパターン６３を除去した後、図２（ｄ）を参照して説明した上記工程（４）でのＡｒ逆スパッタリング処理と同じ条件で、第１導電性プラグ４７の形成領域を含んで第２層目層間絶縁膜１５の表面に対してＡｒ逆スパッタリング処理を行なう（図２４（ｄ）参照。）。
このＡｒ逆スパッタリング処理により、第１接続孔４３において、タングステン５３の上面の外周部及び第１接続孔４３の上端部がテーパー形状に形成され、さらに、バリヤメタル５１上の、第１接続孔４３の内壁と第タングステン５３の間の空間に、成分に少なくとも第２層目層間絶縁膜１５の材料、タングステン及びＡｒを含む逆スパッタリング残渣５５が形成される（図２４（ｄ）の拡大図参照。）。
【０２１９】
（５）Ａｒ逆スパッタリング処理の完了後に真空を破らずに連続して、図２（ｄ）を参照して説明した上記工程（４）でのＣｒＳｉ薄膜成膜と同じ条件で、第１導電性プラグ４７及び第２層目金属配線パターン３７の形成領域を含む第２層目層間絶縁膜１５上全面に金属薄膜抵抗体用のＣｒＳｉ薄膜を形成する。写真製版技術により、ＣｒＳｉ薄膜上に金属薄膜抵抗体の形成領域を画定するためのレジストパターン６５を形成した後、例えばＲＩＥ装置を用い、レジストパターン６５をマスクにしてＣｒＳｉ薄膜をパターニングしてＣｒＳｉ薄膜抵抗体２１を形成する（図２４（ｅ）参照。）。
【０２２０】
このように、金属薄膜抵抗体用のＣｒＳｉ薄膜６３を形成する前に、第２層目層間絶縁膜１５に対してＡｒ逆スパッタリング処理を行ない、第１接続孔４３において、タングステン５３の上面の外周部及び第１接続孔４３の上端部をテーパー形状に形成し、バリヤメタル５１上の、第１接続孔４３の内壁と第タングステン５３の間の空間に逆スパッタリング残渣５５を形成することにより、第１接続孔４３近傍におけるＣｒＳｉ薄膜６３のステップカバレージを改善することができる。
さらに、図４から図８を参照して説明したように、上記Ａｒ逆スパッタリング処理を行なうことにより、後工程でＣｒＳｉ薄膜６３から形成されるＣｒＳｉ薄膜抵抗体の下地膜依存性を改善できる。
【０２２１】
（６）レジストパターン６５を除去する。ここで、ＣｒＳｉ薄膜抵抗体２１は第１導電性プラグ４７を介して第１層目金属配線パターン１１と電気的に接続されているので、従来技術のようには金属薄膜抵抗体上面で電気的接続をとるためにフッ酸水溶液によるＣｒＳｉ薄膜抵抗体２１の表面の金属酸化膜除去処理を行なう必要はない。
その後、パッシベーション膜２３としてのシリコン酸化膜及びシリコン窒化膜を順次形成する。以上により、半導体装置の製造工程が完了する（図２３参照。）。
【０２２２】
このように、第１層目金属配線パターン１１及び接続孔４３，４５を形成し、接続孔４３，４５内に導電性プラグ４７，４９を形成した後、ＣｒＳｉ薄膜抵抗体２１を形成して、第１導電性プラグ４７を介してＣｒＳｉ薄膜抵抗体２１と第１層目金属配線パターン１１の電気的接続を形成するので、ＣｒＳｉ薄膜抵抗体２１をパターニングした後にウェットエッチング技術によるパターニングを行なう必要はない。
【０２２３】
さらに、ＣｒＳｉ薄膜抵抗体２１の第１導電性プラグ４７との接触面が大気に暴露されることはないので、ＣｒＳｉ薄膜抵抗体２１に対する表面酸化膜除去処理及びエッチング防止用バリヤ膜形成を行なわなくても、ＣｒＳｉ薄膜抵抗体２１と第１導電性プラグ４７の良好な電気的接続を安定して得ることができる。
これにより、ＣｒＳｉ薄膜抵抗体２１の膜厚に関わらず、工程数を増加させることなく、ＣｒＳｉ薄膜抵抗体２１の微細化及び抵抗値の安定化を実現することができる。
【０２２４】
さらに、ＣｒＳｉ薄膜抵抗体２１を第１導電性プラグ４７上及び第２層目層間絶縁膜１５上に形成しているので、図４１を参照して説明した、配線パターン上に形成された接続孔を介して金属薄膜抵抗体と配線パターンの電気的接続を形成する場合のようには、金属薄膜抵抗体のステップカバレージの悪化による金属薄膜抵抗体の抵抗値変動及び電極との接触抵抗の増大もない。
【０２２５】
さらに、第１層目金属配線パターン１１と第２層目金属配線パターン３７を電気的に接続するための第２導電性プラグ４９を第１導電性プラグ４７と同時に形成しているので、図４０を参照して説明した製造工程に比べて絶縁膜１２３の形成工程、ならびに第２接続孔１２５及び第２導電性プラグ１２７を形成するための専用の工程をなくすことができ、製造工程数を増加させずに、低コストかつ短工期でＣｒＳｉ薄膜抵抗体２１を形成することができる。
【０２２６】
図２５は、半導体装置の第３態様の他の実施例を示す図であり、（Ａ）は断面図、（Ｂ）は第１接続孔近傍を拡大して示す断面図、（Ｃ）は第２接続孔近傍を拡大して示す断面図である。上記の実施例と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【０２２７】
この実施例が図２３を参照して説明した上記実施例を異なる点は、ＣｒＳｉ薄膜抵抗体２１の上面にＣｒＳｉＮ膜３０が形成されていることである。ＣｒＳｉ薄膜抵抗体２１とＣｒＳｉＮ膜３０の間にはＣｒＳｉＯは形成されていない。ＣｒＳｉＮ膜３０は図１０を参照して説明した実施例と同様にして形成することができる。
【０２２８】
この実施例でも、図１３に示した実施例と同様に、ＣｒＳｉ薄膜抵抗体２１の上面にＣｒＳｉＮ膜３０を備えているので、ＣｒＳｉ薄膜抵抗体２１の上面が大気に晒されてＣｒＳｉ薄膜抵抗体２１の抵抗値が変動するのを防止することができる。
【０２２９】
図２６は第３態様の一実施例を示す断面図であり、（Ａ）は断面図、（Ｂ）は第１接続孔近傍を拡大して示す断面図、（Ｃ）は第２接続孔近傍を拡大して示す断面図である。上記の実施例と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【０２３０】
シリコン基板１上に、素子分離酸化膜３、不純物拡散層４ａ，４ａとゲート絶縁膜４ｂとゲート電極４ｃを備えたトランジスタ素子、第１層目層間絶縁膜５、コンタクトホール６ａ、導電性プラグ６ｂ、金属材料パターン７と高融点金属膜９からなる第１層目金属配線パターン１１ａ、第２層目層間絶縁膜３１が形成されている。
【０２３１】
第２層目層間絶縁膜３１上に、第２層目金属配線パターン３７が形成されている。第２層目金属配線パターン３７の一部はＣｒＳｉ薄膜抵抗体２１の下の領域に延伸して形成されてレーザ光透過防止膜４１を構成している。第２層目金属配線パターン３７及びレーザ光透過防止膜４１は例えばＡｌＳｉＣｕ膜からなる金属材料パターンとその金属材料パターン表面に形成された高融点金属膜、例えばＴｉＮ膜により形成されているが、図２３では金属材料パターンと高融点金属膜を一体的に示している。
第２層目金属配線パターン３７及びレーザ光透過防止膜４１の形成領域を含んで第２層目層間絶縁膜３１上に、下層側から順にプラズマＮＳＧ膜３９ａ、ＳＯＧ膜、プラズマＰＳＧ膜３９ｃからなる第３層目層間絶縁膜３９が形成されている。図２６（Ａ）では第３層目層間絶縁膜３９を一体的に図示し、図２６（Ｂ）及び（Ｃ）に示す領域にはＳＯＧ膜は形成されていない。
【０２３２】
第３層目層間絶縁膜３９に、第２層目金属配線パターン３７に対応して、第２層目金属配線パターン３７とＣｒＳｉ薄膜抵抗体２１を電気的に接続するための第１接続孔４３と、第２層目金属配線パターン３７と第３層目金属配線パターン５９を電気的に接続するための第２接続孔４５が形成されている。第１接続孔４３内にバリヤメタル５１及びタングステン５３からなる第１導電性プラグ４７が形成され、第２接続孔４５内にバリヤメタル５１及びタングステン５３からなる第２導電性プラグ４９が形成されている。
【０２３３】
（Ｂ）に示すように、第１接続孔４３において、バリヤメタル５１の上端部は第１接続孔４３の上端部及びタングステン５３の上面とは間隔をもって形成されている。タングステン５３の上面の外周部及び第１接続孔４３の上端部はテーパー形状（（Ａ）での図示は省略）に形成されている。さらに、バリヤメタル５１上の、第１接続孔４３の内壁とタングステン５３の間の空間に、成分に少なくとも第３層目層間絶縁膜３９の材料、タングステン及びＡｒを含む逆スパッタリング残渣５５（（Ａ）での図示は省略）が形成されている。
（Ｃ）に示すように、第２接続孔４５においては、バリヤメタル５１、タングステン５３及び第２層目層間絶縁膜１５の上面が同じ高さに形成されており、第１接続孔４３のようにはテーパー形状や逆スパッタリング残渣５５は形成されていない。
【０２３４】
第１導電性プラグ４７上及び第３層目層間絶縁膜３９上にＣｒＳｉ薄膜抵抗体２１が形成されている。ＣｒＳｉ薄膜抵抗体２１の両端部は第１導電性プラグ４７を介して第２層目金属配線パターン３７と電気的に接続されている。ＣｒＳｉ薄膜抵抗体２１下には第２層目層間絶縁膜１５を介してレーザ光透過防止膜４１が配置され、さらにその下に第１層目金属配線パターン１１ａ及びトランジスタ素子が配置されている。
【０２３５】
第２導電性プラグ４９上及び第３層目層間絶縁膜３９上に、最上層の金属配線パターンとしての第３層目金属配線パターン５９が形成されている。第３層目金属配線パターン５９は第２導電性プラグ４９を介して第２層目金属配線パターン３７と電気的に接続されている。
ＣｒＳｉ薄膜抵抗体２１及び第３層目金属配線パターン５９の形成領域を含んで第３層目層間絶縁膜３９上にパッシベーション膜２３が形成されている。
【０２３６】
この実施例でも、図１を参照して説明した実施例と同様に、ＣｒＳｉ薄膜抵抗体２１の下地絶縁膜３９として最上層にＰＳＧ膜３９ｃをもつものを用いているので、ＣｒＳｉ薄膜抵抗体２１の下面に接触する絶縁膜としてＮＳＧ膜を用いる場合に比べてレーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することができる。
さらに、ＣｒＳｉ薄膜抵抗体２１下の領域に集積回路の構成要件としてのトランジスタ素子及び第１層目金属配線パターン１１ａが配置されているので、チップ面積の小型化を図ることができる。
【０２３７】
さらに、ＣｒＳｉ薄膜抵抗体２１下の領域で第３層目層間絶縁膜３９と、第１層目金属配線パターン１１ａ、トランジスタ素子及びシリコン基板１の間に、金属材料からなるレーザ光透過防止膜４１を備えているので、図１５を参照して説明した実施例と同様に、レーザトリミング処理時においてＣｒＳｉ薄膜抵抗体２１が切断又は変質されるのに十分な強度のレーザ光２５をＣｒＳｉ薄膜抵抗体２１に照射してもレーザ光２５が第１層目金属配線パターン１１ａ、トランジスタ素子及びシリコン基板１に照射されるのを防止することができる。
【０２３８】
この実施例の製造方法の例を簡単に説明すると、第３層目層間絶縁膜３９までの形成工程は図１５を参照して説明した製造方法例と同じ工程により形成する。その後、図２４を参照して説明した製造方法例と同様の工程により、第３層目層間絶縁膜３９に第１接続孔４３及び第２接続孔４５を形成し、第１導電性プラグ４７及び第２導電性プラグ４９を形成し、第３層目金属配線パターン５９を形成し、Ａｒ逆スパッタリング処理を施し、ＣｒＳｉ薄膜抵抗体２１を形成し、最後にパッシベーション膜２３を形成する。
【０２３９】
このように、この実施例においても、ＣｒＳｉ薄膜抵抗体２１をパターニングした後にウェットエッチング技術によるパターニングを行なう必要がないことによる効果、ＣｒＳｉ薄膜抵抗体２１の金属配線パターン３７との接触面が大気に暴露されることはないことによる効果、ＣｒＳｉ薄膜抵抗体２１と金属材料パターン３３の間にバリヤ膜として機能する高融点金属膜３５を介在させていることによる効果、及び、ＣｒＳｉ薄膜抵抗体２１用のＣｒＳｉ薄膜を形成する前に下地膜である第３層目層間絶縁膜３９にＡｒ逆スパッタリング処理を施すことによる効果を得ることができる。
【０２４０】
さらに、図２３を参照して説明した実施例と同様に、ＣｒＳｉ薄膜抵抗体２１を第１導電性プラグ４７上及び第２層目層間絶縁膜１５上に形成しているので、金属薄膜抵抗体のステップカバレージの悪化による金属薄膜抵抗体の抵抗値変動及び電極との接触抵抗の増大はない。
さらに、第１導電性プラグ４７と第２導電性プラグ４９を同時に形成しているので、製造工程数を増加させずに、低コストかつ短工期でＣｒＳｉ薄膜抵抗体２１を形成することができる。
【０２４１】
また、図２７に示すように、図１３を参照して説明した実施例と同様に、ＣｒＳｉ薄膜抵抗体２１の上面にＣｒＳｉＮ膜３０が形成されているようにしてもよい。この実施例でもＣｒＳｉ薄膜抵抗体２１とＣｒＳｉＮ膜３０の間にはＣｒＳｉＯは形成されていない。図２７に示した実施例において、ＣｒＳｉＮ膜３０は図１３を参照して説明した製造方法と同様にして形成することができる。
【０２４２】
また、図２８に示すように、図１７を参照して説明した実施例と同様に、レーザ光透過防止膜４１が第２層目金属配線パターン３７とは分離して設けられているようにしてもよい。
さらに、図２９に示した実施例において、図１３を参照して説明した実施例と同様に、ＣｒＳｉ薄膜抵抗体２１の上面にＣｒＳｉＮ膜３０が形成されているようにしてもよい。
これらの場合であっても、図２５を参照して説明した実施例と同じ作用効果を得ることができる。
【０２４３】
また、図２５から図２９を参照して説明した各実施例では、レーザ光透過防止膜４１はＣｒＳｉ薄膜抵抗体２１が電気的に接続される第２層目金属配線パターン３７と同じ材料により形成されているが、本発明の半導体装置の第３態様はこれに限定されるものではなく、レーザ光透過防止膜は、第２層目金属配線パターン３７とは別途形成された、第２層目金属配線パターン３７とは異なる金属材料により形成されているものであってもよい。
【０２４４】
また、上記の実施例では、レーザ光透過防止膜４１と、ＣｒＳｉ薄膜抵抗体２１が電気的に接続される第２層目金属配線パターン３７はともに第１層目層間絶縁膜５上に形成されているが、レーザ光透過防止膜と、金属薄膜抵抗体が電気的に接続される金属配線パターンは互いに異なる絶縁膜上に形成されていてもよい。
【０２４５】
また、図２３、及び図２５から図２９を参照して説明した各実施例のトランジスタ素子に替えて、ＣｒＳｉ薄膜抵抗体２１下の領域に、図１０に示した容量素子や、図１１に示したポリシリコン配線パターン２８、図１２に示した不純物拡散層２９などを配置するようにしてもよい。
【０２４６】
また、図２３、及び図２５から図２９を参照して説明した各実施例では、第１導電性プラグ４７及び第２導電性プラグ４９として、チタンからなるバリヤメタル５１及びタングステン５３からなるものを用いているが、本発明において第１導電性プラグ及び第２導電性プラグはこれに限定されるものではない。例えば、第１導電性材料（バリヤメタル）としてチタン以外の材料、ＴｉＷ、ＴｉＮ、Ｗ、ＷＳｉなどを用いることができる。また、第２導電性材料としてタングステン以外の材料、Ｃｕ、Ａｌ、ＷＳｉなどを用いることができる。ただし、第１導電性材料及び第２導電性材料はここに挙げた材料に限定されるものではない。
【０２４７】
また、図２３、及び図２５から図２９を参照して説明した各実施例では、第１接続孔４３において、第１接続孔４３において、バリヤメタル５１の上端部は第１接続孔４３の上端部及びタングステン５３の上面とは間隔をもって形成され、タングステン５３の上面の外周部及び第１接続孔４３の上端部はテーパー形状に形成され、さらに逆スパッタリング残渣５５が形成されているが、本発明の第３態様において第１接続孔４３近傍の構造はこれに限定されるものではない。
【０２４８】
例えば、ＣｒＳｉ薄膜抵抗体２１用のＣｒＳｉ薄膜を形成する前に上記Ａｒ逆スパッタリング処理を行なわない場合には、タングステン５３の上面の外周部及び第１接続孔４３の上端部にテーパー形状に形成されず、逆スパッタリング残渣５５も形成されないが、このような構造であってもよい。
【０２４９】
また、図２４を参照して説明した製造方法の例では、第２層目金属配線パターン３７を形成した後（工程（２）及び（３）参照。）、ＣｒＳｉ薄膜抵抗体２１を形成している（工程（４）参照）が、ＣｒＳｉ薄膜抵抗体２１を形成した後に第２層目金属配線パターン３７を形成するようにしてもよい。この場合には、第１接続孔４３においてバリヤメタル５１の上端部が除去されることはなく、第１導電性プラグ４７の上面を平坦に形成することができる。なお、ＣｒＳｉ薄膜抵抗体２１用のＣｒＳｉ薄膜の形成直前にＡｒ逆スパッタリング処理を行なっても、タングステン５３の上面の外周部及び第１接続孔４３の上端部のテーパー形状ならびに逆スパッタリング残渣５５は形成されない。
ただし、ＣｒＳｉ薄膜抵抗体２１の形成後に第２層目金属配線パターン３７を形成する際にＣｒＳｉ薄膜抵抗体２１がエッチングされないようにするために、ＣｒＳｉ薄膜抵抗体２１上面に保護用絶縁膜を形成することが好ましい。保護用絶縁膜は、例えば図１３に示したＣｒＳｉＮ膜３０や、公知の技術により形成したシリコン窒化膜、ＣｒＳｉＮ膜３０とシリコン窒化膜の積層膜などを挙げることができる。
【０２５０】
以上、本発明の第１態様から第３態様までの実施例を説明した。上記の実施例では、金属配線パターンの上面に形成された高融点金属膜９，３３，５７としてＴｉＮ膜を用いた例を挙げているが、金属配線パターンを構成する高融点金属膜はこれに限定されるものではなく、例えばＴｉＷやＷＳｉなど、他の高融点金属膜を用いてもよい。
【０２５１】
また、図１から図２９を参照して説明した上記の実施例及びサンプルでは、金属薄膜抵抗体の材料としてＣｒＳｉを用いた例を示しているが、本発明はこれに限定されるものではなく、金属薄膜抵抗体の材料としては、例えばＮｉＣｒ、ＴａＮ、ＣｒＳｉ2、ＣｒＳｉＮ、ＣｒＳｉ、ＣｒＳｉ０など、他の材料を用いてもよい。
【０２５２】
また、上記の実施例では、１層、２層又は３層の金属配線パターンを備えた半導体装置に本発明を適用しているが、本発明はこれに限定されるものではなく、４層以上の金属配線パターンを備えた多層金属配線構造の半導体装置に本発明を適用することもできる。その場合、金属薄膜抵抗体の電気的接続を得るための、金属薄膜抵抗体が電気的に接続される金属配線パターンは何層目の金属配線パターンであってもよい。
また、金属薄膜抵抗体下に配置されるレーザ光透過防止膜は、金属薄膜抵抗体下の領域であれば、いかなる層の金属配線パターンと同時に形成されたものであってもよい。また、レーザ光透過防止膜は金属配線パターンとは別途形成された金属材料からなるものであってもよい。
【０２５３】
また、上記の第１態様、第２態様及び第３態様の実施例では、ＣｒＳｉ薄膜抵抗体２１が電気的に接続される第１層目金属配線パターン１１、第２層目金属配線パターン３７又は第３層目金属配線パターン５９を最上層の金属配線パターンとし、第３態様の実施例ではＣｒＳｉ薄膜抵抗体２１が電気的に接続される金属配線パターンの１層だけ上層側の第２層目金属配線パターン３７又は第３層目金属配線パターン５９を最上層の金属配線パターンとしている。
これにより、例えばＣｒＳｉ薄膜抵抗体２１のレイアウト変更をＣｒＳｉ薄膜抵抗体２１及び最上層の金属配線パターンのレイアウト変更により実現できるなど、設計の自由度を向上させることができる。
【０２５４】
また、ＣｒＳｉ薄膜抵抗体２１の上層には、膜厚が薄いＣｒＳｉＮ膜３０を除いて、絶縁性材料からなるパッシベーション膜２３が形成されているので、金属薄膜抵抗体の上層に最終保護膜以外の絶縁膜も形成されている場合に比べて、ＣｒＳｉ薄膜抵抗体２１上の絶縁性材料の膜厚を薄くして膜厚ばらつきを小さくすることができる。これにより、ＣｒＳｉ薄膜抵抗体２１にレーザ光を照射してトリミング処理を施す際に、ＣｒＳｉ薄膜抵抗体２１上の絶縁性材料でのレーザの干渉のばらつきを小さくしてＣｒＳｉ薄膜抵抗体２１に与えられるレーザエネルギーのばらつきを小さくすることができ、トリミングの正確性を向上させることができる。さらに、トリミング処理時のレーザ照射に起因するＣｒＳｉ薄膜抵抗体２１の温度上昇などに対して放熱能力を向上させることができる。
【０２５５】
また、上記の実施例では、金属配線パターン１１，３７，５９として、金属材料パターンの上面に高融点金属膜が形成されたものを用いているが、本発明はこれに限定されるものではなく、金属配線パターンとして上面に高融点金属膜が形成されていない金属材料パターンからなるものを用いてもよい。この場合、金属材料パターンとして例えばＡｌ系合金を用いた場合には、金属材料パターン表面に強固な自然酸化膜が形成されるので、接続孔形成後で金属薄膜抵抗体用の金属薄膜を形成する前に、接続孔底部の金属材料パターン表面の自然酸化膜を除去する工程を行なうことが好ましい。その自然酸化膜除去工程は、金属薄膜抵抗体の抵抗値の経時的変化抑制を目的とした上記Ａｒ逆スパッタリング処理を兼ねて行なってもよい。また、金属配線パターンはＡｌ系合金を含むものに限定されるものではなく、いわゆるダマシン法により形成されたＣｕ配線など、他の金属材料からなる金属配線パターンであってもよい。
【０２５６】
また、上記の実施例では、金属薄膜抵抗体下の領域に集積回路の構成要件、トランジスタ、容量素子、金属配線パターン、ポリシリコン配線パターン、不純物拡散層などが配置されているが、本発明の半導体装置はこれに限定されるものではなく、金属薄膜抵抗体下の領域には集積回路の構成要件を備えていない構成であってもよい。
【０２５７】
また、上記の実施例では、金属薄膜抵抗体の下面と接触する下地絶縁膜の最上層の膜としてＰＳＧ膜を用いているが、ＰＳＧ膜に変えてＢＰＳＧ膜を用いるようにしてもよい。金属薄膜抵抗体の下面と接触する下地絶縁膜の最上層の膜としての、ＰＳＧ膜のリン不純物濃度は例えば３.７重量％、ＢＰＳＧ膜のボロン不純物濃度は例えば４.５重量％、リン不純物濃度は例えば３.７重量％を挙げることができる。また、上記の実施例では下地絶縁膜として積層膜を用いているが、下地絶縁膜はＰＳＧ膜又はＢＰＳＧ膜の単層膜であってもよい。
【０２５８】
本発明の半導体装置を構成する金属薄膜抵抗体は、例えばアナログ回路を備えた半導体装置に適用することができる。以下に、本発明にかかる金属薄膜抵抗体を備えたアナログ回路を備えた半導体装置の実施例について説明する。
【０２５９】
図３０はアナログ回路である定電圧発生回路を備えた半導体装置の一実施例を示す回路図である。
直流電源７５からの電源を負荷７７に安定して供給すべく、定電圧発生回路７９が設けられている。定電圧発生回路７９は、直流電源７５が接続される入力端子（Ｖbat）８１、基準電圧発生回路（Ｖref）８３、演算増幅器（比較回路）８５、出力ドライバを構成するＰチャネルＭＯＳトランジスタ（以下、ＰＭＯＳと略記する）８７、分割抵抗素子Ｒ１，Ｒ２及び出力端子（Ｖout）８９を備えている。
【０２６０】
定電圧発生回路７９の演算増幅器８５では、出力端子がＰＭＯＳ８７のゲート電極に接続され、反転入力端子（−）に基準電圧発生回路８３から基準電圧Ｖrefが印加され、非反転入力端子（＋）に出力電圧Ｖoutを抵抗素子Ｒ１とＲ２で分割した電圧が印加され、抵抗素子Ｒ１，Ｒ２の分割電圧が基準電圧Ｖrefに等しくなるように制御される。
【０２６１】
図３１は、アナログ回路である電圧検出回路を備えた半導体装置の一実施例を示す回路図である。
電圧検出回路９１において、符号８５は演算増幅器で、その反転入力端子（−）に基準電圧発生回路８３が接続され、基準電圧Ｖrefが印加される。入力端子（Ｖsens）９３から入力される測定すべき端子の電圧が分割抵抗素子Ｒ１とＲ２によって分割されて演算増幅器８５の非反転入力端子（＋）に入力される。演算増幅器８５の出力は出力端子（Ｖout）９５を介して外部に出力される。
【０２６２】
電圧検出回路９１では、測定すべき端子の電圧が高く、分割抵抗素子Ｒ１とＲ２により分割された電圧が基準電圧Ｖrefよりも高いときは演算増幅器８５の出力がＨレベルを維持し、測定すべき端子の電圧が降下してきて分割抵抗素子Ｒ１とＲ２により分割された電圧が基準電圧Ｖref以下になってくると演算増幅器８５の出力がＬレベルになる。
【０２６３】
一般に、図３０に示した定電圧発生回路や図３１に示した電圧検出回路では、製造プロセスのバラツキに起因して基準電圧発生回路からの基準電圧Ｖrefが変動するので、その変動に対応すべく、分割抵抗素子としてヒューズ素子の切断により抵抗値を調整可能な抵抗素子回路（分割抵抗回路と称す）や、抵抗素子へのレーザ照射により抵抗値を調整可能な分割抵抗回路を用いて、分割抵抗素子の抵抗値を調整している。
【０２６４】
図３２は、本発明の金属薄膜抵抗体が適用される分割抵抗回路の一例を示す回路図である。
図３３及び図３４は、その分割抵抗回路のレイアウト例を示すレイアウト図であり、図３３はヒューズ素子部分のレイアウト例を示し、図３４は抵抗素子部分のレイアウト例を示す。
【０２６５】
図３２に示すように、抵抗素子Ｒbottom、ｍ＋１個（ｍは正の整数）の抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍ、抵抗素子Ｒtopが直列に接続されている。抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍには、各抵抗素子に対応してヒューズ素子ＲＬ０，ＲＬ１，…，ＲＬｍが並列に接続されている。
【０２６６】
図３３に示すように、ヒューズ素子ＲＬ０，ＲＬ１，…，ＲＬｍは、例えばシート抵抗が２０Ω〜４０Ωのポリシリコンパターンにより形成されている。
抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍの値は抵抗素子Ｒbottom側から順に二進数的に増加するよう設定されている。すなわち、抵抗素子ＲＴｎの抵抗値は、抵抗素子ＲＴ０の抵抗値を単位値とし、その単位値の２ｎ倍である。
【０２６７】
例えば、図３４に示すように、ＣｒＳｉ薄膜抵抗体２１を用い、抵抗素子ＲＴ０を１本のＣｒＳｉ薄膜抵抗体２１を単位抵抗とし、抵抗素子ＲＴｎを２ｎ本のＣｒＳｉ薄膜抵抗体２１により構成する。ＣｒＳｉ薄膜抵抗体２１は、例えば上記実施例で説明したものが用いられる。なお、図３４では接続孔を記載しているが、接続孔を用いないで金属配線パターンと電気的に接続できるＣｒＳｉ薄膜抵抗体２１を用いた上記実施例を適用することもできる。また、ＣｒＳｉ薄膜抵抗体２１の下地絶縁膜の最上層はＰＳＧ膜又はＢＰＳＧ膜である。
図３３及び図３４において、符号Ａ−Ａ間、符号Ｂ−Ｂ間、符号Ｃ−Ｃ間、符号Ｄ−Ｄ、符号Ｅ−Ｅ、符号Ｆ−Ｆ及び符号Ｇ−Ｇ間はそれぞれ金属配線パターン９６により電気的に接続されている。
【０２６８】
このように、抵抗素子の比の精度が重視される分割抵抗回路では、製造工程での作り込み精度を上げるために、一対の抵抗素子及びヒューズ素子からなる単位抵抗素子が直列に接続されて梯子状に配置されている。
このような分割抵抗回路では、任意のヒューズ素子ＲＬ０，ＲＬ１，…，ＲＬｍをレーザービームで切断することにより、所望の直列抵抗値を得ることができる。
【０２６９】
本発明の半導体装置では、金属薄膜抵抗体の下地絶縁膜として、少なくとも最上層にＰＳＧ膜又はＢＰＳＧ膜をもつものを用いるようにしたので、レーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することができ、図３２に示した分割抵抗回路の出力電圧の精度を向上させることができる。
【０２７０】
図３２に示した分割抵抗回路を図３０に示した定電圧発生回路７９の分割抵抗素子Ｒ１，Ｒ２に適用する場合、例えば抵抗素子Ｒbottom端を接地し、抵抗素子Ｒtop端をＰＭＯＳ８７のドレインに接続する。さらに、抵抗素子Ｒbottom、ＲＴ０間の端子ＮｏｄｅＬ、又は抵抗素子Ｒtop、ＲＴｍ間の端子ＮｏｄｅＭを演算増幅器８５の非反転入力端子に接続する。
本発明を適用した分割抵抗回路によれば分割抵抗回路の出力電圧の精度を向上させることができるので、定電圧発生回路７９の出力電圧の安定性を向上させることができる。
【０２７１】
また、図３２に示した分割抵抗回路を図３１に示した電圧検出回路９１の分割抵抗素子Ｒ１，Ｒ２に適用する場合、例えば抵抗素子Ｒbottom端を接地し、抵抗素子Ｒtop端を入力端子７７に接続する。さらに、抵抗素子Ｒbottom、ＲＴ０間の端子ＮｏｄｅＬ、又は抵抗素子Ｒtop、ＲＴｍ間の端子ＮｏｄｅＭを演算増幅器８５の非反転入力端子に接続する。
本発明を適用した分割抵抗回路によれば分割抵抗回路の出力電圧の精度を向上させることができるので、電圧検出回路９１の検出精度を向上させることができる。
【０２７２】
図３５は、本発明の金属薄膜抵抗体が適用される分割抵抗回路の他の例を示す回路図である。図３６は、その分割抵抗回路における粗調整用抵抗素子及び微調整用抵抗素子のレイアウト例を示すレイアウト図である。
【０２７３】
図３５に示すように、抵抗素子Ｒbottom、粗調整用抵抗素子９７、微調整用抵抗素子９９、抵抗素子Ｒtopが直列に接続されている。
図３６に示すように、粗調整用抵抗素子９７は複数の帯状の金属薄膜抵抗体２１ａが並列に接続されたものである。微調整用抵抗素子９９は板状の金属薄膜抵抗体２１ａにより構成されている。金属薄膜抵抗体２１ａ，２１ｂ下に絶縁膜（図示は省略）を介してレーザ光透過防止膜４１が配置されている。金属薄膜抵抗体２１ａ，２１ｂとしては、本発明を構成する金属薄膜抵抗体が用いられる。図示は省略するが、レーザ光透過防止膜４１下には、例えばトランジスタ素子や容量素子、金属配線パターン、ポリシリコン配線パターン、不純物拡散層などの集積回路の構成要件が配置されている。
【０２７４】
このような分割抵抗回路では、図３６に示すように、例えばレーザ光軌跡２５ａで示すように任意の本数の金属薄膜抵抗体２１ａを切断又は変質させて絶縁させ、レーザ光軌跡２５ｂで示すように金属薄膜抵抗体２１ｂの任意の領域を切断又は変質させることにより、所望の直列抵抗値を得ることができる。
【０２７５】
本発明の半導体装置を構成する金属薄膜抵抗体及びレーザ光透過防止膜によれば、金属薄膜抵抗体下の領域に集積回路の構成要件のうち金属薄膜抵抗体以外の構成要件の少なくとも一部が配置されており、チップ面積の小型化を図ることができるので、図３５に示した分割抵抗回路を含む半導体装置のチップ面積の小型化を図ることができる。さらに、金属薄膜抵抗体下にレーザ光透過防止膜が配置されているので、レーザトリミング処理時において金属薄膜抵抗体を切断又は変質させるのに十分な強度のレーザ光が照射されてもレーザ光が集積回路の構成要件や半導体基板に照射されるのを防止することができ、図３５に示した分割抵抗回路の出力電圧の精度の向上を図ることができる。
【０２７６】
図３５に示した分割抵抗回路を図３０に示した定電圧発生回路７９の分割抵抗素子Ｒ１，Ｒ２に適用する場合、例えば抵抗素子Ｒbottom端を接地し、抵抗素子Ｒtop端をＰＭＯＳ８７のドレインに接続する。さらに、抵抗素子Ｒbottom、微調整用抵抗素子９９間の端子ＮｏｄｅＬ、又は抵抗素子Ｒtop、粗調整用抵抗素子９７間の端子ＮｏｄｅＭを演算増幅器８５の非反転入力端子に接続する。
本発明を構成する金属薄膜抵抗体及びレーザ光透過防止膜を適用した分割抵抗回路によれば半導体装置のチップ面積を小型化でき、さらに図３５に示した分割抵抗回路の出力電圧の精度を向上させることができるので、定電圧発生回路７９を含む半導体装置のチップ面積の小型化を図ることができ、さらに定電圧発生回路７９の出力電圧の安定性を向上させることができる。
【０２７７】
また、図３５に示した分割抵抗回路を図３１に示した電圧検出回路９１の分割抵抗素子Ｒ１，Ｒ２に適用する場合、例えば抵抗素子Ｒbottom端を接地し、抵抗素子Ｒtop端を入力端子９３に接続する。さらに、抵抗素子Ｒbottom、微調整用抵抗素子９９間の端子ＮｏｄｅＬ、又は抵抗素子Ｒtop、粗調整用抵抗素子９７間の端子ＮｏｄｅＭを演算増幅器８５の非反転入力端子に接続する。
本発明を構成する金属薄膜抵抗体及びレーザ光透過防止膜を適用した分割抵抗回路によれば半導体装置のチップ面積を小型化でき、さらに図３５に示した分割抵抗回路の出力電圧の精度を向上させることができるので、電圧検出回路９１を含む半導体装置のチップ面積の小型化を図ることができ、さらに電圧検出回路９１の検出精度を向上させることができる。
【０２７８】
図３０から図３６を参照して、本発明の金属薄膜抵抗体下に集積回路の構成要件を配置する構成、もしくはその構成及び金属薄膜抵抗体下にレーザ光透過防止膜を配置した構成を適用した分割抵抗回路が適用される半導体装置の例を説明したが、このような分割抵抗回路が適用される半導体装置は定電圧発生回路を備えた半導体装置及び電圧検出回路を備えた半導体装置に限定されるものではなく、分割抵抗回路を備えた半導体装置であれば適用することができる。
また、本発明の金属薄膜抵抗体下に集積回路の構成要件を配置する構成、もしくはその構成及び金属薄膜抵抗体下にレーザ光透過防止膜を配置した構成が適用される半導体装置は分割抵抗回路を備えた半導体装置に限定されるものではなく、金属薄膜抵抗体を備えた半導体装置であれば、本発明を適用することができる。
【０２７９】
以上、本発明の実施例を説明したが、本発明はこれらに限定されるものではなく、寸法、形状、材料、配置などは一例であり、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
【図面の簡単な説明】
【０２８０】
【図１】第１態様の一実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域を示す断面図、（Ｂ）は（Ａ）の破線で囲まれた部分を拡大して示す拡大断面図である。
【図２】同実施例を製造するための製造方法の一例を説明するための工程断面図である。
【図３】図２の製造方法においてＡｒ逆スパッタリング処理を施した後の接続孔近傍の状態を拡大して示す断面図である。
【図４】本発明により形成した金属薄膜抵抗体のシート抵抗と膜厚との関係を示す図であり、縦軸はシート抵抗（Ω／□）、横軸はＣｒＳｉ膜厚（Å）を示す。
【図５】本発明により形成した金属薄膜抵抗体のシート抵抗のウェハ面内の６３箇所での測定結果の標準偏差（σ）を平均値（ＡＶＥ）で割った値（σ／ＡＶＥ）と膜厚との関係を示す図であり、縦軸はσ／ＡＶＥ（％）、横軸はＣｒＳｉ膜厚（Å）を示す。
【図６】金属薄膜抵抗体用の金属薄膜を形成する前にＡｒ逆スパッタリング処理を行なった場合及び行なわなかった場合のＣｒＳｉ薄膜抵抗体のシート抵抗と金属薄膜抵抗体の下地膜を形成してから経過した時間との関係を示す図であり、（Ａ）は行なった場合、（Ｂ）は行なわなかった場合を示し、縦軸はシート抵抗（Ω／□）、横軸は下地膜形成後経過時間（時間）を示す。
【図７】Ａｒ逆スパッタリング処理の量とシート抵抗の関係を示す図であり、縦軸はシート抵抗（Ω／□）、横軸はエッチング量（熱酸化膜エッチング量換算）（Å）を示す。
【図８】金属薄膜抵抗体用のＣｒＳｉ薄膜を形成した後に、温度２５℃、湿度４５％の大気中に放置した時間と、形成直後のシート抵抗からのシート抵抗の変化率（ΔＲ／Ｒ０）の関係を示す図であり、縦軸はΔＲ／Ｒ０（％）、横軸は放置時間（時間）を示す。
【図９】接続孔形成時に接続孔底部に高融点金属膜を残存させたサンプルと完全に除去したサンプルについて熱処理に起因する金属薄膜抵抗と金属配線の接触抵抗の変動を調べた結果を示す図であり、縦軸は熱処理前の接触抵抗値で規格化した値、横軸は熱処理回数を示す。
【図１０】第１態様の他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域を示す断面図、（Ｂ）は（Ａ）の破線で囲まれた部分を拡大して示す拡大断面図である。
【図１１】第１態様のさらに他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域を示す断面図、（Ｂ）は（Ａ）の破線で囲まれた部分を拡大して示す拡大断面図である。
【図１２】第１態様のさらに他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域を示す断面図、（Ｂ）は（Ａ）の破線で囲まれた部分を拡大して示す拡大断面図である。
【図１３】第１態様のさらに他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域を示す断面図、（Ｂ）は（Ａ）の破線で囲まれた部分を拡大して示す拡大断面図である。
【図１４】ＣｒＳｉＮ膜形成用のガスのＮ2分圧とＣｒＳｉＮ膜の抵抗率の関係を示す図であり、縦軸は抵抗率ρ（mohm・cm）、横軸はＮ2分圧（％）を示す。
【図１５】第１態様の一実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域を示す断面図、（Ｂ）は（Ａ）の破線で囲まれた部分を拡大して示す拡大断面図である。
【図１６】第１態様の他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域を示す断面図、（Ｂ）は（Ａ）の破線で囲まれた部分を拡大して示す拡大断面図である。
【図１７】第１態様のさらに他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域を示す断面図、（Ｂ）は（Ａ）の破線で囲まれた部分を拡大して示す拡大断面図である。
【図１８】半導体装置の第２態様の一実施例における金属薄膜抵抗体の形成領域を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図、（Ｃ）は（Ｂ）の破線で囲まれた部分を拡大して示す拡大断面図である。
【図１９】同実施例の製造方法の一例を説明するための工程断面図である。
【図２０】半導体装置の第２態様の他の実施例を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ位置での断面図、（Ｃ）は（Ｂ）の破線で囲まれた部分を拡大して示す拡大断面図である。
【図２１】第２態様の一実施例を示す断面図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＣ−Ｃ位置での断面図、（Ｃ）は（Ｂ）の破線で囲まれた部分を拡大して示す拡大断面図である。
【図２２】第２態様の他の実施例を示す断面図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＤ−Ｄ位置での断面図、（Ｃ）は（Ｂ）の破線で囲まれた部分を拡大して示す拡大断面図である。
【図２３】半導体装置の第３態様の一実施例を示す図であり、（Ａ）は断面図、（Ｂ）は第１接続孔近傍を拡大して示す断面図、（Ｃ）は第２接続孔近傍を拡大して示す断面図である。
【図２４】同実施例を製造するための製造方法の一例を説明するための工程断面図である。
【図２５】半導体装置の第３態様の他の実施例を示す図であり、（Ａ）は断面図、（Ｂ）は第１接続孔近傍を拡大して示す断面図、（Ｃ）は第２接続孔近傍を拡大して示す断面図である。
【図２６】第３態様の一実施例を示す断面図であり、（Ａ）は断面図、（Ｂ）は第１接続孔近傍を拡大して示す断面図、（Ｃ）は第２接続孔近傍を拡大して示す断面図である。
【図２７】第３態様の他の実施例を示す断面図であり、（Ａ）は断面図、（Ｂ）は第１接続孔近傍を拡大して示す断面図、（Ｃ）は第２接続孔近傍を拡大して示す断面図である。
【図２８】第３態様のさらに実施例を示す断面図であり、（Ａ）は断面図、（Ｂ）は第１接続孔近傍を拡大して示す断面図、（Ｃ）は第２接続孔近傍を拡大して示す断面図である。
【図２９】第３態様のさらに実施例を示す断面図であり、（Ａ）は断面図、（Ｂ）は第１接続孔近傍を拡大して示す断面図、（Ｃ）は第２接続孔近傍を拡大して示す断面図である。
【図３０】アナログ回路である定電圧発生回路を備えた半導体装置の一実施例を示す回路図である。
【図３１】アナログ回路である電圧検出回路を備えた半導体装置の一実施例を示す回路図である。
【図３２】アナログ回路である分割抵抗回路を備えた半導体装置の一実施例を示す回路図である。
【図３３】同分割抵抗回路のヒューズ素子部分のレイアウト例を示すレイアウト図である。
【図３４】同割抵抗回路の金属薄膜抵抗体部分のレイアウト例を示すレイアウト図である。
【図３５】アナログ回路である分割抵抗回路を備えた半導体装置の他の実施例を示す回路図である。
【図３６】同分割抵抗回路における粗調整用抵抗素子及び微調整用抵抗素子のレイアウト例を示すレイアウト図である。
【図３７】従来の半導体装置を示す断面図である。
【図３８】他の従来の半導体装置を示す断面図である。
【図３９】さらに他の従来の半導体装置を示す断面図である。
【図４０】さらに他の従来の半導体装置を適用した場合の不具合を説明するための断面図である。
【図４１】さらに他の従来の半導体装置を適用した場合の不具合を説明するための断面図である。
【図４２】さらに他の従来の半導体装置を示す断面図である。
【符号の説明】
【０２８１】
１ シリコン基板
３ 素子分離酸化膜
４ａ 不純物拡散層
４ｂ ゲート絶縁膜
４ｃ ゲート電極
５ 第１層目層間絶縁膜
６ａ コンタクトホール
６ｂ 導電性プラグ
７ 金属材料パターン
９ 高融点金属膜
１１，１１ａ 第１層目金属配線パターン
１３ａ 容量素子の下層側電極
１３ｂ 容量素子用絶縁膜
１３ｃ 容量素子の上層側電極
１５ 第２層目層間絶縁膜
１５ａ ＮＳＧ膜
１５ｂ ＰＳＧ膜
１７ 接続孔
１９ 逆スパッタリング残渣
２１ ＣｒＳｉ薄膜抵抗体
２１ａ，２１ｂ 金属薄膜抵抗体
２３ パッシベーション膜
２５ レーザ光
２５ａ，２５ｂ レーザ光軌跡
２７ ＣｒＳｉ薄膜
２８ ポリシリコン配線パターン
２９ 不純物拡散層
３０ ＣｒＳｉＮ膜
３１ 第２層目層間絶縁膜
３１ａ ＮＳＧ膜
３１ｂ ＳＯＧ膜
３１ｃ ＰＳＧ膜
３３ 金属材料パターン
３５ 高融点金属膜
３７ 第２層目金属配線パターン
３９ 第３層目層間絶縁膜
３９ａ ＮＳＧ膜
３９ｂ ＳＯＧ膜
３９ｃ ＰＳＧ膜
４１ レーザ光透過防止膜
４３ 第１接続孔
４５ 第２接続孔
４７ 第１導電性プラグ
４９ 第２導電性プラグ
５１ バリヤメタル（第１導電性材料）
５３ タングステン（第２導電性材料）
５５ 逆スパッタリング残渣
５７ 金属材料パターン
５８ 高融点金属膜
５９ 第３層目金属配線パターン
６１ 配線用金属膜
６３，６５ レジストパターン
６７ サイドウォール
６９ 逆スパッタリング残渣
７５ 直流電源
７７ 負荷
７９ 定電圧発生回路
８１ 入力端子
８３ 基準電圧発生回路
８５ 演算増幅器
８７ ＰチャネルＭＯＳトランジスタ
８９ 出力端子
９１ 電圧検出回路
９３ 入力端子
９５ 出力端子
９６ 金属配線パターン
９７ 粗調整用抵抗素子
９９ 微調整用抵抗素子
Ｒ１，Ｒ２ 分割抵抗素子
Ｒbottom，ＲＴ０，ＲＴ１，…，ＲＴｍ，Ｒtop 抵抗素子
ＲＬ０，ＲＬ１，…，ＲＬｍ ヒューズ素子
ＮｏｄｅＬ，ＮｏｄｅＭ 端子
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、金属薄膜抵抗体を含む集積回路を備えた半導体装置に関するものである。
【背景技術】
【０００２】
アナログ集積回路において、抵抗素子は重要な素子として多用されている。近年、抵抗素子の中でも金属薄膜からなる抵抗体（金属薄膜抵抗体と称す）がその抵抗値の温度依存性（以下ＴＣＲという）の低さから注目を集めている。金属薄膜抵抗体の材料としては、例えばクロムシリコン（ＣｒＳｉ）やニッケルクロム（ＮｉＣｒ）、窒化タンタル（ＴａＮ）、クロムシリサイド（ＣｒＳｉ2）、窒化クロムシリサイド（ＣｒＳｉＮ）、クロムシリコンオキシ（ＣｒＳｉ０）などが用いられる。
金属薄膜抵抗体を備えた半導体装置において、高集積化の要求を満たすために、より高いシート抵抗を目指し、１０００Å（オングストローム）以下という薄い膜厚で金属薄膜抵抗体を形成することが多い。
【０００３】
従来、金属薄膜抵抗体の電気的接続をとる方法として、以下のような方法がある。
１）金属薄膜抵抗体に直接金属配線を接続する方法（例えば特許文献１参照。）。
２）金属薄膜抵抗体を形成した後、層間絶縁膜を形成し、その層間絶縁膜に接続孔を形成し、接続孔を介して金属配線を接続する方法（例えば特許文献２及び特許文献３参照。）。
３）金属薄膜抵抗体層上にバリヤ膜を形成し、そのバリヤ膜に金属配線を接続する方法（例えば特許文献４及び特許文献５参照。）。
４）絶縁膜に形成された接続孔内に電極を形成し、上記絶縁膜上に抵抗体膜を形成した後、上記抵抗体膜を上記電極に接続するようにドライエッチングして抵抗体のパターンを形成する方法（例えば特許文献１参照。）。
【０００４】
上記１）〜４）の金属薄膜抵抗体の電気的接続をとる方法を以下に示す。
図３７を参照して、１）金属薄膜抵抗体上に直接金属配線を形成する方法を説明する。
素子分離酸化膜３及びトランジスタ素子等（図示は省略）の形成が完了したウェハ状のシリコン基板１上に第１層目層間絶縁膜５を形成し、第１層目層間絶縁膜５上に金属薄膜抵抗体１０１を形成する。金属薄膜抵抗体１０１上を含む第１層目層間絶縁膜５上全面に配線用金属膜を形成し、その配線用金属膜をウェットエッチング技術によりパターニングして第１層目金属配線パターン１０３を形成する。
一般的な半導体装置の製造工程では、配線用金属膜のエッチング処理にはドライエッチング技術が用いられるが、配線用金属膜の直下に膜厚が薄い金属薄膜抵抗体１０１が存在する状況下では、オーバーエッチングにより金属薄膜抵抗体１０１をエッチングしてしまうため、ドライエッチング技術を使用することができない。したがって、配線用金属膜をウェットエッチング技術によってパターニングして第１層目金属配線パターン１０３を形成する必要がある。
【０００５】
図３８を参照して、２）金属薄膜抵抗体を形成した後、層間絶縁膜を形成し、その層間絶縁膜に接続孔を形成し、接続孔を介して金属配線を接続する方法について説明する。
シリコン基板１上に素子分離酸化膜３、第１層目層間絶縁膜５及び金属薄膜抵抗体１０１を形成した後、金属薄膜抵抗体１０１上を含む第１層目層間絶縁膜５上に、金属配線との層間絶縁膜となるＣＶＤ（chemical vapor deposition）酸化膜１０５を形成する。ＣＶＤ酸化膜１０５上に、金属薄膜抵抗体１０１の両端部に対応して開口部をもつ、金属配線接続用の接続孔を形成するためのレジストパターンを形成し、ウェットエッチング技術により、そのレジストパターンをマスクにしてＣＶＤ酸化膜１０５を選択的に除去して接続孔１０７を形成する。レジストパターン除去後、接続孔１０７内を含むＣＶＤ酸化膜１０５上に、ＡｌＳｉＣｕ膜からなる配線用金属膜を形成し、その配線用金属膜をパターニングして第１層目金属配線パターン１０９を形成する。
一般的な半導体装置の製造工程では、接続孔１０７の形成にはドライエッチング技術が用いられるが、金属薄膜抵抗体１０１が１０００Åより薄い場合には、接続孔１０７が金属薄膜抵抗体１０１を突き抜けるのを防止するのは困難であり、ウェットエッチング技術により接続孔１０７を形成する必要がある。
【０００６】
図３９を参照して、３）金属薄膜抵抗体層上にバリヤ膜を形成し、そのバリヤ膜に金属配線を接続する方法を説明する。
シリコン基板１上に素子分離酸化膜３、第１層目層間絶縁膜５及び金属薄膜抵抗体１０１を形成した後、金属薄膜抵抗体１０１上を含む第１層目層間絶縁膜５上に、金属配線とのバリヤ膜となるＴｉＷ等の高融点金属膜を形成し、さらにその上に配線用金属膜を形成し、その配線用金属膜をドライエッチング技術によりパターニングして第１層目金属配線パターン１１１を形成する。このとき、配線用金属膜下には上記高融点金属膜が形成されているので、ドライエッチング技術を用いても金属薄膜抵抗体１０１がエッチングされることはない。その後、ウェットエッチング技術により第１層目金属配線パターン１１１をマスクにして上記高融点金属膜を選択的に除去して高融点金属膜パターン１１３を形成する。ここで、金属薄膜抵抗体１０１の直上に上記高融点金属膜があるので、ドライエッチング技術による上記高融点金属膜のパターニングは困難である。
【０００７】
図４０を参照して、４）絶縁膜に形成された接続孔内に電極を形成し、上記絶縁膜上に抵抗体膜を形成した後、これを上記電極に接続するようにドライエッチングして抵抗体のパターンを形成する方法を説明する。ここでは接続孔下に設けられた金属配線パターンの上層に金属配線パターンをさらに形成する場合について説明する。
シリコン基板１上に第１層目層間絶縁膜５を形成し後、第１層目層間絶縁膜５上に第１層目金属配線パターン１１５を形成する。第１層目層間絶縁膜５上に絶縁膜１１７を形成した後、金属薄膜抵抗体の両端部に対応して配置された第１層目金属配線パターン１１５上の絶縁膜１１７に第１接続孔１１９を形成し、第１接続孔１１９に導電性材料を埋め込んで導電性プラグ（電極）１２１を形成する。このとき、第１層目金属配線パターン１１５と、後工程で形成される第２層目金属配線パターンを電気的に接続するための接続孔は形成されていない。次に、絶縁膜１１７上全面に金属薄膜抵抗体用の金属薄膜を形成し、その金属薄膜をパターニングして導電性プラグ１２１上及び絶縁膜１１７上に金属薄膜抵抗体１０１を形成する。
【０００８】
絶縁膜１１７上全面に、後工程で形成される第２層目金属配線パターンをドライエッチング技術によりパターニングする際に金属薄膜抵抗体１０１がエッチングされるのを防止するための絶縁膜１２３を形成する。金属薄膜抵抗体１０１の形成領域とは異なる領域で第２層目金属配線パターンと電気的接続を取るために配置された第１層目金属配線パターン１１５上の絶縁膜１１７及び１２３に第２接続孔１２５を形成し、第２接続孔１２５に導電性材料を埋め込んで第２導電性プラグ１２７を形成する。第２導電性プラグ１２７の形成領域を含んで絶縁膜１２３上に第２層目金属配線パターン用の金属膜を形成し、その金属膜を写真製版技術及びドライエッチング技術にてパターニングして、第２導電性プラグ１２７上及び絶縁膜１２３上に第２層目金属配線パターン１２９を形成する。
【０００９】
また、金属薄膜抵抗体ではないが、最上層配線電極上に絶縁膜を介して形成され、かつその最上層配線電極と結線されている抵抗体を備えた半導体集積回路装置が開示されている（例えば特許文献６参照。）。
図４１を参照して、このような構造を金属薄膜抵抗体に適用した場合について説明する。
【００１０】
素子分離酸化膜３が形成されたシリコン基板１上に第１層目層間絶縁膜５を形成し、第１層目層間絶縁膜５上に第１層目金属配線パターン１１５を形成した後、第１層目金属配線パターン１１５上を含む第１層目層間絶縁膜５上全面に下地絶縁膜１３１を形成する。写真製版技術及びドライエッチング技術により、第１層目金属配線パターン１１５上の下地絶縁膜１３１に接続孔１３３を形成する。接続孔１３３の形成領域を含んで下地絶縁膜１３１上全面に金属薄膜抵抗体を形成するための金属薄膜を形成し、その金属薄膜を所定の形状にパターニングして金属薄膜抵抗体１０１を形成する。
【００１１】
また、金属薄膜抵抗体を備えた半導体装置として、半導体集積回路の絶縁膜上に金属薄膜抵抗を搭載する集積回路であって、金属薄膜抵抗の電極部分における金属薄膜抵抗と金属配線との接触が、金属配線の端部の端面及び上面の少なくとも一部分においてなされるよう構成されたものが開示されている（例えば特許文献７参照。）。
【００１２】
図４２を参照して、金属配線の端部の端面及び上面の少なくとも一部分において金属薄膜抵抗と金属配線との接触をとる方法について説明する。
素子分離酸化膜３が形成されたシリコン基板１上に第１層目層間絶縁膜５を形成し、第１層目層間絶縁膜５上に第１層目金属配線パターン１１５を形成し、第１層目金属配線パターン１１５上を含む第１層目層間絶縁膜５上全面にプラズマ窒化膜１３５を形成した後、プラズマ窒化膜１３５の一部分を取り除いて第１層目金属配線パターン１１５の端面及び上面の一部分を露出させる。その後、金属薄膜抵抗体用の金属薄膜を蒸着し、その金属薄膜をパターニングして金属薄膜抵抗体１０１を形成する。
【００１３】
また、半導体装置にあっては、物理的な装置完成後に性能の調整等のために、ヒューズ素子や抵抗素子にレーザ光を照射して切断又は変質させるレーザトリミング処理が行なわれる（例えば特許文献８参照。）。
しかし、レーザトリミング処理の実施時にレーザ光が酸化シリコン膜などの絶縁膜を透過して半導体基板、例えばシリコン基板に照射されると、レーザ光が照射された絶縁膜やシリコン基板が損傷し、半導体装置の信頼性が低下するという問題があった。また、半導体装置の性能を測定しながらトリミングを行なうトリミング処理（オンライントリミングと称す）において、レーザ光がシリコン基板に照射されることにより、シリコン基板に電子正孔対が発生する。このような電子正孔対は性能測定時のノイズとなり、正しく測定できず、高精度なトリミング処理ができないという問題もあった。
【００１４】
このような不具合を低減すべく、抵抗素子の周囲にレーザ光の透過を阻止する被膜を配置する方法（例えば特許文献９参照。）や、ポリシリコンからなるヒューズとシリコン基板の間にポリシリコン、高融点金属又は高融点金属シリサイドにより形成したレーザ光遮蔽体を配置する方法（例えば特許文献１０参照。）がある。
【００１５】
また、特許文献１１には、金属薄膜抵抗体の下層と上層を所定の膜厚のシリコン酸化膜で形成することにより、レーザトリミング処理の際に金属薄膜抵抗体に吸収される実際のエネルギーを安定させる方法が開示されている。特許文献１１では、金属薄膜抵抗体の下層と上層のシリコン酸化膜として、シリコン酸化膜（ＳｉＯ2）、ＰＳＧ（phospho silicate glass）膜、ＢＰＳＧ（Borophospho silicate grass）膜が挙げられている。
【００１６】
【特許文献１】特開２００２−１２４６３９号公報
【特許文献２】特開２００２−２６１２３７号公報
【特許文献３】特許第２６９９５５９号公報
【特許文献４】特許第２９３２９４０号公報
【特許文献５】特許第３１８５６７７号公報
【特許文献６】特開昭５８−１４８４４３号公報
【特許文献７】特開昭６１−１００９５６号公報
【特許文献８】特開平８−１２４７２９号公報
【特許文献９】特開昭５６−５８２５６号公報
【特許文献１０】特開昭５８−１７０号公報
【特許文献１１】特許第２５３６３０３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
例えば、金属薄膜抵抗体の下地絶縁膜としてＮＳＧ（non-doped silicate glass）膜を用いた場合、金属薄膜抵抗体に対してレーザトリミング処理を行なう際、金属薄膜抵抗体が下地絶縁膜に拡散しにくいため、レーザパワーを高くする必要があり、例えば金属薄膜抵抗体上に形成されているパッシベーション膜や、金属薄膜抵抗体下の素子やシリコン基板など、金属薄膜抵抗体の周辺領域へのダメージが入り易いという問題があった。
本発明は、金属薄膜抵抗体を含む集積回路を備えた半導体装置において、レーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することを目的とするものである。
【課題を解決するための手段】
【００１８】
本発明の半導体装置は金属薄膜抵抗体を含む集積回路を備えた半導体装置であって、第１態様は、半導体基板上に他の層を介して形成された下層側絶縁膜（単に下地膜とも称す）と、上記下層側絶縁膜上に形成された金属配線パターンと、上記下層側絶縁膜上及び上記金属配線パターン上に形成された、少なくとも最上層にリン又はリン及びボロンが導入されたシリコン酸化膜をもつ下地絶縁膜と、上記金属配線パターン上の上記下地絶縁膜に形成された接続孔を備え、上記金属薄膜抵抗体は上記下地絶縁膜上から上記接続孔内にわたって形成されて上記接続孔内で上記金属配線パターンと電気的に接続されているものである。
本願特許請求の範囲及び本明細書において、金属薄膜抵抗体の下地膜である下地絶縁膜は単層のリン又はリン及びボロンが導入されたシリコン酸化膜であってもよいし、最上層にリン又はリン及びボロンが導入されたシリコン酸化膜をもつ複数層の絶縁膜からなる積層膜であってもよい。
リンが導入されたシリコン酸化膜（ＰＳＧ膜）並びに、リン及びボロンが導入されたシリコン酸化膜（ＢＰＳＧ膜）は、ＮＳＧ膜に比べて原子密度が低く、融点も低い。
【００１９】
ところで、金属薄膜抵抗体の電気的接続をとる方法に関して、図３７を参照して説明した上記１）の方法では、上述のように、金属薄膜抵抗体１０１上に直接第１層目金属配線パターン１０３を形成しているが、第１層目金属配線パターン１０３用の金属膜のパターニングをドライエッチング技術によっては行なうことができず、微細パターンの形成が困難であり、回路の高集積化の妨げになるという問題があった。
また、金属薄膜抵抗体１０１は一般的に酸化されやすく、金属薄膜抵抗体１０１の表面が酸化された状態で第１層目金属配線パターン１０３用の金属膜を形成しても、金属薄膜抵抗体１０１と第１層目金属配線パターン１０３の良好な電気的接続を得ることができないという問題があった。一般的な半導体装置の製造工程では、シリコン基板表面等の自然酸化膜をフッ酸水溶液で除去することにより金属配線との良好な電気的接続を得ることができるが、金属薄膜抵抗体１０１はフッ酸に少なからずエッチングされてしまうため、第１層目金属配線パターン１０３用の金属膜を形成する前にフッ酸による酸化膜除去処理を行なうと金属薄膜抵抗体１０１の抵抗値のバラツキを招く虞があった。
【００２０】
また、図３８を参照して説明した上記２）の方法では、金属薄膜抵抗体１０１の上に層間絶縁膜８５を形成することにより、第１層目金属配線パターン１０９用の金属膜のパターニングをドライエッチング技術により行なうことができる。
しかし、金属薄膜抵抗体１０１と第１層目金属配線パターン１０９を電気的に接続するための接続孔１０７の形成については、上述のように、ウェットエッチング技術により開口する必要があり、微細化による高集積化の妨げとなる。さらに、接続孔１０７を形成するためのウェットエッチング処理においてフッ酸水溶液を使用するが、フッ酸により金属薄膜抵抗体１０１がエッチングされてしまうのを防止するには、金属薄膜抵抗体１０１上にバリヤ膜を形成及びパターニングする工程を新規に追加する等の対策が必要であり、工程数が増加するという問題があった。
【００２１】
また、図３９を参照して説明した上記３）の方法では、第１層目金属配線パターン１１１用金属膜のエッチング処理をドライエッチング技術によって行なうことができ、さらに接続孔の形成も不要である。しかし、上述のように、金属薄膜抵抗体１０１の長さを実質的に決定する高融点金属膜パターン１１３を形成するための高融点金属膜のパターニングをウェットエッチング技術により行なう必要があるので、高融点金属膜パターン１１３は希望するエッチング領域よりも広くエッチングされてしまい、金属薄膜抵抗体１０１の実質的な長さがばらつき、結果的に抵抗値のバラツキを大きくしてしまうとともに、微細化が困難になるという問題があった。
さらに、高融点金属膜パターン１１３用の高融点金属膜の形成時には金属薄膜抵抗体１０１の表面は酸化されており、高融点金属膜パターン１１３との電気的接続を良好なものとするためには、フッ酸水溶液による金属薄膜抵抗体１０１表面の酸化膜除去が必要となるが、高融点金属膜パターン１１３を形成する前にフッ酸による酸化膜除去処理を行なうと金属薄膜抵抗体１０１の抵抗値がばらつく原因となる虞があった。
【００２２】
このように、図３７から図３９を参照して説明した上記方法１）から３）では、金属薄膜抵抗体の膜厚が薄いことに起因して、いずれかの工程でウェットエッチング処理が必要であり、微細化の妨げとなったり、抵抗値のバラツキを発生させる原因となったりしていた。
さらに、金属薄膜抵抗体が酸化されやすく、金属配線との良好な電気的接続を形成することが困難なので、金属薄膜抵抗体専用のバリヤ膜形成工程の追加や、フッ酸水溶液による表面酸化膜除去処理が必要であり、工程数が増加したり、抵抗値のバラツキを生む原因となったりしていた。
【００２３】
本発明の半導体装置の第１態様は、このような問題も解決することができるものである。
【００２４】
また、金属配線パターン上の絶縁膜に形成された接続孔内に金属薄膜抵抗体の一部分を形成する場合、図４１に示したように、接続孔１３３の内壁側面、特に接続孔１３３の底部側において金属薄膜抵抗体１０１のステップカバレージ（段差被覆性）が悪くなり、金属薄膜抵抗体１０１と第１層目金属配線パターン１１５との接触抵抗が大きくなるとともにばらつくという問題があった。
【００２５】
そこで、上記第１態様において、上記接続孔の少なくとも上端部がテーパー状に形成されており、かつ、成分に少なくとも上記金属配線パターン及び上記下地絶縁膜の材料ならびにＡｒを含んでいる逆スパッタリング残渣が上記接続孔の内壁に形成されているようにしてもよい。
このような逆スパッタリング残渣及び接続孔上端部のテーパー形状は、上記下地絶縁膜に接続孔を形成した後、Ａｒガスを用いた逆スパッタリング処理（以下Ａｒ逆スパッタリング処理と称す）を施すことにより形成することができる。
【００２６】
本発明の半導体装置の第２態様は、半導体基板上に他の層を介して形成された、少なくとも最上層にリン又はリン及びボロンが導入されたシリコン酸化膜をもつ下地絶縁膜と、上記下地絶縁膜上に形成された金属配線パターンと、上記金属配線パターンの側面に形成された絶縁性材料からなるサイドウォールを備え、上記金属薄膜抵抗体は上記下地絶縁膜上から上記サイドウォール表面を介して上記金属配線パターン上にわたって形成されているものである。
【００２７】
上記第２態様において、上記サイドウォールの上記下地絶縁膜側の表面に、成分に少なくとも上記サイドウォールの材料及びＡｒを含んでいる逆スパッタリング残渣が形成されているようにしてもよい。このような逆スパッタリング残渣は、金属配線パターン及びサイドウォールを形成した後に下地絶縁膜に対してＡｒ逆スパッタリング処理を施すことにより形成することができる。
【００２８】
上記第２態様において、上記金属薄膜抵抗体は上記金属配線パターンと交差して形成されているようにしてもよい。ここで、「金属薄膜抵抗体は金属配線パターンと交差して形成されている」とは、上記第２態様では、金属薄膜抵抗体の一部分が金属配線パターンの一側面側のサイドウォール上から、金属配線パターン上を介して、上記一側面とは反対側のサイドウォール上にわたって形成されていることを意味する。また、上記第３態様では、金属薄膜抵抗体の一部分が金属配線パターンの一側面近傍に形成された下地絶縁膜の表面から、金属配線パターン上を介して、上記一側面とは反対側の下地絶縁膜にわたって形成されていることを意味する。
【００２９】
上記第１態様及び上記第２態様において、上記金属配線パターンは、金属材料パターンと、上記金属材料パターンの少なくとも上面に形成された高融点金属膜により構成されている例を挙げることができる。
【００３０】
本発明の半導体装置の第３態様は、半導体基板上に他の層を介して形成された、少なくとも最上層にリン又はリン及びボロンが導入されたシリコン酸化膜をもつ下地絶縁膜と、上記下地絶縁膜に形成された第１接続孔及び第２接続孔と、上記第１接続孔内に形成された第１導電性プラグと、上記第１導電性プラグの形成と同時に上記第２接続孔内に形成された第２導電性プラグと、上記第２導電性プラグ上及び上記下地絶縁膜上に形成された金属配線パターンを備え、上記金属薄膜抵抗体は上記第１導電性プラグ上及び上記下地絶縁膜上にわたって形成されているものである。
【００３１】
さらに、上記第１導電性プラグ及び上記第２導電性プラグは上記第１接続孔及び上記第２接続孔の内壁表面に形成された第１導電性材料と上記第１導電性材料上に形成された第２導電性材料からなり、上記第１接続孔において、上記第１導電性材料の上端部は上記第１接続孔の上端部及び上記第２導電性材料の上面とは間隔をもって形成されており、上記第２導電性材料の上面の外周部及び上記第１接続孔の上端部はテーパー形状に形成されており、上記第１導電性材料上の、上記第１接続孔の内壁と上記第２導電性材料の間の空間に、成分に少なくとも上記下地絶縁膜の材料、上記第１導電性材料及びＡｒを含む逆スパッタリング残渣が形成されているようにしてもよい。
上記テーパー形状及び上記逆スパッタリング残渣は、第１導電性プラグ上に形成された金属配線パターン用の金属膜を選択的に除去する際に第１導電性プラグを構成する第１導電性材料の上部が除去され、第１導電性プラグの周囲に窪みが形成された状態で、下地絶縁膜に対してＡｒ逆スパッタリング処理を行なうことにより形成することができる。
【００３２】
上記第１態様から上記第３態様において、上記金属薄膜抵抗体の上面を覆う金属窒化膜を備え、上記金属薄膜抵抗体の上面と上記金属窒化膜の間には金属酸化膜は形成されていないようにしてもよい。
【００３３】
また、上記第１態様から上記第３態様において、上記金属配線パターンは最上層の金属配線パターンであるようにしてもよい。
【００３４】
また、図３７から図４２を参照して説明した従来技術のように、金属薄膜抵抗体を備えた半導体装置において、金属薄膜抵抗体へのレーザトリミング処理の実施時に、レーザ光が酸化シリコン膜などの絶縁膜を透過して半導体基板、例えばシリコン基板に照射されると、レーザ光が照射された絶縁膜やシリコン基板が損傷し、半導体装置の信頼性が低下するという問題があった。また、オンライントリミングの実施時において、レーザ光がシリコン基板に照射されることにより、シリコン基板に電子正孔対が発生する。このような電子正孔対は性能測定時のノイズとなり、正しく測定できず、高精度なトリミング処理ができないという問題もあった。
このような不具合を発生させないようにするには、金属薄膜抵抗体を切断又は変質させる最小レーザパワーと半導体基板への影響がない最大のレーザパワーの間の強度にレーザパワー設定しなければならないので、レーザパワーに関してマージンが少なく、安定したトリミング処理を行なうことができないという問題があった。
【００３５】
そこで、上記第１態様から上記第３態様において、上記金属薄膜抵抗体下の領域で上記下地絶縁膜下に金属材料からなるレーザ光透過防止膜をさらに備えているようにしてもよい。
【００３６】
また、上記第１態様から上記第３態様において、上記金属薄膜抵抗体下の領域に集積回路の構成要件のうち上記金属薄膜抵抗体以外の構成要件の少なくとも一部が配置されているようにしてもよい。
【００３７】
上記金属薄膜抵抗体下の領域に配置されている上記集積回路の構成要件の例として、例えばトランジスタ素子、容量素子、金属配線パターン、ポリシリコン配線パターン、不純物拡散層を挙げることができる。
【００３８】
さらに、上記金属薄膜抵抗体の膜厚は５〜１０００Å、好ましくは２０〜５００Åである例を挙げることができる。
【００３９】
さらに、上記下地絶縁膜は平坦化処理が施されているようにしてもよい。
【００４０】
本発明の半導体装置が適用される半導体装置の一例として、２個以上の抵抗素子による分割によって電圧出力を得、ヒューズ素子の切断によって電圧出力を調整できる分割抵抗回路を備えた半導体装置を挙げることができる。その分割抵抗回路を構成する抵抗素子は、本発明の半導体装置を構成する金属薄膜抵抗体により構成される。
【００４１】
本発明の半導体装置が適用される半導体装置の他の例として、２個以上の抵抗素子による分割によって電圧出力を得、抵抗素子へのレーザ照射によって電圧出力を調整できる分割抵抗回路を備えた半導体装置を挙げることができる。その分割抵抗回路を構成する抵抗素子は、本発明の半導体装置を構成する金属薄膜抵抗体により構成される。
【００４２】
本発明の半導体装置が適用される半導体装置のさらに他の例として、入力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、上記分割抵抗回路からの分割電圧と上記基準電圧発生回路からの基準電圧を比較するための比較回路をもつ電圧検出回路を備えた半導体装置を挙げることができる。その電圧検出回路を構成する分割抵抗回路は、本発明の半導体装置を構成する金属薄膜抵抗体が適用された抵抗素子を備えている。
【００４３】
本発明の半導体装置が適用される半導体装置のさらに他の例として、入力電圧の出力を制御する出力ドライバと、出力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、上記分割抵抗回路からの分割電圧と上記基準電圧発生回路からの基準電圧を比較し、比較結果に応じて上記出力ドライバの動作を制御するための比較回路をもつ定電圧発生回路を備えた半導体装置を挙げることができる。その定電圧発生回路を構成する分割抵抗回路は、本発明の半導体装置を構成する金属薄膜抵抗体が適用された抵抗素子を備えている。
【発明の効果】
【００４４】
本発明の半導体装置の第１態様では、金属薄膜抵抗体の下地絶縁膜として、少なくとも最上層にリン又はリン及びボロンが導入されたシリコン酸化膜をもつものを用いるようにしたので、金属薄膜抵抗体の下面に接触する絶縁膜としてＮＳＧ膜を用いる場合に比べて原子密度が低いＰＳＧ膜又はＢＰＳＧ膜を用いることにより、レーザトリミング時に金属薄膜抵抗体が下地絶縁膜に拡散しやすくなり、低パワーでのトリミングが可能となり、レーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することができる。
さらに、第１態様では、金属薄膜抵抗体は下地絶縁膜上から、下地絶縁膜に形成された接続孔内にわたって形成されて、接続孔内で、下層側絶縁膜上に形成された金属配線パターンと電気的に接続されているようにしたので、図３７から図３９を参照して説明した従来技術のようには、金属薄膜抵抗体を形成した後にウェットエッチング技術によるパターニングを行なう必要はない。さらに、金属薄膜抵抗体における金属配線パターンとの接触面が大気に暴露されることはないので、金属薄膜抵抗体に対する表面酸化膜除去処理及びエッチング防止用バリヤ膜形成を行なわなくても、金属薄膜抵抗体と金属配線パターンの良好な電気的接続を安定して得ることができる。これにより、金属薄膜抵抗体の膜厚に関わらず、工程数を増加させることなく、金属薄膜抵抗体の微細化及び抵抗値の安定化を実現することができる。
【００４５】
また、第１態様において、接続孔の少なくとも上端部がテーパー状に形成されており、かつ、成分に少なくとも金属配線パターン及び下地絶縁膜の材料ならびにＡｒを含んでいる逆スパッタリング残渣が接続孔の内壁に形成されているようにすれば、逆スパッタリング残渣の存在によって接続孔内での金属薄膜抵抗体のステップカバレージを向上させることができ、金属薄膜抵抗体の金属配線パターンとの接触抵抗の安定化を実現することができる。さらに、接続孔の少なくとも上端部に形成されたテーパー状により、金属薄膜抵抗体用の金属薄膜形成時において接続孔の上端部近傍に堆積された金属薄膜のオーバーハングを防止して接続孔内への金属薄膜の堆積に及ぼす影響を低減することができ、金属薄膜のステップカバレージ、ひいては金属薄膜抵抗体のステップカバレージを向上させることができる。
また、従来、金属薄膜抵抗体は下地膜の組成や下地膜形成からの経過時間等に起因して抵抗値が変動するなど、下地膜の影響を受けてしまうという問題があった。上述のように、この態様における逆スパッタリング残渣及接続孔上端部のテーパー形状は、下地絶縁膜に接続孔を形成した後にＡｒ逆スパッタリング処理を行なうことにより形成することができるが、金属薄膜抵抗体用の金属薄膜を形成する前に下地絶縁膜に対してＡｒ逆スパッタリング処理が施されていることにより、金属薄膜抵抗体のシート抵抗の下地膜依存性の軽減及び経時変化の低減を図ることができるという効果もある。
金属薄膜抵抗体の下地膜にＡｒ逆スパッタリング処理を施すことにより得られる効果については後述にて詳細に説明する。
【００４６】
本発明の半導体装置の第２態様では、金属薄膜抵抗体の下地絶縁膜として、少なくとも最上層にリン又はリン及びボロンが導入されたシリコン酸化膜をもつものを用いるようにしたので、上記第１態様と同様に、レーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することができる。
さらに、第２態様では、半導体基板上に他の層を介して形成された下地絶縁膜と、下地絶縁膜上に形成された金属配線パターンと、金属配線パターンの側面に形成された絶縁性材料からなるサイドウォールを備え、金属薄膜抵抗体は下地絶縁膜上からサイドウォール表面を介して金属配線パターン上にわたって形成されているようにしたので、この態様でも、金属薄膜抵抗体を形成した後にウェットエッチング技術によるパターニングを行なう必要はない。さらに、金属薄膜抵抗体における金属配線パターンとの接触面が大気に暴露されることはないので、金属薄膜抵抗体に対する表面酸化膜除去処理及びエッチング防止用バリヤ膜形成を行なわなくても、金属薄膜抵抗体と金属配線パターンの良好な電気的接続を安定して得ることができる。これにより、この態様でも、金属薄膜抵抗体の膜厚に関わらず、工程数を増加させることなく、金属薄膜抵抗体の微細化及び抵抗値の安定化を実現することができる。
さらに、金属薄膜抵抗体は下地絶縁膜上からサイドウォール表面を介して金属配線パターン上にわたって形成されているようにしているので、金属配線パターン側面に起因する急峻な段差による金属薄膜抵抗体のステップカバレージの悪化を防止することができ、金属薄膜抵抗体の抵抗値の安定化を実現することができる。
さらに、金属薄膜抵抗体は下地絶縁膜上からサイドウォール表面を介して金属配線パターン上にわたって形成されているので、配線パターン上に形成された接続孔を介して金属薄膜抵抗体と配線パターンの電気的接続を形成する場合に比べて上記接続孔を形成する一連の工程を行なわなくてよいので、工程の短縮及び簡素化を実現でき、かつ上記接続孔を有するがゆえの金属薄膜抵抗体のステップカバレージの悪化による金属薄膜抵抗体の抵抗値変動及び電極との接触抵抗の増大もない。
【００４７】
さらに、サイドウォールの上記絶縁膜側の表面に、成分に少なくともサイドウォールの材料及びＡｒを含んでいる逆スパッタリング残渣が形成されているようにすれば、逆スパッタリング残渣は金属配線パターン及びサイドウォールを形成した後に下地絶縁膜に対してＡｒ逆スパッタリング処理を施すことにより形成することができるが、金属薄膜抵抗体用の金属薄膜を形成する前に下地絶縁膜に対してＡｒ逆スパッタリング処理が施されていることにより、金属薄膜抵抗体のシート抵抗の下地膜依存性の軽減及び経時変化の低減を図ることができる。金属薄膜抵抗体の下地膜にＡｒ逆スパッタリング処理を施すことにより得られる効果については後述にて詳細に説明する。
【００４８】
また、上記第２態様において、金属薄膜抵抗体は金属配線パターンと交差して形成されているようにすれば、金属配線パターンと金属薄膜抵抗体の重ね合わせズレや金属薄膜抵抗体の端部の丸まりによる、電極と金属薄膜抵抗体の接触領域の変動をなくすことができ、さらに安定した接触抵抗を得ることができる。
【００４９】
また、上記第１態様及び上記第２態様において、金属配線パターンは、金属材料パターンと、金属材料パターンの少なくとも上面に形成された高融点金属膜により構成されているようにすれば、金属薄膜抵抗体と金属材料パターンの間に高融点金属膜を介在させることができるので、金属薄膜抵抗体と金属配線パターンの接触抵抗のバラツキを低減することができ、抵抗値の精度及び歩留りの向上を図ることができる。さらに、一般に金属薄膜抵抗体と金属材料が直接接触している構造では３００〜４００℃程度の比較的低温の熱処理により接触抵抗が大きく変動してしまうが、このような不具合をなくすことができる。
【００５０】
本発明の半導体装置の第３態様では、金属薄膜抵抗体の下地絶縁膜として、少なくとも最上層にリン又はリン及びボロンが導入されたシリコン酸化膜をもつものを用いるようにしたので、上記第１態様及び上記第２態様と同様に、レーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することができる。
さらに、半導体基板上に他の層を介して形成された下地絶縁膜と、下地絶縁膜に形成された第１接続孔及び第２接続孔と、第１接続孔内に形成された第１導電性プラグと、第１導電性プラグの形成と同時に第２接続孔内に形成された第２導電性プラグと、第２導電性プラグ上及び下地絶縁膜上に形成された金属配線パターンを備え、金属薄膜抵抗体は第１導電性プラグ上及び下地絶縁膜上にわたって形成されているようにしたので、この態様でも、金属薄膜抵抗体を形成した後にウェットエッチング技術によるパターニングを行なう必要はない。さらに、金属薄膜抵抗体における第１導電性プラグとの接触面が大気に暴露されることはないので、金属薄膜抵抗体に対する表面酸化膜除去処理及びエッチング防止用バリヤ膜形成を行なわなくても、金属薄膜抵抗体と第１導電性プラグの良好な電気的接続を安定して得ることができる。これにより、金属薄膜抵抗体の膜厚に関わらず、工程数を増加させることなく、金属薄膜抵抗体の微細化及び抵抗値の安定化を実現することができる。
さらに、金属薄膜抵抗体は第１接続孔内に形成された第１導電性プラグ上及び下地絶縁膜上に形成されているので、図４１を参照して説明した、金属配線パターン上に形成された接続孔を介して金属薄膜抵抗体と金属配線パターンの電気的接続を形成する場合のようには、金属薄膜抵抗体のステップカバレージの悪化による金属薄膜抵抗体の抵抗値変動及び電極との接触抵抗の増大もない。
さらに、上下層の金属配線パターン間を電気的に接続するための第２導電性プラグは金属薄膜抵抗体の電気的接続をとるための第１導電性プラグと同時に形成されたものであるので、図４０を参照して説明した製造工程に比べて絶縁膜１２３の形成工程、並びに第２接続孔１２５及び第２導電性プラグ１２７を形成するための専用の工程をなくすことができ、製造工程数を増加させずに、低コストかつ短工期で金属薄膜抵抗体を形成することができる。
このように、第３態様によれば、製造工程数の大幅な増加を招くことなく、金属薄膜抵抗体の抵抗値の安定化を実現することができる。
【００５１】
さらに、第１導電性プラグ及び第２導電性プラグは第１接続孔及び第２接続孔の内壁表面に形成された第１導電性材料と第１導電性材料上に形成された第２導電性材料からなり、第１接続孔において、第１導電性材料の上端部は第１接続孔の上端部及び第２導電性材料の上面とは間隔をもって形成されており、第２導電性材料の上面の外周部及び第１接続孔の上端部はテーパー形状に形成されており、第１導電性材料上の、第１接続孔の内壁と第２導電性材料の間の空間に、成分に少なくとも下地絶縁膜の材料、第１導電性材料及びＡｒを含む逆スパッタリング残渣が形成されているようにしてもよい。
上述のように、上記テーパー形状及び上記逆スパッタリング残渣は、第１導電性プラグを構成する第１導電性材料の上部が除去されて第１導電性プラグの周囲に窪みが形成された状態で、下地絶縁膜に対してＡｒ逆スパッタリング処理を行なうことにより形成することができる。第２導電性材料の上面の外周部及び第１接続孔の上端部がテーパー形状に形成され、さらに、第１導電性材料上の、第１接続孔の内壁と第２導電性材料の間の空間に埋戻し材料が形成されていることにより、第１接続孔近傍における金属薄膜抵抗体のステップカバレージを改善することができ、金属薄膜抵抗体の抵抗値の安定化及び精度の向上を図ることができる。
さらに、金属薄膜抵抗体の形成前に下地絶縁膜に対してＡｒ逆スパッタリング処理が施されていることより、金属薄膜抵抗体のシート抵抗の下地膜依存性の軽減及び経時変化の低減を図ることができ、金属薄膜抵抗体の抵抗値の安定化を実現することができる。金属薄膜抵抗体の下地膜にＡｒ逆スパッタリング処理を施すことにより得られる効果については後述にて詳細に説明する。
【００５２】
上記第１態様から上記第３態様において、上記金属薄膜抵抗体の上面を覆う金属窒化膜を備え、上記金属薄膜抵抗体の上面と上記金属窒化膜の間には金属酸化膜は形成されていないようにすれば、金属薄膜抵抗体の上面の酸化をなくすことができ、金属薄膜抵抗体の抵抗値の安定化及び精度の向上を図ることができる。
【００５３】
上記第１態様から上記第３態様において、上記金属配線パターンは最上層の金属配線パターンであるようにすれば、例えば金属薄膜抵抗体のレイアウト変更を金属薄膜抵抗体及び最上層の金属配線パターンのレイアウト変更により実現できるなど、設計の自由度を向上させることができる。
また、最上層の金属配線パターンが形成された絶縁膜よりも上層側に金属薄膜抵抗体を配置することにより、金属薄膜抵抗体の上層には絶縁性材料からなる最終保護膜が形成され、金属薄膜抵抗体の上層に最終保護膜以外の絶縁膜も形成されている場合に比べて金属薄膜抵抗体上の絶縁性材料の膜厚を薄くして膜厚ばらつきを小さくすることができる。これにより、金属薄膜抵抗体にレーザ光を照射してトリミング処理を施す際に、金属薄膜抵抗体上の絶縁性材料でのレーザ光の干渉のばらつきを小さくして金属薄膜抵抗体に与えられるレーザエネルギーのばらつきを小さくすることができ、トリミングの正確性を向上させることができる。さらに、金属薄膜抵抗体上の絶縁性材料の膜厚を薄くできることにより、トリミング処理時のレーザ照射に起因する金属薄膜抵抗体の温度上昇などに対して放熱能力を向上させることができる。
【００５４】
また、上記第１態様から上記第３態様において、上記金属薄膜抵抗体下の領域で上記下地絶縁膜と上記集積回路の構成要件の間に金属材料からなるレーザ光透過防止膜をさらに備えているようにすれば、レーザトリミング処理時において金属薄膜抵抗体を切断又は変質させるのに十分な強度のレーザ光を金属薄膜抵抗体に照射しても、下地絶縁膜を透過したレーザ光はレーザ光透過防止膜により半導体基板とは反対側に反射されるので、レーザ光が半導体基板及び上記集積回路の構成要件に照射されるのを防止することができる。これにより、金属薄膜抵抗体下に上記集積回路の構成要件を配置する場合であっても、上記集積回路の構成要件が損傷したり特性が変動したりするのを防止することができる。さらに、トリミング処理時の半導体基板へのレーザ光の照射に起因する半導体装置の信頼性の低下を防止することができる。さらに、オンライントリミング処理時において、半導体基板へのレーザ光の照射に起因する電子正孔対の発生を防止して、高精度なトリミング処理を行なうことができる。
【００５５】
本発明の半導体装置において、上記金属薄膜抵抗体下の領域に集積回路の構成要件のうち上記金属薄膜抵抗体以外の構成要件、例えば例えばトランジスタ素子、容量素子、金属配線パターン、ポリシリコン配線パターン、不純物拡散層の少なくとも一部が配置されているようにすれば、チップ面積の小型化を図ることができる。
【００５６】
さらに、上記金属薄膜抵抗体の膜厚は５〜１０００Å、好ましくは２０〜５００Åであるようにすることができるが、特に、上記第１態様から第３態様においては、上述のように、金属薄膜抵抗体を形成した後にウェットエッチング技術によるパターニングを行なう必要はなく、さらに、金属薄膜抵抗体の金属配線パターンとの接触面が大気に暴露されることはなく、金属薄膜抵抗体に対する表面酸化膜除去処理及びエッチング防止用バリヤ膜形成を行なわなくても、金属薄膜抵抗体と金属配線パターンの良好な電気的接続を安定して得ることができるので、上記のような膜厚の金属薄膜抵抗体をもつ半導体装置に適用しても、工程数を増加させることなく、金属薄膜抵抗体の微細化及び抵抗値の安定化を実現することができる。
さらに、上記逆スパッタリング残渣を備えている態様によれば、金属薄膜抵抗体のシート抵抗の下地膜依存性の軽減を図ることができるので、上記のような膜厚の金属薄膜抵抗体をもつ半導体装置に適用しても、金属薄膜抵抗体の抵抗値の安定化を実現することができる。
【００５７】
さらに、本発明の半導体装置において、下地絶縁膜は平坦化処理が施されているようにすれば、上記絶縁膜の段差に起因して金属薄膜抵抗体の抵抗値がばらつくのを防止することができる。
【００５８】
また、２個以上の抵抗素子による分割によって電圧出力を得、ヒューズ素子の切断によって電圧出力を調整できる分割抵抗回路を備えた半導体装置において、分割抵抗回路を構成する抵抗素子は、本発明の半導体装置を構成する金属薄膜抵抗体及び下地絶縁膜を備えているようにすれば、分割抵抗回路を含む半導体装置においてトリミング処理時のレーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することができ、分割抵抗回路の出力電圧の精度を向上させることができる。
【００５９】
また、２個以上の抵抗による分割によって電圧出力を得、抵抗素子へのレーザ照射によって電圧出力を調整できる分割抵抗回路を備えた半導体装置においても、分割抵抗回路を構成する抵抗素子は、本発明の半導体装置を構成する金属薄膜抵抗体及び下地絶縁膜を備えているようにすれば、分割抵抗回路を含む半導体装置においてトリミング処理時のレーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することができ、分割抵抗回路の出力電圧の精度を向上させることができる。
【００６０】
また、入力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、上記分割抵抗回路からの分割電圧と上記基準電圧発生回路からの基準電圧を比較するための比較回路をもつ電圧検出回路を備えた半導体装置において、分割抵抗回路として本発明の半導体装置を構成する金属薄膜抵抗体及び下地絶縁膜が適用された分割抵抗回路を備えているようにすれば、本発明が適用された分割抵抗回路では出力電圧の精度を向上させることができるので、電圧検出回路の検出精度を向上させることができる。
【００６１】
また、入力電圧の出力を制御する出力ドライバと、出力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、上記分割抵抗回路からの分割電圧と上記基準電圧発生回路からの基準電圧を比較し、比較結果に応じて上記出力ドライバの動作を制御するための比較回路をもつ定電圧発生回路を備えた半導体装置において、分割抵抗回路として本発明の半導体装置を構成する金属薄膜抵抗体及び下地絶縁膜及びレーザ光透過防止膜が適用された分割抵抗回路を備えているようにすれば、本発明が適用された分割抵抗回路では出力電圧の精度を向上させることができるので、定電圧発生回路の出力電圧の安定性を向上させることができる。
【発明を実施するための最良の形態】
【００６２】
図１は第１態様の一実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域を示す断面図、（Ｂ）は（Ａ）の破線で囲まれた部分を拡大して示す拡大断面図である。
【００６３】
シリコン基板１上に素子分離酸化膜３が形成されている。後述する金属薄膜抵抗体の下に対応する領域であって、素子分離酸化膜３に囲まれた領域のシリコン基板１表面に２つの不純物拡散層４ａ，４ａが形成されている。不純物拡散層４ａ，４ａ間のシリコン基板１上にゲート絶縁膜４ｂを介してポリシリコン膜からなるゲート電極４ｃが形成されて、トランジスタ素子が形成されている。
【００６４】
素子分離酸化膜３及びトランジスタ素子の形成領域を含むシリコン基板１上にＢＰＳＧ膜又はＰＳＧ膜からなる第１層目層間絶縁膜（下層側絶縁膜）５が形成されている。第１層目層間絶縁膜５に、不純物拡散層４ａ，４ａ及びゲート電極４ｃに対応してコンタクトホール６ａが形成されている。コンタクトホール６ａ内に例えばタングステンが埋め込まれて導電性プラグ６ｂが形成されている。
【００６５】
第１層目層間絶縁膜５上及び導電性プラグ６ｂ上に、金属材料パターン７と金属材料パターン７表面に形成された高融点金属膜９からなる第１層目金属配線パターン１１，１１ａが形成されている。金属材料パターン７は例えばＡｌＳｉＣｕ膜により形成されている。高融点金属膜９は例えばＴｉＮ膜により形成されており、反射防止膜兼バリヤ膜として機能するものである。後述する金属薄膜抵抗体の下に対応する領域には、導電性プラグ６ｂに対応して第１層目金属配線パターン１１ａが紙面垂直方向に形成されている。
【００６６】
第１層目金属配線パターン１１，１１ａの形成領域を含む第１層目層間絶縁膜５上に、例えば、下層側から順にプラズマＮＳＧ膜１５ａ、ＳＯＧ膜、プラズマＰＳＧ膜１５ｂからなる第２層目層間絶縁膜（下地絶縁膜）１５が形成されている。図１（Ａ）では第２層目層間絶縁膜１５を一体的に図示し、図１（Ｂ）に示す領域にはＳＯＧ膜は形成されていない。第２層目層間絶縁膜１５に、金属薄膜抵抗体の両端部及び第１層目金属配線パターン１１に対応して接続孔１７が形成されている。
【００６７】
（Ｂ）に示すように、接続孔１７の底面は高融点金属膜９の表面側の一部が除去されて形成されており、接続孔１７の上端部はテーパー形状に形成されている。また、接続孔１７の内壁には逆スパッタリング残渣１９が形成されている。接続孔１７の上端部のテーパー形状及び逆スパッタリング残渣１９の（Ａ）での図示は省略している。接続孔１７の上端部のテーパー形状及び逆スパッタリング残渣１９は、接続孔１７が形成された第２層目層間絶縁膜１５に対してＡｒ逆スパッタリング処理が施されて形成されたものである。したがって、逆スパッタリング残渣１９は成分に高融点金属膜９及び第２層目層間絶縁膜１５の材料ならびにＡｒを含んでおり、ここではＴｉ、Ｎ、Ｓｉ、Ｏ、Ａｒを含んでいる。
【００６８】
第２層目層間絶縁膜１５上に、接続孔１７，１７間の領域から接続孔１７内及び第１層目金属配線パターン１１上にわたってＣｒＳｉ薄膜抵抗体（金属薄膜抵抗体）２１が形成されている。ＣｒＳｉ薄膜抵抗体２１の両端部は接続孔１７内で第１層目金属配線パターン１１と電気的に接続されている。ＣｒＳｉ薄膜抵抗体２１下には第２層目層間絶縁膜１５を介して第１層目金属配線パターン１１ａが配置されている。
ＣｒＳｉ薄膜抵抗体２１の形成領域を含む第２層目層間絶縁膜１５上に、下層側がシリコン酸化膜、上層側がシリコン窒化膜からなる、最終保護膜としてのパッシベーション膜２３（図１では一体的に図示している。）が形成されている。パッシベーション膜２３上にポリイミド膜が形成されていてもよい。
【００６９】
この実施例では、ＣｒＳｉ薄膜抵抗体２１の下地絶縁膜１５として最上層にＰＳＧ膜１５ｂをもつものを用いているので、ＣｒＳｉ薄膜抵抗体２１の下面に接触する絶縁膜としてＮＳＧ膜を用いる場合に比べて原子密度が低いＰＳＧ膜１５ｂを用いることにより、レーザトリミング時にＣｒＳｉ薄膜抵抗体２１が下地絶縁膜に拡散しやすくなり、低パワーでのトリミングが可能となり、レーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することができる。
【００７０】
さらに、ＣｒＳｉ薄膜抵抗体２１下の領域に集積回路の構成要件としてのトランジスタ素子及び第１層目金属配線パターン１１ａが配置されているので、チップ面積の小型化を図ることができる。
【００７１】
さらに、（Ｂ）に示すように、接続孔１７の内壁に逆スパッタリング残渣１９が形成されているので、接続孔１７内でのＣｒＳｉ薄膜抵抗体２１のステップカバレージが向上されている。これにより、ＣｒＳｉ薄膜抵抗体２１の第１層目金属配線パターン１１との接触抵抗の安定化を実現することができる。
さらに、接続孔１７の上端部がテーパー状に形成されているので、ＣｒＳｉ薄膜抵抗体２１を形成するためのＣｒＳｉ薄膜形成時において接続孔１７の上端部近傍に堆積されたＣｒＳｉ薄膜のオーバーハングを防止して接続孔１７内へのＣｒＳｉ薄膜の堆積に及ぼす影響を低減することができ、ＣｒＳｉ薄膜のステップカバレージ、ひいてはＣｒＳｉ薄膜抵抗体２１のステップカバレージを向上させることができる。
【００７２】
図２は、図１を参照して説明した実施例を製造するための製造方法の一例を説明するための工程断面図である。図３はその製造方法においてＡｒ逆スパッタリング処理を施した後の接続孔近傍の状態を拡大して示す断面図である。図２では接続孔の内壁に形成されるサイドウォール及び接続孔の上端部のテーパー形状の図示を省略している。図１から図３を参照して、この製造方法の例を説明する。
【００７３】
（１）公知の技術により、ウェハ状のシリコン基板１表面に素子分離酸化膜３を形成し、さらに、ＣｒＳｉ薄膜抵抗体の下に対応する領域に不純物拡散層４ａ，４ａ、ゲート絶縁膜４ｂ及びゲート電極４ｃを形成してトランジスタ素子を形成する。
例えば常圧ＣＶＤ装置を用いて、素子分離酸化膜３及びトランジスタ素子等の形成が完了したシリコン基板１上に、ＢＰＳＧ膜又はＰＳＧ膜からなる第１層目層間絶縁膜５を約８０００Åの膜厚に形成する。その後、リフロー等の熱処理を行なって第１層目層間絶縁膜５の表面を平坦化する。
写真製版技術及びエッチング技術により、不純物拡散層４ａ，４ａ及びゲート電極４ｃに対応してコンタクトホール６ａを形成する。コンタクトホール６ａの形成領域を含む第１層目層間絶縁膜５上全面に導電材料、例えばタングステンを形成した後、エッチバック処理又はＣＭＰ処理を施して、不要なタングステンを除去してコンタクトホール６ａ内に導電性プラグ６ｂを形成する。
【００７４】
例えばＤＣマグネトロンスパッタリング装置を用いて、第１層目層間絶縁膜５上に、ＡｌＳｉＣｕ膜からなる配線用金属膜を約５０００Åの膜厚に形成し、さらにその上に、公知の技術である反射防止膜としての高融点金属膜、ここではＴｉＮ膜を約８００Åの膜厚に、真空中で連続的に形成する。ここで、高融点金属膜は、最終的には後工程で配線用金属膜から形成される金属材料パターンと、金属薄膜抵抗体との接触抵抗を安定させるためのバリヤ膜としても機能するため、配線用金属膜と高融点金属膜を真空中で連続して形成することが好ましい。
【００７５】
公知の写真製版技術及びエッチング技術により、高融点金属膜及び配線用金属膜をパターンニングして、金属配線パターン７及び高融点金属膜９からなる第１層目金属配線パターン１１，１１ａを形成する（図２（ａ）参照。）。この時、配線用金属膜上に、反射防止膜として機能する高融点金属膜が形成されているので、第１層目金属配線パターン１１の形成領域を画定するためのレジストパターンの太りや細りなどを最小限に抑えることができる。第１層目金属配線パターン１１ａは導電性プラグ６ｂ上及び第１層目層間絶縁膜５上に形成されており、ＣｒＳｉ薄膜抵抗体の下に対応する領域に配置されている。
【００７６】
また、この段階では金属薄膜抵抗体は形成されておらず、第１層目金属配線パターン１１の下地膜は第１層目層間絶縁膜５により形成されているので、第１層目金属配線パターン１１のパターンニングをドライエッチング技術により十分なオーバーエッチングをもって行なうことが可能であり、従来技術の問題点となっていたウェットエッチング技術によるパターニングを適用する必要性は全く無く、回路の微細化に影響を与えることはない。
【００７７】
（２）例えばプラズマＣＶＤ法により、第１層目金属配線パターン１１，１１ａの形成領域を含む第１層目層間絶縁膜５上にプラズマＮＳＧ膜を６０００Å程度の膜厚に形成する。公知の技術であるＳＯＧのコーティング処理及びエッチバック処理を行なうことにより、プラズマＣＶＤ酸化膜上にＳＯＧ膜を形成して平坦化を行なう。さらに、プラズマＰＳＧ膜を２０００Å程度の膜厚に形成する。これにより、下層側から順にプラズマＮＳＧ膜、ＳＯＧ膜、プラズマＰＳＧ膜からなる第２層目層間絶縁膜１５を形成する（図２（ｂ）参照。）。
【００７８】
（３）公知の写真製版技術により、金属薄膜抵抗体の両端部の形成予定領域及び第１層目金属配線パターン１１に対応して第２層目層間絶縁膜１５に接続孔を形成するためのレジストパターンを形成する。
例えば並行平板型プラズマエッチング装置により、ＲＦパワー：７００Ｗ（ワット）、Ａｒ：５００ｓｃｃｍ（standard cc／分）、ＣＨＦ3：５００ｓｃｃｍ、ＣＦ4：５００ｓｃｃｍ、圧力：３.５Ｔｏｒｒ（トル）の条件で、レジストパターンをマスクにして第２層目層間絶縁膜１５を選択的に除去して、第２層目層間絶縁膜１５に接続孔１７を形成する。接続孔１７の底部には、反射防止膜兼バリヤ膜としての高融点金属膜９が約６００Åの膜厚で残存している。
その後、レジストパターンを除去する（図２（ｃ）参照。）。
【００７９】
ここで、接続孔１７の形成後に、接続孔１７の側壁等に付着しているエッチング時の副生成物除去工程を行なってもよい。また、接続孔１７内部での金属薄膜抵抗体のステップカバレージを改善する目的で、エッチング条件の変更によるテーパーエッチングや、ウェットエッチング技術とドライエッチング技術を組み合わせたエッチング処理等により、接続孔１７の形状の改善を行なってもよい。
【００８０】
また、上記工程（３）において、プラズマエッチング条件を最適化することにより、第２層目層間絶縁膜１５のエッチングレートに対する高融点金属膜９のエッチングレートをさらに低く抑えることは十分可能であり、接続孔１７の底部に残る高融点金属膜９の膜厚をこの製造方法例よりも大きくすることもできる。さらに、高融点金属膜９の形成時点での膜厚を低く抑えつつ、接続孔１７形成後の高融点金属膜９の残存膜厚を確保するもできる。このように、接続孔１７を形成する上記工程（３）を金属薄膜抵抗体が形成されていない段階で行なうので、金属薄膜抵抗体の薄さに起因した制約を一切受けること無く接続孔１７の加工が可能であり、ドライエッチング技術の適用による微細化の追求が十分に可能である。
【００８１】
（４）例えばマルチチャンバースパッタリング装置のＡｒスパッタエッチングチャンバーにて、真空中で、ＤＣバイアス：１２５０Ｖ、Ａｒ：２０ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ（ミリトル）、処理時間：２０秒の条件で、接続孔１７内を含む第２層目層間絶縁膜１５の表面に対してＡｒ逆スパッタリング処理を行なう。このエッチング条件は、１０００℃、ウェット雰囲気で形成した熱酸化膜を約５０Åだけエッチングする条件と同等である。この処理を行なった後の接続孔１７底部に残存する高融点金属膜９の膜厚は５００Å程度であった。
【００８２】
続けて、Ａｒ逆スパッタリング処理完了後に真空状態を破らずに連続して金属薄膜抵抗体用のＣｒＳｉ薄膜（金属薄膜）２７を形成する。ここでは、半導体ウェハをＡｒスパッタエッチングチャンバーからＣｒＳｉターゲットが装着されたスパッタチャンバーに移送した後、Ｓｉ／Ｃｒ＝８０／２０ｗｔ％（重量パーセント）のＣｒＳｉターゲットを使用し、ＤＣパワー：０.７ＫＷ（キロワット）、Ａｒ：８５ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、処理時間：９秒の条件で処理を行ない、接続孔１７内を含む第２層目層間絶縁膜１５上全面にＣｒＳｉ薄膜２７を約５０Åの膜厚に形成した（図２（ｄ）参照。）。
【００８３】
このように、金属薄膜抵抗体用のＣｒＳｉ薄膜２７を形成する前に、接続孔１７内を含む第２層目層間絶縁膜１５に対してＡｒ逆スパッタリング処理を行なうことにより、図３に示すように、接続孔１７の内壁に、高融点金属膜９及び第２層目層間絶縁膜１５の材料ならびにＡｒを含む材料からなる逆スパッタリング残渣１９を形成することができるとともに、接続孔１７の上端部をテーパー形状に形成することができる。そして、逆スパッタリング残渣１９の存在によって接続孔１７内でのＣｒＳｉ薄膜２７のステップカバレージを向上させることができ、さらに、接続孔１７の上端部に形成されたテーパー状により、ＣｒＳｉ薄膜２７の形成時において接続孔１７の上端部近傍に堆積されたＣｒＳｉ薄膜２７のオーバーハングを防止して接続孔１７内へのＣｒＳｉ薄膜２７の堆積に及ぼす影響を低減することができ、ＣｒＳｉ薄膜２７のステップカバレージを向上させることができる。
【００８４】
さらに、上記Ａｒ逆スパッタリング処理を行なうことにより、接続孔１７底部の高融点金属膜９表面に形成されている自然酸化膜を除去することができ、第１層目金属配線パターン１１とＣｒＳｉ薄膜２７との良好な電気的接続を形成することができる。
さらに、上記Ａｒ逆スパッタリング処理を行なうことにより、後工程でＣｒＳｉ薄膜２７から形成されるＣｒＳｉ薄膜抵抗体の下地膜依存性を改善できる。この効果については後述する。
【００８５】
（５）写真製版技術により、ＣｒＳｉ薄膜２７上に金属薄膜抵抗体の形成領域を画定するためのレジストパターンを形成し、例えばＲＩＥ（反応性イオンエッチング）装置を用い、そのレジストパターンをマスクにしてＣｒＳｉ薄膜２７をパターニングし、ＣｒＳｉ薄膜抵抗体２１を形成し、その後、レジストパターンを除去する。ここで、ＣｒＳｉ薄膜抵抗体２１は接続孔１７内で第１層目金属配線パターン１１と電気的に接続されているので、従来技術のようには金属薄膜抵抗体上面で電気的接続をとるためにフッ酸水溶液によるＣｒＳｉ薄膜抵抗体２１の表面の金属酸化膜除去処理を行なう必要はない。
例えばプラズマＣＶＤ法により、ＣｒＳｉ薄膜抵抗体２１の形成領域を含む第２層目層間絶縁膜１５上に、パッシベーション膜２３としてのシリコン酸化膜及びシリコン窒化膜を順次形成する。以上により、半導体装置の製造工程が完了する（図１参照。）。
【００８６】
この製造方法によれば、第１層目金属配線パターン１１及び接続孔１７を形成した後、ＣｒＳｉ薄膜抵抗体２１を形成して接続孔１７内でＣｒＳｉ薄膜抵抗体２１と第１層目金属配線パターン１１の電気的接続を形成するので、ＣｒＳｉ薄膜抵抗体２１をパターニングした後にウェットエッチング技術によるパターニングを行なう必要はない。
【００８７】
さらに、ＣｒＳｉ薄膜抵抗体２１の第１層目金属配線パターン１１との接触面が大気に暴露されることはないので、ＣｒＳｉ薄膜抵抗体２１に対する表面酸化膜除去処理及びエッチング防止用バリヤ膜形成を行なわなくても、ＣｒＳｉ薄膜抵抗体２１と第１層目金属配線パターン１１の良好な電気的接続を安定して得ることができる。
これにより、ＣｒＳｉ薄膜抵抗体２１の膜厚に関わらず、工程数を増加させることなく、ＣｒＳｉ薄膜抵抗体２１の微細化及び抵抗値の安定化を実現することができる。
【００８８】
さらに、ＣｒＳｉ薄膜抵抗体２１と金属材料パターン７の間にバリヤ膜として機能する高融点金属膜９を介在させているので、ＣｒＳｉ薄膜抵抗体２１と第１層目金属配線パターン１１の接触抵抗のバラツキを低減することができ、抵抗値の精度及び歩留りの向上を図ることができる。
【００８９】
さらに、高融点金属膜９はバリヤ膜兼反射防止膜としても機能しており、従来技術に比べて製造工程を増加させることなく高融点金属膜９を形成することができるので、製造コストの増大を防止しつつ、金属薄膜抵抗体と金属配線パターンの接触抵抗を安定させることができる。
【００９０】
図４及び図５を参照して、上記実施例と同様の構成で形成した金属薄膜抵抗体の特性について調べた結果を示す。図４は、金属薄膜抵抗体のシート抵抗と膜厚との関係を示し、縦軸はシート抵抗（Ω／□）、横軸はＣｒＳｉ膜厚（Å）を示す。図５は、金属薄膜抵抗体のシート抵抗のウェハ面内の６３箇所での測定結果の標準偏差（σ）を平均値（ＡＶＥ）で割った値（σ／ＡＶＥ）とＣｒＳｉ膜厚との関係を示し、縦軸はσ／ＡＶＥ（％）、横軸はＣｒＳｉ膜厚（Å）を示す。
【００９１】
金属薄膜抵抗体の形成条件は次の通りである。
マルチチャンバースパッタリング装置を用いて、ＤＣパワー：０.７ＫＷ、Ａｒ：８５ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、ターゲット：Ｓｉ／Ｃｒ＝５０／５０ｗｔ％及び８０／２０ｗｔ％の２種について、体積時間を調整することにより、ＣｒＳｉ薄膜を２５〜５００Åの膜厚にサンプルを作成した。なお、Ｓｉ／Ｃｒ＝５０／５０ｗｔ％のサンプルについては膜厚が５００Åのものは作成していない。
【００９２】
また、ＣｒＳｉ薄膜形成前のＡｒ逆スパッタリング処理は、上記マルチチャンバースパッタリング装置を用いて、ＤＣバイアス：１２５０Ｖ、Ａｒ：２０ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、処理時間：１６０秒の条件で行なった。これは、１０００℃、ウェット雰囲気で形成した熱酸化膜を４００Åだけエッチング除去するのに相当する処理である。
また、本サンプルでは、金属薄膜抵抗体に接続する下層の金属配線として、膜厚が５０００ÅのＡｌＳｉＣｕ膜を用い、ＡｌＳｉＣｕ膜とＣｒＳｉ薄膜間の接続孔底部にはＡｌＳｉＣｕ膜上のＴｉＮ膜が形成されていない構造を採用した。
【００９３】
シート抵抗の測定は、幅が０.５μｍ（マイクロメートル）、長さが５０μｍの帯状パターンを０.５μｍ間隔で２０本配置したうちの１本の金属薄膜抵抗体の両端に１Ｖの電圧を印加して電流値を測定する２端子法にて行なった。
また、金属配線とＣｒＳｉ薄膜抵抗体とをつなぐ接続孔の平面寸法は０.６μｍ×０.６μｍであった。
【００９４】
図４に示すように、ターゲット（Ｓｉ／Ｃｒ＝５０／５０ｗｔ％とＳｉ／Ｃｒ＝８０／２０ｗｔ％）の組成に関わらず、２００Å以上の膜厚から２５Åという極めて薄い膜厚まで、膜厚とシート抵抗の線形性が維持されており、従来技術では形成できないような微細な寸法の金属薄膜抵抗体を薄い膜厚に形成できることが分かる。
【００９５】
また、ウェハ面内６３箇所におけるシート抵抗のバラツキを示す図５を見ても、ターゲット（Ｓｉ／Ｃｒ＝５０／５０ｗｔ％とＳｉ／Ｃｒ＝８０／２０ｗｔ％）の両方とも、抵抗値のバラツキは膜厚の影響をほとんど受けておらず、抵抗値のバラツキも非常に小さく安定していることが分かる。このことから、接続孔内へのサイドウォールの形成方法としてＡｒ逆スパッタリング処理を採用すれば、極めて微細な金属薄膜抵抗体パターンを金属薄膜抵抗体の膜厚に関係なく安定して形成できる。
【００９６】
図６は、金属薄膜抵抗体用の金属薄膜を形成する前にＡｒ逆スパッタリング処理を行なった場合及び行なわなかった場合のＣｒＳｉ薄膜抵抗体のシート抵抗と金属薄膜抵抗体の下地膜を形成してから経過した時間との関係を示す図であり、（Ａ）は行なった場合、（Ｂ）は行なわなかった場合を示す。図６において、縦軸はシート抵抗（Ω／□）、横軸は下地膜形成後経過時間（時間）を示す。
【００９７】
図６のサンプルとして、下地膜としてプラズマＣＶＤ法によって２０００Åの膜厚に形成したプラズマＳｉＮ膜とプラズマＮＳＧ膜の２つのシリコンウェハを準備し、これらのシリコンウェハに形成したＣｒＳｉ薄膜抵抗体を用い、ＣｒＳｉ薄膜抵抗体のシート抵抗を４端子法によって測定した。
【００９８】
下地膜のプラズマＳｉＮ膜は、並行平板型プラズマＣＶＤ装置を用いて、温度：３６０℃、圧力：５.５Ｔｏｒｒ、ＲＦパワー：２００Ｗ、ＳｉＨ4：７０ｓｃｃｍ、Ｎ2：３５００ｓｃｃｍ、ＮＨ3：４０ｓｃｃｍの条件で形成した。
プラズマＮＳＧ膜は、並行平板型プラズマＣＶＤ装置を用いて、温度：４００℃、圧力：３.０Ｔｏｒｒ、ＲＦパワー：２５０Ｗ、ＳｉＨ4：１６ｓｃｃｍ、Ｎ2Ｏ：１０００ｓｃｃｍの条件で形成した。
【００９９】
ＣｒＳｉ薄膜抵抗体は、マルチチャンバースパッタリング装置を用いて、Ｓｉ／Ｃｒ＝８０／２０ｗｔ％のターゲット、ＤＣパワー：０.７ＫＷ、Ａｒ：８５ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、体積時間：１３秒の条件で処理を行なうことで、１００Åの膜厚に形成した。
【０１００】
Ａｒ逆スパッタリング処理を行なったサンプルには、上記マルチチャンバースパッタリング装置を用いて、ＤＣバイアス：１２５０Ｖ、Ａｒ：２０ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、処理時間：８０秒の条件で行なった。これは、１０００℃、ウェット雰囲気で形成した熱酸化膜を２００Åだけエッチング除去するのに相当する処理である。
【０１０１】
（Ｂ）に示すように、ＣｒＳｉ薄膜の形成前にＡｒ逆スパッタリング処理を行なっていない場合、下地膜の違い（ＳｉＮ膜上とＮＳＧ膜上）によりシート抵抗が大きく異なっているのが分かる。さらに、下地膜を形成してからＣｒＳｉ薄膜抵抗体を形成するまでに経過した時間の影響を大きく受けているのが分かる。
これに対し、（Ａ）に示すように、Ａｒ逆スパッタリング処理を行なった場合、下地膜の種類及び経過時間ともに、ＣｒＳｉ薄膜抵抗体のシート抵抗にほとんど影響を与えていないのが分かる。
【０１０２】
このことから、Ａｒ逆スパッタリング処理を行なった後、真空中で連続して金属薄膜抵抗体用の金属薄膜を形成することにより、前工程からの経過時間や製品毎に異なる下地膜の違い等によって発生する抵抗値のバラツキを大幅に改善できることが分かる。
【０１０３】
図７は、Ａｒ逆スパッタリング処理の量とシート抵抗の関係を示す図である。縦軸はシート抵抗（Ω／□）、横軸はエッチング量（熱酸化膜エッチング量換算）（Å）を示す。図７のサンプルについて、下地膜及びＣｒＳｉ薄膜抵抗体は図６のサンプル形成と同じ条件で形成したプラズマＮＳＧ膜及びＣｒＳｉ薄膜抵抗体を用いた。なお、成膜から１週間経過したプラズマＮＳＧ膜に対してＡｒ逆スパッタリング処理を行なった後、そのプラズマＮＳＧ膜上にＣｒＳｉ薄膜抵抗体を形成した。Ａｒ逆スパッタリング処理の条件は、エッチング量以外は図６のサンプルと同じ条件で行なった。そして、ウェット雰囲気で形成した熱酸化膜エッチング量換算で０Å（Ａｒ逆スパッタリング処理無し）、２５Å、５０Å、１００Å、２００Å、４００Å、１０００Åとなるように調整した。ＣｒＳｉ薄膜抵抗体のシート抵抗を４端子法によって測定した。
【０１０４】
図７の結果から、Ａｒ逆スパッタリング処理は、ウェット雰囲気で形成した熱酸化膜エッチング量換算で２５Å以上の膜厚分だけ行なえば、ＣｒＳｉ薄膜抵抗体の抵抗値安定化の効果が得られることが分かった。なお、図７ではＡｒ逆スパッタリング処理条件について熱酸化膜エッチング量換算で１０００Åの膜厚分だけエッチングしたものまでしかサンプルを製作していないが、熱酸化膜エッチング量換算で１０００Åよりも大きい膜厚分だけエッチングした場合であっても、金属薄膜抵抗体の形成領域に下地膜が残存しているのであれば、上記Ａｒ逆スパッタリング処理の効果が得られるものと予想できる。
【０１０５】
さらに、Ａｒ逆スパッタリング処理の効果は下地の影響のみならず、ＣｒＳｉ薄膜の抵抗値そのものの安定性にも影響を与えることが分かった。
図８は、ＣｒＳｉ薄膜を形成した後に、温度２５℃、湿度４５％の大気中に放置した時間と、形成直後のシート抵抗（Ｒ０）からのシート抵抗の変化率（ΔＲ／Ｒ０）の関係を示す図であり、縦軸はΔＲ／Ｒ０（％）、横軸は放置時間（時間）を示す。
【０１０６】
図８のサンプルについて、下地膜及びＣｒＳｉ薄膜抵抗体は図６のサンプル形成と同じ条件で形成したプラズマＮＳＧ膜及びＣｒＳｉ薄膜抵抗体を用いた。
Ａｒ逆スパッタリング処理については、処理を行なわないもの（Ａｒエッチ無）、処理時間４０秒で熱酸化膜換算：１００Åのもの（Ａｒエッチ：１００Å）、処理時間８０秒で熱酸化膜換算：２００Åのもの（Ａｒエッチ：２００Å）の３種を準備した。
【０１０７】
Ａｒ逆スパッタリング処理を行なっていないサンプル（Ａｒエッチ無）では、形成後から時間が経過するとともに抵抗値が上昇し、３００時間以上放置した場合、３％以上も抵抗値が変動しているのが分かる。
これに対し、Ａｒ逆スパッタリング処理を行なったサンプル（Ａｒエッチ：１００Å、及びＡｒエッチ：２００Å）では、抵抗値の変化率は大幅に減少し、３００時間以上放置しても、形成直後のシート抵抗±１％から外れることはなかった。
さらに、Ａｒエッチ：１００ÅとＡｒエッチ：２００Åを比較すると、Ａｒ逆スパッタリング処理量の大小の影響は小さく、わずかなエッチング量で効果があることが判明した。
【０１０８】
以上、図４から図８を参照して、下地膜のシート抵抗への影響や大気放置時間の影響に対するＡｒ逆スパッタリング処理の効果を説明したが、これらの効果は、サンプルとして使用した、ターゲットがＳｉ／Ｃｒ＝５０／５０ｗｔ％又は８０／２０ｗｔ％のＣｒＳｉ薄膜抵抗に限定されるものではない。なお、Ｓｉ／Ｃｒ＝５０／５０〜９０／１０ｗｔ％のターゲットで形成したＣｒＳｉ薄膜及びＣｒＳｉＮ膜の全てで上記と同様の効果が観察されている。
また、Ａｒ逆スパッタリング処理方法も今回使用したＤＣバイアススパッタエッチング法に限定されるものではない。
【０１０９】
図９は、接続孔形成時に接続孔底部に高融点金属膜を残存させたサンプルと完全に除去したサンプルについて熱処理に起因する金属薄膜抵抗と金属配線の接触抵抗の変動を調べた結果を示す図である。縦軸は熱処理前の接触抵抗値で規格化した値を示し、横軸は熱処理回数を示す。
【０１１０】
図９のサンプルとして、接続孔形成時のドライエッチング時間を調整することで、接続孔底部の高融点金属膜を５００Å程度残存させたサンプルと、完全に除去したサンプルを作成した。
高融点金属膜にはＴｉＮ膜を用いた。
ＣｒＳｉ薄膜抵抗体は、Ｓｉ／Ｃｒ＝８０／２０ｗｔ％、ＤＣパワー：０.７ＫＷ、Ａｒ：８５ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、体積時間：６秒の条件で５０Åの膜厚に形成した。
ＣｒＳｉ薄膜形成前のＡｒ逆スパッタリング処理は、ＤＣバイアス：１２５０Ｖ、Ａｒ：２０ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、処理時間：１６０秒の条件で行なった。これは、１０００℃、ウェット雰囲気で形成した熱酸化膜を４００Åだけエッチング除去するのに相当する処理である。
接続孔の平面寸法は０.６μｍ×０.６μｍであった。接触抵抗測定方法は４端子法を用いた。
【０１１１】
上記のサンプルについて、３５０℃、窒素雰囲気中で３０分の熱処理を追加することで、接触抵抗がどのように変化するかを調べた。
ＴｉＮ膜を接続孔底部に有するサンプル（ＴｉＮ有）は、熱処理を２回追加してもほとんど熱処理前の接触抵抗から変化していない。これに対し、ＴｉＮ膜を完全に除去したサンプル（ＴｉＮ無）は、２回の熱処理追加によって接触抵抗が熱処理前に比べて２０％以上変動している。このことは、ＴｉＮ膜がＣｒＳｉ薄膜と金属配線の相互作用による抵抗変動を防止するバリヤ膜としての機能を有することを意味している。
【０１１２】
ＣｒＳｉ薄膜抵抗体と金属配線の間にＴｉＮ膜を存在させることにより、例えばシンタリングやＣＶＤなど、製造工程で行なわれる熱処理による接触抵抗の変動を極めて小さくできるとともに、後工程である組立て作業で行なわれる半田処理などの熱処理での接触抵抗の変動を防止できる。これにより、設定通りの接触抵抗を安定して得ることができるとともに、組立て前後の接触抵抗の変動を防止することができ、製品の高精度化や歩留の向上が可能となる。
【０１１３】
図１から図３を参照して説明した製造方法では、上記工程（１）において、第１層目金属配線パターン１１用の金属膜と高融点金属膜を真空中で連続して形成しているが、製造方法はこれに限定されるものではない。
例えば、第１層目金属配線パターン１１用の金属膜を形成し、一旦大気に暴露した後、高融点金属膜を形成した場合には、配線用金属膜表面に形成される自然酸化膜の影響で、上記金属膜と高融点金属膜との間で電気的導通を確保することが困難になる。このようなときには、上記金属膜及び高融点金属膜をパターニングして形成した金属材料パターン７及び高融点金属膜９からなる第１層目金属配線パターン１１上の第２層目層間絶縁膜１５に接続孔１７を形成する段階で、接続孔１７底部の高融点金属膜９を全部除去することによって、第１層目金属配線パターン１１とＣｒＳｉ薄膜抵抗体２１間の電気的接続を得ることができる。
【０１１４】
また、上記工程（１）において、反射防止膜兼バリヤ膜として機能する高融点金属膜を８００Åの膜厚に形成しているが、製造方法はこれに限定されるものではない。
一般に、反射防止膜としての高融点金属膜は５００Å以下の膜厚に形成されるが、接続孔１７の底部にバリヤ膜としての高融点金属膜９を残存させたい場合には、接続孔１７形成時のオーバーエッチング（上記工程（３）参照。）や、金属薄膜形成時のＡｒ逆スパッタリング処理（上記工程（４）参照。）において、高融点金属膜９の膜ベリが若干生じてしまうため、バリヤ膜としての機能を安定的に得るために、５００Å以上の膜厚に形成することが好ましい。
【０１１５】
ただし、上述したように、接続孔１７形成用のエッチング条件やＡｒ逆スパッタリング処理条件を最適化することにより、高融点金属膜９の膜厚が５００Å以下でも高融点金属膜９の膜ベリを最小限に抑えてバリヤ膜としての機能を発揮させることは可能である。
【０１１６】
また、上記工程（４）において、ＣｒＳｉ薄膜２７の形成直前にＡｒ逆スパッタリング処理を行なっているが、バリヤ膜としての高融点金属膜９が接続孔１７底部に残存している場合には、ＴｉＮ膜からなる高融点金属膜９は大気に晒されてもＡｌＳｉＣｕ膜ほどは強固な自然酸化膜を形成しないため、上記Ａｒ逆スパッタリング処理を行なわなくてもＣｒＳｉ薄膜２７と第１層目金属配線パターン１１の電気的接続を得ることができる。上記Ａｒ逆スパッタリング処理を行なわない場合には、接続孔１７の上端部のテーパー形状及び逆スパッタリング残渣１９は形成されない。ただし、上述したように、ＣｒＳｉ薄膜２７の形成直前にＡｒ逆スパッタリング処理を行なうことによりＣｒＳｉ薄膜抵抗体２１の抵抗値の安定性を改善することができるので、上記Ａｒ逆スパッタリング処理を行なうことが好ましい。
【０１１７】
また、上記の実施例では、第２層目層間絶縁膜１５として、ＳＯＧ膜の形成及びエッチバック技術を用いて平坦化したものを用いているが、金属薄膜抵抗体の下地となる絶縁膜はこれに限定されるものではない。金属薄膜抵抗体の下地となる絶縁膜としては、例えば公知の技術であるＣＭＰ（chemical mechanical polish）技術を用いて平坦化を行なった絶縁膜や、平坦化を行なっていないプラズマＣＶＤ酸化膜、ＳＯＧを塗布した後に熱処理を施して平坦化したＳＯＧ膜、ＨＤＰ（high-density-plasma）−ＣＶＤ法により形成したＣＶＤ絶縁膜をエッチバックして平坦化したものなど、他の絶縁膜であってもよい。ただし、アナログ抵抗素子の中には、ＴＣＲのみならず、ペア性や比精度も重要となるような構成で使用されている場合も多いので、特に、本発明の半導体装置を構成する金属薄膜抵抗体をアナログ抵抗素子に適用する場合には、金属薄膜抵抗体の下地となる絶縁膜は平坦化処理が施されていることが好ましい。
【０１１８】
また、上記の実施例では、ＣｒＳｉ薄膜抵抗体２１の上にパッシベーション膜２３を形成しているが、本発明はこれに限定されるものではなく、ＣｒＳｉ薄膜抵抗体２１の上に形成される絶縁膜は、例えば第２層目の金属配線を形成するための層間絶縁膜など、いかなる絶縁膜であってもよい。
【０１１９】
図１０は第１態様の他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域を示す断面図、（Ｂ）は（Ａ）の破線で囲まれた部分を拡大して示す拡大断面図である。この実施例は図１でのトランジスタ素子に替えて、金属薄膜抵抗体の下の領域に容量素子を配置したものである。図１と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【０１２０】
シリコン基板１上に素子分離酸化膜３が形成されている。ＣｒＳｉ薄膜抵抗体２１の下の領域で素子分離酸化膜３上に例えばポリシリコン膜からなる下層側電極１３ａが形成されている。下層側電極１３ａ上に容量素子用絶縁膜１３ｂを介して例えばポリシリコン膜からなる上層側電極１３ｃが形成されている。容量素子用絶縁膜１３ｂは例えばシリコン酸化膜やシリコン窒化膜、シリコン酸化膜とシリコン窒化膜の積層膜などにより形成される。下層側電極１３ａ、容量素子用絶縁膜１３ｂ及び上層側電極１３ｃは容量素子を構成する。
【０１２１】
素子分離酸化膜３及び容量素子の形成領域を含むシリコン基板１上に第１層目層間絶縁膜５が形成されている。第１層目層間絶縁膜５に、下層側電極１３ａ上で上層側電極１３ｃが形成されていない領域、及び上層側電極１３ｃに対応してコンタクトホール６ａ及び導電性プラグ６ｂが形成されている。
【０１２２】
第１層目層間絶縁膜５上に、金属材料パターン７及び高融点金属膜９からなる第１層目金属配線パターン１１，１１ａ、下層側から順にプラズマＮＳＧ膜１５ａ、ＳＯＧ膜、プラズマＰＳＧ膜１５ｂからなる第２層目層間絶縁膜１５、上端部にテーパー形状をもつ接続孔１７、逆スパッタリング残渣１９、ＣｒＳｉ薄膜抵抗体２１、ならびにパッシベーション膜２３が形成されている。図１０（Ａ）では第２層目層間絶縁膜１５を一体的に図示し、図１０（Ｂ）に示す領域にはＳＯＧ膜は形成されていない。
ＣｒＳｉ薄膜抵抗体２１下の領域には、第１層目金属配線パターン１１ａ、ならびに下層側電極１３ａ、容量素子用絶縁膜１３ｂ及び上層側電極１３ｃからなる容量素子が配置されている。
【０１２３】
この実施例でも、ＣｒＳｉ薄膜抵抗体２１の下地絶縁膜１５として最上層にＰＳＧ膜１５ｂをもつものを用いているので、ＣｒＳｉ薄膜抵抗体２１の下面に接触する絶縁膜としてＮＳＧ膜を用いる場合に比べてレーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することができる。
さらに、ＣｒＳｉ薄膜抵抗体２１下の領域に集積回路の構成要件としての容量素子及び第１層目金属配線パターン１１ａが配置されているので、チップ面積の小型化を図ることができる。
【０１２４】
この実施例は、公知の製造方法により、素子分離酸化膜３上に下層側電極１３ａ、容量素子用絶縁膜１３ｂ及び上層側電極１３ｃを形成した後、第１層間絶縁膜５の形成工程以降の工程を図１から図３を説明した上記実施例と同様にして行なうことにより形成することができる。
【０１２５】
図１１は第１態様のさらに他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域を示す断面図、（Ｂ）は（Ａ）の破線で囲まれた部分を拡大して示す拡大断面図である。この実施例は図１でのトランジスタ素子に替えて、金属薄膜抵抗体の下の領域にポリシリコン配線パターンを配置したものである。図１と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【０１２６】
シリコン基板１上に素子分離酸化膜３が形成されている。ＣｒＳｉ薄膜抵抗体２１の下の領域で素子分離酸化膜３上にポリシリコン膜からなるポリシリコン配線パターン２８が形成されている。
素子分離酸化膜３及びポリシリコン配線パターン２８の形成領域を含むシリコン基板１上に第１層目層間絶縁膜５が形成されている。第１層目層間絶縁膜５に、ポリシリコン配線パターン２８に対応してコンタクトホール６ａ及び導電性プラグ６ｂが形成されている。
【０１２７】
第１層目層間絶縁膜５上に、金属材料パターン７及び高融点金属膜９からなる第１層目金属配線パターン１１，１１ａ、下層側から順にプラズマＮＳＧ膜１５ａ、ＳＯＧ膜、プラズマＰＳＧ膜１５ｂからなる第２層目層間絶縁膜１５、上端部にテーパー形状をもつ接続孔１７、逆スパッタリング残渣１９、ＣｒＳｉ薄膜抵抗体２１、ならびにパッシベーション膜２３が形成されている。ＣｒＳｉ薄膜抵抗体２１下の領域には、第１層目金属配線パターン１１ａ及びポリシリコン配線パターン２８が配置されている。図１１（Ａ）では第２層目層間絶縁膜１５を一体的に図示し、図１１（Ｂ）に示す領域にはＳＯＧ膜は形成されていない。
【０１２８】
この実施例でも、ＣｒＳｉ薄膜抵抗体２１の下地絶縁膜１５として最上層にＰＳＧ膜１５ｂをもつものを用いているので、ＣｒＳｉ薄膜抵抗体２１の下面に接触する絶縁膜としてＮＳＧ膜を用いる場合に比べてレーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することができる。
さらに、ＣｒＳｉ薄膜抵抗体２１下の領域に集積回路の構成要件としてのポリシリコン配線パターン２８及び第１層目金属配線パターン１１ａが配置されているので、チップ面積の小型化を図ることができる。
【０１２９】
この実施例は、公知の製造方法により、素子分離酸化膜３上にポリシリコン配線パターン２８を形成した後、第１層間絶縁膜５の形成工程以降の工程を図１から図３を説明した上記実施例と同様にして行なうことにより形成することができる。
【０１３０】
図１２は第１態様のさらに他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域を示す断面図、（Ｂ）は（Ａ）の破線で囲まれた部分を拡大して示す拡大断面図である。この実施例は図１でのトランジスタ素子に替えて、金属薄膜抵抗体の下の領域に不純物拡散層を配置したものである。図１と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【０１３１】
シリコン基板１上に素子分離酸化膜３が形成されている。ＣｒＳｉ薄膜抵抗体２１の下の領域であって、素子分離酸化膜３で囲まれた領域のシリコン基板１の表面側に不純物拡散層２９が形成されている。
素子分離酸化膜３及び不純物拡散層２９の形成領域を含むシリコン基板１上に第１層目層間絶縁膜５が形成されている。第１層目層間絶縁膜５に、不純物拡散層２９に対応してコンタクトホール６ａ及び導電性プラグ６ｂが形成されている。
【０１３２】
第１層目層間絶縁膜５上に、金属材料パターン７及び高融点金属膜９からなる第１層目金属配線パターン１１，１１ａ、下層側から順にプラズマＮＳＧ膜１５ａ、ＳＯＧ膜、プラズマＰＳＧ膜１５ｂからなる第２層目層間絶縁膜１５、上端部にテーパー形状をもつ接続孔１７、逆スパッタリング残渣１９、ＣｒＳｉ薄膜抵抗体２１、ならびにパッシベーション膜２３が形成されている。ＣｒＳｉ薄膜抵抗体２１下の領域には、第１層目金属配線パターン１１ａ及び不純物拡散層２９が配置されている。図１２（Ａ）では第２層目層間絶縁膜１５を一体的に図示し、図１２（Ｂ）に示す領域にはＳＯＧ膜は形成されていない。
【０１３３】
この実施例でも、ＣｒＳｉ薄膜抵抗体２１の下地絶縁膜１５として最上層にＰＳＧ膜１５ｂをもつものを用いているので、ＣｒＳｉ薄膜抵抗体２１の下面に接触する絶縁膜としてＮＳＧ膜を用いる場合に比べてレーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することができる。
さらに、ＣｒＳｉ薄膜抵抗体２１下の領域に集積回路の構成要件としての不純物拡散層２９及び第１層目金属配線パターン１１ａが配置されているので、チップ面積の小型化を図ることができる。
【０１３４】
この実施例は、公知の製造方法により、シリコン基板１に素子分離酸化膜３及び不純物拡散層２９を形成した後、第１層間絶縁膜５の形成工程以降の工程を図１から図３を説明した上記実施例と同様にして行なうことにより形成することができる。
【０１３５】
図１３は第１態様のさらに他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域を示す断面図、（Ｂ）は（Ａ）の破線で囲まれた部分を拡大して示す拡大断面図である。図１と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【０１３６】
シリコン基板１上に素子分離酸化膜３、不純物拡散層４ａ，４ａ、ゲート絶縁膜４ｂ及びゲート電極４ｃを備えたトランジスタ素子、第１層目層間絶縁膜５、コンタクトホール６ａ、導電性プラグ６ｂ、金属材料パターン７及び高融点金属膜９からなる第１層目金属配線パターン１１，１１ａ、下層側から順にプラズマＮＳＧ膜１５ａ、ＳＯＧ膜、プラズマＰＳＧ膜１５ｂからなる第２層目層間絶縁膜１５、上端部にテーパー形状をもつ接続孔１７、逆スパッタリング残渣１９、ならびにＣｒＳｉ薄膜抵抗体２１が形成されている。図１３（Ａ）では第２層目層間絶縁膜１５を一体的に図示し、図１３（Ｂ）に示す領域にはＳＯＧ膜は形成されていない。
【０１３７】
ＣｒＳｉ薄膜抵抗体２１の上面にＣｒＳｉＮ膜（金属窒化膜）３０が形成されている。ＣｒＳｉ薄膜抵抗体２１とＣｒＳｉＮ膜３０の間にはＣｒＳｉＯは形成されていない。
ＣｒＳｉ薄膜抵抗体２１及びＣｒＳｉＮ膜３０の形成領域を含む第２層目層間絶縁膜１５上にパッシベーション膜２３が形成されている。
【０１３８】
この実施例でも、ＣｒＳｉ薄膜抵抗体２１の下地絶縁膜１５として最上層にＰＳＧ膜１５ｂをもつものを用いているので、ＣｒＳｉ薄膜抵抗体２１の下面に接触する絶縁膜としてＮＳＧ膜を用いる場合に比べてレーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することができる。
【０１３９】
この実施例を製作するための製造方法を説明する。
図２（ａ）から（ｃ）を参照して説明した上記工程（１）から（３）と同じ工程により、素子分離酸化膜３と、不純物拡散層４ａ，４ａ、ゲート絶縁膜４ｂ及びゲート電極４ｃを備えたトランジスタ素子の形成が完了したウェハ状のシリコン基板１上に、第１層目層間絶縁膜５、コンタクトホール６ａ、導電性プラグ６ｂ、金属配線パターン７及び高融点金属膜９からなる第１層目金属配線パターン１１，１１ａ、第２層目層間絶縁膜１５、ならびに接続孔１７を形成する。
【０１４０】
図２（ｄ）を参照して説明した上記工程（４）と同じ条件により、例えばマルチチャンバースパッタリング装置のＡｒスパッタエッチングチャンバーにて、真空中で、層間絶縁膜５の表面に対してＡｒ逆スパッタリング処理を行なって逆スパッタリング残渣１９及び接続孔１７上端部のテーパー形状を形成し、続けて、Ａｒ逆スパッタリング処理の完了後に真空を破らずに連続して金属薄膜抵抗体用のＣｒＳｉ薄膜を形成する。
【０１４１】
さらに、ＣｒＳｉ薄膜の形成後、真空を破らずに連続して、ＣｒＳｉ薄膜上にＣｒＳｉＮ膜を形成する。例えば、ＣｒＳｉ薄膜の形成で用いたＳｉ／Ｃｒ＝８０／２０ｗｔ％のＣｒＳｉターゲットを使用し、ＤＣパワー：０.７ＫＷ（キロワット）、Ａｒ＋Ｎ2（アルゴンと窒素の混合ガス）：８５ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、処理時間：６秒の条件で処理を行ない、ＣｒＳｉ薄膜上にＣｒＳｉＮ膜を約５０Åの膜厚に形成する。次に、ＣｒＳｉＮ膜及びＣｒＳｉ薄膜をパターニングして、ＣｒＳｉＮ膜３０及びＣｒＳｉ薄膜抵抗体２１からなる積層パターンを形成する。
【０１４２】
図１から図３を参照して説明した上記製造方法と同様に、ＣｒＳｉ薄膜抵抗体２１は第１層目金属配線パターン１１と電気的に接続されているので、従来技術のようにはフッ酸水溶液によるＣｒＳｉ薄膜抵抗体２１の表面の金属酸化膜除去処理を行なう必要はない。さらに、ＣｒＳｉ薄膜抵抗体２１の上面はＣｒＳｉＮ膜３０により覆われているので、大気など、酸素を含む雰囲気中に暴露されてもＣｒＳｉ薄膜抵抗体２１の上面が酸化されることはない。
その後、第２層目層間絶縁膜１５上にパッシベーション膜２３を形成する。
【０１４３】
一般に、金属薄膜は酸素との反応性が高く、金属薄膜を大気に晒した状態で長時間放置すると抵抗値が変動してしまうことが知られている。
この実施例では、ＣｒＳｉ薄膜抵抗体２１の上面にＣｒＳｉＮ膜３０を形成することにより、ＣｒＳｉ薄膜抵抗体２１の上面が大気に晒されてＣｒＳｉ薄膜抵抗体２１の抵抗値が変動するのを防止している。ここで、ＣｒＳｉ薄膜抵抗体２１を形成するためのＣｒＳｉ薄膜が成膜された段階で、ＣｒＳｉ薄膜と第１層目金属配線パターン１１との電気的接続は完了しているため、ＣｒＳｉ薄膜２１上に新たな薄膜が成膜されても、特性上何ら影響を与えるものではない。
【０１４４】
図１４に、ＣｒＳｉＮ膜形成用のガスのＮ2分圧とＣｒＳｉＮ膜の抵抗率の関係を示す図であり、縦軸は抵抗率ρ（mohm・cm（ミリオーム・センチメートル））、横軸はＮ2分圧（％）を示す。ここでは、ターゲット：Ｓｉ／Ｃｒ＝５０／５０ｗｔ％、ＤＣパワー：０.７ＫＷ、Ａｒ＋Ｎ2：８５ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、処理時間：６秒の条件でＡｒ＋Ｎ2ガスのＮ2分圧を調整してＣｒＳｉＮ膜を形成した。
【０１４５】
Ｎ2分圧を１８％以上添加してリアクティブスパッタにより形成されたＣｒＳｉＮ膜は、Ｎ2を全く添加しないガスを用いた場合（Ｎ2分圧が０％）に比べて１０倍以上の高い抵抗率を示す。したがって、Ｎ2分圧を１８％以上に設定してＣｒＳｉＮ膜を成膜するようにすれば、ＣｒＳｉ薄膜抵抗体上に直接ＣｒＳｉＮ膜を形成しても、ＣｒＳｉ薄膜抵抗体全体の抵抗値はＣｒＳｉ薄膜が決定することとなり、ＣｒＳｉＮ膜は抵抗値にほとんど影響を与えない。ここで、Ｎ2分圧の上限は９０％程度である。Ｎ2分圧を９０％よりも大きく設定した場合、スパッタリング速度の大幅な低下を招き、生産効率が低下するので好ましくない。
なお、ＣｒＳｉＮ膜は、Ｎ2分圧を例えば６〜１１％程度添加してリアクティブスパッタにより形成するようにすれば、ＣｒＳｉＮ膜自体を金属薄膜抵抗体として使用することも可能である。
【０１４６】
また、上記の実施例では、ＣｒＳｉ薄膜抵抗体２１上にＣｒＳｉＮ膜３０を備えているが、ＣｒＳｉ薄膜抵抗体２１上にＣＶＤ系の絶縁膜、例えばシリコン窒化膜等を備えているようにしてもよい。しかし、一般的なマルチチャンバースパッタ装置にはＣＶＤチャンバーは接続されておらず、ＣＶＤ系の絶縁膜を真空中で連続してＣｒＳｉ薄膜抵抗体２１上に形成するためには、対応する新しい設備を購入する必要があり、製造コストに多大な影響を与えてしまう。
上記製造方法例のように、ＣｒＳｉ薄膜抵抗体２１用のＣｒＳｉ薄膜２７上にＣｒＳｉＮ膜３０を形成する構成であれば、新しい装置を購入すること無く、既存のマルチチャンバースパッタ装置を用いてＣｒＳｉ薄膜抵抗体２１の耐酸化カバー膜となるＣｒＳｉＮ膜３０を、真空状態を破ること無く形成することができる。
【０１４７】
また、図１３を参照して説明した実施例のようにＣｒＳｉ薄膜抵抗体２１上にＣｒＳｉＮ膜３０を備えている態様は、図１０から図１２を参照して説明した各実施例にも適用することができる。
【０１４８】
図１５は第１態様のさらに他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域を示す断面図、（Ｂ）は（Ａ）の破線で囲まれた部分を拡大して示す拡大断面図である。図１と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【０１４９】
シリコン基板１の表面に素子分離酸化膜３が形成されている。ＣｒＳｉ薄膜抵抗体２１の下に対応する領域であって、素子分離酸化膜３に囲まれた領域のシリコン基板１に不純物拡散層４ａ，４ａ、ゲート絶縁膜４ｂ及びゲート電極４ｃを備えたトランジスタ素子が形成されている。
素子分離酸化膜３及びトランジスタ素子の形成領域を含むシリコン基板１上に第１層目層間絶縁膜５が形成されている。第１層目層間絶縁膜５に、不純物拡散層４ａ，４ａ及びゲート電極４ｃに対応してコンタクトホール６ａ及び導電性プラグ６ｂが形成されている。
第１層目層間絶縁膜５上及び導電性プラグ６ｂ上に、金属材料パターン７と高融点金属膜９からなる第１層目金属配線パターン１１ａが形成されている。図示しない領域の第１層目層間絶縁膜５上には金属材料パターン７と高融点金属膜９からなる第１層目金属配線パターンが形成されている。
【０１５０】
第１層目金属配線パターン１１ａの形成領域を含む第１層目層間絶縁膜５上に、例えば、下層側から順にプラズマＮＳＧ膜、ＳＯＧ膜、プラズマＰＳＧ膜からなる第２層目層間絶縁膜３１が形成されている。図１５（Ａ）では第２層目層間絶縁膜３１を一体的に図示している。
第２層目層間絶縁膜３１上に、金属材料パターン３３と金属材料パターン３３表面に形成された高融点金属膜３５からなる第２層目金属配線パターン３７が形成されている。金属材料パターン３３は例えばＡｌＳｉＣｕ膜により形成されている。高融点金属膜３５は例えばＴｉＮ膜により形成されており、反射防止膜兼バリヤ膜として機能するものである。第２層目金属配線パターン３７の一部はＣｒＳｉ薄膜抵抗体２１の下の領域に延伸して形成されてレーザ光透過防止膜４１を構成している。
【０１５１】
第２層目金属配線パターン３７及びレーザ光透過防止膜４１の形成領域を含む第２層目層間絶縁膜３１上に、例えば、下層側から順にプラズマＮＳＧ膜３９ａ、ＳＯＧ膜、プラズマＰＳＧ膜３９ｃからなる第３層目層間絶縁膜（下地絶縁膜）３９（図１５では一体的に図示している。）が形成されている。第３層目層間絶縁膜３９に、金属薄膜抵抗体の両端部及び第２層目金属配線パターン３７に対応して接続孔１７が形成されている。
【０１５２】
（Ｂ）に示すように、接続孔１７の底面は高融点金属膜３５の表面側の一部が除去されて形成されており、接続孔１７の上端部はテーパー形状に形成されている。また、接続孔１７の内壁には逆スパッタリング残渣１９が形成されている。接続孔１７の上端部のテーパー形状及び逆スパッタリング残渣１９の（Ａ）での図示は省略している。接続孔１７の上端部のテーパー形状及び逆スパッタリング残渣１９は、接続孔１７が形成された第３層目層間絶縁膜３９に対してＡｒ逆スパッタリング処理が施されて形成されたものである。したがって、逆スパッタリング残渣１９は成分に高融点金属膜３５及び第３層目層間絶縁膜３９の材料ならびにＡｒを含んでおり、ここではＴｉ、Ｎ、Ｓｉ、Ｏ、Ａｒを含んでいる。
【０１５３】
第３層目層間絶縁膜３９上に、接続孔１７，１７間の領域から接続孔１７内及び第２層目金属配線パターン３７上にわたってＣｒＳｉ薄膜抵抗体２１が形成されている。ＣｒＳｉ薄膜抵抗体２１の両端部は接続孔１７内で第２層目金属配線パターン３７と電気的に接続されている。ＣｒＳｉ薄膜抵抗体２１下には第３層目層間絶縁膜３９を介してレーザ光透過防止膜４１が配置され、さらにレーザ光透過防止膜４１下には第１層目金属配線パターン１１ａ及びトランジスタ素子が配置されている。
ＣｒＳｉ薄膜抵抗体２１の形成領域を含む第３層目層間絶縁膜３９上にパッシベーション膜２３が形成されている。
【０１５４】
この実施例でも、図１を参照して説明した実施例と同様に、ＣｒＳｉ薄膜抵抗体２１の下地絶縁膜３１として最上層にＰＳＧ膜３１ｃをもつものを用いているので、ＣｒＳｉ薄膜抵抗体２１の下面に接触する絶縁膜としてＮＳＧ膜を用いる場合に比べてレーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することができる。さらに、ＣｒＳｉ薄膜抵抗体２１下の領域に集積回路の構成要件としてのトランジスタ素子及び第１層目金属配線パターン１１ａが配置されているので、チップ面積の小型化を図ることができる。
【０１５５】
さらに、ＣｒＳｉ薄膜抵抗体２１下の領域で第３層目層間絶縁膜３９と、第１層目金属配線パターン１１ａ、トランジスタ素子及びシリコン基板１の間に、金属材料からなるレーザ光透過防止膜４１を備えているので、レーザトリミング処理時においてＣｒＳｉ薄膜抵抗体２１が切断又は変質されるのに十分な強度のレーザ光２５をＣｒＳｉ薄膜抵抗体２１に照射しても、第３層目層間絶縁膜３９を透過したレーザ光２５はレーザ光透過防止膜４１によりシリコン基板１とは反対側に反射され、レーザ光２５が第１層目金属配線パターン１１ａ、トランジスタ素子及びシリコン基板１に照射されるのを防止することができる。
これにより、ＣｒＳｉ薄膜抵抗体２１下に配置した第１層目金属配線パターン１１ａが損傷したり、トランジスタ素子の特性が変動したりするのを防止することができる。さらに、トリミング処理時のシリコン基板１へのレーザ光の照射に起因する半導体装置の信頼性の低下を防止することができる。さらに、オンライントリミング処理時において、シリコン基板１へのレーザ光の照射に起因する電子正孔対の発生を防止して、高精度なトリミング処理を行なうことができる。
【０１５６】
さらに、（Ｂ）に示すように、接続孔１７の内壁に逆スパッタリング残渣１９が形成され、接続孔１７の上端部がテーパー状に形成されているので、図１に示した、接続孔１７の内壁に逆スパッタリング残渣１９が形成され、接続孔１７の上端部がテーパー状に形成されている実施例と同様に、接続孔１７近傍でのＣｒＳｉ薄膜抵抗体２１のステップカバレージを向上させてＣｒＳｉ薄膜抵抗体２１の金属配線パターン３７との接触抵抗の安定化を実現することができる。
【０１５７】
この実施例の製造方法の例を説明すると、まず、図２（ａ）を参照して説明した上記工程（１）と同様にして、不純物拡散層４ａ，４ａ、ゲート絶縁膜４ｂ及びゲート電極４ｃを備えたトランジスタ素子ならびに素子分離酸化膜３が形成されたシリコン基板１上に第１層目層間絶縁膜５、コンタクトホール６ａ、導電性プラグ６ｂ及び第１層目金属配線パターン１１ａを形成した後、図２（ｂ）を参照して説明した上記工程（２）と同様の工程により第２層目層間絶縁膜３１を形成する。
【０１５８】
図２（ａ）から（ｄ）を参照して説明した上記工程（１）から（４）において第１層目層間絶縁膜５上に金属材料パターン７及び高融点金属膜９からなる第１層目金属配線パターン１１、第２層目層間絶縁膜１５、接続孔１７、逆スパッタリング残渣１９及びＣｒＳｉ薄膜２７を形成したのと同様の工程により、第２層目層間絶縁膜３１上に金属材料パターン３３及び高融点金属膜３５からなる第２層目金属配線パターン３７ならびに第３層目層間絶縁膜３９を形成し、第３層目層間絶縁膜３９に接続孔１７を形成し、Ａｒ逆スパッタリング処理により接続孔１７の上端部のテーパー形状及び逆スパッタリング残渣１９を形成し、ＣｒＳｉ薄膜抵抗体２１用のＣｒＳｉ薄膜を形成する。その後、ＣｒＳｉ薄膜をパターニングしてＣｒＳｉ薄膜抵抗体２１を形成し、さらにパッシベーション膜２３を形成することにより、この実施例の製造工程が完了する。
【０１５９】
このように、この実施例においても、図１を参照して説明した実施例と同様に、ＣｒＳｉ薄膜抵抗体２１をパターニングした後にウェットエッチング技術によるパターニングを行なう必要がないことによる効果、ＣｒＳｉ薄膜抵抗体２１の金属配線パターン３７との接触面が大気に暴露されることはないことによる効果、ＣｒＳｉ薄膜抵抗体２１と金属材料パターン３３の間にバリヤ膜として機能する高融点金属膜３５を介在させていることによる効果、及び、ＣｒＳｉ薄膜抵抗体２１用のＣｒＳｉ薄膜を形成する前に下地膜である第３層目層間絶縁膜３９にＡｒ逆スパッタリング処理を施すことによる効果を得ることができる。
【０１６０】
また、図１６に示すように、図１３を参照して説明した実施例と同様に、ＣｒＳｉ薄膜抵抗体２１の上面にＣｒＳｉＮ膜３０が形成されているようにしてもよい。この実施例でもＣｒＳｉ薄膜抵抗体２１とＣｒＳｉＮ膜３０の間にはＣｒＳｉＯは形成されていない。図１６に示した実施例において、ＣｒＳｉＮ膜３０は図１３を参照して説明した製造方法と同様にして形成することができる。
【０１６１】
図１７は第１態様のさらに他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域を示す断面図、（Ｂ）は（Ａ）の破線で囲まれた部分を拡大して示す拡大断面図である。図１と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【０１６２】
この実施例が図１５を参照して説明した実施例と異なる点は、金属材料パターン３３及び高融点金属膜３５からなるレーザ光透過防止膜４１が第２層目金属配線パターン３７とは分離して設けられていることである。その他の構造は図１５を参照して説明した実施例と同じである。このような構造は、図１５に示した実施例を製造するための製造工程において第２層目金属配線パターン３７及びレーザ光透過防止膜４１をパターニングするためのマスクを変更することにより、同様に形成することができる。
このように、第２層目金属配線パターン３７とレーザ光透過防止膜４１が分離して設けられている場合であっても、図１５を参照して説明した実施例と同じ作用効果を得ることができる。
【０１６３】
図１７を参照して説明した実施例において、図１６を参照して説明した実施例のようにＣｒＳｉ薄膜抵抗体２１上にＣｒＳｉＮ膜３０を備えているようにしてもよい。
また、図１５から図１７を参照して説明した各実施例のトランジスタ素子に替えて、ＣｒＳｉ薄膜抵抗体２１下であってレーザ光透過防止膜４１下の領域に、図１０に示した容量素子や、図１１に示したポリシリコン配線パターン２８、図１２に示した不純物拡散層２９などを配置するようにしてもよい。
【０１６４】
図１５から図１７を参照して説明した各実施例では、レーザ光透過防止膜４１はＣｒＳｉ薄膜抵抗体２１が電気的に接続される第２層目金属配線パターン３７と同じ材料により形成されているが、本発明の半導体装置の第１態様はこれに限定されるものではなく、レーザ光透過防止膜は、第２層目金属配線パターン３７とは別途形成された、第１層目金属配線パターン３７とは異なる金属材料により形成されているものであってもよい。
【０１６５】
また、図１５から図１７を参照して説明した各実施例では、レーザ光透過防止膜４１はＣｒＳｉ薄膜抵抗体２１が電気的に接続される第２層目金属配線パターン３７と同じ層に形成されているが、本発明はこれに限定されるものではなく、例えばレーザ光透過防止膜は第２層目金属配線パターンと同じ層に形成され、かつ金属薄膜抵抗体が電気的に接続される金属配線パターンは第３層目金属配線パターンにより形成されている構成など、金属薄膜抵抗体が電気的に接続される金属配線パターンとレーザ光透過防止膜は互いに異なる層に形成されていてもよい。
【０１６６】
図１８は半導体装置の第２態様の一実施例における金属薄膜抵抗体の形成領域を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図、（Ｃ）は（Ｂ）の破線で囲まれた部分を拡大して示す拡大断面図である。（Ａ）でのパッシベーション膜の図示は省略している。上記の実施例と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【０１６７】
シリコン基板１の表面に素子分離酸化膜３が形成されている。ＣｒＳｉ薄膜抵抗体２１の下に対応する領域であって、素子分離酸化膜３に囲まれた領域のシリコン基板１に不純物拡散層４ａ，４ａ、ゲート絶縁膜４ｂ及びゲート電極４ｃを備えたトランジスタ素子が形成されている。
素子分離酸化膜３及びトランジスタ素子の形成領域を含むシリコン基板１上に第１層目層間絶縁膜５が形成されている。第１層目層間絶縁膜５に、不純物拡散層４ａ，４ａ及びゲート電極４ｃに対応してコンタクトホール６ａ及び導電性プラグ６ｂが形成されている。
第１層目層間絶縁膜５上及び導電性プラグ６ｂ上に、金属材料パターン７と高融点金属膜９からなる第１層目金属配線パターン１１ａが形成されている。図示しない領域の第１層目層間絶縁膜５上には金属材料パターン７と高融点金属膜９からなる第１層目金属配線パターンが形成されている。
第１層目金属配線パターン１１ａの形成領域を含んで第１層目層間絶縁膜５上に、下層側から順にプラズマＮＳＧ膜３１ａ、ＳＯＧ膜３１ｂ、プラズマＰＳＧ膜３１ｃからなる第２層目層間絶縁膜３１が形成されている。図１８（Ｂ）では第２層目層間絶縁膜３１を一体的に図示している。
第２層目層間絶縁膜３１上に、金属材料パターン３３と高融点金属膜３５からなる第２層目金属配線パターン３７が形成されている。
【０１６８】
第２層目金属配線パターン３７の側面に絶縁性材料、例えばＣＶＤ酸化膜からなるサイドウォール６７が形成されている。サイドウォール６７の第２層目層間絶縁膜３１側の表面に逆スパッタリング残渣６９（（Ａ）及び（Ｂ）での図示は省略）が形成されている。逆スパッタリング残渣６９は第２層目金属配線パターン３７及びサイドウォール６７が形成された後に第２層目層間絶縁膜３１に対してＡｒ逆スパッタリング処理が施されて形成されたものである。逆スパッタリング残渣６９は成分に少なくとも第２層目層間絶縁膜３１及びサイドウォール６７の材料ならびにＡｒを含んでいる。
【０１６９】
対向する一対の第２層目金属配線パターン３７間のサイドウォール６７の表面、逆スパッタリング残渣６９の表面及び第２層目層間絶縁膜３１上に帯状のＣｒＳｉ薄膜抵抗体２１が形成されている。ＣｒＳｉ薄膜抵抗体２１の両端部は、一対の第２層目金属配線パターン３７において対向する側面とは反対側の側面に形成されたサイドウォール６７及び逆スパッタリング残渣６９の表面ならびに第２層目層間絶縁膜３１上に延伸して形成されており、ＣｒＳｉ薄膜抵抗体２１と第２層目金属配線パターン３７は互いに交差して形成されている。
ＣｒＳｉ薄膜抵抗体２１の形成領域を含む第２層目層間絶縁膜３１上に最終保護膜としてのパッシベーション膜２３（（Ａ）での図示は省略）が形成されている。
【０１７０】
この実施例でも、図１を参照して説明した実施例と同様に、ＣｒＳｉ薄膜抵抗体２１の下地絶縁膜３１として最上層にＰＳＧ膜３１ｃをもつものを用いているので、ＣｒＳｉ薄膜抵抗体２１の下面に接触する絶縁膜としてＮＳＧ膜を用いる場合に比べてレーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することができる。
さらに、ＣｒＳｉ薄膜抵抗体２１下の領域に集積回路の構成要件としてのトランジスタ素子及び第１層目金属配線パターン１１ａが配置されているので、チップ面積の小型化を図ることができる。
【０１７１】
図１９はこの実施例の製造方法の一例を説明するための工程断面図である。図１８及び図１９を参照してこの実施例を説明する。
【０１７２】
（１）図２（ａ）から（ｃ）を参照して説明した上記工程（１）から（３）と同じ工程により、素子分離酸化膜３と、不純物拡散層４ａ，４ａ、ゲート絶縁膜４ｂ及びゲート電極４ｃを備えたトランジスタ素子の形成が完了したウェハ状のシリコン基板１上に、第１層目層間絶縁膜５、コンタクトホール６ａ、導電性プラグ６ｂ、金属配線パターン７及び高融点金属膜９からなる第１層目金属配線パターン１１ａを形成する。
図２（ｂ）を参照して説明した上記工程（２）で第２層目層間絶縁膜１５を形成したのと同様の工程により、第１層目層間絶縁膜５上全面に、下層側から順にプラズマＮＳＧ膜、ＳＯＧ膜、プラズマＰＳＧ膜からなる第２層目層間絶縁膜３１を形成する。
【０１７３】
図２（ａ）を参照して説明した上記工程（１）で第１層目金属配線パターン１１を形成したのと同様の工程により、第２層目層間絶縁膜３１上に金属材料パターン３３及び高融点金属膜３５からなる第２層目金属配線パターン３７を形成する（図１９（ａ）参照。）。
この段階では、従来技術のようには金属薄膜抵抗体は形成されておらず、第２層目金属配線パターン３７の下地膜は第２層目層間絶縁膜３１により形成されているので、高融点金属膜及び配線用金属膜のパターンニングをドライエッチング技術により十分なオーバーエッチングをもって行なうことが可能であり、従来技術の問題点となっていたウェットエッチング技術によるパターニングを適用する必要性は全く無く、回路の微細化に影響を与えることはない。
【０１７４】
（２）例えばプラズマＣＶＤ法により、第２層目金属配線パターン３７の形成領域を含む第２層目層間絶縁膜３１上にプラズマＰＳＧ膜を２０００Å程度の膜厚に形成した後、エッチバック処理を行なって、第２層目金属配線パターン３７の側面にプラズマＰＳＧ膜からなるサイドウォール６７を形成する（図１９（ｂ）参照。）。
【０１７５】
（３）例えばマルチチャンバースパッタリング装置のＡｒスパッタエッチングチャンバーにて、真空中で、ＤＣバイアス：１２５０Ｖ、Ａｒ：２０ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ（ミリトル）、処理時間：２０秒の条件で、第２層目金属配線パターン３７及びサイドウォール６７の形成領域を含んで第２層目層間絶縁膜３１に対してＡｒ逆スパッタリング処理を行なう。このエッチング条件は、１０００℃、ウェット雰囲気で形成した熱酸化膜を約５０Åだけエッチングする条件と同等である。このＡｒ逆スパッタリング処理により、サイドウォール６７の第２層目層間絶縁膜３１側の表面に逆スパッタリング残渣６９（図１８（Ｃ）参照。）が形成される。
【０１７６】
続けて、Ａｒスパッタエッチング完了後に真空状態を破らずに連続して金属薄膜抵抗体用のＣｒＳｉ薄膜を形成する。ここでは、半導体ウェハをＡｒスパッタエッチングチャンバーからＣｒＳｉターゲットが装着されたスパッタチャンバーに移送した後、Ｓｉ／Ｃｒ＝８０／２０ｗｔ％（重量パーセント）のＣｒＳｉターゲットを使用し、ＤＣパワー：０.７ＫＷ（キロワット）、Ａｒ：８５ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、処理時間：９秒の条件で処理を行ない、配線パターン１１及びサイドウォール６７，６７の形成領域を含む第２層目層間絶縁膜３１上全面にＣｒＳｉ薄膜を約５０Åの膜厚に形成した。
【０１７７】
写真製版技術により、ＣｒＳｉ薄膜上に金属薄膜抵抗体の形成領域を画定するためのレジストパターンを形成する。例えばＲＩＥ装置を用い、そのレジストパターンをマスクにしてＣｒＳｉ薄膜をパターニングしてＣｒＳｉ薄膜抵抗体２１を形成する（図１９（ｃ）参照。）。その後、上記レジストパターンを除去する。ここで、ＣｒＳｉ薄膜抵抗体２１は第２層目金属配線パターン３７の一部分と電気的に接続されているので、従来技術のようには金属薄膜抵抗体上面で電気的接続をとるためにフッ酸水溶液によるＣｒＳｉ薄膜抵抗体２１の表面の金属酸化膜除去処理を行なう必要はない。
【０１７８】
（４）例えばプラズマＣＶＤ法により、第２層目層間絶縁膜３１上全面にパッシベーション膜２３としてのシリコン酸化膜及びシリコン窒化膜を順次形成する。以上により、半導体装置の製造工程が完了する（図１８参照。）。
【０１７９】
このように、ＣｒＳｉ薄膜抵抗体２１を形成した後にウェットエッチング技術によるパターニングを行なう必要はなく、さらに、ＣｒＳｉ薄膜抵抗体２１における第２層目金属配線パターン３７との接触面が大気に暴露されることはないので、ＣｒＳｉ薄膜抵抗体２１に対する表面酸化膜除去処理及びエッチング防止用バリヤ膜形成を行なわなくても、ＣｒＳｉ薄膜抵抗体２１と第２層目金属配線パターン３７の良好な電気的接続を安定して得ることができる。これにより、ＣｒＳｉ薄膜抵抗体２１の膜厚に関わらず、工程数を増加させることなく、ＣｒＳｉ薄膜抵抗体２１の微細化及び抵抗値の安定化を実現することができる。
【０１８０】
さらに、ＣｒＳｉ薄膜抵抗体２１は第２層目金属配線パターン３７の上面からサイドウォール６７及び逆スパッタリング残渣６９の表面を介して第２層目層間絶縁膜３１上にわたって形成されているので、配線パターン上に形成された接続孔を介して金属薄膜抵抗体と配線パターンの電気的接続を形成する場合に比べて上記接続孔を形成する一連の工程を行なわなくてよいので、工程の短縮及び簡素化を実現でき、かつ上記接続孔を有するがゆえの金属薄膜抵抗体のステップカバレージの悪化による金属薄膜抵抗体の抵抗値変動及び電極との接触抵抗の増大もない。
【０１８１】
さらに、第２層目金属配線パターン３７の側面にサイドウォール６７が形成されているので、配線パターン１１の側面に起因する急峻な段差によるＣｒＳｉ薄膜抵抗体２１のステップカバレージの悪化を防止することができる。
このように、第２層目金属配線パターン３７との接触抵抗も含めてＣｒＳｉ薄膜抵抗体２１の抵抗値の安定化を実現することができる。
【０１８２】
さらに、ＣｒＳｉ薄膜抵抗体２１の両端部は第２層目金属配線パターン３７と交差して形成されているので、第２層目金属配線パターン３７とＣｒＳｉ薄膜抵抗体２１の重ね合わせズレやＣｒＳｉ薄膜抵抗体２１の端部の丸まりによる、第２層目金属配線パターン３７とＣｒＳｉ薄膜抵抗体２１の接触領域の変動をなくすことができ、さらに安定した接触抵抗を得ることができる。
【０１８３】
さらに、ＣｒＳｉ薄膜抵抗体２１と金属材料パターン３３の間にバリヤ膜として機能する高融点金属膜３５を介在させているので、ＣｒＳｉ薄膜抵抗体２１と第２層目金属配線パターン３７の接触抵抗のバラツキを低減することができ、抵抗値の精度及び歩留りの向上を図ることができる。
さらに、高融点金属膜３５はバリヤ膜兼反射防止膜としても機能しており、従来技術に比べて製造工程を増加させることなく高融点金属膜３５を形成することができるので、製造コストの増大を防止しつつ、金属薄膜抵抗体と配線パターンの接触抵抗を安定させることができる。
【０１８４】
さらに、ＣｒＳｉ薄膜抵抗体２１用のＣｒＳｉ薄膜の形成直前にＡｒ逆スパッタリング処理が施されていることにより、図４から図８を参照して説明したように、ＣｒＳｉ薄膜抵抗体２１の下地膜依存性を改善できる。
【０１８５】
図２０は、半導体装置の第２態様の他の実施例を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ位置での断面図、（Ｃ）は（Ｂ）の破線で囲まれた部分を拡大して示す拡大断面図である。（Ａ）でのパッシベーション膜の図示は省略している。上記の実施例と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【０１８６】
この実施例が図１８を参照して説明した上記実施例を異なる点は、ＣｒＳｉ薄膜抵抗体２１の上面にＣｒＳｉＮ膜３０が形成されていることである。ＣｒＳｉ薄膜抵抗体２１とＣｒＳｉＮ膜３０の間にはＣｒＳｉＯは形成されていない。ＣｒＳｉＮ膜３０は図１３を参照して説明した製造方法例と同様にして形成することができる。
【０１８７】
この実施例でも、図１３に示した実施例と同様に、ＣｒＳｉ薄膜抵抗体２１の上面にＣｒＳｉＮ膜３０を備えているので、ＣｒＳｉ薄膜抵抗体２１の上面が大気に晒されてＣｒＳｉ薄膜抵抗体２１の抵抗値が変動するのを防止することができる。
【０１８８】
図２１は第２態様の一実施例を示す断面図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＣ−Ｃ位置での断面図、（Ｃ）は（Ｂ）の破線で囲まれた部分を拡大して示す拡大断面図である。（Ａ）でのパッシベーション膜の図示は省略している。上記の実施例と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【０１８９】
シリコン基板１の表面に素子分離酸化膜３が形成されている。ＣｒＳｉ薄膜抵抗体２１の下に対応する領域であって、素子分離酸化膜３に囲まれた領域のシリコン基板１に不純物拡散層４ａ，４ａ、ゲート絶縁膜４ｂ及びゲート電極４ｃを備えたトランジスタ素子が形成されている。
素子分離酸化膜３及びトランジスタ素子の形成領域を含むシリコン基板１上に第１層目層間絶縁膜５が形成されている。第１層目層間絶縁膜５に、不純物拡散層４ａ，４ａ及びゲート電極４ｃに対応してコンタクトホール６ａ及び導電性プラグ６ｂが形成されている。
第１層目層間絶縁膜５上及び導電性プラグ６ｂ上に、金属材料パターン７と高融点金属膜９からなる第１層目金属配線パターン１１ａが形成されている。図示しない領域の第１層目層間絶縁膜５上には金属材料パターン７と高融点金属膜９からなる第１層目金属配線パターンが形成されている。
【０１９０】
第１層目金属配線パターン１１ａの形成領域を含んで第１層目層間絶縁膜５上に第２層目層間絶縁膜３１が形成されている。第２層目層間絶縁膜３１上に、金属材料パターン３３と高融点金属膜３５からなるレーザ光透過防止膜４１が形成されている。レーザ光透過防止膜４１はＣｒＳｉ薄膜抵抗体２１の下の領域に配置されている。
【０１９１】
レーザ光透過防止膜４１の形成領域を含む第２層目層間絶縁膜３１上に、例えば、下層側から順にプラズマＮＳＧ膜３９ａ、ＳＯＧ膜３９ｂ、プラズマＰＳＧ膜３９ｃからなる第３層目層間絶縁膜（下地絶縁膜）３９が形成されている。図２１（Ｂ）では第３層目層間絶縁膜３９を一体的に示している。
第３層目層間絶縁膜３９上に、金属材料パターン５７と金属材料パターン５７表面に形成された高融点金属膜５８からなる第３層目金属配線パターン５９が形成されている。金属材料パターン５７は例えばＡｌＳｉＣｕ膜により形成されている。高融点金属膜５７は例えばＴｉＮ膜により形成されており、反射防止膜兼バリヤ膜として機能するものである。
【０１９２】
第３層目金属配線パターン５９の側面に絶縁性材料、例えばＣＶＤ酸化膜からなるサイドウォール６７が形成されている。サイドウォール６７の第３層目層間絶縁膜３９側の表面に逆スパッタリング残渣６９（（Ａ）及び（Ｂ）での図示は省略）が形成されている。逆スパッタリング残渣６９は第３層目金属配線パターン５９及びサイドウォール６７が形成された後に第３層目層間絶縁膜５９に対してＡｒ逆スパッタリング処理が施されて形成されたものである。逆スパッタリング残渣６９は成分に少なくとも第３層目層間絶縁膜５９及びサイドウォール６７の材料ならびにＡｒを含んでいる。
【０１９３】
対向する一対の第３層目金属配線パターン５９間のサイドウォール６７の表面、逆スパッタリング残渣６９の表面及び第３層目層間絶縁膜５９上に帯状のＣｒＳｉ薄膜抵抗体２１が形成されている。ＣｒＳｉ薄膜抵抗体２１の両端部は、一対の第３層目金属配線パターン５９において対向する側面とは反対側の側面に形成されたサイドウォール６７及び逆スパッタリング残渣６９の表面ならびに第３層目層間絶縁膜３９上に延伸して形成されており、ＣｒＳｉ薄膜抵抗体２１と第３層目金属配線パターン５９は互いに交差して形成されている。ＣｒＳｉ薄膜抵抗体２１下には第３層目層間絶縁膜３９を介してレーザ光透過防止膜４１が配置され、さらにレーザ光透過防止膜４１下には第１層目金属配線パターン１１ａ及びトランジスタ素子が配置されている。
ＣｒＳｉ薄膜抵抗体２１の形成領域を含む第３層目層間絶縁膜３９上に最終保護膜としてのパッシベーション膜２３（（Ａ）での図示は省略）が形成されている。
【０１９４】
この実施例でも、図１を参照して説明した実施例と同様に、ＣｒＳｉ薄膜抵抗体２１の下地絶縁膜３９として最上層にＰＳＧ膜３９ｃをもつものを用いているので、ＣｒＳｉ薄膜抵抗体２１の下面に接触する絶縁膜としてＮＳＧ膜を用いる場合に比べてレーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することができる。
さらに、ＣｒＳｉ薄膜抵抗体２１下の領域に集積回路の構成要件としてのトランジスタ素子及び第１層目金属配線パターン１１ａが配置されているので、チップ面積の小型化を図ることができる。
【０１９５】
さらに、ＣｒＳｉ薄膜抵抗体２１下の領域で第３層目層間絶縁膜３９と、第１層目金属配線パターン１１ａ、トランジスタ素子及びシリコン基板１の間に、金属材料からなるレーザ光透過防止膜４１を備えているので、図１５を参照して説明した実施例と同様に、レーザトリミング処理時においてＣｒＳｉ薄膜抵抗体２１が切断又は変質されるのに十分な強度のレーザ光２５をＣｒＳｉ薄膜抵抗体２１に照射してもレーザ光２５が第１層目金属配線パターン１１ａ、トランジスタ素子及びシリコン基板１に照射されるのを防止することができる。
【０１９６】
この実施例の製造方法の例を説明すると、まず、図２（ａ）を参照して説明した上記工程（１）と同様にして、不純物拡散層４ａ，４ａ、ゲート絶縁膜４ｂ及びゲート電極４ｃを備えたトランジスタ素子ならびに素子分離酸化膜３が形成されたシリコン基板１上に第１層目層間絶縁膜５、コンタクトホール６ａ、導電性プラグ６ｂ及び第１層目金属配線パターン１１ａを形成した後、図２（ｂ）を参照して説明した上記工程（２）と同様の工程により下層側から順に第２層目層間絶縁膜３１を形成する。
【０１９７】
図２（ａ）及び（ｂ）を参照して説明した上記工程（１）及び（２）において第１層目層間絶縁膜５上に金属材料パターン７及び高融点金属膜９からなる第１層目金属配線パターン１１ならびに第２層目層間絶縁膜１５を形成したのと同様の工程により、第２層目層間絶縁膜３１上に金属材料パターン３３及び高融点金属膜３５からなるレーザ光透過防止膜４１、ならびに、プラズマＮＳＧ膜、ＳＯＧ膜、プラズマＰＳＧ膜からなる第３層目層間絶縁膜３９を形成する。
図２（ａ）を参照して説明した上記工程（１）で第１層目金属配線パターン１１を形成したのと同様の工程により、第３層目層間絶縁膜３９上に金属材料パターン５７及び高融点金属膜５８からなる第２層目金属配線パターン５９を形成する。
【０１９８】
図１９（ｂ）及び（ｃ）を参照して説明した上記工程（２）及び（３）と同様にして、第３層目金属配線パターン５９の側面にサイドウォール６７を形成し、Ａｒ逆スパッタリング処理を行なって逆スパッタリング残渣６９を形成し、さらにＣｒＳｉ薄膜抵抗体２１を形成する。
その後、パッシベーション膜２３を形成することにより、この実施例の製造工程が完了する。
【０１９９】
このように、この実施例においても、ＣｒＳｉ薄膜抵抗体２１をパターニングした後にウェットエッチング技術によるパターニングを行なう必要がないことによる効果、ＣｒＳｉ薄膜抵抗体２１の金属配線パターン３７との接触面が大気に暴露されることはないことによる効果、ＣｒＳｉ薄膜抵抗体２１と金属材料パターン３３の間にバリヤ膜として機能する高融点金属膜３５を介在させていることによる効果、及び、ＣｒＳｉ薄膜抵抗体２１用のＣｒＳｉ薄膜を形成する前に下地膜である第３層目層間絶縁膜３９にＡｒ逆スパッタリング処理を施すことによる効果を得ることができる。
【０２００】
さらに、ＣｒＳｉ薄膜抵抗体２１は第３層目金属配線パターン５９の上面からサイドウォール６７及び逆スパッタリング残渣６９の表面を介して第２層目層間絶縁膜３１上にわたって形成されているので、図１８を参照して説明した実施例と同様に、配線パターン上に形成された接続孔を介して金属薄膜抵抗体と配線パターンの電気的接続を形成する場合に比べて工程の短縮及び簡素化を実現でき、かつ上記接続孔を有するがゆえの金属薄膜抵抗体のステップカバレージの悪化による金属薄膜抵抗体の抵抗値変動及び電極との接触抵抗の増大はない。さらに、配線パターン１１の側面に起因する急峻な段差によるＣｒＳｉ薄膜抵抗体２１のステップカバレージの悪化を防止することができる。
さらに、ＣｒＳｉ薄膜抵抗体２１の両端部は第３層目金属配線パターン５９と交差して形成されているので、第３層目金属配線パターン５９とＣｒＳｉ薄膜抵抗体２１の重ね合わせズレやＣｒＳｉ薄膜抵抗体２１の端部の丸まりによる、第３層目金属配線パターン５９とＣｒＳｉ薄膜抵抗体２１の接触領域の変動をなくすことができ、さらに安定した接触抵抗を得ることができる。
【０２０１】
また、図２２に示すように、図１３を参照して説明した実施例と同様に、ＣｒＳｉ薄膜抵抗体２１の上面にＣｒＳｉＮ膜３０が形成されているようにしてもよい。この実施例でもＣｒＳｉ薄膜抵抗体２１とＣｒＳｉＮ膜３０の間にはＣｒＳｉＯは形成されていない。図１６に示した実施例において、ＣｒＳｉＮ膜３０は図１３を参照して説明した製造方法と同様にして形成することができる。
【０２０２】
また、図１８、及び図２０から図２２を参照して説明した各実施例のトランジスタ素子に替えて、ＣｒＳｉ薄膜抵抗体２１下の領域に、図１０に示した容量素子や、図１１に示したポリシリコン配線パターン２８、図１２に示した不純物拡散層２９などを配置するようにしてもよい。
【０２０３】
また、上記の第２態様の実施例では、ＣｒＳｉ薄膜抵抗体２１と、第２層目金属配線パターン３７又は第３層目金属配線パターン５９は互いに交差して設けられているが、本発明はこれに限定されるものではなく、金属薄膜抵抗体の端部が金属配線パターン上に配置されていてもよいし、金属薄膜抵抗体の下に金属配線パターンの端部が配置されていてもよい。
また、金属薄膜抵抗体と金属配線パターンは互いに直交する方向に配置されている必要はなく、金属薄膜抵抗体と金属配線パターンは互いに平行に配置されているなど、金属薄膜抵抗体と金属配線パターンの形状、向き及び配置は実施例に限定されるものではない。
【０２０４】
図２３は半導体装置の第３態様の一実施例を示す図であり、（Ａ）は断面図、（Ｂ）は第１接続孔近傍を拡大して示す断面図、（Ｃ）は第２接続孔近傍を拡大して示す断面図である。上記の実施例と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【０２０５】
シリコン基板１上に不純物拡散層４ａ，４ａ、ゲート絶縁膜４ｂ及びゲート電極４ｃを備えたトランジスタ素子、素子分離酸化膜３、第１層目層間絶縁膜５、コンタクトホール６ａ、導電性プラグ６ｂ、金属材料パターン及び高融点金属膜からなる第１層目金属配線パターン１１，１１ａが形成されている。第１層目金属配線パターン１１，１１ａは例えばＡｌＳｉＣｕ膜からなる金属材料パターンとその金属材料パターン表面に形成された高融点金属膜、例えばＴｉＮ膜により形成されているが、図２３では金属材料パターンと高融点金属膜を一体的に示している。第１層目金属配線パターン１１の形成領域を含む第１層目層間絶縁膜５上に、例えば、下層側から順にプラズマＮＳＧ膜１５ａ、ＳＯＧ膜、プラズマＰＳＧ膜１５ｂからなる第２層目層間絶縁膜１５が形成されている。図２３（Ａ）では第２層目層間絶縁膜１５を一体的に図示し、図２３（Ｂ）及び（Ｃ）に示す領域にはＳＯＧ膜は形成されていない。
【０２０６】
第２層目層間絶縁膜１５に、第１層目金属配線パターン１１に対応して第１接続孔４３及び第２接続孔４５が形成されている。第１接続孔４３は、第１層目金属配線パターン１１と、第２層目層間絶縁膜１５上に形成される金属薄膜抵抗体を電気的に接続するためのものである。第２接続孔４５は、第１層目金属配線パターン１１と、第２層目層間絶縁膜１５上に形成される第２層目金属配線パターンを電気的に接続するためのものである。
【０２０７】
第１接続孔４３内に導電性材料が埋め込まれて第１導電性プラグ４７が形成されている。第２接続孔４５内に導電性材料が埋め込まれて第２導電性プラグ４９が形成されている。第１導電性プラグ４７及び第２導電性プラグ４９は、例えばチタンからなり、接続孔内壁表面に形成されたバリヤメタル（第１導電性材料）５１と、バリヤメタル５１上に形成されたタングステン（第２導電性材料）５３により形成されている。（Ａ）では、第１導電性プラグ４７及び第２導電性プラグ４９について、バリヤメタル５１及びタングステン５３を一体的に示している。
【０２０８】
（Ｂ）に示すように、第１接続孔４３において、バリヤメタル５１の上端部は第１接続孔４３の上端部及びタングステン５３の上面とは間隔をもって形成されている。タングステン５３の上面の外周部及び第１接続孔４３の上端部はテーパー形状（（Ａ）での図示は省略）に形成されている。さらに、バリヤメタル５１上の、第１接続孔４３の内壁とタングステン５３の間の空間に、成分に少なくとも第２層目層間絶縁膜１５の材料、タングステン及びＡｒを含む逆スパッタリング残渣５５（（Ａ）での図示は省略）が形成されている。
【０２０９】
（Ｃ）に示すように、第２接続孔４５においては、バリヤメタル５１、タングステン５３及び第２層目層間絶縁膜１５の上面が同じ高さに形成されており、第１接続孔４３のようにはテーパー形状や逆スパッタリング残渣５５は形成されていない。
【０２１０】
第１導電性プラグ４７上及び第２層目層間絶縁膜１５上にＣｒＳｉ薄膜抵抗体２１が形成されている。ＣｒＳｉ薄膜抵抗体２１の両端部は第１導電性プラグ４７を介して第１層目金属配線パターン１１と電気的に接続されている。ＣｒＳｉ薄膜抵抗体２１下には第２層目層間絶縁膜１５を介して第１層目金属配線パターン１１ａ及びトランジスタ素子が配置されている。
【０２１１】
第２導電性プラグ４９上及び第２層目層間絶縁膜１５上に、最上層の金属配線パターンとしての第２層目金属配線パターン３７が形成されている。第２層目金属配線パターン３７は第２導電性プラグ４９を介して第１層目金属配線パターン１１と電気的に接続されている。
ＣｒＳｉ薄膜抵抗体２１及び第２層目金属配線パターン３７の形成領域を含む第２層目層間絶縁膜１５上にパッシベーション膜２３が形成されている。
【０２１２】
この実施例でも、図１を参照して説明した実施例と同様に、ＣｒＳｉ薄膜抵抗体２１の下地絶縁膜１５として最上層にＰＳＧ膜１５ｂをもつものを用いているので、ＣｒＳｉ薄膜抵抗体２１の下面に接触する絶縁膜としてＮＳＧ膜を用いる場合に比べてレーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することができる。
さらに、ＣｒＳｉ薄膜抵抗体２１下の領域に集積回路の構成要件としてのトランジスタ素子及び第１層目金属配線パターン１１ａが配置されているので、チップ面積の小型化を図ることができる。
【０２１３】
図２４はこの実施例を製造するための製造方法の一例を説明するための工程断面図である。図２４において、右側の破線円で囲まれた断面図は各工程での第１接続孔の状態を拡大して示すものである。図２３及び図２４を参照してこの製造方法の例を説明する。
【０２１４】
（１）図２（ａ）及び（ｂ）を参照して説明した上記工程（１）及び（２）と同様にして、素子分離酸化膜３ならびに不純物拡散層４ａ，４ａ、ゲート絶縁膜４ｂ及びゲート電極４ｃを備えたトランジスタ素子等の形成が完了したウェハ状のシリコン基板１上に第１層目層間絶縁膜５、コンタクトホール６ａ及び導電性プラグ６ｂを形成し、第１層目層間絶縁膜５上に金属材料パターン７及び高融点金属膜９からなる第１層目金属配線パターン１１ａを形成し、第２層目層間絶縁膜１５を形成する。
【０２１５】
公知の写真製版技術及びドライエッチング技術により、第１層目金属配線パターン１１の所定の領域に対応して第２層目層間絶縁膜１５に第１接続孔４３及び第２接続孔４５を形成する。
第１接続孔４３及び第２接続孔４５の内壁表面を含む第２層目層間絶縁膜１５上全面に例えばチタンからなるバリヤメタル５１を１０００Åの膜厚に形成し、さらにその上にタングステン５３を７５００Åの膜厚に形成した後、エッチバック処理又はＣＭＰ処理を施して、不要なタングステン５３及びバリヤメタル５１を除去する。これにより、第１接続孔４３内にバリヤメタル５１及びタングステン５３からなる第１導電性プラグ４７を形成し、第２接続孔４５内にバリヤメタル５１及びタングステン５３からなる第２導電性プラグ４９を形成する（図２４（ａ）参照。）。
【０２１６】
（２）例えばＤＣマグネトロンスパッタリング装置を用いて、第２層目層間絶縁膜１５上に、例えばＡｌＳｉＣｕ膜からなる金属材料膜を約５０００Åの膜厚に形成し、続けて真空中で連続的に例えばＴｉＮ膜からなる高融点金属膜を約５００Åの膜厚に形成して配線用金属膜６１を形成する（図２４（ｂ）参照。）。
【０２１７】
（３）写真製版技術により、第２層目金属配線パターンの形成領域を画定するためのレジストパターン６３を配線用金属膜６１上に形成した後、ドライエッチング技術により、レジストパターン６３をマスクにして配線用金属膜６１をパターンニングして第２層目金属配線パターン３７を形成する（図２４（ｃ）参照。）。このドライエッチングの際に、第１導電性プラグ４７上の配線用金属膜６１は除去されるが、第１導電性プラグ４７を構成するバリヤメタル５１の上部も除去されて第１導電性プラグ４７の周囲に窪みが形成される（図２４（ｃ）の拡大図参照。）。
このような窪みは、配線用金属膜６１とタングステン５３（第２導電性材料）のエッチング選択比が大きく、かつ配線用金属膜６１とバリヤメタル５１（第１導電性材料）のエッチング選択比が小さい場合に形成される。したがって、このような窪みは、この実施例での第１導電性プラグ４７及び配線用金属膜６１の材料の種類を用いた場合にのみ形成されるのではなく、金属配線用パターン用の金属膜に対して、第１導電性プラグを構成する第１導電性材料のエッチング選択比が小さく、かつ第１導電性プラグを構成する第２導電性材料のエッチング選択比が大きい場合に形成される。
【０２１８】
（４）レジストパターン６３を除去した後、図２（ｄ）を参照して説明した上記工程（４）でのＡｒ逆スパッタリング処理と同じ条件で、第１導電性プラグ４７の形成領域を含んで第２層目層間絶縁膜１５の表面に対してＡｒ逆スパッタリング処理を行なう（図２４（ｄ）参照。）。
このＡｒ逆スパッタリング処理により、第１接続孔４３において、タングステン５３の上面の外周部及び第１接続孔４３の上端部がテーパー形状に形成され、さらに、バリヤメタル５１上の、第１接続孔４３の内壁と第タングステン５３の間の空間に、成分に少なくとも第２層目層間絶縁膜１５の材料、タングステン及びＡｒを含む逆スパッタリング残渣５５が形成される（図２４（ｄ）の拡大図参照。）。
【０２１９】
（５）Ａｒ逆スパッタリング処理の完了後に真空を破らずに連続して、図２（ｄ）を参照して説明した上記工程（４）でのＣｒＳｉ薄膜成膜と同じ条件で、第１導電性プラグ４７及び第２層目金属配線パターン３７の形成領域を含む第２層目層間絶縁膜１５上全面に金属薄膜抵抗体用のＣｒＳｉ薄膜を形成する。写真製版技術により、ＣｒＳｉ薄膜上に金属薄膜抵抗体の形成領域を画定するためのレジストパターン６５を形成した後、例えばＲＩＥ装置を用い、レジストパターン６５をマスクにしてＣｒＳｉ薄膜をパターニングしてＣｒＳｉ薄膜抵抗体２１を形成する（図２４（ｅ）参照。）。
【０２２０】
このように、金属薄膜抵抗体用のＣｒＳｉ薄膜６３を形成する前に、第２層目層間絶縁膜１５に対してＡｒ逆スパッタリング処理を行ない、第１接続孔４３において、タングステン５３の上面の外周部及び第１接続孔４３の上端部をテーパー形状に形成し、バリヤメタル５１上の、第１接続孔４３の内壁と第タングステン５３の間の空間に逆スパッタリング残渣５５を形成することにより、第１接続孔４３近傍におけるＣｒＳｉ薄膜６３のステップカバレージを改善することができる。
さらに、図４から図８を参照して説明したように、上記Ａｒ逆スパッタリング処理を行なうことにより、後工程でＣｒＳｉ薄膜６３から形成されるＣｒＳｉ薄膜抵抗体の下地膜依存性を改善できる。
【０２２１】
（６）レジストパターン６５を除去する。ここで、ＣｒＳｉ薄膜抵抗体２１は第１導電性プラグ４７を介して第１層目金属配線パターン１１と電気的に接続されているので、従来技術のようには金属薄膜抵抗体上面で電気的接続をとるためにフッ酸水溶液によるＣｒＳｉ薄膜抵抗体２１の表面の金属酸化膜除去処理を行なう必要はない。
その後、パッシベーション膜２３としてのシリコン酸化膜及びシリコン窒化膜を順次形成する。以上により、半導体装置の製造工程が完了する（図２３参照。）。
【０２２２】
このように、第１層目金属配線パターン１１及び接続孔４３，４５を形成し、接続孔４３，４５内に導電性プラグ４７，４９を形成した後、ＣｒＳｉ薄膜抵抗体２１を形成して、第１導電性プラグ４７を介してＣｒＳｉ薄膜抵抗体２１と第１層目金属配線パターン１１の電気的接続を形成するので、ＣｒＳｉ薄膜抵抗体２１をパターニングした後にウェットエッチング技術によるパターニングを行なう必要はない。
【０２２３】
さらに、ＣｒＳｉ薄膜抵抗体２１の第１導電性プラグ４７との接触面が大気に暴露されることはないので、ＣｒＳｉ薄膜抵抗体２１に対する表面酸化膜除去処理及びエッチング防止用バリヤ膜形成を行なわなくても、ＣｒＳｉ薄膜抵抗体２１と第１導電性プラグ４７の良好な電気的接続を安定して得ることができる。
これにより、ＣｒＳｉ薄膜抵抗体２１の膜厚に関わらず、工程数を増加させることなく、ＣｒＳｉ薄膜抵抗体２１の微細化及び抵抗値の安定化を実現することができる。
【０２２４】
さらに、ＣｒＳｉ薄膜抵抗体２１を第１導電性プラグ４７上及び第２層目層間絶縁膜１５上に形成しているので、図４１を参照して説明した、配線パターン上に形成された接続孔を介して金属薄膜抵抗体と配線パターンの電気的接続を形成する場合のようには、金属薄膜抵抗体のステップカバレージの悪化による金属薄膜抵抗体の抵抗値変動及び電極との接触抵抗の増大もない。
【０２２５】
さらに、第１層目金属配線パターン１１と第２層目金属配線パターン３７を電気的に接続するための第２導電性プラグ４９を第１導電性プラグ４７と同時に形成しているので、図４０を参照して説明した製造工程に比べて絶縁膜１２３の形成工程、ならびに第２接続孔１２５及び第２導電性プラグ１２７を形成するための専用の工程をなくすことができ、製造工程数を増加させずに、低コストかつ短工期でＣｒＳｉ薄膜抵抗体２１を形成することができる。
【０２２６】
図２５は、半導体装置の第３態様の他の実施例を示す図であり、（Ａ）は断面図、（Ｂ）は第１接続孔近傍を拡大して示す断面図、（Ｃ）は第２接続孔近傍を拡大して示す断面図である。上記の実施例と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【０２２７】
この実施例が図２３を参照して説明した上記実施例を異なる点は、ＣｒＳｉ薄膜抵抗体２１の上面にＣｒＳｉＮ膜３０が形成されていることである。ＣｒＳｉ薄膜抵抗体２１とＣｒＳｉＮ膜３０の間にはＣｒＳｉＯは形成されていない。ＣｒＳｉＮ膜３０は図１０を参照して説明した実施例と同様にして形成することができる。
【０２２８】
この実施例でも、図１３に示した実施例と同様に、ＣｒＳｉ薄膜抵抗体２１の上面にＣｒＳｉＮ膜３０を備えているので、ＣｒＳｉ薄膜抵抗体２１の上面が大気に晒されてＣｒＳｉ薄膜抵抗体２１の抵抗値が変動するのを防止することができる。
【０２２９】
図２６は第３態様の一実施例を示す断面図であり、（Ａ）は断面図、（Ｂ）は第１接続孔近傍を拡大して示す断面図、（Ｃ）は第２接続孔近傍を拡大して示す断面図である。上記の実施例と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【０２３０】
シリコン基板１上に、素子分離酸化膜３、不純物拡散層４ａ，４ａとゲート絶縁膜４ｂとゲート電極４ｃを備えたトランジスタ素子、第１層目層間絶縁膜５、コンタクトホール６ａ、導電性プラグ６ｂ、金属材料パターン７と高融点金属膜９からなる第１層目金属配線パターン１１ａ、第２層目層間絶縁膜３１が形成されている。
【０２３１】
第２層目層間絶縁膜３１上に、第２層目金属配線パターン３７が形成されている。第２層目金属配線パターン３７の一部はＣｒＳｉ薄膜抵抗体２１の下の領域に延伸して形成されてレーザ光透過防止膜４１を構成している。第２層目金属配線パターン３７及びレーザ光透過防止膜４１は例えばＡｌＳｉＣｕ膜からなる金属材料パターンとその金属材料パターン表面に形成された高融点金属膜、例えばＴｉＮ膜により形成されているが、図２３では金属材料パターンと高融点金属膜を一体的に示している。
第２層目金属配線パターン３７及びレーザ光透過防止膜４１の形成領域を含んで第２層目層間絶縁膜３１上に、下層側から順にプラズマＮＳＧ膜３９ａ、ＳＯＧ膜、プラズマＰＳＧ膜３９ｃからなる第３層目層間絶縁膜３９が形成されている。図２６（Ａ）では第３層目層間絶縁膜３９を一体的に図示し、図２６（Ｂ）及び（Ｃ）に示す領域にはＳＯＧ膜は形成されていない。
【０２３２】
第３層目層間絶縁膜３９に、第２層目金属配線パターン３７に対応して、第２層目金属配線パターン３７とＣｒＳｉ薄膜抵抗体２１を電気的に接続するための第１接続孔４３と、第２層目金属配線パターン３７と第３層目金属配線パターン５９を電気的に接続するための第２接続孔４５が形成されている。第１接続孔４３内にバリヤメタル５１及びタングステン５３からなる第１導電性プラグ４７が形成され、第２接続孔４５内にバリヤメタル５１及びタングステン５３からなる第２導電性プラグ４９が形成されている。
【０２３３】
（Ｂ）に示すように、第１接続孔４３において、バリヤメタル５１の上端部は第１接続孔４３の上端部及びタングステン５３の上面とは間隔をもって形成されている。タングステン５３の上面の外周部及び第１接続孔４３の上端部はテーパー形状（（Ａ）での図示は省略）に形成されている。さらに、バリヤメタル５１上の、第１接続孔４３の内壁とタングステン５３の間の空間に、成分に少なくとも第３層目層間絶縁膜３９の材料、タングステン及びＡｒを含む逆スパッタリング残渣５５（（Ａ）での図示は省略）が形成されている。
（Ｃ）に示すように、第２接続孔４５においては、バリヤメタル５１、タングステン５３及び第２層目層間絶縁膜１５の上面が同じ高さに形成されており、第１接続孔４３のようにはテーパー形状や逆スパッタリング残渣５５は形成されていない。
【０２３４】
第１導電性プラグ４７上及び第３層目層間絶縁膜３９上にＣｒＳｉ薄膜抵抗体２１が形成されている。ＣｒＳｉ薄膜抵抗体２１の両端部は第１導電性プラグ４７を介して第２層目金属配線パターン３７と電気的に接続されている。ＣｒＳｉ薄膜抵抗体２１下には第２層目層間絶縁膜１５を介してレーザ光透過防止膜４１が配置され、さらにその下に第１層目金属配線パターン１１ａ及びトランジスタ素子が配置されている。
【０２３５】
第２導電性プラグ４９上及び第３層目層間絶縁膜３９上に、最上層の金属配線パターンとしての第３層目金属配線パターン５９が形成されている。第３層目金属配線パターン５９は第２導電性プラグ４９を介して第２層目金属配線パターン３７と電気的に接続されている。
ＣｒＳｉ薄膜抵抗体２１及び第３層目金属配線パターン５９の形成領域を含んで第３層目層間絶縁膜３９上にパッシベーション膜２３が形成されている。
【０２３６】
この実施例でも、図１を参照して説明した実施例と同様に、ＣｒＳｉ薄膜抵抗体２１の下地絶縁膜３９として最上層にＰＳＧ膜３９ｃをもつものを用いているので、ＣｒＳｉ薄膜抵抗体２１の下面に接触する絶縁膜としてＮＳＧ膜を用いる場合に比べてレーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することができる。
さらに、ＣｒＳｉ薄膜抵抗体２１下の領域に集積回路の構成要件としてのトランジスタ素子及び第１層目金属配線パターン１１ａが配置されているので、チップ面積の小型化を図ることができる。
【０２３７】
さらに、ＣｒＳｉ薄膜抵抗体２１下の領域で第３層目層間絶縁膜３９と、第１層目金属配線パターン１１ａ、トランジスタ素子及びシリコン基板１の間に、金属材料からなるレーザ光透過防止膜４１を備えているので、図１５を参照して説明した実施例と同様に、レーザトリミング処理時においてＣｒＳｉ薄膜抵抗体２１が切断又は変質されるのに十分な強度のレーザ光２５をＣｒＳｉ薄膜抵抗体２１に照射してもレーザ光２５が第１層目金属配線パターン１１ａ、トランジスタ素子及びシリコン基板１に照射されるのを防止することができる。
【０２３８】
この実施例の製造方法の例を簡単に説明すると、第３層目層間絶縁膜３９までの形成工程は図１５を参照して説明した製造方法例と同じ工程により形成する。その後、図２４を参照して説明した製造方法例と同様の工程により、第３層目層間絶縁膜３９に第１接続孔４３及び第２接続孔４５を形成し、第１導電性プラグ４７及び第２導電性プラグ４９を形成し、第３層目金属配線パターン５９を形成し、Ａｒ逆スパッタリング処理を施し、ＣｒＳｉ薄膜抵抗体２１を形成し、最後にパッシベーション膜２３を形成する。
【０２３９】
このように、この実施例においても、ＣｒＳｉ薄膜抵抗体２１をパターニングした後にウェットエッチング技術によるパターニングを行なう必要がないことによる効果、ＣｒＳｉ薄膜抵抗体２１の金属配線パターン３７との接触面が大気に暴露されることはないことによる効果、ＣｒＳｉ薄膜抵抗体２１と金属材料パターン３３の間にバリヤ膜として機能する高融点金属膜３５を介在させていることによる効果、及び、ＣｒＳｉ薄膜抵抗体２１用のＣｒＳｉ薄膜を形成する前に下地膜である第３層目層間絶縁膜３９にＡｒ逆スパッタリング処理を施すことによる効果を得ることができる。
【０２４０】
さらに、図２３を参照して説明した実施例と同様に、ＣｒＳｉ薄膜抵抗体２１を第１導電性プラグ４７上及び第２層目層間絶縁膜１５上に形成しているので、金属薄膜抵抗体のステップカバレージの悪化による金属薄膜抵抗体の抵抗値変動及び電極との接触抵抗の増大はない。
さらに、第１導電性プラグ４７と第２導電性プラグ４９を同時に形成しているので、製造工程数を増加させずに、低コストかつ短工期でＣｒＳｉ薄膜抵抗体２１を形成することができる。
【０２４１】
また、図２７に示すように、図１３を参照して説明した実施例と同様に、ＣｒＳｉ薄膜抵抗体２１の上面にＣｒＳｉＮ膜３０が形成されているようにしてもよい。この実施例でもＣｒＳｉ薄膜抵抗体２１とＣｒＳｉＮ膜３０の間にはＣｒＳｉＯは形成されていない。図２７に示した実施例において、ＣｒＳｉＮ膜３０は図１３を参照して説明した製造方法と同様にして形成することができる。
【０２４２】
また、図２８に示すように、図１７を参照して説明した実施例と同様に、レーザ光透過防止膜４１が第２層目金属配線パターン３７とは分離して設けられているようにしてもよい。
さらに、図２９に示した実施例において、図１３を参照して説明した実施例と同様に、ＣｒＳｉ薄膜抵抗体２１の上面にＣｒＳｉＮ膜３０が形成されているようにしてもよい。
これらの場合であっても、図２５を参照して説明した実施例と同じ作用効果を得ることができる。
【０２４３】
また、図２５から図２９を参照して説明した各実施例では、レーザ光透過防止膜４１はＣｒＳｉ薄膜抵抗体２１が電気的に接続される第２層目金属配線パターン３７と同じ材料により形成されているが、本発明の半導体装置の第３態様はこれに限定されるものではなく、レーザ光透過防止膜は、第２層目金属配線パターン３７とは別途形成された、第２層目金属配線パターン３７とは異なる金属材料により形成されているものであってもよい。
【０２４４】
また、上記の実施例では、レーザ光透過防止膜４１と、ＣｒＳｉ薄膜抵抗体２１が電気的に接続される第２層目金属配線パターン３７はともに第１層目層間絶縁膜５上に形成されているが、レーザ光透過防止膜と、金属薄膜抵抗体が電気的に接続される金属配線パターンは互いに異なる絶縁膜上に形成されていてもよい。
【０２４５】
また、図２３、及び図２５から図２９を参照して説明した各実施例のトランジスタ素子に替えて、ＣｒＳｉ薄膜抵抗体２１下の領域に、図１０に示した容量素子や、図１１に示したポリシリコン配線パターン２８、図１２に示した不純物拡散層２９などを配置するようにしてもよい。
【０２４６】
また、図２３、及び図２５から図２９を参照して説明した各実施例では、第１導電性プラグ４７及び第２導電性プラグ４９として、チタンからなるバリヤメタル５１及びタングステン５３からなるものを用いているが、本発明において第１導電性プラグ及び第２導電性プラグはこれに限定されるものではない。例えば、第１導電性材料（バリヤメタル）としてチタン以外の材料、ＴｉＷ、ＴｉＮ、Ｗ、ＷＳｉなどを用いることができる。また、第２導電性材料としてタングステン以外の材料、Ｃｕ、Ａｌ、ＷＳｉなどを用いることができる。ただし、第１導電性材料及び第２導電性材料はここに挙げた材料に限定されるものではない。
【０２４７】
また、図２３、及び図２５から図２９を参照して説明した各実施例では、第１接続孔４３において、第１接続孔４３において、バリヤメタル５１の上端部は第１接続孔４３の上端部及びタングステン５３の上面とは間隔をもって形成され、タングステン５３の上面の外周部及び第１接続孔４３の上端部はテーパー形状に形成され、さらに逆スパッタリング残渣５５が形成されているが、本発明の第３態様において第１接続孔４３近傍の構造はこれに限定されるものではない。
【０２４８】
例えば、ＣｒＳｉ薄膜抵抗体２１用のＣｒＳｉ薄膜を形成する前に上記Ａｒ逆スパッタリング処理を行なわない場合には、タングステン５３の上面の外周部及び第１接続孔４３の上端部にテーパー形状に形成されず、逆スパッタリング残渣５５も形成されないが、このような構造であってもよい。
【０２４９】
また、図２４を参照して説明した製造方法の例では、第２層目金属配線パターン３７を形成した後（工程（２）及び（３）参照。）、ＣｒＳｉ薄膜抵抗体２１を形成している（工程（４）参照）が、ＣｒＳｉ薄膜抵抗体２１を形成した後に第２層目金属配線パターン３７を形成するようにしてもよい。この場合には、第１接続孔４３においてバリヤメタル５１の上端部が除去されることはなく、第１導電性プラグ４７の上面を平坦に形成することができる。なお、ＣｒＳｉ薄膜抵抗体２１用のＣｒＳｉ薄膜の形成直前にＡｒ逆スパッタリング処理を行なっても、タングステン５３の上面の外周部及び第１接続孔４３の上端部のテーパー形状ならびに逆スパッタリング残渣５５は形成されない。
ただし、ＣｒＳｉ薄膜抵抗体２１の形成後に第２層目金属配線パターン３７を形成する際にＣｒＳｉ薄膜抵抗体２１がエッチングされないようにするために、ＣｒＳｉ薄膜抵抗体２１上面に保護用絶縁膜を形成することが好ましい。保護用絶縁膜は、例えば図１３に示したＣｒＳｉＮ膜３０や、公知の技術により形成したシリコン窒化膜、ＣｒＳｉＮ膜３０とシリコン窒化膜の積層膜などを挙げることができる。
【０２５０】
以上、本発明の第１態様から第３態様までの実施例を説明した。上記の実施例では、金属配線パターンの上面に形成された高融点金属膜９，３３，５７としてＴｉＮ膜を用いた例を挙げているが、金属配線パターンを構成する高融点金属膜はこれに限定されるものではなく、例えばＴｉＷやＷＳｉなど、他の高融点金属膜を用いてもよい。
【０２５１】
また、図１から図２９を参照して説明した上記の実施例及びサンプルでは、金属薄膜抵抗体の材料としてＣｒＳｉを用いた例を示しているが、本発明はこれに限定されるものではなく、金属薄膜抵抗体の材料としては、例えばＮｉＣｒ、ＴａＮ、ＣｒＳｉ2、ＣｒＳｉＮ、ＣｒＳｉ、ＣｒＳｉ０など、他の材料を用いてもよい。
【０２５２】
また、上記の実施例では、１層、２層又は３層の金属配線パターンを備えた半導体装置に本発明を適用しているが、本発明はこれに限定されるものではなく、４層以上の金属配線パターンを備えた多層金属配線構造の半導体装置に本発明を適用することもできる。その場合、金属薄膜抵抗体の電気的接続を得るための、金属薄膜抵抗体が電気的に接続される金属配線パターンは何層目の金属配線パターンであってもよい。
また、金属薄膜抵抗体下に配置されるレーザ光透過防止膜は、金属薄膜抵抗体下の領域であれば、いかなる層の金属配線パターンと同時に形成されたものであってもよい。また、レーザ光透過防止膜は金属配線パターンとは別途形成された金属材料からなるものであってもよい。
【０２５３】
また、上記の第１態様、第２態様及び第３態様の実施例では、ＣｒＳｉ薄膜抵抗体２１が電気的に接続される第１層目金属配線パターン１１、第２層目金属配線パターン３７又は第３層目金属配線パターン５９を最上層の金属配線パターンとし、第３態様の実施例ではＣｒＳｉ薄膜抵抗体２１が電気的に接続される金属配線パターンの１層だけ上層側の第２層目金属配線パターン３７又は第３層目金属配線パターン５９を最上層の金属配線パターンとしている。
これにより、例えばＣｒＳｉ薄膜抵抗体２１のレイアウト変更をＣｒＳｉ薄膜抵抗体２１及び最上層の金属配線パターンのレイアウト変更により実現できるなど、設計の自由度を向上させることができる。
【０２５４】
また、ＣｒＳｉ薄膜抵抗体２１の上層には、膜厚が薄いＣｒＳｉＮ膜３０を除いて、絶縁性材料からなるパッシベーション膜２３が形成されているので、金属薄膜抵抗体の上層に最終保護膜以外の絶縁膜も形成されている場合に比べて、ＣｒＳｉ薄膜抵抗体２１上の絶縁性材料の膜厚を薄くして膜厚ばらつきを小さくすることができる。これにより、ＣｒＳｉ薄膜抵抗体２１にレーザ光を照射してトリミング処理を施す際に、ＣｒＳｉ薄膜抵抗体２１上の絶縁性材料でのレーザの干渉のばらつきを小さくしてＣｒＳｉ薄膜抵抗体２１に与えられるレーザエネルギーのばらつきを小さくすることができ、トリミングの正確性を向上させることができる。さらに、トリミング処理時のレーザ照射に起因するＣｒＳｉ薄膜抵抗体２１の温度上昇などに対して放熱能力を向上させることができる。
【０２５５】
また、上記の実施例では、金属配線パターン１１，３７，５９として、金属材料パターンの上面に高融点金属膜が形成されたものを用いているが、本発明はこれに限定されるものではなく、金属配線パターンとして上面に高融点金属膜が形成されていない金属材料パターンからなるものを用いてもよい。この場合、金属材料パターンとして例えばＡｌ系合金を用いた場合には、金属材料パターン表面に強固な自然酸化膜が形成されるので、接続孔形成後で金属薄膜抵抗体用の金属薄膜を形成する前に、接続孔底部の金属材料パターン表面の自然酸化膜を除去する工程を行なうことが好ましい。その自然酸化膜除去工程は、金属薄膜抵抗体の抵抗値の経時的変化抑制を目的とした上記Ａｒ逆スパッタリング処理を兼ねて行なってもよい。また、金属配線パターンはＡｌ系合金を含むものに限定されるものではなく、いわゆるダマシン法により形成されたＣｕ配線など、他の金属材料からなる金属配線パターンであってもよい。
【０２５６】
また、上記の実施例では、金属薄膜抵抗体下の領域に集積回路の構成要件、トランジスタ、容量素子、金属配線パターン、ポリシリコン配線パターン、不純物拡散層などが配置されているが、本発明の半導体装置はこれに限定されるものではなく、金属薄膜抵抗体下の領域には集積回路の構成要件を備えていない構成であってもよい。
【０２５７】
また、上記の実施例では、金属薄膜抵抗体の下面と接触する下地絶縁膜の最上層の膜としてＰＳＧ膜を用いているが、ＰＳＧ膜に変えてＢＰＳＧ膜を用いるようにしてもよい。金属薄膜抵抗体の下面と接触する下地絶縁膜の最上層の膜としての、ＰＳＧ膜のリン不純物濃度は例えば３.７重量％、ＢＰＳＧ膜のボロン不純物濃度は例えば４.５重量％、リン不純物濃度は例えば３.７重量％を挙げることができる。また、上記の実施例では下地絶縁膜として積層膜を用いているが、下地絶縁膜はＰＳＧ膜又はＢＰＳＧ膜の単層膜であってもよい。
【０２５８】
本発明の半導体装置を構成する金属薄膜抵抗体は、例えばアナログ回路を備えた半導体装置に適用することができる。以下に、本発明にかかる金属薄膜抵抗体を備えたアナログ回路を備えた半導体装置の実施例について説明する。
【０２５９】
図３０はアナログ回路である定電圧発生回路を備えた半導体装置の一実施例を示す回路図である。
直流電源７５からの電源を負荷７７に安定して供給すべく、定電圧発生回路７９が設けられている。定電圧発生回路７９は、直流電源７５が接続される入力端子（Ｖbat）８１、基準電圧発生回路（Ｖref）８３、演算増幅器（比較回路）８５、出力ドライバを構成するＰチャネルＭＯＳトランジスタ（以下、ＰＭＯＳと略記する）８７、分割抵抗素子Ｒ１，Ｒ２及び出力端子（Ｖout）８９を備えている。
【０２６０】
定電圧発生回路７９の演算増幅器８５では、出力端子がＰＭＯＳ８７のゲート電極に接続され、反転入力端子（−）に基準電圧発生回路８３から基準電圧Ｖrefが印加され、非反転入力端子（＋）に出力電圧Ｖoutを抵抗素子Ｒ１とＲ２で分割した電圧が印加され、抵抗素子Ｒ１，Ｒ２の分割電圧が基準電圧Ｖrefに等しくなるように制御される。
【０２６１】
図３１は、アナログ回路である電圧検出回路を備えた半導体装置の一実施例を示す回路図である。
電圧検出回路９１において、符号８５は演算増幅器で、その反転入力端子（−）に基準電圧発生回路８３が接続され、基準電圧Ｖrefが印加される。入力端子（Ｖsens）９３から入力される測定すべき端子の電圧が分割抵抗素子Ｒ１とＲ２によって分割されて演算増幅器８５の非反転入力端子（＋）に入力される。演算増幅器８５の出力は出力端子（Ｖout）９５を介して外部に出力される。
【０２６２】
電圧検出回路９１では、測定すべき端子の電圧が高く、分割抵抗素子Ｒ１とＲ２により分割された電圧が基準電圧Ｖrefよりも高いときは演算増幅器８５の出力がＨレベルを維持し、測定すべき端子の電圧が降下してきて分割抵抗素子Ｒ１とＲ２により分割された電圧が基準電圧Ｖref以下になってくると演算増幅器８５の出力がＬレベルになる。
【０２６３】
一般に、図３０に示した定電圧発生回路や図３１に示した電圧検出回路では、製造プロセスのバラツキに起因して基準電圧発生回路からの基準電圧Ｖrefが変動するので、その変動に対応すべく、分割抵抗素子としてヒューズ素子の切断により抵抗値を調整可能な抵抗素子回路（分割抵抗回路と称す）や、抵抗素子へのレーザ照射により抵抗値を調整可能な分割抵抗回路を用いて、分割抵抗素子の抵抗値を調整している。
【０２６４】
図３２は、本発明の金属薄膜抵抗体が適用される分割抵抗回路の一例を示す回路図である。
図３３及び図３４は、その分割抵抗回路のレイアウト例を示すレイアウト図であり、図３３はヒューズ素子部分のレイアウト例を示し、図３４は抵抗素子部分のレイアウト例を示す。
【０２６５】
図３２に示すように、抵抗素子Ｒbottom、ｍ＋１個（ｍは正の整数）の抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍ、抵抗素子Ｒtopが直列に接続されている。抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍには、各抵抗素子に対応してヒューズ素子ＲＬ０，ＲＬ１，…，ＲＬｍが並列に接続されている。
【０２６６】
図３３に示すように、ヒューズ素子ＲＬ０，ＲＬ１，…，ＲＬｍは、例えばシート抵抗が２０Ω〜４０Ωのポリシリコンパターンにより形成されている。
抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍの値は抵抗素子Ｒbottom側から順に二進数的に増加するよう設定されている。すなわち、抵抗素子ＲＴｎの抵抗値は、抵抗素子ＲＴ０の抵抗値を単位値とし、その単位値の２ｎ倍である。
【０２６７】
例えば、図３４に示すように、ＣｒＳｉ薄膜抵抗体２１を用い、抵抗素子ＲＴ０を１本のＣｒＳｉ薄膜抵抗体２１を単位抵抗とし、抵抗素子ＲＴｎを２ｎ本のＣｒＳｉ薄膜抵抗体２１により構成する。ＣｒＳｉ薄膜抵抗体２１は、例えば上記実施例で説明したものが用いられる。なお、図３４では接続孔を記載しているが、接続孔を用いないで金属配線パターンと電気的に接続できるＣｒＳｉ薄膜抵抗体２１を用いた上記実施例を適用することもできる。また、ＣｒＳｉ薄膜抵抗体２１の下地絶縁膜の最上層はＰＳＧ膜又はＢＰＳＧ膜である。
図３３及び図３４において、符号Ａ−Ａ間、符号Ｂ−Ｂ間、符号Ｃ−Ｃ間、符号Ｄ−Ｄ、符号Ｅ−Ｅ、符号Ｆ−Ｆ及び符号Ｇ−Ｇ間はそれぞれ金属配線パターン９６により電気的に接続されている。
【０２６８】
このように、抵抗素子の比の精度が重視される分割抵抗回路では、製造工程での作り込み精度を上げるために、一対の抵抗素子及びヒューズ素子からなる単位抵抗素子が直列に接続されて梯子状に配置されている。
このような分割抵抗回路では、任意のヒューズ素子ＲＬ０，ＲＬ１，…，ＲＬｍをレーザービームで切断することにより、所望の直列抵抗値を得ることができる。
【０２６９】
本発明の半導体装置では、金属薄膜抵抗体の下地絶縁膜として、少なくとも最上層にＰＳＧ膜又はＢＰＳＧ膜をもつものを用いるようにしたので、レーザ照射による金属薄膜抵抗体の周辺領域へのダメージを低減することができ、図３２に示した分割抵抗回路の出力電圧の精度を向上させることができる。
【０２７０】
図３２に示した分割抵抗回路を図３０に示した定電圧発生回路７９の分割抵抗素子Ｒ１，Ｒ２に適用する場合、例えば抵抗素子Ｒbottom端を接地し、抵抗素子Ｒtop端をＰＭＯＳ８７のドレインに接続する。さらに、抵抗素子Ｒbottom、ＲＴ０間の端子ＮｏｄｅＬ、又は抵抗素子Ｒtop、ＲＴｍ間の端子ＮｏｄｅＭを演算増幅器８５の非反転入力端子に接続する。
本発明を適用した分割抵抗回路によれば分割抵抗回路の出力電圧の精度を向上させることができるので、定電圧発生回路７９の出力電圧の安定性を向上させることができる。
【０２７１】
また、図３２に示した分割抵抗回路を図３１に示した電圧検出回路９１の分割抵抗素子Ｒ１，Ｒ２に適用する場合、例えば抵抗素子Ｒbottom端を接地し、抵抗素子Ｒtop端を入力端子７７に接続する。さらに、抵抗素子Ｒbottom、ＲＴ０間の端子ＮｏｄｅＬ、又は抵抗素子Ｒtop、ＲＴｍ間の端子ＮｏｄｅＭを演算増幅器８５の非反転入力端子に接続する。
本発明を適用した分割抵抗回路によれば分割抵抗回路の出力電圧の精度を向上させることができるので、電圧検出回路９１の検出精度を向上させることができる。
【０２７２】
図３５は、本発明の金属薄膜抵抗体が適用される分割抵抗回路の他の例を示す回路図である。図３６は、その分割抵抗回路における粗調整用抵抗素子及び微調整用抵抗素子のレイアウト例を示すレイアウト図である。
【０２７３】
図３５に示すように、抵抗素子Ｒbottom、粗調整用抵抗素子９７、微調整用抵抗素子９９、抵抗素子Ｒtopが直列に接続されている。
図３６に示すように、粗調整用抵抗素子９７は複数の帯状の金属薄膜抵抗体２１ａが並列に接続されたものである。微調整用抵抗素子９９は板状の金属薄膜抵抗体２１ａにより構成されている。金属薄膜抵抗体２１ａ，２１ｂ下に絶縁膜（図示は省略）を介してレーザ光透過防止膜４１が配置されている。金属薄膜抵抗体２１ａ，２１ｂとしては、本発明を構成する金属薄膜抵抗体が用いられる。図示は省略するが、レーザ光透過防止膜４１下には、例えばトランジスタ素子や容量素子、金属配線パターン、ポリシリコン配線パターン、不純物拡散層などの集積回路の構成要件が配置されている。
【０２７４】
このような分割抵抗回路では、図３６に示すように、例えばレーザ光軌跡２５ａで示すように任意の本数の金属薄膜抵抗体２１ａを切断又は変質させて絶縁させ、レーザ光軌跡２５ｂで示すように金属薄膜抵抗体２１ｂの任意の領域を切断又は変質させることにより、所望の直列抵抗値を得ることができる。
【０２７５】
本発明の半導体装置を構成する金属薄膜抵抗体及びレーザ光透過防止膜によれば、金属薄膜抵抗体下の領域に集積回路の構成要件のうち金属薄膜抵抗体以外の構成要件の少なくとも一部が配置されており、チップ面積の小型化を図ることができるので、図３５に示した分割抵抗回路を含む半導体装置のチップ面積の小型化を図ることができる。さらに、金属薄膜抵抗体下にレーザ光透過防止膜が配置されているので、レーザトリミング処理時において金属薄膜抵抗体を切断又は変質させるのに十分な強度のレーザ光が照射されてもレーザ光が集積回路の構成要件や半導体基板に照射されるのを防止することができ、図３５に示した分割抵抗回路の出力電圧の精度の向上を図ることができる。
【０２７６】
図３５に示した分割抵抗回路を図３０に示した定電圧発生回路７９の分割抵抗素子Ｒ１，Ｒ２に適用する場合、例えば抵抗素子Ｒbottom端を接地し、抵抗素子Ｒtop端をＰＭＯＳ８７のドレインに接続する。さらに、抵抗素子Ｒbottom、微調整用抵抗素子９９間の端子ＮｏｄｅＬ、又は抵抗素子Ｒtop、粗調整用抵抗素子９７間の端子ＮｏｄｅＭを演算増幅器８５の非反転入力端子に接続する。
本発明を構成する金属薄膜抵抗体及びレーザ光透過防止膜を適用した分割抵抗回路によれば半導体装置のチップ面積を小型化でき、さらに図３５に示した分割抵抗回路の出力電圧の精度を向上させることができるので、定電圧発生回路７９を含む半導体装置のチップ面積の小型化を図ることができ、さらに定電圧発生回路７９の出力電圧の安定性を向上させることができる。
【０２７７】
また、図３５に示した分割抵抗回路を図３１に示した電圧検出回路９１の分割抵抗素子Ｒ１，Ｒ２に適用する場合、例えば抵抗素子Ｒbottom端を接地し、抵抗素子Ｒtop端を入力端子９３に接続する。さらに、抵抗素子Ｒbottom、微調整用抵抗素子９９間の端子ＮｏｄｅＬ、又は抵抗素子Ｒtop、粗調整用抵抗素子９７間の端子ＮｏｄｅＭを演算増幅器８５の非反転入力端子に接続する。
本発明を構成する金属薄膜抵抗体及びレーザ光透過防止膜を適用した分割抵抗回路によれば半導体装置のチップ面積を小型化でき、さらに図３５に示した分割抵抗回路の出力電圧の精度を向上させることができるので、電圧検出回路９１を含む半導体装置のチップ面積の小型化を図ることができ、さらに電圧検出回路９１の検出精度を向上させることができる。
【０２７８】
図３０から図３６を参照して、本発明の金属薄膜抵抗体下に集積回路の構成要件を配置する構成、もしくはその構成及び金属薄膜抵抗体下にレーザ光透過防止膜を配置した構成を適用した分割抵抗回路が適用される半導体装置の例を説明したが、このような分割抵抗回路が適用される半導体装置は定電圧発生回路を備えた半導体装置及び電圧検出回路を備えた半導体装置に限定されるものではなく、分割抵抗回路を備えた半導体装置であれば適用することができる。
また、本発明の金属薄膜抵抗体下に集積回路の構成要件を配置する構成、もしくはその構成及び金属薄膜抵抗体下にレーザ光透過防止膜を配置した構成が適用される半導体装置は分割抵抗回路を備えた半導体装置に限定されるものではなく、金属薄膜抵抗体を備えた半導体装置であれば、本発明を適用することができる。
【０２７９】
以上、本発明の実施例を説明したが、本発明はこれらに限定されるものではなく、寸法、形状、材料、配置などは一例であり、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
【図面の簡単な説明】
【０２８０】
【図１】第１態様の一実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域を示す断面図、（Ｂ）は（Ａ）の破線で囲まれた部分を拡大して示す拡大断面図である。
【図２】同実施例を製造するための製造方法の一例を説明するための工程断面図である。
【図３】図２の製造方法においてＡｒ逆スパッタリング処理を施した後の接続孔近傍の状態を拡大して示す断面図である。
【図４】本発明により形成した金属薄膜抵抗体のシート抵抗と膜厚との関係を示す図であり、縦軸はシート抵抗（Ω／□）、横軸はＣｒＳｉ膜厚（Å）を示す。
【図５】本発明により形成した金属薄膜抵抗体のシート抵抗のウェハ面内の６３箇所での測定結果の標準偏差（σ）を平均値（ＡＶＥ）で割った値（σ／ＡＶＥ）と膜厚との関係を示す図であり、縦軸はσ／ＡＶＥ（％）、横軸はＣｒＳｉ膜厚（Å）を示す。
【図６】金属薄膜抵抗体用の金属薄膜を形成する前にＡｒ逆スパッタリング処理を行なった場合及び行なわなかった場合のＣｒＳｉ薄膜抵抗体のシート抵抗と金属薄膜抵抗体の下地膜を形成してから経過した時間との関係を示す図であり、（Ａ）は行なった場合、（Ｂ）は行なわなかった場合を示し、縦軸はシート抵抗（Ω／□）、横軸は下地膜形成後経過時間（時間）を示す。
【図７】Ａｒ逆スパッタリング処理の量とシート抵抗の関係を示す図であり、縦軸はシート抵抗（Ω／□）、横軸はエッチング量（熱酸化膜エッチング量換算）（Å）を示す。
【図８】金属薄膜抵抗体用のＣｒＳｉ薄膜を形成した後に、温度２５℃、湿度４５％の大気中に放置した時間と、形成直後のシート抵抗からのシート抵抗の変化率（ΔＲ／Ｒ０）の関係を示す図であり、縦軸はΔＲ／Ｒ０（％）、横軸は放置時間（時間）を示す。
【図９】接続孔形成時に接続孔底部に高融点金属膜を残存させたサンプルと完全に除去したサンプルについて熱処理に起因する金属薄膜抵抗と金属配線の接触抵抗の変動を調べた結果を示す図であり、縦軸は熱処理前の接触抵抗値で規格化した値、横軸は熱処理回数を示す。
【図１０】第１態様の他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域を示す断面図、（Ｂ）は（Ａ）の破線で囲まれた部分を拡大して示す拡大断面図である。
【図１１】第１態様のさらに他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域を示す断面図、（Ｂ）は（Ａ）の破線で囲まれた部分を拡大して示す拡大断面図である。
【図１２】第１態様のさらに他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域を示す断面図、（Ｂ）は（Ａ）の破線で囲まれた部分を拡大して示す拡大断面図である。
【図１３】第１態様のさらに他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域を示す断面図、（Ｂ）は（Ａ）の破線で囲まれた部分を拡大して示す拡大断面図である。
【図１４】ＣｒＳｉＮ膜形成用のガスのＮ2分圧とＣｒＳｉＮ膜の抵抗率の関係を示す図であり、縦軸は抵抗率ρ（mohm・cm）、横軸はＮ2分圧（％）を示す。
【図１５】第１態様の一実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域を示す断面図、（Ｂ）は（Ａ）の破線で囲まれた部分を拡大して示す拡大断面図である。
【図１６】第１態様の他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域を示す断面図、（Ｂ）は（Ａ）の破線で囲まれた部分を拡大して示す拡大断面図である。
【図１７】第１態様のさらに他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域を示す断面図、（Ｂ）は（Ａ）の破線で囲まれた部分を拡大して示す拡大断面図である。
【図１８】半導体装置の第２態様の一実施例における金属薄膜抵抗体の形成領域を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図、（Ｃ）は（Ｂ）の破線で囲まれた部分を拡大して示す拡大断面図である。
【図１９】同実施例の製造方法の一例を説明するための工程断面図である。
【図２０】半導体装置の第２態様の他の実施例を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ位置での断面図、（Ｃ）は（Ｂ）の破線で囲まれた部分を拡大して示す拡大断面図である。
【図２１】第２態様の一実施例を示す断面図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＣ−Ｃ位置での断面図、（Ｃ）は（Ｂ）の破線で囲まれた部分を拡大して示す拡大断面図である。
【図２２】第２態様の他の実施例を示す断面図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＤ−Ｄ位置での断面図、（Ｃ）は（Ｂ）の破線で囲まれた部分を拡大して示す拡大断面図である。
【図２３】半導体装置の第３態様の一実施例を示す図であり、（Ａ）は断面図、（Ｂ）は第１接続孔近傍を拡大して示す断面図、（Ｃ）は第２接続孔近傍を拡大して示す断面図である。
【図２４】同実施例を製造するための製造方法の一例を説明するための工程断面図である。
【図２５】半導体装置の第３態様の他の実施例を示す図であり、（Ａ）は断面図、（Ｂ）は第１接続孔近傍を拡大して示す断面図、（Ｃ）は第２接続孔近傍を拡大して示す断面図である。
【図２６】第３態様の一実施例を示す断面図であり、（Ａ）は断面図、（Ｂ）は第１接続孔近傍を拡大して示す断面図、（Ｃ）は第２接続孔近傍を拡大して示す断面図である。
【図２７】第３態様の他の実施例を示す断面図であり、（Ａ）は断面図、（Ｂ）は第１接続孔近傍を拡大して示す断面図、（Ｃ）は第２接続孔近傍を拡大して示す断面図である。
【図２８】第３態様のさらに実施例を示す断面図であり、（Ａ）は断面図、（Ｂ）は第１接続孔近傍を拡大して示す断面図、（Ｃ）は第２接続孔近傍を拡大して示す断面図である。
【図２９】第３態様のさらに実施例を示す断面図であり、（Ａ）は断面図、（Ｂ）は第１接続孔近傍を拡大して示す断面図、（Ｃ）は第２接続孔近傍を拡大して示す断面図である。
【図３０】アナログ回路である定電圧発生回路を備えた半導体装置の一実施例を示す回路図である。
【図３１】アナログ回路である電圧検出回路を備えた半導体装置の一実施例を示す回路図である。
【図３２】アナログ回路である分割抵抗回路を備えた半導体装置の一実施例を示す回路図である。
【図３３】同分割抵抗回路のヒューズ素子部分のレイアウト例を示すレイアウト図である。
【図３４】同割抵抗回路の金属薄膜抵抗体部分のレイアウト例を示すレイアウト図である。
【図３５】アナログ回路である分割抵抗回路を備えた半導体装置の他の実施例を示す回路図である。
【図３６】同分割抵抗回路における粗調整用抵抗素子及び微調整用抵抗素子のレイアウト例を示すレイアウト図である。
【図３７】従来の半導体装置を示す断面図である。
【図３８】他の従来の半導体装置を示す断面図である。
【図３９】さらに他の従来の半導体装置を示す断面図である。
【図４０】さらに他の従来の半導体装置を適用した場合の不具合を説明するための断面図である。
【図４１】さらに他の従来の半導体装置を適用した場合の不具合を説明するための断面図である。
【図４２】さらに他の従来の半導体装置を示す断面図である。
【符号の説明】
【０２８１】
１ シリコン基板
３ 素子分離酸化膜
４ａ 不純物拡散層
４ｂ ゲート絶縁膜
４ｃ ゲート電極
５ 第１層目層間絶縁膜
６ａ コンタクトホール
６ｂ 導電性プラグ
７ 金属材料パターン
９ 高融点金属膜
１１，１１ａ 第１層目金属配線パターン
１３ａ 容量素子の下層側電極
１３ｂ 容量素子用絶縁膜
１３ｃ 容量素子の上層側電極
１５ 第２層目層間絶縁膜
１５ａ ＮＳＧ膜
１５ｂ ＰＳＧ膜
１７ 接続孔
１９ 逆スパッタリング残渣
２１ ＣｒＳｉ薄膜抵抗体
２１ａ，２１ｂ 金属薄膜抵抗体
２３ パッシベーション膜
２５ レーザ光
２５ａ，２５ｂ レーザ光軌跡
２７ ＣｒＳｉ薄膜
２８ ポリシリコン配線パターン
２９ 不純物拡散層
３０ ＣｒＳｉＮ膜
３１ 第２層目層間絶縁膜
３１ａ ＮＳＧ膜
３１ｂ ＳＯＧ膜
３１ｃ ＰＳＧ膜
３３ 金属材料パターン
３５ 高融点金属膜
３７ 第２層目金属配線パターン
３９ 第３層目層間絶縁膜
３９ａ ＮＳＧ膜
３９ｂ ＳＯＧ膜
３９ｃ ＰＳＧ膜
４１ レーザ光透過防止膜
４３ 第１接続孔
４５ 第２接続孔
４７ 第１導電性プラグ
４９ 第２導電性プラグ
５１ バリヤメタル（第１導電性材料）
５３ タングステン（第２導電性材料）
５５ 逆スパッタリング残渣
５７ 金属材料パターン
５８ 高融点金属膜
５９ 第３層目金属配線パターン
６１ 配線用金属膜
６３，６５ レジストパターン
６７ サイドウォール
６９ 逆スパッタリング残渣
７５ 直流電源
７７ 負荷
７９ 定電圧発生回路
８１ 入力端子
８３ 基準電圧発生回路
８５ 演算増幅器
８７ ＰチャネルＭＯＳトランジスタ
８９ 出力端子
９１ 電圧検出回路
９３ 入力端子
９５ 出力端子
９６ 金属配線パターン
９７ 粗調整用抵抗素子
９９ 微調整用抵抗素子
Ｒ１，Ｒ２ 分割抵抗素子
Ｒbottom，ＲＴ０，ＲＴ１，…，ＲＴｍ，Ｒtop 抵抗素子
ＲＬ０，ＲＬ１，…，ＲＬｍ ヒューズ素子
ＮｏｄｅＬ，ＮｏｄｅＭ 端子
【特許請求の範囲】
【請求項１】
金属薄膜抵抗体を含む集積回路を備えた半導体装置において、
半導体基板上に他の層を介して形成された下層側絶縁膜と、
前記下層側絶縁膜上に形成された金属配線パターンと、
前記下層側絶縁膜上及び前記金属配線パターン上に形成された、少なくとも最上層にリン又はリン及びボロンが導入されたシリコン酸化膜をもつ下地絶縁膜と、
前記金属配線パターン上の前記下地絶縁膜に形成された接続孔を備え、
前記金属薄膜抵抗体は前記下地絶縁膜上から前記接続孔内にわたって形成されて前記接続孔内で前記金属配線パターンと電気的に接続されていることを特徴とする半導体装置。
【請求項２】
前記接続孔の少なくとも上端部がテーパー状に形成されており、かつ、成分に少なくとも前記金属配線パターン及び前記下地絶縁膜の材料ならびにＡｒを含んでいる逆スパッタリング残渣が前記接続孔の内壁に形成されている請求項１に記載の半導体装置。
【請求項３】
金属薄膜抵抗体を含む集積回路を備えた半導体装置において、
半導体基板上に他の層を介して形成された、少なくとも最上層にリン又はリン及びボロンが導入されたシリコン酸化膜をもつ下地絶縁膜と、
前記下地絶縁膜上に形成された金属配線パターンと、
前記金属配線パターンの側面に形成された絶縁性材料からなるサイドウォールを備え、
前記金属薄膜抵抗体は前記下地絶縁膜上から前記サイドウォール表面を介して前記金属配線パターン上にわたって形成されていることを特徴とする半導体装置。
【請求項４】
前記サイドウォールの前記下地絶縁膜側の表面に、成分に少なくとも前記サイドウォールの材料及びＡｒを含んでいる逆スパッタリング残渣が形成されている請求項３に記載の半導体装置。
【請求項５】
前記金属薄膜抵抗体は前記金属配線パターンと交差して形成されている請求項３又は４に記載の半導体装置。
【請求項６】
前記金属配線パターンは、金属材料パターンと、前記金属材料パターンの少なくとも上面に形成された高融点金属膜により構成されている請求項１から５のいずれかに記載の半導体装置。
【請求項７】
金属薄膜抵抗体を含む集積回路を備えた半導体装置において、
半導体基板上に他の層を介して形成された、少なくとも最上層にリン又はリン及びボロンが導入されたシリコン酸化膜をもつ下地絶縁膜と、
前記下地絶縁膜に形成された第１接続孔及び第２接続孔と、
前記第１接続孔内に形成された第１導電性プラグと、
前記第１導電性プラグの形成と同時に前記第２接続孔内に形成された第２導電性プラグと、
前記第２導電性プラグ上及び前記下地絶縁膜上に形成された金属配線パターンを備え、
前記金属薄膜抵抗体は前記第１導電性プラグ上及び前記下地絶縁膜上にわたって形成されていることを特徴とする半導体装置。
【請求項８】
前記第１導電性プラグ及び前記第２導電性プラグは前記第１接続孔及び前記第２接続孔の内壁表面に形成された第１導電性材料と前記第１導電性材料上に形成された第２導電性材料からなり、
前記第１接続孔において、前記第１導電性材料の上端部は前記第１接続孔の上端部及び前記第２導電性材料の上面とは間隔をもって形成されており、前記第２導電性材料の上面の外周部及び前記第１接続孔の上端部はテーパー形状に形成されており、前記第１導電性材料上の、前記第１接続孔の内壁と前記第２導電性材料の間の空間に、成分に少なくとも前記下地絶縁膜の材料、前記第１導電性材料及びＡｒを含む逆スパッタリング残渣が形成されている請求項７に記載の半導体装置。
【請求項９】
前記金属薄膜抵抗体の上面を覆う金属窒化膜を備え、前記金属薄膜抵抗体の上面と前記金属窒化膜の間には金属酸化膜は形成されていない請求項１から８のいずれかに記載の半導体装置。
【請求項１０】
前記金属配線パターンは最上層の金属配線パターンである請求項１から９のいずれかに記載の半導体装置。
【請求項１１】
前記金属薄膜抵抗体下の領域で前記下地絶縁膜下に金属材料からなるレーザ光透過防止膜をさらに備えている請求項１から１０のいずれかに記載の半導体装置。
【請求項１２】
前記金属薄膜抵抗体下の領域に集積回路の構成要件のうち前記金属薄膜抵抗体以外の構成要件の少なくとも一部が配置されている請求項１から１１のいずれかに記載の半導体装置。
【請求項１３】
前記金属薄膜抵抗体下の領域に配置されている前記集積回路の構成要件は、トランジスタ素子を含んでいる請求項１２に記載の半導体装置。
【請求項１４】
前記金属薄膜抵抗体下の領域に配置されている前記集積回路の構成要件は、容量素子を含んでいる請求項１２又は１３に記載の半導体装置。
【請求項１５】
前記金属薄膜抵抗体下の領域に配置されている前記集積回路の構成要件は、金属配線パターンを含んでいる請求項１２から１４のいずれかに記載の半導体装置。
【請求項１６】
前記金属薄膜抵抗体下の領域に配置されている前記集積回路の構成要件は、ポリシリコン配線パターンを含んでいる請求項１２から１５のいずれかに記載の半導体装置。
【請求項１７】
前記金属薄膜抵抗体下の領域に配置されている前記集積回路の構成要件は、半導体基板表面に形成された不純物拡散層を含んでいる請求項１２から１６のいずれかに記載の半導体装置。
【請求項１８】
前記金属薄膜抵抗体の膜厚は５〜１０００Åである請求項１から１７のいずれかに記載の半導体装置。
【請求項１９】
前記下地絶縁膜は平坦化処理が施されている請求項１から１８のいずれかに記載の半導体装置。
【請求項２０】
２個以上の抵抗素子による分割によって電圧出力を得、ヒューズ素子の切断によって電圧出力を調整できる分割抵抗回路を備えた半導体装置において、
前記抵抗素子は、請求項１から１９のいずれかに記載の金属薄膜抵抗体により構成されていることを特徴とする半導体装置。
【請求項２１】
２個以上の抵抗素子による分割によって電圧出力を得、抵抗素子へのレーザ照射によって電圧出力を調整できる分割抵抗回路を備えた半導体装置において、
前記抵抗素子は、請求項１から１９のいずれかに記載の金属薄膜抵抗体により構成されていることを特徴とする半導体装置。
【請求項２２】
入力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、前記分割抵抗回路からの分割電圧と前記基準電圧発生回路からの基準電圧を比較するための比較回路をもつ電圧検出回路を備えた半導体装置において、
前記分割抵抗回路として請求項２０又は２１に記載の分割抵抗回路を備えていることを特徴とする半導体装置。
【請求項２３】
入力電圧の出力を制御する出力ドライバと、出力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、前記分割抵抗回路からの分割電圧と前記基準電圧発生回路からの基準電圧を比較し、比較結果に応じて前記出力ドライバの動作を制御するための比較回路をもつ定電圧発生回路を備えた半導体装置において、
前記分割抵抗回路として請求項２０又は２１に記載の分割抵抗回路を備えていることを特徴とする半導体装置。
【請求項１】
金属薄膜抵抗体を含む集積回路を備えた半導体装置において、
半導体基板上に他の層を介して形成された下層側絶縁膜と、
前記下層側絶縁膜上に形成された金属配線パターンと、
前記下層側絶縁膜上及び前記金属配線パターン上に形成された、少なくとも最上層にリン又はリン及びボロンが導入されたシリコン酸化膜をもつ下地絶縁膜と、
前記金属配線パターン上の前記下地絶縁膜に形成された接続孔を備え、
前記金属薄膜抵抗体は前記下地絶縁膜上から前記接続孔内にわたって形成されて前記接続孔内で前記金属配線パターンと電気的に接続されていることを特徴とする半導体装置。
【請求項２】
前記接続孔の少なくとも上端部がテーパー状に形成されており、かつ、成分に少なくとも前記金属配線パターン及び前記下地絶縁膜の材料ならびにＡｒを含んでいる逆スパッタリング残渣が前記接続孔の内壁に形成されている請求項１に記載の半導体装置。
【請求項３】
金属薄膜抵抗体を含む集積回路を備えた半導体装置において、
半導体基板上に他の層を介して形成された、少なくとも最上層にリン又はリン及びボロンが導入されたシリコン酸化膜をもつ下地絶縁膜と、
前記下地絶縁膜上に形成された金属配線パターンと、
前記金属配線パターンの側面に形成された絶縁性材料からなるサイドウォールを備え、
前記金属薄膜抵抗体は前記下地絶縁膜上から前記サイドウォール表面を介して前記金属配線パターン上にわたって形成されていることを特徴とする半導体装置。
【請求項４】
前記サイドウォールの前記下地絶縁膜側の表面に、成分に少なくとも前記サイドウォールの材料及びＡｒを含んでいる逆スパッタリング残渣が形成されている請求項３に記載の半導体装置。
【請求項５】
前記金属薄膜抵抗体は前記金属配線パターンと交差して形成されている請求項３又は４に記載の半導体装置。
【請求項６】
前記金属配線パターンは、金属材料パターンと、前記金属材料パターンの少なくとも上面に形成された高融点金属膜により構成されている請求項１から５のいずれかに記載の半導体装置。
【請求項７】
金属薄膜抵抗体を含む集積回路を備えた半導体装置において、
半導体基板上に他の層を介して形成された、少なくとも最上層にリン又はリン及びボロンが導入されたシリコン酸化膜をもつ下地絶縁膜と、
前記下地絶縁膜に形成された第１接続孔及び第２接続孔と、
前記第１接続孔内に形成された第１導電性プラグと、
前記第１導電性プラグの形成と同時に前記第２接続孔内に形成された第２導電性プラグと、
前記第２導電性プラグ上及び前記下地絶縁膜上に形成された金属配線パターンを備え、
前記金属薄膜抵抗体は前記第１導電性プラグ上及び前記下地絶縁膜上にわたって形成されていることを特徴とする半導体装置。
【請求項８】
前記第１導電性プラグ及び前記第２導電性プラグは前記第１接続孔及び前記第２接続孔の内壁表面に形成された第１導電性材料と前記第１導電性材料上に形成された第２導電性材料からなり、
前記第１接続孔において、前記第１導電性材料の上端部は前記第１接続孔の上端部及び前記第２導電性材料の上面とは間隔をもって形成されており、前記第２導電性材料の上面の外周部及び前記第１接続孔の上端部はテーパー形状に形成されており、前記第１導電性材料上の、前記第１接続孔の内壁と前記第２導電性材料の間の空間に、成分に少なくとも前記下地絶縁膜の材料、前記第１導電性材料及びＡｒを含む逆スパッタリング残渣が形成されている請求項７に記載の半導体装置。
【請求項９】
前記金属薄膜抵抗体の上面を覆う金属窒化膜を備え、前記金属薄膜抵抗体の上面と前記金属窒化膜の間には金属酸化膜は形成されていない請求項１から８のいずれかに記載の半導体装置。
【請求項１０】
前記金属配線パターンは最上層の金属配線パターンである請求項１から９のいずれかに記載の半導体装置。
【請求項１１】
前記金属薄膜抵抗体下の領域で前記下地絶縁膜下に金属材料からなるレーザ光透過防止膜をさらに備えている請求項１から１０のいずれかに記載の半導体装置。
【請求項１２】
前記金属薄膜抵抗体下の領域に集積回路の構成要件のうち前記金属薄膜抵抗体以外の構成要件の少なくとも一部が配置されている請求項１から１１のいずれかに記載の半導体装置。
【請求項１３】
前記金属薄膜抵抗体下の領域に配置されている前記集積回路の構成要件は、トランジスタ素子を含んでいる請求項１２に記載の半導体装置。
【請求項１４】
前記金属薄膜抵抗体下の領域に配置されている前記集積回路の構成要件は、容量素子を含んでいる請求項１２又は１３に記載の半導体装置。
【請求項１５】
前記金属薄膜抵抗体下の領域に配置されている前記集積回路の構成要件は、金属配線パターンを含んでいる請求項１２から１４のいずれかに記載の半導体装置。
【請求項１６】
前記金属薄膜抵抗体下の領域に配置されている前記集積回路の構成要件は、ポリシリコン配線パターンを含んでいる請求項１２から１５のいずれかに記載の半導体装置。
【請求項１７】
前記金属薄膜抵抗体下の領域に配置されている前記集積回路の構成要件は、半導体基板表面に形成された不純物拡散層を含んでいる請求項１２から１６のいずれかに記載の半導体装置。
【請求項１８】
前記金属薄膜抵抗体の膜厚は５〜１０００Åである請求項１から１７のいずれかに記載の半導体装置。
【請求項１９】
前記下地絶縁膜は平坦化処理が施されている請求項１から１８のいずれかに記載の半導体装置。
【請求項２０】
２個以上の抵抗素子による分割によって電圧出力を得、ヒューズ素子の切断によって電圧出力を調整できる分割抵抗回路を備えた半導体装置において、
前記抵抗素子は、請求項１から１９のいずれかに記載の金属薄膜抵抗体により構成されていることを特徴とする半導体装置。
【請求項２１】
２個以上の抵抗素子による分割によって電圧出力を得、抵抗素子へのレーザ照射によって電圧出力を調整できる分割抵抗回路を備えた半導体装置において、
前記抵抗素子は、請求項１から１９のいずれかに記載の金属薄膜抵抗体により構成されていることを特徴とする半導体装置。
【請求項２２】
入力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、前記分割抵抗回路からの分割電圧と前記基準電圧発生回路からの基準電圧を比較するための比較回路をもつ電圧検出回路を備えた半導体装置において、
前記分割抵抗回路として請求項２０又は２１に記載の分割抵抗回路を備えていることを特徴とする半導体装置。
【請求項２３】
入力電圧の出力を制御する出力ドライバと、出力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、前記分割抵抗回路からの分割電圧と前記基準電圧発生回路からの基準電圧を比較し、比較結果に応じて前記出力ドライバの動作を制御するための比較回路をもつ定電圧発生回路を備えた半導体装置において、
前記分割抵抗回路として請求項２０又は２１に記載の分割抵抗回路を備えていることを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【公開番号】特開２００６−１００６７９（Ｐ２００６−１００６７９Ａ）
【公開日】平成１８年４月１３日（２００６．４．１３）
【国際特許分類】
【出願番号】特願２００４−２８６７４２（Ｐ２００４−２８６７４２）
【出願日】平成１６年９月３０日（２００４．９．３０）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成１８年４月１３日（２００６．４．１３）
【国際特許分類】
【出願日】平成１６年９月３０日（２００４．９．３０）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]