半導体装置
【課題】より確実に画素間クロストークを抑制することが可能な、固体撮像素子を備える半導体装置を提供する。
【解決手段】主表面を有する半導体基板ＳＵＢと、半導体基板ＳＵＢの主表面上に配置された第１導電型の不純物層ＤＰＷと、不純物層ＤＰＷ上に、第１導電型の不純物領域と第２導電型の不純物領域とが互いに接合する構成を含む光電変換素子と、光電変換素子を含む単位画素を構成し、光電変換素子と電気的に接続されるトランジスタＭ１〜Ｍ４とを備えている。平面視において光電変換素子の外周部の少なくとも一部には、内部に空隙ＡＧが含まれ、光電変換素子と、光電変換素子に隣接する光電変換素子とを、互いに電気的に絶縁する分離絶縁層ＳＩが配置されている。上記分離絶縁層ＳＩは、第１導電型の不純物層ＤＰＷの最上面に接する。
【解決手段】主表面を有する半導体基板ＳＵＢと、半導体基板ＳＵＢの主表面上に配置された第１導電型の不純物層ＤＰＷと、不純物層ＤＰＷ上に、第１導電型の不純物領域と第２導電型の不純物領域とが互いに接合する構成を含む光電変換素子と、光電変換素子を含む単位画素を構成し、光電変換素子と電気的に接続されるトランジスタＭ１〜Ｍ４とを備えている。平面視において光電変換素子の外周部の少なくとも一部には、内部に空隙ＡＧが含まれ、光電変換素子と、光電変換素子に隣接する光電変換素子とを、互いに電気的に絶縁する分離絶縁層ＳＩが配置されている。上記分離絶縁層ＳＩは、第１導電型の不純物層ＤＰＷの最上面に接する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、より特定的には、固体撮像素子を備える半導体装置に関する。
【背景技術】
【０００２】
ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサは、単位画素ごとにマイクロレンズと、赤、緑、青のいずれかのカラーフィルタと、フォトダイオードなどの光電変換素子とを備える。カラーフィルタの色に応じて、各単位画素のカラーフィルタを透過して光電変換素子に到達する光の波長が決定する。単位画素のカラーフィルタを透過して光電変換素子に入力した光は、電気信号に変換され、単位画素の内部で当該電気信号が検出される。カラーフィルタの色が異なる複数の単位画素が半導体基板上に互いに間隔をおいて配置されたイメージセンサは、たとえば特開２００６−２７９０４８号公報（特許文献１）に開示されている。
【０００３】
イメージセンサにおいて、赤のカラーフィルタを透過する光は、波長が長く、たとえばシリコンからなる積層構造の内部を浸透する深さが大きい。このため当該光は、たとえばシリコンからなる半導体基板の、より深い（底面に近い）領域まで進入する。光電変換素子に到達した赤い光が光電変換して発生する電子の一部は、拡散やドリフトによって当該赤いフィルタを有する単位画素に収集される。しかし赤い光が光電変換して発生する電子の一部は、拡散やドリフトによって隣接するたとえば緑のカラーフィルタを有する単位画素に誤って収集される可能性がある。このような現象を電気的クロストークという。あるいは赤いカラーフィルタを透過した光線がそのまま隣接する緑のカラーフィルタを有する単位画素のほうへ誤って進入する可能性がある。このような現象を光学的クロストークという。電気的クロストークと光学的クロストークとを合わせて画素間クロストークという。画素間クロストークは、ＣＭＯＳイメージセンサの色調不良や画質劣化の原因となる。
【０００４】
特開２００６−２７９０４８号公報のイメージセンサは、特に波長が長い赤のカラーフィルタの画素の下に配置される上部基板領域が、隣接する緑のカラーフィルタの画素と電気的に分離され、かつ赤の画素よりも平面的に外側まで延びる構成である。赤のカラーフィルタを透過した光により発生し、上部基板領域に達した電荷は、たとえ赤の画素の外部に流入したとしても、緑の画素に進入せず赤の画素に収集される。このため電気的クロストークが抑制される。
【０００５】
しかし上記の構成を用いても画素間クロストーク、特に光学的クロストークが発生する可能性が残っている。そこでたとえば特開２００７−２２７７６１号公報（特許文献２）や特開２００８−１０５４４号公報（特許文献３）には、内部にエアギャップと呼ばれる空隙が形成された分離絶縁膜により、隣接する単位画素同士が電気的に絶縁された構成を有するイメージセンサ（固体撮像素子）が開示されている。またたとえば特開２００９−２６７２０８号公報（特許文献４）には、隣接するセル間の分離絶縁膜中にエアギャップが形成されたフラッシュメモリが開示されている。さらに特開２００２−２０３８９６号公報（特許文献５）には、エアギャップを有する浅いトレンチの構造体の製造方法が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−２７９０４８号公報
【特許文献２】特開２００７−２２７７６１号公報
【特許文献３】特開２００８−１０５４４号公報
【特許文献４】特開２００９−２６７２０８号公報
【特許文献５】特開２００２−２０３８９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、特開２００７−２２７７６１号公報および特開２００８−１０５４４号公報に開示される固体撮像素子は、いずれもエアギャップの最下部（最も底部に近い部分）がフォトダイオードの最下部よりも上側に配置されている。このためフォトダイオードの下部においては、平面視における周囲にエアギャップが配置されない。したがって特にフォトダイオードの下部において、エアギャップが光学的クロストークを抑制する機能が不十分となる可能性がある。また特開２００９−２６７２０８号公報に開示されるエアギャップも、その最下部は素子分離溝の最下部に比べて非常に上側（浅い部分）に形成されている。このため特開２００９−２６７２０８号公報のエアギャップも、上記の特開２００７−２２７７６１号公報および特開２００８−１０５４４号公報に開示されるエアギャップと同様の問題を有している。上記の問題は、特開２００２−２０３８９６号公報に開示される製造方法を用いても解決することは困難である。
【０００８】
本発明は、上記の問題に鑑みなされたものである。その目的は、より確実に画素間クロストークを抑制することが可能な、固体撮像素子を備える半導体装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明の一実施例による半導体装置は以下の構成を備えている。
上記半導体装置は、主表面を有する半導体基板と、半導体基板の主表面上に配置された第１導電型の不純物層と、第１導電型の不純物層上に、第１導電型の不純物領域と第２導電型の不純物領域とが互いに接合する構成を含む光電変換素子と、光電変換素子を含む単位画素を構成し、光電変換素子と電気的に接続されるトランジスタとを備えている。平面視において光電変換素子の外周部の少なくとも一部には、内部に空隙が含まれ、光電変換素子と光電変換素子に隣接する光電変換素子とを互いに電気的に絶縁する分離絶縁層が配置されている。上記分離絶縁層は、第１導電型の不純物層の最上面に接する。
【発明の効果】
【００１０】
本発明においては、光電変換素子の外周部に配置され、第１導電型の不純物層の最上面に達する分離絶縁層により、隣接する光電変換素子間の電気的クロストークが抑制される。また当該分離絶縁層の内部に形成される空隙により、隣接する光電変換素子間の光学的クロストークが抑制される。
【図面の簡単な説明】
【００１１】
【図１】本実施の形態１に係る半導体装置であって、ＣＭＯＳイメージセンサを含むシステム・チップを示す概略平面図である。
【図２】ＣＭＯＳイメージセンサを構成する単位画素の等価回路図である。
【図３】本実施の形態１に係るピクセルアレイにおける複数の単位画素の配置を示す概略平面図である。
【図４】図３に示される各種トランジスタの拡大図である。
【図５】図３のＶ−Ｖ線に沿う部分における概略断面図である。
【図６】図３のＶＩ−ＶＩ線に沿う部分における概略断面図である。
【図７】図３のＶＩＩ−ＶＩＩ線に沿う部分における概略断面図である。
【図８】図３のＶＩＩＩ−ＶＩＩＩ線に沿う部分における概略断面図である。
【図９】本実施の形態１における、図８の浅い分離領域の変形例を示す概略断面図である。
【図１０】本発明の形態１の比較例の、ピクセルアレイにおける複数の単位画素の配置を示す概略平面図である。
【図１１】図１０のＸＩ−ＸＩ線に沿う部分における概略断面図である。
【図１２】エアギャップを備えた、ＳＴＩとしての深い分離絶縁層の製造方法の第１工程を示す概略断面図である。
【図１３】エアギャップを備えた、ＳＴＩとしての深い分離絶縁層の製造方法の第２工程を示す概略断面図である。
【図１４】エアギャップを備えた、ＳＴＩとしての深い分離絶縁層の製造方法の第３工程を示す概略断面図である。
【図１５】エアギャップを備えた、ＳＴＩとしての深い分離絶縁層の製造方法の第４工程を示す概略断面図である。
【図１６】エアギャップを備えた、ＳＴＩとしての深い分離絶縁層の製造方法の第５工程を示す概略断面図である。
【図１７】エアギャップを備えた、ＳＴＩとしての深い分離絶縁層の製造方法の第６工程を示す概略断面図である。
【図１８】本実施の形態２に係るピクセルアレイにおける複数の単位画素の配置を示す概略平面図である。
【図１９】図１８のＸＩＸ−ＸＩＸ線に沿う部分における概略断面図である。
【図２０】図１８のＸＸ−ＸＸ線に沿う部分における概略断面図である。
【図２１】本発明の実施の形態１のＣＭＯＳイメージセンサの、分光特性のシミュレーション手順を示すフローチャートである。
【図２２】本発明の実施の形態１のＣＭＯＳイメージセンサを構成する単位画素の、分光感度の波長依存性を計算する手順を示すフローチャートである。
【図２３】赤いカラーフィルタを有するフォトダイオードを有する単位画素における、分光感度の波長依存性のシミュレーション結果を示す図である。
【図２４】緑のカラーフィルタを有するフォトダイオードを有する単位画素における、分光感度の波長依存性のシミュレーション結果を示す図である。
【図２５】青いカラーフィルタを有するフォトダイオードを有する単位画素における、分光感度の波長依存性のシミュレーション結果を示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
まず、本実施の形態としてチップとしての半導体装置について説明する。
【００１３】
図１を参照して、半導体ウェハをダイシングすることにより形成される半導体チップＣＨＰは、たとえば矩形の平面形状を有している。半導体チップＣＨＰの主表面上には、ＣＭＯＳイメージセンサが形成されるピクセルアレイが配置されている。ＣＭＯＳイメージセンサは、受けた光を電子に変換し、発生した電子の数に応じて電圧として出力する装置である。ピクセルアレイの周囲には、Ｉ／Ｏ制御回路、水平スキャナ、垂直スキャナと制御ロジック、ＣＤＳ回路付きＡＤ変換器、画像処理部、カメラ信号処理部およびタイミングパルス発生器の各ブロックが配置されている。
【００１４】
Ｉ／Ｏ制御回路は、チップＣＨＰの外部に接続される機器（回路）との入出力信号を制御する回路である。水平スキャナおよび垂直スキャナは、ピクセルアレイにおいて複数配置されるＣＭＯＳイメージセンサの単位画素を選択し、当該単位画素における受光の有無を検出する。このための動作は、垂直スキャナの制御ロジックにより制御される。
【００１５】
ＡＤ変換器は、単位画素から発生する、アナログ信号としての電圧信号をデジタル信号に変換する。ＡＤ変換器に付属するＣＤＳ回路は、同一の単位画素に対して２回電気信号を検出し、２回のそれぞれの検出結果の差分としてのノイズをキャンセルする。ＣＤＳ回路は、相関二重サンプリング法に基づくもので、Correlated Double Samplingの略であり、アンプ雑音とリセット雑音とを除去するための回路である。画像処理部は、発生した電圧信号を処理することにより得られる画像を補正、加工する。カメラ信号処理部は、カメラの動作を表わす信号を処理する。タイミングパルス発生器は、チップＣＨＰの各ブロックが同期を取るための信号であるタイミングパルスを発生する。
【００１６】
次に、単位画素の構成および動作原理について、図２を用いて説明する。
図２を参照して、ＣＭＯＳイメージセンサを構成する各単位画素は、フォトダイオードＰＤ（光電変換素子）と転送トランジスタＭ１、リセットトランジスタＭ２、選択トランジスタＭ３、増幅トランジスタＭ４を含み、これらの各トランジスタＭ１〜Ｍ４が互いに電気的に接続された構成である。トランジスタＭ１〜Ｍ４のそれぞれはたとえばＭＯＳ（Metal Oxide Semiconductor）トランジスタであり、トランジスタＭ１のソース領域ＳＯ１はフォトダイオードＰＤに、ゲート電極ＧＥ１は読み出し線に接続される。トランジスタＭ２のソース領域ＳＯ２はトランジスタＭ１のドレイン領域ＤＲ１に、ゲート電極ＧＥ２は行リセット線にそれぞれ接続される。トランジスタＭ３のソース領域ＳＯ３は列信号線に、ゲート電極ＧＥ３は行選択線にそれぞれ接続される。トランジスタＭ４のソース領域ＳＯ４はトランジスタＭ３のドレイン領域ＤＲ３に、ゲート電極ＧＥ４はドレイン領域ＤＲ１およびソース領域ＳＯ２にそれぞれ接続される。
【００１７】
フォトダイオードＰＤは外部から受けた光を吸収して、光電変換により当該光の量に応じた量の電子を発生し、その電子を内部に蓄えることにより電気信号（電圧）として出力する。当該電気信号は、読み出し線からの信号によりオン状態となった転送トランジスタＭ１により転送され、接続点Ｐ１に達する。接続点Ｐ１ではフォトダイオードＰＤで発生した電荷が蓄積される。接続点Ｐ１の電荷による電圧信号は、増幅トランジスタＭ４のゲート電極ＧＥ４を制御する。
【００１８】
増幅トランジスタＭ４に入力された、フォトダイオードＰＤからの電圧信号（接続点Ｐ１の電荷量）に応じた大きさの電圧が、増幅トランジスタＭ４と（ソース領域ＳＯ４およびドレイン領域ＤＲ３により）接続された選択トランジスタＭ３から列信号線に出力される。すなわち、行選択線からの電気信号により選択トランジスタＭ３がオン状態となったときに、列信号線は当該単位画素における電圧の大きさを読み出す。基本的に、行選択線に接続された１列分の複数の単位画素が同時に選択される。
【００１９】
リセットトランジスタＭ２は、行リセット線に電圧印加してオン状態とすることにより、転送トランジスタＭ１のドレイン（接続点Ｐ１）に蓄積された電荷を周期的にリセットする。このリセットにより、転送トランジスタＭ１に蓄積される電荷がなくなり、単位画素が初期化される。このときドレイン領域ＤＲ２やドレイン領域ＤＲ４には、一定の電圧が印加される。
【００２０】
次に図３〜図８を用いて、本実施の形態における、ピクセルアレイに配置される各単位画素の構成について説明する。
【００２１】
図３を参照して、図２のトランジスタＭ１〜Ｍ４は、それぞれが半導体チップＣＨＰ（後述する半導体基板）の主表面上に、平面視において互いに間隔をおいてマトリックス状に複数配置されている。基本的にトランジスタＭ１〜Ｍ４のすべてが揃うことにより１つの単位画素を構成する。しかし図３に示すようにトランジスタＭ２，Ｍ３，Ｍ４は、たとえば隣接する２つのトランジスタＭ１に共有されるように配置されてもよい。
【００２２】
トランジスタＭ１についてはフォトダイオードＰＤＲ、ＰＤＧ、ＰＤＢを有するものが交互に配置されている。フォトダイオードＰＤＲは赤いカラーフィルタを有する光電変換素子である。すなわちフォトダイオードＰＤＲが受ける光は赤いカラーフィルタを透過した赤い光である。同様に、フォトダイオードＰＤＧは緑色の、フォトダイオードＰＤＢは青いカラーフィルタを有しており、それぞれ緑色または青色の光を受けることができる光電変換素子である。
【００２３】
ここでフォトダイオードＰＤＲおよびフォトダイオードＰＤＢは、いずれも（図の上下方向および左右方向に関して）フォトダイオードＰＤＧと隣接するように配置されることが好ましい。より具体的には、たとえば図３においてフォトダイオードが左右方向に並ぶ最上列には、左側のフォトダイオードＰＤＲの右側に隣接するようにフォトダイオードＰＤＧが、フォトダイオードＰＤＧの右側に隣接するようにフォトダイオードＰＤＲが配置される。また図３のフォトダイオードが左右方向に並ぶ上から２番目の列には、左側のフォトダイオードＰＤＧの右側に隣接するようにフォトダイオードＰＤＢが、フォトダイオードＰＤＢの右側に隣接するようにフォトダイオードＰＤＧが配置される。また図３の上下方向に３列並ぶフォトダイオードのうち左側の列には、フォトダイオードＰＤＲとフォトダイオードＰＤＧとが交互に配置される。図３の上下方向に３列並ぶフォトダイオードのうち中央の列には、フォトダイオードＰＤＧとフォトダイオードＰＤＢとが交互に配置される。
【００２４】
図３および図４を参照して、ソース領域ＳＯ１は、フォトダイオードＰＤを含んだ、転送トランジスタＭ１（第１のトランジスタ）の活性領域（第１の活性領域）の一部（第１の不純物領域）である。ドレイン領域ＤＲ１は、フローティング拡散領域ＦＤ（不純物拡散層としての第２の不純物領域）として形成されている、転送トランジスタＭ１の活性領域（第１の活性領域）の一部である。すなわち転送トランジスタＭ１は、フォトダイオードＰＤ（ソース領域ＳＯ１）およびフローティング拡散領域ＦＤ（ドレイン領域ＤＲ１）を含む第１の活性領域に形成されている。
【００２５】
一般に、フォトダイオードＰＤを含むソース領域ＳＯ１はフローティング拡散領域ＤＲ１を含むドレイン領域ＤＲ１よりも平面視において大きい面積を有する。このためソース領域ＳＯ１とドレイン領域ＤＲ１とに挟まれるチャネル領域は概ね台形状となっている。
【００２６】
フローティング拡散領域ＦＤは寄生キャパシタンスを持っている。このため、ドレイン領域ＤＲ１（図２の接続点Ｐ１）にフォトダイオードＰＤから発生した電荷が伝送されれば、ドレイン領域ＤＲ１（接続点Ｐ１）はこの電荷を受けて蓄積する。
【００２７】
転送トランジスタＭ１は、図の左右方向に延在するゲート電極ＧＥ１に交差する方向（図の上下方向）に活性領域が延在している。転送トランジスタＭ１の活性領域にソース領域ＳＯ１およびドレイン領域ＤＲ１が形成される。すなわちゲート電極ＧＥ１を中央として、その両側にソース領域ＳＯ１およびドレイン領域ＤＲ１が配置される。
【００２８】
活性領域ＡＡ２、ＡＡ３、ＡＡ４（第２の活性領域）が、ゲート電極ＧＥ２、ＧＥ３、ＧＥ４が延在する左右方向に交差する上下方向に延在している。活性領域ＡＡ２、ＡＡ３、ＡＡ４は各トランジスタＭ２〜Ｍ４（第２のトランジスタ）のソース領域およびドレイン領域を含む領域である。すなわち上記第２の活性領域にトランジスタＭ２〜Ｍ４が形成される。ただしトランジスタＭ３のドレイン領域ＤＲ３とトランジスタＭ４のソース領域ＳＯ４とは互いに接続されるため、共通の活性領域ＡＡ３４として図示される。
【００２９】
なお図３の平面図においては、たとえば図２の等価回路に示すような、各単位画素のトランジスタＭ１〜Ｍ４間を接続する配線については図示が省略されている。
【００３０】
平面視における各トランジスタＭ１〜Ｍ４の間には、これらのトランジスタを電気的に分離する電気的分離層が形成されている。このため、図３において図示されない、各単位画素のトランジスタＭ１〜Ｍ４間を接続する配線以外の領域においては、異なるトランジスタ間は互いに電気的に絶縁されている。
【００３１】
電気的分離層には、浅い分離領域ＳＬＳと深い分離領域ＤＰＳとが存在する。図３においては、電気的分離層のうち、隣接するトランジスタＭ１を図３の上下方向に直線状に結ぶ領域においては浅い分離領域ＳＬＳが配置されており、それ以外の領域には、図３の上下方向に直線状に結ぶように、深い分離領域ＤＰＳが配置されている。
【００３２】
あるトランジスタＭ１の活性領域から見て、最も近い（他のトランジスタの）活性領域は、図３における当該トランジスタＭ１の上下方向に隣接する他のトランジスタＭ１の活性領域である。すなわちたとえば図３において最も左かつ最も上に配置されるフォトダイオードＰＤＲを含むトランジスタＭ１の活性領域に最も近い活性領域は、当該トランジスタＭ１の下側に隣接するトランジスタＭ１である。上記１組の（隣接する単位画素のそれぞれの）トランジスタＭ１の活性領域の最短距離は、上側のトランジスタＭ１のソース領域ＳＯ１と下側のトランジスタＭ１のドレイン領域ＤＲ１との最短距離ａである。このａの値は、たとえば図３において最も左かつ最も上に配置されるフォトダイオードＰＤＲを含むトランジスタＭ１の活性領域と、たとえば当該トランジスタＭ１の右側に隣接する（当該トランジスタＭ１と同じ単位画素の）Ｍ１以外のトランジスタＭ３，Ｍ４の活性領域との最短距離ｂよりも小さい（逆に言えば、最短距離ｂは最短距離ａよりも大きい）。同様に、たとえば図３において最も左かつ最も上に配置されるフォトダイオードＰＤＲを含むトランジスタＭ１の活性領域と、たとえば当該トランジスタＭ１の左側に隣接するトランジスタＭ２の活性領域との最短距離についても、上記の最短距離ｂと同様に、最短距離ａより大きい。
【００３３】
本実施の形態においては、あるトランジスタＭ１の活性領域と、平面視においてそれに最も近い、最短距離がａであるトランジスタＭ１の活性領域とに挟まれた領域には、電気的分離層が浅い分離領域ＳＬＳとして形成されている。それに対して、あるトランジスタＭ１の活性領域と、当該活性領域との最短距離がｂである（トランジスタＭ１に隣接する）トランジスタＭ３などの活性領域とに挟まれた領域には、電気的分離層が深い分離領域ＤＰＳとして形成されている。同様に、あるトランジスタＭ１の活性領域と、当該活性領域に隣接するトランジスタＭ２の活性領域とに挟まれた領域についても、電気的分離層が深い分離領域ＤＰＳとして形成されている。
【００３４】
より具体的には、浅い分離領域ＳＬＳは、隣接する１組のトランジスタＭ１に挟まれた領域（特に１組のトランジスタＭ１のうち一方のトランジスタＭ１のフォトダイオードＳＯ１と、平面視においてこれに最も近い他方のトランジスタＭ１のドレイン領域ＤＲ１とに挟まれた領域）に配置されている。より詳しくは浅い分離領域ＳＬＳは、平面視においてトランジスタＭ１〜Ｍ４が配置されない領域のうち、特に図３の一方のトランジスタＭ１の活性領域と、これに（図の上下方向において）隣接する他方のトランジスタＭ１の活性領域との間の領域に形成される。
【００３５】
深い分離領域ＤＰＳは、平面視においてトランジスタＭ１〜Ｍ４が配置されない（複数のトランジスタに挟まれた）領域のうち、浅い分離領域ＳＬＳが形成される領域以外の領域に形成される。言い換えれば深い分離領域ＤＰＳは、トランジスタＭ１〜Ｍ４が配置されない領域のうち、特に図３のトランジスタＭ１の活性領域と、平面視においてこれに（図の左右方向において）隣接するトランジスタＭ２〜Ｍ４の活性領域との間の領域に形成される。
このことについて、図５〜図８の断面図を参照しながら、より詳細に説明する。
【００３６】
図５〜図８を参照して、当該半導体チップＣＨＰを構成する素子は、半導体基板ＳＵＢの主表面上に形成されている。半導体基板ＳＵＢはたとえばシリコンの単結晶からなる。半導体基板ＳＵＢの導電型はｎ型でもｐ型でもよいが、ここではｎ-型の半導体基板ＳＵＢを用いた例を示している。
【００３７】
半導体基板ＳＵＢの主表面上には、たとえばｐ-型の半導体層ＤＰＷ（第１導電型の不純物層）が配置されている。半導体層ＤＰＷの上側の主表面上には、単位画素ごとにたとえばｐ-型のウェル領域ＷＬが配置されている。より具体的には半導体層ＤＰＷは、ウェル領域ＷＬよりも深く（図の下側まで）形成されたウェル領域の一部である。ウェル領域ＷＬはその最下部が半導体層ＤＰＷの最上面に接するように形成されている。このため半導体層ＤＰＷは、各単位画素のフォトダイオードの内部にて光電変換により発生した電子が、基板ＳＵＢの方へ（図５〜図８の下方へ）移動することを抑制するためのポテンシャルバリアを形成するものである。ポテンシャルバリアとしての半導体層ＤＰＷにより、各単位画素が電子を発生する感度を向上することができる。
【００３８】
ウェル領域ＷＬの内部に、互いに間隔をおいて複数のフォトダイオードＰＤＲ、ＰＤＧ、ＰＤＢ（光電変換素子）が形成されている。フォトダイオードＰＤＲ、ＰＤＧ、ＰＤＢをソース領域ＳＯ１とし、フローティング拡散領域ＦＤ（図４参照）をドレイン領域ＤＲ１とする転送トランジスタＭ１が形成されている。フォトダイオードＰＤＲ、ＰＤＧ、ＰＤＢのそれぞれは、たとえばｎ+型の不純物領域（第２導電型の不純物領域）の上にｐ++型の高濃度不純物領域ＰＰＲ（第１導電型の不純物領域）が接合された構成を有する。ｎ+型の不純物領域と高濃度不純物領域ＰＰＲとの接合部が光を受ければ、光を受けた量に応じて光電変換を起こし、当該接合部の近傍に電子などの電荷を発生する。
【００３９】
フォトダイオードにおけるｐ++型の高濃度不純物領域ＰＰＲは、図５〜図８の積層構造の最上面近傍で発生した欠陥電子がフォトダイオードのｎ+層に到達することにより、暗電流と呼ばれるノイズ電流が流れることを抑制するために配置される。フォトダイオードにおけるｎ+層は、光電変換により発生する電子を収集、蓄積する。
【００４０】
上記のように、各トランジスタＭ１〜Ｍ４を電気的に分離する電気的分離層には、深い分離領域ＤＰＳと浅い分離領域ＳＬＳとが形成されている。このうち深い分離領域ＤＰＳは内部にエアギャップＡＧ（空隙）が形成された、たとえばシリコン酸化膜からなる分離絶縁層ＳＩが、フォトダイオード（トランジスタ）と同一の層において、深いウェル領域ＤＰＷの最上面に接する深さに達するように形成されたものである。より具体的には、分離絶縁層ＳＩは、半導体基板ＳＵＢの主表面上の積層構造の（ゲート電極ＧＥ１やゲート絶縁膜ＧＩを除く）最上面から、半導体層ＤＰＷの最上面に接する深さに達するように形成されている。なお分離絶縁層ＳＩは、いわゆるＬＯＣＯＳ（Local Oxidation of Silicon）法により形成されてもよいし、いわゆるＳＴＩ（Shallow Trench Isolation）により形成されてもよい。
【００４１】
分離絶縁層ＳＩの側面は、たとえばｐ+型の不純物領域ＳＰＲ（第１導電型の不純物薄膜）で覆われている。不純物領域ＳＰＲは、半導体層ＤＰＷとウェル領域ＷＬとの界面近傍にて発生した欠陥電子がフォトダイオードのｎ+層に到達することにより、暗電流が流れることを抑制するために配置される。
【００４２】
エアギャップＡＧはたとえば空気が分離絶縁層ＳＩの内部を充填した態様をなす。エアギャップＡＧの最下部（すなわちエアギャップＡＧのうち最も半導体基板ＳＵＢに近い部分）は、フォトダイオードの最下部（すなわちフォトダイオードを構成するｎ+型領域ＳＯ１（ＰＤＲ、ＰＤＧ、ＰＤＢ）の最下部）よりも深い位置に配置される。言い換えればエアギャップＡＧの最下部は、フォトダイオード（ｎ+型領域ＳＯ１）の最下部よりも半導体基板ＳＵＢに近い位置（図５〜図７の下側）に配置される。
【００４３】
一方、浅い分離領域ＳＬＳは、特に図７および図８を参照して、たとえばシリコン酸化膜からなる絶縁層ＳＳＰ（素子分離層）とその下部のたとえばｐ+型領域ＳＰとが積層された構成である。浅い分離領域ＳＬＳは、その最下部が、深いウェル領域ＤＰＷの最上面まで届かず、当該最上面よりも浅い領域まで形成されている。すなわち浅い分離領域ＳＬＳは、分離絶縁層ＳＩより浅く、半導体層ＤＰＷと接触しないように形成されている。ｐ+型領域ＳＰと絶縁層ＳＳＰとが積層された浅い分離領域ＳＬＳ（素子分離層）は、隣接するフォトダイオード同士の画素間クロストークを抑制する。
【００４４】
図９を参照して、浅い分離領域ＳＬＳには、図８に示す絶縁層ＳＳＰとｐ+型領域ＳＰとの積層構造の代わりに、分離絶縁層ＳＩが配置されていてもよい。図９は図８と比較して、上記の浅い分離領域ＳＬＳの構成においてのみ異なり、他の構成は図８と同様である。
【００４５】
図９の浅い分離領域ＳＬＳとしての分離絶縁層ＳＩは、図５〜図７の深い分離領域ＤＰＳとしての分離絶縁層ＳＩと比較して、エアギャップＡＧの最下部がフォトダイオードの最下部よりも浅い位置（図９の上側）に配置される点において異なっている。しかし図９の分離絶縁層ＳＩについても、図５〜図７の分離絶縁層ＳＩと同様に、その最下部は深いウェル領域ＤＰＷの最上面に接する深さに達する。
【００４６】
なお後述するように、上記の実施の形態１において、図３の上下方向に延在する深い分離領域ＤＰＳとしての分離絶縁層ＳＩのエアギャップＡＧは、複数のトランジスタＭ１の
複数のトランジスタＭ１の周囲の領域を繋ぐように、図３の上下方向に（半導体基板ＳＵＢの主表面に沿うように）延在する構成であってもよい。
【００４７】
次に、本実施の形態の作用効果について、図１０〜図１１の比較例を参照しながら説明する。
【００４８】
図１０および図１１を参照して、本実施の形態の比較例においては、平面視においてトランジスタＭ１〜Ｍ４が形成されない分離領域のほぼ全体が、たとえば図８に示すような浅い分離領域で形成されている。すなわち当該比較例においては、浅い分離領域は図８に示す絶縁層ＳＳＰとｐ+型領域ＳＰとの積層構造からなる。すなわち当該比較例のピクセルアレイにおける浅い分離領域は、隣接する素子間の電気的な分離を可能とする構成が半導体層ＤＰＷにまで到達していない。
【００４９】
特に図１１を参照して、通常はたとえば緑のカラーフィルタを有するフォトダイオードＰＤＧに入射する光線ａは、緑のフォトダイオードＰＤＧ内にて光電変換により電子に変換される。
【００５０】
ところが、たとえば赤のカラーフィルタを有するフォトダイオードＰＤＲに入射する光線ｂ１およびｃ１は赤い光線となるため、特に波長が長く、シリコン内部をより深く浸透する。赤い光線は、積層構造の底部（図の下側）であるたとえばウェル領域ＷＬの内部において光電変換を起こし、電荷（電子）を発生させる。赤い光線ｂ１の光電変換により発生した電子は、拡散やドリフトによって図１１のｂ２に示す方向に動き、赤いフォトダイオードＰＤＲのｎ+層ＰＤＲに正しく収集、蓄積される。しかし赤い光線ｃ１の光電変換により発生した電子は、拡散やドリフトによって、赤のフォトダイオードと緑のフォトダイオードとの間の浅い分離領域（ｐ+層ＳＰの下側）に回り込むように進入する。その結果、当該電子は図１１のｃ２に示す方向に動く。すなわち、光線ｃ１は赤のカラーフィルタを透過した光であるにもかかわらず、緑のフォトダイオードＰＤＧのｎ+層ＰＤＧに誤って収集され、電気的クロストークが発生する。
【００５１】
あるいは赤いフォトダイオードに入射しようとした光線ｄ１が、図１１の浅い分離領域における絶縁層ＳＳＰを透過して隣りの緑のフォトダイオードＰＤＧのｎ+層ＰＤＧに誤って収集される光学的クロストークが発生する。絶縁層ＳＳＰやｐ+領域ＳＰにはエアギャップＡＧが形成されないため、フォトダイオードを構成するシリコンなどと絶縁層ＳＳＰなどとの、光の屈折率の差が小さい。このためシリコンと絶縁層ＳＳＰとの境界部において、光の全反射が発生しにくい。したがって、特に赤い光など波長の長い光は、絶縁層ＳＳＰを透過して隣接するフォトダイオードの内部に容易に進入する光学的クロストークを起こすことがある。
【００５２】
これらのクロストーク（画素間クロストーク）が発生すると、当該光線によりＣＭＯＳイメージセンサに形成される画像の色調不良が起こり、形成される画質が劣化する可能性がある。
【００５３】
以上のように、絶縁層ＳＳＰなどからなる浅い分離領域ＳＬＳにも画素間クロストークを抑制する効果が存在するものの、その効果が不十分であり、結果として画素間クロストークが発生する可能性がある。
【００５４】
そこで本実施の形態のように、たとえば隣接する（異なる色の）フォトダイオードの間に、半導体層ＤＰＷに達する深い分離領域が配置されることが好ましい。このようにすれば、たとえば赤いフォトダイオードの画素内で光電変換により発生する電子が、深い分離領域の下側を回りこんで、隣接する緑のフォトダイオードの画素内に誤って進入する可能性を抑制することができる。これは深い分離領域ＳＩが半導体層ＤＰＷに接するように形成されるため、ポテンシャルバリアとしての半導体層ＤＰＷにより当該電子の侵入がブロックされるためである。したがって本実施の形態によれば、隣接する（異なる色の）フォトダイオード間での電気的クロストークを抑制することができる。
【００５５】
また本実施の形態のようにエアギャップＡＧの最下部がフォトダイオードの最下部よりも低い位置となるように形成されれば、エアギャップＡＧに進入した光は高い割合で反射される。これはエアギャップＡＧを構成する空気が有する光の屈折率と、半導体積層構造の内部における光の屈折率との差により、エアギャップＡＧにおいて光が全反射する割合が増加するためである。このため、たとえば赤のフォトダイオードに入射した光がエアギャップＡＧを透過して緑のフォトダイオードに誤って進入する可能性を低減することができる。すなわちエアギャップＡＧを深く形成することにより、隣接する（異なる色の）フォトダイオード間での光学的クロストークを抑制する効果がより高められる。
【００５６】
ただし図９に示す、エアギャップＡＧの最下部がフォトダイオードの最下部よりも浅い態様を有する分離絶縁層ＳＩを、深い分離領域ＤＰＳに用いてもよい。これは図９の分離絶縁層ＳＩはその最下部が半導体層ＤＰＷの最上面に接するように形成され、半導体層ＤＰＷに達する深さに達している。このため当該分離絶縁層ＳＩはエアギャップＡＧの最下部がフォトダイオードの最下部よりも浅いものの、少なくとも隣接するフォトダイオード間での電気的クロストークを抑制する効果を確保することはできる。また当該分離絶縁層ＳＩにはエアギャップＡＧが形成されている。このため、少なくとも図８に示す浅い領域ＳＬＳの構成に比べて、光を反射する効果を高め、光学的クロストークを抑制する効果が高められる。
【００５７】
また本実施の形態においては、特に図３中の隣接する１対のトランジスタＭ１の活性領域同士の間など、比較的平面視における距離ａが短い（ａ＜ｂ）領域においては、浅い分離領域ＳＬＳが形成されることが好ましい。またたとえば図３中のトランジスタＭ１とこれに隣接するトランジスタＭ２との間など、比較的平面視における距離ｂが長い（ｂ＞ａ）領域においては、深い分離領域ＤＰＳが形成されることが好ましい。
【００５８】
深い分離領域ＤＰＳの、比較的深いエアギャップＡＧを有する深い分離絶縁層ＳＩは、当該領域の平面視における幅と分離絶縁層ＳＩの深さとのアスペクト比が比較的小さい状況下では容易に形成される。すなわち上記距離ｂを有する領域のように、比較的幅の大きい領域においては、分離絶縁層ＳＩは比較的容易に形成される。しかし上記距離ａを有する領域のように、比較的幅の小さい領域においては、当該幅と深さとのアスペクト比が比較的大きくなるため、分離絶縁層ＳＩは形成しにくい。これは上記アスペクト比が大きくなると、深いエアギャップＡＧを形成することが困難になるためである。
【００５９】
したがって本実施の形態のように、比較的容易に深い分離絶縁層ＳＩが形成できる領域のみに分離絶縁層ＳＩを形成することにより、当該深い分離絶縁層ＳＩが形成された領域における画素間クロストークをより確実に抑制することができる。このため各画素における色調不良による画質低下の発生を抑制することができる。またそれ以外の領域には浅い分離領域が形成されるため、当該領域の幅（たとえば図３の距離ａ）をより小さくすることができる。すなわち当該単位画素の集積度をより高くすることができる。
【００６０】
以上のように本実施の形態においては、電気的クロストークと光学的クロストークとの両方を抑制する効果を高め、画素間クロストークをより確実に抑制することができる。
【００６１】
次に、図１２〜図１７を参照して、深い分離領域ＤＰＳにおける、エアギャップＡＧを備えた、ＳＴＩとしての分離絶縁層ＳＩの製造方法について説明する。
【００６２】
図１２を参照して、たとえばシリコンからなる半導体基板ＳＵＢの一方の主表面ＳＦ上に、たとえばＣＶＤ（Chemical Vapor Deposition）法により、シリコン酸化膜ＳＩＦ、多結晶シリコン膜ＰＳＦ、シリコン窒化膜ＮＳＦがこの順に積層される。なお上記の本実施の形態においては、深い分離領域ＳＩは半導体基板ＳＵＢおよび半導体層ＤＰＷの上方に形成されるが、ここでは説明を単純にするため、半導体基板ＳＵＢの内部に深い分離領域ＳＩが形成される方法を示す。
【００６３】
図１３を参照して、たとえば通常の写真製版およびエッチングにより、シリコン酸化膜ＳＩＦ、多結晶シリコン膜ＰＳＦおよびシリコン窒化膜ＮＳＦがパターニングされる。パターニングにより上記の各薄膜が除去された領域が、最終的に分離絶縁層ＳＩが形成される領域である。
【００６４】
図１４を参照して、図１３の工程にて形成されたシリコン酸化膜ＳＩＦ、多結晶シリコン膜ＰＳＦおよびシリコン窒化膜ＮＳＦのパターンをハードマスクとして、シリコン基板ＳＵＢの内部の一部を異方性エッチングにより除去し、溝ＴＲを形成する。
【００６５】
図１５を参照して、図１４の工程にて形成された溝ＴＲをさらに異方性エッチングすることにより、溝ＴＲより深い領域に深溝ＤＴＲが形成される。深溝ＤＴＲは溝ＴＲと連続するように形成される。その後、たとえばＩＳＳＧ（In Situ Steam Generation）など従来公知の方法により、溝ＴＲの内壁面、深溝ＤＴＲの内壁面および底面の酸化がなされ、シリコン酸化膜ＳＩ１が形成される。シリコン酸化膜ＳＩ１を溝ＴＲの内壁面などに形成すれば、溝ＴＲ（深溝ＤＴＲ）とシリコン基板ＳＵＢとの界面準位密度を減らし、シリコン基板ＳＵＢと溝ＴＲ（深溝ＤＴＲ）との間を流れる暗電流の発生を抑制することができる。
【００６６】
図１６を参照して、たとえばシリコン酸化膜ＳＩ２により、溝ＴＲ、ＤＴＲの内部が充填される。当該シリコン酸化膜ＳＩ２は、たとえばＣＶＤ法により形成される。このとき、ＣＶＤ法に用いるガスの流量比や分圧を調整することにより、充填されるシリコン酸化膜ＳＩ２の内部に空隙としてのエアギャップＡＧを形成することができる。エアギャップＡＧの（図１６の左右方向の）幅は、たとえば０．０１μｍ以上０．１μｍ以下とすることが好ましい。
【００６７】
図１７を参照して、図１６の溝ＴＲ、ＤＴＲの内部をシリコン酸化膜ＳＩ２で充填する際に半導体基板ＳＵＢの最上面ＳＦ上に同時に堆積されたシリコン酸化膜ＳＩ２が、たとえばＣＭＰ（Chemical Mechanical Polishing）により除去される。以上の工程により、シリコン酸化膜ＳＩ１、ＳＩ２からなる、エアギャップＡＧを含む分離絶縁層ＳＩが形成される。
【００６８】
以上に述べた本実施の形態は、ＢＳＩ（Backside illumination）技術を採用したＣＭＯＳイメージセンサの半導体基板ＳＵＢの裏面（たとえば図５の半導体基板ＳＵＢの最下面）に形成されるピクセルアレイに対しても用いることができる。
【００６９】
（実施の形態２）
本実施の形態は、実施の形態１と比較して、電気的分離層の構成において異なっている。以下、図１８〜図２０を参照して、本実施の形態に係るピクセルアレイについて説明する。
【００７０】
図１８〜図２０を参照して、本実施の形態のピクセルアレイは、図３に示す実施の形態１のピクセルアレイと大筋で同様の構成を備えている。ただし本実施の形態においては、電気的分離層がすべて、実施の形態１における深い分離領域ＤＰＳとしての分離絶縁層ＳＩを形成している。つまりたとえばトランジスタＭ１のソース領域ＳＯ１と、平面視においてこれに最も近い活性領域である、当該トランジスタＭ１に隣接するトランジスタＭ１のドレイン領域ＤＲ１との間の領域にも、深い分離領域ＤＰＳとしての分離絶縁層ＳＩが配置されている。ここでの分離絶縁層ＳＩは、図５〜図７の分離絶縁層ＳＩと同様に、半導体層ＤＰＷに達する深さを有し、エアギャップＡＧの最下部がフォトダイオードの最下部よりも深い。その結果、トランジスタＭ１〜Ｍ４が配置されない領域の全体に、深い分離領域ＤＰＳとしての分離絶縁層ＳＩが配置されている。
【００７１】
たとえば図１８の上下方向に関して隣接する１組のトランジスタＭ１のうち一方のトランジスタＭ１のソース領域ＳＯ１と、他方のトランジスタＭ１のドレイン領域ＤＲ１とに挟まれた領域の幅ａは、図３における同じ領域の幅ａよりも大きいことが好ましい。このようにすれば、当該領域においても、平面視における幅と分離絶縁層ＳＩの深さとのアスペクト比が比較的小さくなる。このため、比較的深いエアギャップＡＧを有する深い分離絶縁層ＳＩを容易に形成することができ、ピクセルアレイの（トランジスタが配置される領域を除く）ほぼ全体に深い分離絶縁層ＳＩを形成することができる。
【００７２】
図１９を参照して、図１８の１組のトランジスタＭ１のうち一方のトランジスタＭ１と、これの上下方向に隣接する他方のトランジスタＭ１との間の領域のように、左右方向に関して、深い分離領域ＤＰＳとしての分離絶縁層ＳＩが連続している。その結果、分離絶縁層ＳＩのエアギャップＡＧは、図１８の複数のトランジスタＭ１の活性領域の間の領域同士を接続するように、図の左右方向に関して（半導体基板ＳＵＢの主表面に沿って）連続するように延在している。なお上記の実施の形態１において、図３の上下方向に延在する深い分離領域ＤＰＳとしての分離絶縁層ＳＩについても、図１９と同様にエアギャップＡＧが半導体基板の主表面ＳＵＢの主表面に沿うように延在する構成であってもよい。
【００７３】
以上のように、本実施の形態においては実施の形態１よりもさらに広い範囲において、深い分離領域ＤＰＳが形成されている。この点において本実施の形態は、実施の形態１と異なる。ただし本実施の形態において、上記以外の点については実施の形態１と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。
【００７４】
次に本実施の形態の作用効果について説明する。
本実施の形態においては、実施の形態１よりもさらに広い範囲において、深い分離領域ＤＰＳが形成されている。本実施の形態においては、たとえば実施の形態１において浅い分離領域ＳＬＳが形成されている領域においても、深い分離領域が形成されている。このため各トランジスタＭ１（フォトダイオード）は、平面視においてその周囲のほぼ全体が、図２０に示す分離絶縁層ＳＩで覆われている。分離絶縁層ＳＩはその最下部が半導体層ＤＰＷの最上面に接しており、エアギャップＡＧの最下部は、フォトダイオードの最下部よりも深い位置に配置される。
【００７５】
このため本実施の形態においては、実施の形態１よりもさらに、深い分離領域ＳＩが画素間クロストークを抑制する効果を高めることができる。また図１９に示すように、本実施の形態においては、エアギャップＡＧが、互いに隣接する１組のトランジスタＭ１の活性領域の間の領域同士を接続するように（すなわち複数のトランジスタＭ１の周囲の領域を繋ぐように）形成される。このため当該分離絶縁層ＳＩが光学的クロストークを抑制する効果をさらに高めることができる。
【００７６】
本発明の実施の形態２は、以上に述べた各点についてのみ、本発明の実施の形態１と異なる。すなわち、本発明の実施の形態２について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態１に順ずる。
【実施例１】
【００７７】
次に、本実施の形態１および実施の形態２におけるＣＭＯＳイメージセンサが画素間クロストークを抑制する効果についてのシミュレーションについて説明する。まず図２１〜図２２を用いて、当該シミュレーション方法について説明する。
【００７８】
図２１を参照して、まずプロセスシミュレーションがなされる。具体的には、たとえば本実施の形態におけるＣＭＯＳイメージセンサや、比較例のＣＭＯＳイメージセンサを構成する各単位画素の構造をシミュレーションする。各単位画素の構造とは、たとえば単位画素のカラーフィルタ、トランジスタ、フォトダイオードを構成する各部分の材質および形状、ならびに半導体基板および各不純物領域中の不純物濃度分布などである。これらの情報が計算機に入力されることにより、単位画素の構造を数値化する計算がなされる。
【００７９】
次に光学シミュレーションがなされる。具体的には、各単位画素を構成するフォトダイオード（周囲の分離絶縁層や半導体層も含む）に着目し、当該フォトダイオードに入射する光の量に応じて、光電変換により発生する電子の濃度分布（光生成電子濃度分布）が計算される。
【００８０】
最後にデバイスシミュレーションがなされる。具体的には、まずカラーフィルタや分離領域（分離絶縁層ＳＩなど）を含む各単位画素が動作するときの印加電圧の時間依存性が入力される。次に光学シミュレーションにより算出された光生成電子濃度分布を初期値（時刻ｔ＝０）として、フォトダイオードの光電変換により発生する電子が拡散やドリフトによって、上記の各単位画素のフォトダイオードに蓄積される動きの時間変化が計算される。そして時間が経っても当該電子のフォトダイオードへの蓄積状態に大きな変化が見られなくなったところで（すなわち定常状態となったところで）計算が終了される。
【００８１】
図２２を参照して、各単位画素の（フォトダイオードの）分光感度を計算する際には、まず、当該単位画素（フォトダイオード）に特定の波長の光が入射された状態が計算機に入力される。次に、理論的に発生する電子の総数Ａが算出される。電子の総数Ａとは具体的には、上記の光学シミュレーションにおいて計算される、（フォトダイオードおよび、フォトダイオードの周囲の分離絶縁層ＳＩ、半導体層ＤＰＷなどを含む）画素の内部に入射する各波長の光の量（各波長の光のエネルギ）から、光電変換により、理論的に発生する電子の総数である。次に収集された電子の総数Ｂが算出される。電子の総数Ｂとは具体的には、上記のデバイスシミュレーションにより求められる、上記の画素の内部に入射する各波長の光の量から、光電変換により発生した電子のうち、拡散やドリフトによりフォトダイオード内部に収集される電子のである。その後、分光感度に相当する量子効率Ｂ／Ａが算出される。
【００８２】
以上のシミュレーション手順による算出結果を、図２３〜図２５のグラフに示す。図２３〜図２５における横軸は、それぞれ赤、緑、青のカラーフィルタを有するフォトダイオードに入射する光の波長を示しており、縦軸は各波長の光から発生する電子がフォトダイオード内に蓄積される割合としての分光感度を示している。図２３〜図２５の縦軸の分光感度は、いずれもたとえば実際のＢ／Ａの数値の表示や、Ｂ／Ａの対数表示など、任意のスケールで表示することができる。しかし図２３〜図２５の間では分光感度の表示方法は全て同じとしており、グラフ中の最大値や最小値も全て同じとしている。このようにすることにより、図２３〜図２５の間での分光感度の比較を容易としている。
【００８３】
図２３〜図２５に実線で示すデータＲ０、Ｇ０、Ｂ０はそれぞれ、たとえば図１１の比較例、すなわち絶縁層ＳＳＰとｐ+型領域ＳＰとが積層された浅い分離領域ＳＬＳのみにより各トランジスタＭ１〜Ｍ４が平面的に囲まれたピクセルアレイのシミュレーション結果である。図２３〜図２５に鎖線で示すデータＲ１、Ｇ１、Ｂ１はそれぞれ、たとえば図３の本実施の形態１に示す、一部の電気的分離層が（図５〜図７に示す）深い分離領域ＤＰＳであり、一部の電気的分離層が（図８に示す）浅い分離領域ＳＬＳであるピクセルアレイのシミュレーション結果である。図２３〜図２５に点線で示すデータＲ２、Ｇ２、Ｂ２はそれぞれ、たとえば図１８の本実施の形態２に示す、全体の電気的分離層が（図５〜図７、図２０に示す）深い分離領域ＤＰＳであるピクセルアレイのシミュレーション結果である。
【００８４】
また図２３におけるデータＲ３は、実施の形態１の図３の深い分離領域ＤＰＳとして、たとえば図９に示す、エアギャップＡＧの最下部がフォトダイオードの最下部よりも浅い分離絶縁層ＳＩが形成されたピクセルアレイの、赤いフォトダイオードＰＤＲのシミュレーション結果である。
【００８５】
図２３〜図２５を参照して、たとえば赤い光は波長が６００ｎｍ以上６５０ｎｍ以下の範囲であるため、図２３の（赤いカラーフィルタを有するフォトダイオードの）グラフにおいてはＲ０、Ｒ１、Ｒ２のいずれも当該波長範囲の分光感度が他の波長領域の分光感度よりも高くなっている。同様に、図２４の（緑のカラーフィルタを有するフォトダイオードの）グラフにおいてはＧ０、Ｇ１、Ｇ２のいずれも、緑の光が有する５００ｎｍ以上５８０ｎｍ以下の波長範囲において、他の領域よりも分光感度が高くなっている。図２５の（青いカラーフィルタを有するフォトダイオードの）グラフにおいてはＢ０、Ｂ１、Ｂ２のいずれも、青の光が有する４００ｎｍ以上４８０ｎｍ以下の波長範囲において、他の領域よりも分光感度が高くなっている。
【００８６】
また図２３における赤い光によるピークの分光感度は、Ｒ０が最も低く、Ｒ３がこれに次ぎ、Ｒ２が最も高くなっている。比較例の構成においては赤いフォトダイオードＰＤＲ（図１１）が浅い分離領域のみに囲まれる。このため赤のフォトダイオードに入射した光の変換した電子が、電気的クロストークにより赤のフォトダイオードの外部に拡散またはドリフトする割合が多くなり、結果的に赤い光の変換した電子が赤のフォトダイオードに蓄積される割合が低くなる。したがってＲ０はＲ１、Ｒ２、Ｒ３に比べて赤い光によるピークの分光感度が低い。
【００８７】
実施の形態１においては赤いフォトダイオードＰＤＲ（図３）の一部が浅い分離領域に囲まれ、一部は深い分離領域に囲まれる。このため、実施の形態１は比較例に比べて電気的クロストークが抑制され、赤い光によるピークの分光感度が高くなる。ただし実施の形態１の深い分離領域ＤＰＳにおけるエアギャップＡＧがより深いＲ１の方が、エアギャップＡＧが浅いＲ３よりも、赤い光によるピークの分光感度が高くなる。これはエアギャップＡＧが光学的クロストークを抑制する効果を高めるためである。
【００８８】
またエアギャップＡＧの最下部が浅い実施の形態２においては赤いフォトダイオードＰＤＲ（図１８）のほぼ全体が深い分離領域に囲まれる。このため実施の形態２においては実施の形態１よりもさらに電気的クロストークおよび光学的クロストークが抑制され、赤い光によるピークの分光感度がさらに高くなる。
【００８９】
一方、たとえば図２３における赤い光よりも短い波長の領域（たとえば５８０ｎｍ以下）においては、Ｒ０が最も分光感度が高くなっており、Ｒ１がこれに次ぎ、Ｒ２が最も低くなっている。これは比較例においては光学的クロストークにより、たとえば緑のカラーフィルタを透過した光が、本実施の形態よりも高い割合で赤いフォトダイオードに入射されるためである。これに対し本実施の形態においては当該光学的クロストークが抑制される結果、赤いフォトダイオードにはたとえば緑のカラーフィルタを通った光の進入する割合が少なくなる。したがって本実施の形態においては比較例に比べて、赤い光以外の波長領域における分光感度が低くなる。この結果は、実施の形態１よりも実施の形態２においてさらに顕著になる。
【００９０】
以上は図２３における赤いフォトダイオードのみについての考察結果を記しているが、図２４および図２５の、緑および青のフォトダイオードについても同様の結果を示している。
【００９１】
また図２３の赤いフォトダイオードの分光感度のピークが、図２４および図２５の緑および青のフォトダイオードの分光感度のピークに比べ、特に上記比較例において低くなっている。これは赤い光は緑や青の光に比べて波長が長く、光学的クロストークを起こして隣接するフォトダイオードの方へ進入しやすいためである。
【００９２】
今回開示された各実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００９３】
本発明は、ＣＭＯＳイメージセンサを有する半導体装置に、特に有利に適用されうる。
【符号の説明】
【００９４】
ＡＡ２，ＡＡ３，ＡＡ４，ＡＡ３４ 活性領域、ＡＧ エアギャップ、ＣＨＰ 半導体チップ、ＤＰＳ 深い分離領域、ＤＰＷ 半導体層、ＤＴＲ 深溝、ＦＤ フローティング拡散領域、ＤＲ１，ＤＲ２，ＤＲ３，ＤＲ４ ドレイン領域、ＧＥ１，ＧＥ２，ＧＥ３，ＧＥ４ ゲート電極、ＧＩ ゲート絶縁膜、Ｍ１ 転送トランジスタ、Ｍ２ リセットトランジスタ、Ｍ３ 選択トランジスタ、Ｍ４ 増幅トランジスタ、ＮＳＦ シリコン窒化膜、Ｐ１ 接続点、ＰＤ，ＰＤＢ，ＰＤＧ，ＰＤＲ フォトダイオード、ＰＰＲ 高濃度不純物領域、ＰＳＦ 多結晶シリコン膜、ＳＩ 分離絶縁層、ＳＩ１，ＳＩ２，ＳＩＦ シリコン酸化膜、ＳＬＳ 浅い分離領域、ＳＯ１，ＳＯ２，ＳＯ３，ＳＯ４ ソース領域、ＳＰ ｐ+型領域、ＳＰＲ 不純物領域、ＳＳＰ 絶縁層、ＳＵＢ 半導体基板、ＴＲ 溝、ＷＬ ウェル領域。
【技術分野】
【０００１】
本発明は半導体装置に関し、より特定的には、固体撮像素子を備える半導体装置に関する。
【背景技術】
【０００２】
ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサは、単位画素ごとにマイクロレンズと、赤、緑、青のいずれかのカラーフィルタと、フォトダイオードなどの光電変換素子とを備える。カラーフィルタの色に応じて、各単位画素のカラーフィルタを透過して光電変換素子に到達する光の波長が決定する。単位画素のカラーフィルタを透過して光電変換素子に入力した光は、電気信号に変換され、単位画素の内部で当該電気信号が検出される。カラーフィルタの色が異なる複数の単位画素が半導体基板上に互いに間隔をおいて配置されたイメージセンサは、たとえば特開２００６−２７９０４８号公報（特許文献１）に開示されている。
【０００３】
イメージセンサにおいて、赤のカラーフィルタを透過する光は、波長が長く、たとえばシリコンからなる積層構造の内部を浸透する深さが大きい。このため当該光は、たとえばシリコンからなる半導体基板の、より深い（底面に近い）領域まで進入する。光電変換素子に到達した赤い光が光電変換して発生する電子の一部は、拡散やドリフトによって当該赤いフィルタを有する単位画素に収集される。しかし赤い光が光電変換して発生する電子の一部は、拡散やドリフトによって隣接するたとえば緑のカラーフィルタを有する単位画素に誤って収集される可能性がある。このような現象を電気的クロストークという。あるいは赤いカラーフィルタを透過した光線がそのまま隣接する緑のカラーフィルタを有する単位画素のほうへ誤って進入する可能性がある。このような現象を光学的クロストークという。電気的クロストークと光学的クロストークとを合わせて画素間クロストークという。画素間クロストークは、ＣＭＯＳイメージセンサの色調不良や画質劣化の原因となる。
【０００４】
特開２００６−２７９０４８号公報のイメージセンサは、特に波長が長い赤のカラーフィルタの画素の下に配置される上部基板領域が、隣接する緑のカラーフィルタの画素と電気的に分離され、かつ赤の画素よりも平面的に外側まで延びる構成である。赤のカラーフィルタを透過した光により発生し、上部基板領域に達した電荷は、たとえ赤の画素の外部に流入したとしても、緑の画素に進入せず赤の画素に収集される。このため電気的クロストークが抑制される。
【０００５】
しかし上記の構成を用いても画素間クロストーク、特に光学的クロストークが発生する可能性が残っている。そこでたとえば特開２００７−２２７７６１号公報（特許文献２）や特開２００８−１０５４４号公報（特許文献３）には、内部にエアギャップと呼ばれる空隙が形成された分離絶縁膜により、隣接する単位画素同士が電気的に絶縁された構成を有するイメージセンサ（固体撮像素子）が開示されている。またたとえば特開２００９−２６７２０８号公報（特許文献４）には、隣接するセル間の分離絶縁膜中にエアギャップが形成されたフラッシュメモリが開示されている。さらに特開２００２−２０３８９６号公報（特許文献５）には、エアギャップを有する浅いトレンチの構造体の製造方法が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−２７９０４８号公報
【特許文献２】特開２００７−２２７７６１号公報
【特許文献３】特開２００８−１０５４４号公報
【特許文献４】特開２００９−２６７２０８号公報
【特許文献５】特開２００２−２０３８９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、特開２００７−２２７７６１号公報および特開２００８−１０５４４号公報に開示される固体撮像素子は、いずれもエアギャップの最下部（最も底部に近い部分）がフォトダイオードの最下部よりも上側に配置されている。このためフォトダイオードの下部においては、平面視における周囲にエアギャップが配置されない。したがって特にフォトダイオードの下部において、エアギャップが光学的クロストークを抑制する機能が不十分となる可能性がある。また特開２００９−２６７２０８号公報に開示されるエアギャップも、その最下部は素子分離溝の最下部に比べて非常に上側（浅い部分）に形成されている。このため特開２００９−２６７２０８号公報のエアギャップも、上記の特開２００７−２２７７６１号公報および特開２００８−１０５４４号公報に開示されるエアギャップと同様の問題を有している。上記の問題は、特開２００２−２０３８９６号公報に開示される製造方法を用いても解決することは困難である。
【０００８】
本発明は、上記の問題に鑑みなされたものである。その目的は、より確実に画素間クロストークを抑制することが可能な、固体撮像素子を備える半導体装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明の一実施例による半導体装置は以下の構成を備えている。
上記半導体装置は、主表面を有する半導体基板と、半導体基板の主表面上に配置された第１導電型の不純物層と、第１導電型の不純物層上に、第１導電型の不純物領域と第２導電型の不純物領域とが互いに接合する構成を含む光電変換素子と、光電変換素子を含む単位画素を構成し、光電変換素子と電気的に接続されるトランジスタとを備えている。平面視において光電変換素子の外周部の少なくとも一部には、内部に空隙が含まれ、光電変換素子と光電変換素子に隣接する光電変換素子とを互いに電気的に絶縁する分離絶縁層が配置されている。上記分離絶縁層は、第１導電型の不純物層の最上面に接する。
【発明の効果】
【００１０】
本発明においては、光電変換素子の外周部に配置され、第１導電型の不純物層の最上面に達する分離絶縁層により、隣接する光電変換素子間の電気的クロストークが抑制される。また当該分離絶縁層の内部に形成される空隙により、隣接する光電変換素子間の光学的クロストークが抑制される。
【図面の簡単な説明】
【００１１】
【図１】本実施の形態１に係る半導体装置であって、ＣＭＯＳイメージセンサを含むシステム・チップを示す概略平面図である。
【図２】ＣＭＯＳイメージセンサを構成する単位画素の等価回路図である。
【図３】本実施の形態１に係るピクセルアレイにおける複数の単位画素の配置を示す概略平面図である。
【図４】図３に示される各種トランジスタの拡大図である。
【図５】図３のＶ−Ｖ線に沿う部分における概略断面図である。
【図６】図３のＶＩ−ＶＩ線に沿う部分における概略断面図である。
【図７】図３のＶＩＩ−ＶＩＩ線に沿う部分における概略断面図である。
【図８】図３のＶＩＩＩ−ＶＩＩＩ線に沿う部分における概略断面図である。
【図９】本実施の形態１における、図８の浅い分離領域の変形例を示す概略断面図である。
【図１０】本発明の形態１の比較例の、ピクセルアレイにおける複数の単位画素の配置を示す概略平面図である。
【図１１】図１０のＸＩ−ＸＩ線に沿う部分における概略断面図である。
【図１２】エアギャップを備えた、ＳＴＩとしての深い分離絶縁層の製造方法の第１工程を示す概略断面図である。
【図１３】エアギャップを備えた、ＳＴＩとしての深い分離絶縁層の製造方法の第２工程を示す概略断面図である。
【図１４】エアギャップを備えた、ＳＴＩとしての深い分離絶縁層の製造方法の第３工程を示す概略断面図である。
【図１５】エアギャップを備えた、ＳＴＩとしての深い分離絶縁層の製造方法の第４工程を示す概略断面図である。
【図１６】エアギャップを備えた、ＳＴＩとしての深い分離絶縁層の製造方法の第５工程を示す概略断面図である。
【図１７】エアギャップを備えた、ＳＴＩとしての深い分離絶縁層の製造方法の第６工程を示す概略断面図である。
【図１８】本実施の形態２に係るピクセルアレイにおける複数の単位画素の配置を示す概略平面図である。
【図１９】図１８のＸＩＸ−ＸＩＸ線に沿う部分における概略断面図である。
【図２０】図１８のＸＸ−ＸＸ線に沿う部分における概略断面図である。
【図２１】本発明の実施の形態１のＣＭＯＳイメージセンサの、分光特性のシミュレーション手順を示すフローチャートである。
【図２２】本発明の実施の形態１のＣＭＯＳイメージセンサを構成する単位画素の、分光感度の波長依存性を計算する手順を示すフローチャートである。
【図２３】赤いカラーフィルタを有するフォトダイオードを有する単位画素における、分光感度の波長依存性のシミュレーション結果を示す図である。
【図２４】緑のカラーフィルタを有するフォトダイオードを有する単位画素における、分光感度の波長依存性のシミュレーション結果を示す図である。
【図２５】青いカラーフィルタを有するフォトダイオードを有する単位画素における、分光感度の波長依存性のシミュレーション結果を示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
まず、本実施の形態としてチップとしての半導体装置について説明する。
【００１３】
図１を参照して、半導体ウェハをダイシングすることにより形成される半導体チップＣＨＰは、たとえば矩形の平面形状を有している。半導体チップＣＨＰの主表面上には、ＣＭＯＳイメージセンサが形成されるピクセルアレイが配置されている。ＣＭＯＳイメージセンサは、受けた光を電子に変換し、発生した電子の数に応じて電圧として出力する装置である。ピクセルアレイの周囲には、Ｉ／Ｏ制御回路、水平スキャナ、垂直スキャナと制御ロジック、ＣＤＳ回路付きＡＤ変換器、画像処理部、カメラ信号処理部およびタイミングパルス発生器の各ブロックが配置されている。
【００１４】
Ｉ／Ｏ制御回路は、チップＣＨＰの外部に接続される機器（回路）との入出力信号を制御する回路である。水平スキャナおよび垂直スキャナは、ピクセルアレイにおいて複数配置されるＣＭＯＳイメージセンサの単位画素を選択し、当該単位画素における受光の有無を検出する。このための動作は、垂直スキャナの制御ロジックにより制御される。
【００１５】
ＡＤ変換器は、単位画素から発生する、アナログ信号としての電圧信号をデジタル信号に変換する。ＡＤ変換器に付属するＣＤＳ回路は、同一の単位画素に対して２回電気信号を検出し、２回のそれぞれの検出結果の差分としてのノイズをキャンセルする。ＣＤＳ回路は、相関二重サンプリング法に基づくもので、Correlated Double Samplingの略であり、アンプ雑音とリセット雑音とを除去するための回路である。画像処理部は、発生した電圧信号を処理することにより得られる画像を補正、加工する。カメラ信号処理部は、カメラの動作を表わす信号を処理する。タイミングパルス発生器は、チップＣＨＰの各ブロックが同期を取るための信号であるタイミングパルスを発生する。
【００１６】
次に、単位画素の構成および動作原理について、図２を用いて説明する。
図２を参照して、ＣＭＯＳイメージセンサを構成する各単位画素は、フォトダイオードＰＤ（光電変換素子）と転送トランジスタＭ１、リセットトランジスタＭ２、選択トランジスタＭ３、増幅トランジスタＭ４を含み、これらの各トランジスタＭ１〜Ｍ４が互いに電気的に接続された構成である。トランジスタＭ１〜Ｍ４のそれぞれはたとえばＭＯＳ（Metal Oxide Semiconductor）トランジスタであり、トランジスタＭ１のソース領域ＳＯ１はフォトダイオードＰＤに、ゲート電極ＧＥ１は読み出し線に接続される。トランジスタＭ２のソース領域ＳＯ２はトランジスタＭ１のドレイン領域ＤＲ１に、ゲート電極ＧＥ２は行リセット線にそれぞれ接続される。トランジスタＭ３のソース領域ＳＯ３は列信号線に、ゲート電極ＧＥ３は行選択線にそれぞれ接続される。トランジスタＭ４のソース領域ＳＯ４はトランジスタＭ３のドレイン領域ＤＲ３に、ゲート電極ＧＥ４はドレイン領域ＤＲ１およびソース領域ＳＯ２にそれぞれ接続される。
【００１７】
フォトダイオードＰＤは外部から受けた光を吸収して、光電変換により当該光の量に応じた量の電子を発生し、その電子を内部に蓄えることにより電気信号（電圧）として出力する。当該電気信号は、読み出し線からの信号によりオン状態となった転送トランジスタＭ１により転送され、接続点Ｐ１に達する。接続点Ｐ１ではフォトダイオードＰＤで発生した電荷が蓄積される。接続点Ｐ１の電荷による電圧信号は、増幅トランジスタＭ４のゲート電極ＧＥ４を制御する。
【００１８】
増幅トランジスタＭ４に入力された、フォトダイオードＰＤからの電圧信号（接続点Ｐ１の電荷量）に応じた大きさの電圧が、増幅トランジスタＭ４と（ソース領域ＳＯ４およびドレイン領域ＤＲ３により）接続された選択トランジスタＭ３から列信号線に出力される。すなわち、行選択線からの電気信号により選択トランジスタＭ３がオン状態となったときに、列信号線は当該単位画素における電圧の大きさを読み出す。基本的に、行選択線に接続された１列分の複数の単位画素が同時に選択される。
【００１９】
リセットトランジスタＭ２は、行リセット線に電圧印加してオン状態とすることにより、転送トランジスタＭ１のドレイン（接続点Ｐ１）に蓄積された電荷を周期的にリセットする。このリセットにより、転送トランジスタＭ１に蓄積される電荷がなくなり、単位画素が初期化される。このときドレイン領域ＤＲ２やドレイン領域ＤＲ４には、一定の電圧が印加される。
【００２０】
次に図３〜図８を用いて、本実施の形態における、ピクセルアレイに配置される各単位画素の構成について説明する。
【００２１】
図３を参照して、図２のトランジスタＭ１〜Ｍ４は、それぞれが半導体チップＣＨＰ（後述する半導体基板）の主表面上に、平面視において互いに間隔をおいてマトリックス状に複数配置されている。基本的にトランジスタＭ１〜Ｍ４のすべてが揃うことにより１つの単位画素を構成する。しかし図３に示すようにトランジスタＭ２，Ｍ３，Ｍ４は、たとえば隣接する２つのトランジスタＭ１に共有されるように配置されてもよい。
【００２２】
トランジスタＭ１についてはフォトダイオードＰＤＲ、ＰＤＧ、ＰＤＢを有するものが交互に配置されている。フォトダイオードＰＤＲは赤いカラーフィルタを有する光電変換素子である。すなわちフォトダイオードＰＤＲが受ける光は赤いカラーフィルタを透過した赤い光である。同様に、フォトダイオードＰＤＧは緑色の、フォトダイオードＰＤＢは青いカラーフィルタを有しており、それぞれ緑色または青色の光を受けることができる光電変換素子である。
【００２３】
ここでフォトダイオードＰＤＲおよびフォトダイオードＰＤＢは、いずれも（図の上下方向および左右方向に関して）フォトダイオードＰＤＧと隣接するように配置されることが好ましい。より具体的には、たとえば図３においてフォトダイオードが左右方向に並ぶ最上列には、左側のフォトダイオードＰＤＲの右側に隣接するようにフォトダイオードＰＤＧが、フォトダイオードＰＤＧの右側に隣接するようにフォトダイオードＰＤＲが配置される。また図３のフォトダイオードが左右方向に並ぶ上から２番目の列には、左側のフォトダイオードＰＤＧの右側に隣接するようにフォトダイオードＰＤＢが、フォトダイオードＰＤＢの右側に隣接するようにフォトダイオードＰＤＧが配置される。また図３の上下方向に３列並ぶフォトダイオードのうち左側の列には、フォトダイオードＰＤＲとフォトダイオードＰＤＧとが交互に配置される。図３の上下方向に３列並ぶフォトダイオードのうち中央の列には、フォトダイオードＰＤＧとフォトダイオードＰＤＢとが交互に配置される。
【００２４】
図３および図４を参照して、ソース領域ＳＯ１は、フォトダイオードＰＤを含んだ、転送トランジスタＭ１（第１のトランジスタ）の活性領域（第１の活性領域）の一部（第１の不純物領域）である。ドレイン領域ＤＲ１は、フローティング拡散領域ＦＤ（不純物拡散層としての第２の不純物領域）として形成されている、転送トランジスタＭ１の活性領域（第１の活性領域）の一部である。すなわち転送トランジスタＭ１は、フォトダイオードＰＤ（ソース領域ＳＯ１）およびフローティング拡散領域ＦＤ（ドレイン領域ＤＲ１）を含む第１の活性領域に形成されている。
【００２５】
一般に、フォトダイオードＰＤを含むソース領域ＳＯ１はフローティング拡散領域ＤＲ１を含むドレイン領域ＤＲ１よりも平面視において大きい面積を有する。このためソース領域ＳＯ１とドレイン領域ＤＲ１とに挟まれるチャネル領域は概ね台形状となっている。
【００２６】
フローティング拡散領域ＦＤは寄生キャパシタンスを持っている。このため、ドレイン領域ＤＲ１（図２の接続点Ｐ１）にフォトダイオードＰＤから発生した電荷が伝送されれば、ドレイン領域ＤＲ１（接続点Ｐ１）はこの電荷を受けて蓄積する。
【００２７】
転送トランジスタＭ１は、図の左右方向に延在するゲート電極ＧＥ１に交差する方向（図の上下方向）に活性領域が延在している。転送トランジスタＭ１の活性領域にソース領域ＳＯ１およびドレイン領域ＤＲ１が形成される。すなわちゲート電極ＧＥ１を中央として、その両側にソース領域ＳＯ１およびドレイン領域ＤＲ１が配置される。
【００２８】
活性領域ＡＡ２、ＡＡ３、ＡＡ４（第２の活性領域）が、ゲート電極ＧＥ２、ＧＥ３、ＧＥ４が延在する左右方向に交差する上下方向に延在している。活性領域ＡＡ２、ＡＡ３、ＡＡ４は各トランジスタＭ２〜Ｍ４（第２のトランジスタ）のソース領域およびドレイン領域を含む領域である。すなわち上記第２の活性領域にトランジスタＭ２〜Ｍ４が形成される。ただしトランジスタＭ３のドレイン領域ＤＲ３とトランジスタＭ４のソース領域ＳＯ４とは互いに接続されるため、共通の活性領域ＡＡ３４として図示される。
【００２９】
なお図３の平面図においては、たとえば図２の等価回路に示すような、各単位画素のトランジスタＭ１〜Ｍ４間を接続する配線については図示が省略されている。
【００３０】
平面視における各トランジスタＭ１〜Ｍ４の間には、これらのトランジスタを電気的に分離する電気的分離層が形成されている。このため、図３において図示されない、各単位画素のトランジスタＭ１〜Ｍ４間を接続する配線以外の領域においては、異なるトランジスタ間は互いに電気的に絶縁されている。
【００３１】
電気的分離層には、浅い分離領域ＳＬＳと深い分離領域ＤＰＳとが存在する。図３においては、電気的分離層のうち、隣接するトランジスタＭ１を図３の上下方向に直線状に結ぶ領域においては浅い分離領域ＳＬＳが配置されており、それ以外の領域には、図３の上下方向に直線状に結ぶように、深い分離領域ＤＰＳが配置されている。
【００３２】
あるトランジスタＭ１の活性領域から見て、最も近い（他のトランジスタの）活性領域は、図３における当該トランジスタＭ１の上下方向に隣接する他のトランジスタＭ１の活性領域である。すなわちたとえば図３において最も左かつ最も上に配置されるフォトダイオードＰＤＲを含むトランジスタＭ１の活性領域に最も近い活性領域は、当該トランジスタＭ１の下側に隣接するトランジスタＭ１である。上記１組の（隣接する単位画素のそれぞれの）トランジスタＭ１の活性領域の最短距離は、上側のトランジスタＭ１のソース領域ＳＯ１と下側のトランジスタＭ１のドレイン領域ＤＲ１との最短距離ａである。このａの値は、たとえば図３において最も左かつ最も上に配置されるフォトダイオードＰＤＲを含むトランジスタＭ１の活性領域と、たとえば当該トランジスタＭ１の右側に隣接する（当該トランジスタＭ１と同じ単位画素の）Ｍ１以外のトランジスタＭ３，Ｍ４の活性領域との最短距離ｂよりも小さい（逆に言えば、最短距離ｂは最短距離ａよりも大きい）。同様に、たとえば図３において最も左かつ最も上に配置されるフォトダイオードＰＤＲを含むトランジスタＭ１の活性領域と、たとえば当該トランジスタＭ１の左側に隣接するトランジスタＭ２の活性領域との最短距離についても、上記の最短距離ｂと同様に、最短距離ａより大きい。
【００３３】
本実施の形態においては、あるトランジスタＭ１の活性領域と、平面視においてそれに最も近い、最短距離がａであるトランジスタＭ１の活性領域とに挟まれた領域には、電気的分離層が浅い分離領域ＳＬＳとして形成されている。それに対して、あるトランジスタＭ１の活性領域と、当該活性領域との最短距離がｂである（トランジスタＭ１に隣接する）トランジスタＭ３などの活性領域とに挟まれた領域には、電気的分離層が深い分離領域ＤＰＳとして形成されている。同様に、あるトランジスタＭ１の活性領域と、当該活性領域に隣接するトランジスタＭ２の活性領域とに挟まれた領域についても、電気的分離層が深い分離領域ＤＰＳとして形成されている。
【００３４】
より具体的には、浅い分離領域ＳＬＳは、隣接する１組のトランジスタＭ１に挟まれた領域（特に１組のトランジスタＭ１のうち一方のトランジスタＭ１のフォトダイオードＳＯ１と、平面視においてこれに最も近い他方のトランジスタＭ１のドレイン領域ＤＲ１とに挟まれた領域）に配置されている。より詳しくは浅い分離領域ＳＬＳは、平面視においてトランジスタＭ１〜Ｍ４が配置されない領域のうち、特に図３の一方のトランジスタＭ１の活性領域と、これに（図の上下方向において）隣接する他方のトランジスタＭ１の活性領域との間の領域に形成される。
【００３５】
深い分離領域ＤＰＳは、平面視においてトランジスタＭ１〜Ｍ４が配置されない（複数のトランジスタに挟まれた）領域のうち、浅い分離領域ＳＬＳが形成される領域以外の領域に形成される。言い換えれば深い分離領域ＤＰＳは、トランジスタＭ１〜Ｍ４が配置されない領域のうち、特に図３のトランジスタＭ１の活性領域と、平面視においてこれに（図の左右方向において）隣接するトランジスタＭ２〜Ｍ４の活性領域との間の領域に形成される。
このことについて、図５〜図８の断面図を参照しながら、より詳細に説明する。
【００３６】
図５〜図８を参照して、当該半導体チップＣＨＰを構成する素子は、半導体基板ＳＵＢの主表面上に形成されている。半導体基板ＳＵＢはたとえばシリコンの単結晶からなる。半導体基板ＳＵＢの導電型はｎ型でもｐ型でもよいが、ここではｎ-型の半導体基板ＳＵＢを用いた例を示している。
【００３７】
半導体基板ＳＵＢの主表面上には、たとえばｐ-型の半導体層ＤＰＷ（第１導電型の不純物層）が配置されている。半導体層ＤＰＷの上側の主表面上には、単位画素ごとにたとえばｐ-型のウェル領域ＷＬが配置されている。より具体的には半導体層ＤＰＷは、ウェル領域ＷＬよりも深く（図の下側まで）形成されたウェル領域の一部である。ウェル領域ＷＬはその最下部が半導体層ＤＰＷの最上面に接するように形成されている。このため半導体層ＤＰＷは、各単位画素のフォトダイオードの内部にて光電変換により発生した電子が、基板ＳＵＢの方へ（図５〜図８の下方へ）移動することを抑制するためのポテンシャルバリアを形成するものである。ポテンシャルバリアとしての半導体層ＤＰＷにより、各単位画素が電子を発生する感度を向上することができる。
【００３８】
ウェル領域ＷＬの内部に、互いに間隔をおいて複数のフォトダイオードＰＤＲ、ＰＤＧ、ＰＤＢ（光電変換素子）が形成されている。フォトダイオードＰＤＲ、ＰＤＧ、ＰＤＢをソース領域ＳＯ１とし、フローティング拡散領域ＦＤ（図４参照）をドレイン領域ＤＲ１とする転送トランジスタＭ１が形成されている。フォトダイオードＰＤＲ、ＰＤＧ、ＰＤＢのそれぞれは、たとえばｎ+型の不純物領域（第２導電型の不純物領域）の上にｐ++型の高濃度不純物領域ＰＰＲ（第１導電型の不純物領域）が接合された構成を有する。ｎ+型の不純物領域と高濃度不純物領域ＰＰＲとの接合部が光を受ければ、光を受けた量に応じて光電変換を起こし、当該接合部の近傍に電子などの電荷を発生する。
【００３９】
フォトダイオードにおけるｐ++型の高濃度不純物領域ＰＰＲは、図５〜図８の積層構造の最上面近傍で発生した欠陥電子がフォトダイオードのｎ+層に到達することにより、暗電流と呼ばれるノイズ電流が流れることを抑制するために配置される。フォトダイオードにおけるｎ+層は、光電変換により発生する電子を収集、蓄積する。
【００４０】
上記のように、各トランジスタＭ１〜Ｍ４を電気的に分離する電気的分離層には、深い分離領域ＤＰＳと浅い分離領域ＳＬＳとが形成されている。このうち深い分離領域ＤＰＳは内部にエアギャップＡＧ（空隙）が形成された、たとえばシリコン酸化膜からなる分離絶縁層ＳＩが、フォトダイオード（トランジスタ）と同一の層において、深いウェル領域ＤＰＷの最上面に接する深さに達するように形成されたものである。より具体的には、分離絶縁層ＳＩは、半導体基板ＳＵＢの主表面上の積層構造の（ゲート電極ＧＥ１やゲート絶縁膜ＧＩを除く）最上面から、半導体層ＤＰＷの最上面に接する深さに達するように形成されている。なお分離絶縁層ＳＩは、いわゆるＬＯＣＯＳ（Local Oxidation of Silicon）法により形成されてもよいし、いわゆるＳＴＩ（Shallow Trench Isolation）により形成されてもよい。
【００４１】
分離絶縁層ＳＩの側面は、たとえばｐ+型の不純物領域ＳＰＲ（第１導電型の不純物薄膜）で覆われている。不純物領域ＳＰＲは、半導体層ＤＰＷとウェル領域ＷＬとの界面近傍にて発生した欠陥電子がフォトダイオードのｎ+層に到達することにより、暗電流が流れることを抑制するために配置される。
【００４２】
エアギャップＡＧはたとえば空気が分離絶縁層ＳＩの内部を充填した態様をなす。エアギャップＡＧの最下部（すなわちエアギャップＡＧのうち最も半導体基板ＳＵＢに近い部分）は、フォトダイオードの最下部（すなわちフォトダイオードを構成するｎ+型領域ＳＯ１（ＰＤＲ、ＰＤＧ、ＰＤＢ）の最下部）よりも深い位置に配置される。言い換えればエアギャップＡＧの最下部は、フォトダイオード（ｎ+型領域ＳＯ１）の最下部よりも半導体基板ＳＵＢに近い位置（図５〜図７の下側）に配置される。
【００４３】
一方、浅い分離領域ＳＬＳは、特に図７および図８を参照して、たとえばシリコン酸化膜からなる絶縁層ＳＳＰ（素子分離層）とその下部のたとえばｐ+型領域ＳＰとが積層された構成である。浅い分離領域ＳＬＳは、その最下部が、深いウェル領域ＤＰＷの最上面まで届かず、当該最上面よりも浅い領域まで形成されている。すなわち浅い分離領域ＳＬＳは、分離絶縁層ＳＩより浅く、半導体層ＤＰＷと接触しないように形成されている。ｐ+型領域ＳＰと絶縁層ＳＳＰとが積層された浅い分離領域ＳＬＳ（素子分離層）は、隣接するフォトダイオード同士の画素間クロストークを抑制する。
【００４４】
図９を参照して、浅い分離領域ＳＬＳには、図８に示す絶縁層ＳＳＰとｐ+型領域ＳＰとの積層構造の代わりに、分離絶縁層ＳＩが配置されていてもよい。図９は図８と比較して、上記の浅い分離領域ＳＬＳの構成においてのみ異なり、他の構成は図８と同様である。
【００４５】
図９の浅い分離領域ＳＬＳとしての分離絶縁層ＳＩは、図５〜図７の深い分離領域ＤＰＳとしての分離絶縁層ＳＩと比較して、エアギャップＡＧの最下部がフォトダイオードの最下部よりも浅い位置（図９の上側）に配置される点において異なっている。しかし図９の分離絶縁層ＳＩについても、図５〜図７の分離絶縁層ＳＩと同様に、その最下部は深いウェル領域ＤＰＷの最上面に接する深さに達する。
【００４６】
なお後述するように、上記の実施の形態１において、図３の上下方向に延在する深い分離領域ＤＰＳとしての分離絶縁層ＳＩのエアギャップＡＧは、複数のトランジスタＭ１の
複数のトランジスタＭ１の周囲の領域を繋ぐように、図３の上下方向に（半導体基板ＳＵＢの主表面に沿うように）延在する構成であってもよい。
【００４７】
次に、本実施の形態の作用効果について、図１０〜図１１の比較例を参照しながら説明する。
【００４８】
図１０および図１１を参照して、本実施の形態の比較例においては、平面視においてトランジスタＭ１〜Ｍ４が形成されない分離領域のほぼ全体が、たとえば図８に示すような浅い分離領域で形成されている。すなわち当該比較例においては、浅い分離領域は図８に示す絶縁層ＳＳＰとｐ+型領域ＳＰとの積層構造からなる。すなわち当該比較例のピクセルアレイにおける浅い分離領域は、隣接する素子間の電気的な分離を可能とする構成が半導体層ＤＰＷにまで到達していない。
【００４９】
特に図１１を参照して、通常はたとえば緑のカラーフィルタを有するフォトダイオードＰＤＧに入射する光線ａは、緑のフォトダイオードＰＤＧ内にて光電変換により電子に変換される。
【００５０】
ところが、たとえば赤のカラーフィルタを有するフォトダイオードＰＤＲに入射する光線ｂ１およびｃ１は赤い光線となるため、特に波長が長く、シリコン内部をより深く浸透する。赤い光線は、積層構造の底部（図の下側）であるたとえばウェル領域ＷＬの内部において光電変換を起こし、電荷（電子）を発生させる。赤い光線ｂ１の光電変換により発生した電子は、拡散やドリフトによって図１１のｂ２に示す方向に動き、赤いフォトダイオードＰＤＲのｎ+層ＰＤＲに正しく収集、蓄積される。しかし赤い光線ｃ１の光電変換により発生した電子は、拡散やドリフトによって、赤のフォトダイオードと緑のフォトダイオードとの間の浅い分離領域（ｐ+層ＳＰの下側）に回り込むように進入する。その結果、当該電子は図１１のｃ２に示す方向に動く。すなわち、光線ｃ１は赤のカラーフィルタを透過した光であるにもかかわらず、緑のフォトダイオードＰＤＧのｎ+層ＰＤＧに誤って収集され、電気的クロストークが発生する。
【００５１】
あるいは赤いフォトダイオードに入射しようとした光線ｄ１が、図１１の浅い分離領域における絶縁層ＳＳＰを透過して隣りの緑のフォトダイオードＰＤＧのｎ+層ＰＤＧに誤って収集される光学的クロストークが発生する。絶縁層ＳＳＰやｐ+領域ＳＰにはエアギャップＡＧが形成されないため、フォトダイオードを構成するシリコンなどと絶縁層ＳＳＰなどとの、光の屈折率の差が小さい。このためシリコンと絶縁層ＳＳＰとの境界部において、光の全反射が発生しにくい。したがって、特に赤い光など波長の長い光は、絶縁層ＳＳＰを透過して隣接するフォトダイオードの内部に容易に進入する光学的クロストークを起こすことがある。
【００５２】
これらのクロストーク（画素間クロストーク）が発生すると、当該光線によりＣＭＯＳイメージセンサに形成される画像の色調不良が起こり、形成される画質が劣化する可能性がある。
【００５３】
以上のように、絶縁層ＳＳＰなどからなる浅い分離領域ＳＬＳにも画素間クロストークを抑制する効果が存在するものの、その効果が不十分であり、結果として画素間クロストークが発生する可能性がある。
【００５４】
そこで本実施の形態のように、たとえば隣接する（異なる色の）フォトダイオードの間に、半導体層ＤＰＷに達する深い分離領域が配置されることが好ましい。このようにすれば、たとえば赤いフォトダイオードの画素内で光電変換により発生する電子が、深い分離領域の下側を回りこんで、隣接する緑のフォトダイオードの画素内に誤って進入する可能性を抑制することができる。これは深い分離領域ＳＩが半導体層ＤＰＷに接するように形成されるため、ポテンシャルバリアとしての半導体層ＤＰＷにより当該電子の侵入がブロックされるためである。したがって本実施の形態によれば、隣接する（異なる色の）フォトダイオード間での電気的クロストークを抑制することができる。
【００５５】
また本実施の形態のようにエアギャップＡＧの最下部がフォトダイオードの最下部よりも低い位置となるように形成されれば、エアギャップＡＧに進入した光は高い割合で反射される。これはエアギャップＡＧを構成する空気が有する光の屈折率と、半導体積層構造の内部における光の屈折率との差により、エアギャップＡＧにおいて光が全反射する割合が増加するためである。このため、たとえば赤のフォトダイオードに入射した光がエアギャップＡＧを透過して緑のフォトダイオードに誤って進入する可能性を低減することができる。すなわちエアギャップＡＧを深く形成することにより、隣接する（異なる色の）フォトダイオード間での光学的クロストークを抑制する効果がより高められる。
【００５６】
ただし図９に示す、エアギャップＡＧの最下部がフォトダイオードの最下部よりも浅い態様を有する分離絶縁層ＳＩを、深い分離領域ＤＰＳに用いてもよい。これは図９の分離絶縁層ＳＩはその最下部が半導体層ＤＰＷの最上面に接するように形成され、半導体層ＤＰＷに達する深さに達している。このため当該分離絶縁層ＳＩはエアギャップＡＧの最下部がフォトダイオードの最下部よりも浅いものの、少なくとも隣接するフォトダイオード間での電気的クロストークを抑制する効果を確保することはできる。また当該分離絶縁層ＳＩにはエアギャップＡＧが形成されている。このため、少なくとも図８に示す浅い領域ＳＬＳの構成に比べて、光を反射する効果を高め、光学的クロストークを抑制する効果が高められる。
【００５７】
また本実施の形態においては、特に図３中の隣接する１対のトランジスタＭ１の活性領域同士の間など、比較的平面視における距離ａが短い（ａ＜ｂ）領域においては、浅い分離領域ＳＬＳが形成されることが好ましい。またたとえば図３中のトランジスタＭ１とこれに隣接するトランジスタＭ２との間など、比較的平面視における距離ｂが長い（ｂ＞ａ）領域においては、深い分離領域ＤＰＳが形成されることが好ましい。
【００５８】
深い分離領域ＤＰＳの、比較的深いエアギャップＡＧを有する深い分離絶縁層ＳＩは、当該領域の平面視における幅と分離絶縁層ＳＩの深さとのアスペクト比が比較的小さい状況下では容易に形成される。すなわち上記距離ｂを有する領域のように、比較的幅の大きい領域においては、分離絶縁層ＳＩは比較的容易に形成される。しかし上記距離ａを有する領域のように、比較的幅の小さい領域においては、当該幅と深さとのアスペクト比が比較的大きくなるため、分離絶縁層ＳＩは形成しにくい。これは上記アスペクト比が大きくなると、深いエアギャップＡＧを形成することが困難になるためである。
【００５９】
したがって本実施の形態のように、比較的容易に深い分離絶縁層ＳＩが形成できる領域のみに分離絶縁層ＳＩを形成することにより、当該深い分離絶縁層ＳＩが形成された領域における画素間クロストークをより確実に抑制することができる。このため各画素における色調不良による画質低下の発生を抑制することができる。またそれ以外の領域には浅い分離領域が形成されるため、当該領域の幅（たとえば図３の距離ａ）をより小さくすることができる。すなわち当該単位画素の集積度をより高くすることができる。
【００６０】
以上のように本実施の形態においては、電気的クロストークと光学的クロストークとの両方を抑制する効果を高め、画素間クロストークをより確実に抑制することができる。
【００６１】
次に、図１２〜図１７を参照して、深い分離領域ＤＰＳにおける、エアギャップＡＧを備えた、ＳＴＩとしての分離絶縁層ＳＩの製造方法について説明する。
【００６２】
図１２を参照して、たとえばシリコンからなる半導体基板ＳＵＢの一方の主表面ＳＦ上に、たとえばＣＶＤ（Chemical Vapor Deposition）法により、シリコン酸化膜ＳＩＦ、多結晶シリコン膜ＰＳＦ、シリコン窒化膜ＮＳＦがこの順に積層される。なお上記の本実施の形態においては、深い分離領域ＳＩは半導体基板ＳＵＢおよび半導体層ＤＰＷの上方に形成されるが、ここでは説明を単純にするため、半導体基板ＳＵＢの内部に深い分離領域ＳＩが形成される方法を示す。
【００６３】
図１３を参照して、たとえば通常の写真製版およびエッチングにより、シリコン酸化膜ＳＩＦ、多結晶シリコン膜ＰＳＦおよびシリコン窒化膜ＮＳＦがパターニングされる。パターニングにより上記の各薄膜が除去された領域が、最終的に分離絶縁層ＳＩが形成される領域である。
【００６４】
図１４を参照して、図１３の工程にて形成されたシリコン酸化膜ＳＩＦ、多結晶シリコン膜ＰＳＦおよびシリコン窒化膜ＮＳＦのパターンをハードマスクとして、シリコン基板ＳＵＢの内部の一部を異方性エッチングにより除去し、溝ＴＲを形成する。
【００６５】
図１５を参照して、図１４の工程にて形成された溝ＴＲをさらに異方性エッチングすることにより、溝ＴＲより深い領域に深溝ＤＴＲが形成される。深溝ＤＴＲは溝ＴＲと連続するように形成される。その後、たとえばＩＳＳＧ（In Situ Steam Generation）など従来公知の方法により、溝ＴＲの内壁面、深溝ＤＴＲの内壁面および底面の酸化がなされ、シリコン酸化膜ＳＩ１が形成される。シリコン酸化膜ＳＩ１を溝ＴＲの内壁面などに形成すれば、溝ＴＲ（深溝ＤＴＲ）とシリコン基板ＳＵＢとの界面準位密度を減らし、シリコン基板ＳＵＢと溝ＴＲ（深溝ＤＴＲ）との間を流れる暗電流の発生を抑制することができる。
【００６６】
図１６を参照して、たとえばシリコン酸化膜ＳＩ２により、溝ＴＲ、ＤＴＲの内部が充填される。当該シリコン酸化膜ＳＩ２は、たとえばＣＶＤ法により形成される。このとき、ＣＶＤ法に用いるガスの流量比や分圧を調整することにより、充填されるシリコン酸化膜ＳＩ２の内部に空隙としてのエアギャップＡＧを形成することができる。エアギャップＡＧの（図１６の左右方向の）幅は、たとえば０．０１μｍ以上０．１μｍ以下とすることが好ましい。
【００６７】
図１７を参照して、図１６の溝ＴＲ、ＤＴＲの内部をシリコン酸化膜ＳＩ２で充填する際に半導体基板ＳＵＢの最上面ＳＦ上に同時に堆積されたシリコン酸化膜ＳＩ２が、たとえばＣＭＰ（Chemical Mechanical Polishing）により除去される。以上の工程により、シリコン酸化膜ＳＩ１、ＳＩ２からなる、エアギャップＡＧを含む分離絶縁層ＳＩが形成される。
【００６８】
以上に述べた本実施の形態は、ＢＳＩ（Backside illumination）技術を採用したＣＭＯＳイメージセンサの半導体基板ＳＵＢの裏面（たとえば図５の半導体基板ＳＵＢの最下面）に形成されるピクセルアレイに対しても用いることができる。
【００６９】
（実施の形態２）
本実施の形態は、実施の形態１と比較して、電気的分離層の構成において異なっている。以下、図１８〜図２０を参照して、本実施の形態に係るピクセルアレイについて説明する。
【００７０】
図１８〜図２０を参照して、本実施の形態のピクセルアレイは、図３に示す実施の形態１のピクセルアレイと大筋で同様の構成を備えている。ただし本実施の形態においては、電気的分離層がすべて、実施の形態１における深い分離領域ＤＰＳとしての分離絶縁層ＳＩを形成している。つまりたとえばトランジスタＭ１のソース領域ＳＯ１と、平面視においてこれに最も近い活性領域である、当該トランジスタＭ１に隣接するトランジスタＭ１のドレイン領域ＤＲ１との間の領域にも、深い分離領域ＤＰＳとしての分離絶縁層ＳＩが配置されている。ここでの分離絶縁層ＳＩは、図５〜図７の分離絶縁層ＳＩと同様に、半導体層ＤＰＷに達する深さを有し、エアギャップＡＧの最下部がフォトダイオードの最下部よりも深い。その結果、トランジスタＭ１〜Ｍ４が配置されない領域の全体に、深い分離領域ＤＰＳとしての分離絶縁層ＳＩが配置されている。
【００７１】
たとえば図１８の上下方向に関して隣接する１組のトランジスタＭ１のうち一方のトランジスタＭ１のソース領域ＳＯ１と、他方のトランジスタＭ１のドレイン領域ＤＲ１とに挟まれた領域の幅ａは、図３における同じ領域の幅ａよりも大きいことが好ましい。このようにすれば、当該領域においても、平面視における幅と分離絶縁層ＳＩの深さとのアスペクト比が比較的小さくなる。このため、比較的深いエアギャップＡＧを有する深い分離絶縁層ＳＩを容易に形成することができ、ピクセルアレイの（トランジスタが配置される領域を除く）ほぼ全体に深い分離絶縁層ＳＩを形成することができる。
【００７２】
図１９を参照して、図１８の１組のトランジスタＭ１のうち一方のトランジスタＭ１と、これの上下方向に隣接する他方のトランジスタＭ１との間の領域のように、左右方向に関して、深い分離領域ＤＰＳとしての分離絶縁層ＳＩが連続している。その結果、分離絶縁層ＳＩのエアギャップＡＧは、図１８の複数のトランジスタＭ１の活性領域の間の領域同士を接続するように、図の左右方向に関して（半導体基板ＳＵＢの主表面に沿って）連続するように延在している。なお上記の実施の形態１において、図３の上下方向に延在する深い分離領域ＤＰＳとしての分離絶縁層ＳＩについても、図１９と同様にエアギャップＡＧが半導体基板の主表面ＳＵＢの主表面に沿うように延在する構成であってもよい。
【００７３】
以上のように、本実施の形態においては実施の形態１よりもさらに広い範囲において、深い分離領域ＤＰＳが形成されている。この点において本実施の形態は、実施の形態１と異なる。ただし本実施の形態において、上記以外の点については実施の形態１と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。
【００７４】
次に本実施の形態の作用効果について説明する。
本実施の形態においては、実施の形態１よりもさらに広い範囲において、深い分離領域ＤＰＳが形成されている。本実施の形態においては、たとえば実施の形態１において浅い分離領域ＳＬＳが形成されている領域においても、深い分離領域が形成されている。このため各トランジスタＭ１（フォトダイオード）は、平面視においてその周囲のほぼ全体が、図２０に示す分離絶縁層ＳＩで覆われている。分離絶縁層ＳＩはその最下部が半導体層ＤＰＷの最上面に接しており、エアギャップＡＧの最下部は、フォトダイオードの最下部よりも深い位置に配置される。
【００７５】
このため本実施の形態においては、実施の形態１よりもさらに、深い分離領域ＳＩが画素間クロストークを抑制する効果を高めることができる。また図１９に示すように、本実施の形態においては、エアギャップＡＧが、互いに隣接する１組のトランジスタＭ１の活性領域の間の領域同士を接続するように（すなわち複数のトランジスタＭ１の周囲の領域を繋ぐように）形成される。このため当該分離絶縁層ＳＩが光学的クロストークを抑制する効果をさらに高めることができる。
【００７６】
本発明の実施の形態２は、以上に述べた各点についてのみ、本発明の実施の形態１と異なる。すなわち、本発明の実施の形態２について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態１に順ずる。
【実施例１】
【００７７】
次に、本実施の形態１および実施の形態２におけるＣＭＯＳイメージセンサが画素間クロストークを抑制する効果についてのシミュレーションについて説明する。まず図２１〜図２２を用いて、当該シミュレーション方法について説明する。
【００７８】
図２１を参照して、まずプロセスシミュレーションがなされる。具体的には、たとえば本実施の形態におけるＣＭＯＳイメージセンサや、比較例のＣＭＯＳイメージセンサを構成する各単位画素の構造をシミュレーションする。各単位画素の構造とは、たとえば単位画素のカラーフィルタ、トランジスタ、フォトダイオードを構成する各部分の材質および形状、ならびに半導体基板および各不純物領域中の不純物濃度分布などである。これらの情報が計算機に入力されることにより、単位画素の構造を数値化する計算がなされる。
【００７９】
次に光学シミュレーションがなされる。具体的には、各単位画素を構成するフォトダイオード（周囲の分離絶縁層や半導体層も含む）に着目し、当該フォトダイオードに入射する光の量に応じて、光電変換により発生する電子の濃度分布（光生成電子濃度分布）が計算される。
【００８０】
最後にデバイスシミュレーションがなされる。具体的には、まずカラーフィルタや分離領域（分離絶縁層ＳＩなど）を含む各単位画素が動作するときの印加電圧の時間依存性が入力される。次に光学シミュレーションにより算出された光生成電子濃度分布を初期値（時刻ｔ＝０）として、フォトダイオードの光電変換により発生する電子が拡散やドリフトによって、上記の各単位画素のフォトダイオードに蓄積される動きの時間変化が計算される。そして時間が経っても当該電子のフォトダイオードへの蓄積状態に大きな変化が見られなくなったところで（すなわち定常状態となったところで）計算が終了される。
【００８１】
図２２を参照して、各単位画素の（フォトダイオードの）分光感度を計算する際には、まず、当該単位画素（フォトダイオード）に特定の波長の光が入射された状態が計算機に入力される。次に、理論的に発生する電子の総数Ａが算出される。電子の総数Ａとは具体的には、上記の光学シミュレーションにおいて計算される、（フォトダイオードおよび、フォトダイオードの周囲の分離絶縁層ＳＩ、半導体層ＤＰＷなどを含む）画素の内部に入射する各波長の光の量（各波長の光のエネルギ）から、光電変換により、理論的に発生する電子の総数である。次に収集された電子の総数Ｂが算出される。電子の総数Ｂとは具体的には、上記のデバイスシミュレーションにより求められる、上記の画素の内部に入射する各波長の光の量から、光電変換により発生した電子のうち、拡散やドリフトによりフォトダイオード内部に収集される電子のである。その後、分光感度に相当する量子効率Ｂ／Ａが算出される。
【００８２】
以上のシミュレーション手順による算出結果を、図２３〜図２５のグラフに示す。図２３〜図２５における横軸は、それぞれ赤、緑、青のカラーフィルタを有するフォトダイオードに入射する光の波長を示しており、縦軸は各波長の光から発生する電子がフォトダイオード内に蓄積される割合としての分光感度を示している。図２３〜図２５の縦軸の分光感度は、いずれもたとえば実際のＢ／Ａの数値の表示や、Ｂ／Ａの対数表示など、任意のスケールで表示することができる。しかし図２３〜図２５の間では分光感度の表示方法は全て同じとしており、グラフ中の最大値や最小値も全て同じとしている。このようにすることにより、図２３〜図２５の間での分光感度の比較を容易としている。
【００８３】
図２３〜図２５に実線で示すデータＲ０、Ｇ０、Ｂ０はそれぞれ、たとえば図１１の比較例、すなわち絶縁層ＳＳＰとｐ+型領域ＳＰとが積層された浅い分離領域ＳＬＳのみにより各トランジスタＭ１〜Ｍ４が平面的に囲まれたピクセルアレイのシミュレーション結果である。図２３〜図２５に鎖線で示すデータＲ１、Ｇ１、Ｂ１はそれぞれ、たとえば図３の本実施の形態１に示す、一部の電気的分離層が（図５〜図７に示す）深い分離領域ＤＰＳであり、一部の電気的分離層が（図８に示す）浅い分離領域ＳＬＳであるピクセルアレイのシミュレーション結果である。図２３〜図２５に点線で示すデータＲ２、Ｇ２、Ｂ２はそれぞれ、たとえば図１８の本実施の形態２に示す、全体の電気的分離層が（図５〜図７、図２０に示す）深い分離領域ＤＰＳであるピクセルアレイのシミュレーション結果である。
【００８４】
また図２３におけるデータＲ３は、実施の形態１の図３の深い分離領域ＤＰＳとして、たとえば図９に示す、エアギャップＡＧの最下部がフォトダイオードの最下部よりも浅い分離絶縁層ＳＩが形成されたピクセルアレイの、赤いフォトダイオードＰＤＲのシミュレーション結果である。
【００８５】
図２３〜図２５を参照して、たとえば赤い光は波長が６００ｎｍ以上６５０ｎｍ以下の範囲であるため、図２３の（赤いカラーフィルタを有するフォトダイオードの）グラフにおいてはＲ０、Ｒ１、Ｒ２のいずれも当該波長範囲の分光感度が他の波長領域の分光感度よりも高くなっている。同様に、図２４の（緑のカラーフィルタを有するフォトダイオードの）グラフにおいてはＧ０、Ｇ１、Ｇ２のいずれも、緑の光が有する５００ｎｍ以上５８０ｎｍ以下の波長範囲において、他の領域よりも分光感度が高くなっている。図２５の（青いカラーフィルタを有するフォトダイオードの）グラフにおいてはＢ０、Ｂ１、Ｂ２のいずれも、青の光が有する４００ｎｍ以上４８０ｎｍ以下の波長範囲において、他の領域よりも分光感度が高くなっている。
【００８６】
また図２３における赤い光によるピークの分光感度は、Ｒ０が最も低く、Ｒ３がこれに次ぎ、Ｒ２が最も高くなっている。比較例の構成においては赤いフォトダイオードＰＤＲ（図１１）が浅い分離領域のみに囲まれる。このため赤のフォトダイオードに入射した光の変換した電子が、電気的クロストークにより赤のフォトダイオードの外部に拡散またはドリフトする割合が多くなり、結果的に赤い光の変換した電子が赤のフォトダイオードに蓄積される割合が低くなる。したがってＲ０はＲ１、Ｒ２、Ｒ３に比べて赤い光によるピークの分光感度が低い。
【００８７】
実施の形態１においては赤いフォトダイオードＰＤＲ（図３）の一部が浅い分離領域に囲まれ、一部は深い分離領域に囲まれる。このため、実施の形態１は比較例に比べて電気的クロストークが抑制され、赤い光によるピークの分光感度が高くなる。ただし実施の形態１の深い分離領域ＤＰＳにおけるエアギャップＡＧがより深いＲ１の方が、エアギャップＡＧが浅いＲ３よりも、赤い光によるピークの分光感度が高くなる。これはエアギャップＡＧが光学的クロストークを抑制する効果を高めるためである。
【００８８】
またエアギャップＡＧの最下部が浅い実施の形態２においては赤いフォトダイオードＰＤＲ（図１８）のほぼ全体が深い分離領域に囲まれる。このため実施の形態２においては実施の形態１よりもさらに電気的クロストークおよび光学的クロストークが抑制され、赤い光によるピークの分光感度がさらに高くなる。
【００８９】
一方、たとえば図２３における赤い光よりも短い波長の領域（たとえば５８０ｎｍ以下）においては、Ｒ０が最も分光感度が高くなっており、Ｒ１がこれに次ぎ、Ｒ２が最も低くなっている。これは比較例においては光学的クロストークにより、たとえば緑のカラーフィルタを透過した光が、本実施の形態よりも高い割合で赤いフォトダイオードに入射されるためである。これに対し本実施の形態においては当該光学的クロストークが抑制される結果、赤いフォトダイオードにはたとえば緑のカラーフィルタを通った光の進入する割合が少なくなる。したがって本実施の形態においては比較例に比べて、赤い光以外の波長領域における分光感度が低くなる。この結果は、実施の形態１よりも実施の形態２においてさらに顕著になる。
【００９０】
以上は図２３における赤いフォトダイオードのみについての考察結果を記しているが、図２４および図２５の、緑および青のフォトダイオードについても同様の結果を示している。
【００９１】
また図２３の赤いフォトダイオードの分光感度のピークが、図２４および図２５の緑および青のフォトダイオードの分光感度のピークに比べ、特に上記比較例において低くなっている。これは赤い光は緑や青の光に比べて波長が長く、光学的クロストークを起こして隣接するフォトダイオードの方へ進入しやすいためである。
【００９２】
今回開示された各実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００９３】
本発明は、ＣＭＯＳイメージセンサを有する半導体装置に、特に有利に適用されうる。
【符号の説明】
【００９４】
ＡＡ２，ＡＡ３，ＡＡ４，ＡＡ３４ 活性領域、ＡＧ エアギャップ、ＣＨＰ 半導体チップ、ＤＰＳ 深い分離領域、ＤＰＷ 半導体層、ＤＴＲ 深溝、ＦＤ フローティング拡散領域、ＤＲ１，ＤＲ２，ＤＲ３，ＤＲ４ ドレイン領域、ＧＥ１，ＧＥ２，ＧＥ３，ＧＥ４ ゲート電極、ＧＩ ゲート絶縁膜、Ｍ１ 転送トランジスタ、Ｍ２ リセットトランジスタ、Ｍ３ 選択トランジスタ、Ｍ４ 増幅トランジスタ、ＮＳＦ シリコン窒化膜、Ｐ１ 接続点、ＰＤ，ＰＤＢ，ＰＤＧ，ＰＤＲ フォトダイオード、ＰＰＲ 高濃度不純物領域、ＰＳＦ 多結晶シリコン膜、ＳＩ 分離絶縁層、ＳＩ１，ＳＩ２，ＳＩＦ シリコン酸化膜、ＳＬＳ 浅い分離領域、ＳＯ１，ＳＯ２，ＳＯ３，ＳＯ４ ソース領域、ＳＰ ｐ+型領域、ＳＰＲ 不純物領域、ＳＳＰ 絶縁層、ＳＵＢ 半導体基板、ＴＲ 溝、ＷＬ ウェル領域。
【特許請求の範囲】
【請求項１】
主表面を有する半導体基板と、
前記半導体基板の前記主表面上に配置された第１導電型の不純物層と、
前記第１導電型の不純物層上に、第１導電型の不純物領域と第２導電型の不純物領域とが互いに接合する構成を含む光電変換素子と、
前記光電変換素子を含む単位画素を構成し、前記光電変換素子と電気的に接続されるトランジスタとを備えており、
平面視において前記光電変換素子の外周部の少なくとも一部には、内部に空隙が含まれ、前記光電変換素子と前記光電変換素子に隣接する前記光電変換素子とを互いに電気的に絶縁する分離絶縁層が配置されており、
前記分離絶縁層は、前記第１導電型の不純物層の最上面に接する、半導体装置。
【請求項２】
前記空隙の最下部は、前記光電変換素子の最下部よりも深い位置に形成される、請求項１に記載の半導体装置。
【請求項３】
前記分離絶縁層の側面は、第１導電型の不純物薄膜で覆われている、請求項１または２に記載の半導体装置。
【請求項４】
前記単位画素はマトリックス状に複数配置され、
前記トランジスタは、前記光電変換素子としての第１の不純物領域と、不純物拡散層としての第２の不純物領域とを含む第１の活性領域に形成された第１のトランジスタと、前記第１のトランジスタと電気的に接続され、不純物拡散層としての不純物領域を含む第２の活性領域に形成された、前記単位画素に含まれる第２のトランジスタとを有しており、
複数の前記単位画素のうち隣り合う１組の前記単位画素のうちの一方に含まれる前記第１のトランジスタの前記第１の活性領域と、１組の前記単位画素のうちの他方に含まれる前記第１のトランジスタの前記第１の活性領域との最短距離は、前記第１のトランジスタの前記第１の活性領域と、平面視において前記第１のトランジスタに隣接する前記第２のトランジスタの前記第２の活性領域との最短距離よりも小さい、請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
前記第１のトランジスタの前記第１の活性領域と、平面視において前記第１のトランジスタに隣接する前記第２のトランジスタの前記第２の活性領域との間の領域には、前記分離絶縁層が配置されている、請求項４に記載の半導体装置。
【請求項６】
１組の前記第１のトランジスタのうちの一方に含まれる前記第１の活性領域と、１組の前記第１の活性領域のうちの平面視において前記第１の活性領域に最も近い、他方の前記第１のトランジスタの前記第１の活性領域との間の領域には、前記分離絶縁層が配置されている、請求項４または５に記載の半導体装置。
【請求項７】
平面視において前記トランジスタが配置されない領域の全体に、前記分離絶縁層が配置されている、請求項４〜６のいずれかに記載の半導体装置。
【請求項８】
前記分離絶縁層の前記空隙は、互いに隣接する前記第１の活性領域の間の領域同士を接続するように、前記主表面に沿って延在している、請求項６または７に記載の半導体装置。
【請求項９】
１組の前記第１のトランジスタのうちの一方に含まれる前記第１の活性領域と、１組の前記第１の活性領域のうちの平面視において前記第１の活性領域に最も近い、他方の前記第１のトランジスタの前記第１の活性領域との間の領域には、前記分離絶縁層より浅く、前記第１導電型の不純物層と接触しない素子分離層が配置されている、請求項４または５に記載の半導体装置。
【請求項１】
主表面を有する半導体基板と、
前記半導体基板の前記主表面上に配置された第１導電型の不純物層と、
前記第１導電型の不純物層上に、第１導電型の不純物領域と第２導電型の不純物領域とが互いに接合する構成を含む光電変換素子と、
前記光電変換素子を含む単位画素を構成し、前記光電変換素子と電気的に接続されるトランジスタとを備えており、
平面視において前記光電変換素子の外周部の少なくとも一部には、内部に空隙が含まれ、前記光電変換素子と前記光電変換素子に隣接する前記光電変換素子とを互いに電気的に絶縁する分離絶縁層が配置されており、
前記分離絶縁層は、前記第１導電型の不純物層の最上面に接する、半導体装置。
【請求項２】
前記空隙の最下部は、前記光電変換素子の最下部よりも深い位置に形成される、請求項１に記載の半導体装置。
【請求項３】
前記分離絶縁層の側面は、第１導電型の不純物薄膜で覆われている、請求項１または２に記載の半導体装置。
【請求項４】
前記単位画素はマトリックス状に複数配置され、
前記トランジスタは、前記光電変換素子としての第１の不純物領域と、不純物拡散層としての第２の不純物領域とを含む第１の活性領域に形成された第１のトランジスタと、前記第１のトランジスタと電気的に接続され、不純物拡散層としての不純物領域を含む第２の活性領域に形成された、前記単位画素に含まれる第２のトランジスタとを有しており、
複数の前記単位画素のうち隣り合う１組の前記単位画素のうちの一方に含まれる前記第１のトランジスタの前記第１の活性領域と、１組の前記単位画素のうちの他方に含まれる前記第１のトランジスタの前記第１の活性領域との最短距離は、前記第１のトランジスタの前記第１の活性領域と、平面視において前記第１のトランジスタに隣接する前記第２のトランジスタの前記第２の活性領域との最短距離よりも小さい、請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
前記第１のトランジスタの前記第１の活性領域と、平面視において前記第１のトランジスタに隣接する前記第２のトランジスタの前記第２の活性領域との間の領域には、前記分離絶縁層が配置されている、請求項４に記載の半導体装置。
【請求項６】
１組の前記第１のトランジスタのうちの一方に含まれる前記第１の活性領域と、１組の前記第１の活性領域のうちの平面視において前記第１の活性領域に最も近い、他方の前記第１のトランジスタの前記第１の活性領域との間の領域には、前記分離絶縁層が配置されている、請求項４または５に記載の半導体装置。
【請求項７】
平面視において前記トランジスタが配置されない領域の全体に、前記分離絶縁層が配置されている、請求項４〜６のいずれかに記載の半導体装置。
【請求項８】
前記分離絶縁層の前記空隙は、互いに隣接する前記第１の活性領域の間の領域同士を接続するように、前記主表面に沿って延在している、請求項６または７に記載の半導体装置。
【請求項９】
１組の前記第１のトランジスタのうちの一方に含まれる前記第１の活性領域と、１組の前記第１の活性領域のうちの平面視において前記第１の活性領域に最も近い、他方の前記第１のトランジスタの前記第１の活性領域との間の領域には、前記分離絶縁層より浅く、前記第１導電型の不純物層と接触しない素子分離層が配置されている、請求項４または５に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【公開番号】特開２０１２−１７８４２９（Ｐ２０１２−１７８４２９Ａ）
【公開日】平成２４年９月１３日（２０１２．９．１３）
【国際特許分類】
【出願番号】特願２０１１−４００９２（Ｐ２０１１−４００９２）
【出願日】平成２３年２月２５日（２０１１．２．２５）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２４年９月１３日（２０１２．９．１３）
【国際特許分類】
【出願日】平成２３年２月２５日（２０１１．２．２５）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]