薄膜トランジスタおよびその製造方法、並びにそれらを用いた液晶表示装置
【課題】安定した素子特性および良好な信頼性を実現する薄膜トランジスタおよびその製造方法、並びにそれらを用いた液晶表示装置を提供する。
【解決手段】薄膜トランジスタ１４は、透光性基板１上において、多結晶シリコンの半導体層３上に積層するゲート絶縁膜４およびゲート電極６、及び、上記半導体層３のソース領域８、ドレイン領域９およびチャネル領域１０を有する。そして、前記ゲート絶縁膜４は酸化シリコン膜４ａからなり、ゲート電極６の底面と接する上記酸化シリコン膜４ａの少なくとも表面は酸窒化シリコン層４ｂから成っている。ここで、ゲート電極６は、例えば５００℃程度の比較的に低温で酸化シリコン膜と化学反応する高融点金属材料を含んで構成されている。
【解決手段】薄膜トランジスタ１４は、透光性基板１上において、多結晶シリコンの半導体層３上に積層するゲート絶縁膜４およびゲート電極６、及び、上記半導体層３のソース領域８、ドレイン領域９およびチャネル領域１０を有する。そして、前記ゲート絶縁膜４は酸化シリコン膜４ａからなり、ゲート電極６の底面と接する上記酸化シリコン膜４ａの少なくとも表面は酸窒化シリコン層４ｂから成っている。ここで、ゲート電極６は、例えば５００℃程度の比較的に低温で酸化シリコン膜と化学反応する高融点金属材料を含んで構成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタおよびその製造方法、並びにそれらを用いた液晶表示装置に係り、特に、アクティブマトリクス型液晶表示装置の画素部のスイッチング素子、あるいは周辺駆動回路を構成する回路素子に用いられる薄膜トランジスタの構造に関する。
【背景技術】
【０００２】
近年、液晶表示装置の画素部におけるスイッチング素子としてだけでなく、その同一基板上の周辺駆動回路部における回路素子として形成された薄膜トランジスタを用いるアクティブマトリクス型液晶表示装置が種々に開発されている。この場合、上記駆動用回路素子の薄膜トランジスタには、画素用スイッチング素子の薄膜トランジスタに必要とされる性能より高いトランジスタ特性が要求される。そこで、上記薄膜トランジスタでは、そのチャネル領域となる半導体層として、非晶質シリコンの場合よりもチャネル領域のキャリア移動度が大きくなる、膜中に結晶を含む多結晶シリコンが用いられる。
【０００３】
この多結晶シリコンを半導体層とする薄膜トランジスタについて、図６を参照して説明する。図６は、この薄膜トランジスタの製造方法を示す工程別素子断面図である。ここで、薄膜トランジスタは、半導体層上にゲート絶縁膜及びゲート電極を形成したｐチャネル型であって、トップゲート型の構造の薄膜トランジスタである。
【０００４】
高耐熱ガラス基板である透光性基板１０１の上にアンダーコート薄膜の絶縁層１０２、その上に半導体層１０３を形成する。ここで、半導体層１０３の形成では、非晶質シリコン薄膜をプラズマ励起化学気相成長（ＰＥＣＶＤ）法により成膜し、窒素雰囲気中において４５０℃程度の熱処理を施し非晶質シリコン薄膜中の水素を脱気する。その後、この非晶質シリコン薄膜にエキシマレーザ光を照射し、非晶質シリコン薄膜を結晶化して多結晶シリコン薄膜にする。そして、フォトリソグラフィ等を用いた加工技術により、この多結晶シリコン薄膜を島状にパターニングし、半導体層１０３を形成する。続いて、上記島状の半導体層１０３および絶縁層１０２を被覆するように、例えば膜厚１００ｎｍ程度の酸化シリコン膜を例えばＰＥＣＶＤ法により堆積させ、ゲート絶縁膜１０４を形成する（図６（ａ））。
【０００５】
次に、ゲート絶縁膜１０４の上に、例えばスパッタリング法による高融点金属材料（Ｍｏ、Ｗ等）の成膜と加工技術により、ゲート電極１０５を形成する（図６（ｂ））。そして、このゲート電極１０５をマスクとし、イオンドーピング装置を用いて、不純物イオン１０６としてホウ素（Ｂ）をドーピングする。更に、注入した不純物の活性化処理として５００〜６００℃で数時間のアニール処理を施し、ソース領域１０７およびドレイン領域１０８を形成する。ここで、ソース領域１０７およびドレイン領域１０８間はチャネル領域１０９となる（図６（ｃ））。
【０００６】
次に、例えばＰＥＣＶＤにより酸化シリコン膜を堆積し層間絶縁膜１１０を形成する。そして、フォトリソグラフィおよびドライエッチングの加工技術により、層間絶縁膜１１０の所定の領域にコンタクトホールを設け、更にソース領域１０７に接続するソース電極１１１、ドレイン領域１０８に接続するドレイン電極１１２を形成する。そして、全体を被覆するように、例えばＰＥＣＶＤ法により窒化シリコン薄膜を成膜し保護絶縁膜１１３とする。最後に、水素雰囲気で４００℃、２時間程度の熱処理を施す。このようにして、多結晶シリコンの半導体層１０３上に積層するゲート絶縁膜１０４およびゲート電極１０５、上記半導体層１０３のソース領域１０７、ドレイン領域１０８およびチャネル領域１０９を有する薄膜トランジスタが完成する。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述したように、薄膜トランジスタの活性領域となる半導体層を多結晶シリコンにより形成することで、チャネル領域でのキャリア移動度は、半導体層が非晶質シリコンの場合のそれの１００倍以上に増大する。このため、その初期性能としてみると、従来ＬＳＩにより構成されていた液晶表示装置の周辺駆動回路も、画素部のスイッチング素子と共に同一基板に形成される上記薄膜トランジスタによって構成することができるようになる。
【０００８】
しかしながら、現状における薄膜トランジスタは、上記ＬＳＩの回路素子と同等の信頼性を有しているとは言い難い。特に、薄膜トランジスタの信頼性加速試験であるＢＴ（Bias Temperature）ストレスでの閾値電圧（Ｖｔｈ）の変動が大きくなる。このために、上記薄膜トランジスタにより構成されるアクティブマトリクス型液晶表示装置の周辺駆動回路部の信頼性に大きな問題があった。
【０００９】
図７は、図６で説明した従来の薄膜トランジスタのＢＴストレスによる電流−電圧特性の変化を示す図である。ここで、図７（ａ）は、１００分間のＢＴストレス前後における、ｐチャネル型の薄膜トランジスタの電流−電圧特性のグラフであり、図７（ｂ）は、ＢＴストレスの条件を示すための模式的断面図である。この電流−電圧特性は、例えばソース電圧を５Ｖ、ドレイン電圧を０Ｖにし、ドレイン電流Ｉｄとゲート電圧Ｖｇの関係で示している。
【００１０】
信頼性加速試験のＢＴストレスにより、薄膜トランジスタの電流−電圧特性では、図中の矢印のようにゲート電圧Ｖｇが負方向にシフトするようになる。図７（ａ）では、１００分後においては約３Ｖ程度のシフト量になっている。この負方向のシフトは、トランジスタの閾値電圧が負側に増大することを意味する。ここで、図７（ｂ）に示すように、ＢＴストレス条件では、ソース電極１１１およびドレイン電極１１２が接地電位、高融点金属（例えばＭｏ−Ｗ合金）から成るゲート電極１０５の印加電圧が正電圧２０Ｖ、ストレス温度が９０℃になっている。
【００１１】
上記ＢＴストレスによる薄膜トランジスタの閾値電圧の負側への増大は、ｐチャネル型の薄膜トランジスタと同様にｎチャネル型の薄膜トランジスタにおいても生じる。このために、上記薄膜トランジスタで構成される周辺駆動回路では、長時間の動作により大きく経時変化し、長期信頼性に問題が生じる。
【００１２】
本発明は、上述の事情に鑑みてなされたもので、安定した素子特性および良好な信頼性を実現する薄膜トランジスタおよびその製造方法、並びにそれらを用いた液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明者等は、上記薄膜トランジスタにおける閾値電圧の負方向へのシフトの原因について調べてきた。詳細な検討の結果、上記負方向へのシフトは、ゲート電極の高融点金属とゲート絶縁膜中の主に水酸基（ＯＨ）とが低温で反応して上記高融点金属が酸化されることに起因することを突き止めた。そして、この酸化反応により、ＯＨの水素が解離して水素イオン（プロトン）が発生し、この可動イオンが閾値電圧シフトの要因になることを初めて見出した。本発明は、上記新知見に基づいてなされている。
【００１４】
すなわち、上記目的を達成するために、本発明にかかる薄膜トランジスタは、絶縁性基板上に多結晶シリコン膜によって形成されたチャネル領域、ソース領域およびドレイン領域を有する半導体層と、該半導体層上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極とを備えた薄膜トランジスタであって、前記ゲート絶縁膜は酸化シリコンからなり、前記ゲート電極の底面と接する前記ゲート絶縁膜の少なくとも表面は酸窒化シリコンからなる、という構成になっている。
【００１５】
そして、本発明にかかる薄膜トランジスタの製造方法は、絶縁性基板上に多結晶シリコン膜を形成してチャネル領域、ソース領域およびドレイン領域を有する半導体層を形成し、前記半導体層上に酸化シリコン膜を形成し、前記酸化シリコン膜を窒素の活性種に曝露し、少なくともその表面を酸窒化シリコンに改質し、前記改質した酸化シリコン膜上にゲート電極を形成する、という構成になっている。
【００１６】
そして、本発明にかかる液晶表示装置は、一主面上の行方向に配列された走査線、これら走査線に直交するように列方向に配列された信号線、前記走査線と信号線の交差部に配置されたスイッチング素子、該スイッチング素子に電気的に接続された画素電極、及び、前記走査線及び信号線に所定の信号電圧を供給する駆動用回路素子を有する第１の基板と、一主面上に配置された対向電極を有する第２の基板と、前記第１の基板と第２の基板との間に挟持された液晶組成物と、を備えた液晶表示装置において、前記スイッチング素子及び駆動用回路素子の少なくとも一方は、前記第１の基板上に多結晶シリコン膜によって形成されたチャネル領域、ソース領域およびドレイン領域を有する半導体層と、該半導体層上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極とを備えた薄膜トランジスタであって、前記ゲート絶縁膜は酸化シリコンからなり、前記ゲート電極の底面と接する前記ゲート絶縁膜の少なくとも表面は酸窒化シリコンからなる薄膜トランジスタによって構成されている。
【発明の効果】
【００１７】
本発明の構成により、安定した素子特性および良好な信頼性を実現する薄膜トランジスタおよびその製造方法、並びにそれらを用いた液晶表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１８】
以下に本発明の好適な実施形態について図面を参照して説明する。ここで、互いに同一または類似の部分には共通の符号を付している。以下の説明では、ｐチャネル型の薄膜トランジスタの場合について示しているが、特にｐチャネル型に限定されるものではなく、ｎチャネル型の薄膜トランジスタにも同様に適用できる。但し、この場合には、薄膜トランジスタの活性領域に導入される不純物は逆導電型になる。
【００１９】
図１は、本実施形態にかかる薄膜トランジスタの一例を示すものであり、上記薄膜トランジスタの製造方法を示す工程別素子断面図となっている。以下、図１を参照して薄膜トランジスタの製造方法について説明するが、この説明の中で薄膜トランジスタの構造は示される。
【００２０】
図１（ａ）に示すように、例えば絶縁性基板である高耐熱ガラスの透光性基板１の上に可動イオンを阻止する絶縁層２を設け、その上に例えば膜厚が５０ｎｍ程度の半導体層３を形成する。ここで、絶縁層２はＰＥＣＶＤによる酸窒化シリコン膜が好適である。
【００２１】
上記半導体層３の形成では、初めに非晶質シリコン薄膜をＰＥＣＶＤ法により成膜し、窒素雰囲気中において例えば４５０℃、９０分程度の熱処理を施して上記非晶質シリコン薄膜中の水素を脱気する。その後、この非晶質シリコン薄膜にエキシマレーザ光を照射し、非晶質シリコン薄膜を結晶化して多結晶シリコン薄膜にする。そして、フォトリソグラフィ、ドライエッチング等の加工技術により、この多結晶シリコン薄膜を島状にパターニングし、半導体層３を形成する。多結晶シリコン薄膜の形成は、レーザ光を照射するものの他に、ランプアニールなども適用可能である。
【００２２】
このようにした後、上記島状の半導体層３および絶縁層２を被覆するように、例えば膜厚１００ｎｍ程度の酸化シリコン膜４ａをＰＥＣＶＤ法により堆積させる。このＰＥＣＶＤによる酸化シリコン膜４ａは、テトラエトキシシラン（ＴＥＯＳ）を含む原料ガスをプラズマ励起して成膜すると好適である。ここで、上記ＰＥＣＶＤの典型的な条件として、例えば、原料ガスを酸素（Ｏ２）流量／ＴＥＯＳ流量比４５程度の混合ガスとする。そして、例えば２０ＭＨｚ〜５０ＭＨｚの高周波（ＲＦ）のパワー密度を０．５Ｗ／ｃｍ２程度、成膜室のガス圧力を１７５Ｐａ程度、成膜温度を４００℃程度にする。
【００２３】
あるいは、上記酸化シリコン膜４ａは、シラン（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）の混合ガスからなる原料ガスをプラズマ励起して成膜してもよい。いずれにしても、酸化シリコン膜４ａは、酸化シリコン（ＳｉＯｘ）により構成される。
【００２４】
続いて、図１（ｂ）に示すように、上記酸化シリコン膜４ａの表面に対して窒素活性種を曝露させ、表面を酸窒化シリコン層４ｂに改質する。例えば、上記酸化シリコン膜４ａの成膜装置と同一の装置内で、アンモニア（ＮＨ３）ガス、窒素（Ｎ２）ガスあるいはヒドラジン（Ｎ２Ｈ４）ガスをプラズマ励起し、窒素プラズマ５を生成する。この窒素プラズマ５中には、窒素イオンおよび窒素の中性ラジカルから成る窒素活性種が多量に存在する。そして、この生成した窒素活性種により、酸化シリコン膜４ａの表面を酸窒化シリコン層４ｂに改質する。ここで、上記酸窒化シリコン層４ｂへの改質における典型的な条件として、例えば、プラズマ励起の原料ガスをＮＨ３流量／Ｎ２流量比が１程度の混合ガスとする。そして、例えば上記ＲＦのパワー密度を１Ｗ／ｃｍ２程度、成膜室のガス圧力を３１０Ｐａ程度、成膜温度を４００℃程度にする。
【００２５】
このようにして、酸化シリコン膜４ａの表面を例えば膜厚が１０ｎｍ以下の酸窒化シリコン層４ｂに改質したゲート絶縁膜４を形成する。ここで、酸窒化シリコン層４ｂは酸窒化シリコン（ＳｉＯＮｘ）により形成される。
【００２６】
次に、図１（ｃ）に示すように、上記ゲート絶縁膜４上に、例えば高融点金属材料から成るゲート電極６を形成する。ここで、上記ゲート電極６は、スパッタリングによる成膜と、フォトリソグラフィおよびドライエッチングの加工技術により形成され、例えば、膜厚が３００ｎｍ程度のＭｏ−Ｗ合金から成る。高融点金属材料から成るゲート電極６としては、その抵抗、加工性等の観点からＭｏ−Ｗ合金が好ましいが、この他にもＴｉ、Ｔａあるいはこれら合金なども利用可能である。
【００２７】
次に、図１（ｄ）に示すように、このゲート電極６をマスクとし、いわゆるプラズマドーピング装置を用いて、導電型がｐ型となるホウ素の不純物イオン７をドーピングする。このイオンドーピングでは、例えば、ＲＦによるプラズマ励起の原料ガスをジボラン（Ｂ２Ｈ６）／水素（Ｈ２）流量比が０．２程度の混合ガスとする。そして、これ等の励起ガス中のホウ素イオンを質量分離することなく、加速電圧７０ｋＶ、注入ドーズ量１×１０１５イオン／ｃｍ２程度でドーピングする。
【００２８】
そして、上記注入した不純物の活性化処理として水素雰囲気でのアニール処理を施し、ソース領域８およびドレイン領域９を形成する。ここで、ソース領域８およびドレイン領域９間はチャネル領域１０となる。この水素雰囲気でのアニール処理は、例えば５５０℃程度の温度で１時間程度である。
【００２９】
次に、図１（ｅ）に示すように、ＰＥＣＶＤにより酸窒化シリコン膜を堆積し層間絶縁膜１１を形成する。そして、フォトリソグラフィおよびドライエッチングにより、層間絶縁膜１１の所定の領域にコンタクトホールを設ける。ここで、上記層間絶縁膜のドライエッチングにおける典型的な条件として、ドライエッチングの原料ガスを四弗化炭素（ＣＦ４）と三弗化炭素（ＣＨＦ３）の混合ガスとする。そして、例えば、ＲＦのパワー密度を１Ｗ／ｃｍ２程度、エッチング室のガス圧力を１０Ｐａ程度にする。
【００３０】
引続いて、上記コンタクトホールを通してソース領域８に接続するソース電極１２、ドレイン領域９に接続するドレイン電極１３を形成する。ここで、ソース電極１２およびドレイン電極１３は、チタン（Ｔｉ）薄膜とアルミニウム（Ａｌ）膜の積層膜から成る。更に、全体を被覆するようにＰＥＣＶＤ法により酸窒化シリコン膜を成膜し保護絶縁膜（不図示）を形成してもよい。最後に、水素雰囲気で４００℃、１時間程度の熱処理を施す。
【００３１】
このようにして、多結晶シリコンの半導体層３上に積層するゲート絶縁膜４およびゲート電極６、上記半導体層３のソース領域８、ドレイン領域９およびチャネル領域１０を有する本実施形態の薄膜トランジスタ１４が完成する。ここで、ゲート絶縁膜４は、上述したように酸化シリコン膜４ａの表面が酸窒化シリコン層４ｂに改質されている。そして、ゲート電極６は、例えば５００℃程度の比較的に低温で酸化シリコン膜と化学反応する高融点金属材料を含んで成る。
【００３２】
本発明者等は、上述したような薄膜トランジスタ１４において、酸化シリコン膜４ａの表面を改質し酸窒化シリコン層４ｂを形成する効果について、酸化シリコン膜４ａの表面のプラズマ窒化の条件を種々に変えて詳細に行った。ここで、上記酸窒化シリコン層４ｂの効果は、薄膜トランジスタの信頼性加速試験であるＢＴストレスにおける閾値電圧（Ｖｔｈ）の変動に関して調べた。このＢＴストレスの条件は図７（ｂ）で説明したのと同じである。
【００３３】
以下、これ等の結果について図２および図３を参照して説明する。薄膜トランジスタの製造においては、酸化シリコン膜４ａは、Ｏ２とＴＥＯＳの混合ガスを原料ガスとしＰＥＣＶＤ法で一定の条件にして成膜した。また、ゲート電極６は、Ｍｏ含有率が３５ａｔｍ．％のＭｏ−Ｗ合金により形成してある。その他の製造条件は図１で説明した通りになっている。
【００３４】
図２は、上述した薄膜トランジスタの酸化シリコン膜４ａ表面を改質するとき、プラズマ励起の原料ガス（プラズマ励起ガス）を種々に変えて調べた結果をまとめたものである。なお、プラズマ励起のＲＦ周波数は３０ＭＨｚに固定している。上述したＢＴストレス（ストレス電圧２０Ｖ、ストレス温度９０℃、ストレス時間１００分）後のＶｔｈシフト量は、酸化シリコン膜４ａを改質するプラズマ処理を施さない場合には、略−８Ｖであった。これは、図２のプラズマ励起ガスがなしの場合に対応している。
【００３５】
これに対して、図２に示すように、プラズマ励起ガスがＮＨ３およびＮ２の場合には、ＢＴストレス後の薄膜トランジスタのＶｔｈシフト量はほぼ零になる。この場合には、プラズマ励起により図１において説明した窒素活性種が生成され、その窒素活性種が酸化シリコン膜４ａの表面を照射し、酸窒化シリコン層４ｂに改質するようになる。このように、酸化シリコン膜４ａの表面に酸窒化シリコン層４ｂを形成することにより、信頼性加速試験前後で特性変動はみられず、トランジスタの信頼性が大幅に向上することが判る。
【００３６】
一方、図２に示すように、プラズマ励起ガスとしてＮ２Ｏを使用する場合には、Ｖｔｈシフト量は約―１１Ｖとなり、上記プラズマ処理を施さない場合よりもシフト量は増大している。この場合、酸化シリコン膜４ａの表面はプラズマ窒化よりもプラズマ酸化が優勢になり、逆に信頼性加速試験前後の特性変動が大きくなったものと考えられる。
【００３７】
以上に説明したように、薄膜トランジスタの製造において、酸化シリコン膜４ａをプラズマ窒化し、その表面を酸窒化シリコン層４ｂに改質することにより、薄膜トランジスタの信頼性を大幅に向上させることができる。
【００３８】
そして、図３は、上述した酸化シリコン膜４ａの表面の改質において、酸窒化シリコン層４ｂ表面領域の窒素（Ｎ）量を種々に変えて調べた結果をまとめたものである。ここで、プラズマ励起ガスはＮＨ３ガスとし、プラズマ窒化の時間を変化させることにより、酸窒化シリコン層４ｂ表面のＮ濃度を変化させた。このＮ濃度はＸ線光分光分析法（X-ray photo Spectroscopy；ＸＰＳ）により計測した。図３に示した横軸は、上記酸窒化シリコン層４ｂ表面領域のＮ濃度がその領域のＳｉとの比として示され、Ｎ／Ｓｉ組成比となっている。そして、左側の縦軸は、上述したＢＴストレス（ストレス電圧２０Ｖ、ストレス温度９０℃、ストレス時間１００分）後のＶｔｈシフト量である。また、右側の縦軸は、薄膜トランジスタのＢＴストレス前のＶｔｈの初期値となっている。
【００３９】
図３の●印で示すように、Ｎ／Ｓｉ組成比が０では、ＢＴストレス後のＶｔｈシフト量は、略−８Ｖである。これは、図２で示したように酸化シリコン膜４ａをプラズマ窒化しない場合に相当している。プラズマ窒化が進み、Ｎ／Ｓｉ組成比が０．１に達すると、ＢＴストレス後のＶｔｈシフト量はほぼ零になる。そして、Ｎ／Ｓｉ組成比が０．１以上においては、Ｖｔｈシフト量は零のままになる。ここで、上記ＸＰＳによる深さプロファイル測定により、酸窒化シリコン層４ｂの膜厚は１０ｎｍ以下になっている。
【００４０】
これに対して、薄膜トランジスタのＶｔｈの初期値は、Ｎ／Ｓｉ組成比が０〜０．５の範囲において、ほぼ一定（約−３Ｖ）であるが、上記組成比が０．５を超えて０．６になると、急激にその値が低下するようになる。このＶｔｈ初期値の低下は、酸化シリコン膜４ａ中に生じてくる窒素による正の固定電荷、あるいは酸化シリコン膜４ａと半導体層３との界面に生じるドナー型の界面準位によるものと考えられる。
【００４１】
以上のことから、酸窒化シリコン層４ｂの表面領域における窒素濃度は、図３に示した二点鎖線の領域、すなわちＮ／Ｓｉ組成比０．１〜０．５の範囲が好適になることが判る。また、酸化シリコン膜４ａの上記半導体層３との界面領域における窒素のＸＰＳによる測定から、この界面領域のＮ／Ｓｉ組成比は、０．０１以下であることが望ましい。この領域のＮ／Ｓｉ組成比が０．０１を超えてくると、薄膜トランジスタのＶｔｈの初期値が低下するようになることが判明した。
【００４２】
上記薄膜トランジスタのＢＴストレスにおける、酸化シリコン膜４ａ表面の酸窒化シリコン層４ｂの効果は、高融点金属から成るゲート電極６と酸化シリコン膜４ａとの界面反応を効果的に阻止することにより生じる。上記反応阻止があると、高融点金属と酸化シリコン膜４ａとの界面反応による可動イオンの水素イオン発生が抑制され、Ｖｔｈシフトが大幅に低減するようになる。
【００４３】
同様の理由から、図１で説明したように、ゲート電極６の側面および上面を被覆する層間絶縁膜１１を酸窒化シリコンあるいは窒化シリコン（ＳｉＮｘ）により形成することが好ましい。ＢＴストレスによる薄膜トランジスタのＶｔｈシフトは、ＰＥＣＶＤ法により酸窒化シリコン膜あるいは窒化シリコン膜を層間絶縁膜１１として成膜することにより、低減することが判明した。更に、ゲート電極６の側面のスペーサ絶縁膜あるいはその上面のキャップ膜として、それぞれ酸窒化シリコン膜あるいは窒化シリコン膜を形成しても同様な効果の生じることも明らかになっている。
【００４４】
通常、薄膜トランジスタにおけるＶｔｈの負方向シフトは、液晶表示装置の製造工程で生じ易いＮａ＋あるいはＫａ＋の可動イオンの汚染によるものと考えられ易い。これは、液晶表示装置が大画面化しそれに対応できるゲート電極材料のスパッタリングターゲットの高純度化に課題があり、ターゲット中のＮａあるいはＫａのような不純物除去が不充分な現状にあるからである。
【００４５】
しかし、上述したような詳細な検討の結果、Ｖｔｈの負方向シフトは、ゲート電極を構成する高融点金属が酸化シリコン膜と低温で反応し酸化することに大きく関係することが明らかになった。そこで、本実施形態では、上記酸化反応を防止するために、ゲート電極の周りを酸窒化シリコンで被覆する。例えば、ゲート電極とゲート絶縁膜の界面、あるいはゲート電極の側面および上面に、それぞれ酸窒化シリコン（ＳｉＯＮｘ）から成る酸窒化シリコン層あるいは層間絶縁膜を形成する。
【００４６】
ここで、層間絶縁膜としては窒化シリコン（ＳｉＮｘ）で形成してもよいが、後述する液晶表示装置の画素電極の領域における光干渉を防止する点からは、酸窒化シリコンで形成する方が好ましくなる。なお、ゲート電極と酸化シリコン膜の界面に窒化シリコンの層を介在させることは好ましくない。それは、上記窒化シリコンの層／酸化シリコン膜の界面において電荷が蓄積するようになり、薄膜トランジスタの特性、特にＶｔｈのバラツキ、シフト等に悪影響を及ぼすようになるからである。
【００４７】
以上のようにすることにより、ゲート電極の周りに形成される酸窒化シリコンあるいは窒化シリコンの窒素が高融点金属と酸素との反応を抑止するようになる。そして、上記酸化反応に起因するところの、可動イオンである水素イオンの発生が効果的に抑制されるようになる。このようにして、本実施形態の薄膜トランジスタ１４の長期信頼性は大幅に向上するようになる。
【００４８】
図１で説明した酸窒化シリコン層４ｂの形成では、酸化シリコン膜４ａのプラズマ窒化の方法が用いられていた。その他、例えば窒素のリモートプラズマにより生成される窒素の中性ラジカルのみで上記酸窒化シリコン層４ｂを形成するようにしてもよい。あるいは、この酸窒化シリコン層４ｂは、例えば、シランガス、亜酸化窒素ガスおよび窒素ガスの混合ガスを原料ガスとしたＰＥＣＶＤ法で成膜するようにしてもよい。この場合、酸窒化シリコン層４ｂは酸化シリコン膜４ａを成膜後に引続いて同一装置内で成膜すると好適である。
【００４９】
次に、上記実施形態にかかる液晶表示装置の構造の一例について図４および図５を参照して説明する。この液晶表示装置では、上記薄膜トランジスタが画素部のスイッチング素子および周辺駆動回路を構成する回路素子として使用される。ここで、図４はアクティブマトリクス型液晶表示装置の一部画素部の断面図であり、図５は画素部の等価回路と、アクティブマトリクス基板の回路レイアウト構成を示す図である。
【００５０】
図４に示すように、アクティブマトリクス型液晶表示装置１５は、画素部のスイッチング素子として上述した薄膜トランジスタ１４を用い、第１の基板であるアクティブマトリクス基板１６および第２の基板である対向基板１７を有している。そして、これ等の基板間には、液晶組成物１８が配向膜１９を介して挾持され、その外側には偏光板２０が形成されている。
【００５１】
アクティブマトリクス基板１６では、透光性基板１上に薄膜トランジスタ１４が形成され、そのゲート電極６は、液晶表示装置の後述する走査線Ｘと一体的に形成されている。そして、そのソース電極１２は、液晶表示装置の後述する信号線Ｙと一体的に形成され、ドレイン電極１３は、画素電極２１に接続している。また、透光性基板１上には、酸化シリコン膜４ａと酸窒化シリコン層４ｂとから成るゲート絶縁膜４、酸窒化シリコンからなる層間絶縁膜１１が積層して形成されている。そして、画素電極２１は、透光性のインジウム錫酸化物（ＩＴＯ）からなり、酸化シリコンから成る平坦化絶縁膜２２上にパターン形成されている。
【００５２】
このようにして、画素電極２１の領域における透光性基板１、ゲート絶縁膜４、層間絶縁膜１１および平坦化絶縁膜２２等は、いずれもその屈折率が１．４６〜１．６とほぼ同程度になり、これらを透過する光の干渉は抑制される。そして、上記領域での実質的な光の透過率の低減は防止される。また、上記積層する透明膜が光フィルタとして機能することはなく、例えばバックライトの光波長分布を変化させることもない。
【００５３】
一方、対向基板１７では、例えば透明なガラスからなる絶縁基板２３上にカラーフィルタ２４、上記薄膜トランジスタ１４の領域に対応した遮光膜２５がそれぞれ形成されている。そして、カラーフィルタ２４および遮光膜２５を被覆するようにＩＴＯからなる対向電極２６が形成されている。
【００５４】
上記画素部の等価回路は、図５（ａ）に示すように、マトリクス状に配設された走査線Ｘｉが薄膜トランジスタ１４のゲートに接続し、信号線Ｙｊがｐチャネル型の薄膜トランジスタ１４のソースに接続している。そして、この薄膜トランジスタがスイッチング素子として機能し、並列に形成された液晶容量ＣＬＣ、補助容量ＣＳを充放電する。ここで、画素電極２１と、対向電極２６との間に挟持された液晶組成物１８により、液晶容量ＣＬＣを形成する。そして、補助容量ＣＳは、画素電極２１と同電位の補助容量電極２７と、所定の電位に設定された補助容量線２８との間に形成される電位差によって形成される。ここで、対向電極２６および補助容量線２８は共通電極となり配設される。
【００５５】
そして、アクティブマトリクス型液晶表示装置では、上記画素部がアクティブマトリクス基板１６上にマトリクス状に配置されている。それと共に同一基板上に、走査線駆動回路２９および信号線駆動回路３０が配置されている。ここで、これ等の周辺駆動回路は上記薄膜トランジスタ１４をその回路素子とし構成される。このようにして、走査線駆動回路２９により駆動され行方向に沿って形成されたｍ本の走査線Ｘ１〜Ｘｍ、信号線駆動回路３０により駆動され列方向に沿って形成されたｎ本の信号線Ｙ１〜Ｙｎが配設される。そして、上記走査線Ｘ１〜Ｘｍおよび信号線Ｙ１〜Ｙｎの交差位置近傍にスイッチング素子として薄膜トランジスタ１４が配置される。ここで、走査線及び信号線は、アルミニウムやモリブデン−タングステン合金などの低抵抗材料によって形成される。
【００５６】
また、上記液晶表示装置のアクティブマトリクス基板１６には、周辺駆動回路として、上記薄膜トランジスタにより構成される静電保護回路、上記共通電極の駆動回路等、その他の論理回路を形成してもよい。
【００５７】
上記実施形態において、液晶表示装置に搭載する周辺駆動回路の信頼性が大きく改善され、液晶表示装置の製品寿命が大幅に伸びるようになる。そして、信頼性に優れた大画面、高精細な液晶表示装置が可能になる。
【００５８】
本発明は、上記実施形態に限定されるものでなく、発明の趣旨を逸脱しない範囲でいろいろの変形を採ることができる。上記実施形態では薄膜トランジスタが正スタガ型の場合について説明しているが、本発明は、逆スタガ型の薄膜トランジスタの場合においても同様に適用できるものである。また、液晶表示装置は透過型であってもあるいは反射型であってもよいことにも言及しておく。
【図面の簡単な説明】
【００５９】
【図１】（ａ）ないし（ｅ）は、本発明の実施形態にかかる薄膜トランジスタの一製造工程を示す工程別素子断面図。
【図２】本発明の実施形態にかかる薄膜トランジスタにおけるプラズマ処理の効果を示すグラフ。
【図３】本発明の実施形態にかかる薄膜トランジスタの閾値電圧の変動とＮ／Ｓｉ組成比の関係を示すグラフ。
【図４】本発明の実施形態にかかるアクティブマトリクス型液晶表示装置の一部画素部の断面図。
【図５】本発明の実施形態にかかるアクティブマトリクス基板の回路構成図であって、（ａ）は画素部の等価回路図、（ｂ）はアクティブマトリクス基板の回路レイアウト構成図。
【図６】（ａ）ないし（ｄ）は、従来の技術における薄膜トランジスタの製造工程を示す工程別素子断面図。
【図７】従来の技術における薄膜トランジスタの信頼性を示すものであって、（ａ）はＢＴストレスによる薄膜トランジスタの電流−電圧特性の変化を示すグラフ、（ｂ）はＢＴストレス条件を示す模式的断面図。
【符号の説明】
【００６０】
１…透光性基板，２…絶縁層，３…半導体層，４…ゲート絶縁膜，４ａ…酸化シリコン膜，４ｂ…酸窒化シリコン層，５…窒素プラズマ，６…ゲート電極，７…不純物イオン，８…ソース領域，９…ドレイン領域，１０…チャネル領域，１１…層間絶縁膜，１２…ソース電極，１３…ドレイン電極，１４…薄膜トランジスタ，１５…アクティブマトリクス型液晶表示装置，１６…アクティブマトリクス基板，１７…対向基板，１８…液晶組成物，１９…配向膜，２０…偏光板，２１…画素電極，２２…平坦化絶縁膜，２３…絶縁基板，２４…カラーフィルタ，２５…遮光膜，２６…対向電極，２７…補助容量電極，２８…補助容量線，２９…走査線駆動回路，３０…信号線駆動回路，Ｘ１〜Ｘｍ…走査線，Ｙ１〜Ｙｎ…信号線
【技術分野】
【０００１】
本発明は、薄膜トランジスタおよびその製造方法、並びにそれらを用いた液晶表示装置に係り、特に、アクティブマトリクス型液晶表示装置の画素部のスイッチング素子、あるいは周辺駆動回路を構成する回路素子に用いられる薄膜トランジスタの構造に関する。
【背景技術】
【０００２】
近年、液晶表示装置の画素部におけるスイッチング素子としてだけでなく、その同一基板上の周辺駆動回路部における回路素子として形成された薄膜トランジスタを用いるアクティブマトリクス型液晶表示装置が種々に開発されている。この場合、上記駆動用回路素子の薄膜トランジスタには、画素用スイッチング素子の薄膜トランジスタに必要とされる性能より高いトランジスタ特性が要求される。そこで、上記薄膜トランジスタでは、そのチャネル領域となる半導体層として、非晶質シリコンの場合よりもチャネル領域のキャリア移動度が大きくなる、膜中に結晶を含む多結晶シリコンが用いられる。
【０００３】
この多結晶シリコンを半導体層とする薄膜トランジスタについて、図６を参照して説明する。図６は、この薄膜トランジスタの製造方法を示す工程別素子断面図である。ここで、薄膜トランジスタは、半導体層上にゲート絶縁膜及びゲート電極を形成したｐチャネル型であって、トップゲート型の構造の薄膜トランジスタである。
【０００４】
高耐熱ガラス基板である透光性基板１０１の上にアンダーコート薄膜の絶縁層１０２、その上に半導体層１０３を形成する。ここで、半導体層１０３の形成では、非晶質シリコン薄膜をプラズマ励起化学気相成長（ＰＥＣＶＤ）法により成膜し、窒素雰囲気中において４５０℃程度の熱処理を施し非晶質シリコン薄膜中の水素を脱気する。その後、この非晶質シリコン薄膜にエキシマレーザ光を照射し、非晶質シリコン薄膜を結晶化して多結晶シリコン薄膜にする。そして、フォトリソグラフィ等を用いた加工技術により、この多結晶シリコン薄膜を島状にパターニングし、半導体層１０３を形成する。続いて、上記島状の半導体層１０３および絶縁層１０２を被覆するように、例えば膜厚１００ｎｍ程度の酸化シリコン膜を例えばＰＥＣＶＤ法により堆積させ、ゲート絶縁膜１０４を形成する（図６（ａ））。
【０００５】
次に、ゲート絶縁膜１０４の上に、例えばスパッタリング法による高融点金属材料（Ｍｏ、Ｗ等）の成膜と加工技術により、ゲート電極１０５を形成する（図６（ｂ））。そして、このゲート電極１０５をマスクとし、イオンドーピング装置を用いて、不純物イオン１０６としてホウ素（Ｂ）をドーピングする。更に、注入した不純物の活性化処理として５００〜６００℃で数時間のアニール処理を施し、ソース領域１０７およびドレイン領域１０８を形成する。ここで、ソース領域１０７およびドレイン領域１０８間はチャネル領域１０９となる（図６（ｃ））。
【０００６】
次に、例えばＰＥＣＶＤにより酸化シリコン膜を堆積し層間絶縁膜１１０を形成する。そして、フォトリソグラフィおよびドライエッチングの加工技術により、層間絶縁膜１１０の所定の領域にコンタクトホールを設け、更にソース領域１０７に接続するソース電極１１１、ドレイン領域１０８に接続するドレイン電極１１２を形成する。そして、全体を被覆するように、例えばＰＥＣＶＤ法により窒化シリコン薄膜を成膜し保護絶縁膜１１３とする。最後に、水素雰囲気で４００℃、２時間程度の熱処理を施す。このようにして、多結晶シリコンの半導体層１０３上に積層するゲート絶縁膜１０４およびゲート電極１０５、上記半導体層１０３のソース領域１０７、ドレイン領域１０８およびチャネル領域１０９を有する薄膜トランジスタが完成する。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述したように、薄膜トランジスタの活性領域となる半導体層を多結晶シリコンにより形成することで、チャネル領域でのキャリア移動度は、半導体層が非晶質シリコンの場合のそれの１００倍以上に増大する。このため、その初期性能としてみると、従来ＬＳＩにより構成されていた液晶表示装置の周辺駆動回路も、画素部のスイッチング素子と共に同一基板に形成される上記薄膜トランジスタによって構成することができるようになる。
【０００８】
しかしながら、現状における薄膜トランジスタは、上記ＬＳＩの回路素子と同等の信頼性を有しているとは言い難い。特に、薄膜トランジスタの信頼性加速試験であるＢＴ（Bias Temperature）ストレスでの閾値電圧（Ｖｔｈ）の変動が大きくなる。このために、上記薄膜トランジスタにより構成されるアクティブマトリクス型液晶表示装置の周辺駆動回路部の信頼性に大きな問題があった。
【０００９】
図７は、図６で説明した従来の薄膜トランジスタのＢＴストレスによる電流−電圧特性の変化を示す図である。ここで、図７（ａ）は、１００分間のＢＴストレス前後における、ｐチャネル型の薄膜トランジスタの電流−電圧特性のグラフであり、図７（ｂ）は、ＢＴストレスの条件を示すための模式的断面図である。この電流−電圧特性は、例えばソース電圧を５Ｖ、ドレイン電圧を０Ｖにし、ドレイン電流Ｉｄとゲート電圧Ｖｇの関係で示している。
【００１０】
信頼性加速試験のＢＴストレスにより、薄膜トランジスタの電流−電圧特性では、図中の矢印のようにゲート電圧Ｖｇが負方向にシフトするようになる。図７（ａ）では、１００分後においては約３Ｖ程度のシフト量になっている。この負方向のシフトは、トランジスタの閾値電圧が負側に増大することを意味する。ここで、図７（ｂ）に示すように、ＢＴストレス条件では、ソース電極１１１およびドレイン電極１１２が接地電位、高融点金属（例えばＭｏ−Ｗ合金）から成るゲート電極１０５の印加電圧が正電圧２０Ｖ、ストレス温度が９０℃になっている。
【００１１】
上記ＢＴストレスによる薄膜トランジスタの閾値電圧の負側への増大は、ｐチャネル型の薄膜トランジスタと同様にｎチャネル型の薄膜トランジスタにおいても生じる。このために、上記薄膜トランジスタで構成される周辺駆動回路では、長時間の動作により大きく経時変化し、長期信頼性に問題が生じる。
【００１２】
本発明は、上述の事情に鑑みてなされたもので、安定した素子特性および良好な信頼性を実現する薄膜トランジスタおよびその製造方法、並びにそれらを用いた液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明者等は、上記薄膜トランジスタにおける閾値電圧の負方向へのシフトの原因について調べてきた。詳細な検討の結果、上記負方向へのシフトは、ゲート電極の高融点金属とゲート絶縁膜中の主に水酸基（ＯＨ）とが低温で反応して上記高融点金属が酸化されることに起因することを突き止めた。そして、この酸化反応により、ＯＨの水素が解離して水素イオン（プロトン）が発生し、この可動イオンが閾値電圧シフトの要因になることを初めて見出した。本発明は、上記新知見に基づいてなされている。
【００１４】
すなわち、上記目的を達成するために、本発明にかかる薄膜トランジスタは、絶縁性基板上に多結晶シリコン膜によって形成されたチャネル領域、ソース領域およびドレイン領域を有する半導体層と、該半導体層上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極とを備えた薄膜トランジスタであって、前記ゲート絶縁膜は酸化シリコンからなり、前記ゲート電極の底面と接する前記ゲート絶縁膜の少なくとも表面は酸窒化シリコンからなる、という構成になっている。
【００１５】
そして、本発明にかかる薄膜トランジスタの製造方法は、絶縁性基板上に多結晶シリコン膜を形成してチャネル領域、ソース領域およびドレイン領域を有する半導体層を形成し、前記半導体層上に酸化シリコン膜を形成し、前記酸化シリコン膜を窒素の活性種に曝露し、少なくともその表面を酸窒化シリコンに改質し、前記改質した酸化シリコン膜上にゲート電極を形成する、という構成になっている。
【００１６】
そして、本発明にかかる液晶表示装置は、一主面上の行方向に配列された走査線、これら走査線に直交するように列方向に配列された信号線、前記走査線と信号線の交差部に配置されたスイッチング素子、該スイッチング素子に電気的に接続された画素電極、及び、前記走査線及び信号線に所定の信号電圧を供給する駆動用回路素子を有する第１の基板と、一主面上に配置された対向電極を有する第２の基板と、前記第１の基板と第２の基板との間に挟持された液晶組成物と、を備えた液晶表示装置において、前記スイッチング素子及び駆動用回路素子の少なくとも一方は、前記第１の基板上に多結晶シリコン膜によって形成されたチャネル領域、ソース領域およびドレイン領域を有する半導体層と、該半導体層上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極とを備えた薄膜トランジスタであって、前記ゲート絶縁膜は酸化シリコンからなり、前記ゲート電極の底面と接する前記ゲート絶縁膜の少なくとも表面は酸窒化シリコンからなる薄膜トランジスタによって構成されている。
【発明の効果】
【００１７】
本発明の構成により、安定した素子特性および良好な信頼性を実現する薄膜トランジスタおよびその製造方法、並びにそれらを用いた液晶表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１８】
以下に本発明の好適な実施形態について図面を参照して説明する。ここで、互いに同一または類似の部分には共通の符号を付している。以下の説明では、ｐチャネル型の薄膜トランジスタの場合について示しているが、特にｐチャネル型に限定されるものではなく、ｎチャネル型の薄膜トランジスタにも同様に適用できる。但し、この場合には、薄膜トランジスタの活性領域に導入される不純物は逆導電型になる。
【００１９】
図１は、本実施形態にかかる薄膜トランジスタの一例を示すものであり、上記薄膜トランジスタの製造方法を示す工程別素子断面図となっている。以下、図１を参照して薄膜トランジスタの製造方法について説明するが、この説明の中で薄膜トランジスタの構造は示される。
【００２０】
図１（ａ）に示すように、例えば絶縁性基板である高耐熱ガラスの透光性基板１の上に可動イオンを阻止する絶縁層２を設け、その上に例えば膜厚が５０ｎｍ程度の半導体層３を形成する。ここで、絶縁層２はＰＥＣＶＤによる酸窒化シリコン膜が好適である。
【００２１】
上記半導体層３の形成では、初めに非晶質シリコン薄膜をＰＥＣＶＤ法により成膜し、窒素雰囲気中において例えば４５０℃、９０分程度の熱処理を施して上記非晶質シリコン薄膜中の水素を脱気する。その後、この非晶質シリコン薄膜にエキシマレーザ光を照射し、非晶質シリコン薄膜を結晶化して多結晶シリコン薄膜にする。そして、フォトリソグラフィ、ドライエッチング等の加工技術により、この多結晶シリコン薄膜を島状にパターニングし、半導体層３を形成する。多結晶シリコン薄膜の形成は、レーザ光を照射するものの他に、ランプアニールなども適用可能である。
【００２２】
このようにした後、上記島状の半導体層３および絶縁層２を被覆するように、例えば膜厚１００ｎｍ程度の酸化シリコン膜４ａをＰＥＣＶＤ法により堆積させる。このＰＥＣＶＤによる酸化シリコン膜４ａは、テトラエトキシシラン（ＴＥＯＳ）を含む原料ガスをプラズマ励起して成膜すると好適である。ここで、上記ＰＥＣＶＤの典型的な条件として、例えば、原料ガスを酸素（Ｏ２）流量／ＴＥＯＳ流量比４５程度の混合ガスとする。そして、例えば２０ＭＨｚ〜５０ＭＨｚの高周波（ＲＦ）のパワー密度を０．５Ｗ／ｃｍ２程度、成膜室のガス圧力を１７５Ｐａ程度、成膜温度を４００℃程度にする。
【００２３】
あるいは、上記酸化シリコン膜４ａは、シラン（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）の混合ガスからなる原料ガスをプラズマ励起して成膜してもよい。いずれにしても、酸化シリコン膜４ａは、酸化シリコン（ＳｉＯｘ）により構成される。
【００２４】
続いて、図１（ｂ）に示すように、上記酸化シリコン膜４ａの表面に対して窒素活性種を曝露させ、表面を酸窒化シリコン層４ｂに改質する。例えば、上記酸化シリコン膜４ａの成膜装置と同一の装置内で、アンモニア（ＮＨ３）ガス、窒素（Ｎ２）ガスあるいはヒドラジン（Ｎ２Ｈ４）ガスをプラズマ励起し、窒素プラズマ５を生成する。この窒素プラズマ５中には、窒素イオンおよび窒素の中性ラジカルから成る窒素活性種が多量に存在する。そして、この生成した窒素活性種により、酸化シリコン膜４ａの表面を酸窒化シリコン層４ｂに改質する。ここで、上記酸窒化シリコン層４ｂへの改質における典型的な条件として、例えば、プラズマ励起の原料ガスをＮＨ３流量／Ｎ２流量比が１程度の混合ガスとする。そして、例えば上記ＲＦのパワー密度を１Ｗ／ｃｍ２程度、成膜室のガス圧力を３１０Ｐａ程度、成膜温度を４００℃程度にする。
【００２５】
このようにして、酸化シリコン膜４ａの表面を例えば膜厚が１０ｎｍ以下の酸窒化シリコン層４ｂに改質したゲート絶縁膜４を形成する。ここで、酸窒化シリコン層４ｂは酸窒化シリコン（ＳｉＯＮｘ）により形成される。
【００２６】
次に、図１（ｃ）に示すように、上記ゲート絶縁膜４上に、例えば高融点金属材料から成るゲート電極６を形成する。ここで、上記ゲート電極６は、スパッタリングによる成膜と、フォトリソグラフィおよびドライエッチングの加工技術により形成され、例えば、膜厚が３００ｎｍ程度のＭｏ−Ｗ合金から成る。高融点金属材料から成るゲート電極６としては、その抵抗、加工性等の観点からＭｏ−Ｗ合金が好ましいが、この他にもＴｉ、Ｔａあるいはこれら合金なども利用可能である。
【００２７】
次に、図１（ｄ）に示すように、このゲート電極６をマスクとし、いわゆるプラズマドーピング装置を用いて、導電型がｐ型となるホウ素の不純物イオン７をドーピングする。このイオンドーピングでは、例えば、ＲＦによるプラズマ励起の原料ガスをジボラン（Ｂ２Ｈ６）／水素（Ｈ２）流量比が０．２程度の混合ガスとする。そして、これ等の励起ガス中のホウ素イオンを質量分離することなく、加速電圧７０ｋＶ、注入ドーズ量１×１０１５イオン／ｃｍ２程度でドーピングする。
【００２８】
そして、上記注入した不純物の活性化処理として水素雰囲気でのアニール処理を施し、ソース領域８およびドレイン領域９を形成する。ここで、ソース領域８およびドレイン領域９間はチャネル領域１０となる。この水素雰囲気でのアニール処理は、例えば５５０℃程度の温度で１時間程度である。
【００２９】
次に、図１（ｅ）に示すように、ＰＥＣＶＤにより酸窒化シリコン膜を堆積し層間絶縁膜１１を形成する。そして、フォトリソグラフィおよびドライエッチングにより、層間絶縁膜１１の所定の領域にコンタクトホールを設ける。ここで、上記層間絶縁膜のドライエッチングにおける典型的な条件として、ドライエッチングの原料ガスを四弗化炭素（ＣＦ４）と三弗化炭素（ＣＨＦ３）の混合ガスとする。そして、例えば、ＲＦのパワー密度を１Ｗ／ｃｍ２程度、エッチング室のガス圧力を１０Ｐａ程度にする。
【００３０】
引続いて、上記コンタクトホールを通してソース領域８に接続するソース電極１２、ドレイン領域９に接続するドレイン電極１３を形成する。ここで、ソース電極１２およびドレイン電極１３は、チタン（Ｔｉ）薄膜とアルミニウム（Ａｌ）膜の積層膜から成る。更に、全体を被覆するようにＰＥＣＶＤ法により酸窒化シリコン膜を成膜し保護絶縁膜（不図示）を形成してもよい。最後に、水素雰囲気で４００℃、１時間程度の熱処理を施す。
【００３１】
このようにして、多結晶シリコンの半導体層３上に積層するゲート絶縁膜４およびゲート電極６、上記半導体層３のソース領域８、ドレイン領域９およびチャネル領域１０を有する本実施形態の薄膜トランジスタ１４が完成する。ここで、ゲート絶縁膜４は、上述したように酸化シリコン膜４ａの表面が酸窒化シリコン層４ｂに改質されている。そして、ゲート電極６は、例えば５００℃程度の比較的に低温で酸化シリコン膜と化学反応する高融点金属材料を含んで成る。
【００３２】
本発明者等は、上述したような薄膜トランジスタ１４において、酸化シリコン膜４ａの表面を改質し酸窒化シリコン層４ｂを形成する効果について、酸化シリコン膜４ａの表面のプラズマ窒化の条件を種々に変えて詳細に行った。ここで、上記酸窒化シリコン層４ｂの効果は、薄膜トランジスタの信頼性加速試験であるＢＴストレスにおける閾値電圧（Ｖｔｈ）の変動に関して調べた。このＢＴストレスの条件は図７（ｂ）で説明したのと同じである。
【００３３】
以下、これ等の結果について図２および図３を参照して説明する。薄膜トランジスタの製造においては、酸化シリコン膜４ａは、Ｏ２とＴＥＯＳの混合ガスを原料ガスとしＰＥＣＶＤ法で一定の条件にして成膜した。また、ゲート電極６は、Ｍｏ含有率が３５ａｔｍ．％のＭｏ−Ｗ合金により形成してある。その他の製造条件は図１で説明した通りになっている。
【００３４】
図２は、上述した薄膜トランジスタの酸化シリコン膜４ａ表面を改質するとき、プラズマ励起の原料ガス（プラズマ励起ガス）を種々に変えて調べた結果をまとめたものである。なお、プラズマ励起のＲＦ周波数は３０ＭＨｚに固定している。上述したＢＴストレス（ストレス電圧２０Ｖ、ストレス温度９０℃、ストレス時間１００分）後のＶｔｈシフト量は、酸化シリコン膜４ａを改質するプラズマ処理を施さない場合には、略−８Ｖであった。これは、図２のプラズマ励起ガスがなしの場合に対応している。
【００３５】
これに対して、図２に示すように、プラズマ励起ガスがＮＨ３およびＮ２の場合には、ＢＴストレス後の薄膜トランジスタのＶｔｈシフト量はほぼ零になる。この場合には、プラズマ励起により図１において説明した窒素活性種が生成され、その窒素活性種が酸化シリコン膜４ａの表面を照射し、酸窒化シリコン層４ｂに改質するようになる。このように、酸化シリコン膜４ａの表面に酸窒化シリコン層４ｂを形成することにより、信頼性加速試験前後で特性変動はみられず、トランジスタの信頼性が大幅に向上することが判る。
【００３６】
一方、図２に示すように、プラズマ励起ガスとしてＮ２Ｏを使用する場合には、Ｖｔｈシフト量は約―１１Ｖとなり、上記プラズマ処理を施さない場合よりもシフト量は増大している。この場合、酸化シリコン膜４ａの表面はプラズマ窒化よりもプラズマ酸化が優勢になり、逆に信頼性加速試験前後の特性変動が大きくなったものと考えられる。
【００３７】
以上に説明したように、薄膜トランジスタの製造において、酸化シリコン膜４ａをプラズマ窒化し、その表面を酸窒化シリコン層４ｂに改質することにより、薄膜トランジスタの信頼性を大幅に向上させることができる。
【００３８】
そして、図３は、上述した酸化シリコン膜４ａの表面の改質において、酸窒化シリコン層４ｂ表面領域の窒素（Ｎ）量を種々に変えて調べた結果をまとめたものである。ここで、プラズマ励起ガスはＮＨ３ガスとし、プラズマ窒化の時間を変化させることにより、酸窒化シリコン層４ｂ表面のＮ濃度を変化させた。このＮ濃度はＸ線光分光分析法（X-ray photo Spectroscopy；ＸＰＳ）により計測した。図３に示した横軸は、上記酸窒化シリコン層４ｂ表面領域のＮ濃度がその領域のＳｉとの比として示され、Ｎ／Ｓｉ組成比となっている。そして、左側の縦軸は、上述したＢＴストレス（ストレス電圧２０Ｖ、ストレス温度９０℃、ストレス時間１００分）後のＶｔｈシフト量である。また、右側の縦軸は、薄膜トランジスタのＢＴストレス前のＶｔｈの初期値となっている。
【００３９】
図３の●印で示すように、Ｎ／Ｓｉ組成比が０では、ＢＴストレス後のＶｔｈシフト量は、略−８Ｖである。これは、図２で示したように酸化シリコン膜４ａをプラズマ窒化しない場合に相当している。プラズマ窒化が進み、Ｎ／Ｓｉ組成比が０．１に達すると、ＢＴストレス後のＶｔｈシフト量はほぼ零になる。そして、Ｎ／Ｓｉ組成比が０．１以上においては、Ｖｔｈシフト量は零のままになる。ここで、上記ＸＰＳによる深さプロファイル測定により、酸窒化シリコン層４ｂの膜厚は１０ｎｍ以下になっている。
【００４０】
これに対して、薄膜トランジスタのＶｔｈの初期値は、Ｎ／Ｓｉ組成比が０〜０．５の範囲において、ほぼ一定（約−３Ｖ）であるが、上記組成比が０．５を超えて０．６になると、急激にその値が低下するようになる。このＶｔｈ初期値の低下は、酸化シリコン膜４ａ中に生じてくる窒素による正の固定電荷、あるいは酸化シリコン膜４ａと半導体層３との界面に生じるドナー型の界面準位によるものと考えられる。
【００４１】
以上のことから、酸窒化シリコン層４ｂの表面領域における窒素濃度は、図３に示した二点鎖線の領域、すなわちＮ／Ｓｉ組成比０．１〜０．５の範囲が好適になることが判る。また、酸化シリコン膜４ａの上記半導体層３との界面領域における窒素のＸＰＳによる測定から、この界面領域のＮ／Ｓｉ組成比は、０．０１以下であることが望ましい。この領域のＮ／Ｓｉ組成比が０．０１を超えてくると、薄膜トランジスタのＶｔｈの初期値が低下するようになることが判明した。
【００４２】
上記薄膜トランジスタのＢＴストレスにおける、酸化シリコン膜４ａ表面の酸窒化シリコン層４ｂの効果は、高融点金属から成るゲート電極６と酸化シリコン膜４ａとの界面反応を効果的に阻止することにより生じる。上記反応阻止があると、高融点金属と酸化シリコン膜４ａとの界面反応による可動イオンの水素イオン発生が抑制され、Ｖｔｈシフトが大幅に低減するようになる。
【００４３】
同様の理由から、図１で説明したように、ゲート電極６の側面および上面を被覆する層間絶縁膜１１を酸窒化シリコンあるいは窒化シリコン（ＳｉＮｘ）により形成することが好ましい。ＢＴストレスによる薄膜トランジスタのＶｔｈシフトは、ＰＥＣＶＤ法により酸窒化シリコン膜あるいは窒化シリコン膜を層間絶縁膜１１として成膜することにより、低減することが判明した。更に、ゲート電極６の側面のスペーサ絶縁膜あるいはその上面のキャップ膜として、それぞれ酸窒化シリコン膜あるいは窒化シリコン膜を形成しても同様な効果の生じることも明らかになっている。
【００４４】
通常、薄膜トランジスタにおけるＶｔｈの負方向シフトは、液晶表示装置の製造工程で生じ易いＮａ＋あるいはＫａ＋の可動イオンの汚染によるものと考えられ易い。これは、液晶表示装置が大画面化しそれに対応できるゲート電極材料のスパッタリングターゲットの高純度化に課題があり、ターゲット中のＮａあるいはＫａのような不純物除去が不充分な現状にあるからである。
【００４５】
しかし、上述したような詳細な検討の結果、Ｖｔｈの負方向シフトは、ゲート電極を構成する高融点金属が酸化シリコン膜と低温で反応し酸化することに大きく関係することが明らかになった。そこで、本実施形態では、上記酸化反応を防止するために、ゲート電極の周りを酸窒化シリコンで被覆する。例えば、ゲート電極とゲート絶縁膜の界面、あるいはゲート電極の側面および上面に、それぞれ酸窒化シリコン（ＳｉＯＮｘ）から成る酸窒化シリコン層あるいは層間絶縁膜を形成する。
【００４６】
ここで、層間絶縁膜としては窒化シリコン（ＳｉＮｘ）で形成してもよいが、後述する液晶表示装置の画素電極の領域における光干渉を防止する点からは、酸窒化シリコンで形成する方が好ましくなる。なお、ゲート電極と酸化シリコン膜の界面に窒化シリコンの層を介在させることは好ましくない。それは、上記窒化シリコンの層／酸化シリコン膜の界面において電荷が蓄積するようになり、薄膜トランジスタの特性、特にＶｔｈのバラツキ、シフト等に悪影響を及ぼすようになるからである。
【００４７】
以上のようにすることにより、ゲート電極の周りに形成される酸窒化シリコンあるいは窒化シリコンの窒素が高融点金属と酸素との反応を抑止するようになる。そして、上記酸化反応に起因するところの、可動イオンである水素イオンの発生が効果的に抑制されるようになる。このようにして、本実施形態の薄膜トランジスタ１４の長期信頼性は大幅に向上するようになる。
【００４８】
図１で説明した酸窒化シリコン層４ｂの形成では、酸化シリコン膜４ａのプラズマ窒化の方法が用いられていた。その他、例えば窒素のリモートプラズマにより生成される窒素の中性ラジカルのみで上記酸窒化シリコン層４ｂを形成するようにしてもよい。あるいは、この酸窒化シリコン層４ｂは、例えば、シランガス、亜酸化窒素ガスおよび窒素ガスの混合ガスを原料ガスとしたＰＥＣＶＤ法で成膜するようにしてもよい。この場合、酸窒化シリコン層４ｂは酸化シリコン膜４ａを成膜後に引続いて同一装置内で成膜すると好適である。
【００４９】
次に、上記実施形態にかかる液晶表示装置の構造の一例について図４および図５を参照して説明する。この液晶表示装置では、上記薄膜トランジスタが画素部のスイッチング素子および周辺駆動回路を構成する回路素子として使用される。ここで、図４はアクティブマトリクス型液晶表示装置の一部画素部の断面図であり、図５は画素部の等価回路と、アクティブマトリクス基板の回路レイアウト構成を示す図である。
【００５０】
図４に示すように、アクティブマトリクス型液晶表示装置１５は、画素部のスイッチング素子として上述した薄膜トランジスタ１４を用い、第１の基板であるアクティブマトリクス基板１６および第２の基板である対向基板１７を有している。そして、これ等の基板間には、液晶組成物１８が配向膜１９を介して挾持され、その外側には偏光板２０が形成されている。
【００５１】
アクティブマトリクス基板１６では、透光性基板１上に薄膜トランジスタ１４が形成され、そのゲート電極６は、液晶表示装置の後述する走査線Ｘと一体的に形成されている。そして、そのソース電極１２は、液晶表示装置の後述する信号線Ｙと一体的に形成され、ドレイン電極１３は、画素電極２１に接続している。また、透光性基板１上には、酸化シリコン膜４ａと酸窒化シリコン層４ｂとから成るゲート絶縁膜４、酸窒化シリコンからなる層間絶縁膜１１が積層して形成されている。そして、画素電極２１は、透光性のインジウム錫酸化物（ＩＴＯ）からなり、酸化シリコンから成る平坦化絶縁膜２２上にパターン形成されている。
【００５２】
このようにして、画素電極２１の領域における透光性基板１、ゲート絶縁膜４、層間絶縁膜１１および平坦化絶縁膜２２等は、いずれもその屈折率が１．４６〜１．６とほぼ同程度になり、これらを透過する光の干渉は抑制される。そして、上記領域での実質的な光の透過率の低減は防止される。また、上記積層する透明膜が光フィルタとして機能することはなく、例えばバックライトの光波長分布を変化させることもない。
【００５３】
一方、対向基板１７では、例えば透明なガラスからなる絶縁基板２３上にカラーフィルタ２４、上記薄膜トランジスタ１４の領域に対応した遮光膜２５がそれぞれ形成されている。そして、カラーフィルタ２４および遮光膜２５を被覆するようにＩＴＯからなる対向電極２６が形成されている。
【００５４】
上記画素部の等価回路は、図５（ａ）に示すように、マトリクス状に配設された走査線Ｘｉが薄膜トランジスタ１４のゲートに接続し、信号線Ｙｊがｐチャネル型の薄膜トランジスタ１４のソースに接続している。そして、この薄膜トランジスタがスイッチング素子として機能し、並列に形成された液晶容量ＣＬＣ、補助容量ＣＳを充放電する。ここで、画素電極２１と、対向電極２６との間に挟持された液晶組成物１８により、液晶容量ＣＬＣを形成する。そして、補助容量ＣＳは、画素電極２１と同電位の補助容量電極２７と、所定の電位に設定された補助容量線２８との間に形成される電位差によって形成される。ここで、対向電極２６および補助容量線２８は共通電極となり配設される。
【００５５】
そして、アクティブマトリクス型液晶表示装置では、上記画素部がアクティブマトリクス基板１６上にマトリクス状に配置されている。それと共に同一基板上に、走査線駆動回路２９および信号線駆動回路３０が配置されている。ここで、これ等の周辺駆動回路は上記薄膜トランジスタ１４をその回路素子とし構成される。このようにして、走査線駆動回路２９により駆動され行方向に沿って形成されたｍ本の走査線Ｘ１〜Ｘｍ、信号線駆動回路３０により駆動され列方向に沿って形成されたｎ本の信号線Ｙ１〜Ｙｎが配設される。そして、上記走査線Ｘ１〜Ｘｍおよび信号線Ｙ１〜Ｙｎの交差位置近傍にスイッチング素子として薄膜トランジスタ１４が配置される。ここで、走査線及び信号線は、アルミニウムやモリブデン−タングステン合金などの低抵抗材料によって形成される。
【００５６】
また、上記液晶表示装置のアクティブマトリクス基板１６には、周辺駆動回路として、上記薄膜トランジスタにより構成される静電保護回路、上記共通電極の駆動回路等、その他の論理回路を形成してもよい。
【００５７】
上記実施形態において、液晶表示装置に搭載する周辺駆動回路の信頼性が大きく改善され、液晶表示装置の製品寿命が大幅に伸びるようになる。そして、信頼性に優れた大画面、高精細な液晶表示装置が可能になる。
【００５８】
本発明は、上記実施形態に限定されるものでなく、発明の趣旨を逸脱しない範囲でいろいろの変形を採ることができる。上記実施形態では薄膜トランジスタが正スタガ型の場合について説明しているが、本発明は、逆スタガ型の薄膜トランジスタの場合においても同様に適用できるものである。また、液晶表示装置は透過型であってもあるいは反射型であってもよいことにも言及しておく。
【図面の簡単な説明】
【００５９】
【図１】（ａ）ないし（ｅ）は、本発明の実施形態にかかる薄膜トランジスタの一製造工程を示す工程別素子断面図。
【図２】本発明の実施形態にかかる薄膜トランジスタにおけるプラズマ処理の効果を示すグラフ。
【図３】本発明の実施形態にかかる薄膜トランジスタの閾値電圧の変動とＮ／Ｓｉ組成比の関係を示すグラフ。
【図４】本発明の実施形態にかかるアクティブマトリクス型液晶表示装置の一部画素部の断面図。
【図５】本発明の実施形態にかかるアクティブマトリクス基板の回路構成図であって、（ａ）は画素部の等価回路図、（ｂ）はアクティブマトリクス基板の回路レイアウト構成図。
【図６】（ａ）ないし（ｄ）は、従来の技術における薄膜トランジスタの製造工程を示す工程別素子断面図。
【図７】従来の技術における薄膜トランジスタの信頼性を示すものであって、（ａ）はＢＴストレスによる薄膜トランジスタの電流−電圧特性の変化を示すグラフ、（ｂ）はＢＴストレス条件を示す模式的断面図。
【符号の説明】
【００６０】
１…透光性基板，２…絶縁層，３…半導体層，４…ゲート絶縁膜，４ａ…酸化シリコン膜，４ｂ…酸窒化シリコン層，５…窒素プラズマ，６…ゲート電極，７…不純物イオン，８…ソース領域，９…ドレイン領域，１０…チャネル領域，１１…層間絶縁膜，１２…ソース電極，１３…ドレイン電極，１４…薄膜トランジスタ，１５…アクティブマトリクス型液晶表示装置，１６…アクティブマトリクス基板，１７…対向基板，１８…液晶組成物，１９…配向膜，２０…偏光板，２１…画素電極，２２…平坦化絶縁膜，２３…絶縁基板，２４…カラーフィルタ，２５…遮光膜，２６…対向電極，２７…補助容量電極，２８…補助容量線，２９…走査線駆動回路，３０…信号線駆動回路，Ｘ１〜Ｘｍ…走査線，Ｙ１〜Ｙｎ…信号線
【特許請求の範囲】
【請求項１】
絶縁性基板上に多結晶シリコン膜によって形成されたチャネル領域、ソース領域およびドレイン領域を有する半導体層と、該半導体層上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極とを備えた薄膜トランジスタであって、
前記ゲート絶縁膜は酸化シリコンからなり、前記ゲート電極の底面と接する前記ゲート絶縁膜の少なくとも表面は酸窒化シリコンからなることを特徴とする薄膜トランジスタ。
【請求項２】
前記酸窒化シリコンは、シリコン（Ｓｉ）、窒素（Ｎ）、酸素（Ｏ）を主成分とし、窒素とシリコンとの組成比Ｎ／Ｓｉが０．１〜０．５の範囲にあることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記ゲート電極の側面あるいは上面は、酸窒化シリコン膜あるいは窒化シリコン膜により被覆されていることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項４】
前記ゲート絶縁膜の前記半導体層との界面領域における窒素とシリコンとの組成比Ｎ／Ｓｉが０．０１を超えないことを特徴とする請求項１、２又は３に記載の薄膜トランジスタ。
【請求項５】
前記ゲート電極は、モリブデン（Ｍｏ）あるいはタングステン（Ｗ）を主成分とする金属材料からなることを特徴とする請求項１ないし４のいずれか一項に記載の薄膜トランジスタ。
【請求項６】
絶縁性基板上に多結晶シリコン膜を形成してチャネル領域、ソース領域およびドレイン領域を有する半導体層を形成し、
前記半導体層上に酸化シリコン膜を形成し、
前記酸化シリコン膜を窒素の活性種に曝露し、少なくともその表面を酸窒化シリコンに改質し、
前記改質した酸化シリコン膜上にゲート電極を形成することを特徴とする薄膜トランジスタの製造方法。
【請求項７】
前記酸化シリコン膜は、テトラエトキシシランを原料ガスに含むプラズマ励起気相成長法により形成し、前記窒素の活性種は、窒素、アンモニア（ＮＨ３）あるいはヒドラジン（Ｎ２Ｈ４）を主成分とする原料ガスのプラズマ励起により生成することを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
【請求項８】
前記酸窒化シリコンは、シリコン（Ｓｉ）、窒素（Ｎ）、酸素（Ｏ）を主成分とし、窒素とシリコンとの組成比Ｎ／Ｓｉが０．１〜０．５の範囲にあることを特徴とする請求項６又は７に記載の薄膜トランジスタの製造方法。
【請求項９】
前記ゲート電極は、モリブデン（Ｍｏ）あるいはタングステン（Ｗ）を主成分とする金属材料からなることを特徴とする請求項６、７又は８に記載の薄膜トランジスタの製造方法。
【請求項１０】
一主面上の行方向に配列された走査線、これら走査線に直交するように列方向に配列された信号線、前記走査線と信号線の交差部に配置されたスイッチング素子、該スイッチング素子に電気的に接続された画素電極、及び、前記走査線及び信号線に所定の信号電圧を供給する駆動用回路素子を有する第１の基板と、一主面上に配置された対向電極を有する第２の基板と、前記第１の基板と第２の基板との間に挟持された液晶組成物と、を備えた液晶表示装置において、
前記スイッチング素子及び駆動用回路素子の少なくとも一方は、前記第１の基板上に多結晶シリコン膜によって形成されたチャネル領域、ソース領域およびドレイン領域を有する半導体層と、該半導体層上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極とを備えた薄膜トランジスタであって、前記ゲート絶縁膜は酸化シリコンからなり、前記ゲート電極の底面と接する前記ゲート絶縁膜の少なくとも表面は酸窒化シリコンからなる薄膜トランジスタによって構成されていることを特徴とする液晶表示装置。
【請求項１】
絶縁性基板上に多結晶シリコン膜によって形成されたチャネル領域、ソース領域およびドレイン領域を有する半導体層と、該半導体層上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極とを備えた薄膜トランジスタであって、
前記ゲート絶縁膜は酸化シリコンからなり、前記ゲート電極の底面と接する前記ゲート絶縁膜の少なくとも表面は酸窒化シリコンからなることを特徴とする薄膜トランジスタ。
【請求項２】
前記酸窒化シリコンは、シリコン（Ｓｉ）、窒素（Ｎ）、酸素（Ｏ）を主成分とし、窒素とシリコンとの組成比Ｎ／Ｓｉが０．１〜０．５の範囲にあることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記ゲート電極の側面あるいは上面は、酸窒化シリコン膜あるいは窒化シリコン膜により被覆されていることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項４】
前記ゲート絶縁膜の前記半導体層との界面領域における窒素とシリコンとの組成比Ｎ／Ｓｉが０．０１を超えないことを特徴とする請求項１、２又は３に記載の薄膜トランジスタ。
【請求項５】
前記ゲート電極は、モリブデン（Ｍｏ）あるいはタングステン（Ｗ）を主成分とする金属材料からなることを特徴とする請求項１ないし４のいずれか一項に記載の薄膜トランジスタ。
【請求項６】
絶縁性基板上に多結晶シリコン膜を形成してチャネル領域、ソース領域およびドレイン領域を有する半導体層を形成し、
前記半導体層上に酸化シリコン膜を形成し、
前記酸化シリコン膜を窒素の活性種に曝露し、少なくともその表面を酸窒化シリコンに改質し、
前記改質した酸化シリコン膜上にゲート電極を形成することを特徴とする薄膜トランジスタの製造方法。
【請求項７】
前記酸化シリコン膜は、テトラエトキシシランを原料ガスに含むプラズマ励起気相成長法により形成し、前記窒素の活性種は、窒素、アンモニア（ＮＨ３）あるいはヒドラジン（Ｎ２Ｈ４）を主成分とする原料ガスのプラズマ励起により生成することを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
【請求項８】
前記酸窒化シリコンは、シリコン（Ｓｉ）、窒素（Ｎ）、酸素（Ｏ）を主成分とし、窒素とシリコンとの組成比Ｎ／Ｓｉが０．１〜０．５の範囲にあることを特徴とする請求項６又は７に記載の薄膜トランジスタの製造方法。
【請求項９】
前記ゲート電極は、モリブデン（Ｍｏ）あるいはタングステン（Ｗ）を主成分とする金属材料からなることを特徴とする請求項６、７又は８に記載の薄膜トランジスタの製造方法。
【請求項１０】
一主面上の行方向に配列された走査線、これら走査線に直交するように列方向に配列された信号線、前記走査線と信号線の交差部に配置されたスイッチング素子、該スイッチング素子に電気的に接続された画素電極、及び、前記走査線及び信号線に所定の信号電圧を供給する駆動用回路素子を有する第１の基板と、一主面上に配置された対向電極を有する第２の基板と、前記第１の基板と第２の基板との間に挟持された液晶組成物と、を備えた液晶表示装置において、
前記スイッチング素子及び駆動用回路素子の少なくとも一方は、前記第１の基板上に多結晶シリコン膜によって形成されたチャネル領域、ソース領域およびドレイン領域を有する半導体層と、該半導体層上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極とを備えた薄膜トランジスタであって、前記ゲート絶縁膜は酸化シリコンからなり、前記ゲート電極の底面と接する前記ゲート絶縁膜の少なくとも表面は酸窒化シリコンからなる薄膜トランジスタによって構成されていることを特徴とする液晶表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００９−１３０１００（Ｐ２００９−１３０１００Ａ）
【公開日】平成２１年６月１１日（２００９．６．１１）
【国際特許分類】
【出願番号】特願２００７−３０２９７２（Ｐ２００７−３０２９７２）
【出願日】平成１９年１１月２２日（２００７．１１．２２）
【出願人】（３０２０２０２０７）東芝松下ディスプレイテクノロジー株式会社 (2,170)
【Ｆターム（参考）】
【公開日】平成２１年６月１１日（２００９．６．１１）
【国際特許分類】
【出願日】平成１９年１１月２２日（２００７．１１．２２）
【出願人】（３０２０２０２０７）東芝松下ディスプレイテクノロジー株式会社 (2,170)
【Ｆターム（参考）】
[ Back to top ]