半導体装置およびその製造方法
【課題】ゲート絶縁膜に高誘電率膜を使用し、ゲート電極に金属を含む導体膜を使用するｐチャネル型ＭＩＳＦＥＴにおいて、生産性向上を図ることができる技術を提供することにある。そして、金属を含む導体膜の仕事関数値が酸化シリコン膜に接するとした場合にシリコンの価電子帯近傍の値から離れたものであっても、ｐチャネル型ＭＩＳＦＥＴのしきい値電圧を下げることができる技術を提供する。
【解決手段】半導体基板１上に形成されたｐチャネル型ＭＩＳＦＥＴＱ１は、酸化ハフニウム膜よりなるゲート絶縁膜１０を有し、このゲート絶縁膜１０上に、酸化アルミニウム膜よりなる金属酸化物膜１１を有する。そして、金属酸化物膜１１上に窒化タンタル膜よりなるゲート電極１２を有している。ここで、金属酸化物膜１１は、ゲート電極１２の仕事関数値をシフトする機能を有している。
【解決手段】半導体基板１上に形成されたｐチャネル型ＭＩＳＦＥＴＱ１は、酸化ハフニウム膜よりなるゲート絶縁膜１０を有し、このゲート絶縁膜１０上に、酸化アルミニウム膜よりなる金属酸化物膜１１を有する。そして、金属酸化物膜１１上に窒化タンタル膜よりなるゲート電極１２を有している。ここで、金属酸化物膜１１は、ゲート電極１２の仕事関数値をシフトする機能を有している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造技術に関し、特に、ゲート電極に金属を含む導体膜を使用するＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）およびその製造に適用して有効な技術に関するものである。
【背景技術】
【０００２】
特開２００５−２９４４２２号公報（特許文献１）には、ＭＩＳＦＥＴのゲート電極材料に金属を用いた場合に、熱プロセスによって、金属とゲート絶縁膜とが反応すること、あるいは、剥離することを防止し、かつ、ＭＩＳＦＥＴのしきい値電圧の制御を可能にする技術が開示されている。
【０００３】
具体的に、ＭＩＳＦＥＴは、半導体基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成され、第１金属（例えば、タンタル）を含む材料（例えば、窒化タンタル膜）よりなるゲート電極から構成されている。そして、ゲート絶縁膜は、第１絶縁物（例えば、酸化シリコン膜）と第２絶縁物（例えば、酸化タンタル層）とからなり、第２絶縁物は、第１金属と同一種類の第２金属の酸化物層とするとしている。
【特許文献１】特開２００５−２９４４２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来、絶縁耐性が高い、シリコン−酸化シリコン界面の電気的・物性的安定性などが優れているとの観点から、ゲート絶縁膜として酸化シリコン膜が使用されている。しかし、素子の微細化に伴い、ゲート絶縁膜の膜厚について、極薄化が要求されるようになってきている。このように薄い酸化シリコン膜をゲート絶縁膜として使用すると、ＭＩＳＦＥＴのチャネルを流れる電子が酸化シリコン膜によって形成される障壁をトンネルしてゲート電極に流れる、いわゆるトンネル電流が発生してしまう。
【０００５】
そこで、酸化シリコン膜より誘電率の高い材料を使用することにより、容量が同じでも物理的膜厚を増加させることができる高誘電率膜が使用されるようになってきている。高誘電率膜によれば、容量を同じにしても物理的膜厚を増加させることができるので、リーク電流を低減することができる。
【０００６】
一方、従来、ゲート電極の材料としてポリシリコン膜が使用されてきた。しかし、近年、ＭＩＳＦＥＴの微細化に伴いゲート絶縁膜の薄膜化が進み、ポリシリコン膜をゲート電極に使用した場合におけるゲート電極の空乏化が無視できなくなってきている。すなわち、微細化によって、ゲート絶縁膜を薄膜化する必要がでてきたが、この場合、ゲート電極の空乏化によりゲート電極内に生ずる寄生容量が無視出来なくなってきているのである。このため、ゲート電極の材料としてポリシリコン膜ではなく金属を含む導体膜を使用することが検討されている。本明細書で導体膜とは、金属を含む導体膜を意味し、金属膜あるいは導電性を有する金属化合物膜を示している。
【０００７】
ゲート電極材料として金属を含む導体膜を使用する場合、まず始めにｎチャネル型ＭＩＳＦＥＴとｐチャネル型ＭＩＳＦＥＴの両方のゲート電極に同じ導体膜を使用することが考えられる。
【０００８】
しかし、ｎチャネル型ＭＩＳＦＥＴとｐチャネル型ＭＩＳＦＥＴの両方のゲート電極に同じ導体膜を使用した場合、使用した導体膜の仕事関数でＭＩＳＦＥＴのしきい値電圧が決まってしまうため、ｎチャネル型ＭＩＳＦＥＴとｐチャネル型ＭＩＳＦＥＴのいずれか一方のしきい値電圧が高くなってしまう問題点がある。すなわち、ｎチャネル型ＭＩＳＦＥＴのしきい値電圧を下げる仕事関数値とｐチャネル型ＭＩＳＦＥＴのしきい値電圧を下げる仕事関数値とは相違するため、いずれか一方のＭＩＳＦＥＴのしきい値電圧を下げるような仕事関数の導体膜を選択すると、もう一方のＭＩＳＦＥＴでしきい値電圧が上昇してしまう問題点がある。
【０００９】
ｎチャネル型ＭＩＳＦＥＴでは、ゲート電極材料の仕事関数がシリコンの伝導帯近傍（４．０５ｅＶ近傍）の値を有していると、ｎチャネル型ＭＩＳＦＥＴのしきい値電圧を下げることができる。一方、ｐチャネル型ＭＩＳＦＥＴでは、ゲート電極材料の仕事関数がシリコンの価電子帯近傍（５．１５ｅＶ近傍）の値を有していると、ｐチャネル型ＭＩＳＦＥＴのしきい値電圧を下げることができる。したがって、ｎチャネル型ＭＩＳＦＥＴとｐチャネル型ＭＩＳＦＥＴで異なる仕事関数値を有する導体膜がゲート電極に使用されている。
【００１０】
例えば、ｐチャネル型ＭＩＳＦＥＴのゲート電極には、仕事関数値が５ｅＶ近傍である貴金属のＲｕ膜、Ｐｔ膜、Ｉｒ膜、ＲｕＯ２膜、ＩｒＯ２膜の使用が盛んに検討されている。
【００１１】
しかし、上述した貴金属をゲート電極に使用する場合、貴金属の難エッチング性やＲｕ膜に代表されるように酸化によって大きく仕事関数値が変化する特性などによるプロセス依存性が非常に大きく、生産性に大きな課題がある。また、Ｒｕ膜などは酸化すると体積が膨張するため、ゲート電極とゲート絶縁膜との剥離が生じる問題点も考えられる。
【００１２】
一方、熱的安定性に優れ、シリコンよりなる半導体基板を加工するプロセスに容易に適用可能な材料として、ＴａＮ膜が存在する。しかし、ＴａＮ膜は、仕事関数値が４．６ｅＶ近傍であり、ｐチャネル型ＭＩＳＦＥＴのゲート電極に使用する場合、充分にしきい値電圧を下げることができない問題点がある。
【００１３】
本発明の目的は、ゲート絶縁膜に高誘電率膜を使用し、ゲート電極に金属を含む導体膜を使用するｐチャネル型ＭＩＳＦＥＴにおいて、生産性向上を図ることができる技術を提供することにある。そして、金属を含む導体膜の仕事関数値が酸化シリコン膜に接するとした場合にシリコンの価電子帯近傍の値から離れたものであっても、ｐチャネル型ＭＩＳＦＥＴのしきい値電圧を下げることができる技術を提供することにある。
【００１４】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１６】
本発明による半導体装置は、半導体基板の第１領域上にｐチャネル型ＭＩＳＦＥＴを有し、前記半導体基板の第２領域上にｎチャネル型ＭＩＳＦＥＴを有する半導体装置に関するものである。そして、前記ｐチャネル型ＭＩＳＦＥＴは、（ａ）前記半導体基板上に形成され、酸化シリコン膜よりも誘電率の高い高誘電率膜よりなるゲート絶縁膜と、（ｂ）前記ゲート絶縁膜上に形成された絶縁性を有し、かつ、ダイポールを生じる金属酸化物膜と、（ｃ）前記金属酸化物膜上に形成されたゲート電極とを備えることを特徴とするものである。
【００１７】
また、本発明による半導体装置の製造方法は、半導体基板の第１領域にｐチャネル型ＭＩＳＦＥＴを形成し、前記半導体基板の第２領域にｎチャネル型ＭＩＳＦＥＴを形成する半導体装置の製造方法に関するものである。そして、（ａ）前記半導体基板の前記第１領域および前記第２領域に、酸化シリコン膜より誘電率の高い高誘電率膜を形成する工程と、（ｂ）前記第１領域および前記第２領域に形成された前記高誘電率膜上に金属を含む第２導体膜を形成する工程と、（ｃ）前記第１領域に形成された前記第２導体膜を除去する工程とを備える。さらに、（ｄ）前記第１領域上および前記第２領域上に絶縁性を有する金属酸化物膜を形成する工程と、（ｅ）前記半導体基板に熱処理を加える工程と、（ｆ）前記第１領域および前記第２領域に形成された前記金属酸化物膜上に金属を含む第１導体膜を形成する工程とを備える。そして、（ｇ）前記第２領域に形成された前記金属酸化物膜および前記第１導体膜を除去する一方、前記第１領域に形成された前記高誘電率膜、前記金属酸化物膜および前記第１導体膜を加工することにより、前記第１領域に、前記高誘電率膜よりなる第１ゲート絶縁膜と前記第１導体膜よりなる第１ゲート電極を形成する工程を備える。さらに、（ｈ）前記第２領域に形成された前記高誘電率膜および前記第２導体膜を加工することにより、前記第２領域に、前記高誘電率膜よりなる第２ゲート絶縁膜と前記第２導体膜よりなる第２ゲート電極を形成する工程とを備えることを特徴とするものである。
【発明の効果】
【００１８】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１９】
ゲート絶縁膜に高誘電率膜を使用し、ゲート電極に金属を含む導体膜を使用するｐチャネル型ＭＩＳＦＥＴにおいて、半導体プロセスとして完成度の高い導体膜をゲート電極に使用することができるので、生産性向上を図ることができる。また、ゲート絶縁膜とゲート電極の間に絶縁性を有する金属酸化物膜を形成することにより、ゲート電極と金属酸化物膜の間にダイポールが形成されるようにしたので、金属を含む導体膜の仕事関数値が酸化シリコン膜に接するとした場合にシリコンの価電子帯近傍の値から離れたものであっても、ｐチャネル型ＭＩＳＦＥＴのしきい値電圧を下げることができる。
【発明を実施するための最良の形態】
【００２０】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００２１】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００２２】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００２３】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２４】
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２５】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。本明細書で導体膜とは、金属を含む導体膜を意味し、金属膜または導電性を有する金属化合物膜を示している。
【００２６】
図１は、本実施の形態１における半導体装置を示す断面図である。図１において、半導体基板１には、ｐチャネル型ＭＩＳＦＥＴ形成領域（第１領域）とｎチャネル型ＭＩＳＦＥＴ形成領域（第２領域）があり、ｐチャネル型ＭＩＳＦＥＴ形成領域にｐチャネル型ＭＩＳＦＥＴＱ１が形成され、ｎチャネル型ＭＩＳＦＥＴ形成領域にｎチャネル型ＭＩＳＦＥＴＱ２が形成されている。
【００２７】
半導体基板１の主面には、素子分離領域２が形成されている。素子分離領域２は、半導体基板１に形成される素子間の干渉を防止する機能を有し、例えば、半導体基板１に溝を形成し、この溝に酸化シリコン膜を埋め込むＳＴＩ（Shallow Trench Isolation）法によって形成される。この素子分離領域２によって分離された活性領域が、ｐチャネル型ＭＩＳＦＥＴ形成領域あるいはｎチャネル型ＭＩＳＦＥＴ形成領域となっている。
【００２８】
ｐチャネル型ＭＩＳＦＥＴ形成領域の半導体基板１内には半導体領域であるｎ型ウェル３が形成されており、ｎチャネル型ＭＩＳＦＥＴ形成領域の半導体基板１内には半導体領域であるｐ型ウェル４が形成されている。ｎ型ウェル３には、リン（Ｐ）や砒素（Ａｓ）などのｎ型不純物が導入されており、ｐ型ウェル４には、ホウ素（Ｂ）などのｐ型不純物が導入されている。
【００２９】
次に、ｐチャネル型ＭＩＳＦＥＴ形成領域に形成されているｐチャネル型ＭＩＳＦＥＴＱ１の構成について説明する。図１に示すように、ｐチャネル型ＭＩＳＦＥＴ形成領域の半導体基板１内に形成されたｎ型ウェル３上には、ゲート絶縁膜（第１ゲート絶縁膜）１０が形成されている。
【００３０】
このゲート絶縁膜１０は、例えば酸化シリコン膜より誘電率の高い高誘電率膜から形成されている。従来、絶縁耐性が高い、シリコン−酸化シリコン界面の電気的・物性的安定性などが優れているとの観点から、ゲート絶縁膜１０として酸化シリコン膜が使用されている。しかし、素子の微細化に伴い、ゲート絶縁膜１０の膜厚について、極薄化が要求されるようになってきている。このように薄い酸化シリコン膜をゲート絶縁膜１０として使用すると、ＭＩＳＦＥＴのチャネルを流れる電子が酸化シリコン膜によって形成される障壁をトンネルしてゲート電極に流れる、いわゆるトンネル電流が発生してしまう。
【００３１】
そこで、酸化シリコン膜より誘電率の高い材料を使用することにより、容量が同じでも物理的膜厚を増加させることができる高誘電体膜が使用されるようになってきている。高誘電体膜によれば、容量を同じにしても物理的膜厚を増加させることができるので、リーク電流を低減することができる。
【００３２】
例えば、高誘電体膜として、ハフニウム酸化物の一つである酸化ハフニウム膜（ＨｆＯ２膜）が使用されるが、酸化ハフニウム膜に変えて、ハフニウムアルミネート膜、ＨｆＯＮ膜（ハフニウムオキシナイトライド膜）、ＨｆＳｉＯ膜（ハフニウムシリケート膜）、ＨｆＳｉＯＮ膜（ハフニウムシリコンオキシナイトライド膜）、ＨｆＡｌＯ膜のような他のハフニウム系絶縁膜を使用することもできる。さらに、これらのハフニウム系絶縁膜に酸化タンタル、酸化ニオブ、酸化チタン、酸化ジルコニウム、酸化ランタン、酸化イットリウムなどの酸化物を導入したハフニウム系絶縁膜を使用することもできる。ハフニウム系絶縁膜は、酸化ハフニウム膜と同様、酸化シリコン膜や酸窒化シリコン膜より誘電率が高いので、酸化ハフニウム膜を用いた場合と同様の効果が得られる。また、高誘電体膜として、酸化アルミニウム膜や酸化アルミニウムオキシナイトライド膜を使用することもできる。
【００３３】
ゲート絶縁膜１０上には、絶縁性を有する金属酸化物膜１１が形成されている。金属酸化物膜１１は、例えば酸化アルミニウム膜（Ａｌ２Ｏ３膜）から形成されている。この金属酸化物膜１１として、酸化アルミニウム膜を使用している例を示しているが、これに限らず、酸化タンタル膜、酸化チタン膜、酸化ランタン膜あるいは希土類酸化物膜などの膜から形成してもよい。本実施の形態では、金属酸化物膜１１を設けた点に特徴があり、後述するように金属酸化物膜１１を設けることにより、ゲート電極１２に使用する導体膜の仕事関数値を高くすることができる。この機能によって、ゲート電極１２に使用する導体膜の仕事関数値をシリコンの価電子帯近傍の値にすることができ、ｐチャネル型ＭＩＳＦＥＴＱ１のしきい値電圧を低下させることができる。これにより、消費電力の低いｐチャネル型ＭＩＳＦＥＴＱ１を形成することができる。
【００３４】
金属酸化物膜１１上には、ゲート電極（第１ゲート電極）１２が形成されている。ゲート電極１２は、例えば窒化タンタル膜（ＴａＮ膜）から形成されるが、これに限らず、ＴｉＮ膜、ＴａＳｉＮ膜、ＴｉＡｌＮ膜、ＨｆＮ膜、ＮｉｘＳｉ１−ｘ膜、ＰｔＳｉ膜、ＮｉｘＴａ１−ｘＳｉ膜、ＮｉｘＰｔ１−ｘＳｉ膜、ＨｆＳｉ膜、ＷＳｉ膜、ＩｒｘＳｉ１−ｘ膜、ＴａＧｅ膜、ＴａＣｘ膜、Ｍｏ膜、Ｗ膜のいずれかの膜から形成してもよい。例えば、窒化タンタル膜は、熱的安定性に優れ、シリコンよりなる半導体基板を加工するプロセスに容易に適用可能な材料である。したがって、ゲート電極１２に窒化タンタル膜を使用することにより、生産性向上を図ることができる。一方、窒化タンタル膜は、ゲート絶縁膜１０に酸化シリコン膜を使用した場合、その仕事関数値は４．６ｅＶである。このため、ｐチャネル型ＭＩＳＦＥＴＱ１のゲート電極１２に使用した場合、仕事関数値がシリコンの価電子帯近傍の値（５．１５ｅＶ）から離れているため、ｐチャネル型ＭＩＳＦＥＴＱ１のしきい値電圧を下げることができない。そこで、本実施の形態では、ゲート絶縁膜１０とゲート電極１２の間に金属酸化物膜１１を設けている。このように金属酸化物膜１１を設けることにより、実効的に窒化タンタル膜の仕事関数値を高くして、シリコンの価電子帯近傍の値にすることができるので、ｐチャネル型ＭＩＳＦＥＴＱ１のしきい値電圧を低下させることができる。すなわち、金属酸化物膜１１を設けることにより、熱的安定性が高く生産性向上を図ることができる窒化タンタル膜をゲート電極１２の材料に使用しながら、しきい値電圧を下げることが可能となるのである。
【００３５】
ゲート電極１２の両側の側壁には、例えば、酸化シリコン膜よりなるサイドウォール１７が形成されており、このサイドウォール１７直下の半導体基板１内には、半導体領域である低濃度ｐ型不純物拡散領域１５が形成されている。低濃度ｐ型不純物拡散領域１５の外側には、高濃度ｐ型不純物拡散領域１８が形成されている。
【００３６】
低濃度ｐ型不純物拡散領域１５および高濃度ｐ型不純物拡散領域１８には、ホウ素などのｐ型不純物が導入されており、高濃度ｐ型不純物拡散領域１８には、低濃度ｐ型不純物拡散領域１５に比べて高濃度にｐ型不純物が導入されている。この低濃度ｐ型不純物拡散領域１５と高濃度ｐ型不純物拡散領域１８によって、ＬＤＤ（Lightly Doped Drain）構造を有するｐチャネル型ＭＩＳＦＥＴＱ１のソース領域およびドレイン領域が形成される。このようにソース領域とドレイン領域のそれぞれの領域を低濃度ｐ型不純物拡散領域１５と高濃度ｐ型不純物拡散領域１８で構成することにより、ゲート電極１２の端部下における電界集中を抑制できる。
【００３７】
続いて、ｎチャネル型ＭＩＳＦＥＴ形成領域に形成されているｎチャネル型ＭＩＳＦＥＴＱ２の構成について説明する。図１に示すように、ｎチャネル型ＭＩＳＦＥＴＱ２は、半導体基板１内に形成されたｐ型ウェル４上にゲート絶縁膜（第２ゲート絶縁膜）１３を有している。このゲート絶縁膜１３も酸化シリコン膜より誘電率の高い高誘電率膜から形成されている。
【００３８】
ゲート絶縁膜１３上にはゲート電極１４が形成されている。ゲート電極１４は、例えば、Ｈｆ膜、Ｔａ膜、Ｍｎ膜、Ｙ膜、Ｌａ膜、Ｌｎ膜、ＹｂＳｉ膜、ＴａＳｉ膜、ＥｒＳｉ膜、ＮｉｘＹｂ１−ｘＳｉ膜、ＥｒＧｅ膜などの膜から形成されている。これらの膜によれば、仕事関数値がシリコンの伝導帯近傍（４．０５ｅＶ）の値を有しているので、ｎチャネル型ＭＩＳＦＥＴＱ２のしきい値電圧を下げることができる。
【００３９】
ゲート電極１４の両側の側壁には、例えば、酸化シリコン膜よりなるサイドウォール１７が形成されており、このサイドウォール１７直下の半導体基板１内には、半導体領域である低濃度ｎ型不純物拡散領域１６が形成されている。低濃度ｎ型不純物拡散領域１６の外側には、高濃度ｎ型不純物拡散領域１９が形成されている。
【００４０】
低濃度ｎ型不純物拡散領域１６および高濃度ｎ型不純物拡散領域１９には、リンや砒素などのｎ型不純物が導入されており、高濃度ｎ型不純物拡散領域１９には、低濃度ｎ型不純物拡散領域１６に比べて高濃度にｎ型不純物が導入されている。この低濃度ｎ型不純物拡散領域１６と高濃度ｎ型不純物拡散領域１９によって、ＬＤＤ構造を有するｎチャネル型ＭＩＳＦＥＴＱ２のソース領域およびドレイン領域が形成される。このようにソース領域とドレイン領域のそれぞれの領域を低濃度ｎ型不純物拡散領域１６と高濃度ｎ型不純物拡散領域１９で構成することにより、ゲート電極１４の端部下における電界集中を抑制できる。
【００４１】
本実施の形態における半導体装置は上記のように構成されており、以下に本発明の特徴について説明する。本発明の特徴の１つは、ｐチャネル型ＭＩＳＦＥＴＱ１において、ゲート絶縁膜とゲート電極の間に金属酸化物膜を形成している点である。
【００４２】
図２は、ゲート絶縁膜に酸化シリコン膜（ＳｉＯ２膜）を使用した場合におけるゲート電極１２の仕事関数値と、ゲート絶縁膜に酸化ハフニウム膜（ＨｆＯ２膜）または酸化アルミニウム膜（Ａｌ２Ｏ３膜）を使用した場合におけるゲート電極の仕事関数値との関係を示したグラフである。
【００４３】
図２において、横軸は酸化シリコン膜上にゲート電極を形成した場合の仕事関数値を示しており、縦軸は酸化ハフニウム膜または酸化アルミニウム膜上にゲート電極を形成した場合の仕事関数値を示している。図２中の破線は、酸化シリコン膜上の仕事関数値と、酸化ハフニウム膜または酸化アルミニウム膜上の仕事関数値が等しいとした場合を示している。実際には、酸化シリコン膜上の仕事関数値と、酸化ハフニウム膜または酸化アルミニウム膜上の仕事関数値は異なっており、実線で示されている。
【００４４】
例えば、ゲート電極に窒化タンタル膜を用いた場合を考える。窒化タンタル膜をゲート電極に用い、このゲート電極に接するゲート絶縁膜として酸化シリコン膜を用いた場合、実効的な窒化タンタル膜の仕事関数値は４．６ｅＶである。このとき、ゲート絶縁膜を酸化ハフニウム膜に代えると、実効的な窒化タンタル膜の仕事関数値は４．８ｅＶになる。つまり、横軸の４．６ｅＶの位値から垂直に移動し、酸化ハフニウム膜を示す実線に交差する点の縦軸の値を見ると４．８ｅＶになる。これは、ゲート絶縁膜に酸化ハフニウム膜を用い、この酸化ハフニウム膜上に、ゲート電極を構成する窒化タンタル膜を形成すると、ゲート絶縁膜に酸化シリコン膜を用いる場合に比べて実効的な窒化タンタル膜の仕事関数値が、０．２ｅＶ上昇することを示している。したがって、窒化タンタル膜を用いた場合、ゲート絶縁膜を酸化シリコン膜から酸化ハフニウム膜に代えることによって、窒化タンタル膜の実効的な仕事関数値を高くすることができる。
【００４５】
しかし、ゲート絶縁膜として酸化ハフニウム膜を使用した場合であっても、窒化タンタル膜の実効的な仕事関数値は４．８ｅＶであり、しきい値電圧を充分に低下できるシリコンの価電子帯近傍の値（５．１５ｅＶ）から離れている。このため、酸化ハフニウムからなるゲート絶縁膜上に窒化タンタル膜よりなるゲート電極を形成する場合であっても、ｐチャネル型ＭＩＳＦＥＴのしきい値電圧を充分に下げることができない。
【００４６】
ここで、図２に示すように、ゲート絶縁膜として酸化アルミニウム膜を用いた場合、窒化タンタル膜の実効的な仕事関数値は５．１ｅＶ程度となる。すなわち、酸化アルミニウム膜に窒化タンタル膜を接触させると、実効的な仕事関数値がシリコンの価電子帯近傍の値をとることがわかる。そこで、本実施の形態では、酸化ハフニウム膜からなるゲート絶縁膜上に金属酸化物膜として酸化アルミニウム膜を形成し、この酸化アルミニウム膜にゲート電極を構成する窒化タンタル膜を接触させている。これにより、ゲート電極を構成する窒化タンタル膜の実効的な仕事関数値をシリコンの価電子帯近傍にすることができる。つまり、酸化ハフニウム膜よりなるゲート絶縁膜と窒化タンタル膜よりなるゲート電極の間に酸化アルミニウム膜よりなる金属酸化物膜を形成することで、ｐチャネル型ＭＩＳＦＥＴのしきい値電圧を下げることができ、低消費電力化を図ることができる。すなわち、金属酸化物膜を形成した場合におけるゲート電極の仕事関数値は、金属酸化物膜を形成せずにゲート絶縁膜上にゲート電極を形成した場合の仕事関数値よりも高くなるので、ｐチャネル型ＭＩＳＦＥＴのしきい値電圧を下げることができる。
【００４７】
図２では、金属酸化物膜の例として酸化ハフニウム膜と酸化アルミニウム膜の場合を挙げているが、一般的に、酸化シリコン膜上に金属を含む導体膜を形成したときの実効的な仕事関数値よりも、金属酸化物膜上に金属を含む導体膜を形成したときの実効的な仕事関数値が高くなることが多い。したがって、ゲート絶縁膜とゲート電極の間に様々な種類の金属酸化物膜を形成することで、酸化シリコン膜に接するとした場合の実効的な仕事関数値が４．４ｅＶ〜４．９ｅＶの導体膜を使用した場合、導体膜の仕事関数値をシリコンの価電子帯近傍の値に調整することができ、ｐチャネル型ＭＩＳＦＥＴのしきい値電圧を下げることができる。金属酸化物膜としては、酸化ハフニウム膜、酸化アルミニウム膜の他に、例えば、酸化タンタル膜、酸化チタン膜、酸化ランタン膜あるいは希土類酸化物膜などの膜が存在する。
【００４８】
図２に示すように、金属酸化物膜の種類によって実効的な仕事関数値がシフトする量は異なることがわかる。本実施の形態では、ゲート電極の材料として窒化タンタル膜を使用する場合を説明しており、この窒化タンタル膜では、接触させる金属酸化物膜を酸化アルミニウム膜にすることにより、実効的な仕事関数値をシリコンの価電子帯近傍の値にすることができるのである。つまり、窒化タンタル膜の仕事関数値を４．６ｅＶから５．１ｅＶにシフトさせる効果を奏する金属酸化物膜として酸化アルミニウム膜がある。このことから、例えば酸化シリコン膜に接するとした場合の仕事関数値が、４．４ｅＶ〜４．９ｅＶの他の導体膜を使用する場合には、酸化アルミニウム膜ではなく他の金属酸化物膜を選択することにより、導体膜の実効的な仕事関数値をシリコンの価電子帯近傍の値に調整することができる。例えば、図２において、酸化シリコン膜に接するとした場合の仕事関数値が４．９ｅＶの導体膜をゲート電極に使用するとき、ゲート絶縁膜とゲート電極の間に形成する金属酸化物膜として酸化アルミニウム膜を使用すると、導体膜の実効的な仕事関数値が大きくなりすぎてしまう。これに対し、金属酸化物膜として酸化ハフニウム膜を選択すれば、導体膜の実効的な仕事関数値がシリコンの価電子帯近傍の値（５．１ｅＶ）にすることができる。したがって、例えば、酸化シリコン膜に接するとした場合の仕事関数値が４．９ｅＶの導体膜をゲート電極に使用するときには、金属酸化物膜として酸化ハフニウム膜を使用すればよいことになる。
【００４９】
このように本実施の形態では、熱的安定性や半導体プロセスに適合しやすく、かつ、酸化シリコン膜に接するとした場合の仕事関数値が４．４ｅＶ〜４．９ｅＶの導体膜を、ｐチャネル型ＭＩＳＦＥＴのゲート電極に使用することができる。つまり、ゲート絶縁膜とゲート電極の間に最適な金属酸化物膜を形成することによって、実効的な仕事関数値を高くすることができるので、上述した導体膜であっても、しきい値電圧を下げることができるのである。
【００５０】
ｐチャネル型ＭＩＳＦＥＴのゲート電極には、仕事関数値がシリコンの価電子帯近傍の値を有しているとしきい値電圧を下げることができるという観点から、仕事関数値が５．０ｅＶ近傍である貴金属のＲｕ膜、Ｐｔ膜、Ｉｒ膜、ＲｕＯ２膜、ＩｒＯ２膜の使用が盛んに検討されている。
【００５１】
しかし、上述した貴金属をゲート電極に使用する場合、貴金属の難エッチング性やＲｕ膜に代表されるように酸化によって大きく仕事関数値が変化する特性などによるプロセス依存性が非常に大きく、生産性に大きな課題がある。すなわち、上述した貴金属は、仕事関数値がシリコンの価電子帯近傍の値を有しているという観点からは望ましい材料であるが、難エッチング性など生産性に問題がある。
【００５２】
そこで、本実施の形態では、例えば窒化タンタル膜などに代表されるように熱的安定性や半導体プロセスに適合しやすい材料を選択する観点からｐチャネル型ＭＩＳＦＥＴのゲート電極に使用する材料を選択している。ところが、窒化タンタル膜などの上述した材料は、酸化シリコン膜に接するとした場合の仕事関数値が４．４ｅＶ〜４．９ｅＶであることが多く、しきい値電圧を下げる観点からは望ましいとは言えない。
【００５３】
しかし、本実施の形態では、ゲート絶縁膜とゲート電極の間に金属酸化物膜を形成することによって、酸化シリコン膜に接するとした場合の仕事関数値が４．４ｅＶ〜４．９ｅＶである導体膜の実効的な仕事関数値をシリコンの価電子帯近傍の値（５．１５ｅＶ）にシフトさせることができる。これにより、ｐチャネル型ＭＩＳＦＥＴのしきい値電圧の低減を実現しているのである。
【００５４】
すなわち、本実施の形態１では、熱的安定性や半導体プロセスに適合しやすい材料を使用するということと、ｐチャネル型ＭＩＳＦＥＴのしきい値電圧を低減させることとを両立させできるという顕著な効果を奏するのである。
【００５５】
次に、ゲート絶縁膜とゲート電極との間に金属酸化物膜を形成することによって、実効的な仕事関数値を、しきい値電圧を低減させる方向にシフトできるメカニズムについて図面を参照しながら説明する。なお、以下の説明では、ゲート絶縁膜として酸化シリコン膜を使用する場合について説明しているが、ゲート絶縁膜として酸化ハフニウム膜などの高誘電率膜を使用する場合にも適用することができる。
【００５６】
図３は、ゲート絶縁膜に酸化シリコン膜を使用し、このゲート絶縁膜に接するゲート電極に窒化タンタル膜を使用した場合のバンド図を示している。このとき、ゲート電極を構成する窒化タンタル膜の仕事関数値は４．６ｅＶであることがわかる。続いて、図４は、ゲート絶縁膜とゲート電極との間に金属酸化物膜として酸化アルミニウム膜を形成した場合のバンド図を示している。この場合、金属酸化物膜である酸化アルミニウム膜とゲート電極である窒化タンタル膜の境界にダイポール（電気双極子）が形成される。このダイポールは、酸化アルミニウム膜中に負極が存在し、窒化タンタル膜中に正極が存在するような向きで形成される。このような向きのダイポールが形成されると、正極側のエネルギーが負極側のエネルギーに比べて電子エネルギー的に低くなる。したがって、酸化アルミニウム膜のバンドは、酸化シリコン膜と酸化アルミニウム膜の境界側に比べて酸化アルミニウムと窒化タンタル膜の境界側が下がるように曲がる。このバンドの曲がりによって、ゲート電極を構成する窒化タンタル膜の実効的な仕事関数値が高くなる方向にシフトする。すなわち、金属酸化物膜が酸化アルミニウム膜の場合、仕事関数値が４．６ｅＶから５．１ｅＶにシフトする。このように、ゲート絶縁膜とゲート電極の間に金属酸化物膜を形成すると、金属酸化物膜とゲート電極との境界にダイポールが形成される。このダイポールは、金属酸化物膜側に負極が存在し、ゲート電極側に正極が存在する向きで形成されるため、金属酸化物膜を構成するバンドがゲート電極の実効的な仕事関数値を高くする方向に曲がり、ゲート電極の実効的な仕事関数値がシフトするのである。なお、上述したように、ゲート電極と金属酸化物膜が接触すると、その境界にダイポールが形成されるが、本明細書では、この場合に、金属酸化物膜にダイポールが生じるという表現を用いることがある。すなわち、金属酸化物膜にダイポールが生じるということは、金属酸化物膜とゲート電極の境界にダイポールが形成されていることを意味している。
【００５７】
図５は、金属酸化物膜に酸化ハフニウム膜を使用した場合のバンド図である。図５に示すように、金属酸化物膜が酸化ハフニウム膜の場合であっても、酸化ハフニウム膜と窒化タンタル膜の境界にダイポールが形成される。このとき、ダイポールは図４と同様に、酸化ハフニウム膜側に負極が存在し、窒化タンタル膜側に正極が存在する向きで形成される。ただし、酸化ハフニウム膜のバンドの曲がり方は酸化アルミニウム膜の場合に比べて緩やかになっている。このため、窒化タンタル膜の実効的な仕事関数値のシフト量は酸化アルミニウム膜の場合に比べて少なくなっている。例えば、金属酸化物膜が酸化ハフニウムの場合、仕事関数値が４．６ｅＶから４．８ｅＶにシフトしている。
【００５８】
以上より、ゲート絶縁膜とゲート電極の間に金属酸化物膜を形成した場合、ゲート電極の実効的な仕事関数値がシフトする現象は、金属酸化物膜とゲート電極の境界に発生するダイポールで説明できることがわかる。
【００５９】
ここで、図１に示す本実施の形態１におけるｐチャネル型ＭＩＳＦＥＴＱ１では、酸化シリコン膜より誘電率と高い高誘電率膜からゲート絶縁膜１０を形成し、このゲート絶縁膜１０上に酸化アルミニウム膜からなる金属酸化物膜１１を形成している。しかし、酸化アルミニウム膜も高誘電率膜であることから、ゲート絶縁膜１０自体を酸化アルミニウム膜から形成することも考えられる。この場合も、酸化アルミニウム膜上に窒化タンタル膜が形成されているため、図１と同様に、窒化タンタル膜の実効的な仕事関数値をシフトさせて、ｐチャネル型ＭＩＳＦＥＴＱ１のしきい値電圧を低減することができる。
【００６０】
しかし、ゲート絶縁膜１０を酸化アルミニウム膜から形成すると以下に示す問題が発生する。この問題について図６を参照しながら説明する。図６は、ゲート電極に印加されるゲート電圧とキャリア（電子あるいは正孔）の移動度との関係を示したグラフである。ＭＩＳＦＥＴでは、ゲート電極に電圧を印加することにより、ゲート電極直下にチャネルを形成し、このチャネルをキャリアが移動することで、オン状態が実現される。このとき、キャリアの移動度が低いと、オン状態にもかかわらず、ＭＩＳＦＥＴを流れる電流を確保しにくくなる問題点が発生する。ここで、キャリアの移動度は図６に示すように、ゲート絶縁膜の種類によって大きく変化する。図６では、ゲート絶縁膜に酸化シリコン膜、酸化ハフニウム膜あるいは酸化アルミニウム膜を使用した場合のゲート電圧とキャリアの移動度との関係が示されている。図６を見ると、ゲート絶縁膜に酸化シリコン膜を使用した場合のキャリアの移動度が一番高く、次に、酸化ハフニウム膜を使用した場合であり、一番低いのは、酸化アルミニウム膜を使用した場合であることがわかる。したがって、ゲート絶縁膜に酸化アルミニウム膜を使用すると、キャリアの移動度が劣化するという問題が発生することがわかる。
【００６１】
このような理由から、本実施の形態１ではゲート絶縁膜１０自体に酸化アルミニウム膜を使用していないことが望ましい。すなわち、例えば酸化ハフニウム膜をゲート絶縁膜１０に使用し、このゲート絶縁膜１０上に酸化アルミニウム膜を積層している構造をとっている。この構造によれば、酸化アルミニウム膜の膜厚を薄くすることができるので、キャリアの移動度の劣化を充分に抑制することができる。一方、酸化アルミニウム膜上にゲート電極を構成する窒化タンタル膜が形成されているので、酸化アルミニウム膜と窒化タンタル膜の境界にダイポールを発生させることができ、窒化タンタル膜の実効的な仕事関数値をシリコンの価電子帯近傍にシフトさせることができる。ただし、ゲート絶縁膜１０自体に酸化アルミニウム膜を使用すると上述した不都合が生じるが、酸化アルミニウム膜自体は高誘電率膜であるので、最適ではないにしてもゲート絶縁膜１０として酸化アルミニウム膜を用いることもできる。
【００６２】
次に、金属酸化物膜の膜厚とゲート電極を構成する導体膜の仕事関数値のシフト量との関係について説明する。図２では、金属酸化物膜と、この金属酸化物膜に接触する導体膜
の実効的な仕事関数値を示している。例えば、図２では、酸化アルミニウム膜の方が酸化ハフニウム膜よりも導体膜の実効的な仕事関数値が大きくシフトすることがわかる。ここで、酸化アルミニウム膜や酸化ハフニウム膜について１つの直線で示されているが、実際には、金属酸化物膜の膜厚によって金属酸化物膜に接する導体膜の実効的な仕事関数値のシフト量に相違がでてくる。
【００６３】
図７は、酸化アルミニウム膜の膜厚と、酸化アルミニウム膜に接する導体膜の実効的な仕事関数値の変化率を示したものである。横軸は酸化アルミニウム膜の膜厚（Å）を示しており、縦軸は導体膜の実効的な仕事関数値のシフト量を示している。図７に示すように、酸化アルミニウム膜の膜厚が０〜６Åに厚くなるにつれて、酸化アルミニウム膜に接する導体膜の実効的な仕事関数値のシフト量が変化していることがわかる。これは、酸化アルミニウム膜の膜厚によって、酸化アルミニウム膜に接する導体膜の実効的な仕事関数値のシフト量が変化することを示している。そして、酸化アルミニウム膜の膜厚が所定の膜厚（例えば６Å）を越えると、酸化アルミニウム膜に接する導体膜の実効的な仕事関数値のシフト量が一定になることがわかる。例えば、酸化アルミニウム膜の膜厚が３Åの場合における実効的な仕事関数値のシフト量は、酸化アルミニウム膜の膜厚が６Å以上の場合における実効的な仕事関数値のシフト量に比べて小さくなっていることがわかる。ここで、酸化アルミニウム膜の膜厚を厚くしすぎると図６で示したようにキャリアの移動度の劣化が著しくなるのであまり厚くすることができない。これに対し、酸化アルミニウム膜の膜厚を薄くしすぎると、酸化アルミニウム膜に接している導体膜の実効的な仕事関数値のシフト量を確保できない。このことから、例えば、図７においては、酸化アルミニウム膜の膜厚を３Å以上１２Å以下程度にすることが望ましいといえる。
【００６４】
以上述べたように、ゲート絶縁膜とゲート電極の間に金属酸化物膜を形成することによって、ゲート電極の実効的な仕事関数値を高くする方向にシフトさせることができる。このときのシフト量を調整する第１手段としては、図２に示すように、形成する金属酸化物膜の種類を変えることがあげられる。また、シフト量を調整する第２手段としては、図７に示すように、同一種類の金属酸化物膜において膜厚を変えることがあげられる。
【００６５】
次に、本実施の形態における半導体装置の製造方法について図面を参照しながら説明する。
【００６６】
まず、図８に示すように、例えば単結晶シリコンに例えばホウ素（Ｂ）などのＰ型不純物を導入した半導体基板１を用意する。次に、半導体基板１の主面上に素子分離領域２を形成する。素子分離領域２は、例えば酸化シリコン膜よりなり、ＳＴＩ（Shallow Trench Isolation）法やＬＯＣＯＳ（Local Oxidization Of Silicon）などによって形成される。図８では、半導体基板１に形成された溝に酸化シリコン膜を埋め込むＳＴＩ法によって形成された素子分離領域２を示している。この素子分離領域２によって活性領域が分離され、ｐチャネル型ＭＩＳＦＥＴ形成領域（第１領域）およびｎチャネル型ＭＩＳＦＥＴ形成領域（第２領域）が形成される。
【００６７】
続いて、フォトリソグラフィ技術およびイオン注入法を使用して、ｐチャネル型ＭＩＳＦＥＴ形成領域にｎ型ウェル３を形成する。ｎ型ウェル３は、半導体領域であり、リンや砒素などのｎ型不純物が導入されている。同様に、フォトリソグラフィ技術およびイオン注入法を使用して、ｎチャネル型ＭＩＳＦＥＴ形成領域にｐ型ウェル４を形成する。ｐ型ウェル４は、半導体領域であり、ホウ素などのｐ型不純物が導入されている。
【００６８】
次に、図９に示すように、半導体基板１の主面上に酸化ハフニウム膜（高誘電率膜）５を形成する。酸化ハフニウム膜５は、例えばＣＶＤ法あるいはＡＬＤ（Atomic Layer Deposition）法を使用して形成することができる。酸化ハフニウム膜５は、酸化シリコン膜よりも誘電率の高い高誘電率膜である。なお、酸化ハフニウム膜５に変えて例えば、ハフニウムアルミネート膜、ＨｆＯＮ膜、ＨｆＳｉＯ膜、ＨｆＳｉＯＮ膜、ＨｆＡｌＯ膜のような他のハフニウム系絶縁膜を使用することもできる。そして、酸化ハフニウム膜５上にタンタルシリサイド膜（ＴａＳｉ膜）（第２導体膜）６を形成する。タンタルシリサイド膜６は、例えば、アルゴン雰囲気中で、タンタルとシリコンをターゲットとするスパッタリング法を使用して形成することができる。なお、タンタルシリサイド膜６に変えて、Ｈｆ膜、Ｔａ膜、Ｍｎ膜、Ｙ膜、Ｌａ膜、Ｌｎ膜、ＹｂＳｉ膜、ＴａＳｉ膜、ＥｒＳｉ膜、ＮｉｘＹｂ１−ｘＳｉ膜、ＥｒＧｅ膜のいずれかの膜を形成してもよい。
【００６９】
続いて、図１０に示すように、タンタルシリサイド膜６上にレジスト膜７を塗布し、その後、露光・現像処理を施すことにより、レジスト膜７をパターニングする。パターニングは、ｐチャネル型ＭＩＳＦＥＴ形成領域のレジスト膜７を除去し、ｎチャネル型ＭＩＳＦＥＴ形成領域にレジスト膜７が残存するように行なわれる。
【００７０】
そして、図１１に示すように、パターニングしたレジスト膜７をマスクにしたエッチングにより、ｐチャネル型ＭＩＳＦＥＴ形成領域に形成されているタンタルシリサイド膜６を除去する。このとき、ｐチャネル型ＭＩＳＦＥＴ形成領域では、タンタルシリサイド膜６が除去されて、下層に形成されている酸化ハフニウム膜５が露出する。この酸化ハフニウム膜５は、エッチングによるダメージを受ける。エッチングによるダメージにより、ｐチャネル型ＭＩＳＦＥＴ形成領域に露出している酸化ハフニウム膜５には、格子欠陥や酸素空孔などが形成される。
【００７１】
次に、図１２に示すように、半導体基板１上に酸化アルミニウム膜（金属酸化物膜）８を形成する。酸化アルミニウム膜８は、例えばＡＬＤ法を使用して形成することができる。ＡＬＤ法では、原料ガスの導入、膜の堆積および残留ガスの排出を１サイクルとして行なわれる。１サイクルによって、半導体基板１上には、１Åの膜厚の酸化アルミニウム膜８が形成される。しかし、１サイクルでは、半導体基板１の全面に酸化アルミニウム膜８が均一に形成されずに、島状に形成される。そこで、酸化アルミニウム膜８を均一に形成するため、３サイクル程度ＡＬＤ法を実施し、半導体基板１上に３Å程度の膜厚を有する酸化アルミニウム膜８を形成する。このように３Å程度の酸化アルミニウム膜８を形成することにより、この後の工程で形成する窒化タンタル膜の仕事関数値をシリコンの価電子帯近傍の値にまでシフトさせることができる。なお、酸化アルミニウム膜８に変えて、金属酸化物膜である酸化タンタル膜、酸化チタン膜、酸化ランタン膜あるいは希土類酸化物膜などの膜を形成してもよい。
【００７２】
続いて、図１３に示すように、半導体基板１に対して熱処理を行なう。熱処理は例えば７００℃の温度で実施される。この熱処理によって、ｐチャネル型ＭＩＳＦＥＴ形成領域に形成されている酸化ハフニウム膜５の欠陥を修復することができる。つまり、ｐチャネル型ＭＩＳＦＥＴ形成領域においては、酸化ハフニウム膜５上に酸化アルミニウム膜８が形成されている。この状態で熱処理を行なうと、下層に形成されている酸化ハフニウム膜５へ、上層に形成されている酸化アルミニウム膜８から酸素原子が供給される。このため、エッチングダメージにより、酸化ハフニウム膜５に発生している欠陥が酸素の再結合などにより修復する。これにより、ｐチャネル型ＭＩＳＦＥＴ形成領域に形成されている酸化ハフニウム膜５の信頼性を向上させることができる。さらに、熱処理によって、酸化アルミニウム膜８自体の品質の向上を図ることができるとともに、酸化アルミニウム膜８の表面を清浄化することができる。
【００７３】
次に、図１４に示すように、酸化アルミニウム膜８上に窒化タンタル膜（第１導体膜）９を形成する。窒化タンタル膜９は、例えば、窒素ガスとアルゴンガスの混合雰囲気中で、タンタルをターゲットに用いる反応性スパッタリング法によって形成することができる。なお、窒化タンタル膜９に変えて、ＴｉＮ膜、ＴａＳｉＮ膜、ＴｉＡｌＮ膜、ＨｆＮ膜、ＮｉｘＳｉ１−ｘ膜、ＰｔＳｉ膜、ＮｉｘＴａ１−ｘＳｉ膜、ＮｉｘＰｔ１−ｘＳｉ膜、ＨｆＳｉ膜、ＷＳｉ膜、ＩｒｘＳｉ１−ｘ膜、ＴａＧｅ膜、ＴａＣｘ膜、Ｍｏ膜、Ｗ膜などの膜を形成してもよい。
【００７４】
続いて、図１５に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、ｐチャネル型ＭＩＳＦＥＴ形成領域にゲート電極（第１ゲート電極）１２を形成する。このとき、ゲート電極１２の下層にはゲート絶縁膜（第１ゲート絶縁膜）１０が形成され、ゲート絶縁膜１０とゲート電極１２の間には、金属酸化物膜１１が形成される。ゲート絶縁膜１０は、酸化ハフニウム膜５から形成され、金属酸化物膜は酸化アルミニウム膜８から形成されている。さらに、ゲート電極１２は窒化タンタル膜９から形成されている。また、ｎチャネル型ＭＩＳＦＥＴ形成領域に形成されているレジスト膜７、酸化アルミニウム膜８および窒化タンタル膜９は、レジスト膜７をエッチングすることによるリフトオフによって除去される。ゲート絶縁膜１０は、上述した熱処理が施されているため、欠陥が回復しているので、ゲート絶縁膜１０の信頼性を向上させることができる。
【００７５】
次に、図１６に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、ｎチャネル型ＭＩＳＦＥＴ形成領域にゲート絶縁膜（第２ゲート絶縁膜）１３およびゲート電極（第２ゲート電極）１４を形成する。ゲート絶縁膜１３は、酸化ハフニウム膜５から形成され、ゲート電極１４は、タンタルシリサイド膜６から形成される。
【００７６】
その後、図１７に示すように、フォトリソグラフィ技術およびイオン注入法を使用して、ゲート電極１２に整合した低濃度ｐ型不純物拡散領域１５を形成する。低濃度ｐ型不純物拡散領域１５は、半導体領域であり、半導体基板１内にホウ素などのｐ型不純物を導入することにより形成することができる。同様に、フォトリソグラフィ技術およびイオン注入法を使用して、ゲート電極１４に整合した低濃度ｎ型不純物拡散領域１６を形成する。低濃度ｎ型不純物拡散領域１６は、半導体領域であり、半導体基板１内にリンや砒素などのｎ型不純物を導入することにより形成することができる。
【００７７】
次に、図１８に示すように、半導体基板１上に酸化シリコン膜を形成し、この酸化シリコン膜を異方性エッチングすることにより、ゲート電極１２、１４の両側の側壁にサイドウォール１７を形成する。そして、フォトリソグラフィ技術およびイオン注入法を使用することにより、サイドウォール１７に整合した高濃度ｐ型不純物拡散領域１８を形成する。同様に、フォトリソグラフィ技術およびイオン注入法を使用することにより、サイドウォール１７に整合した高濃度ｎ型不純物拡散領域１９を形成する。このようにして、ｐチャネル型ＭＩＳＦＥＴＱ１およびｎチャネル型ＭＩＳＦＥＴＱ２を形成することができる。
【００７８】
次に、配線工程について説明する。図１に示すように、半導体基板１の主面上に酸化シリコン膜２０を形成する。この酸化シリコン膜２０は、例えばＣＶＤ法を使用して形成することができる。その後、酸化シリコン膜２０の表面を、例えばＣＭＰ（Chemical Mechanical Polishing）法を使用して平坦化する。
【００７９】
次に、フォトリソグラフィ技術およびエッチング技術を使用して、酸化シリコン膜２０にコンタクトホール２１を形成する。続いて、コンタクトホール２１の底面および内壁を含む酸化シリコン膜２０上にチタン／窒化チタン膜を形成する。チタン／窒化チタン膜は、チタン膜と窒化チタン膜の積層膜から構成され、例えばスパッタリング法を使用することにより形成することができる。このチタン／窒化チタン膜は、例えば、後の工程で埋め込む膜の材料であるタングステンがシリコン中へ拡散するのを防止する、いわゆるバリア性を有する。
【００８０】
続いて、コンタクトホール２１を埋め込むように、半導体基板１の主面の全面にタングステン膜を形成する。このタングステン膜は、例えばＣＶＤ法を使用して形成することができる。そして、酸化シリコン膜２０上に形成された不要なチタン／窒化チタン膜およびタングステン膜を例えばＣＭＰ法を除去することにより、プラグ２２を形成することができる。
【００８１】
次に、酸化シリコン膜２０およびプラグ２２上にチタン／窒化チタン膜、アルミニウム膜、チタン／窒化チタン膜を順次、形成する。これらの膜は、例えばスパッタリング法を使用することにより形成することができる。続いて、フォトリソグラフィ技術およびエッチング技術を使用することにより、これらの膜のパターニングを行い、配線２３を形成する。さらに、配線２３の上層に配線を形成するが、ここでの説明は省略する。このようにして、本実施の形態における半導体装置を形成することができる。
【００８２】
本実施の形態では、図１３に示すように、半導体基板１上に酸化アルミニウム膜８を形成した後に熱処理を実施している。しかし、熱処理を実施する工程は、酸化アルミニウム膜８を形成した後に限らず、例えば図１１に示すように、ｐチャネル型ＭＩＳＦＥＴ形成領域に酸化ハフニウム膜５が露出している状態で熱処理を行なってもよい。さらに、図１４に示すように、半導体基板１上に窒化タンタル膜９を形成した後に、熱処理をおこなってもよい。
【００８３】
ただし、図１１のようにｐチャネル型ＭＩＳＦＥＴ形成領域に酸化ハフニウム膜５が露出している状態で熱処理を行なう場合、酸化ハフニウム膜５の欠陥を修復するための微量の酸素を供給する必要がある。このため、酸素を含む雰囲気中で熱処理が行なわれる。ところが、ｎチャネル型ＭＩＳＦＥＴ形成領域には、レジスト膜７が露出しているので、このレジスト膜７が酸素を含む雰囲気中にさらされてダメージを受ける可能性がある。これに対し、本実施の形態のように酸化アルミニウム膜８を形成している場合には、この酸化アルミニウム膜８から下層に形成されている酸化ハフニウム膜に酸素が供給されるため、酸素を含む雰囲気を使用しなくてもよい。さらに、酸素を含む雰囲気を使用したとしても、ｎチャネル型ＭＩＳＦＥＴ形成領域において、レジスト膜７上に酸化アルミニウム膜８が形成されているので、レジスト膜７が保護される。このことから、酸化アルミニウム膜８を形成した後に熱処理をすることが望ましいといえる。さらに、酸化アルミニウム膜８を形成した後に熱処理をすると、酸化アルミニウム膜８自体の膜質を向上させることができるとともに、酸化アルミニウム膜８の表面を清浄化できるので、望ましいことがわかる。
【００８４】
また、図１４に示すように、窒化タンタル膜９を形成した後に熱処理を行なうことも考えられる。しかし、酸化ハフニウム膜５に欠陥が存在する段階で窒化タンタル膜９を形成すると、酸化ハフニウム膜５自体が不安定な状態であるため、望ましいとはいえない。以上のことから、実施の形態で説明したように酸化アルミニウム膜８を形成した後に熱処理することが望ましい。
【００８５】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００８６】
本発明は、半導体装置を製造する製造業に幅広く利用することができる。
【図面の簡単な説明】
【００８７】
【図１】本発明の実施の形態における半導体装置の構成を示す断面図である。
【図２】酸化シリコン膜上の仕事関数と、酸化ハフニウム膜または酸化アルミニウム膜上の仕事関数との関係を示すグラフである。
【図３】ゲート絶縁膜とゲート電極とを接触させた場合のバンド図である。
【図４】ゲート絶縁膜とゲート電極の間に酸化アルミニウム膜を形成した場合のバンド図である。
【図５】ゲート絶縁膜とゲート電極の間に酸化ハフニウム膜を形成した場合のバンド図である。
【図６】酸化シリコン膜、酸化ハフニウム膜または酸化アルミニウム膜をゲート絶縁膜に使用した場合の、ゲート電圧とキャリアの移動度との関係を示すグラフである。
【図７】酸化アルミニウム膜の膜厚と仕事関数のシフト量との関係を示すグラフである。
【図８】実施の形態における半導体装置の製造工程を示す断面図である。
【図９】図８に続く半導体装置の製造工程を示す断面図である。
【図１０】図９に続く半導体装置の製造工程を示す断面図である。
【図１１】図１０に続く半導体装置の製造工程を示す断面図である。
【図１２】図１１に続く半導体装置の製造工程を示す断面図である。
【図１３】図１２に続く半導体装置の製造工程を示す断面図である。
【図１４】図１３に続く半導体装置の製造工程を示す断面図である。
【図１５】図１４に続く半導体装置の製造工程を示す断面図である。
【図１６】図１５に続く半導体装置の製造工程を示す断面図である。
【図１７】図１６に続く半導体装置の製造工程を示す断面図である。
【図１８】図１７に続く半導体装置の製造工程を示す断面図である。
【符号の説明】
【００８８】
１ 半導体基板
２ 素子分離領域
３ ｎ型ウェル
４ ｐ型ウェル
５ 酸化ハフニウム膜
６ タンタルシリサイド膜
７ レジスト膜
８ 酸化アルミニウム膜
９ 窒化タンタル膜
１０ ゲート絶縁膜
１１ 金属酸化物膜
１２ ゲート電極
１３ ゲート絶縁膜
１４ ゲート電極
１５ 低濃度ｐ型不純物拡散領域
１６ 低濃度ｎ型不純物拡散領域
１７ サイドウォール
１８ 高濃度ｐ型不純物拡散領域
１９ 高濃度ｎ型不純物拡散領域
２０ 酸化シリコン膜
２１ コンタクトホール
２２ プラグ
２３ 配線
Ｑ１ ｐチャネル型ＭＩＳＦＥＴ
Ｑ２ ｎチャネル型ＭＩＳＦＥＴ
【技術分野】
【０００１】
本発明は、半導体装置およびその製造技術に関し、特に、ゲート電極に金属を含む導体膜を使用するＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）およびその製造に適用して有効な技術に関するものである。
【背景技術】
【０００２】
特開２００５−２９４４２２号公報（特許文献１）には、ＭＩＳＦＥＴのゲート電極材料に金属を用いた場合に、熱プロセスによって、金属とゲート絶縁膜とが反応すること、あるいは、剥離することを防止し、かつ、ＭＩＳＦＥＴのしきい値電圧の制御を可能にする技術が開示されている。
【０００３】
具体的に、ＭＩＳＦＥＴは、半導体基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成され、第１金属（例えば、タンタル）を含む材料（例えば、窒化タンタル膜）よりなるゲート電極から構成されている。そして、ゲート絶縁膜は、第１絶縁物（例えば、酸化シリコン膜）と第２絶縁物（例えば、酸化タンタル層）とからなり、第２絶縁物は、第１金属と同一種類の第２金属の酸化物層とするとしている。
【特許文献１】特開２００５−２９４４２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来、絶縁耐性が高い、シリコン−酸化シリコン界面の電気的・物性的安定性などが優れているとの観点から、ゲート絶縁膜として酸化シリコン膜が使用されている。しかし、素子の微細化に伴い、ゲート絶縁膜の膜厚について、極薄化が要求されるようになってきている。このように薄い酸化シリコン膜をゲート絶縁膜として使用すると、ＭＩＳＦＥＴのチャネルを流れる電子が酸化シリコン膜によって形成される障壁をトンネルしてゲート電極に流れる、いわゆるトンネル電流が発生してしまう。
【０００５】
そこで、酸化シリコン膜より誘電率の高い材料を使用することにより、容量が同じでも物理的膜厚を増加させることができる高誘電率膜が使用されるようになってきている。高誘電率膜によれば、容量を同じにしても物理的膜厚を増加させることができるので、リーク電流を低減することができる。
【０００６】
一方、従来、ゲート電極の材料としてポリシリコン膜が使用されてきた。しかし、近年、ＭＩＳＦＥＴの微細化に伴いゲート絶縁膜の薄膜化が進み、ポリシリコン膜をゲート電極に使用した場合におけるゲート電極の空乏化が無視できなくなってきている。すなわち、微細化によって、ゲート絶縁膜を薄膜化する必要がでてきたが、この場合、ゲート電極の空乏化によりゲート電極内に生ずる寄生容量が無視出来なくなってきているのである。このため、ゲート電極の材料としてポリシリコン膜ではなく金属を含む導体膜を使用することが検討されている。本明細書で導体膜とは、金属を含む導体膜を意味し、金属膜あるいは導電性を有する金属化合物膜を示している。
【０００７】
ゲート電極材料として金属を含む導体膜を使用する場合、まず始めにｎチャネル型ＭＩＳＦＥＴとｐチャネル型ＭＩＳＦＥＴの両方のゲート電極に同じ導体膜を使用することが考えられる。
【０００８】
しかし、ｎチャネル型ＭＩＳＦＥＴとｐチャネル型ＭＩＳＦＥＴの両方のゲート電極に同じ導体膜を使用した場合、使用した導体膜の仕事関数でＭＩＳＦＥＴのしきい値電圧が決まってしまうため、ｎチャネル型ＭＩＳＦＥＴとｐチャネル型ＭＩＳＦＥＴのいずれか一方のしきい値電圧が高くなってしまう問題点がある。すなわち、ｎチャネル型ＭＩＳＦＥＴのしきい値電圧を下げる仕事関数値とｐチャネル型ＭＩＳＦＥＴのしきい値電圧を下げる仕事関数値とは相違するため、いずれか一方のＭＩＳＦＥＴのしきい値電圧を下げるような仕事関数の導体膜を選択すると、もう一方のＭＩＳＦＥＴでしきい値電圧が上昇してしまう問題点がある。
【０００９】
ｎチャネル型ＭＩＳＦＥＴでは、ゲート電極材料の仕事関数がシリコンの伝導帯近傍（４．０５ｅＶ近傍）の値を有していると、ｎチャネル型ＭＩＳＦＥＴのしきい値電圧を下げることができる。一方、ｐチャネル型ＭＩＳＦＥＴでは、ゲート電極材料の仕事関数がシリコンの価電子帯近傍（５．１５ｅＶ近傍）の値を有していると、ｐチャネル型ＭＩＳＦＥＴのしきい値電圧を下げることができる。したがって、ｎチャネル型ＭＩＳＦＥＴとｐチャネル型ＭＩＳＦＥＴで異なる仕事関数値を有する導体膜がゲート電極に使用されている。
【００１０】
例えば、ｐチャネル型ＭＩＳＦＥＴのゲート電極には、仕事関数値が５ｅＶ近傍である貴金属のＲｕ膜、Ｐｔ膜、Ｉｒ膜、ＲｕＯ２膜、ＩｒＯ２膜の使用が盛んに検討されている。
【００１１】
しかし、上述した貴金属をゲート電極に使用する場合、貴金属の難エッチング性やＲｕ膜に代表されるように酸化によって大きく仕事関数値が変化する特性などによるプロセス依存性が非常に大きく、生産性に大きな課題がある。また、Ｒｕ膜などは酸化すると体積が膨張するため、ゲート電極とゲート絶縁膜との剥離が生じる問題点も考えられる。
【００１２】
一方、熱的安定性に優れ、シリコンよりなる半導体基板を加工するプロセスに容易に適用可能な材料として、ＴａＮ膜が存在する。しかし、ＴａＮ膜は、仕事関数値が４．６ｅＶ近傍であり、ｐチャネル型ＭＩＳＦＥＴのゲート電極に使用する場合、充分にしきい値電圧を下げることができない問題点がある。
【００１３】
本発明の目的は、ゲート絶縁膜に高誘電率膜を使用し、ゲート電極に金属を含む導体膜を使用するｐチャネル型ＭＩＳＦＥＴにおいて、生産性向上を図ることができる技術を提供することにある。そして、金属を含む導体膜の仕事関数値が酸化シリコン膜に接するとした場合にシリコンの価電子帯近傍の値から離れたものであっても、ｐチャネル型ＭＩＳＦＥＴのしきい値電圧を下げることができる技術を提供することにある。
【００１４】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１６】
本発明による半導体装置は、半導体基板の第１領域上にｐチャネル型ＭＩＳＦＥＴを有し、前記半導体基板の第２領域上にｎチャネル型ＭＩＳＦＥＴを有する半導体装置に関するものである。そして、前記ｐチャネル型ＭＩＳＦＥＴは、（ａ）前記半導体基板上に形成され、酸化シリコン膜よりも誘電率の高い高誘電率膜よりなるゲート絶縁膜と、（ｂ）前記ゲート絶縁膜上に形成された絶縁性を有し、かつ、ダイポールを生じる金属酸化物膜と、（ｃ）前記金属酸化物膜上に形成されたゲート電極とを備えることを特徴とするものである。
【００１７】
また、本発明による半導体装置の製造方法は、半導体基板の第１領域にｐチャネル型ＭＩＳＦＥＴを形成し、前記半導体基板の第２領域にｎチャネル型ＭＩＳＦＥＴを形成する半導体装置の製造方法に関するものである。そして、（ａ）前記半導体基板の前記第１領域および前記第２領域に、酸化シリコン膜より誘電率の高い高誘電率膜を形成する工程と、（ｂ）前記第１領域および前記第２領域に形成された前記高誘電率膜上に金属を含む第２導体膜を形成する工程と、（ｃ）前記第１領域に形成された前記第２導体膜を除去する工程とを備える。さらに、（ｄ）前記第１領域上および前記第２領域上に絶縁性を有する金属酸化物膜を形成する工程と、（ｅ）前記半導体基板に熱処理を加える工程と、（ｆ）前記第１領域および前記第２領域に形成された前記金属酸化物膜上に金属を含む第１導体膜を形成する工程とを備える。そして、（ｇ）前記第２領域に形成された前記金属酸化物膜および前記第１導体膜を除去する一方、前記第１領域に形成された前記高誘電率膜、前記金属酸化物膜および前記第１導体膜を加工することにより、前記第１領域に、前記高誘電率膜よりなる第１ゲート絶縁膜と前記第１導体膜よりなる第１ゲート電極を形成する工程を備える。さらに、（ｈ）前記第２領域に形成された前記高誘電率膜および前記第２導体膜を加工することにより、前記第２領域に、前記高誘電率膜よりなる第２ゲート絶縁膜と前記第２導体膜よりなる第２ゲート電極を形成する工程とを備えることを特徴とするものである。
【発明の効果】
【００１８】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１９】
ゲート絶縁膜に高誘電率膜を使用し、ゲート電極に金属を含む導体膜を使用するｐチャネル型ＭＩＳＦＥＴにおいて、半導体プロセスとして完成度の高い導体膜をゲート電極に使用することができるので、生産性向上を図ることができる。また、ゲート絶縁膜とゲート電極の間に絶縁性を有する金属酸化物膜を形成することにより、ゲート電極と金属酸化物膜の間にダイポールが形成されるようにしたので、金属を含む導体膜の仕事関数値が酸化シリコン膜に接するとした場合にシリコンの価電子帯近傍の値から離れたものであっても、ｐチャネル型ＭＩＳＦＥＴのしきい値電圧を下げることができる。
【発明を実施するための最良の形態】
【００２０】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００２１】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００２２】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００２３】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２４】
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２５】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。本明細書で導体膜とは、金属を含む導体膜を意味し、金属膜または導電性を有する金属化合物膜を示している。
【００２６】
図１は、本実施の形態１における半導体装置を示す断面図である。図１において、半導体基板１には、ｐチャネル型ＭＩＳＦＥＴ形成領域（第１領域）とｎチャネル型ＭＩＳＦＥＴ形成領域（第２領域）があり、ｐチャネル型ＭＩＳＦＥＴ形成領域にｐチャネル型ＭＩＳＦＥＴＱ１が形成され、ｎチャネル型ＭＩＳＦＥＴ形成領域にｎチャネル型ＭＩＳＦＥＴＱ２が形成されている。
【００２７】
半導体基板１の主面には、素子分離領域２が形成されている。素子分離領域２は、半導体基板１に形成される素子間の干渉を防止する機能を有し、例えば、半導体基板１に溝を形成し、この溝に酸化シリコン膜を埋め込むＳＴＩ（Shallow Trench Isolation）法によって形成される。この素子分離領域２によって分離された活性領域が、ｐチャネル型ＭＩＳＦＥＴ形成領域あるいはｎチャネル型ＭＩＳＦＥＴ形成領域となっている。
【００２８】
ｐチャネル型ＭＩＳＦＥＴ形成領域の半導体基板１内には半導体領域であるｎ型ウェル３が形成されており、ｎチャネル型ＭＩＳＦＥＴ形成領域の半導体基板１内には半導体領域であるｐ型ウェル４が形成されている。ｎ型ウェル３には、リン（Ｐ）や砒素（Ａｓ）などのｎ型不純物が導入されており、ｐ型ウェル４には、ホウ素（Ｂ）などのｐ型不純物が導入されている。
【００２９】
次に、ｐチャネル型ＭＩＳＦＥＴ形成領域に形成されているｐチャネル型ＭＩＳＦＥＴＱ１の構成について説明する。図１に示すように、ｐチャネル型ＭＩＳＦＥＴ形成領域の半導体基板１内に形成されたｎ型ウェル３上には、ゲート絶縁膜（第１ゲート絶縁膜）１０が形成されている。
【００３０】
このゲート絶縁膜１０は、例えば酸化シリコン膜より誘電率の高い高誘電率膜から形成されている。従来、絶縁耐性が高い、シリコン−酸化シリコン界面の電気的・物性的安定性などが優れているとの観点から、ゲート絶縁膜１０として酸化シリコン膜が使用されている。しかし、素子の微細化に伴い、ゲート絶縁膜１０の膜厚について、極薄化が要求されるようになってきている。このように薄い酸化シリコン膜をゲート絶縁膜１０として使用すると、ＭＩＳＦＥＴのチャネルを流れる電子が酸化シリコン膜によって形成される障壁をトンネルしてゲート電極に流れる、いわゆるトンネル電流が発生してしまう。
【００３１】
そこで、酸化シリコン膜より誘電率の高い材料を使用することにより、容量が同じでも物理的膜厚を増加させることができる高誘電体膜が使用されるようになってきている。高誘電体膜によれば、容量を同じにしても物理的膜厚を増加させることができるので、リーク電流を低減することができる。
【００３２】
例えば、高誘電体膜として、ハフニウム酸化物の一つである酸化ハフニウム膜（ＨｆＯ２膜）が使用されるが、酸化ハフニウム膜に変えて、ハフニウムアルミネート膜、ＨｆＯＮ膜（ハフニウムオキシナイトライド膜）、ＨｆＳｉＯ膜（ハフニウムシリケート膜）、ＨｆＳｉＯＮ膜（ハフニウムシリコンオキシナイトライド膜）、ＨｆＡｌＯ膜のような他のハフニウム系絶縁膜を使用することもできる。さらに、これらのハフニウム系絶縁膜に酸化タンタル、酸化ニオブ、酸化チタン、酸化ジルコニウム、酸化ランタン、酸化イットリウムなどの酸化物を導入したハフニウム系絶縁膜を使用することもできる。ハフニウム系絶縁膜は、酸化ハフニウム膜と同様、酸化シリコン膜や酸窒化シリコン膜より誘電率が高いので、酸化ハフニウム膜を用いた場合と同様の効果が得られる。また、高誘電体膜として、酸化アルミニウム膜や酸化アルミニウムオキシナイトライド膜を使用することもできる。
【００３３】
ゲート絶縁膜１０上には、絶縁性を有する金属酸化物膜１１が形成されている。金属酸化物膜１１は、例えば酸化アルミニウム膜（Ａｌ２Ｏ３膜）から形成されている。この金属酸化物膜１１として、酸化アルミニウム膜を使用している例を示しているが、これに限らず、酸化タンタル膜、酸化チタン膜、酸化ランタン膜あるいは希土類酸化物膜などの膜から形成してもよい。本実施の形態では、金属酸化物膜１１を設けた点に特徴があり、後述するように金属酸化物膜１１を設けることにより、ゲート電極１２に使用する導体膜の仕事関数値を高くすることができる。この機能によって、ゲート電極１２に使用する導体膜の仕事関数値をシリコンの価電子帯近傍の値にすることができ、ｐチャネル型ＭＩＳＦＥＴＱ１のしきい値電圧を低下させることができる。これにより、消費電力の低いｐチャネル型ＭＩＳＦＥＴＱ１を形成することができる。
【００３４】
金属酸化物膜１１上には、ゲート電極（第１ゲート電極）１２が形成されている。ゲート電極１２は、例えば窒化タンタル膜（ＴａＮ膜）から形成されるが、これに限らず、ＴｉＮ膜、ＴａＳｉＮ膜、ＴｉＡｌＮ膜、ＨｆＮ膜、ＮｉｘＳｉ１−ｘ膜、ＰｔＳｉ膜、ＮｉｘＴａ１−ｘＳｉ膜、ＮｉｘＰｔ１−ｘＳｉ膜、ＨｆＳｉ膜、ＷＳｉ膜、ＩｒｘＳｉ１−ｘ膜、ＴａＧｅ膜、ＴａＣｘ膜、Ｍｏ膜、Ｗ膜のいずれかの膜から形成してもよい。例えば、窒化タンタル膜は、熱的安定性に優れ、シリコンよりなる半導体基板を加工するプロセスに容易に適用可能な材料である。したがって、ゲート電極１２に窒化タンタル膜を使用することにより、生産性向上を図ることができる。一方、窒化タンタル膜は、ゲート絶縁膜１０に酸化シリコン膜を使用した場合、その仕事関数値は４．６ｅＶである。このため、ｐチャネル型ＭＩＳＦＥＴＱ１のゲート電極１２に使用した場合、仕事関数値がシリコンの価電子帯近傍の値（５．１５ｅＶ）から離れているため、ｐチャネル型ＭＩＳＦＥＴＱ１のしきい値電圧を下げることができない。そこで、本実施の形態では、ゲート絶縁膜１０とゲート電極１２の間に金属酸化物膜１１を設けている。このように金属酸化物膜１１を設けることにより、実効的に窒化タンタル膜の仕事関数値を高くして、シリコンの価電子帯近傍の値にすることができるので、ｐチャネル型ＭＩＳＦＥＴＱ１のしきい値電圧を低下させることができる。すなわち、金属酸化物膜１１を設けることにより、熱的安定性が高く生産性向上を図ることができる窒化タンタル膜をゲート電極１２の材料に使用しながら、しきい値電圧を下げることが可能となるのである。
【００３５】
ゲート電極１２の両側の側壁には、例えば、酸化シリコン膜よりなるサイドウォール１７が形成されており、このサイドウォール１７直下の半導体基板１内には、半導体領域である低濃度ｐ型不純物拡散領域１５が形成されている。低濃度ｐ型不純物拡散領域１５の外側には、高濃度ｐ型不純物拡散領域１８が形成されている。
【００３６】
低濃度ｐ型不純物拡散領域１５および高濃度ｐ型不純物拡散領域１８には、ホウ素などのｐ型不純物が導入されており、高濃度ｐ型不純物拡散領域１８には、低濃度ｐ型不純物拡散領域１５に比べて高濃度にｐ型不純物が導入されている。この低濃度ｐ型不純物拡散領域１５と高濃度ｐ型不純物拡散領域１８によって、ＬＤＤ（Lightly Doped Drain）構造を有するｐチャネル型ＭＩＳＦＥＴＱ１のソース領域およびドレイン領域が形成される。このようにソース領域とドレイン領域のそれぞれの領域を低濃度ｐ型不純物拡散領域１５と高濃度ｐ型不純物拡散領域１８で構成することにより、ゲート電極１２の端部下における電界集中を抑制できる。
【００３７】
続いて、ｎチャネル型ＭＩＳＦＥＴ形成領域に形成されているｎチャネル型ＭＩＳＦＥＴＱ２の構成について説明する。図１に示すように、ｎチャネル型ＭＩＳＦＥＴＱ２は、半導体基板１内に形成されたｐ型ウェル４上にゲート絶縁膜（第２ゲート絶縁膜）１３を有している。このゲート絶縁膜１３も酸化シリコン膜より誘電率の高い高誘電率膜から形成されている。
【００３８】
ゲート絶縁膜１３上にはゲート電極１４が形成されている。ゲート電極１４は、例えば、Ｈｆ膜、Ｔａ膜、Ｍｎ膜、Ｙ膜、Ｌａ膜、Ｌｎ膜、ＹｂＳｉ膜、ＴａＳｉ膜、ＥｒＳｉ膜、ＮｉｘＹｂ１−ｘＳｉ膜、ＥｒＧｅ膜などの膜から形成されている。これらの膜によれば、仕事関数値がシリコンの伝導帯近傍（４．０５ｅＶ）の値を有しているので、ｎチャネル型ＭＩＳＦＥＴＱ２のしきい値電圧を下げることができる。
【００３９】
ゲート電極１４の両側の側壁には、例えば、酸化シリコン膜よりなるサイドウォール１７が形成されており、このサイドウォール１７直下の半導体基板１内には、半導体領域である低濃度ｎ型不純物拡散領域１６が形成されている。低濃度ｎ型不純物拡散領域１６の外側には、高濃度ｎ型不純物拡散領域１９が形成されている。
【００４０】
低濃度ｎ型不純物拡散領域１６および高濃度ｎ型不純物拡散領域１９には、リンや砒素などのｎ型不純物が導入されており、高濃度ｎ型不純物拡散領域１９には、低濃度ｎ型不純物拡散領域１６に比べて高濃度にｎ型不純物が導入されている。この低濃度ｎ型不純物拡散領域１６と高濃度ｎ型不純物拡散領域１９によって、ＬＤＤ構造を有するｎチャネル型ＭＩＳＦＥＴＱ２のソース領域およびドレイン領域が形成される。このようにソース領域とドレイン領域のそれぞれの領域を低濃度ｎ型不純物拡散領域１６と高濃度ｎ型不純物拡散領域１９で構成することにより、ゲート電極１４の端部下における電界集中を抑制できる。
【００４１】
本実施の形態における半導体装置は上記のように構成されており、以下に本発明の特徴について説明する。本発明の特徴の１つは、ｐチャネル型ＭＩＳＦＥＴＱ１において、ゲート絶縁膜とゲート電極の間に金属酸化物膜を形成している点である。
【００４２】
図２は、ゲート絶縁膜に酸化シリコン膜（ＳｉＯ２膜）を使用した場合におけるゲート電極１２の仕事関数値と、ゲート絶縁膜に酸化ハフニウム膜（ＨｆＯ２膜）または酸化アルミニウム膜（Ａｌ２Ｏ３膜）を使用した場合におけるゲート電極の仕事関数値との関係を示したグラフである。
【００４３】
図２において、横軸は酸化シリコン膜上にゲート電極を形成した場合の仕事関数値を示しており、縦軸は酸化ハフニウム膜または酸化アルミニウム膜上にゲート電極を形成した場合の仕事関数値を示している。図２中の破線は、酸化シリコン膜上の仕事関数値と、酸化ハフニウム膜または酸化アルミニウム膜上の仕事関数値が等しいとした場合を示している。実際には、酸化シリコン膜上の仕事関数値と、酸化ハフニウム膜または酸化アルミニウム膜上の仕事関数値は異なっており、実線で示されている。
【００４４】
例えば、ゲート電極に窒化タンタル膜を用いた場合を考える。窒化タンタル膜をゲート電極に用い、このゲート電極に接するゲート絶縁膜として酸化シリコン膜を用いた場合、実効的な窒化タンタル膜の仕事関数値は４．６ｅＶである。このとき、ゲート絶縁膜を酸化ハフニウム膜に代えると、実効的な窒化タンタル膜の仕事関数値は４．８ｅＶになる。つまり、横軸の４．６ｅＶの位値から垂直に移動し、酸化ハフニウム膜を示す実線に交差する点の縦軸の値を見ると４．８ｅＶになる。これは、ゲート絶縁膜に酸化ハフニウム膜を用い、この酸化ハフニウム膜上に、ゲート電極を構成する窒化タンタル膜を形成すると、ゲート絶縁膜に酸化シリコン膜を用いる場合に比べて実効的な窒化タンタル膜の仕事関数値が、０．２ｅＶ上昇することを示している。したがって、窒化タンタル膜を用いた場合、ゲート絶縁膜を酸化シリコン膜から酸化ハフニウム膜に代えることによって、窒化タンタル膜の実効的な仕事関数値を高くすることができる。
【００４５】
しかし、ゲート絶縁膜として酸化ハフニウム膜を使用した場合であっても、窒化タンタル膜の実効的な仕事関数値は４．８ｅＶであり、しきい値電圧を充分に低下できるシリコンの価電子帯近傍の値（５．１５ｅＶ）から離れている。このため、酸化ハフニウムからなるゲート絶縁膜上に窒化タンタル膜よりなるゲート電極を形成する場合であっても、ｐチャネル型ＭＩＳＦＥＴのしきい値電圧を充分に下げることができない。
【００４６】
ここで、図２に示すように、ゲート絶縁膜として酸化アルミニウム膜を用いた場合、窒化タンタル膜の実効的な仕事関数値は５．１ｅＶ程度となる。すなわち、酸化アルミニウム膜に窒化タンタル膜を接触させると、実効的な仕事関数値がシリコンの価電子帯近傍の値をとることがわかる。そこで、本実施の形態では、酸化ハフニウム膜からなるゲート絶縁膜上に金属酸化物膜として酸化アルミニウム膜を形成し、この酸化アルミニウム膜にゲート電極を構成する窒化タンタル膜を接触させている。これにより、ゲート電極を構成する窒化タンタル膜の実効的な仕事関数値をシリコンの価電子帯近傍にすることができる。つまり、酸化ハフニウム膜よりなるゲート絶縁膜と窒化タンタル膜よりなるゲート電極の間に酸化アルミニウム膜よりなる金属酸化物膜を形成することで、ｐチャネル型ＭＩＳＦＥＴのしきい値電圧を下げることができ、低消費電力化を図ることができる。すなわち、金属酸化物膜を形成した場合におけるゲート電極の仕事関数値は、金属酸化物膜を形成せずにゲート絶縁膜上にゲート電極を形成した場合の仕事関数値よりも高くなるので、ｐチャネル型ＭＩＳＦＥＴのしきい値電圧を下げることができる。
【００４７】
図２では、金属酸化物膜の例として酸化ハフニウム膜と酸化アルミニウム膜の場合を挙げているが、一般的に、酸化シリコン膜上に金属を含む導体膜を形成したときの実効的な仕事関数値よりも、金属酸化物膜上に金属を含む導体膜を形成したときの実効的な仕事関数値が高くなることが多い。したがって、ゲート絶縁膜とゲート電極の間に様々な種類の金属酸化物膜を形成することで、酸化シリコン膜に接するとした場合の実効的な仕事関数値が４．４ｅＶ〜４．９ｅＶの導体膜を使用した場合、導体膜の仕事関数値をシリコンの価電子帯近傍の値に調整することができ、ｐチャネル型ＭＩＳＦＥＴのしきい値電圧を下げることができる。金属酸化物膜としては、酸化ハフニウム膜、酸化アルミニウム膜の他に、例えば、酸化タンタル膜、酸化チタン膜、酸化ランタン膜あるいは希土類酸化物膜などの膜が存在する。
【００４８】
図２に示すように、金属酸化物膜の種類によって実効的な仕事関数値がシフトする量は異なることがわかる。本実施の形態では、ゲート電極の材料として窒化タンタル膜を使用する場合を説明しており、この窒化タンタル膜では、接触させる金属酸化物膜を酸化アルミニウム膜にすることにより、実効的な仕事関数値をシリコンの価電子帯近傍の値にすることができるのである。つまり、窒化タンタル膜の仕事関数値を４．６ｅＶから５．１ｅＶにシフトさせる効果を奏する金属酸化物膜として酸化アルミニウム膜がある。このことから、例えば酸化シリコン膜に接するとした場合の仕事関数値が、４．４ｅＶ〜４．９ｅＶの他の導体膜を使用する場合には、酸化アルミニウム膜ではなく他の金属酸化物膜を選択することにより、導体膜の実効的な仕事関数値をシリコンの価電子帯近傍の値に調整することができる。例えば、図２において、酸化シリコン膜に接するとした場合の仕事関数値が４．９ｅＶの導体膜をゲート電極に使用するとき、ゲート絶縁膜とゲート電極の間に形成する金属酸化物膜として酸化アルミニウム膜を使用すると、導体膜の実効的な仕事関数値が大きくなりすぎてしまう。これに対し、金属酸化物膜として酸化ハフニウム膜を選択すれば、導体膜の実効的な仕事関数値がシリコンの価電子帯近傍の値（５．１ｅＶ）にすることができる。したがって、例えば、酸化シリコン膜に接するとした場合の仕事関数値が４．９ｅＶの導体膜をゲート電極に使用するときには、金属酸化物膜として酸化ハフニウム膜を使用すればよいことになる。
【００４９】
このように本実施の形態では、熱的安定性や半導体プロセスに適合しやすく、かつ、酸化シリコン膜に接するとした場合の仕事関数値が４．４ｅＶ〜４．９ｅＶの導体膜を、ｐチャネル型ＭＩＳＦＥＴのゲート電極に使用することができる。つまり、ゲート絶縁膜とゲート電極の間に最適な金属酸化物膜を形成することによって、実効的な仕事関数値を高くすることができるので、上述した導体膜であっても、しきい値電圧を下げることができるのである。
【００５０】
ｐチャネル型ＭＩＳＦＥＴのゲート電極には、仕事関数値がシリコンの価電子帯近傍の値を有しているとしきい値電圧を下げることができるという観点から、仕事関数値が５．０ｅＶ近傍である貴金属のＲｕ膜、Ｐｔ膜、Ｉｒ膜、ＲｕＯ２膜、ＩｒＯ２膜の使用が盛んに検討されている。
【００５１】
しかし、上述した貴金属をゲート電極に使用する場合、貴金属の難エッチング性やＲｕ膜に代表されるように酸化によって大きく仕事関数値が変化する特性などによるプロセス依存性が非常に大きく、生産性に大きな課題がある。すなわち、上述した貴金属は、仕事関数値がシリコンの価電子帯近傍の値を有しているという観点からは望ましい材料であるが、難エッチング性など生産性に問題がある。
【００５２】
そこで、本実施の形態では、例えば窒化タンタル膜などに代表されるように熱的安定性や半導体プロセスに適合しやすい材料を選択する観点からｐチャネル型ＭＩＳＦＥＴのゲート電極に使用する材料を選択している。ところが、窒化タンタル膜などの上述した材料は、酸化シリコン膜に接するとした場合の仕事関数値が４．４ｅＶ〜４．９ｅＶであることが多く、しきい値電圧を下げる観点からは望ましいとは言えない。
【００５３】
しかし、本実施の形態では、ゲート絶縁膜とゲート電極の間に金属酸化物膜を形成することによって、酸化シリコン膜に接するとした場合の仕事関数値が４．４ｅＶ〜４．９ｅＶである導体膜の実効的な仕事関数値をシリコンの価電子帯近傍の値（５．１５ｅＶ）にシフトさせることができる。これにより、ｐチャネル型ＭＩＳＦＥＴのしきい値電圧の低減を実現しているのである。
【００５４】
すなわち、本実施の形態１では、熱的安定性や半導体プロセスに適合しやすい材料を使用するということと、ｐチャネル型ＭＩＳＦＥＴのしきい値電圧を低減させることとを両立させできるという顕著な効果を奏するのである。
【００５５】
次に、ゲート絶縁膜とゲート電極との間に金属酸化物膜を形成することによって、実効的な仕事関数値を、しきい値電圧を低減させる方向にシフトできるメカニズムについて図面を参照しながら説明する。なお、以下の説明では、ゲート絶縁膜として酸化シリコン膜を使用する場合について説明しているが、ゲート絶縁膜として酸化ハフニウム膜などの高誘電率膜を使用する場合にも適用することができる。
【００５６】
図３は、ゲート絶縁膜に酸化シリコン膜を使用し、このゲート絶縁膜に接するゲート電極に窒化タンタル膜を使用した場合のバンド図を示している。このとき、ゲート電極を構成する窒化タンタル膜の仕事関数値は４．６ｅＶであることがわかる。続いて、図４は、ゲート絶縁膜とゲート電極との間に金属酸化物膜として酸化アルミニウム膜を形成した場合のバンド図を示している。この場合、金属酸化物膜である酸化アルミニウム膜とゲート電極である窒化タンタル膜の境界にダイポール（電気双極子）が形成される。このダイポールは、酸化アルミニウム膜中に負極が存在し、窒化タンタル膜中に正極が存在するような向きで形成される。このような向きのダイポールが形成されると、正極側のエネルギーが負極側のエネルギーに比べて電子エネルギー的に低くなる。したがって、酸化アルミニウム膜のバンドは、酸化シリコン膜と酸化アルミニウム膜の境界側に比べて酸化アルミニウムと窒化タンタル膜の境界側が下がるように曲がる。このバンドの曲がりによって、ゲート電極を構成する窒化タンタル膜の実効的な仕事関数値が高くなる方向にシフトする。すなわち、金属酸化物膜が酸化アルミニウム膜の場合、仕事関数値が４．６ｅＶから５．１ｅＶにシフトする。このように、ゲート絶縁膜とゲート電極の間に金属酸化物膜を形成すると、金属酸化物膜とゲート電極との境界にダイポールが形成される。このダイポールは、金属酸化物膜側に負極が存在し、ゲート電極側に正極が存在する向きで形成されるため、金属酸化物膜を構成するバンドがゲート電極の実効的な仕事関数値を高くする方向に曲がり、ゲート電極の実効的な仕事関数値がシフトするのである。なお、上述したように、ゲート電極と金属酸化物膜が接触すると、その境界にダイポールが形成されるが、本明細書では、この場合に、金属酸化物膜にダイポールが生じるという表現を用いることがある。すなわち、金属酸化物膜にダイポールが生じるということは、金属酸化物膜とゲート電極の境界にダイポールが形成されていることを意味している。
【００５７】
図５は、金属酸化物膜に酸化ハフニウム膜を使用した場合のバンド図である。図５に示すように、金属酸化物膜が酸化ハフニウム膜の場合であっても、酸化ハフニウム膜と窒化タンタル膜の境界にダイポールが形成される。このとき、ダイポールは図４と同様に、酸化ハフニウム膜側に負極が存在し、窒化タンタル膜側に正極が存在する向きで形成される。ただし、酸化ハフニウム膜のバンドの曲がり方は酸化アルミニウム膜の場合に比べて緩やかになっている。このため、窒化タンタル膜の実効的な仕事関数値のシフト量は酸化アルミニウム膜の場合に比べて少なくなっている。例えば、金属酸化物膜が酸化ハフニウムの場合、仕事関数値が４．６ｅＶから４．８ｅＶにシフトしている。
【００５８】
以上より、ゲート絶縁膜とゲート電極の間に金属酸化物膜を形成した場合、ゲート電極の実効的な仕事関数値がシフトする現象は、金属酸化物膜とゲート電極の境界に発生するダイポールで説明できることがわかる。
【００５９】
ここで、図１に示す本実施の形態１におけるｐチャネル型ＭＩＳＦＥＴＱ１では、酸化シリコン膜より誘電率と高い高誘電率膜からゲート絶縁膜１０を形成し、このゲート絶縁膜１０上に酸化アルミニウム膜からなる金属酸化物膜１１を形成している。しかし、酸化アルミニウム膜も高誘電率膜であることから、ゲート絶縁膜１０自体を酸化アルミニウム膜から形成することも考えられる。この場合も、酸化アルミニウム膜上に窒化タンタル膜が形成されているため、図１と同様に、窒化タンタル膜の実効的な仕事関数値をシフトさせて、ｐチャネル型ＭＩＳＦＥＴＱ１のしきい値電圧を低減することができる。
【００６０】
しかし、ゲート絶縁膜１０を酸化アルミニウム膜から形成すると以下に示す問題が発生する。この問題について図６を参照しながら説明する。図６は、ゲート電極に印加されるゲート電圧とキャリア（電子あるいは正孔）の移動度との関係を示したグラフである。ＭＩＳＦＥＴでは、ゲート電極に電圧を印加することにより、ゲート電極直下にチャネルを形成し、このチャネルをキャリアが移動することで、オン状態が実現される。このとき、キャリアの移動度が低いと、オン状態にもかかわらず、ＭＩＳＦＥＴを流れる電流を確保しにくくなる問題点が発生する。ここで、キャリアの移動度は図６に示すように、ゲート絶縁膜の種類によって大きく変化する。図６では、ゲート絶縁膜に酸化シリコン膜、酸化ハフニウム膜あるいは酸化アルミニウム膜を使用した場合のゲート電圧とキャリアの移動度との関係が示されている。図６を見ると、ゲート絶縁膜に酸化シリコン膜を使用した場合のキャリアの移動度が一番高く、次に、酸化ハフニウム膜を使用した場合であり、一番低いのは、酸化アルミニウム膜を使用した場合であることがわかる。したがって、ゲート絶縁膜に酸化アルミニウム膜を使用すると、キャリアの移動度が劣化するという問題が発生することがわかる。
【００６１】
このような理由から、本実施の形態１ではゲート絶縁膜１０自体に酸化アルミニウム膜を使用していないことが望ましい。すなわち、例えば酸化ハフニウム膜をゲート絶縁膜１０に使用し、このゲート絶縁膜１０上に酸化アルミニウム膜を積層している構造をとっている。この構造によれば、酸化アルミニウム膜の膜厚を薄くすることができるので、キャリアの移動度の劣化を充分に抑制することができる。一方、酸化アルミニウム膜上にゲート電極を構成する窒化タンタル膜が形成されているので、酸化アルミニウム膜と窒化タンタル膜の境界にダイポールを発生させることができ、窒化タンタル膜の実効的な仕事関数値をシリコンの価電子帯近傍にシフトさせることができる。ただし、ゲート絶縁膜１０自体に酸化アルミニウム膜を使用すると上述した不都合が生じるが、酸化アルミニウム膜自体は高誘電率膜であるので、最適ではないにしてもゲート絶縁膜１０として酸化アルミニウム膜を用いることもできる。
【００６２】
次に、金属酸化物膜の膜厚とゲート電極を構成する導体膜の仕事関数値のシフト量との関係について説明する。図２では、金属酸化物膜と、この金属酸化物膜に接触する導体膜
の実効的な仕事関数値を示している。例えば、図２では、酸化アルミニウム膜の方が酸化ハフニウム膜よりも導体膜の実効的な仕事関数値が大きくシフトすることがわかる。ここで、酸化アルミニウム膜や酸化ハフニウム膜について１つの直線で示されているが、実際には、金属酸化物膜の膜厚によって金属酸化物膜に接する導体膜の実効的な仕事関数値のシフト量に相違がでてくる。
【００６３】
図７は、酸化アルミニウム膜の膜厚と、酸化アルミニウム膜に接する導体膜の実効的な仕事関数値の変化率を示したものである。横軸は酸化アルミニウム膜の膜厚（Å）を示しており、縦軸は導体膜の実効的な仕事関数値のシフト量を示している。図７に示すように、酸化アルミニウム膜の膜厚が０〜６Åに厚くなるにつれて、酸化アルミニウム膜に接する導体膜の実効的な仕事関数値のシフト量が変化していることがわかる。これは、酸化アルミニウム膜の膜厚によって、酸化アルミニウム膜に接する導体膜の実効的な仕事関数値のシフト量が変化することを示している。そして、酸化アルミニウム膜の膜厚が所定の膜厚（例えば６Å）を越えると、酸化アルミニウム膜に接する導体膜の実効的な仕事関数値のシフト量が一定になることがわかる。例えば、酸化アルミニウム膜の膜厚が３Åの場合における実効的な仕事関数値のシフト量は、酸化アルミニウム膜の膜厚が６Å以上の場合における実効的な仕事関数値のシフト量に比べて小さくなっていることがわかる。ここで、酸化アルミニウム膜の膜厚を厚くしすぎると図６で示したようにキャリアの移動度の劣化が著しくなるのであまり厚くすることができない。これに対し、酸化アルミニウム膜の膜厚を薄くしすぎると、酸化アルミニウム膜に接している導体膜の実効的な仕事関数値のシフト量を確保できない。このことから、例えば、図７においては、酸化アルミニウム膜の膜厚を３Å以上１２Å以下程度にすることが望ましいといえる。
【００６４】
以上述べたように、ゲート絶縁膜とゲート電極の間に金属酸化物膜を形成することによって、ゲート電極の実効的な仕事関数値を高くする方向にシフトさせることができる。このときのシフト量を調整する第１手段としては、図２に示すように、形成する金属酸化物膜の種類を変えることがあげられる。また、シフト量を調整する第２手段としては、図７に示すように、同一種類の金属酸化物膜において膜厚を変えることがあげられる。
【００６５】
次に、本実施の形態における半導体装置の製造方法について図面を参照しながら説明する。
【００６６】
まず、図８に示すように、例えば単結晶シリコンに例えばホウ素（Ｂ）などのＰ型不純物を導入した半導体基板１を用意する。次に、半導体基板１の主面上に素子分離領域２を形成する。素子分離領域２は、例えば酸化シリコン膜よりなり、ＳＴＩ（Shallow Trench Isolation）法やＬＯＣＯＳ（Local Oxidization Of Silicon）などによって形成される。図８では、半導体基板１に形成された溝に酸化シリコン膜を埋め込むＳＴＩ法によって形成された素子分離領域２を示している。この素子分離領域２によって活性領域が分離され、ｐチャネル型ＭＩＳＦＥＴ形成領域（第１領域）およびｎチャネル型ＭＩＳＦＥＴ形成領域（第２領域）が形成される。
【００６７】
続いて、フォトリソグラフィ技術およびイオン注入法を使用して、ｐチャネル型ＭＩＳＦＥＴ形成領域にｎ型ウェル３を形成する。ｎ型ウェル３は、半導体領域であり、リンや砒素などのｎ型不純物が導入されている。同様に、フォトリソグラフィ技術およびイオン注入法を使用して、ｎチャネル型ＭＩＳＦＥＴ形成領域にｐ型ウェル４を形成する。ｐ型ウェル４は、半導体領域であり、ホウ素などのｐ型不純物が導入されている。
【００６８】
次に、図９に示すように、半導体基板１の主面上に酸化ハフニウム膜（高誘電率膜）５を形成する。酸化ハフニウム膜５は、例えばＣＶＤ法あるいはＡＬＤ（Atomic Layer Deposition）法を使用して形成することができる。酸化ハフニウム膜５は、酸化シリコン膜よりも誘電率の高い高誘電率膜である。なお、酸化ハフニウム膜５に変えて例えば、ハフニウムアルミネート膜、ＨｆＯＮ膜、ＨｆＳｉＯ膜、ＨｆＳｉＯＮ膜、ＨｆＡｌＯ膜のような他のハフニウム系絶縁膜を使用することもできる。そして、酸化ハフニウム膜５上にタンタルシリサイド膜（ＴａＳｉ膜）（第２導体膜）６を形成する。タンタルシリサイド膜６は、例えば、アルゴン雰囲気中で、タンタルとシリコンをターゲットとするスパッタリング法を使用して形成することができる。なお、タンタルシリサイド膜６に変えて、Ｈｆ膜、Ｔａ膜、Ｍｎ膜、Ｙ膜、Ｌａ膜、Ｌｎ膜、ＹｂＳｉ膜、ＴａＳｉ膜、ＥｒＳｉ膜、ＮｉｘＹｂ１−ｘＳｉ膜、ＥｒＧｅ膜のいずれかの膜を形成してもよい。
【００６９】
続いて、図１０に示すように、タンタルシリサイド膜６上にレジスト膜７を塗布し、その後、露光・現像処理を施すことにより、レジスト膜７をパターニングする。パターニングは、ｐチャネル型ＭＩＳＦＥＴ形成領域のレジスト膜７を除去し、ｎチャネル型ＭＩＳＦＥＴ形成領域にレジスト膜７が残存するように行なわれる。
【００７０】
そして、図１１に示すように、パターニングしたレジスト膜７をマスクにしたエッチングにより、ｐチャネル型ＭＩＳＦＥＴ形成領域に形成されているタンタルシリサイド膜６を除去する。このとき、ｐチャネル型ＭＩＳＦＥＴ形成領域では、タンタルシリサイド膜６が除去されて、下層に形成されている酸化ハフニウム膜５が露出する。この酸化ハフニウム膜５は、エッチングによるダメージを受ける。エッチングによるダメージにより、ｐチャネル型ＭＩＳＦＥＴ形成領域に露出している酸化ハフニウム膜５には、格子欠陥や酸素空孔などが形成される。
【００７１】
次に、図１２に示すように、半導体基板１上に酸化アルミニウム膜（金属酸化物膜）８を形成する。酸化アルミニウム膜８は、例えばＡＬＤ法を使用して形成することができる。ＡＬＤ法では、原料ガスの導入、膜の堆積および残留ガスの排出を１サイクルとして行なわれる。１サイクルによって、半導体基板１上には、１Åの膜厚の酸化アルミニウム膜８が形成される。しかし、１サイクルでは、半導体基板１の全面に酸化アルミニウム膜８が均一に形成されずに、島状に形成される。そこで、酸化アルミニウム膜８を均一に形成するため、３サイクル程度ＡＬＤ法を実施し、半導体基板１上に３Å程度の膜厚を有する酸化アルミニウム膜８を形成する。このように３Å程度の酸化アルミニウム膜８を形成することにより、この後の工程で形成する窒化タンタル膜の仕事関数値をシリコンの価電子帯近傍の値にまでシフトさせることができる。なお、酸化アルミニウム膜８に変えて、金属酸化物膜である酸化タンタル膜、酸化チタン膜、酸化ランタン膜あるいは希土類酸化物膜などの膜を形成してもよい。
【００７２】
続いて、図１３に示すように、半導体基板１に対して熱処理を行なう。熱処理は例えば７００℃の温度で実施される。この熱処理によって、ｐチャネル型ＭＩＳＦＥＴ形成領域に形成されている酸化ハフニウム膜５の欠陥を修復することができる。つまり、ｐチャネル型ＭＩＳＦＥＴ形成領域においては、酸化ハフニウム膜５上に酸化アルミニウム膜８が形成されている。この状態で熱処理を行なうと、下層に形成されている酸化ハフニウム膜５へ、上層に形成されている酸化アルミニウム膜８から酸素原子が供給される。このため、エッチングダメージにより、酸化ハフニウム膜５に発生している欠陥が酸素の再結合などにより修復する。これにより、ｐチャネル型ＭＩＳＦＥＴ形成領域に形成されている酸化ハフニウム膜５の信頼性を向上させることができる。さらに、熱処理によって、酸化アルミニウム膜８自体の品質の向上を図ることができるとともに、酸化アルミニウム膜８の表面を清浄化することができる。
【００７３】
次に、図１４に示すように、酸化アルミニウム膜８上に窒化タンタル膜（第１導体膜）９を形成する。窒化タンタル膜９は、例えば、窒素ガスとアルゴンガスの混合雰囲気中で、タンタルをターゲットに用いる反応性スパッタリング法によって形成することができる。なお、窒化タンタル膜９に変えて、ＴｉＮ膜、ＴａＳｉＮ膜、ＴｉＡｌＮ膜、ＨｆＮ膜、ＮｉｘＳｉ１−ｘ膜、ＰｔＳｉ膜、ＮｉｘＴａ１−ｘＳｉ膜、ＮｉｘＰｔ１−ｘＳｉ膜、ＨｆＳｉ膜、ＷＳｉ膜、ＩｒｘＳｉ１−ｘ膜、ＴａＧｅ膜、ＴａＣｘ膜、Ｍｏ膜、Ｗ膜などの膜を形成してもよい。
【００７４】
続いて、図１５に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、ｐチャネル型ＭＩＳＦＥＴ形成領域にゲート電極（第１ゲート電極）１２を形成する。このとき、ゲート電極１２の下層にはゲート絶縁膜（第１ゲート絶縁膜）１０が形成され、ゲート絶縁膜１０とゲート電極１２の間には、金属酸化物膜１１が形成される。ゲート絶縁膜１０は、酸化ハフニウム膜５から形成され、金属酸化物膜は酸化アルミニウム膜８から形成されている。さらに、ゲート電極１２は窒化タンタル膜９から形成されている。また、ｎチャネル型ＭＩＳＦＥＴ形成領域に形成されているレジスト膜７、酸化アルミニウム膜８および窒化タンタル膜９は、レジスト膜７をエッチングすることによるリフトオフによって除去される。ゲート絶縁膜１０は、上述した熱処理が施されているため、欠陥が回復しているので、ゲート絶縁膜１０の信頼性を向上させることができる。
【００７５】
次に、図１６に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、ｎチャネル型ＭＩＳＦＥＴ形成領域にゲート絶縁膜（第２ゲート絶縁膜）１３およびゲート電極（第２ゲート電極）１４を形成する。ゲート絶縁膜１３は、酸化ハフニウム膜５から形成され、ゲート電極１４は、タンタルシリサイド膜６から形成される。
【００７６】
その後、図１７に示すように、フォトリソグラフィ技術およびイオン注入法を使用して、ゲート電極１２に整合した低濃度ｐ型不純物拡散領域１５を形成する。低濃度ｐ型不純物拡散領域１５は、半導体領域であり、半導体基板１内にホウ素などのｐ型不純物を導入することにより形成することができる。同様に、フォトリソグラフィ技術およびイオン注入法を使用して、ゲート電極１４に整合した低濃度ｎ型不純物拡散領域１６を形成する。低濃度ｎ型不純物拡散領域１６は、半導体領域であり、半導体基板１内にリンや砒素などのｎ型不純物を導入することにより形成することができる。
【００７７】
次に、図１８に示すように、半導体基板１上に酸化シリコン膜を形成し、この酸化シリコン膜を異方性エッチングすることにより、ゲート電極１２、１４の両側の側壁にサイドウォール１７を形成する。そして、フォトリソグラフィ技術およびイオン注入法を使用することにより、サイドウォール１７に整合した高濃度ｐ型不純物拡散領域１８を形成する。同様に、フォトリソグラフィ技術およびイオン注入法を使用することにより、サイドウォール１７に整合した高濃度ｎ型不純物拡散領域１９を形成する。このようにして、ｐチャネル型ＭＩＳＦＥＴＱ１およびｎチャネル型ＭＩＳＦＥＴＱ２を形成することができる。
【００７８】
次に、配線工程について説明する。図１に示すように、半導体基板１の主面上に酸化シリコン膜２０を形成する。この酸化シリコン膜２０は、例えばＣＶＤ法を使用して形成することができる。その後、酸化シリコン膜２０の表面を、例えばＣＭＰ（Chemical Mechanical Polishing）法を使用して平坦化する。
【００７９】
次に、フォトリソグラフィ技術およびエッチング技術を使用して、酸化シリコン膜２０にコンタクトホール２１を形成する。続いて、コンタクトホール２１の底面および内壁を含む酸化シリコン膜２０上にチタン／窒化チタン膜を形成する。チタン／窒化チタン膜は、チタン膜と窒化チタン膜の積層膜から構成され、例えばスパッタリング法を使用することにより形成することができる。このチタン／窒化チタン膜は、例えば、後の工程で埋め込む膜の材料であるタングステンがシリコン中へ拡散するのを防止する、いわゆるバリア性を有する。
【００８０】
続いて、コンタクトホール２１を埋め込むように、半導体基板１の主面の全面にタングステン膜を形成する。このタングステン膜は、例えばＣＶＤ法を使用して形成することができる。そして、酸化シリコン膜２０上に形成された不要なチタン／窒化チタン膜およびタングステン膜を例えばＣＭＰ法を除去することにより、プラグ２２を形成することができる。
【００８１】
次に、酸化シリコン膜２０およびプラグ２２上にチタン／窒化チタン膜、アルミニウム膜、チタン／窒化チタン膜を順次、形成する。これらの膜は、例えばスパッタリング法を使用することにより形成することができる。続いて、フォトリソグラフィ技術およびエッチング技術を使用することにより、これらの膜のパターニングを行い、配線２３を形成する。さらに、配線２３の上層に配線を形成するが、ここでの説明は省略する。このようにして、本実施の形態における半導体装置を形成することができる。
【００８２】
本実施の形態では、図１３に示すように、半導体基板１上に酸化アルミニウム膜８を形成した後に熱処理を実施している。しかし、熱処理を実施する工程は、酸化アルミニウム膜８を形成した後に限らず、例えば図１１に示すように、ｐチャネル型ＭＩＳＦＥＴ形成領域に酸化ハフニウム膜５が露出している状態で熱処理を行なってもよい。さらに、図１４に示すように、半導体基板１上に窒化タンタル膜９を形成した後に、熱処理をおこなってもよい。
【００８３】
ただし、図１１のようにｐチャネル型ＭＩＳＦＥＴ形成領域に酸化ハフニウム膜５が露出している状態で熱処理を行なう場合、酸化ハフニウム膜５の欠陥を修復するための微量の酸素を供給する必要がある。このため、酸素を含む雰囲気中で熱処理が行なわれる。ところが、ｎチャネル型ＭＩＳＦＥＴ形成領域には、レジスト膜７が露出しているので、このレジスト膜７が酸素を含む雰囲気中にさらされてダメージを受ける可能性がある。これに対し、本実施の形態のように酸化アルミニウム膜８を形成している場合には、この酸化アルミニウム膜８から下層に形成されている酸化ハフニウム膜に酸素が供給されるため、酸素を含む雰囲気を使用しなくてもよい。さらに、酸素を含む雰囲気を使用したとしても、ｎチャネル型ＭＩＳＦＥＴ形成領域において、レジスト膜７上に酸化アルミニウム膜８が形成されているので、レジスト膜７が保護される。このことから、酸化アルミニウム膜８を形成した後に熱処理をすることが望ましいといえる。さらに、酸化アルミニウム膜８を形成した後に熱処理をすると、酸化アルミニウム膜８自体の膜質を向上させることができるとともに、酸化アルミニウム膜８の表面を清浄化できるので、望ましいことがわかる。
【００８４】
また、図１４に示すように、窒化タンタル膜９を形成した後に熱処理を行なうことも考えられる。しかし、酸化ハフニウム膜５に欠陥が存在する段階で窒化タンタル膜９を形成すると、酸化ハフニウム膜５自体が不安定な状態であるため、望ましいとはいえない。以上のことから、実施の形態で説明したように酸化アルミニウム膜８を形成した後に熱処理することが望ましい。
【００８５】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００８６】
本発明は、半導体装置を製造する製造業に幅広く利用することができる。
【図面の簡単な説明】
【００８７】
【図１】本発明の実施の形態における半導体装置の構成を示す断面図である。
【図２】酸化シリコン膜上の仕事関数と、酸化ハフニウム膜または酸化アルミニウム膜上の仕事関数との関係を示すグラフである。
【図３】ゲート絶縁膜とゲート電極とを接触させた場合のバンド図である。
【図４】ゲート絶縁膜とゲート電極の間に酸化アルミニウム膜を形成した場合のバンド図である。
【図５】ゲート絶縁膜とゲート電極の間に酸化ハフニウム膜を形成した場合のバンド図である。
【図６】酸化シリコン膜、酸化ハフニウム膜または酸化アルミニウム膜をゲート絶縁膜に使用した場合の、ゲート電圧とキャリアの移動度との関係を示すグラフである。
【図７】酸化アルミニウム膜の膜厚と仕事関数のシフト量との関係を示すグラフである。
【図８】実施の形態における半導体装置の製造工程を示す断面図である。
【図９】図８に続く半導体装置の製造工程を示す断面図である。
【図１０】図９に続く半導体装置の製造工程を示す断面図である。
【図１１】図１０に続く半導体装置の製造工程を示す断面図である。
【図１２】図１１に続く半導体装置の製造工程を示す断面図である。
【図１３】図１２に続く半導体装置の製造工程を示す断面図である。
【図１４】図１３に続く半導体装置の製造工程を示す断面図である。
【図１５】図１４に続く半導体装置の製造工程を示す断面図である。
【図１６】図１５に続く半導体装置の製造工程を示す断面図である。
【図１７】図１６に続く半導体装置の製造工程を示す断面図である。
【図１８】図１７に続く半導体装置の製造工程を示す断面図である。
【符号の説明】
【００８８】
１ 半導体基板
２ 素子分離領域
３ ｎ型ウェル
４ ｐ型ウェル
５ 酸化ハフニウム膜
６ タンタルシリサイド膜
７ レジスト膜
８ 酸化アルミニウム膜
９ 窒化タンタル膜
１０ ゲート絶縁膜
１１ 金属酸化物膜
１２ ゲート電極
１３ ゲート絶縁膜
１４ ゲート電極
１５ 低濃度ｐ型不純物拡散領域
１６ 低濃度ｎ型不純物拡散領域
１７ サイドウォール
１８ 高濃度ｐ型不純物拡散領域
１９ 高濃度ｎ型不純物拡散領域
２０ 酸化シリコン膜
２１ コンタクトホール
２２ プラグ
２３ 配線
Ｑ１ ｐチャネル型ＭＩＳＦＥＴ
Ｑ２ ｎチャネル型ＭＩＳＦＥＴ
【特許請求の範囲】
【請求項１】
半導体基板の第１領域上にｐチャネル型ＭＩＳＦＥＴを有し、前記半導体基板の第２領域上にｎチャネル型ＭＩＳＦＥＴを有する半導体装置であって、
前記ｐチャネル型ＭＩＳＦＥＴは、
（ａ）前記半導体基板上に形成され、酸化シリコン膜よりも誘電率の高い高誘電率膜よりなるゲート絶縁膜と、
（ｂ）前記ゲート絶縁膜上に形成された絶縁性を有し、かつ、ダイポールを生じる金属酸化物膜と、
（ｃ）前記金属酸化物膜上に形成されたゲート電極とを備えることを特徴とする半導体装置。
【請求項２】
前記ゲート電極は、金属を含む導体膜から形成されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記ゲート電極は、ＴａＮ膜、ＴｉＮ膜、ＴａＳｉＮ膜、ＴｉＡｌＮ膜、ＨｆＮ膜、ＮｉｘＳｉ１−ｘ膜、ＰｔＳｉ膜、ＮｉｘＴａ１−ｘＳｉ膜、ＮｉｘＰｔ１−ｘＳｉ膜、ＨｆＳｉ膜、ＷＳｉ膜、ＩｒｘＳｉ１−ｘ膜、ＴａＧｅ膜、ＴａＣｘ膜、Ｍｏ膜、Ｗ膜のいずれかの膜から形成されていることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記ゲート電極は、酸化シリコン膜に接するとしたときの仕事関数値が４．４ｅＶ〜４．９ｅＶである前記導体膜から形成されていることを特徴とする請求項２記載の半導体装置。
【請求項５】
前記金属酸化物膜は、酸化アルミニウム膜、酸化タンタル膜、酸化チタン膜、酸化ランタン膜あるいは希土類酸化物膜のいずれかの膜から形成されていることを特徴とする請求項１記載の半導体装置。
【請求項６】
前記金属酸化物膜は、酸化アルミニウム膜から形成され、その膜厚は３Å以上１２Å以下であることを特徴とする請求項１記載の半導体装置。
【請求項７】
前記ゲート絶縁膜は、酸化ハフニウム膜、ハフニウムシリケート膜、ハフニウムシリコンオキシナイトライド膜、酸化アルミニウム膜、酸化アルミニウムオキシナイトライド膜のいずれかの膜から形成されていることを特徴とする請求項１記載の半導体装置。
【請求項８】
前記ゲート電極の仕事関数値は、前記金属酸化物膜を形成せずに前記ゲート絶縁膜上に前記ゲート電極を形成した場合の仕事関数値よりも高くなっていることを特徴とする請求項１記載の半導体装置。
【請求項９】
前記金属酸化物膜は、前記ゲート電極の仕事関数値をシフトする機能を有することを特徴とする請求項１記載の半導体装置。
【請求項１０】
半導体基板の第１領域上にｐチャネル型ＭＩＳＦＥＴを有し、前記半導体基板の第２領域上にｎチャネル型ＭＩＳＦＥＴを有する半導体装置であって、
前記ｐチャネル型ＭＩＳＦＥＴは、
（ａ）前記半導体基板上に形成され、酸化シリコン膜よりも誘電率の高い高誘電率膜よりなる第１ゲート絶縁膜と、
（ｂ）前記第１ゲート絶縁膜上に形成された絶縁性を有し、かつ、ダイポールを生じる金属酸化物膜と、
（ｃ）前記金属酸化物膜上に形成された第１ゲート電極とを備え、
前記ｎチャネル型ＭＩＳＦＥＴは、
（ｄ）前記半導体基板上に形成され、酸化シリコン膜よりも誘電率の高い高誘電率膜よりなる第２ゲート絶縁膜と、
（ｅ）前記第２ゲート絶縁膜上に形成された第２ゲート電極とを備えることを特徴とする半導体装置。
【請求項１１】
半導体基板の第１領域にｐチャネル型ＭＩＳＦＥＴを形成し、前記半導体基板の第２領域にｎチャネル型ＭＩＳＦＥＴを形成する半導体装置の製造方法であって、
（ａ）前記半導体基板の前記第１領域および前記第２領域に、酸化シリコン膜より誘電率の高い高誘電率膜を形成する工程と、
（ｂ）前記第１領域および前記第２領域に形成された前記高誘電率膜上に金属を含む第２導体膜を形成する工程と、
（ｃ）前記第１領域に形成された前記第２導体膜を除去する工程と、
（ｄ）前記第１領域上および前記第２領域上に絶縁性を有する金属酸化物膜を形成する工程と、
（ｅ）前記半導体基板に熱処理を加える工程と、
（ｆ）前記第１領域および前記第２領域に形成された前記金属酸化物膜上に金属を含む第１導体膜を形成する工程と、
（ｇ）前記第２領域に形成された前記金属酸化物膜および前記第１導体膜を除去する一方、前記第１領域に形成された前記高誘電率膜、前記金属酸化物膜および前記第１導体膜を加工することにより、前記第１領域に、前記高誘電率膜よりなる第１ゲート絶縁膜と前記第１導体膜よりなる第１ゲート電極を形成する工程と、
（ｈ）前記第２領域に形成された前記高誘電率膜および前記第２導体膜を加工することにより、前記第２領域に、前記高誘電率膜よりなる第２ゲート絶縁膜と前記第２導体膜よりなる第２ゲート電極を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項１２】
前記（ｅ）工程は、前記（ｄ）工程後、前記（ｆ）工程前に実施することを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１３】
前記金属酸化物膜は、酸化アルミニウム膜、酸化タンタル膜、酸化チタン膜、酸化ランタン膜あるいは希土類酸化物膜のいずれかの膜から形成することを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１４】
前記第１導体膜は、ＴａＮ膜、ＴｉＮ膜、ＴａＳｉＮ膜、ＴｉＡｌＮ膜、ＨｆＮ膜、ＮｉｘＳｉ１−ｘ膜、ＰｔＳｉ膜、ＮｉｘＴａ１−ｘＳｉ膜、ＮｉｘＰｔ１−ｘＳｉ膜、ＨｆＳｉ膜、ＷＳｉ膜、ＩｒｘＳｉ１−ｘ膜、ＴａＧｅ膜、ＴａＣｘ膜、Ｍｏ膜、Ｗ膜のいずれかの膜から形成することを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１５】
前記第２導体膜は、Ｈｆ膜、Ｔａ膜、Ｍｎ膜、Ｙ膜、Ｌａ膜、Ｌｎ膜、ＹｂＳｉ膜、ＴａＳｉ膜、ＥｒＳｉ膜、ＮｉｘＹｂ１−ｘＳｉ膜、ＥｒＧｅ膜のいずれかの膜から形成することを特徴とする請求項１４記載の半導体装置の製造方法。
【請求項１】
半導体基板の第１領域上にｐチャネル型ＭＩＳＦＥＴを有し、前記半導体基板の第２領域上にｎチャネル型ＭＩＳＦＥＴを有する半導体装置であって、
前記ｐチャネル型ＭＩＳＦＥＴは、
（ａ）前記半導体基板上に形成され、酸化シリコン膜よりも誘電率の高い高誘電率膜よりなるゲート絶縁膜と、
（ｂ）前記ゲート絶縁膜上に形成された絶縁性を有し、かつ、ダイポールを生じる金属酸化物膜と、
（ｃ）前記金属酸化物膜上に形成されたゲート電極とを備えることを特徴とする半導体装置。
【請求項２】
前記ゲート電極は、金属を含む導体膜から形成されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記ゲート電極は、ＴａＮ膜、ＴｉＮ膜、ＴａＳｉＮ膜、ＴｉＡｌＮ膜、ＨｆＮ膜、ＮｉｘＳｉ１−ｘ膜、ＰｔＳｉ膜、ＮｉｘＴａ１−ｘＳｉ膜、ＮｉｘＰｔ１−ｘＳｉ膜、ＨｆＳｉ膜、ＷＳｉ膜、ＩｒｘＳｉ１−ｘ膜、ＴａＧｅ膜、ＴａＣｘ膜、Ｍｏ膜、Ｗ膜のいずれかの膜から形成されていることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記ゲート電極は、酸化シリコン膜に接するとしたときの仕事関数値が４．４ｅＶ〜４．９ｅＶである前記導体膜から形成されていることを特徴とする請求項２記載の半導体装置。
【請求項５】
前記金属酸化物膜は、酸化アルミニウム膜、酸化タンタル膜、酸化チタン膜、酸化ランタン膜あるいは希土類酸化物膜のいずれかの膜から形成されていることを特徴とする請求項１記載の半導体装置。
【請求項６】
前記金属酸化物膜は、酸化アルミニウム膜から形成され、その膜厚は３Å以上１２Å以下であることを特徴とする請求項１記載の半導体装置。
【請求項７】
前記ゲート絶縁膜は、酸化ハフニウム膜、ハフニウムシリケート膜、ハフニウムシリコンオキシナイトライド膜、酸化アルミニウム膜、酸化アルミニウムオキシナイトライド膜のいずれかの膜から形成されていることを特徴とする請求項１記載の半導体装置。
【請求項８】
前記ゲート電極の仕事関数値は、前記金属酸化物膜を形成せずに前記ゲート絶縁膜上に前記ゲート電極を形成した場合の仕事関数値よりも高くなっていることを特徴とする請求項１記載の半導体装置。
【請求項９】
前記金属酸化物膜は、前記ゲート電極の仕事関数値をシフトする機能を有することを特徴とする請求項１記載の半導体装置。
【請求項１０】
半導体基板の第１領域上にｐチャネル型ＭＩＳＦＥＴを有し、前記半導体基板の第２領域上にｎチャネル型ＭＩＳＦＥＴを有する半導体装置であって、
前記ｐチャネル型ＭＩＳＦＥＴは、
（ａ）前記半導体基板上に形成され、酸化シリコン膜よりも誘電率の高い高誘電率膜よりなる第１ゲート絶縁膜と、
（ｂ）前記第１ゲート絶縁膜上に形成された絶縁性を有し、かつ、ダイポールを生じる金属酸化物膜と、
（ｃ）前記金属酸化物膜上に形成された第１ゲート電極とを備え、
前記ｎチャネル型ＭＩＳＦＥＴは、
（ｄ）前記半導体基板上に形成され、酸化シリコン膜よりも誘電率の高い高誘電率膜よりなる第２ゲート絶縁膜と、
（ｅ）前記第２ゲート絶縁膜上に形成された第２ゲート電極とを備えることを特徴とする半導体装置。
【請求項１１】
半導体基板の第１領域にｐチャネル型ＭＩＳＦＥＴを形成し、前記半導体基板の第２領域にｎチャネル型ＭＩＳＦＥＴを形成する半導体装置の製造方法であって、
（ａ）前記半導体基板の前記第１領域および前記第２領域に、酸化シリコン膜より誘電率の高い高誘電率膜を形成する工程と、
（ｂ）前記第１領域および前記第２領域に形成された前記高誘電率膜上に金属を含む第２導体膜を形成する工程と、
（ｃ）前記第１領域に形成された前記第２導体膜を除去する工程と、
（ｄ）前記第１領域上および前記第２領域上に絶縁性を有する金属酸化物膜を形成する工程と、
（ｅ）前記半導体基板に熱処理を加える工程と、
（ｆ）前記第１領域および前記第２領域に形成された前記金属酸化物膜上に金属を含む第１導体膜を形成する工程と、
（ｇ）前記第２領域に形成された前記金属酸化物膜および前記第１導体膜を除去する一方、前記第１領域に形成された前記高誘電率膜、前記金属酸化物膜および前記第１導体膜を加工することにより、前記第１領域に、前記高誘電率膜よりなる第１ゲート絶縁膜と前記第１導体膜よりなる第１ゲート電極を形成する工程と、
（ｈ）前記第２領域に形成された前記高誘電率膜および前記第２導体膜を加工することにより、前記第２領域に、前記高誘電率膜よりなる第２ゲート絶縁膜と前記第２導体膜よりなる第２ゲート電極を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項１２】
前記（ｅ）工程は、前記（ｄ）工程後、前記（ｆ）工程前に実施することを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１３】
前記金属酸化物膜は、酸化アルミニウム膜、酸化タンタル膜、酸化チタン膜、酸化ランタン膜あるいは希土類酸化物膜のいずれかの膜から形成することを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１４】
前記第１導体膜は、ＴａＮ膜、ＴｉＮ膜、ＴａＳｉＮ膜、ＴｉＡｌＮ膜、ＨｆＮ膜、ＮｉｘＳｉ１−ｘ膜、ＰｔＳｉ膜、ＮｉｘＴａ１−ｘＳｉ膜、ＮｉｘＰｔ１−ｘＳｉ膜、ＨｆＳｉ膜、ＷＳｉ膜、ＩｒｘＳｉ１−ｘ膜、ＴａＧｅ膜、ＴａＣｘ膜、Ｍｏ膜、Ｗ膜のいずれかの膜から形成することを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１５】
前記第２導体膜は、Ｈｆ膜、Ｔａ膜、Ｍｎ膜、Ｙ膜、Ｌａ膜、Ｌｎ膜、ＹｂＳｉ膜、ＴａＳｉ膜、ＥｒＳｉ膜、ＮｉｘＹｂ１−ｘＳｉ膜、ＥｒＧｅ膜のいずれかの膜から形成することを特徴とする請求項１４記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２００７−２４３００９（Ｐ２００７−２４３００９Ａ）
【公開日】平成１９年９月２０日（２００７．９．２０）
【国際特許分類】
【出願番号】特願２００６−６５６７４（Ｐ２００６−６５６７４）
【出願日】平成１８年３月１０日（２００６．３．１０）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成１６年度独立行政法人新エネルギー・産業技術総合開発機構「次世代半導体材料・プロセス基盤（ＭＩＲＡＩ）」委託研究、産業活力再生特別措置法第３０条の適用を受ける特許出願
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
【公開日】平成１９年９月２０日（２００７．９．２０）
【国際特許分類】
【出願日】平成１８年３月１０日（２００６．３．１０）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成１６年度独立行政法人新エネルギー・産業技術総合開発機構「次世代半導体材料・プロセス基盤（ＭＩＲＡＩ）」委託研究、産業活力再生特別措置法第３０条の適用を受ける特許出願
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
[ Back to top ]