大面積ナノ可能マクロエレクトロニクス基板およびその使用
複数の半導体デバイスを有する電子的な基板を得るための方法および装置が、説明される。ナノワイヤ薄膜が、基板上に形成される。ナノワイヤ薄膜は、動作電流レベルを達成するのに十分なナノワイヤの密度を有するように形成される。複数の半導体領域が、ナノワイヤ薄膜に画定される。コンタクトが、半導体デバイス領域において形成され、それによって、電気的な接続を複数の半導体デバイスに提供する。さらに、ナノワイヤを製造するための様々な材料、ｐ型ドーピングナノワイヤおよびｎ型ドーピングナノワイヤを含む薄膜、ナノワイヤヘテロ構造、発光ナノワイヤヘテロ構造、ナノワイヤを基板上に配置するためのフローマスク、ナノワイヤを成膜するためのナノワイヤ噴霧技術、ナノワイヤにおける電子のフォノン散乱を減少または除去するための技術、および、ナノワイヤにおける表面準位を減少させるための技術が、説明される。
Notice: Undefined index: DEJ in /mnt/www/gzt_disp.php on line 298
【特許請求の範囲】
【請求項１】
電気的デバイスを製造する方法であって、
（Ａ）複数のナノワイヤを薄膜として基板上に成膜するステップと、
（Ｂ）第１の電気的コンタクトおよび第２の電気的コンタクトを基板上に形成するステップとを含み、
薄膜に含まれるナノワイヤの少なくとも１つが、第１の電気的コンタクトを第２の電気的コンタクトに結合する、
方法。
【請求項２】
複数のナノワイヤが、複数の熱電ナノワイヤを含み、ステップ（Ａ）が、
複数の熱電ナノワイヤを熱電ナノワイヤ薄膜として基板上に成膜するステップを含み、
それによって、電気的デバイスが、動作中に熱電特性を呈する、
請求項１に記載の方法。
【請求項３】
複数のナノワイヤが、複数の圧電ナノワイヤを含み、ステップ（Ａ）が、
複数の圧電ナノワイヤを圧電ナノワイヤ薄膜として基板上に成膜するステップを含み、
それによって、電気的デバイスが、動作中に圧電特性を呈する、
請求項１に記載の方法。
【請求項４】
複数のナノワイヤが、複数の磁性ナノワイヤを含み、ステップ（Ａ）が、
複数の磁性ナノワイヤを磁性ナノワイヤ薄膜として基板上に成膜するステップを含み、
それによって、電気的デバイスが、動作中に磁気特性を呈する、
請求項１に記載の方法。
【請求項５】
複数のナノワイヤが、複数の強誘電ナノワイヤを含み、ステップ（Ａ）が、
複数の強誘電ナノワイヤを強誘電ナノワイヤ薄膜として基板上に成膜するステップを含み、
それによって、電気的デバイスが、動作中に強誘電特性を呈する、
請求項１に記載の方法。
【請求項６】
複数のナノワイヤが、複数の金属ナノワイヤを含み、ステップ（Ａ）が、
複数の金属ナノワイヤを金属ナノワイヤ薄膜として基板上に成膜するステップ、
を含む請求項１に記載の方法。
【請求項７】
複数のナノワイヤが、複数の遷移金属酸化物ナノワイヤを含み、ステップ（Ａ）が、
複数の遷移金属酸化物ナノワイヤを遷移金属酸化物ナノワイヤ薄膜として基板上に成膜するステップ、
を含む請求項１に記載の方法。
【請求項８】
ステップ（Ｂ）が、
第１の電気的コンタクトおよび第２の電気的コンタクトを基板上の複数のナノワイヤの少なくとも一部分上に形成するステップ、
を含む請求項１に記載の方法。
【請求項９】
ステップ（Ａ）が、
ステップ（Ｂ）において第１および第２の電気的コンタクトを基板上に形成した後に、複数のナノワイヤを基板上に成膜するステップ、
を含む請求項１に記載の方法。
【請求項１０】
第１の電気的コンタクトが、ソース電極であり、第２の電気的コンタクトが、ドレイン電極であり、ステップ（Ｂ）が、
ソース電極およびドレイン電極を基板上に形成するステップ、
を含む請求項１に記載の方法。
【請求項１１】
（Ｃ）ゲート電極を基板上に形成するステップ、
をさらに含む請求項１０に記載の方法。
【請求項１２】
ステップ（Ｃ）が、
ゲート電極を基板上の複数のナノワイヤの少なくとも一部分上に形成するステップ、
を含む請求項１１に記載の方法。
【請求項１３】
ステップ（Ａ）が、
ステップ（Ｃ）においてゲート電極を基板上に形成した後に、複数のナノワイヤを基板上に成膜するステップ、
を含む請求項１１に記載の方法。
【請求項１４】
第１の電気的コンタクトが、カソード電極であり、第２の電気的コンタクトが、アノード電極であり、ステップ（Ｂ）が、
カソード電極およびアノード電極を基板上に形成するステップ、
を含む請求項１に記載の方法。
【請求項１５】
ステップ（Ａ）が、
ナノワイヤがそれらの長軸に関して無作為に整列させられるように複数のナノワイヤを基板上に成膜するステップ、
を含む請求項１に記載の方法。
【請求項１６】
（Ｅ）ナノワイヤの長軸が実質的に平行となるようにそれらのナノワイヤを整列させるステップ、
をさらに含む請求項１に記載の方法。
【請求項１７】
複数の電気的デバイスを有する電子的基板であって、
基板と、
前記基板上に形成されたナノワイヤ薄膜であり、前記ナノワイヤ薄膜が、複数の半導体デバイス領域を画定する、前記ナノワイヤ薄膜と、
前記半導体デバイス領域に形成された複数のコンタクト対であり、それによって、電気的接続を複数の半導体デバイスに提供し、それぞれのコンタクト対が、それらの間に結合されたナノワイヤ薄膜の中の少なくとも１つのナノワイヤを有する、前記複数のコンタクト対と、
を備えた電子的基板。
【請求項１８】
ナノワイヤ薄膜が、複数の熱電ナノワイヤを含む請求項１７に記載の電子的基板。
【請求項１９】
ナノワイヤ薄膜が、複数の圧電ナノワイヤを含む請求項１７に記載の電子的基板。
【請求項２０】
ナノワイヤ薄膜が、複数の磁性ナノワイヤを含む請求項１７に記載の電子的基板。
【請求項２１】
ナノワイヤ薄膜が、複数の強誘電ナノワイヤを含む請求項１７に記載の電子的基板。
【請求項２２】
ナノワイヤ薄膜が、複数の金属ナノワイヤを含む請求項１７に記載の電子的基板。
【請求項２３】
ナノワイヤ薄膜が、複数の遷移金属酸化物ナノワイヤを含む請求項１７に記載の電子的基板。
【請求項２４】
コンタクト対が、基板上の複数のナノワイヤの少なくとも一部分上に形成された請求項１７に記載の電子的基板。
【請求項２５】
ナノワイヤ薄膜が、複数のコンタクト対を基板上に形成した後に、基板上に形成された請求項１７に記載の電子的基板。
【請求項２６】
それぞれのコンタクト対が、ソース電極およびドレイン電極を含む請求項１７に記載の電子的基板。
【請求項２７】
ゲート電極が、それぞれのコンタクト対に対応する基板上に形成された請求項２６に記載の電子的基板。
【請求項２８】
ゲート電極が、ナノワイヤ薄膜上に形成された請求項２７に記載の電子的基板。
【請求項２９】
ナノワイヤ薄膜が、ゲート電極を基板上に形成した後に、基板上に形成された請求項２７に記載の電子的基板。
【請求項３０】
それぞれのコンタクト対が、カソード電極およびアノード電極を含む請求項１７に記載の電子的基板。
【請求項３１】
ナノワイヤ薄膜に含まれるナノワイヤが、お互いに対して無作為に整列させられた請求項１７に記載の電子的基板。
【請求項３２】
ナノワイヤ薄膜に含まれるナノワイヤが、それらのナノワイヤの長軸が実質的に平行となるように整列させられた請求項１７に記載の電子的基板。
【請求項３３】
１つかまたはそれ以上の半導体デバイスに使用するための薄膜を製造する方法であって、
（Ａ）ｐ型ドーピングされた第１の複数のナノワイヤを形成するステップと、
（Ｂ）ｎ型ドーピングされた第２の複数のナノワイヤを形成するステップと、
（Ｃ）第１の複数のナノワイヤおよび第２の複数のナノワイヤを基板上に成膜し、ｎ型ドーピングナノワイヤおよびｐ型ドーピングナノワイヤを含むナノワイヤ薄膜を形成するステップとを含み、
それによって、ナノワイヤ薄膜が、ｎ型ドーピングナノワイヤおよびｐ型ドーピングナノワイヤの両方の特性を呈する、
方法。
【請求項３４】
（Ｄ）ｎ型ドーピングナノワイヤおよびｐ型ドーピングナノワイヤの混合物を基板上に固定化するステップ、
をさらに含む請求項３３に記載の方法。
【請求項３５】
（Ｅ）少なくとも第１および第２の電気的コンタクトを基板の予め定められた領域に形成するステップをさらに含み、
ステップ（Ｄ）が、ｎ型ドーピングナノワイヤおよびｐ型ドーピングナノワイヤを、少なくとも第１および第２の電気的コンタクトのそれぞれに接触した状態で固定化するステップを含む、
請求項３４に記載の方法。
【請求項３６】
ステップ（Ｃ）が、
（１）第１の複数のナノワイヤを基板の第１の領域上に成膜するステップと、
（２）第２の複数のナノワイヤを基板の第２の領域上に成膜するステップとを含み、
ナノワイヤ薄膜が、基板上において局所的に分離されたｎ型ドーピングナノワイヤおよびｐ型ドーピングナノワイヤを含む、
請求項３３に記載の方法。
【請求項３７】
ステップ（Ｃ）が、
（１）第１の複数のナノワイヤを基板上に成膜し、ナノワイヤ薄膜の第１の二次層を形成するステップと、
（２）第２の複数のナノワイヤを第１の二次層上に成膜し、ナノワイヤ薄膜の第２の二次層を第１の二次層上に形成するステップと、
を含む請求項３３に記載の方法。
【請求項３８】
ステップ（Ｃ）が、
（１）第２の複数のナノワイヤを基板上に成膜し、ナノワイヤ薄膜の第１の二次層を形成するステップと、
（２）第１の複数のナノワイヤを第１の二次層上に成膜し、ナノワイヤ薄膜の第２の二次層を第１の二次層上に形成するステップと、
を含む請求項３３に記載の方法。
【請求項３９】
ステップ（Ｃ）が、
第１の複数のナノワイヤと第２の複数のナノワイヤとを混合するステップと、
混合された第１の複数のナノワイヤおよび第２の複数のナノワイヤを基板上に成膜し、ナノワイヤ薄膜を形成するステップと、
を含む請求項３３に記載の方法。
【請求項４０】
前記ステップ（Ａ）および前記ステップ（Ｂ）が、それぞれ、
ナノワイヤのコアをドーピングするステップ、
を含む請求項３３に記載の方法。
【請求項４１】
前記ステップ（Ａ）および前記ステップ（Ｂ）が、それぞれ、
ナノワイヤのシェルをドーピングするステップ、
を含む請求項３３に記載の方法。
【請求項４２】
前記ステップ（Ａ）および前記ステップ（Ｂ）が、それぞれ、
ナノワイヤのコアおよびシェルをドーピングするステップ、
を含む請求項３３に記載の方法。
【請求項４３】
ｎ型ドーピングされた材料およびｐ型ドーピングされた材料の動作特性を有する半導体デバイスであって、
基板と、
基板上に形成された複数の電気的コンタクトと、
複数の電気的コンタクトのそれぞれに接触した状態で基板に付着した、ｎ型ドーピングされたナノワイヤおよびｐ型ドーピングされたナノワイヤを含む薄膜と、
を備えた半導体デバイス。
【請求項４４】
ｎ型ドーピングナノワイヤおよびｐ型ドーピングナノワイヤを含む薄膜が、
基板に付着した複数のｎ型ドーピングナノワイヤを含む第１の領域と、
基板に付着した複数のｐ型ドーピングナノワイヤを含む第２の領域とを備え、
第１の領域と第２の領域とが、実質的に重なり合っていない、
請求項４３に記載の半導体デバイス。
【請求項４５】
ｎ型ドーピングナノワイヤおよびｐ型ドーピングナノワイヤを含む薄膜が、
複数のｎ型ドーピングナノワイヤを含む第１の二次層と、
複数のｐ型ドーピングナノワイヤを含む第２の二次層と、
を備えた請求項４３に記載の半導体デバイス。
【請求項４６】
ｎ型ドーピングナノワイヤおよびｐ型ドーピングナノワイヤを含む薄膜が、
ｎ型ドーピングナノワイヤとｐ型ドーピングナノワイヤとの混合物、
を備えた請求項４３に記載の半導体デバイス。
【請求項４７】
電気的デバイスを製造する方法であって、
（Ａ）それぞれのナノワイヤが、それの長軸に沿って第１のドーパントによってドーピングされた少なくとも１つの第１の部分および第２のドーパントによってドーピングされた少なくとも１つの第２の部分を有し、それぞれのナノワイヤが、実質的に第１の距離に等しい第１の部分と第２の部分との連続する接合間の間隔を有するように、複数のナノワイヤを形成するステップと、
（Ｂ）一対の電気的コンタクトを基板上に形成するステップであり、電気的コンタクト間の距離が、第１の距離にほぼ等しい、前記一対の電気的コンタクトを形成するステップと、
（Ｃ）複数のナノワイヤを基板上に成膜するステップであり、複数のナノワイヤの中の少なくとも１つのナノワイヤが、第１の電気的コンタクトを第２の電気的コンタクトに結合する、前記複数のナノワイヤを成膜するステップと、
を含む方法。
【請求項４８】
ステップ（Ａ）が、
それぞれのナノワイヤを成長させるステップを含み、前記成長させるステップが、
（１）ドーピングされた第１の部分およびドーピングされた第２の部分がそれぞれのナノワイヤの長軸に沿って交互に現れるパターンを形成するステップ、
を含む請求項４７に記載の方法。
【請求項４９】
ステップ（１）が、
第１のドーパントを備えた第１のナノワイヤ原料物質と第２のドーパントを備えた第２のナノワイヤ原料物質とを交互に供給するステップ、
を含む請求項４８に記載の方法。
【請求項５０】
ステップ（Ａ）が、
それぞれのナノワイヤを成長させるステップと、
ナノワイヤの長軸に沿って交互に現れるドーピングされた第１の部分とドーピングされた第２の部分とを有するようにそれぞれの成長したナノワイヤをドーピングするステップと、
を含む請求項４７に記載の方法。
【請求項５１】
電気的デバイスを製造する方法であって、
（Ａ）それぞれのナノワイヤが、それの長軸に沿って、いくつかのドーピングされた部分を含む複数の反復するパターンを有するように複数のナノワイヤを形成するステップであり、反復するパターンのそれぞれのパターンが、第１の距離に実質的に等しい長さを有する、前記複数のナノワイヤを形成するステップと、
（Ｂ）複数の電気的コンタクトを基板上に形成するステップであり、複数の電気的コンタクトの一対の電気的コンタクト間の距離が、第１の距離にほぼ等しい、前記複数の電気的コンタクトを形成するステップと、
（Ｃ）複数のナノワイヤを基板上に成膜するステップであり、複数のナノワイヤが、複数の電気的コンタクトに付着する、前記複数のナノワイヤを成膜するステップと、
を含む方法。
【請求項５２】
ステップ（Ａ）が、
（１）いくつかのドーピングされた部分を含む複数の反復するパターンをナノワイヤの長軸に沿って直列に含むようにそれぞれのナノワイヤを成長させるステップ、
を含む請求項５１に記載の方法。
【請求項５３】
ステップ（１）が、
（ｉ）第１のパターンに基づいてそれぞれのナノワイヤを成長させるステップであり、第１のパターンが、第１の部分および第２の部分を直列に備え、第１の部分が、第１のドーパントを含み、第２の部分が、第２のドーパントを含む、前記それぞれのナノワイヤを成長させるステップと、
（ｉｉ）それぞれのナノワイヤの長軸に沿って第１のパターンを反復するために、ステップ（ｉ）を少なくとも１回だけ反復するステップと、
を含む請求項５２に記載の方法。
【請求項５４】
ステップ（１）が、
（ｉ）第１のパターンに基づいてそれぞれのナノワイヤを成長させるステップであり、第１のパターンが、第１の部分、第２の部分、および、第３の部分を直列に備え、第１の部分および第３の部分が、第１のドーパントを含む、前記それぞれのナノワイヤを成長させるステップと、
（ｉｉ）それぞれのナノワイヤの長軸に沿って第１のパターンを反復するために、ステップ（ｉ）を少なくとも１回だけ反復するステップと、
を含む請求項５２に記載の方法。
【請求項５５】
ステップ（ｉ）が、
第２のドーパントを含むように第２の部分を成長させるステップ、
を含む請求項５４に記載の方法。
【請求項５６】
ステップ（ｉ）が、
真性であるように第２の部分を成長させるステップ、
を含む請求項５４に記載の方法。
【請求項５７】
ステップ（Ａ）が、
それぞれのナノワイヤを成長させるステップと、
いくつかのドーピングされた部分からなる反復するパターンをナノワイヤの長軸に沿って有するようにそれぞれの成長したナノワイヤをドーピングするステップと、
を含む請求項５１に記載の方法。
【請求項５８】
ステップ（１）が、
（ｉ）それぞれの成長したナノワイヤを第１のパターンに基づいてドーピングするステップであり、第１のパターンが、第１の部分および第２の部分を直列に備え、第１の部分が、第１のドーパントを含み、第２の部分が、第２のドーパントを含む、前記ナノワイヤをドーピングするステップと、
（ｉｉ）それぞれの成長したナノワイヤの長軸に沿って第１のパターンを反復するために、ステップ（ｉ）を少なくとも１回だけ反復するステップと、
を含む請求項５７に記載の方法。
【請求項５９】
ステップ（１）が、
（ｉ）それぞれの成長したナノワイヤを第１のパターンに基づいてドーピングするステップであり、第１のパターンが、第１の部分、第２の部分、および、第３の部分を直列に備え、第１の部分および第３の部分が、第１のドーパントを含む、前記ナノワイヤをドーピングするステップと、
（ｉｉ）それぞれの成長したナノワイヤの長軸に沿って第１のパターンを反復するために、ステップ（ｉ）を少なくとも１回だけ反復するステップと、
を含む請求項５７に記載の方法。
【請求項６０】
ステップ（ｉ）が、
第２の部分を第２のドーパントによってドーピングするステップ、
を含む請求項５９に記載の方法。
【請求項６１】
ステップ（ｉ）が、
第２の部分を真性にするステップ、
を含む請求項５９に記載の方法。
【請求項６２】
複数の電気的コンタクトが、アノード電極およびカソード電極を含み、ステップ（Ｂ）が、
第１の距離にほぼ等しいアノード電極とカソード電極との間の距離を有するようにアノード電極およびカソード電極を基板上に形成するステップ、
を含む請求項５１に記載の方法。
【請求項６３】
複数の電気的コンタクトが、ドレイン電極、ゲート電極、および、ソース電極を含み、ステップ（Ｂ）が、
第１の距離にほぼ等しいドレイン電極とゲート電極との間の距離を有するようにドレイン電極およびゲート電極を基板上に形成するステップと、
第１の距離にほぼ等しいソース電極とゲート電極との間の距離を有するようにソース電極を基板上に形成するステップと、
を含む請求項５１に記載の方法。
【請求項６４】
電気的デバイスであって、
基板と、
前記基板上に形成された第１の電気的コンタクトおよび第２の電気的コンタクトと、
複数のナノワイヤであり、それぞれのナノワイヤが、ｐ型ドーピング部分およびｎ型ドーピング部分がナノワイヤの長軸に沿って交互に現れるパターンを有し、それぞれのナノワイヤが、実質的に第１の距離に等しい前記ｐ型ドーピング部分と前記ｎ型ドーピング部分との連続する接合間の間隔を有し、少なくとも１つのナノワイヤが、前記第１の電気的コンタクトを前記第２の電気的コンタクトに結合する、前記複数のナノワイヤとを備え、
前記第１の電気的コンタクトと前記第２の電気的コンタクトとの間の距離が、前記第１の距離にほぼ等しい、
電気的デバイス。
【請求項６５】
前記第１の電気的コンタクトが、ソース電極であり、前記第２の電気的コンタクトが、ゲート電極であり、
前記基板上に形成されたソース電極であり、ソース電極とゲート電極との間の距離が、前記第１の距離にほぼ等しい、前記ソース電極、
をさらに備えた請求項６４に記載の電気的デバイス。
【請求項６６】
前記第１の電気的コンタクトが、カソード電極であり、前記第２の電気的コンタクトが、アノード電極である請求項６４に記載の電気的デバイス。
【請求項６７】
発光薄膜を製造する方法であって、
（Ａ）少なくとも１つの発光半導体ナノワイヤ材料を選択するステップと、
（Ｂ）選択された少なくとも１つの発光半導体ナノワイヤ材料から複数のナノワイヤを形成するステップと、
（Ｃ）それぞれのナノワイヤが少なくとも１つのＰＮ接合を含むようにそれぞれのナノワイヤをドーピングするステップと、
（Ｄ）複数のナノワイヤを基板上に成膜するステップと、
を含む方法。
【請求項６８】
（Ｅ）第１の電気的コンタクトおよび第２の電気的コンタクトを基板上に形成するステップであり、少なくとも１つのナノワイヤが、第１の電気的コンタクトを第２の電気的コンタクトに結合する、前記形成するステップ、
をさらに含む請求項６７に記載の方法。
【請求項６９】
ステップ（Ｄ）が、ステップ（Ｅ）の前に実行される請求項６８に記載の方法。
【請求項７０】
ステップ（Ｅ）が、
第１の電気的コンタクトおよび第２の電気的コンタクトを基板上の複数のナノワイヤの少なくとも一部分上に形成するステップ、
を含む請求項６８に記載の方法。
【請求項７１】
第１の電気的コンタクトが、ソース電極であり、第２の電気的コンタクトが、ドレイン電極であり、
（Ｆ）ゲート電極を基板上に形成するステップ、
をさらに含む請求項６８に記載の方法。
【請求項７２】
第１の電気的コンタクトが、カソード電極であり、第２の電気的コンタクトが、アノード電極であり、ステップ（Ｅ）が、
（Ｆ）カソード電極およびアノード電極を基板上に形成するステップ、
を含む請求項６８に記載の方法。
【請求項７３】
ステップ（Ｃ）が、
交互に現れるＮ型ドーピング部分およびＰ型ドーピング部分を有するようにそれぞれのナノワイヤをドーピングするステップであり、それぞれのナノワイヤが、実質的に第１の距離に等しい交互にドーピングされた部分の連続する接合間の間隔を有する、前記ドーピングするステップ、
を含む請求項６７に記載の方法。
【請求項７４】
（Ｅ）第１の電気的コンタクトおよび第２の電気的コンタクトを基板上に形成するステップであり、少なくとも１つのナノワイヤが、第１の電気的コンタクトを第２の電気的コンタクトに結合し、第１の電気的コンタクトと第２の電気的コンタクトとの間の距離が、第１の距離にほぼ等しい、前記形成するステップ、
をさらに含む請求項７３に記載の方法。
【請求項７５】
ステップ（Ａ）において選択された少なくとも１つの発光半導体材料が、蛍光材料、燐光材料、エレクトロルミネセンス材料、および、カソードルミネセンス材料の少なくとも１つを含み、ステップ（Ｂ）が、
蛍光材料、燐光材料、エレクトロルミネセンス材料、および、カソードルミネセンス材料の選択された少なくとも１つから複数のナノワイヤを形成するステップ、
を含む請求項６７に記載の方法。
【請求項７６】
ステップ（Ａ）において選択された少なくとも１つの発光半導体材料が、複数の蛍光材料を含み、ステップ（Ｂ）が、
選択された複数の蛍光材料から複数のナノワイヤを形成するステップ、
を含む請求項６７に記載の方法。
【請求項７７】
ステップ（Ｂ）が、
それぞれのナノワイヤが実質的に同じ直径を有するように複数のナノワイヤを形成するステップ、
を含む請求項６７に記載の方法。
【請求項７８】
ステップ（Ｂ）が、
複数の直径を有するナノワイヤを含むように複数のナノワイヤを形成するステップ、
を含む請求項６７に記載の方法。
【請求項７９】
ステップ（Ａ）が、
（１）選択されたそれぞれの発光半導体ナノワイヤ材料が選択されたものとは別の発光半導体ナノワイヤ材料と異なる色の光を放射するように複数の発光半導体ナノワイヤ材料を選択するステップ、
を含む請求項６７に記載の方法。
【請求項８０】
ステップ（１）が、
薄膜によって白色光が放射されるように複数の発光半導体ナノワイヤ材料を選択するステップ、
を含む請求項７９に記載の方法。
【請求項８１】
ステップ（Ａ）が、
桃色、赤色、橙色、黄色、緑色、青色、紫色、藍色、青紫色、茶色、赤外線、近赤外線、または、紫外線の光が薄膜によって放射されるように少なくとも１つの発光半導体ナノワイヤ材料を選択するステップ、
を含む請求項６７に記載の方法。
【請求項８２】
ステップ（Ｄ）が、ステップ（Ｃ）の前に実行される請求項６７に記載の方法。
【請求項８３】
ステップ（Ｃ）が、ステップ（Ｄ）の前に実行される請求項６７に記載の方法。
【請求項８４】
発光半導体デバイスを製造する方法であって、
（Ａ）少なくとも１つの発光半導体ナノワイヤ材料を選択するステップと、
（Ｂ）選択された少なくとも１つの発光半導体ナノワイヤ材料から複数のナノワイヤを形成するステップと、
（Ｄ）複数のナノワイヤを基板上に成膜するステップと、
（Ｅ）第１の電気的コンタクトおよび第２の電気的コンタクトを基板上に形成するステップであり、少なくとも１つのナノワイヤが、第１の電気的コンタクトを第２の電気的コンタクトに結合する、前記形成するステップとを含み、
デバイスの動作中、光が、ナノワイヤと第１および第２の電気的コンタクトの一方との接合から放射される、
方法。
【請求項８５】
少なくとも１つのナノワイヤを第１および第２の電気的コンタクトの一方に結合することによって、ショットキーダイオードが形成される請求項８４に記載の方法。
【請求項８６】
発光半導体デバイスであって、
基板と、
前記基板上に形成された第１の電気的コンタクトおよび第２の電気的コンタクトと、
それぞれが少なくとも１つの発光半導体ナノワイヤ材料を備えた複数のナノワイヤであり、少なくとも１つのナノワイヤが、第１の電気的コンタクトを第２の電気的コンタクトに結合する、前記複数のナノワイヤとを備え、
前記複数のナノワイヤが、両方の電気的コンタクトに接触した状態で前記基板上に固定化された、
発光半導体デバイス。
【請求項８７】
デバイスの動作中、光が、ナノワイヤと第１および第２の電気的コンタクトの一方との接合から放射される請求項８６に記載の発光半導体デバイス。
【請求項８８】
それぞれのナノワイヤが、ｐｎ接合を含むようにドーピングされた請求項８６に記載の発光半導体デバイス。
【請求項８９】
前記一対の電気的コンタクト間の距離が、第１の長さにほぼ等しく、
それぞれのナノワイヤが、それのそれぞれの長軸に沿って、複数のｐｎ接合を有するようにドーピングされ、それぞれのナノワイヤが、前記第１の長さにほぼ等しい隣接するｐｎ接合間の間隔を有する、
請求項８６に記載の発光半導体デバイス。
【請求項９０】
前記それぞれのナノワイヤが、蛍光ナノワイヤ材料を備えた請求項８６に記載の発光半導体デバイス。
【請求項９１】
前記蛍光ナノワイヤ材料が、ＧａＮを含む請求項９０に記載の発光半導体デバイス。
【請求項９２】
前記蛍光ナノワイヤ材料が、ＣｄＳｅ、ＩｎＰ、ＩｎＡｓ、ＣｄＳ、ＣｄＴｅ、ＺｎＳ、ＺｎＳｅ、ＺｎＯ、ＰｂＳｅ、ＰｂＴｅ、ＰｂＳ、ＨｇＴｅ、ＨｇＳｅ、および、ＨｇＳの少なくとも１つを含む請求項９０に記載の発光半導体デバイス。
【請求項９３】
前記複数のナノワイヤが、複数の蛍光ナノワイヤ材料を備えた請求項８６に記載の発光半導体デバイス。
【請求項９４】
前記複数のナノワイヤのすべてのナノワイヤが、実質的に同じ直径を有する請求項８６に記載の発光半導体デバイス。
【請求項９５】
前記複数のナノワイヤが、複数の直径を有するナノワイヤを含む請求項８６に記載の発光半導体デバイス。
【請求項９６】
半導体デバイスが、動作中に、桃色、赤色、橙色、黄色、緑色、青色、紫色、藍色、青紫色、茶色、赤外線、近赤外線、または、紫外線の光を放射する請求項８６に記載の発光半導体デバイス。
【請求項９７】
半導体デバイスが、動作中に、白色光を放射する請求項８６に記載の発光半導体デバイス。
【請求項９８】
ターゲット表面上にナノワイヤを配置するための方法であって、
（Ａ）フローマスクの第１の表面に形成された少なくとも１つの通路がターゲット表面の一部分を覆うようにフローマスクの第１の表面をターゲット表面に重ね合わせるステップと、
（Ｂ）複数のナノワイヤを含む液体を少なくとも１つの通路へ流し込むステップと、
（Ｃ）少なくとも１つの通路を流れる液体に含まれるナノワイヤを、少なくとも１つの通路によって覆われたターゲット表面の一部分上に配置するステップと、
を含む方法。
【請求項９９】
（Ｄ）少なくとも１つの通路を流れる液体の流れを中断し、ナノワイヤが、ターゲット表面の一部分上に配置されたままであることを可能にするステップ、
をさらに含む請求項９８に記載の方法。
【請求項１００】
少なくとも１つの通路が、第１の表面に形成された複数の通路を備え、ステップ（Ｂ）が、
複数のナノワイヤを含む液体を複数の通路へ流し込むステップ、
を含む請求項９８に記載の方法。
【請求項１０１】
複数の通路のそれぞれの通路が、ターゲット表面の対応する部分を覆い、ステップ（Ｃ）が、
複数の通路を流れる液体に含まれるナノワイヤを、複数の通路のそれぞれの通路によって覆われたターゲット表面の対応する部分上に配置するステップ、
を含む請求項１００に記載の方法。
【請求項１０２】
ターゲット表面が、その上に形成された複数の導電性構造体を有し、ステップ（Ｃ）が、
少なくとも１つのナノワイヤによって複数の導電性構造体の導電性構造体間に少なくとも１つの接続を形成するステップ、
を含む請求項９８に記載の方法。
【請求項１０３】
ステップ（Ｂ）が、
ターゲット表面の一部分上に配置されるナノワイヤを、少なくとも１つの通路を流れる液体の流れの方向に実質的に平行に配向するステップ、
を含む請求項９８に記載の方法。
【請求項１０４】
（Ｄ）液体中のナノワイヤの濃度を選択するステップ、
をさらに含む請求項９８に記載の方法。
【請求項１０５】
ステップ（Ｄ）が、
ステップ（Ｃ）において、ターゲット表面の覆われた部分上に電気的接続を形成するのに十分な数のナノワイヤが、ターゲット表面の覆われた部分上に配置されるように、液体中のナノワイヤの濃度を選択するステップ、
を含む請求項１０４に記載の方法。
【請求項１０６】
ナノワイヤをターゲット表面上に配置するための装置であって、
ターゲット表面と重なり合うように構成された第１の表面を有する本体と、
前記第１の表面に形成された少なくとも１つの通路と、
ナノワイヤの流れを前記少なくとも１つの通路に供給するために前記本体に形成された入力ポートと、
前記少なくとも１つの通路からナノワイヤの流れを取り出すために前記本体に形成された出力ポートとを備え、
前記少なくとも１つの通路が、前記本体の前記第１の表面がターゲット表面と重なり合ったときに前記少なくとも１つの通路によって覆われるターゲット表面の一部分上に前記ナノワイヤの流れに含まれるナノワイヤが配置されるのを可能にするように形成された、
装置。
【請求項１０７】
前記少なくとも１つの通路が、前記第１の表面に形成された複数の通路を備えた請求項１０６に記載の装置。
【請求項１０８】
前記ターゲット表面が、半導体ウェーハ表面である請求項１０６に記載の装置。
【請求項１０９】
前記半導体ウェーハ表面が、その上に形成された集積回路のアレイを含む請求項１０８に記載の装置。
【請求項１１０】
前記ターゲット表面が、基板表面である請求項１０６に記載の装置。
【請求項１１１】
前記ナノワイヤの流れが、複数のナノワイヤを含む液体を含む請求項１０６に記載の装置。
【請求項１１２】
ターゲット表面が、その上に形成された複数の導電性トレースを有し、前記少なくとも１つの通路が、前記ナノワイヤの流れに含まれるナノワイヤが前記複数の導電性トレースに含まれる導電性トレース間に少なくとも１つの接続を形成するのを可能にする請求項１０６に記載の装置。
【請求項１１３】
ターゲット表面の一部分上に配置された前記ナノワイヤが、前記少なくとも１つの通路を流れる流れの方向に実質的に平行に配向された請求項１０６に記載の装置。
【請求項１１４】
前記少なくとも１つの通路の通路幅が、１μｍ〜１０００μｍの範囲内に存在する請求項１０６に記載の装置。
【請求項１１５】
ナノワイヤをターゲット表面に塗布するためのシステムであって、
ナノワイヤ溶液を提供する溶液供給源であり、前記ナノワイヤ溶液が、複数のナノワイヤを含む液体を含む、前記溶液供給源と、
前記溶液供給源に結合されたノズルであり、前記ノズルが、少なくとも１つの出力開口を有する、前記ノズルとを備え、
前記ノズルが、ナノワイヤ溶液を前記少なくとも１つの出力開口からターゲット表面上へ案内し、前記ナノワイヤ溶液に含まれる前記ナノワイヤが、前記ターゲット表面上においてお互いに実質的に平行に整列するようにターゲット表面上へ案内される、
システム。
【請求項１１６】
前記ノズルが、複数の出力開口を有する請求項１１５に記載のシステム。
【請求項１１７】
前記複数の出力開口が、ターゲット表面の重なり合った部分にナノワイヤ溶液を塗布する請求項１１６に記載のシステム。
【請求項１１８】
前記複数の出力開口が、ターゲット表面の複数の重なり合わない部分にナノワイヤ溶液を塗布する請求項１１６に記載のシステム。
【請求項１１９】
前記少なくとも１つの出力開口に含まれる出力開口の幅が、１μｍ〜１０００μｍの範囲内に存在する請求項１１５に記載のシステム。
【請求項１２０】
前記少なくとも１つの出力開口に含まれる出力開口の幅が、前記複数のナノワイヤに含まれるナノワイヤの長さよりも大きいかまたはその長さに等しい（幅≧長さ）請求項１１５に記載のシステム。
【請求項１２１】
ナノワイヤを実質的に整列した状態でターゲット表面に塗布するための方法であって、
（Ａ）ナノワイヤ溶液を提供するステップであり、ナノワイヤ溶液が、複数のナノワイヤを含む液体を備えた、前記ナノワイヤ溶液を提供するステップと、
（Ｂ）ナノワイヤ溶液をノズルの少なくとも１つの出力開口からターゲット表面上へ案内するステップとを含み、
ステップ（Ｂ）が、ターゲット表面上においてナノワイヤをお互いに実質的に平行に整列させるステップを含む。
方法。
【請求項１２２】
ステップ（Ｂ）が、
ナノワイヤ溶液をターゲット表面の重なり合った部分に案内するステップ、
をさらに含む請求項１２１に記載の方法。
【請求項１２３】
ステップ（Ｂ）が、
ナノワイヤ溶液をターゲット表面の複数の重なり合わない部分に案内するステップ、
をさらに含む請求項１２１に記載の方法。
【請求項１２４】
ステップ（Ｂ）が、
ノズルの少なくとも１つの出力開口からターゲット表面上へナノワイヤ溶液を押し出すために圧力を加えるステップ、
をさらに含む請求項１２１に記載の方法。
【請求項１２５】
ターゲット表面が、基板であり、ステップ（Ｂ）が、
ナノワイヤ溶液をノズルの少なくとも１つの出力開口から基板上へ案内するステップ、
をさらに含む請求項１２１に記載の方法。
【請求項１２６】
ターゲット表面が、ウェーハであり、ステップ（Ｂ）が、
ナノワイヤ溶液をノズルの少なくとも１つの出力開口からウェーハ上へ案内するステップ、
をさらに含む請求項１２１に記載の方法。
【請求項１２７】
ターゲット表面が、実質的に切れ目のないシードであり、ステップ（Ｂ）が、
ナノワイヤ溶液をノズルの少なくとも１つの出力開口からシート上へ案内するステップ、
をさらに含み、請求項１２１に記載の方法が、
（Ｃ）ノズルに対してのシートの位置を調節するステップ、
をさらに含む請求項１２１に記載の方法。
【請求項１２８】
（Ｃ）ナノワイヤをターゲット表面に取り付けるステップ、
をさらに含む請求項１２１に記載の方法。
【請求項１２９】
ステップ（Ｃ）が、
ターゲット表面上のナノワイヤを硬化させるステップ、
を含む請求項１２８に記載の方法。
【請求項１３０】
ステップ（Ｃ）が、
電荷をターゲット表面に付与するステップ、
を含む請求項１２１に記載の方法。
【請求項１３１】
複数の半導体デバイスを有する大面積マクロエレクトロニクス基板を製造する方法であって、
（Ａ）ナノワイヤ溶液をノズルの少なくとも１つの出力開口から基板上へ案内し、動作電流密度を達成するのに十分な密度のナノワイヤを備えたナノワイヤ薄膜を形成するステップと、
（Ｂ）ナノワイヤ薄膜をパターン化し、複数の半導体デバイス領域を画定するステップと、
（Ｃ）半導体デバイス領域においてオーミックコンタクトを形成し、それによって、電気的接続を複数の半導体デバイスに提供するステップと、
を含む方法。
【請求項１３２】
ステップ（Ａ）が、
ナノワイヤ薄膜に含まれるナノワイヤを実質的に整列させるステップ、
を含む請求項１３１に記載の方法。
【請求項１３３】
（Ｄ）ナノワイヤ薄膜を硬化させるステップ、
をさらに含む請求項１３１に記載の方法。
【請求項１３４】
（Ｄ）電荷をターゲット表面に付与するステップ、
をさらに含む請求項１３１に記載の方法。
【請求項１３５】
高い電子移動度を有する導電性ナノワイヤを設計する方法であって、
（Ａ）半導体材料を選択するステップと、
（Ｂ）選択された半導体材料から製造されたナノワイヤの最大直径を決定するステップであり、その最大直径が、相当な電子の量子閉じ込めを提供する、前記最大直径を決定するステップと、
を含む方法。
【請求項１３６】
ステップ（Ｂ）が、
【数１】
によって最大直径を計算するステップ、
を含む請求項１３５に記載の方法。
【請求項１３７】
（Ｃ）選択された半導体材料から複数のナノワイヤを形成するステップであり、複数のナノワイヤに含まれるそれぞれのナノワイヤが、決定された最大直径よりも小さいかまたはその最大直径に等しい直径（直径≦決定された最大直径）を有するように形成される、前記形成するステップ、
を含む請求項１３５に記載の方法。
【請求項１３８】
ステップ（１）が、
Ｓｉ、Ｇｅ、ＡｌＮ、ＡｌＳｂ、ＧａＮ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＩｎＮ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ、ＺｎＯ、および、ＺｎＳの中の１つであるように半導体材料を選択するステップ、
を含む請求項１３５に記載の方法。
【請求項１３９】
ステップ（Ｃ）が、
予め定められた長さを有するように複数のナノワイヤに含まれるそれぞれのナノワイヤを形成するステップであり、それぞれのナノワイヤが、ナノワイヤにおける電子のバリスティック輸送を可能にする、前記形成するステップ、
を含む請求項１３５に記載の方法。
【請求項１４０】
予め定められた係数Ｎが、３よりも大きいかまたは３に等しい（Ｎ≧３）請求項１３６に記載の方法。
【請求項１４１】
予め定められた係数Ｎが、５よりも大きいかまたは５に等しい（Ｎ≧５）請求項１４０に記載の方法。
【請求項１４２】
高い電子移動度を有する導電性ナノワイヤを製造する方法であって、
（Ａ）半導体材料を選択するステップと、
（Ｂ）選択された半導体材料から複数のナノワイヤを形成するステップであり、それぞれのナノワイヤが、選択された半導体材料のために決定された最大直径よりも小さいかまたはその決定された最大直径に等しい直径（直径≦決定された最大直径）を有するように形成され、それぞれのナノワイヤが、相当な電子の量子閉じ込めを維持するのを可能にする、前記形成するステップと、
を含む方法。
【請求項１４３】
ステップ（Ｂ）が、
【数２】
によって最大直径を計算するステップ、
を含む請求項１４２に記載の方法。
【請求項１４４】
ステップ（１）が、
Ｓｉ、Ｇｅ、ＡｌＮ、ＡｌＳｂ、ＧａＮ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＩｎＮ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ、ＺｎＯ、および、ＺｎＳの中の１つであるように半導体材料を選択するステップ、
を含む請求項１４２に記載の方法。
【請求項１４５】
それぞれのナノワイヤが、予め定められた長さよりも小さいかまたは予め定められた長さに等しい長さ（長さ≦予め定められた長さ）を有し、それによって、電子のバリスティック輸送をナノワイヤにおいて発生させることができる請求項１４２に記載の方法。
【請求項１４６】
予め定められた係数Ｎが、３よりも大きいかまたは３に等しい（Ｎ≧３）請求項１４３に記載の方法。
【請求項１４７】
予め定められた係数Ｎが、５よりも大きいかまたは５に等しい（Ｎ≧５）請求項１４６に記載の方法。
【請求項１４８】
（Ｃ）電子を伝導キャリアとして使用するように複数のナノワイヤを構成するステップであり、それによって、複数のナノワイヤに含まれるナノワイヤにおいて、電子のフォノン散乱が、減少する、前記構成するステップ、
をさらに含む請求項１４２に記載の方法。
【請求項１４９】
ステップ（Ｃ）が、
（１）複数のナノワイヤをｎ型ドーパント材料によってドーピングするステップ、
を含む請求項１４８に記載の方法。
【請求項１５０】
ステップ（Ｃ）が、
（１）複数のナノワイヤをｐ型ドーパント材料によってドーピングするステップと、
（２）電子を伝導キャリアにするのに十分なバイアス電圧を複数のナノワイヤに印加することによって、複数のナノワイヤを逆のモードで動作させるステップと、
を含む請求項１４８に記載の方法。
【請求項１５１】
複数のナノワイヤが、トランジスタのソース電極とドレイン電極との間に結合され、ステップ（２）が、
バイアス電圧をトランジスタのゲートバイアス電圧として複数のナノワイヤに印加するステップ、
を含む請求項１５０に記載の方法。
【請求項１５２】
高い電子移動度を有する導体であって、
動作電流レベルを達成するのに十分な密度のナノワイヤを有するナノワイヤ薄膜であり、それぞれのナノワイヤが、半導体材料を備え、かつ、前記半導体材料のために決定された最大直径よりも小さいかまたはその決定された最大直径に等しい直径（直径≦決定された最大直径）を有し、相当な電子の量子閉じ込めを前記それぞれのナノワイヤが維持するのを可能にする、前記ナノワイヤ薄膜、
を備えた導体。
【請求項１５３】
前記最大直径が、
【数３】
に基づいて計算される、
請求項１５２に記載の導体。
【請求項１５４】
前記半導体材料が、Ｓｉ、Ｇｅ、ＡｌＮ、ＡｌＳｂ、ＧａＮ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＩｎＮ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ、ＺｎＯ、および、ＺｎＳの中の１つである請求項１５２に記載の導体。
【請求項１５５】
それぞれのナノワイヤが、予め定められた長さよりも小さいかまたは予め定められた長さに等しい長さ（長さ≦予め定められた長さ）を有し、それによって、電子のバリスティック輸送を前記それぞれのナノワイヤにおいて発生させることができる請求項１５２に記載の導体。
【請求項１５６】
予め定められた係数Ｎが、３よりも大きいかまたは３に等しい（Ｎ≧３）請求項１５３に記載の導体。
【請求項１５７】
予め定められた係数Ｎが、５よりも大きいかまたは５に等しい（Ｎ≧５）請求項１５６に記載の導体。
【請求項１５８】
ナノワイヤが、電子を伝導キャリアとして使用するように構成され、それによって、ナノワイヤにおいて、電子のフォノン散乱が、減少する請求項１５２に記載の導体。
【請求項１５９】
ナノワイヤが、ｎ型ドーパント材料によってドーピングされ、電子を伝導キャリアとして使用するように構成された請求項１５８に記載の導体。
【請求項１６０】
ナノワイヤが、ｐ型ドーパント材料によってドーピングされ、
電子を伝導キャリアとして使用するのに十分なバイアス電圧をナノワイヤ薄膜に印加することによって、ナノワイヤ薄膜が、逆のモードで動作させられる、
請求項１５８に記載の導体。
【請求項１６１】
複数のナノワイヤが、トランジスタのソース電極とドレイン電極との間に結合され、バイアス電圧が、トランジスタのゲートバイアス電圧として複数のナノワイヤに印加される請求項１６０に記載の導体。
【請求項１６２】
減少した表面散乱を有するナノワイヤを製造する方法であって、
（Ａ）半導体材料を選択するステップと、
（Ｂ）選択された半導体材料から複数のナノワイヤを形成するステップと、
（Ｃ）複数のナノワイヤに含まれるそれぞれのナノワイヤの周囲表面を絶縁層によってコーティングするステップと、
を含む方法。
【請求項１６３】
絶縁層が、誘電体層を備え、ステップ（Ｃ）が、
複数のナノワイヤに含まれるそれぞれのナノワイヤを誘電材料によってコーティングするステップ、
を含む請求項１６２に記載の方法。
【請求項１６４】
絶縁層が、酸化物を備え、ステップ（Ｃ）が、
複数のナノワイヤに含まれるそれぞれのナノワイヤを酸化させ、複数の酸化したナノワイヤを生成するステップ、
を含む請求項１６２に記載の方法。
【請求項１６５】
（Ｄ）複数の酸化したナノワイヤに含まれるそれぞれの酸化したナノワイヤをアニーリングするステップ、
をさらに含む請求項１６４に記載の方法。
【請求項１６６】
ステップ（Ｄ）が、
それぞれの酸化したナノワイヤをＨ２雰囲気中においてアニーリングし、それぞれの酸化したナノワイヤの酸化された層と酸化されない部分との界面におけるダングリングボンドをパッシベーションするステップ、
を含む請求項１６５に記載の方法。
【請求項１６７】
減少した表面散乱を有するナノワイヤを製造する方法であって、
（Ａ）半導体材料を選択するステップと、
（Ｂ）選択された半導体材料から複数のナノワイヤを形成するステップと、
（Ｃ）複数のナノワイヤに含まれるそれぞれのナノワイヤをドーピングするステップであり、それによって、それぞれのナノワイヤが、コア−シェル構造を備え、シェルが、それぞれのコアを取り巻くそれぞれのナノワイヤのドーピングされた外側層である、前記ドーピングするステップとを含み、
ステップ（Ｃ）が、
動作中に、それぞれのナノワイヤのキャリアを実質的にコアに閉じ込めるステップ、
を含む方法。
【請求項１６８】
ステップ（Ｃ）が、
ドーピングされた外側層がそれぞれのコアのエネルギー準位に比較してより高いエネルギー準位を有するように、それぞれのナノワイヤのドーピングされる外側層のためのドーパント材料を選択するステップと、
選択されたドーパント材料を用いて、複数のナノワイヤに含まれるそれぞれのナノワイヤをドーピングするステップと、
を含む請求項１６７に記載の方法。
【請求項１６９】
前記ドーピングするステップが、
ドーピングされた外側層の格子構造がコアの格子構造に実質的に整合するように、ドーピングされる外側層のためのドーパント材料を選択するステップと、
選択されたドーパント材料を用いて、複数のナノワイヤに含まれるそれぞれのナノワイヤをドーピングするステップと、
を含む請求項１６７に記載の方法。
【請求項１７０】
減少した表面散乱を有する半導体デバイスであって、
複数の導電性ナノワイヤを備え、それぞれのナノワイヤが、
半導体材料を備えたコアと、
それぞれのコアを取り巻くシェルとを備え、
前記シェルが、ドーパント材料によってドーピングされた前記半導体材料を備え、
前記ドーピングされた半導体材料が、動作中に、前記それぞれのナノワイヤのキャリアをそれぞれの前記コアに実質的に閉じ込める、
半導体デバイス。
【請求項１７１】
前記ドーパント材料によって、前記シェルが、前記それぞれのコアに比較してより高いエネルギー準位を有する請求項１７０に記載の半導体デバイス。
【請求項１７２】
前記ドーパント材料によって、前記セルが、前記それぞれのコアの格子構造に十分に整合する格子構造を有し、それによって、前記それぞれのナノワイヤの前記キャリアが、動作中に、前記それぞれのコアに実質的に閉じ込められる請求項１７０に記載の方法。
【請求項１７３】
複数の半導体デバイスを有する電子的基板であって、
基板と、
動作電流レベルを達成するのに十分な密度のナノワイヤを備えて前記基板上に形成されたナノワイヤ薄膜であり、前記ナノワイヤ薄膜が、複数の半導体デバイス領域を画定する、前記ナノワイヤ薄膜と、
前記半導体デバイス領域に形成されたコンタクトであり、それによって、電気的な接続を複数の半導体デバイスに提供する、前記コンタクトと、
を備えた電子的基板。
【請求項１７４】
半導体デバイスの少なくとも一部が、トランジスタを備え、前記コンタクトが、前記ナノワイヤ薄膜の上側または下側に形成されたゲート電極、ソース電極、および、ドレイン電極を備え、前記ナノワイヤ薄膜が、前記ソース電極と前記ドレイン電極との間にチャンネルを形成する請求項１７３に記載の半導体デバイス。
【請求項１７５】
半導体デバイスの少なくとも一部が、ダイオードを備え、前記コンタクトが、前記ナノワイヤ薄膜の上側または下側に形成されたアノード電極およびカソード電極を備えた請求項１７３に記載の半導体デバイス。
【請求項１７６】
前記ナノワイヤ薄膜が、前記アノード電極と前記カソード電極との間にｐｎ接合を形成する請求項１７５に記載の半導体デバイス。
【請求項１７７】
前記ダイオードが、発光ダイオードを備えた請求項１７５に記載の半導体デバイス。
【請求項１７８】
半導体デバイスの少なくとも一部が、論理素子を備えた請求項１７３に記載の半導体デバイス。
【請求項１７９】
半導体デバイスの少なくとも一部が、メモリー素子を備えた請求項１７３に記載の半導体デバイス。
【請求項１８０】
半導体デバイスの少なくとも一部が、アクティブマトリックス駆動回路を備えた請求項１７３に記載の半導体デバイス。
【請求項１８１】
前記ナノワイヤが、それらの長軸に実質的に平行に整列させられた請求項１７３に記載の半導体デバイス。
【請求項１８２】
前記ナノワイヤが、ソース電極とドレイン電極との間の軸に実質的に平行に整列させられた請求項１７４に記載の半導体デバイス。
【請求項１８３】
前記ゲート電極が、基板上に形成され、前記ナノワイヤ薄膜が、前記ゲート電極上に形成され、前記ソース電極および前記ドレイン電極が、前記ナノワイヤ薄膜上に形成された請求項１７４に記載の半導体デバイス。
【請求項１８４】
前記ソース電極および前記ドレイン電極が、前記基板上に形成され、前記ナノワイヤ薄膜が、前記ソース電極および前記ドレイン電極上に形成され、前記ゲート電極が、前記ナノワイヤ薄膜上に形成された請求項１７４に記載の半導体デバイス。
【請求項１８５】
前記ゲート電極、前記ソース電極、および、前記ドレイン電極が、前記基板上に形成され、前記ナノワイヤ薄膜が、前記ゲート電極、前記ソース電極、および、前記ドレイン電極上に形成された請求項１７４に記載の半導体デバイス。
【請求項１８６】
前記ゲート電極、前記ソース電極、および、前記ドレイン電極が、前記ナノワイヤ薄膜上に形成された請求項１７４に記載の半導体デバイス。
【請求項１８７】
一部の半導体デバイス間の配線をさらに含む請求項１７３に記載の半導体デバイス。
【請求項１８８】
前記基板が、可撓性のある薄膜を含む請求項１７３に記載の半導体デバイス。
【請求項１８９】
前記基板が、透明な材料を含む請求項１７３に記載の半導体デバイス。
【請求項１９０】
前記基板が、透明な材料を含む請求項１７３に記載の半導体デバイス。
【請求項１９１】
前記ナノワイヤが、単結晶ナノワイヤであり、前記単結晶ナノワイヤにおいて、電気的なキャリアが、一般的なプレーナー単結晶半導体材料から形成されたデバイスにおいて輸送する電気的なキャリアの移動度に比べてもひけを取らない移動度で輸送する請求項１７３に記載の半導体デバイス。
【請求項１９２】
前記ナノワイヤ薄膜が、チャンネルにおいて、１０ナノアンペアよりも大きいオン状態電流レベルを有するのに十分な数のナノワイヤを含む請求項１７４に記載の半導体デバイス。
【請求項１９３】
前記チャンネルが、１つよりも多いナノワイヤを含む請求項１７４に記載の半導体デバイス。
【請求項１９４】
前記ゲート電極の少なくとも一部が、１つよりも多いナノワイヤ薄膜を備えた請求項１７４に記載の半導体デバイス。
【請求項１９５】
チャンネルの少なくとも一部が、ｐｎ接合を備え、それによって、動作中に、ｐｎ接合が、光を放射する請求項１７４に記載の半導体デバイス。
【請求項１９６】
前記ナノワイヤが、ドーピングされた請求項１７３に記載の半導体デバイス。
【請求項１９７】
前記ナノワイヤの少なくとも一部が、ドーピングされたコアを有する請求項１７３に記載の半導体デバイス。
【請求項１９８】
前記ナノワイヤの少なくとも一部が、ドーピングされたシェルを有する請求項１７３に記載の半導体デバイス。
【請求項１９９】
前記ナノワイヤの少なくとも一部が、ドーピングされたコアおよびシェルを有する請求項１７３に記載の半導体デバイス。
【請求項２００】
前記ナノワイヤの少なくとも一部が、酸化され、それによって、ゲート誘電体を形成する請求項１７４に記載の半導体デバイス。
【請求項２０１】
半導体デバイスの少なくとも一部が、別の回路に電気的に結合された請求項１７３に記載の半導体デバイス。
【請求項２０２】
前記回路が、論理回路である請求項２０１に記載の半導体デバイス。
【請求項２０３】
前記回路が、メモリー回路である請求項２０１に記載の半導体デバイス。
【請求項２０４】
前記回路が、アクティブマトリックス駆動回路である請求項２０１に記載の半導体デバイス。
【請求項２０５】
半導体デバイスの少なくとも一部が、別の回路に物理的に結合する請求項１７３に記載の半導体デバイス。
【請求項２０６】
前記回路が、論理回路である請求項２０５に記載の半導体デバイス。
【請求項２０７】
前記回路が、メモリー回路である請求項２０５に記載の半導体デバイス。
【請求項２０８】
前記回路が、アクティブマトリックス駆動回路である請求項２０５に記載の半導体デバイス。
【請求項２０９】
前記ナノワイヤが、パターン化された請求項１７３に記載の半導体デバイス。
【請求項２１０】
前記パターン化されたナノワイヤが、フォトリソグラフィーによってパターン化された請求項２０９に記載の半導体デバイス。
【請求項２１１】
前記パターン化されたナノワイヤが、スクリーン印刷された請求項２０９に記載の半導体デバイス。
【請求項２１２】
前記パターン化されたナノワイヤが、インクジェット印刷された請求項２０９に記載の半導体デバイス。
【請求項２１３】
前記パターン化されたナノワイヤが、ミクロ密着印刷された請求項２０９に記載の半導体デバイス。
【請求項２１４】
ナノワイヤが、回転塗布された請求項１７３に記載の半導体デバイス。
【請求項２１５】
ナノワイヤが、機械的に整列させられた請求項１７３に記載の半導体デバイス。
【請求項２１６】
ナノワイヤが、フロー整列させられた請求項１７３に記載の半導体デバイス。
【請求項２１７】
ナノワイヤが、剪断力整列させられた請求項１７３に記載の半導体デバイス。
【請求項２１８】
前記ナノワイヤが、基板上のどこにでもデバイスを実現することのできる統計的確率を有するのに十分な密度を備えた請求項１７３に記載の半導体デバイス。
【請求項２１９】
前記ナノワイヤの少なくとも一部分上に成膜された酸化物の層をさらに備えた請求項１７３に記載の半導体デバイス。
【請求項２２０】
前記ナノワイヤが、単結晶半導体材料の移動度よりも大きい移動度を有するバリスティック導体である請求項１７３に記載の半導体デバイス。
【請求項２２１】
前記ナノワイヤが、無作為に配向された請求項１７３に記載の半導体デバイス。
【請求項２２２】
前記ナノワイヤが、単層、二次単層、または、多層として形成された請求項１７３に記載の半導体デバイス。
【請求項２２３】
前記チャンネルに含まれる少なくとも１つのチャンネルのために、前記ナノワイヤに含まれる少なくとも２つのナノワイヤの第１の端部が、前記チャンネルの第１のコンタクトに電気的に結合され、前記少なくとも２つのナノワイヤの第２の端部が、前記チャンネルの第２のコンタクトに電気的に結合された請求項１７４に記載の半導体デバイス。
【請求項２２４】
複数の半導体デバイスを有する電子的な基板を製造する方法であって、
（ａ）動作電流レベルを達成するのに十分なナノワイヤの密度を備えたナノワイヤ薄膜を基板上に形成するステップと、
（ｂ）ナノワイヤ薄膜において複数の半導体デバイス領域を画定するステップと、
（ｃ）半導体デバイス領域においてコンタクトを形成し、それによって、電気的な接続を複数の半導体デバイスに提供するステップと、
を含む方法。
【請求項２２５】
ナノワイヤをそれらの長軸に実質的に平行に整列させるステップをさらに含む請求項２２４に記載の方法。
【請求項２２６】
ステップ（ｃ）が、ソース電極およびドレイン電極を形成するステップを含み、それによって、ナノワイヤが、それぞれのソース電極とそれぞれのドレイン電極との間に存在する長さを有するチャンネルを形成する請求項２２４に記載の方法。
【請求項２２７】
ゲート電極を形成するステップをさらに含む請求項２２６に記載の方法。
【請求項２２８】
ステップ（ｃ）が、アノード電極およびカソード電極を形成するステップを含む請求項２２４に記載の方法。
【請求項２２９】
ナノワイヤが、ソースコンタクトとドレインコンタクトとの間の軸にほぼ平行に整列させられる請求項２２６に記載の方法。
【請求項２３０】
ゲート電極が、基板上に形成され、ナノワイヤ薄膜が、ゲート電極上に形成され、ソース電極およびドレイン電極が、ナノワイヤ薄膜上に形成される請求項２２７に記載の方法。
【請求項２３１】
ソース電極およびドレイン電極が、基板上に形成され、ナノワイヤ薄膜が、ソース電極およびドレイン電極上に形成され、ゲート電極が、ナノワイヤ薄膜上に形成される請求項２２７に記載の方法。
【請求項２３２】
ゲート電極、ソース電極、および、ドレイン電極が、基板上に形成され、ナノワイヤ薄膜が、ゲート電極、ソース電極、および、ドレイン電極上に形成される請求項２２７に記載の方法。
【請求項２３３】
ゲート電極、ソース電極、および、ドレイン電極が、ナノワイヤ薄膜上に形成される請求項２２７に記載の方法。
【特許請求の範囲】
【請求項１】
複数の半導体デバイスを有する電子的基板であって、
基板と、
動作電流レベルを達成するのに十分な密度のナノワイヤを備えて前記基板上に形成されたナノワイヤ薄膜であり、前記ナノワイヤ薄膜が、複数の半導体デバイス領域を画定する、前記ナノワイヤ薄膜と、
前記半導体デバイス領域に形成されたコンタクトであり、それによって、電気的な接続を複数の半導体デバイスに提供する、前記コンタクトと、
を備えた電子的基板。
【請求項２】
半導体デバイスの少なくとも一部が、トランジスタを備え、前記コンタクトが、前記ナノワイヤ薄膜の上側または下側に形成されたゲート電極、ソース電極、および、ドレイン電極を備え、前記ナノワイヤ薄膜が、前記ソース電極と前記ドレイン電極との間にチャンネルを形成する請求項１に記載の半導体デバイス。
【請求項３】
半導体デバイスの少なくとも一部が、ダイオードを備え、前記コンタクトが、前記ナノワイヤ薄膜の上側または下側に形成されたアノード電極およびカソード電極を備えた請求項１に記載の半導体デバイス。
【請求項４】
前記ナノワイヤ薄膜が、前記アノード電極と前記カソード電極との間にｐｎ接合を形成する請求項３に記載の半導体デバイス。
【請求項５】
前記ダイオードが、発光ダイオードを備えた請求項３に記載の半導体デバイス。
【請求項６】
半導体デバイスの少なくとも一部が、論理素子を備えた請求項１に記載の半導体デバイス。
【請求項７】
半導体デバイスの少なくとも一部が、メモリー素子を備えた請求項１に記載の半導体デバイス。
【請求項８】
半導体デバイスの少なくとも一部が、アクティブマトリックス駆動回路を備えた請求項１に記載の半導体デバイス。
【請求項９】
前記ナノワイヤが、それらの長軸に実質的に平行に整列させられた請求項１に記載の半導体デバイス。
【請求項１０】
前記ナノワイヤが、ソース電極とドレイン電極との間の軸に実質的に平行に整列させられた請求項２に記載の半導体デバイス。
【請求項１１】
前記ゲート電極が、基板上に形成され、前記ナノワイヤ薄膜が、前記ゲート電極上に形成され、前記ソース電極および前記ドレイン電極が、前記ナノワイヤ薄膜上に形成された請求項２に記載の半導体デバイス。
【請求項１２】
前記ソース電極および前記ドレイン電極が、前記基板上に形成され、前記ナノワイヤ薄膜が、前記ソース電極および前記ドレイン電極上に形成され、前記ゲート電極が、前記ナノワイヤ薄膜上に形成された請求項２に記載の半導体デバイス。
【請求項１３】
前記ゲート電極、前記ソース電極、および、前記ドレイン電極が、前記基板上に形成され、前記ナノワイヤ薄膜が、前記ゲート電極、前記ソース電極、および、前記ドレイン電極上に形成された請求項２に記載の半導体デバイス。
【請求項１４】
前記ゲート電極、前記ソース電極、および、前記ドレイン電極が、前記ナノワイヤ薄膜上に形成された請求項２に記載の半導体デバイス。
【請求項１５】
一部の半導体デバイス間の配線をさらに含む請求項１に記載の半導体デバイス。
【請求項１６】
前記基板が、可撓性のある薄膜を含む請求項１に記載の半導体デバイス。
【請求項１７】
前記基板が、透明な材料を含む請求項１に記載の半導体デバイス。
【請求項１８】
前記基板が、透明な材料を含む請求項１に記載の半導体デバイス。
【請求項１９】
前記ナノワイヤが、単結晶ナノワイヤであり、前記単結晶ナノワイヤにおいて、電気的なキャリアが、一般的なプレーナー単結晶半導体材料から形成されたデバイスにおいて輸送する電気的なキャリアの移動度に比べてもひけを取らない移動度で輸送する請求項１に記載の半導体デバイス。
【請求項２０】
前記ナノワイヤ薄膜が、チャンネルにおいて、１０ナノアンペアよりも大きいオン状態電流レベルを有するのに十分な数のナノワイヤを含む請求項２に記載の半導体デバイス。
【請求項２１】
前記チャンネルが、１つよりも多いナノワイヤを含む請求項２に記載の半導体デバイス。
【請求項２２】
前記ゲート電極の少なくとも一部が、１つよりも多いナノワイヤ薄膜を備えた請求項２に記載の半導体デバイス。
【請求項２３】
チャンネルの少なくとも一部が、ｐｎ接合を備え、それによって、動作中に、ｐｎ接合が、光を放射する請求項２に記載の半導体デバイス。
【請求項２４】
前記ナノワイヤが、ドーピングされた請求項１に記載の半導体デバイス。
【請求項２５】
前記ナノワイヤの少なくとも一部が、ドーピングされたコアを有する請求項１に記載の半導体デバイス。
【請求項２６】
前記ナノワイヤの少なくとも一部が、ドーピングされたシェルを有する請求項１に記載の半導体デバイス。
【請求項２７】
前記ナノワイヤの少なくとも一部が、ドーピングされたコアおよびシェルを有する請求項１に記載の半導体デバイス。
【請求項２８】
前記ナノワイヤの少なくとも一部が、酸化され、それによって、ゲート誘電体を形成する請求項２に記載の半導体デバイス。
【請求項２９】
半導体デバイスの少なくとも一部が、別の回路に電気的に結合された請求項１に記載の半導体デバイス。
【請求項３０】
前記回路が、論理回路である請求項２９に記載の半導体デバイス。
【請求項３１】
前記回路が、メモリー回路である請求項２９に記載の半導体デバイス。
【請求項３２】
前記回路が、アクティブマトリックス駆動回路である請求項２９に記載の半導体デバイス。
【請求項３３】
半導体デバイスの少なくとも一部が、別の回路に物理的に結合する請求項１に記載の半導体デバイス。
【請求項３４】
前記回路が、論理回路である請求項３３に記載の半導体デバイス。
【請求項３５】
前記回路が、メモリー回路である請求項３３に記載の半導体デバイス。
【請求項３６】
前記回路が、アクティブマトリックス駆動回路である請求項３３に記載の半導体デバイス。
【請求項３７】
前記ナノワイヤが、パターン化された請求項１に記載の半導体デバイス。
【請求項３８】
前記パターン化されたナノワイヤが、フォトリソグラフィーによってパターン化された請求項３７に記載の半導体デバイス。
【請求項３９】
前記パターン化されたナノワイヤが、スクリーン印刷された請求項３７に記載の半導体デバイス。
【請求項４０】
前記パターン化されたナノワイヤが、インクジェット印刷された請求項３７に記載の半導体デバイス。
【請求項４１】
前記パターン化されたナノワイヤが、ミクロ密着印刷された請求項３７に記載の半導体デバイス。
【請求項４２】
ナノワイヤが、回転塗布された請求項１に記載の半導体デバイス。
【請求項４３】
ナノワイヤが、機械的に整列させられた請求項１に記載の半導体デバイス。
【請求項４４】
ナノワイヤが、フロー整列させられた請求項１に記載の半導体デバイス。
【請求項４５】
ナノワイヤが、剪断力整列させられた請求項１に記載の半導体デバイス。
【請求項４６】
前記ナノワイヤが、基板上のどこにでもデバイスを実現することのできる統計的確率を有するのに十分な密度を備えた請求項１に記載の半導体デバイス。
【請求項４７】
前記ナノワイヤの少なくとも一部分上に成膜された酸化物の層をさらに備えた請求項１に記載の半導体デバイス。
【請求項４８】
前記ナノワイヤが、単結晶半導体材料の移動度よりも大きい移動度を有するバリスティック導体である請求項１に記載の半導体デバイス。
【請求項４９】
前記ナノワイヤが、無作為に配向された請求項１に記載の半導体デバイス。
【請求項５０】
前記ナノワイヤが、単層、二次単層、または、多層として形成された請求項１に記載の半導体デバイス。
【請求項５１】
前記チャンネルに含まれる少なくとも１つのチャンネルのために、前記ナノワイヤに含まれる少なくとも２つのナノワイヤの第１の端部が、前記チャンネルの第１のコンタクトに電気的に結合され、前記少なくとも２つのナノワイヤの第２の端部が、前記チャンネルの第２のコンタクトに電気的に結合された請求項２に記載の半導体デバイス。
【請求項５２】
複数の半導体デバイスを有する電子的な基板を製造する方法であって、
（ａ）動作電流レベルを達成するのに十分なナノワイヤの密度を備えたナノワイヤ薄膜を基板上に形成するステップと、
（ｂ）ナノワイヤ薄膜において複数の半導体デバイス領域を画定するステップと、
（ｃ）半導体デバイス領域においてコンタクトを形成し、それによって、電気的な接続を複数の半導体デバイスに提供するステップと、
を含む方法。
【請求項５３】
ナノワイヤをそれらの長軸に実質的に平行に整列させるステップをさらに含む請求項５２に記載の方法。
【請求項５４】
ステップ（ｃ）が、ソース電極およびドレイン電極を形成するステップを含み、それによって、ナノワイヤが、それぞれのソース電極とそれぞれのドレイン電極との間に存在する長さを有するチャンネルを形成する請求項５２に記載の方法。
【請求項５５】
ゲート電極を形成するステップをさらに含む請求項５４に記載の方法。
【請求項５６】
ステップ（ｃ）が、アノード電極およびカソード電極を形成するステップを含む請求項５２に記載の方法。
【請求項５７】
ナノワイヤが、ソースコンタクトとドレインコンタクトとの間の軸にほぼ平行に整列させられる請求項５４に記載の方法。
【請求項５８】
ゲート電極が、基板上に形成され、ナノワイヤ薄膜が、ゲート電極上に形成され、ソース電極およびドレイン電極が、ナノワイヤ薄膜上に形成される請求項５５に記載の方法。
【請求項５９】
ソース電極およびドレイン電極が、基板上に形成され、ナノワイヤ薄膜が、ソース電極およびドレイン電極上に形成され、ゲート電極が、ナノワイヤ薄膜上に形成される請求項５５に記載の方法。
【請求項６０】
ゲート電極、ソース電極、および、ドレイン電極が、基板上に形成され、ナノワイヤ薄膜が、ゲート電極、ソース電極、および、ドレイン電極上に形成される請求項５５に記載の方法。
【請求項６１】
ゲート電極、ソース電極、および、ドレイン電極が、ナノワイヤ薄膜上に形成される請求項５５に記載の方法。
【請求項１】
電気的デバイスを製造する方法であって、
（Ａ）複数のナノワイヤを薄膜として基板上に成膜するステップと、
（Ｂ）第１の電気的コンタクトおよび第２の電気的コンタクトを基板上に形成するステップとを含み、
薄膜に含まれるナノワイヤの少なくとも１つが、第１の電気的コンタクトを第２の電気的コンタクトに結合する、
方法。
【請求項２】
複数のナノワイヤが、複数の熱電ナノワイヤを含み、ステップ（Ａ）が、
複数の熱電ナノワイヤを熱電ナノワイヤ薄膜として基板上に成膜するステップを含み、
それによって、電気的デバイスが、動作中に熱電特性を呈する、
請求項１に記載の方法。
【請求項３】
複数のナノワイヤが、複数の圧電ナノワイヤを含み、ステップ（Ａ）が、
複数の圧電ナノワイヤを圧電ナノワイヤ薄膜として基板上に成膜するステップを含み、
それによって、電気的デバイスが、動作中に圧電特性を呈する、
請求項１に記載の方法。
【請求項４】
複数のナノワイヤが、複数の磁性ナノワイヤを含み、ステップ（Ａ）が、
複数の磁性ナノワイヤを磁性ナノワイヤ薄膜として基板上に成膜するステップを含み、
それによって、電気的デバイスが、動作中に磁気特性を呈する、
請求項１に記載の方法。
【請求項５】
複数のナノワイヤが、複数の強誘電ナノワイヤを含み、ステップ（Ａ）が、
複数の強誘電ナノワイヤを強誘電ナノワイヤ薄膜として基板上に成膜するステップを含み、
それによって、電気的デバイスが、動作中に強誘電特性を呈する、
請求項１に記載の方法。
【請求項６】
複数のナノワイヤが、複数の金属ナノワイヤを含み、ステップ（Ａ）が、
複数の金属ナノワイヤを金属ナノワイヤ薄膜として基板上に成膜するステップ、
を含む請求項１に記載の方法。
【請求項７】
複数のナノワイヤが、複数の遷移金属酸化物ナノワイヤを含み、ステップ（Ａ）が、
複数の遷移金属酸化物ナノワイヤを遷移金属酸化物ナノワイヤ薄膜として基板上に成膜するステップ、
を含む請求項１に記載の方法。
【請求項８】
ステップ（Ｂ）が、
第１の電気的コンタクトおよび第２の電気的コンタクトを基板上の複数のナノワイヤの少なくとも一部分上に形成するステップ、
を含む請求項１に記載の方法。
【請求項９】
ステップ（Ａ）が、
ステップ（Ｂ）において第１および第２の電気的コンタクトを基板上に形成した後に、複数のナノワイヤを基板上に成膜するステップ、
を含む請求項１に記載の方法。
【請求項１０】
第１の電気的コンタクトが、ソース電極であり、第２の電気的コンタクトが、ドレイン電極であり、ステップ（Ｂ）が、
ソース電極およびドレイン電極を基板上に形成するステップ、
を含む請求項１に記載の方法。
【請求項１１】
（Ｃ）ゲート電極を基板上に形成するステップ、
をさらに含む請求項１０に記載の方法。
【請求項１２】
ステップ（Ｃ）が、
ゲート電極を基板上の複数のナノワイヤの少なくとも一部分上に形成するステップ、
を含む請求項１１に記載の方法。
【請求項１３】
ステップ（Ａ）が、
ステップ（Ｃ）においてゲート電極を基板上に形成した後に、複数のナノワイヤを基板上に成膜するステップ、
を含む請求項１１に記載の方法。
【請求項１４】
第１の電気的コンタクトが、カソード電極であり、第２の電気的コンタクトが、アノード電極であり、ステップ（Ｂ）が、
カソード電極およびアノード電極を基板上に形成するステップ、
を含む請求項１に記載の方法。
【請求項１５】
ステップ（Ａ）が、
ナノワイヤがそれらの長軸に関して無作為に整列させられるように複数のナノワイヤを基板上に成膜するステップ、
を含む請求項１に記載の方法。
【請求項１６】
（Ｅ）ナノワイヤの長軸が実質的に平行となるようにそれらのナノワイヤを整列させるステップ、
をさらに含む請求項１に記載の方法。
【請求項１７】
複数の電気的デバイスを有する電子的基板であって、
基板と、
前記基板上に形成されたナノワイヤ薄膜であり、前記ナノワイヤ薄膜が、複数の半導体デバイス領域を画定する、前記ナノワイヤ薄膜と、
前記半導体デバイス領域に形成された複数のコンタクト対であり、それによって、電気的接続を複数の半導体デバイスに提供し、それぞれのコンタクト対が、それらの間に結合されたナノワイヤ薄膜の中の少なくとも１つのナノワイヤを有する、前記複数のコンタクト対と、
を備えた電子的基板。
【請求項１８】
ナノワイヤ薄膜が、複数の熱電ナノワイヤを含む請求項１７に記載の電子的基板。
【請求項１９】
ナノワイヤ薄膜が、複数の圧電ナノワイヤを含む請求項１７に記載の電子的基板。
【請求項２０】
ナノワイヤ薄膜が、複数の磁性ナノワイヤを含む請求項１７に記載の電子的基板。
【請求項２１】
ナノワイヤ薄膜が、複数の強誘電ナノワイヤを含む請求項１７に記載の電子的基板。
【請求項２２】
ナノワイヤ薄膜が、複数の金属ナノワイヤを含む請求項１７に記載の電子的基板。
【請求項２３】
ナノワイヤ薄膜が、複数の遷移金属酸化物ナノワイヤを含む請求項１７に記載の電子的基板。
【請求項２４】
コンタクト対が、基板上の複数のナノワイヤの少なくとも一部分上に形成された請求項１７に記載の電子的基板。
【請求項２５】
ナノワイヤ薄膜が、複数のコンタクト対を基板上に形成した後に、基板上に形成された請求項１７に記載の電子的基板。
【請求項２６】
それぞれのコンタクト対が、ソース電極およびドレイン電極を含む請求項１７に記載の電子的基板。
【請求項２７】
ゲート電極が、それぞれのコンタクト対に対応する基板上に形成された請求項２６に記載の電子的基板。
【請求項２８】
ゲート電極が、ナノワイヤ薄膜上に形成された請求項２７に記載の電子的基板。
【請求項２９】
ナノワイヤ薄膜が、ゲート電極を基板上に形成した後に、基板上に形成された請求項２７に記載の電子的基板。
【請求項３０】
それぞれのコンタクト対が、カソード電極およびアノード電極を含む請求項１７に記載の電子的基板。
【請求項３１】
ナノワイヤ薄膜に含まれるナノワイヤが、お互いに対して無作為に整列させられた請求項１７に記載の電子的基板。
【請求項３２】
ナノワイヤ薄膜に含まれるナノワイヤが、それらのナノワイヤの長軸が実質的に平行となるように整列させられた請求項１７に記載の電子的基板。
【請求項３３】
１つかまたはそれ以上の半導体デバイスに使用するための薄膜を製造する方法であって、
（Ａ）ｐ型ドーピングされた第１の複数のナノワイヤを形成するステップと、
（Ｂ）ｎ型ドーピングされた第２の複数のナノワイヤを形成するステップと、
（Ｃ）第１の複数のナノワイヤおよび第２の複数のナノワイヤを基板上に成膜し、ｎ型ドーピングナノワイヤおよびｐ型ドーピングナノワイヤを含むナノワイヤ薄膜を形成するステップとを含み、
それによって、ナノワイヤ薄膜が、ｎ型ドーピングナノワイヤおよびｐ型ドーピングナノワイヤの両方の特性を呈する、
方法。
【請求項３４】
（Ｄ）ｎ型ドーピングナノワイヤおよびｐ型ドーピングナノワイヤの混合物を基板上に固定化するステップ、
をさらに含む請求項３３に記載の方法。
【請求項３５】
（Ｅ）少なくとも第１および第２の電気的コンタクトを基板の予め定められた領域に形成するステップをさらに含み、
ステップ（Ｄ）が、ｎ型ドーピングナノワイヤおよびｐ型ドーピングナノワイヤを、少なくとも第１および第２の電気的コンタクトのそれぞれに接触した状態で固定化するステップを含む、
請求項３４に記載の方法。
【請求項３６】
ステップ（Ｃ）が、
（１）第１の複数のナノワイヤを基板の第１の領域上に成膜するステップと、
（２）第２の複数のナノワイヤを基板の第２の領域上に成膜するステップとを含み、
ナノワイヤ薄膜が、基板上において局所的に分離されたｎ型ドーピングナノワイヤおよびｐ型ドーピングナノワイヤを含む、
請求項３３に記載の方法。
【請求項３７】
ステップ（Ｃ）が、
（１）第１の複数のナノワイヤを基板上に成膜し、ナノワイヤ薄膜の第１の二次層を形成するステップと、
（２）第２の複数のナノワイヤを第１の二次層上に成膜し、ナノワイヤ薄膜の第２の二次層を第１の二次層上に形成するステップと、
を含む請求項３３に記載の方法。
【請求項３８】
ステップ（Ｃ）が、
（１）第２の複数のナノワイヤを基板上に成膜し、ナノワイヤ薄膜の第１の二次層を形成するステップと、
（２）第１の複数のナノワイヤを第１の二次層上に成膜し、ナノワイヤ薄膜の第２の二次層を第１の二次層上に形成するステップと、
を含む請求項３３に記載の方法。
【請求項３９】
ステップ（Ｃ）が、
第１の複数のナノワイヤと第２の複数のナノワイヤとを混合するステップと、
混合された第１の複数のナノワイヤおよび第２の複数のナノワイヤを基板上に成膜し、ナノワイヤ薄膜を形成するステップと、
を含む請求項３３に記載の方法。
【請求項４０】
前記ステップ（Ａ）および前記ステップ（Ｂ）が、それぞれ、
ナノワイヤのコアをドーピングするステップ、
を含む請求項３３に記載の方法。
【請求項４１】
前記ステップ（Ａ）および前記ステップ（Ｂ）が、それぞれ、
ナノワイヤのシェルをドーピングするステップ、
を含む請求項３３に記載の方法。
【請求項４２】
前記ステップ（Ａ）および前記ステップ（Ｂ）が、それぞれ、
ナノワイヤのコアおよびシェルをドーピングするステップ、
を含む請求項３３に記載の方法。
【請求項４３】
ｎ型ドーピングされた材料およびｐ型ドーピングされた材料の動作特性を有する半導体デバイスであって、
基板と、
基板上に形成された複数の電気的コンタクトと、
複数の電気的コンタクトのそれぞれに接触した状態で基板に付着した、ｎ型ドーピングされたナノワイヤおよびｐ型ドーピングされたナノワイヤを含む薄膜と、
を備えた半導体デバイス。
【請求項４４】
ｎ型ドーピングナノワイヤおよびｐ型ドーピングナノワイヤを含む薄膜が、
基板に付着した複数のｎ型ドーピングナノワイヤを含む第１の領域と、
基板に付着した複数のｐ型ドーピングナノワイヤを含む第２の領域とを備え、
第１の領域と第２の領域とが、実質的に重なり合っていない、
請求項４３に記載の半導体デバイス。
【請求項４５】
ｎ型ドーピングナノワイヤおよびｐ型ドーピングナノワイヤを含む薄膜が、
複数のｎ型ドーピングナノワイヤを含む第１の二次層と、
複数のｐ型ドーピングナノワイヤを含む第２の二次層と、
を備えた請求項４３に記載の半導体デバイス。
【請求項４６】
ｎ型ドーピングナノワイヤおよびｐ型ドーピングナノワイヤを含む薄膜が、
ｎ型ドーピングナノワイヤとｐ型ドーピングナノワイヤとの混合物、
を備えた請求項４３に記載の半導体デバイス。
【請求項４７】
電気的デバイスを製造する方法であって、
（Ａ）それぞれのナノワイヤが、それの長軸に沿って第１のドーパントによってドーピングされた少なくとも１つの第１の部分および第２のドーパントによってドーピングされた少なくとも１つの第２の部分を有し、それぞれのナノワイヤが、実質的に第１の距離に等しい第１の部分と第２の部分との連続する接合間の間隔を有するように、複数のナノワイヤを形成するステップと、
（Ｂ）一対の電気的コンタクトを基板上に形成するステップであり、電気的コンタクト間の距離が、第１の距離にほぼ等しい、前記一対の電気的コンタクトを形成するステップと、
（Ｃ）複数のナノワイヤを基板上に成膜するステップであり、複数のナノワイヤの中の少なくとも１つのナノワイヤが、第１の電気的コンタクトを第２の電気的コンタクトに結合する、前記複数のナノワイヤを成膜するステップと、
を含む方法。
【請求項４８】
ステップ（Ａ）が、
それぞれのナノワイヤを成長させるステップを含み、前記成長させるステップが、
（１）ドーピングされた第１の部分およびドーピングされた第２の部分がそれぞれのナノワイヤの長軸に沿って交互に現れるパターンを形成するステップ、
を含む請求項４７に記載の方法。
【請求項４９】
ステップ（１）が、
第１のドーパントを備えた第１のナノワイヤ原料物質と第２のドーパントを備えた第２のナノワイヤ原料物質とを交互に供給するステップ、
を含む請求項４８に記載の方法。
【請求項５０】
ステップ（Ａ）が、
それぞれのナノワイヤを成長させるステップと、
ナノワイヤの長軸に沿って交互に現れるドーピングされた第１の部分とドーピングされた第２の部分とを有するようにそれぞれの成長したナノワイヤをドーピングするステップと、
を含む請求項４７に記載の方法。
【請求項５１】
電気的デバイスを製造する方法であって、
（Ａ）それぞれのナノワイヤが、それの長軸に沿って、いくつかのドーピングされた部分を含む複数の反復するパターンを有するように複数のナノワイヤを形成するステップであり、反復するパターンのそれぞれのパターンが、第１の距離に実質的に等しい長さを有する、前記複数のナノワイヤを形成するステップと、
（Ｂ）複数の電気的コンタクトを基板上に形成するステップであり、複数の電気的コンタクトの一対の電気的コンタクト間の距離が、第１の距離にほぼ等しい、前記複数の電気的コンタクトを形成するステップと、
（Ｃ）複数のナノワイヤを基板上に成膜するステップであり、複数のナノワイヤが、複数の電気的コンタクトに付着する、前記複数のナノワイヤを成膜するステップと、
を含む方法。
【請求項５２】
ステップ（Ａ）が、
（１）いくつかのドーピングされた部分を含む複数の反復するパターンをナノワイヤの長軸に沿って直列に含むようにそれぞれのナノワイヤを成長させるステップ、
を含む請求項５１に記載の方法。
【請求項５３】
ステップ（１）が、
（ｉ）第１のパターンに基づいてそれぞれのナノワイヤを成長させるステップであり、第１のパターンが、第１の部分および第２の部分を直列に備え、第１の部分が、第１のドーパントを含み、第２の部分が、第２のドーパントを含む、前記それぞれのナノワイヤを成長させるステップと、
（ｉｉ）それぞれのナノワイヤの長軸に沿って第１のパターンを反復するために、ステップ（ｉ）を少なくとも１回だけ反復するステップと、
を含む請求項５２に記載の方法。
【請求項５４】
ステップ（１）が、
（ｉ）第１のパターンに基づいてそれぞれのナノワイヤを成長させるステップであり、第１のパターンが、第１の部分、第２の部分、および、第３の部分を直列に備え、第１の部分および第３の部分が、第１のドーパントを含む、前記それぞれのナノワイヤを成長させるステップと、
（ｉｉ）それぞれのナノワイヤの長軸に沿って第１のパターンを反復するために、ステップ（ｉ）を少なくとも１回だけ反復するステップと、
を含む請求項５２に記載の方法。
【請求項５５】
ステップ（ｉ）が、
第２のドーパントを含むように第２の部分を成長させるステップ、
を含む請求項５４に記載の方法。
【請求項５６】
ステップ（ｉ）が、
真性であるように第２の部分を成長させるステップ、
を含む請求項５４に記載の方法。
【請求項５７】
ステップ（Ａ）が、
それぞれのナノワイヤを成長させるステップと、
いくつかのドーピングされた部分からなる反復するパターンをナノワイヤの長軸に沿って有するようにそれぞれの成長したナノワイヤをドーピングするステップと、
を含む請求項５１に記載の方法。
【請求項５８】
ステップ（１）が、
（ｉ）それぞれの成長したナノワイヤを第１のパターンに基づいてドーピングするステップであり、第１のパターンが、第１の部分および第２の部分を直列に備え、第１の部分が、第１のドーパントを含み、第２の部分が、第２のドーパントを含む、前記ナノワイヤをドーピングするステップと、
（ｉｉ）それぞれの成長したナノワイヤの長軸に沿って第１のパターンを反復するために、ステップ（ｉ）を少なくとも１回だけ反復するステップと、
を含む請求項５７に記載の方法。
【請求項５９】
ステップ（１）が、
（ｉ）それぞれの成長したナノワイヤを第１のパターンに基づいてドーピングするステップであり、第１のパターンが、第１の部分、第２の部分、および、第３の部分を直列に備え、第１の部分および第３の部分が、第１のドーパントを含む、前記ナノワイヤをドーピングするステップと、
（ｉｉ）それぞれの成長したナノワイヤの長軸に沿って第１のパターンを反復するために、ステップ（ｉ）を少なくとも１回だけ反復するステップと、
を含む請求項５７に記載の方法。
【請求項６０】
ステップ（ｉ）が、
第２の部分を第２のドーパントによってドーピングするステップ、
を含む請求項５９に記載の方法。
【請求項６１】
ステップ（ｉ）が、
第２の部分を真性にするステップ、
を含む請求項５９に記載の方法。
【請求項６２】
複数の電気的コンタクトが、アノード電極およびカソード電極を含み、ステップ（Ｂ）が、
第１の距離にほぼ等しいアノード電極とカソード電極との間の距離を有するようにアノード電極およびカソード電極を基板上に形成するステップ、
を含む請求項５１に記載の方法。
【請求項６３】
複数の電気的コンタクトが、ドレイン電極、ゲート電極、および、ソース電極を含み、ステップ（Ｂ）が、
第１の距離にほぼ等しいドレイン電極とゲート電極との間の距離を有するようにドレイン電極およびゲート電極を基板上に形成するステップと、
第１の距離にほぼ等しいソース電極とゲート電極との間の距離を有するようにソース電極を基板上に形成するステップと、
を含む請求項５１に記載の方法。
【請求項６４】
電気的デバイスであって、
基板と、
前記基板上に形成された第１の電気的コンタクトおよび第２の電気的コンタクトと、
複数のナノワイヤであり、それぞれのナノワイヤが、ｐ型ドーピング部分およびｎ型ドーピング部分がナノワイヤの長軸に沿って交互に現れるパターンを有し、それぞれのナノワイヤが、実質的に第１の距離に等しい前記ｐ型ドーピング部分と前記ｎ型ドーピング部分との連続する接合間の間隔を有し、少なくとも１つのナノワイヤが、前記第１の電気的コンタクトを前記第２の電気的コンタクトに結合する、前記複数のナノワイヤとを備え、
前記第１の電気的コンタクトと前記第２の電気的コンタクトとの間の距離が、前記第１の距離にほぼ等しい、
電気的デバイス。
【請求項６５】
前記第１の電気的コンタクトが、ソース電極であり、前記第２の電気的コンタクトが、ゲート電極であり、
前記基板上に形成されたソース電極であり、ソース電極とゲート電極との間の距離が、前記第１の距離にほぼ等しい、前記ソース電極、
をさらに備えた請求項６４に記載の電気的デバイス。
【請求項６６】
前記第１の電気的コンタクトが、カソード電極であり、前記第２の電気的コンタクトが、アノード電極である請求項６４に記載の電気的デバイス。
【請求項６７】
発光薄膜を製造する方法であって、
（Ａ）少なくとも１つの発光半導体ナノワイヤ材料を選択するステップと、
（Ｂ）選択された少なくとも１つの発光半導体ナノワイヤ材料から複数のナノワイヤを形成するステップと、
（Ｃ）それぞれのナノワイヤが少なくとも１つのＰＮ接合を含むようにそれぞれのナノワイヤをドーピングするステップと、
（Ｄ）複数のナノワイヤを基板上に成膜するステップと、
を含む方法。
【請求項６８】
（Ｅ）第１の電気的コンタクトおよび第２の電気的コンタクトを基板上に形成するステップであり、少なくとも１つのナノワイヤが、第１の電気的コンタクトを第２の電気的コンタクトに結合する、前記形成するステップ、
をさらに含む請求項６７に記載の方法。
【請求項６９】
ステップ（Ｄ）が、ステップ（Ｅ）の前に実行される請求項６８に記載の方法。
【請求項７０】
ステップ（Ｅ）が、
第１の電気的コンタクトおよび第２の電気的コンタクトを基板上の複数のナノワイヤの少なくとも一部分上に形成するステップ、
を含む請求項６８に記載の方法。
【請求項７１】
第１の電気的コンタクトが、ソース電極であり、第２の電気的コンタクトが、ドレイン電極であり、
（Ｆ）ゲート電極を基板上に形成するステップ、
をさらに含む請求項６８に記載の方法。
【請求項７２】
第１の電気的コンタクトが、カソード電極であり、第２の電気的コンタクトが、アノード電極であり、ステップ（Ｅ）が、
（Ｆ）カソード電極およびアノード電極を基板上に形成するステップ、
を含む請求項６８に記載の方法。
【請求項７３】
ステップ（Ｃ）が、
交互に現れるＮ型ドーピング部分およびＰ型ドーピング部分を有するようにそれぞれのナノワイヤをドーピングするステップであり、それぞれのナノワイヤが、実質的に第１の距離に等しい交互にドーピングされた部分の連続する接合間の間隔を有する、前記ドーピングするステップ、
を含む請求項６７に記載の方法。
【請求項７４】
（Ｅ）第１の電気的コンタクトおよび第２の電気的コンタクトを基板上に形成するステップであり、少なくとも１つのナノワイヤが、第１の電気的コンタクトを第２の電気的コンタクトに結合し、第１の電気的コンタクトと第２の電気的コンタクトとの間の距離が、第１の距離にほぼ等しい、前記形成するステップ、
をさらに含む請求項７３に記載の方法。
【請求項７５】
ステップ（Ａ）において選択された少なくとも１つの発光半導体材料が、蛍光材料、燐光材料、エレクトロルミネセンス材料、および、カソードルミネセンス材料の少なくとも１つを含み、ステップ（Ｂ）が、
蛍光材料、燐光材料、エレクトロルミネセンス材料、および、カソードルミネセンス材料の選択された少なくとも１つから複数のナノワイヤを形成するステップ、
を含む請求項６７に記載の方法。
【請求項７６】
ステップ（Ａ）において選択された少なくとも１つの発光半導体材料が、複数の蛍光材料を含み、ステップ（Ｂ）が、
選択された複数の蛍光材料から複数のナノワイヤを形成するステップ、
を含む請求項６７に記載の方法。
【請求項７７】
ステップ（Ｂ）が、
それぞれのナノワイヤが実質的に同じ直径を有するように複数のナノワイヤを形成するステップ、
を含む請求項６７に記載の方法。
【請求項７８】
ステップ（Ｂ）が、
複数の直径を有するナノワイヤを含むように複数のナノワイヤを形成するステップ、
を含む請求項６７に記載の方法。
【請求項７９】
ステップ（Ａ）が、
（１）選択されたそれぞれの発光半導体ナノワイヤ材料が選択されたものとは別の発光半導体ナノワイヤ材料と異なる色の光を放射するように複数の発光半導体ナノワイヤ材料を選択するステップ、
を含む請求項６７に記載の方法。
【請求項８０】
ステップ（１）が、
薄膜によって白色光が放射されるように複数の発光半導体ナノワイヤ材料を選択するステップ、
を含む請求項７９に記載の方法。
【請求項８１】
ステップ（Ａ）が、
桃色、赤色、橙色、黄色、緑色、青色、紫色、藍色、青紫色、茶色、赤外線、近赤外線、または、紫外線の光が薄膜によって放射されるように少なくとも１つの発光半導体ナノワイヤ材料を選択するステップ、
を含む請求項６７に記載の方法。
【請求項８２】
ステップ（Ｄ）が、ステップ（Ｃ）の前に実行される請求項６７に記載の方法。
【請求項８３】
ステップ（Ｃ）が、ステップ（Ｄ）の前に実行される請求項６７に記載の方法。
【請求項８４】
発光半導体デバイスを製造する方法であって、
（Ａ）少なくとも１つの発光半導体ナノワイヤ材料を選択するステップと、
（Ｂ）選択された少なくとも１つの発光半導体ナノワイヤ材料から複数のナノワイヤを形成するステップと、
（Ｄ）複数のナノワイヤを基板上に成膜するステップと、
（Ｅ）第１の電気的コンタクトおよび第２の電気的コンタクトを基板上に形成するステップであり、少なくとも１つのナノワイヤが、第１の電気的コンタクトを第２の電気的コンタクトに結合する、前記形成するステップとを含み、
デバイスの動作中、光が、ナノワイヤと第１および第２の電気的コンタクトの一方との接合から放射される、
方法。
【請求項８５】
少なくとも１つのナノワイヤを第１および第２の電気的コンタクトの一方に結合することによって、ショットキーダイオードが形成される請求項８４に記載の方法。
【請求項８６】
発光半導体デバイスであって、
基板と、
前記基板上に形成された第１の電気的コンタクトおよび第２の電気的コンタクトと、
それぞれが少なくとも１つの発光半導体ナノワイヤ材料を備えた複数のナノワイヤであり、少なくとも１つのナノワイヤが、第１の電気的コンタクトを第２の電気的コンタクトに結合する、前記複数のナノワイヤとを備え、
前記複数のナノワイヤが、両方の電気的コンタクトに接触した状態で前記基板上に固定化された、
発光半導体デバイス。
【請求項８７】
デバイスの動作中、光が、ナノワイヤと第１および第２の電気的コンタクトの一方との接合から放射される請求項８６に記載の発光半導体デバイス。
【請求項８８】
それぞれのナノワイヤが、ｐｎ接合を含むようにドーピングされた請求項８６に記載の発光半導体デバイス。
【請求項８９】
前記一対の電気的コンタクト間の距離が、第１の長さにほぼ等しく、
それぞれのナノワイヤが、それのそれぞれの長軸に沿って、複数のｐｎ接合を有するようにドーピングされ、それぞれのナノワイヤが、前記第１の長さにほぼ等しい隣接するｐｎ接合間の間隔を有する、
請求項８６に記載の発光半導体デバイス。
【請求項９０】
前記それぞれのナノワイヤが、蛍光ナノワイヤ材料を備えた請求項８６に記載の発光半導体デバイス。
【請求項９１】
前記蛍光ナノワイヤ材料が、ＧａＮを含む請求項９０に記載の発光半導体デバイス。
【請求項９２】
前記蛍光ナノワイヤ材料が、ＣｄＳｅ、ＩｎＰ、ＩｎＡｓ、ＣｄＳ、ＣｄＴｅ、ＺｎＳ、ＺｎＳｅ、ＺｎＯ、ＰｂＳｅ、ＰｂＴｅ、ＰｂＳ、ＨｇＴｅ、ＨｇＳｅ、および、ＨｇＳの少なくとも１つを含む請求項９０に記載の発光半導体デバイス。
【請求項９３】
前記複数のナノワイヤが、複数の蛍光ナノワイヤ材料を備えた請求項８６に記載の発光半導体デバイス。
【請求項９４】
前記複数のナノワイヤのすべてのナノワイヤが、実質的に同じ直径を有する請求項８６に記載の発光半導体デバイス。
【請求項９５】
前記複数のナノワイヤが、複数の直径を有するナノワイヤを含む請求項８６に記載の発光半導体デバイス。
【請求項９６】
半導体デバイスが、動作中に、桃色、赤色、橙色、黄色、緑色、青色、紫色、藍色、青紫色、茶色、赤外線、近赤外線、または、紫外線の光を放射する請求項８６に記載の発光半導体デバイス。
【請求項９７】
半導体デバイスが、動作中に、白色光を放射する請求項８６に記載の発光半導体デバイス。
【請求項９８】
ターゲット表面上にナノワイヤを配置するための方法であって、
（Ａ）フローマスクの第１の表面に形成された少なくとも１つの通路がターゲット表面の一部分を覆うようにフローマスクの第１の表面をターゲット表面に重ね合わせるステップと、
（Ｂ）複数のナノワイヤを含む液体を少なくとも１つの通路へ流し込むステップと、
（Ｃ）少なくとも１つの通路を流れる液体に含まれるナノワイヤを、少なくとも１つの通路によって覆われたターゲット表面の一部分上に配置するステップと、
を含む方法。
【請求項９９】
（Ｄ）少なくとも１つの通路を流れる液体の流れを中断し、ナノワイヤが、ターゲット表面の一部分上に配置されたままであることを可能にするステップ、
をさらに含む請求項９８に記載の方法。
【請求項１００】
少なくとも１つの通路が、第１の表面に形成された複数の通路を備え、ステップ（Ｂ）が、
複数のナノワイヤを含む液体を複数の通路へ流し込むステップ、
を含む請求項９８に記載の方法。
【請求項１０１】
複数の通路のそれぞれの通路が、ターゲット表面の対応する部分を覆い、ステップ（Ｃ）が、
複数の通路を流れる液体に含まれるナノワイヤを、複数の通路のそれぞれの通路によって覆われたターゲット表面の対応する部分上に配置するステップ、
を含む請求項１００に記載の方法。
【請求項１０２】
ターゲット表面が、その上に形成された複数の導電性構造体を有し、ステップ（Ｃ）が、
少なくとも１つのナノワイヤによって複数の導電性構造体の導電性構造体間に少なくとも１つの接続を形成するステップ、
を含む請求項９８に記載の方法。
【請求項１０３】
ステップ（Ｂ）が、
ターゲット表面の一部分上に配置されるナノワイヤを、少なくとも１つの通路を流れる液体の流れの方向に実質的に平行に配向するステップ、
を含む請求項９８に記載の方法。
【請求項１０４】
（Ｄ）液体中のナノワイヤの濃度を選択するステップ、
をさらに含む請求項９８に記載の方法。
【請求項１０５】
ステップ（Ｄ）が、
ステップ（Ｃ）において、ターゲット表面の覆われた部分上に電気的接続を形成するのに十分な数のナノワイヤが、ターゲット表面の覆われた部分上に配置されるように、液体中のナノワイヤの濃度を選択するステップ、
を含む請求項１０４に記載の方法。
【請求項１０６】
ナノワイヤをターゲット表面上に配置するための装置であって、
ターゲット表面と重なり合うように構成された第１の表面を有する本体と、
前記第１の表面に形成された少なくとも１つの通路と、
ナノワイヤの流れを前記少なくとも１つの通路に供給するために前記本体に形成された入力ポートと、
前記少なくとも１つの通路からナノワイヤの流れを取り出すために前記本体に形成された出力ポートとを備え、
前記少なくとも１つの通路が、前記本体の前記第１の表面がターゲット表面と重なり合ったときに前記少なくとも１つの通路によって覆われるターゲット表面の一部分上に前記ナノワイヤの流れに含まれるナノワイヤが配置されるのを可能にするように形成された、
装置。
【請求項１０７】
前記少なくとも１つの通路が、前記第１の表面に形成された複数の通路を備えた請求項１０６に記載の装置。
【請求項１０８】
前記ターゲット表面が、半導体ウェーハ表面である請求項１０６に記載の装置。
【請求項１０９】
前記半導体ウェーハ表面が、その上に形成された集積回路のアレイを含む請求項１０８に記載の装置。
【請求項１１０】
前記ターゲット表面が、基板表面である請求項１０６に記載の装置。
【請求項１１１】
前記ナノワイヤの流れが、複数のナノワイヤを含む液体を含む請求項１０６に記載の装置。
【請求項１１２】
ターゲット表面が、その上に形成された複数の導電性トレースを有し、前記少なくとも１つの通路が、前記ナノワイヤの流れに含まれるナノワイヤが前記複数の導電性トレースに含まれる導電性トレース間に少なくとも１つの接続を形成するのを可能にする請求項１０６に記載の装置。
【請求項１１３】
ターゲット表面の一部分上に配置された前記ナノワイヤが、前記少なくとも１つの通路を流れる流れの方向に実質的に平行に配向された請求項１０６に記載の装置。
【請求項１１４】
前記少なくとも１つの通路の通路幅が、１μｍ〜１０００μｍの範囲内に存在する請求項１０６に記載の装置。
【請求項１１５】
ナノワイヤをターゲット表面に塗布するためのシステムであって、
ナノワイヤ溶液を提供する溶液供給源であり、前記ナノワイヤ溶液が、複数のナノワイヤを含む液体を含む、前記溶液供給源と、
前記溶液供給源に結合されたノズルであり、前記ノズルが、少なくとも１つの出力開口を有する、前記ノズルとを備え、
前記ノズルが、ナノワイヤ溶液を前記少なくとも１つの出力開口からターゲット表面上へ案内し、前記ナノワイヤ溶液に含まれる前記ナノワイヤが、前記ターゲット表面上においてお互いに実質的に平行に整列するようにターゲット表面上へ案内される、
システム。
【請求項１１６】
前記ノズルが、複数の出力開口を有する請求項１１５に記載のシステム。
【請求項１１７】
前記複数の出力開口が、ターゲット表面の重なり合った部分にナノワイヤ溶液を塗布する請求項１１６に記載のシステム。
【請求項１１８】
前記複数の出力開口が、ターゲット表面の複数の重なり合わない部分にナノワイヤ溶液を塗布する請求項１１６に記載のシステム。
【請求項１１９】
前記少なくとも１つの出力開口に含まれる出力開口の幅が、１μｍ〜１０００μｍの範囲内に存在する請求項１１５に記載のシステム。
【請求項１２０】
前記少なくとも１つの出力開口に含まれる出力開口の幅が、前記複数のナノワイヤに含まれるナノワイヤの長さよりも大きいかまたはその長さに等しい（幅≧長さ）請求項１１５に記載のシステム。
【請求項１２１】
ナノワイヤを実質的に整列した状態でターゲット表面に塗布するための方法であって、
（Ａ）ナノワイヤ溶液を提供するステップであり、ナノワイヤ溶液が、複数のナノワイヤを含む液体を備えた、前記ナノワイヤ溶液を提供するステップと、
（Ｂ）ナノワイヤ溶液をノズルの少なくとも１つの出力開口からターゲット表面上へ案内するステップとを含み、
ステップ（Ｂ）が、ターゲット表面上においてナノワイヤをお互いに実質的に平行に整列させるステップを含む。
方法。
【請求項１２２】
ステップ（Ｂ）が、
ナノワイヤ溶液をターゲット表面の重なり合った部分に案内するステップ、
をさらに含む請求項１２１に記載の方法。
【請求項１２３】
ステップ（Ｂ）が、
ナノワイヤ溶液をターゲット表面の複数の重なり合わない部分に案内するステップ、
をさらに含む請求項１２１に記載の方法。
【請求項１２４】
ステップ（Ｂ）が、
ノズルの少なくとも１つの出力開口からターゲット表面上へナノワイヤ溶液を押し出すために圧力を加えるステップ、
をさらに含む請求項１２１に記載の方法。
【請求項１２５】
ターゲット表面が、基板であり、ステップ（Ｂ）が、
ナノワイヤ溶液をノズルの少なくとも１つの出力開口から基板上へ案内するステップ、
をさらに含む請求項１２１に記載の方法。
【請求項１２６】
ターゲット表面が、ウェーハであり、ステップ（Ｂ）が、
ナノワイヤ溶液をノズルの少なくとも１つの出力開口からウェーハ上へ案内するステップ、
をさらに含む請求項１２１に記載の方法。
【請求項１２７】
ターゲット表面が、実質的に切れ目のないシードであり、ステップ（Ｂ）が、
ナノワイヤ溶液をノズルの少なくとも１つの出力開口からシート上へ案内するステップ、
をさらに含み、請求項１２１に記載の方法が、
（Ｃ）ノズルに対してのシートの位置を調節するステップ、
をさらに含む請求項１２１に記載の方法。
【請求項１２８】
（Ｃ）ナノワイヤをターゲット表面に取り付けるステップ、
をさらに含む請求項１２１に記載の方法。
【請求項１２９】
ステップ（Ｃ）が、
ターゲット表面上のナノワイヤを硬化させるステップ、
を含む請求項１２８に記載の方法。
【請求項１３０】
ステップ（Ｃ）が、
電荷をターゲット表面に付与するステップ、
を含む請求項１２１に記載の方法。
【請求項１３１】
複数の半導体デバイスを有する大面積マクロエレクトロニクス基板を製造する方法であって、
（Ａ）ナノワイヤ溶液をノズルの少なくとも１つの出力開口から基板上へ案内し、動作電流密度を達成するのに十分な密度のナノワイヤを備えたナノワイヤ薄膜を形成するステップと、
（Ｂ）ナノワイヤ薄膜をパターン化し、複数の半導体デバイス領域を画定するステップと、
（Ｃ）半導体デバイス領域においてオーミックコンタクトを形成し、それによって、電気的接続を複数の半導体デバイスに提供するステップと、
を含む方法。
【請求項１３２】
ステップ（Ａ）が、
ナノワイヤ薄膜に含まれるナノワイヤを実質的に整列させるステップ、
を含む請求項１３１に記載の方法。
【請求項１３３】
（Ｄ）ナノワイヤ薄膜を硬化させるステップ、
をさらに含む請求項１３１に記載の方法。
【請求項１３４】
（Ｄ）電荷をターゲット表面に付与するステップ、
をさらに含む請求項１３１に記載の方法。
【請求項１３５】
高い電子移動度を有する導電性ナノワイヤを設計する方法であって、
（Ａ）半導体材料を選択するステップと、
（Ｂ）選択された半導体材料から製造されたナノワイヤの最大直径を決定するステップであり、その最大直径が、相当な電子の量子閉じ込めを提供する、前記最大直径を決定するステップと、
を含む方法。
【請求項１３６】
ステップ（Ｂ）が、
【数１】
によって最大直径を計算するステップ、
を含む請求項１３５に記載の方法。
【請求項１３７】
（Ｃ）選択された半導体材料から複数のナノワイヤを形成するステップであり、複数のナノワイヤに含まれるそれぞれのナノワイヤが、決定された最大直径よりも小さいかまたはその最大直径に等しい直径（直径≦決定された最大直径）を有するように形成される、前記形成するステップ、
を含む請求項１３５に記載の方法。
【請求項１３８】
ステップ（１）が、
Ｓｉ、Ｇｅ、ＡｌＮ、ＡｌＳｂ、ＧａＮ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＩｎＮ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ、ＺｎＯ、および、ＺｎＳの中の１つであるように半導体材料を選択するステップ、
を含む請求項１３５に記載の方法。
【請求項１３９】
ステップ（Ｃ）が、
予め定められた長さを有するように複数のナノワイヤに含まれるそれぞれのナノワイヤを形成するステップであり、それぞれのナノワイヤが、ナノワイヤにおける電子のバリスティック輸送を可能にする、前記形成するステップ、
を含む請求項１３５に記載の方法。
【請求項１４０】
予め定められた係数Ｎが、３よりも大きいかまたは３に等しい（Ｎ≧３）請求項１３６に記載の方法。
【請求項１４１】
予め定められた係数Ｎが、５よりも大きいかまたは５に等しい（Ｎ≧５）請求項１４０に記載の方法。
【請求項１４２】
高い電子移動度を有する導電性ナノワイヤを製造する方法であって、
（Ａ）半導体材料を選択するステップと、
（Ｂ）選択された半導体材料から複数のナノワイヤを形成するステップであり、それぞれのナノワイヤが、選択された半導体材料のために決定された最大直径よりも小さいかまたはその決定された最大直径に等しい直径（直径≦決定された最大直径）を有するように形成され、それぞれのナノワイヤが、相当な電子の量子閉じ込めを維持するのを可能にする、前記形成するステップと、
を含む方法。
【請求項１４３】
ステップ（Ｂ）が、
【数２】
によって最大直径を計算するステップ、
を含む請求項１４２に記載の方法。
【請求項１４４】
ステップ（１）が、
Ｓｉ、Ｇｅ、ＡｌＮ、ＡｌＳｂ、ＧａＮ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＩｎＮ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ、ＺｎＯ、および、ＺｎＳの中の１つであるように半導体材料を選択するステップ、
を含む請求項１４２に記載の方法。
【請求項１４５】
それぞれのナノワイヤが、予め定められた長さよりも小さいかまたは予め定められた長さに等しい長さ（長さ≦予め定められた長さ）を有し、それによって、電子のバリスティック輸送をナノワイヤにおいて発生させることができる請求項１４２に記載の方法。
【請求項１４６】
予め定められた係数Ｎが、３よりも大きいかまたは３に等しい（Ｎ≧３）請求項１４３に記載の方法。
【請求項１４７】
予め定められた係数Ｎが、５よりも大きいかまたは５に等しい（Ｎ≧５）請求項１４６に記載の方法。
【請求項１４８】
（Ｃ）電子を伝導キャリアとして使用するように複数のナノワイヤを構成するステップであり、それによって、複数のナノワイヤに含まれるナノワイヤにおいて、電子のフォノン散乱が、減少する、前記構成するステップ、
をさらに含む請求項１４２に記載の方法。
【請求項１４９】
ステップ（Ｃ）が、
（１）複数のナノワイヤをｎ型ドーパント材料によってドーピングするステップ、
を含む請求項１４８に記載の方法。
【請求項１５０】
ステップ（Ｃ）が、
（１）複数のナノワイヤをｐ型ドーパント材料によってドーピングするステップと、
（２）電子を伝導キャリアにするのに十分なバイアス電圧を複数のナノワイヤに印加することによって、複数のナノワイヤを逆のモードで動作させるステップと、
を含む請求項１４８に記載の方法。
【請求項１５１】
複数のナノワイヤが、トランジスタのソース電極とドレイン電極との間に結合され、ステップ（２）が、
バイアス電圧をトランジスタのゲートバイアス電圧として複数のナノワイヤに印加するステップ、
を含む請求項１５０に記載の方法。
【請求項１５２】
高い電子移動度を有する導体であって、
動作電流レベルを達成するのに十分な密度のナノワイヤを有するナノワイヤ薄膜であり、それぞれのナノワイヤが、半導体材料を備え、かつ、前記半導体材料のために決定された最大直径よりも小さいかまたはその決定された最大直径に等しい直径（直径≦決定された最大直径）を有し、相当な電子の量子閉じ込めを前記それぞれのナノワイヤが維持するのを可能にする、前記ナノワイヤ薄膜、
を備えた導体。
【請求項１５３】
前記最大直径が、
【数３】
に基づいて計算される、
請求項１５２に記載の導体。
【請求項１５４】
前記半導体材料が、Ｓｉ、Ｇｅ、ＡｌＮ、ＡｌＳｂ、ＧａＮ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＩｎＮ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ、ＺｎＯ、および、ＺｎＳの中の１つである請求項１５２に記載の導体。
【請求項１５５】
それぞれのナノワイヤが、予め定められた長さよりも小さいかまたは予め定められた長さに等しい長さ（長さ≦予め定められた長さ）を有し、それによって、電子のバリスティック輸送を前記それぞれのナノワイヤにおいて発生させることができる請求項１５２に記載の導体。
【請求項１５６】
予め定められた係数Ｎが、３よりも大きいかまたは３に等しい（Ｎ≧３）請求項１５３に記載の導体。
【請求項１５７】
予め定められた係数Ｎが、５よりも大きいかまたは５に等しい（Ｎ≧５）請求項１５６に記載の導体。
【請求項１５８】
ナノワイヤが、電子を伝導キャリアとして使用するように構成され、それによって、ナノワイヤにおいて、電子のフォノン散乱が、減少する請求項１５２に記載の導体。
【請求項１５９】
ナノワイヤが、ｎ型ドーパント材料によってドーピングされ、電子を伝導キャリアとして使用するように構成された請求項１５８に記載の導体。
【請求項１６０】
ナノワイヤが、ｐ型ドーパント材料によってドーピングされ、
電子を伝導キャリアとして使用するのに十分なバイアス電圧をナノワイヤ薄膜に印加することによって、ナノワイヤ薄膜が、逆のモードで動作させられる、
請求項１５８に記載の導体。
【請求項１６１】
複数のナノワイヤが、トランジスタのソース電極とドレイン電極との間に結合され、バイアス電圧が、トランジスタのゲートバイアス電圧として複数のナノワイヤに印加される請求項１６０に記載の導体。
【請求項１６２】
減少した表面散乱を有するナノワイヤを製造する方法であって、
（Ａ）半導体材料を選択するステップと、
（Ｂ）選択された半導体材料から複数のナノワイヤを形成するステップと、
（Ｃ）複数のナノワイヤに含まれるそれぞれのナノワイヤの周囲表面を絶縁層によってコーティングするステップと、
を含む方法。
【請求項１６３】
絶縁層が、誘電体層を備え、ステップ（Ｃ）が、
複数のナノワイヤに含まれるそれぞれのナノワイヤを誘電材料によってコーティングするステップ、
を含む請求項１６２に記載の方法。
【請求項１６４】
絶縁層が、酸化物を備え、ステップ（Ｃ）が、
複数のナノワイヤに含まれるそれぞれのナノワイヤを酸化させ、複数の酸化したナノワイヤを生成するステップ、
を含む請求項１６２に記載の方法。
【請求項１６５】
（Ｄ）複数の酸化したナノワイヤに含まれるそれぞれの酸化したナノワイヤをアニーリングするステップ、
をさらに含む請求項１６４に記載の方法。
【請求項１６６】
ステップ（Ｄ）が、
それぞれの酸化したナノワイヤをＨ２雰囲気中においてアニーリングし、それぞれの酸化したナノワイヤの酸化された層と酸化されない部分との界面におけるダングリングボンドをパッシベーションするステップ、
を含む請求項１６５に記載の方法。
【請求項１６７】
減少した表面散乱を有するナノワイヤを製造する方法であって、
（Ａ）半導体材料を選択するステップと、
（Ｂ）選択された半導体材料から複数のナノワイヤを形成するステップと、
（Ｃ）複数のナノワイヤに含まれるそれぞれのナノワイヤをドーピングするステップであり、それによって、それぞれのナノワイヤが、コア−シェル構造を備え、シェルが、それぞれのコアを取り巻くそれぞれのナノワイヤのドーピングされた外側層である、前記ドーピングするステップとを含み、
ステップ（Ｃ）が、
動作中に、それぞれのナノワイヤのキャリアを実質的にコアに閉じ込めるステップ、
を含む方法。
【請求項１６８】
ステップ（Ｃ）が、
ドーピングされた外側層がそれぞれのコアのエネルギー準位に比較してより高いエネルギー準位を有するように、それぞれのナノワイヤのドーピングされる外側層のためのドーパント材料を選択するステップと、
選択されたドーパント材料を用いて、複数のナノワイヤに含まれるそれぞれのナノワイヤをドーピングするステップと、
を含む請求項１６７に記載の方法。
【請求項１６９】
前記ドーピングするステップが、
ドーピングされた外側層の格子構造がコアの格子構造に実質的に整合するように、ドーピングされる外側層のためのドーパント材料を選択するステップと、
選択されたドーパント材料を用いて、複数のナノワイヤに含まれるそれぞれのナノワイヤをドーピングするステップと、
を含む請求項１６７に記載の方法。
【請求項１７０】
減少した表面散乱を有する半導体デバイスであって、
複数の導電性ナノワイヤを備え、それぞれのナノワイヤが、
半導体材料を備えたコアと、
それぞれのコアを取り巻くシェルとを備え、
前記シェルが、ドーパント材料によってドーピングされた前記半導体材料を備え、
前記ドーピングされた半導体材料が、動作中に、前記それぞれのナノワイヤのキャリアをそれぞれの前記コアに実質的に閉じ込める、
半導体デバイス。
【請求項１７１】
前記ドーパント材料によって、前記シェルが、前記それぞれのコアに比較してより高いエネルギー準位を有する請求項１７０に記載の半導体デバイス。
【請求項１７２】
前記ドーパント材料によって、前記セルが、前記それぞれのコアの格子構造に十分に整合する格子構造を有し、それによって、前記それぞれのナノワイヤの前記キャリアが、動作中に、前記それぞれのコアに実質的に閉じ込められる請求項１７０に記載の方法。
【請求項１７３】
複数の半導体デバイスを有する電子的基板であって、
基板と、
動作電流レベルを達成するのに十分な密度のナノワイヤを備えて前記基板上に形成されたナノワイヤ薄膜であり、前記ナノワイヤ薄膜が、複数の半導体デバイス領域を画定する、前記ナノワイヤ薄膜と、
前記半導体デバイス領域に形成されたコンタクトであり、それによって、電気的な接続を複数の半導体デバイスに提供する、前記コンタクトと、
を備えた電子的基板。
【請求項１７４】
半導体デバイスの少なくとも一部が、トランジスタを備え、前記コンタクトが、前記ナノワイヤ薄膜の上側または下側に形成されたゲート電極、ソース電極、および、ドレイン電極を備え、前記ナノワイヤ薄膜が、前記ソース電極と前記ドレイン電極との間にチャンネルを形成する請求項１７３に記載の半導体デバイス。
【請求項１７５】
半導体デバイスの少なくとも一部が、ダイオードを備え、前記コンタクトが、前記ナノワイヤ薄膜の上側または下側に形成されたアノード電極およびカソード電極を備えた請求項１７３に記載の半導体デバイス。
【請求項１７６】
前記ナノワイヤ薄膜が、前記アノード電極と前記カソード電極との間にｐｎ接合を形成する請求項１７５に記載の半導体デバイス。
【請求項１７７】
前記ダイオードが、発光ダイオードを備えた請求項１７５に記載の半導体デバイス。
【請求項１７８】
半導体デバイスの少なくとも一部が、論理素子を備えた請求項１７３に記載の半導体デバイス。
【請求項１７９】
半導体デバイスの少なくとも一部が、メモリー素子を備えた請求項１７３に記載の半導体デバイス。
【請求項１８０】
半導体デバイスの少なくとも一部が、アクティブマトリックス駆動回路を備えた請求項１７３に記載の半導体デバイス。
【請求項１８１】
前記ナノワイヤが、それらの長軸に実質的に平行に整列させられた請求項１７３に記載の半導体デバイス。
【請求項１８２】
前記ナノワイヤが、ソース電極とドレイン電極との間の軸に実質的に平行に整列させられた請求項１７４に記載の半導体デバイス。
【請求項１８３】
前記ゲート電極が、基板上に形成され、前記ナノワイヤ薄膜が、前記ゲート電極上に形成され、前記ソース電極および前記ドレイン電極が、前記ナノワイヤ薄膜上に形成された請求項１７４に記載の半導体デバイス。
【請求項１８４】
前記ソース電極および前記ドレイン電極が、前記基板上に形成され、前記ナノワイヤ薄膜が、前記ソース電極および前記ドレイン電極上に形成され、前記ゲート電極が、前記ナノワイヤ薄膜上に形成された請求項１７４に記載の半導体デバイス。
【請求項１８５】
前記ゲート電極、前記ソース電極、および、前記ドレイン電極が、前記基板上に形成され、前記ナノワイヤ薄膜が、前記ゲート電極、前記ソース電極、および、前記ドレイン電極上に形成された請求項１７４に記載の半導体デバイス。
【請求項１８６】
前記ゲート電極、前記ソース電極、および、前記ドレイン電極が、前記ナノワイヤ薄膜上に形成された請求項１７４に記載の半導体デバイス。
【請求項１８７】
一部の半導体デバイス間の配線をさらに含む請求項１７３に記載の半導体デバイス。
【請求項１８８】
前記基板が、可撓性のある薄膜を含む請求項１７３に記載の半導体デバイス。
【請求項１８９】
前記基板が、透明な材料を含む請求項１７３に記載の半導体デバイス。
【請求項１９０】
前記基板が、透明な材料を含む請求項１７３に記載の半導体デバイス。
【請求項１９１】
前記ナノワイヤが、単結晶ナノワイヤであり、前記単結晶ナノワイヤにおいて、電気的なキャリアが、一般的なプレーナー単結晶半導体材料から形成されたデバイスにおいて輸送する電気的なキャリアの移動度に比べてもひけを取らない移動度で輸送する請求項１７３に記載の半導体デバイス。
【請求項１９２】
前記ナノワイヤ薄膜が、チャンネルにおいて、１０ナノアンペアよりも大きいオン状態電流レベルを有するのに十分な数のナノワイヤを含む請求項１７４に記載の半導体デバイス。
【請求項１９３】
前記チャンネルが、１つよりも多いナノワイヤを含む請求項１７４に記載の半導体デバイス。
【請求項１９４】
前記ゲート電極の少なくとも一部が、１つよりも多いナノワイヤ薄膜を備えた請求項１７４に記載の半導体デバイス。
【請求項１９５】
チャンネルの少なくとも一部が、ｐｎ接合を備え、それによって、動作中に、ｐｎ接合が、光を放射する請求項１７４に記載の半導体デバイス。
【請求項１９６】
前記ナノワイヤが、ドーピングされた請求項１７３に記載の半導体デバイス。
【請求項１９７】
前記ナノワイヤの少なくとも一部が、ドーピングされたコアを有する請求項１７３に記載の半導体デバイス。
【請求項１９８】
前記ナノワイヤの少なくとも一部が、ドーピングされたシェルを有する請求項１７３に記載の半導体デバイス。
【請求項１９９】
前記ナノワイヤの少なくとも一部が、ドーピングされたコアおよびシェルを有する請求項１７３に記載の半導体デバイス。
【請求項２００】
前記ナノワイヤの少なくとも一部が、酸化され、それによって、ゲート誘電体を形成する請求項１７４に記載の半導体デバイス。
【請求項２０１】
半導体デバイスの少なくとも一部が、別の回路に電気的に結合された請求項１７３に記載の半導体デバイス。
【請求項２０２】
前記回路が、論理回路である請求項２０１に記載の半導体デバイス。
【請求項２０３】
前記回路が、メモリー回路である請求項２０１に記載の半導体デバイス。
【請求項２０４】
前記回路が、アクティブマトリックス駆動回路である請求項２０１に記載の半導体デバイス。
【請求項２０５】
半導体デバイスの少なくとも一部が、別の回路に物理的に結合する請求項１７３に記載の半導体デバイス。
【請求項２０６】
前記回路が、論理回路である請求項２０５に記載の半導体デバイス。
【請求項２０７】
前記回路が、メモリー回路である請求項２０５に記載の半導体デバイス。
【請求項２０８】
前記回路が、アクティブマトリックス駆動回路である請求項２０５に記載の半導体デバイス。
【請求項２０９】
前記ナノワイヤが、パターン化された請求項１７３に記載の半導体デバイス。
【請求項２１０】
前記パターン化されたナノワイヤが、フォトリソグラフィーによってパターン化された請求項２０９に記載の半導体デバイス。
【請求項２１１】
前記パターン化されたナノワイヤが、スクリーン印刷された請求項２０９に記載の半導体デバイス。
【請求項２１２】
前記パターン化されたナノワイヤが、インクジェット印刷された請求項２０９に記載の半導体デバイス。
【請求項２１３】
前記パターン化されたナノワイヤが、ミクロ密着印刷された請求項２０９に記載の半導体デバイス。
【請求項２１４】
ナノワイヤが、回転塗布された請求項１７３に記載の半導体デバイス。
【請求項２１５】
ナノワイヤが、機械的に整列させられた請求項１７３に記載の半導体デバイス。
【請求項２１６】
ナノワイヤが、フロー整列させられた請求項１７３に記載の半導体デバイス。
【請求項２１７】
ナノワイヤが、剪断力整列させられた請求項１７３に記載の半導体デバイス。
【請求項２１８】
前記ナノワイヤが、基板上のどこにでもデバイスを実現することのできる統計的確率を有するのに十分な密度を備えた請求項１７３に記載の半導体デバイス。
【請求項２１９】
前記ナノワイヤの少なくとも一部分上に成膜された酸化物の層をさらに備えた請求項１７３に記載の半導体デバイス。
【請求項２２０】
前記ナノワイヤが、単結晶半導体材料の移動度よりも大きい移動度を有するバリスティック導体である請求項１７３に記載の半導体デバイス。
【請求項２２１】
前記ナノワイヤが、無作為に配向された請求項１７３に記載の半導体デバイス。
【請求項２２２】
前記ナノワイヤが、単層、二次単層、または、多層として形成された請求項１７３に記載の半導体デバイス。
【請求項２２３】
前記チャンネルに含まれる少なくとも１つのチャンネルのために、前記ナノワイヤに含まれる少なくとも２つのナノワイヤの第１の端部が、前記チャンネルの第１のコンタクトに電気的に結合され、前記少なくとも２つのナノワイヤの第２の端部が、前記チャンネルの第２のコンタクトに電気的に結合された請求項１７４に記載の半導体デバイス。
【請求項２２４】
複数の半導体デバイスを有する電子的な基板を製造する方法であって、
（ａ）動作電流レベルを達成するのに十分なナノワイヤの密度を備えたナノワイヤ薄膜を基板上に形成するステップと、
（ｂ）ナノワイヤ薄膜において複数の半導体デバイス領域を画定するステップと、
（ｃ）半導体デバイス領域においてコンタクトを形成し、それによって、電気的な接続を複数の半導体デバイスに提供するステップと、
を含む方法。
【請求項２２５】
ナノワイヤをそれらの長軸に実質的に平行に整列させるステップをさらに含む請求項２２４に記載の方法。
【請求項２２６】
ステップ（ｃ）が、ソース電極およびドレイン電極を形成するステップを含み、それによって、ナノワイヤが、それぞれのソース電極とそれぞれのドレイン電極との間に存在する長さを有するチャンネルを形成する請求項２２４に記載の方法。
【請求項２２７】
ゲート電極を形成するステップをさらに含む請求項２２６に記載の方法。
【請求項２２８】
ステップ（ｃ）が、アノード電極およびカソード電極を形成するステップを含む請求項２２４に記載の方法。
【請求項２２９】
ナノワイヤが、ソースコンタクトとドレインコンタクトとの間の軸にほぼ平行に整列させられる請求項２２６に記載の方法。
【請求項２３０】
ゲート電極が、基板上に形成され、ナノワイヤ薄膜が、ゲート電極上に形成され、ソース電極およびドレイン電極が、ナノワイヤ薄膜上に形成される請求項２２７に記載の方法。
【請求項２３１】
ソース電極およびドレイン電極が、基板上に形成され、ナノワイヤ薄膜が、ソース電極およびドレイン電極上に形成され、ゲート電極が、ナノワイヤ薄膜上に形成される請求項２２７に記載の方法。
【請求項２３２】
ゲート電極、ソース電極、および、ドレイン電極が、基板上に形成され、ナノワイヤ薄膜が、ゲート電極、ソース電極、および、ドレイン電極上に形成される請求項２２７に記載の方法。
【請求項２３３】
ゲート電極、ソース電極、および、ドレイン電極が、ナノワイヤ薄膜上に形成される請求項２２７に記載の方法。
【特許請求の範囲】
【請求項１】
複数の半導体デバイスを有する電子的基板であって、
基板と、
動作電流レベルを達成するのに十分な密度のナノワイヤを備えて前記基板上に形成されたナノワイヤ薄膜であり、前記ナノワイヤ薄膜が、複数の半導体デバイス領域を画定する、前記ナノワイヤ薄膜と、
前記半導体デバイス領域に形成されたコンタクトであり、それによって、電気的な接続を複数の半導体デバイスに提供する、前記コンタクトと、
を備えた電子的基板。
【請求項２】
半導体デバイスの少なくとも一部が、トランジスタを備え、前記コンタクトが、前記ナノワイヤ薄膜の上側または下側に形成されたゲート電極、ソース電極、および、ドレイン電極を備え、前記ナノワイヤ薄膜が、前記ソース電極と前記ドレイン電極との間にチャンネルを形成する請求項１に記載の半導体デバイス。
【請求項３】
半導体デバイスの少なくとも一部が、ダイオードを備え、前記コンタクトが、前記ナノワイヤ薄膜の上側または下側に形成されたアノード電極およびカソード電極を備えた請求項１に記載の半導体デバイス。
【請求項４】
前記ナノワイヤ薄膜が、前記アノード電極と前記カソード電極との間にｐｎ接合を形成する請求項３に記載の半導体デバイス。
【請求項５】
前記ダイオードが、発光ダイオードを備えた請求項３に記載の半導体デバイス。
【請求項６】
半導体デバイスの少なくとも一部が、論理素子を備えた請求項１に記載の半導体デバイス。
【請求項７】
半導体デバイスの少なくとも一部が、メモリー素子を備えた請求項１に記載の半導体デバイス。
【請求項８】
半導体デバイスの少なくとも一部が、アクティブマトリックス駆動回路を備えた請求項１に記載の半導体デバイス。
【請求項９】
前記ナノワイヤが、それらの長軸に実質的に平行に整列させられた請求項１に記載の半導体デバイス。
【請求項１０】
前記ナノワイヤが、ソース電極とドレイン電極との間の軸に実質的に平行に整列させられた請求項２に記載の半導体デバイス。
【請求項１１】
前記ゲート電極が、基板上に形成され、前記ナノワイヤ薄膜が、前記ゲート電極上に形成され、前記ソース電極および前記ドレイン電極が、前記ナノワイヤ薄膜上に形成された請求項２に記載の半導体デバイス。
【請求項１２】
前記ソース電極および前記ドレイン電極が、前記基板上に形成され、前記ナノワイヤ薄膜が、前記ソース電極および前記ドレイン電極上に形成され、前記ゲート電極が、前記ナノワイヤ薄膜上に形成された請求項２に記載の半導体デバイス。
【請求項１３】
前記ゲート電極、前記ソース電極、および、前記ドレイン電極が、前記基板上に形成され、前記ナノワイヤ薄膜が、前記ゲート電極、前記ソース電極、および、前記ドレイン電極上に形成された請求項２に記載の半導体デバイス。
【請求項１４】
前記ゲート電極、前記ソース電極、および、前記ドレイン電極が、前記ナノワイヤ薄膜上に形成された請求項２に記載の半導体デバイス。
【請求項１５】
一部の半導体デバイス間の配線をさらに含む請求項１に記載の半導体デバイス。
【請求項１６】
前記基板が、可撓性のある薄膜を含む請求項１に記載の半導体デバイス。
【請求項１７】
前記基板が、透明な材料を含む請求項１に記載の半導体デバイス。
【請求項１８】
前記基板が、透明な材料を含む請求項１に記載の半導体デバイス。
【請求項１９】
前記ナノワイヤが、単結晶ナノワイヤであり、前記単結晶ナノワイヤにおいて、電気的なキャリアが、一般的なプレーナー単結晶半導体材料から形成されたデバイスにおいて輸送する電気的なキャリアの移動度に比べてもひけを取らない移動度で輸送する請求項１に記載の半導体デバイス。
【請求項２０】
前記ナノワイヤ薄膜が、チャンネルにおいて、１０ナノアンペアよりも大きいオン状態電流レベルを有するのに十分な数のナノワイヤを含む請求項２に記載の半導体デバイス。
【請求項２１】
前記チャンネルが、１つよりも多いナノワイヤを含む請求項２に記載の半導体デバイス。
【請求項２２】
前記ゲート電極の少なくとも一部が、１つよりも多いナノワイヤ薄膜を備えた請求項２に記載の半導体デバイス。
【請求項２３】
チャンネルの少なくとも一部が、ｐｎ接合を備え、それによって、動作中に、ｐｎ接合が、光を放射する請求項２に記載の半導体デバイス。
【請求項２４】
前記ナノワイヤが、ドーピングされた請求項１に記載の半導体デバイス。
【請求項２５】
前記ナノワイヤの少なくとも一部が、ドーピングされたコアを有する請求項１に記載の半導体デバイス。
【請求項２６】
前記ナノワイヤの少なくとも一部が、ドーピングされたシェルを有する請求項１に記載の半導体デバイス。
【請求項２７】
前記ナノワイヤの少なくとも一部が、ドーピングされたコアおよびシェルを有する請求項１に記載の半導体デバイス。
【請求項２８】
前記ナノワイヤの少なくとも一部が、酸化され、それによって、ゲート誘電体を形成する請求項２に記載の半導体デバイス。
【請求項２９】
半導体デバイスの少なくとも一部が、別の回路に電気的に結合された請求項１に記載の半導体デバイス。
【請求項３０】
前記回路が、論理回路である請求項２９に記載の半導体デバイス。
【請求項３１】
前記回路が、メモリー回路である請求項２９に記載の半導体デバイス。
【請求項３２】
前記回路が、アクティブマトリックス駆動回路である請求項２９に記載の半導体デバイス。
【請求項３３】
半導体デバイスの少なくとも一部が、別の回路に物理的に結合する請求項１に記載の半導体デバイス。
【請求項３４】
前記回路が、論理回路である請求項３３に記載の半導体デバイス。
【請求項３５】
前記回路が、メモリー回路である請求項３３に記載の半導体デバイス。
【請求項３６】
前記回路が、アクティブマトリックス駆動回路である請求項３３に記載の半導体デバイス。
【請求項３７】
前記ナノワイヤが、パターン化された請求項１に記載の半導体デバイス。
【請求項３８】
前記パターン化されたナノワイヤが、フォトリソグラフィーによってパターン化された請求項３７に記載の半導体デバイス。
【請求項３９】
前記パターン化されたナノワイヤが、スクリーン印刷された請求項３７に記載の半導体デバイス。
【請求項４０】
前記パターン化されたナノワイヤが、インクジェット印刷された請求項３７に記載の半導体デバイス。
【請求項４１】
前記パターン化されたナノワイヤが、ミクロ密着印刷された請求項３７に記載の半導体デバイス。
【請求項４２】
ナノワイヤが、回転塗布された請求項１に記載の半導体デバイス。
【請求項４３】
ナノワイヤが、機械的に整列させられた請求項１に記載の半導体デバイス。
【請求項４４】
ナノワイヤが、フロー整列させられた請求項１に記載の半導体デバイス。
【請求項４５】
ナノワイヤが、剪断力整列させられた請求項１に記載の半導体デバイス。
【請求項４６】
前記ナノワイヤが、基板上のどこにでもデバイスを実現することのできる統計的確率を有するのに十分な密度を備えた請求項１に記載の半導体デバイス。
【請求項４７】
前記ナノワイヤの少なくとも一部分上に成膜された酸化物の層をさらに備えた請求項１に記載の半導体デバイス。
【請求項４８】
前記ナノワイヤが、単結晶半導体材料の移動度よりも大きい移動度を有するバリスティック導体である請求項１に記載の半導体デバイス。
【請求項４９】
前記ナノワイヤが、無作為に配向された請求項１に記載の半導体デバイス。
【請求項５０】
前記ナノワイヤが、単層、二次単層、または、多層として形成された請求項１に記載の半導体デバイス。
【請求項５１】
前記チャンネルに含まれる少なくとも１つのチャンネルのために、前記ナノワイヤに含まれる少なくとも２つのナノワイヤの第１の端部が、前記チャンネルの第１のコンタクトに電気的に結合され、前記少なくとも２つのナノワイヤの第２の端部が、前記チャンネルの第２のコンタクトに電気的に結合された請求項２に記載の半導体デバイス。
【請求項５２】
複数の半導体デバイスを有する電子的な基板を製造する方法であって、
（ａ）動作電流レベルを達成するのに十分なナノワイヤの密度を備えたナノワイヤ薄膜を基板上に形成するステップと、
（ｂ）ナノワイヤ薄膜において複数の半導体デバイス領域を画定するステップと、
（ｃ）半導体デバイス領域においてコンタクトを形成し、それによって、電気的な接続を複数の半導体デバイスに提供するステップと、
を含む方法。
【請求項５３】
ナノワイヤをそれらの長軸に実質的に平行に整列させるステップをさらに含む請求項５２に記載の方法。
【請求項５４】
ステップ（ｃ）が、ソース電極およびドレイン電極を形成するステップを含み、それによって、ナノワイヤが、それぞれのソース電極とそれぞれのドレイン電極との間に存在する長さを有するチャンネルを形成する請求項５２に記載の方法。
【請求項５５】
ゲート電極を形成するステップをさらに含む請求項５４に記載の方法。
【請求項５６】
ステップ（ｃ）が、アノード電極およびカソード電極を形成するステップを含む請求項５２に記載の方法。
【請求項５７】
ナノワイヤが、ソースコンタクトとドレインコンタクトとの間の軸にほぼ平行に整列させられる請求項５４に記載の方法。
【請求項５８】
ゲート電極が、基板上に形成され、ナノワイヤ薄膜が、ゲート電極上に形成され、ソース電極およびドレイン電極が、ナノワイヤ薄膜上に形成される請求項５５に記載の方法。
【請求項５９】
ソース電極およびドレイン電極が、基板上に形成され、ナノワイヤ薄膜が、ソース電極およびドレイン電極上に形成され、ゲート電極が、ナノワイヤ薄膜上に形成される請求項５５に記載の方法。
【請求項６０】
ゲート電極、ソース電極、および、ドレイン電極が、基板上に形成され、ナノワイヤ薄膜が、ゲート電極、ソース電極、および、ドレイン電極上に形成される請求項５５に記載の方法。
【請求項６１】
ゲート電極、ソース電極、および、ドレイン電極が、ナノワイヤ薄膜上に形成される請求項５５に記載の方法。
【図１】
【図２】
【図５】
【図７】
【図９】
【図１０】
【図１２】
【図１４】
【図１６】
【図２０Ａ】
【図２０Ｂ】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４Ａ】
【図３４Ｂ】
【図３４Ｃ】
【図３５Ａ】
【図３６Ｃ】
【図３８Ａ】
【図４０】
【図４２】
【図４５】
【図４６】
【図３５Ｃ】
【図３７Ａ】
【図３９Ａ】
【図４３】
【図４４】
【図４７】
【図２】
【図５】
【図７】
【図９】
【図１０】
【図１２】
【図１４】
【図１６】
【図２０Ａ】
【図２０Ｂ】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４Ａ】
【図３４Ｂ】
【図３４Ｃ】
【図３５Ａ】
【図３６Ｃ】
【図３８Ａ】
【図４０】
【図４２】
【図４５】
【図４６】
【図３５Ｃ】
【図３７Ａ】
【図３９Ａ】
【図４３】
【図４４】
【図４７】
【公表番号】特表２００６−５０７６９２（Ｐ２００６−５０７６９２Ａ）
【公表日】平成１８年３月２日（２００６．３．２）
【国際特許分類】
【出願番号】特願２００５−５００３３３（Ｐ２００５−５００３３３）
【出願日】平成１５年９月３０日（２００３．９．３０）
【国際出願番号】ＰＣＴ／ＵＳ２００３／０３０７２１
【国際公開番号】ＷＯ２００４／０３２１９３
【国際公開日】平成１６年４月１５日（２００４．４．１５）
【出願人】（５０４３２７０８５）ナノシス・インコーポレイテッド (24)
【氏名又は名称原語表記】Ｎａｎｏｓｙｓ， Ｉｎｃ．
【Ｆターム（参考）】
【公表日】平成１８年３月２日（２００６．３．２）
【国際特許分類】
【出願日】平成１５年９月３０日（２００３．９．３０）
【国際出願番号】ＰＣＴ／ＵＳ２００３／０３０７２１
【国際公開番号】ＷＯ２００４／０３２１９３
【国際公開日】平成１６年４月１５日（２００４．４．１５）
【出願人】（５０４３２７０８５）ナノシス・インコーポレイテッド (24)
【氏名又は名称原語表記】Ｎａｎｏｓｙｓ， Ｉｎｃ．
【Ｆターム（参考）】
[ Back to top ]