半導体装置およびその製造方法
【課題】フォトダイオードを有する半導体イメージセンサーにおいて、より高い光検出効率を実現し、光検出部以外の信号処理を行う画素トランジスタの特性を安定させることで、半導体装置の微細化を可能にする。
【解決手段】フォトダイオードＰＤを構成するＰ＋領域１２６およびＮ型領域１１１に炭素を共注入して炭素注入層１２８ａ、１２８ｂを形成することで、フォトダイオードＰＤの容量を増大させる。また、炭素注入層１２８ｂの形成によりＮ型領域１１１を含む転送トランジスタＴｒのチャネル内のホウ素の分布を均一化し、転送トランジスタＴｒの特性を安定させることで半導体装置内の素子の特性ばらつきの発生を防ぐ。
【解決手段】フォトダイオードＰＤを構成するＰ＋領域１２６およびＮ型領域１１１に炭素を共注入して炭素注入層１２８ａ、１２８ｂを形成することで、フォトダイオードＰＤの容量を増大させる。また、炭素注入層１２８ｂの形成によりＮ型領域１１１を含む転送トランジスタＴｒのチャネル内のホウ素の分布を均一化し、転送トランジスタＴｒの特性を安定させることで半導体装置内の素子の特性ばらつきの発生を防ぐ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、フォトダイオードを具備する半導体イメージセンサーの製造に適用して有効な技術に関する。
【背景技術】
【０００２】
民生用のデジタルビデオカメラやデジタルスチルカメラでは、主に、被写体の細部まで映しだす高い解像力および携帯性などを重視した機器の小型化が求められている。また、これらの要求を実現するため、固体撮像装置（イメージセンサ）では、撮像特性を維持しつつ、画素サイズの小型化に向けた開発が行われている。
【０００３】
特許文献１（特開２００６−２２２４５２号公報）には、ＳＴＩ構造の素子分離部よりも深い領域にフォトダイオードの底部を位置させることにより、混色を防止できるとともに、電荷蓄積部の容量が大きく感度、飽和特性に優れた固体撮像装置を実現することが記載されている。
【０００４】
特許文献２（特開２０１０−５６５１５号公報）には、周辺回路部のＭＯＳ（Metal Oxide Semiconductor）トランジスタのゲート絶縁膜に酸窒化膜を適用して動作速度を向上させ、光電変換部の性能劣化を抑制することが記載されている。ここでは、周辺回路部のＭＯＳトランジスタのゲート絶縁膜を酸窒化膜とし、光電変換部を備えた画素部の直上に酸化膜を形成している。
【０００５】
特許文献３（特開２００６−３１０８３５号公報）には、受光素子とフローティング拡散領域との間で電荷を伝送する伝送ゲート下部に位置したインジウムドーピング層を含むアクティブ単位ピクセルを有するＣＭＯＳイメージセンサーを実現し、暗電流を低減すことが記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−２２２４５２号公報
【特許文献２】特開２０１０−５６５１５号公報
【特許文献３】特開２００６−３１０８３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
高性能化および低コスト化などを目的として半導体イメージセンサーを微細化させた場合、半導体イメージセンサーを構成するフォトダイオードの容量ばらつきが発生する虞がある。また、半導体イメージセンサーを微細化させた場合、画素トランジスタまたは周辺回路を構成するＭＩＳ（Metal Insulator Semiconductor）型のトランジスタ（以下単にＭＩＳトランジスタという）などのしきい値のばらつきが発生する虞がある。
【０００８】
フォトダイオードの容量ばらつきは、フォトダイオードを構成するＰＮ接合の境界において不純物が拡散し、ＰＮ接合の境界が曖昧になることに起因して発生する。また、各トランジスタのしきい値のばらつきは、トランジスタのソース・ドレイン領域に注入された不純物が拡散し、ソース・ドレイン領域とウエルとの境界が曖昧になることなどに起因して発生する。フォトダイオードの容量値がばらつくと、フォトダイオードに蓄積できる電荷量がばらつくことで、フォトダイオードが光を受光した際に発生する電気信号（キャリア）の大きさがばらつくことになる。その結果、フォトダイオードを用いて検出する画像について、十分な解像度が得られない、十分な明暗のコントラストが得られない、またはノイズが増大するなどの問題が発生する。
【０００９】
また、フォトダイオードに電気的に接続された転送トランジスタまたは増幅トランジスタの特性がばらつくことで、上記と同様に半導体イメージセンサーの解像度が低下し、またはノイズが発生するなどの問題が起こる。これらの結果、半導体イメージセンサーを構成するフォトダイオードまたはその他のトランジスタなどの素子の特性ばらつきが生じることによって製品の性能が低下し、その結果製品不良が増加して製造歩留まりが減少する。
【００１０】
また半導体イメージセンサーの周辺回路部は、フォトダイオードなどを含む画素領域からの信号を処理する部分であり、形成する面積が小さければ小さいほど、半導体イメージセンサーの製品チップ面積を低減することが可能となる。しかしながら、周辺回路領域を構成するＭＩＳトランジスタのサイズ（ゲート長、ならびにゲート幅）を微細化することはランダムばらつきの増加の原因となる。ランダムばらつきとは、例えば隣接するＭＩＳトランジスタ間において大きくしきい値またはオン電流などが異なる現象を指し、ＭＩＳトランジスタのサイズが小さくなるほど、この現象が顕著となる。このようなランダムなしきい値ばらつきは、製品待機時のオフ電流ばらつきの発生の原因となり、半導体装置の待機時消費電力の増大を招く。
【００１１】
したがって、半導体イメージセンサーを微細化し、消費電力が小さい高性能な半導体装置を実現するためには、フォトダイオードまたはその周辺回路部などに形成されたＭＩＳトランジスタを構成する不純物拡散層の境界の不純物の分布が急峻になるように制御し、前記フォトダイオードおよび前記ＭＩＳトランジスタの特性ばらつきの発生を抑えることが重要となる。
【００１２】
本発明の目的は、半導体装置を構成する素子の特性ばらつきを抑制することにある。
【００１３】
本発明の他の目的は、半導体領域の不純物分布の精密な制御を実現することで、半導体装置の性能を向上させることにある。
【００１４】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１６】
本発明の好ましい一態様である半導体装置は、半導体基板の主面に形成された第１の導電型を有する第１半導体領域と、半導体基板の主面に形成され、前記第１半導体領域と接し、前記第１の導電型とは異なる第２の導電型を有する第２半導体領域とを含むフォトダイオードを具備し、前記第１半導体領域に不活性な不純物が共注入された第１共注入層が形成されているものである。
【００１７】
また、本発明の好ましい一態様である半導体装置の製造方法は、第１半導体領域と、前記第１半導体領域と接し、前記第１半導体領域よりも深い接合深さを有する第２半導体領域とを有するフォトダイオードを含む半導体装置の製造方法であって、
（ａ）半導体基板に第２導電型を有する不純物を注入して前記第２半導体領域を形成する工程と、
（ｂ）前記半導体基板に前記第２の導電型とは異なる第１導電型を有する不純物を注入して前記第１半導体領域を形成する工程と、
（ｃ）前記第１半導体領域に不活性な不純物を共注入して第１共注入層を形成する工程と、
を有するものである。
【発明の効果】
【００１８】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１９】
代表的な実施の形態によれば、半導体装置を構成する素子の特性ばらつきを抑制することができる。
【００２０】
また、半導体領域の不純物分布の精密な制御を実現することで、半導体装置の性能を向上させることができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施の形態１である半導体装置の断面図である。
【図２】本発明の実施の形態１である半導体装置の製造工程を示す断面図である。
【図３】図２に続く半導体装置の製造工程中の断面図である。
【図４】図３に続く半導体装置の製造工程中の断面図である。
【図５】図４に続く半導体装置の製造工程中の断面図である。
【図６】図５に続く半導体装置の製造工程中の断面図である。
【図７】図６に続く半導体装置の製造工程中の断面図である。
【図８】図７に続く半導体装置の製造工程中の断面図である。
【図９】図８に続く半導体装置の製造工程中の断面図である。
【図１０】図９に続く半導体装置の製造工程中の断面図である。
【図１１】図１０に続く半導体装置の製造工程中の断面図である。
【図１２】本発明の実施の形態２である半導体装置の製造工程を示す断面図である。
【図１３】図１２に続く半導体装置の製造工程中の断面図である。
【図１４】本発明の実施の形態３である半導体装置の製造工程を示す断面図である。
【図１５】図１４に続く半導体装置の製造工程中の断面図である。
【図１６】図１５に続く半導体装置の製造工程中の断面図である。
【図１７】本発明の実施の形態４である半導体装置の断面図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００２３】
（実施の形態１）
図１を用いて、本実施の形態を説明する。図１は、本実施の形態の半導体イメージセンサーの断面図であり、フォトダイオードを含む領域を示している。図１では、半導体基板の主面に形成された半導体素子よりも上層の配線などを含む積層構造体の図示は省略している。
【００２４】
図１に示すように、半導体イメージセンサーは半導体基板１００の主面に形成されており、半導体基板１００の主面に形成された複数の素子分離領域１０１などにより複数の領域に区切られている。すなわち、半導体基板１００の主面には周辺領域１０３、フォトダイオード領域１０４および画素トランジスタ領域１０５により構成された画素領域１０２と周辺回路領域１０６とがある。周辺回路領域１０６に形成されているＮ型ＭＩＳトランジスタＱｎはＮチャネル型のＭＩＳＦＥＴ（MIS Field Effect Transistor：ＭＩＳ型電界効果トランジスタ）であり、周辺回路領域１０６に形成されているＰ型ＭＩＳトランジスタＱｐはＰチャネル型のＭＩＳＦＥＴである。
【００２５】
周辺回路領域１０６のＮ型ＭＩＳトランジスタＱｎは半導体基板１００の主面にＰ型の不純物（たとえばＢ（ホウ素））が導入されて形成されたＰウエル１１２上にゲート絶縁膜１２０を介して形成されたゲート電極１２３と、ゲート電極１２３の横の半導体基板１００の主面にＮ型の不純物（たとえばＡｓ（ヒ素））が導入されて形成されたソース・ドレイン領域（拡散層）であるＮ＋領域１３１、１２５とを有している。Ｎ＋領域１３１、１２５はＮ型ＭＩＳトランジスタＱｎのソース・ドレイン領域を構成しており、Ｎ＋領域１２５はゲート電極１２３の直下のＰウエル１１２の上面のチャネル領域を挟むように半導体基板１００の主面に形成されており、Ｎ＋領域１３１は前記チャネル領域およびＮ＋領域１２５を含む領域を挟むように配置されている。Ｎ＋領域１３１はＮ＋領域１２５よりも深い接合深さを有する半導体領域である。すなわち、Ｎ＋領域１３１はＮ＋領域１２５よりも半導体基板１００の主面から半導体基板１００の裏面方向に向けて深い位置にまで不純物を導入して形成されている。
【００２６】
Ｎ型ＭＩＳトランジスタＱｎと同様に、周辺回路領域１０６のＰ型ＭＩＳトランジスタＱｐは、半導体基板１００の主面にＮ型の不純物（たとえばＡｓ（ヒ素））が導入されて形成されたＮウエル１１３上にゲート絶縁膜１２０を介して形成されたゲート電極１２４と、半導体基板１００の主面にＰ型の不純物（たとえばＢ（ホウ素））が導入されて形成されたソース・ドレイン領域（拡散層）であるＰ＋領域１３２、１２７とを有している。Ｐ＋領域１３２、１２７はＰ型ＭＩＳトランジスタＱｐのソース・ドレイン領域を構成し、Ｎ＋領域１３１、１２５と同様に、Ｐ型ＭＩＳトランジスタＱｐのチャネル領域を挟むようにＰ＋領域１２７が形成され、前記チャネル領域およびＰ＋領域１２７を挟むようにＰ＋領域１３２が形成されている。
【００２７】
また、画素トランジスタ領域１０５には、Ｎ型のトランジスタである転送トランジスタＴｒと、Ｎ型のトランジスタであるＡＭＰトランジスタ（増幅トランジスタ）Ａｐとが形成されている。フォトダイオード領域１０４にはフォトダイオードＰＤが形成されている。フォトダイオードＰＤおよび転送トランジスタＴｒは周辺回路領域１０６のトランジスタが形成されているＰウエル１１２およびＮウエル１１３よりも接合深さが深いＰウエル１１０上に形成されており、フォトダイオードＰＤは、半導体基板１００の主面に高濃度でＰ型の不純物（例えばＢ（ホウ素））が導入されたＰ＋領域１２６と、Ｐ＋領域１２６の直下に形成され、周辺回路領域１０６のトランジスタのソース・ドレイン領域よりも深い接合深さを有するＮ型の半導体領域であるＮ型領域１１１とを有している。フォトダイオードＰＤは、Ｐ＋領域１２６とＮ型領域１１１とのＰＮ接合によりダイオードとして機能する受光素子（光検出装置）である。つまり、Ｎ型領域１１１はＰ＋領域１２６よりも深い接合深さを有している。
【００２８】
転送トランジスタＴｒは、周辺回路領域１０６のトランジスタのゲート電極１２３、１２４よりも長いゲート長を有するゲート電極１２１を有し、Ｎ型領域１１１、Ｎ＋領域１３１および１２５をソース・ドレイン領域とするＭＩＳトランジスタである。転送トランジスタＴｒのゲート電極１２１のゲート幅方向に沿うゲート電極１２１の一方の側壁の近傍の半導体基板１００の主面にはＮ＋領域１３１、１２５が形成されており、ゲート電極１２１のもう一方の側壁の近傍の半導体基板１００の主面にはＮ型領域１１１が形成されている。このように、転送トランジスタＴｒのソース・ドレイン領域は、フォトダイオードＰＤを構成するＮ型領域１１１をにより構成されている。つまり、転送トランジスタＴｒおよびフォトダイオードＰＤはそれぞれの一部を構成する半導体領域であるＮ型領域１１１を共有している。なお、Ｎ型ＭＩＳトランジスタＱｎと同様に、転送トランジスタＴｒのゲート電極１２１の直下の半導体基板１００の主面に形成されたチャネル領域を挟むようにＮ型領域１１１およびＮ＋領域１２５は形成されており、Ｎ＋領域１３１は前記チャネル領域に対して外側の半導体基板１００の主面にＮ＋領域１２５を介して形成されている。したがって、ゲート電極１２１のゲート長方向において、半導体基板１００の主面に形成された前記チャネル領域の外側の一方には順にＮ＋領域１２５、Ｎ＋領域１３１が形成されており、もう一方には順にＮ型領域１１１、Ｐ＋領域１２６が形成されている。
【００２９】
ＡＭＰトランジスタＡｐはゲート電極１２２と、ソース・ドレイン領域であるＮ＋領域１３１、１２５とを有している。つまり、ＡＭＰトランジスタＡｐはＮ型ＭＩＳトランジスタＱｎとほぼ同様の構造を有している。なお、ゲート電極１２１〜１２４はいずれも半導体基板１００の主面上にゲート絶縁膜１２０を介して形成されており、ゲート電極１２１〜１２４のそれぞれの側壁には酸化シリコン膜または窒化シリコン膜もしくはそれらの積層膜により構成されたサイドウォールが形成されている。
【００３０】
フォトダイオードＰＤは、照射された光を光電変換して電荷（キャリア）を発生させる光電変換部である。転送トランジスタＴｒは、フォトダイオードＰＤで発生した電荷をＡＭＰトランジスタＡｐのゲート端子に転送する働きを有する。ＡＭＰトランジスタＡｐは、転送トランジスタＴｒによって転送されたフォトダイオードＰＤの電荷に応じた増幅電圧を出力する働きを有する。周辺回路領域１０６のＮ型ＭＩＳトランジスタＱｎおよびＰ型ＭＩＳトランジスタＱｐは、例えばＡＭＰトランジスタＡｐが出力した電圧を単位画素の出力として出力する。
【００３１】
ここで、フォトダイオードＰＤを構成するＰ＋領域１２６はホウ素（Ｂ）が導入された半導体領域である。本実施の形態では、Ｐ＋領域１２６を構成するホウ素の拡散を防ぎ、高い精度でＰ＋領域１２６を形成することを目的として、Ｐ＋領域１２６が形成された領域に不活性な不純物である炭素を共注入（ｃｏ−ｉｍｐｌａ）して炭素注入層（共注入層）１２８ａを設けている。炭素注入層１２８ａはＰ＋領域１２６よりも深い接合深さを有している。ただし、炭素注入層１２８ａの接合深さは、Ｎ型領域１１１よりも浅い。図１では、炭素注入層１２８ａの形成領域を破線で示している。Ｐ＋領域１２６、炭素注入層１２８ａおよびＮ型領域１１１は平面視において重なる領域に形成されている。炭素注入層１２８ａはＰ＋領域１２６およびＮ型領域１１１のＰＮ接合を急峻に形成するために設けられているため、Ｐ＋領域１２６およびＮ型領域１１１が接合している領域に炭素を注入して形成されている。
【００３２】
また、本実施の形態では、Ｎ型領域１１１の近傍のＰウエル１１０を構成するホウ素のの分布がばらつくことを防ぐことを目的として、Ｎ型領域１１１が形成された領域に不活性な不純物である炭素を共注入して炭素注入層（共注入層）１２８ｂを設けている。炭素注入層１２８ｂは、Ｎ型領域１１１よりも深く、Ｐウエル１１０よりも浅い接合深さを有している。図１では、炭素注入層１２８ｂの形成領域を破線で示している。
【００３３】
半導体イメージセンサーの性能は、半導体イメージセンサーを構成するフォトダイオードのＰＮ接合の精度に大きく影響される。また、複数の半導体イメージセンサーの性能を統一するためには、フォトダイオードで発生した電気信号を増幅し、出力する過程で用いられるＭＩＳトランジスタの特性にばらつきがないことも重要である。フォトダイオードまたは前記ＭＩＳトランジスタの性能にばらつきがある場合、半導体イメージセンサーの歩留まりが低下し、また、半導体イメージセンサーの信頼性が低下する問題がある。
【００３４】
半導体基板の主面に形成されたＰ＋領域と、その下部に接しているＮ型領域とのＰＮ接合部を有するフォトダイオードでは、Ｐ＋領域およびＮ型領域の界面の接合の精度がフォトダイオードの容量値に影響する。このＰＮ接合の境界を急峻に形成した場合、フォトダイオードの容量は大きくなり、逆に、例えばＰ＋領域を形成するためのホウ素がＰＮ接合の界面からＮ型領域側に多量に拡散し、ＰＮ接合の境界が曖昧になっている場合、フォトダイオードの容量は小さくなる。フォトダイオードの容量値の大小の違いは、フォトダイオードが光を受光した際にフォトダイオード内に発生するキャリア（信号）の大きさに影響する。つまり、フォトダイオードの容量が大きいほど、半導体イメージセンサーの光検出効率が高くなる。
【００３５】
フォトダイオードのＰ＋領域を形成するために半導体基板に導入されるホウ素は、Ｐ＋領域形成後の熱処理工程などにおける熱によって半導体基板の深さ方向にさらに拡散しやすい性質を有している。これは、以下のような理由によるものである。フォトダイオードのＰ＋領域を形成するためにホウ素を半導体基板の主面に打ち込んだ際には、半導体基板内において格子状に規則正しく並ぶシリコンのうちの一部のシリコン原子が格子間シリコン（インタースティシャルシリコン）としてシリコンの配列から飛び出す。ホウ素はこの格子間シリコンに結びつきやすい性質を有するため、格子間シリコンと結びついたホウ素イオンは格子間シリコンを介してシリコン基板の深い領域にまで拡散し、ホウ素を注入した不純物領域が拡大する現象が起こる。
【００３６】
このようにしてＰ＋領域を形成するために導入されたホウ素が拡散すると、フォトダイオードのＰＮ接合面近傍におけるホウ素の分布を制御することは困難となり、複数のフォトダイオードを形成した場合には各フォトダイオード同士でＰＮ接合の不純物濃度分布が異なる可能性が高くなる。複数のフォトダイオードのうちのそれぞれのＰＮ接合の不純物濃度分布が異なることによりフォトダイオード毎の容量値にばらつきが生じている場合、フォトダイオードの性能に差が生じ、半導体イメージセンサーの不良製品が増加して歩留まりが低下する問題がある。したがって、フォトダイオードの容量特性を多数のフォトダイオードの間で統一してフォトダイオードの特性ばらつきを抑え、半導体装置の微細化を実現するためには、Ｐ＋領域とＮ型領域との境界を精度よく制御して形成することが重要となる。
【００３７】
これに対し、本実施の形態では、フォトダイオードＰＤのＰＮ接合を構成するＰ＋領域１２６を形成する際に、炭素を共注入した炭素注入層１２８ａを形成することで、高精度なＰ＋領域１２６の濃度分布を実現することを可能とし、フォトダイオードＰＤの性能を向上させている。これは、ホウ素を注入する領域に炭素を共注入すると、シリコンを含む半導体基板１００内に発生した格子間シリコンに炭素イオンが結びつき、ホウ素イオンが結びつく格子間シリコンが減少することでホウ素の拡散が抑制されるためである。
【００３８】
ここでいう共注入とは、一つの半導体領域に複数の種類の不純物（例えばホウ素と炭素）を共に導入することを指し、共注入により不純物が導入された半導体領域の一部は、複数の種類の不純物が混在している状態となる。共注入はホウ素および炭素などの複数の種類の不純物を時間的に全く同時に注入することを含むが、これに限られず、いずれかの不純物を先に注入し、他の不純物を後から注入することも含むものとする。
【００３９】
したがって、Ｐ＋領域１２６を形成する領域に炭素（Ｃ）を共注入して炭素注入層１２８ａを形成することにより、ＰＮ接合の界面からＮ型領域１１１側にホウ素が拡散することを防ぎ、ＰＮ接合界面におけるホウ素の濃度分布を精度よく急峻に形成することでフォトダイオードＰＤの容量値を高めることができる。
【００４０】
また、Ｐ＋領域１２６の形成領域に炭素を共注入することによって格子間シリコンおよびホウ素の拡散を精度よく制御することが可能となるため、複数のフォトダイオード同士の容量値を制御してほぼ同一に揃えることができ、半導体イメージセンサー内でのフォトダイオードの容量ばらつきの発生を抑えることができる。これにより、半導体イメージセンサーの不良の発生を抑制し、半導体イメージセンサーの歩留まりを向上させることができる。
【００４１】
また、上記ホウ素の拡散の問題は半導体装置が微細化するほど顕著になるが、本実施の形態の半導体装置ではフォトダイオードＰＤのＰＮ接合を精度よく形成することができるため、半導体装置のさらなる微細化が可能となることで、半導体装置の性能を向上させることができる。
【００４２】
なお、本実施の形態の半導体装置では、Ｐ＋領域１２６内のホウ素が所望の接合深さよりも深い領域に拡散することを防ぐ目的で炭素（Ｃ）を注入しているため、炭素注入層１２８ａの接合深さが、Ｐ＋領域１２６の接合深さよりも深く、Ｎ型領域１１１の接合深さよりも浅い領域に位置するように炭素注入層１２８ａを形成している。ただし、炭素注入層１２８ａの接合深さはＰ＋領域１２６の接合深さと同じであってもよい。
【００４３】
つまり、Ｐ＋領域１２６、炭素注入層１２８ａおよびＮ型領域１１１のそれぞれの不純物拡散領域の接合深さ、すなわち半導体基板１００の主面からの深さ方向の距離（投影飛程：Ｒｐ）は、以下のような関係になる。すなわち、Ｐ＋領域１２６、炭素注入層１２８ａおよびＮ型領域１１１の投影飛程をそれぞれＲｐ（Ｂ）、Ｒｐ（Ｃ）、Ｒｐ（Ａｓ）とすれば、それらの関係はＲｐ（Ｂ）≦Ｒｐ（Ｃ）＜Ｒｐ（Ａｓ）となる。なお、投影飛程（Ｒｐ）は、イオンの入射エネルギー（加速電圧）とはほぼ比例関係にある距離である。炭素はホウ素を打ち込みたい領域に共注入するものであるので、上記のようにＲｐ（Ｂ）＝Ｒｐ（Ｃ）となる場合であっても本実施の形態の効果を得ることができる。
【００４４】
なお、ここではＰ＋領域１２６に導入する不純物をＢ（ホウ素）としてその投影飛程をＲｐ（Ｂ）とし、炭素注入層１２８ａに導入する不純物をＣ（炭素）としてその投影飛程をＲｐ（Ｃ）とし、Ｎ型領域１１１に導入する不純物をＡｓ（ヒ素）としてその投影飛程をＲｐ（Ａｓ）として表わしたが、各半導体領域に導入する不純物はこれら以外の不純物であってもよい。例えば、Ｎ型領域１１１に導入する不純物はＡｓ（ヒ素）ではなくＰ（リン）であってもよい。また、炭素注入層１２８ａは炭素を導入することにより形成するのではなく、不活性な元素を導入することで形成してもよい。したがって、Ｃ（炭素）に代わり、Ｆ（フッ素）、Ｎ（窒素）またはＡｒ（アルゴン）を注入することで、炭素注入層１２８ａに対応する不活性元素の共注入層を形成しても、ＰＮ接合を精度よく形成することが可能である。つまり、炭素注入層１２８ａは炭素の注入層ではなく、フッ素注入層、窒素注入層、またはアルゴン注入層であっても本実施の形態の半導体装置の効果を得ることができる。
【００４５】
また、半導体イメージセンサーを微細化すると、フォトダイオードＰＤで発生した信号をＡＭＰトランジスタＡｐに転送する転送トランジスタＴｒの特性がばらつきやすくなるため、半導体装置の微細化が困難である問題がある。この特性ばらつきは、フォトダイオードＰＤが形成されているＰウエル１１０を形成するために打ち込まれたホウ素（Ｂ）の分布に偏りが生じるために起こる。Ｐウエル１１０が形成された半導体基板１００の主面にヒ素（Ａｓ）のような原子量の大きい元素を注入してＮ型領域１１１を形成する場合、打ち込まれたヒ素イオンによりはじき飛ばされた半導体基板１００を構成するシリコン（Ｓｉ）原子が格子間シリコン（インタースティシャルシリコン）としてシリコンの配列から飛び出す。格子間シリコンはＰウエル１１０に導入されているホウ素と結びつき、ホウ素と共にＮ型領域１１１の外側、すなわちＮ型領域１１１よりも深い領域または半導体基板１００の主面に沿う二次元方向においてＮ型領域１１１から離れる方向に拡散する。その結果、Ｎ型領域１１１が形成された領域内にあったＰウエル１１０のホウ素がＮ型領域１１１の外側に拡散し、Ｎ型領域１１１とＰウエル１１０との境界の近傍のＮ型領域１１１の外側の領域のホウ素濃度が高くなる。なお、上記の問題はヒ素に限らず、ヒ素よりも原子量が小さいリン（Ｐ）を注入した際にも起こり得る。
【００４６】
このような場合、転送トランジスタＴｒのソース・ドレイン領域の近傍のチャネル領域では格子間シリコンが拡散することで欠陥が生じ、ホウ素濃度が高くなるが、それに比べてチャネル領域の中央部ではホウ素濃度が低い状態となり、チャネル領域内の不純物濃度の分布にむらが生じ、チャネル領域内におけるホウ素のドーピングの均一性を保つことができなくなる。このようにＰウエル１１０内のホウ素の分布にばらつきが生じた場合、転送トランジスタＴｒのしきい値電圧の特性が変化するなどし、半導体装置内に複数形成する転送トランジスタＴｒの特性を揃えることができず、半導体イメージセンサー内の素子の特性がばらつくことで製品の歩留まりが減少する。さらに、トランジスタの特性のばらつきによる歩留まりの低下が、半導体イメージセンサーを含む半導体装置の微細化の妨げとなる問題がある。
【００４７】
したがって、半導体イメージセンサーを構成する転送トランジスタＴｒのようなトランジスタではソース・ドレイン領域を精度よく形成し、トランジスタが形成される領域のウエルまたはソース・ドレイン領域のような不純物拡散層の不純物の分布を均一化することで、トランジスタの特性のばらつきに起因する不良の発生を抑えることが重要となる。
【００４８】
そこで、本実施の形態の半導体装置では、図１に示すようにＮ型領域１１１の外側に炭素注入層１２８ｂを形成することで、Ｎ型領域１１１の形成時、すなわちＰ型の不純物（例えばＡｓ（ヒ素））を注入する際に格子間シリコンがＮ型領域１１１の外側に拡散することを防ぎ、格子間シリコンと共にＰウエル１１０のホウ素がＮ型領域１１１の外側に高い濃度で拡散することを防ぐことができる。これは、前述したように炭素注入層１２８ｂに注入した炭素（Ｃ）が格子間シリコンのトラップサイトとして働き、ホウ素の格子間シリコンと共に結びついてホウ素が格子間シリコンと結びつくことを防ぐ機能を有しているためである。
【００４９】
これにより、転送トランジスタＴｒが形成されているＰウエル１１０内における不純物（例えばＢ（ホウ素））の分布の均一性を保ち、また、Ｎ型領域１１１を精度良く形成することができるため、半導体装置を構成する複数の転送トランジスタＴｒ同士の間で特性のばらつきが生じることを防ぐことができる。したがって、半導体装置の信頼性を向上することができる。また、半導体装置の歩留まりの低下を防ぐことで半導体装置の微細化を容易にすることができ、半導体装置の性能を向上させることができる。
【００５０】
次に、図２〜図１１を用いて、本実施の形態の半導体装置を構成する半導体イメージセンサーの製造工程の詳細を説明する。
【００５１】
まず、図２に示すように、主面に表面保護膜（図示しない）を形成した半導体基板１００に、フォトリソグラフィー技術、ドライエッチング法、成膜工程、ＣＭＰ（化学機械研磨：Chemical Mechanical Polishing）法を用いて、浅溝素子分離構造である素子分離領域１０１を形成する。ここで、半導体基板１００の主面は、半導体基板１００の主面に形成された複数の素子分離領域１０１などにより複数の領域に区切られている。すなわち、半導体基板１００の主面には周辺領域１０３、フォトダイオード領域１０４および画素トランジスタ領域１０５により構成された画素領域１０２と周辺回路領域１０６とがある。
【００５２】
次に、図３に示すように、フォトリソグラフィー技術、イオン注入技術を用いて、半導体基板１００上に形成したレジスト膜の開口部の下部の周辺領域１０３、フォトダイオード領域１０４および画素トランジスタ領域１０５の一部に亘る半導体基板１００の主面に、接合深さが比較的深いＰウエル１１０を形成する。同様にして、画素トランジスタ領域１０５の一部であって、後の工程によりＡＭＰトランジスタを形成する領域、および周辺回路領域１０６の一部であって後の工程でＮ型ＭＩＳトランジスタを形成する領域のそれぞれの半導体基板１００の主面に比較的浅い接合深さを有するＰウエル１１２を形成する。同様にして、周辺回路領域１０６の一部であって後の工程でＰ型ＭＩＳトランジスタを形成する領域の半導体基板１００の主面に、比較的浅い接合深さを有するＮウエル１１３を形成する。
【００５３】
Ｐウエル１１０は、ホウ素（Ｂ）を例えば半導体基板１００の主面に１〜１０ＭｅＶの注入エネルギーで１×１０１２〜１×１０１４ｃｍ−２の条件でイオン注入して形成する。Ｐウエル１１２は、例えばホウ素（Ｂ）を半導体基板１００の主面に１００ｋｅＶから１ＭｅＶの注入エネルギーにて１×１０１２〜１×１０１４ｃｍ−２の条件でイオン注入して形成する。Ｎウエル１１３は、例えばリン（Ｐ）を半導体基板１００の主面に１００ｋｅＶから１ＭｅＶの注入エネルギーにて１×１０１２〜１×１０１４ｃｍ−２の条件でイオン注入して形成する。
【００５４】
次に、図４に示すように、Ｐウエル１１０が形成された半導体基板１００の主面にＮ型領域１１１を形成する。その際に、Ｎ型領域１１１が形成される領域とほぼ同一の領域に炭素注入層１２８ｂを形成する。ここで、Ｎ型領域１１１は半導体基板１００上に形成したレジスト膜ＰＲ１をマスクとして、例えばリン（Ｐ）イオンを１００ｋｅＶから１ＭｅＶの範囲で、１×１０１３〜５×１０１４ｃｍ−２の条件で半導体基板１００の主面にイオン注入することで形成する。炭素注入層１１４は半導体基板１００上に形成したレジスト膜ＰＲ１をマスクとして、例えば炭素（Ｃ）を１００ｋｅＶから１ＭｅＶの範囲で、１×１０１３〜５×１０１５ｃｍ−２の条件で半導体基板１００の主面にイオン注入することで形成する。このように、Ｎ型領域１１１を形成するための不純物と、炭素注入層１２８ｂを形成するための不純物とをほぼ同じ領域に注入する共注入を行う。
【００５５】
なお、ここでは炭素（Ｃ）のイオン注入により炭素注入層１２８ｂを形成しているが、炭素ではなく窒素（Ｎ）、フッ素（Ｆ）またはアルゴン（Ａｒ）などを用い、投影飛程や注入量を適宜合わせてイオン注入することで、炭素注入層とは異なる不活性元素が導入された不活性不純物の注入層を形成してもよい。
【００５６】
また、上述したように、共注入はホウ素および炭素などの複数の種類の不純物を時間的に全く同時に注入することを含むが、これに限られず、いずれかの不純物を先に注入し、他の不純物を後から注入することも含むものとする。つまり、例えばＮ型領域１１１を形成するための不純物であるホウ素を先に注入し、炭素注入層１２８ｂを形成するための不純物である炭素を後に注入することが考えられる。また、逆に炭素注入層１２８ｂを形成するための不純物を注入してからＮ型領域１１１を形成するための不純物を注入することも考えられる。
【００５７】
次に、図５に示すように、レジスト膜ＰＲ１を剥離し、半導体基板１００の表面を洗浄した後に、半導体基板１００の主面上に酸化膜１２０ａおよび多結晶シリコン膜１２１ａを順次形成する。ここで、リンを高濃度に添加した多結晶シリコンにより多結晶シリコン膜１２１ａとしてもよいが、その場合はしきい値を決めるウエル注入の注入量などの調整が必要となる。微細化を進める上では、多結晶シリコン膜１２１ａを形成した後に、フォトリソグラフィー技術、イオン注入技術を用いて、周辺回路領域１０６のＮ型ＭＩＳトランジスタ形成領域の多結晶シリコン膜１２１ａには高濃度にリンを注入し、周辺回路領域１０６のＰ型ＭＩＳトランジスタ形成領域の多結晶シリコン膜１２１ａにはホウ素を添加する。酸化膜１２０ａは例えば熱酸化法などを用いて形成し、多結晶シリコン膜１２１ａはＣＶＤ（Chemical Vapor Deposition）法などを用いて形成する。
【００５８】
次に、図６に示すように、フォトリソグラフィー技術およびドライエッチング法を用いて多結晶シリコン膜１２１ａをパターニングすることで、画素トランジスタ領域１０５の転送トランジスタのゲート電極１２１、画素トランジスタ領域１０５の増幅トランジスタのゲート電極１２２、周辺回路領域１０６のＮ型ＭＩＳトランジスタのゲート電極１２３、およびＰ型ＭＩＳトランジスタのゲート電極１２４を形成する。また、前記ゲート電極１２１〜１２４の下部に、酸化膜１２０ａからなるゲート絶縁膜１２０を形成する。
【００５９】
次に、図７に示すように、周辺領域１０３、フォトダイオード領域１０４および周辺回路領域１０６のＰ型ＭＩＳトランジスタの形成領域とを露出するレジスト膜ＰＲ２を半導体基板１００上に形成し、半導体基板１００の主面に高い濃度でＰ型の不純物（例えばリン（Ｐ）またはヒ素（Ａｓ））を打ち込むことにより、Ｎウエル１１３よりも接合深さが浅いＰ＋領域１２７を形成する。
【００６０】
次に、図８に示すように、レジスト膜ＰＲ２を剥離した後、Ｐ＋領域１２７を形成するために注入したホウ素が拡散することを抑制するために、半導体基板１００の主面のフォトダイオード領域１０４以外の領域を覆うレジスト膜ＰＲ３をマスクとして炭素（Ｃ）を半導体基板１００の主面にイオン注入することにより、炭素の共注入層である炭素注入層１２８ａを形成する。これにより、Ｐ＋領域１２６およびＮ型領域１１１からなるフォトダイオードＰＤを形成する。このとき、炭素注入層１２８ａはＮ型領域１１１とほぼ同一の領域に形成するか、またはＮ型領域１１１よりも少しだけ接合深さを深く形成する。つまり、半導体基板１００内において、Ｎ型領域１１１の外側を覆うように炭素注入層１２８ａを形成する。ただし、炭素注入層１２８ａの接合深さはＰウエル１１０よりも浅く形成する。なお、ここではＰ＋領域１２６を形成した後に炭素注入層１２８ａを形成する方法について説明したが、この順番は逆であってもよい。同様に、Ｎ型領域１１１および炭素注入層１２８ｂはどちらが先に形成されてもよい。
【００６１】
次に、図９に示すように、レジスト膜ＰＲ３を剥離した後、半導体基板１００の主面の画素トランジスタ領域１０５および周辺回路領域１０６のＮ型ＭＩＳトランジスタの形成領域のみを露出するレジスト膜ＰＲ４をマスクとして、半導体基板１００の主面にＮ型の不純物（例えばリン（Ｐ）またはヒ素（Ａｓ））を高濃度でイオン注入し、比較的接合深さが浅いＮ＋領域１２５を形成する。
【００６２】
次に、図１０に示すように、レジスト膜ＰＲ４を剥離して、半導体基板１００の表面を洗浄した後に、成膜とドライエッチング法によりゲート電極１２１〜１２４のそれぞれの側壁に絶縁膜からなるサイドウォール１３０を自己整合的に形成する。
【００６３】
その後、画素トランジスタ領域１０５および周辺回路領域１０６のＮ型ＭＩＳトランジスタの形成領域にＮ型の不純物（例えばリン（Ｐ）またはヒ素（Ａｓ））を高濃度でイオン注入し、Ｎ＋領域１２５よりも接合深さが深くＰウエル１１２よりも接合深さが浅いＮ＋領域１３１を形成する。また、周辺回路領域１０６のＰ型ＭＩＳトランジスタの形成領域にＰ型の不純物（Ｂ（ホウ素））を高濃度でイオン注入し、Ｐ＋領域１２７よりも接合深さが深くＮウエル１１３よりも接合深さが浅いＰ＋領域１３２を形成する。Ｎ＋領域１３１およびＰ＋領域１３２を形成する際には、それぞれの形成される領域以外を覆うフォトレジスト膜をマスクとして前述したイオン注入を行う。Ｎ＋領域１３１およびＰ＋領域１３２は、どちらを先に形成しても構わない。
【００６４】
これにより、周辺回路領域１０６には、Ｐウエル１１２上にゲート絶縁膜１２０を介して形成されたゲート電極１２３と、ソース・ドレイン領域であるＮ＋領域１３１、１２５とを有するＮ型ＭＩＳトランジスタＱｎが形成される。また、周辺回路領域１０６には、Ｎウエル１１３上にゲート絶縁膜１２０を介して形成されたゲート電極１２４と、ソース・ドレイン領域であるＰ＋領域１３２、１２７とを有するＰ型ＭＩＳトランジスタＱｐが形成される。また、画素トランジスタ領域１０５には、Ｐウエル１１２上にゲート絶縁膜１２０を介して形成されたゲート電極１２２と、ソース・ドレイン領域であるＮ＋領域１３１、１２５とを有するＡＭＰトランジスタ（増幅トランジスタ）Ａｐが形成される。また、画素トランジスタ領域１０５には、Ｐウエル１１０上にゲート絶縁膜１２０を介して形成されたゲート電極１２１と、ソース・ドレイン領域であるＮ＋領域１３１、１２５およびＮ型領域１１１とを有する転送トランジスタＴｒが形成される。
【００６５】
その後、Ｎ＋領域１２５、１３１、Ｐ＋領域１２７および１３２などを形成するために導入した不純物を活性化するための熱処理を行う。熱処理は、導入した不純物の拡散を抑制するために、スパイクアニールを１０５０℃で窒素雰囲気中で実施する。スパイクアニール以外にも、瞬時熱アニール、あるいはフラッシュアニール、炉体を用いたアニールなどを用いることも可能である。
【００６６】
本発明は半導体基板１００上に導入する不純物に係るものであるので、この後の工程の詳しい説明は省略するが、上記工程の後は、以下の工程を行うことで図１１に示す半導体装置が完成する。すなわち、図１０に示す構造を得た後、フォトダイオードＰＤを構成するＰ＋領域１２６の表面に保護膜１３７を形成し、続いてコンタクトプラグを形成する領域に金属シリサイド領域を形成する。つまり、フォトダイオードＰＤ上の保護膜１３７に覆われていない領域であるゲート電極１２１〜１２４の表面および各トランジスタのソース・ドレイン領域の表面に例えばニッケル（Ｎｉ）などを含むシリサイド層を形成する。このとき、シリサイド層を形成するために金属膜と半導体基板１００のシリコンとを反応させることを目的として高温のアニール（熱処理）を行う。
【００６７】
続いて、半導体基板１００上にシリコン窒化膜および絶縁膜を堆積することにより層間絶縁膜１５０を形成した後、ＣＭＰ法などの方法で層間絶縁膜１５０の上面を平坦化する。その後、層間絶縁膜１５０を貫通してゲート電極１２１〜１２４および各トランジスタのソース・ドレイン領域に電気的に接続されるコンタクトプラグ１５２を形成し、層間絶縁膜１５０上に必要な層数の配線層を形成する。続いて、フォトダイオード領域に保護膜１３７を露出する開口部を設け、フォトダイオードＰＤの直上に反射防止膜１３８およびレンズ１５５などを形成することで、図１１に示す半導体イメージセンサーが完成する。
【００６８】
つまり、完成した半導体イメージセンサー以下に説明するように、図１１に示す構造となる。図１１には、図１において図示を省略した、半導体基板１００の主面よりも上層の積層構造と、図１で示した半導体基板１００およびその主面の半導体素子とを共に示している。図１１に示すように、フォトダイオードＰＤを構成するＰ＋領域１２６の上面は保護膜１３７により覆われており、フォトダイオードＰＤが光を受光する際は、保護膜１３７を介して光を感知する。保護膜１３７に覆われていないソース・ドレイン領域などの半導体領域およびゲート電極の上面にはシリサイド層が形成され、フォトダイオードＰＤおよびその他のトランジスタなどを覆うように形成された層間絶縁膜１５０を貫通するコンタクトホール内には、コンタクトプラグ１５２が形成されている。シリサイド層上にはコンタクトプラグ１５２を介して金属配線１５３が形成されている。金属配線１５３の同層には線間絶縁膜１５１が形成され、線間絶縁膜１５１上および金属配線１５３上には層間絶縁膜１６０および線間絶縁膜１６１が順に形成されており、金属配線１５３の上面は、層間絶縁膜１６０を貫通するビア１６４を介して、線間絶縁膜１６１と同層に形成された金属配線１６３に電気的に接続されている。なお、ここではソース・ドレイン領域上のコンタクトプラグの図示を省略している。
【００６９】
同様に、金属配線１６３上には層間絶縁膜、ビア、線間絶縁膜および金属配線を含む層が複数層積層されており、その積層構造には、上面から下面まで貫通し、保護膜１３７の上面を露出させてフォトダイオードに光を透過させるための開口部１５４が形成されている。開口部１５４は光の透過性のある絶縁膜である反射防止膜１３８により埋め込まれ、フォトダイオードの直上であって前記絶縁膜の上面には半球状の凸型のレンズ１５５が形成されている。
【００７０】
本実施の形態では、半導体イメージセンサーの製造工程において、フォトダイオードＰＤを構成するＰ＋領域１２６に炭素を共注入して炭素注入層１２８ａを形成することにより、入力光を電気信号に変換するフォトダイオードＰＤのＰＮ接合を急峻に設計することを可能とし、フォトダイオードＰＤで発生する電荷量を増加させることを可能としている。また、Ｎ型領域１１１に炭素を共注入して炭素注入層１２８ｂを形成することにより、Ｎ型領域１１１をソース・ドレイン領域として有する転送トランジスタＴｒの特性ばらつきを低減することが可能となり、転送時の電源電圧の精度を向上し、低電圧化させることで、結果として当該半導体イメージセンサーを含む製品の感度を向上させることができる。
【００７１】
これにより、製品内に複数形成されるフォトダイオードＰＤおよび転送トランジスタＴｒの素子毎の特性がばらつくことに起因する半導体装置の製造歩留まりの低下を防ぐことができる。また、上記特性ばらつきの発生を防ぐことができるため、半導体装置のさらなる微細化が可能となり、半導体装置の性能を向上させることができる。
【００７２】
以上に述べたように、半導体装置を構成する個々のデバイスまたはダイオードの特性ばらつきは、半導体装置製造中の熱処理による不純物の不均一な再分布が原因となる。例えばフォトダイオードを構成し、ホウ素により形成されたＰ＋拡散層は、シリコン中の拡散係数が大きいため、その拡散長がばらつくために容量値がばらつきやすい。このように拡散係数が大きいホウ素は、特にシリサイド層の形成時または拡散層を焼き締めにより活性化する際などに行われる熱処理時に拡散しやすい特徴がある。
【００７３】
これに対し、本実施の形態では対象となる拡散層に炭素などを共注入しており、拡散層の形成後に半導体基板を高温で熱処理したとしても、炭素注入層内の炭素がシリコン中のホウ素の異常拡散を抑制するため、特性が揃ったフォトダイオードを形成することができる。また、ＭＩＳトランジスタのチャネル、ソース・ドレイン領域を形成するために不純物を注入する際に、本発明の方法を適用することで、画素領域のＭＩＳトランジスタまたは周辺回路領域のＭＩＳトランジスタなどの特性ばらつきを低減することができる。本実施の形態では、拡散層形成時に炭素、窒素、フッ素またはアルゴンなどを注入することで、シリコン中の不純物、特にホウ素、リンまたはヒ素などの拡散ばらつきを低減することができるため、フォトダイオードおよびＭＩＳ型トランジスタなどの半導体装置を構成する素子の特性ばらつきの発生を抑制することができる。
【００７４】
半導体装置を形成する際の不純物導入はイオン注入で行うことが可能であるため、ばらつきが問題となる素子にのみ本願発明を適用することも可能である。この場合には、構成するデバイスのパラメータ抽出を含めた大幅な設計修正が必要とならない。本実施の形態では、ばらつきが問題となる個所には対策構造を適用し、その他の領域には通常の構造を有するＭＩＳトランジスタを用いることで、設計を容易化することを可能としている。具体的には、周辺回路領域などのＭＩＳトランジスタには炭素注入層を形成していない。以上により、半導体装置の微細化に伴う特性ばらつきの問題、ならびに設計の容易さに関する課題を解決することができる。
【００７５】
（実施の形態２）
前記実施の形態では、フォトダイオードおよび転送トランジスタのみに炭素注入層を形成する半導体イメージセンサーについて説明した。本実施の形態では、図１２および図１３を用いて本発明の実施の形態２を実現する半導体装置の製造プロセスの詳細を説明する。
【００７６】
まず、前記実施の形態１で図２〜図９を用いて説明した工程と同様の工程を行う。
【００７７】
次に、図１２に示すように、レジスト膜ＰＲ４を除去した後、半導体基板１００上に画素トランジスタ領域１０５のみを露出するレジスト膜ＰＲ５を形成する。ここでいう画素トランジスタ領域１０５とは、後の工程でＡＭＰトランジスタＡｐが形成される領域と、後の工程で形成される転送トランジスタＴｒ一方のソース・ドレイン領域を構成するＮ＋領域１２５（図１３参照）を含む領域である。続いて、レジスト膜ＰＲ５をマスクとして炭素（Ｃ）を半導体基板１００の主面にイオン注入し、Ｎ＋領域１２５の形成時に生じる結晶欠陥（格子間シリコン）がチャネル内へ拡散することを抑制するための炭素注入層（共注入層）１２８ｃを形成する。
【００７８】
すなわち、後の工程で形成されるＡＭＰトランジスタＡｐのソース・ドレイン領域と、転送トランジスタＴｒ一方のソース・ドレイン領域とを構成するＮ＋領域１２５に不活性な不純物である炭素を共注入することで炭素注入層１２８ｃを形成する。なお、ここでは炭素のイオン注入を用いているが、炭素に限らず窒素、フッ素またはアルゴンなどをイオン注入することも可能である。
【００７９】
この後の工程は、前記実施の形態１で図１０〜図１１を用いて説明した工程と同様の工程を行うことにより、図１３に示す本実施の形態の半導体イメージセンサーが完成する。図１３に示す半導体装置の構造は前記実施の形態１で説明した半導体装置とほぼ同様であるが、転送トランジスタＴｒの両方のソース・ドレイン領域に炭素注入層が形成されており、また、ＡＭＰトランジスタＡｐのソース・ドレイン領域にも炭素注入層１２８ｃが形成されている点が前記実施の形態１の半導体装置と異なる。
【００８０】
本実施の形態の構造を用いることで、画素トランジスタ領域に形成されたＭＩＳトランジスタ、すなわち転送トランジスタＴｒおよびＡＭＰトランジスタＡｐの特性ばらつきを抑制することが可能となる。したがって、本手法を適用した画素トランジスタを構成する転送トランジスタＴｒおよびＡＭＰトランジスタＡｐは、ゲート長、ゲート幅を縮小してもランダムばらつきの増加を抑制することが可能となるため、前記実施の形態１の効果に加えて、半導体イメージセンサーをより微細化することが可能となり、チップ面積を縮小し、製造コストを低減することが可能となる。また、転送トランジスタＴｒおよびＡＭＰトランジスタＡｐの特性ばらつきの発生を防ぐことにより、フォトダイオードＰＤで発生した電気信号を安定して転送および増幅すること可能となり、半導体装置の信頼性を向上させることができる。
【００８１】
ここでは、ＡＭＰトランジスタＡｐのソース・ドレイン領域を構成する半導体領域のうち、Ｎ＋領域１３１よりも接合深さが浅いＮ＋領域１２５に対して不活性な不純物の共注入を行っており、接合深さが比較的深いＮ＋領域１３１には共注入を行っていない。ソース・ドレイン領域を構成する接合深さが深い半導体領域（拡散層）に対し、ソース・ドレイン領域を構成する接合深さが浅い半導体領域（拡散層）は、不純物が拡散することでＭＩＳトランジスタの特性に大きな影響を与える。したがって、比較的接合深さが浅く、且つ高い不純物濃度を有する半導体領域は、より精度良く不純物濃度分布を急峻に形成することが求められる。つまり、Ｎ＋領域１２５のような接合深さが浅い半導体層に炭素を共注入して炭素注入層１２８ｃを形成することで、より効果的にＭＩＳトランジスタの性能を向上させ、特性ばらつきを抑えることができる。
【００８２】
（実施の形態３）
本実施の形態では、図１４〜図１６を用いて本発明の実施の形態２を実現する半導体装置の製造プロセスの詳細を説明する。
【００８３】
まず、前記実施の形態１で図２〜図７を用いて説明した工程と同様の工程を行う。
【００８４】
次に、図１４に示すように、レジスト膜ＰＲ２をマスクとして不活性な不純物である炭素（Ｃ）を半導体基板１００の主面にイオン注入し、炭素注入層（共注入層）１２８ｄと、前記実施の形態１で説明した炭素注入層１２８ａとを形成する。
【００８５】
次に、図１５に示すように、レジスト膜ＰＲ２を剥離した後に、周辺回路領域１０６の一部であり、後の工程でＮ型ＭＩＳトランジスタＱｎが形成される領域のみを露出するレジスト膜ＰＲ６を半導体基板１００上に形成する。続いて、レジスト膜ＰＲ６をマスクとして不活性な不純物である炭素（Ｃ）を半導体基板１００の主面にイオン注入し、Ｎ＋領域１２５の形成時に生じる結晶欠陥（格子間シリコン）がチャネル内へ拡散することを抑制するための炭素注入層（共注入層）１２８ｅを形成する。
【００８６】
この後の工程は、前記実施の形態１において図１０〜図１１を用いて説明した工程と同様の工程を行うことにより、図１６に示す本実施の形態の半導体イメージセンサーが完成する。図１６に示す半導体装置の構造は前記実施の形態１で説明した半導体装置とほぼ同様であるが、周辺回路領域１０６（図１５参照）のＮ型ＭＩＳトランジスタＱｎおよびＰ型ＭＩＳトランジスタＱｐの両方のソース・ドレイン領域に炭素注入層１２８ｅおよび１２８ｄがそれぞれ形成されている点が前記実施の形態１の半導体装置と異なる。
【００８７】
本実施の形態の構造を用いることで、周辺回路領域に形成されたＭＩＳトランジスタ、すなわちＮ型ＭＩＳトランジスタＱｎおよびＰ型ＭＩＳトランジスタＱｐの特性ばらつきを抑制することが可能となる。したがって、本手法を適用した周辺回路領域のＮ型ＭＩＳトランジスタＱｎおよびＰ型ＭＩＳトランジスタＱｐは、ゲート長、ゲート幅を縮小してもランダムばらつきの増加を抑制することが可能となるため、前記実施の形態１の効果に加えて、半導体イメージセンサーをより微細化することが可能となり、チップ面積を縮小し、製造コストを低減することが可能となる。また、周辺回路領域のＭＩＳトランジスタの特性ばらつきの発生を防ぐことにより、フォトダイオードＰＤで発生した電気信号を安定して出力することが可能となり、半導体装置の信頼性を向上させることができる。
【００８８】
（実施の形態４）
本発明は、半導体基板の主面側から光を照射してフォトダイオードでその光を検出する半導体イメージセンサーに限らず、半導体基板の裏面側から入射する光をフォトダイオードにより検出する裏面照射型の半導体イメージセンサーにも適用することができる。ここで、図１７に本実施の形態の裏面照射型の半導体イメージセンサーを示す。
【００８９】
図１７に示す裏面照射型の半導体イメージセンサーは、図１に示す半導体イメージセンサーの裏面側に反射防止膜１３８ａを形成し、半導体基板１００の裏面側に反射防止膜１３８ａを介して半球状の凸型のレンズ１５５ａを形成しているものである。裏面照射型の半導体イメージセンサーでは、半導体基板１００の裏面側からレンズ１５５ａおよび反射防止膜１３８ａを透過した光がフォトダイオードＰＤに照射され、フォトダイオードＰＤ内のＰＮ接合部にキャリアが発生することにより光を検出する。
【００９０】
なお、このような半導体イメージセンサーでは半導体基板１００の裏面から光が入射するため、半導体基板１００の裏面は薄く研磨され、フォトダイオードＰＤを構成するＮ型領域１１１の近傍にまで半導体基板１００の裏面が近接していることが考えられる。また、半導体基板１００の主面側には図１１に示す配線層が複数積層されて形成されているが、前記実施の形態１とは異なり、この配線層を貫通するような開口部１５４および半導体基板１００の主面上のレンズ１５５などは形成されていない。
【００９１】
上記のように、本願発明は裏面照射型の半導体イメージセンサーにも適用することができ、これにより、前記実施の形態１と同様の効果を得ることができる。
【００９２】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００９３】
例えば、前記実施の形態１において、炭素を共注入して形成するのは炭素注入層１２８ａのみでもよく、Ｎ型領域１１１に共注入して形成する炭素注入層１２８ｂは形成しなくてもよい。このように、前記実施の形態１〜４において説明した炭素注入層を形成する対象とする素子は適宜選択することが可能である。
【００９４】
また、ホウ素が導入されたＰ型領域に炭素注入層を形成することは前記Ｐ型領域を精度よく形成する効果があり、Ｎ型領域に炭素注入層を形成することは前記Ｎ型領域の周囲のＰ型領域に注入されたホウ素の濃度分布を均一にする効果がある。したがって、前記実施の形態１〜４のようにＮ型領域上にＰ型領域が形成されたフォトダイオードではなく、Ｐ型領域上にＮ型領域を有するフォトダイオードであっても、フォトダイオードを構成する各不純物拡散層に炭素を共注入することで本願発明の効果を得ることができる。
【００９５】
また、前記実施の形態１〜３では、Ｎ型またはＰ型の不純物拡散層に炭素を共注入して炭素注入層を形成する工程について、主にＮ型またはＰ型の不純物拡散層を先に形成してから炭素を共注入して炭素注入層を形成する方法について説明したが、この順序は逆であってもよく、炭素注入層を形成してからＮ型またはＰ型の不純物拡散層をイオン注入により形成しても構わない。
【産業上の利用可能性】
【００９６】
本発明は、ホウ素などの拡散しやすい不純物を含むフォトダイオードを有する装置の製造技術に適用して有効である。
【符号の説明】
【００９７】
１００ 半導体基板
１０１ 素子分離領域
１０２ 画素領域
１０３ 周辺領域
１０４ フォトダイオード領域
１０５ 画素トランジスタ領域
１０６ 周辺回路領域
１１０ Ｐウエル
１１１ Ｎ型領域
１１２ Ｐウエル
１１３ Ｎウエル
１１４ 炭素注入層
１２０ ゲート絶縁膜
１２０ａ 酸化膜
１２１〜１２４ ゲート電極
１２１ａ 多結晶シリコン膜
１２５ Ｎ＋領域
１２６ Ｐ＋領域
１２７ Ｐ＋領域
１２８ａ〜１２８ｅ 炭素注入層
１３０ サイドウォール
１３１ Ｎ＋領域
１３２ Ｐ＋領域
１３７ 保護膜
１３８ 反射防止膜
１３８ａ 反射防止膜
１５０ 層間絶縁膜
１５１ 線間絶縁膜
１５２ コンタクトプラグ
１５３ 金属配線
１５４ 開口部
１５５ レンズ
１５５ａ レンズ
１６０ 層間絶縁膜
１６１ 線間絶縁膜
１６３ 金属配線
１６４ ビア
Ａｐ ＡＭＰトランジスタ
ＰＤ フォトダイオード
ＰＲ１〜ＰＲ６ レジスト膜
Ｑｎ Ｎ型ＭＩＳトランジスタ
Ｑｐ Ｐ型ＭＩＳトランジスタ
Ｔｒ 転送トランジスタ
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、フォトダイオードを具備する半導体イメージセンサーの製造に適用して有効な技術に関する。
【背景技術】
【０００２】
民生用のデジタルビデオカメラやデジタルスチルカメラでは、主に、被写体の細部まで映しだす高い解像力および携帯性などを重視した機器の小型化が求められている。また、これらの要求を実現するため、固体撮像装置（イメージセンサ）では、撮像特性を維持しつつ、画素サイズの小型化に向けた開発が行われている。
【０００３】
特許文献１（特開２００６−２２２４５２号公報）には、ＳＴＩ構造の素子分離部よりも深い領域にフォトダイオードの底部を位置させることにより、混色を防止できるとともに、電荷蓄積部の容量が大きく感度、飽和特性に優れた固体撮像装置を実現することが記載されている。
【０００４】
特許文献２（特開２０１０−５６５１５号公報）には、周辺回路部のＭＯＳ（Metal Oxide Semiconductor）トランジスタのゲート絶縁膜に酸窒化膜を適用して動作速度を向上させ、光電変換部の性能劣化を抑制することが記載されている。ここでは、周辺回路部のＭＯＳトランジスタのゲート絶縁膜を酸窒化膜とし、光電変換部を備えた画素部の直上に酸化膜を形成している。
【０００５】
特許文献３（特開２００６−３１０８３５号公報）には、受光素子とフローティング拡散領域との間で電荷を伝送する伝送ゲート下部に位置したインジウムドーピング層を含むアクティブ単位ピクセルを有するＣＭＯＳイメージセンサーを実現し、暗電流を低減すことが記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−２２２４５２号公報
【特許文献２】特開２０１０−５６５１５号公報
【特許文献３】特開２００６−３１０８３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
高性能化および低コスト化などを目的として半導体イメージセンサーを微細化させた場合、半導体イメージセンサーを構成するフォトダイオードの容量ばらつきが発生する虞がある。また、半導体イメージセンサーを微細化させた場合、画素トランジスタまたは周辺回路を構成するＭＩＳ（Metal Insulator Semiconductor）型のトランジスタ（以下単にＭＩＳトランジスタという）などのしきい値のばらつきが発生する虞がある。
【０００８】
フォトダイオードの容量ばらつきは、フォトダイオードを構成するＰＮ接合の境界において不純物が拡散し、ＰＮ接合の境界が曖昧になることに起因して発生する。また、各トランジスタのしきい値のばらつきは、トランジスタのソース・ドレイン領域に注入された不純物が拡散し、ソース・ドレイン領域とウエルとの境界が曖昧になることなどに起因して発生する。フォトダイオードの容量値がばらつくと、フォトダイオードに蓄積できる電荷量がばらつくことで、フォトダイオードが光を受光した際に発生する電気信号（キャリア）の大きさがばらつくことになる。その結果、フォトダイオードを用いて検出する画像について、十分な解像度が得られない、十分な明暗のコントラストが得られない、またはノイズが増大するなどの問題が発生する。
【０００９】
また、フォトダイオードに電気的に接続された転送トランジスタまたは増幅トランジスタの特性がばらつくことで、上記と同様に半導体イメージセンサーの解像度が低下し、またはノイズが発生するなどの問題が起こる。これらの結果、半導体イメージセンサーを構成するフォトダイオードまたはその他のトランジスタなどの素子の特性ばらつきが生じることによって製品の性能が低下し、その結果製品不良が増加して製造歩留まりが減少する。
【００１０】
また半導体イメージセンサーの周辺回路部は、フォトダイオードなどを含む画素領域からの信号を処理する部分であり、形成する面積が小さければ小さいほど、半導体イメージセンサーの製品チップ面積を低減することが可能となる。しかしながら、周辺回路領域を構成するＭＩＳトランジスタのサイズ（ゲート長、ならびにゲート幅）を微細化することはランダムばらつきの増加の原因となる。ランダムばらつきとは、例えば隣接するＭＩＳトランジスタ間において大きくしきい値またはオン電流などが異なる現象を指し、ＭＩＳトランジスタのサイズが小さくなるほど、この現象が顕著となる。このようなランダムなしきい値ばらつきは、製品待機時のオフ電流ばらつきの発生の原因となり、半導体装置の待機時消費電力の増大を招く。
【００１１】
したがって、半導体イメージセンサーを微細化し、消費電力が小さい高性能な半導体装置を実現するためには、フォトダイオードまたはその周辺回路部などに形成されたＭＩＳトランジスタを構成する不純物拡散層の境界の不純物の分布が急峻になるように制御し、前記フォトダイオードおよび前記ＭＩＳトランジスタの特性ばらつきの発生を抑えることが重要となる。
【００１２】
本発明の目的は、半導体装置を構成する素子の特性ばらつきを抑制することにある。
【００１３】
本発明の他の目的は、半導体領域の不純物分布の精密な制御を実現することで、半導体装置の性能を向上させることにある。
【００１４】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１６】
本発明の好ましい一態様である半導体装置は、半導体基板の主面に形成された第１の導電型を有する第１半導体領域と、半導体基板の主面に形成され、前記第１半導体領域と接し、前記第１の導電型とは異なる第２の導電型を有する第２半導体領域とを含むフォトダイオードを具備し、前記第１半導体領域に不活性な不純物が共注入された第１共注入層が形成されているものである。
【００１７】
また、本発明の好ましい一態様である半導体装置の製造方法は、第１半導体領域と、前記第１半導体領域と接し、前記第１半導体領域よりも深い接合深さを有する第２半導体領域とを有するフォトダイオードを含む半導体装置の製造方法であって、
（ａ）半導体基板に第２導電型を有する不純物を注入して前記第２半導体領域を形成する工程と、
（ｂ）前記半導体基板に前記第２の導電型とは異なる第１導電型を有する不純物を注入して前記第１半導体領域を形成する工程と、
（ｃ）前記第１半導体領域に不活性な不純物を共注入して第１共注入層を形成する工程と、
を有するものである。
【発明の効果】
【００１８】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１９】
代表的な実施の形態によれば、半導体装置を構成する素子の特性ばらつきを抑制することができる。
【００２０】
また、半導体領域の不純物分布の精密な制御を実現することで、半導体装置の性能を向上させることができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施の形態１である半導体装置の断面図である。
【図２】本発明の実施の形態１である半導体装置の製造工程を示す断面図である。
【図３】図２に続く半導体装置の製造工程中の断面図である。
【図４】図３に続く半導体装置の製造工程中の断面図である。
【図５】図４に続く半導体装置の製造工程中の断面図である。
【図６】図５に続く半導体装置の製造工程中の断面図である。
【図７】図６に続く半導体装置の製造工程中の断面図である。
【図８】図７に続く半導体装置の製造工程中の断面図である。
【図９】図８に続く半導体装置の製造工程中の断面図である。
【図１０】図９に続く半導体装置の製造工程中の断面図である。
【図１１】図１０に続く半導体装置の製造工程中の断面図である。
【図１２】本発明の実施の形態２である半導体装置の製造工程を示す断面図である。
【図１３】図１２に続く半導体装置の製造工程中の断面図である。
【図１４】本発明の実施の形態３である半導体装置の製造工程を示す断面図である。
【図１５】図１４に続く半導体装置の製造工程中の断面図である。
【図１６】図１５に続く半導体装置の製造工程中の断面図である。
【図１７】本発明の実施の形態４である半導体装置の断面図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００２３】
（実施の形態１）
図１を用いて、本実施の形態を説明する。図１は、本実施の形態の半導体イメージセンサーの断面図であり、フォトダイオードを含む領域を示している。図１では、半導体基板の主面に形成された半導体素子よりも上層の配線などを含む積層構造体の図示は省略している。
【００２４】
図１に示すように、半導体イメージセンサーは半導体基板１００の主面に形成されており、半導体基板１００の主面に形成された複数の素子分離領域１０１などにより複数の領域に区切られている。すなわち、半導体基板１００の主面には周辺領域１０３、フォトダイオード領域１０４および画素トランジスタ領域１０５により構成された画素領域１０２と周辺回路領域１０６とがある。周辺回路領域１０６に形成されているＮ型ＭＩＳトランジスタＱｎはＮチャネル型のＭＩＳＦＥＴ（MIS Field Effect Transistor：ＭＩＳ型電界効果トランジスタ）であり、周辺回路領域１０６に形成されているＰ型ＭＩＳトランジスタＱｐはＰチャネル型のＭＩＳＦＥＴである。
【００２５】
周辺回路領域１０６のＮ型ＭＩＳトランジスタＱｎは半導体基板１００の主面にＰ型の不純物（たとえばＢ（ホウ素））が導入されて形成されたＰウエル１１２上にゲート絶縁膜１２０を介して形成されたゲート電極１２３と、ゲート電極１２３の横の半導体基板１００の主面にＮ型の不純物（たとえばＡｓ（ヒ素））が導入されて形成されたソース・ドレイン領域（拡散層）であるＮ＋領域１３１、１２５とを有している。Ｎ＋領域１３１、１２５はＮ型ＭＩＳトランジスタＱｎのソース・ドレイン領域を構成しており、Ｎ＋領域１２５はゲート電極１２３の直下のＰウエル１１２の上面のチャネル領域を挟むように半導体基板１００の主面に形成されており、Ｎ＋領域１３１は前記チャネル領域およびＮ＋領域１２５を含む領域を挟むように配置されている。Ｎ＋領域１３１はＮ＋領域１２５よりも深い接合深さを有する半導体領域である。すなわち、Ｎ＋領域１３１はＮ＋領域１２５よりも半導体基板１００の主面から半導体基板１００の裏面方向に向けて深い位置にまで不純物を導入して形成されている。
【００２６】
Ｎ型ＭＩＳトランジスタＱｎと同様に、周辺回路領域１０６のＰ型ＭＩＳトランジスタＱｐは、半導体基板１００の主面にＮ型の不純物（たとえばＡｓ（ヒ素））が導入されて形成されたＮウエル１１３上にゲート絶縁膜１２０を介して形成されたゲート電極１２４と、半導体基板１００の主面にＰ型の不純物（たとえばＢ（ホウ素））が導入されて形成されたソース・ドレイン領域（拡散層）であるＰ＋領域１３２、１２７とを有している。Ｐ＋領域１３２、１２７はＰ型ＭＩＳトランジスタＱｐのソース・ドレイン領域を構成し、Ｎ＋領域１３１、１２５と同様に、Ｐ型ＭＩＳトランジスタＱｐのチャネル領域を挟むようにＰ＋領域１２７が形成され、前記チャネル領域およびＰ＋領域１２７を挟むようにＰ＋領域１３２が形成されている。
【００２７】
また、画素トランジスタ領域１０５には、Ｎ型のトランジスタである転送トランジスタＴｒと、Ｎ型のトランジスタであるＡＭＰトランジスタ（増幅トランジスタ）Ａｐとが形成されている。フォトダイオード領域１０４にはフォトダイオードＰＤが形成されている。フォトダイオードＰＤおよび転送トランジスタＴｒは周辺回路領域１０６のトランジスタが形成されているＰウエル１１２およびＮウエル１１３よりも接合深さが深いＰウエル１１０上に形成されており、フォトダイオードＰＤは、半導体基板１００の主面に高濃度でＰ型の不純物（例えばＢ（ホウ素））が導入されたＰ＋領域１２６と、Ｐ＋領域１２６の直下に形成され、周辺回路領域１０６のトランジスタのソース・ドレイン領域よりも深い接合深さを有するＮ型の半導体領域であるＮ型領域１１１とを有している。フォトダイオードＰＤは、Ｐ＋領域１２６とＮ型領域１１１とのＰＮ接合によりダイオードとして機能する受光素子（光検出装置）である。つまり、Ｎ型領域１１１はＰ＋領域１２６よりも深い接合深さを有している。
【００２８】
転送トランジスタＴｒは、周辺回路領域１０６のトランジスタのゲート電極１２３、１２４よりも長いゲート長を有するゲート電極１２１を有し、Ｎ型領域１１１、Ｎ＋領域１３１および１２５をソース・ドレイン領域とするＭＩＳトランジスタである。転送トランジスタＴｒのゲート電極１２１のゲート幅方向に沿うゲート電極１２１の一方の側壁の近傍の半導体基板１００の主面にはＮ＋領域１３１、１２５が形成されており、ゲート電極１２１のもう一方の側壁の近傍の半導体基板１００の主面にはＮ型領域１１１が形成されている。このように、転送トランジスタＴｒのソース・ドレイン領域は、フォトダイオードＰＤを構成するＮ型領域１１１をにより構成されている。つまり、転送トランジスタＴｒおよびフォトダイオードＰＤはそれぞれの一部を構成する半導体領域であるＮ型領域１１１を共有している。なお、Ｎ型ＭＩＳトランジスタＱｎと同様に、転送トランジスタＴｒのゲート電極１２１の直下の半導体基板１００の主面に形成されたチャネル領域を挟むようにＮ型領域１１１およびＮ＋領域１２５は形成されており、Ｎ＋領域１３１は前記チャネル領域に対して外側の半導体基板１００の主面にＮ＋領域１２５を介して形成されている。したがって、ゲート電極１２１のゲート長方向において、半導体基板１００の主面に形成された前記チャネル領域の外側の一方には順にＮ＋領域１２５、Ｎ＋領域１３１が形成されており、もう一方には順にＮ型領域１１１、Ｐ＋領域１２６が形成されている。
【００２９】
ＡＭＰトランジスタＡｐはゲート電極１２２と、ソース・ドレイン領域であるＮ＋領域１３１、１２５とを有している。つまり、ＡＭＰトランジスタＡｐはＮ型ＭＩＳトランジスタＱｎとほぼ同様の構造を有している。なお、ゲート電極１２１〜１２４はいずれも半導体基板１００の主面上にゲート絶縁膜１２０を介して形成されており、ゲート電極１２１〜１２４のそれぞれの側壁には酸化シリコン膜または窒化シリコン膜もしくはそれらの積層膜により構成されたサイドウォールが形成されている。
【００３０】
フォトダイオードＰＤは、照射された光を光電変換して電荷（キャリア）を発生させる光電変換部である。転送トランジスタＴｒは、フォトダイオードＰＤで発生した電荷をＡＭＰトランジスタＡｐのゲート端子に転送する働きを有する。ＡＭＰトランジスタＡｐは、転送トランジスタＴｒによって転送されたフォトダイオードＰＤの電荷に応じた増幅電圧を出力する働きを有する。周辺回路領域１０６のＮ型ＭＩＳトランジスタＱｎおよびＰ型ＭＩＳトランジスタＱｐは、例えばＡＭＰトランジスタＡｐが出力した電圧を単位画素の出力として出力する。
【００３１】
ここで、フォトダイオードＰＤを構成するＰ＋領域１２６はホウ素（Ｂ）が導入された半導体領域である。本実施の形態では、Ｐ＋領域１２６を構成するホウ素の拡散を防ぎ、高い精度でＰ＋領域１２６を形成することを目的として、Ｐ＋領域１２６が形成された領域に不活性な不純物である炭素を共注入（ｃｏ−ｉｍｐｌａ）して炭素注入層（共注入層）１２８ａを設けている。炭素注入層１２８ａはＰ＋領域１２６よりも深い接合深さを有している。ただし、炭素注入層１２８ａの接合深さは、Ｎ型領域１１１よりも浅い。図１では、炭素注入層１２８ａの形成領域を破線で示している。Ｐ＋領域１２６、炭素注入層１２８ａおよびＮ型領域１１１は平面視において重なる領域に形成されている。炭素注入層１２８ａはＰ＋領域１２６およびＮ型領域１１１のＰＮ接合を急峻に形成するために設けられているため、Ｐ＋領域１２６およびＮ型領域１１１が接合している領域に炭素を注入して形成されている。
【００３２】
また、本実施の形態では、Ｎ型領域１１１の近傍のＰウエル１１０を構成するホウ素のの分布がばらつくことを防ぐことを目的として、Ｎ型領域１１１が形成された領域に不活性な不純物である炭素を共注入して炭素注入層（共注入層）１２８ｂを設けている。炭素注入層１２８ｂは、Ｎ型領域１１１よりも深く、Ｐウエル１１０よりも浅い接合深さを有している。図１では、炭素注入層１２８ｂの形成領域を破線で示している。
【００３３】
半導体イメージセンサーの性能は、半導体イメージセンサーを構成するフォトダイオードのＰＮ接合の精度に大きく影響される。また、複数の半導体イメージセンサーの性能を統一するためには、フォトダイオードで発生した電気信号を増幅し、出力する過程で用いられるＭＩＳトランジスタの特性にばらつきがないことも重要である。フォトダイオードまたは前記ＭＩＳトランジスタの性能にばらつきがある場合、半導体イメージセンサーの歩留まりが低下し、また、半導体イメージセンサーの信頼性が低下する問題がある。
【００３４】
半導体基板の主面に形成されたＰ＋領域と、その下部に接しているＮ型領域とのＰＮ接合部を有するフォトダイオードでは、Ｐ＋領域およびＮ型領域の界面の接合の精度がフォトダイオードの容量値に影響する。このＰＮ接合の境界を急峻に形成した場合、フォトダイオードの容量は大きくなり、逆に、例えばＰ＋領域を形成するためのホウ素がＰＮ接合の界面からＮ型領域側に多量に拡散し、ＰＮ接合の境界が曖昧になっている場合、フォトダイオードの容量は小さくなる。フォトダイオードの容量値の大小の違いは、フォトダイオードが光を受光した際にフォトダイオード内に発生するキャリア（信号）の大きさに影響する。つまり、フォトダイオードの容量が大きいほど、半導体イメージセンサーの光検出効率が高くなる。
【００３５】
フォトダイオードのＰ＋領域を形成するために半導体基板に導入されるホウ素は、Ｐ＋領域形成後の熱処理工程などにおける熱によって半導体基板の深さ方向にさらに拡散しやすい性質を有している。これは、以下のような理由によるものである。フォトダイオードのＰ＋領域を形成するためにホウ素を半導体基板の主面に打ち込んだ際には、半導体基板内において格子状に規則正しく並ぶシリコンのうちの一部のシリコン原子が格子間シリコン（インタースティシャルシリコン）としてシリコンの配列から飛び出す。ホウ素はこの格子間シリコンに結びつきやすい性質を有するため、格子間シリコンと結びついたホウ素イオンは格子間シリコンを介してシリコン基板の深い領域にまで拡散し、ホウ素を注入した不純物領域が拡大する現象が起こる。
【００３６】
このようにしてＰ＋領域を形成するために導入されたホウ素が拡散すると、フォトダイオードのＰＮ接合面近傍におけるホウ素の分布を制御することは困難となり、複数のフォトダイオードを形成した場合には各フォトダイオード同士でＰＮ接合の不純物濃度分布が異なる可能性が高くなる。複数のフォトダイオードのうちのそれぞれのＰＮ接合の不純物濃度分布が異なることによりフォトダイオード毎の容量値にばらつきが生じている場合、フォトダイオードの性能に差が生じ、半導体イメージセンサーの不良製品が増加して歩留まりが低下する問題がある。したがって、フォトダイオードの容量特性を多数のフォトダイオードの間で統一してフォトダイオードの特性ばらつきを抑え、半導体装置の微細化を実現するためには、Ｐ＋領域とＮ型領域との境界を精度よく制御して形成することが重要となる。
【００３７】
これに対し、本実施の形態では、フォトダイオードＰＤのＰＮ接合を構成するＰ＋領域１２６を形成する際に、炭素を共注入した炭素注入層１２８ａを形成することで、高精度なＰ＋領域１２６の濃度分布を実現することを可能とし、フォトダイオードＰＤの性能を向上させている。これは、ホウ素を注入する領域に炭素を共注入すると、シリコンを含む半導体基板１００内に発生した格子間シリコンに炭素イオンが結びつき、ホウ素イオンが結びつく格子間シリコンが減少することでホウ素の拡散が抑制されるためである。
【００３８】
ここでいう共注入とは、一つの半導体領域に複数の種類の不純物（例えばホウ素と炭素）を共に導入することを指し、共注入により不純物が導入された半導体領域の一部は、複数の種類の不純物が混在している状態となる。共注入はホウ素および炭素などの複数の種類の不純物を時間的に全く同時に注入することを含むが、これに限られず、いずれかの不純物を先に注入し、他の不純物を後から注入することも含むものとする。
【００３９】
したがって、Ｐ＋領域１２６を形成する領域に炭素（Ｃ）を共注入して炭素注入層１２８ａを形成することにより、ＰＮ接合の界面からＮ型領域１１１側にホウ素が拡散することを防ぎ、ＰＮ接合界面におけるホウ素の濃度分布を精度よく急峻に形成することでフォトダイオードＰＤの容量値を高めることができる。
【００４０】
また、Ｐ＋領域１２６の形成領域に炭素を共注入することによって格子間シリコンおよびホウ素の拡散を精度よく制御することが可能となるため、複数のフォトダイオード同士の容量値を制御してほぼ同一に揃えることができ、半導体イメージセンサー内でのフォトダイオードの容量ばらつきの発生を抑えることができる。これにより、半導体イメージセンサーの不良の発生を抑制し、半導体イメージセンサーの歩留まりを向上させることができる。
【００４１】
また、上記ホウ素の拡散の問題は半導体装置が微細化するほど顕著になるが、本実施の形態の半導体装置ではフォトダイオードＰＤのＰＮ接合を精度よく形成することができるため、半導体装置のさらなる微細化が可能となることで、半導体装置の性能を向上させることができる。
【００４２】
なお、本実施の形態の半導体装置では、Ｐ＋領域１２６内のホウ素が所望の接合深さよりも深い領域に拡散することを防ぐ目的で炭素（Ｃ）を注入しているため、炭素注入層１２８ａの接合深さが、Ｐ＋領域１２６の接合深さよりも深く、Ｎ型領域１１１の接合深さよりも浅い領域に位置するように炭素注入層１２８ａを形成している。ただし、炭素注入層１２８ａの接合深さはＰ＋領域１２６の接合深さと同じであってもよい。
【００４３】
つまり、Ｐ＋領域１２６、炭素注入層１２８ａおよびＮ型領域１１１のそれぞれの不純物拡散領域の接合深さ、すなわち半導体基板１００の主面からの深さ方向の距離（投影飛程：Ｒｐ）は、以下のような関係になる。すなわち、Ｐ＋領域１２６、炭素注入層１２８ａおよびＮ型領域１１１の投影飛程をそれぞれＲｐ（Ｂ）、Ｒｐ（Ｃ）、Ｒｐ（Ａｓ）とすれば、それらの関係はＲｐ（Ｂ）≦Ｒｐ（Ｃ）＜Ｒｐ（Ａｓ）となる。なお、投影飛程（Ｒｐ）は、イオンの入射エネルギー（加速電圧）とはほぼ比例関係にある距離である。炭素はホウ素を打ち込みたい領域に共注入するものであるので、上記のようにＲｐ（Ｂ）＝Ｒｐ（Ｃ）となる場合であっても本実施の形態の効果を得ることができる。
【００４４】
なお、ここではＰ＋領域１２６に導入する不純物をＢ（ホウ素）としてその投影飛程をＲｐ（Ｂ）とし、炭素注入層１２８ａに導入する不純物をＣ（炭素）としてその投影飛程をＲｐ（Ｃ）とし、Ｎ型領域１１１に導入する不純物をＡｓ（ヒ素）としてその投影飛程をＲｐ（Ａｓ）として表わしたが、各半導体領域に導入する不純物はこれら以外の不純物であってもよい。例えば、Ｎ型領域１１１に導入する不純物はＡｓ（ヒ素）ではなくＰ（リン）であってもよい。また、炭素注入層１２８ａは炭素を導入することにより形成するのではなく、不活性な元素を導入することで形成してもよい。したがって、Ｃ（炭素）に代わり、Ｆ（フッ素）、Ｎ（窒素）またはＡｒ（アルゴン）を注入することで、炭素注入層１２８ａに対応する不活性元素の共注入層を形成しても、ＰＮ接合を精度よく形成することが可能である。つまり、炭素注入層１２８ａは炭素の注入層ではなく、フッ素注入層、窒素注入層、またはアルゴン注入層であっても本実施の形態の半導体装置の効果を得ることができる。
【００４５】
また、半導体イメージセンサーを微細化すると、フォトダイオードＰＤで発生した信号をＡＭＰトランジスタＡｐに転送する転送トランジスタＴｒの特性がばらつきやすくなるため、半導体装置の微細化が困難である問題がある。この特性ばらつきは、フォトダイオードＰＤが形成されているＰウエル１１０を形成するために打ち込まれたホウ素（Ｂ）の分布に偏りが生じるために起こる。Ｐウエル１１０が形成された半導体基板１００の主面にヒ素（Ａｓ）のような原子量の大きい元素を注入してＮ型領域１１１を形成する場合、打ち込まれたヒ素イオンによりはじき飛ばされた半導体基板１００を構成するシリコン（Ｓｉ）原子が格子間シリコン（インタースティシャルシリコン）としてシリコンの配列から飛び出す。格子間シリコンはＰウエル１１０に導入されているホウ素と結びつき、ホウ素と共にＮ型領域１１１の外側、すなわちＮ型領域１１１よりも深い領域または半導体基板１００の主面に沿う二次元方向においてＮ型領域１１１から離れる方向に拡散する。その結果、Ｎ型領域１１１が形成された領域内にあったＰウエル１１０のホウ素がＮ型領域１１１の外側に拡散し、Ｎ型領域１１１とＰウエル１１０との境界の近傍のＮ型領域１１１の外側の領域のホウ素濃度が高くなる。なお、上記の問題はヒ素に限らず、ヒ素よりも原子量が小さいリン（Ｐ）を注入した際にも起こり得る。
【００４６】
このような場合、転送トランジスタＴｒのソース・ドレイン領域の近傍のチャネル領域では格子間シリコンが拡散することで欠陥が生じ、ホウ素濃度が高くなるが、それに比べてチャネル領域の中央部ではホウ素濃度が低い状態となり、チャネル領域内の不純物濃度の分布にむらが生じ、チャネル領域内におけるホウ素のドーピングの均一性を保つことができなくなる。このようにＰウエル１１０内のホウ素の分布にばらつきが生じた場合、転送トランジスタＴｒのしきい値電圧の特性が変化するなどし、半導体装置内に複数形成する転送トランジスタＴｒの特性を揃えることができず、半導体イメージセンサー内の素子の特性がばらつくことで製品の歩留まりが減少する。さらに、トランジスタの特性のばらつきによる歩留まりの低下が、半導体イメージセンサーを含む半導体装置の微細化の妨げとなる問題がある。
【００４７】
したがって、半導体イメージセンサーを構成する転送トランジスタＴｒのようなトランジスタではソース・ドレイン領域を精度よく形成し、トランジスタが形成される領域のウエルまたはソース・ドレイン領域のような不純物拡散層の不純物の分布を均一化することで、トランジスタの特性のばらつきに起因する不良の発生を抑えることが重要となる。
【００４８】
そこで、本実施の形態の半導体装置では、図１に示すようにＮ型領域１１１の外側に炭素注入層１２８ｂを形成することで、Ｎ型領域１１１の形成時、すなわちＰ型の不純物（例えばＡｓ（ヒ素））を注入する際に格子間シリコンがＮ型領域１１１の外側に拡散することを防ぎ、格子間シリコンと共にＰウエル１１０のホウ素がＮ型領域１１１の外側に高い濃度で拡散することを防ぐことができる。これは、前述したように炭素注入層１２８ｂに注入した炭素（Ｃ）が格子間シリコンのトラップサイトとして働き、ホウ素の格子間シリコンと共に結びついてホウ素が格子間シリコンと結びつくことを防ぐ機能を有しているためである。
【００４９】
これにより、転送トランジスタＴｒが形成されているＰウエル１１０内における不純物（例えばＢ（ホウ素））の分布の均一性を保ち、また、Ｎ型領域１１１を精度良く形成することができるため、半導体装置を構成する複数の転送トランジスタＴｒ同士の間で特性のばらつきが生じることを防ぐことができる。したがって、半導体装置の信頼性を向上することができる。また、半導体装置の歩留まりの低下を防ぐことで半導体装置の微細化を容易にすることができ、半導体装置の性能を向上させることができる。
【００５０】
次に、図２〜図１１を用いて、本実施の形態の半導体装置を構成する半導体イメージセンサーの製造工程の詳細を説明する。
【００５１】
まず、図２に示すように、主面に表面保護膜（図示しない）を形成した半導体基板１００に、フォトリソグラフィー技術、ドライエッチング法、成膜工程、ＣＭＰ（化学機械研磨：Chemical Mechanical Polishing）法を用いて、浅溝素子分離構造である素子分離領域１０１を形成する。ここで、半導体基板１００の主面は、半導体基板１００の主面に形成された複数の素子分離領域１０１などにより複数の領域に区切られている。すなわち、半導体基板１００の主面には周辺領域１０３、フォトダイオード領域１０４および画素トランジスタ領域１０５により構成された画素領域１０２と周辺回路領域１０６とがある。
【００５２】
次に、図３に示すように、フォトリソグラフィー技術、イオン注入技術を用いて、半導体基板１００上に形成したレジスト膜の開口部の下部の周辺領域１０３、フォトダイオード領域１０４および画素トランジスタ領域１０５の一部に亘る半導体基板１００の主面に、接合深さが比較的深いＰウエル１１０を形成する。同様にして、画素トランジスタ領域１０５の一部であって、後の工程によりＡＭＰトランジスタを形成する領域、および周辺回路領域１０６の一部であって後の工程でＮ型ＭＩＳトランジスタを形成する領域のそれぞれの半導体基板１００の主面に比較的浅い接合深さを有するＰウエル１１２を形成する。同様にして、周辺回路領域１０６の一部であって後の工程でＰ型ＭＩＳトランジスタを形成する領域の半導体基板１００の主面に、比較的浅い接合深さを有するＮウエル１１３を形成する。
【００５３】
Ｐウエル１１０は、ホウ素（Ｂ）を例えば半導体基板１００の主面に１〜１０ＭｅＶの注入エネルギーで１×１０１２〜１×１０１４ｃｍ−２の条件でイオン注入して形成する。Ｐウエル１１２は、例えばホウ素（Ｂ）を半導体基板１００の主面に１００ｋｅＶから１ＭｅＶの注入エネルギーにて１×１０１２〜１×１０１４ｃｍ−２の条件でイオン注入して形成する。Ｎウエル１１３は、例えばリン（Ｐ）を半導体基板１００の主面に１００ｋｅＶから１ＭｅＶの注入エネルギーにて１×１０１２〜１×１０１４ｃｍ−２の条件でイオン注入して形成する。
【００５４】
次に、図４に示すように、Ｐウエル１１０が形成された半導体基板１００の主面にＮ型領域１１１を形成する。その際に、Ｎ型領域１１１が形成される領域とほぼ同一の領域に炭素注入層１２８ｂを形成する。ここで、Ｎ型領域１１１は半導体基板１００上に形成したレジスト膜ＰＲ１をマスクとして、例えばリン（Ｐ）イオンを１００ｋｅＶから１ＭｅＶの範囲で、１×１０１３〜５×１０１４ｃｍ−２の条件で半導体基板１００の主面にイオン注入することで形成する。炭素注入層１１４は半導体基板１００上に形成したレジスト膜ＰＲ１をマスクとして、例えば炭素（Ｃ）を１００ｋｅＶから１ＭｅＶの範囲で、１×１０１３〜５×１０１５ｃｍ−２の条件で半導体基板１００の主面にイオン注入することで形成する。このように、Ｎ型領域１１１を形成するための不純物と、炭素注入層１２８ｂを形成するための不純物とをほぼ同じ領域に注入する共注入を行う。
【００５５】
なお、ここでは炭素（Ｃ）のイオン注入により炭素注入層１２８ｂを形成しているが、炭素ではなく窒素（Ｎ）、フッ素（Ｆ）またはアルゴン（Ａｒ）などを用い、投影飛程や注入量を適宜合わせてイオン注入することで、炭素注入層とは異なる不活性元素が導入された不活性不純物の注入層を形成してもよい。
【００５６】
また、上述したように、共注入はホウ素および炭素などの複数の種類の不純物を時間的に全く同時に注入することを含むが、これに限られず、いずれかの不純物を先に注入し、他の不純物を後から注入することも含むものとする。つまり、例えばＮ型領域１１１を形成するための不純物であるホウ素を先に注入し、炭素注入層１２８ｂを形成するための不純物である炭素を後に注入することが考えられる。また、逆に炭素注入層１２８ｂを形成するための不純物を注入してからＮ型領域１１１を形成するための不純物を注入することも考えられる。
【００５７】
次に、図５に示すように、レジスト膜ＰＲ１を剥離し、半導体基板１００の表面を洗浄した後に、半導体基板１００の主面上に酸化膜１２０ａおよび多結晶シリコン膜１２１ａを順次形成する。ここで、リンを高濃度に添加した多結晶シリコンにより多結晶シリコン膜１２１ａとしてもよいが、その場合はしきい値を決めるウエル注入の注入量などの調整が必要となる。微細化を進める上では、多結晶シリコン膜１２１ａを形成した後に、フォトリソグラフィー技術、イオン注入技術を用いて、周辺回路領域１０６のＮ型ＭＩＳトランジスタ形成領域の多結晶シリコン膜１２１ａには高濃度にリンを注入し、周辺回路領域１０６のＰ型ＭＩＳトランジスタ形成領域の多結晶シリコン膜１２１ａにはホウ素を添加する。酸化膜１２０ａは例えば熱酸化法などを用いて形成し、多結晶シリコン膜１２１ａはＣＶＤ（Chemical Vapor Deposition）法などを用いて形成する。
【００５８】
次に、図６に示すように、フォトリソグラフィー技術およびドライエッチング法を用いて多結晶シリコン膜１２１ａをパターニングすることで、画素トランジスタ領域１０５の転送トランジスタのゲート電極１２１、画素トランジスタ領域１０５の増幅トランジスタのゲート電極１２２、周辺回路領域１０６のＮ型ＭＩＳトランジスタのゲート電極１２３、およびＰ型ＭＩＳトランジスタのゲート電極１２４を形成する。また、前記ゲート電極１２１〜１２４の下部に、酸化膜１２０ａからなるゲート絶縁膜１２０を形成する。
【００５９】
次に、図７に示すように、周辺領域１０３、フォトダイオード領域１０４および周辺回路領域１０６のＰ型ＭＩＳトランジスタの形成領域とを露出するレジスト膜ＰＲ２を半導体基板１００上に形成し、半導体基板１００の主面に高い濃度でＰ型の不純物（例えばリン（Ｐ）またはヒ素（Ａｓ））を打ち込むことにより、Ｎウエル１１３よりも接合深さが浅いＰ＋領域１２７を形成する。
【００６０】
次に、図８に示すように、レジスト膜ＰＲ２を剥離した後、Ｐ＋領域１２７を形成するために注入したホウ素が拡散することを抑制するために、半導体基板１００の主面のフォトダイオード領域１０４以外の領域を覆うレジスト膜ＰＲ３をマスクとして炭素（Ｃ）を半導体基板１００の主面にイオン注入することにより、炭素の共注入層である炭素注入層１２８ａを形成する。これにより、Ｐ＋領域１２６およびＮ型領域１１１からなるフォトダイオードＰＤを形成する。このとき、炭素注入層１２８ａはＮ型領域１１１とほぼ同一の領域に形成するか、またはＮ型領域１１１よりも少しだけ接合深さを深く形成する。つまり、半導体基板１００内において、Ｎ型領域１１１の外側を覆うように炭素注入層１２８ａを形成する。ただし、炭素注入層１２８ａの接合深さはＰウエル１１０よりも浅く形成する。なお、ここではＰ＋領域１２６を形成した後に炭素注入層１２８ａを形成する方法について説明したが、この順番は逆であってもよい。同様に、Ｎ型領域１１１および炭素注入層１２８ｂはどちらが先に形成されてもよい。
【００６１】
次に、図９に示すように、レジスト膜ＰＲ３を剥離した後、半導体基板１００の主面の画素トランジスタ領域１０５および周辺回路領域１０６のＮ型ＭＩＳトランジスタの形成領域のみを露出するレジスト膜ＰＲ４をマスクとして、半導体基板１００の主面にＮ型の不純物（例えばリン（Ｐ）またはヒ素（Ａｓ））を高濃度でイオン注入し、比較的接合深さが浅いＮ＋領域１２５を形成する。
【００６２】
次に、図１０に示すように、レジスト膜ＰＲ４を剥離して、半導体基板１００の表面を洗浄した後に、成膜とドライエッチング法によりゲート電極１２１〜１２４のそれぞれの側壁に絶縁膜からなるサイドウォール１３０を自己整合的に形成する。
【００６３】
その後、画素トランジスタ領域１０５および周辺回路領域１０６のＮ型ＭＩＳトランジスタの形成領域にＮ型の不純物（例えばリン（Ｐ）またはヒ素（Ａｓ））を高濃度でイオン注入し、Ｎ＋領域１２５よりも接合深さが深くＰウエル１１２よりも接合深さが浅いＮ＋領域１３１を形成する。また、周辺回路領域１０６のＰ型ＭＩＳトランジスタの形成領域にＰ型の不純物（Ｂ（ホウ素））を高濃度でイオン注入し、Ｐ＋領域１２７よりも接合深さが深くＮウエル１１３よりも接合深さが浅いＰ＋領域１３２を形成する。Ｎ＋領域１３１およびＰ＋領域１３２を形成する際には、それぞれの形成される領域以外を覆うフォトレジスト膜をマスクとして前述したイオン注入を行う。Ｎ＋領域１３１およびＰ＋領域１３２は、どちらを先に形成しても構わない。
【００６４】
これにより、周辺回路領域１０６には、Ｐウエル１１２上にゲート絶縁膜１２０を介して形成されたゲート電極１２３と、ソース・ドレイン領域であるＮ＋領域１３１、１２５とを有するＮ型ＭＩＳトランジスタＱｎが形成される。また、周辺回路領域１０６には、Ｎウエル１１３上にゲート絶縁膜１２０を介して形成されたゲート電極１２４と、ソース・ドレイン領域であるＰ＋領域１３２、１２７とを有するＰ型ＭＩＳトランジスタＱｐが形成される。また、画素トランジスタ領域１０５には、Ｐウエル１１２上にゲート絶縁膜１２０を介して形成されたゲート電極１２２と、ソース・ドレイン領域であるＮ＋領域１３１、１２５とを有するＡＭＰトランジスタ（増幅トランジスタ）Ａｐが形成される。また、画素トランジスタ領域１０５には、Ｐウエル１１０上にゲート絶縁膜１２０を介して形成されたゲート電極１２１と、ソース・ドレイン領域であるＮ＋領域１３１、１２５およびＮ型領域１１１とを有する転送トランジスタＴｒが形成される。
【００６５】
その後、Ｎ＋領域１２５、１３１、Ｐ＋領域１２７および１３２などを形成するために導入した不純物を活性化するための熱処理を行う。熱処理は、導入した不純物の拡散を抑制するために、スパイクアニールを１０５０℃で窒素雰囲気中で実施する。スパイクアニール以外にも、瞬時熱アニール、あるいはフラッシュアニール、炉体を用いたアニールなどを用いることも可能である。
【００６６】
本発明は半導体基板１００上に導入する不純物に係るものであるので、この後の工程の詳しい説明は省略するが、上記工程の後は、以下の工程を行うことで図１１に示す半導体装置が完成する。すなわち、図１０に示す構造を得た後、フォトダイオードＰＤを構成するＰ＋領域１２６の表面に保護膜１３７を形成し、続いてコンタクトプラグを形成する領域に金属シリサイド領域を形成する。つまり、フォトダイオードＰＤ上の保護膜１３７に覆われていない領域であるゲート電極１２１〜１２４の表面および各トランジスタのソース・ドレイン領域の表面に例えばニッケル（Ｎｉ）などを含むシリサイド層を形成する。このとき、シリサイド層を形成するために金属膜と半導体基板１００のシリコンとを反応させることを目的として高温のアニール（熱処理）を行う。
【００６７】
続いて、半導体基板１００上にシリコン窒化膜および絶縁膜を堆積することにより層間絶縁膜１５０を形成した後、ＣＭＰ法などの方法で層間絶縁膜１５０の上面を平坦化する。その後、層間絶縁膜１５０を貫通してゲート電極１２１〜１２４および各トランジスタのソース・ドレイン領域に電気的に接続されるコンタクトプラグ１５２を形成し、層間絶縁膜１５０上に必要な層数の配線層を形成する。続いて、フォトダイオード領域に保護膜１３７を露出する開口部を設け、フォトダイオードＰＤの直上に反射防止膜１３８およびレンズ１５５などを形成することで、図１１に示す半導体イメージセンサーが完成する。
【００６８】
つまり、完成した半導体イメージセンサー以下に説明するように、図１１に示す構造となる。図１１には、図１において図示を省略した、半導体基板１００の主面よりも上層の積層構造と、図１で示した半導体基板１００およびその主面の半導体素子とを共に示している。図１１に示すように、フォトダイオードＰＤを構成するＰ＋領域１２６の上面は保護膜１３７により覆われており、フォトダイオードＰＤが光を受光する際は、保護膜１３７を介して光を感知する。保護膜１３７に覆われていないソース・ドレイン領域などの半導体領域およびゲート電極の上面にはシリサイド層が形成され、フォトダイオードＰＤおよびその他のトランジスタなどを覆うように形成された層間絶縁膜１５０を貫通するコンタクトホール内には、コンタクトプラグ１５２が形成されている。シリサイド層上にはコンタクトプラグ１５２を介して金属配線１５３が形成されている。金属配線１５３の同層には線間絶縁膜１５１が形成され、線間絶縁膜１５１上および金属配線１５３上には層間絶縁膜１６０および線間絶縁膜１６１が順に形成されており、金属配線１５３の上面は、層間絶縁膜１６０を貫通するビア１６４を介して、線間絶縁膜１６１と同層に形成された金属配線１６３に電気的に接続されている。なお、ここではソース・ドレイン領域上のコンタクトプラグの図示を省略している。
【００６９】
同様に、金属配線１６３上には層間絶縁膜、ビア、線間絶縁膜および金属配線を含む層が複数層積層されており、その積層構造には、上面から下面まで貫通し、保護膜１３７の上面を露出させてフォトダイオードに光を透過させるための開口部１５４が形成されている。開口部１５４は光の透過性のある絶縁膜である反射防止膜１３８により埋め込まれ、フォトダイオードの直上であって前記絶縁膜の上面には半球状の凸型のレンズ１５５が形成されている。
【００７０】
本実施の形態では、半導体イメージセンサーの製造工程において、フォトダイオードＰＤを構成するＰ＋領域１２６に炭素を共注入して炭素注入層１２８ａを形成することにより、入力光を電気信号に変換するフォトダイオードＰＤのＰＮ接合を急峻に設計することを可能とし、フォトダイオードＰＤで発生する電荷量を増加させることを可能としている。また、Ｎ型領域１１１に炭素を共注入して炭素注入層１２８ｂを形成することにより、Ｎ型領域１１１をソース・ドレイン領域として有する転送トランジスタＴｒの特性ばらつきを低減することが可能となり、転送時の電源電圧の精度を向上し、低電圧化させることで、結果として当該半導体イメージセンサーを含む製品の感度を向上させることができる。
【００７１】
これにより、製品内に複数形成されるフォトダイオードＰＤおよび転送トランジスタＴｒの素子毎の特性がばらつくことに起因する半導体装置の製造歩留まりの低下を防ぐことができる。また、上記特性ばらつきの発生を防ぐことができるため、半導体装置のさらなる微細化が可能となり、半導体装置の性能を向上させることができる。
【００７２】
以上に述べたように、半導体装置を構成する個々のデバイスまたはダイオードの特性ばらつきは、半導体装置製造中の熱処理による不純物の不均一な再分布が原因となる。例えばフォトダイオードを構成し、ホウ素により形成されたＰ＋拡散層は、シリコン中の拡散係数が大きいため、その拡散長がばらつくために容量値がばらつきやすい。このように拡散係数が大きいホウ素は、特にシリサイド層の形成時または拡散層を焼き締めにより活性化する際などに行われる熱処理時に拡散しやすい特徴がある。
【００７３】
これに対し、本実施の形態では対象となる拡散層に炭素などを共注入しており、拡散層の形成後に半導体基板を高温で熱処理したとしても、炭素注入層内の炭素がシリコン中のホウ素の異常拡散を抑制するため、特性が揃ったフォトダイオードを形成することができる。また、ＭＩＳトランジスタのチャネル、ソース・ドレイン領域を形成するために不純物を注入する際に、本発明の方法を適用することで、画素領域のＭＩＳトランジスタまたは周辺回路領域のＭＩＳトランジスタなどの特性ばらつきを低減することができる。本実施の形態では、拡散層形成時に炭素、窒素、フッ素またはアルゴンなどを注入することで、シリコン中の不純物、特にホウ素、リンまたはヒ素などの拡散ばらつきを低減することができるため、フォトダイオードおよびＭＩＳ型トランジスタなどの半導体装置を構成する素子の特性ばらつきの発生を抑制することができる。
【００７４】
半導体装置を形成する際の不純物導入はイオン注入で行うことが可能であるため、ばらつきが問題となる素子にのみ本願発明を適用することも可能である。この場合には、構成するデバイスのパラメータ抽出を含めた大幅な設計修正が必要とならない。本実施の形態では、ばらつきが問題となる個所には対策構造を適用し、その他の領域には通常の構造を有するＭＩＳトランジスタを用いることで、設計を容易化することを可能としている。具体的には、周辺回路領域などのＭＩＳトランジスタには炭素注入層を形成していない。以上により、半導体装置の微細化に伴う特性ばらつきの問題、ならびに設計の容易さに関する課題を解決することができる。
【００７５】
（実施の形態２）
前記実施の形態では、フォトダイオードおよび転送トランジスタのみに炭素注入層を形成する半導体イメージセンサーについて説明した。本実施の形態では、図１２および図１３を用いて本発明の実施の形態２を実現する半導体装置の製造プロセスの詳細を説明する。
【００７６】
まず、前記実施の形態１で図２〜図９を用いて説明した工程と同様の工程を行う。
【００７７】
次に、図１２に示すように、レジスト膜ＰＲ４を除去した後、半導体基板１００上に画素トランジスタ領域１０５のみを露出するレジスト膜ＰＲ５を形成する。ここでいう画素トランジスタ領域１０５とは、後の工程でＡＭＰトランジスタＡｐが形成される領域と、後の工程で形成される転送トランジスタＴｒ一方のソース・ドレイン領域を構成するＮ＋領域１２５（図１３参照）を含む領域である。続いて、レジスト膜ＰＲ５をマスクとして炭素（Ｃ）を半導体基板１００の主面にイオン注入し、Ｎ＋領域１２５の形成時に生じる結晶欠陥（格子間シリコン）がチャネル内へ拡散することを抑制するための炭素注入層（共注入層）１２８ｃを形成する。
【００７８】
すなわち、後の工程で形成されるＡＭＰトランジスタＡｐのソース・ドレイン領域と、転送トランジスタＴｒ一方のソース・ドレイン領域とを構成するＮ＋領域１２５に不活性な不純物である炭素を共注入することで炭素注入層１２８ｃを形成する。なお、ここでは炭素のイオン注入を用いているが、炭素に限らず窒素、フッ素またはアルゴンなどをイオン注入することも可能である。
【００７９】
この後の工程は、前記実施の形態１で図１０〜図１１を用いて説明した工程と同様の工程を行うことにより、図１３に示す本実施の形態の半導体イメージセンサーが完成する。図１３に示す半導体装置の構造は前記実施の形態１で説明した半導体装置とほぼ同様であるが、転送トランジスタＴｒの両方のソース・ドレイン領域に炭素注入層が形成されており、また、ＡＭＰトランジスタＡｐのソース・ドレイン領域にも炭素注入層１２８ｃが形成されている点が前記実施の形態１の半導体装置と異なる。
【００８０】
本実施の形態の構造を用いることで、画素トランジスタ領域に形成されたＭＩＳトランジスタ、すなわち転送トランジスタＴｒおよびＡＭＰトランジスタＡｐの特性ばらつきを抑制することが可能となる。したがって、本手法を適用した画素トランジスタを構成する転送トランジスタＴｒおよびＡＭＰトランジスタＡｐは、ゲート長、ゲート幅を縮小してもランダムばらつきの増加を抑制することが可能となるため、前記実施の形態１の効果に加えて、半導体イメージセンサーをより微細化することが可能となり、チップ面積を縮小し、製造コストを低減することが可能となる。また、転送トランジスタＴｒおよびＡＭＰトランジスタＡｐの特性ばらつきの発生を防ぐことにより、フォトダイオードＰＤで発生した電気信号を安定して転送および増幅すること可能となり、半導体装置の信頼性を向上させることができる。
【００８１】
ここでは、ＡＭＰトランジスタＡｐのソース・ドレイン領域を構成する半導体領域のうち、Ｎ＋領域１３１よりも接合深さが浅いＮ＋領域１２５に対して不活性な不純物の共注入を行っており、接合深さが比較的深いＮ＋領域１３１には共注入を行っていない。ソース・ドレイン領域を構成する接合深さが深い半導体領域（拡散層）に対し、ソース・ドレイン領域を構成する接合深さが浅い半導体領域（拡散層）は、不純物が拡散することでＭＩＳトランジスタの特性に大きな影響を与える。したがって、比較的接合深さが浅く、且つ高い不純物濃度を有する半導体領域は、より精度良く不純物濃度分布を急峻に形成することが求められる。つまり、Ｎ＋領域１２５のような接合深さが浅い半導体層に炭素を共注入して炭素注入層１２８ｃを形成することで、より効果的にＭＩＳトランジスタの性能を向上させ、特性ばらつきを抑えることができる。
【００８２】
（実施の形態３）
本実施の形態では、図１４〜図１６を用いて本発明の実施の形態２を実現する半導体装置の製造プロセスの詳細を説明する。
【００８３】
まず、前記実施の形態１で図２〜図７を用いて説明した工程と同様の工程を行う。
【００８４】
次に、図１４に示すように、レジスト膜ＰＲ２をマスクとして不活性な不純物である炭素（Ｃ）を半導体基板１００の主面にイオン注入し、炭素注入層（共注入層）１２８ｄと、前記実施の形態１で説明した炭素注入層１２８ａとを形成する。
【００８５】
次に、図１５に示すように、レジスト膜ＰＲ２を剥離した後に、周辺回路領域１０６の一部であり、後の工程でＮ型ＭＩＳトランジスタＱｎが形成される領域のみを露出するレジスト膜ＰＲ６を半導体基板１００上に形成する。続いて、レジスト膜ＰＲ６をマスクとして不活性な不純物である炭素（Ｃ）を半導体基板１００の主面にイオン注入し、Ｎ＋領域１２５の形成時に生じる結晶欠陥（格子間シリコン）がチャネル内へ拡散することを抑制するための炭素注入層（共注入層）１２８ｅを形成する。
【００８６】
この後の工程は、前記実施の形態１において図１０〜図１１を用いて説明した工程と同様の工程を行うことにより、図１６に示す本実施の形態の半導体イメージセンサーが完成する。図１６に示す半導体装置の構造は前記実施の形態１で説明した半導体装置とほぼ同様であるが、周辺回路領域１０６（図１５参照）のＮ型ＭＩＳトランジスタＱｎおよびＰ型ＭＩＳトランジスタＱｐの両方のソース・ドレイン領域に炭素注入層１２８ｅおよび１２８ｄがそれぞれ形成されている点が前記実施の形態１の半導体装置と異なる。
【００８７】
本実施の形態の構造を用いることで、周辺回路領域に形成されたＭＩＳトランジスタ、すなわちＮ型ＭＩＳトランジスタＱｎおよびＰ型ＭＩＳトランジスタＱｐの特性ばらつきを抑制することが可能となる。したがって、本手法を適用した周辺回路領域のＮ型ＭＩＳトランジスタＱｎおよびＰ型ＭＩＳトランジスタＱｐは、ゲート長、ゲート幅を縮小してもランダムばらつきの増加を抑制することが可能となるため、前記実施の形態１の効果に加えて、半導体イメージセンサーをより微細化することが可能となり、チップ面積を縮小し、製造コストを低減することが可能となる。また、周辺回路領域のＭＩＳトランジスタの特性ばらつきの発生を防ぐことにより、フォトダイオードＰＤで発生した電気信号を安定して出力することが可能となり、半導体装置の信頼性を向上させることができる。
【００８８】
（実施の形態４）
本発明は、半導体基板の主面側から光を照射してフォトダイオードでその光を検出する半導体イメージセンサーに限らず、半導体基板の裏面側から入射する光をフォトダイオードにより検出する裏面照射型の半導体イメージセンサーにも適用することができる。ここで、図１７に本実施の形態の裏面照射型の半導体イメージセンサーを示す。
【００８９】
図１７に示す裏面照射型の半導体イメージセンサーは、図１に示す半導体イメージセンサーの裏面側に反射防止膜１３８ａを形成し、半導体基板１００の裏面側に反射防止膜１３８ａを介して半球状の凸型のレンズ１５５ａを形成しているものである。裏面照射型の半導体イメージセンサーでは、半導体基板１００の裏面側からレンズ１５５ａおよび反射防止膜１３８ａを透過した光がフォトダイオードＰＤに照射され、フォトダイオードＰＤ内のＰＮ接合部にキャリアが発生することにより光を検出する。
【００９０】
なお、このような半導体イメージセンサーでは半導体基板１００の裏面から光が入射するため、半導体基板１００の裏面は薄く研磨され、フォトダイオードＰＤを構成するＮ型領域１１１の近傍にまで半導体基板１００の裏面が近接していることが考えられる。また、半導体基板１００の主面側には図１１に示す配線層が複数積層されて形成されているが、前記実施の形態１とは異なり、この配線層を貫通するような開口部１５４および半導体基板１００の主面上のレンズ１５５などは形成されていない。
【００９１】
上記のように、本願発明は裏面照射型の半導体イメージセンサーにも適用することができ、これにより、前記実施の形態１と同様の効果を得ることができる。
【００９２】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００９３】
例えば、前記実施の形態１において、炭素を共注入して形成するのは炭素注入層１２８ａのみでもよく、Ｎ型領域１１１に共注入して形成する炭素注入層１２８ｂは形成しなくてもよい。このように、前記実施の形態１〜４において説明した炭素注入層を形成する対象とする素子は適宜選択することが可能である。
【００９４】
また、ホウ素が導入されたＰ型領域に炭素注入層を形成することは前記Ｐ型領域を精度よく形成する効果があり、Ｎ型領域に炭素注入層を形成することは前記Ｎ型領域の周囲のＰ型領域に注入されたホウ素の濃度分布を均一にする効果がある。したがって、前記実施の形態１〜４のようにＮ型領域上にＰ型領域が形成されたフォトダイオードではなく、Ｐ型領域上にＮ型領域を有するフォトダイオードであっても、フォトダイオードを構成する各不純物拡散層に炭素を共注入することで本願発明の効果を得ることができる。
【００９５】
また、前記実施の形態１〜３では、Ｎ型またはＰ型の不純物拡散層に炭素を共注入して炭素注入層を形成する工程について、主にＮ型またはＰ型の不純物拡散層を先に形成してから炭素を共注入して炭素注入層を形成する方法について説明したが、この順序は逆であってもよく、炭素注入層を形成してからＮ型またはＰ型の不純物拡散層をイオン注入により形成しても構わない。
【産業上の利用可能性】
【００９６】
本発明は、ホウ素などの拡散しやすい不純物を含むフォトダイオードを有する装置の製造技術に適用して有効である。
【符号の説明】
【００９７】
１００ 半導体基板
１０１ 素子分離領域
１０２ 画素領域
１０３ 周辺領域
１０４ フォトダイオード領域
１０５ 画素トランジスタ領域
１０６ 周辺回路領域
１１０ Ｐウエル
１１１ Ｎ型領域
１１２ Ｐウエル
１１３ Ｎウエル
１１４ 炭素注入層
１２０ ゲート絶縁膜
１２０ａ 酸化膜
１２１〜１２４ ゲート電極
１２１ａ 多結晶シリコン膜
１２５ Ｎ＋領域
１２６ Ｐ＋領域
１２７ Ｐ＋領域
１２８ａ〜１２８ｅ 炭素注入層
１３０ サイドウォール
１３１ Ｎ＋領域
１３２ Ｐ＋領域
１３７ 保護膜
１３８ 反射防止膜
１３８ａ 反射防止膜
１５０ 層間絶縁膜
１５１ 線間絶縁膜
１５２ コンタクトプラグ
１５３ 金属配線
１５４ 開口部
１５５ レンズ
１５５ａ レンズ
１６０ 層間絶縁膜
１６１ 線間絶縁膜
１６３ 金属配線
１６４ ビア
Ａｐ ＡＭＰトランジスタ
ＰＤ フォトダイオード
ＰＲ１〜ＰＲ６ レジスト膜
Ｑｎ Ｎ型ＭＩＳトランジスタ
Ｑｐ Ｐ型ＭＩＳトランジスタ
Ｔｒ 転送トランジスタ
【特許請求の範囲】
【請求項１】
半導体基板の主面に形成された第１の導電型を有する第１半導体領域と、
半導体基板の主面に形成され、前記第１半導体領域と接し、前記第１の導電型とは異なる第２の導電型を有する第２半導体領域と、
を含むフォトダイオードを具備し、
前記第１半導体領域に不活性な不純物が共注入された第１共注入層が形成されていることを特徴とする半導体装置。
【請求項２】
前記不活性な不純物は炭素、窒素、フッ素またはアルゴンを含むことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１共注入層は前記第１半導体領域よりも深い接合深さを有し、前記第２半導体領域は前記第１共注入層よりも深い接合深さを有することを特徴とする請求項１記載の半導体装置。
【請求項４】
前記第２半導体領域に不活性な不純物が共注入された第２共注入層が形成されていることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記第２共注入層は前記第２半導体領域よりも深い接合深さを有することを特徴とする請求項４記載の半導体装置。
【請求項６】
前記半導体基板上に形成されたゲート電極と、
第３半導体領域および前記第３半導体領域よりも接合深さが浅い第４半導体領域を含むソース・ドレインと、
を含む電界効果トランジスタを具備し、
前記第４半導体領域に不活性な不純物が共注入された第３共注入層が形成されていることを特徴とする請求項１記載の半導体装置。
【請求項７】
前記電界効果トランジスタは前記フォトダイオードで発生した電気信号を転送し、増幅し、または出力する働きを有することを特徴とする請求項６記載の半導体装置。
【請求項８】
前記第３共注入層は前記第４半導体領域よりも深い接合深さを有することを特徴とする請求項６記載の半導体装置。
【請求項９】
前記第１共注入層は前記第１半導体領域および前記第２半導体領域が接合している領域に形成されていることを特徴とする請求項１記載の半導体装置。
【請求項１０】
第１半導体領域と、前記第１半導体領域と接し、前記第１半導体領域よりも深い接合深さを有する第２半導体領域とを有するフォトダイオードを含む半導体装置の製造方法であって、
（ａ）半導体基板に第２導電型を有する不純物を注入して前記第２半導体領域を形成する工程と、
（ｂ）前記半導体基板に前記第２の導電型とは異なる第１導電型を有する不純物を注入して前記第１半導体領域を形成する工程と、
（ｃ）前記第１半導体領域に不活性な不純物を共注入して第１共注入層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１１】
前記不活性な不純物は炭素、窒素、フッ素またはアルゴンを含むことを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１２】
前記第１共注入層の接合深さは前記第１半導体領域よりも深く、前記第２半導体領域よりも浅いことを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１３】
（ｄ）前記第２半導体領域に不活性な不純物を共注入して第２共注入層を形成する工程をさらに有することを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１４】
前記第２共注入層の接合深さは前記第２半導体領域よりも深いことを特徴とする請求項１３記載の半導体装置の製造方法。
【請求項１５】
ゲート電極と、第３半導体領域および前記第３半導体領域よりも接合深さが浅い第４半導体領域を含むソース・ドレインとを含む電界効果トランジスタを具備する半導体装置の製造方法であって、
（ｅ１）前記半導体基板上に前記ゲート電極を形成する工程と、
（ｅ２）前記半導体基板の主面に前記第３半導体領域を形成する工程と、
（ｅ３）前記半導体基板の主面に前記第４半導体領域を形成する工程と、
（ｅ４）前記第４半導体領域に不活性な不純物を共注入して第３共注入層を形成する工程と、
を有することを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１６】
前記第３共注入層は前記第４半導体領域よりも深い接合深さを有することを特徴とする請求項１５記載の半導体装置の製造方法。
【請求項１】
半導体基板の主面に形成された第１の導電型を有する第１半導体領域と、
半導体基板の主面に形成され、前記第１半導体領域と接し、前記第１の導電型とは異なる第２の導電型を有する第２半導体領域と、
を含むフォトダイオードを具備し、
前記第１半導体領域に不活性な不純物が共注入された第１共注入層が形成されていることを特徴とする半導体装置。
【請求項２】
前記不活性な不純物は炭素、窒素、フッ素またはアルゴンを含むことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１共注入層は前記第１半導体領域よりも深い接合深さを有し、前記第２半導体領域は前記第１共注入層よりも深い接合深さを有することを特徴とする請求項１記載の半導体装置。
【請求項４】
前記第２半導体領域に不活性な不純物が共注入された第２共注入層が形成されていることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記第２共注入層は前記第２半導体領域よりも深い接合深さを有することを特徴とする請求項４記載の半導体装置。
【請求項６】
前記半導体基板上に形成されたゲート電極と、
第３半導体領域および前記第３半導体領域よりも接合深さが浅い第４半導体領域を含むソース・ドレインと、
を含む電界効果トランジスタを具備し、
前記第４半導体領域に不活性な不純物が共注入された第３共注入層が形成されていることを特徴とする請求項１記載の半導体装置。
【請求項７】
前記電界効果トランジスタは前記フォトダイオードで発生した電気信号を転送し、増幅し、または出力する働きを有することを特徴とする請求項６記載の半導体装置。
【請求項８】
前記第３共注入層は前記第４半導体領域よりも深い接合深さを有することを特徴とする請求項６記載の半導体装置。
【請求項９】
前記第１共注入層は前記第１半導体領域および前記第２半導体領域が接合している領域に形成されていることを特徴とする請求項１記載の半導体装置。
【請求項１０】
第１半導体領域と、前記第１半導体領域と接し、前記第１半導体領域よりも深い接合深さを有する第２半導体領域とを有するフォトダイオードを含む半導体装置の製造方法であって、
（ａ）半導体基板に第２導電型を有する不純物を注入して前記第２半導体領域を形成する工程と、
（ｂ）前記半導体基板に前記第２の導電型とは異なる第１導電型を有する不純物を注入して前記第１半導体領域を形成する工程と、
（ｃ）前記第１半導体領域に不活性な不純物を共注入して第１共注入層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１１】
前記不活性な不純物は炭素、窒素、フッ素またはアルゴンを含むことを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１２】
前記第１共注入層の接合深さは前記第１半導体領域よりも深く、前記第２半導体領域よりも浅いことを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１３】
（ｄ）前記第２半導体領域に不活性な不純物を共注入して第２共注入層を形成する工程をさらに有することを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１４】
前記第２共注入層の接合深さは前記第２半導体領域よりも深いことを特徴とする請求項１３記載の半導体装置の製造方法。
【請求項１５】
ゲート電極と、第３半導体領域および前記第３半導体領域よりも接合深さが浅い第４半導体領域を含むソース・ドレインとを含む電界効果トランジスタを具備する半導体装置の製造方法であって、
（ｅ１）前記半導体基板上に前記ゲート電極を形成する工程と、
（ｅ２）前記半導体基板の主面に前記第３半導体領域を形成する工程と、
（ｅ３）前記半導体基板の主面に前記第４半導体領域を形成する工程と、
（ｅ４）前記第４半導体領域に不活性な不純物を共注入して第３共注入層を形成する工程と、
を有することを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１６】
前記第３共注入層は前記第４半導体領域よりも深い接合深さを有することを特徴とする請求項１５記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２０１３−２０９９８（Ｐ２０１３−２０９９８Ａ）
【公開日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願番号】特願２０１１−１５０５７３（Ｐ２０１１−１５０５７３）
【出願日】平成２３年７月７日（２０１１．７．７）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２０年度 独立行政法人新エネルギー・産業技術総合開発機構 「次世代半導体材料・プロセス基盤（ＭＩＲＡＩ）プロジェクト」委託研究、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願日】平成２３年７月７日（２０１１．７．７）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２０年度 独立行政法人新エネルギー・産業技術総合開発機構 「次世代半導体材料・プロセス基盤（ＭＩＲＡＩ）プロジェクト」委託研究、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]