半導体装置及びその製作方法
【課題】半導体記憶装置に適するトランジスタ構造及びその製作方法の提供。
【解決手段】デュアルチャネルトランジスタ50は、少なくとも、第一方向に沿って伸展する第一STI(シャロートレンチアイソレーション)と第二方向に沿って伸展する第二STIにより分離され、第一STIと第二STIが交差する半導体アイランド22と、第二方向に沿って伸展し、半導体アイランドの表面から内側に向かって凹んだゲートトレンチ26と、第二方向に沿って伸展し、ゲートトレンチ内に設けられたゲート30と、第二方向に沿って設けられ、半導体アイランドの上面に設けられた第一ソース/ドレイン領域と、第一ソース/ドレイン領域の間に設けられた第一U字型チャネル領域60と、第二方向に沿って設けられ、半導体アイランドの上面に設けられた第二ソース/ドレイン領域と、第二ソース/ドレイン領域の間に設けられた第二U字型チャネル領域62とを備える。
【解決手段】デュアルチャネルトランジスタ50は、少なくとも、第一方向に沿って伸展する第一STI(シャロートレンチアイソレーション)と第二方向に沿って伸展する第二STIにより分離され、第一STIと第二STIが交差する半導体アイランド22と、第二方向に沿って伸展し、半導体アイランドの表面から内側に向かって凹んだゲートトレンチ26と、第二方向に沿って伸展し、ゲートトレンチ内に設けられたゲート30と、第二方向に沿って設けられ、半導体アイランドの上面に設けられた第一ソース/ドレイン領域と、第一ソース/ドレイン領域の間に設けられた第一U字型チャネル領域60と、第二方向に沿って設けられ、半導体アイランドの上面に設けられた第二ソース/ドレイン領域と、第二ソース/ドレイン領域の間に設けられた第二U字型チャネル領域62とを備える。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は一般に半導体装置に関する。より具体的に、本発明はDRAM(ダイナミックランダムアクセスメモリ)を含む超高密度半導体用のデュアルチャネルトランジスタ及びその製作方法に関する。
【背景技術】
【0002】
公知のように、DRAMは多数のDRAMセルの組合せである。直列に接続されたMOS(金属酸化膜半導体)トランジスタとコンデンサとはDRAMセルを構成する。MOSトランジスタはコンデンサからのデータの入力または出力を制御するスイッチ装置である。
【0003】
DRAMセルのコンデンサの設計は2枚の導電層と1枚の絶縁層とを含む。2枚の導電層はそれぞれ上側電極及び下側電極として働き、絶縁層はこれらの2つの電極を分離する。2つの電極の間に所定の電圧を印加すれば、電荷はこの2つの電極の間に設置された絶縁層に保存される。半導体処理技術の発展に伴い、DRAMセルの体積とユニットサイズは急激に縮小している。
【0004】
装置サイズが縮小すると、メモリセルトランジスタのゲートチャネル長が短くなるので、短チャネル効果(SCE)の克服はますます困難になる。ゲートチャネル長の短縮による短チャネル効果はIC(集積回路)チップの更なる集積化を妨げ得る。この問題を解決するために、ゲート誘電体層の厚みを低減したり、ソース/ドレインの領域のドーピング濃度を増加したりするというような多くの努力が払われている。しかしこれらのアプローチは、装置の信頼性を損ない、データ転送速度を低下させ得るので、実用的ではない。
【0005】
もう1つの問題は接合リーク電流の増加である。接合リーク電流が増加すると、データ保持時間は短縮され、記憶装置のリフレッシュ特性は劣化し、ソース/ドレインの領域と接触するコンタクトプラグの接触領域も縮減される。したがって、コンタクトプラグの電気抵抗は増加し、この電気抵抗の増加が記憶装置の安定した動作を妨げるものとなる。
【0006】
本発明に関連する発明が記載された特許文献としては、米国特許第7,034,408号明細書、米国特許第7,279,742号明細書、米国特許第7,416,943号明細書が挙げられる。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】米国特許第7,034,408号明細書
【特許文献2】米国特許第7,279,742号明細書
【特許文献3】米国特許第7,416,943号明細書
【発明の概要】
【発明が解決しようとする課題】
【0008】
本発明の目的のひとつは、上述した先行技術の問題を解決するために、DRAMを備える半導体記憶装置に適するトランジスタ構造及びその製作方法を提供することにある。本発明の範囲は特許請求の範囲にのみ規定されており、以下は本発明の範囲を限定するものではない。
【課題を解決するための手段】
【0009】
本発明の一側面によれば、半導体装置は、少なくとも、第一方向に沿って伸展する第一STI(シャロートレンチアイソレーション)と第二方向に沿って伸展する第二STIとによって分離され、第一STIが第二STIに対して垂直である半導体アイランド、及び第二方向に沿って伸展し、半導体アイランドの表面から内側に向かって凹んだゲートトレンチを備える。半導体装置は更に、ゲートトレンチ内に位置するゲートと、半導体アイランド内に設けられた第一U字型チャネル領域と、半導体アイランド内に設けられた第二U字型チャネル領域とを備える。第二U字型チャネル領域はゲートによって第一U字型チャネル領域から分離されている。
【0010】
本発明の他の側面によれば、半導体装置は、第一方向に沿って伸展する第一STIと第二方向に沿って伸展する第二STIとによって分離され、第一STIが第二STIに対して垂直である半導体アイランド、第二方向に沿って伸展し、半導体アイランドの表面から内側に向かって凹んだゲートトレンチ、及び第二方向に沿って伸展し、ゲートトレンチに埋め込まれたゲートとを備える。半導体装置は更に、ゲートトレンチ内のゲートを被覆する第一誘電体層と、第二方向に沿って設けられ、半導体アイランドの上面に設けられた第一ソース/ドレイン領域と、半導体アイランドに埋め込まれ、第一ソース/ドレイン領域の間に設けられた第二誘電体層と、第二誘電体層の周囲、及び第一ソース/ドレイン領域の間に設けられた第一U字型チャネル領域と、第二方向に沿って設けられ、半導体アイランドの表面に設けられた第二ソース/ドレイン領域と、半導体アイランドに埋め込まれ、第二ソース/ドレイン領域の間に設けられた第三誘電体層と、第三誘電体層の周囲、及び第二ソース/ドレイン領域の間に設けられた第二U字型チャネル領域とを備える。
【0011】
本発明の他の側面によれば、半導体装置を製作する方法は、第一方向に沿って伸展する第一STIと第二方向に沿って伸展する第二STIにより分離され、第一STIと第二STIが垂直である半導体アイランドと、第一方向に沿って半導体アイランドに埋め込まれた第一誘電体層とを提供する段階を含む。その後、第二方向に沿って半導体アイランド内に、第一誘電体層を横断するゲートトレンチを形成する。それから、ゲートトレンチの側壁に第二誘電体層を形成する。次に、第二方向に沿ってゲートトレンチ内にゲートを形成する。後に、ゲートに第三誘電体層を形成する。最後に、ゲートトレンチの側壁に第一ソース/ドレイン領域と第二ソース/ドレイン領域を形成する。第一ソース/ドレイン領域と第二ソース/ドレイン領域とはゲートに対して反対側に設けられ、第一誘電体層はそれぞれ第一ソース/ドレイン領域の間、及び第二ソース/ドレイン領域の間に設けられている。
【0012】
本発明の他側面によれば、半導体装置は、第一方向に沿って配列された複数の第一STIと、第二方向に沿って配列された複数の第二STIとを備える基板を具備する。複数の第一STIと複数の第二STIとは交差しており、複数の半導体アイランドを規定している。半導体装置は更に、複数のトランジスタを備える。トランジスタのそれぞれは、対応する半導体アイランドに設けられている。また、トランジスタのそれぞれは、半導体アイランドに埋め込まれ、かつ第二方向に沿って伸展するゲートを備えている。また、半導体装置は、第二方向に沿って設けられ、かつ半導体アイランドの上面に設けられた第一ソース/ドレイン領域を具備する。なお、半導体装置は、第一ソース/ドレイン領域の間に設けられた第一U字型チャネル領域と、第二方向に沿って設けられ、かつ半導体アイランドの表面に設けられた第二ソース/ドレイン領域とを具備する。半導体装置は更に、第二ソース/ドレイン領域の間に設けられた第二U字型チャネル領域と、負数のソースラインとを具備する。複数のソースラインは、第二方向と交差する該第一方向に沿って伸展している。ソースラインのそれぞれは、第一ソース/ドレイン領域の第一ソースと該第二ソース/ドレイン領域の第二ソースに結合されている。
【0013】
種々の図面にて説明する好ましい実施形態の下記の詳細な説明を読めば、本発明の上述した目的及び他の目的は当業者に自明であると確信する。
【図面の簡単な説明】
【0014】
【図1】本発明の好ましい実施形態によるシングルゲート・デュアルチャネルトランジスタの3次元透視図である。
【図2】本発明の好ましい実施形態によるシングルゲート・デュアルチャネルトランジスタの3次元透視図である。
【図3】本発明の好ましい実施形態によるシングルゲート・デュアルチャネルトランジスタを製作する方法を示す概略図である。
【図4】本発明の好ましい実施形態によるシングルゲート・デュアルチャネルトランジスタを製作する方法を表す説明図である。
【図5】本発明の好ましい実施形態によるシングルゲート・デュアルチャネルトランジスタを製作する方法を表す説明図である。
【図6】本発明の好ましい実施形態によるシングルゲート・デュアルチャネルトランジスタを製作する方法を表す説明図である。
【図7】本発明の好ましい実施形態によるシングルゲート・デュアルチャネルトランジスタを製作する方法を表す説明図である。
【図8】本発明の好ましい実施形態によるシングルゲート・デュアルチャネルトランジスタを製作する方法を表す説明図である。
【図9】本発明の好ましい実施形態によるシングルゲート・デュアルチャネルトランジスタを製作する方法を表す説明図である。
【図10】本発明の好ましい実施形態によるシングルゲート・デュアルチャネルトランジスタを製作する方法を表す説明図である。
【図11】本発明によるシングルゲート・デュアルチャネルトランジスタの簡略化したレイアウトである。
【図12】図11のA−A’線に沿った簡略化した断面図である。
【図13】図11のB−B’線に沿った簡略化した断面図である。
【図14】図11のC−C’線に沿った簡略化した断面図である。
【図15】本発明の他の実施形態によるソースラインと周辺ゲートを製作する工程を示す概略的な断面図である。
【図16】本発明の他の実施形態によるソースラインと周辺ゲートを製作する工程を示す概略的な断面図である。
【図17】本発明の他の実施形態によるソースラインと周辺ゲートを製作する工程を示す概略的な断面図である。
【図18】本発明の他の実施形態によるソースラインと周辺ゲートを製作する工程を示す概略的な断面図である。
【図19】本発明の他の実施形態によるソースラインと周辺ゲートを製作する工程を示す概略的な断面図である。
【図20】本発明の他の実施形態によるソースラインと周辺ゲートを製作する工程を示す概略的な断面図である。
【図21】本発明の他の実施形態によるソースラインと周辺ゲートを製作する工程を示す概略的な断面図である。
【図22】本発明の他の実施形態によるソースラインと周辺ゲートを製作する工程を示す概略的な断面図である。
【発明を実施するための形態】
【0015】
図1及び図2は本発明の好ましい実施形態によるシングルゲート・デュアルチャネルトランジスタの3次元透視図である。図1に示すように、半導体アイランド22(図1では点線で示される)は、第一方向に沿って伸展した第一STI(シャロートレンチアイソレーション)12(図1では実線で示される)と、第一方向と垂直な第二方向に沿って伸展した第二STI20(図1では実線で示される)により分離される。デュアルチャネルトランジスタ50は半導体アイランド22内に形成されている。図2は周囲のSTIを省略することによって、図1に示すデュアルチャネルトランジスタ50の詳しい構造を表す説明図である。図2に示すように、ゲートトレンチ26は半導体アイランド22の表面から内側に向かって凹んでおり、2つのU字型チャネル領域の間にて第二方向に沿って伸展している。金属ゲート30はゲートトレンチ26の底部に設けられ、第二方向に沿って伸展している。半導体アイランド22の上部は第一U字型フィン構造160と第二U字型フィン構造162に分けられる。第一U字型フィン構造160は内設の第一U字型チャネル領域60を含み、第二U字型フィン構造162は内設の第二U字型チャネル領域62を含み、第二U字型チャネル領域62は金属ゲート30により第一U字型チャネル60から分離されている。第一U字型フィン構造160と第二U字型フィン構造162は音叉の形をし、金属ゲート30に関して対称である。説明を明確にするために、図1と図2では誘電体層、ソース/ドレイン領域、及び他の接触素子を省略している。省略された絶縁素子または拡散素子については後に説明される。
【0016】
図3〜図10は本発明の好ましい実施形態によるシングルゲート・デュアルチャネルトランジスタを製作する方法を表す説明図である。説明を簡潔にするために、図3〜図10では1個のセルユニットのみ示している。
【0017】
図3に示すように、基板10が提供される。その後、第一方向に沿って基板10内に第一STI12を形成する。図3では1本の第一STIのみが示されているが、実際は複数の第一STIが同じラインのパターンとして基板10内に形成され得ると理解される。説明を簡潔にするために、1本の第一STI12のみが示されている。その後、第一STI12と平行な、埋め込まれたライン型の誘電体層14を基板10内に形成する。この誘電体層14は2本の第一STI12の間に形成される。
【0018】
図4に示すように、基板10にパターンマスク(図示せず)を形成する。次いで、STIトレンチ16を形成するために基板10をエッチングする。次に、このSTIトレンチ16に誘電体層を充填する。その後、第二STI20を形成するためにパターン化マスクを除去する。このとき、基板10の半導体アイランド22は第一STI12と第二STI120に囲まれるように規定されている。図1を参照する。半導体アイランド22と、第一STI12と、第二STI20との相対位置はより明白に示されている。図4では1本の第二STIのみが示されているが、実際は複数の第二STI20が基板10内に形成され得ると理解される。また注意すべきは、第二STI20の上面は半導体アイランド22の上面よりも高い。
【0019】
図5に示すように、半導体アイランド22の上面よりも上にある第二STI20の各側壁にスペーサー24を形成する。その後、自己整合エッチングプロセスを実行し、スペーサー24をエッチングマスクとして用いることによって、第二方向に沿って半導体アイランド22をエッチングして線型ゲートトレンチ26を作製する。第二方向に沿ったこのゲートトレンチ26は第一方向の誘電体層14と交差する。ゲートトレンチ26の底部は誘電体層14の底部よりも深い。半導体アイランド22の上部はゲートトレンチ26により第一U字型フィン構造160と第二U字型フィン構造162とに分離される。
【0020】
図6に示すように、ゲートトレンチ26の底部と側壁に誘電体層28を共形的(conformally)に形成する。本発明の実施形態によれば、この誘電体層28は例えば酸化珪素、窒化珪素、酸窒化珪素、またはONO(酸化物−窒化物−酸化物)であるが、この限りではない。誘電体層28は熱酸化や化学気相成長など従来の方法によって形成され得る。本発明の実施形態によれば、誘電体層28はゲート誘電体層としての役割を果たす。
【0021】
図7に示すように、第二方向に沿ってゲートトレンチ26の底部に金属ゲート30を形成する。次いで、金属ゲート30よりも上にある誘電体層28を除去する。その後、金属ゲート30、ゲートトレンチ26の側壁、スペーサー24、及び露出した第二STI20に誘電体層32を堆積する。
【0022】
図8に示すように、エッチングバックプロセスを実行して、スペーサー24にある誘電体層32と、第二STI20にある誘電体層32と、金属ゲート30にある誘電体層32の一部とを除去して、TTO(トレンチトップ酸化膜)構造を金属ゲート30の上に形成し、そして半導体アイランド22の一部を露出させる。このとき、金属ゲート30は誘電体層28及び32に被覆されている。
【0023】
図9に示すように、第一U字型フィン構造160に一方のU字型チャネル領域の第一ソース/ドレインの領域34を形成すると同時に、第二U字型フィン構造162に他方のU字型チャネル領域の第二ソース/ドレインの領域44を形成する。第一ソース/ドレイン領域34と第二ソース/ドレイン領域44とは金属ゲート30に対して反対側に設けられる。第一ソース/ドレイン領域34の間及び第二ソース/ドレイン領域44の間には、それぞれ誘電体層14が設けられている。第一ソース/ドレイン領域34と第二ソース/ドレイン領域44は従来のイオン注入法またはその他公知の好適な方法によって形成され得る。第一ソース/ドレイン領域34は第一ソース36及び第一ドレイン38を含み、第二ソース/ドレイン領域44は第二ソース40及び第二ドレイン42を含む。
【0024】
その後、必要に応じて、エピタキシャル層などの第一導電層46を第一ソース/ドレイン領域34に形成することができ、エピタキシャル層などの第二導電層48を第二ソース/ドレイン領域44に形成することができる。より具体的に、第一導電層46をゲートトレンチ26の側壁と半導体アイランド22の上面において成長させ、第二導電層48をゲートトレンチ26の他の側壁と半導体アイランド22の上面において成長させる。次にスペーサー24と、第一導電層46及び第二導電層48の上面よりも高い第二STI20の部分とを、化学的機械的研磨(CMP)またはその他の公知の好適な方法によって除去する。この時点において、好ましい実施形態に係る本発明のシングルゲート・デュアルチャネルトランジスタ50は完成する。
【0025】
図10を参照する。その後、シングルゲート・デュアルチャネルトランジスタ50に第一層間誘電体層(図示せず)を形成してもよい。次に第一層間誘電体層内にソースライン52を形成して、第一ソース/ドレイン領域34の第一ソース36を第二ソース/ドレイン領域44の第二ソース40に結合する。その後、第一層間誘電体層上に第二層間誘電体層(図示せず)を形成してもよい。次に第一層間誘電体層と第二層間誘電体層との内にドレインコンタクト54を形成して、第一ソース/ドレイン領域34の第一ドレイン38と第二ソース/ドレイン領域44の第二度レイン42とを同時に接続する。ドレインコンタクト54の下端は第一ドレイン38と第二ドレイン42との両方に接続される。ドレインコンタクト54の上端はコンデンサ(図示せず)と接続され、クロスポイントメモリセルまたはクロスヘアセル(cross-hair cell、CHC)の構成を形成し得る。オプションとして設けられる第一導電層46と第二導電層48はドレインコンタクトを製作する間に、より大きなプロセスウィンドウを提供する。
【0026】
図11は本発明に係るシングルゲート・デュアルチャネルトランジスタのアレイの典型的なレイアウトであり、図12は図11のA−A’線に沿った断面図であり、図13は図11のB−B’線に沿った断面図であり、図14は図11のC−C’線に沿った断面図である。
【0027】
図11に示すように、基板10には複数のシングルゲート・デュアルチャネルトランジスタ50がアレイとして配列されている。複数の第一STI12と第二STI20は互いに交差し、これによって、上述した複数の半導体アイランド22を規定している。複数のソースラインは第一STIと平行な方向に沿って伸展している。
【0028】
図10と図11〜図14に示すように、シングルゲート・デュアルチャネルトランジスタ50は、第一方向に沿って伸展した第一STI12と第二方向に沿って伸展した第二STI20により分離された半導体アイランド22を含む。第一方向は第二方向に対して垂直である。ゲートトレンチ26は第二方向に沿って伸展し、半導体アイランド22の表面から内側に向かって凹んでいる。金属ゲート30は第二方向に沿って伸展し、ゲートトレンチ26内に埋め込まれている。誘電体層66はゲートトレンチ26内の金属ゲート30を被覆する。誘電体層66の上面は半導体アイランド22の上面よりも低い。第一ソース/ドレイン領域34は第二方向に沿って半導体アイランド22の上面に設けられている。より具体的に、第一ソース/ドレイン領域34は半導体アイランド22内に設けられたドープ領域か、または半導体アイランド22の表面に設けられた導電性のエピタキシャル層であり得る。誘電体層14は、金属ゲート30に対して反対側になるようにそれぞれ設けられた誘電体層114と誘電体層214とを備える。誘電体層114は半導体アイランド22に埋め込まれ、第一ソース/ドレイン領域の間に設けられている。第二ソース/ドレイン領域44は第二方向に沿って半導体アイランド22の上面に設けられている。より具体的に、第二ソース/ドレイン領域44は半導体アイランド22内に設けられたドープ領域か、または半導体アイランド22の表面に設けられた導電性のエピタキシャル層である。誘電体層214は半導体アイランド22に埋め込まれ、第二ソース/ドレイン領域44の間に設けられている。第一ソース/ドレイン領域34と第二ソース/ドレイン領域44は金属ゲート30に対して対称である。第一U字型チャネル領域60は誘電体層114の周囲で、かつ第一ソース/ドレイン領域34の間に設けられている。第二U字型チャネル領域62は誘電体層214の周囲で、かつ第二ソース/ドレイン領域44の間に設けられている。第二U字型チャネル領域62の最良の位置については図1と図2を参照することができる。誘電体層114及び214はそれぞれ第一ソース/ドレイン領域34の間の電流経路と第二ソース/ドレイン領域44の間の電流経路を長くし、電流経路はそれによりU字型になる。このようにして、短チャネル効果は防止され得る。
【0029】
第一U字型チャネル領域60と第二U字型チャネル領域62は金属ゲート30に対して対称である。また、半導体アイランド22は上部Tと底部Lを含む。第一U字型チャネル領域60と第二U字型チャネル領域62は上部T内に設けられている。底部Lは第一U字型チャネル領域60と第二U字型チャネル領域62との電気貯蔵所としての役割を果たす。
【0030】
図10を参照する。第一ソース/ドレイン領域34が半導体アイランド22内に設けられれば、第一導電層46は必要に応じて第一ソース/ドレインドープ領域34に設けられ得る。第一導電層46は、ゲートトレンチ26の側壁と半導体アイランド22の上面とに形成されたエピタキシャル層であってもよい。第二ソース/ドレイン領域44が半導体アイランド22内に設けられれば、第二導電層48は必要に応じて第二ソース/ドレインドープ領域44に設けられ得る。第二導電層48は、ゲートトレンチ26の側壁と半導体アイランド22の上面とに形成された他のエピタキシャル層であってもよい。ソースライン52は第一ソース/ドレイン領域34内の第一ソース36と第二ソース/ドレイン領域44内の第二ソース40とに設けられている。ドレインコンタクト54は第一ソース/ドレイン領域34内の第一ドレイン38と第二ソース/ドレイン領域44内の第二ドレイン42とを同時に接続するために形成されている。ドレインコンタクト54の一端は第一ドレイン38と第二ドレイン42に接続され、他端はコンデンサ(図示せず)に接続され得る。ソースライン52と金属ゲート30から信号が入力された場合、第一U字型チャネル領域60と第二U字型チャネル領域62は同時にオンにされ、ドレインコンタクト54を介して信号をコンデンサに送信する。
【0031】
他の好ましい実施形態によれば、アレイ領域内の前記ソースライン52と領域内の周辺ゲートは、同一の製造工程を用いることによって同時に形成することができる。図15〜図22はソースラインと周辺ゲートとの組込みを表す説明図であり、同一の番号は、各図における同一の構成要素または領域を示している。図15は半導体装置のレイアウト例を示し、このレイアウトは図9に示すシングルゲート・デュアルチャネルトランジスタ50のアレイ、及び周辺回路領域を含む。図16は図15のD−D’線に沿った断面図である。図17〜図22に示す特徴は、図9に示すシングルゲート・デュアルチャネルトランジスタ50の完成後に実現できる。
【0032】
図15と図16を参照する。基板10において周辺回路領域300とアレイ領域400とが規定されている。周辺回路領域300内に周辺回路が形成され、アレイ領域400内にメモリアレイが設けられている。
【0033】
図9に示すものと同じ構造を有する複数のシングルゲート・デュアルチャネルトランジスタ50は、アレイ領域400内において行と列の形で配列されている。基板10内には複数の第一STI12と第二STI20とが提供されており、第一STI12と第二STI20とは互いに交差し、これによって複数の半導体アイランド22が規定されている。各シングルゲート・デュアルチャネルトランジスタ50は対応する半導体アイランド22内にて製作される。シングルゲート・デュアルチャネルトランジスタ50の構造及び製作工程は図1〜図9と同様であるため、説明を省略する。
【0034】
図17に示すように、周辺回路領域300とアレイ領域400にはゲート誘電体層202が形成されている。ゲート誘電体層202はスペーサー24と第一導電層46とを被覆してもよい。その後、周辺回路領域300とアレイ領域400内のゲート誘電体層202上に導電層204を形成する。この導電層204はドープポリシリコン層であってもよい。
【0035】
図18に示すように、アレイ領域400内の導電層204を除去する。アレイ領域400内の導電層204を除去するために、例えばフォトレジストパターンを形成し周辺回路領域300をマスクし、そしてアレイ領域400を露出してもよい。それからドライエッチングプロセスを実行して、露出したアレイ領域400内の導電層204をエッチングする。その後、フォトレジストパターンを剥がして周辺回路領域300内の導電層204を露出させる。
【0036】
図19に示すように、周辺回路領域300内の導電層204とアレイ領域400内のゲート誘電体層202に酸化珪素などの層間誘電体層206をブランケットとして全体を覆うように形成する。層間誘電体層206は従来の成長法またはコーティング法によって形成され得る。
【0037】
その後、図20に示すように、周辺回路領域300内の層間誘電体層206を除去する。周辺回路領域300内の層間誘電体層206を除去するために、例えばアレイ領域400をマスクして周辺回路領域300を露出させるフォトレジストパターンを形成してもよい。それからドライエッチングプロセスを実行して、露出した周辺回路領域300内の層間誘電体層206をエッチングして除去する。その後、アレー領域400内のフォトレジストパターンを除去してアレイ領域400内の層間誘電体層206を露出させる。次に、アレイ領域400内のゲート誘電体層202と、層間誘電体層206内に複数のソースラインコンタクトホール208を形成する。スペーサー24と第一導電層46の一部はソースラインコンタクトホール208により露出する。
【0038】
その後、周辺回路領域300とアレイ領域400内に導電層210を形成する。導電層210は各ソースラインコンタクトホール208を充填し、アレイ領域400内の層間誘電体層206を被覆する。望ましくは、導電層210はドープポリシリコン層である。図9を参照する。導電層210は第一ソース/ドレイン領域34内の第一ソース36と、第二ソース/ドレイン領域44内の第二ソース40に電気的に接続されている。
【0039】
図21に示すように、導電層210の上に導電層212と保護層214を順次形成する。導電層212は例えば金属であり、保護層214は例えば窒化珪素である。図22に示すように、この場合、導電層210、212と保護層214などの多層材料層はすべて周辺回路領域300とアレイ領域400を被覆する。この三重材料層は以下にスタック層250と称する。次にスタック層250と、導電層204と、ゲート誘電体層202をパターン化し、周辺回路領域300内に少なくとも1つの周辺ゲート216と、アレイ領域400内に複数のソースライン52とを形成する。ソースライン52は第一ST12に対して平行である。本実施形態によれば、ソースライン52の位置は図11に示すソースライン52の位置と同じである。ソースライン52と他素子との相対位置を理解するために、図11を参照する。図11に示すように、ソースライン52は第一ソース/ドレイン領域34内の第一ソース36と、第二ソース/ドレイン領域44内の第二ソース40とに電気的に接続されている。周辺ゲート216とソースライン52とは同一な材料層(例えばスタック層250内の導電層210、212または保護層214)を少なくとも1つ含む。
【0040】
1態様によれば、本発明の特徴は1つの金属ゲートが2つのU字型チャネル領域を制御することにある。また、ゲートトレンチは自己整合プロセスによって形成されるので、ゲートトレンチ内の金属ゲートが好適な厚さを有するように、第一U字型フィン構造と第二U字型フィン構造の厚さが最小限にされる。なお、薄型の第一U字型フィン構造と第二U字型フィン構造とによって、金属ゲートと、ゲートトレンチの側壁と、誘電体層とは性能がより良好な薄型SOIトランジスタを形成する。以上は本発明に好ましい実施形態であって、本発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、本発明の精神の下においてなされ、本発明に対して均等の効果を有するものは、いずれも本発明の特許請求の範囲に属するものとする。
【技術分野】
【0001】
本発明は一般に半導体装置に関する。より具体的に、本発明はDRAM(ダイナミックランダムアクセスメモリ)を含む超高密度半導体用のデュアルチャネルトランジスタ及びその製作方法に関する。
【背景技術】
【0002】
公知のように、DRAMは多数のDRAMセルの組合せである。直列に接続されたMOS(金属酸化膜半導体)トランジスタとコンデンサとはDRAMセルを構成する。MOSトランジスタはコンデンサからのデータの入力または出力を制御するスイッチ装置である。
【0003】
DRAMセルのコンデンサの設計は2枚の導電層と1枚の絶縁層とを含む。2枚の導電層はそれぞれ上側電極及び下側電極として働き、絶縁層はこれらの2つの電極を分離する。2つの電極の間に所定の電圧を印加すれば、電荷はこの2つの電極の間に設置された絶縁層に保存される。半導体処理技術の発展に伴い、DRAMセルの体積とユニットサイズは急激に縮小している。
【0004】
装置サイズが縮小すると、メモリセルトランジスタのゲートチャネル長が短くなるので、短チャネル効果(SCE)の克服はますます困難になる。ゲートチャネル長の短縮による短チャネル効果はIC(集積回路)チップの更なる集積化を妨げ得る。この問題を解決するために、ゲート誘電体層の厚みを低減したり、ソース/ドレインの領域のドーピング濃度を増加したりするというような多くの努力が払われている。しかしこれらのアプローチは、装置の信頼性を損ない、データ転送速度を低下させ得るので、実用的ではない。
【0005】
もう1つの問題は接合リーク電流の増加である。接合リーク電流が増加すると、データ保持時間は短縮され、記憶装置のリフレッシュ特性は劣化し、ソース/ドレインの領域と接触するコンタクトプラグの接触領域も縮減される。したがって、コンタクトプラグの電気抵抗は増加し、この電気抵抗の増加が記憶装置の安定した動作を妨げるものとなる。
【0006】
本発明に関連する発明が記載された特許文献としては、米国特許第7,034,408号明細書、米国特許第7,279,742号明細書、米国特許第7,416,943号明細書が挙げられる。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】米国特許第7,034,408号明細書
【特許文献2】米国特許第7,279,742号明細書
【特許文献3】米国特許第7,416,943号明細書
【発明の概要】
【発明が解決しようとする課題】
【0008】
本発明の目的のひとつは、上述した先行技術の問題を解決するために、DRAMを備える半導体記憶装置に適するトランジスタ構造及びその製作方法を提供することにある。本発明の範囲は特許請求の範囲にのみ規定されており、以下は本発明の範囲を限定するものではない。
【課題を解決するための手段】
【0009】
本発明の一側面によれば、半導体装置は、少なくとも、第一方向に沿って伸展する第一STI(シャロートレンチアイソレーション)と第二方向に沿って伸展する第二STIとによって分離され、第一STIが第二STIに対して垂直である半導体アイランド、及び第二方向に沿って伸展し、半導体アイランドの表面から内側に向かって凹んだゲートトレンチを備える。半導体装置は更に、ゲートトレンチ内に位置するゲートと、半導体アイランド内に設けられた第一U字型チャネル領域と、半導体アイランド内に設けられた第二U字型チャネル領域とを備える。第二U字型チャネル領域はゲートによって第一U字型チャネル領域から分離されている。
【0010】
本発明の他の側面によれば、半導体装置は、第一方向に沿って伸展する第一STIと第二方向に沿って伸展する第二STIとによって分離され、第一STIが第二STIに対して垂直である半導体アイランド、第二方向に沿って伸展し、半導体アイランドの表面から内側に向かって凹んだゲートトレンチ、及び第二方向に沿って伸展し、ゲートトレンチに埋め込まれたゲートとを備える。半導体装置は更に、ゲートトレンチ内のゲートを被覆する第一誘電体層と、第二方向に沿って設けられ、半導体アイランドの上面に設けられた第一ソース/ドレイン領域と、半導体アイランドに埋め込まれ、第一ソース/ドレイン領域の間に設けられた第二誘電体層と、第二誘電体層の周囲、及び第一ソース/ドレイン領域の間に設けられた第一U字型チャネル領域と、第二方向に沿って設けられ、半導体アイランドの表面に設けられた第二ソース/ドレイン領域と、半導体アイランドに埋め込まれ、第二ソース/ドレイン領域の間に設けられた第三誘電体層と、第三誘電体層の周囲、及び第二ソース/ドレイン領域の間に設けられた第二U字型チャネル領域とを備える。
【0011】
本発明の他の側面によれば、半導体装置を製作する方法は、第一方向に沿って伸展する第一STIと第二方向に沿って伸展する第二STIにより分離され、第一STIと第二STIが垂直である半導体アイランドと、第一方向に沿って半導体アイランドに埋め込まれた第一誘電体層とを提供する段階を含む。その後、第二方向に沿って半導体アイランド内に、第一誘電体層を横断するゲートトレンチを形成する。それから、ゲートトレンチの側壁に第二誘電体層を形成する。次に、第二方向に沿ってゲートトレンチ内にゲートを形成する。後に、ゲートに第三誘電体層を形成する。最後に、ゲートトレンチの側壁に第一ソース/ドレイン領域と第二ソース/ドレイン領域を形成する。第一ソース/ドレイン領域と第二ソース/ドレイン領域とはゲートに対して反対側に設けられ、第一誘電体層はそれぞれ第一ソース/ドレイン領域の間、及び第二ソース/ドレイン領域の間に設けられている。
【0012】
本発明の他側面によれば、半導体装置は、第一方向に沿って配列された複数の第一STIと、第二方向に沿って配列された複数の第二STIとを備える基板を具備する。複数の第一STIと複数の第二STIとは交差しており、複数の半導体アイランドを規定している。半導体装置は更に、複数のトランジスタを備える。トランジスタのそれぞれは、対応する半導体アイランドに設けられている。また、トランジスタのそれぞれは、半導体アイランドに埋め込まれ、かつ第二方向に沿って伸展するゲートを備えている。また、半導体装置は、第二方向に沿って設けられ、かつ半導体アイランドの上面に設けられた第一ソース/ドレイン領域を具備する。なお、半導体装置は、第一ソース/ドレイン領域の間に設けられた第一U字型チャネル領域と、第二方向に沿って設けられ、かつ半導体アイランドの表面に設けられた第二ソース/ドレイン領域とを具備する。半導体装置は更に、第二ソース/ドレイン領域の間に設けられた第二U字型チャネル領域と、負数のソースラインとを具備する。複数のソースラインは、第二方向と交差する該第一方向に沿って伸展している。ソースラインのそれぞれは、第一ソース/ドレイン領域の第一ソースと該第二ソース/ドレイン領域の第二ソースに結合されている。
【0013】
種々の図面にて説明する好ましい実施形態の下記の詳細な説明を読めば、本発明の上述した目的及び他の目的は当業者に自明であると確信する。
【図面の簡単な説明】
【0014】
【図1】本発明の好ましい実施形態によるシングルゲート・デュアルチャネルトランジスタの3次元透視図である。
【図2】本発明の好ましい実施形態によるシングルゲート・デュアルチャネルトランジスタの3次元透視図である。
【図3】本発明の好ましい実施形態によるシングルゲート・デュアルチャネルトランジスタを製作する方法を示す概略図である。
【図4】本発明の好ましい実施形態によるシングルゲート・デュアルチャネルトランジスタを製作する方法を表す説明図である。
【図5】本発明の好ましい実施形態によるシングルゲート・デュアルチャネルトランジスタを製作する方法を表す説明図である。
【図6】本発明の好ましい実施形態によるシングルゲート・デュアルチャネルトランジスタを製作する方法を表す説明図である。
【図7】本発明の好ましい実施形態によるシングルゲート・デュアルチャネルトランジスタを製作する方法を表す説明図である。
【図8】本発明の好ましい実施形態によるシングルゲート・デュアルチャネルトランジスタを製作する方法を表す説明図である。
【図9】本発明の好ましい実施形態によるシングルゲート・デュアルチャネルトランジスタを製作する方法を表す説明図である。
【図10】本発明の好ましい実施形態によるシングルゲート・デュアルチャネルトランジスタを製作する方法を表す説明図である。
【図11】本発明によるシングルゲート・デュアルチャネルトランジスタの簡略化したレイアウトである。
【図12】図11のA−A’線に沿った簡略化した断面図である。
【図13】図11のB−B’線に沿った簡略化した断面図である。
【図14】図11のC−C’線に沿った簡略化した断面図である。
【図15】本発明の他の実施形態によるソースラインと周辺ゲートを製作する工程を示す概略的な断面図である。
【図16】本発明の他の実施形態によるソースラインと周辺ゲートを製作する工程を示す概略的な断面図である。
【図17】本発明の他の実施形態によるソースラインと周辺ゲートを製作する工程を示す概略的な断面図である。
【図18】本発明の他の実施形態によるソースラインと周辺ゲートを製作する工程を示す概略的な断面図である。
【図19】本発明の他の実施形態によるソースラインと周辺ゲートを製作する工程を示す概略的な断面図である。
【図20】本発明の他の実施形態によるソースラインと周辺ゲートを製作する工程を示す概略的な断面図である。
【図21】本発明の他の実施形態によるソースラインと周辺ゲートを製作する工程を示す概略的な断面図である。
【図22】本発明の他の実施形態によるソースラインと周辺ゲートを製作する工程を示す概略的な断面図である。
【発明を実施するための形態】
【0015】
図1及び図2は本発明の好ましい実施形態によるシングルゲート・デュアルチャネルトランジスタの3次元透視図である。図1に示すように、半導体アイランド22(図1では点線で示される)は、第一方向に沿って伸展した第一STI(シャロートレンチアイソレーション)12(図1では実線で示される)と、第一方向と垂直な第二方向に沿って伸展した第二STI20(図1では実線で示される)により分離される。デュアルチャネルトランジスタ50は半導体アイランド22内に形成されている。図2は周囲のSTIを省略することによって、図1に示すデュアルチャネルトランジスタ50の詳しい構造を表す説明図である。図2に示すように、ゲートトレンチ26は半導体アイランド22の表面から内側に向かって凹んでおり、2つのU字型チャネル領域の間にて第二方向に沿って伸展している。金属ゲート30はゲートトレンチ26の底部に設けられ、第二方向に沿って伸展している。半導体アイランド22の上部は第一U字型フィン構造160と第二U字型フィン構造162に分けられる。第一U字型フィン構造160は内設の第一U字型チャネル領域60を含み、第二U字型フィン構造162は内設の第二U字型チャネル領域62を含み、第二U字型チャネル領域62は金属ゲート30により第一U字型チャネル60から分離されている。第一U字型フィン構造160と第二U字型フィン構造162は音叉の形をし、金属ゲート30に関して対称である。説明を明確にするために、図1と図2では誘電体層、ソース/ドレイン領域、及び他の接触素子を省略している。省略された絶縁素子または拡散素子については後に説明される。
【0016】
図3〜図10は本発明の好ましい実施形態によるシングルゲート・デュアルチャネルトランジスタを製作する方法を表す説明図である。説明を簡潔にするために、図3〜図10では1個のセルユニットのみ示している。
【0017】
図3に示すように、基板10が提供される。その後、第一方向に沿って基板10内に第一STI12を形成する。図3では1本の第一STIのみが示されているが、実際は複数の第一STIが同じラインのパターンとして基板10内に形成され得ると理解される。説明を簡潔にするために、1本の第一STI12のみが示されている。その後、第一STI12と平行な、埋め込まれたライン型の誘電体層14を基板10内に形成する。この誘電体層14は2本の第一STI12の間に形成される。
【0018】
図4に示すように、基板10にパターンマスク(図示せず)を形成する。次いで、STIトレンチ16を形成するために基板10をエッチングする。次に、このSTIトレンチ16に誘電体層を充填する。その後、第二STI20を形成するためにパターン化マスクを除去する。このとき、基板10の半導体アイランド22は第一STI12と第二STI120に囲まれるように規定されている。図1を参照する。半導体アイランド22と、第一STI12と、第二STI20との相対位置はより明白に示されている。図4では1本の第二STIのみが示されているが、実際は複数の第二STI20が基板10内に形成され得ると理解される。また注意すべきは、第二STI20の上面は半導体アイランド22の上面よりも高い。
【0019】
図5に示すように、半導体アイランド22の上面よりも上にある第二STI20の各側壁にスペーサー24を形成する。その後、自己整合エッチングプロセスを実行し、スペーサー24をエッチングマスクとして用いることによって、第二方向に沿って半導体アイランド22をエッチングして線型ゲートトレンチ26を作製する。第二方向に沿ったこのゲートトレンチ26は第一方向の誘電体層14と交差する。ゲートトレンチ26の底部は誘電体層14の底部よりも深い。半導体アイランド22の上部はゲートトレンチ26により第一U字型フィン構造160と第二U字型フィン構造162とに分離される。
【0020】
図6に示すように、ゲートトレンチ26の底部と側壁に誘電体層28を共形的(conformally)に形成する。本発明の実施形態によれば、この誘電体層28は例えば酸化珪素、窒化珪素、酸窒化珪素、またはONO(酸化物−窒化物−酸化物)であるが、この限りではない。誘電体層28は熱酸化や化学気相成長など従来の方法によって形成され得る。本発明の実施形態によれば、誘電体層28はゲート誘電体層としての役割を果たす。
【0021】
図7に示すように、第二方向に沿ってゲートトレンチ26の底部に金属ゲート30を形成する。次いで、金属ゲート30よりも上にある誘電体層28を除去する。その後、金属ゲート30、ゲートトレンチ26の側壁、スペーサー24、及び露出した第二STI20に誘電体層32を堆積する。
【0022】
図8に示すように、エッチングバックプロセスを実行して、スペーサー24にある誘電体層32と、第二STI20にある誘電体層32と、金属ゲート30にある誘電体層32の一部とを除去して、TTO(トレンチトップ酸化膜)構造を金属ゲート30の上に形成し、そして半導体アイランド22の一部を露出させる。このとき、金属ゲート30は誘電体層28及び32に被覆されている。
【0023】
図9に示すように、第一U字型フィン構造160に一方のU字型チャネル領域の第一ソース/ドレインの領域34を形成すると同時に、第二U字型フィン構造162に他方のU字型チャネル領域の第二ソース/ドレインの領域44を形成する。第一ソース/ドレイン領域34と第二ソース/ドレイン領域44とは金属ゲート30に対して反対側に設けられる。第一ソース/ドレイン領域34の間及び第二ソース/ドレイン領域44の間には、それぞれ誘電体層14が設けられている。第一ソース/ドレイン領域34と第二ソース/ドレイン領域44は従来のイオン注入法またはその他公知の好適な方法によって形成され得る。第一ソース/ドレイン領域34は第一ソース36及び第一ドレイン38を含み、第二ソース/ドレイン領域44は第二ソース40及び第二ドレイン42を含む。
【0024】
その後、必要に応じて、エピタキシャル層などの第一導電層46を第一ソース/ドレイン領域34に形成することができ、エピタキシャル層などの第二導電層48を第二ソース/ドレイン領域44に形成することができる。より具体的に、第一導電層46をゲートトレンチ26の側壁と半導体アイランド22の上面において成長させ、第二導電層48をゲートトレンチ26の他の側壁と半導体アイランド22の上面において成長させる。次にスペーサー24と、第一導電層46及び第二導電層48の上面よりも高い第二STI20の部分とを、化学的機械的研磨(CMP)またはその他の公知の好適な方法によって除去する。この時点において、好ましい実施形態に係る本発明のシングルゲート・デュアルチャネルトランジスタ50は完成する。
【0025】
図10を参照する。その後、シングルゲート・デュアルチャネルトランジスタ50に第一層間誘電体層(図示せず)を形成してもよい。次に第一層間誘電体層内にソースライン52を形成して、第一ソース/ドレイン領域34の第一ソース36を第二ソース/ドレイン領域44の第二ソース40に結合する。その後、第一層間誘電体層上に第二層間誘電体層(図示せず)を形成してもよい。次に第一層間誘電体層と第二層間誘電体層との内にドレインコンタクト54を形成して、第一ソース/ドレイン領域34の第一ドレイン38と第二ソース/ドレイン領域44の第二度レイン42とを同時に接続する。ドレインコンタクト54の下端は第一ドレイン38と第二ドレイン42との両方に接続される。ドレインコンタクト54の上端はコンデンサ(図示せず)と接続され、クロスポイントメモリセルまたはクロスヘアセル(cross-hair cell、CHC)の構成を形成し得る。オプションとして設けられる第一導電層46と第二導電層48はドレインコンタクトを製作する間に、より大きなプロセスウィンドウを提供する。
【0026】
図11は本発明に係るシングルゲート・デュアルチャネルトランジスタのアレイの典型的なレイアウトであり、図12は図11のA−A’線に沿った断面図であり、図13は図11のB−B’線に沿った断面図であり、図14は図11のC−C’線に沿った断面図である。
【0027】
図11に示すように、基板10には複数のシングルゲート・デュアルチャネルトランジスタ50がアレイとして配列されている。複数の第一STI12と第二STI20は互いに交差し、これによって、上述した複数の半導体アイランド22を規定している。複数のソースラインは第一STIと平行な方向に沿って伸展している。
【0028】
図10と図11〜図14に示すように、シングルゲート・デュアルチャネルトランジスタ50は、第一方向に沿って伸展した第一STI12と第二方向に沿って伸展した第二STI20により分離された半導体アイランド22を含む。第一方向は第二方向に対して垂直である。ゲートトレンチ26は第二方向に沿って伸展し、半導体アイランド22の表面から内側に向かって凹んでいる。金属ゲート30は第二方向に沿って伸展し、ゲートトレンチ26内に埋め込まれている。誘電体層66はゲートトレンチ26内の金属ゲート30を被覆する。誘電体層66の上面は半導体アイランド22の上面よりも低い。第一ソース/ドレイン領域34は第二方向に沿って半導体アイランド22の上面に設けられている。より具体的に、第一ソース/ドレイン領域34は半導体アイランド22内に設けられたドープ領域か、または半導体アイランド22の表面に設けられた導電性のエピタキシャル層であり得る。誘電体層14は、金属ゲート30に対して反対側になるようにそれぞれ設けられた誘電体層114と誘電体層214とを備える。誘電体層114は半導体アイランド22に埋め込まれ、第一ソース/ドレイン領域の間に設けられている。第二ソース/ドレイン領域44は第二方向に沿って半導体アイランド22の上面に設けられている。より具体的に、第二ソース/ドレイン領域44は半導体アイランド22内に設けられたドープ領域か、または半導体アイランド22の表面に設けられた導電性のエピタキシャル層である。誘電体層214は半導体アイランド22に埋め込まれ、第二ソース/ドレイン領域44の間に設けられている。第一ソース/ドレイン領域34と第二ソース/ドレイン領域44は金属ゲート30に対して対称である。第一U字型チャネル領域60は誘電体層114の周囲で、かつ第一ソース/ドレイン領域34の間に設けられている。第二U字型チャネル領域62は誘電体層214の周囲で、かつ第二ソース/ドレイン領域44の間に設けられている。第二U字型チャネル領域62の最良の位置については図1と図2を参照することができる。誘電体層114及び214はそれぞれ第一ソース/ドレイン領域34の間の電流経路と第二ソース/ドレイン領域44の間の電流経路を長くし、電流経路はそれによりU字型になる。このようにして、短チャネル効果は防止され得る。
【0029】
第一U字型チャネル領域60と第二U字型チャネル領域62は金属ゲート30に対して対称である。また、半導体アイランド22は上部Tと底部Lを含む。第一U字型チャネル領域60と第二U字型チャネル領域62は上部T内に設けられている。底部Lは第一U字型チャネル領域60と第二U字型チャネル領域62との電気貯蔵所としての役割を果たす。
【0030】
図10を参照する。第一ソース/ドレイン領域34が半導体アイランド22内に設けられれば、第一導電層46は必要に応じて第一ソース/ドレインドープ領域34に設けられ得る。第一導電層46は、ゲートトレンチ26の側壁と半導体アイランド22の上面とに形成されたエピタキシャル層であってもよい。第二ソース/ドレイン領域44が半導体アイランド22内に設けられれば、第二導電層48は必要に応じて第二ソース/ドレインドープ領域44に設けられ得る。第二導電層48は、ゲートトレンチ26の側壁と半導体アイランド22の上面とに形成された他のエピタキシャル層であってもよい。ソースライン52は第一ソース/ドレイン領域34内の第一ソース36と第二ソース/ドレイン領域44内の第二ソース40とに設けられている。ドレインコンタクト54は第一ソース/ドレイン領域34内の第一ドレイン38と第二ソース/ドレイン領域44内の第二ドレイン42とを同時に接続するために形成されている。ドレインコンタクト54の一端は第一ドレイン38と第二ドレイン42に接続され、他端はコンデンサ(図示せず)に接続され得る。ソースライン52と金属ゲート30から信号が入力された場合、第一U字型チャネル領域60と第二U字型チャネル領域62は同時にオンにされ、ドレインコンタクト54を介して信号をコンデンサに送信する。
【0031】
他の好ましい実施形態によれば、アレイ領域内の前記ソースライン52と領域内の周辺ゲートは、同一の製造工程を用いることによって同時に形成することができる。図15〜図22はソースラインと周辺ゲートとの組込みを表す説明図であり、同一の番号は、各図における同一の構成要素または領域を示している。図15は半導体装置のレイアウト例を示し、このレイアウトは図9に示すシングルゲート・デュアルチャネルトランジスタ50のアレイ、及び周辺回路領域を含む。図16は図15のD−D’線に沿った断面図である。図17〜図22に示す特徴は、図9に示すシングルゲート・デュアルチャネルトランジスタ50の完成後に実現できる。
【0032】
図15と図16を参照する。基板10において周辺回路領域300とアレイ領域400とが規定されている。周辺回路領域300内に周辺回路が形成され、アレイ領域400内にメモリアレイが設けられている。
【0033】
図9に示すものと同じ構造を有する複数のシングルゲート・デュアルチャネルトランジスタ50は、アレイ領域400内において行と列の形で配列されている。基板10内には複数の第一STI12と第二STI20とが提供されており、第一STI12と第二STI20とは互いに交差し、これによって複数の半導体アイランド22が規定されている。各シングルゲート・デュアルチャネルトランジスタ50は対応する半導体アイランド22内にて製作される。シングルゲート・デュアルチャネルトランジスタ50の構造及び製作工程は図1〜図9と同様であるため、説明を省略する。
【0034】
図17に示すように、周辺回路領域300とアレイ領域400にはゲート誘電体層202が形成されている。ゲート誘電体層202はスペーサー24と第一導電層46とを被覆してもよい。その後、周辺回路領域300とアレイ領域400内のゲート誘電体層202上に導電層204を形成する。この導電層204はドープポリシリコン層であってもよい。
【0035】
図18に示すように、アレイ領域400内の導電層204を除去する。アレイ領域400内の導電層204を除去するために、例えばフォトレジストパターンを形成し周辺回路領域300をマスクし、そしてアレイ領域400を露出してもよい。それからドライエッチングプロセスを実行して、露出したアレイ領域400内の導電層204をエッチングする。その後、フォトレジストパターンを剥がして周辺回路領域300内の導電層204を露出させる。
【0036】
図19に示すように、周辺回路領域300内の導電層204とアレイ領域400内のゲート誘電体層202に酸化珪素などの層間誘電体層206をブランケットとして全体を覆うように形成する。層間誘電体層206は従来の成長法またはコーティング法によって形成され得る。
【0037】
その後、図20に示すように、周辺回路領域300内の層間誘電体層206を除去する。周辺回路領域300内の層間誘電体層206を除去するために、例えばアレイ領域400をマスクして周辺回路領域300を露出させるフォトレジストパターンを形成してもよい。それからドライエッチングプロセスを実行して、露出した周辺回路領域300内の層間誘電体層206をエッチングして除去する。その後、アレー領域400内のフォトレジストパターンを除去してアレイ領域400内の層間誘電体層206を露出させる。次に、アレイ領域400内のゲート誘電体層202と、層間誘電体層206内に複数のソースラインコンタクトホール208を形成する。スペーサー24と第一導電層46の一部はソースラインコンタクトホール208により露出する。
【0038】
その後、周辺回路領域300とアレイ領域400内に導電層210を形成する。導電層210は各ソースラインコンタクトホール208を充填し、アレイ領域400内の層間誘電体層206を被覆する。望ましくは、導電層210はドープポリシリコン層である。図9を参照する。導電層210は第一ソース/ドレイン領域34内の第一ソース36と、第二ソース/ドレイン領域44内の第二ソース40に電気的に接続されている。
【0039】
図21に示すように、導電層210の上に導電層212と保護層214を順次形成する。導電層212は例えば金属であり、保護層214は例えば窒化珪素である。図22に示すように、この場合、導電層210、212と保護層214などの多層材料層はすべて周辺回路領域300とアレイ領域400を被覆する。この三重材料層は以下にスタック層250と称する。次にスタック層250と、導電層204と、ゲート誘電体層202をパターン化し、周辺回路領域300内に少なくとも1つの周辺ゲート216と、アレイ領域400内に複数のソースライン52とを形成する。ソースライン52は第一ST12に対して平行である。本実施形態によれば、ソースライン52の位置は図11に示すソースライン52の位置と同じである。ソースライン52と他素子との相対位置を理解するために、図11を参照する。図11に示すように、ソースライン52は第一ソース/ドレイン領域34内の第一ソース36と、第二ソース/ドレイン領域44内の第二ソース40とに電気的に接続されている。周辺ゲート216とソースライン52とは同一な材料層(例えばスタック層250内の導電層210、212または保護層214)を少なくとも1つ含む。
【0040】
1態様によれば、本発明の特徴は1つの金属ゲートが2つのU字型チャネル領域を制御することにある。また、ゲートトレンチは自己整合プロセスによって形成されるので、ゲートトレンチ内の金属ゲートが好適な厚さを有するように、第一U字型フィン構造と第二U字型フィン構造の厚さが最小限にされる。なお、薄型の第一U字型フィン構造と第二U字型フィン構造とによって、金属ゲートと、ゲートトレンチの側壁と、誘電体層とは性能がより良好な薄型SOIトランジスタを形成する。以上は本発明に好ましい実施形態であって、本発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、本発明の精神の下においてなされ、本発明に対して均等の効果を有するものは、いずれも本発明の特許請求の範囲に属するものとする。
【特許請求の範囲】
【請求項1】
デュアルチャネルトランジスタを有する半導体装置であって、
少なくとも、第一方向に沿って伸展する第一STI(シャロートレンチアイソレーション)と第二方向に沿って伸展する第二STIにより分離され、当該第一STIと当該第二STIが交差する半導体アイランドと、
前記第二方向に沿って伸展し、前記半導体アイランドの表面から内側に向かって凹んだゲートトレンチと、
前記第二方向に沿って伸展し、前記ゲートトレンチ内に設けられたゲートと、
前記ゲートトレンチ内の前記ゲートを被覆する第一誘電体層と、
前記第二方向に沿って設けられ、前記半導体アイランドの上面に設けられた第一ソース/ドレイン領域と、
前記半導体アイランドに埋め込まれ、前記第一ソース/ドレイン領域の間に設けられた第二誘電体層と、
前記第二誘電体層の周囲、及び前記第一ソース/ドレイン領域の間に設けられた第一U字型チャネル領域と、
前記第二方向に沿って設けられ、前記半導体アイランドの上面に設けられた第二ソース/ドレイン領域と、
前記半導体アイランドに埋め込まれ、前記第二ソース/ドレイン領域の間に設けられた第三誘電体層と、
前記第三誘電体層の周囲、及び前記第二ソース/ドレイン領域の間に設けられた第二U字型チャネル領域とを備える、半導体装置。
【請求項2】
前記第一ソース/ドレイン領域と前記第二ソース/ドレイン領域とは前記半導体アイランドに対して反対側に設けられている、請求項1に記載の半導体装置。
【請求項3】
前記第一ソース/ドレイン領域と前記第二ソース/ドレイン領域とは前記ゲートに対して反対側に設けられている、請求項1に記載の半導体装置。
【請求項4】
前記第一ソース/ドレイン領域は前記半導体アイランド内に設けられている、請求項1に記載の半導体装置。
【請求項5】
第一ソース/ドレイン領域に設けられた第一導電層をさらに備える、請求項4に記載の半導体装置。
【請求項6】
前記第一導電層は前記ゲートトレンチ内、及び前記第一誘電体層にも設けられている、請求項5に記載の半導体装置。
【請求項7】
前記第二ソース/ドレイン領域は前記半導体アイランド内に設けられている、請求項1に記載の半導体装置。
【請求項8】
第二ソース/ドレイン領域に設けられた第二導電層をさらに備える、請求項7に記載の半導体装置。
【請求項9】
前記第二導電層は前記ゲートトレンチ内、及び前記第一誘電体層にも設けられている、請求項8に記載の半導体装置。
【請求項10】
前記第一ソース/ドレイン領域と前記第二ソース/ドレイン領域とは前記ゲートに対して対称である、請求項1に記載の半導体装置。
【請求項11】
前記第一ソース/ドレイン領域内の第一ソースを前記第二ソース/ドレイン領域の第二ソースに結合するソースラインをさらに備える、請求項1に記載の半導体装置。
【請求項12】
前記第一ソース/ドレイン領域内の第一ドレインを前記第二ソース/ドレイン領域内の第二ドレインに結合するドレインコンタクトをさらに備える、請求項1に記載の半導体装置。
【請求項13】
前記第一誘電体層の上面は前記半導体アイランドの上面よりも低い、請求項1に記載の半導体装置。
【請求項14】
前記半導体アイランドは上部と底部とを備え、前記第一U字型チャネル領域と前記第二U字型チャネル領域は当該上部内に設けられ、当該底部は前記第一U字型チャネル領域と前記第二U字型チャネル領域の電気貯蔵所としての役割を果たす、請求項1に記載の半導体装置。
【請求項15】
少なくとも1つの材料層を有する少なくとも1つの周辺ゲートを含む周辺回路をさらに備える、請求項1に記載の半導体装置。
【請求項16】
前記第一ソース/ドレイン領域内の第一ソースを前記第二ソース/ドレイン領域の第二ソースに結合するソースラインをさらに備え、当該ソースラインは前記周辺ゲートと実質的に同一な少なくとも1つの材料層を備える、請求項15に記載の半導体装置。
【請求項17】
半導体装置を製作する方法であって、
少なくとも、第一方向に沿って伸展する第一STIと第二方向に沿って伸展する第二STIにより分離され、当該第一STIと当該第二STIが交差する半導体アイランドと、当該第一方向に沿って当該半導体アイランドに埋め込まれた第一誘電体層とを提供する段階、
アイランド当該第一誘電体層を横断するゲートトレンチを、当該第二方向に沿って当該半導体アイランド内に形成する段階、
前記ゲートトレンチの側壁に第二誘電体層を形成する段階、
前記第二方向に沿って前記ゲートトレンチ内にゲートを形成する段階、
前記ゲートに第三誘電体層を形成する段階、及び
前記ゲートトレンチの側壁に第一ソース/ドレイン領域と第二ソース/ドレイン領域を形成する段階を包含し、
前記第一ソース/ドレイン領域と前記第二ソース/ドレイン領域とは前記ゲートに対して反対側に設けられ、前記第一誘電体層はそれぞれ前記第一ソース/ドレイン領域の間、及び前記第二ソース/ドレイン領域の間に設けられる、半導体装置の製作方法。
【請求項18】
前記第一STIと、前記第二STIと、前記第一誘電体層とは、
基板を提供する段階、
前記基板内に前記第一STIを形成する段階、
前記基板に埋め込まれた前記第一STIと平行な前記第一誘電体層を形成する段階、
前記基板にパターンマスクを形成する段階、
前記基板をパターン化し、前記第一STIと垂直なトレンチを形成する段階、
第四誘電体層で前記トレンチを充填して前記第二STIを形成し、前記第一STIと前記第二STIによって前記基板内の半導体アイランドを規定する段階、及び
前記パターンマスクを除去して前記第四誘電体層の上部を露出させる段階
によって形成される、請求項17に記載の半導体装置の製作方法。
【請求項19】
前記ゲートトレンチは、
前記第四誘電体層の上部の側壁にスペーサーを形成する段階、及び
前記スペーサーをマスクとして前記半導体アイランドをエッチングし、前記ゲートトレンチを形成する段階
によって形成される、請求項18に記載の半導体装置の製作方法。
【請求項20】
前記第一ソース/ドレイン領域と前記第二ソース/ドレイン領域を形成した後、前記第四誘電体層と前記スペーサーを平坦化し、前記第四誘電体層及び残存した前記スペーサーを、前記第一ソース/ドレイン領域及び前記第二ソース/ドレイン領域の上面に整列させる、請求項19に記載の半導体装置の製作方法。
【請求項21】
前記第一ソース/ドレイン領域は、前記ゲートトレンチの側壁と前記半導体アイランドの上面に設けられた第一導電層を備える、請求項20に記載の半導体装置の製作方法。
【請求項22】
前記第二ソース/ドレイン領域は、前記ゲートトレンチの側壁と前記半導体アイランドの上面に設けられた第二導電層を備える、請求項20に記載の半導体装置の製作方法。
【請求項23】
前記第一ソース/ドレイン領域内の第一ソースを前記第二ソース/ドレイン領域の第二ソースに接続するソースラインを形成する段階、及び
前記第一ソース/ドレイン領域内の第一ドレインを前記第二ソース/ドレイン領域内の第二ドレインに接続するドレインコンタクトを形成する段階をさらに包含する、請求項20に記載の半導体装置の製作方法。
【請求項24】
前記方法は前記第一ソース/ドレイン領域と前記第二ソース/ドレイン領域を形成した後に更に、
周辺回路領域に設けられたスタック層と、前記第一ソース/ドレイン領域の第一ソースと、前記第二ソース/ドレイン領域の第二ソースとを形成する段階、及び
前記スタック層をパターン化して、前記周辺回路領域に少なくとも1つの周辺ゲートを形成し、前記第一ソース/ドレイン領域の第一ソースを前記第二ソース/ドレイン領域の第二ソースに結合するソースラインを形成する段階を含む、請求項17に記載の半導体装置の製作方法。
【請求項25】
半導体装置であって、
第一方向に沿って伸展する第一STIと第二方向に沿って伸展する第二STIにより分離され、当該第一STIと当該第二STIが交差する半導体アイランドと、
前記第二方向に沿って伸展し、前記半導体アイランドの表面から内側に向かって凹んだゲートトレンチと、
前記ゲートトレンチに埋め込まれたゲートと、
前記半導体アイランド内に設けられた第一U字型チャネル領域と、
前記半導体アイランド内に設けられた第二U字型チャネル領域とを備え、
前記第二U字型チャネル領域はゲートによって前記第一U字型チャネル領域から分離された、半導体装置。
【請求項26】
基板、複数のトランジスタ、及び、複数のソースラインを備える半導体装置であって、
該基板は、第一方向に沿って配列された複数の第一STIと、第二方向に沿って配列された複数の第二STIとを備え、
該複数の第一STIと該複数の第二STIは交差し、かつ複数の半導体アイランドを規定しており、
該トランジスタのそれぞれは、対応する半導体アイランドに設けられており、
該トランジスタのそれぞれは、
該半導体アイランドに埋め込まれ、かつ第二方向に沿って伸展するゲートと、
該第二方向に沿って設けられ、かつ該半導体アイランドの上面に設けられた第一ソース/ドレイン領域と、
該第一ソース/ドレイン領域の間に設けられた第一U字型チャネル領域と、
該第二方向に沿って設けられ、かつ該半導体アイランドの上面に設けられた第二ソース/ドレイン領域と、
該第二ソース/ドレイン領域の間に設けられた第二U字型チャネル領域と、
を備えており、
該複数のソースラインは、該第二方向と交差する該第一方向に沿って伸展し、
該ソースラインのそれぞれは、該第一ソース/ドレイン領域の第一ソースと該第二ソース/ドレイン領域の第二ソースに結合されている、半導体装置。
【請求項27】
前記基板の周辺回路領域に設けられた周辺回路を備え、
該周辺回路は少なくとも1つの材料層を備える少なくとも1つの周辺ゲートを備える、請求項26に記載の半導体装置。
【請求項28】
前記ソースラインは前記周辺ゲートと実質的に同一な少なくとも1つの材料層を備える、請求項27に記載の半導体装置。
【請求項1】
デュアルチャネルトランジスタを有する半導体装置であって、
少なくとも、第一方向に沿って伸展する第一STI(シャロートレンチアイソレーション)と第二方向に沿って伸展する第二STIにより分離され、当該第一STIと当該第二STIが交差する半導体アイランドと、
前記第二方向に沿って伸展し、前記半導体アイランドの表面から内側に向かって凹んだゲートトレンチと、
前記第二方向に沿って伸展し、前記ゲートトレンチ内に設けられたゲートと、
前記ゲートトレンチ内の前記ゲートを被覆する第一誘電体層と、
前記第二方向に沿って設けられ、前記半導体アイランドの上面に設けられた第一ソース/ドレイン領域と、
前記半導体アイランドに埋め込まれ、前記第一ソース/ドレイン領域の間に設けられた第二誘電体層と、
前記第二誘電体層の周囲、及び前記第一ソース/ドレイン領域の間に設けられた第一U字型チャネル領域と、
前記第二方向に沿って設けられ、前記半導体アイランドの上面に設けられた第二ソース/ドレイン領域と、
前記半導体アイランドに埋め込まれ、前記第二ソース/ドレイン領域の間に設けられた第三誘電体層と、
前記第三誘電体層の周囲、及び前記第二ソース/ドレイン領域の間に設けられた第二U字型チャネル領域とを備える、半導体装置。
【請求項2】
前記第一ソース/ドレイン領域と前記第二ソース/ドレイン領域とは前記半導体アイランドに対して反対側に設けられている、請求項1に記載の半導体装置。
【請求項3】
前記第一ソース/ドレイン領域と前記第二ソース/ドレイン領域とは前記ゲートに対して反対側に設けられている、請求項1に記載の半導体装置。
【請求項4】
前記第一ソース/ドレイン領域は前記半導体アイランド内に設けられている、請求項1に記載の半導体装置。
【請求項5】
第一ソース/ドレイン領域に設けられた第一導電層をさらに備える、請求項4に記載の半導体装置。
【請求項6】
前記第一導電層は前記ゲートトレンチ内、及び前記第一誘電体層にも設けられている、請求項5に記載の半導体装置。
【請求項7】
前記第二ソース/ドレイン領域は前記半導体アイランド内に設けられている、請求項1に記載の半導体装置。
【請求項8】
第二ソース/ドレイン領域に設けられた第二導電層をさらに備える、請求項7に記載の半導体装置。
【請求項9】
前記第二導電層は前記ゲートトレンチ内、及び前記第一誘電体層にも設けられている、請求項8に記載の半導体装置。
【請求項10】
前記第一ソース/ドレイン領域と前記第二ソース/ドレイン領域とは前記ゲートに対して対称である、請求項1に記載の半導体装置。
【請求項11】
前記第一ソース/ドレイン領域内の第一ソースを前記第二ソース/ドレイン領域の第二ソースに結合するソースラインをさらに備える、請求項1に記載の半導体装置。
【請求項12】
前記第一ソース/ドレイン領域内の第一ドレインを前記第二ソース/ドレイン領域内の第二ドレインに結合するドレインコンタクトをさらに備える、請求項1に記載の半導体装置。
【請求項13】
前記第一誘電体層の上面は前記半導体アイランドの上面よりも低い、請求項1に記載の半導体装置。
【請求項14】
前記半導体アイランドは上部と底部とを備え、前記第一U字型チャネル領域と前記第二U字型チャネル領域は当該上部内に設けられ、当該底部は前記第一U字型チャネル領域と前記第二U字型チャネル領域の電気貯蔵所としての役割を果たす、請求項1に記載の半導体装置。
【請求項15】
少なくとも1つの材料層を有する少なくとも1つの周辺ゲートを含む周辺回路をさらに備える、請求項1に記載の半導体装置。
【請求項16】
前記第一ソース/ドレイン領域内の第一ソースを前記第二ソース/ドレイン領域の第二ソースに結合するソースラインをさらに備え、当該ソースラインは前記周辺ゲートと実質的に同一な少なくとも1つの材料層を備える、請求項15に記載の半導体装置。
【請求項17】
半導体装置を製作する方法であって、
少なくとも、第一方向に沿って伸展する第一STIと第二方向に沿って伸展する第二STIにより分離され、当該第一STIと当該第二STIが交差する半導体アイランドと、当該第一方向に沿って当該半導体アイランドに埋め込まれた第一誘電体層とを提供する段階、
アイランド当該第一誘電体層を横断するゲートトレンチを、当該第二方向に沿って当該半導体アイランド内に形成する段階、
前記ゲートトレンチの側壁に第二誘電体層を形成する段階、
前記第二方向に沿って前記ゲートトレンチ内にゲートを形成する段階、
前記ゲートに第三誘電体層を形成する段階、及び
前記ゲートトレンチの側壁に第一ソース/ドレイン領域と第二ソース/ドレイン領域を形成する段階を包含し、
前記第一ソース/ドレイン領域と前記第二ソース/ドレイン領域とは前記ゲートに対して反対側に設けられ、前記第一誘電体層はそれぞれ前記第一ソース/ドレイン領域の間、及び前記第二ソース/ドレイン領域の間に設けられる、半導体装置の製作方法。
【請求項18】
前記第一STIと、前記第二STIと、前記第一誘電体層とは、
基板を提供する段階、
前記基板内に前記第一STIを形成する段階、
前記基板に埋め込まれた前記第一STIと平行な前記第一誘電体層を形成する段階、
前記基板にパターンマスクを形成する段階、
前記基板をパターン化し、前記第一STIと垂直なトレンチを形成する段階、
第四誘電体層で前記トレンチを充填して前記第二STIを形成し、前記第一STIと前記第二STIによって前記基板内の半導体アイランドを規定する段階、及び
前記パターンマスクを除去して前記第四誘電体層の上部を露出させる段階
によって形成される、請求項17に記載の半導体装置の製作方法。
【請求項19】
前記ゲートトレンチは、
前記第四誘電体層の上部の側壁にスペーサーを形成する段階、及び
前記スペーサーをマスクとして前記半導体アイランドをエッチングし、前記ゲートトレンチを形成する段階
によって形成される、請求項18に記載の半導体装置の製作方法。
【請求項20】
前記第一ソース/ドレイン領域と前記第二ソース/ドレイン領域を形成した後、前記第四誘電体層と前記スペーサーを平坦化し、前記第四誘電体層及び残存した前記スペーサーを、前記第一ソース/ドレイン領域及び前記第二ソース/ドレイン領域の上面に整列させる、請求項19に記載の半導体装置の製作方法。
【請求項21】
前記第一ソース/ドレイン領域は、前記ゲートトレンチの側壁と前記半導体アイランドの上面に設けられた第一導電層を備える、請求項20に記載の半導体装置の製作方法。
【請求項22】
前記第二ソース/ドレイン領域は、前記ゲートトレンチの側壁と前記半導体アイランドの上面に設けられた第二導電層を備える、請求項20に記載の半導体装置の製作方法。
【請求項23】
前記第一ソース/ドレイン領域内の第一ソースを前記第二ソース/ドレイン領域の第二ソースに接続するソースラインを形成する段階、及び
前記第一ソース/ドレイン領域内の第一ドレインを前記第二ソース/ドレイン領域内の第二ドレインに接続するドレインコンタクトを形成する段階をさらに包含する、請求項20に記載の半導体装置の製作方法。
【請求項24】
前記方法は前記第一ソース/ドレイン領域と前記第二ソース/ドレイン領域を形成した後に更に、
周辺回路領域に設けられたスタック層と、前記第一ソース/ドレイン領域の第一ソースと、前記第二ソース/ドレイン領域の第二ソースとを形成する段階、及び
前記スタック層をパターン化して、前記周辺回路領域に少なくとも1つの周辺ゲートを形成し、前記第一ソース/ドレイン領域の第一ソースを前記第二ソース/ドレイン領域の第二ソースに結合するソースラインを形成する段階を含む、請求項17に記載の半導体装置の製作方法。
【請求項25】
半導体装置であって、
第一方向に沿って伸展する第一STIと第二方向に沿って伸展する第二STIにより分離され、当該第一STIと当該第二STIが交差する半導体アイランドと、
前記第二方向に沿って伸展し、前記半導体アイランドの表面から内側に向かって凹んだゲートトレンチと、
前記ゲートトレンチに埋め込まれたゲートと、
前記半導体アイランド内に設けられた第一U字型チャネル領域と、
前記半導体アイランド内に設けられた第二U字型チャネル領域とを備え、
前記第二U字型チャネル領域はゲートによって前記第一U字型チャネル領域から分離された、半導体装置。
【請求項26】
基板、複数のトランジスタ、及び、複数のソースラインを備える半導体装置であって、
該基板は、第一方向に沿って配列された複数の第一STIと、第二方向に沿って配列された複数の第二STIとを備え、
該複数の第一STIと該複数の第二STIは交差し、かつ複数の半導体アイランドを規定しており、
該トランジスタのそれぞれは、対応する半導体アイランドに設けられており、
該トランジスタのそれぞれは、
該半導体アイランドに埋め込まれ、かつ第二方向に沿って伸展するゲートと、
該第二方向に沿って設けられ、かつ該半導体アイランドの上面に設けられた第一ソース/ドレイン領域と、
該第一ソース/ドレイン領域の間に設けられた第一U字型チャネル領域と、
該第二方向に沿って設けられ、かつ該半導体アイランドの上面に設けられた第二ソース/ドレイン領域と、
該第二ソース/ドレイン領域の間に設けられた第二U字型チャネル領域と、
を備えており、
該複数のソースラインは、該第二方向と交差する該第一方向に沿って伸展し、
該ソースラインのそれぞれは、該第一ソース/ドレイン領域の第一ソースと該第二ソース/ドレイン領域の第二ソースに結合されている、半導体装置。
【請求項27】
前記基板の周辺回路領域に設けられた周辺回路を備え、
該周辺回路は少なくとも1つの材料層を備える少なくとも1つの周辺ゲートを備える、請求項26に記載の半導体装置。
【請求項28】
前記ソースラインは前記周辺ゲートと実質的に同一な少なくとも1つの材料層を備える、請求項27に記載の半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【公開番号】特開2011−211153(P2011−211153A)
【公開日】平成23年10月20日(2011.10.20)
【国際特許分類】
【出願番号】特願2010−230582(P2010−230582)
【出願日】平成22年10月13日(2010.10.13)
【出願人】(507367655)南亜科技股▲ふん▼有限公司 (10)
【Fターム(参考)】
【公開日】平成23年10月20日(2011.10.20)
【国際特許分類】
【出願日】平成22年10月13日(2010.10.13)
【出願人】(507367655)南亜科技股▲ふん▼有限公司 (10)
【Fターム(参考)】
[ Back to top ]