半導体装置及びその製造方法
【課題】Ｎ型シリコン層上に優れた耐熱性を持つＮｉシリサイド層を形成できるようにする。
【解決手段】ゲート電極４の上及びソース・ドレイン拡散層７の上にＡｌ膜８及びＮｉ膜９を順次堆積した後、熱処理を実施し、ゲート電極４及びソース・ドレイン拡散層７を構成するＮ型シリコン層の上部にＡｌ含有Ｎｉシリサイド層１０を形成する。
【解決手段】ゲート電極４の上及びソース・ドレイン拡散層７の上にＡｌ膜８及びＮｉ膜９を順次堆積した後、熱処理を実施し、ゲート電極４及びソース・ドレイン拡散層７を構成するＮ型シリコン層の上部にＡｌ含有Ｎｉシリサイド層１０を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特にシリサイド層の構造及びその形成方法に関する。
【背景技術】
【０００２】
一般にＭＯＳ（metal-oxide semiconductor ）トランジスタでは、コンタクト抵抗及び配線抵抗などの寄生抵抗を低減することが動作速度を向上するための重要な要素である。これらのトランジスタの寄生抵抗の低減は、一般にソース・ドレイン領域及びゲート電極のそれぞれの上部をシリサイド化することにより行われている。
【０００３】
大規模な半導体集積回路装置（ＬＳＩ）の集積度を上げるためには、横方向寸法を縮小するだけではなく、縦方向寸法の縮小化も必要である。縦方向寸法の縮小化の１つとして、ソース・ドレイン領域の不純物拡散層の接合深さを浅くする必要がある。しかしながら、半導体基板内の拡散層の厚さを薄くすると、拡散層の抵抗が高くなり、半導体装置の動作速度が低下するという問題がある。これに対しては、拡散層の表層に金属シリサイド層を形成し、それによってソース・ドレイン抵抗を下げることが有効である。金属シリサイド層を形成する方法としては、シリコン基板上及びゲート電極となるポリシリコン上に金属膜を堆積し、当該金属膜に熱処理を加えることにより、シリコンと金属とを反応させ、それによってソース・ドレイン領域及びゲート電極のそれぞれの上部をシリサイド化する方法が従来から用いられてきた。尚、ソース・ドレイン領域の不純物拡散層を浅接合にする場合には、シリサイド層を形成する材料として、シリサイド化反応時のシリコン消費量を低減できる材料を用いる必要がある。
【０００４】
シリコン消費量を低減することが可能な材料として低抵抗なモノシリサイドを形成するニッケル（Ｎｉ）を用いたシリサイド形成技術が開発されている。
【０００５】
ところが、Ｎｉシリサイドのダイシリサイド相であるＮｉＳｉ2 は、シリコンの格子定数に非常に近い格子定数を有するため、後工程の高温熱処理や不適切なプロセス条件に起因して逆ピラミッド状の界面を形成することが知られている。また、シリサイド膜は凝集によって高抵抗化することも知られている。従って、後工程の高温熱処理の温度に対する耐性（耐熱性）を向上させ、それによって安定にＮｉシリサイドを形成する方法が必要となる。このような方法として、シリサイドを合金化する方法が提案されている（例えば特許文献１参照）。この先行技術において、低抵抗モノシリサイド相であるＮｉＳｉに添加することによってＮｉＳｉを安定化させる効果を奏する元素として、Ｇｅ、Ｔｉ、Ｒｅ、Ｔａ、Ｎ、Ｖ、Ｉｒ、Ｃｒ及びＺｒが挙げられている（例えば非特許文献１参照）。また、Ｚｒと良く似た物理化学的性質を示す元素であるＨｆについても、同様の効果が得られることを示唆する報告がなされている（例えば非特許文献２参照）。さらに、Ｍｏ、Ｉｒ、Ｃｏ及びＰｔなどについても、同様の効果が得られることを示唆する報告がなされている（例えば非特許文献３〜５参照）。
【特許文献１】米国特許第６６８９６８８号公報（“Method And Device Using Silicide Contacts For Semiconductor Processing”, Paul Raymond Besser, 2004/Feb/10）
【非特許文献１】Min-Joo Kim, Hyo-Jick Choi, Dae-Hong Ko, Ja-Hum Ku, Siyoung Choi, Kazuyuki Fujihara, and Cheol-Woong Yang,“High Thermal Stability of Ni Monosilicide from Ni-Ta Alloy Films on Si(100)”, Electrochem. Solid-State Lett. 6, 2003年, G122
【非特許文献２】項端飛（東工大）、“Ｈｆを添加したＮｉシリサイドの形成“、第６５回応用物理学会学術講演会−講演予稿集、２００４年秋季９月１日〜４日、p.７０８（講演番号２Ｐ−Ｍ−１０）
【非特許文献３】Young-Woo Ok, Chel-Jong Choi, and Tae-Yeon Seong, “Effect of a Mo Interlayer on the Electrical and Structural Properties of Nickel Silicides”, J. Electrochem. Soc. 150, 2003年, G385
【非特許文献４】Jer-shen Maa, Yoshi Ono, Douglas J. Tweet, Fengyan Zhang, and Sheng Teng Hsu, “Effect of interlayer on thermal stability of nickel silicides”, J. Vac. Sci. Technol. A 19, 2001年, p.1595
【非特許文献５】D. Mangelinck, J. Y. Dai, J. S. Pan, and S. K. Lahiri, “Enhancement of thermal stability of NiSi films on (100)Si and (111)Si by Pt addition ”, Appl. Phys. Lett. 75, 1999年, p.1736
【非特許文献６】E. Horach, J.E. Fischer, and J.Von. der Spiegel, “Nb/Ni and Ni/Nb bilayers on Si:Rapid thermal processing, phase separation, and ternary phase formation”, J. Appl. Phys. 69, 1991年, p.7029
【非特許文献７】R.N. Wang and J.Y. Feng, “Comparison of the thermal stabilities of NiSi films in Ni/Si, Ni/Pd/Si and Ni/Pt/Si Systems”, J. Phys.:Condens. Matter 15, 2003年, p.1935
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本願発明者らは、Ｎｉシリサイドの耐熱性向上を目的として、上記各種文献に記載されている元素を用いた場合の効果を検討してみた。
【０００７】
まず、非特許文献６及び７に示されているＮｉ金属膜と他の金属膜との積層膜を形成してそれらを合金化する方法に関し、他の金属膜をＨｆ、Ｚｒ、Ｐｔ、Ｔａ及びＶ等により構成した場合の効果を検討してみたところ、著しい耐熱性向上を示す元素を見つけることができなかった。また、上記金属膜の積層方法として、他の金属膜をＮｉ金属膜とシリコン層との界面に挿入する方法、他の金属膜をＮｉ金属膜表面に堆積する方法、又は第１のＮｉ金属膜と第２のＮｉ金属膜との間に他の金属膜を挿入する方法を試みたが、いずれの場合にも耐熱性向上効果は得られなかった。
【０００８】
また、本願発明者らがさらに実験を進めた結果、Ｎｉ単層膜を用いて形成したＮｉシリサイド層、又はＮｉ膜とＨｆ、Ｚｒ、Ｐｔ、Ｔａ若しくはＶ等の他の金属膜とを堆積して形成した他金属含有シリサイド層では、下地基板の注入不純物種（Ｎ型不純物、Ｐ型不純物）によってＮｉシリサイドの耐熱性が異なり、下地基板の注入不純物がＮ型である場合、当該不純物がＰ型である場合と比較して、耐熱性が大きく劣化するという新規な課題を見出した。具体的には、以下に詳細に説明するように、実験では、下地基板の注入不純物がＮ型である場合と当該不純物がＰ型である場合とで、耐熱性に約１００℃以上の差が確認された。
【０００９】
図６は、従来の半導体装置の一例としてのＭＯＳトランジスタの断面構成を示している。図６に示すように、シリコン基板１０１にはＭＯＳトランジスタ同士を電気的に分離する分離絶縁膜１０２が設けられている。シリコン基板１０１における分離絶縁膜１０２に囲まれたトランジスタ形成領域の上には、ゲート絶縁膜１０３を介して、ポリシリコン膜からなるゲート電極１０４が形成されている。シリコン基板１０１におけるゲート電極１０４の両側にはＬＤＤ（lightly doped drain ）層１０５が形成されている。ゲート電極１０４の両側面にはサイドウォール絶縁膜１０６が形成されている。シリコン基板１０１におけるゲート電極１０４から見てサイドウォール絶縁膜１０６の外側にはソース・ドレイン拡散層１０７が形成されている。ゲート電極１０４及びソース・ドレイン拡散層１０７のそれぞれの上部にはＮｉシリサイド層１１１が形成されている。
【００１０】
一般的に、ＬＳＩ（large scale integrated circuit）を形成する場合にはＣＭＯＳ（complementary metal-oxide semiconductor ）構造を用いるため、ＭＯＳトランジスタとしてＮ型ＭＯＳトランジスタ及びＰ型ＭＯＳトランジスタの両方を形成する。図６は、当該ＣＭＯＳ構造の一部であるＮ型ＭＯＳトランジスタの断面構造を示したものである。
【００１１】
また、図６に示したＭＯＳトランジスタのＮｉシリサイド層１１１は、Ｎｉ単層膜を堆積した後に低温の熱処理を行うことによって得られたＮｉシリサイド層である。一般的に、５００℃程度の低温熱処理によって形成されたＮｉシリサイドはＮｉモノシリサイド（ＮｉＳｉ）である。
【００１２】
ところで、以上のように低温熱処理によって形成された図６に示すＮｉシリサイド層１１１は、その後の工程においても熱処理を受けることになる。このとき、後工程の熱処理温度が高いと、Ｎｉシリサイド層１１１がダイシリサイド相（ＮｉＳｉ2 ）に変化したり、又は凝集を生じて断線し、その結果、Ｎｉシリサイド層１１１、つまりシリコン層上部に形成されたシリサイド層のシート抵抗値が非常に大きくなる。
【００１３】
図７は、従来の半導体装置におけるシリコン層上に形成されたＮｉシリサイド層の耐熱性（具体的にはシート抵抗の熱処理温度依存性）を示す図である。尚、図７においては、シリコン基板にＮ型不純物が導入されてなるＮ+ 型ソース・ドレイン拡散層（図６のソース・ドレイン拡散層１０７に相当）の上又はＮ+ 型ポリシリコンからなるゲート電極（図６のゲート電極１０４に相当）の上に形成されたＮｉシリサイド層のシート抵抗の熱処理温度依存性と、シリコン基板にＰ型不純物が導入されてなるＰ+ 型ソース・ドレイン拡散層の上又はＰ+ 型ポリシリコンからなるゲート電極の上に形成されたＮｉシリサイド層のシート抵抗の熱処理温度依存性とを比較して示している。ここで、いずれのＮｉシリサイド層も厚さ１２ｎｍのＮｉ単層膜を用いて形成したものである。
【００１４】
図７に示すように、従来の半導体装置においては、Ｎ型シリコン層上に形成されたＮｉシリサイド層の耐熱性は、Ｐ型シリコン層上に形成されたＮｉシリサイド層の耐熱性と比較して約１００℃低くなっており、今後のメモリ・ロジック混載型の半導体装置の製造プロセス等における５００℃を超える高温熱処理において問題が生じることが予想される。尚、本願発明者らは、上記各種検討と同時に、Ｎｉ金属膜と他の金属膜との積層膜を形成してそれらを合金化する方法を、他の金属をＨｆ、Ｚｒ、Ｐｔ、Ｔａ及びＶ等として、Ｎ型シリコン層上でのＮｉシリサイド層の形成に適用してみたが、Ｎ型シリコン層上のＮｉシリサイド層の耐熱性を向上させることができる元素を見つけることができなかった。
【００１５】
前記に鑑み、本発明は、下地基板等の注入不純物種（Ｎ型不純物、Ｐ型不純物）によってＮｉシリサイドの耐熱性が異なり、下地基板等の注入不純物がＮ型である場合にＰ型である場合と比べて耐熱性が大きく劣化するという問題を解決すること、つまり、Ｎ型シリコン層上に優れた耐熱性を持つＮｉシリサイド層を形成できるようにすることを目的とする。
【課題を解決するための手段】
【００１６】
前記の目的を達成するために、本発明に係る半導体装置は、半導体基板上に形成されたゲート電極と、前記半導体基板における前記ゲート電極の両側に形成されたソース・ドレイン領域とを有するトランジスタを備えた半導体装置であって、前記ゲート電極及び前記ソース・ドレイン領域との少なくとも一方は、Ｖ族元素が不純物として導入されたＮ型シリコン含有層であり、前記シリコン含有層の上部に、アルミニウム、ガリウム又はタリウムの少なくとも１つである III族元素を含有するニッケルシリサイド層が形成されている。
【００１７】
本発明の半導体装置において、前記 III族元素がアルミニウムである場合、前記ニッケルシリサイド層中のアルミニウムは、主として前記ニッケルシリサイド層の表面部に分布していてもよいし、又は前記ニッケルシリサイド層中のアルミニウムは、前記ニッケルシリサイド層における前記シリコン含有層との界面近傍にも分布していてもよい。
【００１８】
また、本発明の半導体装置において、前記ニッケルシリサイド層中の III族元素は、前記ニッケルシリサイド層のグレインバウンダリにも分布していてもよい。
【００１９】
さらに、前記の目的を達成するために、本発明に係る半導体装置の製造方法は、半導体基板上に形成されたゲート電極と、前記半導体基板における前記ゲート電極の両側に形成されたソース・ドレイン領域とを有するトランジスタを備えた半導体装置の製造方法であって、前記ゲート電極及び前記ソース・ドレイン領域との少なくとも一方は、Ｖ族元素が不純物として導入されたＮ型シリコン含有層であり、前記シリコン含有層の上に、アルミニウム、ガリウム又はタリウムの少なくとも１つである III族元素を含有する第１の膜を形成する工程と、前記第１の膜の上に、ニッケルを含有する第２の膜を形成する工程と、前記第１の膜及び前記第２の膜に対して熱処理を実施し、それによって、前記シリコン含有層の上部に、前記 III族元素を含有するニッケルシリサイド層を形成する工程とを備えている。ここで、本発明の半導体装置の製造方法は、トランジスタ間を分離する分離絶縁膜を形成する工程、ゲート電極の側面にサイドウォール絶縁膜を形成する工程、ゲート電極又はソース・ドレイン領域となるＮ型シリコン含有層の表面を清浄化する工程、及び、シリサイド層形成後に未反応の第１の膜（ III族元素含有膜）及び第２の膜（ニッケル含有膜）を除去する工程等をさらに備えていてもよい。
【００２０】
本発明の半導体装置の製造方法において、前記第１の膜がアルミニウム膜であり、前記第２の膜がニッケル膜である場合、前記ニッケル膜の膜厚に対する前記アルミニウム膜の膜厚の比率は２．５％以上で且つ２５％以下であることが好ましい。
【発明の効果】
【００２１】
従来の半導体装置においては、Ｎ型シリコン層上に形成されたＮｉシリサイド層の耐熱性は、Ｐ型シリコン層上に形成されたＮｉシリサイド層の耐熱性と比較して約１００℃低くなるという問題が生じていたのに対して、本発明によると、Ｎ型シリコン層上に形成されたＮｉシリサイド層の耐熱性を、Ｐ型シリコン層上に形成されたＮｉシリサイド層の耐熱性と同程度まで向上させることができるという優れた効果が得られる。従って、Ｎｉシリサイド層形成後の後工程で高温プロセスが必要となる場合においても、半導体装置の耐熱性の劣化を防止することができる。
【発明を実施するための最良の形態】
【００２２】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置について、図面を参照しながら説明する。
【００２３】
図１は、本発明の第１の実施形態に係る半導体装置の一例としてのＭＯＳトランジスタの断面構成を示している。図１に示すように、シリコン基板１にはＭＯＳトランジスタ同士を電気的に分離する分離絶縁膜２が設けられている。シリコン基板１における分離絶縁膜２に囲まれたトランジスタ形成領域の上には、ゲート絶縁膜３を介して、例えばポリシリコン膜からなるゲート電極４が形成されている。シリコン基板１におけるゲート電極４の両側にはＬＤＤ層５が形成されている。ゲート電極４の両側面にはサイドウォール絶縁膜６が形成されている。シリコン基板１におけるゲート電極４から見てサイドウォール絶縁膜６の外側にはソース・ドレイン拡散層７が形成されている。ゲート電極４及びソース・ドレイン拡散層７のそれぞれの上部にはＮｉシリサイド層１０が形成されている。
【００２４】
本実施形態の特徴は、Ｎｉシリサイド層１０に、 III族元素であるアルミニウムが添加されていることである。
【００２５】
一般的に、ＬＳＩを形成する場合にはＣＭＯＳ構造を用いるため、ＭＯＳトランジスタとしてＮ型ＭＯＳトランジスタ及びＰ型ＭＯＳトランジスタの両方を形成する。本実施形態においても、図１は、当該ＣＭＯＳ構造の一部であるＮ型ＭＯＳトランジスタの断面構造を示したものである。すなわち、ゲート電極４は例えばリン（Ｐ）又はヒ素（Ａｓ）等のＶ族元素が不純物として導入された高濃度Ｎ型（Ｎ+ 型）ポリシリコン膜からなり、ソース・ドレイン拡散層７は例えばＰ又はＡｓ等のＶ族元素が不純物としてシリコン基板１に導入されてなる高濃度Ｎ型（Ｎ+ 型）シリコン層からなる。
【００２６】
図２は、図１に示す半導体装置におけるＡｌ含有Ｎｉシリサイド層１０、ソース・ドレイン拡散層７及びシリコン基板１を、図１の矢印方向（ＡからＡ’へ向かう方向）にオージェ（ＡＥＳ：Auges electron spectroscopy ）分析し、それにより得られた各元素のプロファイルを示している。尚、図２の横軸は表面はく離のためのスパッタリングの経過時間を示し、縦軸はオージェ電子のエネルギー強度を示している。ここで、Ａｌ含有Ｎｉシリサイド層１０は、厚さ１．２ｎｍのＡｌ膜及び厚さ１１ｎｍのＮｉ膜を順次堆積して熱処理を行うことにより得られたものである。また、図２に示す結果は、Ａｌ含有Ｎｉシリサイド層１０の形成後に後工程で６５０℃の熱処理を実施することにより得られたものである。
【００２７】
図２に示すように、後工程の６５０℃の熱処理を実施した後においては、Ｎｉシリサイド層１０に含まれるアルミニウムは、主としてＮｉシリサイド層１０の最表面部に分布している。
【００２８】
すなわち、本実施形態のＮｉシリサイド層１０は、ソース・ドレイン拡散層７上に最初に厚さ１．２ｎｍのＡｌ膜を堆積した後、厚さ１１ｎｍのＮｉ膜を堆積し、その後、熱処理を行うことによってシリサイド化されたものであるにも関わらず、最表面部にＡｌが再分布する（含有される）という特徴を有する。
【００２９】
図３は、上記本実施形態のＡｌ含有Ｎｉシリサイド層におけるシート抵抗の熱処理温度依存性を、Ｎ+ 型シリコン層（図中ではＮ+ 基板）及びｐ+ 型シリコン層（図中ではＰ+ 基板）のそれぞれの上に形成された、Ａｌを含有しない純粋なＮｉシリサイド層と比較して示した図である。ここで、純粋なＮｉシリサイド層は、シリコン基板上に厚さ１２ｎｍのＮｉ膜を堆積した後、熱処理を行うことによってシリサイド化されたものである。
【００３０】
図３に示すように、第１の従来例であるｐ+ 基板上のＮｉシリサイド層のシート抵抗（図中■）が７００℃を超えてから上昇するのに対して、第２の従来例であるＮ+ 基板上のＮｉシリサイド層のシート抵抗（図中▲）は、それよりも約１００℃低い６２５℃程度から上昇する。すなわち、第２の従来例であるＮ+ 基板上のＮｉシリサイド層の耐熱性は、第１の従来例であるｐ+ 基板上のＮｉシリサイド層の耐熱性よりも悪い。それに対して、本実施形態のＡｌ含有Ｎｉシリサイド層（Ｎ+ 基板上のＡｌ含有Ｎｉシリサイド層）のシート抵抗（図中●）は、第１の従来例であるｐ+ 基板上のＮｉシリサイド層のシート抵抗（図中■）とほほ同様の傾向を示しており、本実施形態のＡｌ含有Ｎｉシリサイド層の耐熱性が、ｐ+ 基板上のＮｉシリサイド層の耐熱性と同程度まで向上していることが分かる。
【００３１】
本願発明者らは、Ａｌ膜をＮｉ膜とシリコン層との間に挿入することによって、熱処理に起因するＮｉのシリコン中への拡散が防止されてＮｉシリサイドへの相変化やＮｉシリサイドの凝集が遅れることが、本実施形態のＡｌ含有Ｎｉシリサイド層の耐熱性が向上する理由であると推測している。また、本願発明者らは、本実施形態のＡｌ含有Ｎｉシリサイド層に対して６００℃から７２５℃までの範囲の熱処理を加えた場合には、前述のように、Ａｌが最終的にＮｉシリサイド層の最表面部に分布することを確認している。
【００３２】
以上に説明したように、本実施形態によると、Ｎ型シリコン層上のＮｉシリサイド層に、 III族元素であるＡｌを含有させることによって、Ｎ型シリコン層上のＮｉシリサイド層の耐熱性（具体的にはシリサイド形成後の後工程での（プロセス上の）耐熱性：以下同じ）、つまりＮ型ＭＯＳトランジスタの耐熱性を、Ｐ型シリコン層上のＮｉシリサイド層の耐熱性つまりＰ型ＭＯＳトランジスタの耐熱性と同程度まで改善させることができるという優れた効果が得られる。従って、Ｎｉシリサイド層形成後の後工程で高温プロセスが必要となる場合においても、例えばＣＭＯＳ構造を使用したＬＳＩ等の半導体装置の耐熱性の劣化を防止することができる。
【００３３】
尚、本実施形態において、Ｎ型シリコン層上のＮｉシリサイド層に III族元素としてアルミニウムを含有させたが、これに代えて、ボロン（Ｂ）及びＩｎ（インジューム）を除く他の III族元素、例えばガリウム（Ｇａ）又はタリウム（Ｔｌ）等を含有させてもよい。もちろん、Ｂ及びＩｎを除く III族元素を２種類以上含有させてもよい。また、Ｂ及びＩｎを除く III族元素が少なくとも１種類含有されていれば、当該元素と共にＢ及びＩｎの少なくとも一方が合わせて含有されていてもよい。
【００３４】
また、本実施形態においてＣＭＯＳ構造を採用する場合、Ｐ型ＭＯＳトランジスタに含まれるＮｉシリサイド層（Ｐ型シリコン層上のＮｉシリサイド層）については、Ａｌ等の III族元素を含有させてもよいし、又は含有させなくてもよい。
【００３５】
また、本実施形態において、６００℃から７２５℃までの範囲の熱処理を実施した後ではＡｌがＮｉシリサイド層の最表面部に分布することを説明したが、その他の温度範囲の熱処理の実施後においては、ＡｌがＮｉシリサイド層におけるシリコン層との界面近傍にも分布する場合がある。さらに、微視的に見た場合、Ｎｉシリサイド層にＡｌ等の III族元素を含有させると、当該元素は、Ｎｉシリサイド層のグレインバウンダリ（結晶粒界）にも分布する。本願発明者らは、これによってＮｉシリサイド層の凝集が抑制され、その結果、シート抵抗の熱処理温度依存性が改善されると推測している。
【００３６】
また、本実施形態において、ソース・ドレイン領域及びゲート電極となるシリコン層上にＮｉシリサイド層を形成したが、Ｎｉシリサイドの形成が可能であれば、シリコン層に代えて、例えばシリコンゲルマニウム層等のシリコン含有層をＮｉシリサイド層の下地として用いてもよい。また、ソース・ドレイン領域及びゲート電極のいずれか一方の上のみにＮｉシリサイド層を形成してもよい。
【００３７】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置の製造方法、具体的には、第１の実施形態に係る半導体装置の一例であるＭＯＳトランジスタの形成方法について、図面を参照しながら説明する。
【００３８】
図４（ａ）〜図４（ｈ）は第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。尚、図４（ａ）〜図４（ｈ）はそれぞれ、Ｎ型ＭＯＳトランジスタ及びＰ型ＭＯＳトランジスタの両方を有するＣＭＯＳ構造のうちのＮ型ＭＯＳトランジスタの断面構造を示している。
【００３９】
まず、図４（ａ）に示すように、シリコン基板１上に、ＭＯＳトランジスタ同士を電気的に分離する分離絶縁膜２を形成する。次に、図４（ｂ）に示すように、シリコン基板１における分離絶縁膜２に囲まれたトランジスタ形成領域の上に、ゲート絶縁膜３及び例えばポリシリコン膜を順次堆積した後、当該ポリシリコン膜をパターニングしてゲート電極４を形成する。
【００４０】
次に、図４（ｃ）に示すように、ゲート電極４をマスクとしてイオン注入を行うことにより、シリコン基板１におけるゲート電極４の両側にＬＤＤ層５を形成する。ここで、ＬＤＤ層５に代えて、エクステンション（Extention ）拡散層を形成してもよい。続いて、ゲート電極４上を含むシリコン基板１上に絶縁膜を堆積し、その後、当該絶縁膜に対してドライエッチングを行うことにより、ゲート電極４の両側面にサイドウォール絶縁膜６を形成する。
【００４１】
次に、図４（ｄ）に示すように、ゲート電極４及びサイドウォール絶縁膜６をマスクとしてイオン注入を行うことにより、シリコン基板１におけるゲート電極４から見てサイドウォール絶縁膜６の外側にソース・ドレイン拡散層７を形成する。ここで、ソース・ドレイン拡散層７を形成するために注入した元素は例えばＡｓであり、注入条件については、エネルギーが例えば３０ｋｅＶ、ドーズ量が例えば４×１０15ｃｍ-2である。これは、濃度に換算すると、５×１０20ｃｍ-3であり、一般的に、１×１０20ｃｍ-3以上の濃度を高濃度としている。すなわち、ソース・ドレイン拡散層７は高濃度Ｎ型（Ｎ+ 型）の拡散層である。また、上記イオン注入により、ゲート電極４を構成するポリシリコン膜もＮ+ 型となる。
【００４２】
次に、ゲート電極４及びソース・ドレイン拡散層７のそれぞれのシリコン露出表面に対して、例えば希釈フッ酸を用いて清浄化処理を行った後、図４（ｅ）に示すように、ゲート電極４の上を含むシリコン基板１の上に、例えばスパッタリング装置を用いて厚さ１．２ｎｍ程度のＡｌ膜８を堆積する。続いて、図４（ｆ）に示すように、Ａｌ膜８の上に厚さ１１ｎｍ程度のＮｉ膜９を堆積する。
【００４３】
次に、Ａｌ膜８及びＮｉ膜９に対して、例えばＲＴＰ（rapid thermal processing）装置を用いて、約３００℃から約５００℃までの温度範囲でアニールを行う。これにより、Ｎｉ膜９がＡｌ膜８を挟んでシリコン層（つまりゲート電極４及びソース・ドレイン拡散層７）と接触している箇所でシリサイド化反応が生じ、図４（ｇ）に示すように、Ａｌ含有Ｎｉシリサイド層１０が形成される。このとき、分離絶縁膜２上及びサイドウォール絶縁膜６上には、シリサイド化されていない未反応のＡｌ膜８及びＮｉ膜９が金属状態のまま残存する。そこで、その後、例えば選択ウェットエッチングを用いて、分離絶縁膜２上及びサイドウォール絶縁膜６上の上記未反応金属を除去する。
【００４４】
ところで、本実施形態においては、前述の図４（ａ）〜図４（ｈ）に示す工程によってＭＯＳトランジスタの形成が一応完了し、その後の後工程で熱処理として例えば４００℃程度以下の低温熱処理のみを用いてＬＳＩを完成させることができる場合もある。しかしながら、製造プロセスによっては、その後の後工程で高温熱処理を用いてＬＳＩを完成させなければならない場合もあり、後工程でのＮｉシリサイド層１０の耐熱性向上が望まれる。
【００４５】
図２は、前述の図４（ａ）〜図４（ｈ）に示す製造方法により形成された図１に示す半導体装置におけるＡｌ含有Ｎｉシリサイド層１０、ソース・ドレイン拡散層７及びシリコン基板１を、図１の矢印方向（ＡからＡ’へ向かう方向）にオージェ分析し、それにより得られた各元素のプロファイルを示している。尚、図２の横軸は表面はく離のためのスパッタリングの経過時間を示し、縦軸はオージェ電子のエネルギー強度を示している。また、図２に示す結果は、Ａｌ含有Ｎｉシリサイド層１０の形成後に後工程で６５０℃の熱処理を実施することにより得られたものである。
【００４６】
図２に示すように、後工程で６５０℃の熱処理を実施した後においては、Ｎｉシリサイド層１０に含まれるアルミニウムは、主としてＮｉシリサイド層１０の最表面部に分布する。
【００４７】
図５は、上記本実施形態のＡｌ含有Ｎｉシリサイド層におけるシート抵抗の熱処理温度依存性（耐熱性）を、Ｎ+ 型シリコン層（図中ではＮ+ 基板）及びｐ+ 型シリコン層（図中ではＰ+ 基板）のそれぞれの上に形成された、Ａｌを含有しない純粋なＮｉシリサイド層と比較して示した図である。尚、図５においては、本実施形態のＡｌ含有Ｎｉシリサイド層として、Ｎ+ 基板とＮｉ膜との間に厚さ０．３ｎｍ、０．６ｎｍ、１．２ｎｍ及び２．４ｎｍのＡｌ膜をそれぞれ堆積して得られたＡｌ含有Ｎｉシリサイド層の耐熱性を示している（上記図４（ｅ）に示す工程ではＡｌ膜の厚さを１．２ｎｍに設定している）。ここで、Ｎｉ膜の厚さについては、Ｎｉ膜とＡｌ膜との合計厚さが約１２ｎｍになるように調整している。但し、Ａｌ膜の厚さが０．３ｎｍ又は０．６ｎｍと薄い場合にはＮｉ膜の厚さを１２ｎｍに設定した。
【００４８】
図５に示すように、第１の従来例であるｐ+ 基板上のＮｉシリサイド層のシート抵抗（図中■）が７００℃を超えてから上昇するのに対して、第２の従来例であるＮ+ 基板上のＮｉシリサイド層のシート抵抗（図中▲）は、それよりも約１００℃低い６２５℃程度から上昇する。すなわち、第２の従来例であるＮ+ 基板上のＮｉシリサイド層の耐熱性は、第１の従来例であるｐ+ 基板上のＮｉシリサイド層の耐熱性よりも悪い。
【００４９】
それに対して、図５に示すように、本実施形態のＡｌ含有Ｎｉシリサイド層（Ｎ+ 基板上のＡｌ含有Ｎｉシリサイド層）のシート抵抗（図中●）は、第２の従来例であるＮ+ 基板上のＮｉシリサイド層のシート抵抗（図中▲）よりも低く抑制されている。すなわち、本実施形態のＡｌ含有Ｎｉシリサイド層の耐熱性は、ｐ+ 基板上のＮｉシリサイド層の耐熱性に大きく近づいている。
【００５０】
また、図５に示す結果からも分かるように、Ｎ+ 基板とＮｉ膜との間に挿入するＡｌ膜の厚さを増大させるに従って、本実施形態のＡｌ含有Ｎｉシリサイド層の耐熱性が向上し、ｐ+ 基板上のＮｉシリサイド層の耐熱性により近くなる。しかしながら、Ａｌ膜の厚さが２．４ｎｍの場合には、６００℃付近でのシート抵抗が１２Ω／□程度となり、他のＡｌ膜の厚さの場合のシート抵抗が７Ω／□程度であるのと比較して高くなっている。すなわち、Ａｌ膜の厚さを２．５ｎｍ程度よりも大きくすると、正常なＮｉシリサイド層が形成されなくなる可能性がある。
【００５１】
以上のことから、本実施形態のＡｌ含有Ｎｉシリサイド層による耐熱性向上効果を確実に得るためには、Ｎｉ膜の膜厚に対するＡｌ膜の膜厚の比率を２．５％程度（例えばＮｉ膜＝１２ｎｍ、Ａｌ膜＝０．３ｎｍ）以上で且つ２５％程度（例えばＮｉ膜＝１０ｎｍ、Ａｌ膜＝２．５ｎｍ）以下に設定することが好ましい。
【００５２】
以上に説明したように、本実施形態によると、Ｎ型シリコン層上のＮｉシリサイド層に、 III族元素であるＡｌを含有させることによって、Ｎ型シリコン層上のＮｉシリサイド層の耐熱性（具体的にはシリサイド形成後の後工程での（プロセス上の）耐熱性：以下同じ）、つまりＮ型ＭＯＳトランジスタの耐熱性を、Ｐ型シリコン層上のＮｉシリサイド層の耐熱性つまりＰ型ＭＯＳトランジスタの耐熱性と同程度まで改善させることができるという優れた効果が得られる。従って、Ｎｉシリサイド層形成後の後工程で高温プロセスが必要となる場合においても、例えばＣＭＯＳ構造を使用したＬＳＩ等の半導体装置の耐熱性の劣化を防止することができる。
【００５３】
尚、本実施形態において、Ｎ型シリコン層上のＮｉシリサイド層に III族元素としてアルミニウムを含有させたが、これに代えて、ボロン（Ｂ）及びＩｎ（インジューム）を除く他の III族元素、例えばガリウム（Ｇａ）又はタリウム（Ｔｌ）等を含有させてもよい。もちろん、Ｂ及びＩｎを除く III族元素を２種類以上含有させてもよい。また、Ｂ及びＩｎを除く III族元素が少なくとも１種類含有されていれば、当該元素と共にＢ及びＩｎの少なくとも一方が合わせて含有されていてもよい。
【００５４】
すなわち、本実施形態において、ソース・ドレイン領域及びゲート電極となるシリコン層と、シリサイド形成用のＮｉ膜との間にＡｌ膜を挿入したが、これに代えて、例えばＡｌとＧａ又はＴｌ等との合金膜等の III族元素含有膜を挿入してもよい。また、シリサイド層の下地として、シリコン層に代えて、例えばシリコンゲルマニウム層等のシリコン含有層を用いてもよい。さらに、シリサイド形成用の金属膜として、Ｎｉ膜に代えて、例えばＨｆ、Ｚｒ、Ｐｔ、Ｔａ又はＶ等とＮｉとの合金膜を用いてもよい。
【００５５】
また、本実施形態において、ソース・ドレイン領域及びゲート電極となるシリコン層上にＮｉシリサイド層を形成したが、これに代えて、ソース・ドレイン領域及びゲート電極のいずれか一方の上のみにＮｉシリサイド層を形成してもよい。
【００５６】
また、本実施形態においてＣＭＯＳ構造を採用する場合、Ｐ型ＭＯＳトランジスタに含まれるＮｉシリサイド層（Ｐ型シリコン層上のＮｉシリサイド層）については、Ａｌ等の III族元素を含有させてもよいし、又は含有させなくてもよい。すなわち、Ｐ型ＭＯＳトランジスタ形成領域においては、ソース・ドレイン領域又はゲート電極となるシリコン層と、シリサイド形成用のＮｉ膜との間に、Ａｌ膜等の III族元素含有膜を形成してもよいし、又は形成しなくてもよい。
【産業上の利用可能性】
【００５７】
本発明は、シリサイド層を有する半導体装置及びその製造方法として、非常に有用である。
【図面の簡単な説明】
【００５８】
【図１】図１は、本発明の第１の実施形態に係る半導体装置の断面図である。
【図２】図２は、図１に示す半導体装置におけるＮｉシリサイド層、ソース・ドレイン拡散層及びシリコン基板をＡＡ’方向にオージェ分析した結果を示す図である。
【図３】図３は、本発明の第１の実施形態に係る半導体装置による耐熱性向上効果を示す図である。
【図４】図４は、本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図５】図５は、本発明の第２の実施形態に係る半導体装置の製造方法による耐熱性向上効果を示す図である。
【図６】図６は従来の半導体装置の断面図である。
【図７】図７は従来の半導体装置の耐熱性を示す図である。
【符号の説明】
【００５９】
１ シリコン基板
２ 分離絶縁膜
３ ゲート絶縁膜
４ ゲート電極
５ ＬＤＤ層
６ サイドウォール絶縁膜
７ ソース・ドレイン拡散層
８ Ａｌ膜
９ Ｎｉ膜
１０ Ａｌ含有Ｎｉシリサイド層
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特にシリサイド層の構造及びその形成方法に関する。
【背景技術】
【０００２】
一般にＭＯＳ（metal-oxide semiconductor ）トランジスタでは、コンタクト抵抗及び配線抵抗などの寄生抵抗を低減することが動作速度を向上するための重要な要素である。これらのトランジスタの寄生抵抗の低減は、一般にソース・ドレイン領域及びゲート電極のそれぞれの上部をシリサイド化することにより行われている。
【０００３】
大規模な半導体集積回路装置（ＬＳＩ）の集積度を上げるためには、横方向寸法を縮小するだけではなく、縦方向寸法の縮小化も必要である。縦方向寸法の縮小化の１つとして、ソース・ドレイン領域の不純物拡散層の接合深さを浅くする必要がある。しかしながら、半導体基板内の拡散層の厚さを薄くすると、拡散層の抵抗が高くなり、半導体装置の動作速度が低下するという問題がある。これに対しては、拡散層の表層に金属シリサイド層を形成し、それによってソース・ドレイン抵抗を下げることが有効である。金属シリサイド層を形成する方法としては、シリコン基板上及びゲート電極となるポリシリコン上に金属膜を堆積し、当該金属膜に熱処理を加えることにより、シリコンと金属とを反応させ、それによってソース・ドレイン領域及びゲート電極のそれぞれの上部をシリサイド化する方法が従来から用いられてきた。尚、ソース・ドレイン領域の不純物拡散層を浅接合にする場合には、シリサイド層を形成する材料として、シリサイド化反応時のシリコン消費量を低減できる材料を用いる必要がある。
【０００４】
シリコン消費量を低減することが可能な材料として低抵抗なモノシリサイドを形成するニッケル（Ｎｉ）を用いたシリサイド形成技術が開発されている。
【０００５】
ところが、Ｎｉシリサイドのダイシリサイド相であるＮｉＳｉ2 は、シリコンの格子定数に非常に近い格子定数を有するため、後工程の高温熱処理や不適切なプロセス条件に起因して逆ピラミッド状の界面を形成することが知られている。また、シリサイド膜は凝集によって高抵抗化することも知られている。従って、後工程の高温熱処理の温度に対する耐性（耐熱性）を向上させ、それによって安定にＮｉシリサイドを形成する方法が必要となる。このような方法として、シリサイドを合金化する方法が提案されている（例えば特許文献１参照）。この先行技術において、低抵抗モノシリサイド相であるＮｉＳｉに添加することによってＮｉＳｉを安定化させる効果を奏する元素として、Ｇｅ、Ｔｉ、Ｒｅ、Ｔａ、Ｎ、Ｖ、Ｉｒ、Ｃｒ及びＺｒが挙げられている（例えば非特許文献１参照）。また、Ｚｒと良く似た物理化学的性質を示す元素であるＨｆについても、同様の効果が得られることを示唆する報告がなされている（例えば非特許文献２参照）。さらに、Ｍｏ、Ｉｒ、Ｃｏ及びＰｔなどについても、同様の効果が得られることを示唆する報告がなされている（例えば非特許文献３〜５参照）。
【特許文献１】米国特許第６６８９６８８号公報（“Method And Device Using Silicide Contacts For Semiconductor Processing”, Paul Raymond Besser, 2004/Feb/10）
【非特許文献１】Min-Joo Kim, Hyo-Jick Choi, Dae-Hong Ko, Ja-Hum Ku, Siyoung Choi, Kazuyuki Fujihara, and Cheol-Woong Yang,“High Thermal Stability of Ni Monosilicide from Ni-Ta Alloy Films on Si(100)”, Electrochem. Solid-State Lett. 6, 2003年, G122
【非特許文献２】項端飛（東工大）、“Ｈｆを添加したＮｉシリサイドの形成“、第６５回応用物理学会学術講演会−講演予稿集、２００４年秋季９月１日〜４日、p.７０８（講演番号２Ｐ−Ｍ−１０）
【非特許文献３】Young-Woo Ok, Chel-Jong Choi, and Tae-Yeon Seong, “Effect of a Mo Interlayer on the Electrical and Structural Properties of Nickel Silicides”, J. Electrochem. Soc. 150, 2003年, G385
【非特許文献４】Jer-shen Maa, Yoshi Ono, Douglas J. Tweet, Fengyan Zhang, and Sheng Teng Hsu, “Effect of interlayer on thermal stability of nickel silicides”, J. Vac. Sci. Technol. A 19, 2001年, p.1595
【非特許文献５】D. Mangelinck, J. Y. Dai, J. S. Pan, and S. K. Lahiri, “Enhancement of thermal stability of NiSi films on (100)Si and (111)Si by Pt addition ”, Appl. Phys. Lett. 75, 1999年, p.1736
【非特許文献６】E. Horach, J.E. Fischer, and J.Von. der Spiegel, “Nb/Ni and Ni/Nb bilayers on Si:Rapid thermal processing, phase separation, and ternary phase formation”, J. Appl. Phys. 69, 1991年, p.7029
【非特許文献７】R.N. Wang and J.Y. Feng, “Comparison of the thermal stabilities of NiSi films in Ni/Si, Ni/Pd/Si and Ni/Pt/Si Systems”, J. Phys.:Condens. Matter 15, 2003年, p.1935
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本願発明者らは、Ｎｉシリサイドの耐熱性向上を目的として、上記各種文献に記載されている元素を用いた場合の効果を検討してみた。
【０００７】
まず、非特許文献６及び７に示されているＮｉ金属膜と他の金属膜との積層膜を形成してそれらを合金化する方法に関し、他の金属膜をＨｆ、Ｚｒ、Ｐｔ、Ｔａ及びＶ等により構成した場合の効果を検討してみたところ、著しい耐熱性向上を示す元素を見つけることができなかった。また、上記金属膜の積層方法として、他の金属膜をＮｉ金属膜とシリコン層との界面に挿入する方法、他の金属膜をＮｉ金属膜表面に堆積する方法、又は第１のＮｉ金属膜と第２のＮｉ金属膜との間に他の金属膜を挿入する方法を試みたが、いずれの場合にも耐熱性向上効果は得られなかった。
【０００８】
また、本願発明者らがさらに実験を進めた結果、Ｎｉ単層膜を用いて形成したＮｉシリサイド層、又はＮｉ膜とＨｆ、Ｚｒ、Ｐｔ、Ｔａ若しくはＶ等の他の金属膜とを堆積して形成した他金属含有シリサイド層では、下地基板の注入不純物種（Ｎ型不純物、Ｐ型不純物）によってＮｉシリサイドの耐熱性が異なり、下地基板の注入不純物がＮ型である場合、当該不純物がＰ型である場合と比較して、耐熱性が大きく劣化するという新規な課題を見出した。具体的には、以下に詳細に説明するように、実験では、下地基板の注入不純物がＮ型である場合と当該不純物がＰ型である場合とで、耐熱性に約１００℃以上の差が確認された。
【０００９】
図６は、従来の半導体装置の一例としてのＭＯＳトランジスタの断面構成を示している。図６に示すように、シリコン基板１０１にはＭＯＳトランジスタ同士を電気的に分離する分離絶縁膜１０２が設けられている。シリコン基板１０１における分離絶縁膜１０２に囲まれたトランジスタ形成領域の上には、ゲート絶縁膜１０３を介して、ポリシリコン膜からなるゲート電極１０４が形成されている。シリコン基板１０１におけるゲート電極１０４の両側にはＬＤＤ（lightly doped drain ）層１０５が形成されている。ゲート電極１０４の両側面にはサイドウォール絶縁膜１０６が形成されている。シリコン基板１０１におけるゲート電極１０４から見てサイドウォール絶縁膜１０６の外側にはソース・ドレイン拡散層１０７が形成されている。ゲート電極１０４及びソース・ドレイン拡散層１０７のそれぞれの上部にはＮｉシリサイド層１１１が形成されている。
【００１０】
一般的に、ＬＳＩ（large scale integrated circuit）を形成する場合にはＣＭＯＳ（complementary metal-oxide semiconductor ）構造を用いるため、ＭＯＳトランジスタとしてＮ型ＭＯＳトランジスタ及びＰ型ＭＯＳトランジスタの両方を形成する。図６は、当該ＣＭＯＳ構造の一部であるＮ型ＭＯＳトランジスタの断面構造を示したものである。
【００１１】
また、図６に示したＭＯＳトランジスタのＮｉシリサイド層１１１は、Ｎｉ単層膜を堆積した後に低温の熱処理を行うことによって得られたＮｉシリサイド層である。一般的に、５００℃程度の低温熱処理によって形成されたＮｉシリサイドはＮｉモノシリサイド（ＮｉＳｉ）である。
【００１２】
ところで、以上のように低温熱処理によって形成された図６に示すＮｉシリサイド層１１１は、その後の工程においても熱処理を受けることになる。このとき、後工程の熱処理温度が高いと、Ｎｉシリサイド層１１１がダイシリサイド相（ＮｉＳｉ2 ）に変化したり、又は凝集を生じて断線し、その結果、Ｎｉシリサイド層１１１、つまりシリコン層上部に形成されたシリサイド層のシート抵抗値が非常に大きくなる。
【００１３】
図７は、従来の半導体装置におけるシリコン層上に形成されたＮｉシリサイド層の耐熱性（具体的にはシート抵抗の熱処理温度依存性）を示す図である。尚、図７においては、シリコン基板にＮ型不純物が導入されてなるＮ+ 型ソース・ドレイン拡散層（図６のソース・ドレイン拡散層１０７に相当）の上又はＮ+ 型ポリシリコンからなるゲート電極（図６のゲート電極１０４に相当）の上に形成されたＮｉシリサイド層のシート抵抗の熱処理温度依存性と、シリコン基板にＰ型不純物が導入されてなるＰ+ 型ソース・ドレイン拡散層の上又はＰ+ 型ポリシリコンからなるゲート電極の上に形成されたＮｉシリサイド層のシート抵抗の熱処理温度依存性とを比較して示している。ここで、いずれのＮｉシリサイド層も厚さ１２ｎｍのＮｉ単層膜を用いて形成したものである。
【００１４】
図７に示すように、従来の半導体装置においては、Ｎ型シリコン層上に形成されたＮｉシリサイド層の耐熱性は、Ｐ型シリコン層上に形成されたＮｉシリサイド層の耐熱性と比較して約１００℃低くなっており、今後のメモリ・ロジック混載型の半導体装置の製造プロセス等における５００℃を超える高温熱処理において問題が生じることが予想される。尚、本願発明者らは、上記各種検討と同時に、Ｎｉ金属膜と他の金属膜との積層膜を形成してそれらを合金化する方法を、他の金属をＨｆ、Ｚｒ、Ｐｔ、Ｔａ及びＶ等として、Ｎ型シリコン層上でのＮｉシリサイド層の形成に適用してみたが、Ｎ型シリコン層上のＮｉシリサイド層の耐熱性を向上させることができる元素を見つけることができなかった。
【００１５】
前記に鑑み、本発明は、下地基板等の注入不純物種（Ｎ型不純物、Ｐ型不純物）によってＮｉシリサイドの耐熱性が異なり、下地基板等の注入不純物がＮ型である場合にＰ型である場合と比べて耐熱性が大きく劣化するという問題を解決すること、つまり、Ｎ型シリコン層上に優れた耐熱性を持つＮｉシリサイド層を形成できるようにすることを目的とする。
【課題を解決するための手段】
【００１６】
前記の目的を達成するために、本発明に係る半導体装置は、半導体基板上に形成されたゲート電極と、前記半導体基板における前記ゲート電極の両側に形成されたソース・ドレイン領域とを有するトランジスタを備えた半導体装置であって、前記ゲート電極及び前記ソース・ドレイン領域との少なくとも一方は、Ｖ族元素が不純物として導入されたＮ型シリコン含有層であり、前記シリコン含有層の上部に、アルミニウム、ガリウム又はタリウムの少なくとも１つである III族元素を含有するニッケルシリサイド層が形成されている。
【００１７】
本発明の半導体装置において、前記 III族元素がアルミニウムである場合、前記ニッケルシリサイド層中のアルミニウムは、主として前記ニッケルシリサイド層の表面部に分布していてもよいし、又は前記ニッケルシリサイド層中のアルミニウムは、前記ニッケルシリサイド層における前記シリコン含有層との界面近傍にも分布していてもよい。
【００１８】
また、本発明の半導体装置において、前記ニッケルシリサイド層中の III族元素は、前記ニッケルシリサイド層のグレインバウンダリにも分布していてもよい。
【００１９】
さらに、前記の目的を達成するために、本発明に係る半導体装置の製造方法は、半導体基板上に形成されたゲート電極と、前記半導体基板における前記ゲート電極の両側に形成されたソース・ドレイン領域とを有するトランジスタを備えた半導体装置の製造方法であって、前記ゲート電極及び前記ソース・ドレイン領域との少なくとも一方は、Ｖ族元素が不純物として導入されたＮ型シリコン含有層であり、前記シリコン含有層の上に、アルミニウム、ガリウム又はタリウムの少なくとも１つである III族元素を含有する第１の膜を形成する工程と、前記第１の膜の上に、ニッケルを含有する第２の膜を形成する工程と、前記第１の膜及び前記第２の膜に対して熱処理を実施し、それによって、前記シリコン含有層の上部に、前記 III族元素を含有するニッケルシリサイド層を形成する工程とを備えている。ここで、本発明の半導体装置の製造方法は、トランジスタ間を分離する分離絶縁膜を形成する工程、ゲート電極の側面にサイドウォール絶縁膜を形成する工程、ゲート電極又はソース・ドレイン領域となるＮ型シリコン含有層の表面を清浄化する工程、及び、シリサイド層形成後に未反応の第１の膜（ III族元素含有膜）及び第２の膜（ニッケル含有膜）を除去する工程等をさらに備えていてもよい。
【００２０】
本発明の半導体装置の製造方法において、前記第１の膜がアルミニウム膜であり、前記第２の膜がニッケル膜である場合、前記ニッケル膜の膜厚に対する前記アルミニウム膜の膜厚の比率は２．５％以上で且つ２５％以下であることが好ましい。
【発明の効果】
【００２１】
従来の半導体装置においては、Ｎ型シリコン層上に形成されたＮｉシリサイド層の耐熱性は、Ｐ型シリコン層上に形成されたＮｉシリサイド層の耐熱性と比較して約１００℃低くなるという問題が生じていたのに対して、本発明によると、Ｎ型シリコン層上に形成されたＮｉシリサイド層の耐熱性を、Ｐ型シリコン層上に形成されたＮｉシリサイド層の耐熱性と同程度まで向上させることができるという優れた効果が得られる。従って、Ｎｉシリサイド層形成後の後工程で高温プロセスが必要となる場合においても、半導体装置の耐熱性の劣化を防止することができる。
【発明を実施するための最良の形態】
【００２２】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置について、図面を参照しながら説明する。
【００２３】
図１は、本発明の第１の実施形態に係る半導体装置の一例としてのＭＯＳトランジスタの断面構成を示している。図１に示すように、シリコン基板１にはＭＯＳトランジスタ同士を電気的に分離する分離絶縁膜２が設けられている。シリコン基板１における分離絶縁膜２に囲まれたトランジスタ形成領域の上には、ゲート絶縁膜３を介して、例えばポリシリコン膜からなるゲート電極４が形成されている。シリコン基板１におけるゲート電極４の両側にはＬＤＤ層５が形成されている。ゲート電極４の両側面にはサイドウォール絶縁膜６が形成されている。シリコン基板１におけるゲート電極４から見てサイドウォール絶縁膜６の外側にはソース・ドレイン拡散層７が形成されている。ゲート電極４及びソース・ドレイン拡散層７のそれぞれの上部にはＮｉシリサイド層１０が形成されている。
【００２４】
本実施形態の特徴は、Ｎｉシリサイド層１０に、 III族元素であるアルミニウムが添加されていることである。
【００２５】
一般的に、ＬＳＩを形成する場合にはＣＭＯＳ構造を用いるため、ＭＯＳトランジスタとしてＮ型ＭＯＳトランジスタ及びＰ型ＭＯＳトランジスタの両方を形成する。本実施形態においても、図１は、当該ＣＭＯＳ構造の一部であるＮ型ＭＯＳトランジスタの断面構造を示したものである。すなわち、ゲート電極４は例えばリン（Ｐ）又はヒ素（Ａｓ）等のＶ族元素が不純物として導入された高濃度Ｎ型（Ｎ+ 型）ポリシリコン膜からなり、ソース・ドレイン拡散層７は例えばＰ又はＡｓ等のＶ族元素が不純物としてシリコン基板１に導入されてなる高濃度Ｎ型（Ｎ+ 型）シリコン層からなる。
【００２６】
図２は、図１に示す半導体装置におけるＡｌ含有Ｎｉシリサイド層１０、ソース・ドレイン拡散層７及びシリコン基板１を、図１の矢印方向（ＡからＡ’へ向かう方向）にオージェ（ＡＥＳ：Auges electron spectroscopy ）分析し、それにより得られた各元素のプロファイルを示している。尚、図２の横軸は表面はく離のためのスパッタリングの経過時間を示し、縦軸はオージェ電子のエネルギー強度を示している。ここで、Ａｌ含有Ｎｉシリサイド層１０は、厚さ１．２ｎｍのＡｌ膜及び厚さ１１ｎｍのＮｉ膜を順次堆積して熱処理を行うことにより得られたものである。また、図２に示す結果は、Ａｌ含有Ｎｉシリサイド層１０の形成後に後工程で６５０℃の熱処理を実施することにより得られたものである。
【００２７】
図２に示すように、後工程の６５０℃の熱処理を実施した後においては、Ｎｉシリサイド層１０に含まれるアルミニウムは、主としてＮｉシリサイド層１０の最表面部に分布している。
【００２８】
すなわち、本実施形態のＮｉシリサイド層１０は、ソース・ドレイン拡散層７上に最初に厚さ１．２ｎｍのＡｌ膜を堆積した後、厚さ１１ｎｍのＮｉ膜を堆積し、その後、熱処理を行うことによってシリサイド化されたものであるにも関わらず、最表面部にＡｌが再分布する（含有される）という特徴を有する。
【００２９】
図３は、上記本実施形態のＡｌ含有Ｎｉシリサイド層におけるシート抵抗の熱処理温度依存性を、Ｎ+ 型シリコン層（図中ではＮ+ 基板）及びｐ+ 型シリコン層（図中ではＰ+ 基板）のそれぞれの上に形成された、Ａｌを含有しない純粋なＮｉシリサイド層と比較して示した図である。ここで、純粋なＮｉシリサイド層は、シリコン基板上に厚さ１２ｎｍのＮｉ膜を堆積した後、熱処理を行うことによってシリサイド化されたものである。
【００３０】
図３に示すように、第１の従来例であるｐ+ 基板上のＮｉシリサイド層のシート抵抗（図中■）が７００℃を超えてから上昇するのに対して、第２の従来例であるＮ+ 基板上のＮｉシリサイド層のシート抵抗（図中▲）は、それよりも約１００℃低い６２５℃程度から上昇する。すなわち、第２の従来例であるＮ+ 基板上のＮｉシリサイド層の耐熱性は、第１の従来例であるｐ+ 基板上のＮｉシリサイド層の耐熱性よりも悪い。それに対して、本実施形態のＡｌ含有Ｎｉシリサイド層（Ｎ+ 基板上のＡｌ含有Ｎｉシリサイド層）のシート抵抗（図中●）は、第１の従来例であるｐ+ 基板上のＮｉシリサイド層のシート抵抗（図中■）とほほ同様の傾向を示しており、本実施形態のＡｌ含有Ｎｉシリサイド層の耐熱性が、ｐ+ 基板上のＮｉシリサイド層の耐熱性と同程度まで向上していることが分かる。
【００３１】
本願発明者らは、Ａｌ膜をＮｉ膜とシリコン層との間に挿入することによって、熱処理に起因するＮｉのシリコン中への拡散が防止されてＮｉシリサイドへの相変化やＮｉシリサイドの凝集が遅れることが、本実施形態のＡｌ含有Ｎｉシリサイド層の耐熱性が向上する理由であると推測している。また、本願発明者らは、本実施形態のＡｌ含有Ｎｉシリサイド層に対して６００℃から７２５℃までの範囲の熱処理を加えた場合には、前述のように、Ａｌが最終的にＮｉシリサイド層の最表面部に分布することを確認している。
【００３２】
以上に説明したように、本実施形態によると、Ｎ型シリコン層上のＮｉシリサイド層に、 III族元素であるＡｌを含有させることによって、Ｎ型シリコン層上のＮｉシリサイド層の耐熱性（具体的にはシリサイド形成後の後工程での（プロセス上の）耐熱性：以下同じ）、つまりＮ型ＭＯＳトランジスタの耐熱性を、Ｐ型シリコン層上のＮｉシリサイド層の耐熱性つまりＰ型ＭＯＳトランジスタの耐熱性と同程度まで改善させることができるという優れた効果が得られる。従って、Ｎｉシリサイド層形成後の後工程で高温プロセスが必要となる場合においても、例えばＣＭＯＳ構造を使用したＬＳＩ等の半導体装置の耐熱性の劣化を防止することができる。
【００３３】
尚、本実施形態において、Ｎ型シリコン層上のＮｉシリサイド層に III族元素としてアルミニウムを含有させたが、これに代えて、ボロン（Ｂ）及びＩｎ（インジューム）を除く他の III族元素、例えばガリウム（Ｇａ）又はタリウム（Ｔｌ）等を含有させてもよい。もちろん、Ｂ及びＩｎを除く III族元素を２種類以上含有させてもよい。また、Ｂ及びＩｎを除く III族元素が少なくとも１種類含有されていれば、当該元素と共にＢ及びＩｎの少なくとも一方が合わせて含有されていてもよい。
【００３４】
また、本実施形態においてＣＭＯＳ構造を採用する場合、Ｐ型ＭＯＳトランジスタに含まれるＮｉシリサイド層（Ｐ型シリコン層上のＮｉシリサイド層）については、Ａｌ等の III族元素を含有させてもよいし、又は含有させなくてもよい。
【００３５】
また、本実施形態において、６００℃から７２５℃までの範囲の熱処理を実施した後ではＡｌがＮｉシリサイド層の最表面部に分布することを説明したが、その他の温度範囲の熱処理の実施後においては、ＡｌがＮｉシリサイド層におけるシリコン層との界面近傍にも分布する場合がある。さらに、微視的に見た場合、Ｎｉシリサイド層にＡｌ等の III族元素を含有させると、当該元素は、Ｎｉシリサイド層のグレインバウンダリ（結晶粒界）にも分布する。本願発明者らは、これによってＮｉシリサイド層の凝集が抑制され、その結果、シート抵抗の熱処理温度依存性が改善されると推測している。
【００３６】
また、本実施形態において、ソース・ドレイン領域及びゲート電極となるシリコン層上にＮｉシリサイド層を形成したが、Ｎｉシリサイドの形成が可能であれば、シリコン層に代えて、例えばシリコンゲルマニウム層等のシリコン含有層をＮｉシリサイド層の下地として用いてもよい。また、ソース・ドレイン領域及びゲート電極のいずれか一方の上のみにＮｉシリサイド層を形成してもよい。
【００３７】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置の製造方法、具体的には、第１の実施形態に係る半導体装置の一例であるＭＯＳトランジスタの形成方法について、図面を参照しながら説明する。
【００３８】
図４（ａ）〜図４（ｈ）は第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。尚、図４（ａ）〜図４（ｈ）はそれぞれ、Ｎ型ＭＯＳトランジスタ及びＰ型ＭＯＳトランジスタの両方を有するＣＭＯＳ構造のうちのＮ型ＭＯＳトランジスタの断面構造を示している。
【００３９】
まず、図４（ａ）に示すように、シリコン基板１上に、ＭＯＳトランジスタ同士を電気的に分離する分離絶縁膜２を形成する。次に、図４（ｂ）に示すように、シリコン基板１における分離絶縁膜２に囲まれたトランジスタ形成領域の上に、ゲート絶縁膜３及び例えばポリシリコン膜を順次堆積した後、当該ポリシリコン膜をパターニングしてゲート電極４を形成する。
【００４０】
次に、図４（ｃ）に示すように、ゲート電極４をマスクとしてイオン注入を行うことにより、シリコン基板１におけるゲート電極４の両側にＬＤＤ層５を形成する。ここで、ＬＤＤ層５に代えて、エクステンション（Extention ）拡散層を形成してもよい。続いて、ゲート電極４上を含むシリコン基板１上に絶縁膜を堆積し、その後、当該絶縁膜に対してドライエッチングを行うことにより、ゲート電極４の両側面にサイドウォール絶縁膜６を形成する。
【００４１】
次に、図４（ｄ）に示すように、ゲート電極４及びサイドウォール絶縁膜６をマスクとしてイオン注入を行うことにより、シリコン基板１におけるゲート電極４から見てサイドウォール絶縁膜６の外側にソース・ドレイン拡散層７を形成する。ここで、ソース・ドレイン拡散層７を形成するために注入した元素は例えばＡｓであり、注入条件については、エネルギーが例えば３０ｋｅＶ、ドーズ量が例えば４×１０15ｃｍ-2である。これは、濃度に換算すると、５×１０20ｃｍ-3であり、一般的に、１×１０20ｃｍ-3以上の濃度を高濃度としている。すなわち、ソース・ドレイン拡散層７は高濃度Ｎ型（Ｎ+ 型）の拡散層である。また、上記イオン注入により、ゲート電極４を構成するポリシリコン膜もＮ+ 型となる。
【００４２】
次に、ゲート電極４及びソース・ドレイン拡散層７のそれぞれのシリコン露出表面に対して、例えば希釈フッ酸を用いて清浄化処理を行った後、図４（ｅ）に示すように、ゲート電極４の上を含むシリコン基板１の上に、例えばスパッタリング装置を用いて厚さ１．２ｎｍ程度のＡｌ膜８を堆積する。続いて、図４（ｆ）に示すように、Ａｌ膜８の上に厚さ１１ｎｍ程度のＮｉ膜９を堆積する。
【００４３】
次に、Ａｌ膜８及びＮｉ膜９に対して、例えばＲＴＰ（rapid thermal processing）装置を用いて、約３００℃から約５００℃までの温度範囲でアニールを行う。これにより、Ｎｉ膜９がＡｌ膜８を挟んでシリコン層（つまりゲート電極４及びソース・ドレイン拡散層７）と接触している箇所でシリサイド化反応が生じ、図４（ｇ）に示すように、Ａｌ含有Ｎｉシリサイド層１０が形成される。このとき、分離絶縁膜２上及びサイドウォール絶縁膜６上には、シリサイド化されていない未反応のＡｌ膜８及びＮｉ膜９が金属状態のまま残存する。そこで、その後、例えば選択ウェットエッチングを用いて、分離絶縁膜２上及びサイドウォール絶縁膜６上の上記未反応金属を除去する。
【００４４】
ところで、本実施形態においては、前述の図４（ａ）〜図４（ｈ）に示す工程によってＭＯＳトランジスタの形成が一応完了し、その後の後工程で熱処理として例えば４００℃程度以下の低温熱処理のみを用いてＬＳＩを完成させることができる場合もある。しかしながら、製造プロセスによっては、その後の後工程で高温熱処理を用いてＬＳＩを完成させなければならない場合もあり、後工程でのＮｉシリサイド層１０の耐熱性向上が望まれる。
【００４５】
図２は、前述の図４（ａ）〜図４（ｈ）に示す製造方法により形成された図１に示す半導体装置におけるＡｌ含有Ｎｉシリサイド層１０、ソース・ドレイン拡散層７及びシリコン基板１を、図１の矢印方向（ＡからＡ’へ向かう方向）にオージェ分析し、それにより得られた各元素のプロファイルを示している。尚、図２の横軸は表面はく離のためのスパッタリングの経過時間を示し、縦軸はオージェ電子のエネルギー強度を示している。また、図２に示す結果は、Ａｌ含有Ｎｉシリサイド層１０の形成後に後工程で６５０℃の熱処理を実施することにより得られたものである。
【００４６】
図２に示すように、後工程で６５０℃の熱処理を実施した後においては、Ｎｉシリサイド層１０に含まれるアルミニウムは、主としてＮｉシリサイド層１０の最表面部に分布する。
【００４７】
図５は、上記本実施形態のＡｌ含有Ｎｉシリサイド層におけるシート抵抗の熱処理温度依存性（耐熱性）を、Ｎ+ 型シリコン層（図中ではＮ+ 基板）及びｐ+ 型シリコン層（図中ではＰ+ 基板）のそれぞれの上に形成された、Ａｌを含有しない純粋なＮｉシリサイド層と比較して示した図である。尚、図５においては、本実施形態のＡｌ含有Ｎｉシリサイド層として、Ｎ+ 基板とＮｉ膜との間に厚さ０．３ｎｍ、０．６ｎｍ、１．２ｎｍ及び２．４ｎｍのＡｌ膜をそれぞれ堆積して得られたＡｌ含有Ｎｉシリサイド層の耐熱性を示している（上記図４（ｅ）に示す工程ではＡｌ膜の厚さを１．２ｎｍに設定している）。ここで、Ｎｉ膜の厚さについては、Ｎｉ膜とＡｌ膜との合計厚さが約１２ｎｍになるように調整している。但し、Ａｌ膜の厚さが０．３ｎｍ又は０．６ｎｍと薄い場合にはＮｉ膜の厚さを１２ｎｍに設定した。
【００４８】
図５に示すように、第１の従来例であるｐ+ 基板上のＮｉシリサイド層のシート抵抗（図中■）が７００℃を超えてから上昇するのに対して、第２の従来例であるＮ+ 基板上のＮｉシリサイド層のシート抵抗（図中▲）は、それよりも約１００℃低い６２５℃程度から上昇する。すなわち、第２の従来例であるＮ+ 基板上のＮｉシリサイド層の耐熱性は、第１の従来例であるｐ+ 基板上のＮｉシリサイド層の耐熱性よりも悪い。
【００４９】
それに対して、図５に示すように、本実施形態のＡｌ含有Ｎｉシリサイド層（Ｎ+ 基板上のＡｌ含有Ｎｉシリサイド層）のシート抵抗（図中●）は、第２の従来例であるＮ+ 基板上のＮｉシリサイド層のシート抵抗（図中▲）よりも低く抑制されている。すなわち、本実施形態のＡｌ含有Ｎｉシリサイド層の耐熱性は、ｐ+ 基板上のＮｉシリサイド層の耐熱性に大きく近づいている。
【００５０】
また、図５に示す結果からも分かるように、Ｎ+ 基板とＮｉ膜との間に挿入するＡｌ膜の厚さを増大させるに従って、本実施形態のＡｌ含有Ｎｉシリサイド層の耐熱性が向上し、ｐ+ 基板上のＮｉシリサイド層の耐熱性により近くなる。しかしながら、Ａｌ膜の厚さが２．４ｎｍの場合には、６００℃付近でのシート抵抗が１２Ω／□程度となり、他のＡｌ膜の厚さの場合のシート抵抗が７Ω／□程度であるのと比較して高くなっている。すなわち、Ａｌ膜の厚さを２．５ｎｍ程度よりも大きくすると、正常なＮｉシリサイド層が形成されなくなる可能性がある。
【００５１】
以上のことから、本実施形態のＡｌ含有Ｎｉシリサイド層による耐熱性向上効果を確実に得るためには、Ｎｉ膜の膜厚に対するＡｌ膜の膜厚の比率を２．５％程度（例えばＮｉ膜＝１２ｎｍ、Ａｌ膜＝０．３ｎｍ）以上で且つ２５％程度（例えばＮｉ膜＝１０ｎｍ、Ａｌ膜＝２．５ｎｍ）以下に設定することが好ましい。
【００５２】
以上に説明したように、本実施形態によると、Ｎ型シリコン層上のＮｉシリサイド層に、 III族元素であるＡｌを含有させることによって、Ｎ型シリコン層上のＮｉシリサイド層の耐熱性（具体的にはシリサイド形成後の後工程での（プロセス上の）耐熱性：以下同じ）、つまりＮ型ＭＯＳトランジスタの耐熱性を、Ｐ型シリコン層上のＮｉシリサイド層の耐熱性つまりＰ型ＭＯＳトランジスタの耐熱性と同程度まで改善させることができるという優れた効果が得られる。従って、Ｎｉシリサイド層形成後の後工程で高温プロセスが必要となる場合においても、例えばＣＭＯＳ構造を使用したＬＳＩ等の半導体装置の耐熱性の劣化を防止することができる。
【００５３】
尚、本実施形態において、Ｎ型シリコン層上のＮｉシリサイド層に III族元素としてアルミニウムを含有させたが、これに代えて、ボロン（Ｂ）及びＩｎ（インジューム）を除く他の III族元素、例えばガリウム（Ｇａ）又はタリウム（Ｔｌ）等を含有させてもよい。もちろん、Ｂ及びＩｎを除く III族元素を２種類以上含有させてもよい。また、Ｂ及びＩｎを除く III族元素が少なくとも１種類含有されていれば、当該元素と共にＢ及びＩｎの少なくとも一方が合わせて含有されていてもよい。
【００５４】
すなわち、本実施形態において、ソース・ドレイン領域及びゲート電極となるシリコン層と、シリサイド形成用のＮｉ膜との間にＡｌ膜を挿入したが、これに代えて、例えばＡｌとＧａ又はＴｌ等との合金膜等の III族元素含有膜を挿入してもよい。また、シリサイド層の下地として、シリコン層に代えて、例えばシリコンゲルマニウム層等のシリコン含有層を用いてもよい。さらに、シリサイド形成用の金属膜として、Ｎｉ膜に代えて、例えばＨｆ、Ｚｒ、Ｐｔ、Ｔａ又はＶ等とＮｉとの合金膜を用いてもよい。
【００５５】
また、本実施形態において、ソース・ドレイン領域及びゲート電極となるシリコン層上にＮｉシリサイド層を形成したが、これに代えて、ソース・ドレイン領域及びゲート電極のいずれか一方の上のみにＮｉシリサイド層を形成してもよい。
【００５６】
また、本実施形態においてＣＭＯＳ構造を採用する場合、Ｐ型ＭＯＳトランジスタに含まれるＮｉシリサイド層（Ｐ型シリコン層上のＮｉシリサイド層）については、Ａｌ等の III族元素を含有させてもよいし、又は含有させなくてもよい。すなわち、Ｐ型ＭＯＳトランジスタ形成領域においては、ソース・ドレイン領域又はゲート電極となるシリコン層と、シリサイド形成用のＮｉ膜との間に、Ａｌ膜等の III族元素含有膜を形成してもよいし、又は形成しなくてもよい。
【産業上の利用可能性】
【００５７】
本発明は、シリサイド層を有する半導体装置及びその製造方法として、非常に有用である。
【図面の簡単な説明】
【００５８】
【図１】図１は、本発明の第１の実施形態に係る半導体装置の断面図である。
【図２】図２は、図１に示す半導体装置におけるＮｉシリサイド層、ソース・ドレイン拡散層及びシリコン基板をＡＡ’方向にオージェ分析した結果を示す図である。
【図３】図３は、本発明の第１の実施形態に係る半導体装置による耐熱性向上効果を示す図である。
【図４】図４は、本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図５】図５は、本発明の第２の実施形態に係る半導体装置の製造方法による耐熱性向上効果を示す図である。
【図６】図６は従来の半導体装置の断面図である。
【図７】図７は従来の半導体装置の耐熱性を示す図である。
【符号の説明】
【００５９】
１ シリコン基板
２ 分離絶縁膜
３ ゲート絶縁膜
４ ゲート電極
５ ＬＤＤ層
６ サイドウォール絶縁膜
７ ソース・ドレイン拡散層
８ Ａｌ膜
９ Ｎｉ膜
１０ Ａｌ含有Ｎｉシリサイド層
【特許請求の範囲】
【請求項１】
半導体基板上に形成されたゲート電極と、前記半導体基板における前記ゲート電極の両側に形成されたソース・ドレイン領域とを有するトランジスタを備えた半導体装置であって、
前記ゲート電極及び前記ソース・ドレイン領域との少なくとも一方は、Ｖ族元素が不純物として導入されたＮ型シリコン含有層であり、
前記シリコン含有層の上部に、アルミニウム、ガリウム又はタリウムの少なくとも１つである III族元素を含有するニッケルシリサイド層が形成されていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記 III族元素はアルミニウムであることを特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記ニッケルシリサイド層中のアルミニウムは、主として前記ニッケルシリサイド層の表面部に分布することを特徴とする半導体装置。
【請求項４】
請求項１又は２に記載の半導体装置において、
前記ニッケルシリサイド層中のアルミニウムは、前記ニッケルシリサイド層における前記シリコン含有層との界面近傍にも分布することを特徴とする半導体装置。
【請求項５】
請求項１に記載の半導体装置において、
前記ニッケルシリサイド層中の III族元素は、前記ニッケルシリサイド層のグレインバウンダリにも分布することを特徴とする半導体装置。
【請求項６】
半導体基板上に形成されたゲート電極と、前記半導体基板における前記ゲート電極の両側に形成されたソース・ドレイン領域とを有するトランジスタを備えた半導体装置の製造方法であって、
前記ゲート電極及び前記ソース・ドレイン領域との少なくとも一方は、Ｖ族元素が不純物として導入されたＮ型シリコン含有層であり、
前記シリコン含有層の上に、アルミニウム、ガリウム又はタリウムの少なくとも１つである III族元素を含有する第１の膜を形成する工程と、
前記第１の膜の上に、ニッケルを含有する第２の膜を形成する工程と、
前記第１の膜及び前記第２の膜に対して熱処理を実施し、それによって、前記シリコン含有層の上部に、前記 III族元素を含有するニッケルシリサイド層を形成する工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法において、
前記第１の膜はアルミニウム膜であり、
前記第２の膜はニッケル膜であることを特徴とする半導体装置の製造方法。
【請求項８】
請求項７に記載の半導体装置の製造方法において、
前記ニッケル膜の膜厚に対する前記アルミニウム膜の膜厚の比率は２．５％以上で且つ２５％以下であることを特徴とする半導体装置の製造方法。
【請求項１】
半導体基板上に形成されたゲート電極と、前記半導体基板における前記ゲート電極の両側に形成されたソース・ドレイン領域とを有するトランジスタを備えた半導体装置であって、
前記ゲート電極及び前記ソース・ドレイン領域との少なくとも一方は、Ｖ族元素が不純物として導入されたＮ型シリコン含有層であり、
前記シリコン含有層の上部に、アルミニウム、ガリウム又はタリウムの少なくとも１つである III族元素を含有するニッケルシリサイド層が形成されていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記 III族元素はアルミニウムであることを特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記ニッケルシリサイド層中のアルミニウムは、主として前記ニッケルシリサイド層の表面部に分布することを特徴とする半導体装置。
【請求項４】
請求項１又は２に記載の半導体装置において、
前記ニッケルシリサイド層中のアルミニウムは、前記ニッケルシリサイド層における前記シリコン含有層との界面近傍にも分布することを特徴とする半導体装置。
【請求項５】
請求項１に記載の半導体装置において、
前記ニッケルシリサイド層中の III族元素は、前記ニッケルシリサイド層のグレインバウンダリにも分布することを特徴とする半導体装置。
【請求項６】
半導体基板上に形成されたゲート電極と、前記半導体基板における前記ゲート電極の両側に形成されたソース・ドレイン領域とを有するトランジスタを備えた半導体装置の製造方法であって、
前記ゲート電極及び前記ソース・ドレイン領域との少なくとも一方は、Ｖ族元素が不純物として導入されたＮ型シリコン含有層であり、
前記シリコン含有層の上に、アルミニウム、ガリウム又はタリウムの少なくとも１つである III族元素を含有する第１の膜を形成する工程と、
前記第１の膜の上に、ニッケルを含有する第２の膜を形成する工程と、
前記第１の膜及び前記第２の膜に対して熱処理を実施し、それによって、前記シリコン含有層の上部に、前記 III族元素を含有するニッケルシリサイド層を形成する工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法において、
前記第１の膜はアルミニウム膜であり、
前記第２の膜はニッケル膜であることを特徴とする半導体装置の製造方法。
【請求項８】
請求項７に記載の半導体装置の製造方法において、
前記ニッケル膜の膜厚に対する前記アルミニウム膜の膜厚の比率は２．５％以上で且つ２５％以下であることを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００７−３２４１８７（Ｐ２００７−３２４１８７Ａ）
【公開日】平成１９年１２月１３日（２００７．１２．１３）
【国際特許分類】
【出願番号】特願２００６−１４９７６３（Ｐ２００６−１４９７６３）
【出願日】平成１８年５月３０日（２００６．５．３０）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【出願人】（３０４０２１４１７）国立大学法人東京工業大学 (1,821)
【Ｆターム（参考）】
【公開日】平成１９年１２月１３日（２００７．１２．１３）
【国際特許分類】
【出願日】平成１８年５月３０日（２００６．５．３０）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【出願人】（３０４０２１４１７）国立大学法人東京工業大学 (1,821)
【Ｆターム（参考）】
[ Back to top ]