半導体装置
【課題】サブスレッショルドリークを伴うCMOS回路を複数含む回路ブロックでは、CMOS回路のPチャネルMOSまたはNチャネルMOSの何れかにおいてゲート・ソース間電圧を静的に0Vとしても回路ブロック全体として有意なリーク電流がながれ、低消費電力化が困難となると共に動作電圧を低電圧化した場合の安定動作が困難になる。
【解決手段】サブスレッショルドリークを伴うCMOS回路を複数含む回路ブロックに対して動作モードを定め、動作モードに応じて回路ブロックへの動作電圧の供給と停止を制御する。また、回路ブロックは、3重に形成されたウェル内に形成される。
【効果】CMOS回路の低消費電力化が図られると共に安定動作が実現できる。この効果は、動作電源電圧が低く、きわめて集積度の高いCMOS回路における低消費電力化に顕著である。
【解決手段】サブスレッショルドリークを伴うCMOS回路を複数含む回路ブロックに対して動作モードを定め、動作モードに応じて回路ブロックへの動作電圧の供給と停止を制御する。また、回路ブロックは、3重に形成されたウェル内に形成される。
【効果】CMOS回路の低消費電力化が図られると共に安定動作が実現できる。この効果は、動作電源電圧が低く、きわめて集積度の高いCMOS回路における低消費電力化に顕著である。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は半導体装置、特に広範な電源電圧と電源の種類に対応できる微細素子で構成された高集積の半導体装置に関する。
【背景技術】
【0002】
近年、ラップトップパソコンや電子手帳に代表される携帯型電子情報機器、磁気媒体を用いずに音声録音を行なう固体録音機やイメージを記録する固体カメラ(電子スチルカメラ)などに代表される携帯型電子メディア機器が市場に現われはじめている。これら携帯型電子機器が広く普及するためには、電池動作、あるいは電池による情報保持動作(バッテリーバックアップ)が可能な超高集積回路(以下ULSIと略す)の実現が鍵になる。また他方、より高性能の電子計算機を実現するための大容量補助記憶装置として、磁気ディスクよりも高速のアクセスが可能な半導体ディスクに対するニーズが高まっている。半導体ディスクには、電池による情報保持動作が可能な超大容量のメモリLSIが必要になる。
【0003】
これら用途に用いるULSIには、以下が要求される。(1)広範な電源電圧範囲(1〜5.5V)での動作。これにより、多種類の電源、例えば現在のTTL互換デジタルLSIの標準電源電圧である5V、あるいは将来のTTL互換デジタルLSIの標準電源電圧の候補の一つである3.3V、リチウムなどを用いた一次電池の代表的な出力電圧である3〜3.6V、カドミウムとニッケルによる二次電池の代表的な出力電圧である1.2V、などに対して一つのチップで対応することができる。
(2)電源電圧の時間変化(短期あるいは長期)への対応。これにより、電池の電圧の経時変化や、標準動作とバッテリバックアップ動作間の移行時の電源切り換えに伴って生じる電圧変動を受けても誤動作を起こす心配がなくなる。
(3)動作時あるいはバッテリバックアップ動作時における消費電力の低減。これらにより、小形のバッテリによっても長時間、動作させることができる。
(4)過渡電流の低減。これにより、電池の電圧の過渡変動を小さくすることができ、誤動作を防止できる。
【0004】
広い電源電圧範囲で動作するマイクロプロセッサの製品の例は(株)日本電気 4ビットマイクロプロセッサ ハンドブック 148ページに記載されている。製品型名はμPD7507SCである。このマイクロプロセッサの動作電源電圧範囲は2.2〜6.0Vである。また、最小2Vでデータメモリの情報を保持することができる。同様に、スタティックメモリにおいても、推奨動作電源電圧は5V、情報保持(リテンション)時は2Vというのが一般的である。
【0005】
電池バックアップ用のダイナミックメモリとしては、情報保持(リフレッシュ)時の消費電流を低減した例が、アイ・イー・イー・イー・ジャーナル・オブ・ソリッド・ステート・サーキッツ,第23巻,第1号,第12〜第18頁(1988)(IEEE Jounal of Solid-State Circuits, Vol.23, No.1, pp.12−18, February 1988)において論じられている。この場合の標準動作電源電圧と情報保持時の電源電圧は、ともに5Vである。
【0006】
【非特許文献1】(株)日本電気 4ビットマイクロプロセッサ ハンドブック 148ページ
【非特許文献2】アイ・イー・イー・イー・ジャーナル・オブ・ソリッド・ステート・サーキッツ,第23巻,第1号,第12〜第18頁(1988)
【発明の開示】
【発明が解決しようとする課題】
【0007】
上述した、マイクロプロセッサやスタティックメモリにおいては、2〜5Vという広い動作電源電圧範囲を有するものの、電源電圧=5Vを中心に設計されているため、許容された電源電圧変動範囲(通常は±10%)以外での動作に対しては、動作速度(マイクロプロセッサの場合は最高クロック周波数、スタティックメモリの場合はアクセス時間に相当)は保証されておらず、とくに低い電源電圧では、動作速度は著しく低下するのが通例である。また、動作速度の電源電圧依存性も製品によりまちまちであるため、システムを構成するLSIのうち最も遅い動作速度に一致させねばならず、5V以外での動作では、必要な性能が得られなかったり、低い電源電圧におけるシステム設計を著しく困難にしたりしていた。また、これらLSIは最低動作電源電圧が2.2Vであるため、前述した多種の電源の全てに対応することができず、システム構成上の制約を受けていた。
【0008】
また、前述したダイナミックメモリをシステムに組み込む場合を考えると、その最小電源電圧は4.5Vとなり、前述した多種の電源への対応がさらに困難になる。とりわけ、標準動作電源電圧と情報保持時の電源電圧との間に差がないため、電源切り換え回路の構成が非常に複雑になり、情報保持を難しくしていた。
【0009】
半導体素子の微細化は急速に進展しており、0.5ミクロン以下の加工技術を用いれば、ある程度のシステムを1チップ上に集積した。いわゆるシステムLSIを構成することも可能になってきている。こうしたシステムLSIにおいては、それを構成する各LSIブロックの動作電源電圧範囲、動作速度が整合していることが要求される。しかし、前述したとうり、従来のLSIを組合せただけでは、このようなシステムLSIを構成することはできなかった。
【0010】
本発明の目的の一つは、多種の電源電圧に対応でき、消費電力が小さく、微細加工に見合った素子性能を活かすことである。
【課題を解決するための手段】
【0011】
上記目的は、電池バックアップに適した低消費電力モードを有し、かつ最小1V程度の低電源電圧でも動作するLSI回路ブロックと、動作モードに最適な内部電源環境をLSIに提供する電源電圧変換回路、信号振幅を変換する入出力回路とにより装置を構成することにより達成できる。
【0012】
情報の蓄積や処理を行なう、主たるLSIブロックを外部電源電圧の値によらず、ほぼ一定の低い電圧で動作させることにより、広い電源電圧範囲にわたってほぼ一定の速度性能を得ることができる。また、必要に応じて、外部電源電圧をLSIブロックの動作電圧まで下げることができるため、情報保持時の消費電力を必要最低限の値にまで低減すると同時に、電池バックアップ回路を簡単な構成にすることができる。さらには、主たるLSIブロックを構成する微細な素子の特性に見合った最適な動作電圧を外部電源電圧の値とは独立して設定できるため、高集積度、高速性および低消費電力を同時にみたすことができる。
【発明の効果】
【0013】
本発明によれば、最先端の微細加工技術による素子の特性を活かし、低消費電力かつ高速で動作し、また、動作状態の切り換えにより電池での動作や情報保持動作も行える高集積のLSIを提供できる。
【発明を実施するための最良の形態】
【0014】
図1は本発明によるLSIチップの基本概念を説明する実施例である。同図で1はLSIチップであり、一般に、情報記憶機能あるいは情報処理機能を有するLSIチップを指し、ダイナミック型、スタティック型などのランダムアクセスメモリ(RAM)あるいはシリアルアクセスメモリ(SAM)あるいはリードオンリメモリ(ROM)などのメモリLSI、さらには、マイクロプロセッサ(MPU)、メモリマネジメントユニット(MMU)、浮動少数点演算ユニット(FPU)のようなロジックLSI、さらには、それらを複数集積したシステムLSIなどの、いずれの形式のLSIチップでもよい。また、その構成素子はバイポーラ型トランジスタ、MIS型トランジスタ、これらの素子の組合せ、あるいはシリコン以外の材料、例えばガリウム砒素の素子を用いても良い。2は外部電源電圧の降下を検出して電池によるバックアップ状態に移行させる電源回路の例である。このような電源回路により、商用電源の瞬断によりVEXTが低下しても、LSIチップに蓄えられた必要な情報の消失を防止できる。この中で、3は電源電圧の降下検出回路、SWは情報保持時に電池から外部電源端子に電流が流れるのを防止するためのスイッチ、4はスイッチの制御信号、Bは電池、VBTはその電圧であり、情報保持モードにおいてはこの電池を電源としてチップ全体は動作する。Dは通常動作時に電池に電流が流入するのを防止するためのダイオードである。この電源回路により、通常動作においては、VEXTが、情報保持時においては、VBTがチップの電源端子(PAD1)に印加される。
【0015】
さて、この例では、通常動作と情報保持動作の違いをLSIチップ上の検出手段により検出する。ここで5a、5bは主たる回路ブロック、5はそれらの集合、6はチップ外部から入力した電源電圧VCCを各回路ブロックの電源電圧VCL1、VCLnに変換するための電源電圧変換回路である。6のなかで、6a、6cは通常動作時用の変換回路、6b、6dは情報保持時用の変換回路を示している。一般に、情報保持時においては通常動作時に比べて、回路の動作電圧や動作電流は小さくてすむため、電源電圧を供給する電圧変換回路の消費電流を小さくして駆動能力を落しても支障がない。これにより、主たる回路ブロックの低消費電流化と相まって、LSIチップ全体の消費電流を著しく低減することが可能になる。なお、この例では2つの電圧変換回路を切り換える方式を示したが、変換回路の数は3つ以上であってもかまわない。また、1つの電圧変換回路を用いて、その出力電圧や消費電流を変化させてもかまわない。SW6a、SW6cはVCCがVCL1やVCLnにほぼ等しい値にまで低下した場合、電源電圧VCCを直接、回路ブロックに印加するためのスイッチである。スイッチを用いることにより、電圧変換回路をオフにして、さらに消費電流を低減することができる。なお、以上の例では、スイッチと複数の電圧変換回路とにより電源電圧変換回路を構成した例について述べたが、同様の効果が得られれば、1つの電圧変換回路を用いてもかまわない。また、同図中9は基準電圧VLの発生回路である。この電圧を基に内部電源電圧VCL1やVCLnを発生する。8は情報保持動作状態であることを示す信号PDの発生回路である。PDの発生方法としてはいくつか考えられるが、ここでは電源電圧VCCと参照電圧VCXとを比較し、前者が後者よりも小さいときにPDを出力するという方法を用いている。10はリミッタ・エネーブル信号LMの発生回路である。電源電圧が内部電源電圧よりも高く、電圧変換回路(電圧リミッタ)を動作させるときには高電圧(“1”)を、外部電源電圧が内部電源電圧に等しいところまで低下したときには低電圧(“1”)をそれぞれ出力する。後者の場合には電源電圧を直接回路ブロックに印加すると同時に、電圧変換回路を動作させず、消費電流を小さく抑える。図に示した例では、電源電圧VCCと参照電圧VLXとを比較し、前者が後者よりも大きいときにLMを出力している。2つの信号PDとLMとにより電源電圧変換回路の出力電圧や消費電流などを切り換えることができる。また、図中7は入出力バッファ、11はチップ外部と制御信号やデータの授受を行うための入出力バス、12はチップ内部にあって回路ブロック間で制御信号やデータの授受を行うための内部バスである。入出力バッファはレベル変換回路を兼ねており、チップ内部の論理信号振幅と外部の論理信号振幅が一致しなくても、制御信号やデータの受け渡しをすることができる。また、情報保持動作状態においては、チップ外部と内部の間で制御信号やデータの受け渡しをする必要がないため、情報保持状態信号PDにより入出力バッファをオフする。
【0016】
図2は電源電圧VCCと内部電源電圧VCLの関係の一例を示す図である。同図で、横軸は電源電圧VCC、縦軸は内部電源電圧VCLに対応する。ここでは、標準電源電圧を3〜3.6V、情報保持時の電源電圧を1〜2V、標準動作時と情報保持時の切り換えを行うための参照電圧VCXを2.5Vとしたが、標準電源電圧の最小値VCC(min)、情報保持時の電源電圧の最大値VBT(max)、参照電圧VCXとの間に、VBT(max)<VCX<VCC(min)なる関係が成り立てば、ここに示した値でなくともかまわない。また、標準動作時における内部電源電圧VCLは1.5Vとしたが、電源電圧VCCを越えない範囲で、回路の動作性能に応じた適当な電圧値に設定して差し支えない。また、この例においては、1.5V以下の電源電圧において電源電圧VCCを直接、内部回路に印加するため、VLXの値を1.5Vにしている。
【0017】
このLSIチップにおいて、電源電圧VCCが時間的に変化した場合の、内部電源電圧VCL、2つの制御信号LM、PDのそれぞれの時間変化の例を図3に示す。ここでは時間t0〜t3にかけて、電源電圧VCCが3.5V〜1Vに低下し、時間t4〜t7にかけて、電源電圧VCCが1〜3.5Vに上昇する場合を考えている。電源電圧VCCがVCX=2.5Vよりも小さくなるt1〜t6の期間、信号PDが高電圧(“1”)になり、チップは情報保持状態となる。また、電源電圧VCCがVLX=1.5Vよりも小さくなるt2〜t5の期間、信号LMは低電圧(“0”)になり、チップには電源電圧VCCが直接、印加される。なお、ここに示した電圧値はひとつの例であり、他の電圧の組合せでも同様に適用できる。
【0018】
図4および図5には、リミッタ・エネーブル信号LMを発生する方法および回路の構成の一例を示す。信号LMは、電源電圧VCCを低下させていったときに、内部電源電圧VCLにはじめて等しくなるところで高電圧(“1”)から低電圧(“0”)に遷移させてやればよい。この例では、電源電圧VCCに比例する電圧β×VCC(0≦β≦1)と参照電圧VLとを比較回路により比較し、前者が大きいときに高電圧(“1”)、前者が小さいときに低電圧(“0”)を出力している。このように電源電圧VCCに比例する電圧を用いて高電圧と低電圧の間の電圧を入力とすることにより、比較回路の電圧増幅率を大きくとることができるなど、回路動作上、都合が良い。例えば、β=0.5、VL=0.75Vの場合、VLX=1.5Vとなり、電源電圧VCCが1.5V以上のときにリミッタ・エネーブル信号LMが高電圧(“1”)となり、電圧変換回路が動作する。ここで、電源電圧VCCに比例する電圧は抵抗分割などにより発生することができる。
【0019】
図6および図7には、情報保持状態信号PDを発生する方法および回路の構成の一例を示す。基本的には、前述したLM発生回路と同様な回路で構成できる。この場合、電源電圧VCCに比例する電圧α×VCC(0≦α≦1)は比較回路の反転入力端子に入力する。例えば、α=0.5、VL=0.75Vの場合、VCX=2.5Vとなり、電源電圧VCCが2.5V以下のときに情報保持状態信号PDが高電圧(“1”)となり、情報保持状態になる。ここで、電源電圧VCCに比例する電圧は抵抗R1とR2の抵抗分割により発生している。抵抗R1とR2は半導体基板中に形成された不純物拡散層やポリシリコン、さらにはMIS−FETのチャネル抵抗などいずれを用いて構成しても構わない。
【0020】
図8は、スタティックメモリをその一部に含むLSIに本発明を適用した一実施例を示している。図中、5cはスタティックメモリのメモリセルアレー、5dは論理回路等の情報保持を必要としない回路ブロックであり、それぞれの電源電圧はVCL2およびVCL1である。メモリセルは4つのNチャネルMOS-FET T6〜T9と2つの抵抗素子R7、R8とからなっている。抵抗値をRとすると、1つのメモリセルあたりに流れる電流値はVCL2/Rとなる。したがって、情報保持時には雑音余裕(ノイズマージン)が確保できる範囲内で電圧値をできるだけ下げることが望ましい。図9に示すように、この例では、標準動作時のVCL2を1.5V、情報保持例のVCL2を1Vとしている。論理回路ブロック5dはインバータや論理ゲートなどにより構成されている。図中、矢印の付いているT11、T13はPチャネルMOS-FET、その他のT10、T12はNチャネルMOS-FETを示している。情報保持時には、これら論理回路は動作させる必要がないため、電源電圧を供給する必要がない。したがって、ここでは標準動作時のVCL1を1.5V、情報保持時のVCL1を0Vとしている。内部電源電圧VCL2およびVCL1は電源電圧変換回路6eあるいはスイッチとして動作するPチャネルMOS-FET T1 とにより供給される。電源電圧変換回路は、差動増幅回路A1、差動増幅回路の動作電流を制御するためにもうけられた抵抗R3と2つのNチャネルMOS-FET T3、T4、差動増幅回路の反転入力端子への帰還量を制御するためにもうけた3つの抵抗R4〜R6とPチャネルMOS-FET T5、およびスイッチとして動作するPチャネルMOS-FET T2、とから構成されている。電源電圧が高く、内部電源電圧をVCCから降下させる場合には、リミッタ・エネーブル信号LMが高電圧(“1”)になる。この時、T1がカットオフする、と同時にT3が導通し、差導増幅回路A1にバイアス電流が供給され、非反転入力電圧VLに比例した電圧が出力される。これと反対に、信号LMが低電圧(“0”)の時には、T3がカットオフし、差動増幅回路にバイアス電流が供給されなくなる。そのため、電源電圧VCCが直接、内部電源電圧として出力される。情報保持動作時には情報保持信号PDが高電圧(“1”)になる。この時には、トランジスタT2 がカットオフし、回路ブロック5dへの電源供給を停止する。一方、T4 がカットオフし、差動増幅回路のバイアス電流の値は抵抗R3 によって決まるようになる。情報保持状態においてメモリセルアレーが消費する電流は非常に小さく、かつ時間的にほぼ一定の直流電流とみなすことができる。したがって、差動増幅回路の負荷駆動能力は標準動作時に比べて格段に小さくてもよく、バイアス電流を著しく低下させても、動作上、支障がない。また同時にT5 を導通させ、差動増幅回路の帰還量を大きくすることにより、情報保持動作時の内部電源電圧を下げている。これにより、情報保持時のチップ全体の消費電流を著しく低減することができる。なお、この例では、VL=0.75V、R4=R6=3R5としている。このときのVCL2の値は、標準動作時で1.5V、情報保持時で1.0Vとなる。
【0021】
図9は電源電圧VCCと内部電源電圧VCL2およびVCL1の関係の一例を示している。同図で、横軸は電源電圧VCC、縦軸は内部電源電圧VCLである。ここでは図2の例と同様、標準電源電圧を3〜3.6V、情報保持時の電源電圧を1〜2V、標準動作時と情報保持時の切り換えを行うための参照電圧VCXを2.5Vとした。標準動作時における内部電源電圧VCL2およびVCL1 は1.5V、情報保持時における内部電源電圧VCL2 は1Vとしたが、それぞれ電源電圧VCC を越えない範囲で、回路の動作性能に応じた適当な電圧値に設定して差し支えない。
【0022】
このLSIチップにおいて、電源電圧VCC が時間的に変化した場合の、内部電源電圧VCL2 およびVCL1、2つの制御信号LM、PDのそれぞれの時間変化の例を図10に示す。ここでは、時間t0〜t2にかけて、電源電圧VCCが3.3〜2Vに低下し、時間t3 〜t5にかけて、電源電圧VCCが2〜3.3Vに上昇する場合を考えている。電源電圧VCCがVCX=2.5Vよりも小さくなるt1〜t4の期間、信号PDが高電圧(“1”)になり、チップは情報保持状態となる。また、この時間範囲において電源電圧VCCは1.5Vよりも小さくならないため、信号LMは高電圧(“1”)のままである。
【0023】
以上述べた実施例によれば、標準動作時においては高速に動作し、情報保持時においては必要最低限の電力で情報を保持することのできるスタティックメモリあるいは、スタティックメモリをその一部に含むLSIを実現することができる。なお、以上の実施例では、高抵抗負荷によるスタティックメモリセルを用いた例について述べたが、その他にも例えば、2つのCMOSインバータと2つの選択トランジスタとからなるCMOS型メモリセルや、2つのNANDゲートあるいはNORゲートを用いたラッチ回路などにより記憶回路を構成する場合にも同様に本発明を適用できる。
【0024】
図11は、ダイナミックメモリに本発明を適用した一実施例を示している。図中、5eは1.5V以下の電源電圧で動作するダイナミックメモリであり、一つのメモリセルは、NチャネルMOS-FET T18 および蓄積容量CS1により構成されている。13はメモリセルアレー、14はロウ・アドレス・バッファ、15はカラム・アドレス・バッファ、16はロウ・アドレス・ストローブ(RAS)入力バッファ、17はカラム・アドレス・ストローブ(CAS)入力バッファ、18はライト・エネーブル(WE)入力バッファ、19はデータ入力バッファ、20はデータ出力バッファ、21はロウ・アドレス・ストローブ(RAS)信号をもとに制御クロックを発生するクロック発生回路、22はカラム・アドレス・ストローブ(CAS)信号をもとに制御クロックを発生するクロック発生回路、23は書き込みクロック発生回路、24はリフレッシュ(RFSH)信号発生回路、25はリフレッシュアドレス発生回路、26はリフレッシュアドレスと外部入力アドレスの切り換えを行うマルチプレクサである。ダイナミックメモリでは蓄積容量CS1に電荷を蓄えることにより情報を記憶しているため、情報保持時においても、周期的に信号電荷を読出して再書き込みをおこなう、いわゆるリフレッシュ動作が必要となり、メモリセルアレー以外の一部周辺回路も動作させる必要がある。また、十分な雑音余裕を確保するためには、情報保持時においても標準動作時と同等の信号電荷量を確保する必要がある。そこで、この例では、図12に示すように、情報保持時と標準動作時の内部電源電圧を変化させず、1.5V(一定)としている。情報保持時においてはチップ外部との入出力を行う必要がないため、全ての入出力バッファ14〜20は信号PDによりカットオフしている。また、マルチプレクサを信号PDにより制御し、情報保持時にはリフレッシュアドレス発生回路により出力されるアドレスに切り換えている。リフレッシュ動作時には、信号RFSHが高電圧(“1”)になる。この信号はリフレッシュアドレス発生回路に入力され、リフレッシュアドレスを順次、増加または減少させる。同時に、RFSHはクロック発生回路21を起動し、リフレッシュに必要なクロックを発生する。内部電源電圧VCL は電源電圧変換回路6fおよびスイッチとして動作するPチャネルMOS-FET T14とにより供給される。電源電圧変換回路は、差同増幅回路A2、差動増幅回路の動作電流を制御するためにもうけられた抵抗R9と3つのNチャネルMOS-FET T15、T16、T17、差動増幅回路の反転入力端子への帰還量を制御するためにもうけた2つの抵抗R10、R11とから構成されている。電源電圧が高く、内部電源電圧をVCCから降下させる場合には、リミッタ・エネーブル信号LMが高電圧(“1”)になる。この時、T14がカットオフする、と同時にT15が導通し、差動増幅回路A2にバイアス電流が供給され、非反転入力の電圧VLに比例した電圧が出力される。これと反対に、信号LMが低電圧(“0”)の時には、T15がカットオフし、差動増幅回路にバイアス電流が供給されなくなる。そのため、電源電圧VCCが直接、内部電源電圧として出力される。情報保持動作時には情報保持信号PDが高電圧(“1”)になる。
【0025】
この時にはT16をカットオフし、差動増幅回路のバイアス電流の値を抵抗R9によって決めている。情報保持状態で、かつ周辺回路が動作していない期間は消費電流が小さい。したがって、差動増幅回路の負荷駆動能力は標準動作時に比べて格段に小さくてもよく、バイアス電流を著しく低下させても、動作上支障がない。リフレッシュ動作時には、信号RFSHを電圧変換回路6にフィードバックしてT17を導通させ、差動増幅回路のバイアス電流を標準動作時と同程度の値としている。こうすることにより、リフレッシュ動作期間中、データ線の充放電や周辺回路の動作に必要な電源電流を供給することができる。したがって、情報保持時においても、雑音余裕を低下させることなくチップ全体の消費電流を著しく低減することができる。なお、この例では、VL=0.75V、R10=R11としてVCL=1.5Vを得ているが、この他の電圧値や抵抗値の組合せでも構わない。
【0026】
このLSIチップにおいて、電源電圧VCCが時間的に変化した場合の、内部電源電圧VCL、2つの制御信号LM、PD、リフレッシュ信号RFSH、および差動増幅回路のバイアス電流値のそれぞれの時間変化の例を図12に示す。ここでは、時間t0〜t2にかけて、電源電圧VCCが3.3〜2Vに低下し、時間t3〜t5にかけて、電源電圧VCC が2〜3.3Vに上昇する場合を考えている。電源電圧VCCがVCX=2.5Vよりも小さくなるt1〜t4の期間、信号PDが高電圧(“1”)になり、チップは情報保持状態となる。また、この時間範囲において電源電圧VCCは1.5Vよりも小さくならないため、信号LMは高電圧(“1”)のままである。情報保持期間中、リフレッシュ動作時には、標準動作時と同程度のバイアス電流IB1を流し、それ以外は十分小さな値IB2を流している。
【0027】
以上述べた例では、同じアドレス・バスからロウ・アドレスとカラム・アドレスを時間的に切り換えて取り組む。いわゆるアドレス・マルチプレクス方式を用いているが、全てのアドレスを同時に取り込む一般的な方式を用いても本発明を同様に適用できる。また、特願昭63−148104や特願昭63−222317に述べられているような、プレートを駆動してデータ線の電圧振幅を低減するダイナミックメモリを用いることにより、より低消費電力メモリを実現することができる。
【0028】
図13(a)および(b)は情報保持時におけるリフレッシュ信号RFSHのタイミングの一例を示している。ここでは、4096サイクルで全メモリアレーをリフレッシュする場合の例を示している。電源電圧を、例えば1.5V以下にまで低下させることにより、メモリ全体の消費電流を大幅に下げることができるため、64Mb程度の大容量のメモリであっても、リフレッシュサイクルを4096から増やす必要がなくなり、システムを構成しやすくなる。情報保持状態に移行して最初の4096サイクルで集中リフレッシュ、すなわち比較的短い周期TC1で信号RFSHを発生させている。これは、標準動作時におけるリフレッシュ制御がRFSHによる内部リフレッシュとは無関係であるためである。こうした初期化を行うことにより、状態が移行する前後でリフレッシュ周期の仕様を満たさなくなる危険性を回避することができる。図13(a)では、集中リフレッシュの後、一定の周期TC2で信号RFSHを発生させている。これに対して同図(b)では、周期TC3で集中リフレッシュを繰り返している、集中リフレッシュ中の信号RFSHの周期は、最初の集中リフレッシュと同じ値TC1にしている。これは他の値でも差し支えないが、信号発生回路の構成上、同じ値にしたほうが都合が良い。
【0029】
図14は図13(a)の例にたいするリフレッシュ周期TC2のチップ温度依存性の一例を示している。チップ温度と情報保持時間の関係は、例えばアイ・イー・イー・イー・トランザクションズ・オン・エレクトロン・デバイセズ、第35巻、第8号、第1257〜1263頁(1987)(IEEE Transactions on Electron Devices, Vol.35,No.8, pp.1257−1263,August 1987)において論じられている。これによれば、チップ温度が0〜100℃まで変化したときの情報保持時間の変化は約3桁である。したがって、リフレッシュ周期TC2を図14のように変化させれば、実際の情報保持特性に合わせることができる。情報保持状態においては、チップの消費電力は極めて小さくなるため、環境温度とチップ温度との差はほとんどない。したがって、低い環境温度で使用することにより、リフレッシュ周期を伸ばし、さらに低電力化することができる。これにより、電池を電源とする携帯型電子機器などに搭載するのに適したダイナミックメモリを供することができる。なお、図14のような温度依存性を有する発振回路は特開昭60−136088に述べられている。
【0030】
図15は図13(b)の例において、リフレッシュ不良が発生したときの例を示している。図において、横軸はリフレッシュ周期、縦軸は累積不良度数である。リフレッシュ周期TC3に対して、1ビットのみ不良となっている。メモリのごく一部のみが不良の場合、不良メモリセルを、あらかじめチップ上に設けておいた予備のメモリセルで置換することにより修復する、いわゆる欠陥救済技術がある。この技術は、例えば、アイ・イー・イー・イー・ジャーナル・オブ・ソリッド・ステート・サーキッツ、第16巻、第5号、第479〜487頁(1981)(IEEE Journal of Solid-State Circuits, Vol.16,No.5,pp.479−487,1981)において論じられている。この技術は図15のようなリフレッシュ不良に対しても同様に適用できる。しかし、従来の欠陥救済技術では、予備のメモリセルを必要とするため、チップ面積の増大を招くという欠点があった。図16,図17,図18に示したのは、予備のメモリセルを用いないリフレッシュ不良救済技術の例である。これは、図15においてリフレッシュ周期TC3で不良となるメモリセルのみを、それよりも短い周期、例えばTC4でリフレッシュするというものである。以下、図16〜18を用いて説明する。図16はこの不良救済技術を用いたときの、情報保持時におけるリフレッシュ信号RFSHのタイミングの一例を示している。ここでは、アドレス1がリフレッシュ不良である場合を考えている。図に示すように、ひとつの集中リフレッシュから次の集中リフレッシュの間、周期TC4でアドレス1をリフレッシュしている。こうすれば、全アドレスを短い周期TC4でリフレッシュする場合に比べて消費電流を著しく低減することができる。各リフレッシュ周期の間には4096×TC1≦TC4≦TC3が成り立つ必要がある。図17はリフレッシュアドレスおよびリフレッシュ信号RFSHを発生する回路構成の一例、図18はその動作タイミングを示している。図17において、OSCはクロックφ0を発生する発振器、DV1,DV4,DV3 はクロックφ0 の整数倍の周期を有するクロックφ1,φ4,φ3 を発生する分周器、30は13ビットのシンクロナス・カウンタ、31はリフレッシュアドレス発生回路、32はリフレッシュ信号(RFSH)発生回路、I1はインバータ、G1はANDゲート、G2 はORゲートをそれぞれ示している。カウンタはクロックφ1 により動作し、Reset端子に高電圧(“1”)が印加され、カウンタ出力が全て低電圧(“0”)にリセットされた状態から計数を開始する。出力が4097になると出力Q12 が高電圧(“1”)となり、計数を停止する。図中eはカウンタ・エネーブル信号である。カウンタの動作中、eは高電圧(“1”)であるため、リフレッシュアドレス発生回路の出力ar0〜ar11にはカウンタの出力Q0〜Q11が出力される。カウンタが停止した後、eは低電圧(“0”)となり、ar0〜ar11 には不良アドレスaS0〜aS11 が出力される。同様に、カウンタの動作中はクロックφ1 が、カウンタ停止後はクロックφ4、がそれぞれリフレッシュ信号発生回路から出力される。これにより、カウンタの動作中は周期TC1で4096回集中リフレッシュを行い、カウンタ停止後は周期TC4で不良アドレスのみをリフレッシュすることができる。なお、ここでは一つの不良アドレスのみを救済する例について述べたが、複数の不良アドレスを救済する場合についても、同様に本発明が適用できる。
【0031】
以上述べた実施例によれば、標準動作時においては高速に動作し、情報保持時においては必要最低限の電力で情報を保持することのできるダイナミックメモリあるいは、ダイナミックメモリをその一部に含むLSIを実現することができる。さらには、従来ダイナミックメモリで問題となっていた電源電圧変動にたいしても、図11、12に示したように、内部回路を例えば1.5Vのような低電圧で動作させることにより、外部電源電圧が大きく変化しても、安定に動作させることができる。
【0032】
いままで述べてきた実施例においては、標準動作状態と情報保持動作状態の違いをLSIチップ上に設けた検出手段により検出していたが、動作状態をチップ外部からコントロールしても構わない。図19は情報保持状態への移行を外部からコントロールする、本発明の他の一実施例を示している。この中で、4bはチップ外部から入力される情報保持状態信号、1Bは図1のLSIチップと同様、情報記憶機能あるいは情報処理機能を有するLSIチップ、PAD3は情報保持状態信号を受信するためのボンディングパッドをそれぞれ示している。図1のLSIチップと異なる点は、チップ上に検出手段と情報保持状態信号の発生手段を設ける必要がないことである。このチップを図1のLSIチップとは別に設計しても良いし、一つのチップを設計し、ボンディングの切り換えやアルミニウム配線のマスタスライスで分けてもかまわない。
【0033】
図20は図19のLSIチップを電池Bを電源として動作させる場合を示している。電池の電圧値は、その種類により1〜3.6Vなどの広範囲に分布する。したがって、情報保持状態への移行を電圧変化で検出する方法に比べて、システムが外部からコントロールできるほうが都合が良い。図21は内部電源電圧VCLの電源電圧VCCに対する依存性を示している。この例では、標準電源電圧範囲を1〜3.6Vとし、1.5〜3.6VのときにはVCL=1.5V、1〜1.5VのときにはVCL=VCCとしている。こうすることにより、1〜3.6Vといった広い電源電圧範囲にわたって内部電源電圧の変化を小さく抑えることができ、動作速度や消費電流、動作余裕といった動作性能の電源電圧依存性がほとんどないLSIを実現することができる。また、電源電圧を変化させることなく、必要に応じて情報保持状態へ移行させることができるため、システムの状態に応じて不必要な電力消費を抑え、電池で動作する電子機器の動作時間を長くすることができる。
【0034】
図1や図19に示した電池バックアップ回路をチップ上に取り込み、電源の切り換えをチップ上でおこなうようにしたLSIの構成例を図22に示す。この図で、1Cは図1のLSIチップと同様、情報記憶機能あるいは情報処理機能を有するLSIチップ、40は電源切り換え回路、41は電源降下検出回路、SL、SBは電源降下検出回路が発生する切り換え信号、SW40a、SW40bは切り換え信号SL、SBにより電源の切り換えを行うスイッチ、PAD4は電池の電圧を印加するためのボンディングパッドをそれぞれ示している。このように、電源の切り換えをチップ上で行うことにより、システム(ボード)に電池バックアップ回路を実装する必要がなくなり、部品点数が削減でき、製造コストや実装密度を改善できる。また、LSIの特性に応じた電源切り換え回路を搭載できるため、ユーザは電源切り換え時に問題となる電源電圧の過渡変動を気にする必要がなくなり、使い易いチップを提供することができる。図23は電源切り換え回路40の具体的な構成例を示している。図において42、43は差動増幅回路、44、45はその出力T19、T20 は電源の切り換えを行うスイッチに相当するPチャネルMOS-FET、46は電源切り換え回路の出力である。以下、この回路の動作を説明する。差動増幅回路42の非反転入力と反転入力にはそれぞれVCCとVBTに比例する電圧γVCCとγVBTを印加する。同様に、差動増幅回路43の非反転入力と反転入力にはそれぞれVBTとVCCに比例する電圧γVBTとγVCCを印加する。ここでγは0≦γ≦1を満たす比例定数であるが、差動増幅回路の電圧ゲインと出力振幅を十分とれるような値にすることが望ましい。比例する電圧は抵抗分割により得ることができる。差動増幅回路42、43の出力44、45はT19、T20のゲートに印加される。はじめにVCC>VBTの場合を考える。このとき、出力44には高電圧(VCC)が、出力45には低い電圧(〜γVCC−VT)が出力され、T19は非導通、T20は導通状態になる。したがってVINTとしてVCCが出力される。同様にVCC<VBTの場合、出力44には低い電圧(〜γVBT−VT)が、出力45には高電圧(VBT)がそれぞれ出力され、T19は導通、T20は非導通状態になる。その結果、VINTとしてVBTが出力される。この回路はVCCかVBTの一方が0Vの場合でも同様に動作するため、どちらか一方の電源しか供給しない場合にも、供給された電圧がそのまま内部回路の電源電圧として出力される。図24はVINTのVCC依存性の一例をVBT=1.5Vの場合に対して示している。VCC>1.5VのときにはVINT=VCC、VCC<1.5VのときにはVINT=1.5Vが得られている。図に示されるように、VINTは連続的に変化しており、LSIの動作に悪影響を及ぼすようなキンクは発生していない。以上の実施例に示されるように、比較的簡単な回路で電源切り換え回路を構成できるため、これを一つのLSI上に搭載しても、チップ面積の増加は僅かである。ここでは、MOS-FETを用いて構成した例を示したが、他の、たとえばバイポーラトランジスタを用いても同様に実現することができる。
【0035】
以上の実施例では、主たるLSI回路ブロックが1.5V以下で動作するLSIチップの基本概念を説明してきた。以下では、主にダイナミックメモリを取り上げ、より詳細な実施例を説明する。一般に、他の論理LSIやスタティックメモリに比べて、ダイナミックメモリは低電圧動作が難しいとされてきた。その第一の理由は、蓄積電圧と蓄積容量の積できまる信号電荷量が低電圧化により減少し、信号対雑音比が低下するためである。そのために、パッケージや金属配線などに含まれる微量の放射性物質から放出されるアルファ線の照射により発生する雑音電荷や、メモリセルに流入する熱的や非熱的なリーク電流による雑音電荷に対する雑音余裕(マージン)の確保が難しいと考えられてきた。これらの問題点は次の二つの方法の何れかにより解決することができる。
【0036】
(1)低い電源電圧(例えば1.5V)においても、従来と同程度のメモリセル蓄積信号電圧(例えば、低電圧=0V、高電圧=3V)が得られるような回路を用いる。この場合、メモリセルの蓄積容量は従来と同程度の値(例えば30〜40fF(フェムト・ファラッド))で良い。
【0037】
(2)回路方式は従来のままとする代わり、メモリセルの蓄積容量を電源電圧にほぼ反比例して増大させる。例えば電源電圧=1.5Vのときの、メモリセルの蓄積容量は60〜80fFとする。
【0038】
上記方法のうち、(1)については、ワード線とデータ線の他に、メモリセルのプレートを駆動することにより、データ線の振幅よりも大きな信号振幅をメモリセルに蓄積する方法が特願昭63−148104や特願昭63−222317に示されている。(2)については、蓄積容量を従来に比べて飛躍的に増大させる技術が特願昭60−267113やシンポジウム オン ブイエルエスアイ テクノロジー、ダイジェスト オブ テクニカル ペーパーズ、第29〜30頁(1988)(1988 Symposium on VLSI Technology, Digest of Technical Papers, pp.29−30,1988)に述べられている。これらの技術を適用することによって、安定な動作に必要な蓄積信号電荷を確保することができる。低電圧動作のための第2の課題は高速動作と低消費電流を同時に実現することである。第3の課題は低電圧動作回路と高電圧動作回路の同一チップ上への集積を可能にする素子あるいは回路の実現である。第3の課題は、高電圧電源と低電圧電源の電圧値の比が2倍以上になると特に問題となってくる。一つのチップ上に高電圧用と低電圧用の二種類の素子を形成することにより第3の課題を解決する例が特願昭56−57143に示されている。この技術によれば、低電圧電源用と高電圧電源用のそれぞれに対して最適な素子で回路を構成できるが、LSIの製造工程が複雑になるという欠点がある。以下の実施例では、第2の課題を克服し、最小の電源電圧が1Vでも動作する手段、および製造工程を複雑にすることなく第3の課題を解決する方法について説明する。これらによりダイナミックメモリの動作電源電圧を1〜1.5V程度にまで低電圧化でき、ダイナミックメモリあるいはダイナミックメモリをその一部に含むLSIチップの高集積化、高速化、低消費電力化を同時に実現できる。また、バッテリ動作あるいはバッテリバックアップ動作において要求される仕様を満たすことができる。
【0039】
はじめに、第2の課題を克服する手段について説明する。なお、以下に相補形のMOS-FET(Complementary MOS=CMOS)を用いる例を示すが、同様の効果が得られれば、バイポーラトランジスタや接合型FET、あるいはシリコン以外の素子を用いても構わない。図25(a)は、NチャネルMOS-FETゲート・ソース間電圧VGSとドレイン電流IDの関係を示している。この関係は、(i)IDの平方根がVGSにほぼ比例する平方根領域と、(ii)よりVGSの小さな領域でIDがVGSの指数関数に比例するサブスレッショルド領域とに分けられる。図中VT1は、(ii)の領域を無視し、電流電圧特性を平方根で近似できるとしたときに、ドレイン電流が流れ始める、いわゆるゲートしきい値電圧である。また、VT0は回路動作上、ドレイン電流がほぼ零とみなせるゲートしきい値電圧の他の定義である。ゲート幅を10ミクロンとしたとき、VGS=VT0のときのドレイン電流は10nA程度、VGS=VT1のときのドレイン電流は1μA程度である。VT1とVT0の差はおおよそ0.2Vである(VT1>VT0)。実際のMOS-FETの電流駆動能力にはVGS−VT1が関係し、待機状態での静的な電流にはVT0が関係する。以下の例では、LSIの主たる回路に用いる素子のしきい値電圧をVT1=0.3V(したがってVT0は約0.1V)となるように設定した。これにより、電源電圧の半分の電圧(例えば0.5V)でMOS-FETを導通させる必要のあるセンスアンプや差動増幅回路を動作させることができ、電源電圧=1Vまで全ての回路を動作させることができる。また、これにより、チップ全体の待機電流を10μA程度に抑えることができる。また、各種製造工程のばらつきにより、しきい値電圧が±0.1V程度ばらついても、電源電圧=1Vでの回路動作を実現するとともに、チップ全体の待機電流を100μA以下に抑えることができる。また電源電圧=1Vでも十分な動作速度が得られるように、チャネル長=0.3ミクロンとした。図25(b)は、2つのNチャネルMOS-FET(CaseI,CaseII)に対するゲートしきい値電圧VT1のチャネル長依存性を示している。ここに、CaseIは従来のダイナミックメモリ(以下DRAMと略す)で一般的な、基板バイアス電圧を印加する場合の条件、CaseIIは本発明で用いた、基板バイアス電圧を印加しない条件に対応した素子の特性を示している。CaseIではVBS=−1Vのときに、CaseIIではVBS=0Vのときにゲートしきい値電圧VT1が0.3Vになるようにしている。CaseIIの素子には以下の3つの問題がある。
(1)チャネル長の変動に対するゲートしきい値電圧の変動が大きく、CaseIに比べて制御性が劣るため短チャネル化が難しい。
(2)基板バイアス電圧はチップ上に設けられた基板バイアス電圧発生回路によりつくられるが、その電圧値は製造ばらつきによりばらつき、かつ動作する回路の個数により、その値が時間的に大きく変動する。ゲートしきい値電圧は基板バイアス電圧により大きく変調を受けるため、低電圧動作で要求されるようなゲートしきい値電圧の仕様を精度良く満たすことができない。
(3)電源投入時には基板バイアス電圧が0Vであるため、基板効果によりゲートしきい値電圧が0.3Vより低い値、例えば0Vになっている。と同時に、基板はほぼフローティング状態であるためVCCとの容量結合により基板電圧が過渡的に上昇し、ゲートしきい値電圧はマイナスとなる。このため周辺回路のMOS-FETが導通状態になになるため、大きな過渡電流が流れる。本発明では、基板電圧をVSS=0Vに固定しているため、ゲートしきい値電圧の制御性に優れ、かつ電源投入時の過渡電流の小さなLSIチップを提供することができる。さらには、回路動作中の基板電圧の変動をほとんど零にすることができるため、基板電圧からの容量結合雑音を大幅に減少させることができる。なお、しきい値電圧を精度良く設定する他の手段を用いれば、従来と同様に基板バイアス電圧を印加しても構わない。
【0040】
図26は、最小電源電圧1Vでも動作するダイナミックメモリの、主たる回路に用いた素子のゲート酸化膜厚tOX、電気的なチャネル長(実効チャネル長)Leff、ゲートしきい値電圧VT1、VT0を示している。ここで、括弧内に示した値は、製造ばらつきなどによる変動の範囲を示している。
【0041】
図27は、本発明のダイナミックメモリチップの断面構造の一部を示している。従来のダイナミックメモリで基板にマイナスの電圧を印加していた理由は、以下の3つである。
(1)入力あるいは出力に外部からリンギングなどによるマイナスの電圧が印加された場合、少数キャリアである電子が基板に注入される。この電子は基板内を拡散して、その一部がメモリセルの電荷蓄積部に達し、リフレッシュ特性を悪化させる。この少数キャリアの基板への注入を防止する。
(2)基板にマイナスの電圧を印加することにより、n-拡散層とp基板の間の接合容量を減少させ、負荷容量を減らす。これにより、回路の高速動作と低消費電力化を図る。
(3)基板にマイナスの電圧を印加することにより、チャネル下の空乏層が広がり、チャネル部のポテンシャルが基板電圧による変調を受けにくくなる。これにより、ゲートしきい値電圧が基板電圧の変動の影響を受けにくくなる。別の言い方をすると、ゲートしきい値電圧の基板効果係数が小さくなり、ダイナミックメモリの一部の回路の動作上、都合が良い。
【0042】
これらのうち、(3)については、CMOS−LSIの二重ウェル構造化の傾向とともに、基板電圧を印加することの効果が薄らいできている。したがって、(1)と(2)を解決することが、重要となる。CMOS−LSIにおいて、複数の基板電圧の印加が可能となる基板構造が特開昭62−119958に示されている。この構造と、本発明による低電圧LSIを組合せることにより、前述した目的を達成し、耐雑音性に優れ、高速、低消費電力の低電圧LSIを構成することができる。以下、本発明の基板構造の断面図を用いて、その実施例を説明する。図27において、P形のシリコン基板の不純物濃度は約1×1015cm+3である。この基板中に2回の異なる工程によって形成された2種類のNウェル(N1,N2)、および1種類のPウェルを形成する。各ウェルの不純物濃度は例えば、N2ウェルが1×1016cm+3、N1ウェルとPウェルが5×1016cm+3程度であるが、素子の寸法に応じてこれらの値は変化させても構わない。図中、50は能動領域間の電気的分離を行うための厚い酸化膜(膜厚は約500nm)、51は蓄積容量を形成するための第1のポリシリコン電極、52はMOS-FETのゲート電極となる第2のポリシリコン電極、53、54はこれら厚い酸化膜やポリシリコン電極をマスクとして自己整合的に形成したN形の不純物拡散層(不純物濃度は約2×1020cm+3)、55、56、57はこれと同様に形成されたP形の不純物拡散層(不純物濃度は約2×1020cm+3)をそれぞれ示している。P基板は拡散層56により接地電位(VSS)に固定している。メモリセルの蓄積容量や選択トランジスタTN3,TN4はN2ウェルにより基板と電気的に分離されたPウェル中に形成する。Pウェルには拡散層57により第2の基板電位VBP2を印加する。またN2ウェルには、それに電気的に接するN1ウェルと拡散層54により第2のNウェル電位VBN2を印加する。またVBS=0Vで動作させる周辺回路のNチャネルMOS-FET TN1はP基板中に、PチャネルMOS-FET TP1はN1ウェル内に、それぞれ形成する。また、周辺回路のNチャネルMOS-FET TN2はメモリセルアレーとは別の、P基板と電気的に分離されたPウェル内に形成している。こうすることにより、入出力回路などマイナスの電圧や、Nウェルの電圧よりも高い電圧が外部から入力される可能性のある場合、そのオーバシュートあるいはアンダーシュート量に応じた、独立した基板電圧を印加することができる。このように、メモリセルアレーが形成されるPウェルをP基板と電気的に分離することには、他に以下の効果がある。
(1)メモリセルアレーのPウェルをマイナス電位にバイアスすることにより、データ線容量を低減し信号対雑音比を改善できる。
(2)メモリセルアレーを覆ったN2ウェルが基板中を拡散してくる少数キャリアのバリアーとなる。これにより、雑音電荷の蓄積容量部への収集を抑止でき、耐雑音性が改善される。
【0043】
以上述べたように、図27に示したような基板構造を用いることにより、メモリセルアレーの安定動作と、周辺回路の高速化と低消費電力化を同時に実現することができる。なお、以上の説明では、P基板を用いる場合について述べたが、N基板を用いても同様な効果を期待することができる。ただ、本発明が対象とするバッテリ動作やバッテリバックアップ動作においては、電源電圧が大きく変動する環境での使用を考慮しなければならない。N基板を用いた場合、N基板には系の最高電圧VCCが印加される。したがって、電源電圧が大きく変動した場合、N基板の電位も変動し、N基板との容量結合により回路各部に雑音を誘起する。これらの理由から、本発明の目的には図27に示したP基板を用いる構造が適している。
【0044】
図28〜30には、本発明によりさらに低電圧化することが可能な情報保持機能を有するLSI回路の例を示している。図28は周辺回路の一例である。図中60は電源電圧VCL1で動作する回路ブロック、61は電源電圧VCL2で動作する回路ブロック、VBP1は回路ブロック61のNチャネルMOS-FETの基板バイアス電圧、VBN1は回路ブロック61のPチャンネルMOS-FETの基板バイアス電圧をそれぞれ示している。回路ブロック60は情報保持時に動作させる必要のない部分で情報保持時にはVCL1=0Vとなる。回路ブロック61は情報保持時にも動作させる必要がある部分でVCL2の値は動作状態によらず一定である。電源電圧=0.5V程度まで回路を動作させるためには、しきい値電圧VT1を0〜0.1V程度にする必要がある。このときには、回路が動作せず、ゲート・ソース間電圧が0VのときにもMOS-FETには1μA程度の電流が流れ、チップ全体では10mAという大きな電流値になる。情報保持時の消費電流を低減するためには、この静的な電流を低減することが必要である。一般に、情報保持時は標準動作時に比べて動作速度は遅くても良い。そこで、この例では基板電圧を制御することにより、情報保持時のMOS-FETのしきい値電圧を標準動作時に比べて導通しにくい方向(NチャネルMOS-FETのしきい値電圧は高く、PチャネルMOS-FETのしきい値電圧は低く)に変化させている。図29はNチャネルMOS-FETの基板電圧VBP1の発生回路の構成例、図30はその動作タイミング図である。なお、ここでは便宜上VCL2=1.5Vの場合について述べるが、先に述べたように、0.5〜1V程度の低い電源電圧のときに特に有効である。図29において、62はイーバータI2〜I3とNANDゲートG3とにより構成したリング発振器、63はダイオード接続された2つのMOS-FET T40、T41と容量CB1とにより構成したチャージパンプ回路、T42、T43はNチャネルMOS-FETT44はPチャネルMOS-FETをそれぞれ示している。標準動作時、すなわちPDが低電圧(“0”)のときには、リング発振器とチャージパンプ回路は動作しない。同時にMOS-FET T44が導通し、ノードN1が高電圧(“1”)であるためMOS-FET T42が導通してVBP1は接地電位になる。一方、情報保持時、すなわちPDが高電圧(“1”)のときには、MOS-FET T43が導通し、ノードN1がVBP1と同じ電位になるため、MOS-FET T42がカットオフする。同時に、リング発振器とチャージパンプ回路が動作し、VBP1にはマイナスの電圧が出力される。なお、メモリセルアレーには常に基板バイアス電圧を印加している。以上、述べたように、1V以下の低電圧電源で動作させる際、基板バイアス電圧を制御することにより、標準動作時には高速性を、情報保持時には低消費電力を実現することができる。なお、ここでは説明を省略したが、この発明はVBN1を発生する回路にも同様に適用できる。
【0045】
以下の説明では、先に述べた基板構造を用いた低電圧動作ダイナミックメモリの具体的な回路構成を説明する。図31はダイナミックメモリの回路構成を示している。図中、MA1,MA2はメモリセルアレー、DA1はダミーセルアレー、W0〜Wmはワード線、D0,D0 ̄,Dn,Dn ̄はデータ線、DW0,DW1はダミーワード線、XDはワード線選択回路、DWDはダミーワード線選択回路、T52〜T55は左マットMA1とセンスアンプの接続を制御する左マット選択トランジスタ、SHRLはその選択信号、T56〜T59は右マットMA2とセンスアンプの接続を制御する右マット選択トランジスタ、SHRRはその選択信号、PR0〜PRnは非選択時にデータ線の電圧を電位Pに設定するプリチャージ回路、φP ̄はプリチャージ信号、SA0〜SAnはデータ線上の微小信号電圧を増幅するセンスアンプ、CSNとCSPはセンスアンプのコモンソース駆動信号、CDはコモンソース駆動回路、YG0〜YGnはデータ線とコモンI/O線の接続を行うYゲート、YDECはYアドレス選択回路、Y0〜YnはY選択信号、DiBは入力データに応じてコモンI/O線を駆動するデータ入力バッファ、DoBはコモンI/O線の信号電流を増幅して出力するデータ出力バッファである。メモリセルの蓄積容量CS2の値は先にも述べたように60〜80fF程度、データ線容量の値は250〜300fF程度である。これにより、データ線の振幅を1.5Vとしたときの読出し信号電圧は150mV程度になり、センスアンプの動作に十分な信号電圧を得ることができる。
【0046】
図32は電源電圧1.5Vのときのデータ読出し時のおける各部の電圧波形を示している。なお、以下の説明ではメモリセルからの読出し動作の場合で、かつワード線W0が選択された場合を考える。データ線のプリチャージ電圧、セル蓄積容量の対向電極(プレート)の電圧は電源電圧の半分の0.75Vとしている。これにより、(1)データ線の充放電時やプリチャージ時に発生する容量結合雑音を最小に抑えるとともに、(2)蓄積容量を形成する絶縁膜に印加される電圧を最小に抑えて薄膜化することにより、蓄積容量の増大を実現している。メモリセルに高電圧(1.5V)を書き込むために、ワード線W0および左マット選択信号SHRLには、2.2Vを印加し、トランジスタT50およびT52が非飽和領域で動作するようにしている。YゲートのMOS-FETが飽和領域で動作するよう、コモンI/O線は1.2Vになるようにしている。このような低い電源電圧でも動作するコモンI/O線の信号の増幅器としては特願昭63−141703に述べられているような電流検出形のものが適している。この型の増幅器を用いれば、(1)コモンI/O線の電圧レベルを電源電圧近くまで大きくすることができ、かつ(2)コモンI/O線の信号振幅を小さく(例えば50mV)できるので、Y選択信号Y0を印加して信号を読出す際の動作マージンを大きくすることができる。また、メモリへの書き込みは、従来と同様にI/O線をデータ入力バッファDiBで駆動することにより行なえる。情報保持時においては、情報を外部に読出す必要がないため、図中破線で示したように、Y選択信号Y0は低電圧(“0”)のままである。また、Yアドレス選択回路、データ入力バッファ、データ出力バッファなどの動作させる必要がない。さらに、センスアンプのコモンソース駆動回路の駆動能力を低下させ、データ線電圧の時間変化率を低下させている。これにより、情報保持時においてはデータ線の充放電に伴うピーク電流の値を低減する。このような制御を行うことにより、電池などのような内部インピーダンスが高い電源を使用しても、電源電圧の過渡的な低下によりLSIが誤動作することを防止できる。以下には、このような低電圧ダイナミックメモリを実現するために重要な次の回路について説明する。
(1)1/2 VCL 発生回路。
(2)ワード線駆動回路。
(3)コモンソース駆動回路。
【0047】
図33(a)は1/2VCL発生回路の回路構成を示している。図中、T60,T62はNチャネルMOS-FET、T61,T63はPチャネルMOS-FET、R20,R21はバイアス電流を設定するための抵抗である。抵抗の値の比は、ノードN4およびノードPの電圧がVCL2のほぼ半分になるように選ぶ。容量CD1〜CD4は電源電圧が変動しても、それに追従するように設けられたスピードアップ・コンデンサである。これらの値の間にはCD1≒CD2、CD3≒CD4が成り立っている。各トランジスタの基板とソースを接続し、基板バイアス効果によりしきい値電圧が高くならないようにしている。このときの各トランジスタのしきい値電圧VT1の絶対値は約0.3Vである。もし、基板をソースでなく系の最高電圧に接続すると、基板バイアス効果によりしきい値電圧VT1の絶対値は0.5Vよりも大きくなるため、電源電圧VCL2=1Vでは動作しなくなる。このように、低電圧で動作する回路では基板電圧の与え方が最小電源電圧を規定する。図27に示した基板構造を用いると基板とソースの接続が容易に行える。図33(b)はNチャネルMOS-FET T60,T62の断面構造図を示している。65はN2ウェルの電位を与えるためのn-拡散層、66はPウェルの電位を与えるためのp-拡散層、67,68はNチャネルMOS-FETのソースおよびドレインとなるn-拡散層である。外部配線によりMOS-FETの基板電圧を与えるp-拡散層66をソースに接続している。N2ウェルには系の最高電圧、ここではVCL2を印加する。この例に示されるように、MOS-FETを基板と電気的に分離されたPウェル内に形成することができるため、しきい値電圧の基板効果の影響を受けない、低電圧動作に適した回路を構成することができる。なお、ここに示した例に限らず、差動増幅回路その他のソースを接地電位より高い電圧で動作させる回路には、同様に本実施例が適用できる。
【0048】
図34(a)はワード線駆動回路の回路構成、同図(b)にはその動作タイミングを示している。図中、T82はメモリセルトランジスタ、CS3は蓄積容量、T80,T81はNチャネルMOS-FETである。この回路は一般に自己昇圧(セルフブースト)回路と呼ばれる。Sにはワード線選択回路の選択信号が入力される。この電圧レベルは選択時には高電圧(例えば1.5V)、非選択時には低電圧(0V)となる。したがって、ノードN7には選択時にはVCL−VT0(VT0はT81のしきい値電圧)が、非選択時には0Vが印加される。選択信号が確定した後、Xにはメモリセルトランジスタを十分にオンできるように、電源電圧よりも高いパルス電圧(例えば2.2V)印加する。非選択時にはMOS-FET T80は導通しないが、選択時にはT80のゲート容量の結合により、ノードN7は高い電圧に昇圧(ブースト)される。ワード線に、Xに印加されるパルス電圧をそのまま出力するためには、ノードN7の電圧はXに印加されるパルス電圧よりも、さらに高い電圧、例えば2.2+VT1(VT1はT80のしきい値電圧)に昇圧(ブースト)される必要がある。MOS-FETの基板電位を接地電位にすると、基板効果によりしきい値電圧が上昇するため、特にVCLが1.5V以下の低電圧電源ではワード線に所定の振幅が得ることが難しい。ここでは、MOS-FETのしきい値電圧を十分低い値とするために、基板電位を信号駆動側(この例では選択信号Sや、パルス電圧X)のドレインに接続した(ここで、便宜上、ドレインは信号駆動の印加される端子と定義した)。このMOS-FETの断面構造図と、その等価回路をそれぞれ図35(a)および(b)に示す。素子の断面構造は図33(b)に示したものと全く同じであるが、その結線が異なっている。Pウェルの電位がドレインの電位と一致しているため、図35(b)の左に示すように、ドレインをコレクタおよびベースとし、ソースをエミッタとするバイポーラトランジスタが接続されたことと等価になる。実際には、コレクタとベースが接続されているためバイポーラトランジスタはダイオードとして動作し、図35(b)の右に示すような等価回路で表現される。したがって、ドレインがソースの電圧よりも高いときには、基板電圧がソースに対して正にバイアスされたMOS-FETとダイオードDLとが並列に接続され、逆にドレインがソースの電圧よりも低いときにはダイオードDLは逆バイアスされてカットオフし、基板電圧が低電圧側のドレインに接続されたMOS-FETだけが動作する。したがって、後者の場合に比べて、前者の場合のほうのしきい値電圧が低くなり、MOS-FETは導通しやすくなる。と同時にドレインとソースの電圧差が0.7V以上のときにはダイオードが導通するため、前者の場合、さらに電流が流れ易くなる。したがって、図34(b)において、ワード線を駆動するときのMOS-FET T80、T81のしきい値電圧を低い値にすることができ、低い電源電圧においても、駆動信号Xをワード線にそのまま出力することができる。このような非対称特性は、特に自己昇圧回路などに適用したときに効果が大きいが、その他の、例えばパスゲートや基板バイアス電圧発生回路のチャージパンプ回路に用いる整流回路などに適用しても、同様に低電圧電源での動作が改善される。
【0049】
図36(a)および(b)は、それぞれコモンソース駆動回路の構成の一実施例を示す図である。同図(a)において、T85、T86はコモンソースを駆動するNチャネルMOS-FET、G5はANDゲートである。標準動作時には信号PD ̄が高電圧(“1”)となり、コモンソース駆動信号φCSの入力に同期して、T85,T86が共に導通する。一方、情報保持時にはPD ̄が低電圧(“0”)となり、φCSの入力に対してT85のみが導通する。したがって、T85とT86のコンダクタンスを適当に選択することにより、標準動作時には動作速度を優先し、情報保持時には動作速度を犠牲にする代わりにピーク電流を低減することができる。図36(b)において、T90はコモンソースを駆動するNチャネルMOS-FET、T91、T93、T94はNチャネルMOS-FET、T92はPチャネルMOS-FET、G6はNANDゲート、G7はANDゲート、R25はT94にバイアス電流を供給するための抵抗をそれぞれ示している。標準動作時には信号PDが低電圧(“0”)となりT93がカットオフする。φCSの入力に同期して、ノードN8の電圧はVCLになりT90を駆動する。情報保持時には信号PDが高電圧(“1”)となりT92がカットオフする。φCSの入力に同期してT93が導通し、ノードN8の電圧はT94のゲート電圧に一致する。このとき、T90とT94とにより電流ミラー回路を構成するため、コモンソースの駆動電流は(VCL−VT1)/R25に比例する値になる。ここでは比例係数はT90とT94のチャネルコンダクタンスの比で決まる。このような駆動回路を用いることにより、情報保持時には、一定の制御された電流で駆動されるため、電池の内部インピーダンスに起因する電源電圧の過渡的な低下を招くことなく、安定な動作を実現することができる。なお、ここに示した電流ミラー回路以外にも、情報保持時に駆動電流を制御できれば、他の手段を用いても構わない。
【0050】
以上の実施例で述べたような基板構造、素子の定数、回路構成により、最小の電源電圧=1Vでの動作を保証するダイナミックメモリを実現することができる。また、図31に示したI/O線およびYゲートの回路構成の他に、読出し時と書き込み時に対して別々にコモンI/O線を設けることにより、読出し時と書き込み時の動作マージンをさらに向上させる方法が特開昭61−142594や特開昭61−170992に記述されている。この方法を適用することにより、1V程度の低い電源電圧でも、素子ばらつきの影響を受けずに安定に動作するメモリ回路を実現することができる。
【0051】
以上、1.5V以下の低い内部電源電圧で動作する主たるLSI回路ブロックの構成例をメモリを例にとって説明してきた。図1に示すようなLSIチップを実現するためには、これ以外に、高い外部電源電圧(例えば3〜5V)で動作する回路の実現が必須である。このような回路には少なくとも以下のものがある。(1)基準電圧発生回路、(2)電圧変換(降下)回路、(3)入力回路、(4)出力回路。
【0052】
図26に示したように、1.5V以下の低い内部電源電圧で動作する主たるLSI回路ブロックには、動作速度を確保する目的で、最先端の加工技術(たとえばゲート長0.3ミクロン以下に相当)による素子を使用する。こうした微細な素子では、ゲート耐圧やドレイン耐圧が低下し、高い外部電源電圧(例えば3〜5V)での動作が困難になる。これに関しては、たとえばアイ・イー・ディ・エム・テクニカル・ダイジェスト、第386頁〜第389頁(1988)、(IEDM Technical Digest, pp.386−389,1988)に記述されている。長期間にわたる信頼性を考慮すると、10nmのゲート酸化膜に印加可能な電圧は約4Vである。したがって、ゲート酸化膜に印加できる。最大電界強度Emaxは4MV/cm程度の値になる。近似的にはEmaxの値はゲート酸化膜厚に依存せず、ほぼ変化しないと考えて良い(実際には、ゲート酸化膜を薄くすると、多少大きくなる傾向にある)。この値を図26に示した素子(ゲート酸化膜厚tox=6.5nm)に適用すると、ゲートに印加可能な最大電圧は2.7Vとなる。したがって、この素子を高い外部電源電圧(例えば3〜5V)で動作させることができない。これを解決する手段には、以下の2つが考えられる。
(1)先の説明で触れたように、内部電源電圧で使用する素子の他に、外部電源電圧での動作する、より厚いゲート酸化膜を有する素子を同一チップ上に集積する。
(2)内部電源電圧で使用する素子のみにより構成する。このとき、外部電源電圧が直接、素子に印加されないよう回路的な工夫を施す。
【0053】
(1)の方法は特願昭56−57143に記載されている。しかし、この方法ではLSIの製造工程が複雑になるため、製造コストが上昇する。また素子形成上、最も重要なゲート酸化膜形成時に多くの工程が挿入されるため、不純物や欠陥を導入する確率が高くなり、素子の信頼性を低下させるという問題がある。以下には、(2)の方法により、高い外部電源電圧で動作する回路を実現する例を述べる。なお、以下の例では相補形のMOS-FET(CMOS)を用いた例について説明するが、その他の、例えばバイポーラトランジスタや接合形トランジスタを用いても、あるいはこれらとMOS-FETを複合して用いる場合、さらには、シリコン以外のガリウム砒素などの半導体材料を用いる場合についても同様に適用できる。
【0054】
図37(a)は本発明によるインバータ回路の構成例を示している。図中、T100,T102はNチャネルMOS-FET、T101、T103はPチャネルMOS-FET、in1、in2はそれぞれ第1、第2の同相入力端子、out1、out2はそれぞれ第1、第2の同相出力端子、Outは第3の出力端子、Vn、VpはそれぞれNチャネルおよびPチャネルMOS-FET用のバイアス電源電圧を示している。VnおよびVpは、例えば図37(b)に示すような外部電源電圧依存性を有する。この例では、VCC≧2VのときにVn=2V、Vp=VCC−2Vとなる。これにより出力端子out1の電圧は最大でもVn−VTNとなるため、トランジスタT100のゲート酸化膜に印加される最大電圧はVn−VTNに制限される。同様に、トランジスタT101のゲート酸化膜に印加される最大電圧はVCC−Vp−|VTP|に制限される。ここに、VTNはT102、VTPはT103のゲートしきい値電圧である。2つの出力端子out1、out2の信号レベルはそれぞれ0〜Vn−VTN、VCC−Vp−|VTP|〜VCCとなり、これらが次のインバータの入力in1,in2をそれぞれ駆動する。また、第3の出力Outには0〜VCC、すなわちフル振幅を出力することができる。
【0055】
このインバータによりインバータ列を構成したときの、各ノードの電圧および各トランジスタのゲート酸化膜に印加される最大電圧は図38(b)に示したようになる。この回路構成により、例えばVn=Vp=1/2VCCのときには、どのトランジスタにおいても、ゲート酸化膜に印加される最大電圧は1/2VCCに、また同時にドレイン/ソース間に印加される最大電圧は1/2VCC+VTN、あるいは1/2VCC+|VTP|に制限される。実際には、インバータの動作マージンを確保する観点から、電源電圧の低いところではVnおよびVCC−Vpは一定にするのが好ましい。また、スイッチング時の出力電圧の過渡的な変化に対してもドレイン/ソース間に大きな電圧が印加されぬよう、T102およびT103のチャネルコンダクタンスはそれぞれT100およびT101のチャネルコンダクタンスよりも大きくすることが望ましい。
【0056】
以上説明したように、この構成により素子の最大電圧の2倍程度の電源電圧まで、素子特性を劣化させずに動作する回路を実現することができる。なお、図37(a)に示した例では、NチャネルMOS-FETの基板電位は系の最低電圧、すなわち、VSSに、PチャネルMOS-FETの基板電位は系の最高電圧、すなわちVCCに接続しているが、先に述べた基板構造を用い各トランジスタの基板をソースに接続すれば、基板効果によるしきい値電圧の変動を抑制することができ、より低い電源電圧でも動作する回路を実現することができる。したがって、本発明を適用すれば、6.5nm程度の薄い酸化膜を用いたMOS-FETのみでも電源電圧=5Vでも安定に動作するLSIを提供することができる。
【0057】
図39(a)に示したのは、基板とソースを接続し低電源電圧で動作特性を改善したインバータを複数段接続したインバータ列(インバータ・チェイン)の構成例である。従来のCMOSインバータ列と同様、インバータ間にレベル変換回路を置くことなく、そのまま接続することが可能である。これにより、例えば出力バッファなどのように大きな負荷駆動能力を必要とするドライバ回路を構成することができる。段数nを偶数であるとすると、その入力および出力波形は図39(b)に示すようになる。この例ではVCC=4V、Vn=2V、Vp=2Vとしている。この回路では、次段のインバータを駆動する出力信号の振幅が、電源電圧によらずほぼ一定(1.7V)である。このため、次段のインバータのゲート容量を充放電するMOS-FETの駆動能力が電源電圧に依存しなくなり、入力から出力までの遅延時間(t1−t0)が、電源電圧によらずほぼ一定となる。したがって、例えばメモリLSIのアクセス時間は1.5〜5Vという広い電源電圧範囲でもほとんど変化しないため、システムを構成する上で、好都合なLSIチップを提供することができる。
【0058】
図40(a)、(b)は図37(b)に示したバイアス電圧Vn、Vpの発生回路の構成例である。図中、チャネル部を太線で示したT114〜T117は高いしきい値電圧を有するNチャネルMOS-FET、T112、T113はバイアス電流を供給するMOS-FET、72はT112とT113のゲート電圧を発生し最適なバイアス電流を設定するためのバイアス発生回路、CN1、CP1はデカップル容量である。バイアス電流の値は抵抗R30およびT113とT112のチャネルコンダクタンスの比とにより設定する。高いしきい値電圧を有するNチャネルMOS-FETは、ゲート酸化膜を形成した後、レジストをマスクとしてイオン注入によりP形不純物を導入する等の手段により形成する。この例では、しきい値電圧の値を1Vにしている。また、先に示した基板構造を用い、かつ基板をソースに接続することにより、しきい値電圧の基板効果による変動をなくし、設定精度を上げている。また、MOS-FET T112、T113は電流源として動作する。この構成により、電源電圧VCCが2V以上のときには、Vnの値は高いしきい値電圧のおよそ2倍の値(約2V)となり、VCCが2V以下のときには電源電圧VCCにほぼ等しくなる。同様に、電源電圧VCCが2V以上のときには、Vpの値はおよそVCC−2Vとなり、VCCが2V以下のときにはほぼ0Vになる。
【0059】
図40(b)はバイアス電圧発生回路の他の構成例である。ここには、Vn発生回路のみを示しているが、Vp発生回路も同様に構成できる。図中、T123は高いしきい値電圧を有するNチャネルMOS-FET、T121はバイアス電流を供給するPチャネルMOS-FET、T120とR31はT121のゲート電圧を発生し最適なバイアス電流を設定するためのバイアス発生回路、CN1はデカップル容量、R32、R33は抵抗である。T123のしきい値電圧の値をVTEとすると、Vnの値はVTE×(R32+R33)/R33となる。したがって、R32とR33の比を変えることでVnの値をVTE以上の任意の値に設定することができる。これらにより、図37(b)の特性を有するバイアス電圧を発生することができる。なお、この例に示した抵抗にはMOS-FETのチャネル、不純物拡散層、ポリシリコンなどの配線層などのいずれを用いても構わない。
【0060】
さて、通常のLSIでは、最終製造工程の後に、通常動作で用いられる電圧より高い電圧を故意に回路内の各トランジスタに印加し、ゲート酸化膜不良などでもともと故障の発生しやすいトランジスタを初期に見つけるエージングテストを実施し、信頼性を保証している。図41(a)はこのエージングテストに適したバイアス電圧Vn、Vpの与え方の一実施例を示す図である。この例では、VnとVpの大小関係の逆転するところよりも高い電源電圧(この例では4V)では、Vn=Vp=1/2 VCCとしている。こうすることにより、エージングテスト時には、電源電圧に比例してVnやVpが増加するようにしている。また、その値を電源電圧の半分にすることにより、例えば図38(a)に示す各トランジスタ間で最大電圧がほぼ等しくなるようにして、ストレスが一部のトランジスタに集中するのを防止している。
【0061】
図41(b)はバイアス電圧Vn、Vpを発生する回路の構成の一実施例を示している。図中、72は2つのノードN9とN10の電圧を比較し、その最大値を出力する最大値出力回路、T140、T141は高いしきい値電圧を有するNチャネルMOS-FET、R36はMOS-FETにバイアス電流を供給するための抵抗、R38とR39は電源電圧を分圧して1/2VCCを得るためのものであり、R36≒R39である。また、最大値出力回路は差動増幅回路A10とA11、PチャネルMOS-FET T142、T143、ノードN11の接地側へのインピーダンスが無限大となるのを防ぐために設けられた抵抗R37とにより構成している。最大値出力回路の動作は、例えば、アイ・イー・イー・イー・ジャーナル・オブ・ソリッド・ステート・サーキッツ、第23巻、第5号、第1128〜1132頁(1988)(IEEE Jounal of Solid-State Circuits, Vol.23, No.5,pp.1128−1132,October 1988)に述べられている。ノードN9には電源電圧によらずほぼ一定の電圧(この例では2V)が入力される。一方、ノードN10には電源電圧の半分の値が入力される。したがって、電源電圧が4V以下のときには、これら2つの電圧の最大値である2VがノードN11に出力され、電源電圧が4V以上のときには、1/2VCCが出力される。バイアス電圧Vpの発生回路も同様に構成することができる。なお、この例ではノードN9の電圧値として2Vの場合を考えたが、ゲート酸化膜の最大印加可能電圧に合わせて、適当な値に設定して良い。
【0062】
特願昭63−125742には、MOS-FETのしきい値電圧の差を利用した定電圧発生回路が示されている。図42はこれを改良し、ゲート酸化膜に印加可能な電圧より高い外部電源電圧でも動作するようにした定電圧発生回路の構成例を示している。図中75は、この目的のために新たに挿入した部分であり、T151はNチャネルMOS-FET、T152はPチャネルMOS-FETである。これにより、先に説明したインバータと同様、回路中のどのトランジスタにおいても、その最大印加電圧を外部電源電圧の半分程度に低下させることができる。この回路で発生する定電圧の値は特願昭63−125742において説明されている通り、2つのNチャネルMOS-FET T149とT150のしきい値電圧の差VT1(T149)−VT1(T150)になる。T149は図40に示したのと同様、高いしきい値電圧を有するトランジスタである。この例では、VT1(T149)=1.05V、VT1(T150)=0.3Vとして、出力電圧Vref=0.75Vを得ている。
【0063】
図43は、本発明による差動増幅回路の構成例を示している。同図において、T161とT162は差動信号を入力する2つのNチャネルMOS-FET、T160は差動増幅回路にバイアス電流を供給するためのNチャネルMOS-FET、B1はそのバイアス電流を設定するための信号、T163とT164はカレントミラー型の負荷を構成する2つのPチャネルMOS-FETである。通常の差動増幅回路では、ノードN13とN15、ノードN14と出力out2を接続するが、ここでは図中76、77で示した回路ブロックを付加し、ゲート酸化膜に印加可能な電圧より高い外部電源電圧でも動作するようにしている。
【0064】
図43(a)では、76を2つのNチャネルMOS-FET T165とT166、およびPチャネルMOS-FET T167とにより構成している。これにより、トランジスタ T161とT162のドレイン(N13、N14)に印加される電圧を最大でも Vn−VTN1に、トランジスタ T164のドレイン(out2)に印加される電圧を最小でも Vp+|VTP1|に制限する。ここに、VTN1およびVTP1はそれぞれ、NチャネルおよびPチャネルMOS-FETのしきい値電圧を表している。なお、VnやVpとしては、先の実施例と同様、図37(b)や図41(a)に示した電源電圧依存性を有するバイアス電圧をそのまま用いることができる。さて、図43(a)に示した差動増幅回路が小信号増幅回路として動作する場合、すなわち2つの入力レベルに大きな差がなく、トランジスタ T161とT162が共に飽和領域で動作する場合には、ノード14の電圧値はほぼVn−VTN1となる。したがって、図43(b)に示すようにトランジスタ T167を省略してもトランジスタ T164のゲートとドレイン間に大きな電圧差が生じない。小信号増幅回路としてのみ用いる場合には、構成が簡単な図43(b)の回路方式が適している。これらの差動増幅回路の出力out2の信号レベルは図37(a)に示したインバータの出力out2の信号レベルと等しく、差動増幅回路の出力でインバータの入力in2を直接駆動できるため、これらを組合せて回路を構成するのに都合が良い。以上の差動増幅回路の構成例では、入力In(+)、In(−)の電圧レベルがVn−VTN1以下のとき、大きな電圧ゲインが得られるという特性がある。これとは逆に、Vp+|VTP1|より高い入力電圧レベルで動作させるときには、差動増幅回路を構成するNチャネルのMOS-FETをPチャネルに、PチャネルのMOS-FETをNチャネルに、それぞれ置き換えて、低い電圧レベル(図37(a)に示したインバータの出力out1の信号レベル)の出力を得るような構成にすれば良い。このときにも、先の構成の場合と同様な効果が得られる。次に、この差動増幅回路をLSIチップの回路に適用した例を述べる。
【0065】
図44〜46は、内部電源電圧VCLの基準となるVL(基準電圧)発生回路に本発明を適用した例を示している。図44において、80は図1の9に相当するVL(基準電圧)発生回路、A15は差動増幅回路、R50、R51は、その増幅率を設定するための抵抗である。また、VL発生回路は、図42において説明した定電圧(Vref)発生回路81、エージングテストのときに標準動作時の電圧よりも高い電圧を発生するためのエージング用電圧(VA)発生回路82、VrefとVAを比較し、大きい方の電圧を出力する最大値出力回路83、スイッチ84、から構成される。情報保持時においては、エージングテストの電圧特性は必要ないため、最大値出力回路を非動作状態にするとともに、スイッチを閉じてVrefを直接出力している。さて、この例では、Vref=0.75V、VA=1/5VCCとし、電源電圧が3.75V以上のときにエージングテストの状態になるようにしている。すなわち、電源電圧が3.75V以下のときにはVL=0.75V、3.75V以上のときにはVL=1/5VCCが出力される。またR50=R51として増幅率を2に設定し、電源電圧が3.75V以下のときにはVCL=1.5V、3.75V以上のときにはVL=2/5Vccが内部電源電圧として回路に印加されるようにしている。
【0066】
各電圧の外部電源電圧VCC依存性を図45に示す。これにより内部回路の電源電圧として、標準動作状態(例えば電源電圧が3〜3.6V)では1.5V、エージングテスト状態(例えば電源電圧が5.3V)では2.1Vが得られる。図46はVL(基準電圧)発生回路の、より詳細な構成例を示している。同図において90は最大値出力回路、T179はスイッチとして動作するNチャネルMOS-FETである。最大値出力回路は2つの作動増幅回路90aおよび90b、それぞれの差動増幅器の出力により駆動されるPチャネルMOS-FET T177とT178、T177とT178のゲート酸化膜に印加される電圧を緩和するためのPチャネルMOS-FET T177、出力端N22の対接地インピーダンスを低くするためのNチャネルMOS-FET T175とから構成される。ここで、2つの差動増幅器90aおよび90bは図43(a)に示したものと同じである。また最大値出力回路の構成も図41(b)に示したものと基本的には同じである。この構成により、ゲート酸化膜の最大印加可能電圧よりも大きな電源電圧で動作する最大値出力回路を得ることができる。なお、情報保持状態ではトランジスタT179を導通させVrefをそのままVLとして出力している。また最大値出力回路を非動作とすることにより消費電流を低減している。
【0067】
図47は、図1において述べたリミッタ・エネーブル信号(LM)発生回路の構成を示している。同図において、A12とA13は図43(a)に示したものと同じ構成のシングルエンド型の差動増幅回路、95は差動増幅回路の2つの出力を入力とし、電源電圧差に等しい大きな信号を出力するダブルエンド型の差動増幅回路を示している。ダブルエンド型の差動増幅回路は、2つの入力でそれぞれ駆動されるPチャネルMOS-FET T180とT181、そのゲート酸化膜に印加される電圧を緩和するためのPチャネルMOS-FET T184とT185、交叉結合させた2つのNチャネルMOS-FET T182とT183、そのゲート酸化膜に印加される電圧を緩和するためのNチャネルMOS-FET T186とT187、出力の反転する速度を加速するために設けたスピードアップ容量CC1とCC2とにより構成している。この中で、スピードアップ容量は回路の応答速度を決めるものであり、用途に応じて省略しても基本的な動作が損なわれることはない。
【0068】
以下、図48に示した動作タイミング図を用いて、その動作を説明する。なお以下の説明では、標準動作状態での内部電源電圧VCLが1.5Vの場合(VL=0.75V)を考える。図に示すように外部電源電圧VCCが4Vから1Vに低下するとすると、VCCの半分の電圧が0.75Vを交叉する時刻t0において差動増幅回路A12およびA13の出力(ノードN25およびN26)の電圧が反転する。これにより、トランジスタT180 はカットオフ状態、T181 はオン状態に移行し、ノードN28 の電圧がVCC まで上昇する。これに同期してノードN30 の電位がVn−VTN1(VTN1はT187のしきい値電圧)まで上昇し、ノードN29 さらにはノードN27 の電位を接地電位に引き落す。これにより、ダブルエンド型の差動増幅回路の出力N27 およびN28 の電圧は反転し、それぞれ0VおよびVCC=1Vになる。図48は、動作を模式的に示したものであるが、実際には、これら一連の動作は、電源電圧の変化に比べて十分短い時間に行なわれる。そのため、電源電圧の変化が回路動作に悪影響を及ぼすことはない。また、チップ内の電源配線に意識的に容量を設けることにより電源電圧の変化をコントロールし、回路動作への影響をより低く抑えることができる。以上は外部電源電圧を降下させる場合について述べたが、逆に、外部電源電圧を上昇させる場合にも同様に動作する。
【0069】
さて、本発明によるLSIチップを他のLSIや半導体素子とともに用いてシステムを構成する場合、それらの間でやりとりする信号の入出力レベルの整合をとる必要がある。単一電源(一般的には5V)で動作するLSIにおける標準的な入出力レベルとしてものは、以下の2つがある。(a)TTLレベル、(b)CMOSレベル。
【0070】
このうち、TTLレベルでは、高電圧(“1”)出力(VOH)の値は2.4V以上でなければならない。したがって、電源電圧が2.4V以下で使用する際には、CMOSレベルをもちいるか、新たに入出力レベルの規格を設ける必要がある。従来のLSIやTTL論理回路などと共にシステムを構成する場合、前述した入出力レベルとの互換性をとることが重要な要素になる。互換性をとることによりレベル変換回路が不要となり、部品点数が減少してシステムのコスト低減につながる。また、耐雑音性や速度などの回路性能が向上し、最大のパフォーマンスを発揮することができる。そこで、以下では、従来の入出力レベルとの互換性を保った入出力回路構成を備えた本発明の実施例を説明する。本発明によれば、1つのチップを用いて、設計変更を行わずに以下の3つの製品仕様を実現できる。
(1)標準動作時(例えば電源電圧VCCが4.5〜5.5Vあるいは3〜3.6Vなど)ではTTLレベルで入出力を行う。必要に応じてVCC の低下(例えば電源電圧VCC が1.0〜2.5V)などをチップ内で検出して情報保持(バッテリバックアップ)を行う。
(2)電源電圧VCC が、例えば1.0〜5.5Vで動作し、入出力はCMOSレベルで行う。必要に応じてVCCの低下(例えば電源電圧VCCが1.0〜2.5V)などをチップ内で検出するか、外部からの制御信号などにより情報保持(バッテイバックアップ)を行う。
(3)電源電圧VCC が、例えば1.0〜5.5Vで動作し、電源電圧の値によってチップが自動的に入出力レベルを切り換える。例えば、電源電圧VCCが2.5〜5.5VのときはTTLレベル、電源電圧が1.0〜2.5VのときはCMOSレベルで入出力を行う。
【0071】
図49(a)は、1つのチップを用いて、配線やボンディングによる切り換えを行ない、上記(1)と(2)の2つの製品を実現する例を、図49(b)は、電源電圧の値の変化を自動的に検知し、入出力レベルを切り換える製品の実現例をそれぞれ示している。図49(a)において、1はLSIチップ、5は内部電源電圧(例えば1.5V)動作するLSI回路ブロック、PADTはTTLレベル用の入出力パッド、PADCはCMOSレベル用の入出力パッド、IB1およびOB1はTTLレベル用の入力バッファと出力バッファ、IB2およびOB2はCMOSレベル用の入力バッファと出力バッファ、SW1は2つの入力バッファの出力のいずれかを低電圧動作LSI回路ブロックに入力するかを選択するためのスイッチ、SW0は低電圧動作LSI回路ブロックの出力を2つの出力バッファのいずれに入力するかを選択するためのスイッチをそれぞれ示している。この切り換えを実際のLSIにおいて行なう方法としては、アルミニウムなどの配線によるマスタスライスがある。これはアルミニウムなどの配線層を形成する際に、配線パターンの転写を行なうためのマスクを上記スイッチに対応して2通り用意し、製品に応じてマスクを使い分けるという方法である。さらに、入出力レベルに対応した2種類のボンディングパッドをLSI上に設けておいて、その内の一方にボンディングすることにより、2つの製品を作り分けることができる。また、一つのボンディングパッドを設けておいて、アルミニウムなどの配線によるマスタスライスにより入出力バッファとの接続を切り換えても良い。
【0072】
図49(b)はそれぞれ1つの入/出力バッファの入出力レベルを切り換える方法を示している。同図中、PADXは入出力パッド、IB3およびOB3は入力バッファと出力バッファ、96は電源電圧に応じて各バッファの入出力レベルを制御する入出力レベル設定回路をそれぞれ示している。これについては、より具体的な構成例を後で説明する。以上の構成により、先に述べた3つの製品仕様を1つのチップにより実現することができ、製品のコストの面からも、また、ユーザの使い勝手の面からも都合が良い。 なお、以上の例では入出力の同一の端子から行なう、いわゆるI/Oコモン方式の例を述べたが、この他にも、入力のみの場合にも、また出力のみの場合にも、本発明が同様に適用できる。以下、出力バッファ、入力バッファ、入力保護回路のそれぞれの具体的な構成例を説明する。なお、以下の実施例では、内部回路に用いる薄い(例えば6.5nm)ゲート酸化膜を有するMOS-FETにより回路を構成する場合を説明するが、1つのLSIチップ中に動作電圧に応じた2種類のゲート酸化膜を有するMOS-FETを用いる場合についても、本発明は同様に適用できる。
【0073】
出力バッファを構成する際には、内部の低い信号振幅(例えば1.5V)から外部の高い信号振幅(例えばTTLレベルの2.4V、電源電圧が5VのときのCMOSレベルである5V)へと振幅を変換する必要がある。はじめに、CMOSレベルの出力信号を得る回路構成の例を説明する。図50(a)は、内部回路の低い信号振幅in1を入力とし、高い信号振幅Outを出力する振幅変換回路の構成例を示している。図の中で、98は図37(a)に示したインバータ回路、N31およびN32はそれぞれ図37(a)のin2とin1に対応する2つの入力、Outはインバータの出力、T190はN32を駆動するNチャネルMOS-FET、T191はノードN32の最大電圧を制限してT190のゲート酸化膜に印加される電圧を緩和するNチャネルMOS-FET、T192は同様にノードN31の最小電圧を制限するPチャネルMOS-FET、R65 は抵抗をそれぞれ示している。この中で、トランジスタT190 と抵抗R65 にて抵抗負荷のインバータ回路を構成している。抵抗負荷とすることにより、低電圧側の1つの入力から、低電圧側と高電圧側の2つの出力を得ることができる。
【0074】
次に、図50(b)を用いて、この回路の動作を説明する。なお以下の例では、電源電圧が5V、バイアス電圧Vn およびVpがともに2.5Vの場合を考えている。入力in1が0Vのとき、トランジスタT190はカットオフし、ノードN31は抵抗R65 により電源電圧5Vに引き上げられている。またノードN32はVn(2.5V)からトランジスタT191のしきい値電圧(例えば0.5V)分だけ低下した値(2V)になっている。したがって、インバータ98の出力Outの電圧は0Vである。時間t0において入力in1が0Vから1.5Vに立ち上がると、トランジスタT190 は導通し、ノードN31 はVp(2.5V)にトランジスタT192 のしきい値電圧の絶対値(例えば0.5V)分だけ高い値(3V)に、ノードN32は0Vに引き落され、出力Outは5Vまで上昇する。時間t1 において、入力in1が1.5Vから0Vに下がったときも、これと同様に出力Outは5Vから0Vに変化する。このように、この回路構成により、1.5Vの入力信号振幅に対して、出力バッファで必要とされる5Vの出力信号振幅が得られる。また、この回路では、どのトランジスタにも最大で2.5V程度の電圧しか印加されないため、薄いゲート酸化膜(例えば6.5nm)を用いたMOS-FETでも電源電圧5Vで安定に動作する回路を構成することができる。
【0075】
図51(a)は、コンプリメンタリの低振幅信号in1およびin1 ̄を入力とし、高い信号振幅Outを出力する振幅変換回路の他の構成例、同図(b)はその動作タイミングを示している。図中、102は図47に示したものと同様の構成のダブルエンド入力、ダブルエンド出力の差動増幅回路、100と101は図37(a)に示したものと同じインバータ回路を示している。ここでもちいたダブルエンド出力の差動増幅回路は定常状態では電流がながれないため、先に示した例に比べて、より、低消費電力の回路を実現できる。また、最終出力段のインバータを構成する各トランジスタの基板(バックゲート)をNチャネルではマイナス(−2V)に、Pチャネルでは電源電圧(5V)に対してプラス(7V)にバイアスしている。これにより、例えば、インピーダンスの不整合によるアンダーシュートやオーバーシュートが出力に現われても、PN接合が順方向にバイアスされるのを防ぐことができる。したがって、少数キャリアの基板への注入(少数キャリアがメモリセルの電荷蓄積ノードまで拡散するとリフレッシュ特性を悪くする)、寄生サイリスタがオンすることによるラッチアップなどを防止できる。以上、本発明によれば、内部回路の低振幅信号(例えば1.5V)からCMOSレベルの高振幅信号(例えば5V)を出力する回路が容易に構成することができる。
【0076】
一般に、システムを構成する際には、一つのデータバスに複数のLSIの出力を接続し、選択されたLSIの出力だけがバスを駆動するようにしている。こうした制御を行なうためには、選択されないLSIの出力インピーダンスを無限大にすることが望ましい。従来のLSIでは、出力のレベルとして、高電圧、低電圧、そしてどちらにも駆動しない(出力インピーダンスは無限大)という3つの出力(トライステート)特性を持たせていた。このような特性を得るためには、出力を駆動するか(低インピーダンス)、しないか(無限大インピーダンス)という制御を行なう必要がある。この制御のための信号は外部から入力される出力エネーブル信号(Output Enable=OE)やチップセレクト信号(Chip Select=CS)などのいずれかから発生される。従来の出力回路では、これら信号と出力データとの論理をとり、その結果得られた信号により最終段のトランジスタを駆動する、というやり方で、トライステート特性を実現していた。本発明において同様の出力回路を構成する場合、低電源電圧で論理回路を動作させ、外部電源電圧で動作する回路には論理回路を用いないという構成もありうるが。しかし、その場合には、論理回路から出力までの間に入る振幅変換回路やインバータの段数が増え、例えば、OE信号から出力までの遅延時間が増大したり、高電圧側のトランジスタを駆動するタイミングと低電圧側のトランジスタを駆動するタイミングに差が生じて、過渡的に大きな電流が流れるという欠点がある。これに対して、外部電源電圧で論理回路を構成できれば、より設計の自由度が増し、回路性能の面からも好ましい。以下には、外部電源電圧で論理回路を構成した一実施例を説明する。なお、この論理回路は出力バッファ以外にも、外部電源電圧で動作する各種回路の制御信号を発生する手段としても有効である。
【0077】
図52は本発明による2入力のNAND回路の構成例を示している。図52(a)のA入力は同図(b)のin1Aおよびin2Aに、B入力はin1Bおよびin2Bにそれぞれ対応する。各入力信号のうち、in1Aとin2A、またin1Bとin2Bは図37(a)のin1およびin2と同様、同相で変化する。図52(b)において、トランジスタT200とT201は低電圧側の入力信号in1Aおよびin1Bにより駆動され、トランジスタT202とT203は高電圧側の入力信号in2Aおよびin2Bにより駆動される。トランジスタT204とT205は図37(a)のT202とT203と同様、ゲート酸化膜に印加可能な電圧よりも高い電圧で動作させるために設けたものである。この構成により、2つの入力が共に高レベルのときにのみ、出力は低レベルとなるNANDゲートの機能が得られる。このように通常のCMOSのNAND回路に加えて2つのトランジスタを追加するのみで、微細なトランジスタを高い電源電圧で用いることができる。なお、ここでは2入力のNAND回路を例にとって説明したが、その他の、例えばNOR回路や排他的論理和回路、3入力以上の上記論理回路、また、複数の論理回路の出力を入力として、種々の複合論理を出力する複合ゲート、さらには、ラッチ回路やフリップフロップ回路などの順序回路にも同様に本発明が適用できる。
【0078】
図53(a)は、この論理回路を用いたトライステート出力バッファの構成の一例を示している。図53(b)は、それを論理記号により簡単化して示したものである。同図においてG12は2入力のNAND回路、G13は2入力のNOR回路、T210およびT211は出力回路を構成するNチャネルとPチャネルのMOS-FETである。アウトプットエネーブル信号OEが高電圧のときには、出力Doには入力doと同じデータがバッファから出力され、OEが低電圧のときには入力のデータ如何によらずT210 のゲートは低電圧に、T211のゲートは高電圧に固定されるため、出力Doはフローティング(インピーダンスがほぼ無限大)になる。図53(a)は、外部電源電圧の値よりも低い耐圧の微細な素子を用いて構成した、同じ機能を有する回路の具体的な構成例である。同図において、112はNAND回路、113はNOR回路、114は出力回路、110と111は図51(a)の102と同じ振幅変換回路である。振幅変換回路は内部回路からの低い電源電圧側の低振幅信号do1、oe1、oe1 ̄をもとに、112や113を動作させるために必要な高い電源電圧側の信号do2、oe2、oe2 ̄を発生する。ここに示したように、本発明によれば、微細な素子を用いても、その耐圧を越える外部電源電圧で動作する論理回路を構成でき、トライステート出力回路などの遅延時間や過渡電流を低減することができる。
【0079】
次にCMOSレベルの入力回路の例を図54により説明する。同図において、115は図37(a)に示したものと同じインバータ、T220およびT221 は入力に大きな信号振幅が印加されてもトランジスタT222 およびT223 のゲート酸化膜に印加される電圧を酸化膜耐圧以下に制限するためのトランジスタ、Xは入力信号である。この図において、入力に高い電圧(例えば5V)が印加されても、ノードN40にかかる電圧はVn−VT1(T220)、すなわち2V程度に制限される。また、同様に入力に低い電圧(例えば0V)が印加されても、ノードN41にかかる電圧の最小値は3V程度であり、各トランジスタに印加される電圧を電源電圧の半分程度にまで低下させることができる。また、この回路の出力の一つであるx1 ̄の信号振幅は約2Vであるから、これをそのまま低電源電圧で動作する内部回路の入力とすることができる。
【0080】
以上の実施例では、CMOSレベルの出力回路および入力回路の例を説明した。次に、電源電圧の値によって自動的にTTLレベルとCMOSレベルを切り換える入力回路および出力回路の例を図55に示す。同図においてPADIは入力パッド、PAD0は出力パッド、IPDは静電気による接合やゲートの破壊を防ぐための入力保護素子、IB5は入力バッファ、OB5は出力バッファをそれぞれ示している。なお、入力保護素子については後で詳しく説明する。入力バッファIB5は、CMOSインバータを構成する2つのMOS-FET TIN1とTIP1、CMOSインバータの電源電圧をバイアス電圧Vn1により決まる所定の値以下に制限するためのNチャネルMOS-FET TIN2、CMOSインバータの入力電圧を同様に所定の値以下に制限するためのNチャネルMOS-FET TIN0、から構成される。また、出力バッファOB5は、図37(a)に示したのと同様のインバータ116、内部回路からの低振幅信号doutをもとにインバータの駆動信号d1およびd2を発生する振幅変換回路117、インバータの出力電圧をバイアス電圧Vntにより決まる所定の値以下に制限するためのNチャネルMOS-FET TON2、から構成されている。なお図53に示したのと同様に、出力エネーブル信号との論理を取ることにより、トライステート出力特性を有するバッファを構成できることは言うまでもない。さて、これら回路において、バイアス電圧Vn1の値を電源電圧に応じて適当に変化させると、高い電源電圧ではTTLレベル、低い電源電圧ではCMOSレベルで入出力を行なうことができる。
【0081】
図56は、バイアス電圧Vn1の値の電源電圧VCCに対する依存性の一例を示している。図において、VOLとVOHはそれぞれ“0”と“1”に対応するTTLの出力レベル、VILとVIHはそれぞれ“0”と“1”に対応するTTLの入力レベルを示している。通常のTTL論理ゲートにおけるこれらの値は、TOL=0.4V、VOH=2.4V、VIL=0.8V、そしてVIH=2.0Vである。また、バイアス電圧Vn1 の値は、電源電圧が2.5V以上のときには3V、電源電圧が2.5V以下のときにはTIN0が非飽和領域で動作するように、例えばVCC+0.5Vとなるように制御している。始めに、出力バッファ回路の動作から説明する。ノードN48の電圧は、低電圧(“0”)を出力するときには0V、高電圧(“1”)を出力するときにはVCCとなる。したがって、低電圧出力時には電源電圧の値によらず0VがDoutに出力される。一方、高電圧出力時のDoutの電圧値は図56に示す様に電源電圧VCCの値に依存し、VCC≧3VのときにはVn1−VT1(TON2)、VCC<3VのときにはVCCになる。これにより、電源電圧が3V以上では、TTLレベルの出力特性を満たす出力電圧振幅を得ることができる。なお、このように出力電圧が2.5V以下になるように制限することにより、大きな負荷容量を充放電する際の電源電流を必要最小限に低減することができる。
【0082】
次に、入力バッファ回路の動作を説明する。TIN1とTIP1とにより構成されるCMOSインバータの電源電圧はトランジスタTIN2のソース端子から供給される。したがって、その値は、電源電圧が3V以上のときには2.5V、3V以下のときには0Vとなる。一方、電源電圧が3V以上のときにはインバータの入力電圧は2.5V以下になるように制限され、3V以下のときにはDinに入力された電圧がそのまま印加される。この回路構成により、電源電圧が例えば1Vから5.5Vまで大きく変化しても、上記インバータの電源電圧と入力信号の最大振幅はほぼ等しくなる。インバータを構成する2つのトランジスタのチャネルコンダクタンスをほぼ等しく設定しておけば、インバータの論理しきい値電圧は電源電圧の2分の1になる。したがって、電源電圧が3V以上のときの論理しきい値電圧は約1.25V、3V以下のときの論理しきい値電圧はVCC/2となり、ある電圧(この例では3V)を境界にして、それ以上の電源電圧ではTTLレベル、それ以下の電源電圧ではCMOSレベルで動作する入力バッファを提供することができる。以上述べたように、本発明によれば、広い動作電源電圧範囲を有するLSIにおいて、その電源電圧値における最適な入出力レベルでの動作が可能となる。これにより、最大のノイズマージンを最小の消費電力で実現できる。なお、出力バッファにおいて、3つのトランジスタTON0、TON1、そしてTON2の各基板(バックゲート)を共通にしている。こうすることにより、出力端子に高電圧のサージが加えられたときに、その電荷を大きな電流により高速に放電することができる。これは、後で説明する入力保護素子におけるクランプMOS-FETの動作と同じで、ブレークダウンにより基板電位が上昇した際に、接地電位との間に存する寄生バイポーラトランジスタをオンしやすくするためである。これにより、微細な素子を用いても出力端子の静電破壊耐圧を向上させることができる。なお、以上の実施例の中で、NチャネルMOS-FETの基板電圧VBP1 の値は、入力電圧がマイナスになった(アンダーシュート)ときにPN接合が順方向にバイアスされないよう、マイナスの値(例えば−3V)にするのが通例であるが、順方向電流が流れるのを許容すれば、0Vでも構わない。また、NチャネルMOS-FETはP形基板の中に形成しても、あるいは、図27に示すようにP基板と電気的に絶縁されたPウェル中に形成しても良い。後者の場合、Pウェルの抵抗が基板の抵抗より低いため、寄生バイポーラトランジスタがオンしやすくなり、静電破壊耐圧を高める効果がある。
【0083】
上記実施例では、電源電圧よりも高いバイアス電圧Vn1を発生させる必要がある。このようなバイアス電圧を用いずに入力バッファを構成する例を図57に示す。同図において、入力バッファIB6 は2つの回路ブロック、IB6a およびIB6b より構成される。IB6a は図55の入力バッファIB5 と同じ回路構成である。また、IB6bはIB6aの出力を内部回路を駆動するのに都合の良い電圧レベルに変換する回路である。IB6bにおいて、T231 とT232 はCMOSインバータを構成する2つのMOS-FET、T232はdinが低電圧のときノードN52 の電位を内部電源電圧VCLまで引き上げるためのPチャネルMOS-FET、T230はノードN52が高電圧になったときに、N52 からN51 への電流が逆流するのを防ぐためのNチャネルMOS-FETである。この回路構成におけるバイアス電圧Vn2 の電源電圧VCC に対する依存性を図58に示す。電源電圧3V以上のときには3V(一定)、電源電圧が3V以下のときには電源電圧VCCに等しくなるようにしている。この回路の動作を2つの場合に分けて説明する。図59は電源電圧VCC が5V、内部電源電圧VCL が1.5Vの場合の各部の動作波形を示している。入力の電圧が低電圧(例えば0.4V)のときには、ノードN51の電圧はVn2−VT1(TIN5)(例えば2.5V)、ノードN52の電圧はVCL(1.5V)になり、dinには低電圧(0V)が出力される。入力の電圧が低電圧(例えば0.4V)から高電圧(例えば2.4V)に変化すると、ノードN50 の電圧はそれに追従して上昇し、ノードN51の電圧を0Vに引き落す。T230のチャネルコンダクタンスはT233 のそれよりも大きく設定されており、ノードN52の電圧もほぼ0Vまで引き落され、dinの値はVCL(1.5V)まで上昇する。これと逆に、入力の電圧が高電圧(例えば2.4V)から低電圧(例えば0.4V)に変化すると、ノードN50 の電圧はそれに追従して降下し、ノードN51の電圧をVn2−VT1(TIN5)(例えば2.5V)まで引き上げる。これにより、ノードN52 の電圧はVCL−VT1(T230)(例えば1.2V)まで引き上げられ、dinを0Vに引き落す。これによりT233 がオンし、ノードN52の電圧をVCL−VT1(T230)からVCL(1.5V)まで引き上げる。このように、T232 によりノードN52に帰還させているため、N52 の電圧振幅は電源電圧と同じになり、T231とT232とで構成されるCMOSインバータに貫通電流が流れなくすることができる。
【0084】
次に、図60は電源電圧VCCと内部電源電圧VCL が共に1.5Vの場合の各部の動作波形を示している。入力の電圧が低電圧(例えば0V)のときには、ノードN51 の電圧はVn2−VT1(TIN5)(例えば1.2V)、ノードN52の電圧はVCL(1.5V)になり、din には低電圧(0V)が出力される。入力の電圧が低電圧(例えば0V)から高電圧(例えば1.5V)に変化すると、ノードN50 の電圧はVn2−VT1(TIN5)(例えば1.2V)まで上昇し、ノードN51 の電圧を0Vに引き落す。T230のチャネルコンダクタンスはT233 のそれよりも大きく設定されており、ノードN52の電圧もほぼ0Vまで引き落され、dinの値はVCL(1.5V)まで上昇する。これと逆に、入力の電圧が高電圧(例えば1.5V)から低電圧(例えば0V)に変化すると、ノードN50 の電圧はそれに追従して0Vまで降下し、ノードN51の電圧をVn2−VT1(TIN5)(例えば1.2V)まで引き上げる。これにより、ノードN52の電圧はVCL−VT1(T230)(例えば1.2V)まで引き上げられ、dinを0Vに引き落す。これによりT233 がオンし、ノードN52の電圧をVCL−VT1(T230)からVCL(1.5V)まで引き上げる。このように、電源電圧が低く、IB6aの出力振幅が電源電圧以下の場合であってもノードN52 の電圧振幅は電源電圧と同じになるため、T231とT232とで構成されるCMOSインバータには貫通電流が流れない。以上述べたように、電源電圧より高いバイアス電圧を用いなくても、その入出力レベルを電源電圧の値に応じて切り換える入出力バッファを実現することができる。
【0085】
最後に、微細な素子により構成されたLSIにおいて、入力のサージから内部回路の素子を保護する入力保護素子の構成例を図61に示す。同図において、PADI は信号を入力する入力パッド、120は半導体基板中に形成された不純物拡散層間のパンチスルーを利用して、サージによる高い電圧を接地電位に逃してやるための第1の保護素子、121はノードN60 の電圧を、ある所定の電圧以下に制限するためのゲートクランプ素子、R70はパッドに印加された高電圧とクランプ電圧との差を吸収するための抵抗である。ゲートクランプ素子は、直列接続された2つのNチャネルMOS-FET TPD1およびTPD2、そして寄生素子を利用したバイポーラトランジスタQ1とから構成されている。TPD1 のゲートには前述した回路と同様、バイアス電圧Vnを印加し、TPD2 のドレインにゲート酸化膜耐圧を越える電圧がかかるのを防いでいる。TPD2 のゲートは接地し、通常動作中は2つのMOS-FETを通して電流が流れないようにしている。
【0086】
ゲートクランプ素子の平面構造を図62に、そのA,A′における断面構造を図63に、それぞれ示す。図62において、122および123は互いに電気的に絶縁され半導体基板中に形成された電気的に活性な領域、124および125はポリシリコンなどを材料とするゲート電極、126から130までは電気的に活性な領域中に形成された不純物拡散層、あるいはゲート電極に上部の金属配線から電気的な接続を行なうために絶縁膜を貫通して設けられたコンタクト孔、131から134まではアルミニウムなどを材料とする金属配線をそれぞれ示している。また、図63において、50は半導体基板中の電気的活性領域の間を電気的に絶縁するために基板の酸化などにより形成された厚い絶縁膜、139と140はゲート電極を成すポリシリコン、135から138までは上記絶縁膜あるいはゲート電極をマスクとして自己整合的に基板中に形成した不純物拡散層、141は不純物拡散層やゲート電極と上部に位置する金属配線間の電気的な絶縁を行なうために形成した厚い絶縁膜、をそれぞれ示している。図の構造において、配線132にはクランプされる端子(ノードN60)、配線133および134には接地端子(VSS)、配線133にはバイアス電圧Vn を、それぞれ印加する。図63において、P基板をベースとする3つのNPN形の寄生バイポーラトランジスタQ1a、Q1b、そしてQ1cが存在する。図61のQ1はこれらを代表して示したものである。次に、この素子の動作を説明する。ノードN60に印加された電圧が、不純物拡散層136と基板との間に形成されるPN接合の逆方向耐圧を越えると、接合の降伏による電流がP基板の電位を上昇させ、先の寄生バイポーラトランジスタをオンさせる。これにより、不純物拡散層136と135、あるいは138との間に大きなコレクタ電流が流れ、ノードN60の電荷を引き抜き、その電位をクランプする。これらのうち、Q1bとQ1cは直列に接続されるため、Q1aに比べてコレクタ電流は小さくなる。したがって、実効的には最初に降伏を起こし、寄生バイポーラトランジスタをオンさせるのはMOS-FETが行ない、その後、大きなコレクタ電流を流すのは寄生バイポーラトランジスタQ1a が行なう。このように、ノードN60の近くにトランジスタの不純物拡散層とは別の不純物拡散層を配し、それを接地することにより、寄生バイポーラトランジスタのコレクタとエミッタの実効的な距離を短くし、寄生バイポーラトランジスタが動作したときのコレクタ電流を大きくとることができる。このように、クランプする端子の近くに接地された不純物拡散層を配する構成は、入力保護素子のみならず、出力の保護素子としても適用できる。また、この例では、ゲートクランプ素子をP基板中に形成したが、図27に示すような構造で、基板と電気的に分離されたPウェル中に形成しても良い。こうすることにより、ベースとPウェルの抵抗値が高くなり、寄生バイポーラトランジスタがオンしやすくなり、クランプの効果をさらに高めることができる。なお、P基板またはPウェルのバイアス電圧VBP1 の値は、マイナスの値(例えば−3V)にするのが通例であるが、入力のアンダーシュートに対して順方向電流が流れるのを許容すれば、0Vでも構わない。また、この実施例ではP基板を用いた例について説明したが、N基板を用いても、Pウェル中に同素子を形成すれば同様に本発明が適用できる。
【0087】
以上、各実施例によって本発明の詳細を説明したが、本発明の適用範囲はこれらに限定されるものではない。例えば、ここでは主にメモリ回路を主体に記述してが、本明細書冒頭にも述べたように、メモリLSI、論理LSI、あるいは、これらを組合せた複合LSI、あるいはその他のLSI全てに適用可能である。また、使用する素子の種類についても、p型、n型の両MOSトランジスタを使用したLSI、バイポーラトランジスタを用いたLSI、接合型FETをを用いたLSI、CMOSトランジスタとバイポーラトランジスタを組合せたBiCMOS型のLSI、さらにはシリコン以外の材料、例えばガリウム砒素などの基板に素子を形成したLSIなどでも、そのまま適用できる。
【図面の簡単な説明】
【0088】
【図1】本発明の基本概念を説明する実施例の図。
【図2】本発明の基本概念を説明する実施例の図。
【図3】本発明の基本概念を説明する実施例の図。
【図4】本発明の基本概念を説明する実施例の図。
【図5】本発明の基本概念を説明する実施例の図。
【図6】本発明の基本概念を説明する実施例の図。
【図7】本発明の基本概念を説明する実施例の図。
【図8】本発明をスタティックメモリに適用した実施例の図。
【図9】本発明をスタティックメモリに適用した実施例の図。
【図10】本発明をスタティックメモリに適用した実施例の図。
【図11】本発明をダイナミックメモリに適用した実施例の図。
【図12】本発明をダイナミックメモリに適用した実施例の図。
【図13】本発明をダイナミックメモリに適用した実施例の図。
【図14】本発明をダイナミックメモリに適用した実施例の図。
【図15】本発明をダイナミックメモリに適用した実施例の図。
【図16】本発明をダイナミックメモリに適用した実施例の図。
【図17】本発明をダイナミックメモリに適用した実施例の図。
【図18】本発明をダイナミックメモリに適用した実施例の図。
【図19】本発明の基本概念を説明する他の実施例の図。
【図20】本発明の基本概念を説明する他の実施例の図。
【図21】本発明の基本概念を説明する他の実施例の図。
【図22】本発明の基本概念を説明する他の実施例の図。
【図23】本発明の基本概念を説明する他の実施例の図。
【図24】本発明の基本概念を説明する他の実施例の図。
【図25】本発明を構成する素子の具体的実施例の図。
【図26】本発明を構成する素子の具体的実施例の図。
【図27】本発明を構成する半導体基板の具体的実施例の図。
【図28】情報保持時の消費電力を低減するための具体的実施例の図。
【図29】情報保持時の消費電力を低減するための具体的実施例の図。
【図30】情報保持時の消費電力を低減するための具体的実施例の図。
【図31】低電圧で動作するダイナミックメモリの具体的実施例の図。
【図32】低電圧で動作するダイナミックメモリの具体的実施例の図。
【図33】低電圧で動作するダイナミックメモリの具体的実施例の図。
【図34】低電圧で動作するダイナミックメモリの具体的実施例の図。
【図35】低電圧で動作するダイナミックメモリの具体的実施例の図。
【図36】低電圧で動作するダイナミックメモリの具体的実施例の図。
【図37】微細な素子のゲート耐圧以上の電圧で動作させる各種回路の具体的実施例の図。
【図38】微細な素子のゲート耐圧以上の電圧で動作させる各種回路の具体的実施例の図。
【図39】微細な素子のゲート耐圧以上の電圧で動作させる各種回路の具体的実施例の図。
【図40】微細な素子のゲート耐圧以上の電圧で動作させる各種回路の具体的実施例の図。
【図41】微細な素子のゲート耐圧以上の電圧で動作させる各種回路の具体的実施例の図。
【図42】微細な素子のゲート耐圧以上の電圧で動作させる各種回路の具体的実施例の図。
【図43】微細な素子のゲート耐圧以上の電圧で動作させる各種回路の具体的実施例の図。
【図44】微細な素子のゲート耐圧以上の電圧で動作させる各種回路の具体的実施例の図。
【図45】微細な素子のゲート耐圧以上の電圧で動作させる各種回路の具体的実施例の図。
【図46】微細な素子のゲート耐圧以上の電圧で動作させる各種回路の具体的実施例の図。
【図47】微細な素子のゲート耐圧以上の電圧で動作させる各種回路の具体的実施例の図。
【図48】微細な素子のゲート耐圧以上の電圧で動作させる各種回路の具体的実施例の図。
【図49】入出力回路の構成の基本概念を示す実施例の図。
【図50】出力回路の具体的実施例の図。
【図51】出力回路の具体的実施例の図。
【図52】出力回路の具体的実施例の図。
【図53】出力回路の具体的実施例の図。
【図54】入力回路の具体的実施例の図。
【図55】入力回路の具体的実施例の図。
【図56】入力回路の具体的実施例の図。
【図57】入力回路の具体的実施例の図。
【図58】入力回路の具体的実施例の図。
【図59】入力回路の具体的実施例の図。
【図60】入力回路の具体的実施例の図。
【図61】入力保護素子の具体的実施例の図。
【図62】入力保護素子の具体的実施例の図。
【図63】入力保護素子の具体的実施例の図。
【符号の説明】
【0089】
1…LSIチップ、5…内部回路部、6…電圧変換回路、7…入出力回路、8…情報保持状態検出回路、9…基準電圧発生回路、10…リミッタエネーブル信号発生回路、11…外部入出力バス、12…内部入出力バス。
【技術分野】
【0001】
本発明は半導体装置、特に広範な電源電圧と電源の種類に対応できる微細素子で構成された高集積の半導体装置に関する。
【背景技術】
【0002】
近年、ラップトップパソコンや電子手帳に代表される携帯型電子情報機器、磁気媒体を用いずに音声録音を行なう固体録音機やイメージを記録する固体カメラ(電子スチルカメラ)などに代表される携帯型電子メディア機器が市場に現われはじめている。これら携帯型電子機器が広く普及するためには、電池動作、あるいは電池による情報保持動作(バッテリーバックアップ)が可能な超高集積回路(以下ULSIと略す)の実現が鍵になる。また他方、より高性能の電子計算機を実現するための大容量補助記憶装置として、磁気ディスクよりも高速のアクセスが可能な半導体ディスクに対するニーズが高まっている。半導体ディスクには、電池による情報保持動作が可能な超大容量のメモリLSIが必要になる。
【0003】
これら用途に用いるULSIには、以下が要求される。(1)広範な電源電圧範囲(1〜5.5V)での動作。これにより、多種類の電源、例えば現在のTTL互換デジタルLSIの標準電源電圧である5V、あるいは将来のTTL互換デジタルLSIの標準電源電圧の候補の一つである3.3V、リチウムなどを用いた一次電池の代表的な出力電圧である3〜3.6V、カドミウムとニッケルによる二次電池の代表的な出力電圧である1.2V、などに対して一つのチップで対応することができる。
(2)電源電圧の時間変化(短期あるいは長期)への対応。これにより、電池の電圧の経時変化や、標準動作とバッテリバックアップ動作間の移行時の電源切り換えに伴って生じる電圧変動を受けても誤動作を起こす心配がなくなる。
(3)動作時あるいはバッテリバックアップ動作時における消費電力の低減。これらにより、小形のバッテリによっても長時間、動作させることができる。
(4)過渡電流の低減。これにより、電池の電圧の過渡変動を小さくすることができ、誤動作を防止できる。
【0004】
広い電源電圧範囲で動作するマイクロプロセッサの製品の例は(株)日本電気 4ビットマイクロプロセッサ ハンドブック 148ページに記載されている。製品型名はμPD7507SCである。このマイクロプロセッサの動作電源電圧範囲は2.2〜6.0Vである。また、最小2Vでデータメモリの情報を保持することができる。同様に、スタティックメモリにおいても、推奨動作電源電圧は5V、情報保持(リテンション)時は2Vというのが一般的である。
【0005】
電池バックアップ用のダイナミックメモリとしては、情報保持(リフレッシュ)時の消費電流を低減した例が、アイ・イー・イー・イー・ジャーナル・オブ・ソリッド・ステート・サーキッツ,第23巻,第1号,第12〜第18頁(1988)(IEEE Jounal of Solid-State Circuits, Vol.23, No.1, pp.12−18, February 1988)において論じられている。この場合の標準動作電源電圧と情報保持時の電源電圧は、ともに5Vである。
【0006】
【非特許文献1】(株)日本電気 4ビットマイクロプロセッサ ハンドブック 148ページ
【非特許文献2】アイ・イー・イー・イー・ジャーナル・オブ・ソリッド・ステート・サーキッツ,第23巻,第1号,第12〜第18頁(1988)
【発明の開示】
【発明が解決しようとする課題】
【0007】
上述した、マイクロプロセッサやスタティックメモリにおいては、2〜5Vという広い動作電源電圧範囲を有するものの、電源電圧=5Vを中心に設計されているため、許容された電源電圧変動範囲(通常は±10%)以外での動作に対しては、動作速度(マイクロプロセッサの場合は最高クロック周波数、スタティックメモリの場合はアクセス時間に相当)は保証されておらず、とくに低い電源電圧では、動作速度は著しく低下するのが通例である。また、動作速度の電源電圧依存性も製品によりまちまちであるため、システムを構成するLSIのうち最も遅い動作速度に一致させねばならず、5V以外での動作では、必要な性能が得られなかったり、低い電源電圧におけるシステム設計を著しく困難にしたりしていた。また、これらLSIは最低動作電源電圧が2.2Vであるため、前述した多種の電源の全てに対応することができず、システム構成上の制約を受けていた。
【0008】
また、前述したダイナミックメモリをシステムに組み込む場合を考えると、その最小電源電圧は4.5Vとなり、前述した多種の電源への対応がさらに困難になる。とりわけ、標準動作電源電圧と情報保持時の電源電圧との間に差がないため、電源切り換え回路の構成が非常に複雑になり、情報保持を難しくしていた。
【0009】
半導体素子の微細化は急速に進展しており、0.5ミクロン以下の加工技術を用いれば、ある程度のシステムを1チップ上に集積した。いわゆるシステムLSIを構成することも可能になってきている。こうしたシステムLSIにおいては、それを構成する各LSIブロックの動作電源電圧範囲、動作速度が整合していることが要求される。しかし、前述したとうり、従来のLSIを組合せただけでは、このようなシステムLSIを構成することはできなかった。
【0010】
本発明の目的の一つは、多種の電源電圧に対応でき、消費電力が小さく、微細加工に見合った素子性能を活かすことである。
【課題を解決するための手段】
【0011】
上記目的は、電池バックアップに適した低消費電力モードを有し、かつ最小1V程度の低電源電圧でも動作するLSI回路ブロックと、動作モードに最適な内部電源環境をLSIに提供する電源電圧変換回路、信号振幅を変換する入出力回路とにより装置を構成することにより達成できる。
【0012】
情報の蓄積や処理を行なう、主たるLSIブロックを外部電源電圧の値によらず、ほぼ一定の低い電圧で動作させることにより、広い電源電圧範囲にわたってほぼ一定の速度性能を得ることができる。また、必要に応じて、外部電源電圧をLSIブロックの動作電圧まで下げることができるため、情報保持時の消費電力を必要最低限の値にまで低減すると同時に、電池バックアップ回路を簡単な構成にすることができる。さらには、主たるLSIブロックを構成する微細な素子の特性に見合った最適な動作電圧を外部電源電圧の値とは独立して設定できるため、高集積度、高速性および低消費電力を同時にみたすことができる。
【発明の効果】
【0013】
本発明によれば、最先端の微細加工技術による素子の特性を活かし、低消費電力かつ高速で動作し、また、動作状態の切り換えにより電池での動作や情報保持動作も行える高集積のLSIを提供できる。
【発明を実施するための最良の形態】
【0014】
図1は本発明によるLSIチップの基本概念を説明する実施例である。同図で1はLSIチップであり、一般に、情報記憶機能あるいは情報処理機能を有するLSIチップを指し、ダイナミック型、スタティック型などのランダムアクセスメモリ(RAM)あるいはシリアルアクセスメモリ(SAM)あるいはリードオンリメモリ(ROM)などのメモリLSI、さらには、マイクロプロセッサ(MPU)、メモリマネジメントユニット(MMU)、浮動少数点演算ユニット(FPU)のようなロジックLSI、さらには、それらを複数集積したシステムLSIなどの、いずれの形式のLSIチップでもよい。また、その構成素子はバイポーラ型トランジスタ、MIS型トランジスタ、これらの素子の組合せ、あるいはシリコン以外の材料、例えばガリウム砒素の素子を用いても良い。2は外部電源電圧の降下を検出して電池によるバックアップ状態に移行させる電源回路の例である。このような電源回路により、商用電源の瞬断によりVEXTが低下しても、LSIチップに蓄えられた必要な情報の消失を防止できる。この中で、3は電源電圧の降下検出回路、SWは情報保持時に電池から外部電源端子に電流が流れるのを防止するためのスイッチ、4はスイッチの制御信号、Bは電池、VBTはその電圧であり、情報保持モードにおいてはこの電池を電源としてチップ全体は動作する。Dは通常動作時に電池に電流が流入するのを防止するためのダイオードである。この電源回路により、通常動作においては、VEXTが、情報保持時においては、VBTがチップの電源端子(PAD1)に印加される。
【0015】
さて、この例では、通常動作と情報保持動作の違いをLSIチップ上の検出手段により検出する。ここで5a、5bは主たる回路ブロック、5はそれらの集合、6はチップ外部から入力した電源電圧VCCを各回路ブロックの電源電圧VCL1、VCLnに変換するための電源電圧変換回路である。6のなかで、6a、6cは通常動作時用の変換回路、6b、6dは情報保持時用の変換回路を示している。一般に、情報保持時においては通常動作時に比べて、回路の動作電圧や動作電流は小さくてすむため、電源電圧を供給する電圧変換回路の消費電流を小さくして駆動能力を落しても支障がない。これにより、主たる回路ブロックの低消費電流化と相まって、LSIチップ全体の消費電流を著しく低減することが可能になる。なお、この例では2つの電圧変換回路を切り換える方式を示したが、変換回路の数は3つ以上であってもかまわない。また、1つの電圧変換回路を用いて、その出力電圧や消費電流を変化させてもかまわない。SW6a、SW6cはVCCがVCL1やVCLnにほぼ等しい値にまで低下した場合、電源電圧VCCを直接、回路ブロックに印加するためのスイッチである。スイッチを用いることにより、電圧変換回路をオフにして、さらに消費電流を低減することができる。なお、以上の例では、スイッチと複数の電圧変換回路とにより電源電圧変換回路を構成した例について述べたが、同様の効果が得られれば、1つの電圧変換回路を用いてもかまわない。また、同図中9は基準電圧VLの発生回路である。この電圧を基に内部電源電圧VCL1やVCLnを発生する。8は情報保持動作状態であることを示す信号PDの発生回路である。PDの発生方法としてはいくつか考えられるが、ここでは電源電圧VCCと参照電圧VCXとを比較し、前者が後者よりも小さいときにPDを出力するという方法を用いている。10はリミッタ・エネーブル信号LMの発生回路である。電源電圧が内部電源電圧よりも高く、電圧変換回路(電圧リミッタ)を動作させるときには高電圧(“1”)を、外部電源電圧が内部電源電圧に等しいところまで低下したときには低電圧(“1”)をそれぞれ出力する。後者の場合には電源電圧を直接回路ブロックに印加すると同時に、電圧変換回路を動作させず、消費電流を小さく抑える。図に示した例では、電源電圧VCCと参照電圧VLXとを比較し、前者が後者よりも大きいときにLMを出力している。2つの信号PDとLMとにより電源電圧変換回路の出力電圧や消費電流などを切り換えることができる。また、図中7は入出力バッファ、11はチップ外部と制御信号やデータの授受を行うための入出力バス、12はチップ内部にあって回路ブロック間で制御信号やデータの授受を行うための内部バスである。入出力バッファはレベル変換回路を兼ねており、チップ内部の論理信号振幅と外部の論理信号振幅が一致しなくても、制御信号やデータの受け渡しをすることができる。また、情報保持動作状態においては、チップ外部と内部の間で制御信号やデータの受け渡しをする必要がないため、情報保持状態信号PDにより入出力バッファをオフする。
【0016】
図2は電源電圧VCCと内部電源電圧VCLの関係の一例を示す図である。同図で、横軸は電源電圧VCC、縦軸は内部電源電圧VCLに対応する。ここでは、標準電源電圧を3〜3.6V、情報保持時の電源電圧を1〜2V、標準動作時と情報保持時の切り換えを行うための参照電圧VCXを2.5Vとしたが、標準電源電圧の最小値VCC(min)、情報保持時の電源電圧の最大値VBT(max)、参照電圧VCXとの間に、VBT(max)<VCX<VCC(min)なる関係が成り立てば、ここに示した値でなくともかまわない。また、標準動作時における内部電源電圧VCLは1.5Vとしたが、電源電圧VCCを越えない範囲で、回路の動作性能に応じた適当な電圧値に設定して差し支えない。また、この例においては、1.5V以下の電源電圧において電源電圧VCCを直接、内部回路に印加するため、VLXの値を1.5Vにしている。
【0017】
このLSIチップにおいて、電源電圧VCCが時間的に変化した場合の、内部電源電圧VCL、2つの制御信号LM、PDのそれぞれの時間変化の例を図3に示す。ここでは時間t0〜t3にかけて、電源電圧VCCが3.5V〜1Vに低下し、時間t4〜t7にかけて、電源電圧VCCが1〜3.5Vに上昇する場合を考えている。電源電圧VCCがVCX=2.5Vよりも小さくなるt1〜t6の期間、信号PDが高電圧(“1”)になり、チップは情報保持状態となる。また、電源電圧VCCがVLX=1.5Vよりも小さくなるt2〜t5の期間、信号LMは低電圧(“0”)になり、チップには電源電圧VCCが直接、印加される。なお、ここに示した電圧値はひとつの例であり、他の電圧の組合せでも同様に適用できる。
【0018】
図4および図5には、リミッタ・エネーブル信号LMを発生する方法および回路の構成の一例を示す。信号LMは、電源電圧VCCを低下させていったときに、内部電源電圧VCLにはじめて等しくなるところで高電圧(“1”)から低電圧(“0”)に遷移させてやればよい。この例では、電源電圧VCCに比例する電圧β×VCC(0≦β≦1)と参照電圧VLとを比較回路により比較し、前者が大きいときに高電圧(“1”)、前者が小さいときに低電圧(“0”)を出力している。このように電源電圧VCCに比例する電圧を用いて高電圧と低電圧の間の電圧を入力とすることにより、比較回路の電圧増幅率を大きくとることができるなど、回路動作上、都合が良い。例えば、β=0.5、VL=0.75Vの場合、VLX=1.5Vとなり、電源電圧VCCが1.5V以上のときにリミッタ・エネーブル信号LMが高電圧(“1”)となり、電圧変換回路が動作する。ここで、電源電圧VCCに比例する電圧は抵抗分割などにより発生することができる。
【0019】
図6および図7には、情報保持状態信号PDを発生する方法および回路の構成の一例を示す。基本的には、前述したLM発生回路と同様な回路で構成できる。この場合、電源電圧VCCに比例する電圧α×VCC(0≦α≦1)は比較回路の反転入力端子に入力する。例えば、α=0.5、VL=0.75Vの場合、VCX=2.5Vとなり、電源電圧VCCが2.5V以下のときに情報保持状態信号PDが高電圧(“1”)となり、情報保持状態になる。ここで、電源電圧VCCに比例する電圧は抵抗R1とR2の抵抗分割により発生している。抵抗R1とR2は半導体基板中に形成された不純物拡散層やポリシリコン、さらにはMIS−FETのチャネル抵抗などいずれを用いて構成しても構わない。
【0020】
図8は、スタティックメモリをその一部に含むLSIに本発明を適用した一実施例を示している。図中、5cはスタティックメモリのメモリセルアレー、5dは論理回路等の情報保持を必要としない回路ブロックであり、それぞれの電源電圧はVCL2およびVCL1である。メモリセルは4つのNチャネルMOS-FET T6〜T9と2つの抵抗素子R7、R8とからなっている。抵抗値をRとすると、1つのメモリセルあたりに流れる電流値はVCL2/Rとなる。したがって、情報保持時には雑音余裕(ノイズマージン)が確保できる範囲内で電圧値をできるだけ下げることが望ましい。図9に示すように、この例では、標準動作時のVCL2を1.5V、情報保持例のVCL2を1Vとしている。論理回路ブロック5dはインバータや論理ゲートなどにより構成されている。図中、矢印の付いているT11、T13はPチャネルMOS-FET、その他のT10、T12はNチャネルMOS-FETを示している。情報保持時には、これら論理回路は動作させる必要がないため、電源電圧を供給する必要がない。したがって、ここでは標準動作時のVCL1を1.5V、情報保持時のVCL1を0Vとしている。内部電源電圧VCL2およびVCL1は電源電圧変換回路6eあるいはスイッチとして動作するPチャネルMOS-FET T1 とにより供給される。電源電圧変換回路は、差動増幅回路A1、差動増幅回路の動作電流を制御するためにもうけられた抵抗R3と2つのNチャネルMOS-FET T3、T4、差動増幅回路の反転入力端子への帰還量を制御するためにもうけた3つの抵抗R4〜R6とPチャネルMOS-FET T5、およびスイッチとして動作するPチャネルMOS-FET T2、とから構成されている。電源電圧が高く、内部電源電圧をVCCから降下させる場合には、リミッタ・エネーブル信号LMが高電圧(“1”)になる。この時、T1がカットオフする、と同時にT3が導通し、差導増幅回路A1にバイアス電流が供給され、非反転入力電圧VLに比例した電圧が出力される。これと反対に、信号LMが低電圧(“0”)の時には、T3がカットオフし、差動増幅回路にバイアス電流が供給されなくなる。そのため、電源電圧VCCが直接、内部電源電圧として出力される。情報保持動作時には情報保持信号PDが高電圧(“1”)になる。この時には、トランジスタT2 がカットオフし、回路ブロック5dへの電源供給を停止する。一方、T4 がカットオフし、差動増幅回路のバイアス電流の値は抵抗R3 によって決まるようになる。情報保持状態においてメモリセルアレーが消費する電流は非常に小さく、かつ時間的にほぼ一定の直流電流とみなすことができる。したがって、差動増幅回路の負荷駆動能力は標準動作時に比べて格段に小さくてもよく、バイアス電流を著しく低下させても、動作上、支障がない。また同時にT5 を導通させ、差動増幅回路の帰還量を大きくすることにより、情報保持動作時の内部電源電圧を下げている。これにより、情報保持時のチップ全体の消費電流を著しく低減することができる。なお、この例では、VL=0.75V、R4=R6=3R5としている。このときのVCL2の値は、標準動作時で1.5V、情報保持時で1.0Vとなる。
【0021】
図9は電源電圧VCCと内部電源電圧VCL2およびVCL1の関係の一例を示している。同図で、横軸は電源電圧VCC、縦軸は内部電源電圧VCLである。ここでは図2の例と同様、標準電源電圧を3〜3.6V、情報保持時の電源電圧を1〜2V、標準動作時と情報保持時の切り換えを行うための参照電圧VCXを2.5Vとした。標準動作時における内部電源電圧VCL2およびVCL1 は1.5V、情報保持時における内部電源電圧VCL2 は1Vとしたが、それぞれ電源電圧VCC を越えない範囲で、回路の動作性能に応じた適当な電圧値に設定して差し支えない。
【0022】
このLSIチップにおいて、電源電圧VCC が時間的に変化した場合の、内部電源電圧VCL2 およびVCL1、2つの制御信号LM、PDのそれぞれの時間変化の例を図10に示す。ここでは、時間t0〜t2にかけて、電源電圧VCCが3.3〜2Vに低下し、時間t3 〜t5にかけて、電源電圧VCCが2〜3.3Vに上昇する場合を考えている。電源電圧VCCがVCX=2.5Vよりも小さくなるt1〜t4の期間、信号PDが高電圧(“1”)になり、チップは情報保持状態となる。また、この時間範囲において電源電圧VCCは1.5Vよりも小さくならないため、信号LMは高電圧(“1”)のままである。
【0023】
以上述べた実施例によれば、標準動作時においては高速に動作し、情報保持時においては必要最低限の電力で情報を保持することのできるスタティックメモリあるいは、スタティックメモリをその一部に含むLSIを実現することができる。なお、以上の実施例では、高抵抗負荷によるスタティックメモリセルを用いた例について述べたが、その他にも例えば、2つのCMOSインバータと2つの選択トランジスタとからなるCMOS型メモリセルや、2つのNANDゲートあるいはNORゲートを用いたラッチ回路などにより記憶回路を構成する場合にも同様に本発明を適用できる。
【0024】
図11は、ダイナミックメモリに本発明を適用した一実施例を示している。図中、5eは1.5V以下の電源電圧で動作するダイナミックメモリであり、一つのメモリセルは、NチャネルMOS-FET T18 および蓄積容量CS1により構成されている。13はメモリセルアレー、14はロウ・アドレス・バッファ、15はカラム・アドレス・バッファ、16はロウ・アドレス・ストローブ(RAS)入力バッファ、17はカラム・アドレス・ストローブ(CAS)入力バッファ、18はライト・エネーブル(WE)入力バッファ、19はデータ入力バッファ、20はデータ出力バッファ、21はロウ・アドレス・ストローブ(RAS)信号をもとに制御クロックを発生するクロック発生回路、22はカラム・アドレス・ストローブ(CAS)信号をもとに制御クロックを発生するクロック発生回路、23は書き込みクロック発生回路、24はリフレッシュ(RFSH)信号発生回路、25はリフレッシュアドレス発生回路、26はリフレッシュアドレスと外部入力アドレスの切り換えを行うマルチプレクサである。ダイナミックメモリでは蓄積容量CS1に電荷を蓄えることにより情報を記憶しているため、情報保持時においても、周期的に信号電荷を読出して再書き込みをおこなう、いわゆるリフレッシュ動作が必要となり、メモリセルアレー以外の一部周辺回路も動作させる必要がある。また、十分な雑音余裕を確保するためには、情報保持時においても標準動作時と同等の信号電荷量を確保する必要がある。そこで、この例では、図12に示すように、情報保持時と標準動作時の内部電源電圧を変化させず、1.5V(一定)としている。情報保持時においてはチップ外部との入出力を行う必要がないため、全ての入出力バッファ14〜20は信号PDによりカットオフしている。また、マルチプレクサを信号PDにより制御し、情報保持時にはリフレッシュアドレス発生回路により出力されるアドレスに切り換えている。リフレッシュ動作時には、信号RFSHが高電圧(“1”)になる。この信号はリフレッシュアドレス発生回路に入力され、リフレッシュアドレスを順次、増加または減少させる。同時に、RFSHはクロック発生回路21を起動し、リフレッシュに必要なクロックを発生する。内部電源電圧VCL は電源電圧変換回路6fおよびスイッチとして動作するPチャネルMOS-FET T14とにより供給される。電源電圧変換回路は、差同増幅回路A2、差動増幅回路の動作電流を制御するためにもうけられた抵抗R9と3つのNチャネルMOS-FET T15、T16、T17、差動増幅回路の反転入力端子への帰還量を制御するためにもうけた2つの抵抗R10、R11とから構成されている。電源電圧が高く、内部電源電圧をVCCから降下させる場合には、リミッタ・エネーブル信号LMが高電圧(“1”)になる。この時、T14がカットオフする、と同時にT15が導通し、差動増幅回路A2にバイアス電流が供給され、非反転入力の電圧VLに比例した電圧が出力される。これと反対に、信号LMが低電圧(“0”)の時には、T15がカットオフし、差動増幅回路にバイアス電流が供給されなくなる。そのため、電源電圧VCCが直接、内部電源電圧として出力される。情報保持動作時には情報保持信号PDが高電圧(“1”)になる。
【0025】
この時にはT16をカットオフし、差動増幅回路のバイアス電流の値を抵抗R9によって決めている。情報保持状態で、かつ周辺回路が動作していない期間は消費電流が小さい。したがって、差動増幅回路の負荷駆動能力は標準動作時に比べて格段に小さくてもよく、バイアス電流を著しく低下させても、動作上支障がない。リフレッシュ動作時には、信号RFSHを電圧変換回路6にフィードバックしてT17を導通させ、差動増幅回路のバイアス電流を標準動作時と同程度の値としている。こうすることにより、リフレッシュ動作期間中、データ線の充放電や周辺回路の動作に必要な電源電流を供給することができる。したがって、情報保持時においても、雑音余裕を低下させることなくチップ全体の消費電流を著しく低減することができる。なお、この例では、VL=0.75V、R10=R11としてVCL=1.5Vを得ているが、この他の電圧値や抵抗値の組合せでも構わない。
【0026】
このLSIチップにおいて、電源電圧VCCが時間的に変化した場合の、内部電源電圧VCL、2つの制御信号LM、PD、リフレッシュ信号RFSH、および差動増幅回路のバイアス電流値のそれぞれの時間変化の例を図12に示す。ここでは、時間t0〜t2にかけて、電源電圧VCCが3.3〜2Vに低下し、時間t3〜t5にかけて、電源電圧VCC が2〜3.3Vに上昇する場合を考えている。電源電圧VCCがVCX=2.5Vよりも小さくなるt1〜t4の期間、信号PDが高電圧(“1”)になり、チップは情報保持状態となる。また、この時間範囲において電源電圧VCCは1.5Vよりも小さくならないため、信号LMは高電圧(“1”)のままである。情報保持期間中、リフレッシュ動作時には、標準動作時と同程度のバイアス電流IB1を流し、それ以外は十分小さな値IB2を流している。
【0027】
以上述べた例では、同じアドレス・バスからロウ・アドレスとカラム・アドレスを時間的に切り換えて取り組む。いわゆるアドレス・マルチプレクス方式を用いているが、全てのアドレスを同時に取り込む一般的な方式を用いても本発明を同様に適用できる。また、特願昭63−148104や特願昭63−222317に述べられているような、プレートを駆動してデータ線の電圧振幅を低減するダイナミックメモリを用いることにより、より低消費電力メモリを実現することができる。
【0028】
図13(a)および(b)は情報保持時におけるリフレッシュ信号RFSHのタイミングの一例を示している。ここでは、4096サイクルで全メモリアレーをリフレッシュする場合の例を示している。電源電圧を、例えば1.5V以下にまで低下させることにより、メモリ全体の消費電流を大幅に下げることができるため、64Mb程度の大容量のメモリであっても、リフレッシュサイクルを4096から増やす必要がなくなり、システムを構成しやすくなる。情報保持状態に移行して最初の4096サイクルで集中リフレッシュ、すなわち比較的短い周期TC1で信号RFSHを発生させている。これは、標準動作時におけるリフレッシュ制御がRFSHによる内部リフレッシュとは無関係であるためである。こうした初期化を行うことにより、状態が移行する前後でリフレッシュ周期の仕様を満たさなくなる危険性を回避することができる。図13(a)では、集中リフレッシュの後、一定の周期TC2で信号RFSHを発生させている。これに対して同図(b)では、周期TC3で集中リフレッシュを繰り返している、集中リフレッシュ中の信号RFSHの周期は、最初の集中リフレッシュと同じ値TC1にしている。これは他の値でも差し支えないが、信号発生回路の構成上、同じ値にしたほうが都合が良い。
【0029】
図14は図13(a)の例にたいするリフレッシュ周期TC2のチップ温度依存性の一例を示している。チップ温度と情報保持時間の関係は、例えばアイ・イー・イー・イー・トランザクションズ・オン・エレクトロン・デバイセズ、第35巻、第8号、第1257〜1263頁(1987)(IEEE Transactions on Electron Devices, Vol.35,No.8, pp.1257−1263,August 1987)において論じられている。これによれば、チップ温度が0〜100℃まで変化したときの情報保持時間の変化は約3桁である。したがって、リフレッシュ周期TC2を図14のように変化させれば、実際の情報保持特性に合わせることができる。情報保持状態においては、チップの消費電力は極めて小さくなるため、環境温度とチップ温度との差はほとんどない。したがって、低い環境温度で使用することにより、リフレッシュ周期を伸ばし、さらに低電力化することができる。これにより、電池を電源とする携帯型電子機器などに搭載するのに適したダイナミックメモリを供することができる。なお、図14のような温度依存性を有する発振回路は特開昭60−136088に述べられている。
【0030】
図15は図13(b)の例において、リフレッシュ不良が発生したときの例を示している。図において、横軸はリフレッシュ周期、縦軸は累積不良度数である。リフレッシュ周期TC3に対して、1ビットのみ不良となっている。メモリのごく一部のみが不良の場合、不良メモリセルを、あらかじめチップ上に設けておいた予備のメモリセルで置換することにより修復する、いわゆる欠陥救済技術がある。この技術は、例えば、アイ・イー・イー・イー・ジャーナル・オブ・ソリッド・ステート・サーキッツ、第16巻、第5号、第479〜487頁(1981)(IEEE Journal of Solid-State Circuits, Vol.16,No.5,pp.479−487,1981)において論じられている。この技術は図15のようなリフレッシュ不良に対しても同様に適用できる。しかし、従来の欠陥救済技術では、予備のメモリセルを必要とするため、チップ面積の増大を招くという欠点があった。図16,図17,図18に示したのは、予備のメモリセルを用いないリフレッシュ不良救済技術の例である。これは、図15においてリフレッシュ周期TC3で不良となるメモリセルのみを、それよりも短い周期、例えばTC4でリフレッシュするというものである。以下、図16〜18を用いて説明する。図16はこの不良救済技術を用いたときの、情報保持時におけるリフレッシュ信号RFSHのタイミングの一例を示している。ここでは、アドレス1がリフレッシュ不良である場合を考えている。図に示すように、ひとつの集中リフレッシュから次の集中リフレッシュの間、周期TC4でアドレス1をリフレッシュしている。こうすれば、全アドレスを短い周期TC4でリフレッシュする場合に比べて消費電流を著しく低減することができる。各リフレッシュ周期の間には4096×TC1≦TC4≦TC3が成り立つ必要がある。図17はリフレッシュアドレスおよびリフレッシュ信号RFSHを発生する回路構成の一例、図18はその動作タイミングを示している。図17において、OSCはクロックφ0を発生する発振器、DV1,DV4,DV3 はクロックφ0 の整数倍の周期を有するクロックφ1,φ4,φ3 を発生する分周器、30は13ビットのシンクロナス・カウンタ、31はリフレッシュアドレス発生回路、32はリフレッシュ信号(RFSH)発生回路、I1はインバータ、G1はANDゲート、G2 はORゲートをそれぞれ示している。カウンタはクロックφ1 により動作し、Reset端子に高電圧(“1”)が印加され、カウンタ出力が全て低電圧(“0”)にリセットされた状態から計数を開始する。出力が4097になると出力Q12 が高電圧(“1”)となり、計数を停止する。図中eはカウンタ・エネーブル信号である。カウンタの動作中、eは高電圧(“1”)であるため、リフレッシュアドレス発生回路の出力ar0〜ar11にはカウンタの出力Q0〜Q11が出力される。カウンタが停止した後、eは低電圧(“0”)となり、ar0〜ar11 には不良アドレスaS0〜aS11 が出力される。同様に、カウンタの動作中はクロックφ1 が、カウンタ停止後はクロックφ4、がそれぞれリフレッシュ信号発生回路から出力される。これにより、カウンタの動作中は周期TC1で4096回集中リフレッシュを行い、カウンタ停止後は周期TC4で不良アドレスのみをリフレッシュすることができる。なお、ここでは一つの不良アドレスのみを救済する例について述べたが、複数の不良アドレスを救済する場合についても、同様に本発明が適用できる。
【0031】
以上述べた実施例によれば、標準動作時においては高速に動作し、情報保持時においては必要最低限の電力で情報を保持することのできるダイナミックメモリあるいは、ダイナミックメモリをその一部に含むLSIを実現することができる。さらには、従来ダイナミックメモリで問題となっていた電源電圧変動にたいしても、図11、12に示したように、内部回路を例えば1.5Vのような低電圧で動作させることにより、外部電源電圧が大きく変化しても、安定に動作させることができる。
【0032】
いままで述べてきた実施例においては、標準動作状態と情報保持動作状態の違いをLSIチップ上に設けた検出手段により検出していたが、動作状態をチップ外部からコントロールしても構わない。図19は情報保持状態への移行を外部からコントロールする、本発明の他の一実施例を示している。この中で、4bはチップ外部から入力される情報保持状態信号、1Bは図1のLSIチップと同様、情報記憶機能あるいは情報処理機能を有するLSIチップ、PAD3は情報保持状態信号を受信するためのボンディングパッドをそれぞれ示している。図1のLSIチップと異なる点は、チップ上に検出手段と情報保持状態信号の発生手段を設ける必要がないことである。このチップを図1のLSIチップとは別に設計しても良いし、一つのチップを設計し、ボンディングの切り換えやアルミニウム配線のマスタスライスで分けてもかまわない。
【0033】
図20は図19のLSIチップを電池Bを電源として動作させる場合を示している。電池の電圧値は、その種類により1〜3.6Vなどの広範囲に分布する。したがって、情報保持状態への移行を電圧変化で検出する方法に比べて、システムが外部からコントロールできるほうが都合が良い。図21は内部電源電圧VCLの電源電圧VCCに対する依存性を示している。この例では、標準電源電圧範囲を1〜3.6Vとし、1.5〜3.6VのときにはVCL=1.5V、1〜1.5VのときにはVCL=VCCとしている。こうすることにより、1〜3.6Vといった広い電源電圧範囲にわたって内部電源電圧の変化を小さく抑えることができ、動作速度や消費電流、動作余裕といった動作性能の電源電圧依存性がほとんどないLSIを実現することができる。また、電源電圧を変化させることなく、必要に応じて情報保持状態へ移行させることができるため、システムの状態に応じて不必要な電力消費を抑え、電池で動作する電子機器の動作時間を長くすることができる。
【0034】
図1や図19に示した電池バックアップ回路をチップ上に取り込み、電源の切り換えをチップ上でおこなうようにしたLSIの構成例を図22に示す。この図で、1Cは図1のLSIチップと同様、情報記憶機能あるいは情報処理機能を有するLSIチップ、40は電源切り換え回路、41は電源降下検出回路、SL、SBは電源降下検出回路が発生する切り換え信号、SW40a、SW40bは切り換え信号SL、SBにより電源の切り換えを行うスイッチ、PAD4は電池の電圧を印加するためのボンディングパッドをそれぞれ示している。このように、電源の切り換えをチップ上で行うことにより、システム(ボード)に電池バックアップ回路を実装する必要がなくなり、部品点数が削減でき、製造コストや実装密度を改善できる。また、LSIの特性に応じた電源切り換え回路を搭載できるため、ユーザは電源切り換え時に問題となる電源電圧の過渡変動を気にする必要がなくなり、使い易いチップを提供することができる。図23は電源切り換え回路40の具体的な構成例を示している。図において42、43は差動増幅回路、44、45はその出力T19、T20 は電源の切り換えを行うスイッチに相当するPチャネルMOS-FET、46は電源切り換え回路の出力である。以下、この回路の動作を説明する。差動増幅回路42の非反転入力と反転入力にはそれぞれVCCとVBTに比例する電圧γVCCとγVBTを印加する。同様に、差動増幅回路43の非反転入力と反転入力にはそれぞれVBTとVCCに比例する電圧γVBTとγVCCを印加する。ここでγは0≦γ≦1を満たす比例定数であるが、差動増幅回路の電圧ゲインと出力振幅を十分とれるような値にすることが望ましい。比例する電圧は抵抗分割により得ることができる。差動増幅回路42、43の出力44、45はT19、T20のゲートに印加される。はじめにVCC>VBTの場合を考える。このとき、出力44には高電圧(VCC)が、出力45には低い電圧(〜γVCC−VT)が出力され、T19は非導通、T20は導通状態になる。したがってVINTとしてVCCが出力される。同様にVCC<VBTの場合、出力44には低い電圧(〜γVBT−VT)が、出力45には高電圧(VBT)がそれぞれ出力され、T19は導通、T20は非導通状態になる。その結果、VINTとしてVBTが出力される。この回路はVCCかVBTの一方が0Vの場合でも同様に動作するため、どちらか一方の電源しか供給しない場合にも、供給された電圧がそのまま内部回路の電源電圧として出力される。図24はVINTのVCC依存性の一例をVBT=1.5Vの場合に対して示している。VCC>1.5VのときにはVINT=VCC、VCC<1.5VのときにはVINT=1.5Vが得られている。図に示されるように、VINTは連続的に変化しており、LSIの動作に悪影響を及ぼすようなキンクは発生していない。以上の実施例に示されるように、比較的簡単な回路で電源切り換え回路を構成できるため、これを一つのLSI上に搭載しても、チップ面積の増加は僅かである。ここでは、MOS-FETを用いて構成した例を示したが、他の、たとえばバイポーラトランジスタを用いても同様に実現することができる。
【0035】
以上の実施例では、主たるLSI回路ブロックが1.5V以下で動作するLSIチップの基本概念を説明してきた。以下では、主にダイナミックメモリを取り上げ、より詳細な実施例を説明する。一般に、他の論理LSIやスタティックメモリに比べて、ダイナミックメモリは低電圧動作が難しいとされてきた。その第一の理由は、蓄積電圧と蓄積容量の積できまる信号電荷量が低電圧化により減少し、信号対雑音比が低下するためである。そのために、パッケージや金属配線などに含まれる微量の放射性物質から放出されるアルファ線の照射により発生する雑音電荷や、メモリセルに流入する熱的や非熱的なリーク電流による雑音電荷に対する雑音余裕(マージン)の確保が難しいと考えられてきた。これらの問題点は次の二つの方法の何れかにより解決することができる。
【0036】
(1)低い電源電圧(例えば1.5V)においても、従来と同程度のメモリセル蓄積信号電圧(例えば、低電圧=0V、高電圧=3V)が得られるような回路を用いる。この場合、メモリセルの蓄積容量は従来と同程度の値(例えば30〜40fF(フェムト・ファラッド))で良い。
【0037】
(2)回路方式は従来のままとする代わり、メモリセルの蓄積容量を電源電圧にほぼ反比例して増大させる。例えば電源電圧=1.5Vのときの、メモリセルの蓄積容量は60〜80fFとする。
【0038】
上記方法のうち、(1)については、ワード線とデータ線の他に、メモリセルのプレートを駆動することにより、データ線の振幅よりも大きな信号振幅をメモリセルに蓄積する方法が特願昭63−148104や特願昭63−222317に示されている。(2)については、蓄積容量を従来に比べて飛躍的に増大させる技術が特願昭60−267113やシンポジウム オン ブイエルエスアイ テクノロジー、ダイジェスト オブ テクニカル ペーパーズ、第29〜30頁(1988)(1988 Symposium on VLSI Technology, Digest of Technical Papers, pp.29−30,1988)に述べられている。これらの技術を適用することによって、安定な動作に必要な蓄積信号電荷を確保することができる。低電圧動作のための第2の課題は高速動作と低消費電流を同時に実現することである。第3の課題は低電圧動作回路と高電圧動作回路の同一チップ上への集積を可能にする素子あるいは回路の実現である。第3の課題は、高電圧電源と低電圧電源の電圧値の比が2倍以上になると特に問題となってくる。一つのチップ上に高電圧用と低電圧用の二種類の素子を形成することにより第3の課題を解決する例が特願昭56−57143に示されている。この技術によれば、低電圧電源用と高電圧電源用のそれぞれに対して最適な素子で回路を構成できるが、LSIの製造工程が複雑になるという欠点がある。以下の実施例では、第2の課題を克服し、最小の電源電圧が1Vでも動作する手段、および製造工程を複雑にすることなく第3の課題を解決する方法について説明する。これらによりダイナミックメモリの動作電源電圧を1〜1.5V程度にまで低電圧化でき、ダイナミックメモリあるいはダイナミックメモリをその一部に含むLSIチップの高集積化、高速化、低消費電力化を同時に実現できる。また、バッテリ動作あるいはバッテリバックアップ動作において要求される仕様を満たすことができる。
【0039】
はじめに、第2の課題を克服する手段について説明する。なお、以下に相補形のMOS-FET(Complementary MOS=CMOS)を用いる例を示すが、同様の効果が得られれば、バイポーラトランジスタや接合型FET、あるいはシリコン以外の素子を用いても構わない。図25(a)は、NチャネルMOS-FETゲート・ソース間電圧VGSとドレイン電流IDの関係を示している。この関係は、(i)IDの平方根がVGSにほぼ比例する平方根領域と、(ii)よりVGSの小さな領域でIDがVGSの指数関数に比例するサブスレッショルド領域とに分けられる。図中VT1は、(ii)の領域を無視し、電流電圧特性を平方根で近似できるとしたときに、ドレイン電流が流れ始める、いわゆるゲートしきい値電圧である。また、VT0は回路動作上、ドレイン電流がほぼ零とみなせるゲートしきい値電圧の他の定義である。ゲート幅を10ミクロンとしたとき、VGS=VT0のときのドレイン電流は10nA程度、VGS=VT1のときのドレイン電流は1μA程度である。VT1とVT0の差はおおよそ0.2Vである(VT1>VT0)。実際のMOS-FETの電流駆動能力にはVGS−VT1が関係し、待機状態での静的な電流にはVT0が関係する。以下の例では、LSIの主たる回路に用いる素子のしきい値電圧をVT1=0.3V(したがってVT0は約0.1V)となるように設定した。これにより、電源電圧の半分の電圧(例えば0.5V)でMOS-FETを導通させる必要のあるセンスアンプや差動増幅回路を動作させることができ、電源電圧=1Vまで全ての回路を動作させることができる。また、これにより、チップ全体の待機電流を10μA程度に抑えることができる。また、各種製造工程のばらつきにより、しきい値電圧が±0.1V程度ばらついても、電源電圧=1Vでの回路動作を実現するとともに、チップ全体の待機電流を100μA以下に抑えることができる。また電源電圧=1Vでも十分な動作速度が得られるように、チャネル長=0.3ミクロンとした。図25(b)は、2つのNチャネルMOS-FET(CaseI,CaseII)に対するゲートしきい値電圧VT1のチャネル長依存性を示している。ここに、CaseIは従来のダイナミックメモリ(以下DRAMと略す)で一般的な、基板バイアス電圧を印加する場合の条件、CaseIIは本発明で用いた、基板バイアス電圧を印加しない条件に対応した素子の特性を示している。CaseIではVBS=−1Vのときに、CaseIIではVBS=0Vのときにゲートしきい値電圧VT1が0.3Vになるようにしている。CaseIIの素子には以下の3つの問題がある。
(1)チャネル長の変動に対するゲートしきい値電圧の変動が大きく、CaseIに比べて制御性が劣るため短チャネル化が難しい。
(2)基板バイアス電圧はチップ上に設けられた基板バイアス電圧発生回路によりつくられるが、その電圧値は製造ばらつきによりばらつき、かつ動作する回路の個数により、その値が時間的に大きく変動する。ゲートしきい値電圧は基板バイアス電圧により大きく変調を受けるため、低電圧動作で要求されるようなゲートしきい値電圧の仕様を精度良く満たすことができない。
(3)電源投入時には基板バイアス電圧が0Vであるため、基板効果によりゲートしきい値電圧が0.3Vより低い値、例えば0Vになっている。と同時に、基板はほぼフローティング状態であるためVCCとの容量結合により基板電圧が過渡的に上昇し、ゲートしきい値電圧はマイナスとなる。このため周辺回路のMOS-FETが導通状態になになるため、大きな過渡電流が流れる。本発明では、基板電圧をVSS=0Vに固定しているため、ゲートしきい値電圧の制御性に優れ、かつ電源投入時の過渡電流の小さなLSIチップを提供することができる。さらには、回路動作中の基板電圧の変動をほとんど零にすることができるため、基板電圧からの容量結合雑音を大幅に減少させることができる。なお、しきい値電圧を精度良く設定する他の手段を用いれば、従来と同様に基板バイアス電圧を印加しても構わない。
【0040】
図26は、最小電源電圧1Vでも動作するダイナミックメモリの、主たる回路に用いた素子のゲート酸化膜厚tOX、電気的なチャネル長(実効チャネル長)Leff、ゲートしきい値電圧VT1、VT0を示している。ここで、括弧内に示した値は、製造ばらつきなどによる変動の範囲を示している。
【0041】
図27は、本発明のダイナミックメモリチップの断面構造の一部を示している。従来のダイナミックメモリで基板にマイナスの電圧を印加していた理由は、以下の3つである。
(1)入力あるいは出力に外部からリンギングなどによるマイナスの電圧が印加された場合、少数キャリアである電子が基板に注入される。この電子は基板内を拡散して、その一部がメモリセルの電荷蓄積部に達し、リフレッシュ特性を悪化させる。この少数キャリアの基板への注入を防止する。
(2)基板にマイナスの電圧を印加することにより、n-拡散層とp基板の間の接合容量を減少させ、負荷容量を減らす。これにより、回路の高速動作と低消費電力化を図る。
(3)基板にマイナスの電圧を印加することにより、チャネル下の空乏層が広がり、チャネル部のポテンシャルが基板電圧による変調を受けにくくなる。これにより、ゲートしきい値電圧が基板電圧の変動の影響を受けにくくなる。別の言い方をすると、ゲートしきい値電圧の基板効果係数が小さくなり、ダイナミックメモリの一部の回路の動作上、都合が良い。
【0042】
これらのうち、(3)については、CMOS−LSIの二重ウェル構造化の傾向とともに、基板電圧を印加することの効果が薄らいできている。したがって、(1)と(2)を解決することが、重要となる。CMOS−LSIにおいて、複数の基板電圧の印加が可能となる基板構造が特開昭62−119958に示されている。この構造と、本発明による低電圧LSIを組合せることにより、前述した目的を達成し、耐雑音性に優れ、高速、低消費電力の低電圧LSIを構成することができる。以下、本発明の基板構造の断面図を用いて、その実施例を説明する。図27において、P形のシリコン基板の不純物濃度は約1×1015cm+3である。この基板中に2回の異なる工程によって形成された2種類のNウェル(N1,N2)、および1種類のPウェルを形成する。各ウェルの不純物濃度は例えば、N2ウェルが1×1016cm+3、N1ウェルとPウェルが5×1016cm+3程度であるが、素子の寸法に応じてこれらの値は変化させても構わない。図中、50は能動領域間の電気的分離を行うための厚い酸化膜(膜厚は約500nm)、51は蓄積容量を形成するための第1のポリシリコン電極、52はMOS-FETのゲート電極となる第2のポリシリコン電極、53、54はこれら厚い酸化膜やポリシリコン電極をマスクとして自己整合的に形成したN形の不純物拡散層(不純物濃度は約2×1020cm+3)、55、56、57はこれと同様に形成されたP形の不純物拡散層(不純物濃度は約2×1020cm+3)をそれぞれ示している。P基板は拡散層56により接地電位(VSS)に固定している。メモリセルの蓄積容量や選択トランジスタTN3,TN4はN2ウェルにより基板と電気的に分離されたPウェル中に形成する。Pウェルには拡散層57により第2の基板電位VBP2を印加する。またN2ウェルには、それに電気的に接するN1ウェルと拡散層54により第2のNウェル電位VBN2を印加する。またVBS=0Vで動作させる周辺回路のNチャネルMOS-FET TN1はP基板中に、PチャネルMOS-FET TP1はN1ウェル内に、それぞれ形成する。また、周辺回路のNチャネルMOS-FET TN2はメモリセルアレーとは別の、P基板と電気的に分離されたPウェル内に形成している。こうすることにより、入出力回路などマイナスの電圧や、Nウェルの電圧よりも高い電圧が外部から入力される可能性のある場合、そのオーバシュートあるいはアンダーシュート量に応じた、独立した基板電圧を印加することができる。このように、メモリセルアレーが形成されるPウェルをP基板と電気的に分離することには、他に以下の効果がある。
(1)メモリセルアレーのPウェルをマイナス電位にバイアスすることにより、データ線容量を低減し信号対雑音比を改善できる。
(2)メモリセルアレーを覆ったN2ウェルが基板中を拡散してくる少数キャリアのバリアーとなる。これにより、雑音電荷の蓄積容量部への収集を抑止でき、耐雑音性が改善される。
【0043】
以上述べたように、図27に示したような基板構造を用いることにより、メモリセルアレーの安定動作と、周辺回路の高速化と低消費電力化を同時に実現することができる。なお、以上の説明では、P基板を用いる場合について述べたが、N基板を用いても同様な効果を期待することができる。ただ、本発明が対象とするバッテリ動作やバッテリバックアップ動作においては、電源電圧が大きく変動する環境での使用を考慮しなければならない。N基板を用いた場合、N基板には系の最高電圧VCCが印加される。したがって、電源電圧が大きく変動した場合、N基板の電位も変動し、N基板との容量結合により回路各部に雑音を誘起する。これらの理由から、本発明の目的には図27に示したP基板を用いる構造が適している。
【0044】
図28〜30には、本発明によりさらに低電圧化することが可能な情報保持機能を有するLSI回路の例を示している。図28は周辺回路の一例である。図中60は電源電圧VCL1で動作する回路ブロック、61は電源電圧VCL2で動作する回路ブロック、VBP1は回路ブロック61のNチャネルMOS-FETの基板バイアス電圧、VBN1は回路ブロック61のPチャンネルMOS-FETの基板バイアス電圧をそれぞれ示している。回路ブロック60は情報保持時に動作させる必要のない部分で情報保持時にはVCL1=0Vとなる。回路ブロック61は情報保持時にも動作させる必要がある部分でVCL2の値は動作状態によらず一定である。電源電圧=0.5V程度まで回路を動作させるためには、しきい値電圧VT1を0〜0.1V程度にする必要がある。このときには、回路が動作せず、ゲート・ソース間電圧が0VのときにもMOS-FETには1μA程度の電流が流れ、チップ全体では10mAという大きな電流値になる。情報保持時の消費電流を低減するためには、この静的な電流を低減することが必要である。一般に、情報保持時は標準動作時に比べて動作速度は遅くても良い。そこで、この例では基板電圧を制御することにより、情報保持時のMOS-FETのしきい値電圧を標準動作時に比べて導通しにくい方向(NチャネルMOS-FETのしきい値電圧は高く、PチャネルMOS-FETのしきい値電圧は低く)に変化させている。図29はNチャネルMOS-FETの基板電圧VBP1の発生回路の構成例、図30はその動作タイミング図である。なお、ここでは便宜上VCL2=1.5Vの場合について述べるが、先に述べたように、0.5〜1V程度の低い電源電圧のときに特に有効である。図29において、62はイーバータI2〜I3とNANDゲートG3とにより構成したリング発振器、63はダイオード接続された2つのMOS-FET T40、T41と容量CB1とにより構成したチャージパンプ回路、T42、T43はNチャネルMOS-FETT44はPチャネルMOS-FETをそれぞれ示している。標準動作時、すなわちPDが低電圧(“0”)のときには、リング発振器とチャージパンプ回路は動作しない。同時にMOS-FET T44が導通し、ノードN1が高電圧(“1”)であるためMOS-FET T42が導通してVBP1は接地電位になる。一方、情報保持時、すなわちPDが高電圧(“1”)のときには、MOS-FET T43が導通し、ノードN1がVBP1と同じ電位になるため、MOS-FET T42がカットオフする。同時に、リング発振器とチャージパンプ回路が動作し、VBP1にはマイナスの電圧が出力される。なお、メモリセルアレーには常に基板バイアス電圧を印加している。以上、述べたように、1V以下の低電圧電源で動作させる際、基板バイアス電圧を制御することにより、標準動作時には高速性を、情報保持時には低消費電力を実現することができる。なお、ここでは説明を省略したが、この発明はVBN1を発生する回路にも同様に適用できる。
【0045】
以下の説明では、先に述べた基板構造を用いた低電圧動作ダイナミックメモリの具体的な回路構成を説明する。図31はダイナミックメモリの回路構成を示している。図中、MA1,MA2はメモリセルアレー、DA1はダミーセルアレー、W0〜Wmはワード線、D0,D0 ̄,Dn,Dn ̄はデータ線、DW0,DW1はダミーワード線、XDはワード線選択回路、DWDはダミーワード線選択回路、T52〜T55は左マットMA1とセンスアンプの接続を制御する左マット選択トランジスタ、SHRLはその選択信号、T56〜T59は右マットMA2とセンスアンプの接続を制御する右マット選択トランジスタ、SHRRはその選択信号、PR0〜PRnは非選択時にデータ線の電圧を電位Pに設定するプリチャージ回路、φP ̄はプリチャージ信号、SA0〜SAnはデータ線上の微小信号電圧を増幅するセンスアンプ、CSNとCSPはセンスアンプのコモンソース駆動信号、CDはコモンソース駆動回路、YG0〜YGnはデータ線とコモンI/O線の接続を行うYゲート、YDECはYアドレス選択回路、Y0〜YnはY選択信号、DiBは入力データに応じてコモンI/O線を駆動するデータ入力バッファ、DoBはコモンI/O線の信号電流を増幅して出力するデータ出力バッファである。メモリセルの蓄積容量CS2の値は先にも述べたように60〜80fF程度、データ線容量の値は250〜300fF程度である。これにより、データ線の振幅を1.5Vとしたときの読出し信号電圧は150mV程度になり、センスアンプの動作に十分な信号電圧を得ることができる。
【0046】
図32は電源電圧1.5Vのときのデータ読出し時のおける各部の電圧波形を示している。なお、以下の説明ではメモリセルからの読出し動作の場合で、かつワード線W0が選択された場合を考える。データ線のプリチャージ電圧、セル蓄積容量の対向電極(プレート)の電圧は電源電圧の半分の0.75Vとしている。これにより、(1)データ線の充放電時やプリチャージ時に発生する容量結合雑音を最小に抑えるとともに、(2)蓄積容量を形成する絶縁膜に印加される電圧を最小に抑えて薄膜化することにより、蓄積容量の増大を実現している。メモリセルに高電圧(1.5V)を書き込むために、ワード線W0および左マット選択信号SHRLには、2.2Vを印加し、トランジスタT50およびT52が非飽和領域で動作するようにしている。YゲートのMOS-FETが飽和領域で動作するよう、コモンI/O線は1.2Vになるようにしている。このような低い電源電圧でも動作するコモンI/O線の信号の増幅器としては特願昭63−141703に述べられているような電流検出形のものが適している。この型の増幅器を用いれば、(1)コモンI/O線の電圧レベルを電源電圧近くまで大きくすることができ、かつ(2)コモンI/O線の信号振幅を小さく(例えば50mV)できるので、Y選択信号Y0を印加して信号を読出す際の動作マージンを大きくすることができる。また、メモリへの書き込みは、従来と同様にI/O線をデータ入力バッファDiBで駆動することにより行なえる。情報保持時においては、情報を外部に読出す必要がないため、図中破線で示したように、Y選択信号Y0は低電圧(“0”)のままである。また、Yアドレス選択回路、データ入力バッファ、データ出力バッファなどの動作させる必要がない。さらに、センスアンプのコモンソース駆動回路の駆動能力を低下させ、データ線電圧の時間変化率を低下させている。これにより、情報保持時においてはデータ線の充放電に伴うピーク電流の値を低減する。このような制御を行うことにより、電池などのような内部インピーダンスが高い電源を使用しても、電源電圧の過渡的な低下によりLSIが誤動作することを防止できる。以下には、このような低電圧ダイナミックメモリを実現するために重要な次の回路について説明する。
(1)1/2 VCL 発生回路。
(2)ワード線駆動回路。
(3)コモンソース駆動回路。
【0047】
図33(a)は1/2VCL発生回路の回路構成を示している。図中、T60,T62はNチャネルMOS-FET、T61,T63はPチャネルMOS-FET、R20,R21はバイアス電流を設定するための抵抗である。抵抗の値の比は、ノードN4およびノードPの電圧がVCL2のほぼ半分になるように選ぶ。容量CD1〜CD4は電源電圧が変動しても、それに追従するように設けられたスピードアップ・コンデンサである。これらの値の間にはCD1≒CD2、CD3≒CD4が成り立っている。各トランジスタの基板とソースを接続し、基板バイアス効果によりしきい値電圧が高くならないようにしている。このときの各トランジスタのしきい値電圧VT1の絶対値は約0.3Vである。もし、基板をソースでなく系の最高電圧に接続すると、基板バイアス効果によりしきい値電圧VT1の絶対値は0.5Vよりも大きくなるため、電源電圧VCL2=1Vでは動作しなくなる。このように、低電圧で動作する回路では基板電圧の与え方が最小電源電圧を規定する。図27に示した基板構造を用いると基板とソースの接続が容易に行える。図33(b)はNチャネルMOS-FET T60,T62の断面構造図を示している。65はN2ウェルの電位を与えるためのn-拡散層、66はPウェルの電位を与えるためのp-拡散層、67,68はNチャネルMOS-FETのソースおよびドレインとなるn-拡散層である。外部配線によりMOS-FETの基板電圧を与えるp-拡散層66をソースに接続している。N2ウェルには系の最高電圧、ここではVCL2を印加する。この例に示されるように、MOS-FETを基板と電気的に分離されたPウェル内に形成することができるため、しきい値電圧の基板効果の影響を受けない、低電圧動作に適した回路を構成することができる。なお、ここに示した例に限らず、差動増幅回路その他のソースを接地電位より高い電圧で動作させる回路には、同様に本実施例が適用できる。
【0048】
図34(a)はワード線駆動回路の回路構成、同図(b)にはその動作タイミングを示している。図中、T82はメモリセルトランジスタ、CS3は蓄積容量、T80,T81はNチャネルMOS-FETである。この回路は一般に自己昇圧(セルフブースト)回路と呼ばれる。Sにはワード線選択回路の選択信号が入力される。この電圧レベルは選択時には高電圧(例えば1.5V)、非選択時には低電圧(0V)となる。したがって、ノードN7には選択時にはVCL−VT0(VT0はT81のしきい値電圧)が、非選択時には0Vが印加される。選択信号が確定した後、Xにはメモリセルトランジスタを十分にオンできるように、電源電圧よりも高いパルス電圧(例えば2.2V)印加する。非選択時にはMOS-FET T80は導通しないが、選択時にはT80のゲート容量の結合により、ノードN7は高い電圧に昇圧(ブースト)される。ワード線に、Xに印加されるパルス電圧をそのまま出力するためには、ノードN7の電圧はXに印加されるパルス電圧よりも、さらに高い電圧、例えば2.2+VT1(VT1はT80のしきい値電圧)に昇圧(ブースト)される必要がある。MOS-FETの基板電位を接地電位にすると、基板効果によりしきい値電圧が上昇するため、特にVCLが1.5V以下の低電圧電源ではワード線に所定の振幅が得ることが難しい。ここでは、MOS-FETのしきい値電圧を十分低い値とするために、基板電位を信号駆動側(この例では選択信号Sや、パルス電圧X)のドレインに接続した(ここで、便宜上、ドレインは信号駆動の印加される端子と定義した)。このMOS-FETの断面構造図と、その等価回路をそれぞれ図35(a)および(b)に示す。素子の断面構造は図33(b)に示したものと全く同じであるが、その結線が異なっている。Pウェルの電位がドレインの電位と一致しているため、図35(b)の左に示すように、ドレインをコレクタおよびベースとし、ソースをエミッタとするバイポーラトランジスタが接続されたことと等価になる。実際には、コレクタとベースが接続されているためバイポーラトランジスタはダイオードとして動作し、図35(b)の右に示すような等価回路で表現される。したがって、ドレインがソースの電圧よりも高いときには、基板電圧がソースに対して正にバイアスされたMOS-FETとダイオードDLとが並列に接続され、逆にドレインがソースの電圧よりも低いときにはダイオードDLは逆バイアスされてカットオフし、基板電圧が低電圧側のドレインに接続されたMOS-FETだけが動作する。したがって、後者の場合に比べて、前者の場合のほうのしきい値電圧が低くなり、MOS-FETは導通しやすくなる。と同時にドレインとソースの電圧差が0.7V以上のときにはダイオードが導通するため、前者の場合、さらに電流が流れ易くなる。したがって、図34(b)において、ワード線を駆動するときのMOS-FET T80、T81のしきい値電圧を低い値にすることができ、低い電源電圧においても、駆動信号Xをワード線にそのまま出力することができる。このような非対称特性は、特に自己昇圧回路などに適用したときに効果が大きいが、その他の、例えばパスゲートや基板バイアス電圧発生回路のチャージパンプ回路に用いる整流回路などに適用しても、同様に低電圧電源での動作が改善される。
【0049】
図36(a)および(b)は、それぞれコモンソース駆動回路の構成の一実施例を示す図である。同図(a)において、T85、T86はコモンソースを駆動するNチャネルMOS-FET、G5はANDゲートである。標準動作時には信号PD ̄が高電圧(“1”)となり、コモンソース駆動信号φCSの入力に同期して、T85,T86が共に導通する。一方、情報保持時にはPD ̄が低電圧(“0”)となり、φCSの入力に対してT85のみが導通する。したがって、T85とT86のコンダクタンスを適当に選択することにより、標準動作時には動作速度を優先し、情報保持時には動作速度を犠牲にする代わりにピーク電流を低減することができる。図36(b)において、T90はコモンソースを駆動するNチャネルMOS-FET、T91、T93、T94はNチャネルMOS-FET、T92はPチャネルMOS-FET、G6はNANDゲート、G7はANDゲート、R25はT94にバイアス電流を供給するための抵抗をそれぞれ示している。標準動作時には信号PDが低電圧(“0”)となりT93がカットオフする。φCSの入力に同期して、ノードN8の電圧はVCLになりT90を駆動する。情報保持時には信号PDが高電圧(“1”)となりT92がカットオフする。φCSの入力に同期してT93が導通し、ノードN8の電圧はT94のゲート電圧に一致する。このとき、T90とT94とにより電流ミラー回路を構成するため、コモンソースの駆動電流は(VCL−VT1)/R25に比例する値になる。ここでは比例係数はT90とT94のチャネルコンダクタンスの比で決まる。このような駆動回路を用いることにより、情報保持時には、一定の制御された電流で駆動されるため、電池の内部インピーダンスに起因する電源電圧の過渡的な低下を招くことなく、安定な動作を実現することができる。なお、ここに示した電流ミラー回路以外にも、情報保持時に駆動電流を制御できれば、他の手段を用いても構わない。
【0050】
以上の実施例で述べたような基板構造、素子の定数、回路構成により、最小の電源電圧=1Vでの動作を保証するダイナミックメモリを実現することができる。また、図31に示したI/O線およびYゲートの回路構成の他に、読出し時と書き込み時に対して別々にコモンI/O線を設けることにより、読出し時と書き込み時の動作マージンをさらに向上させる方法が特開昭61−142594や特開昭61−170992に記述されている。この方法を適用することにより、1V程度の低い電源電圧でも、素子ばらつきの影響を受けずに安定に動作するメモリ回路を実現することができる。
【0051】
以上、1.5V以下の低い内部電源電圧で動作する主たるLSI回路ブロックの構成例をメモリを例にとって説明してきた。図1に示すようなLSIチップを実現するためには、これ以外に、高い外部電源電圧(例えば3〜5V)で動作する回路の実現が必須である。このような回路には少なくとも以下のものがある。(1)基準電圧発生回路、(2)電圧変換(降下)回路、(3)入力回路、(4)出力回路。
【0052】
図26に示したように、1.5V以下の低い内部電源電圧で動作する主たるLSI回路ブロックには、動作速度を確保する目的で、最先端の加工技術(たとえばゲート長0.3ミクロン以下に相当)による素子を使用する。こうした微細な素子では、ゲート耐圧やドレイン耐圧が低下し、高い外部電源電圧(例えば3〜5V)での動作が困難になる。これに関しては、たとえばアイ・イー・ディ・エム・テクニカル・ダイジェスト、第386頁〜第389頁(1988)、(IEDM Technical Digest, pp.386−389,1988)に記述されている。長期間にわたる信頼性を考慮すると、10nmのゲート酸化膜に印加可能な電圧は約4Vである。したがって、ゲート酸化膜に印加できる。最大電界強度Emaxは4MV/cm程度の値になる。近似的にはEmaxの値はゲート酸化膜厚に依存せず、ほぼ変化しないと考えて良い(実際には、ゲート酸化膜を薄くすると、多少大きくなる傾向にある)。この値を図26に示した素子(ゲート酸化膜厚tox=6.5nm)に適用すると、ゲートに印加可能な最大電圧は2.7Vとなる。したがって、この素子を高い外部電源電圧(例えば3〜5V)で動作させることができない。これを解決する手段には、以下の2つが考えられる。
(1)先の説明で触れたように、内部電源電圧で使用する素子の他に、外部電源電圧での動作する、より厚いゲート酸化膜を有する素子を同一チップ上に集積する。
(2)内部電源電圧で使用する素子のみにより構成する。このとき、外部電源電圧が直接、素子に印加されないよう回路的な工夫を施す。
【0053】
(1)の方法は特願昭56−57143に記載されている。しかし、この方法ではLSIの製造工程が複雑になるため、製造コストが上昇する。また素子形成上、最も重要なゲート酸化膜形成時に多くの工程が挿入されるため、不純物や欠陥を導入する確率が高くなり、素子の信頼性を低下させるという問題がある。以下には、(2)の方法により、高い外部電源電圧で動作する回路を実現する例を述べる。なお、以下の例では相補形のMOS-FET(CMOS)を用いた例について説明するが、その他の、例えばバイポーラトランジスタや接合形トランジスタを用いても、あるいはこれらとMOS-FETを複合して用いる場合、さらには、シリコン以外のガリウム砒素などの半導体材料を用いる場合についても同様に適用できる。
【0054】
図37(a)は本発明によるインバータ回路の構成例を示している。図中、T100,T102はNチャネルMOS-FET、T101、T103はPチャネルMOS-FET、in1、in2はそれぞれ第1、第2の同相入力端子、out1、out2はそれぞれ第1、第2の同相出力端子、Outは第3の出力端子、Vn、VpはそれぞれNチャネルおよびPチャネルMOS-FET用のバイアス電源電圧を示している。VnおよびVpは、例えば図37(b)に示すような外部電源電圧依存性を有する。この例では、VCC≧2VのときにVn=2V、Vp=VCC−2Vとなる。これにより出力端子out1の電圧は最大でもVn−VTNとなるため、トランジスタT100のゲート酸化膜に印加される最大電圧はVn−VTNに制限される。同様に、トランジスタT101のゲート酸化膜に印加される最大電圧はVCC−Vp−|VTP|に制限される。ここに、VTNはT102、VTPはT103のゲートしきい値電圧である。2つの出力端子out1、out2の信号レベルはそれぞれ0〜Vn−VTN、VCC−Vp−|VTP|〜VCCとなり、これらが次のインバータの入力in1,in2をそれぞれ駆動する。また、第3の出力Outには0〜VCC、すなわちフル振幅を出力することができる。
【0055】
このインバータによりインバータ列を構成したときの、各ノードの電圧および各トランジスタのゲート酸化膜に印加される最大電圧は図38(b)に示したようになる。この回路構成により、例えばVn=Vp=1/2VCCのときには、どのトランジスタにおいても、ゲート酸化膜に印加される最大電圧は1/2VCCに、また同時にドレイン/ソース間に印加される最大電圧は1/2VCC+VTN、あるいは1/2VCC+|VTP|に制限される。実際には、インバータの動作マージンを確保する観点から、電源電圧の低いところではVnおよびVCC−Vpは一定にするのが好ましい。また、スイッチング時の出力電圧の過渡的な変化に対してもドレイン/ソース間に大きな電圧が印加されぬよう、T102およびT103のチャネルコンダクタンスはそれぞれT100およびT101のチャネルコンダクタンスよりも大きくすることが望ましい。
【0056】
以上説明したように、この構成により素子の最大電圧の2倍程度の電源電圧まで、素子特性を劣化させずに動作する回路を実現することができる。なお、図37(a)に示した例では、NチャネルMOS-FETの基板電位は系の最低電圧、すなわち、VSSに、PチャネルMOS-FETの基板電位は系の最高電圧、すなわちVCCに接続しているが、先に述べた基板構造を用い各トランジスタの基板をソースに接続すれば、基板効果によるしきい値電圧の変動を抑制することができ、より低い電源電圧でも動作する回路を実現することができる。したがって、本発明を適用すれば、6.5nm程度の薄い酸化膜を用いたMOS-FETのみでも電源電圧=5Vでも安定に動作するLSIを提供することができる。
【0057】
図39(a)に示したのは、基板とソースを接続し低電源電圧で動作特性を改善したインバータを複数段接続したインバータ列(インバータ・チェイン)の構成例である。従来のCMOSインバータ列と同様、インバータ間にレベル変換回路を置くことなく、そのまま接続することが可能である。これにより、例えば出力バッファなどのように大きな負荷駆動能力を必要とするドライバ回路を構成することができる。段数nを偶数であるとすると、その入力および出力波形は図39(b)に示すようになる。この例ではVCC=4V、Vn=2V、Vp=2Vとしている。この回路では、次段のインバータを駆動する出力信号の振幅が、電源電圧によらずほぼ一定(1.7V)である。このため、次段のインバータのゲート容量を充放電するMOS-FETの駆動能力が電源電圧に依存しなくなり、入力から出力までの遅延時間(t1−t0)が、電源電圧によらずほぼ一定となる。したがって、例えばメモリLSIのアクセス時間は1.5〜5Vという広い電源電圧範囲でもほとんど変化しないため、システムを構成する上で、好都合なLSIチップを提供することができる。
【0058】
図40(a)、(b)は図37(b)に示したバイアス電圧Vn、Vpの発生回路の構成例である。図中、チャネル部を太線で示したT114〜T117は高いしきい値電圧を有するNチャネルMOS-FET、T112、T113はバイアス電流を供給するMOS-FET、72はT112とT113のゲート電圧を発生し最適なバイアス電流を設定するためのバイアス発生回路、CN1、CP1はデカップル容量である。バイアス電流の値は抵抗R30およびT113とT112のチャネルコンダクタンスの比とにより設定する。高いしきい値電圧を有するNチャネルMOS-FETは、ゲート酸化膜を形成した後、レジストをマスクとしてイオン注入によりP形不純物を導入する等の手段により形成する。この例では、しきい値電圧の値を1Vにしている。また、先に示した基板構造を用い、かつ基板をソースに接続することにより、しきい値電圧の基板効果による変動をなくし、設定精度を上げている。また、MOS-FET T112、T113は電流源として動作する。この構成により、電源電圧VCCが2V以上のときには、Vnの値は高いしきい値電圧のおよそ2倍の値(約2V)となり、VCCが2V以下のときには電源電圧VCCにほぼ等しくなる。同様に、電源電圧VCCが2V以上のときには、Vpの値はおよそVCC−2Vとなり、VCCが2V以下のときにはほぼ0Vになる。
【0059】
図40(b)はバイアス電圧発生回路の他の構成例である。ここには、Vn発生回路のみを示しているが、Vp発生回路も同様に構成できる。図中、T123は高いしきい値電圧を有するNチャネルMOS-FET、T121はバイアス電流を供給するPチャネルMOS-FET、T120とR31はT121のゲート電圧を発生し最適なバイアス電流を設定するためのバイアス発生回路、CN1はデカップル容量、R32、R33は抵抗である。T123のしきい値電圧の値をVTEとすると、Vnの値はVTE×(R32+R33)/R33となる。したがって、R32とR33の比を変えることでVnの値をVTE以上の任意の値に設定することができる。これらにより、図37(b)の特性を有するバイアス電圧を発生することができる。なお、この例に示した抵抗にはMOS-FETのチャネル、不純物拡散層、ポリシリコンなどの配線層などのいずれを用いても構わない。
【0060】
さて、通常のLSIでは、最終製造工程の後に、通常動作で用いられる電圧より高い電圧を故意に回路内の各トランジスタに印加し、ゲート酸化膜不良などでもともと故障の発生しやすいトランジスタを初期に見つけるエージングテストを実施し、信頼性を保証している。図41(a)はこのエージングテストに適したバイアス電圧Vn、Vpの与え方の一実施例を示す図である。この例では、VnとVpの大小関係の逆転するところよりも高い電源電圧(この例では4V)では、Vn=Vp=1/2 VCCとしている。こうすることにより、エージングテスト時には、電源電圧に比例してVnやVpが増加するようにしている。また、その値を電源電圧の半分にすることにより、例えば図38(a)に示す各トランジスタ間で最大電圧がほぼ等しくなるようにして、ストレスが一部のトランジスタに集中するのを防止している。
【0061】
図41(b)はバイアス電圧Vn、Vpを発生する回路の構成の一実施例を示している。図中、72は2つのノードN9とN10の電圧を比較し、その最大値を出力する最大値出力回路、T140、T141は高いしきい値電圧を有するNチャネルMOS-FET、R36はMOS-FETにバイアス電流を供給するための抵抗、R38とR39は電源電圧を分圧して1/2VCCを得るためのものであり、R36≒R39である。また、最大値出力回路は差動増幅回路A10とA11、PチャネルMOS-FET T142、T143、ノードN11の接地側へのインピーダンスが無限大となるのを防ぐために設けられた抵抗R37とにより構成している。最大値出力回路の動作は、例えば、アイ・イー・イー・イー・ジャーナル・オブ・ソリッド・ステート・サーキッツ、第23巻、第5号、第1128〜1132頁(1988)(IEEE Jounal of Solid-State Circuits, Vol.23, No.5,pp.1128−1132,October 1988)に述べられている。ノードN9には電源電圧によらずほぼ一定の電圧(この例では2V)が入力される。一方、ノードN10には電源電圧の半分の値が入力される。したがって、電源電圧が4V以下のときには、これら2つの電圧の最大値である2VがノードN11に出力され、電源電圧が4V以上のときには、1/2VCCが出力される。バイアス電圧Vpの発生回路も同様に構成することができる。なお、この例ではノードN9の電圧値として2Vの場合を考えたが、ゲート酸化膜の最大印加可能電圧に合わせて、適当な値に設定して良い。
【0062】
特願昭63−125742には、MOS-FETのしきい値電圧の差を利用した定電圧発生回路が示されている。図42はこれを改良し、ゲート酸化膜に印加可能な電圧より高い外部電源電圧でも動作するようにした定電圧発生回路の構成例を示している。図中75は、この目的のために新たに挿入した部分であり、T151はNチャネルMOS-FET、T152はPチャネルMOS-FETである。これにより、先に説明したインバータと同様、回路中のどのトランジスタにおいても、その最大印加電圧を外部電源電圧の半分程度に低下させることができる。この回路で発生する定電圧の値は特願昭63−125742において説明されている通り、2つのNチャネルMOS-FET T149とT150のしきい値電圧の差VT1(T149)−VT1(T150)になる。T149は図40に示したのと同様、高いしきい値電圧を有するトランジスタである。この例では、VT1(T149)=1.05V、VT1(T150)=0.3Vとして、出力電圧Vref=0.75Vを得ている。
【0063】
図43は、本発明による差動増幅回路の構成例を示している。同図において、T161とT162は差動信号を入力する2つのNチャネルMOS-FET、T160は差動増幅回路にバイアス電流を供給するためのNチャネルMOS-FET、B1はそのバイアス電流を設定するための信号、T163とT164はカレントミラー型の負荷を構成する2つのPチャネルMOS-FETである。通常の差動増幅回路では、ノードN13とN15、ノードN14と出力out2を接続するが、ここでは図中76、77で示した回路ブロックを付加し、ゲート酸化膜に印加可能な電圧より高い外部電源電圧でも動作するようにしている。
【0064】
図43(a)では、76を2つのNチャネルMOS-FET T165とT166、およびPチャネルMOS-FET T167とにより構成している。これにより、トランジスタ T161とT162のドレイン(N13、N14)に印加される電圧を最大でも Vn−VTN1に、トランジスタ T164のドレイン(out2)に印加される電圧を最小でも Vp+|VTP1|に制限する。ここに、VTN1およびVTP1はそれぞれ、NチャネルおよびPチャネルMOS-FETのしきい値電圧を表している。なお、VnやVpとしては、先の実施例と同様、図37(b)や図41(a)に示した電源電圧依存性を有するバイアス電圧をそのまま用いることができる。さて、図43(a)に示した差動増幅回路が小信号増幅回路として動作する場合、すなわち2つの入力レベルに大きな差がなく、トランジスタ T161とT162が共に飽和領域で動作する場合には、ノード14の電圧値はほぼVn−VTN1となる。したがって、図43(b)に示すようにトランジスタ T167を省略してもトランジスタ T164のゲートとドレイン間に大きな電圧差が生じない。小信号増幅回路としてのみ用いる場合には、構成が簡単な図43(b)の回路方式が適している。これらの差動増幅回路の出力out2の信号レベルは図37(a)に示したインバータの出力out2の信号レベルと等しく、差動増幅回路の出力でインバータの入力in2を直接駆動できるため、これらを組合せて回路を構成するのに都合が良い。以上の差動増幅回路の構成例では、入力In(+)、In(−)の電圧レベルがVn−VTN1以下のとき、大きな電圧ゲインが得られるという特性がある。これとは逆に、Vp+|VTP1|より高い入力電圧レベルで動作させるときには、差動増幅回路を構成するNチャネルのMOS-FETをPチャネルに、PチャネルのMOS-FETをNチャネルに、それぞれ置き換えて、低い電圧レベル(図37(a)に示したインバータの出力out1の信号レベル)の出力を得るような構成にすれば良い。このときにも、先の構成の場合と同様な効果が得られる。次に、この差動増幅回路をLSIチップの回路に適用した例を述べる。
【0065】
図44〜46は、内部電源電圧VCLの基準となるVL(基準電圧)発生回路に本発明を適用した例を示している。図44において、80は図1の9に相当するVL(基準電圧)発生回路、A15は差動増幅回路、R50、R51は、その増幅率を設定するための抵抗である。また、VL発生回路は、図42において説明した定電圧(Vref)発生回路81、エージングテストのときに標準動作時の電圧よりも高い電圧を発生するためのエージング用電圧(VA)発生回路82、VrefとVAを比較し、大きい方の電圧を出力する最大値出力回路83、スイッチ84、から構成される。情報保持時においては、エージングテストの電圧特性は必要ないため、最大値出力回路を非動作状態にするとともに、スイッチを閉じてVrefを直接出力している。さて、この例では、Vref=0.75V、VA=1/5VCCとし、電源電圧が3.75V以上のときにエージングテストの状態になるようにしている。すなわち、電源電圧が3.75V以下のときにはVL=0.75V、3.75V以上のときにはVL=1/5VCCが出力される。またR50=R51として増幅率を2に設定し、電源電圧が3.75V以下のときにはVCL=1.5V、3.75V以上のときにはVL=2/5Vccが内部電源電圧として回路に印加されるようにしている。
【0066】
各電圧の外部電源電圧VCC依存性を図45に示す。これにより内部回路の電源電圧として、標準動作状態(例えば電源電圧が3〜3.6V)では1.5V、エージングテスト状態(例えば電源電圧が5.3V)では2.1Vが得られる。図46はVL(基準電圧)発生回路の、より詳細な構成例を示している。同図において90は最大値出力回路、T179はスイッチとして動作するNチャネルMOS-FETである。最大値出力回路は2つの作動増幅回路90aおよび90b、それぞれの差動増幅器の出力により駆動されるPチャネルMOS-FET T177とT178、T177とT178のゲート酸化膜に印加される電圧を緩和するためのPチャネルMOS-FET T177、出力端N22の対接地インピーダンスを低くするためのNチャネルMOS-FET T175とから構成される。ここで、2つの差動増幅器90aおよび90bは図43(a)に示したものと同じである。また最大値出力回路の構成も図41(b)に示したものと基本的には同じである。この構成により、ゲート酸化膜の最大印加可能電圧よりも大きな電源電圧で動作する最大値出力回路を得ることができる。なお、情報保持状態ではトランジスタT179を導通させVrefをそのままVLとして出力している。また最大値出力回路を非動作とすることにより消費電流を低減している。
【0067】
図47は、図1において述べたリミッタ・エネーブル信号(LM)発生回路の構成を示している。同図において、A12とA13は図43(a)に示したものと同じ構成のシングルエンド型の差動増幅回路、95は差動増幅回路の2つの出力を入力とし、電源電圧差に等しい大きな信号を出力するダブルエンド型の差動増幅回路を示している。ダブルエンド型の差動増幅回路は、2つの入力でそれぞれ駆動されるPチャネルMOS-FET T180とT181、そのゲート酸化膜に印加される電圧を緩和するためのPチャネルMOS-FET T184とT185、交叉結合させた2つのNチャネルMOS-FET T182とT183、そのゲート酸化膜に印加される電圧を緩和するためのNチャネルMOS-FET T186とT187、出力の反転する速度を加速するために設けたスピードアップ容量CC1とCC2とにより構成している。この中で、スピードアップ容量は回路の応答速度を決めるものであり、用途に応じて省略しても基本的な動作が損なわれることはない。
【0068】
以下、図48に示した動作タイミング図を用いて、その動作を説明する。なお以下の説明では、標準動作状態での内部電源電圧VCLが1.5Vの場合(VL=0.75V)を考える。図に示すように外部電源電圧VCCが4Vから1Vに低下するとすると、VCCの半分の電圧が0.75Vを交叉する時刻t0において差動増幅回路A12およびA13の出力(ノードN25およびN26)の電圧が反転する。これにより、トランジスタT180 はカットオフ状態、T181 はオン状態に移行し、ノードN28 の電圧がVCC まで上昇する。これに同期してノードN30 の電位がVn−VTN1(VTN1はT187のしきい値電圧)まで上昇し、ノードN29 さらにはノードN27 の電位を接地電位に引き落す。これにより、ダブルエンド型の差動増幅回路の出力N27 およびN28 の電圧は反転し、それぞれ0VおよびVCC=1Vになる。図48は、動作を模式的に示したものであるが、実際には、これら一連の動作は、電源電圧の変化に比べて十分短い時間に行なわれる。そのため、電源電圧の変化が回路動作に悪影響を及ぼすことはない。また、チップ内の電源配線に意識的に容量を設けることにより電源電圧の変化をコントロールし、回路動作への影響をより低く抑えることができる。以上は外部電源電圧を降下させる場合について述べたが、逆に、外部電源電圧を上昇させる場合にも同様に動作する。
【0069】
さて、本発明によるLSIチップを他のLSIや半導体素子とともに用いてシステムを構成する場合、それらの間でやりとりする信号の入出力レベルの整合をとる必要がある。単一電源(一般的には5V)で動作するLSIにおける標準的な入出力レベルとしてものは、以下の2つがある。(a)TTLレベル、(b)CMOSレベル。
【0070】
このうち、TTLレベルでは、高電圧(“1”)出力(VOH)の値は2.4V以上でなければならない。したがって、電源電圧が2.4V以下で使用する際には、CMOSレベルをもちいるか、新たに入出力レベルの規格を設ける必要がある。従来のLSIやTTL論理回路などと共にシステムを構成する場合、前述した入出力レベルとの互換性をとることが重要な要素になる。互換性をとることによりレベル変換回路が不要となり、部品点数が減少してシステムのコスト低減につながる。また、耐雑音性や速度などの回路性能が向上し、最大のパフォーマンスを発揮することができる。そこで、以下では、従来の入出力レベルとの互換性を保った入出力回路構成を備えた本発明の実施例を説明する。本発明によれば、1つのチップを用いて、設計変更を行わずに以下の3つの製品仕様を実現できる。
(1)標準動作時(例えば電源電圧VCCが4.5〜5.5Vあるいは3〜3.6Vなど)ではTTLレベルで入出力を行う。必要に応じてVCC の低下(例えば電源電圧VCC が1.0〜2.5V)などをチップ内で検出して情報保持(バッテリバックアップ)を行う。
(2)電源電圧VCC が、例えば1.0〜5.5Vで動作し、入出力はCMOSレベルで行う。必要に応じてVCCの低下(例えば電源電圧VCCが1.0〜2.5V)などをチップ内で検出するか、外部からの制御信号などにより情報保持(バッテイバックアップ)を行う。
(3)電源電圧VCC が、例えば1.0〜5.5Vで動作し、電源電圧の値によってチップが自動的に入出力レベルを切り換える。例えば、電源電圧VCCが2.5〜5.5VのときはTTLレベル、電源電圧が1.0〜2.5VのときはCMOSレベルで入出力を行う。
【0071】
図49(a)は、1つのチップを用いて、配線やボンディングによる切り換えを行ない、上記(1)と(2)の2つの製品を実現する例を、図49(b)は、電源電圧の値の変化を自動的に検知し、入出力レベルを切り換える製品の実現例をそれぞれ示している。図49(a)において、1はLSIチップ、5は内部電源電圧(例えば1.5V)動作するLSI回路ブロック、PADTはTTLレベル用の入出力パッド、PADCはCMOSレベル用の入出力パッド、IB1およびOB1はTTLレベル用の入力バッファと出力バッファ、IB2およびOB2はCMOSレベル用の入力バッファと出力バッファ、SW1は2つの入力バッファの出力のいずれかを低電圧動作LSI回路ブロックに入力するかを選択するためのスイッチ、SW0は低電圧動作LSI回路ブロックの出力を2つの出力バッファのいずれに入力するかを選択するためのスイッチをそれぞれ示している。この切り換えを実際のLSIにおいて行なう方法としては、アルミニウムなどの配線によるマスタスライスがある。これはアルミニウムなどの配線層を形成する際に、配線パターンの転写を行なうためのマスクを上記スイッチに対応して2通り用意し、製品に応じてマスクを使い分けるという方法である。さらに、入出力レベルに対応した2種類のボンディングパッドをLSI上に設けておいて、その内の一方にボンディングすることにより、2つの製品を作り分けることができる。また、一つのボンディングパッドを設けておいて、アルミニウムなどの配線によるマスタスライスにより入出力バッファとの接続を切り換えても良い。
【0072】
図49(b)はそれぞれ1つの入/出力バッファの入出力レベルを切り換える方法を示している。同図中、PADXは入出力パッド、IB3およびOB3は入力バッファと出力バッファ、96は電源電圧に応じて各バッファの入出力レベルを制御する入出力レベル設定回路をそれぞれ示している。これについては、より具体的な構成例を後で説明する。以上の構成により、先に述べた3つの製品仕様を1つのチップにより実現することができ、製品のコストの面からも、また、ユーザの使い勝手の面からも都合が良い。 なお、以上の例では入出力の同一の端子から行なう、いわゆるI/Oコモン方式の例を述べたが、この他にも、入力のみの場合にも、また出力のみの場合にも、本発明が同様に適用できる。以下、出力バッファ、入力バッファ、入力保護回路のそれぞれの具体的な構成例を説明する。なお、以下の実施例では、内部回路に用いる薄い(例えば6.5nm)ゲート酸化膜を有するMOS-FETにより回路を構成する場合を説明するが、1つのLSIチップ中に動作電圧に応じた2種類のゲート酸化膜を有するMOS-FETを用いる場合についても、本発明は同様に適用できる。
【0073】
出力バッファを構成する際には、内部の低い信号振幅(例えば1.5V)から外部の高い信号振幅(例えばTTLレベルの2.4V、電源電圧が5VのときのCMOSレベルである5V)へと振幅を変換する必要がある。はじめに、CMOSレベルの出力信号を得る回路構成の例を説明する。図50(a)は、内部回路の低い信号振幅in1を入力とし、高い信号振幅Outを出力する振幅変換回路の構成例を示している。図の中で、98は図37(a)に示したインバータ回路、N31およびN32はそれぞれ図37(a)のin2とin1に対応する2つの入力、Outはインバータの出力、T190はN32を駆動するNチャネルMOS-FET、T191はノードN32の最大電圧を制限してT190のゲート酸化膜に印加される電圧を緩和するNチャネルMOS-FET、T192は同様にノードN31の最小電圧を制限するPチャネルMOS-FET、R65 は抵抗をそれぞれ示している。この中で、トランジスタT190 と抵抗R65 にて抵抗負荷のインバータ回路を構成している。抵抗負荷とすることにより、低電圧側の1つの入力から、低電圧側と高電圧側の2つの出力を得ることができる。
【0074】
次に、図50(b)を用いて、この回路の動作を説明する。なお以下の例では、電源電圧が5V、バイアス電圧Vn およびVpがともに2.5Vの場合を考えている。入力in1が0Vのとき、トランジスタT190はカットオフし、ノードN31は抵抗R65 により電源電圧5Vに引き上げられている。またノードN32はVn(2.5V)からトランジスタT191のしきい値電圧(例えば0.5V)分だけ低下した値(2V)になっている。したがって、インバータ98の出力Outの電圧は0Vである。時間t0において入力in1が0Vから1.5Vに立ち上がると、トランジスタT190 は導通し、ノードN31 はVp(2.5V)にトランジスタT192 のしきい値電圧の絶対値(例えば0.5V)分だけ高い値(3V)に、ノードN32は0Vに引き落され、出力Outは5Vまで上昇する。時間t1 において、入力in1が1.5Vから0Vに下がったときも、これと同様に出力Outは5Vから0Vに変化する。このように、この回路構成により、1.5Vの入力信号振幅に対して、出力バッファで必要とされる5Vの出力信号振幅が得られる。また、この回路では、どのトランジスタにも最大で2.5V程度の電圧しか印加されないため、薄いゲート酸化膜(例えば6.5nm)を用いたMOS-FETでも電源電圧5Vで安定に動作する回路を構成することができる。
【0075】
図51(a)は、コンプリメンタリの低振幅信号in1およびin1 ̄を入力とし、高い信号振幅Outを出力する振幅変換回路の他の構成例、同図(b)はその動作タイミングを示している。図中、102は図47に示したものと同様の構成のダブルエンド入力、ダブルエンド出力の差動増幅回路、100と101は図37(a)に示したものと同じインバータ回路を示している。ここでもちいたダブルエンド出力の差動増幅回路は定常状態では電流がながれないため、先に示した例に比べて、より、低消費電力の回路を実現できる。また、最終出力段のインバータを構成する各トランジスタの基板(バックゲート)をNチャネルではマイナス(−2V)に、Pチャネルでは電源電圧(5V)に対してプラス(7V)にバイアスしている。これにより、例えば、インピーダンスの不整合によるアンダーシュートやオーバーシュートが出力に現われても、PN接合が順方向にバイアスされるのを防ぐことができる。したがって、少数キャリアの基板への注入(少数キャリアがメモリセルの電荷蓄積ノードまで拡散するとリフレッシュ特性を悪くする)、寄生サイリスタがオンすることによるラッチアップなどを防止できる。以上、本発明によれば、内部回路の低振幅信号(例えば1.5V)からCMOSレベルの高振幅信号(例えば5V)を出力する回路が容易に構成することができる。
【0076】
一般に、システムを構成する際には、一つのデータバスに複数のLSIの出力を接続し、選択されたLSIの出力だけがバスを駆動するようにしている。こうした制御を行なうためには、選択されないLSIの出力インピーダンスを無限大にすることが望ましい。従来のLSIでは、出力のレベルとして、高電圧、低電圧、そしてどちらにも駆動しない(出力インピーダンスは無限大)という3つの出力(トライステート)特性を持たせていた。このような特性を得るためには、出力を駆動するか(低インピーダンス)、しないか(無限大インピーダンス)という制御を行なう必要がある。この制御のための信号は外部から入力される出力エネーブル信号(Output Enable=OE)やチップセレクト信号(Chip Select=CS)などのいずれかから発生される。従来の出力回路では、これら信号と出力データとの論理をとり、その結果得られた信号により最終段のトランジスタを駆動する、というやり方で、トライステート特性を実現していた。本発明において同様の出力回路を構成する場合、低電源電圧で論理回路を動作させ、外部電源電圧で動作する回路には論理回路を用いないという構成もありうるが。しかし、その場合には、論理回路から出力までの間に入る振幅変換回路やインバータの段数が増え、例えば、OE信号から出力までの遅延時間が増大したり、高電圧側のトランジスタを駆動するタイミングと低電圧側のトランジスタを駆動するタイミングに差が生じて、過渡的に大きな電流が流れるという欠点がある。これに対して、外部電源電圧で論理回路を構成できれば、より設計の自由度が増し、回路性能の面からも好ましい。以下には、外部電源電圧で論理回路を構成した一実施例を説明する。なお、この論理回路は出力バッファ以外にも、外部電源電圧で動作する各種回路の制御信号を発生する手段としても有効である。
【0077】
図52は本発明による2入力のNAND回路の構成例を示している。図52(a)のA入力は同図(b)のin1Aおよびin2Aに、B入力はin1Bおよびin2Bにそれぞれ対応する。各入力信号のうち、in1Aとin2A、またin1Bとin2Bは図37(a)のin1およびin2と同様、同相で変化する。図52(b)において、トランジスタT200とT201は低電圧側の入力信号in1Aおよびin1Bにより駆動され、トランジスタT202とT203は高電圧側の入力信号in2Aおよびin2Bにより駆動される。トランジスタT204とT205は図37(a)のT202とT203と同様、ゲート酸化膜に印加可能な電圧よりも高い電圧で動作させるために設けたものである。この構成により、2つの入力が共に高レベルのときにのみ、出力は低レベルとなるNANDゲートの機能が得られる。このように通常のCMOSのNAND回路に加えて2つのトランジスタを追加するのみで、微細なトランジスタを高い電源電圧で用いることができる。なお、ここでは2入力のNAND回路を例にとって説明したが、その他の、例えばNOR回路や排他的論理和回路、3入力以上の上記論理回路、また、複数の論理回路の出力を入力として、種々の複合論理を出力する複合ゲート、さらには、ラッチ回路やフリップフロップ回路などの順序回路にも同様に本発明が適用できる。
【0078】
図53(a)は、この論理回路を用いたトライステート出力バッファの構成の一例を示している。図53(b)は、それを論理記号により簡単化して示したものである。同図においてG12は2入力のNAND回路、G13は2入力のNOR回路、T210およびT211は出力回路を構成するNチャネルとPチャネルのMOS-FETである。アウトプットエネーブル信号OEが高電圧のときには、出力Doには入力doと同じデータがバッファから出力され、OEが低電圧のときには入力のデータ如何によらずT210 のゲートは低電圧に、T211のゲートは高電圧に固定されるため、出力Doはフローティング(インピーダンスがほぼ無限大)になる。図53(a)は、外部電源電圧の値よりも低い耐圧の微細な素子を用いて構成した、同じ機能を有する回路の具体的な構成例である。同図において、112はNAND回路、113はNOR回路、114は出力回路、110と111は図51(a)の102と同じ振幅変換回路である。振幅変換回路は内部回路からの低い電源電圧側の低振幅信号do1、oe1、oe1 ̄をもとに、112や113を動作させるために必要な高い電源電圧側の信号do2、oe2、oe2 ̄を発生する。ここに示したように、本発明によれば、微細な素子を用いても、その耐圧を越える外部電源電圧で動作する論理回路を構成でき、トライステート出力回路などの遅延時間や過渡電流を低減することができる。
【0079】
次にCMOSレベルの入力回路の例を図54により説明する。同図において、115は図37(a)に示したものと同じインバータ、T220およびT221 は入力に大きな信号振幅が印加されてもトランジスタT222 およびT223 のゲート酸化膜に印加される電圧を酸化膜耐圧以下に制限するためのトランジスタ、Xは入力信号である。この図において、入力に高い電圧(例えば5V)が印加されても、ノードN40にかかる電圧はVn−VT1(T220)、すなわち2V程度に制限される。また、同様に入力に低い電圧(例えば0V)が印加されても、ノードN41にかかる電圧の最小値は3V程度であり、各トランジスタに印加される電圧を電源電圧の半分程度にまで低下させることができる。また、この回路の出力の一つであるx1 ̄の信号振幅は約2Vであるから、これをそのまま低電源電圧で動作する内部回路の入力とすることができる。
【0080】
以上の実施例では、CMOSレベルの出力回路および入力回路の例を説明した。次に、電源電圧の値によって自動的にTTLレベルとCMOSレベルを切り換える入力回路および出力回路の例を図55に示す。同図においてPADIは入力パッド、PAD0は出力パッド、IPDは静電気による接合やゲートの破壊を防ぐための入力保護素子、IB5は入力バッファ、OB5は出力バッファをそれぞれ示している。なお、入力保護素子については後で詳しく説明する。入力バッファIB5は、CMOSインバータを構成する2つのMOS-FET TIN1とTIP1、CMOSインバータの電源電圧をバイアス電圧Vn1により決まる所定の値以下に制限するためのNチャネルMOS-FET TIN2、CMOSインバータの入力電圧を同様に所定の値以下に制限するためのNチャネルMOS-FET TIN0、から構成される。また、出力バッファOB5は、図37(a)に示したのと同様のインバータ116、内部回路からの低振幅信号doutをもとにインバータの駆動信号d1およびd2を発生する振幅変換回路117、インバータの出力電圧をバイアス電圧Vntにより決まる所定の値以下に制限するためのNチャネルMOS-FET TON2、から構成されている。なお図53に示したのと同様に、出力エネーブル信号との論理を取ることにより、トライステート出力特性を有するバッファを構成できることは言うまでもない。さて、これら回路において、バイアス電圧Vn1の値を電源電圧に応じて適当に変化させると、高い電源電圧ではTTLレベル、低い電源電圧ではCMOSレベルで入出力を行なうことができる。
【0081】
図56は、バイアス電圧Vn1の値の電源電圧VCCに対する依存性の一例を示している。図において、VOLとVOHはそれぞれ“0”と“1”に対応するTTLの出力レベル、VILとVIHはそれぞれ“0”と“1”に対応するTTLの入力レベルを示している。通常のTTL論理ゲートにおけるこれらの値は、TOL=0.4V、VOH=2.4V、VIL=0.8V、そしてVIH=2.0Vである。また、バイアス電圧Vn1 の値は、電源電圧が2.5V以上のときには3V、電源電圧が2.5V以下のときにはTIN0が非飽和領域で動作するように、例えばVCC+0.5Vとなるように制御している。始めに、出力バッファ回路の動作から説明する。ノードN48の電圧は、低電圧(“0”)を出力するときには0V、高電圧(“1”)を出力するときにはVCCとなる。したがって、低電圧出力時には電源電圧の値によらず0VがDoutに出力される。一方、高電圧出力時のDoutの電圧値は図56に示す様に電源電圧VCCの値に依存し、VCC≧3VのときにはVn1−VT1(TON2)、VCC<3VのときにはVCCになる。これにより、電源電圧が3V以上では、TTLレベルの出力特性を満たす出力電圧振幅を得ることができる。なお、このように出力電圧が2.5V以下になるように制限することにより、大きな負荷容量を充放電する際の電源電流を必要最小限に低減することができる。
【0082】
次に、入力バッファ回路の動作を説明する。TIN1とTIP1とにより構成されるCMOSインバータの電源電圧はトランジスタTIN2のソース端子から供給される。したがって、その値は、電源電圧が3V以上のときには2.5V、3V以下のときには0Vとなる。一方、電源電圧が3V以上のときにはインバータの入力電圧は2.5V以下になるように制限され、3V以下のときにはDinに入力された電圧がそのまま印加される。この回路構成により、電源電圧が例えば1Vから5.5Vまで大きく変化しても、上記インバータの電源電圧と入力信号の最大振幅はほぼ等しくなる。インバータを構成する2つのトランジスタのチャネルコンダクタンスをほぼ等しく設定しておけば、インバータの論理しきい値電圧は電源電圧の2分の1になる。したがって、電源電圧が3V以上のときの論理しきい値電圧は約1.25V、3V以下のときの論理しきい値電圧はVCC/2となり、ある電圧(この例では3V)を境界にして、それ以上の電源電圧ではTTLレベル、それ以下の電源電圧ではCMOSレベルで動作する入力バッファを提供することができる。以上述べたように、本発明によれば、広い動作電源電圧範囲を有するLSIにおいて、その電源電圧値における最適な入出力レベルでの動作が可能となる。これにより、最大のノイズマージンを最小の消費電力で実現できる。なお、出力バッファにおいて、3つのトランジスタTON0、TON1、そしてTON2の各基板(バックゲート)を共通にしている。こうすることにより、出力端子に高電圧のサージが加えられたときに、その電荷を大きな電流により高速に放電することができる。これは、後で説明する入力保護素子におけるクランプMOS-FETの動作と同じで、ブレークダウンにより基板電位が上昇した際に、接地電位との間に存する寄生バイポーラトランジスタをオンしやすくするためである。これにより、微細な素子を用いても出力端子の静電破壊耐圧を向上させることができる。なお、以上の実施例の中で、NチャネルMOS-FETの基板電圧VBP1 の値は、入力電圧がマイナスになった(アンダーシュート)ときにPN接合が順方向にバイアスされないよう、マイナスの値(例えば−3V)にするのが通例であるが、順方向電流が流れるのを許容すれば、0Vでも構わない。また、NチャネルMOS-FETはP形基板の中に形成しても、あるいは、図27に示すようにP基板と電気的に絶縁されたPウェル中に形成しても良い。後者の場合、Pウェルの抵抗が基板の抵抗より低いため、寄生バイポーラトランジスタがオンしやすくなり、静電破壊耐圧を高める効果がある。
【0083】
上記実施例では、電源電圧よりも高いバイアス電圧Vn1を発生させる必要がある。このようなバイアス電圧を用いずに入力バッファを構成する例を図57に示す。同図において、入力バッファIB6 は2つの回路ブロック、IB6a およびIB6b より構成される。IB6a は図55の入力バッファIB5 と同じ回路構成である。また、IB6bはIB6aの出力を内部回路を駆動するのに都合の良い電圧レベルに変換する回路である。IB6bにおいて、T231 とT232 はCMOSインバータを構成する2つのMOS-FET、T232はdinが低電圧のときノードN52 の電位を内部電源電圧VCLまで引き上げるためのPチャネルMOS-FET、T230はノードN52が高電圧になったときに、N52 からN51 への電流が逆流するのを防ぐためのNチャネルMOS-FETである。この回路構成におけるバイアス電圧Vn2 の電源電圧VCC に対する依存性を図58に示す。電源電圧3V以上のときには3V(一定)、電源電圧が3V以下のときには電源電圧VCCに等しくなるようにしている。この回路の動作を2つの場合に分けて説明する。図59は電源電圧VCC が5V、内部電源電圧VCL が1.5Vの場合の各部の動作波形を示している。入力の電圧が低電圧(例えば0.4V)のときには、ノードN51の電圧はVn2−VT1(TIN5)(例えば2.5V)、ノードN52の電圧はVCL(1.5V)になり、dinには低電圧(0V)が出力される。入力の電圧が低電圧(例えば0.4V)から高電圧(例えば2.4V)に変化すると、ノードN50 の電圧はそれに追従して上昇し、ノードN51の電圧を0Vに引き落す。T230のチャネルコンダクタンスはT233 のそれよりも大きく設定されており、ノードN52の電圧もほぼ0Vまで引き落され、dinの値はVCL(1.5V)まで上昇する。これと逆に、入力の電圧が高電圧(例えば2.4V)から低電圧(例えば0.4V)に変化すると、ノードN50 の電圧はそれに追従して降下し、ノードN51の電圧をVn2−VT1(TIN5)(例えば2.5V)まで引き上げる。これにより、ノードN52 の電圧はVCL−VT1(T230)(例えば1.2V)まで引き上げられ、dinを0Vに引き落す。これによりT233 がオンし、ノードN52の電圧をVCL−VT1(T230)からVCL(1.5V)まで引き上げる。このように、T232 によりノードN52に帰還させているため、N52 の電圧振幅は電源電圧と同じになり、T231とT232とで構成されるCMOSインバータに貫通電流が流れなくすることができる。
【0084】
次に、図60は電源電圧VCCと内部電源電圧VCL が共に1.5Vの場合の各部の動作波形を示している。入力の電圧が低電圧(例えば0V)のときには、ノードN51 の電圧はVn2−VT1(TIN5)(例えば1.2V)、ノードN52の電圧はVCL(1.5V)になり、din には低電圧(0V)が出力される。入力の電圧が低電圧(例えば0V)から高電圧(例えば1.5V)に変化すると、ノードN50 の電圧はVn2−VT1(TIN5)(例えば1.2V)まで上昇し、ノードN51 の電圧を0Vに引き落す。T230のチャネルコンダクタンスはT233 のそれよりも大きく設定されており、ノードN52の電圧もほぼ0Vまで引き落され、dinの値はVCL(1.5V)まで上昇する。これと逆に、入力の電圧が高電圧(例えば1.5V)から低電圧(例えば0V)に変化すると、ノードN50 の電圧はそれに追従して0Vまで降下し、ノードN51の電圧をVn2−VT1(TIN5)(例えば1.2V)まで引き上げる。これにより、ノードN52の電圧はVCL−VT1(T230)(例えば1.2V)まで引き上げられ、dinを0Vに引き落す。これによりT233 がオンし、ノードN52の電圧をVCL−VT1(T230)からVCL(1.5V)まで引き上げる。このように、電源電圧が低く、IB6aの出力振幅が電源電圧以下の場合であってもノードN52 の電圧振幅は電源電圧と同じになるため、T231とT232とで構成されるCMOSインバータには貫通電流が流れない。以上述べたように、電源電圧より高いバイアス電圧を用いなくても、その入出力レベルを電源電圧の値に応じて切り換える入出力バッファを実現することができる。
【0085】
最後に、微細な素子により構成されたLSIにおいて、入力のサージから内部回路の素子を保護する入力保護素子の構成例を図61に示す。同図において、PADI は信号を入力する入力パッド、120は半導体基板中に形成された不純物拡散層間のパンチスルーを利用して、サージによる高い電圧を接地電位に逃してやるための第1の保護素子、121はノードN60 の電圧を、ある所定の電圧以下に制限するためのゲートクランプ素子、R70はパッドに印加された高電圧とクランプ電圧との差を吸収するための抵抗である。ゲートクランプ素子は、直列接続された2つのNチャネルMOS-FET TPD1およびTPD2、そして寄生素子を利用したバイポーラトランジスタQ1とから構成されている。TPD1 のゲートには前述した回路と同様、バイアス電圧Vnを印加し、TPD2 のドレインにゲート酸化膜耐圧を越える電圧がかかるのを防いでいる。TPD2 のゲートは接地し、通常動作中は2つのMOS-FETを通して電流が流れないようにしている。
【0086】
ゲートクランプ素子の平面構造を図62に、そのA,A′における断面構造を図63に、それぞれ示す。図62において、122および123は互いに電気的に絶縁され半導体基板中に形成された電気的に活性な領域、124および125はポリシリコンなどを材料とするゲート電極、126から130までは電気的に活性な領域中に形成された不純物拡散層、あるいはゲート電極に上部の金属配線から電気的な接続を行なうために絶縁膜を貫通して設けられたコンタクト孔、131から134まではアルミニウムなどを材料とする金属配線をそれぞれ示している。また、図63において、50は半導体基板中の電気的活性領域の間を電気的に絶縁するために基板の酸化などにより形成された厚い絶縁膜、139と140はゲート電極を成すポリシリコン、135から138までは上記絶縁膜あるいはゲート電極をマスクとして自己整合的に基板中に形成した不純物拡散層、141は不純物拡散層やゲート電極と上部に位置する金属配線間の電気的な絶縁を行なうために形成した厚い絶縁膜、をそれぞれ示している。図の構造において、配線132にはクランプされる端子(ノードN60)、配線133および134には接地端子(VSS)、配線133にはバイアス電圧Vn を、それぞれ印加する。図63において、P基板をベースとする3つのNPN形の寄生バイポーラトランジスタQ1a、Q1b、そしてQ1cが存在する。図61のQ1はこれらを代表して示したものである。次に、この素子の動作を説明する。ノードN60に印加された電圧が、不純物拡散層136と基板との間に形成されるPN接合の逆方向耐圧を越えると、接合の降伏による電流がP基板の電位を上昇させ、先の寄生バイポーラトランジスタをオンさせる。これにより、不純物拡散層136と135、あるいは138との間に大きなコレクタ電流が流れ、ノードN60の電荷を引き抜き、その電位をクランプする。これらのうち、Q1bとQ1cは直列に接続されるため、Q1aに比べてコレクタ電流は小さくなる。したがって、実効的には最初に降伏を起こし、寄生バイポーラトランジスタをオンさせるのはMOS-FETが行ない、その後、大きなコレクタ電流を流すのは寄生バイポーラトランジスタQ1a が行なう。このように、ノードN60の近くにトランジスタの不純物拡散層とは別の不純物拡散層を配し、それを接地することにより、寄生バイポーラトランジスタのコレクタとエミッタの実効的な距離を短くし、寄生バイポーラトランジスタが動作したときのコレクタ電流を大きくとることができる。このように、クランプする端子の近くに接地された不純物拡散層を配する構成は、入力保護素子のみならず、出力の保護素子としても適用できる。また、この例では、ゲートクランプ素子をP基板中に形成したが、図27に示すような構造で、基板と電気的に分離されたPウェル中に形成しても良い。こうすることにより、ベースとPウェルの抵抗値が高くなり、寄生バイポーラトランジスタがオンしやすくなり、クランプの効果をさらに高めることができる。なお、P基板またはPウェルのバイアス電圧VBP1 の値は、マイナスの値(例えば−3V)にするのが通例であるが、入力のアンダーシュートに対して順方向電流が流れるのを許容すれば、0Vでも構わない。また、この実施例ではP基板を用いた例について説明したが、N基板を用いても、Pウェル中に同素子を形成すれば同様に本発明が適用できる。
【0087】
以上、各実施例によって本発明の詳細を説明したが、本発明の適用範囲はこれらに限定されるものではない。例えば、ここでは主にメモリ回路を主体に記述してが、本明細書冒頭にも述べたように、メモリLSI、論理LSI、あるいは、これらを組合せた複合LSI、あるいはその他のLSI全てに適用可能である。また、使用する素子の種類についても、p型、n型の両MOSトランジスタを使用したLSI、バイポーラトランジスタを用いたLSI、接合型FETをを用いたLSI、CMOSトランジスタとバイポーラトランジスタを組合せたBiCMOS型のLSI、さらにはシリコン以外の材料、例えばガリウム砒素などの基板に素子を形成したLSIなどでも、そのまま適用できる。
【図面の簡単な説明】
【0088】
【図1】本発明の基本概念を説明する実施例の図。
【図2】本発明の基本概念を説明する実施例の図。
【図3】本発明の基本概念を説明する実施例の図。
【図4】本発明の基本概念を説明する実施例の図。
【図5】本発明の基本概念を説明する実施例の図。
【図6】本発明の基本概念を説明する実施例の図。
【図7】本発明の基本概念を説明する実施例の図。
【図8】本発明をスタティックメモリに適用した実施例の図。
【図9】本発明をスタティックメモリに適用した実施例の図。
【図10】本発明をスタティックメモリに適用した実施例の図。
【図11】本発明をダイナミックメモリに適用した実施例の図。
【図12】本発明をダイナミックメモリに適用した実施例の図。
【図13】本発明をダイナミックメモリに適用した実施例の図。
【図14】本発明をダイナミックメモリに適用した実施例の図。
【図15】本発明をダイナミックメモリに適用した実施例の図。
【図16】本発明をダイナミックメモリに適用した実施例の図。
【図17】本発明をダイナミックメモリに適用した実施例の図。
【図18】本発明をダイナミックメモリに適用した実施例の図。
【図19】本発明の基本概念を説明する他の実施例の図。
【図20】本発明の基本概念を説明する他の実施例の図。
【図21】本発明の基本概念を説明する他の実施例の図。
【図22】本発明の基本概念を説明する他の実施例の図。
【図23】本発明の基本概念を説明する他の実施例の図。
【図24】本発明の基本概念を説明する他の実施例の図。
【図25】本発明を構成する素子の具体的実施例の図。
【図26】本発明を構成する素子の具体的実施例の図。
【図27】本発明を構成する半導体基板の具体的実施例の図。
【図28】情報保持時の消費電力を低減するための具体的実施例の図。
【図29】情報保持時の消費電力を低減するための具体的実施例の図。
【図30】情報保持時の消費電力を低減するための具体的実施例の図。
【図31】低電圧で動作するダイナミックメモリの具体的実施例の図。
【図32】低電圧で動作するダイナミックメモリの具体的実施例の図。
【図33】低電圧で動作するダイナミックメモリの具体的実施例の図。
【図34】低電圧で動作するダイナミックメモリの具体的実施例の図。
【図35】低電圧で動作するダイナミックメモリの具体的実施例の図。
【図36】低電圧で動作するダイナミックメモリの具体的実施例の図。
【図37】微細な素子のゲート耐圧以上の電圧で動作させる各種回路の具体的実施例の図。
【図38】微細な素子のゲート耐圧以上の電圧で動作させる各種回路の具体的実施例の図。
【図39】微細な素子のゲート耐圧以上の電圧で動作させる各種回路の具体的実施例の図。
【図40】微細な素子のゲート耐圧以上の電圧で動作させる各種回路の具体的実施例の図。
【図41】微細な素子のゲート耐圧以上の電圧で動作させる各種回路の具体的実施例の図。
【図42】微細な素子のゲート耐圧以上の電圧で動作させる各種回路の具体的実施例の図。
【図43】微細な素子のゲート耐圧以上の電圧で動作させる各種回路の具体的実施例の図。
【図44】微細な素子のゲート耐圧以上の電圧で動作させる各種回路の具体的実施例の図。
【図45】微細な素子のゲート耐圧以上の電圧で動作させる各種回路の具体的実施例の図。
【図46】微細な素子のゲート耐圧以上の電圧で動作させる各種回路の具体的実施例の図。
【図47】微細な素子のゲート耐圧以上の電圧で動作させる各種回路の具体的実施例の図。
【図48】微細な素子のゲート耐圧以上の電圧で動作させる各種回路の具体的実施例の図。
【図49】入出力回路の構成の基本概念を示す実施例の図。
【図50】出力回路の具体的実施例の図。
【図51】出力回路の具体的実施例の図。
【図52】出力回路の具体的実施例の図。
【図53】出力回路の具体的実施例の図。
【図54】入力回路の具体的実施例の図。
【図55】入力回路の具体的実施例の図。
【図56】入力回路の具体的実施例の図。
【図57】入力回路の具体的実施例の図。
【図58】入力回路の具体的実施例の図。
【図59】入力回路の具体的実施例の図。
【図60】入力回路の具体的実施例の図。
【図61】入力保護素子の具体的実施例の図。
【図62】入力保護素子の具体的実施例の図。
【図63】入力保護素子の具体的実施例の図。
【符号の説明】
【0089】
1…LSIチップ、5…内部回路部、6…電圧変換回路、7…入出力回路、8…情報保持状態検出回路、9…基準電圧発生回路、10…リミッタエネーブル信号発生回路、11…外部入出力バス、12…内部入出力バス。
【特許請求の範囲】
【請求項1】
3重ウェルに形成され複数の相補形MOSFETを含む回路ブロック有する半導体装置であって、
前記半導体装置は、第1動作状態と第2動作状態とを有し、
前記第1動作状態において、前記回路ブロックの前記複数の相補形MOSFETには動作電圧が供給され、
前記第2動作状態において、前記回路ブロックの前記複数の相補形MOSFETには前記動作電圧の供給が停止され、
前記複数の相補形MOSFETに供給される動作電圧は、1.5V以下であり、
前記相補形MOSFETは、チャネル長の変動に対してゲートしきい値電圧の変動の小さいPチャネルMOSFET及びNチャネルMOSFETで形成され、
前記第1動作状態において前記相補形MOSFETを形成するPチャネルMOSFET又はNチャネルMOSFETのいずれかのゲート・ソース間電圧を0Vとした場合に、ゲート・ソース間電圧を0VとされたMOSFETのソース・ドレイン経路に回路動作上ほぼ零とみなせる電流よりも大きな電流が流れることを特徴とする半導体装置。
【特許請求の範囲】
【請求項1】
第1導電型の半導体基板に形成された複数の相補形MOSFETを含む回路ブロックを有する半導体装置であって、
前記複数の相補型MOSFETの夫々は、前記第1導電型の第1MOSFET及び前記第1導電型とは異なる第2導電型の第2MOSFETを有し、
前記複数の相補型MOSFETを構成する複数の前記第2MOSFETは、前記半導体基板内に形成された前記第1導電型の第1領域に形成され、
前記第1領域は、前記半導体基板内に前記第1領域を覆うように形成された前記第2導電型の第2領域内に形成され、
前記半導体装置は、第1動作状態と第2動作状態とを有し、
前記第1動作状態において、前記回路ブロックの前記複数の相補形MOSFETには動作電圧が供給され、
前記第2動作状態において、前記回路ブロックの前記複数の相補形MOSFETには前記動作電圧の供給が停止され、
前記第1動作状態において前記相補形MOSFETを形成するPチャネルMOSFET又はNチャネルMOSFETのいずれかのゲート・ソース間電圧を0Vとした場合に、ゲート・ソース間電圧を0VとされたMOSFETのソース・ドレイン経路に回路動作上ほぼ零とみなせる電流よりも大きな電流が流れることを特徴とする半導体装置。
【請求項2】
請求項1において、
前記動作電圧は、1.5V以下であることを特徴とする半導体装置。
【請求項3】
請求項1又は2において、
複数の前記第1及び第2MOSFETは、チャネル長の変動に対してゲートしきい値電圧の変動の小さいMOSFETであることを特徴とする半導体装置。
【請求項4】
請求項1から3のいずれか1項において、
前記半導体装置は、情報を記憶するためのメモリセルアレーを有し、
前記メモリセルアレーは、前記第2導電型の複数の第3MOSFETを有し、
前記複数の第3MOSFETは、前記半導体基板内に形成された前記第1導電型の第3領域に形成され、
前記第3領域は、前記半導体基板内に前記第3領域を覆うように形成された前記第2導電型の第4領域内に形成され、
前記第2領域と前記第4領域は、電気的に分離されることを特徴とする半導体装置。
【請求項5】
請求項3において、
前記メモリセルアレーは、DRAMであることを特徴とする半導体装置。
【請求項6】
請求項4又は5において、
前記第2領域に印加される電圧は、前記第4領域に印加される電圧より大きいことを特徴とする半導体装置。
【請求項7】
請求項1から6の何れか1項において、
複数の前記第1MOSFETは、前記半導体基板内に形成された前記第2導電型の第5領域に形成され、
前記第5領域は、前記半導体基板内に前記第4領域を覆うように形成された前記第1導電型の第6領域内に形成されることを特徴とする半導体装置。
【請求項8】
請求項1から7の何れか1項において、
前記動作電圧は、0.5Vから1.0Vであることを特徴とする半導体装置。
【請求項1】
3重ウェルに形成され複数の相補形MOSFETを含む回路ブロック有する半導体装置であって、
前記半導体装置は、第1動作状態と第2動作状態とを有し、
前記第1動作状態において、前記回路ブロックの前記複数の相補形MOSFETには動作電圧が供給され、
前記第2動作状態において、前記回路ブロックの前記複数の相補形MOSFETには前記動作電圧の供給が停止され、
前記複数の相補形MOSFETに供給される動作電圧は、1.5V以下であり、
前記相補形MOSFETは、チャネル長の変動に対してゲートしきい値電圧の変動の小さいPチャネルMOSFET及びNチャネルMOSFETで形成され、
前記第1動作状態において前記相補形MOSFETを形成するPチャネルMOSFET又はNチャネルMOSFETのいずれかのゲート・ソース間電圧を0Vとした場合に、ゲート・ソース間電圧を0VとされたMOSFETのソース・ドレイン経路に回路動作上ほぼ零とみなせる電流よりも大きな電流が流れることを特徴とする半導体装置。
【特許請求の範囲】
【請求項1】
第1導電型の半導体基板に形成された複数の相補形MOSFETを含む回路ブロックを有する半導体装置であって、
前記複数の相補型MOSFETの夫々は、前記第1導電型の第1MOSFET及び前記第1導電型とは異なる第2導電型の第2MOSFETを有し、
前記複数の相補型MOSFETを構成する複数の前記第2MOSFETは、前記半導体基板内に形成された前記第1導電型の第1領域に形成され、
前記第1領域は、前記半導体基板内に前記第1領域を覆うように形成された前記第2導電型の第2領域内に形成され、
前記半導体装置は、第1動作状態と第2動作状態とを有し、
前記第1動作状態において、前記回路ブロックの前記複数の相補形MOSFETには動作電圧が供給され、
前記第2動作状態において、前記回路ブロックの前記複数の相補形MOSFETには前記動作電圧の供給が停止され、
前記第1動作状態において前記相補形MOSFETを形成するPチャネルMOSFET又はNチャネルMOSFETのいずれかのゲート・ソース間電圧を0Vとした場合に、ゲート・ソース間電圧を0VとされたMOSFETのソース・ドレイン経路に回路動作上ほぼ零とみなせる電流よりも大きな電流が流れることを特徴とする半導体装置。
【請求項2】
請求項1において、
前記動作電圧は、1.5V以下であることを特徴とする半導体装置。
【請求項3】
請求項1又は2において、
複数の前記第1及び第2MOSFETは、チャネル長の変動に対してゲートしきい値電圧の変動の小さいMOSFETであることを特徴とする半導体装置。
【請求項4】
請求項1から3のいずれか1項において、
前記半導体装置は、情報を記憶するためのメモリセルアレーを有し、
前記メモリセルアレーは、前記第2導電型の複数の第3MOSFETを有し、
前記複数の第3MOSFETは、前記半導体基板内に形成された前記第1導電型の第3領域に形成され、
前記第3領域は、前記半導体基板内に前記第3領域を覆うように形成された前記第2導電型の第4領域内に形成され、
前記第2領域と前記第4領域は、電気的に分離されることを特徴とする半導体装置。
【請求項5】
請求項3において、
前記メモリセルアレーは、DRAMであることを特徴とする半導体装置。
【請求項6】
請求項4又は5において、
前記第2領域に印加される電圧は、前記第4領域に印加される電圧より大きいことを特徴とする半導体装置。
【請求項7】
請求項1から6の何れか1項において、
複数の前記第1MOSFETは、前記半導体基板内に形成された前記第2導電型の第5領域に形成され、
前記第5領域は、前記半導体基板内に前記第4領域を覆うように形成された前記第1導電型の第6領域内に形成されることを特徴とする半導体装置。
【請求項8】
請求項1から7の何れか1項において、
前記動作電圧は、0.5Vから1.0Vであることを特徴とする半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図56】
【図57】
【図58】
【図59】
【図60】
【図61】
【図62】
【図63】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図56】
【図57】
【図58】
【図59】
【図60】
【図61】
【図62】
【図63】
【公開番号】特開2006−254469(P2006−254469A)
【公開日】平成18年9月21日(2006.9.21)
【国際特許分類】
【出願番号】特願2006−77543(P2006−77543)
【出願日】平成18年3月20日(2006.3.20)
【分割の表示】特願2002−4053(P2002−4053)の分割
【原出願日】平成1年2月10日(1989.2.10)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
【公開日】平成18年9月21日(2006.9.21)
【国際特許分類】
【出願日】平成18年3月20日(2006.3.20)
【分割の表示】特願2002−4053(P2002−4053)の分割
【原出願日】平成1年2月10日(1989.2.10)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
[ Back to top ]