電気光学装置、電気光学装置の製造方法、及び電子機器
【課題】表示品質を向上させることが可能な電気光学装置、電気光学装置の製造方法、及び電子機器を提供する。
【解決手段】液晶装置１００は、ＴＦＴ３０と、ＴＦＴ３０に電気的に接続された容量素子１６とを備え、容量素子１６は、ＴＦＴ３０と第２層間絶縁層１１ｃを介して形成された第１容量電極１６ａと、第１容量電極１６ａに第１誘電体層１６ｂを介して対向配置され、ＴＦＴ３０の半導体層３０ａに第２層間絶縁層１１ｃに形成されたコンタクトホールＣＮＴ５３を介して電気的に接続された第２容量電極１６ｃとを有し、第２容量電極１６ｃは、第１導電層１６ｃ１と第１導電層１６ｃ１上に積層された第２導電層１６ｃ２を有し、第１導電層１６ｃ１は、コンタクトホールＣＮＴ５３と重なる領域が除去されてなり、第２導電層１６ｃ２と半導体層３０ａとがコンタクトホールＣＮＴ５３を介して電気的に接続される。
【解決手段】液晶装置１００は、ＴＦＴ３０と、ＴＦＴ３０に電気的に接続された容量素子１６とを備え、容量素子１６は、ＴＦＴ３０と第２層間絶縁層１１ｃを介して形成された第１容量電極１６ａと、第１容量電極１６ａに第１誘電体層１６ｂを介して対向配置され、ＴＦＴ３０の半導体層３０ａに第２層間絶縁層１１ｃに形成されたコンタクトホールＣＮＴ５３を介して電気的に接続された第２容量電極１６ｃとを有し、第２容量電極１６ｃは、第１導電層１６ｃ１と第１導電層１６ｃ１上に積層された第２導電層１６ｃ２を有し、第１導電層１６ｃ１は、コンタクトホールＣＮＴ５３と重なる領域が除去されてなり、第２導電層１６ｃ２と半導体層３０ａとがコンタクトホールＣＮＴ５３を介して電気的に接続される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、電気光学装置の製造方法、及び電子機器に関する。
【背景技術】
【０００２】
上記電気光学装置として、例えば、画素電極をスイッチング制御する素子としてトランジスターを画素ごとに備えたアクティブ駆動方式の液晶装置が知られている。この液晶装置には、例えば、特許文献１に記載のように、画像信号の供給に応じて各画素電極の電位を一時的に保持するための容量素子が設けられている。
【０００３】
液晶装置の製造方法（特に、容量素子の製造方法）としては、例えば、基板上にトランジスターの半導体層を形成する。次に、容量素子を構成する下部電極層を成膜し、その上に誘電体層を成膜する。その後、誘電体層及び下部電極層を貫通して半導体層に繋がるコンタクトホールを形成し、上部電極層をコンタクトホール内に埋めることにより、半導体層と電気的に接続された容量素子を形成することができる。
【０００４】
しかし、コンタクトホールの形成によって露出した半導体層上に自然酸化膜が形成される場合があり、その後、コンタクトホール内に上部電極層を埋めて接続したとしても、自然酸化膜による抵抗によって電気が流れにくくなるという問題がある。
【０００５】
そこで、コンタクトホール形成後、露出する誘電体層及びコンタクトホール内にフッ酸処理（ＤＨＦ処理）を施し、半導体層上に形成された自然酸化膜を除去する。その後、容量素子を構成する上部電極層を成膜することにより、半導体層と上部電極とが電気的に接続された容量素子が形成される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−２６７１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記方法によれば、露出する誘電体層にもフッ酸処理を行うことになり、容量素子を構成する誘電体層の耐圧が低下するという課題がある。
また、これらの要因により、電気光学装置の寿命が短くなってしまうことが、本願発明者の研究により判明している。従って、上述した技術には、表示画像の品質を低下させてしまうおそれがあるという技術的問題点がある。
【課題を解決するための手段】
【０００８】
本発明は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
【０００９】
［適用例１］本適用例に係る電気光学装置は、トランジスターと、前記トランジスターに電気的に接続された容量素子と、を備え、前記容量素子は、前記トランジスターと層間絶縁層を介して形成された第１容量電極と、前記第１容量電極に第１容量絶縁層を介して対向配置され、前記トランジスターの半導体層に前記層間絶縁層に形成されたコンタクトホールを介して電気的に接続された第２容量電極とを有し、前記第２容量電極は、第１導電層と該第１導電層上に積層された第２導電層を有し、前記第１導電層は、前記コンタクトホールと重なる領域が除去されてなり、前記第２導電層と前記トランジスターの半導体層とが前記コンタクトホールを介して電気的に接続されることを特徴とする。
【００１０】
この構成によれば、第２容量電極が２つの導電層で構成されており、第１容量絶縁層が第１導電層によって覆われた状態で、コンタクトホール及び第２導電層が設けられるので、例えば、コンタクトホールを形成した後に、コンタクトホール内の半導体層上に自然酸化膜が形成され、この自然酸化膜を除去するためにフッ酸処理を行った場合でも、第１容量絶縁層が第１導電層で覆われているため、第１容量絶縁層がフッ酸に晒されることを抑えることが可能となり、第１容量絶縁層の耐圧が低下することを抑えることができると共に、自然酸化膜を除去することができる。更に、第１導電層上及びコンタクトホール内に第２導電層を成膜することにより、容量素子と半導体層とを電気的に接続させることができる。
【００１１】
［適用例２］上記適用例に係る電気光学装置において、前記第１容量電極の端部を覆うように設けられた第１絶縁膜を有することが好ましい。
【００１２】
この構成によれば、第１絶縁膜を設けることにより、第１容量電極の端面と第２容量電極の端面との間においてそれぞれの電気的なショートを防止することができる。また、コンタクトホールを、例えばドライエッチング等のエッチング処理により形成する際の第１容量電極へのダメージを軽減することができる。また、第２容量電極をドライエッチング等のエッチング処理により形成する際のエッチングストッパーとして用いることができる。
【００１３】
［適用例３］上記適用例に係る電気光学装置において、前記第２容量電極における前記第１容量絶縁層と反対側に設けられた第２容量絶縁層と、前記第２容量絶縁層を介して前記第２容量電極と対向配置された第３容量電極と、を有することが好ましい。
【００１４】
この構成によれば、第２容量絶縁層を介して配置された第２容量電極と第３容量電極とによって容量素子を形成することができる。よって、容量素子は、第１容量電極及び第２容量電極と、第２容量電極及び第３容量電極との２箇所に配置することができる、言い換えれば、容量素子が並列に接続された構成にすることが可能となり、単位面積当たりの容量値を高くすることができる。
【００１５】
［適用例４］上記適用例に係る電気光学装置において、前記第２容量電極の端部を覆うように設けられた第２絶縁膜を有することが好ましい。
【００１６】
この構成によれば、第２絶縁膜が設けられているので、第２容量電極の端面と第３容量電極の端面との間においてそれぞれの電気的なショートを防止することができる。また、第３容量電極をドライエッチング等のエッチング処理により形成する際のエッチングストッパーとして用いることができる。
【００１７】
［適用例５］本適用例に係る電気光学装置の製造方法は、トランジスターを形成する工程と、前記トランジスターを覆うように層間絶縁層を形成する工程と、前記層間絶縁層上に第１容量電極を形成する工程と、前記第１容量電極に第１容量絶縁層を介して第２容量電極を構成する第１導電層を形成する工程と、前記第１導電層、前記第１容量絶縁層、前記第１容量電極及び前記層間絶縁層を貫通して前記トランジスターの半導体層まで達するコンタクトホールを形成する工程と、前記コンタクトホール内に露出した前記トランジスターの半導体層にフッ酸を含む薬液が接するように薬液処理を施す工程と、前記第２容量電極を構成する第１導電層上及び前記コンタクトホールの内側に、前記第２容量電極を構成する第２導電層を前記トランジスターの半導体層と接するように形成する工程と、を備えることを特徴とする。
【００１８】
この方法によれば、コンタクトホールを形成した後に、コンタクトホール内の半導体層上に自然酸化膜が形成され、この自然酸化膜を除去するためにフッ酸を含む薬液を用いた薬液処理を行っても、第１容量絶縁層が第１導電層で覆われているため、第１容量絶縁層がフッ酸に晒されることを抑えることが可能となり、第１容量絶縁層の耐圧が低下することを抑えることができると共に、自然酸化膜を除去することができる。更に、第１導電層上及びコンタクトホール内を含む基板上の全体に第２導電層を成膜することにより、容量素子と半導体層とを電気的に接続させることができる。
【００１９】
［適用例６］上記適用例に係る電気光学装置の製造方法において、前記第２容量電極上に第２容量絶縁層を形成する工程と、前記第２容量絶縁層上に第３容量電極を形成する工程と、を有することが好ましい。
【００２０】
この方法によれば、第２容量絶縁層上に第３容量電極を形成するので、第２容量電極と第３容量電極とによって容量素子を形成することができる。よって、容量素子は、第１容量電極及び第２容量電極と、第２容量電極及び第３容量電極との２箇所に形成する、言い換えれば、容量素子を並列に接続することが可能となり、単位面積当たりの容量値を高くすることができる。
【００２１】
［適用例７］本適用例に係る電子機器は、上記した電気光学装置を備えることを特徴とする。
【００２２】
この構成によれば、上記に記載の電気光学装置を備えているので、各画素電極の電位を確実に保持することが可能となり、表示品質を向上させることが可能な電子機器を提供することができる。
【図面の簡単な説明】
【００２３】
【図１】電気光学装置としての液晶装置の構成を示す模式平面図。
【図２】図１に示す液晶装置のＨ−Ｈ’線に沿う模式断面図。
【図３】液晶装置の電気的な構成を示す等価回路図。
【図４】液晶装置における画素の構成を示す模式平面図。
【図５】液晶装置における画素の構成を示す模式平面図。
【図６】液晶装置における画素の構成を示す模式平面図。
【図７】液晶装置における画素の構成を示す模式平面図。
【図８】図４〜図７に示す画素の模式断面図。
【図９】液晶装置の製造方法を工程順に示すフローチャート。
【図１０】液晶装置の製造方法の一部を示す模式断面図。
【図１１】液晶装置の製造方法の一部を示す模式断面図。
【図１２】容量素子と半導体層とを接続するコンタクトホールにフッ酸処理（ＤＨＦ処理）を行った場合と行わなかった場合における、コンタクトサイズとコンタクト抵抗との関係を示すグラフ。
【図１３】第１誘電体層が第１導電層で覆われている場合と覆われていない場合とにおける、フッ酸処理を行った場合の寿命を比較したグラフ。
【図１４】電気光学装置を備えた電子機器としての投射型表示装置（プロジェクター）の構成を示す概略図。
【発明を実施するための形態】
【００２４】
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大又は縮小して表示している。
【００２５】
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、又は基板の上に他の構成物を介して配置される場合、又は基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
【００２６】
本実施形態では、電気光学装置として、薄膜トランジスター（ＴＦＴ：Thin Film Transistor）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、後述する投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。
【００２７】
＜電気光学装置の構成＞
図１は、電気光学装置としての液晶装置の構成を示す模式平面図である。図２は、図１に示す液晶装置のＨ−Ｈ’線に沿う模式断面図である。図３は、液晶装置の電気的な構成を示す等価回路図である。以下、液晶装置の構造を、図１〜図３を参照しながら説明する。
【００２８】
図１及び図２に示すように、本実施形態の液晶装置１００は、対向配置された素子基板１０および対向基板２０と、これら一対の基板によって挟持された液晶層１５とを有する。素子基板１０を構成する第１基板１１、および対向基板２０を構成する第２基板１２は、例えば、ガラス基板、石英基板等の透明基板、又はシリコン基板が用いられている。
【００２９】
素子基板１０は対向基板２０よりも一回り大きく、両基板は、額縁状に配置されたシール材１４を介して接合され、その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層１５を構成している。シール材１４は、例えば、熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材１４には、一対の基板の間隔を一定に保持するためのギャップ材が混入されている。
【００３０】
対向基板２０側における額縁状に配置されたシール材１４の内側には、同じく額縁状に遮光層１８が設けられている。遮光層１８は、例えば、遮光性の金属あるいは金属酸化物などからなり、遮光層１８の内側が複数の画素Ｐを有する表示領域Ｅとなっている。なお、図１では図示省略したが、表示領域Ｅにおいても複数の画素Ｐを平面的に区分する遮光部が設けられている。
【００３１】
第１基板１１の１辺部と、１辺部に沿ったシール材１４との間にデータ線駆動回路２２が設けられている。また、該１辺部に対向する他の１辺部に沿ったシール材１４の内側に検査回路２５が設けられている。さらに、該１辺部と直交し互いに対向する他の２辺部に沿ったシール材１４の内側に走査線駆動回路２４が設けられている。該１辺部と対向する他の１辺部のシール材１４の内側には、２つの走査線駆動回路２４を繋ぐ複数の配線（図示せず）が設けられている。
【００３２】
これらデータ線駆動回路２２及び走査線駆動回路２４に繋がる配線は、該１辺部に沿って配列した複数の外部接続端子６１に接続されている。以降、該１辺部に沿った方向をＸ方向とし、該１辺部と直交し互いに対向する他の２辺部に沿った方向をＹ方向として説明する。なお、検査回路２５の配置はこれに限定されず、データ線駆動回路２２と表示領域Ｅとの間のシール材１４の内側に沿った位置に設けてもよい。
【００３３】
図２に示すように、第１基板１１の液晶層１５側の表面には、画素Ｐごとに設けられた光透過性を有する画素電極２７およびスイッチング素子としての薄膜トランジスター３０（以降、「ＴＦＴ３０」と称する。）と、信号配線と、これらを覆う配向膜２８とが形成されている。また、ＴＦＴ３０における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。
【００３４】
第２基板１２の液晶層１５側の表面には、遮光層１８と、これを覆うように成膜された層間絶縁層（図示せず）と、層間絶縁層を覆うように設けられた共通電極３１と、共通電極３１を覆う配向膜３２とが設けられている。
【００３５】
遮光層１８は、図１に示すように、平面的に走査線駆動回路２４、検査回路２５と重なる位置において額縁状に設けられている。これにより対向基板２０側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が表示領域Ｅに入射しないように遮蔽して、表示領域Ｅの表示における高いコントラストを確保している。
【００３６】
層間絶縁層は、例えば、酸化シリコンなどの無機材料からなり、光透過性を有して遮光層１８を覆うように設けられている。このような層間絶縁層の形成方法としては、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法などを用いて成膜する方法が挙げられる。
【００３７】
共通電極３１は、例えばＩＴＯ（Indium Tin Oxide）などの透明導電膜からなり、層間絶縁層を覆うと共に、図１に示すように対向基板２０の四隅に設けられた上下導通部２６により素子基板１０側の配線に電気的に接続している。
【００３８】
画素電極２７を覆う配向膜２８および共通電極３１を覆う配向膜３２は、液晶装置１００の光学設計に基づいて選定される。例えば、ＳｉＯｘ（酸化シリコン）などの無機材料を気相成長法を用いて成膜して、液晶分子に対して略垂直配向させたものが挙げられる。
【００３９】
図３に示すように、液晶装置１００は、少なくとも表示領域Ｅにおいて互いに絶縁されて直交する複数の走査線３ａおよび複数のデータ線６ａと、容量線３ｂとを有する。走査線３ａが延在する方向がＸ方向であり、データ線６ａが延在する方向がＹ方向である。
【００４０】
走査線３ａとデータ線６ａならびに容量線３ｂと、これらの信号線類により区分された領域に、画素電極２７と、ＴＦＴ３０と、容量素子１６とが設けられ、これらが画素Ｐの画素回路を構成している。
【００４１】
走査線３ａはＴＦＴ３０のゲートに電気的に接続され、データ線６ａはＴＦＴ３０のデータ線側ソースドレイン領域に電気的に接続されている。画素電極２７は、ＴＦＴ３０の画素電極側ソースドレイン領域に電気的に接続されている。
【００４２】
データ線６ａは、データ線駆動回路２２（図１参照）に接続されており、データ線駆動回路２２から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎを画素Ｐに供給する。走査線３ａは、走査線駆動回路２４（図１参照）に接続されており、走査線駆動回路２４から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを各画素Ｐに供給する。
【００４３】
データ線駆動回路２２からデータ線６ａに供給される画像信号Ｄ１〜Ｄｎは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線６ａ同士に対してグループごとに供給してもよい。走査線駆動回路２４は、走査線３ａに対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングでパルス的に線順次で供給する。
【００４４】
液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極２７に書き込まれる構成となっている。そして、画素電極２７を介して液晶層１５に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極２７と液晶層１５を介して対向配置された共通電極３１との間で一定期間保持される。
【００４５】
保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極２７と共通電極３１との間に形成される液晶容量と並列に容量素子１６が接続されている。容量素子１６は、ＴＦＴ３０の画素電極側ソースドレイン領域と容量線３ｂとの間に設けられている。容量素子１６は、２つの容量電極の間に誘電体層を有するものである。
【００４６】
このような液晶装置１００は、例えば透過型であって、画素Ｐが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。
【００４７】
図４〜図７は、液晶装置における画素の構成を示す模式平面図である。図８は、図４〜図７に示す画素の模式断面図である。以下、画素の平面的な構造と断面構造について、図４〜図８を参照しながら説明する。
【００４８】
なお、図４は、画素Ｐのうち遮光膜からゲート電極までの層を示す模式平面図である。図５は、第１容量電極から第２容量電極までの層を示す模式平面図である。図６は、第３容量電極からデータ線までの層を示す模式平面図である。図７は、容量線から画素電極までの層を示す模式平面図である。
【００４９】
まず、図４に示すように、Ｘ方向に延在する非開口領域には、遮光膜の一例である走査線３ａが設けられている。走査線３ａは、遮光性の導電部材が用いられており、走査線３ａによって非開口領域の少なくとも一部が構成されている。遮光性の導電材料としては、例えば、Ｗ（タングステン）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）等が挙げられる。
【００５０】
Ｙ方向に延在する非開口領域には、図３に示したＴＦＴ３０が設けられている。遮光性を有する非開口領域にＴＦＴ３０を設けることにより、ＴＦＴ３０の光誤動作を防止すると共に、開口領域における開口率を確保している。
【００５１】
具体的には、図４に示すように、ＴＦＴ３０は、データ線側ソースドレイン領域３０ｓと、画素電極側ソースドレイン領域３０ｄと、チャネル領域３０ｃと、を有する半導体層３０ａを備えている。半導体層３０ａは、上記したように、Ｙ方向に延在する非開口領域に配置されている。
【００５２】
更に、ＴＦＴ３０は、非開口領域において走査線３ａに沿うようにゲート電極３０ｇが設けられている。ゲート電極３０ｇは、Ｘ方向に延在した部分が平面的にチャネル領域３０ｃと重なっている。また、ゲート電極３０ｇは、Ｘ方向に延在した一部分と走査線３ａとの間に設けられたコンタクトホールＣＮＴ５１，ＣＮＴ５２によって、電気的に走査線３ａと接続されている。なお、ゲート電極３０ｇは、ＴＦＴ３０下方に設けられた遮光膜を兼ねる走査線３ａと同様に、走査線として機能するものであり、第２の走査線ということができる。
【００５３】
走査線３ａは半導体層３０ａより下層側に配置されているので、走査線３ａをＴＦＴ３０の半導体層３０ａよりも幅広に形成することによって、液晶プロジェクター等からの光に対して、ＴＦＴ３０のチャネル領域３０ｃを殆ど或いは完全に遮光できる。その結果、液晶装置１００の動作時に、ＴＦＴ３０における光リーク電流が低減され、コントラスト比を向上させることができ、高品位の画像表示が可能となる。なお、非開口領域で囲まれた略四角形の開口領域が画素Ｐの領域となる。
【００５４】
次に、図５に示すように、非開口領域におけるゲート電極３０ｇ上には、島状の第１容量電極１６ａと、第１容量絶縁層としての第１誘電体層１６ｂと、第２容量電極１６ｃとが、第１基板１１側から順に積層されている。
【００５５】
第２容量電極１６ｃは、２層で構成されており、第１基板１１側から第１導電層１６ｃ１と第２導電層１６ｃ２とが積層されている。なお、第２容量電極１６ｃのうち第２導電層１６ｃ２が、半導体層３０ａの画素電極側ソースドレイン領域３０ｄと平面的に重なる領域まで設けられている。具体的には、第２導電層１６ｃ２と画素電極側ソースドレイン領域３０ｄとが、コンタクトホールＣＮＴ５３を介して電気的に接続されている。
【００５６】
また、第２容量電極１６ｃの外縁の一部と平面的に重なる領域には、第２容量電極１６ｃの形成（エッチングストッパー）の際に用いられる第１絶縁膜ＣＡＰＡ４１ａが設けられている。
【００５７】
次に、図６に示すように、第２容量電極１６ｃ上には、第２容量絶縁層としての第２誘電体層１６ｄ、第３容量電極１６ｅが、第１基板１１側から順に積層されている。第３容量電極１６ｅは、第１容量電極１６ａと略平面的に重なるように島状に設けられている。
【００５８】
また、非開口領域におけるＸ方向に沿うように、第１中継電極４２と第３中継電極４３とが、それぞれ島状に設けられている。第３中継電極４３は、Ｘ方向に延在した一部分と第３容量電極１６ｅとの間に設けられたコンタクトホールＣＮＴ５４を介して、第３容量電極１６ｅと電気的に接続されている。
【００５９】
また、Ｙ方向に延在する非開口領域には、データ線６ａが設けられている。データ線６ａは、Ｙ方向に延在した一部分とデータ線側ソースドレイン領域３０ｓとの間に設けられたコンタクトホールＣＮＴ６０を介して、データ線側ソースドレイン領域３０ｓと電気的に接続されている。データ線６ａは遮光性の導電部材が用いられており、これらによって非開口領域の少なくとも一部が構成されている。
【００６０】
次に、図７に示すように、データ線６ａ上には、容量線３ｂ、第２中継電極４４、及び画素電極２７が設けられている。第２中継電極４４は、Ｘ方向に延在した一部分と第１中継電極４２との間に設けられたコンタクトホールＣＮＴ５７を介して、第１中継電極４２と電気的に接続されている。
【００６１】
また、容量線３ｂは、データ線６ａに沿うように設けられている。具体的には、容量線３ｂは、Ｘ方向に延在した一部分と第３中継電極４３との間に設けられたコンタクトホールＣＮＴ５８を介して、第３中継電極４３と電気的に接続されている。
【００６２】
画素電極２７は、画素Ｐ毎に島状に形成されており、走査線３ａやデータ線６ａと外縁部とが平面的に重なるように設けられている。各画素Ｐは、データ線６ａ及び走査線３ａによってマトリックス状に区分けされており、各画素Ｐの端部がデータ線６ａ及び走査線３ａに部分的に重なるように形成されている。
【００６３】
次に、図８を参照しながら、画素Ｐの構造について更に詳しく説明する。図８に示すように、第１基板１１上には、走査線３ａが設けられている。走査線３ａは、遮光性を有し、例えば、Ａｌ（アルミニウム）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）などの金属のうちの少なくとも１つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができる。
【００６４】
走査線３ａ上には、第１基板１１及び走査線３ａを覆うように、例えば、酸化シリコンなどからなる下地絶縁層１１ａが設けられている。更に、下地絶縁層１１ａ上には、島状に半導体層３０ａが設けられている。
【００６５】
半導体層３０ａは、例えば、多結晶シリコン膜からなり、不純物イオンが注入されて、データ線側ソースドレイン領域３０ｓ、チャネル領域３０ｃ、画素電極側ソースドレイン領域３０ｄを有する。
【００６６】
半導体層３０ａ上には、半導体層３０ａ及び下地絶縁層１１ａを覆うように、第１層間絶縁層（ゲート絶縁層）１１ｂが形成される。更に、第１層間絶縁層１１ｂを挟んでチャネル領域３０ｃに対向する位置にゲート電極３０ｇが設けられている。
【００６７】
ゲート電極３０ｇ上には、ゲート電極３０ｇ及び第１層間絶縁層１１ｂとを覆うようにして第２層間絶縁層１１ｃが設けられている。
【００６８】
第２層間絶縁層１１ｃ上には、容量素子１６が設けられており、容量素子１６を構成する第１容量素子１１６と第２容量素子２１６とが積層されて形成されている。つまり、容量素子１６は、２つの容量素子１１６，２１６が並列に接続された構造になっている。
【００６９】
具体的には、第２層間絶縁層１１ｃ上に、第１容量素子１１６を構成する第１容量電極１６ａがパターニングして設けられている。第１容量電極１６ａは、定電位に接続されている。第１容量電極１６ａは、例えば、Ａｌ（アルミニウム）、Ａｇ（銀）等の金属、合金を含んだ非透明な金属膜又はポリシリコン膜から形成されており、ＴＦＴ３０を遮光する遮光膜としても機能する。
【００７０】
第１誘電体層１６ｂは、例えば、ＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン（ＳｉＯ2）膜、或いは窒化シリコン（ＳｉＮ）膜等から構成された単層構造、或いは多層構造を有している。第１誘電体層１６ｂ上には、第２容量電極１６ｃがパターニングして設けられている。
【００７１】
第２容量電極１６ｃは、ＴＦＴ３０の画素電極側ソースドレイン領域３０ｄ及び画素電極２７に電気的に接続された画素電位側容量電極である。具体的には、第２容量電極１６ｃは、２層のポリシリコン膜又は２層の金属膜で構成されており、ＴＦＴ３０側にパターニングして形成された第１導電層１６ｃ１と、画素電極２７側にパターニングして形成された第２導電層１６ｃ２とを有する。
【００７２】
より具体的には、画素電極２７側に設けられた第２導電層１６ｃ２が、コンタクトホールＣＮＴ５３を介して画素電極側ソースドレイン領域３０ｄと電気的に接続されると共に、コンタクトホールＣＮＴ５６を介して第１中継電極４２に電気的に接続されている。第１中継電極４２は、コンタクトホールＣＮＴ５７を介して第２中継電極４４に電気的に接続されている。第２中継電極４４は、コンタクトホールＣＮＴ５９を介して画素電極２７に電気的に接続されている。
【００７３】
即ち、第２容量電極１６ｃを構成する第２導電層１６ｃ２は、第１中継電極４２及び第２中継電極４４と共に、画素電極側ソースドレイン領域３０ｄ及び画素電極２７間の電気的な接続を中継する。なお、第１容量電極１６ａ、第１誘電体層１６ｂ、及び第１導電層１６ｃ１によって第１容量素子１１６を構成する。
【００７４】
なお、第１容量電極１６ａの端部を覆うように第１絶縁膜ＣＡＰＡ４１ａ、第２容量電極１６ｃの端部を覆うように第２絶縁膜ＣＡＰＡ４１ｂが形成されている。第１絶縁膜ＣＡＰＡ４１ａは、第１容量電極１６ａの端面と第２容量電極１６ｃの端面との間においてそれぞれの電気的なショートを防止し、また、コンタクトホールＣＮＴ５３を、例えばドライエッチング等のエッチング処理により形成する際の第１容量電極１６ａへのダメージを軽減するものである。また、第２容量電極１６ｃをドライエッチング等のエッチング処理により形成する際のエッチングストッパーとして用いられる。第２絶縁膜ＣＡＰＡ４１ｂは、第２容量電極１６ｃの端面と第３容量電極１６ｅの端面との間においてそれぞれの電気的なショートを防止し、また、第３容量電極１６ｅをドライエッチング等のエッチング処理により形成する際のエッチングストッパーとして用いられる。
【００７５】
第２容量電極１６ｃ上には、第２容量素子２１６を構成する第２誘電体層１６ｄが設けられている。第２誘電体層１６ｄは、第１誘電体層１６ｂと同様に構成されており、例えば、ＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン（ＳｉＯ2）膜、或いは窒化シリコン（ＳｉＮ）膜等から構成された単層構造、或いは多層構造を有している。
【００７６】
第２誘電体層１６ｄ上には、第２容量素子２１６を構成する第３容量電極１６ｅがパターニングして設けられている。第３容量電極１６ｅは、第１容量電極１６ａと同様に構成されており、固定電位に接続されている。また、第３容量電極１６ｅは、例えば、Ｗ（タングステン）、Ａｌ（アルミニウム）、Ａｇ（銀）等の金属又はＷＳｉ等の合金を含んだ非透明な金属膜から形成されている。
【００７７】
このように形成された容量素子１６によれば、画素電極２７における電位保持特性が向上し、コントラスト向上やフリッカーの低減といった表示特性の向上が可能となる。なお、第２導電層１６ｃ２、第２誘電体層１６ｄ、及び第３容量電極１６ｅによって第２容量素子２１６を構成する。つまり、２つの容量素子１１６，２１６が並列に設けられている。
【００７８】
また、並列に容量素子１１６，２１６を設けるため、容量素子１６の容量値を高めることができる。また、第１容量素子１１６と第２容量素子２１６は、平面的に重なる領域において形成される。従って、単位面積当たりの容量値を高くすることが可能である。
【００７９】
容量素子１６の上には、第２絶縁膜ＣＡＰＡ４１ｂを介して第３層間絶縁層１１ｄが設けられている。第３層間絶縁層１１ｄ上には、データ線６ａ、第１中継電極４２、及び第３中継電極４３がパターニングして設けられている。
【００８０】
データ線６ａは、第３層間絶縁層１１ｄ〜第１層間絶縁層１１ｂを貫通するコンタクトホールＣＮＴ６０を介して、半導体層３０ａのデータ線側ソースドレイン領域３０ｓに電気的に接続されている。また、データ線６ａ、第１中継電極４２、及び第３中継電極４３は、例えば、金属膜等の導電材料で構成される。
【００８１】
第１中継電極４２は、第３層間絶縁層１１ｄ及び第２絶縁膜ＣＡＰＡ４１ｂを貫通するコンタクトホールＣＮＴ５６を介して第２容量電極１６ｃと電気的に接続されている。
【００８２】
第３中継電極４３は、第３層間絶縁層１１ｄを貫通するコンタクトホールＣＮＴ５４を介して、第３容量電極１６ｅと電気的に接続されている。また、第３中継電極４３は、第３層間絶縁層１１ｄ及び第２絶縁膜ＣＡＰＡ４１ｂを貫通するコンタクトホールＣＮＴ５５を介して、第１容量電極１６ａと電気的に接続されている。
【００８３】
データ線６ａ、第３中継電極４３、及び第１中継電極４２上には、第３層間絶縁層１１ｄを介して第４層間絶縁層１１ｅが設けられている。第４層間絶縁層１１ｅ上には、容量線３ｂ及び第２中継電極４４がパターニングして設けられている。
【００８４】
容量線３ｂは、例えば、アルミニウム等の金属を含んで構成されており、定電位（ＬＣＣＯＭ）が供給される。また、容量線３ｂは、第４層間絶縁層１１ｅを貫通するコンタクトホールＣＮＴ５８を介して第３中継電極４３と電気的に接続されている。また、第２中継電極４４は、第４層間絶縁層１１ｅを貫通するコンタクトホールＣＮＴ５７を介して第１中継電極４２と電気的に接続されている。
【００８５】
容量線３ｂ及び第２中継電極４４上には、第４層間絶縁層１１ｅを介して第５層間絶縁層１１ｆが設けられている。第５層間絶縁層１１ｆ上には、ＩＴＯ膜などからなる画素電極２７がパターニングして設けられている。画素電極２７は、第２中継電極４４、第１中継電極４２、及び第２容量電極１６ｃを介して、半導体層３０ａの画素電極側ソースドレイン領域３０ｄに電気的に接続されている。画素電極２７の上層には、図示しない配向膜が設けられている。
【００８６】
＜液晶装置の製造方法＞
図９は、液晶装置の製造方法を工程順に示すフローチャートである。図１０及び図１１は、液晶装置の製造方法の一部を示す模式断面図である。以下、液晶装置の製造方法を、図９〜図１１を参照しながら説明する。なお、素子基板上に設けられた各層を含めて素子基板と称する場合がある。また、対向基板上に設けられた各層を含めて対向基板と称する場合がある。
【００８７】
最初に、素子基板１０側の製造方法を説明する。ステップＳ１１では、ガラス基板などからなる第１基板１１上にＴＦＴ３０等を形成する。具体的には、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、第１基板１１上にＴＦＴ３０などを形成する。
【００８８】
ステップＳ１２では、ＴＦＴ３０の上方に容量素子１６を形成する。具体的には、図１０及び図１１を参照しながら説明する。まず、図１０（ａ）に示すように、第２層間絶縁層１１ｃ上に、例えば、公知の成膜技術、フォトリソグラフィ技術、及びエッチング技術を用いて、第１容量電極１６ａをパターニングする。第１容量電極１６ａは、ポリシリコン膜で構成されており、膜厚が例えば１００ｎｍである。
【００８９】
次に、第１誘電体層１６ｂをベタ状に成膜する。第１誘電体層１６ｂは、例えば、ＨＴＯ及びＳｉＮが積層されて構成されている。その後、第２容量電極１６ｃを構成する第１導電層１６ｃ１をベタ状に成膜する。第１導電層１６ｃ１は、ポリシリコン膜で構成されており、膜厚が例えば６０ｎｍである。
【００９０】
次に、図１０（ｂ）に示すように、コンタクトホールＣＮＴ５３を形成する。具体的には、まず、第１導電層１６ｃ１上にレジスト膜４５を成膜する。その後、フォトリソグラフィ技術を用いて、レジスト膜４５を開口する。そして、開口孔を有するレジストパターンをマスクとして、第１導電層１６ｃ１、第１誘電体層１６ｂ、第１容量電極１６ａ、及び第２層間絶縁層１１ｃをエッチングしてコンタクトホールＣＮＴ５３を形成する。これにより、半導体層３０ａの画素電極側ソースドレイン領域３０ｄまで貫通する。
【００９１】
次に、図１０（ｃ）に示すように、コンタクトホールＣＮＴ５３に、例えば、フッ酸処理（ＨＦ処理）を施す。具体的には、コンタクトホールＣＮＴ５３を開口した後、露出した半導体層３０ａの表面に形成される自然酸化膜を除去するために行う。フッ酸処理を施すことにより、コンタクトホールＣＮＴ５３内に発生した酸化膜を除去することができる。なお本実施例では、自然酸化膜を除去するためにフッ酸処理（ＨＦ処理）を行なうこととしたが、バッファードフッ酸（ＢＨＦ）或いはその水希釈液等、その他のフッ酸（ＨＦ）を含む薬液を用いることも可能である。
【００９２】
また、第１誘電体層１６ｂにフッ酸処理を施した場合、誘電体としての耐圧が低下することが考えられるが、本実施形態では、第１誘電体層１６ｂを第１導電層１６ｃ１で覆っているので、第１誘電体層１６ｂの耐圧が低下することを抑えることができる。
【００９３】
次に、図１１（ｄ）に示すように、第１導電層１６ｃ１及びコンタクトホールＣＮＴ５３を覆うように第２導電層１６ｃ２を成膜する。第２導電層１６ｃ２は、ポリシリコン膜で構成されており、膜厚が例えば６０ｎｍである。これにより、第１導電層１６ｃ１に加えて第２導電層１６ｃ２を積層して第２容量電極１６ｃを形成することができると共に、コンタクトホールＣＮＴ５３内が第２導電層１６ｃ２によって覆われるので、第２容量電極１６ｃと画素電極側ソースドレイン領域３０ｄとを電気的に接続させることができる。
【００９４】
次に、図１１（ｅ）に示すように、第１導電層１６ｃ１及び第２導電層１６ｃ２を有する第２容量電極１６ｃをパターニングする。これにより、第２容量電極１６ｃが完成する。その後、図示しないが、第２誘電体層１６ｄ、第３容量電極１６ｅをパターニングして形成することにより、２つの容量素子１１６，２１６が並列に接続された容量素子１６が完成する。
【００９５】
ステップＳ１３では、画素電極２７を形成する。具体的には、第５層間絶縁層１１ｆ上に、ＩＴＯ膜などからなる画素電極２７を、公知のフォトリソグラフィ技術及びエッチング技術を用いて形成する。
【００９６】
ステップＳ１４では、画素電極２７の上方に配向膜２８を形成する。配向膜２８の製造方法としては、例えば、酸化シリコン（ＳｉＯ2）などの無機材料を斜方蒸着する斜方蒸着法が用いられる。以上により、素子基板１０側が完成する。
【００９７】
次に、対向基板２０側の製造方法を説明する。まず、ステップＳ２１では、ガラス基板等の透光性材料からなる第２基板１２上に、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、共通電極３１を形成する。
【００９８】
ステップＳ２２では、共通電極３１上に配向膜３２を形成する。配向膜３２の製造方法は、配向膜２８と場合と同様であり、例えば、斜方蒸着法を用いて形成する。以上により、対向基板２０側が完成する。次に、素子基板１０と対向基板２０とを貼り合わせる方法を説明する。
【００９９】
ステップＳ３１では、素子基板１０上にシール材１４を塗布する。詳しくは、素子基板１０とディスペンサー（吐出装置でも可能）との相対的な位置関係を変化させて、素子基板１０における表示領域Ｅの周縁部に（表示領域Ｅを囲むように）シール材１４を塗布する。
【０１００】
ステップＳ３２では、素子基板１０と対向基板２０とを貼り合わせる。具体的には、素子基板１０に塗布されたシール材１４を介して素子基板１０と対向基板２０とを貼り合わせる。より具体的には、互いの基板１０，２０の平面的な縦方向や横方向の位置精度を確保しながら行う。
【０１０１】
ステップＳ３３では、液晶注入口（図示せず）から構造体の内部に液晶を注入し、その後、液晶注入口を封止する。封止には、例えば、樹脂等の封止材が用いられる。以上により、液晶装置１００が完成する。
【０１０２】
図１２は、容量素子と半導体層とを接続するコンタクトホールにフッ酸処理（ＨＦ処理）を行った場合と行わなかった場合における、コンタクトサイズとコンタクト抵抗との関係を示すグラフである。以下、コンタクトサイズとコンタクト抵抗との関係について、図１２を参照しながら説明する。
【０１０３】
図１２に示すグラフは、横軸にコンタクトサイズを示しており、図示右側にいくに従ってコンタクトサイズが大きくなっている。一方、縦軸にコンタクト抵抗を示しており、図示上側にいくに従ってコンタクト抵抗が大きくなっている。
【０１０４】
図１０（ｃ）に示す工程において、フッ酸処理（ＨＦ処理）を行わなかった場合、コンタクトサイズを５種類に分けてみた結果、どのサイズもおよそ１×１０9（Ω）程度あることがわかる。一方、本実施形態のように、フッ酸処理を行った場合、コンタクトサイズを５種類に分けてみた結果、およそ１×１０5（Ω）程度であることがわかる。
【０１０５】
このように、コンタクトホールＣＮＴ５３を形成した後、フッ酸処理を行うことによって、半導体層３０ａ上に発生する自然酸化膜（ＳｉＯ2）を除去することが可能となり、コンタクト抵抗を小さくすることができる。その結果、電気的な特性が低下することを抑えることができる。
【０１０６】
図１３は、第１誘電体層が第１導電層で覆われている場合と覆われていない場合とにおける、フッ酸処理を行った場合の寿命を比較したグラフである。以下、液晶装置の寿命について、図１３を参照しながら説明する。
【０１０７】
図１３に示すグラフは、横軸に液晶装置１００の機種を示している。Ａは、第１誘電体層１６ｂが第１導電層１６ｃ１で覆われている状態でフッ酸処理を行った液晶装置１００である。Ｂは、第１誘電体層１６ｂが第１導電層１６ｃ１で覆われていない状態でフッ酸処理を行った液晶装置１００である。一方、縦軸に液晶装置１００の寿命（年）を示している。
【０１０８】
図１０（ｃ）に示す工程において、本実施形態のように、第１誘電体層１６ｂが第１導電層１６ｃ１で覆われた状態でフッ酸処理を施した場合、寿命年数はα年である。一方、従来のように、第１誘電体層１６ｂが第１導電層１６ｃ１で覆われていない状態でフッ酸処理を施した場合、寿命年数はβ年となり、α年のおよそ１／１０００倍である。
【０１０９】
本実施形態のように、容量素子１６を構成する第１誘電体層１６ｂが、第２容量電極１６ｃの一部である第１導電層１６ｃ１で覆われた状態でフッ酸処理を施すことにより、コンタクト抵抗を下げることができると共に、容量素子１６（液晶装置１００）の寿命を延ばすことができる。
【０１１０】
＜電子機器の構成＞
図１４は、上記した液晶装置を備えた電子機器としての投射型表示装置の構成を示す概略図である。以下、液晶装置を備えた投射型表示装置の構成を、図１４を参照しながら説明する。
【０１１１】
図１４に示すように、本実施形態の電子機器としての投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。
【０１１２】
偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。
【０１１３】
ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。
【０１１４】
ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。
【０１１５】
液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。
【０１１６】
液晶ライトバルブ１２１０は、上述した液晶装置１００が適用されたものである。液晶装置１００は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。
【０１１７】
このような投射型表示装置１０００によれば、上記した液晶装置１００が採用された液晶モジュールを介すことによって、表示品質を向上させることが可能な電子機器を提供することができる。
【０１１８】
以上詳述したように、本実施形態の液晶装置１００、液晶装置１００の製造方法、及び電子機器によれば、以下に示す効果が得られる。
【０１１９】
（１）本実施形態の液晶装置１００及び液晶装置１００の製造方法によれば、第２容量電極１６ｃが２つの導電層（第１導電層１６ｃ１、第２導電層１６ｃ２）で構成されており、第１誘電体層１６ｂが第１導電層１６ｃ１によって覆われた状態で、コンタクトホールＣＮＴ５３及び第２導電層１６ｃ２を形成するので、例えば、コンタクトホールＣＮＴ５３を形成した後に、コンタクトホールＣＮＴ５３内の半導体層３０ａ上に自然酸化膜が形成され、この自然酸化膜を除去するためにフッ酸処理（ＨＦ処理）を行った場合でも、第１誘電体層１６ｂが第１導電層１６ｃ１で覆われているため、第１誘電体層１６ｂがフッ酸に晒されることを抑えることが可能となり、第１誘電体層１６ｂの耐圧が低下することを抑えることができると共に、自然酸化膜を除去することができる。更に、第１導電層１６ｃ１上及びコンタクトホールＣＮＴ５３内に第２導電層１６ｃ２を成膜することにより、容量素子１６と半導体層３０ａ（３０ｄ）とを電気的に接続させることができる。
【０１２０】
（２）本実施形態の液晶装置１００及び液晶装置１００の製造方法によれば、第２誘電体層１６ｄを介して配置された第２容量電極１６ｃを構成する第２導電層１６ｃ２と第３容量電極１６ｅとによって第２容量素子２１６を形成することができる。よって、第１容量電極１６ａ及び第１導電層１６ｃ１と、第２導電層１６ｃ２及び第３容量電極１６ｅとの２箇所に容量素子１１６，２１６を配置することができる、言い換えれば、２つの容量素子１１６，２１６が並列に接続された構成にすることが可能となり、単位面積当たりの容量値を高くすることができる。
【０１２１】
（３）本実施形態の電子機器によれば、上記に記載の液晶装置１００を備えているので、各画素電極２７の電位を確実に保持することが可能となり、表示品質を向上させることが可能な電子機器を提供することができる。
【０１２２】
なお、本発明は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、本発明の技術範囲に含まれるものである。また、以下のような形態で実施することもできる。
【０１２３】
（変形例１）
上記した電気光学装置は、液晶装置１００であることに限定されず、例えば、有機ＥＬ（Electro Luminescence）装置、電気泳動装置などの表示装置にも適用することができる。また、反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、デジタルマイクロミラーデバイス（ＤＭＤ）にも適用可能である。
【０１２４】
（変形例２）
上記したように、電子機器として投射型表示装置１０００（プロジェクター）を例に説明してきたが、これに限定されず、例えば、ビューワー、ビューファインダー、ヘッドマウントディスプレイなどに適用するようにしてもよい。また、液晶テレビ、携帯電話、電子手帳、ワードプロセッサー、ビューファインダー型又はモニター直視型のビデオテープレコーダー、ワークステーション、モバイル型のパーソナルコンピューター、テレビ電話、ＰＯＳ端末、ページャー、電卓、タッチパネルなどの各種電子機器、また、電子ペーパーなどの電気泳動装置、カーナビゲーション装置等に適用するようにしてもよい。
【符号の説明】
【０１２５】
３ａ…走査線、３ｂ…容量線、６ａ…データ線、１０…素子基板、１１…第１基板、１１ａ…下地絶縁層、１１ｂ…第１層間絶縁層（ゲート絶縁層）、１１ｃ…第２層間絶縁層、１１ｄ…第３層間絶縁層、１１ｅ…第４層間絶縁層、１１ｆ…第５層間絶縁層、１１ｇ…第６層間絶縁層、１２…第２基板、１４…シール材、１５…液晶層、１６…容量素子、１６ａ…第１容量電極、１６ｂ…第１容量絶縁層としての第１誘電体層、１６ｃ…第２容量電極、１６ｃ１…第１導電層、１６ｃ２…第２導電層、１６ｄ…第２容量絶縁層としての第２誘電体層、１６ｅ…第３容量電極、１８…遮光層、２０…対向基板、２２…データ線駆動回路、２４…走査線駆動回路、２５…検査回路、２６…上下導通部、２７…画素電極、２８，３２…配向膜、３０…ＴＦＴ、３０ａ…半導体層、３０ｃ…チャネル領域、３０ｄ…画素電極側ソースドレイン領域、３０ｇ…ゲート電極、３０ｓ…データ線側ソースドレイン領域、３１…共通電極、４１ａ…第１絶縁膜ＣＡＰＡ、４１ｂ…第２絶縁膜ＣＡＰＡ、４２…第１中継電極、４３…第３中継電極、４４…第２中継電極、４５…レジスト膜、ＣＮＴ５１〜ＣＮＴ６０…コンタクトホール、６１…外部接続端子、１００…電気光学装置としての液晶装置、１１６…第１容量素子、２１６…第２容量素子、１０００…投射型表示装置、１１００…偏光照明装置、１１０１…ランプユニット、１１０２…インテグレーターレンズ、１１０３…偏光変換素子、１１０４，１１０５…ダイクロイックミラー、１１０６，１１０７，１１０８…反射ミラー、１２０１，１２０２，１２０３，１２０４，１２０５…リレーレンズ、１２０６…クロスダイクロイックプリズム、１２０７…投射レンズ、１２１０，１２２０，１２３０…液晶ライトバルブ、１３００…スクリーン。
【技術分野】
【０００１】
本発明は、電気光学装置、電気光学装置の製造方法、及び電子機器に関する。
【背景技術】
【０００２】
上記電気光学装置として、例えば、画素電極をスイッチング制御する素子としてトランジスターを画素ごとに備えたアクティブ駆動方式の液晶装置が知られている。この液晶装置には、例えば、特許文献１に記載のように、画像信号の供給に応じて各画素電極の電位を一時的に保持するための容量素子が設けられている。
【０００３】
液晶装置の製造方法（特に、容量素子の製造方法）としては、例えば、基板上にトランジスターの半導体層を形成する。次に、容量素子を構成する下部電極層を成膜し、その上に誘電体層を成膜する。その後、誘電体層及び下部電極層を貫通して半導体層に繋がるコンタクトホールを形成し、上部電極層をコンタクトホール内に埋めることにより、半導体層と電気的に接続された容量素子を形成することができる。
【０００４】
しかし、コンタクトホールの形成によって露出した半導体層上に自然酸化膜が形成される場合があり、その後、コンタクトホール内に上部電極層を埋めて接続したとしても、自然酸化膜による抵抗によって電気が流れにくくなるという問題がある。
【０００５】
そこで、コンタクトホール形成後、露出する誘電体層及びコンタクトホール内にフッ酸処理（ＤＨＦ処理）を施し、半導体層上に形成された自然酸化膜を除去する。その後、容量素子を構成する上部電極層を成膜することにより、半導体層と上部電極とが電気的に接続された容量素子が形成される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−２６７１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記方法によれば、露出する誘電体層にもフッ酸処理を行うことになり、容量素子を構成する誘電体層の耐圧が低下するという課題がある。
また、これらの要因により、電気光学装置の寿命が短くなってしまうことが、本願発明者の研究により判明している。従って、上述した技術には、表示画像の品質を低下させてしまうおそれがあるという技術的問題点がある。
【課題を解決するための手段】
【０００８】
本発明は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
【０００９】
［適用例１］本適用例に係る電気光学装置は、トランジスターと、前記トランジスターに電気的に接続された容量素子と、を備え、前記容量素子は、前記トランジスターと層間絶縁層を介して形成された第１容量電極と、前記第１容量電極に第１容量絶縁層を介して対向配置され、前記トランジスターの半導体層に前記層間絶縁層に形成されたコンタクトホールを介して電気的に接続された第２容量電極とを有し、前記第２容量電極は、第１導電層と該第１導電層上に積層された第２導電層を有し、前記第１導電層は、前記コンタクトホールと重なる領域が除去されてなり、前記第２導電層と前記トランジスターの半導体層とが前記コンタクトホールを介して電気的に接続されることを特徴とする。
【００１０】
この構成によれば、第２容量電極が２つの導電層で構成されており、第１容量絶縁層が第１導電層によって覆われた状態で、コンタクトホール及び第２導電層が設けられるので、例えば、コンタクトホールを形成した後に、コンタクトホール内の半導体層上に自然酸化膜が形成され、この自然酸化膜を除去するためにフッ酸処理を行った場合でも、第１容量絶縁層が第１導電層で覆われているため、第１容量絶縁層がフッ酸に晒されることを抑えることが可能となり、第１容量絶縁層の耐圧が低下することを抑えることができると共に、自然酸化膜を除去することができる。更に、第１導電層上及びコンタクトホール内に第２導電層を成膜することにより、容量素子と半導体層とを電気的に接続させることができる。
【００１１】
［適用例２］上記適用例に係る電気光学装置において、前記第１容量電極の端部を覆うように設けられた第１絶縁膜を有することが好ましい。
【００１２】
この構成によれば、第１絶縁膜を設けることにより、第１容量電極の端面と第２容量電極の端面との間においてそれぞれの電気的なショートを防止することができる。また、コンタクトホールを、例えばドライエッチング等のエッチング処理により形成する際の第１容量電極へのダメージを軽減することができる。また、第２容量電極をドライエッチング等のエッチング処理により形成する際のエッチングストッパーとして用いることができる。
【００１３】
［適用例３］上記適用例に係る電気光学装置において、前記第２容量電極における前記第１容量絶縁層と反対側に設けられた第２容量絶縁層と、前記第２容量絶縁層を介して前記第２容量電極と対向配置された第３容量電極と、を有することが好ましい。
【００１４】
この構成によれば、第２容量絶縁層を介して配置された第２容量電極と第３容量電極とによって容量素子を形成することができる。よって、容量素子は、第１容量電極及び第２容量電極と、第２容量電極及び第３容量電極との２箇所に配置することができる、言い換えれば、容量素子が並列に接続された構成にすることが可能となり、単位面積当たりの容量値を高くすることができる。
【００１５】
［適用例４］上記適用例に係る電気光学装置において、前記第２容量電極の端部を覆うように設けられた第２絶縁膜を有することが好ましい。
【００１６】
この構成によれば、第２絶縁膜が設けられているので、第２容量電極の端面と第３容量電極の端面との間においてそれぞれの電気的なショートを防止することができる。また、第３容量電極をドライエッチング等のエッチング処理により形成する際のエッチングストッパーとして用いることができる。
【００１７】
［適用例５］本適用例に係る電気光学装置の製造方法は、トランジスターを形成する工程と、前記トランジスターを覆うように層間絶縁層を形成する工程と、前記層間絶縁層上に第１容量電極を形成する工程と、前記第１容量電極に第１容量絶縁層を介して第２容量電極を構成する第１導電層を形成する工程と、前記第１導電層、前記第１容量絶縁層、前記第１容量電極及び前記層間絶縁層を貫通して前記トランジスターの半導体層まで達するコンタクトホールを形成する工程と、前記コンタクトホール内に露出した前記トランジスターの半導体層にフッ酸を含む薬液が接するように薬液処理を施す工程と、前記第２容量電極を構成する第１導電層上及び前記コンタクトホールの内側に、前記第２容量電極を構成する第２導電層を前記トランジスターの半導体層と接するように形成する工程と、を備えることを特徴とする。
【００１８】
この方法によれば、コンタクトホールを形成した後に、コンタクトホール内の半導体層上に自然酸化膜が形成され、この自然酸化膜を除去するためにフッ酸を含む薬液を用いた薬液処理を行っても、第１容量絶縁層が第１導電層で覆われているため、第１容量絶縁層がフッ酸に晒されることを抑えることが可能となり、第１容量絶縁層の耐圧が低下することを抑えることができると共に、自然酸化膜を除去することができる。更に、第１導電層上及びコンタクトホール内を含む基板上の全体に第２導電層を成膜することにより、容量素子と半導体層とを電気的に接続させることができる。
【００１９】
［適用例６］上記適用例に係る電気光学装置の製造方法において、前記第２容量電極上に第２容量絶縁層を形成する工程と、前記第２容量絶縁層上に第３容量電極を形成する工程と、を有することが好ましい。
【００２０】
この方法によれば、第２容量絶縁層上に第３容量電極を形成するので、第２容量電極と第３容量電極とによって容量素子を形成することができる。よって、容量素子は、第１容量電極及び第２容量電極と、第２容量電極及び第３容量電極との２箇所に形成する、言い換えれば、容量素子を並列に接続することが可能となり、単位面積当たりの容量値を高くすることができる。
【００２１】
［適用例７］本適用例に係る電子機器は、上記した電気光学装置を備えることを特徴とする。
【００２２】
この構成によれば、上記に記載の電気光学装置を備えているので、各画素電極の電位を確実に保持することが可能となり、表示品質を向上させることが可能な電子機器を提供することができる。
【図面の簡単な説明】
【００２３】
【図１】電気光学装置としての液晶装置の構成を示す模式平面図。
【図２】図１に示す液晶装置のＨ−Ｈ’線に沿う模式断面図。
【図３】液晶装置の電気的な構成を示す等価回路図。
【図４】液晶装置における画素の構成を示す模式平面図。
【図５】液晶装置における画素の構成を示す模式平面図。
【図６】液晶装置における画素の構成を示す模式平面図。
【図７】液晶装置における画素の構成を示す模式平面図。
【図８】図４〜図７に示す画素の模式断面図。
【図９】液晶装置の製造方法を工程順に示すフローチャート。
【図１０】液晶装置の製造方法の一部を示す模式断面図。
【図１１】液晶装置の製造方法の一部を示す模式断面図。
【図１２】容量素子と半導体層とを接続するコンタクトホールにフッ酸処理（ＤＨＦ処理）を行った場合と行わなかった場合における、コンタクトサイズとコンタクト抵抗との関係を示すグラフ。
【図１３】第１誘電体層が第１導電層で覆われている場合と覆われていない場合とにおける、フッ酸処理を行った場合の寿命を比較したグラフ。
【図１４】電気光学装置を備えた電子機器としての投射型表示装置（プロジェクター）の構成を示す概略図。
【発明を実施するための形態】
【００２４】
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大又は縮小して表示している。
【００２５】
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、又は基板の上に他の構成物を介して配置される場合、又は基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
【００２６】
本実施形態では、電気光学装置として、薄膜トランジスター（ＴＦＴ：Thin Film Transistor）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、後述する投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。
【００２７】
＜電気光学装置の構成＞
図１は、電気光学装置としての液晶装置の構成を示す模式平面図である。図２は、図１に示す液晶装置のＨ−Ｈ’線に沿う模式断面図である。図３は、液晶装置の電気的な構成を示す等価回路図である。以下、液晶装置の構造を、図１〜図３を参照しながら説明する。
【００２８】
図１及び図２に示すように、本実施形態の液晶装置１００は、対向配置された素子基板１０および対向基板２０と、これら一対の基板によって挟持された液晶層１５とを有する。素子基板１０を構成する第１基板１１、および対向基板２０を構成する第２基板１２は、例えば、ガラス基板、石英基板等の透明基板、又はシリコン基板が用いられている。
【００２９】
素子基板１０は対向基板２０よりも一回り大きく、両基板は、額縁状に配置されたシール材１４を介して接合され、その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層１５を構成している。シール材１４は、例えば、熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材１４には、一対の基板の間隔を一定に保持するためのギャップ材が混入されている。
【００３０】
対向基板２０側における額縁状に配置されたシール材１４の内側には、同じく額縁状に遮光層１８が設けられている。遮光層１８は、例えば、遮光性の金属あるいは金属酸化物などからなり、遮光層１８の内側が複数の画素Ｐを有する表示領域Ｅとなっている。なお、図１では図示省略したが、表示領域Ｅにおいても複数の画素Ｐを平面的に区分する遮光部が設けられている。
【００３１】
第１基板１１の１辺部と、１辺部に沿ったシール材１４との間にデータ線駆動回路２２が設けられている。また、該１辺部に対向する他の１辺部に沿ったシール材１４の内側に検査回路２５が設けられている。さらに、該１辺部と直交し互いに対向する他の２辺部に沿ったシール材１４の内側に走査線駆動回路２４が設けられている。該１辺部と対向する他の１辺部のシール材１４の内側には、２つの走査線駆動回路２４を繋ぐ複数の配線（図示せず）が設けられている。
【００３２】
これらデータ線駆動回路２２及び走査線駆動回路２４に繋がる配線は、該１辺部に沿って配列した複数の外部接続端子６１に接続されている。以降、該１辺部に沿った方向をＸ方向とし、該１辺部と直交し互いに対向する他の２辺部に沿った方向をＹ方向として説明する。なお、検査回路２５の配置はこれに限定されず、データ線駆動回路２２と表示領域Ｅとの間のシール材１４の内側に沿った位置に設けてもよい。
【００３３】
図２に示すように、第１基板１１の液晶層１５側の表面には、画素Ｐごとに設けられた光透過性を有する画素電極２７およびスイッチング素子としての薄膜トランジスター３０（以降、「ＴＦＴ３０」と称する。）と、信号配線と、これらを覆う配向膜２８とが形成されている。また、ＴＦＴ３０における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。
【００３４】
第２基板１２の液晶層１５側の表面には、遮光層１８と、これを覆うように成膜された層間絶縁層（図示せず）と、層間絶縁層を覆うように設けられた共通電極３１と、共通電極３１を覆う配向膜３２とが設けられている。
【００３５】
遮光層１８は、図１に示すように、平面的に走査線駆動回路２４、検査回路２５と重なる位置において額縁状に設けられている。これにより対向基板２０側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が表示領域Ｅに入射しないように遮蔽して、表示領域Ｅの表示における高いコントラストを確保している。
【００３６】
層間絶縁層は、例えば、酸化シリコンなどの無機材料からなり、光透過性を有して遮光層１８を覆うように設けられている。このような層間絶縁層の形成方法としては、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法などを用いて成膜する方法が挙げられる。
【００３７】
共通電極３１は、例えばＩＴＯ（Indium Tin Oxide）などの透明導電膜からなり、層間絶縁層を覆うと共に、図１に示すように対向基板２０の四隅に設けられた上下導通部２６により素子基板１０側の配線に電気的に接続している。
【００３８】
画素電極２７を覆う配向膜２８および共通電極３１を覆う配向膜３２は、液晶装置１００の光学設計に基づいて選定される。例えば、ＳｉＯｘ（酸化シリコン）などの無機材料を気相成長法を用いて成膜して、液晶分子に対して略垂直配向させたものが挙げられる。
【００３９】
図３に示すように、液晶装置１００は、少なくとも表示領域Ｅにおいて互いに絶縁されて直交する複数の走査線３ａおよび複数のデータ線６ａと、容量線３ｂとを有する。走査線３ａが延在する方向がＸ方向であり、データ線６ａが延在する方向がＹ方向である。
【００４０】
走査線３ａとデータ線６ａならびに容量線３ｂと、これらの信号線類により区分された領域に、画素電極２７と、ＴＦＴ３０と、容量素子１６とが設けられ、これらが画素Ｐの画素回路を構成している。
【００４１】
走査線３ａはＴＦＴ３０のゲートに電気的に接続され、データ線６ａはＴＦＴ３０のデータ線側ソースドレイン領域に電気的に接続されている。画素電極２７は、ＴＦＴ３０の画素電極側ソースドレイン領域に電気的に接続されている。
【００４２】
データ線６ａは、データ線駆動回路２２（図１参照）に接続されており、データ線駆動回路２２から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎを画素Ｐに供給する。走査線３ａは、走査線駆動回路２４（図１参照）に接続されており、走査線駆動回路２４から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを各画素Ｐに供給する。
【００４３】
データ線駆動回路２２からデータ線６ａに供給される画像信号Ｄ１〜Ｄｎは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線６ａ同士に対してグループごとに供給してもよい。走査線駆動回路２４は、走査線３ａに対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングでパルス的に線順次で供給する。
【００４４】
液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極２７に書き込まれる構成となっている。そして、画素電極２７を介して液晶層１５に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極２７と液晶層１５を介して対向配置された共通電極３１との間で一定期間保持される。
【００４５】
保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極２７と共通電極３１との間に形成される液晶容量と並列に容量素子１６が接続されている。容量素子１６は、ＴＦＴ３０の画素電極側ソースドレイン領域と容量線３ｂとの間に設けられている。容量素子１６は、２つの容量電極の間に誘電体層を有するものである。
【００４６】
このような液晶装置１００は、例えば透過型であって、画素Ｐが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。
【００４７】
図４〜図７は、液晶装置における画素の構成を示す模式平面図である。図８は、図４〜図７に示す画素の模式断面図である。以下、画素の平面的な構造と断面構造について、図４〜図８を参照しながら説明する。
【００４８】
なお、図４は、画素Ｐのうち遮光膜からゲート電極までの層を示す模式平面図である。図５は、第１容量電極から第２容量電極までの層を示す模式平面図である。図６は、第３容量電極からデータ線までの層を示す模式平面図である。図７は、容量線から画素電極までの層を示す模式平面図である。
【００４９】
まず、図４に示すように、Ｘ方向に延在する非開口領域には、遮光膜の一例である走査線３ａが設けられている。走査線３ａは、遮光性の導電部材が用いられており、走査線３ａによって非開口領域の少なくとも一部が構成されている。遮光性の導電材料としては、例えば、Ｗ（タングステン）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）等が挙げられる。
【００５０】
Ｙ方向に延在する非開口領域には、図３に示したＴＦＴ３０が設けられている。遮光性を有する非開口領域にＴＦＴ３０を設けることにより、ＴＦＴ３０の光誤動作を防止すると共に、開口領域における開口率を確保している。
【００５１】
具体的には、図４に示すように、ＴＦＴ３０は、データ線側ソースドレイン領域３０ｓと、画素電極側ソースドレイン領域３０ｄと、チャネル領域３０ｃと、を有する半導体層３０ａを備えている。半導体層３０ａは、上記したように、Ｙ方向に延在する非開口領域に配置されている。
【００５２】
更に、ＴＦＴ３０は、非開口領域において走査線３ａに沿うようにゲート電極３０ｇが設けられている。ゲート電極３０ｇは、Ｘ方向に延在した部分が平面的にチャネル領域３０ｃと重なっている。また、ゲート電極３０ｇは、Ｘ方向に延在した一部分と走査線３ａとの間に設けられたコンタクトホールＣＮＴ５１，ＣＮＴ５２によって、電気的に走査線３ａと接続されている。なお、ゲート電極３０ｇは、ＴＦＴ３０下方に設けられた遮光膜を兼ねる走査線３ａと同様に、走査線として機能するものであり、第２の走査線ということができる。
【００５３】
走査線３ａは半導体層３０ａより下層側に配置されているので、走査線３ａをＴＦＴ３０の半導体層３０ａよりも幅広に形成することによって、液晶プロジェクター等からの光に対して、ＴＦＴ３０のチャネル領域３０ｃを殆ど或いは完全に遮光できる。その結果、液晶装置１００の動作時に、ＴＦＴ３０における光リーク電流が低減され、コントラスト比を向上させることができ、高品位の画像表示が可能となる。なお、非開口領域で囲まれた略四角形の開口領域が画素Ｐの領域となる。
【００５４】
次に、図５に示すように、非開口領域におけるゲート電極３０ｇ上には、島状の第１容量電極１６ａと、第１容量絶縁層としての第１誘電体層１６ｂと、第２容量電極１６ｃとが、第１基板１１側から順に積層されている。
【００５５】
第２容量電極１６ｃは、２層で構成されており、第１基板１１側から第１導電層１６ｃ１と第２導電層１６ｃ２とが積層されている。なお、第２容量電極１６ｃのうち第２導電層１６ｃ２が、半導体層３０ａの画素電極側ソースドレイン領域３０ｄと平面的に重なる領域まで設けられている。具体的には、第２導電層１６ｃ２と画素電極側ソースドレイン領域３０ｄとが、コンタクトホールＣＮＴ５３を介して電気的に接続されている。
【００５６】
また、第２容量電極１６ｃの外縁の一部と平面的に重なる領域には、第２容量電極１６ｃの形成（エッチングストッパー）の際に用いられる第１絶縁膜ＣＡＰＡ４１ａが設けられている。
【００５７】
次に、図６に示すように、第２容量電極１６ｃ上には、第２容量絶縁層としての第２誘電体層１６ｄ、第３容量電極１６ｅが、第１基板１１側から順に積層されている。第３容量電極１６ｅは、第１容量電極１６ａと略平面的に重なるように島状に設けられている。
【００５８】
また、非開口領域におけるＸ方向に沿うように、第１中継電極４２と第３中継電極４３とが、それぞれ島状に設けられている。第３中継電極４３は、Ｘ方向に延在した一部分と第３容量電極１６ｅとの間に設けられたコンタクトホールＣＮＴ５４を介して、第３容量電極１６ｅと電気的に接続されている。
【００５９】
また、Ｙ方向に延在する非開口領域には、データ線６ａが設けられている。データ線６ａは、Ｙ方向に延在した一部分とデータ線側ソースドレイン領域３０ｓとの間に設けられたコンタクトホールＣＮＴ６０を介して、データ線側ソースドレイン領域３０ｓと電気的に接続されている。データ線６ａは遮光性の導電部材が用いられており、これらによって非開口領域の少なくとも一部が構成されている。
【００６０】
次に、図７に示すように、データ線６ａ上には、容量線３ｂ、第２中継電極４４、及び画素電極２７が設けられている。第２中継電極４４は、Ｘ方向に延在した一部分と第１中継電極４２との間に設けられたコンタクトホールＣＮＴ５７を介して、第１中継電極４２と電気的に接続されている。
【００６１】
また、容量線３ｂは、データ線６ａに沿うように設けられている。具体的には、容量線３ｂは、Ｘ方向に延在した一部分と第３中継電極４３との間に設けられたコンタクトホールＣＮＴ５８を介して、第３中継電極４３と電気的に接続されている。
【００６２】
画素電極２７は、画素Ｐ毎に島状に形成されており、走査線３ａやデータ線６ａと外縁部とが平面的に重なるように設けられている。各画素Ｐは、データ線６ａ及び走査線３ａによってマトリックス状に区分けされており、各画素Ｐの端部がデータ線６ａ及び走査線３ａに部分的に重なるように形成されている。
【００６３】
次に、図８を参照しながら、画素Ｐの構造について更に詳しく説明する。図８に示すように、第１基板１１上には、走査線３ａが設けられている。走査線３ａは、遮光性を有し、例えば、Ａｌ（アルミニウム）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）などの金属のうちの少なくとも１つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができる。
【００６４】
走査線３ａ上には、第１基板１１及び走査線３ａを覆うように、例えば、酸化シリコンなどからなる下地絶縁層１１ａが設けられている。更に、下地絶縁層１１ａ上には、島状に半導体層３０ａが設けられている。
【００６５】
半導体層３０ａは、例えば、多結晶シリコン膜からなり、不純物イオンが注入されて、データ線側ソースドレイン領域３０ｓ、チャネル領域３０ｃ、画素電極側ソースドレイン領域３０ｄを有する。
【００６６】
半導体層３０ａ上には、半導体層３０ａ及び下地絶縁層１１ａを覆うように、第１層間絶縁層（ゲート絶縁層）１１ｂが形成される。更に、第１層間絶縁層１１ｂを挟んでチャネル領域３０ｃに対向する位置にゲート電極３０ｇが設けられている。
【００６７】
ゲート電極３０ｇ上には、ゲート電極３０ｇ及び第１層間絶縁層１１ｂとを覆うようにして第２層間絶縁層１１ｃが設けられている。
【００６８】
第２層間絶縁層１１ｃ上には、容量素子１６が設けられており、容量素子１６を構成する第１容量素子１１６と第２容量素子２１６とが積層されて形成されている。つまり、容量素子１６は、２つの容量素子１１６，２１６が並列に接続された構造になっている。
【００６９】
具体的には、第２層間絶縁層１１ｃ上に、第１容量素子１１６を構成する第１容量電極１６ａがパターニングして設けられている。第１容量電極１６ａは、定電位に接続されている。第１容量電極１６ａは、例えば、Ａｌ（アルミニウム）、Ａｇ（銀）等の金属、合金を含んだ非透明な金属膜又はポリシリコン膜から形成されており、ＴＦＴ３０を遮光する遮光膜としても機能する。
【００７０】
第１誘電体層１６ｂは、例えば、ＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン（ＳｉＯ2）膜、或いは窒化シリコン（ＳｉＮ）膜等から構成された単層構造、或いは多層構造を有している。第１誘電体層１６ｂ上には、第２容量電極１６ｃがパターニングして設けられている。
【００７１】
第２容量電極１６ｃは、ＴＦＴ３０の画素電極側ソースドレイン領域３０ｄ及び画素電極２７に電気的に接続された画素電位側容量電極である。具体的には、第２容量電極１６ｃは、２層のポリシリコン膜又は２層の金属膜で構成されており、ＴＦＴ３０側にパターニングして形成された第１導電層１６ｃ１と、画素電極２７側にパターニングして形成された第２導電層１６ｃ２とを有する。
【００７２】
より具体的には、画素電極２７側に設けられた第２導電層１６ｃ２が、コンタクトホールＣＮＴ５３を介して画素電極側ソースドレイン領域３０ｄと電気的に接続されると共に、コンタクトホールＣＮＴ５６を介して第１中継電極４２に電気的に接続されている。第１中継電極４２は、コンタクトホールＣＮＴ５７を介して第２中継電極４４に電気的に接続されている。第２中継電極４４は、コンタクトホールＣＮＴ５９を介して画素電極２７に電気的に接続されている。
【００７３】
即ち、第２容量電極１６ｃを構成する第２導電層１６ｃ２は、第１中継電極４２及び第２中継電極４４と共に、画素電極側ソースドレイン領域３０ｄ及び画素電極２７間の電気的な接続を中継する。なお、第１容量電極１６ａ、第１誘電体層１６ｂ、及び第１導電層１６ｃ１によって第１容量素子１１６を構成する。
【００７４】
なお、第１容量電極１６ａの端部を覆うように第１絶縁膜ＣＡＰＡ４１ａ、第２容量電極１６ｃの端部を覆うように第２絶縁膜ＣＡＰＡ４１ｂが形成されている。第１絶縁膜ＣＡＰＡ４１ａは、第１容量電極１６ａの端面と第２容量電極１６ｃの端面との間においてそれぞれの電気的なショートを防止し、また、コンタクトホールＣＮＴ５３を、例えばドライエッチング等のエッチング処理により形成する際の第１容量電極１６ａへのダメージを軽減するものである。また、第２容量電極１６ｃをドライエッチング等のエッチング処理により形成する際のエッチングストッパーとして用いられる。第２絶縁膜ＣＡＰＡ４１ｂは、第２容量電極１６ｃの端面と第３容量電極１６ｅの端面との間においてそれぞれの電気的なショートを防止し、また、第３容量電極１６ｅをドライエッチング等のエッチング処理により形成する際のエッチングストッパーとして用いられる。
【００７５】
第２容量電極１６ｃ上には、第２容量素子２１６を構成する第２誘電体層１６ｄが設けられている。第２誘電体層１６ｄは、第１誘電体層１６ｂと同様に構成されており、例えば、ＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン（ＳｉＯ2）膜、或いは窒化シリコン（ＳｉＮ）膜等から構成された単層構造、或いは多層構造を有している。
【００７６】
第２誘電体層１６ｄ上には、第２容量素子２１６を構成する第３容量電極１６ｅがパターニングして設けられている。第３容量電極１６ｅは、第１容量電極１６ａと同様に構成されており、固定電位に接続されている。また、第３容量電極１６ｅは、例えば、Ｗ（タングステン）、Ａｌ（アルミニウム）、Ａｇ（銀）等の金属又はＷＳｉ等の合金を含んだ非透明な金属膜から形成されている。
【００７７】
このように形成された容量素子１６によれば、画素電極２７における電位保持特性が向上し、コントラスト向上やフリッカーの低減といった表示特性の向上が可能となる。なお、第２導電層１６ｃ２、第２誘電体層１６ｄ、及び第３容量電極１６ｅによって第２容量素子２１６を構成する。つまり、２つの容量素子１１６，２１６が並列に設けられている。
【００７８】
また、並列に容量素子１１６，２１６を設けるため、容量素子１６の容量値を高めることができる。また、第１容量素子１１６と第２容量素子２１６は、平面的に重なる領域において形成される。従って、単位面積当たりの容量値を高くすることが可能である。
【００７９】
容量素子１６の上には、第２絶縁膜ＣＡＰＡ４１ｂを介して第３層間絶縁層１１ｄが設けられている。第３層間絶縁層１１ｄ上には、データ線６ａ、第１中継電極４２、及び第３中継電極４３がパターニングして設けられている。
【００８０】
データ線６ａは、第３層間絶縁層１１ｄ〜第１層間絶縁層１１ｂを貫通するコンタクトホールＣＮＴ６０を介して、半導体層３０ａのデータ線側ソースドレイン領域３０ｓに電気的に接続されている。また、データ線６ａ、第１中継電極４２、及び第３中継電極４３は、例えば、金属膜等の導電材料で構成される。
【００８１】
第１中継電極４２は、第３層間絶縁層１１ｄ及び第２絶縁膜ＣＡＰＡ４１ｂを貫通するコンタクトホールＣＮＴ５６を介して第２容量電極１６ｃと電気的に接続されている。
【００８２】
第３中継電極４３は、第３層間絶縁層１１ｄを貫通するコンタクトホールＣＮＴ５４を介して、第３容量電極１６ｅと電気的に接続されている。また、第３中継電極４３は、第３層間絶縁層１１ｄ及び第２絶縁膜ＣＡＰＡ４１ｂを貫通するコンタクトホールＣＮＴ５５を介して、第１容量電極１６ａと電気的に接続されている。
【００８３】
データ線６ａ、第３中継電極４３、及び第１中継電極４２上には、第３層間絶縁層１１ｄを介して第４層間絶縁層１１ｅが設けられている。第４層間絶縁層１１ｅ上には、容量線３ｂ及び第２中継電極４４がパターニングして設けられている。
【００８４】
容量線３ｂは、例えば、アルミニウム等の金属を含んで構成されており、定電位（ＬＣＣＯＭ）が供給される。また、容量線３ｂは、第４層間絶縁層１１ｅを貫通するコンタクトホールＣＮＴ５８を介して第３中継電極４３と電気的に接続されている。また、第２中継電極４４は、第４層間絶縁層１１ｅを貫通するコンタクトホールＣＮＴ５７を介して第１中継電極４２と電気的に接続されている。
【００８５】
容量線３ｂ及び第２中継電極４４上には、第４層間絶縁層１１ｅを介して第５層間絶縁層１１ｆが設けられている。第５層間絶縁層１１ｆ上には、ＩＴＯ膜などからなる画素電極２７がパターニングして設けられている。画素電極２７は、第２中継電極４４、第１中継電極４２、及び第２容量電極１６ｃを介して、半導体層３０ａの画素電極側ソースドレイン領域３０ｄに電気的に接続されている。画素電極２７の上層には、図示しない配向膜が設けられている。
【００８６】
＜液晶装置の製造方法＞
図９は、液晶装置の製造方法を工程順に示すフローチャートである。図１０及び図１１は、液晶装置の製造方法の一部を示す模式断面図である。以下、液晶装置の製造方法を、図９〜図１１を参照しながら説明する。なお、素子基板上に設けられた各層を含めて素子基板と称する場合がある。また、対向基板上に設けられた各層を含めて対向基板と称する場合がある。
【００８７】
最初に、素子基板１０側の製造方法を説明する。ステップＳ１１では、ガラス基板などからなる第１基板１１上にＴＦＴ３０等を形成する。具体的には、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、第１基板１１上にＴＦＴ３０などを形成する。
【００８８】
ステップＳ１２では、ＴＦＴ３０の上方に容量素子１６を形成する。具体的には、図１０及び図１１を参照しながら説明する。まず、図１０（ａ）に示すように、第２層間絶縁層１１ｃ上に、例えば、公知の成膜技術、フォトリソグラフィ技術、及びエッチング技術を用いて、第１容量電極１６ａをパターニングする。第１容量電極１６ａは、ポリシリコン膜で構成されており、膜厚が例えば１００ｎｍである。
【００８９】
次に、第１誘電体層１６ｂをベタ状に成膜する。第１誘電体層１６ｂは、例えば、ＨＴＯ及びＳｉＮが積層されて構成されている。その後、第２容量電極１６ｃを構成する第１導電層１６ｃ１をベタ状に成膜する。第１導電層１６ｃ１は、ポリシリコン膜で構成されており、膜厚が例えば６０ｎｍである。
【００９０】
次に、図１０（ｂ）に示すように、コンタクトホールＣＮＴ５３を形成する。具体的には、まず、第１導電層１６ｃ１上にレジスト膜４５を成膜する。その後、フォトリソグラフィ技術を用いて、レジスト膜４５を開口する。そして、開口孔を有するレジストパターンをマスクとして、第１導電層１６ｃ１、第１誘電体層１６ｂ、第１容量電極１６ａ、及び第２層間絶縁層１１ｃをエッチングしてコンタクトホールＣＮＴ５３を形成する。これにより、半導体層３０ａの画素電極側ソースドレイン領域３０ｄまで貫通する。
【００９１】
次に、図１０（ｃ）に示すように、コンタクトホールＣＮＴ５３に、例えば、フッ酸処理（ＨＦ処理）を施す。具体的には、コンタクトホールＣＮＴ５３を開口した後、露出した半導体層３０ａの表面に形成される自然酸化膜を除去するために行う。フッ酸処理を施すことにより、コンタクトホールＣＮＴ５３内に発生した酸化膜を除去することができる。なお本実施例では、自然酸化膜を除去するためにフッ酸処理（ＨＦ処理）を行なうこととしたが、バッファードフッ酸（ＢＨＦ）或いはその水希釈液等、その他のフッ酸（ＨＦ）を含む薬液を用いることも可能である。
【００９２】
また、第１誘電体層１６ｂにフッ酸処理を施した場合、誘電体としての耐圧が低下することが考えられるが、本実施形態では、第１誘電体層１６ｂを第１導電層１６ｃ１で覆っているので、第１誘電体層１６ｂの耐圧が低下することを抑えることができる。
【００９３】
次に、図１１（ｄ）に示すように、第１導電層１６ｃ１及びコンタクトホールＣＮＴ５３を覆うように第２導電層１６ｃ２を成膜する。第２導電層１６ｃ２は、ポリシリコン膜で構成されており、膜厚が例えば６０ｎｍである。これにより、第１導電層１６ｃ１に加えて第２導電層１６ｃ２を積層して第２容量電極１６ｃを形成することができると共に、コンタクトホールＣＮＴ５３内が第２導電層１６ｃ２によって覆われるので、第２容量電極１６ｃと画素電極側ソースドレイン領域３０ｄとを電気的に接続させることができる。
【００９４】
次に、図１１（ｅ）に示すように、第１導電層１６ｃ１及び第２導電層１６ｃ２を有する第２容量電極１６ｃをパターニングする。これにより、第２容量電極１６ｃが完成する。その後、図示しないが、第２誘電体層１６ｄ、第３容量電極１６ｅをパターニングして形成することにより、２つの容量素子１１６，２１６が並列に接続された容量素子１６が完成する。
【００９５】
ステップＳ１３では、画素電極２７を形成する。具体的には、第５層間絶縁層１１ｆ上に、ＩＴＯ膜などからなる画素電極２７を、公知のフォトリソグラフィ技術及びエッチング技術を用いて形成する。
【００９６】
ステップＳ１４では、画素電極２７の上方に配向膜２８を形成する。配向膜２８の製造方法としては、例えば、酸化シリコン（ＳｉＯ2）などの無機材料を斜方蒸着する斜方蒸着法が用いられる。以上により、素子基板１０側が完成する。
【００９７】
次に、対向基板２０側の製造方法を説明する。まず、ステップＳ２１では、ガラス基板等の透光性材料からなる第２基板１２上に、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、共通電極３１を形成する。
【００９８】
ステップＳ２２では、共通電極３１上に配向膜３２を形成する。配向膜３２の製造方法は、配向膜２８と場合と同様であり、例えば、斜方蒸着法を用いて形成する。以上により、対向基板２０側が完成する。次に、素子基板１０と対向基板２０とを貼り合わせる方法を説明する。
【００９９】
ステップＳ３１では、素子基板１０上にシール材１４を塗布する。詳しくは、素子基板１０とディスペンサー（吐出装置でも可能）との相対的な位置関係を変化させて、素子基板１０における表示領域Ｅの周縁部に（表示領域Ｅを囲むように）シール材１４を塗布する。
【０１００】
ステップＳ３２では、素子基板１０と対向基板２０とを貼り合わせる。具体的には、素子基板１０に塗布されたシール材１４を介して素子基板１０と対向基板２０とを貼り合わせる。より具体的には、互いの基板１０，２０の平面的な縦方向や横方向の位置精度を確保しながら行う。
【０１０１】
ステップＳ３３では、液晶注入口（図示せず）から構造体の内部に液晶を注入し、その後、液晶注入口を封止する。封止には、例えば、樹脂等の封止材が用いられる。以上により、液晶装置１００が完成する。
【０１０２】
図１２は、容量素子と半導体層とを接続するコンタクトホールにフッ酸処理（ＨＦ処理）を行った場合と行わなかった場合における、コンタクトサイズとコンタクト抵抗との関係を示すグラフである。以下、コンタクトサイズとコンタクト抵抗との関係について、図１２を参照しながら説明する。
【０１０３】
図１２に示すグラフは、横軸にコンタクトサイズを示しており、図示右側にいくに従ってコンタクトサイズが大きくなっている。一方、縦軸にコンタクト抵抗を示しており、図示上側にいくに従ってコンタクト抵抗が大きくなっている。
【０１０４】
図１０（ｃ）に示す工程において、フッ酸処理（ＨＦ処理）を行わなかった場合、コンタクトサイズを５種類に分けてみた結果、どのサイズもおよそ１×１０9（Ω）程度あることがわかる。一方、本実施形態のように、フッ酸処理を行った場合、コンタクトサイズを５種類に分けてみた結果、およそ１×１０5（Ω）程度であることがわかる。
【０１０５】
このように、コンタクトホールＣＮＴ５３を形成した後、フッ酸処理を行うことによって、半導体層３０ａ上に発生する自然酸化膜（ＳｉＯ2）を除去することが可能となり、コンタクト抵抗を小さくすることができる。その結果、電気的な特性が低下することを抑えることができる。
【０１０６】
図１３は、第１誘電体層が第１導電層で覆われている場合と覆われていない場合とにおける、フッ酸処理を行った場合の寿命を比較したグラフである。以下、液晶装置の寿命について、図１３を参照しながら説明する。
【０１０７】
図１３に示すグラフは、横軸に液晶装置１００の機種を示している。Ａは、第１誘電体層１６ｂが第１導電層１６ｃ１で覆われている状態でフッ酸処理を行った液晶装置１００である。Ｂは、第１誘電体層１６ｂが第１導電層１６ｃ１で覆われていない状態でフッ酸処理を行った液晶装置１００である。一方、縦軸に液晶装置１００の寿命（年）を示している。
【０１０８】
図１０（ｃ）に示す工程において、本実施形態のように、第１誘電体層１６ｂが第１導電層１６ｃ１で覆われた状態でフッ酸処理を施した場合、寿命年数はα年である。一方、従来のように、第１誘電体層１６ｂが第１導電層１６ｃ１で覆われていない状態でフッ酸処理を施した場合、寿命年数はβ年となり、α年のおよそ１／１０００倍である。
【０１０９】
本実施形態のように、容量素子１６を構成する第１誘電体層１６ｂが、第２容量電極１６ｃの一部である第１導電層１６ｃ１で覆われた状態でフッ酸処理を施すことにより、コンタクト抵抗を下げることができると共に、容量素子１６（液晶装置１００）の寿命を延ばすことができる。
【０１１０】
＜電子機器の構成＞
図１４は、上記した液晶装置を備えた電子機器としての投射型表示装置の構成を示す概略図である。以下、液晶装置を備えた投射型表示装置の構成を、図１４を参照しながら説明する。
【０１１１】
図１４に示すように、本実施形態の電子機器としての投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。
【０１１２】
偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。
【０１１３】
ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。
【０１１４】
ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。
【０１１５】
液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。
【０１１６】
液晶ライトバルブ１２１０は、上述した液晶装置１００が適用されたものである。液晶装置１００は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。
【０１１７】
このような投射型表示装置１０００によれば、上記した液晶装置１００が採用された液晶モジュールを介すことによって、表示品質を向上させることが可能な電子機器を提供することができる。
【０１１８】
以上詳述したように、本実施形態の液晶装置１００、液晶装置１００の製造方法、及び電子機器によれば、以下に示す効果が得られる。
【０１１９】
（１）本実施形態の液晶装置１００及び液晶装置１００の製造方法によれば、第２容量電極１６ｃが２つの導電層（第１導電層１６ｃ１、第２導電層１６ｃ２）で構成されており、第１誘電体層１６ｂが第１導電層１６ｃ１によって覆われた状態で、コンタクトホールＣＮＴ５３及び第２導電層１６ｃ２を形成するので、例えば、コンタクトホールＣＮＴ５３を形成した後に、コンタクトホールＣＮＴ５３内の半導体層３０ａ上に自然酸化膜が形成され、この自然酸化膜を除去するためにフッ酸処理（ＨＦ処理）を行った場合でも、第１誘電体層１６ｂが第１導電層１６ｃ１で覆われているため、第１誘電体層１６ｂがフッ酸に晒されることを抑えることが可能となり、第１誘電体層１６ｂの耐圧が低下することを抑えることができると共に、自然酸化膜を除去することができる。更に、第１導電層１６ｃ１上及びコンタクトホールＣＮＴ５３内に第２導電層１６ｃ２を成膜することにより、容量素子１６と半導体層３０ａ（３０ｄ）とを電気的に接続させることができる。
【０１２０】
（２）本実施形態の液晶装置１００及び液晶装置１００の製造方法によれば、第２誘電体層１６ｄを介して配置された第２容量電極１６ｃを構成する第２導電層１６ｃ２と第３容量電極１６ｅとによって第２容量素子２１６を形成することができる。よって、第１容量電極１６ａ及び第１導電層１６ｃ１と、第２導電層１６ｃ２及び第３容量電極１６ｅとの２箇所に容量素子１１６，２１６を配置することができる、言い換えれば、２つの容量素子１１６，２１６が並列に接続された構成にすることが可能となり、単位面積当たりの容量値を高くすることができる。
【０１２１】
（３）本実施形態の電子機器によれば、上記に記載の液晶装置１００を備えているので、各画素電極２７の電位を確実に保持することが可能となり、表示品質を向上させることが可能な電子機器を提供することができる。
【０１２２】
なお、本発明は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、本発明の技術範囲に含まれるものである。また、以下のような形態で実施することもできる。
【０１２３】
（変形例１）
上記した電気光学装置は、液晶装置１００であることに限定されず、例えば、有機ＥＬ（Electro Luminescence）装置、電気泳動装置などの表示装置にも適用することができる。また、反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、デジタルマイクロミラーデバイス（ＤＭＤ）にも適用可能である。
【０１２４】
（変形例２）
上記したように、電子機器として投射型表示装置１０００（プロジェクター）を例に説明してきたが、これに限定されず、例えば、ビューワー、ビューファインダー、ヘッドマウントディスプレイなどに適用するようにしてもよい。また、液晶テレビ、携帯電話、電子手帳、ワードプロセッサー、ビューファインダー型又はモニター直視型のビデオテープレコーダー、ワークステーション、モバイル型のパーソナルコンピューター、テレビ電話、ＰＯＳ端末、ページャー、電卓、タッチパネルなどの各種電子機器、また、電子ペーパーなどの電気泳動装置、カーナビゲーション装置等に適用するようにしてもよい。
【符号の説明】
【０１２５】
３ａ…走査線、３ｂ…容量線、６ａ…データ線、１０…素子基板、１１…第１基板、１１ａ…下地絶縁層、１１ｂ…第１層間絶縁層（ゲート絶縁層）、１１ｃ…第２層間絶縁層、１１ｄ…第３層間絶縁層、１１ｅ…第４層間絶縁層、１１ｆ…第５層間絶縁層、１１ｇ…第６層間絶縁層、１２…第２基板、１４…シール材、１５…液晶層、１６…容量素子、１６ａ…第１容量電極、１６ｂ…第１容量絶縁層としての第１誘電体層、１６ｃ…第２容量電極、１６ｃ１…第１導電層、１６ｃ２…第２導電層、１６ｄ…第２容量絶縁層としての第２誘電体層、１６ｅ…第３容量電極、１８…遮光層、２０…対向基板、２２…データ線駆動回路、２４…走査線駆動回路、２５…検査回路、２６…上下導通部、２７…画素電極、２８，３２…配向膜、３０…ＴＦＴ、３０ａ…半導体層、３０ｃ…チャネル領域、３０ｄ…画素電極側ソースドレイン領域、３０ｇ…ゲート電極、３０ｓ…データ線側ソースドレイン領域、３１…共通電極、４１ａ…第１絶縁膜ＣＡＰＡ、４１ｂ…第２絶縁膜ＣＡＰＡ、４２…第１中継電極、４３…第３中継電極、４４…第２中継電極、４５…レジスト膜、ＣＮＴ５１〜ＣＮＴ６０…コンタクトホール、６１…外部接続端子、１００…電気光学装置としての液晶装置、１１６…第１容量素子、２１６…第２容量素子、１０００…投射型表示装置、１１００…偏光照明装置、１１０１…ランプユニット、１１０２…インテグレーターレンズ、１１０３…偏光変換素子、１１０４，１１０５…ダイクロイックミラー、１１０６，１１０７，１１０８…反射ミラー、１２０１，１２０２，１２０３，１２０４，１２０５…リレーレンズ、１２０６…クロスダイクロイックプリズム、１２０７…投射レンズ、１２１０，１２２０，１２３０…液晶ライトバルブ、１３００…スクリーン。
【特許請求の範囲】
【請求項１】
トランジスターと、
前記トランジスターに電気的に接続された容量素子と、を備え、
前記容量素子は、前記トランジスターと層間絶縁層を介して形成された第１容量電極と、前記第１容量電極に第１容量絶縁層を介して対向配置され、前記トランジスターの半導体層に前記層間絶縁層に形成されたコンタクトホールを介して電気的に接続された第２容量電極とを有し、
前記第２容量電極は、第１導電層と該第１導電層上に積層された第２導電層を有し、
前記第１導電層は、前記コンタクトホールと重なる領域が除去されてなり、前記第２導電層と前記トランジスターの半導体層とが前記コンタクトホールを介して電気的に接続されることを特徴とする電気光学装置。
【請求項２】
請求項１に記載の電気光学装置であって、
前記第１容量電極の端部を覆うように設けられた第１絶縁膜を有することを特徴とする電気光学装置。
【請求項３】
請求項１に記載の電気光学装置であって、
前記第２容量電極における前記第１容量絶縁層と反対側に設けられた第２容量絶縁層と、
前記第２容量絶縁層を介して前記第２容量電極と対向配置された第３容量電極と、
を有することを特徴とする電気光学装置。
【請求項４】
請求項３に記載の電気光学装置であって、
前記第２容量電極の端部を覆うように設けられた第２絶縁膜を有することを特徴とする電気光学装置。
【請求項５】
トランジスターを形成する工程と、
前記トランジスターを覆うように層間絶縁層を形成する工程と、
前記層間絶縁層上に第１容量電極を形成する工程と、
前記第１容量電極に第１容量絶縁層を介して第２容量電極を構成する第１導電層を形成する工程と、
前記第１導電層、前記第１容量絶縁層、前記第１容量電極及び前記層間絶縁層を貫通して前記トランジスターの半導体層まで達するコンタクトホールを形成する工程と、
前記コンタクトホール内に露出した前記トランジスターの半導体層にフッ酸を含む薬液が接するように薬液処理を施す工程と、
前記第２容量電極を構成する第１導電層上及び前記コンタクトホールの内側に、前記第２容量電極を構成する第２導電層を前記トランジスターの半導体層と接するように形成する工程と、
を備えることを特徴とする電気光学装置の製造方法。
【請求項６】
請求項５に記載の電気光学装置の製造方法であって、
前記第２容量電極上に第２容量絶縁層を形成する工程と、
前記第２容量絶縁層上に第３容量電極を形成する工程と、
を有することを特徴とする電気光学装置の製造方法。
【請求項７】
請求項１乃至請求項４のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。
【請求項１】
トランジスターと、
前記トランジスターに電気的に接続された容量素子と、を備え、
前記容量素子は、前記トランジスターと層間絶縁層を介して形成された第１容量電極と、前記第１容量電極に第１容量絶縁層を介して対向配置され、前記トランジスターの半導体層に前記層間絶縁層に形成されたコンタクトホールを介して電気的に接続された第２容量電極とを有し、
前記第２容量電極は、第１導電層と該第１導電層上に積層された第２導電層を有し、
前記第１導電層は、前記コンタクトホールと重なる領域が除去されてなり、前記第２導電層と前記トランジスターの半導体層とが前記コンタクトホールを介して電気的に接続されることを特徴とする電気光学装置。
【請求項２】
請求項１に記載の電気光学装置であって、
前記第１容量電極の端部を覆うように設けられた第１絶縁膜を有することを特徴とする電気光学装置。
【請求項３】
請求項１に記載の電気光学装置であって、
前記第２容量電極における前記第１容量絶縁層と反対側に設けられた第２容量絶縁層と、
前記第２容量絶縁層を介して前記第２容量電極と対向配置された第３容量電極と、
を有することを特徴とする電気光学装置。
【請求項４】
請求項３に記載の電気光学装置であって、
前記第２容量電極の端部を覆うように設けられた第２絶縁膜を有することを特徴とする電気光学装置。
【請求項５】
トランジスターを形成する工程と、
前記トランジスターを覆うように層間絶縁層を形成する工程と、
前記層間絶縁層上に第１容量電極を形成する工程と、
前記第１容量電極に第１容量絶縁層を介して第２容量電極を構成する第１導電層を形成する工程と、
前記第１導電層、前記第１容量絶縁層、前記第１容量電極及び前記層間絶縁層を貫通して前記トランジスターの半導体層まで達するコンタクトホールを形成する工程と、
前記コンタクトホール内に露出した前記トランジスターの半導体層にフッ酸を含む薬液が接するように薬液処理を施す工程と、
前記第２容量電極を構成する第１導電層上及び前記コンタクトホールの内側に、前記第２容量電極を構成する第２導電層を前記トランジスターの半導体層と接するように形成する工程と、
を備えることを特徴とする電気光学装置の製造方法。
【請求項６】
請求項５に記載の電気光学装置の製造方法であって、
前記第２容量電極上に第２容量絶縁層を形成する工程と、
前記第２容量絶縁層上に第３容量電極を形成する工程と、
を有することを特徴とする電気光学装置の製造方法。
【請求項７】
請求項１乃至請求項４のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１３−８００４０（Ｐ２０１３−８００４０Ａ）
【公開日】平成２５年５月２日（２０１３．５．２）
【国際特許分類】
【出願番号】特願２０１１−２１８９７８（Ｐ２０１１−２１８９７８）
【出願日】平成２３年１０月３日（２０１１．１０．３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２５年５月２日（２０１３．５．２）
【国際特許分類】
【出願日】平成２３年１０月３日（２０１１．１０．３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]