トランジスタ、画素電極基板、電気光学装置、電子機器及び半導体素子の製造方法
【課題】本発明はオフ電流が低く、オンオフ比の大きい有機半導体トランジスタを比較的に低いコストで提供する。
【解決手段】本発明の半導体装置は、基板上に配置された複数の電極(105)と、上記電極の相互間に配置された有機半導体層(108)と、上記有機半導体層の両側にそれぞれ配置された第１及び第２のゲート電極(102,110)と、上記有機半導体層と上記第１及び第２のゲート電極との相互間に配置されるゲート絶縁層(103,109)とを含み、上記第１及び第２のゲート電極は互いに接続され、両ゲート電極のうち少なくとも一方の電極が印刷法によって形成されている。
【解決手段】本発明の半導体装置は、基板上に配置された複数の電極(105)と、上記電極の相互間に配置された有機半導体層(108)と、上記有機半導体層の両側にそれぞれ配置された第１及び第２のゲート電極(102,110)と、上記有機半導体層と上記第１及び第２のゲート電極との相互間に配置されるゲート絶縁層(103,109)とを含み、上記第１及び第２のゲート電極は互いに接続され、両ゲート電極のうち少なくとも一方の電極が印刷法によって形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機半導体材料を使用した半導体装置、画素電極基板、半導体装置の製造方法、電気光学装置、電子機器の改良に関する。
【背景技術】
【０００２】
有機半導体における電荷の移動度は、単結晶シリコン、あるいはポリシリコンと比較して小さい。例えば、単結晶シリコンが１３５０ｃｍ2/Vs、ポリシリコンが数百ｃｍ2/Vsであるのに対し、有機半導体は数ｃｍ2/Vs程度が上限である。このため有機半導体を用いた有機トランジスタはオン電流が小さく、オンオフ比も小さい。また、特に大気中での動作を考慮すると、ペンタセン、Ｐ３ＨＴ（ポリヘキシルチオフェン）に代表される比較的イオン化ポテンシャルの小さな有機半導体を用いた有機トランジスタは大気中の酸素、あるいは水分によりドープされることで有機半導体中のキャリア濃度が上昇する。その結果、オフ電流が上昇してしまい、オンオフ比が低下してしまうという課題を有していた。
【０００３】
上記の課題を解決するために、例えば、特許文献に記載の電界効果型トランジスタでは有機半導体トランジスタにデュアルゲート (Dual gate) 構造を用いてオンオフ比、ドレイン電流、閾値電圧の制御等の特性向上を図っている。
【特許文献１】特開平２００５−１６６７１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、半導体層を単純に有機半導体材料に置き換えているだけの構造でありシリコンを用いたトランジスタと比較してコストの観点から優位性が少ない。
【０００５】
よって、本発明はオフ電流が低く、オンオフ比の大きい有機半導体トランジスタを比較的に低いコストで提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため本発明のトランジスタは、トランジスタであって、基体の上方に形成された第１のゲート電極と、上記第１のゲート電極の上方に形成された第２のゲート電極と、上記第１のゲート電極の上方に形成されたソース電極と、上記第１のゲート電極の上方に形成されたドレイン電極と、上記ソース電極の少なくとも１部及び上記ドレイン電極の少なくとも１部を覆い、上記第１のゲート電極と上記第２のゲート電極との間に配置された半導体膜と、を含み、上記ソース電極は、第１の基部と上記第１の基部の延在する方向に交差する方向に突き出した少なくとも一つの第１の突出部とを備え、上記ドレイン電極は、第２の基部から上記第１の基部の方向に突き出した少なくとも一つの第２の突出部を備えている。
【０００７】
かかる構成とすることによって、オンオフ比の大きいトランジスタを得ることが可能となる。
【０００８】
上記第１のゲート電極及び上記第２のゲート電極のうち一方のゲート電極は他方のゲート電極より低抵抗であることが望ましい。それにより、他方のゲート電極に相対的に抵抗率の高い材料を用いたとしてもゲート電極全体の抵抗を低く抑えることが可能となる。また、低抵抗であればゲート電極部分の配線を（配線長が長い）基板配線の一部として利用することが可能となる。
【０００９】
上記一方のゲート電極は、蒸着法又はスパッタ法によって成膜された金属膜を含む。それにより、低抵抗のゲート電極が得られる。
【００１０】
上記第１のゲート電極と上記第２のゲート電極とは電気的に接続されていわゆるダブルゲート構造を構成する。半導体層の両端でそれぞれ第１のゲート電極と上記第２のゲート電極とが接続されることによって電位分布を均等にそろえることが可能となる。
【００１１】
また、本発明の画素電極基板は、基体と、トランジスタと、画素電極と、を含み、上記トランジスタは、上記基体の上方に形成された第１のゲート電極と、上記第１のゲート電極の上方に形成された第２のゲート電極と、上記第１のゲート電極の上方に形成されたソース電極と、上記第１のゲート電極の上方に形成されたドレイン電極と、上記ソース電極の少なくとも１部及び上記ドレイン電極の少なくとも１部を覆い、上記第１のゲート電極と上記第２のゲート電極との間に配置された半導体膜と、を含み、上記ソース電極は、第１の基部と上記第１の基部の延在する方向に交差する方向に突き出した少なくとも一つの第１の突出部とを備え、上記ドレイン電極は、上記画素電極から上記第１の基部の方向に突き出した少なくとも一つの第２の突出部を備えている。
【００１２】
かかる構成とすることによって、オンオフ比の大きいトランジスタを備えた画素電極基板を得ることが可能となる。
【００１３】
上記第１のゲート電極は、第１のゲート配線の一部として形成され、上記第２のゲート電極は、第２のゲート配線の少なくとも１部として形成され、上記第１のゲート配線と上記第２のゲート配線とは、電気的に接続されていることが望ましい。それにより、基板配線とトランジスタ電極とを同時に形成可能となる。
【００１４】
また、本発明の電気光学装置は、上記トランジスタ又は上記画素電極基板を構成要素として含むことを特徴とする。
また、本発明の電子機器は、上記トランジスタを装置の構成要素として含むことを特徴とする。
【００１５】
本発明の半導体素子の製造方法は、半導体素子を形成する製造方法において、基体の上方に第１のゲート電極を形成する第１の工程と、上記第１のゲート電極の上方に第１のゲート絶縁膜を形成する第２の工程と、上記第１のゲート電極の上方に半導体膜を形成する第３の工程と、上記半導体膜の上方に第２のゲート絶縁膜を形成する第４の工程と、上記第２のゲート絶縁膜の上方に第２のゲート電極を形成する第５の工程と、を含み、上記第１のゲート電極の形成と上記第２のゲート電極の形成とは異なる方法によりなされる。
【００１６】
かかる構成とすることによって、第１及び第２のゲート電極の材料が異なるダブルゲート構造の半導体素子を形成することが可能となる。
【００１７】
上記第１の工程において、上記第１のゲート電極の形成は金属材料を蒸着法又はスパッタ法により行われることが望ましい。それにより、低抵抗のゲート電極を得ることが可能となる。
【００１８】
上記第５の工程において、上記第２のゲート電極の形成は、印刷法によりなされることが望ましい。比較的に低温のプロセスであり、また、非エッチングプロセスによってパターニングを行うことにより、熱やエッチング液等による半導体膜への影響を回避可能となる。
【００１９】
また、本発明の半導体装置は、基板上に配置された複数の電極と、上記電極の相互間に配置された有機半導体層と、上記有機半導体層の両側にそれぞれ配置された第１及び第２のゲート電極と、上記有機半導体層と上記第１及び第２のゲート電極との相互間に配置されるゲート絶縁層とを含み、上記第１及び第２のゲート電極は互いに接続され、両ゲート電極のうち少なくとも一方の電極が印刷法によって形成されている。
【００２０】
かかる構成とすることによって、有機半導体層を囲む一方のゲート電極が比較的に低温のプロセスであってエッチングの必要のない印刷法で形成されるので、有機半導体層の熱やエッチングによる劣化を回避しつつ、比較的に低いコストで有機半導体トランジスタの半導体装置を提供することが可能となる。
【００２１】
上記ゲート電極のうち他方のゲート電極（非印刷法によるゲート電極）は上記一方のゲート電極（印刷法によるゲート電極）よりも抵抗率が小さいことが望ましい。それにより、ゲート電極部を伝搬するゲート信号の減衰や遅延を減少することが可能となる。
【００２２】
上記他方のゲート電極は、蒸着法又はスパッタ法によって成膜された金属膜であることが望ましい。それにより、抵抗率が小さいゲート電極を得ることが可能となる。
【００２３】
上記他方のゲート電極は、上記基板上に延在するゲート線によって構成されることが望ましい。本半導体装置がアクティブマトリクス方式表示器の画素基板の画素駆動トランジスタとして使用される場合、基板上の画素領域を複数のデータ線と共に画定する複数のゲート線のそれぞれがゲート電極を兼ねることができる。ゲート電極を低抵抗化することによってゲート線における信号遅延を減らすことが可能となる。
【００２４】
更に、上記半導体層、上記ゲート絶縁層が印刷法で形成されることが望ましい。エッチングや高温プロセスを回避出来るので有機半導体層の製造プロセスにおける劣化を回避することが可能となる。
【００２５】
好ましくは、上記印刷法が液滴吐出法である。これにより、基板と非接触で膜パターンを形成することができて具合がよい。
【００２６】
なお、印刷法には、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、インクジェット（液滴吐出）法、マイクロコンタクトプリンティング法等がある。
【００２７】
上述した半導体装置は、液晶装置、有機ＥＬ装置、電気泳動表示装置等の電気光学装置や電子機器に使用される。
【００２８】
また、本発明の半導体装置の製造方法は、基板上に一方向に延在するゲート線を形成する第１の工程と、上記基板の上記ゲート線上であって能動素子を形成すべき領域に第１のゲート絶縁層を形成する第２の工程と、上記ゲート絶縁層上に複数の電極を形成する第３の工程と、上記ゲート絶縁層上の電極相互間に有機半導体層を形成する第４の工程と、上記有機半導体層を覆うように第２のゲート絶縁層を形成する第５の工程と、上記第２のゲート絶縁層上に上記ゲート線に沿って該ゲート線に接続される第２のゲート電極を印刷法によって形成する第６の工程と、を含む。
【００２９】
かかる構成とすることによって、２つのゲート電極が有機半導体層を挟持するダブルゲート構造のトランジスタを製作するときに、有機半導体層を挟むゲート電極を印刷法で作製することによって、熱やエッチングによる有機半導体層の劣化を回避しつつ、比較的に低いコストで有機半導体トランジスタ（半導体装置）を製造することが可能となる。
【００３０】
上記第１の工程は、金属材料を蒸着法又はスパッタ法によって成膜してゲート線を形成する工程であることが望ましい。それにより、低抵抗のゲート線（ゲート電極）を得ることが可能となる。
【００３１】
また、上記第４及び５の工程は、印刷法による成膜工程であることが望ましい。それにより、有機半導体層が熱やエッチングによって劣化することを回避することが可能となる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の実施例について図面を参照して説明する。
【００３３】
（第１の実施の形態）
図１乃至図４は、本発明の有機半導体トランジスタを表示器の画素の駆動回路に使用した例を示している。図１及び図２は有機半導体トランジスタの製造工程を説明する工程図、図３は画素駆動回路の平面図、図４は図３の有機半導体トランジスタ部分を拡大した部分拡大図である。
【００３４】
まず、図１（Ａ）に示すように、絶縁基板１０１の上にゲート線１０２を形成する。絶縁基板１０１としては、例えば、ＰＥＴ（ポリエチレンテレフタレート）等のプラスチック基板やガラス基板を使用することが出来る。他の基板材料として、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリカーボネート（ＰＣ）、芳香族ポリエステル（液晶ポリマー）、ポリイミド（ＰＩ）等で構成されるプラスティック基板（樹脂基板）の他、可撓性のあるものであれば、ガラス基板、シリコン基板、金属基板、ガリウム砒素基板等を採用することができる。
【００３５】
第１のゲート線１０２は、アルミニウム、ニッケル、銅、チタン、銀、金、白金などの金属を蒸着法やスパッタ法にて堆積し、フォトリソグラフィプロセスを用いて堆積した金属膜をパターニングして形成することが出来る。また、インクジェット（液滴吐出）法に代表されるパターニング法を用いて、金属微粒子を含む溶液を吐出（あいるは塗布）し、乾燥加熱して形成しても良い。溶液塗布後、溶媒を除去し、金属微粒子を用いる場合には、金属微粒子間の電気的接触を向上させる目的で、熱処理を行うこともできる。熱処理は通常大気中で行われるが、必要に応じて、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行うこともできる。金属微粒子としては、例えば、銀、アルミニウム、金などが挙げられる。
【００３６】
なお、実施例では、インクジェット法を使用したが、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、インクジェット（液滴吐出）法、マイクロコンタクトプリンティング法等の他のパターニング法を絶縁基板１０１の材質、ゲート線１０２に用いる材料等種々の要素を考慮して適宜選択することができる。
【００３７】
同図（Ｂ）に示すように、第１のゲート絶縁層１０３を形成する。ゲート絶縁層１０３は、アクリル系樹脂、エポキシ系樹脂、エステル系樹脂をスピンコート法あるいはディップ法等の成膜法を用いて形成する。第１のゲート絶縁層をパターニングする必要があるときは、インクジェット法やフォトリソグラフィ等のパターニング法成膜法を用いて形成することができる。
【００３８】
同図（Ｃ）に示すように、ゲート絶縁層１０３にコンタクトホール１０４を形成する。コンタクトホール１０４の形成は、例えば、ゲート絶縁層１０３上にフォトレジストを塗布し、コンタクトホールのマスクを使用して露光・現像して、レジストマスクを形成し、このレジストマスクを使用してゲート絶縁層１０３をエッチングすることによっておこなうことができる（フォトリソグラフィ法）。
【００３９】
なお、ゲート絶縁層１０３として感光性ポリマー（フォトレジスト）を用い、コンタクトホールのマスクを用いて露光・現像してゲート絶縁層１０３に直接コンタクトホールを形成することによりコンタクトホール１０４を微細化することが可能となる。また、ゲート絶縁層１０３を樹脂で形成する場合に、ポリマーが可溶な溶剤をインクジェット法等で所望の場所に吐出（あるいは塗布）することでゲート絶縁層１０３の一部を除去し、コンタクトホール１０４を有するゲート絶縁層１０３を形成することにより簡便にコンタクトホール１０４を形成することが可能となる。
【００４０】
なお、コンタクトホール１０４は、後述する第２のゲート線１１０と第１のゲート線１０２とが一つのトランジスタに対して２箇所で接触できるように設けられている。
上記の２箇所のコンタクトホール１０４のうち、一方のコンタクトホールは、当該一方のコンタクトホールと後述するソース電極１０５とがデータ線１０７を挟むように設けられ、他方のコンタクトホールは、当該他方のコンタクトホールとデータ線１０７とがソース電極１０５を挟むように配置されている。
【００４１】
同図（Ｄ）に示すように、ゲート絶縁層１０３上に第１のゲート線１０２と同様の方法でその詳細について後述するソース電極１０５及びドレイン電極１０５´、画素電極１０６、データ線１０７等を形成する（後述の図４参照）。なお、ここで、トランジスタのソース及びドレインは、厳密には当該トランジスタの半導体膜の導電型及び電位関係を考慮して規定されるが、ここでは、便宜的にデータ線１０７に接続する電極をソース電極１０５とし、画素電極１０６に接続する電極をドレイン電極１０５´としている。
【００４２】
次に、基板に対して酸素プラズマ処理等を行い、クリーニング処理を行う。その後、図２（Ａ）に示すようにＦ８Ｔ２（ポリフルオレン−チオフェン共重合体）を含む液体材料をインクジェット法で滴下した後、当該液体材料の溶媒等の揮発成分を除去することにより少なくともソース電極１０５及びドレイン電極１０５´を覆うように半導体膜１０８を形成する。ここで半導体膜１０８の膜厚は５０ｎｍ程度とする。
【００４３】
なお、上述のようにインクジェット法を用いて半導体膜１０８を形成する場合は、基本的に、溶媒に分散あるいは溶解できる有機半導体材料ならば用いることができる。溶媒に分散できる有機半導体材料としては、例えば、ポリ（３−アルキルチオフェン）（ポリ（３−ヘキシルチオフェン）（Ｐ３ＨＴ）、ポリ（３−オクチルチオフェン）、ポリ（２，５−チエニレンビニレン）（ＰＴＶ）、ポリ（パラ−フェニレンビニレン）（ＰＰＶ）、ポリ（９，９−ジオクチルフルオレン−コ−ビス−Ｎ，Ｎ'−（４−メトキシフェニル）−ビス−Ｎ，Ｎ'−フェニル−１，４−フェニレンジアミン）（ＰＦＭＯ）、ポリ（９，９ジオクチルフルオレン−コ−ベンゾチアジアゾール）（ＢＴ）、フルオレン−トリアリルアミン共重合体、トリアリルアミン系ポリマー、フルオレンビチオフェン共重合体等のポリマー有機半導体材料を挙げることができる。
【００４４】
また、例えば、Ｃ６０、或いは、金属フタロシアニン、或いは、それらの置換誘導体、或いは、アントラセン、テトラセン、ペンタセン、ヘキサセン等のアセン分子材料、或いは、α−オリゴチオフェン類、具体的にはクォーターチオフェン（４Ｔ）、セキシチオフェン（６Ｔ）、オクチチオフェン（８Ｔ）、ジヘキシルクォーターチオフェン（ＤＨ４Ｔ）、ジヘキルセキシチオフェン（ＤＨ６Ｔ）、等の低分子系有機半導体材料も上述のインクジェット法に用いることが可能である。
【００４５】
上述の低分子系有機半導体材料は、複数の芳香環を有するため、概して剛直で堅牢な分子構造を有している。このため溶解性が低いので、合成化学的手段により長鎖アルキル等の置換基を母体に導入することによりさらに溶媒に対する溶解性を向上させることが可能となる。
【００４６】
インクジェット法の代わりにマスク蒸着法等の蒸着プロセスを利用する場合は、溶媒に対する溶解性を考慮する必要は特にはないので、上述の低分子系有機半導体材料を用いることができる。
【００４７】
同図（Ｂ）に示すように、半導体膜１０８を覆うように第２のゲート絶縁層１０９を形成する。ゲート絶縁層１０９は第１のゲート絶縁層１０３と同様の工程で形成しても良い。
【００４８】
なお、インクジェット法を用いてゲート絶縁層１０９を形成する場合は、半導体膜１０８を可能な限り溶解しなようにゲート絶縁層１０９の形成に用いる液体材料の溶媒を選択することが望ましい。
【００４９】
同図（Ｃ）に示すように、ゲート絶縁層１０９の上に半導体膜１０８及びデータ線１０７を覆うように第２のゲート線１１０を形成する。第２のゲート線１１０は、コンタクトホール１０４を介して第１のゲート線１０２と接触する。
【００５０】
これにより、第１のゲート線１０２を介して供給される走査信号は第２のゲート配線１１０にも供給され、半導体膜１０８におけるソース電極１０５とドレイン電極１０５´との間に導通状態は、第１のゲート配線１０２及び第２のゲート配線１１０により制御されることとなり、第１のゲート線１０２の一部と第２のゲート線１１０の少なくとも１部とは、ともにトランジスタのゲート電極として機能する。
【００５１】
第２のゲート線１１０は、例えば、金属粒子の分散液、あるいはＰＥＤＯＴ（ポリエチレンジオキシチオフェン）等の導電性高分子等をインクジェット法やその他の印刷法によって吐出あるいは塗布し、適度な温度によるアニール処理や乾燥処理を施すことによって形成される。第１のゲート線１０２及び第２のゲート線１１０は半導体層１０８を挟む一種のダブルゲート構造を構成する。
【００５２】
このようにして製作された画素電極の基板は、更に、保護層等が適宜に形成され（図示せず）、液晶装置、電気泳動装置等の電気光学装置の画素電極基板（アクティブマトリクス基板）として用いることができる。
【００５３】
図３は、上述した図２（Ｃ）までの工程により、作製された画素電極基板の平面図を示している。図４は、画素の駆動トランジスタである有機半導体トランジスタ部分を拡大して示している。
【００５４】
両図に示されるように、第１のゲート線１０２とデータ線１０７とが交差するように配置され、ゲート線１０２とデータ線１０７とによって画定された領域に画素電極１０６が配置されている。第１のゲート線１０２とデータ線１０７との交差部に対応して画素を駆動する駆動トランジスタが配置されている。データ線１０７と画素電極１０６は、それぞれソース電極及びドレイン電極１０５´に接続されている。
【００５５】
図４に示すように、ソース電極１０５は、データ線１０７に接続され、データ線１０７が延在する方向と交差する方向に延在する基部１０５ａと基部１０５ａから基部１０５ａが延在する方向と交差する方向に突き出した複数の第１の突出部１０５ｂから構成される。
【００５６】
ドレイン電極１０５´は、画素電極１０６から突き出した複数の第２の突出部１０５ｂ’から構成される。上記複数の第１の突出部１０５ｂは、その基部１０５ａから画素電極１０６の方向に突き出しており、複数の第２の突出部１０５ｂ’は、画素電極１０６から基部１０５ａの方向に突き出している。
【００５７】
複数の第１の突出部１０５ｂのうち隣接する２つの第１の突出部１０５ｂの間に複数の第２の突出部１０５ｂ’のうちの一つの第２の突出部１０５ｂ’が挿入されており、ソース電極１０５及びドレイン電極１０５´はいわゆる櫛歯形状を有している。
【００５８】
また、複数の第２の突出部１０５ｂ’のうちデータ線１０７に最も近い位置に配置された一つの第２の突出部１０５ｂ’は、データ線１０７と複数の第１の突出部１０５ｂのうち最もデータ線１０７に近い位置に配置された一つの第１の突出部１０５ｂとの間に配置されている。
【００５９】
上述のように本発明に係るトランジスタは櫛歯形状を有するソース電極及びドレイン電極を備えているので、半導体膜１０８におけるチャネルとして機能する領域の割合を大きくすることが可能となる。このため、半導体膜１０８の移動度自体が低い場合でも、比較的大きな電流をソース電極１０５とドレイン電極１０５´との間に流すことができる。
【００６０】
上述した実施例においては、半導体膜１０８は、半導体膜１０８の厚さ方向において、第１のゲート配線１０２と第２のゲート配線１１０との間に配置されいるため、半導体膜１０８の上下両側からゲート電圧を用いて半導体膜１０８の空乏層の制御が可能になる。このため、オフ時の空乏層がより大きく広がってオフ電流が低下する。また、半導体層１０８の両側のゲート線によってキャリアが通過するチャネル領域が半導体膜１０８の膜厚方向にも広がりオン電流が上昇する。
【００６１】
なお、第１のゲート線ゲート１０２と第２のゲート線１１０とで抵抗を異ならせても良い。例えば、第１のゲート線１０２をスパッタや蒸着法を用いて低抵抗の金属膜とし、第２のゲート線１１０を金属微粒子の分散溶液を用いたインクジェット法により形成して、第１のゲート線１０２より高抵抗の金属膜とすることができる。
インクジェット法により第２のゲート線１１０を形成することにより、第２のゲート線１１０を形成する際のゲート絶縁膜１０９あるいは半導体膜１０８に対する損傷をスパッタ法等の蒸着プロセスより抑制することが可能となる。
【００６２】
（第２の実施の形態）
図５乃至図８は、本発明の有機半導体トランジスタを電気光学装置の画素の駆動回路に使用した他の例を示している。図５及び図６は有機半導体トランジスタの製造工程を説明する工程図、図７は画素駆動回路の平面図、図８は図７の有機半導体トランジスタ部分を拡大した部分拡大図である。各図において、既述した図１乃至図４と対応する部分には同一符号を付している。
【００６３】
まず、図５（Ａ）に示すように、既述した第１の実施の形態と同様に、絶縁基板上１０１にゲート線１０２を形成する。絶縁基板１０１としては、例えば、ＰＥＴ（ポリエチレンテレフタレート）等のプラスチック基板やガラス基板を使用することが出来る。ゲート線１０２は、アルミニウム、ニッケル、銅、チタン、銀、金、白金などの金属を蒸着法やスパッタ法にて堆積し、フォトリソグラフィ法を用いて当該金属膜をパターニングして形成することが出来る。また、インクジェット法等に代表される印刷法を用いて、金属微粒子を含む液を吐出（あいるは塗布）し、乾燥加熱して形成しても良い。金属微粒子としては、例えば、銀、アルミニウム、金などが挙げられる。
【００６４】
同図（Ｂ）に示すように、第１のゲート絶縁層１０３を形成する。ゲート絶縁層１０３は、アクリル系樹脂、エポキシ系樹脂、エステル系樹脂をスピンコート法、ディップ法、あるいはインクジェット法等の印刷法を用いて形成する。
【００６５】
同図（Ｃ）に示すように、基板上の有機半導体トランジスタの形成領域に相当する部分のゲート絶縁層１０３（アイランド（島領域））を残し、他を除去してゲート線１０２を露出させる。アイランドの形成は、例えば、ゲート絶縁層１０３上にフォトレジストを塗布し、アイランドのマスクを使用して露光・現像して、レジストマスクを形成し、このレジストマスクを使用してゲート絶縁層１０３をエッチングすることによっておこなうことができる（フォトリソグラフィ法）。
【００６６】
なお、ゲート絶縁層１０３として感光性ポリマー（フォトレジスト）を用い、アイランドのマスクを用いて露光・現像してゲート絶縁層１０３のアイランドを形成（直接感光）しても良い。また、ゲート絶縁層１０３を樹脂で形成する場合に、ポリマーが可溶な溶剤をインクジェット法等で所望の場所に吐出（あるいは塗布）することでゲート絶縁層１０３のアイランドを形成しても良い。
【００６７】
同図（Ｄ）に示すように、ゲート絶縁層１０３上にゲート線１０２と同様の方法で複数のソース電極１０５、ドレイン電極１０５’、複数の画素電極１０６、複数のデータ線１０７等（後述の図８参照）を形成する。前述したように、トランジスタのソース及びドレインは、厳密には当該トランジスタの半導体膜の導電型及び電位関係を考慮して規定されるが、ここでは、便宜的にデータ線１０７に接続する電極をソース電極１０５とし、画素電極１０６に接続する電極をドレイン電極１０５´としている。ソース電極１０５及びドレイン電極１０５’は櫛歯状に形成されている。
【００６８】
次に、図６（Ａ）に示すように、基板に対して酸素プラズマ処理を行い、クリーニング処理を行う。その後、有機半導体であるＦ８Ｔ２（ポリフルオレン−チオフェン共重合体）をインクジェット法で滴下した後、当該液体材料の溶媒等の揮発成分を除去することにより少なくともソース電極１０５及びドレイン電極１０５´を覆うように半導体膜１０８を形成する。ここで半導体膜１０８の膜厚は５０ｎｍ程度とする。なお、有機半導体層としては、既述した高分子、低分子の各種有機半導体材料を使用することが可能である。
【００６９】
同図（Ｂ）に示すように、有機半導体層１０８及びデータ線１０７を覆うように第２のゲート絶縁層１０９を形成する。ゲート絶縁層１０９は第１のゲート絶縁層１０３と同様の工程で形成しても良いが、必要な部分のみに形成しかつ有機半導体層１０８に影響を及ぼさないことが必要とされるため、本実施例ではより好適なインクジェット法や転写法等の印刷法（パターニング法）で形成している。
【００７０】
同図（Ｃ）に示すように、ゲート絶縁層１０９の上に、半導体膜１０８及びデータ線１０７を覆うように第２のゲート線１１０を形成する。ゲート線１１０の両端部はゲート絶縁層１０９の両端部外周で露出しているゲート線１０２と接続される。
【００７１】
これにより、第１のゲート線１０２を介して供給される走査信号は第２のゲート配線１１０にも供給され、半導体膜１０８におけるソース電極１０５とドレイン電極１０５´との間の導通状態は、第１のゲート配線１０２及び第２のゲート配線１１０により制御されることとなり、第１のゲート線１０２の一部と第２のゲート線１１０の少なくとも１部とは、ともにトランジスタのゲート電極として機能する。
【００７２】
ゲート線１１０は、例えば、金属粒子の分散液、あるいはＰＥＤＯＴ（ポリエチレンジオキシチオフェン）等の導電性高分子等をインクジェット法や転写法などの印刷法によって吐出あるいは塗布し、アニール処理や乾燥処理を施すことによって形成される。第１のゲート配線１０２及び第２のゲート配線１１０は有機半導体層を上下方向で挟む一種のダブルゲート構造を構成する。
【００７３】
このようにして製作された画素電極の基板は、更に、保護層等が適宜に形成され（図示せず）、液晶装置、電気泳動表示装置等の電気光学装置の画素電極基板（アクティブマトリクス基板）として用いることができる。
【００７４】
図７は、上述した図６（Ｃ）までの工程により、作製された表示器の画素電極基板の平面図を示している。図８は、画素の駆動トランジスタである有機半導体トランジスタ部分を拡大して示している。
【００７５】
両図に示されるように、第１のゲート線１０２とデータ線１０７とが交差するように配置され、ゲート線１０２とデータ線１０７とによって画定された領域に画素電極１０６が配置されている。第１のゲート線１０２とデータ線１０７との交差部に対応して画素を駆動する駆動トランジスタが配置されている。データ線１０７と画素電極１０６は、それぞれソース電極及びドレイン電極１０５´に接続されている。
【００７６】
図８に示すように、ソース電極１０５は、データ線１０７に接続され、データ線１０７が延在する方向と交差する方向に延在する基部１０５ａと基部１０５ａから基部１０５ａが延在する方向と交差する方向に突き出した複数の第１の突出部１０５ｂから構成される。
【００７７】
ドレイン電極１０５´は、画素電極１０６から突き出した複数の第２の突出部１０５ｂ’によって構成される。上記複数の第１の突出部１０５ｂは、その基部１０５ａから画素電極１０６の方向に突き出しており、複数の第２の突出部１０５ｂ’は、画素電極１０６から基部１０５ａの方向に突き出している。
【００７８】
複数の第１の突出部１０５ｂのうち隣接する２つの第１の突出部１０５ｂの間に複数の第２の突出部１０５ｂ’のうちの一つの第２の突出部１０５ｂ’が挿入されており、ソース電極１０５及びドレイン電極１０５´はいわゆる櫛歯形状を有している。
【００７９】
また、複数の第２の突出部１０５ｂ’のうちデータ線１０７に最も近い位置に配置された一つの第２の突出部１０５ｂ’は、データ線１０７と複数の第１の突出部１０５ｂのうち最もデータ線１０７に近い位置に配置された一つの第１の突出部１０５ｂとの間に配置されている。
【００８０】
上述のように本発明に係るトランジスタは櫛歯形状を有するソース電極１０５及びドレイン電極１０５’を備えているので、半導体膜１０８におけるチャネルとして機能する領域の割合を大きくすることが可能となる。このため、半導体膜１０８の移動度自体が低い場合でも、比較的大きな電流をソース電極１０５とドレイン電極１０５´との間に流すことができる。
【００８１】
上述した実施例においても、半導体膜１０８は、半導体膜１０８の厚さ方向において、第１のゲート配線１０２と第２のゲート配線１１０との間に配置されいるため、半導体膜１０８の上下両側からゲート電圧を用いて半導体膜１０８の空乏層の制御が可能になる。このため、オフ時の空乏層がより大きく広がってオフ電流が低下する。また、半導体層１０８の両側のゲート線によってキャリアが通過するチャネル領域が半導体膜１０８の膜厚方向にも広がりオン電流が上昇する。
【００８２】
また、本実施例ではインクジェット法に代表される印刷法を用いて、ゲート絶縁層、あるいはゲート線、データ線を形成するので、有機半導体層にダメージを与えず、低コストで作製することが可能となる。
【００８３】
なお、本実施例においても、第１のゲート線ゲート１０２と第２のゲート線１１０とで抵抗を異ならせても良い。例えば、第１のゲート線１０２をスパッタや蒸着法を用いて低抵抗の金属膜とし、第２のゲート線１１０を金属微粒子の分散溶液を用いたインクジェット法により形成して、第１のゲート線１０２より高抵抗の金属膜とすることができる。
【００８４】
インクジェット法により第２のゲート線１１０を形成することにより、第２のゲート線１１０を形成する際のゲート絶縁膜１０９あるいは半導体膜１０８に対する損傷をスパッタ法等の蒸着プロセスより抑制することが可能となる。
【００８５】
また、ダブルゲート構造を構成する下側のゲート線（ゲート電極）を低抵抗が得られるスパッタや蒸着による金属膜、あるいは適当な温度（比較的高温）によるアニール処理と組み合わせたインクジェット法による金属膜で形成し、ダブルゲート構造を構成する上側のゲート線（ゲート電極）を必要限度の温度（比較的低温）に抑えたアニール処理あるいは乾燥処理と組み合わせたインクジェット法による金属膜で形成することができる。
それにより、基板上に延在するゲート線の信号遅延や減衰を防止すると共に有機半導体層の熱劣化やエッチングによる劣化を防止することが可能となる利点がある。
【００８６】
なお、上述した各実施例において、有機半導体層１０８とソース・ドレイン電極１０５の形成を逆の順序で行っても良い。この場合、有機半導体層１０８に影響を及ぼさないようにソース・ドレイン電極１０５を形成する必要があることからインクジェット法に代表される印刷法を使用することが好適である。
【００８７】
以上説明したように本発明の各実施例では、有機半導体層の両側からゲート電圧を用いて制御を行うため、オフ時の空乏層がより大きく広がってオフ電流が低下する。また、チャネルが２カ所で形成されるのでオン電流が上昇し、その結果、オンオフ比が向上する。
【００８８】
また、インクジェット法に代表される印刷法を用いて、ゲート絶縁層、あるいはゲート線、データ線を形成することで、低コストで有機半導体ＴＦＴ回路を作製することが可能となる。
【００８９】
（電子機器）
次に、上述した製造方法によって製造される有機半導体ＴＦＴを備える電子機器の例について説明する。本実施形態にかかる有機半導体ＴＦＴは、各種の電子機器において、表示部を構成する液晶表示パネル、エレクトロルミネッセンス表示パネル、電気泳動表示パネルなどの製造や、回路部の製造などに適用することができる。
【００９０】
図９は、電子機器の例を示す概略斜視図である。同図（Ａ）は携帯電話への適用例であり、当該携帯電話５３０はアンテナ部５３１、音声出力部５３２、音声入力部５３３、操作部５３４、表示部５３５を備えている。
【００９１】
図９（Ｂ）はビデオカメラへの適用例であり、当該ビデオカメラ５４０は受像部５４１、操作部５４２、音声入力部５４３、表示部５４４を備えている。
【００９２】
図４（Ｃ）はテレビジョン装置への適用例であり、当該テレビジョン装置５５０は表示部５５１を備えている。
【００９３】
図９（Ｄ）はロールアップ式テレビジョン装置への適用例であり、当該ロールアップ式テレビジョン装置５６０は表示部５６１を備えている。また、本発明にかかる有機半導体ＴＦＴは、上述した例に限らず各種の電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【００９４】
なお、本発明は上述した実施形態の内容に限定されることなく、本発明の要旨の範囲内で種々に変形実施が可能である。
【図面の簡単な説明】
【００９５】
【図１】図１は、第１の実施例の有機半導体トランジスタの製造工程を説明する工程図である。
【図２】図２は、第１の実施例の有機半導体トランジスタの製造工程を説明する工程図である。
【図３】図３は、有機半導体トランジスタを画素電極の駆動トランジスタとして使用する例を説明する平面図である。
【図４】図４は、図３の有機半導体トランジスタ部分を拡大した部分拡大図である。図１は、第１の実施例の有機半導体トランジスタの製造工程を説明する工程図である。
【図５】図５は、第２の実施例の有機半導体トランジスタの製造工程を説明する工程図である。
【図６】図６は、第２の実施例の有機半導体トランジスタの製造工程を説明する工程図である。
【図７】図７は、有機半導体トランジスタを画素電極の駆動トランジスタとして使用する例を説明する平面図である。
【図８】図８は、図７の有機半導体トランジスタ部分を拡大した部分拡大図である。
【図９】図９は、本発明の有機半導体トランジスタを使用した電子機器の例を説明する説明図である。
【符号の説明】
【００９６】
１０１ 基板、１０２ ゲート線、１０３ ゲート絶縁層、１０４ コンタクトホール、１０５ ソース電極、１０５’ ドレイン電極、１０６ 画素電極、１０７ データ線、１０８ 半導体膜、１０９ ゲート絶縁膜、１１０ ゲート線
【技術分野】
【０００１】
本発明は、有機半導体材料を使用した半導体装置、画素電極基板、半導体装置の製造方法、電気光学装置、電子機器の改良に関する。
【背景技術】
【０００２】
有機半導体における電荷の移動度は、単結晶シリコン、あるいはポリシリコンと比較して小さい。例えば、単結晶シリコンが１３５０ｃｍ2/Vs、ポリシリコンが数百ｃｍ2/Vsであるのに対し、有機半導体は数ｃｍ2/Vs程度が上限である。このため有機半導体を用いた有機トランジスタはオン電流が小さく、オンオフ比も小さい。また、特に大気中での動作を考慮すると、ペンタセン、Ｐ３ＨＴ（ポリヘキシルチオフェン）に代表される比較的イオン化ポテンシャルの小さな有機半導体を用いた有機トランジスタは大気中の酸素、あるいは水分によりドープされることで有機半導体中のキャリア濃度が上昇する。その結果、オフ電流が上昇してしまい、オンオフ比が低下してしまうという課題を有していた。
【０００３】
上記の課題を解決するために、例えば、特許文献に記載の電界効果型トランジスタでは有機半導体トランジスタにデュアルゲート (Dual gate) 構造を用いてオンオフ比、ドレイン電流、閾値電圧の制御等の特性向上を図っている。
【特許文献１】特開平２００５−１６６７１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、半導体層を単純に有機半導体材料に置き換えているだけの構造でありシリコンを用いたトランジスタと比較してコストの観点から優位性が少ない。
【０００５】
よって、本発明はオフ電流が低く、オンオフ比の大きい有機半導体トランジスタを比較的に低いコストで提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため本発明のトランジスタは、トランジスタであって、基体の上方に形成された第１のゲート電極と、上記第１のゲート電極の上方に形成された第２のゲート電極と、上記第１のゲート電極の上方に形成されたソース電極と、上記第１のゲート電極の上方に形成されたドレイン電極と、上記ソース電極の少なくとも１部及び上記ドレイン電極の少なくとも１部を覆い、上記第１のゲート電極と上記第２のゲート電極との間に配置された半導体膜と、を含み、上記ソース電極は、第１の基部と上記第１の基部の延在する方向に交差する方向に突き出した少なくとも一つの第１の突出部とを備え、上記ドレイン電極は、第２の基部から上記第１の基部の方向に突き出した少なくとも一つの第２の突出部を備えている。
【０００７】
かかる構成とすることによって、オンオフ比の大きいトランジスタを得ることが可能となる。
【０００８】
上記第１のゲート電極及び上記第２のゲート電極のうち一方のゲート電極は他方のゲート電極より低抵抗であることが望ましい。それにより、他方のゲート電極に相対的に抵抗率の高い材料を用いたとしてもゲート電極全体の抵抗を低く抑えることが可能となる。また、低抵抗であればゲート電極部分の配線を（配線長が長い）基板配線の一部として利用することが可能となる。
【０００９】
上記一方のゲート電極は、蒸着法又はスパッタ法によって成膜された金属膜を含む。それにより、低抵抗のゲート電極が得られる。
【００１０】
上記第１のゲート電極と上記第２のゲート電極とは電気的に接続されていわゆるダブルゲート構造を構成する。半導体層の両端でそれぞれ第１のゲート電極と上記第２のゲート電極とが接続されることによって電位分布を均等にそろえることが可能となる。
【００１１】
また、本発明の画素電極基板は、基体と、トランジスタと、画素電極と、を含み、上記トランジスタは、上記基体の上方に形成された第１のゲート電極と、上記第１のゲート電極の上方に形成された第２のゲート電極と、上記第１のゲート電極の上方に形成されたソース電極と、上記第１のゲート電極の上方に形成されたドレイン電極と、上記ソース電極の少なくとも１部及び上記ドレイン電極の少なくとも１部を覆い、上記第１のゲート電極と上記第２のゲート電極との間に配置された半導体膜と、を含み、上記ソース電極は、第１の基部と上記第１の基部の延在する方向に交差する方向に突き出した少なくとも一つの第１の突出部とを備え、上記ドレイン電極は、上記画素電極から上記第１の基部の方向に突き出した少なくとも一つの第２の突出部を備えている。
【００１２】
かかる構成とすることによって、オンオフ比の大きいトランジスタを備えた画素電極基板を得ることが可能となる。
【００１３】
上記第１のゲート電極は、第１のゲート配線の一部として形成され、上記第２のゲート電極は、第２のゲート配線の少なくとも１部として形成され、上記第１のゲート配線と上記第２のゲート配線とは、電気的に接続されていることが望ましい。それにより、基板配線とトランジスタ電極とを同時に形成可能となる。
【００１４】
また、本発明の電気光学装置は、上記トランジスタ又は上記画素電極基板を構成要素として含むことを特徴とする。
また、本発明の電子機器は、上記トランジスタを装置の構成要素として含むことを特徴とする。
【００１５】
本発明の半導体素子の製造方法は、半導体素子を形成する製造方法において、基体の上方に第１のゲート電極を形成する第１の工程と、上記第１のゲート電極の上方に第１のゲート絶縁膜を形成する第２の工程と、上記第１のゲート電極の上方に半導体膜を形成する第３の工程と、上記半導体膜の上方に第２のゲート絶縁膜を形成する第４の工程と、上記第２のゲート絶縁膜の上方に第２のゲート電極を形成する第５の工程と、を含み、上記第１のゲート電極の形成と上記第２のゲート電極の形成とは異なる方法によりなされる。
【００１６】
かかる構成とすることによって、第１及び第２のゲート電極の材料が異なるダブルゲート構造の半導体素子を形成することが可能となる。
【００１７】
上記第１の工程において、上記第１のゲート電極の形成は金属材料を蒸着法又はスパッタ法により行われることが望ましい。それにより、低抵抗のゲート電極を得ることが可能となる。
【００１８】
上記第５の工程において、上記第２のゲート電極の形成は、印刷法によりなされることが望ましい。比較的に低温のプロセスであり、また、非エッチングプロセスによってパターニングを行うことにより、熱やエッチング液等による半導体膜への影響を回避可能となる。
【００１９】
また、本発明の半導体装置は、基板上に配置された複数の電極と、上記電極の相互間に配置された有機半導体層と、上記有機半導体層の両側にそれぞれ配置された第１及び第２のゲート電極と、上記有機半導体層と上記第１及び第２のゲート電極との相互間に配置されるゲート絶縁層とを含み、上記第１及び第２のゲート電極は互いに接続され、両ゲート電極のうち少なくとも一方の電極が印刷法によって形成されている。
【００２０】
かかる構成とすることによって、有機半導体層を囲む一方のゲート電極が比較的に低温のプロセスであってエッチングの必要のない印刷法で形成されるので、有機半導体層の熱やエッチングによる劣化を回避しつつ、比較的に低いコストで有機半導体トランジスタの半導体装置を提供することが可能となる。
【００２１】
上記ゲート電極のうち他方のゲート電極（非印刷法によるゲート電極）は上記一方のゲート電極（印刷法によるゲート電極）よりも抵抗率が小さいことが望ましい。それにより、ゲート電極部を伝搬するゲート信号の減衰や遅延を減少することが可能となる。
【００２２】
上記他方のゲート電極は、蒸着法又はスパッタ法によって成膜された金属膜であることが望ましい。それにより、抵抗率が小さいゲート電極を得ることが可能となる。
【００２３】
上記他方のゲート電極は、上記基板上に延在するゲート線によって構成されることが望ましい。本半導体装置がアクティブマトリクス方式表示器の画素基板の画素駆動トランジスタとして使用される場合、基板上の画素領域を複数のデータ線と共に画定する複数のゲート線のそれぞれがゲート電極を兼ねることができる。ゲート電極を低抵抗化することによってゲート線における信号遅延を減らすことが可能となる。
【００２４】
更に、上記半導体層、上記ゲート絶縁層が印刷法で形成されることが望ましい。エッチングや高温プロセスを回避出来るので有機半導体層の製造プロセスにおける劣化を回避することが可能となる。
【００２５】
好ましくは、上記印刷法が液滴吐出法である。これにより、基板と非接触で膜パターンを形成することができて具合がよい。
【００２６】
なお、印刷法には、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、インクジェット（液滴吐出）法、マイクロコンタクトプリンティング法等がある。
【００２７】
上述した半導体装置は、液晶装置、有機ＥＬ装置、電気泳動表示装置等の電気光学装置や電子機器に使用される。
【００２８】
また、本発明の半導体装置の製造方法は、基板上に一方向に延在するゲート線を形成する第１の工程と、上記基板の上記ゲート線上であって能動素子を形成すべき領域に第１のゲート絶縁層を形成する第２の工程と、上記ゲート絶縁層上に複数の電極を形成する第３の工程と、上記ゲート絶縁層上の電極相互間に有機半導体層を形成する第４の工程と、上記有機半導体層を覆うように第２のゲート絶縁層を形成する第５の工程と、上記第２のゲート絶縁層上に上記ゲート線に沿って該ゲート線に接続される第２のゲート電極を印刷法によって形成する第６の工程と、を含む。
【００２９】
かかる構成とすることによって、２つのゲート電極が有機半導体層を挟持するダブルゲート構造のトランジスタを製作するときに、有機半導体層を挟むゲート電極を印刷法で作製することによって、熱やエッチングによる有機半導体層の劣化を回避しつつ、比較的に低いコストで有機半導体トランジスタ（半導体装置）を製造することが可能となる。
【００３０】
上記第１の工程は、金属材料を蒸着法又はスパッタ法によって成膜してゲート線を形成する工程であることが望ましい。それにより、低抵抗のゲート線（ゲート電極）を得ることが可能となる。
【００３１】
また、上記第４及び５の工程は、印刷法による成膜工程であることが望ましい。それにより、有機半導体層が熱やエッチングによって劣化することを回避することが可能となる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の実施例について図面を参照して説明する。
【００３３】
（第１の実施の形態）
図１乃至図４は、本発明の有機半導体トランジスタを表示器の画素の駆動回路に使用した例を示している。図１及び図２は有機半導体トランジスタの製造工程を説明する工程図、図３は画素駆動回路の平面図、図４は図３の有機半導体トランジスタ部分を拡大した部分拡大図である。
【００３４】
まず、図１（Ａ）に示すように、絶縁基板１０１の上にゲート線１０２を形成する。絶縁基板１０１としては、例えば、ＰＥＴ（ポリエチレンテレフタレート）等のプラスチック基板やガラス基板を使用することが出来る。他の基板材料として、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリカーボネート（ＰＣ）、芳香族ポリエステル（液晶ポリマー）、ポリイミド（ＰＩ）等で構成されるプラスティック基板（樹脂基板）の他、可撓性のあるものであれば、ガラス基板、シリコン基板、金属基板、ガリウム砒素基板等を採用することができる。
【００３５】
第１のゲート線１０２は、アルミニウム、ニッケル、銅、チタン、銀、金、白金などの金属を蒸着法やスパッタ法にて堆積し、フォトリソグラフィプロセスを用いて堆積した金属膜をパターニングして形成することが出来る。また、インクジェット（液滴吐出）法に代表されるパターニング法を用いて、金属微粒子を含む溶液を吐出（あいるは塗布）し、乾燥加熱して形成しても良い。溶液塗布後、溶媒を除去し、金属微粒子を用いる場合には、金属微粒子間の電気的接触を向上させる目的で、熱処理を行うこともできる。熱処理は通常大気中で行われるが、必要に応じて、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行うこともできる。金属微粒子としては、例えば、銀、アルミニウム、金などが挙げられる。
【００３６】
なお、実施例では、インクジェット法を使用したが、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、インクジェット（液滴吐出）法、マイクロコンタクトプリンティング法等の他のパターニング法を絶縁基板１０１の材質、ゲート線１０２に用いる材料等種々の要素を考慮して適宜選択することができる。
【００３７】
同図（Ｂ）に示すように、第１のゲート絶縁層１０３を形成する。ゲート絶縁層１０３は、アクリル系樹脂、エポキシ系樹脂、エステル系樹脂をスピンコート法あるいはディップ法等の成膜法を用いて形成する。第１のゲート絶縁層をパターニングする必要があるときは、インクジェット法やフォトリソグラフィ等のパターニング法成膜法を用いて形成することができる。
【００３８】
同図（Ｃ）に示すように、ゲート絶縁層１０３にコンタクトホール１０４を形成する。コンタクトホール１０４の形成は、例えば、ゲート絶縁層１０３上にフォトレジストを塗布し、コンタクトホールのマスクを使用して露光・現像して、レジストマスクを形成し、このレジストマスクを使用してゲート絶縁層１０３をエッチングすることによっておこなうことができる（フォトリソグラフィ法）。
【００３９】
なお、ゲート絶縁層１０３として感光性ポリマー（フォトレジスト）を用い、コンタクトホールのマスクを用いて露光・現像してゲート絶縁層１０３に直接コンタクトホールを形成することによりコンタクトホール１０４を微細化することが可能となる。また、ゲート絶縁層１０３を樹脂で形成する場合に、ポリマーが可溶な溶剤をインクジェット法等で所望の場所に吐出（あるいは塗布）することでゲート絶縁層１０３の一部を除去し、コンタクトホール１０４を有するゲート絶縁層１０３を形成することにより簡便にコンタクトホール１０４を形成することが可能となる。
【００４０】
なお、コンタクトホール１０４は、後述する第２のゲート線１１０と第１のゲート線１０２とが一つのトランジスタに対して２箇所で接触できるように設けられている。
上記の２箇所のコンタクトホール１０４のうち、一方のコンタクトホールは、当該一方のコンタクトホールと後述するソース電極１０５とがデータ線１０７を挟むように設けられ、他方のコンタクトホールは、当該他方のコンタクトホールとデータ線１０７とがソース電極１０５を挟むように配置されている。
【００４１】
同図（Ｄ）に示すように、ゲート絶縁層１０３上に第１のゲート線１０２と同様の方法でその詳細について後述するソース電極１０５及びドレイン電極１０５´、画素電極１０６、データ線１０７等を形成する（後述の図４参照）。なお、ここで、トランジスタのソース及びドレインは、厳密には当該トランジスタの半導体膜の導電型及び電位関係を考慮して規定されるが、ここでは、便宜的にデータ線１０７に接続する電極をソース電極１０５とし、画素電極１０６に接続する電極をドレイン電極１０５´としている。
【００４２】
次に、基板に対して酸素プラズマ処理等を行い、クリーニング処理を行う。その後、図２（Ａ）に示すようにＦ８Ｔ２（ポリフルオレン−チオフェン共重合体）を含む液体材料をインクジェット法で滴下した後、当該液体材料の溶媒等の揮発成分を除去することにより少なくともソース電極１０５及びドレイン電極１０５´を覆うように半導体膜１０８を形成する。ここで半導体膜１０８の膜厚は５０ｎｍ程度とする。
【００４３】
なお、上述のようにインクジェット法を用いて半導体膜１０８を形成する場合は、基本的に、溶媒に分散あるいは溶解できる有機半導体材料ならば用いることができる。溶媒に分散できる有機半導体材料としては、例えば、ポリ（３−アルキルチオフェン）（ポリ（３−ヘキシルチオフェン）（Ｐ３ＨＴ）、ポリ（３−オクチルチオフェン）、ポリ（２，５−チエニレンビニレン）（ＰＴＶ）、ポリ（パラ−フェニレンビニレン）（ＰＰＶ）、ポリ（９，９−ジオクチルフルオレン−コ−ビス−Ｎ，Ｎ'−（４−メトキシフェニル）−ビス−Ｎ，Ｎ'−フェニル−１，４−フェニレンジアミン）（ＰＦＭＯ）、ポリ（９，９ジオクチルフルオレン−コ−ベンゾチアジアゾール）（ＢＴ）、フルオレン−トリアリルアミン共重合体、トリアリルアミン系ポリマー、フルオレンビチオフェン共重合体等のポリマー有機半導体材料を挙げることができる。
【００４４】
また、例えば、Ｃ６０、或いは、金属フタロシアニン、或いは、それらの置換誘導体、或いは、アントラセン、テトラセン、ペンタセン、ヘキサセン等のアセン分子材料、或いは、α−オリゴチオフェン類、具体的にはクォーターチオフェン（４Ｔ）、セキシチオフェン（６Ｔ）、オクチチオフェン（８Ｔ）、ジヘキシルクォーターチオフェン（ＤＨ４Ｔ）、ジヘキルセキシチオフェン（ＤＨ６Ｔ）、等の低分子系有機半導体材料も上述のインクジェット法に用いることが可能である。
【００４５】
上述の低分子系有機半導体材料は、複数の芳香環を有するため、概して剛直で堅牢な分子構造を有している。このため溶解性が低いので、合成化学的手段により長鎖アルキル等の置換基を母体に導入することによりさらに溶媒に対する溶解性を向上させることが可能となる。
【００４６】
インクジェット法の代わりにマスク蒸着法等の蒸着プロセスを利用する場合は、溶媒に対する溶解性を考慮する必要は特にはないので、上述の低分子系有機半導体材料を用いることができる。
【００４７】
同図（Ｂ）に示すように、半導体膜１０８を覆うように第２のゲート絶縁層１０９を形成する。ゲート絶縁層１０９は第１のゲート絶縁層１０３と同様の工程で形成しても良い。
【００４８】
なお、インクジェット法を用いてゲート絶縁層１０９を形成する場合は、半導体膜１０８を可能な限り溶解しなようにゲート絶縁層１０９の形成に用いる液体材料の溶媒を選択することが望ましい。
【００４９】
同図（Ｃ）に示すように、ゲート絶縁層１０９の上に半導体膜１０８及びデータ線１０７を覆うように第２のゲート線１１０を形成する。第２のゲート線１１０は、コンタクトホール１０４を介して第１のゲート線１０２と接触する。
【００５０】
これにより、第１のゲート線１０２を介して供給される走査信号は第２のゲート配線１１０にも供給され、半導体膜１０８におけるソース電極１０５とドレイン電極１０５´との間に導通状態は、第１のゲート配線１０２及び第２のゲート配線１１０により制御されることとなり、第１のゲート線１０２の一部と第２のゲート線１１０の少なくとも１部とは、ともにトランジスタのゲート電極として機能する。
【００５１】
第２のゲート線１１０は、例えば、金属粒子の分散液、あるいはＰＥＤＯＴ（ポリエチレンジオキシチオフェン）等の導電性高分子等をインクジェット法やその他の印刷法によって吐出あるいは塗布し、適度な温度によるアニール処理や乾燥処理を施すことによって形成される。第１のゲート線１０２及び第２のゲート線１１０は半導体層１０８を挟む一種のダブルゲート構造を構成する。
【００５２】
このようにして製作された画素電極の基板は、更に、保護層等が適宜に形成され（図示せず）、液晶装置、電気泳動装置等の電気光学装置の画素電極基板（アクティブマトリクス基板）として用いることができる。
【００５３】
図３は、上述した図２（Ｃ）までの工程により、作製された画素電極基板の平面図を示している。図４は、画素の駆動トランジスタである有機半導体トランジスタ部分を拡大して示している。
【００５４】
両図に示されるように、第１のゲート線１０２とデータ線１０７とが交差するように配置され、ゲート線１０２とデータ線１０７とによって画定された領域に画素電極１０６が配置されている。第１のゲート線１０２とデータ線１０７との交差部に対応して画素を駆動する駆動トランジスタが配置されている。データ線１０７と画素電極１０６は、それぞれソース電極及びドレイン電極１０５´に接続されている。
【００５５】
図４に示すように、ソース電極１０５は、データ線１０７に接続され、データ線１０７が延在する方向と交差する方向に延在する基部１０５ａと基部１０５ａから基部１０５ａが延在する方向と交差する方向に突き出した複数の第１の突出部１０５ｂから構成される。
【００５６】
ドレイン電極１０５´は、画素電極１０６から突き出した複数の第２の突出部１０５ｂ’から構成される。上記複数の第１の突出部１０５ｂは、その基部１０５ａから画素電極１０６の方向に突き出しており、複数の第２の突出部１０５ｂ’は、画素電極１０６から基部１０５ａの方向に突き出している。
【００５７】
複数の第１の突出部１０５ｂのうち隣接する２つの第１の突出部１０５ｂの間に複数の第２の突出部１０５ｂ’のうちの一つの第２の突出部１０５ｂ’が挿入されており、ソース電極１０５及びドレイン電極１０５´はいわゆる櫛歯形状を有している。
【００５８】
また、複数の第２の突出部１０５ｂ’のうちデータ線１０７に最も近い位置に配置された一つの第２の突出部１０５ｂ’は、データ線１０７と複数の第１の突出部１０５ｂのうち最もデータ線１０７に近い位置に配置された一つの第１の突出部１０５ｂとの間に配置されている。
【００５９】
上述のように本発明に係るトランジスタは櫛歯形状を有するソース電極及びドレイン電極を備えているので、半導体膜１０８におけるチャネルとして機能する領域の割合を大きくすることが可能となる。このため、半導体膜１０８の移動度自体が低い場合でも、比較的大きな電流をソース電極１０５とドレイン電極１０５´との間に流すことができる。
【００６０】
上述した実施例においては、半導体膜１０８は、半導体膜１０８の厚さ方向において、第１のゲート配線１０２と第２のゲート配線１１０との間に配置されいるため、半導体膜１０８の上下両側からゲート電圧を用いて半導体膜１０８の空乏層の制御が可能になる。このため、オフ時の空乏層がより大きく広がってオフ電流が低下する。また、半導体層１０８の両側のゲート線によってキャリアが通過するチャネル領域が半導体膜１０８の膜厚方向にも広がりオン電流が上昇する。
【００６１】
なお、第１のゲート線ゲート１０２と第２のゲート線１１０とで抵抗を異ならせても良い。例えば、第１のゲート線１０２をスパッタや蒸着法を用いて低抵抗の金属膜とし、第２のゲート線１１０を金属微粒子の分散溶液を用いたインクジェット法により形成して、第１のゲート線１０２より高抵抗の金属膜とすることができる。
インクジェット法により第２のゲート線１１０を形成することにより、第２のゲート線１１０を形成する際のゲート絶縁膜１０９あるいは半導体膜１０８に対する損傷をスパッタ法等の蒸着プロセスより抑制することが可能となる。
【００６２】
（第２の実施の形態）
図５乃至図８は、本発明の有機半導体トランジスタを電気光学装置の画素の駆動回路に使用した他の例を示している。図５及び図６は有機半導体トランジスタの製造工程を説明する工程図、図７は画素駆動回路の平面図、図８は図７の有機半導体トランジスタ部分を拡大した部分拡大図である。各図において、既述した図１乃至図４と対応する部分には同一符号を付している。
【００６３】
まず、図５（Ａ）に示すように、既述した第１の実施の形態と同様に、絶縁基板上１０１にゲート線１０２を形成する。絶縁基板１０１としては、例えば、ＰＥＴ（ポリエチレンテレフタレート）等のプラスチック基板やガラス基板を使用することが出来る。ゲート線１０２は、アルミニウム、ニッケル、銅、チタン、銀、金、白金などの金属を蒸着法やスパッタ法にて堆積し、フォトリソグラフィ法を用いて当該金属膜をパターニングして形成することが出来る。また、インクジェット法等に代表される印刷法を用いて、金属微粒子を含む液を吐出（あいるは塗布）し、乾燥加熱して形成しても良い。金属微粒子としては、例えば、銀、アルミニウム、金などが挙げられる。
【００６４】
同図（Ｂ）に示すように、第１のゲート絶縁層１０３を形成する。ゲート絶縁層１０３は、アクリル系樹脂、エポキシ系樹脂、エステル系樹脂をスピンコート法、ディップ法、あるいはインクジェット法等の印刷法を用いて形成する。
【００６５】
同図（Ｃ）に示すように、基板上の有機半導体トランジスタの形成領域に相当する部分のゲート絶縁層１０３（アイランド（島領域））を残し、他を除去してゲート線１０２を露出させる。アイランドの形成は、例えば、ゲート絶縁層１０３上にフォトレジストを塗布し、アイランドのマスクを使用して露光・現像して、レジストマスクを形成し、このレジストマスクを使用してゲート絶縁層１０３をエッチングすることによっておこなうことができる（フォトリソグラフィ法）。
【００６６】
なお、ゲート絶縁層１０３として感光性ポリマー（フォトレジスト）を用い、アイランドのマスクを用いて露光・現像してゲート絶縁層１０３のアイランドを形成（直接感光）しても良い。また、ゲート絶縁層１０３を樹脂で形成する場合に、ポリマーが可溶な溶剤をインクジェット法等で所望の場所に吐出（あるいは塗布）することでゲート絶縁層１０３のアイランドを形成しても良い。
【００６７】
同図（Ｄ）に示すように、ゲート絶縁層１０３上にゲート線１０２と同様の方法で複数のソース電極１０５、ドレイン電極１０５’、複数の画素電極１０６、複数のデータ線１０７等（後述の図８参照）を形成する。前述したように、トランジスタのソース及びドレインは、厳密には当該トランジスタの半導体膜の導電型及び電位関係を考慮して規定されるが、ここでは、便宜的にデータ線１０７に接続する電極をソース電極１０５とし、画素電極１０６に接続する電極をドレイン電極１０５´としている。ソース電極１０５及びドレイン電極１０５’は櫛歯状に形成されている。
【００６８】
次に、図６（Ａ）に示すように、基板に対して酸素プラズマ処理を行い、クリーニング処理を行う。その後、有機半導体であるＦ８Ｔ２（ポリフルオレン−チオフェン共重合体）をインクジェット法で滴下した後、当該液体材料の溶媒等の揮発成分を除去することにより少なくともソース電極１０５及びドレイン電極１０５´を覆うように半導体膜１０８を形成する。ここで半導体膜１０８の膜厚は５０ｎｍ程度とする。なお、有機半導体層としては、既述した高分子、低分子の各種有機半導体材料を使用することが可能である。
【００６９】
同図（Ｂ）に示すように、有機半導体層１０８及びデータ線１０７を覆うように第２のゲート絶縁層１０９を形成する。ゲート絶縁層１０９は第１のゲート絶縁層１０３と同様の工程で形成しても良いが、必要な部分のみに形成しかつ有機半導体層１０８に影響を及ぼさないことが必要とされるため、本実施例ではより好適なインクジェット法や転写法等の印刷法（パターニング法）で形成している。
【００７０】
同図（Ｃ）に示すように、ゲート絶縁層１０９の上に、半導体膜１０８及びデータ線１０７を覆うように第２のゲート線１１０を形成する。ゲート線１１０の両端部はゲート絶縁層１０９の両端部外周で露出しているゲート線１０２と接続される。
【００７１】
これにより、第１のゲート線１０２を介して供給される走査信号は第２のゲート配線１１０にも供給され、半導体膜１０８におけるソース電極１０５とドレイン電極１０５´との間の導通状態は、第１のゲート配線１０２及び第２のゲート配線１１０により制御されることとなり、第１のゲート線１０２の一部と第２のゲート線１１０の少なくとも１部とは、ともにトランジスタのゲート電極として機能する。
【００７２】
ゲート線１１０は、例えば、金属粒子の分散液、あるいはＰＥＤＯＴ（ポリエチレンジオキシチオフェン）等の導電性高分子等をインクジェット法や転写法などの印刷法によって吐出あるいは塗布し、アニール処理や乾燥処理を施すことによって形成される。第１のゲート配線１０２及び第２のゲート配線１１０は有機半導体層を上下方向で挟む一種のダブルゲート構造を構成する。
【００７３】
このようにして製作された画素電極の基板は、更に、保護層等が適宜に形成され（図示せず）、液晶装置、電気泳動表示装置等の電気光学装置の画素電極基板（アクティブマトリクス基板）として用いることができる。
【００７４】
図７は、上述した図６（Ｃ）までの工程により、作製された表示器の画素電極基板の平面図を示している。図８は、画素の駆動トランジスタである有機半導体トランジスタ部分を拡大して示している。
【００７５】
両図に示されるように、第１のゲート線１０２とデータ線１０７とが交差するように配置され、ゲート線１０２とデータ線１０７とによって画定された領域に画素電極１０６が配置されている。第１のゲート線１０２とデータ線１０７との交差部に対応して画素を駆動する駆動トランジスタが配置されている。データ線１０７と画素電極１０６は、それぞれソース電極及びドレイン電極１０５´に接続されている。
【００７６】
図８に示すように、ソース電極１０５は、データ線１０７に接続され、データ線１０７が延在する方向と交差する方向に延在する基部１０５ａと基部１０５ａから基部１０５ａが延在する方向と交差する方向に突き出した複数の第１の突出部１０５ｂから構成される。
【００７７】
ドレイン電極１０５´は、画素電極１０６から突き出した複数の第２の突出部１０５ｂ’によって構成される。上記複数の第１の突出部１０５ｂは、その基部１０５ａから画素電極１０６の方向に突き出しており、複数の第２の突出部１０５ｂ’は、画素電極１０６から基部１０５ａの方向に突き出している。
【００７８】
複数の第１の突出部１０５ｂのうち隣接する２つの第１の突出部１０５ｂの間に複数の第２の突出部１０５ｂ’のうちの一つの第２の突出部１０５ｂ’が挿入されており、ソース電極１０５及びドレイン電極１０５´はいわゆる櫛歯形状を有している。
【００７９】
また、複数の第２の突出部１０５ｂ’のうちデータ線１０７に最も近い位置に配置された一つの第２の突出部１０５ｂ’は、データ線１０７と複数の第１の突出部１０５ｂのうち最もデータ線１０７に近い位置に配置された一つの第１の突出部１０５ｂとの間に配置されている。
【００８０】
上述のように本発明に係るトランジスタは櫛歯形状を有するソース電極１０５及びドレイン電極１０５’を備えているので、半導体膜１０８におけるチャネルとして機能する領域の割合を大きくすることが可能となる。このため、半導体膜１０８の移動度自体が低い場合でも、比較的大きな電流をソース電極１０５とドレイン電極１０５´との間に流すことができる。
【００８１】
上述した実施例においても、半導体膜１０８は、半導体膜１０８の厚さ方向において、第１のゲート配線１０２と第２のゲート配線１１０との間に配置されいるため、半導体膜１０８の上下両側からゲート電圧を用いて半導体膜１０８の空乏層の制御が可能になる。このため、オフ時の空乏層がより大きく広がってオフ電流が低下する。また、半導体層１０８の両側のゲート線によってキャリアが通過するチャネル領域が半導体膜１０８の膜厚方向にも広がりオン電流が上昇する。
【００８２】
また、本実施例ではインクジェット法に代表される印刷法を用いて、ゲート絶縁層、あるいはゲート線、データ線を形成するので、有機半導体層にダメージを与えず、低コストで作製することが可能となる。
【００８３】
なお、本実施例においても、第１のゲート線ゲート１０２と第２のゲート線１１０とで抵抗を異ならせても良い。例えば、第１のゲート線１０２をスパッタや蒸着法を用いて低抵抗の金属膜とし、第２のゲート線１１０を金属微粒子の分散溶液を用いたインクジェット法により形成して、第１のゲート線１０２より高抵抗の金属膜とすることができる。
【００８４】
インクジェット法により第２のゲート線１１０を形成することにより、第２のゲート線１１０を形成する際のゲート絶縁膜１０９あるいは半導体膜１０８に対する損傷をスパッタ法等の蒸着プロセスより抑制することが可能となる。
【００８５】
また、ダブルゲート構造を構成する下側のゲート線（ゲート電極）を低抵抗が得られるスパッタや蒸着による金属膜、あるいは適当な温度（比較的高温）によるアニール処理と組み合わせたインクジェット法による金属膜で形成し、ダブルゲート構造を構成する上側のゲート線（ゲート電極）を必要限度の温度（比較的低温）に抑えたアニール処理あるいは乾燥処理と組み合わせたインクジェット法による金属膜で形成することができる。
それにより、基板上に延在するゲート線の信号遅延や減衰を防止すると共に有機半導体層の熱劣化やエッチングによる劣化を防止することが可能となる利点がある。
【００８６】
なお、上述した各実施例において、有機半導体層１０８とソース・ドレイン電極１０５の形成を逆の順序で行っても良い。この場合、有機半導体層１０８に影響を及ぼさないようにソース・ドレイン電極１０５を形成する必要があることからインクジェット法に代表される印刷法を使用することが好適である。
【００８７】
以上説明したように本発明の各実施例では、有機半導体層の両側からゲート電圧を用いて制御を行うため、オフ時の空乏層がより大きく広がってオフ電流が低下する。また、チャネルが２カ所で形成されるのでオン電流が上昇し、その結果、オンオフ比が向上する。
【００８８】
また、インクジェット法に代表される印刷法を用いて、ゲート絶縁層、あるいはゲート線、データ線を形成することで、低コストで有機半導体ＴＦＴ回路を作製することが可能となる。
【００８９】
（電子機器）
次に、上述した製造方法によって製造される有機半導体ＴＦＴを備える電子機器の例について説明する。本実施形態にかかる有機半導体ＴＦＴは、各種の電子機器において、表示部を構成する液晶表示パネル、エレクトロルミネッセンス表示パネル、電気泳動表示パネルなどの製造や、回路部の製造などに適用することができる。
【００９０】
図９は、電子機器の例を示す概略斜視図である。同図（Ａ）は携帯電話への適用例であり、当該携帯電話５３０はアンテナ部５３１、音声出力部５３２、音声入力部５３３、操作部５３４、表示部５３５を備えている。
【００９１】
図９（Ｂ）はビデオカメラへの適用例であり、当該ビデオカメラ５４０は受像部５４１、操作部５４２、音声入力部５４３、表示部５４４を備えている。
【００９２】
図４（Ｃ）はテレビジョン装置への適用例であり、当該テレビジョン装置５５０は表示部５５１を備えている。
【００９３】
図９（Ｄ）はロールアップ式テレビジョン装置への適用例であり、当該ロールアップ式テレビジョン装置５６０は表示部５６１を備えている。また、本発明にかかる有機半導体ＴＦＴは、上述した例に限らず各種の電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【００９４】
なお、本発明は上述した実施形態の内容に限定されることなく、本発明の要旨の範囲内で種々に変形実施が可能である。
【図面の簡単な説明】
【００９５】
【図１】図１は、第１の実施例の有機半導体トランジスタの製造工程を説明する工程図である。
【図２】図２は、第１の実施例の有機半導体トランジスタの製造工程を説明する工程図である。
【図３】図３は、有機半導体トランジスタを画素電極の駆動トランジスタとして使用する例を説明する平面図である。
【図４】図４は、図３の有機半導体トランジスタ部分を拡大した部分拡大図である。図１は、第１の実施例の有機半導体トランジスタの製造工程を説明する工程図である。
【図５】図５は、第２の実施例の有機半導体トランジスタの製造工程を説明する工程図である。
【図６】図６は、第２の実施例の有機半導体トランジスタの製造工程を説明する工程図である。
【図７】図７は、有機半導体トランジスタを画素電極の駆動トランジスタとして使用する例を説明する平面図である。
【図８】図８は、図７の有機半導体トランジスタ部分を拡大した部分拡大図である。
【図９】図９は、本発明の有機半導体トランジスタを使用した電子機器の例を説明する説明図である。
【符号の説明】
【００９６】
１０１ 基板、１０２ ゲート線、１０３ ゲート絶縁層、１０４ コンタクトホール、１０５ ソース電極、１０５’ ドレイン電極、１０６ 画素電極、１０７ データ線、１０８ 半導体膜、１０９ ゲート絶縁膜、１１０ ゲート線
【特許請求の範囲】
【請求項１】
トランジスタであって、
基体の上方に形成された第１のゲート電極と、
前記第１のゲート電極の上方に形成された第２のゲート電極と、
前記第１のゲート電極の上方に形成されたソース電極と、
前記第１のゲート電極の上方に形成されたドレイン電極と、
前記ソース電極の少なくとも１部及び前記ドレイン電極の少なくとも１部を覆い、前記第１のゲート電極と前記第２のゲート電極との間に配置された半導体膜と、を含み、
前記ソース電極は、第１の基部と前記第１の基部の延在する方向に交差する方向に突き出した少なくとも一つの第１の突出部とを備え、
前記ドレイン電極は、第２の基部から前記第１の基部の方向に突き出した少なくとも一つの第２の突出部を備えていること、
を特徴とするトランジスタ。
【請求項２】
前記第１のゲート電極及び前記第２のゲート電極のうち一方のゲート電極は他方のゲート電極より低抵抗であること、
を特徴とする請求項１に記載のトランジスタ。
【請求項３】
前記一方のゲート電極は、蒸着法又はスパッタ法によって成膜された金属膜を含む、請求項２に記載のトランジスタ。
【請求項４】
請求項１乃至３のいずれかに記載のトランジスタにおいて、
前記第１のゲート電極と前記第２のゲート電極とは電気的に接続されていること、
を特徴とするトランジスタ。
【請求項５】
基体と、
トランジスタと、
画素電極と、を含み、
前記トランジスタは、
前記基体の上方に形成された第１のゲート電極と、
前記第１のゲート電極の上方に形成された第２のゲート電極と、
前記第１のゲート電極の上方に形成されたソース電極と、
前記第１のゲート電極の上方に形成されたドレイン電極と、
前記ソース電極の少なくとも１部及び前記ドレイン電極の少なくとも１部を覆い、前記第１のゲート電極と前記第２のゲート電極との間に配置された半導体膜と、を含み、
前記ソース電極は、第１の基部と前記第１の基部の延在する方向に交差する方向に突き出した少なくとも一つの第１の突出部とを備え、
前記ドレイン電極は、前記画素電極から前記第１の基部の方向に突き出した少なくとも一つの第２の突出部を備えていること、
を特徴とする画素電極基板。
【請求項６】
請求項５に記載の画素電極基板において、
前記第１のゲート電極は、第１のゲート配線の一部として形成され、
前記第２のゲート電極は、第２のゲート配線の少なくとも１部として形成され、
前記１のゲート配線と前記第２のゲート配線とは、電気的に接続されていること、
を特徴とする画素電極基板。
【請求項７】
請求項１乃至４のいずれかに記載の前記トランジスタ又は請求項５又は６に記載の画素電極基板を構成要素として含む電気光学装置。
【請求項８】
請求項１乃至４のいずれかに記載の前記トランジスタを装置の構成要素として含む電子機器。
【請求項９】
半導体素子を形成する製造方法であって、
基体の上方に第１のゲート電極を形成する第１の工程と、
前記第１のゲート電極の上方に第１のゲート絶縁膜を形成する第２の工程と、
前記第１のゲート電極の上方に半導体膜を形成する第３の工程と、
前記半導体膜の上方に第２のゲート絶縁膜を形成する第４の工程と、
前記第２のゲート絶縁膜の上方に第２のゲート電極を形成する第５の工程と、を含み、
前記第１のゲート電極の形成と前記第２のゲート電極の形成とは異なる方法によりなされること、
を含む半導体素子の製造方法。
【請求項１０】
前記第１の工程において、前記第１のゲート電極の形成は金属材料を蒸着法又はスパッタ法により行われる、請求項９に記載の半導体素子の製造方法。
【請求項１１】
前記５の工程において、前記第２のゲート電極の形成は、印刷法によりなされる、請求項９又は１０に記載の半導体素子の製造方法。
【請求項１】
トランジスタであって、
基体の上方に形成された第１のゲート電極と、
前記第１のゲート電極の上方に形成された第２のゲート電極と、
前記第１のゲート電極の上方に形成されたソース電極と、
前記第１のゲート電極の上方に形成されたドレイン電極と、
前記ソース電極の少なくとも１部及び前記ドレイン電極の少なくとも１部を覆い、前記第１のゲート電極と前記第２のゲート電極との間に配置された半導体膜と、を含み、
前記ソース電極は、第１の基部と前記第１の基部の延在する方向に交差する方向に突き出した少なくとも一つの第１の突出部とを備え、
前記ドレイン電極は、第２の基部から前記第１の基部の方向に突き出した少なくとも一つの第２の突出部を備えていること、
を特徴とするトランジスタ。
【請求項２】
前記第１のゲート電極及び前記第２のゲート電極のうち一方のゲート電極は他方のゲート電極より低抵抗であること、
を特徴とする請求項１に記載のトランジスタ。
【請求項３】
前記一方のゲート電極は、蒸着法又はスパッタ法によって成膜された金属膜を含む、請求項２に記載のトランジスタ。
【請求項４】
請求項１乃至３のいずれかに記載のトランジスタにおいて、
前記第１のゲート電極と前記第２のゲート電極とは電気的に接続されていること、
を特徴とするトランジスタ。
【請求項５】
基体と、
トランジスタと、
画素電極と、を含み、
前記トランジスタは、
前記基体の上方に形成された第１のゲート電極と、
前記第１のゲート電極の上方に形成された第２のゲート電極と、
前記第１のゲート電極の上方に形成されたソース電極と、
前記第１のゲート電極の上方に形成されたドレイン電極と、
前記ソース電極の少なくとも１部及び前記ドレイン電極の少なくとも１部を覆い、前記第１のゲート電極と前記第２のゲート電極との間に配置された半導体膜と、を含み、
前記ソース電極は、第１の基部と前記第１の基部の延在する方向に交差する方向に突き出した少なくとも一つの第１の突出部とを備え、
前記ドレイン電極は、前記画素電極から前記第１の基部の方向に突き出した少なくとも一つの第２の突出部を備えていること、
を特徴とする画素電極基板。
【請求項６】
請求項５に記載の画素電極基板において、
前記第１のゲート電極は、第１のゲート配線の一部として形成され、
前記第２のゲート電極は、第２のゲート配線の少なくとも１部として形成され、
前記１のゲート配線と前記第２のゲート配線とは、電気的に接続されていること、
を特徴とする画素電極基板。
【請求項７】
請求項１乃至４のいずれかに記載の前記トランジスタ又は請求項５又は６に記載の画素電極基板を構成要素として含む電気光学装置。
【請求項８】
請求項１乃至４のいずれかに記載の前記トランジスタを装置の構成要素として含む電子機器。
【請求項９】
半導体素子を形成する製造方法であって、
基体の上方に第１のゲート電極を形成する第１の工程と、
前記第１のゲート電極の上方に第１のゲート絶縁膜を形成する第２の工程と、
前記第１のゲート電極の上方に半導体膜を形成する第３の工程と、
前記半導体膜の上方に第２のゲート絶縁膜を形成する第４の工程と、
前記第２のゲート絶縁膜の上方に第２のゲート電極を形成する第５の工程と、を含み、
前記第１のゲート電極の形成と前記第２のゲート電極の形成とは異なる方法によりなされること、
を含む半導体素子の製造方法。
【請求項１０】
前記第１の工程において、前記第１のゲート電極の形成は金属材料を蒸着法又はスパッタ法により行われる、請求項９に記載の半導体素子の製造方法。
【請求項１１】
前記５の工程において、前記第２のゲート電極の形成は、印刷法によりなされる、請求項９又は１０に記載の半導体素子の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００７−２８１１８８（Ｐ２００７−２８１１８８Ａ）
【公開日】平成１９年１０月２５日（２００７．１０．２５）
【国際特許分類】
【出願番号】特願２００６−１０５５８２（Ｐ２００６−１０５５８２）
【出願日】平成１８年４月６日（２００６．４．６）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１９年１０月２５日（２００７．１０．２５）
【国際特許分類】
【出願日】平成１８年４月６日（２００６．４．６）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]