ドライバ回路
【課題】
高温時の振幅低下を防止するドライバ回路を提供する。
【解決手段】
入力信号に対し非線形な電圧電流特性を有するダイオード１６、１７によって信号をクランプして出力する差動プリバッファ回路２２と、差動プリバッファ回路２２の出力信号を増幅して出力する差動出力回路２３を備える。さらに、ダイオード１６、１７と同一の温度係数の電圧電流特性を有するダイオード４３に流す電流に基づいて、ダイオード１６、１７に流す直流電流を制御する温度特性補償回路４４を備える。このような構成のドライバ回路によれば、ダイオード１６、１７の順方向電圧降下の温度特性をキャンセルする電流として、定電流Ｉ１、Ｉ２に対応する電流が温度特性補償回路４４から供給される。
高温時の振幅低下を防止するドライバ回路を提供する。
【解決手段】
入力信号に対し非線形な電圧電流特性を有するダイオード１６、１７によって信号をクランプして出力する差動プリバッファ回路２２と、差動プリバッファ回路２２の出力信号を増幅して出力する差動出力回路２３を備える。さらに、ダイオード１６、１７と同一の温度係数の電圧電流特性を有するダイオード４３に流す電流に基づいて、ダイオード１６、１７に流す直流電流を制御する温度特性補償回路４４を備える。このような構成のドライバ回路によれば、ダイオード１６、１７の順方向電圧降下の温度特性をキャンセルする電流として、定電流Ｉ１、Ｉ２に対応する電流が温度特性補償回路４４から供給される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ドライバ回路に関し、特に温度補償機能を備えるドライバ回路に関する。
【背景技術】
【０００２】
周辺機器を接続するためのパソコン用インタフェース使用であるＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）２．０のような高速通信回路の出力特性は、非常に厳しい仕様によって規定されている。個々の設計産物の結果は、特定の機関においてその特性が仕様に合致するか、認定試験を実施し判定される。半導体集積回路は、プロセスのばらつきや温度変動、電源電圧変動によって特性が変動し、すべての条件下で仕様を満足させることはそう容易なことではない。近年、高速、大規模、高消費電力の半導体が一般的となってきており、ジャンクション温度が動作状態により大きく変化することから、特に大きな温度変動があっても仕様を充分満たすドライバ回路が望まれている。
【０００３】
図５は、従来技術のドライバ回路の回路図である。図５において、ドライバ回路は、差動プリバッファ回路１０１、差動出力回路１０２、定電流回路１０３を備える。１は電源端子、２は入力端子（＋）、３は入力端子（−）、４はＧＮＤ端子、５〜１２はＰｃｈＭＯＳトランジスタ、１３〜１５はＮｃｈＭＯＳトランジスタ、１６、１７はダイオード、１８、１９は出力の終端抵抗、２０は出力端子（＋）、２１は出力端子（−）である。
【０００４】
定電流回路１０３は、図６で示すような構成となっており、図６において基準電圧回路６１は、バンド・ギャップ・レギュレータのような安定な基準電圧源であって、安定した電圧をオペアンプ６２の非反転入力端子に入力する。オペアンプ６２の出力端子は、出力段のＮｃｈＭＯＳトランジスタ６３のゲートに接続され、ＮｃｈＭＯＳトランジスタ６３のソースは、電圧出力端子６４と、オペアンプ６２の反転入力端子とに接続される。電圧出力端子６４とＧＮＤ（接地）との間には、ＬＳＩの外付け抵抗６５が接続され、出力段のＮｃｈＭＯＳトランジスタ６３のドレインは、ＰｃｈＭＯＳトランジスタ６６、６７で構成するカレントミラー回路の入力側に接続され、カレントミラーの出力は、ＮｃｈＭＯＳトランジスタ６８、６９で構成されるカレントミラーへ入力され、ＮｃｈＭＯＳトランジスタ６９のドレインに接続される電流出力端子２５から出力電流Ｉｒｅｆが出力される。
【０００５】
基準電圧回路６１の出力電圧をＶｒｅｆとし、外付け抵抗６５の値をＲｒｅｆとすると、カレントミラーの電流出力端子２５からの出力電流Ｉｒｅｆは、式（１）で表される。
Ｉｒｅｆ＝Ｖｒｅｆ／Ｒｒｅｆ……式（１）
Ｖｒｅｆは、ばらつきも温度変動も小さく、Ｒｒｅｆは、ばらつきも温度変動もないとすれば、Ｉｒｅｆは、ばらつきも温度変動も非常に小さくなる。定電流回路１０３の出力電流Ｉ０（Ｉｒｅｆ）は、ばらつきも温度変動も小さい電流であって、ＰｃｈＭＯＳトランジスタ５〜８で構成されるカレントミラー回路に入力される。
【０００６】
ＰｃｈＭＯＳトランジスタ７のドレイン電流Ｉ１は、差動プリバッファ１０１の差動段のＰｃｈＭＯＳトランジスタ９、１０の定電流源の電流である。ＰｃｈＭＯＳトランジスタ６のドレインは、ＮｃｈＭＯＳトランジスタ１３〜１５で構成するカレントミラーの入力側に接続され、ＮｃｈＭＯＳトランジスタ１４、１５のドレインは、ＰｃｈＭＯＳトランジスタ９、１０のドレインにそれぞれ接続される。さらに、ＮｃｈＭＯＳトランジスタ１４、１５のドレインは、それぞれダイオード１６、１７のアノードに接続されると共に、それぞれ差動プリバッファ回路１０１の出力端となるＡ点、Ｂ点に接続される。ＮｃｈＣＭＯＳトランジスタ１４、１５のドレイン電流は等しく、その電流値をＩ２とすると、Ｉ１およびＩ２も、ばらつきも温度変動も小さい定電流となる。
【０００７】
差動出力回路１０２の差動段のＰｃｈＭＯＳトランジスタ１１、１２は、カレントミラー回路の出力ＰｃｈＭＯＳトランジスタ８の出力電流Ｉ３を定電流とし、出力端子２０、２１とＧＮＤの間には、終端抵抗１８、１９がそれぞれ接続されている。電流Ｉ３も同様に、ばらつきも温度変動も小さい定電流であるから、終端抵抗１８、１９にばらつきも温度変動も小さい抵抗（たとえば外付け抵抗）を用いれば、出力端子２０、２１の出力振幅も、ばらつきと温度変動は小さくなる。
【０００８】
図７は、各点の動作波形であって、入力端子（＋）２、入力端子（−）３に互いに反転した入力信号を与えると、差動プリバッファ回路１０１の出力であるＡ点、Ｂ点と、差動出力回路１０２の出力端子（＋）２０、（−）２１とには、図７に示すような波形の信号が出力される。
【０００９】
ここで、差動出力回路の差動段のＰｃｈＭＯＳトランジスタ１１、１２の入力容量をＣｉｎとし、これが他の寄生容量に対し十分大きいとすると、図８で示すようにＡ点およびＢ点の立ち上がり時間と立下り時間は、それぞれ式（２）、式（３）で示される。
立ち上がり時間＝（Ｉ１−Ｉ２）／Ｃｉｎ……式（２）
立下り時間＝Ｉ２／Ｃｉｎ……式（３）
ここで、Ｃｉｎは、ＣＭＯＳトランジスタの入力容量であるから、温度変動は小さい。したがって、出力端子２０、２１の出力波形の立ち上がり時間と、立ち下がり時間は、差動プリバッファ回路１０１の出力Ａ、Ｂの波形の立ち上がり時間、立ち下がり時間に依存するため、ばらつきと温度変動の小さい出力波形が得られる。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従来技術において、出力波形のばらつきと温度変動が小さくなる条件は、差動プリバッファ回路１０１の出力振幅が十分に大きく、差動出力回路１０２の差動段のＰｃｈＭＯＳトランジスタ１１、１２が、完全に切り替わることである。差動プリバッファ回路１０１の出力振幅である図８のＶＦは、ダイオード１６、１７の順方向電圧であり、ＶＦと電流値Ｉ１、Ｉ２との関係は、式（４）で示される。
ＶＦ＝（ｋ×Ｔ／ｑ）×ｌｎ｛（Ｉ１−Ｉ２）／Ｉｓ｝……式（４）
ここで、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子電荷、Ｉｓはダイオードの順方向飽和電流である。一般的にＶＦは、比較的大きな負の温度係数を持つため、高温で差動プリバッファ回路１０１の出力振幅が低下する。
【００１１】
図９は、差動出力回路１０２の出力信号のアイ（開口）波形を常温時と高温時とで観測し示したものである。アイ波形が、レベル規格および開口規格にかかると、認定試験では不合格になる。常温時では規格を満たす良好な波形が得られるが、高温時には振幅が低下するため、規格、特に開口規格に対しマージンがなくなり、最悪の場合、規格を満たさなくなってしまう虞がある。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明の一つのアスペクトに係るドライバ回路は、非線形な電圧電流特性を有する第１の半導体素子によって入力信号をクランプして出力するバッファ回路と、第１の半導体素子と同一の温度係数の電圧電流特性を有する第２の半導体素子に流す直流電流に基づいて、第１の半導体素子に流す直流電流を制御する温度補償回路と、を備える。
【発明の効果】
【００１３】
本発明によれば、ドライバ回路の出力信号振幅における温度変動を小さくすることができる。
【発明を実施するための最良の形態】
【００１４】
本発明の実施形態に係るドライバ回路は、入力信号に対し非線形な電圧電流特性を有するダイオード（図１の１６、１７）によって信号をクランプして出力する差動プリバッファ回路（図１の２２）と、差動プリバッファ回路の出力信号を増幅して出力する差動出力回路（図１の２３）を備える。さらに、ダイオード（図１の１６、１７）と同一の温度係数の電圧電流特性を有するダイオード（図１の４３）に流す電流に基づいて、ダイオード（図１の１６、１７）に流す直流電流を制御する温度特性補償回路（図１の４４）を備える。このような構成のドライバ回路によれば、ダイオード（図１の１６、１７）の順方向電圧降下の温度特性をキャンセルする電流が温度特性補償回路（図１の４４）から供給される。したがって、差動プリバッファ回路（図１の２２）から出力される出力波形の振幅の温度補償がなされ、高温時の振幅低下を防止することができる。以下、実施例に即し、図面を参照して詳しく説明する。
【実施例１】
【００１５】
図１は、本発明の第１の実施例に係るドライバ回路の回路図である。図１のドライバ回路は、図５に示すドライバ回路に温度特性補償回路４４が追加される。また、差動プリバッファ回路２２は、図５の差動プリバッファ回路１０１に、定電流入力端子４８、電流折り返し用カレントミラーを構成するＮｃｈＭＯＳトランジスタ２７、２８およびＰｃｈＭＯＳトランジスタ２９が加えられている。さらに、ＰｃｈＭＯＳトランジスタ６、７のゲートは、ＰｃｈＭＯＳトランジスタ２９のドレインと接続され、カレントミラーを構成している。定電流回路２４は、図２に示すような定電流回路であって、図６に示す定電流回路１０３にＮｃｈＭＯＳトランジスタ６９ｂと電流出力端子２６とを加えたものである。差動出力回路２３は、差動出力回路１０２と同じものである。その他、図１において、図５と同じ符号のものは同一物であり、その説明を省略する。
【００１６】
定電流回路２４の電流出力端子２６は、温度特性補償回路４４のＰｃｈＭＯＳトランジスタ３２、３３で構成されるカレントミラーの入力側、すなわちＰｃｈＭＯＳトランジスタ３２のドレインとゲートおよびＰｃｈＭＯＳトランジスタ３３のゲートに接続される。カレントミラーの出力となるＰｃｈＭＯＳトランジスタ３３のドレインは、差動増幅器を構成するＰｃｈＭＯＳトランジスタ３４、３５のソースに接続され、差動増幅器の出力であるＰｃｈＭＯＳトランジスタ３５のドレインは、カレントミラーを構成するＮｃｈＭＯＳトランジスタ３９、４０の入力側、すなわちＮｃｈＭＯＳトランジスタ３９のドレインとゲートおよびＮｃｈＭＯＳトランジスタ４０のゲートに接続される。ＮｃｈＭＯＳトランジスタ３９、４０で構成されるカレントミラーの出力、すなわちＮｃｈＭＯＳトランジスタ４０のドレインは、ＰｃｈＭＯＳトランジスタ３６〜３８で構成されるカレントミラーの入力側、すなわちＰｃｈＭＯＳトランジスタ３６のゲートとドレイン、ＰｃｈＭＯＳトランジスタ３７のゲートとドレイン、ＰｃｈＭＯＳトランジスタ３８のゲートに接続される。ＰｃｈＭＯＳトランジスタ３７のドレインは、ダイオード４３のアノード側に接続される一方、抵抗４２を介して、差動増幅器差動の反転入力であるＰｃｈＭＯＳトランジスタ３５のゲートに接続される。なお、ＰｃｈＭＯＳトランジスタ３５のゲートとＧＮＤ端子間には、高周波成分除去のためのコンデンサ４１が接続される。ＰｃｈＭＯＳトランジスタ３８のドレインは、定電流出力端子４５を経て差動プリバッファ回路２２の定電流入力端子４８に接続される。差動増幅器の非反転入力端子であるＰｃｈＭＯＳトランジスタ３４のゲートは、定電圧回路３０の出力端子３１に接続される。定電圧回路３０は、図２で示した定電流回路に内蔵される基準電圧回路６１と同等のものであれば良く、また兼用してもよい。
【００１７】
以上のような構成のドライバ回路において、定電圧回路３０の出力端子３１の電圧をＶｒｅｆ２とすると、Ｖｒｅｆ２は、従来技術で説明したとおり、ばらつきや温度変動を小さくすることができる。ＰｃｈＭＯＳトランジスタ３４、３５は、ダイオード４３の順方向電圧をＶｒｅｆ２で一定に保つように帰還される差動増幅器を構成する。この時、ＰｃｈＭＯＳトランジスタ３７のドレイン電流Ｉ７は、
Ｉ７＝Ｉｓ×ｅｘｐ（ｑ×Ｖｒｅｆ２／ｋ／Ｔ）……式（５）
で表される。温度特性補償回路４４の出力段のＰｃｈＭＯＳトランジスタ３８を、Ｉ７を供給するＰｃｈＭＯＳトランジスタ３７と同じディメンジョンとすれば、温度特性補償回路４４の出力電流Ｉ８は、
Ｉ８＝Ｉ７……式（６）
となる。
【００１８】
更に、出力電流Ｉ８を基準電流とする差動プリバッファ回路２２の入力のＮｃｈＭＯＳトランジスタ２７から、差動段定電流源を構成するＰｃｈＭＯＳトランジスタ７までのミラー比をＭ倍、同じく、ＰｃｈＭＯＳトランジスタ６までのミラー比をＮ倍とし、ＮｃｈＭＯＳトランジスタ１３〜１５のミラー比を１倍とすると、
Ｉ１＝Ｍ×Ｉ８……式（７）
Ｉ２＝Ｎ×Ｉ８……式（８）
である。そして、ダイオード１６又はダイオード１７にはＩ１−Ｉ２の電流値が流れる。すなわち、ダイオード１６又はダイオード１７にはダイオード４３に流れる電流値に比例する電流値が流れることとなる。
【００１９】
また、差動プリバッファ回路２２内のダイオード１６、１７のエミッタ面積を温度特性補償回路４４内のダイオード４３のＫ倍とすれば、差動プリバッファ回路２２の出力振幅ＶＦ’は、式（４）に式（７）、式（８）を代入し、
ＶＦ’＝（ｋ×Ｔ／ｑ）×ｌｎ（（Ｍ−Ｎ）Ｉ８／Ｋ／Ｉｓ）……式（９）
となる。Ｉ８は、式（５）、式（６）で表され、
ＶＦ’＝（ｋ×Ｔ／ｑ）×ｌｎ｛（Ｍ−Ｎ）／Ｋ｝＋Ｖｒｅｆ２……式（１０）
となる。このＶＦ’の温度特性は、温度Ｔで微分すると、
ｄＶＦ’／ｄＴ＝（ｋ／ｑ）×ｌｎ｛（Ｍ−Ｎ）／Ｋ｝……式（１１）
となる。ここで（Ｍ−Ｎ）／Ｋ＝１とすれば、ｄＶＦ’／ｄＴ＝０となり、差動プリバッファ回路２２の出力振幅の温度依存性を最小化することができる。なお、ダイオード１６、１７とダイオード４３とは、温度特性をできる限り一致させるように、同一チップ内で近傍に配置されることが望ましい。
【００２０】
以上のとおり、差動プリバッファ回路２２の出力Ａ、Ｂの出力振幅の温度変動が小さくなれば、高温となっても差動出力回路２３の差動増幅器を構成するＰｃｈＭＯＳトランジスタ１１、１２に十分な振幅を供給できる。したがって、出力端子２０、２１の出力振幅が高温時に低下する問題が解決される。すなわち、図９に示す高温時のアイ波形は、常温時のアイ波形とほぼ同じようなアイ波形となり、開口規格を充分満たすような特性が得られることとなる。
【実施例２】
【００２１】
図３は、本発明の第２の実施例に係るドライバ回路の回路図である。図３のドライバ回路において、温度特性補償回路４４ａは、図１の温度特性補償回路４４にＰｃｈＭＯＳトランジスタ４９を加えている点が異なり、それ以外は、図１と同等であるので、ＰｃｈＭＯＳトランジスタ４９を主に説明する。ＰｃｈＭＯＳトランジスタ４９のゲートは、ＰｃｈＭＯＳトランジスタ３３のゲートに接続され、ドレインは、ＰｃｈＭＯＳトランジスタ３２を入力とするカレントミラーの出力であって、ドレインからの出力電流は、ばらつきと温度変動が小さい定電流である。ＰｃｈＭＯＳトランジスタ４９のドレインは、ＰｃｈＭＯＳトランジスタ３８のドレインと接続され、定電流出力端子４５に接続される。ＰｃｈＭＯＳトランジスタ４９のドレイン電流とＰｃｈＭＯＳトランジスタ３８のドレイン電流とが加算されて出力電流Ｉ８ａとして定電流出力端子４５から定電流入力端子４８に出力される。
【００２２】
以上のような構成のドライバ回路において、温度特性補償回路４４ａの入力電流をＩ４、温度特性補償回路４４ａの入力ＰｃｈＭＯＳトランジスタ３２からＰｃｈＭＯＳトランジスタ４９までのミラー比をＺとすると、温度特性補償回路４４ａの出力電流Ｉ８ａは、式（５）、式（６）に対しＺ×Ｉ４が加算され、式（１２）のように表される。
Ｉ８ａ＝Ｉｓ×ｅｘｐ（ｑ×Ｖｒｅｆ２／ｋ／Ｔ）＋Ｚ×Ｉ４……式（１２）
【００２３】
式（１２）は、当然のことながら、Ｉ４＝０の場合には、式（５）を代入した式（６）と同様となり、Ｚ×Ｉ４が、非常に大きい場合には、
Ｉ８ａ＝Ｚ×Ｉ４……式（１３）
となる。この時の差動プリバッファ回路２２の出力振幅ＶＦ”は、
ＶＦ”＝（ｋ×Ｔ／ｑ）×ｌｎ｛（Ｍ−Ｎ）×Ｚ×Ｉ４／Ｋ／Ｉｓ｝……式（１４）
で示されるように従来例と同じような温度特性を有する。
【００２４】
すなわち、ミラー比Ｚを適宜設定することで、第１の実施例と従来例との中間の温度特性が得られるようにすることができる。本実施例では、温度補償を行う電流と行わない電流とを混合し、混合比を適切に設定することで、実施例１における温度特性補償回路の過補償を補正することができる。
【実施例３】
【００２５】
図４は、本発明の第３の実施例に係るドライバ回路の回路図である。図４のドライバ回路において、差動プリバッファ回路２２ｂおよび温度特性補償回路４４ｂは、図３におけるダイオード１６、１７、４３を、ゲートとドレインを接続したＮｃｈＭＯＳトランジスタ５０、５１、５２にそれぞれ置き換えたものである。それ以外は、図３と同じであるので説明を省略し、ＮｃｈＭＯＳトランジスタ５０、５１、５２について主として説明する。
【００２６】
一般に、ＭＯＳトランジスタのゲート・ソース間電圧Ｖｇｓとドレイン電流Ｉｄとの間には、ゲート長をＬ、ゲート幅をＷとして、
Ｖｇｓ＝｛（２Ｌ／β／Ｗ）Ｉｄ｝１／２＋Ｖｔ……式（１５）
の関係がある。ここで、β＝μｓ×Ｃｏｘ、μｓはキャリア移動度、Ｃｏｘはゲート単位容量、Ｖｔはしきい値電圧である。
【００２７】
Ｉｄを一定にした場合のＶｇｓは、温度Ｔの関数となり、式（１５）は、
Ｖｇｓ（Ｔ）＝（２Ｌ／β（Ｔ）／Ｗ×Ｉｄ）１／２＋Ｖｔ（Ｔ）……式（１６）
と表される。式（１２）と同様にして、温度特性補償回路４４ｂの出力電流Ｉ８ｂは、
Ｉ８ｂ＝β（Ｔ）×Ｗ／２Ｌ×（Ｖｒｅｆ２−Ｖｔ（Ｔ））２＋Ｚ×Ｉ４……式（１７）
となる。仮にＺ＝０とおくと、差動プリバッファ回路２２の出力振幅Ｖｇｓ’は、
Ｖｇｓ（Ｔ）’＝｛（Ｍ−Ｎ）／Ｋ｝１／２×Ｖｒｅｆ２＋［１−｛（Ｍ−Ｎ）／Ｋ｝１／２］×Ｖｔ（Ｔ））……式（１８）
である。ここでＫは、ＮｃｈＭＯＳトランジスタ５０のＷ／Ｌと、ＮｃｈＭＯＳトランジスタ５１あるいは５２のＷ／Ｌとの比である。
【００２８】
式（１８）を温度で微分すると、
ｄＶｇｓ（Ｔ）’／ｄＴ＝［１−｛（Ｍ−Ｎ）／Ｋ｝１／２］×ｄＶｔ（Ｔ）／ｄＴ……式（１９）
となり、実施例１の場合と同様に、（Ｍ−Ｎ）／Ｋ＝１とすれば、差動プリバッファ回路２２ｂの出力振幅Ｖｇｓ’の温度依存性を最小化することができる。また、ミラー比Ｚを調節すれば、過補償の防止となることも実施例２の場合と同様である。
【図面の簡単な説明】
【００２９】
【図１】本発明の第１の実施例に係るドライバ回路の回路図である。
【図２】定電流回路の回路図である。
【図３】本発明の第２の実施例に係るドライバ回路の回路図である。
【図４】本発明の第３の実施例に係るドライバ回路の回路図である。
【図５】従来のドライバ回路の回路図である。
【図６】従来のドライバ回路で用いる定電流回路の回路図である。
【図７】ドライバ回路の各部の動作波形を示す図である。
【図８】Ａ点、Ｂ点での波形の傾きを示す図である。
【図９】常温時と高温時における出力信号のアイ波形を示す図である。
【符号の説明】
【００３０】
１ 電源端子
２ 入力端子（＋）
３ 入力端子（−）
４ ＧＮＤ端子
５〜１２、２９、３２〜３８、４９、６６、６７ ＰｃｈＭＯＳトランジスタ
１３〜１５、２７、２８、３９、４０、５０、５１、５２、６３、６８、６９、６９ｂ ＮｃｈＭＯＳトランジスタ
１６、１７、４３ ダイオード
１８、１９ 終端抵抗
２０ 出力端子（＋）
２１ 出力端子（−）
２２ 差動プリバッファ回路
２３ 差動出力回路
２４ 定電流回路
２５、２６ 電流出力端子
３０ 定電圧回路
３１ 出力端子
４１ コンデンサ
４２ 抵抗
４４、４４ａ、４４ｂ 温度特性補償回路
４５ 定電流出力端子
４６ 電源端子
４７ ＧＮＤ端子
４８ 定電流入力端子
６１ 基準電圧回路
６２ オペアンプ
６４ 電圧出力端子
６５ 外付け抵抗
【技術分野】
【０００１】
本発明は、ドライバ回路に関し、特に温度補償機能を備えるドライバ回路に関する。
【背景技術】
【０００２】
周辺機器を接続するためのパソコン用インタフェース使用であるＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）２．０のような高速通信回路の出力特性は、非常に厳しい仕様によって規定されている。個々の設計産物の結果は、特定の機関においてその特性が仕様に合致するか、認定試験を実施し判定される。半導体集積回路は、プロセスのばらつきや温度変動、電源電圧変動によって特性が変動し、すべての条件下で仕様を満足させることはそう容易なことではない。近年、高速、大規模、高消費電力の半導体が一般的となってきており、ジャンクション温度が動作状態により大きく変化することから、特に大きな温度変動があっても仕様を充分満たすドライバ回路が望まれている。
【０００３】
図５は、従来技術のドライバ回路の回路図である。図５において、ドライバ回路は、差動プリバッファ回路１０１、差動出力回路１０２、定電流回路１０３を備える。１は電源端子、２は入力端子（＋）、３は入力端子（−）、４はＧＮＤ端子、５〜１２はＰｃｈＭＯＳトランジスタ、１３〜１５はＮｃｈＭＯＳトランジスタ、１６、１７はダイオード、１８、１９は出力の終端抵抗、２０は出力端子（＋）、２１は出力端子（−）である。
【０００４】
定電流回路１０３は、図６で示すような構成となっており、図６において基準電圧回路６１は、バンド・ギャップ・レギュレータのような安定な基準電圧源であって、安定した電圧をオペアンプ６２の非反転入力端子に入力する。オペアンプ６２の出力端子は、出力段のＮｃｈＭＯＳトランジスタ６３のゲートに接続され、ＮｃｈＭＯＳトランジスタ６３のソースは、電圧出力端子６４と、オペアンプ６２の反転入力端子とに接続される。電圧出力端子６４とＧＮＤ（接地）との間には、ＬＳＩの外付け抵抗６５が接続され、出力段のＮｃｈＭＯＳトランジスタ６３のドレインは、ＰｃｈＭＯＳトランジスタ６６、６７で構成するカレントミラー回路の入力側に接続され、カレントミラーの出力は、ＮｃｈＭＯＳトランジスタ６８、６９で構成されるカレントミラーへ入力され、ＮｃｈＭＯＳトランジスタ６９のドレインに接続される電流出力端子２５から出力電流Ｉｒｅｆが出力される。
【０００５】
基準電圧回路６１の出力電圧をＶｒｅｆとし、外付け抵抗６５の値をＲｒｅｆとすると、カレントミラーの電流出力端子２５からの出力電流Ｉｒｅｆは、式（１）で表される。
Ｉｒｅｆ＝Ｖｒｅｆ／Ｒｒｅｆ……式（１）
Ｖｒｅｆは、ばらつきも温度変動も小さく、Ｒｒｅｆは、ばらつきも温度変動もないとすれば、Ｉｒｅｆは、ばらつきも温度変動も非常に小さくなる。定電流回路１０３の出力電流Ｉ０（Ｉｒｅｆ）は、ばらつきも温度変動も小さい電流であって、ＰｃｈＭＯＳトランジスタ５〜８で構成されるカレントミラー回路に入力される。
【０００６】
ＰｃｈＭＯＳトランジスタ７のドレイン電流Ｉ１は、差動プリバッファ１０１の差動段のＰｃｈＭＯＳトランジスタ９、１０の定電流源の電流である。ＰｃｈＭＯＳトランジスタ６のドレインは、ＮｃｈＭＯＳトランジスタ１３〜１５で構成するカレントミラーの入力側に接続され、ＮｃｈＭＯＳトランジスタ１４、１５のドレインは、ＰｃｈＭＯＳトランジスタ９、１０のドレインにそれぞれ接続される。さらに、ＮｃｈＭＯＳトランジスタ１４、１５のドレインは、それぞれダイオード１６、１７のアノードに接続されると共に、それぞれ差動プリバッファ回路１０１の出力端となるＡ点、Ｂ点に接続される。ＮｃｈＣＭＯＳトランジスタ１４、１５のドレイン電流は等しく、その電流値をＩ２とすると、Ｉ１およびＩ２も、ばらつきも温度変動も小さい定電流となる。
【０００７】
差動出力回路１０２の差動段のＰｃｈＭＯＳトランジスタ１１、１２は、カレントミラー回路の出力ＰｃｈＭＯＳトランジスタ８の出力電流Ｉ３を定電流とし、出力端子２０、２１とＧＮＤの間には、終端抵抗１８、１９がそれぞれ接続されている。電流Ｉ３も同様に、ばらつきも温度変動も小さい定電流であるから、終端抵抗１８、１９にばらつきも温度変動も小さい抵抗（たとえば外付け抵抗）を用いれば、出力端子２０、２１の出力振幅も、ばらつきと温度変動は小さくなる。
【０００８】
図７は、各点の動作波形であって、入力端子（＋）２、入力端子（−）３に互いに反転した入力信号を与えると、差動プリバッファ回路１０１の出力であるＡ点、Ｂ点と、差動出力回路１０２の出力端子（＋）２０、（−）２１とには、図７に示すような波形の信号が出力される。
【０００９】
ここで、差動出力回路の差動段のＰｃｈＭＯＳトランジスタ１１、１２の入力容量をＣｉｎとし、これが他の寄生容量に対し十分大きいとすると、図８で示すようにＡ点およびＢ点の立ち上がり時間と立下り時間は、それぞれ式（２）、式（３）で示される。
立ち上がり時間＝（Ｉ１−Ｉ２）／Ｃｉｎ……式（２）
立下り時間＝Ｉ２／Ｃｉｎ……式（３）
ここで、Ｃｉｎは、ＣＭＯＳトランジスタの入力容量であるから、温度変動は小さい。したがって、出力端子２０、２１の出力波形の立ち上がり時間と、立ち下がり時間は、差動プリバッファ回路１０１の出力Ａ、Ｂの波形の立ち上がり時間、立ち下がり時間に依存するため、ばらつきと温度変動の小さい出力波形が得られる。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従来技術において、出力波形のばらつきと温度変動が小さくなる条件は、差動プリバッファ回路１０１の出力振幅が十分に大きく、差動出力回路１０２の差動段のＰｃｈＭＯＳトランジスタ１１、１２が、完全に切り替わることである。差動プリバッファ回路１０１の出力振幅である図８のＶＦは、ダイオード１６、１７の順方向電圧であり、ＶＦと電流値Ｉ１、Ｉ２との関係は、式（４）で示される。
ＶＦ＝（ｋ×Ｔ／ｑ）×ｌｎ｛（Ｉ１−Ｉ２）／Ｉｓ｝……式（４）
ここで、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子電荷、Ｉｓはダイオードの順方向飽和電流である。一般的にＶＦは、比較的大きな負の温度係数を持つため、高温で差動プリバッファ回路１０１の出力振幅が低下する。
【００１１】
図９は、差動出力回路１０２の出力信号のアイ（開口）波形を常温時と高温時とで観測し示したものである。アイ波形が、レベル規格および開口規格にかかると、認定試験では不合格になる。常温時では規格を満たす良好な波形が得られるが、高温時には振幅が低下するため、規格、特に開口規格に対しマージンがなくなり、最悪の場合、規格を満たさなくなってしまう虞がある。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明の一つのアスペクトに係るドライバ回路は、非線形な電圧電流特性を有する第１の半導体素子によって入力信号をクランプして出力するバッファ回路と、第１の半導体素子と同一の温度係数の電圧電流特性を有する第２の半導体素子に流す直流電流に基づいて、第１の半導体素子に流す直流電流を制御する温度補償回路と、を備える。
【発明の効果】
【００１３】
本発明によれば、ドライバ回路の出力信号振幅における温度変動を小さくすることができる。
【発明を実施するための最良の形態】
【００１４】
本発明の実施形態に係るドライバ回路は、入力信号に対し非線形な電圧電流特性を有するダイオード（図１の１６、１７）によって信号をクランプして出力する差動プリバッファ回路（図１の２２）と、差動プリバッファ回路の出力信号を増幅して出力する差動出力回路（図１の２３）を備える。さらに、ダイオード（図１の１６、１７）と同一の温度係数の電圧電流特性を有するダイオード（図１の４３）に流す電流に基づいて、ダイオード（図１の１６、１７）に流す直流電流を制御する温度特性補償回路（図１の４４）を備える。このような構成のドライバ回路によれば、ダイオード（図１の１６、１７）の順方向電圧降下の温度特性をキャンセルする電流が温度特性補償回路（図１の４４）から供給される。したがって、差動プリバッファ回路（図１の２２）から出力される出力波形の振幅の温度補償がなされ、高温時の振幅低下を防止することができる。以下、実施例に即し、図面を参照して詳しく説明する。
【実施例１】
【００１５】
図１は、本発明の第１の実施例に係るドライバ回路の回路図である。図１のドライバ回路は、図５に示すドライバ回路に温度特性補償回路４４が追加される。また、差動プリバッファ回路２２は、図５の差動プリバッファ回路１０１に、定電流入力端子４８、電流折り返し用カレントミラーを構成するＮｃｈＭＯＳトランジスタ２７、２８およびＰｃｈＭＯＳトランジスタ２９が加えられている。さらに、ＰｃｈＭＯＳトランジスタ６、７のゲートは、ＰｃｈＭＯＳトランジスタ２９のドレインと接続され、カレントミラーを構成している。定電流回路２４は、図２に示すような定電流回路であって、図６に示す定電流回路１０３にＮｃｈＭＯＳトランジスタ６９ｂと電流出力端子２６とを加えたものである。差動出力回路２３は、差動出力回路１０２と同じものである。その他、図１において、図５と同じ符号のものは同一物であり、その説明を省略する。
【００１６】
定電流回路２４の電流出力端子２６は、温度特性補償回路４４のＰｃｈＭＯＳトランジスタ３２、３３で構成されるカレントミラーの入力側、すなわちＰｃｈＭＯＳトランジスタ３２のドレインとゲートおよびＰｃｈＭＯＳトランジスタ３３のゲートに接続される。カレントミラーの出力となるＰｃｈＭＯＳトランジスタ３３のドレインは、差動増幅器を構成するＰｃｈＭＯＳトランジスタ３４、３５のソースに接続され、差動増幅器の出力であるＰｃｈＭＯＳトランジスタ３５のドレインは、カレントミラーを構成するＮｃｈＭＯＳトランジスタ３９、４０の入力側、すなわちＮｃｈＭＯＳトランジスタ３９のドレインとゲートおよびＮｃｈＭＯＳトランジスタ４０のゲートに接続される。ＮｃｈＭＯＳトランジスタ３９、４０で構成されるカレントミラーの出力、すなわちＮｃｈＭＯＳトランジスタ４０のドレインは、ＰｃｈＭＯＳトランジスタ３６〜３８で構成されるカレントミラーの入力側、すなわちＰｃｈＭＯＳトランジスタ３６のゲートとドレイン、ＰｃｈＭＯＳトランジスタ３７のゲートとドレイン、ＰｃｈＭＯＳトランジスタ３８のゲートに接続される。ＰｃｈＭＯＳトランジスタ３７のドレインは、ダイオード４３のアノード側に接続される一方、抵抗４２を介して、差動増幅器差動の反転入力であるＰｃｈＭＯＳトランジスタ３５のゲートに接続される。なお、ＰｃｈＭＯＳトランジスタ３５のゲートとＧＮＤ端子間には、高周波成分除去のためのコンデンサ４１が接続される。ＰｃｈＭＯＳトランジスタ３８のドレインは、定電流出力端子４５を経て差動プリバッファ回路２２の定電流入力端子４８に接続される。差動増幅器の非反転入力端子であるＰｃｈＭＯＳトランジスタ３４のゲートは、定電圧回路３０の出力端子３１に接続される。定電圧回路３０は、図２で示した定電流回路に内蔵される基準電圧回路６１と同等のものであれば良く、また兼用してもよい。
【００１７】
以上のような構成のドライバ回路において、定電圧回路３０の出力端子３１の電圧をＶｒｅｆ２とすると、Ｖｒｅｆ２は、従来技術で説明したとおり、ばらつきや温度変動を小さくすることができる。ＰｃｈＭＯＳトランジスタ３４、３５は、ダイオード４３の順方向電圧をＶｒｅｆ２で一定に保つように帰還される差動増幅器を構成する。この時、ＰｃｈＭＯＳトランジスタ３７のドレイン電流Ｉ７は、
Ｉ７＝Ｉｓ×ｅｘｐ（ｑ×Ｖｒｅｆ２／ｋ／Ｔ）……式（５）
で表される。温度特性補償回路４４の出力段のＰｃｈＭＯＳトランジスタ３８を、Ｉ７を供給するＰｃｈＭＯＳトランジスタ３７と同じディメンジョンとすれば、温度特性補償回路４４の出力電流Ｉ８は、
Ｉ８＝Ｉ７……式（６）
となる。
【００１８】
更に、出力電流Ｉ８を基準電流とする差動プリバッファ回路２２の入力のＮｃｈＭＯＳトランジスタ２７から、差動段定電流源を構成するＰｃｈＭＯＳトランジスタ７までのミラー比をＭ倍、同じく、ＰｃｈＭＯＳトランジスタ６までのミラー比をＮ倍とし、ＮｃｈＭＯＳトランジスタ１３〜１５のミラー比を１倍とすると、
Ｉ１＝Ｍ×Ｉ８……式（７）
Ｉ２＝Ｎ×Ｉ８……式（８）
である。そして、ダイオード１６又はダイオード１７にはＩ１−Ｉ２の電流値が流れる。すなわち、ダイオード１６又はダイオード１７にはダイオード４３に流れる電流値に比例する電流値が流れることとなる。
【００１９】
また、差動プリバッファ回路２２内のダイオード１６、１７のエミッタ面積を温度特性補償回路４４内のダイオード４３のＫ倍とすれば、差動プリバッファ回路２２の出力振幅ＶＦ’は、式（４）に式（７）、式（８）を代入し、
ＶＦ’＝（ｋ×Ｔ／ｑ）×ｌｎ（（Ｍ−Ｎ）Ｉ８／Ｋ／Ｉｓ）……式（９）
となる。Ｉ８は、式（５）、式（６）で表され、
ＶＦ’＝（ｋ×Ｔ／ｑ）×ｌｎ｛（Ｍ−Ｎ）／Ｋ｝＋Ｖｒｅｆ２……式（１０）
となる。このＶＦ’の温度特性は、温度Ｔで微分すると、
ｄＶＦ’／ｄＴ＝（ｋ／ｑ）×ｌｎ｛（Ｍ−Ｎ）／Ｋ｝……式（１１）
となる。ここで（Ｍ−Ｎ）／Ｋ＝１とすれば、ｄＶＦ’／ｄＴ＝０となり、差動プリバッファ回路２２の出力振幅の温度依存性を最小化することができる。なお、ダイオード１６、１７とダイオード４３とは、温度特性をできる限り一致させるように、同一チップ内で近傍に配置されることが望ましい。
【００２０】
以上のとおり、差動プリバッファ回路２２の出力Ａ、Ｂの出力振幅の温度変動が小さくなれば、高温となっても差動出力回路２３の差動増幅器を構成するＰｃｈＭＯＳトランジスタ１１、１２に十分な振幅を供給できる。したがって、出力端子２０、２１の出力振幅が高温時に低下する問題が解決される。すなわち、図９に示す高温時のアイ波形は、常温時のアイ波形とほぼ同じようなアイ波形となり、開口規格を充分満たすような特性が得られることとなる。
【実施例２】
【００２１】
図３は、本発明の第２の実施例に係るドライバ回路の回路図である。図３のドライバ回路において、温度特性補償回路４４ａは、図１の温度特性補償回路４４にＰｃｈＭＯＳトランジスタ４９を加えている点が異なり、それ以外は、図１と同等であるので、ＰｃｈＭＯＳトランジスタ４９を主に説明する。ＰｃｈＭＯＳトランジスタ４９のゲートは、ＰｃｈＭＯＳトランジスタ３３のゲートに接続され、ドレインは、ＰｃｈＭＯＳトランジスタ３２を入力とするカレントミラーの出力であって、ドレインからの出力電流は、ばらつきと温度変動が小さい定電流である。ＰｃｈＭＯＳトランジスタ４９のドレインは、ＰｃｈＭＯＳトランジスタ３８のドレインと接続され、定電流出力端子４５に接続される。ＰｃｈＭＯＳトランジスタ４９のドレイン電流とＰｃｈＭＯＳトランジスタ３８のドレイン電流とが加算されて出力電流Ｉ８ａとして定電流出力端子４５から定電流入力端子４８に出力される。
【００２２】
以上のような構成のドライバ回路において、温度特性補償回路４４ａの入力電流をＩ４、温度特性補償回路４４ａの入力ＰｃｈＭＯＳトランジスタ３２からＰｃｈＭＯＳトランジスタ４９までのミラー比をＺとすると、温度特性補償回路４４ａの出力電流Ｉ８ａは、式（５）、式（６）に対しＺ×Ｉ４が加算され、式（１２）のように表される。
Ｉ８ａ＝Ｉｓ×ｅｘｐ（ｑ×Ｖｒｅｆ２／ｋ／Ｔ）＋Ｚ×Ｉ４……式（１２）
【００２３】
式（１２）は、当然のことながら、Ｉ４＝０の場合には、式（５）を代入した式（６）と同様となり、Ｚ×Ｉ４が、非常に大きい場合には、
Ｉ８ａ＝Ｚ×Ｉ４……式（１３）
となる。この時の差動プリバッファ回路２２の出力振幅ＶＦ”は、
ＶＦ”＝（ｋ×Ｔ／ｑ）×ｌｎ｛（Ｍ−Ｎ）×Ｚ×Ｉ４／Ｋ／Ｉｓ｝……式（１４）
で示されるように従来例と同じような温度特性を有する。
【００２４】
すなわち、ミラー比Ｚを適宜設定することで、第１の実施例と従来例との中間の温度特性が得られるようにすることができる。本実施例では、温度補償を行う電流と行わない電流とを混合し、混合比を適切に設定することで、実施例１における温度特性補償回路の過補償を補正することができる。
【実施例３】
【００２５】
図４は、本発明の第３の実施例に係るドライバ回路の回路図である。図４のドライバ回路において、差動プリバッファ回路２２ｂおよび温度特性補償回路４４ｂは、図３におけるダイオード１６、１７、４３を、ゲートとドレインを接続したＮｃｈＭＯＳトランジスタ５０、５１、５２にそれぞれ置き換えたものである。それ以外は、図３と同じであるので説明を省略し、ＮｃｈＭＯＳトランジスタ５０、５１、５２について主として説明する。
【００２６】
一般に、ＭＯＳトランジスタのゲート・ソース間電圧Ｖｇｓとドレイン電流Ｉｄとの間には、ゲート長をＬ、ゲート幅をＷとして、
Ｖｇｓ＝｛（２Ｌ／β／Ｗ）Ｉｄ｝１／２＋Ｖｔ……式（１５）
の関係がある。ここで、β＝μｓ×Ｃｏｘ、μｓはキャリア移動度、Ｃｏｘはゲート単位容量、Ｖｔはしきい値電圧である。
【００２７】
Ｉｄを一定にした場合のＶｇｓは、温度Ｔの関数となり、式（１５）は、
Ｖｇｓ（Ｔ）＝（２Ｌ／β（Ｔ）／Ｗ×Ｉｄ）１／２＋Ｖｔ（Ｔ）……式（１６）
と表される。式（１２）と同様にして、温度特性補償回路４４ｂの出力電流Ｉ８ｂは、
Ｉ８ｂ＝β（Ｔ）×Ｗ／２Ｌ×（Ｖｒｅｆ２−Ｖｔ（Ｔ））２＋Ｚ×Ｉ４……式（１７）
となる。仮にＺ＝０とおくと、差動プリバッファ回路２２の出力振幅Ｖｇｓ’は、
Ｖｇｓ（Ｔ）’＝｛（Ｍ−Ｎ）／Ｋ｝１／２×Ｖｒｅｆ２＋［１−｛（Ｍ−Ｎ）／Ｋ｝１／２］×Ｖｔ（Ｔ））……式（１８）
である。ここでＫは、ＮｃｈＭＯＳトランジスタ５０のＷ／Ｌと、ＮｃｈＭＯＳトランジスタ５１あるいは５２のＷ／Ｌとの比である。
【００２８】
式（１８）を温度で微分すると、
ｄＶｇｓ（Ｔ）’／ｄＴ＝［１−｛（Ｍ−Ｎ）／Ｋ｝１／２］×ｄＶｔ（Ｔ）／ｄＴ……式（１９）
となり、実施例１の場合と同様に、（Ｍ−Ｎ）／Ｋ＝１とすれば、差動プリバッファ回路２２ｂの出力振幅Ｖｇｓ’の温度依存性を最小化することができる。また、ミラー比Ｚを調節すれば、過補償の防止となることも実施例２の場合と同様である。
【図面の簡単な説明】
【００２９】
【図１】本発明の第１の実施例に係るドライバ回路の回路図である。
【図２】定電流回路の回路図である。
【図３】本発明の第２の実施例に係るドライバ回路の回路図である。
【図４】本発明の第３の実施例に係るドライバ回路の回路図である。
【図５】従来のドライバ回路の回路図である。
【図６】従来のドライバ回路で用いる定電流回路の回路図である。
【図７】ドライバ回路の各部の動作波形を示す図である。
【図８】Ａ点、Ｂ点での波形の傾きを示す図である。
【図９】常温時と高温時における出力信号のアイ波形を示す図である。
【符号の説明】
【００３０】
１ 電源端子
２ 入力端子（＋）
３ 入力端子（−）
４ ＧＮＤ端子
５〜１２、２９、３２〜３８、４９、６６、６７ ＰｃｈＭＯＳトランジスタ
１３〜１５、２７、２８、３９、４０、５０、５１、５２、６３、６８、６９、６９ｂ ＮｃｈＭＯＳトランジスタ
１６、１７、４３ ダイオード
１８、１９ 終端抵抗
２０ 出力端子（＋）
２１ 出力端子（−）
２２ 差動プリバッファ回路
２３ 差動出力回路
２４ 定電流回路
２５、２６ 電流出力端子
３０ 定電圧回路
３１ 出力端子
４１ コンデンサ
４２ 抵抗
４４、４４ａ、４４ｂ 温度特性補償回路
４５ 定電流出力端子
４６ 電源端子
４７ ＧＮＤ端子
４８ 定電流入力端子
６１ 基準電圧回路
６２ オペアンプ
６４ 電圧出力端子
６５ 外付け抵抗
【特許請求の範囲】
【請求項１】
非線形な電圧電流特性を有する第１の半導体素子によって入力信号をクランプして出力するバッファ回路と、
前記第１の半導体素子と同一の温度係数の電圧電流特性を有する第２の半導体素子に流す直流電流に基づいて、前記第１の半導体素子に流す直流電流を制御する温度補償回路と、
を備えることを特徴とするドライバ回路。
【請求項２】
前記第１の半導体素子に流す直流電流が前記第２の半導体素子に流す直流電流に比例するように制御されることを特徴とする請求項１記載のドライバ回路。
【請求項３】
前記第２の半導体素子に流す直流電流に、さらに温度変化に依存しない所定の電流を加えた直流電流に基づいて、前記第１の半導体素子に流す直流電流が制御されることを特徴とする請求項１または２記載のドライバ回路。
【請求項４】
前記第２の半導体素子に流す直流電流は、温度変化に依存しない所定の電圧を前記第２の半導体素子に与えた時に流れる電流であることを特徴とする請求項１〜３のいずれか一に記載のドライバ回路。
【請求項５】
前記第１及び第２の半導体素子は、ダイオードであることを特徴とする請求項１〜４のいずれか一に記載のドライバ回路。
【請求項６】
前記第１及び第２の半導体素子は、ドレインとゲートが接続されたＭＯＳトランジスタであることを特徴とする請求項１〜４のいずれか一に記載のドライバ回路。
【請求項１】
非線形な電圧電流特性を有する第１の半導体素子によって入力信号をクランプして出力するバッファ回路と、
前記第１の半導体素子と同一の温度係数の電圧電流特性を有する第２の半導体素子に流す直流電流に基づいて、前記第１の半導体素子に流す直流電流を制御する温度補償回路と、
を備えることを特徴とするドライバ回路。
【請求項２】
前記第１の半導体素子に流す直流電流が前記第２の半導体素子に流す直流電流に比例するように制御されることを特徴とする請求項１記載のドライバ回路。
【請求項３】
前記第２の半導体素子に流す直流電流に、さらに温度変化に依存しない所定の電流を加えた直流電流に基づいて、前記第１の半導体素子に流す直流電流が制御されることを特徴とする請求項１または２記載のドライバ回路。
【請求項４】
前記第２の半導体素子に流す直流電流は、温度変化に依存しない所定の電圧を前記第２の半導体素子に与えた時に流れる電流であることを特徴とする請求項１〜３のいずれか一に記載のドライバ回路。
【請求項５】
前記第１及び第２の半導体素子は、ダイオードであることを特徴とする請求項１〜４のいずれか一に記載のドライバ回路。
【請求項６】
前記第１及び第２の半導体素子は、ドレインとゲートが接続されたＭＯＳトランジスタであることを特徴とする請求項１〜４のいずれか一に記載のドライバ回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００６−１９１４８２（Ｐ２００６−１９１４８２Ａ）
【公開日】平成１８年７月２０日（２００６．７．２０）
【国際特許分類】
【出願番号】特願２００５−２９４１（Ｐ２００５−２９４１）
【出願日】平成１７年１月７日（２００５．１．７）
【出願人】（０００２３２０３６）ＮＥＣマイクロシステム株式会社 (72)
【Ｆターム（参考）】
【公開日】平成１８年７月２０日（２００６．７．２０）
【国際特許分類】
【出願日】平成１７年１月７日（２００５．１．７）
【出願人】（０００２３２０３６）ＮＥＣマイクロシステム株式会社 (72)
【Ｆターム（参考）】
[ Back to top ]