【課題】読み出し動作信頼性を向上できる不揮発性半導体記憶装置及びその制御方法を提供すること。
【解決手段】不揮発性半導体記憶装置は、フローティングゲートを有する第１メモリセルがマトリクス状に配置された第１セルアレイと、フローティングゲートを有する第２メモリセルを複数含む第２セルアレイと、第１メモリセルのドレインに接続された第１ビット線と、第２メモリセルのドレインに接続された第２ビット線と、第１ビット線をプリチャージする第１プリチャージ回路と、第１メモリセルから読み出したデータを増幅するセンスアンプと、読み出し動作時において第２ビット線のプリチャージ及びディスチャージを行い、該第２ビット線のプリチャージ及びディスチャージに要した時間に基づいて、第１プリチャージ回路及びセンスアンプを制御する読み出し制御回路とを具備する。

【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、不揮発性半導体記憶装置及びその制御方法に関する。例えば、フローティングゲートとコントロールゲートとを有するＭＯＳトランジスタを含む不揮発性半導体記憶装置に関する。
【背景技術】
【０００２】
従来から、不揮発性半導体メモリとして、ＮＯＲ型フラッシュメモリやＮＡＮＤ型フラッシュメモリが知られており、広く使用されている。
【０００３】
近年では、ＮＯＲ型フラッシュメモリとＮＡＮＤ型フラッシュメモリの両者の長所を兼ね備えたフラッシュメモリが提案されている（例えば非特許文献１参照、以下２Ｔｒフラッシュメモリと呼ぶ）。２Ｔｒフラッシュメモリのメモリセルは、２つのＭＯＳトランジスタを備えている。一方のＭＯＳトランジスタは不揮発性記憶部として機能する。そして、コントロールゲートとフローティングゲートとを備え、ビット線に接続されている。他方のＭＯＳトランジスタはソース線に接続され、メモリセルの選択用として用いられる。
【０００４】
また、半導体メモリではビット線をプリチャージ／ディスチャージすることによって、データを読み出す。この際、ビット線のプリチャージまたはディスチャージが十分ではないと、誤読み出しが生じる恐れがある。そこで、この問題を解決するために、メモリセルアレイと同一構成のレプリカ回路を用いてプリチャージ時間及びディスチャージ時間をコントロールする手法が提案されている（例えば非特許文献２、３参照）。
【０００５】
しかしながら、上記手法であると例えば上記２Ｔｒフラッシュメモリでは十分に対応出来ないという問題があった。２Ｔｒフラッシュメモリでは、ワード線電圧が０Ｖでもビット線にはチャネル容量が存在する。また、書き込み時や読み出し時に受けるディスターブによって、メモリセルの閾値が変動する場合がある。その結果、レプリカ回路を設けても、プリチャージ時間及びディスチャージ時間を一定に制御することが困難であった。
【非特許文献１】Wei-Hua Liu 著、”A 2-Transistor Source-select(2TS) Flash EEPROM for 1.8V-Only Application”、Non-Volatile Semiconductor Memory Workshop 4.1、1997年
【非特許文献２】Nobuyuki O. et al.著、”Circuit Techniques for 1.5-V Power Supply Flash Memory”、IEEE Journal of Solid-State Circuits、Vol.32、No.8、p.1217-1230 1997年8月
【非特許文献３】Rino M. et al.著、”The Flash Memory Read Path: Building Blocks and Critical Aspects”、PROCEEDINGS OF THE IEEE, Vol. 91, No.4, p.537-553、2003年4月
【発明の開示】
【発明が解決しようとする課題】
【０００６】
この発明の目的は、読み出し動作信頼性を向上できる不揮発性半導体記憶装置及びその制御方法を提供することにある。
【課題を解決するための手段】
【０００７】
この発明の一態様に係る不揮発性半導体記憶装置は、フローティングゲート及び制御ゲートを含む第１ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタのソースにドレインが接続された第２ＭＯＳトランジスタとを有する第１メモリセルと、前記第１メモリセルがマトリクス状に配置された第１セルアレイと、フローティングゲート及び制御ゲートを含む第３ＭＯＳトランジスタと、前記第３ＭＯＳトランジスタのソースにドレインが接続された第４ＭＯＳトランジスタとを有する第２メモリセルと、前記第２メモリセルを複数含む第２セルアレイと、前記第１セルアレイ及び前記第２セルアレイを含むメモリセルアレイと、前記第１セルアレイ中において、同一列にある前記第１ＭＯＳトランジスタのドレインを電気的に共通接続する第１ビット線と、前記第２セルアレイ中において、同一列にある前記第３ＭＯＳトランジスタのドレインを電気的に共通接続する第２ビット線と、読み出し動作時において、前記第１ビット線をプリチャージする第１プリチャージ回路と、前記読み出し動作時において、前記第１メモリセルから読み出したデータを増幅するセンスアンプと、前記読み出し動作時において前記第２ビット線のプリチャージ及びディスチャージを行い、該第２ビット線のプリチャージ及びディスチャージに要した時間に基づいて、前記第１プリチャージ回路及び前記センスアンプを制御する読み出し制御回路とを具備する。
【０００８】
また、この発明の一態様に係る不揮発性半導体記憶装置の制御方法は、各々が、フローティングゲート及び制御ゲートを含む第１ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタのソースにドレインが接続された第２ＭＯＳトランジスタとを含むメモリセルを備えた第１メモリセルアレイ及び第２メモリセルアレイと、同一行にある前記第１ＭＯＳトランジスタの前記制御ゲートを共通接続するワード線とを備えた不揮発性半導体記憶装置の制御方法であって、前記第１メモリセルアレイ及び第２メモリセルアレイに含まれる前記メモリセルの全てを消去するステップと、前記第２メモリセルアレイに含まれるｍ本（ｍ：整数）の前記ワード線に接続された前記メモリセルのフローティングゲートに電子を注入して、該メモリセルの閾値電圧を正にするステップと、前記第１メモリセルアレイにおいて同一列の前記第１ＭＯＳのドレインを共通接続するビット線をディスチャージするのに要する時間と、前記第２メモリセルアレイにおいて同一列の前記第１ＭＯＳトランジスタのドレインを共通接続する第２ビット線をディスチャージするのに要する時間とを比較するステップと、前記比較の結果、前記第２ビット線の方が、前記ビット線よりもディスチャージするのに要する時間が短い場合、前記ｍの数を減らして前記メモリセルの全てを消去するステップに戻るステップとを具備する。
【発明の効果】
【０００９】
本発明によれば、読み出し動作信頼性を向上できる不揮発性半導体記憶装置及びその制御方法を提供出来る。
【発明を実施するための最良の形態】
【００１０】
以下、この発明の実施形態を図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００１１】
この発明の第１の実施形態に係る不揮発性半導体記憶装置について図１を用いて説明する。図１は、本実施形態に係るシステムＬＳＩのブロック図である。
【００１２】
図示するように、システムＬＳＩ１は、ＣＰＵ２及び２Ｔｒフラッシュメモリ３を備えている。ＣＰＵ２は、フラッシュメモリ３との間で、データの授受を行う。フラッシュメモリ３は、メモリセルアレイ１０、書き込み用デコーダ２０、セレクトゲートデコーダ３０、カラムデコーダ４０、書き込み回路５０、読み出し回路６０、ソース線ドライバ７０、スイッチ群８０、入力バッファ９０、アドレスバッファ１００、ライトステートマシーン１１０、電圧発生回路１２０、及び読み出し制御回路１３０を備えている。ＬＳＩ１には、外部から電圧Ｖcc１（１．２５〜１．６５Ｖ）が与えられている。
【００１３】
メモリセルアレイ１０は、マトリクス状に配置された複数個のメモリセルを有している。メモリセルアレイ１０の構成について、図２を用いて説明する。図２はメモリセルアレイ１０の一部領域の回路図である。
【００１４】
図示するように、メモリセルアレイ１０は、主たるセルアレイ（以下、プライムセルアレイＰＣＡ（Prime cell array）と呼ぶ）と、レプリカセルアレイＲＣＡ（Replica cell array）とを備えている。
【００１５】
プライムセルアレイＰＣＡは、（（ｍ＋１）×（ｎ＋１）、但しｍ、ｎは自然数）個のメモリセルブロックＢＬＫ、並びにメモリセルブロックＢＬＫ毎に設けられた書き込み用カラムセレクタＷＣＳ、読み出し用カラムセレクタＲＣＳ、及び書き込み禁止用カラムセレクタＩＣＳを有している。またレプリカセルアレイＲＣＡは、（（ｍ＋１）×１））個のメモリセルブロックＢＬＫ、並びにメモリセルブロック毎に設けられた書き込み用セレクタＷＣＳ、読み出し用カラムセレクタ、ＲＣＡ、及び書き込み禁止用カラムセレクタＩＣＡを有している。なお、図２においてレプリカセルアレイＲＣＡに含まれるメモリセルブロックの列数は１本であるが、これは一例に過ぎず、複数であっても良い。
【００１６】
各々のメモリセルブロックＢＬＫは、複数のメモリセルＭＣを含んでいる。メモリセルＭＣは、２Ｔｒフラッシュメモリのメモリセルである。すなわち、メモリセルＭＣの各々は、メモリセルトランジスタＭＴと選択トランジスタＳＴとを有している。そして、メモリセルトランジスタＭＴのソースは、選択トランジスタＳＴのドレインに接続されている。メモリセルトランジスタＭＴは、半導体基板上にゲート絶縁膜を介在して形成されたフローティングゲートと、フローティングゲート上にゲート間絶縁膜を介在して形成されたコントロールゲートとを有する積層ゲート構造を備えている。また、列方向で隣接するメモリセルＭＣ同士は、メモリセルトランジスタＭＴのドレイン領域、または選択トランジスタＳＴのソース領域を共有している。各々のメモリセルブロックＢＬＫには、メモリセルＭＣが（４×４）個、含まれている。なお、列方向に配置されたメモリセルＭＣの数は、図２では４個であるが、この数は一例に過ぎず、例えば８個や１６個等でも良く、限定されるものではない。４列に並ぶメモリセルＭＣのメモリセルトランジスタＭＴのドレイン領域は、４本のローカルビット線ＬＢＬ０〜ＬＢＬ３にそれぞれ接続されている。ローカルビット線ＬＢＬ０〜ＬＢＬ３の一端は書き込み用カラムセレクタＷＣＳに接続され、他端は読み出し用カラムセレクタＲＣＳに接続されている。
【００１７】
プライムセルアレイＰＣＡ内のメモリセルＭＣは、実際にデータを記憶するために用いられる。他方、レプリカセルアレイＲＣＡ内のメモリセルＭＣはデータの記憶のためには用いられず、プラムセルアレイＰＣＡからのデータの読み出し制御の為に用いられる。以下ではプライムセルアレイＰＣＡ内のメモリセルとレプリカセルアレイＲＣＡ内のメモリセルとを区別する為に、前者をプライムセルＰＣ、後者をレプリカセルＲＣと呼ぶことにする。
【００１８】
メモリセルアレイ１０内において、同一行のメモリセルトランジスタＭＴの制御ゲートが、それぞれワード線ＷＬ０〜ＷＬ（４ｍ−１）のいずれかに共通接続されている。前述のローカルビット線ＬＢＬ０〜ＬＢＬ３は各々のメモリセルブロックＢＬＫ内においてのみメモリセルトランジスタを共通接続するのに対して、ワード線ＷＬは同一行にあるメモリセルトランジスタをメモリセルブロック間においても共通接続する。更にワード線ＷＬは、プライムセルアレイＰＣＡ及びレプリカセルアレイＲＣＡ間でも共通接続する。
【００１９】
またプライムセルアレイＰＣＡ内において同一行の選択トランジスタＳＴのゲートは、それぞれセレクトゲート線ＳＧ０〜ＳＧ（４ｍ−１）のいずれかに共通接続されている。セレクトゲート線は、同一行にある選択トランジスタのゲートを、メモリセルブロック間においても共通接続する。更にレプリカセルアレイＲＣＡ内において同一行の選択トランジスタＳＴのゲートは、それぞれレプリカセレクトゲート線ＲＳＧ０〜ＲＳＧ（４ｍ−１）のいずれかに接続されている。
【００２０】
そして、ワード線ＷＬ０〜ＷＬ（４ｍ−１）は書き込み用デコーダ２０に接続される。また、セレクトゲート線ＳＧ０〜ＳＧ（４ｍ−１）の一端はセレクトゲートデコーダ３０に接続され、他端はレプリカセルアレイＲＣＡを横断して書き込み用デコーダ２０に接続される。すなわち、レプリカセルアレイＲＣＡはメモリセルアレイ１０内の端部に配置され、且つセレクトゲートデコーダ３０から最も遠い位置に配置されている。レプリカセレクトゲート線ＲＳＧ０〜ＲＳＧ（４ｍ−１）はセレクトゲート線ＳＧ０〜ＳＧ（４ｍ−１）と分離されており、メモリセルアレイ１０が形成されるウェル領域と同電位（ＶＰＷ）とされている。また、選択トランジスタＳＴのソース領域は、複数のメモリセルブロックＢＬＫ間で共通接続され、ソース線ドライバ７０に接続されている。
【００２１】
次に書き込み用カラムセレクタＷＣＳの構成について説明する。書き込み用カラムセレクタＷＣＳの各々は、４つのＭＯＳトランジスタ１１〜１４を備えている。ＭＯＳトランジスタ１１〜１４の電流経路の一端はローカルビット線ＬＢＬ０〜ＬＢＬ３の一端にそれぞれ接続されている。そして、ＭＯＳトランジスタ１１と１２の電流経路の他端が共通接続され、ＭＯＳトランジスタ１３と１４の電流経路の他端が共通接続されている。このＭＯＳトランジスタ１１と１２の共通接続ノードをノードＮ１０、ＭＯＳトランジスタ１３と１４の共通接続ノードをＮ１１と以下では呼ぶこととする。ＭＯＳトランジスタ１１〜１４のゲートは、書き込み用カラム選択線ＷＣＳＬ０〜ＷＣＳＬ（２ｍ−１）のいずれかに接続されている。なお、同一行にある第１カラムセレクタＷＣＳに含まれるＭＯＳトランジスタ１１、１３は、同一の書き込み用カラム選択線ＷＣＳＬｉ（ｉ：１、３、５、…）に接続され、同一行にある第１カラムセレクタＷＣＳに含まれるＭＯＳトランジスタ１２、１４は、同一の書き込み用カラム選択線ＷＣＳＬ（ｉ−１）に接続される。書き込み用カラム選択線ＷＣＳＬ０〜ＷＣＳＬ（２ｍ−１）は、書き込み時において、カラムデコーダ４０によって選択される。
【００２２】
プライムセルアレイＰＣＡ内におけるノードＮ１０、Ｎ１１は、それぞれ書き込み用グローバルビット線ＷＧＢＬ０〜ＷＧＢＬ（２ｎ−１）のいずれかに接続されている。他方、レプリカセルアレイＲＣＡ内におけるノードＮ１０、Ｎ１１は、それぞれレプリカ書き込み用グローバルビット線Ｒ＿ＷＧＢＬ０、Ｒ＿ＷＧＢＬ１に接続されている。書き込み用グローバルビット線ＷＧＢＬ０〜ＷＧＢＬ（２ｎ−１）、及びレプリカ書き込み用グローバルビット線Ｒ＿ＷＧＢＬ０、Ｒ＿ＷＧＢＬ１のそれぞれは、同一列にある第１カラムセレクタＷＣＳのノードＮ１０同士、またはノードＮ１１同士を共通接続する。
【００２３】
次に読み出し用カラムセレクタＲＣＳの構成について説明する。読み出し用カラムセレクタＲＣＳの各々は、４つのＭＯＳトランジスタ１５〜１８を備えている。ＭＯＳトランジスタ１５〜１８の電流経路の一端はローカルビット線ＬＢＬ０〜ＬＢＬ３の他端にそれぞれ接続されている。そして、ＭＯＳトランジスタ１５〜１８の電流経路の他端は、互いに共通接続されている。ＭＯＳトランジスタ１５〜１８の共通接続ノードをノードＮ２０と以下では呼ぶこととする。ＭＯＳトランジスタ１５〜１８のゲートは、それぞれ異なる読み出し用カラム選択線ＲＣＳＬ０〜ＲＣＳＬ（４ｍ−１）に接続されている。なお、同一行にある読み出し用カラムセレクタＲＣＳに含まれるＭＯＳトランジスタ１５〜１８のそれぞれは、同一の読み出し用カラム選択線ＲＣＳＬ０〜ＲＣＳＬ（４ｍ−１）に接続されている。読み出し用カラム選択線ＲＣＳＬ０〜ＲＣＳＬ（４ｍ−１）は、読み出し時において、カラムデコーダ４０によって選択される。
【００２４】
プライムセルアレイＰＣＡ内におけるノードＮ２０は、読み出し用グローバルビット線ＲＧＢＬ０〜ＲＧＢＬ（ｎ−１）のいずれかに接続されている。他方、レプリカセルアレイＲＣＡ内におけるノードＮ２０は、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬに接続されている。書き込み用グローバルビット線ＷＧＢＬ０〜ＷＧＢＬ（ｎ−１）、及びレプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬは、同一列にある第１カラムセレクタＲＣＳのノードＮ２０同士を共通接続する。
【００２５】
次に書き込み禁止用カラムセレクタＩＣＳの構成について説明する。書き込み禁止用セレクタＩＣＳの各々は、４つのＭＯＳトランジスタ４１〜４４を備えている。ＭＯＳトランジスタ４１〜４４の電流経路の一端はローカルビット線ＬＢＬ０〜ＬＢＬ３の一端にそれぞれ接続されている。そして、ＭＯＳトランジスタ４１〜４４の電流経路の他端には書き込み禁止電圧ＶＰＩが共通に印加される。書き込み禁止電圧ＶＰＩは電圧発生回路１２０によって生成される。ＭＯＳトランジスタ４１〜４４のゲートは、書き込み禁止用カラム選択線ＩＣＳＬ０〜ＩＣＳＬ（２ｍ−１）のいずれかに接続されている。なお、同一行にある書き込み禁止用カラムセレクタＩＣＳに含まれるＭＯＳトランジスタ４１、４３は、同一の書き込み用カラム選択線ＩＣＳＬ（ｉ−１）（ｉ：１、３、５、…）に接続され、同一行にある書き込み禁止用カラムセレクタＩＣＳに含まれるＭＯＳトランジスタ４２、４４は、同一の書き込み用カラム選択線ＷＣＳＬｉに接続される。書き込み禁止用カラム選択線ＩＣＳＬ０〜ＩＣＳＬ（２ｍ−１）は、書き込み時において、カラムデコーダ４０によって選択される。
【００２６】
次に書き込み禁止用カラムセレクタＩＣＳの構成について説明する。書き込み禁止用セレクタＩＣＳの各々は、４つのＭＯＳトランジスタ４１〜４４を備えている。ＭＯＳトランジスタ４１〜４４の電流経路の一端はローカルビット線ＬＢＬ０〜ＬＢＬ３の一端にそれぞれ接続されている。そして、ＭＯＳトランジスタ４１〜４４の電流経路の他端には書き込み禁止電圧ＶＰＩが共通に印加される。書き込み禁止電圧ＶＰＩは電圧発生回路１２０によって生成される。ＭＯＳトランジスタ４１〜４４のゲートは、書き込み禁止用カラム選択線ＩＣＳＬ０〜ＩＣＳＬ（２ｍ−１）のいずれかに接続されている。なお、同一行にある書き込み禁止用カラムセレクタＩＣＳに含まれるＭＯＳトランジスタ４１、４３は、同一の書き込み用カラム選択線ＩＣＳＬ（ｉ−１）（ｉ：１、３、５、…）に接続され、同一行にある書き込み禁止用カラムセレクタＩＣＳに含まれるＭＯＳトランジスタ４２、４４は、同一の書き込み用カラム選択線ＷＣＳＬｉに接続される。書き込み禁止用カラム選択線ＩＣＳＬ０〜ＩＣＳＬ（２ｍ−１）は、書き込み時において、カラムデコーダ４０によって選択される。
【００２７】
本実施形態に係るメモリセルアレイ１０の構成は次のようにも説明できる。すなわち、メモリセルアレイ１０内には、複数のメモリセルＭＣがマトリクス状に配置されている。同一行にあるメモリセルＭＣのメモリセルトランジスタＭＴの制御ゲートは、ワード線に共通接続され、同一行にあるメモリセルの選択トランジスタのゲートは、セレクトゲート線に接続されている。そして、同一列にある４つのメモリセルＭＣのメモリセルトランジスタＭＴのドレインは、ローカルビット線ＬＢＬ０〜ＬＢＬ３のいずれかに共通接続されている。すなわち、メモリセルアレイ１０内の複数のメモリセルＭＣは、一列に並んだ４つのメモリセルＭＣ毎に、異なるローカルビット線ＬＢＬ０〜ＬＢＬ３のいずれかに接続されている。そして、同一列にあるローカルビット線ＬＢＬ０及び同一列にあるローカルビット線ＬＢＬ１の一端は、それぞれＭＯＳトランジスタ１１、１２を介して、同一の書き込み用グローバルビット線ＷＧＢＬ０〜ＷＧＢＬ（２ｎ−１）のいずれかに共通接続されている。また、同一列にあるローカルビット線ＬＢＬ２及び同一列にあるローカルビット線ＬＢＬ３の一端は、それぞれＭＯＳトランジスタ１３、１４を介して、同一の書き込み用グローバルビット線ＷＧＢＬ０〜ＷＧＢＬ（２ｎ−１）のいずれかに共通接続されている。そして、同一列にあるローカルビット線ＬＢＬ０〜ＬＢＬ３の他端は、ＭＯＳトランジスタ１５〜１８を介して、同一の読み出し用グローバルビット線ＲＧＢＬ０〜ＲＧＢＬ（ｎ−１）のいずれかに共通接続されている。そして、メモリセルＭＣの選択トランジスタＳＴのソースは共通接続され、ソース線ドライバに接続されている。上記構成のメモリセルアレイにおいて、同一のローカルビット線に接続された４つのメモリセルＭＣが４列集まって、１つのメモリセルブロックＢＬＫが構成されている。同一列のメモリセルブロックは、共通の書き込み用グローバルビット線及び読み出し用グローバルビット線に接続されている。他方、互いに異なる列にあるメモリセルブロックＢＬＫは、それぞれ異なる書き込み用グローバルビット線及び読み出し用グローバルビット線に接続されている。上記構成において、セレクトゲートデコーダ３０から最も遠い位置にあるメモリセルブロックＢＬＫ内のメモリセルＭＣはレプリカセルとして機能する。
【００２８】
なお、メモリセルブロック内のメモリセル数、読み出し用グローバルビット線ＲＧＢＬ、及び書き込み用グローバルビット線ＷＧＢＬの本数は、本例に限ったものではない。また、プライムセルアレイＰＣＡ内におけるローカルビット線ＬＢＬ０〜ＬＢＬ３のそれぞれの寄生容量は、レプリカセルアレイＲＣＡ内におけるローカルビット線ＬＢＬ０〜ＬＢＬ３のそれぞれの寄生容量よりも小さい。この関係は、プライムセルアレイＰＣＡ内におけるローカルビット線ＬＢＬ０〜ＬＢＬ３のそれぞれに接続されたプライムセルＰＣの全てが消去状態であっても成立する。
【００２９】
入力バッファ９０は、ＣＰＵ２から与えられる書き込みデータを保持する。
【００３０】
スイッチ群８０は、入力バッファ９０で保持された書き込みデータを書き込み回路５０に転送する。
【００３１】
書き込み回路５０、スイッチ群８０、及び入力バッファ９０の構成について図３を用いて説明する。図３は、書き込み回路５０、スイッチ群８０、及び入力バッファ９０の回路図である。
【００３２】
まず書き込み回路５０について説明する。書き込み回路５０はラッチ回路群５１及びリセット回路５２を備えている。ラッチ回路群５１は、書き込み用グローバルビット線ＷＧＢＬ０〜ＷＧＢＬ（２ｎ−１）、Ｒ＿ＷＧＢＬ０、Ｒ＿ＷＧＢＬ１毎に設けられたラッチ回路５３を備えている。ラッチ回路５３の各々は、２つのインバータ５４、５５を備えている。インバータ５４の入力端は、インバータ５５の出力端に接続され、インバータ５４の出力端は、インバータ５５の入力端に接続されている。そして、インバータ５４の入力端とインバータ５５の出力端との接続ノードがラッチ回路５３の出力ノードとなり、対応する書き込み用グローバルビット線、レプリカ書き込み用グローバルビット線に接続されている。インバータ５４、５５はそれぞれ、電流経路が直列接続されたｎチャネルＭＯＳトランジスタ５６及びｐチャネルＭＯＳトランジスタ５７を備えている。ｎチャネルＭＯＳトランジスタ５６のソースはＶＢＬＰＷノードに接続され、ｐチャネルＭＯＳトランジスタ５７のソースは書き込み禁止電圧ノードＶＰＩに接続されている。ｎチャネルＭＯＳトランジスタ５６のゲートとｐチャネルＭＯＳトランジスタ５７のゲートとは共通接続されている。そして、インバータ５５のｐチャネルＭＯＳトランジスタ５７のドレインとｎチャネルＭＯＳトランジスタ５６のドレインとの接続ノードが、インバータ５４のｐチャネルＭＯＳトランジスタ５７のゲートとｎチャネルＭＯＳトランジスタ５６のゲートとの接続ノードに接続され、更に書き込み用グローバルビット線に接続されている。また、インバータ５４のｐチャネルＭＯＳトランジスタ５７のドレインとｎチャネルＭＯＳトランジスタ５６のドレインとの接続ノードが、インバータ５５のｐチャネルＭＯＳトランジスタ５７のゲートとｎチャネルＭＯＳトランジスタ５６のゲートとの接続ノードに接続され、この接続ノードがラッチ回路５３の入力ノードとなる。
【００３３】
リセット回路５２は、書き込み用グローバルビット線ＷＧＢＬ０〜ＷＧＢＬ（２ｎ−１）、Ｒ＿ＷＧＢＬ０、Ｒ＿ＷＧＢＬ１毎に設けられたｎチャネルＭＯＳトランジスタ５８を備えている。各ｎチャネルＭＯＳトランジスタ５８のドレインは対応する書き込み用グローバルビット線に接続され、ソースはＶＢＬＰＷノードに共通接続され、ゲートはＷＧＢＬＲＳＴノードに共通接続されている。
【００３４】
スイッチ群８０は、ラッチ回路５３毎に設けられたｎチャネルＭＯＳトランジスタ８１、及びｎチャネルＭＯＳトランジスタ８２を備えている。ＭＯＳトランジスタ８１の電流経路の一端は、対応するラッチ回路５３の入力ノードに接続されている。そして、隣接するラッチ回路にそれぞれ接続された２つのＭＯＳトランジスタ８１の電流経路の他端は共通接続されている。すなわち、書き込み用グローバルビット線ＷＧＢＬ０、ＷＧＢＬ１にそれぞれ対応するラッチ回路５３に接続されたＭＯＳトランジスタ８１同士が、その電流経路の他端を共通としている。書き込み用グローバルビット線ＷＧＢＬ２、ＷＧＢＬ３にそれぞれ対応するラッチ回路５３に接続されたＭＯＳトランジスタ８１同士もまた同じである。レプリカ書き込み用グローバルビット線Ｒ＿ＷＧＢＬ０、Ｒ＿ＷＧＢＬ１もまた同じである。そして、書き込み用グローバルビット線ＷＧＢＬ（ｉ−１）（ｉ＝１、３、５、…）に対応するラッチ回路５３に接続されたＭＯＳトランジスタ８１のゲートは、ＷＤＨ０ノードに共通接続され、書き込み用グローバルビット線ＷＧＢＬｉに対応するラッチ回路５３に接続されたＭＯＳトランジスタ８１のゲートはＷＤＨ１ノードに共通接続されている。そして、互いに共通接続されたＭＯＳトランジスタ８１の電流経路の他端は、ＭＯＳトランジスタ８２の電流経路の一端に接続されている。ＭＯＳトランジスタ８２のゲートには、一括して正電圧Ｖcc２（≒３Ｖ）が印加される。正電圧Ｖcc２は、例えば電圧発生回路１２０によって生成される。なお以下では、プライムセルアレイＰＣＡに対応するＭＯＳトランジスタ８１とラッチ回路５３の入力ノードとの接続ノードを、それぞれノードＡ０〜Ａ（２ｎ−１）と呼ぶことにする。またレプリカセルアレイに対応するノードをＲＡ０、ＲＡ１と呼ぶ。
【００３５】
次に入力バッファ９０について説明する。入力バッファ９０は、スイッチ群８０内のＭＯＳトランジスタ８２毎に設けられたインバータ９１を備えている。インバータ９１の入力ノードには、ＣＰＵ２から与えられる書き込みデータが入力され、出力ノードはＭＯＳトランジスタ８２の電流経路の他端に接続されている。インバータ９１は、その高電圧側電源電位をＶcc２、低電圧電源電位を０Ｖとして動作する。以下では、プライムセルアレイＰＣＡに対応するインバータ９１の出力ノードとＭＯＳトランジスタ８２との接続ノードをそれぞれノードＴＯＷＤＩ０〜ＴＯＷＤＩ（（２ｎ−１）／２）と呼ぶことにする。またレプリカセルアレイに対応するノードを単にＴＯＷＤＩと呼ぶ。
【００３６】
再び図１に戻ってＬＳＩ１の説明を続ける。
カラムデコーダ４０は、カラムアドレス信号をデコードして、カラムアドレスデコード信号を得る。このカラムアドレスデコード信号に基づいて、カラム選択線ＷＣＳＬ、ＲＣＳＬ、ＩＣＳＬの選択動作が行われる。
【００３７】
読み出し回路６０は、読み出し時において、読み出し用グローバルビット線ＲＧＢＬ０〜ＲＧＢＬ（ｎ−１）をプリチャージする。そして、読み出し用グローバルビット線ＲＧＢＬ０〜ＲＧＢＬ（ｎ−１）に読み出したデータを増幅する。
【００３８】
読み出し制御回路１３０は、読み出し時において、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬのプリチャージ及びディスチャージを行う。そして、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬのプリチャージ時間及びディスチャージ時間に基づいて、読み出し回路６０を制御する。
【００３９】
読み出し回路６０及び読み出し制御回路１３０の構成について、図４を用いて説明する。図４は、読み出し回路６０及び読み出し制御回路１３０の回路図である。
【００４０】
まず読み出し回路６０について説明する。読み出し回路６０は、読み出し用グローバルビット線ＲＧＢＬ０〜ＲＧＢＬ（ｎ−１）毎に設けられた読み出しユニット６１を備えている。それぞれの読み出しユニット６１は、分離用ＭＯＳトランジスタ６２、第１プリチャージ回路６３、及びセンスアンプ６４を備えている。
【００４１】
第１プリチャージ回路６３は、読み出し時において、対応する読み出し用グローバルビット線ＲＧＢＬ０〜ＲＧＢＬ（ｎ−１）をプリチャージする。第１プリチャージ回路６３は、ｐチャネルＭＯＳトランジスタ６５及びｎチャネルＭＯＳトランジスタ６６を備えている。ｐチャネルＭＯＳトランジスタ６５は、ソースが電源電圧ＶＤＤ（例えば３Ｖ）に接続され、ゲートにプリチャージ信号／ＰＲＥが入力される。ｎチャネルＭＯＳトランジスタ６６は、ドレインがＭＯＳトランジスタ６５のドレインに接続され、ゲートにバイアス信号ＢＩＡＳが入力される。
【００４２】
センスアンプ６４は、読み出し時において、対応する読み出し用グローバルビット線ＲＧＢＬ０〜ＲＧＢＬ（ｎ−１）に読み出した読み出しデータを増幅する。センスアンプ６４は、インバータ６７及びフリップフロップ６８を備えている。インバータ６７の入力ノードはＭＯＳトランジスタ６６のソースに接続され、出力ノードがフリップフロップ６８の入力ノードに接続されている。そして、フリップフロップ６８の出力ノードＯＵＴ０〜ＯＵＴｎから、増幅された読み出しデータが出力される。
【００４３】
分離用ＭＯＳトランジスタ６２は、電流経路の一端が、対応する読み出し用グローバルビット線ＲＧＢＬ０〜ＲＧＢＬ（ｎ−１）に接続され、電流経路の他端が、ＭＯＳトランジスタ６６のソース及びインバータ６７の入力ノードに接続されたｎチャネルＭＯＳトランジスタである。すなわち、第１プリチャージ回路６３及びセンスアンプ６４は、分離用ＭＯＳトランジスタ６２を介在して、対応する読み出し用グローバルビット線ＲＧＢＬ０〜ＲＧＢＬ（ｎ−１）に接続されている。そして、全てのＭＯＳトランジスタ６２のゲートは共通接続され、信号ＩＳＯが入力されている。
【００４４】
次に読み出し制御回路１３０について説明する。読み出し制御回路１３０は、ディスチャージ回路１３１、分離用ＭＯＳトランジスタ１３２、第２プリチャージ回路１３３、及び信号発生回路１３４を備えている。
【００４５】
第２プリチャージ回路１３３は、読み出し時において、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬをプリチャージする。第２プリチャージ回路１３３は第１プリチャージ回路と同様の構成を有し、且つ同じプリチャージ能力を有している。第２プリチャージ回路１３３は、ｐチャネルＭＯＳトランジスタ１３５及びｎチャネルＭＯＳトランジスタ１３６を備えている。ｐチャネルＭＯＳトランジスタ１３５は、ソースが電源電圧ＶＤＤに接続され、ゲートにプリチャージ制御信号／ＰＲＥ＿ｃｎｔが入力される。ｎチャネルＭＯＳトランジスタ１３５は、ドレインがＭＯＳトランジスタ１３６のドレインに接続され、ゲートにバイアス信号ＢＩＡＳが入力される。
【００４６】
分離用ＭＯＳトランジスタ１３２は、電流経路の一端がレプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬに接続され、電流経路の他端がＭＯＳトランジスタ１３６のソースに接続されたｎチャネルＭＯＳトランジスタである。すなわち、第２プリチャージ回路１３３は、分離用ＭＯＳトランジスタ１３２を介在して、対応する読み出し用グローバルビット線ＲＧＢＬ０〜ＲＧＢＬ（ｎ−１）に接続されている。そして、ＭＯＳトランジスタ１３２のゲートは分離用ＭＯＳトランジスタ６２のゲートと共通接続され、信号ＩＳＯが入力されている。
【００４７】
信号発生回路１３４は、読み出し時において、ＭＯＳトランジスタ１３６のソース電位、すなわちレプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬの電位に基づいて、読み出し終了信号Ｒｅａｄ−ｅｎｄ及びプリチャージ信号／ＰＲＥを生成する。プリチャージ信号／ＰＲＥは、前述の通り、第１プリチャージ回路６３のＭＯＳトランジスタ６５のゲートに入力される。読み出し終了信号Ｒｅａｄ−ｅｎｄは、センスアンプ６４のフリップフロップ６８に入力される。そして、読み出し終了信号Ｒｅａｄ−ｅｎｄによって、フリップフロップ６８はその出力を確定させる。
【００４８】
ディスチャージ回路１３１は、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬをディスチャージする。ディスチャージ回路１３１の構成について図５を用いて説明する。図５はディスチャージ回路１３１の回路図である。図示するように、ディスチャージ回路１３１は、電流源回路１３７及び電圧発生回路１３８を備えている。
【００４９】
電圧発生回路１３８は、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬをディスチャージする際に、一定電圧Ｖrefを出力する。
【００５０】
電流源回路１３７は、一定電圧Ｖrefに応じた電流を流すことにより、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬをディスチャージする。電流源回路１３７は、ｎチャネルＭＯＳトランジスタ１３７−１、１３７−２を有している。ＭＯＳトランジスタ１３７−１のドレインはレプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬに接続され、ソースがＭＯＳトランジスタ１３７−２のドレインに接続されている。またＭＯＳトランジスタ１３７−２のソースは接地され、ＭＯＳトランジスタ１３７−１、１３７−２のゲートは共通接続されて、一定電圧Ｖrefが印加される。
【００５１】
なお、電流源回路１３７は、例えばメモリセルアレイ１０内のメモリセルＭＣと同一の構造であっても良い。すなわち、ＭＯＳトランジスタ１３７−１がメモリセルトランジスタＭＴに相当し、ＭＯＳトランジスタ１３７−２が選択トランジスタＳＴに相当する。そして、両者のフローティングゲートに接続されるコンタクトプラグが設けられ、このコンタクトプラグに一定電圧Ｖrefが印加される。
【００５２】
再び図１に戻って説明を続ける。
ソース線ドライバ７０は、ソース線ＳＬに電圧を供給する。
【００５３】
アドレスバッファ１００は、ＣＰＵ２から与えられるアドレス信号を保持する。そして、カラムアドレス信号ＣＡをカラムデコーダ４０に供給し、ロウアドレス信号ＲＡを書き込み用デコーダ２０及びセレクトゲートデコーダ３０に供給する。
【００５４】
ライトステートマシーン１１０は、ＣＰＵ２から与えられる命令信号に基づいて、フラッシュメモリ３に含まれる各回路の動作を制御し、データの書き込み、消去、読み出しのタイミング制御を行い、また各動作について決められた所定のアルゴリズムを実行する。
【００５５】
電圧発生回路１２０は、外部から入力される電圧Ｖcc１に基づいて、複数の内部電圧を生成する。電圧発生回路は、負のチャージポンプ回路及び正のチャージポンプ回路を備えている。そして、負電圧ＶＢＢ１（＝−７Ｖ）、ＶＢＢ２（＝−８Ｖ）、正電圧ＶＰＰ（＝１２Ｖ）、Ｖcc２（＝３Ｖ）を生成する。
【００５６】
次に、書き込み用デコーダ２０及びセレクトゲートデコーダ３０の構成について、図６を用いて説明する。書き込み用デコーダ２０は、書き込み時においてワード線ＷＬ０〜ＷＬ（４ｍ−１）のいずれかを選択し、選択ワード線に正電位ＶＰＰ（１０Ｖ）を印加すると共に、全てのセレクトゲート線ＳＧ０〜ＳＧ（４ｍ−１）に負電位ＶＢＢ１（−６Ｖ）を印加する。また消去時において、全ワード線に負電位ＶＢＢ１を印加する。
【００５７】
セレクトゲートデコーダ３０は、読み出し時においてセレクトゲート線ＳＧ０〜ＳＧ（４ｍ−１）のいずれかを選択し、選択セレクトゲート線に正電位Ｖcc２（３Ｖ）を印加する。また、信号ＩＳＯを制御して分離用ＭＯＳトランジスタ６２の動作を制御する。
【００５８】
まず、セレクトゲートデコーダ３０の構成について説明する。セレクトゲートデコーダ３０は、ロウアドレスデコード回路３１、及びスイッチ素子群３２を備えている。ロウアドレスデコード回路３１は、電源電圧Ｖcc２で動作し、（ｉ＋１）ビットのロウアドレス信号ＲＡ０〜ＲＡｉをデコードしてロウアドレスデコード信号を得る。ロウアドレスデコード回路３１は、セレクトゲート線ＳＧ０〜ＳＧ（４ｍ−１）毎に設けられたＮＡＮＤ回路３３及びインバータ３４を有している。ＮＡＮＤ回路３３は、ロウアドレス信号ＲＡ０〜ＲＡｉの各ビットのＮＡＮＤ演算を行う。そして、インバータ３４がＮＡＮＤ演算結果を反転して、ロウアドレスデコード信号として出力する。
【００５９】
スイッチ素子群３２は、ｎチャネルＭＯＳトランジスタ３５を有している。ｎチャネルＭＯＳトランジスタ３５は、セレクトゲート線ＳＧ０〜ＳＧ（４ｍ−１）毎に設けられている。そして、インバータ３４の出力が、ｎチャネルＭＯＳトランジスタ３５の電流経路を介して、セレクトゲート線ＳＧ０〜ＳＧ（４ｍ−１）に与えられる。なお、ｎチャネルＭＯＳトランジスタ３５のゲートには、制御信号ＺＩＳＯＧが入力される。そして、制御信号ＺＩＳＯＧによって、書き込み動作時には、ＭＯＳトランジスタ３５はオフ状態とされ、読み出し動作時にはオン状態とされる。
【００６０】
次に、書き込み用デコーダ２０の構成について説明する。書き込み用デコーダ２０は、ロウアドレスデコード回路２１及びスイッチ素子群２２を備えている。ロウアドレスデコード回路２１は、（ｉ＋１）ビットのロウアドレス信号ＲＡ０〜ＲＡｉをデコードしてロウアドレスデコード信号を得る。このロウアドレスデコード信号が、ワード線ＷＬ０〜ＷＬ（４ｍ−１）に与えられる。ロウアドレスデコード回路２１は、ワード線ＷＬ０〜ＷＬ（４ｍ−１）毎に設けられたＮＡＮＤ回路２３及びインバータ２４を有している。ＮＡＮＤ回路２３及びインバータ２４は、正電源電圧ノードが電源電圧ノードＶＣＧＮＷに接続され、負電源電圧ノードが電源電圧ノードＶＣＧＰＷに接続されている。ＮＡＮＤ回路２３は、ロウアドレス信号ＲＡ０〜ＲＡｉの各ビットのＮＡＮＤ演算を行う。電源電圧ノードＶＣＧＮＷ、ＶＣＧＰＷには、電圧発生回路１３０の発生する正電圧ＶＰＰ、負電圧ＶＢＢ１、または０Ｖが与えられる。そして、インバータ２４がＮＡＮＤ演算結果を反転して、ロウアドレスデコード信号として出力する。
【００６１】
スイッチ素子群２２は、ｎチャネルＭＯＳトランジスタ２５を有している。ＭＯＳトランジスタ２５は、セレクトゲート線ＳＧ０〜ＳＧ（４ｍ−１）毎に設けられている。ＭＯＳトランジスタ２５の電流経路の一端はセレクトゲート線ＳＧ０〜ＳＧ（４ｍ−１）に接続され、他端には、負電位ＶＢＢ１または正電位ＶＰＰが印加され、ゲートには、制御信号ＷＳＧが入力される。そして、制御信号ＷＳＧによって、ＭＯＳトランジスタ２５は、書き込み時及び消去時にオン状態とされる。
【００６２】
更に書き込み用デコーダ２０は、メモリセルアレイ１０が形成されている半導体基板（ウェル領域）に対しても電圧ＶＰＷを印加する。なお、この電圧ＶＰＷは、前記ウェル領域に接続されているレプリカセレクトゲート線ＲＳＧ０〜ＲＳＧ（４ｍ−１）にも与えられる。
【００６３】
次に、２Ｔｒフラッシュメモリ３の備えるメモリセルアレイ１０の平面構造について、図７乃至図１１を用いて説明する。図７はメモリセルアレイ１０の一部領域の平面図である。また図８乃至図１１は、素子領域、ワード線、及びセレクトゲート線に加えて、それぞれ第１層目乃至第４層目の金属配線層の平面パターンを示した平面図であり、図示する領域は図７に対応している。
【００６４】
図７乃至図１１に示すように、半導体基板（ｐ型ウェル領域）２００中に、第１方向に沿ったストライプ形状の素子領域ＡＡが、第１方向に直交する第２方向に沿って複数形成されている。そして、複数の素子領域ＡＡを跨ぐようにして、第２方向に沿ったストライプ形状のワード線ＷＬ０〜ＷＬ（４ｍ−１）が形成されている。またプライムセルアレイＰＣＡ内では、セレクトゲート線ＳＧ０〜ＳＧ（４ｍ−１）がワード線ＷＬ０〜ＷＬ（４ｍ−１）に平行に形成され、レプリカセルアレイＲＣＡ内では、レプリカセレクトゲート線ＲＳＧ０〜ＲＳＧ（４ｍ−１）がワード線ＷＬ０〜ＷＬ（４ｍ−１）に平行に形成されている。ワード線ＷＬ０〜ＷＬ（４ｍ−１）がプライムセルアレイＰＣＡ及びレプリカセルアレイＲＣＡ間で電気的に共通接続されているのに対し、セレクトゲート線ＳＧ０〜ＳＧ（４ｍ−１）とレプリカセレクトゲート線ＲＳＧ０〜ＲＳＧ（４ｍ−１）とは電気的に分離されている。そして、ワード線ＷＬ０〜ＷＬ（４ｍ−１）と素子領域ＡＡとが交差する領域には、メモリセルトランジスタＭＴが形成されている。他方、セレクトゲート線ＳＧ０〜ＳＧ（４ｍ−１）と素子領域ＡＡとが交差する領域、及びレプリカセレクトゲート線ＲＳＧ０〜ＲＳＧ（４ｍ−１）と素子領域ＡＡとが交差する領域には、選択トランジスタＳＴが形成されている。また、ワード線ＷＬ０〜ＷＬ（４ｍ−１）と素子領域ＡＡとが交差する領域には、メモリセルトランジスタＭＴ毎に分離されたフローティングゲート（図示せず）が形成されている。選択トランジスタＳＴは、メモリセルトランジスタＭＴ同様に、制御ゲート及びフローティングゲートを有している。しかし、メモリセルトランジスタＭＴと異なり、選択トランジスタＳＴのフローティングゲートは、第２方向に沿って隣接する選択トランジスタＳＴ同士で共通接続されている。なお、隣接するプライムセル同士は、セレクトゲート線ＳＧまたはワード線ＷＬ同士が隣り合っている。また隣接するレプリカセル同士は、レプリカセレクトゲート線ＲＳＧまたはワード線ＷＬ同士が隣り合っている。
【００６５】
以降、プライムセルアレイＰＣＡ内において、４列の素子領域ＡＡ群を、第１素子領域群ＡＡＧ１と呼ぶことにする。そして、隣接する第１素子領域群ＡＡＧ１間において、１列の素子領域ＡＡが形成されている領域をソースコンタクト領域ＳＣＡと呼ぶことにする。第１素子領域群ＡＡＧ１内に形成されるメモリセルＭＣは、データの記憶用として用いられる。しかし、ソースコンタクト領域ＳＣＡ内のメモリセルＭＣは、ダミーのメモリセルであって、データの記憶用としては用いられない。また、２列の第１素子領域群ＡＡＧ１毎に、スティッチ領域ＳＡ１が形成されている。本実施例ではスティッチ領域ＳＡ１内には素子領域ＡＡは形成されない。またスティッチ領域ＳＡ１の幅は、１本の素子領域ＡＡと、各素子領域ＡＡ間に形成された素子分離領域ＳＴＩとを加えた幅に等しい。なおスティッチ領域ＳＡ１上にも、ワード線ＷＬ０〜ＷＬ（４ｍ−１）及びセレクトゲート線ＳＧ０〜ＳＧ（４ｍ−１）は形成されている。しかし、スティッチ領域ＳＡ１内に存在するワード線ＷＬ０〜ＷＬｍ及びセレクトゲート線ＳＧ０〜ＳＧ（４ｍ−１）は、実質的にプライムセルを構成するものではない。また、スティッチ領域ＳＡ１において、セレクトゲート線ＳＧ０〜ＳＧ（４ｍ−１）は、その一部が幅広に形成されている。特に、隣接するセレクトゲート線側に凸となるように形成されている。この領域を、以後シャント領域ＳＡ２と呼ぶことにする。シャント領域ＳＡ２は、セレクトゲート線ＳＧ０〜ＳＧ（４ｍ−１）に対して交互に設けられている。すなわち、あるスティッチ領域ＳＡ１においては、セレクトゲート線ＳＧ０、ＳＧ２、ＳＧ４…についてシャント領域ＳＡ２が形成され、当該スティッチ領域に隣接する別のスティッチ領域ＳＡ１においては、セレクトゲート線ＳＧ１、ＳＧ３、ＳＧ５、…についてシャント領域ＳＡ２が形成されている。そして、シャント領域ＳＡ２が形成されないセレクトゲート線は、当該スティッチ領域ＳＡ１において、その一部が除去されている。なお、以下では第１素子領域群ＡＡＧ１とソースコンタクト領域ＳＣＡとを合わせた領域を第２素子領域群ＡＡＧ２と呼ぶことにする。
【００６６】
また、レプリカセルアレイＲＣＡ内において、４列の素子領域ＡＡ群を、第３素子領域群ＡＡＧ３と呼ぶことにする。そして、第３素子領域群ＡＡＧ３に隣接し、１本の素子領域ＡＡを含む領域をスティッチ領域ＳＡ３と呼ぶことにする。なおスティッチ領域ＳＡ３上にも、ワード線ＷＬ０〜ＷＬ（４ｍ−１）及びレプリカセレクトゲート線ＲＳＧ０〜ＲＳＧ（４ｍ−１）は形成されている。しかし、スティッチ領域ＳＡ３内に存在するワード線ＷＬ０〜ＷＬｍ及びレプリカセレクトゲート線ＲＳＧ０〜ＲＳＧ（４ｍ−１）は、実質的にレプリカセルを構成するものではない。スティッチ領域ＳＡ３では、スティッチ領域ＳＡ１と同様に、レプリカセレクトゲート線ＲＳＧ０〜ＲＳＧ（４ｍ−１）が、その一部が幅広になるよう形成されている。特に、隣接するセレクトゲート線側に凸となるように形成されている。この領域を、以後シャント領域ＳＡ４と呼ぶことにする。
【００６７】
次に、図７及び図８を用いて、ワード線ＷＬ０〜ＷＬ（４ｍ−１）、セレクトゲート線ＳＧ０〜ＳＧ（４ｍ−１）、及びレプリカセレクトゲート線ＲＳＧ０〜ＲＳＧ（４ｍ−１）の上に存在する１層目の金属配線層のパターンについて説明する。なお図８においては斜線を付した領域が、１層目の金属配線層である。
【００６８】
まずプライムセルアレイＰＣＡ内の構成について説明する。図示するように、隣接するセレクトゲート線ＳＧ間（ＳＧ０〜ＳＧ１間、ＳＧ２〜ＳＧ３間、…）には、それぞれ第２方向に沿ったストライプ形状の金属配線層２１０が形成されている。金属配線層２１０は、プライムセルアレイＰＣＡのソース線ＳＬの一部となるものである。金属配線層２１０の長手方向（第２方向）は、スティッチ領域ＳＡ１で分離されている。すなわち、第２素子領域群ＡＡＧ２毎に独立した形状を有している。そして金属配線層２１０は、プライムセルの選択トランジスタＳＴのソース領域とコンタクトプラグＣＰ１により接続されている。本実施例では、ソースコンタクト領域ＳＣＡ内ではコンタクトプラグＣＰ１は形成されておらず、金属配線層２１０とソースコンタクト領域ＳＣＡにおけるメモリセルのソース領域とは電気的に接続されない。また、第１素子領域群ＡＡＧ１内のメモリセルトランジスタＭＴのドレイン領域上には、島状のパターンの金属配線層２２０が形成されている。各金属配線層２２０は互いに分離されており、対応するメモリセルトランジスタＭＴのドレイン領域とコンタクトプラグＣＰ２により接続されている。従って、第２方向に沿って並んだ複数の金属配線層２２０群と、第２方向に沿ったストライプ形状の金属配線層２１０とが、第１方向に沿って交互に配置された格好となっている。更に、シャント領域ＳＡ２上には、島状のパターンの金属配線層２３０が形成されている。そして、対応するセレクトゲート線ＳＧのシャント領域ＳＡ２と、コンタクトプラグＣＰ３により接続されている。金属配線層２３０は、第１方向に沿っては、対応するセレクトゲート線ＳＧの上部から対応するワード線ＷＬの上部にかけて延設されている。
【００６９】
次にレプリカセルアレイＲＣＡ内の構成について説明する。図示するように、隣接するレプリカセレクトゲート線ＲＳＧ間（ＲＳＧ０〜ＲＳＧ１間、ＲＳＧ１〜ＲＳＧ２間、…）には、それぞれ第２方向に沿ったストライプ形状の金属配線層２１０が形成されている。金属配線層２１０は、レプリカセルアレイＲＣＡのソース線ＳＬの一部となる。そして金属配線層２１０は、レプリカセルの選択トランジスタＳＴのソース領域とコンタクトプラグＣＰ１により接続されている。また、プライムセルアレイＰＣＡと同様にして、第３素子領域群ＡＡＧ３内のメモリセルトランジスタＭＴのドレイン領域上に、島状のパターンの金属配線層２２０が形成されている。金属配線層２２０は、対応するメモリセルトランジスタＭＴのドレイン領域とコンタクトプラグＣＰ２により接続されている。また、スティッチ領域ＳＡ３内には、金属配線層２１０と分離された金属配線層４００が形成されている。金属配線層４００は、レプリカセレクトゲート線ＲＳＧ０〜ＲＳＧ（４ｍ−１）のシャント領域ＳＡ４とコンタクトプラグＣＰ３により接続され、更にコンタクトプラグＣＰ８によって素子領域ＡＡに接続されている。
【００７０】
次に、図７及び図９を用いて、１層目の金属配線層２１０〜２３０、４００の上に存在する２層目の金属配線層のパターンについて説明する。なお図９においては斜線を付した領域が、２層目の金属配線層である。
【００７１】
図示するように、第１素子領域群ＡＡＧ１及び第３素子領域群ＡＡＧ３内においては、素子領域ＡＡ上に、第１方向に沿ったストライプ形状の金属配線層２４０が形成されている。金属配線層２４０は、ローカルビット線ＬＢＬ０、ＬＢＬ１として機能するものであり、コンタクトプラグＣＰ４によって、第１層目の金属配線層２２０と接続されている。また、ソースコンタクト領域ＳＣＡにおいても、金属配線層２４０と同様のパターンの金属配線層２５０が形成されている。従って、金属配線層２５０の線幅は、金属配線層２４０と同一である。そして金属配線層２５０は、ソース線ＳＬの一部として機能するものであり、コンタクトプラグＣＰ５によって、第１層目の金属配線層２１０と接続されている。すなわち、第１方向で分離されている複数の金属配線層２１０が、金属配線層２５０によって共通接続されている。また、スティッチ領域ＳＡ１においては、島状のパターンの金属配線層２６０が形成されている。金属配線層２６０は、第１層目の金属配線層２３０に対応して形成されており、その形状は、金属配線層２３０と略同一のパターンを有しており、金属配線層２３０とオーバーラップしている。また、金属配線層２６０は、コンタクトプラグＣＰ６によって、金属配線層２３０と接続されている。なお図７及び図９では、コンタクトプラグＣＰ６はワード線ＷＬの直上に位置しているが、金属配線層２３０と２６０とを接続できる位置で有れば限定されるものではない。
【００７２】
次に、図７及び図１０を用いて、２層目の金属配線層２４０〜２６０の上に存在する３層目の金属配線層のパターンについて説明する。なお図１０においては斜線を付した領域が３層目の金属配線層である。
【００７３】
図示するように、第２方向に沿ったストライプ形状の金属配線層２７０が形成されている。金属配線層２７０は、１組のワード線及びセレクトゲート線毎（ＷＬ０とＳＧ１の１組、ＷＬ１とＳＧ１の１組、…毎）に設けられている。そして、対応するセレクトゲート線に電気的に接続されている第２層目の金属配線層２６０と、コンタクトプラグＣＰ７によって接続されている。すなわち、各金属配線層２７０は、セレクトゲート線ＳＧ０〜ＳＧ（４ｍ−１）のシャント配線として機能する。また、金属配線層２７０は、ワード線ＷＬの中央部と、該ワード線ＷＬに対応するセレクトゲート線ＳＧの中央部との間の領域に形成されている。換言すれば、メモリセルＭＣの中央部を通過する。従って、複数の金属配線層２７０は、第１方向に沿った互いの間隔が、等間隔となるよう配置されている。そして、金属配線層２７０は、第２方向で隣接する第２素子領域群ＡＡＧ２間で共通接続されている。金属配線層２７０の一端はセレクトゲートデコーダ３０に接続され、他端は、レプリカセルアレイＲＣＡ上を通過して書き込み用デコーダ２０に接続されている。
【００７４】
次に、図７及び図１１を用いて、３層目の金属配線層２７０の上に存在する４層目の金属配線層のパターンについて説明する。なお図１１においては斜線を付した領域が４層目の金属配線層である。
【００７５】
図示するように、第１方向に沿ったストライプ形状の金属配線層２８０、２９０が形成されている。金属配線層２８０は、書き込み用グローバルビット線ＷＧＢＬ０〜ＷＧＢＬ（２ｎ−１）、及びレプリカ書き込み用グローバルビット線Ｒ＿ＷＧＢＬ０、Ｒ＿ＷＧＢＬ１として機能する。また金属配線層２９０は、読み出し用グローバルビット線ＲＧＢＬ０〜ＲＧＢＬ（ｎ−１）、及びレプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬとして機能する。そして、２本の金属配線層２８０と１本の金属配線層２９０で一組を為している。金属配線層２８０は、２本のローカルビット線ＬＢＬ０、ＬＢＬ１の一組、または２本のローカルビット線ＬＢＬ２、ＬＢＬ３の一組に対応して設けられ、金属配線層２９０は、４本のローカルビット線ＬＢＬ０〜ＬＢＬ３の一組に対応して設けられている。
【００７６】
なお、上記図面において、レプリカセルアレイＲＣＡ内にソースコンタクトエリアＳＣＡを設けても良い。
【００７７】
次に、上記構成のフラッシュメモリの断面構造について説明する。まず、プライムセルアレイＰＣＡにおける第２素子領域群ＡＡＧ２の断面構造について、図１２乃至図１８を用いて説明する。図１２乃至図１６はそれぞれ、図７におけるＸ１−Ｘ１’線方向、Ｘ２−Ｘ２’線方向、Ｘ３−Ｘ３’線方向、Ｘ４−Ｘ４’線方向、Ｘ５−Ｘ５’線方向に沿った断面図であり、図１７、図１８はそれぞれ、図７におけるＹ１−Ｙ１’線、Ｙ２−Ｙ２’線に沿った断面図である。
【００７８】
図示するように、ｐ型半導体基板２００の表面領域内にｎ型ウェル領域２０１が形成され、ｎ型ウェル領域２０１の表面領域内にｐ型ウェル領域２０２が形成されている。ｐ型ウェル領域２０２中には素子分離領域ＳＴＩが形成され、素子分離領域ＳＴＩによって周囲を取り囲まれた領域が、素子領域ＡＡとなっている。ｐ型ウェル領域２０１の素子領域ＡＡ上には、ゲート絶縁膜３００が形成され、ゲート絶縁膜３００上に、メモリセルトランジスタＭＴ及び選択トランジスタＳＴのゲート電極が形成されている。メモリセルトランジスタＭＴ及び選択トランジスタＳＴのゲート電極は、ゲート絶縁膜３００上に形成された多結晶シリコン層３１０、多結晶シリコン層３１０上に形成されたゲート間絶縁膜３２０、及びゲート間絶縁膜３２０上に形成された多結晶シリコン層３３０を有している。ゲート間絶縁膜３２０は、例えばシリコン酸化膜、またはシリコン酸化膜とシリコン窒化膜との積層構造であるＯＮ膜、ＮＯ膜、またはＯＮＯ膜で形成される。
【００７９】
メモリセルトランジスタＭＴにおいては、図１２、図１５に示すように、多結晶シリコン層３１０は隣接する素子領域ＡＡ間で互いに分離されており、フローティングゲート（ＦＧ）として機能する。他方、多結晶シリコン層３３０は、隣接する素子領域ＡＡ間で共通接続され、コントロールゲート（ワード線ＷＬ）として機能する。
【００８０】
選択トランジスタＳＴにおいては、図１３、図１４に示すように、多結晶シリコン膜３１０、３２０は、隣接する素子領域ＡＡ間で共通接続されている。そして、多結晶シリコン層３１０、３３０が、セレクトゲート線ＳＧとして機能する。但し、実質的にセレクトゲート線として機能するのは、多結晶シリコン層３１０のみである（詳細は後述する）。
【００８１】
そして隣接するゲート電極間に位置するｐ型ウェル領域２０２表面内には、不純物拡散層３４０が形成されている。不純物拡散層３４０は、隣接するトランジスタ同士で共用されている。
【００８２】
前述の通り、メモリセルトランジスタＭＴと選択トランジスタＳＴとを含むプライムセルＰＣは、次のような関係を有して形成されている。すなわち、隣接するプライムセルＰＣは、互いに選択トランジスタＳＴ同士、またはメモリセルトランジスタＭＴ同士が隣り合っている。そして、隣り合ったもの同士は不純物拡散層３４０を共有している。従って、隣接する２つのプライムセルＰＣ、ＰＣは、選択トランジスタＳＴ同士が隣り合う場合には、２つの選択トランジスタＳＴ、ＳＴが共有する不純物拡散層３４０を中心にして、対称に配置されている。逆に、メモリセルトランジスタＭＴ同士が隣り合う場合には、２つのメモリセルトランジスタＭＴ、ＭＴが共有する不純物拡散層３４０を中心にして、対称に配置されている。
【００８３】
そして、ｐ型ウェル領域２０２上には、上記メモリセルトランジスタＭＴ、及び選択トランジスタＳＴを被覆するようにして、層間絶縁膜３５０が形成されている。層間絶縁膜３５０中には、２つの選択トランジスタＳＴ、ＳＴが共有する不純物拡散層（ソース領域）３４０に達するコンタクトプラグＣＰ１が形成されている。そして層間絶縁膜３５０上には、コンタクトプラグＣＰ１に接続される金属配線層２１０が形成されている。金属配線層２１０は、ソース線ＳＬとして機能する。また、層間絶縁膜３５０中には、２つのメモリセルトランジスタＭＴ、ＭＴが共有する不純物拡散層（ドレイン領域）３４０に達するコンタクトプラグＣＰ２が形成されている。そして層間絶縁膜３５０上には、コンタクトプラグＣＰ２に接続される金属配線層２２０が形成されている。
【００８４】
層間絶縁膜３５０上には、金属配線層２１０、２２０を被覆するようにして、層間絶縁膜３６０が形成されている。そして、層間絶縁膜３６０中には、金属配線層２２０に達するコンタクトプラグＣＰ４が形成されている（図１７参照）。そして、層間絶縁膜３６０上には、複数のコンタクトプラグＣＰ４に共通に接続された金属配線層２４０が形成されている（図１７参照）。金属配線層２４０は、ローカルビット線ＬＢＬ０〜ＬＢＬ３のいずれかとして機能する。また層間絶縁膜３６０内には金属配線層２１０に達するコンタクトプラグＣＰ５が形成されている（図１８参照、ソースコンタクト領域ＳＣＡ）。そして、層間絶縁膜３６０上には、複数のコンタクトプラグＣＰ５をビット線方向で共通接続する金属配線層２５０が形成されている（図１８参照、ソースコンタクト領域ＳＣＡ）。金属配線層２５０は、ソース線ＳＬの一部として機能する。
【００８５】
層間絶縁膜３６０上には、金属配線層２４０、２５０を被覆するようにして、層間絶縁膜３７０が形成されている。そして、層間絶縁膜３７０上には金属配線層２７０が形成されている。金属配線層２７０は、セレクトゲート線のシャント配線として機能するものであり、配線間は等間隔とされている。そして、層間絶縁膜３７０上には、金属配線層２７０を被覆するようにして、層間絶縁膜３８０が形成されている。
【００８６】
層間絶縁膜３８０上には、書き込み用グローバルビット線及び読み出し用グローバルビット線として機能する金属配線層２８０、２９０が形成され、更に層間絶縁膜３９０が形成されている。
【００８７】
次に、プライムセルアレイ内のスティッチ領域ＳＡ１の断面構造について、図１３、図１６及び図１９を用いて説明する。図１９は図７におけるＹ３−Ｙ３’線に沿った断面図である。
【００８８】
図示するように、ｐ型ウェル領域２０２中には素子分離領域ＳＴＩが形成されている。そして、素子分離領域ＳＴＩ上に、メモリセルトランジスタＭＴのフローティングゲート３１０及びコントロールゲート３３０が形成されている。また、当該スティッチ領域ＳＡ１においてシャント領域ＳＡ２を有しないセレクトゲート線は、多結晶シリコン層３１０、３３０が除去されている（図１３参照）。すなわち、スティッチ領域ＳＡ１を挟んで、セレクトゲート線が分割されている。シャント領域ＳＡ２を有するセレクトゲート線は、当該スティッチ領域内においても、多結晶シリコン層３１０、３３０を含む積層ゲートが形成されている。そしてその積層ゲートは、隣接するセレクトゲート線に対して凸となるように形成されている（図１９参照）。更に、図１６及び図１９に示すように、シャント領域ＳＡ２内においては、多結晶シリコン層３３０及びゲート間絶縁膜３２０が除去されて、多結晶シリコン層３１０が露出されている。そして、当該領域における多結晶シリコン層３１０上に接するようにして、コンタクトプラグＣＰ３が形成されている。コンタクトプラグＣＰ３と多結晶シリコン層３３０との間は、絶縁膜３３１によって電気的に分離されている（図１６、図１９参照）。コンタクトプラグＣＰ３は、層間絶縁膜３５０表面から、多結晶シリコン層３１０に達するようにして形成される。
【００８９】
層間絶縁膜３５０上には、金属配線層２３０が形成されている。金属配線層２３０は、対応する選択トランジスタＳＴのゲート電極上部を被覆し、且つ、当該選択トランジスタに対応するメモリセルトランジスタＭＴの積層ゲート電極上部を被覆するように延設されている（図１９参照）。そして、対応する選択トランジスタＳＴに接続されたコンタクトプラグＣＰ３に接続されている。層間絶縁膜３５０上には、金属配線層２３０を被覆するようにして層間絶縁膜３６０が形成されている。層間絶縁膜３６０中には、金属配線層２３０に達するコンタクトプラグＣＰ６が形成され、層間絶縁膜３６０上にはコンタクトプラグＣＰ６と接続される金属配線層２６０が形成されている。金属配線層２６０も金属配線層２３０と同様に、対応する選択トランジスタＳＴのゲート電極上部を被覆し、且つ、当該選択トランジスタＳＴに対応するメモリセルトランジスタＭＴの積層ゲート電極上部を被覆するように延設されている（図１９参照）。層間絶縁膜３６０上には層間絶縁膜３７０が形成され、層間絶縁膜３７０中には金属配線層２６０に達するコンタクトプラグＣＰ７が形成されている。図１９に示すように、コンタクトプラグＣＰ７は、メモリセルの中央部に位置している。換言すれば、メモリセルトランジスタＭＴの積層ゲートの中央部と、選択トランジスタＳＴのゲート電極の中央部との間の領域上に形成されている。層間絶縁膜３７０上には、コンタクトプラグＣＰ７と接続された金属配線層２７０が形成されている。図１９に示されるように、複数の金属配線層２７０は、層間絶縁膜３７０上に等間隔に配置されている。そして、層間絶縁膜３７０上に、金属配線層２７０を被覆するようにして層間絶縁膜３８０、３９０が形成されている。
【００９０】
図２０は、シャント領域ＳＡ２の斜視図である。図示するように、セレクトゲート線を形成する積層ゲート構造が、一部幅広に形成されている。そして、幅広に形成された領域の一部における多結晶シリコン層３３０及びゲート間絶縁膜３２０が除去されて、多結晶シリコン層３１０が露出されている。この露出された多結晶シリコン層３１０に接触するようにして、コンタクトプラグＣＰ３が形成されている。更に、コンタクトプラグＣＰ３は、多結晶シリコン層３３０と電気的に分離されている。すなわち、多結晶シリコン層３３０は、シャント配線２７０とは電気的に分離されている。
【００９１】
次に、レプリカセルアレイＲＣＡについて説明する。まず、レプリカセルアレイＲＣＡおける第３素子領域群ＡＡＧ３の断面構造について、図２１及び図２２を用いて説明する。図２１及び図２２はそれぞれ、図７におけるＸ６−Ｘ６’線方向、Ｙ４−Ｙ４’線方向に沿った断面図である。
【００９２】
図示するように、第３素子領域群ＡＡＧ３の構成は、プライムセルアレイＰＣＡにおける第１素子領域群と同じである。すなわち、ｐ型ウェル領域２０２中に素子分離領域ＳＴＩが形成され、素子分離領域ＳＴＩによって周囲を取り囲まれた領域が、素子領域ＡＡとなっている。ｐ型ウェル領域２０１の素子領域ＡＡ上には、ゲート絶縁膜３００が形成され、ゲート絶縁膜３００上に、レプリカセルＲＣのメモリセルトランジスタＭＴ及び選択トランジスタＳＴのゲート電極が形成されている。
【００９３】
メモリセルトランジスタＭＴにおいては、多結晶シリコン層３１０は隣接する素子領域ＡＡ間で互いに分離されており、フローティングゲート（ＦＧ）として機能する。他方、多結晶シリコン層３３０は、隣接する素子領域ＡＡ間で共通接続され、コントロールゲート（ワード線ＷＬ）として機能する。
【００９４】
選択トランジスタＳＴにおいては、多結晶シリコン膜３１０、３２０は、隣接する素子領域ＡＡ間で共通接続されている。そして、多結晶シリコン層３１０、３３０が、レプリカセレクトゲート線ＲＳＧとして機能する。但し、実質的にレプリカセレクトゲート線として機能するのは、多結晶シリコン層３１０のみである。
【００９５】
メモリセルトランジスタのコントロールゲートとなる多結晶シリコン層３３０は、プライムセルＰＣのコントロールゲートと共通接続されている。他方、レプリカセルＲＣのレプリカセレクトゲート線ＲＳＧとなる多結晶シリコン層３１０、３３０は、プライムセルアレイＰＣＡとレプリカセルアレイＲＣＡとの境界部分において、プライムセルＰＣのセレクトゲート線ＳＧとなる多結晶シリコン層３１０、３３０と分離されている。
【００９６】
そして隣接するゲート電極間に位置するｐ型ウェル領域２０２表面内には、不純物拡散層３４０が形成されている。不純物拡散層３４０は、隣接するトランジスタ同士で共用されている。
【００９７】
前述の通り、メモリセルトランジスタＭＴと選択トランジスタＳＴとを含むレプリカセルＲＣは、次のような関係を有して形成されている。すなわち、隣接するレプリカセルＲＣは、互いに選択トランジスタＳＴ同士、またはメモリセルトランジスタＭＴ同士が隣り合っている。そして、隣り合ったもの同士は不純物拡散層３４０を共有している。従って、隣接する２つのレプリカセルＲＣ、ＲＣは、選択トランジスタＳＴ同士が隣り合う場合には、２つの選択トランジスタＳＴ、ＳＴが共有する不純物拡散層３４０を中心にして、対称に配置されている。逆に、メモリセルトランジスタＭＴ同士が隣り合う場合には、２つのメモリセルトランジスタＭＴ、ＭＴが共有する不純物拡散層３４０を中心にして、対称に配置されている。
【００９８】
層間絶縁膜３６０上には、セレクトゲート線ＳＧのシャント配線２７０が形成されている。しかし、シャント配線２７０と、レプリカセレクトゲート線ＲＳＧとなる多結晶シリコン層３１０、３３０とは電気的に分離されている。そして層間絶縁膜３８０上には、レプリカ書き込み用グローバルビット線及びレプリカ読み出し用グローバルビット線として機能する金属配線層２８０、２９０が形成されている。
【００９９】
次に、レプリカセルアレイＲＣＡ内のスティッチ領域ＳＡ３の断面構造について、図２１及び図２３を用いて説明する。図２３は図７におけるＹ５−Ｙ５’線に沿った断面図である。
【０１００】
図示するように、スティッチ領域ＳＡ３内には、レプリカセレクトゲート線ＲＳＧ０〜ＲＳＧ（４ｍ−１）のシャント領域ＳＡ４及び素子領域ＡＡが形成されている。シャント領域ＳＡ４の構造は、セレクトゲート線ＳＧのシャント領域ＳＡ２と同じである（図２０、図２３参照）。すなわち、レプリカセレクトゲート線ＲＳＧの一部である多結晶シリコン層３３０及びゲート間絶縁膜３２０が除去されて、多結晶シリコン層３１０が露出されている。そして、当該領域における多結晶シリコン層３１０上に接するようにして、コンタクトプラグＣＰ３が形成されている。コンタクトプラグＣＰ３と多結晶シリコン層３３０との間は、絶縁膜３３１によって電気的に分離されている。コンタクトプラグＣＰ３は、層間絶縁膜３５０表面から、多結晶シリコン層３１０に達するようにして形成される。
【０１０１】
また、スティッチ領域ＳＡ３内には素子領域ＡＡが形成されており、層間絶縁膜３５０内には、素子領域ＡＡに達するコンタクトプラグＣＰ８が形成されている（図２１参照）。層間絶縁膜３５０上には、金属配線層４００が形成されている。金属配線層４００は、コンタクトプラグＣＰ３とコンタクトプラグＣＰ８とを接続する。すなわち、レプリカセレクトゲート線ＲＳＧとなる多結晶シリコン層３１０は、コンタクトプラグＣＰ３、ＣＰ８、及び金属配線層４００を介在して、ｐ型ウェル領域２０２に接続されている。
【０１０２】
層間絶縁膜３５０上には層間絶縁膜３６０、３７０が順次形成され、層間絶縁膜３７０上に、シャント配線２７０が形成されている。また、スティッチ領域ＳＡ３内にもワード線ＷＬ０〜ＷＬ（４ｍ−１）が形成されている。シャント配線２７０及びワード線ＷＬ０〜ＷＬ（４ｍ−１）は、スティッチ領域ＳＡ３を通過して書き込み用デコーダ２０に接続される。他方、レプリカセレクトゲート線ＲＳＧ０〜ＲＳＧ（４ｍ−１）となる多結晶シリコン層３１０、３３０は、レプリカセルアレイＲＣＡ内にのみ形成されている。
【０１０３】
次に、読み出し制御回路１３０内のディスチャージ回路１３１の備える電流源回路１３７の構成について、図２４乃至図２７を用いて説明する。図２４は、電流源回路１３７の平面図であり、図２５乃至図２７はそれぞれ、図２４におけるＸ７−Ｘ７’線方向、Ｙ６−Ｙ６’線方向、Ｙ７−Ｙ７’線方向に沿った断面図であり、
図示するように、メモリセルアレイ１０と同様に、ｐ型半導体基板２００の表面内にｎ型ウェル領域２０１が形成され、ｎ型ウェル領域２０１の表面内にｐ型ウェル領域２０２が形成されている。ｐ型ウェル領域２０２の表面内には複数の素子分離領域ＳＴＩが形成され、素子分離領域ＳＴＩによって周囲を取り囲まれ、長手方向が第１方向に沿ったストライプ形状の領域が素子領域ＡＡとなっている。また、ｐ型ウェル領域２０２上には、複数の素子領域ＡＡを跨ぐようにして、第１方向に直交する第２方向に沿ったストライプ形状のゲート電極４１０、４２０が形成されている。ゲート電極４１０、４２０はそれぞれ、ＭＯＳトランジスタ１３７−１、１３７−２のゲート電極として機能するものである。ゲート電極４１０、４２０は、プライムセルＰＣ及びレプリカセルＲＣの選択トランジスタＳＴと同様のスタック構造を有している。すなわち、ゲート電極４１０は、ｐ型ウェル領域２０２上にゲート絶縁膜４１１を介在して形成された多結晶シリコン層４１２と、多結晶シリコン層４１２上にゲート間絶縁膜４１３を介在して形成された多結晶シリコン層４１４とを備えている。そして、多結晶シリコン層４１２、４１４は、隣接する素子領域ＡＡ間で共通接続されている。但し、実質的にゲート電極として機能するのは多結晶シリコン層４１２である。そして、ｐ型ウェル領域２０２の表面内に、ＭＯＳトランジスタ１３７−１、１３７−２のソース領域及びドレイン領域として機能する不純物拡散層４８０が形成されている。ＭＯＳトランジスタ１３７−１のソース領域は、ＭＯＳトランジスタ１３７−２のドレイン領域と、不純物拡散層４３０を共有する。
【０１０４】
なお、複数の素子領域ＡＡ上に、複数のＭＯＳトランジスタが形成されているが、ＭＯＳトランジスタ１３７−１、１３７−２として機能するのはそのうちのいずれかのみであり、その他のＭＯＳトランジスタは、ダミーのＭＯＳトランジスタであり、電流源回路１３７として実質的な機能を有するものではない。
【０１０５】
ゲート電極４１０、４２０は、電流源回路１３７の端部まで引き出され、プライムセルＰＣやレプリカセルＲＣのシャント領域ＳＡ２、ＳＡ４と同一の構造を有する領域が形成されている。すなわち、素子分離領域ＳＴＩ上において、ゲート電極４１０、４２０は幅広になるように形成され、多結晶シリコン層４１４、４２４及びゲート間絶縁膜４１３、４２３が除去されている。
【０１０６】
そして、上記ＭＯＳトランジスタ群を被覆するようにして、ｐ型ウェル領域２０２上に層間絶縁膜３５０が形成されている。層間絶縁膜３５０中には、ＭＯＳトランジスタ４８０の不純物拡散層４８０に達するコンタクトホールＣＰ９、ＣＰ１０が形成されている。コンタクトホールＣＰ９は、ＭＯＳトランジスタ１３７−１のドレイン、及びＭＯＳトランジスタ１３７−１と同一行にあるダミーＭＯＳトランジスタのドレインに接続される。他方、コンタクトホールＣＰ１０は、ＭＯＳトランジスタ１３７−２のソース、及びＭＯＳトランジスタ１３７−２と同一行にあるダミーＭＯＳトランジスタのソースに接続される。更に、多結晶シリコン層４１４、４２４及びゲート間絶縁膜４１３、４２３が除去された領域においては、層間絶縁膜３５０中に、多結晶シリコン層４１２、４２２に達するコンタクトプラグＣＰ１１が形成されている。
【０１０７】
層間絶縁膜３５０上には、島状の金属配線層４３０が形成されている。互いに離隔された金属配線層４３０は、それぞれコンタクトプラグＣＰ９またはＣＰ１０と接している。更に層間絶縁膜３５０上には、金属配線層４７０が、コンタクトプラグＣＰ１１に接続されるようにして形成されている。すなわち、ゲート電極４１０の多結晶シリコン層４１２と、ゲート電極４２０の多結晶シリコン層４２２とは、コンタクトプラグＣＰ１１及び金属配線層４７０を介在して、電気的に接続されている。
【０１０８】
層間絶縁膜３５０上には、上記金属配線層４３０、４７０を被覆するようにして層間絶縁膜３６０が形成されている。層間絶縁膜３６０中には、コンタクトプラグＣＰ９に接続された金属配線層４３０に接するコンタクトプラグＣＰ１１、及びコンタクトプラグＣＰ１０に接続された金属配線層４３０に接するコンタクトプラグＣＰ１２が形成されている。
【０１０９】
層間絶縁膜３６０上には、長手方向が第１方向に沿ったストライプ形状の金属配線層４４０、４５０、４６０が形成されている。金属配線層４４０は、ＭＯＳトランジスタ８７−１に電気的に接続されたコンタクトプラグＣＰ１１に接し、金属配線層４５０は、ＭＯＳトランジスタ８７−２に電気的に接続されたコンタクトプラグＣＰ１２に接する。金属配線層４６０は、ダミーＭＯＳトランジスタに接続されたコンタクトプラグＣＰ１１、ＣＰ１２に接する。そして金属配線層４４０はレプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬに接続され、金属配線層４５０は接地電位に接続されている。上記金属配線層４４０、４５０、４６０を被覆するようにして、層間絶縁膜３６０上には層間絶縁膜３７０が形成されている。
【０１１０】
上記のように、電流源回路１３７は、メモリセルアレイ１０内のメモリセルブロックＢＬＫと同様の構成を有しており、メモリセルブロックの一部を電流源回路１３７として流用出来る。この際、メモリセルトランジスタＭＴ及び選択トランジスタＳＴは、それぞれ電流源回路１３７のＭＯＳトランジスタ１３７−１、１３７−２のいずれかとして機能出来る。そして、メモリセルアレイ１０内の金属配線層２２０及びローカルビット線を、それぞれ電流源回路１３７の金属配線層４３０及び金属配線層４４０、４５０、４６０として用いることが出来る。
【０１１１】
次に、上記構成の２Ｔｒフラッシュメモリ３の動作について、図２８を用いて以下説明する。図２８は、各種信号及び各ノードの電圧のタイミングチャートである。なお以下では、フローティングゲートに電子が注入されておらず閾値電圧が負である状態を“１”データが書き込まれている状態、フローティングゲートに電子が注入され、閾値電圧が正である状態を“０”データが書き込まれている状態と定義する。また説明の簡単化の為に、２本の書き込み用グローバルビット線ＷＧＢＬ０、ＷＧＢＬ１及び１本の読み出し用グローバルビット線ＲＧＢＬ０を有するメモリセルアレイ１０の場合を例に説明する。
【０１１２】
＜初期動作＞
まず、初期動作について図２９を用いて説明する。初期動作とは、データの書き込み、読み出し、及び消去などにあたって、最初に行われる動作のことである。初期動作は、図２８において、時刻ｔ０〜ｔ１の期間に行われる。図２９は、初期動作時における、書き込み用グローバルビット線ＷＧＢＬ０、ＷＧＢＬ１に対応した入力バッファ９０、スイッチ群８０、及び書き込み回路５０の回路図である。なお図２９はプライムセルアレイに対応した図面であるが、レプリカセルアレイに対応する構成も同様である。
【０１１３】
まず初期動作にあたっては、信号ＷＤＨ０、ＷＤＨ１が共に“Ｌ”レベル（０Ｖ）とされる。これによりスイッチ群８０内のＭＯＳトランジスタ８１がオフ状態となり、書き込み回路５０と入力バッファ９０とは電気的に分離される。また、ラッチ回路５３の高電圧電源電圧として与えられる書き込み禁止電圧ＶＰＩがＶcc２とされ、ＶＢＬＰＷが０Ｖとされる。そして、信号ＷＧＢＬＲＳＴが“Ｈ”レベル（Ｖcc２）とされ、全ての書き込み用グローバルビット線ＷＧＢＬ０、ＷＧＢＬ１がリセットされる。すなわち、書き込み回路５０内のＭＯＳトランジスタ５８がオン状態とされ、ＶＢＬＰＷノードから０Ｖが書き込み用グローバルビット線ＷＧＢＬ０、ＷＧＢＬ１に与えられる。この結果、全てのラッチ回路５３の出力ノードは“Ｌ”レベル（０Ｖ）となり、入力ノード（ノードＡ０、Ａ１）は“Ｈ”レベル（Ｖcc２）となる。
【０１１４】
以上のように、初期動作において、書き込み用グローバルビット線及びレプリカ書き込み用グローバルビット線が０Ｖにされると共に、ノードＡ０、Ａ１にＶcc２が与えられる。
【０１１５】
＜データラッチ動作＞
次に、データラッチ動作について図３０及び図３１を用いて説明する。データラッチ動作とは、データの書き込みにあたって、各ラッチ回路５３に対して、書き込みデータを入力する動作のことである。データラッチ動作は、時刻ｔ１〜ｔ２の間に行われる。図３０、図３１はデータラッチ動作時における、入力バッファ９０、スイッチ群８０、及び書き込み回路５０の回路図であり、図３０は“０”データが入力された場合、図３１は“１”データが入力された場合について示している。以下では、書き込み用グローバルビット線ＷＧＢＬ０に接続されたメモリセルに“０”データを書き込み（ＷＧＢＬ０が選択状態）、ＷＧＢＬ１に接続されたメモリセルに“１”データを書き込む（ＷＧＢＬ１が非選択状態）場合を例に挙げて説明する。
【０１１６】
まず図３０を用いて“０”データが入力された際について説明する。データラッチ動作にあたっては、信号ＷＧＢＬＲＳＴが０Ｖとされ、ＭＯＳトランジスタ５８はオフ状態とされる。これにより、各書き込み用グローバルビット線ＷＧＢＬ０、ＷＧＢＬ１はＶＢＬＰＷノードと電気的に分離される。更に、書き込み用グローバルビット線ＷＧＢＬ０に対応するラッチ回路５３にデータをラッチさせる為に、信号ＷＤＨ０が“Ｈ”レベル（Ｖcc２）とされ、書き込み用グローバルビット線ＷＧＢＬ０に対応するＭＯＳトランジスタ８１がオン状態となる。他方、書き込み用グローバルビット線ＷＧＢＬ１に対応するＭＯＳトランジスタ８１はオフ状態となる。従って、入力バッファ９０と、書き込み用グローバルビット線ＷＧＢＬ０に対応するラッチ回路５３とが電気的に接続される。
【０１１７】
そして、ＣＰＵ２から入力バッファ９０のインバータに“０”データが入力される。“０”データが入力される際には、インバータ９１の入力ノードに０Ｖが印加される。“０”データはインバータ９１で反転される。その結果、ＴＯＷＤＩ０ノードの電位はＶcc２となる。すると、ＭＯＳトランジスタ８２のゲートにはＶcc２が印加されているので、ＭＯＳトランジスタ８２はカットオフの状態となる。従って、ラッチ回路５３は時刻ｔ０〜ｔ１で与えられたデータを保持し続ける。すなわち、ノードＡ０はＶcc２のままであり、書き込み用グローバルビット線ＷＧＢＬ０は０Ｖのままである。
【０１１８】
次に図３１を用いて“１”データを入力する場合について説明する。“０”データを入力する場合と異なるのは、ＷＤＨ０＝０Ｖ、ＷＤＨ１＝Ｖcc２とされることにより、書き込み用グローバルビット線ＷＧＢＬ１に対応するＭＯＳトランジスタ８１がオン状態とされる点である。
【０１１９】
そしてＣＰＵ２から入力バッファに“１”データが入力される。“１”データが入力される際には、インバータ９１の入力ノードにＶcc２が印加される。従って、ＴＯＷＤＩ０ノードの電位は０Ｖとなる。このＴＯＷＤＩ０ノードの電位は、ＭＯＳトランジスタ８１の電流経路を介してラッチ回路５３に入力される。その結果、ノードＡ１の電位はＶcc２から０Ｖに反転し、書き込み用グローバルビット線ＷＧＢＬ１の電位は０ＶからＶcc２に反転する。
【０１２０】
以上のように、データラッチ動作においては、“１”書き込みを行うメモリセルに対応したラッチ回路内のデータが、初期状態から反転される。すなわち、“０”書き込み（電子を注入）するときには、実質的にはデータは外部から入力されず、“１”書き込み（電子を注入しない＝非選択）するときには、データを外部から取り込む。
【０１２１】
なお、２Ｔｒフラッシュメモリにデータをストアさせる際、レプリカセルの全ては書き込み非選択とされる。従って、レプリカ書き込み用グローバルビット線Ｒ＿ＷＧＢＬ０、Ｒ＿ＷＧＢＬ１に対応する書き込み回路５０、スイッチ群８０及び入力バッファ９０の動作は、上記プライムセルアレイＰＣＡにおける書き込み用グローバルビット線ＷＧＢＬ１の場合と同様である。すなわち、レプリカ書き込み用グローバルビット線Ｒ＿ＷＧＢＬ０、Ｒ＿ＷＧＢＬ１には、ＭＯＳトランジスタ５２のソースからＶＰＩ＝０Ｖが与えられる。
【０１２２】
＜書き込み動作＞
次に書き込み動作について図３２を用いて説明する。データの書き込みは、同一行にある全てのメモリセルブロックに対して一括して行われる。但し、各メモリセルブロック内において、同時に書き込まれるメモリセルは、ローカルビット線ＬＢＬ０、ＬＢＬ１のいずれかに接続されたプライムセルと、ローカルビット線ＬＢＬ２、ＬＢＬ３のいずれかに接続されたプライムセルの２つである。また、選択ワード線に接続されたレプリカセルには、必ず“１”データが書き込まれる。言い換えれば、レプリカセルが保持しているデータは書き換えられない。
【０１２３】
書き込み動作は、図２８において、時刻ｔ２〜ｔ３の期間に行われる。また図３１は、書き込み動作時におけるメモリセルアレイ１０及び書き込み回路５０の回路図である。図３２において、ワード線ＷＬ０、及びローカルビット線ＬＢＬ０、ＬＢＬ２に接続されたメモリセルトランジスタＭＴにデータを書き込むものとし、そのうち、ローカルビット線ＬＢＬ０に接続されたメモリセルトランジスタＭＴに“０”データを書き込み、ローカルビット線ＬＢＬ２に接続されたメモリセルトランジスタＭＴに“１”データを書き込むものとする。換言すれば、ローカルビット線ＬＢＬ０に接続されたメモリセルが選択され、ローカルビット線ＬＢＬ２に接続されたメモリセルが非選択とされる。
【０１２４】
まず書き込み動作にあたって、信号ＷＧＢＬＲＳＴは依然として０Ｖである。そして、時刻ｔ２において書き込み禁止電圧ＶＰＩがＶcc２から０Ｖに変化し、ＶＢＬＰＷノードの電位が０ＶからＶＢＢ１（−７Ｖ）に変化する。負電位ＶＢＢ１は、ライトステートマシーン１１０の命令によって電圧発生回路１２０が出力する。なお、ＶＰＩの電位は、−７Ｖではなく、その他の負電位であっても良い。
【０１２５】
すると、ラッチ回路５３内のインバータ５４、５５の低電圧側の電源電圧が０ＶからＶＢＢ１に変化し、高電圧側の電源電圧がＶcc２から０Ｖに変化するから、ノードＡ０、Ａ１の電位はそれぞれ０Ｖ、ＶＢＢ１に変化する。また書き込み用グローバルビット線ＷＧＢＬ０、ＷＧＢＬ１の電位もそれぞれＶＢＢ１、０Ｖに変化する。
【０１２６】
そして、書き込み用デコーダ２０が、ワード線ＷＬ０を選択して、選択ワード線ＷＬ０に正電圧ＶＰＰ（１２Ｖ）を印加する。また分離用ＭＯＳトランジスタ２５がオン状態とされることによって、ＶＳＧＰＷノードから、全セレクトゲート線ＳＧ０〜ＳＧ（４ｍ−１）に負電位ＶＢＢ１（−７Ｖ）が印加される。更に、レベルシフト回路２７の出力が“Ｌ”レベルとなり、ＶＰＷ＿ＲＷノードが０ＶからＶＢＢ１に変化するから、メモリセルが形成されている基板（ｐ型ウェル領域２０２）には負電位ＶＢＢ１が印加される。なお、書き込み時においては、信号ＺＩＳＯＧは“Ｌ”レベルとされており、セレクトゲートデコーダ３０のロウアドレスデコード回路３１は、セレクトゲート線から電気的に分離されている。
【０１２７】
また、カラムデコーダ４０は、選択ワード線ＷＬ０を含むメモリセルブロックＢＬＫに対応する書き込み用カラムセレクタＷＣＳに接続された２本の書き込み用カラム選択線のうち、書き込み用カラム選択線ＷＣＳＬ０を選択する。これにより、書き込み用カラムセレクタＷＣＳ内のＭＯＳトランジスタ１１、１３がオン状態とされる。その結果、書き込み用グローバルビット線ＷＧＢＬ０とローカルビット線ＬＢＬ０とが電気的に接続され、書き込み用グローバルビット線ＷＧＢＬ１とローカルビット線ＬＢＬ２とが電気的に接続される。
【０１２８】
またカラムデコーダ４０は、選択ワード線ＷＬ０を含まないメモリセルブロックＢＬＫに対応する書き込み用カラムセレクタＷＣＳに接続された書き込み用カラム選択線を全て非選択とする。そのため、選択ワード線を含まないメモリセルブロックＢＬＫに対応する書き込み用カラムセレクタＷＣＳ内のＭＯＳトランジスタ１１〜１４はオフ状態とされる。
【０１２９】
更にカラムデコーダ４０は、全ての読み出し用カラム選択線ＲＣＳＬ０〜ＲＣＳＬ（４ｍ−１）を非選択とする。これにより、全ての読み出し用カラムセレクタＲＣＳ内のＭＯＳトランジスタ１５〜１８はオフ状態とされる。従って、読み出し用グローバルビット線ＲＧＢＬとローカルビット線ＬＢＬ０〜ＬＢＬ３とは、電気的に分離されている。
【０１３０】
更にカラムデコーダ４０は、非選択とされるローカルビット線ＬＢＬ１、ＬＢＬ３に接続されるＭＯＳトランジスタ４２、４４をオン状態とすべく、書き込み禁止用カラム選択線ＩＣＳＬ１を“Ｈ”レベル（Ｖcc２）とする。選択ローカルビット線ＬＢＬ０、ＬＢＬ２に対応するＭＯＳトランジスタ４１、４３に接続される書き込み禁止用カラム選択線ＩＣＳＬ０は“Ｌ”レベルとされ、ＭＯＳトランジスタ４１、４３はオフ状態である。その結果、非選択ローカルビット線ＬＢＬ１、ＬＢＬ３には書き込み禁止電圧ＶＰＩ＝０Ｖが印加される。
【０１３１】
上記の結果、書き込み用カラムセレクタＷＣＳ内のＭＯＳトランジスタ１１を介して、書き込み用グローバルビット線ＷＧＢＬ０から、選択ワード線ＷＬ０を含むメモリセルブロックＢＬＫのローカルビット線ＬＢＬ０に、書き込み電圧（ＶＢＢ１）が与えられる。更に、ＭＯＳトランジスタ１３を介して、書き込み用グローバルビット線ＷＧＢＬ１から、選択ワード線ＷＬ０を含むメモリセルブロックＢＬＫのローカルビット線ＬＢＬ２に、書き込み禁止電圧ＶＰＩ（０Ｖ）が与えられる。
【０１３２】
その結果、書き込み用グローバルビット線ＷＧＢＬ１及びワード線ＷＬ０に接続されたメモリセルトランジスタＭＴにおいては、ゲート・チャネル間の電位差が十分ではない（ＶＰＰ−ＶＰＩ＝１２Ｖ）ため、フローティングゲートに電子は注入されない。すなわち、メモリセルＭＣは負の閾値を維持する。すなわち“１”データが書き込まれる。また、非選択ローカルビット線ＬＢＬ１、ＬＢＬ３及びワード線ＷＬ０に接続されたメモリセルトランジスタＭＴにおいても、チャネルにＶＰＩが印加されているため、フローティングゲートに電子は注入されず、メモリセルＭＣは負の閾値を保持する。他方、書き込み用グローバルビット線ＷＧＢＬ０及びワード線ＷＬ０に接続されたメモリセルトランジスタＭＴにおいては、ゲート・チャネル間の電位差が十分である（ＶＰＰ−ＶＢＢ１＝１９Ｖ）ため、ＦＮ tunnelingによってフローティングゲートに電子が注入される。その結果、メモリセルトランジスタＭＴの閾値は正に変化する、すなわち“０”データが書き込まれる。
【０１３３】
なお上記はプライムセルアレイＰＣＡの場合であるが、レプリカセルアレイＲＣＡの場合であっても同様である。但しレプリカセレクトゲート線ＲＳＧ０〜ＲＳＧ（４ｍ−１）はＶＰＷに接続されているため、全てＶＢＢ１とされる。そしてレプリカ書き込み用グローバルビット線Ｒ＿ＷＧＢＬ０、Ｒ＿ＷＧＢＬ１とワード線ＷＬ０に接続されたメモリセルトランジスタＭＴのフローティングゲートには電子は注入されない。従って、レプリカセルＲＣの閾値は負の値を維持する。
【０１３４】
以上のようにして、１ページのメモリセルトランジスタに一括してデータが書き込まれる。そして、実質的にデータのストレージに用いられるのはプライムセルアレイＰＣＡのみであり、レプリカセルアレイＲＣＡには常時“０”データが書き込まれる。すなわち、書き込み動作によってレプリカセルＲＣの閾値は変化することは無く、レプリカセルＲＣには実質的にデータは書き込まれない。
【０１３５】
＜読み出し動作＞
次に読み出し動作について図３３、図３４を用いて説明する。図３３は、２Ｔｒフラッシュメモリ３のプライムセルアレイＰＣＡ及び読み出しユニット６１の回路図であり、図３４は、レプリカセルアレイＲＣＡ及び読み出し制御回路１３０の回路図である。図３３は、ローカルビット線ＬＢＬ０とワード線ＷＬ０に接続されたメモリセルトランジスタＭＴからデータを読み出す場合について示しており、図３４はその際におけるレプリカセルアレイＲＣＡの様子を示している。
【０１３６】
本実施形態においてデータはプライムセルアレイＰＣＡのみから読み出され、レプリカセルアレイＲＣＡからは読み出されない。そしてデータは、メモリセルブロックＢＬＫあたり１つのプライムセルＰＣから読み出される。但し１つのメモリセルブロックＢＬＫあたり複数本の読み出し用グローバルビット線が存在する場合には、その数だけデータが読み出される。
【０１３７】
まず図３３に示すように、セレクトゲートデコーダ３０が、セレクトゲート線ＳＧ０を選択（“Ｈ”レベル：Ｖcc＝３Ｖ）する。また、書き込み用デコーダ２０は、全てのワード線ＷＬ０〜ＷＬ（４ｍ−１）を非選択（０Ｖ）とし、ｐ型ウェル領域２０２の電位ＶＰＷを０Ｖとする。更に、ソース線ドライバ７０は、ソース線の電位を０Ｖとする。
【０１３８】
そして、カラムデコーダ４０は、選択セレクトゲート線ＳＧ０を含むメモリセルブロックＢＬＫに対応する読み出し用カラムセレクタＲＣＳに接続された、４本の読み出し用カラム選択線ＲＣＳＬ０〜ＲＣＳＬ３のうち、読み出し用カラム選択線ＲＣＳＬ０を選択する。これにより、選択セレクトゲート線ＳＧ０を含むメモリセルブロックＢＬＫに対応する読み出し用カラムセレクタＲＣＳ内のＭＯＳトランジスタ１５がオン状態とされる。また、信号ＩＳＯが“Ｈ”レベルとされて、ＭＯＳトランジスタ７２がオン状態となる。その結果、読み出し用グローバルビット線ＲＧＢＬ０と、ローカルビット線ＬＢＬ０とが電気的に接続される。但し、選択セレクトゲート線ＳＧ０を含まないメモリセルブロックＢＬＫに対応する読み出し用カラムセレクタＲＣＳに接続される全ての読み出し用カラム選択線は非選択とされる。
【０１３９】
またカラムデコーダ４０は、全ての書き込み用カラム選択線ＷＣＳＬ０〜ＷＣＳＬ（２ｍ−１）を非選択とする。これにより、全ての書き込み用カラム選択線ＷＣＳＬ０〜ＷＣＳＬ（２ｍ−１）内の４つのＭＯＳトランジスタ１１〜１４の全てがオフ状態とされる。従って、書き込み用グローバルビット線ＷＧＢＬとローカルビット線ＬＢＬ０〜ＬＢＬ３とは、電気的に分離されている。
【０１４０】
上記の結果、１つのメモリセルブロックＢＬＫ当たり、ローカルビット線ＬＢＬ０〜ＬＢＬ３のいずれか１本は、読み出し用カラムセレクタＲＣＳ、読み出し用グローバルビット線、及びＭＯＳトランジスタ７２を介して、センスアンプ６４に接続される。
【０１４１】
そして、読み出し用グローバルビット線ＲＧＢＬの電位変化をセンスアンプ６４が増幅することによって、データの読み出しが行われる。すなわち、読み出し用グローバルビット線ＲＧＢＬ０に例えば３．０Ｖが印加される。すると、選択ワード線ＷＬ０及び選択ローカルビット線ＬＢＬ０に接続されているメモリセルトランジスタＭＴに書き込まれているデータが“１”であれば、読み出し用グローバルビット線ＲＧＢＬ０からソース線に電流が流れる。他方、書き込まれているデータが“０”であれば、電流は流れない。
【０１４２】
なお、レプリカセルアレイＲＣＡでは、レプリカセレクトゲート線ＲＣＡ０〜ＲＣＡ（４ｍ−１）が０Ｖとされている。従って、選択ワード線ＷＬ０に接続されたレプリカセルＲＣからはデータは読み出されない。
【０１４３】
上記読み出し動作について、図３６及び図３７を用いて詳細に説明する。図３６は読み出し動作のフローチャートであり、図３７は読み出し動作時における各種信号のタイミングチャートである。以下では説明の簡略化の為に、読み出し用グローバルビット線ＲＧＢＬ０〜ＲＧＢＬ（ｎ−１）を単にＲＧＢＬと表記する。
【０１４４】
まず読み出し動作にあたって、読み出し用グローバルビット線ＲＧＢＬ及びレプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬと、ローカルビット線ＬＢＬ０〜ＬＢＬ３のいずれかが接続される。またディスチャージ回路１３１がオフ状態（ＭＯＳトランジスタ１３７−１、１３７−２がオフ状態：図５参照）とされる。更に、信号ＢＩＡＳが“Ｈ”レベル、信号／ＰＲＥ−ｃｎｔ、／ＰＲＥが“Ｌ”レベルとされる。従って、第１プリチャージ回路７３のＭＯＳトランジスタ６５、６６、第２プリチャージ回路１３３のＭＯＳトランジスタ１３５、１３６がオン状態とされる。その上で、信号ＩＳＯが“Ｈ”レベルとされ、ＭＯＳトランジスタ１３２、６２がオン状態とされる（ステップＳ１０、時刻ｔ１）。これにより、読み出し用グローバルビット線ＲＧＢＬ及びレプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬは、それぞれ第１、第２プリチャージ回路６３、１３４によってプリチャージされる（ステップＳ１１）。
【０１４５】
第１、第２プリチャージ回路６３、１３４は同一のプリチャージ能力（電圧供給能力）を有している。そして、読み出し用グローバルビット線ＲＧＢＬに存在する寄生容量は、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬに存在する寄生容量よりも小さい。従って、読み出し用グローバルビット線ＲＧＢＬの電位上昇率は、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬよりも大きい。よって、読み出し用グローバルビット線ＲＧＢＬの電位は、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬよりも先に、センスアンプ６４のデータ判定閾値Ｖthまで上昇する。図３７の例であると、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬの電位がＶthに達するのに時間Δｔ１だけかかる（時刻ｔ３）のに対し、読み出し用グローバルビット線ＲＧＢＬの電位がＶthに達するのにかかる時間（時刻ｔ２）はΔｔ２（＜Δｔ１）である。
【０１４６】
読み出し制御回路１３０内の信号発生回路１３４は、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬの電位ＶＲＢＬを監視している（図４参照）。電位ＶＲＢＬがＶthより低い期間は、プリチャージ信号／ＰＲＥをアサート（“Ｌ”レベル）し続ける。電位ＶＲＢＬがＶthに達すると（ステップＳ１２、時刻ｔ３）、プリチャージ信号／ＰＲＥをネゲートする（“Ｈ”レベルとする）。プリチャージ信号／ＰＲＥが“Ｈ”レベルとされることで、読み出し用グローバルビット線ＲＧＢＬのプリチャージが終了する（ステップＳ１３、時刻ｔ４）。前述の通り、この時点でＶＲＢＬはＶthを越えている。また、時刻ｔ３以降にプリチャージ信号／ＰＲＥ−ｃｎｔも“Ｈ”レベルとされ、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬのプリチャージが終了する。
【０１４７】
次に、セレクトゲートデコーダ３０がいずれかのセレクトゲート線ＳＧを選択すると共に、ディスチャージ回路１３１がオン状態とされる（ステップＳ１４、時刻６）。ディスチャージ回路１３１がオン状態とされる際には、電圧発生回路１３８が一定電圧Ｖrefを出力する。この電圧Ｖrefが出力されることで、電流源回路１３７のＭＯＳトランジスタ１３７−１、１３７−２がオン状態となる。
【０１４８】
セレクトゲートデコーダ３０によってセレクトゲート線ＳＧが選択されることにより、プライムセルＰＣに保持されたデータが、読み出し用グローバルビット線ＲＧＢＬに読み出される。また同時にディスチャージ回路１３１がオン状態とされることで、電流源回路１３７によってレプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬの電荷が放電される（ステップＳ１５、時刻ｔ６）。この際、全レプリカセレクトゲート線ＲＳＧは０Ｖである。
【０１４９】
選択セレクトゲート線に接続されたプライムセルＰＣが“０”データを保持している場合、読み出し用グローバルビット線ＲＧＢＬの電位ＶＢＬはプリチャージ電位を維持する。他方、“１”データを保持している場合には、電位ＶＢＬはプリチャージ電位から０Ｖに向かって下降する。またレプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬの電位ＶＲＢＬの電位は、レプリカセルＲＣの閾値にかかわらず、０Ｖに向かって下降する。そして、読み出し用グローバルビット線ＲＧＢＬの電位下降率は、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬよりも大きい。よって、“１”データを保持するプライムセルに接続された読み出し用グローバルビット線ＲＧＢＬの電位は、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬよりも先に、センスアンプ６４のデータ判定閾値Ｖthまで下降する。なぜなら、読み出し用グローバルビット線ＲＧＢＬに存在する寄生容量は、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬに存在する寄生容量よりも小さいため、読み出し用グローバルビット線ＲＧＢＬの方が、レプリカ読み出し用グローバルビット線ＲＧＢＬよりもディスチャージに要する時間が短くするからである。図３７の例であると、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬの電位がプリチャージレベルからＶthに達するのに必要な時間がΔｔ３である（時刻ｔ８）のに対し、読み出し用グローバルビット線ＲＧＢＬの電位がプリチャージレベルからＶthに達するのに必要な時間はΔｔ４（＜Δｔ３）である（時刻ｔ７）。
【０１５０】
読み出し制御回路１３０内の信号発生回路１３４は、電位ＶＲＢＬがＶthより高い期間は、読み出し終了信号Ｒｅａｄ−ｅｎｄをネゲート（“Ｌ”レベル）し続ける。電位ＶＲＢＬがＶthに達すると（ステップＳ１６、時刻ｔ８）、読み出し終了信号Ｒｅａｄ−ｅｎｄをアサートする（“Ｈ”レベルとする；ステップＳ１７、時刻ｔ８）。読み出し終了信号Ｒｅａｄ−ｅｎｄが“Ｈ”レベルとされることで、センスアンプ６４は、その時点での電位ＶＢＬに基づいて読み出しデータを確定させる（ステップＳ１８、時刻ｔ９）。より具体的には、時刻ｔ９においてフリップフロップに格納されているデータが読み出しデータとして確定する。すなわちセンスアンプ６４は、時刻ｔ９において、電位ＶＢＬがＶthを越えていれば“０”データと判定し、Ｖthを越えていなければ“１”データと判定する。前述の通り、プライムセルＰＣが“１”データを保持していた場合、読み出し終了信号Ｒｅａｄ−ｅｎｄが“Ｈ”レベルとされる時点で電位ＶＢＬはＶthより低下している。
【０１５１】
そしてセンスアンプ６４は、時刻ｔ９で確定した読み出しデータを、時刻ｔ１０において、出力信号ＯＵＴとして出力する。
【０１５２】
＜消去動作＞
次に消去動作について、図３５を用いて説明する。消去動作は、図２８における時刻ｔ４以降に行われる。図３５は、消去動作時におけるメモリセルアレイ１０の回路図である。データの消去は、ｐ型ウェル領域２０２を共通とする全てのメモリセルＭＣから一括して行われる。消去動作は、ＦＮ tunnelingによってフローティングゲートから電子を引き抜くことによって行われる。
【０１５３】
消去動作にあたっては、ＭＯＳトランジスタ１１〜１６の全てがオフ状態とされる。従って、全書き込み用グローバルビット線ＷＧＢＬ０、ＷＧＢＬ１は、ラッチ回路５１及びＶＢＬＰＷノード並びにＶＰＩノードと電気的に分離されて、フローティングの状態となる。
【０１５４】
そして書き込み用デコーダ２０は、選択ブロック内における全てのワード線ＷＬ０〜ＷＬ（４ｍ−１）に負電圧ＶＢＢ２を印加する。更に、消去動作時には消去信号ＥＲＡＳＥがマルチプレクサ２６に入力されるため、レベルシフト回路２７の出力が“Ｈ”レベルとなる。また、ＶＰＷ＿ＥノードがＶcc２からＶＰＰに変化するから、メモリセルが形成されている基板（ｐ型ウェル領域２０２）には正電位ＶＰＰが印加される。なお、消去時においては、信号ＺＩＳＯＧ、ＷＳＧは“Ｌ”レベルとされており、セレクトゲートデコーダ３０及び書き込み用デコーダ２０のロウアドレスデコード回路３１、２１は、セレクトゲート線から電気的に分離されている。
【０１５５】
その結果、メモリセルＭＣのメモリセルトランジスタのフローティングゲートから電子がＦＮ tunnelingによって半導体基板に引き抜かれる。これにより、ワード線ＷＬ０〜ＷＬ（４ｍ−１）に接続された全てのプライムセルＰＣ及びレプリカセルＲＣの閾値電圧が負となり、データが消去される。
【０１５６】
以上のようにして、一括してデータが消去される。
【０１５７】
上記のような、この発明の第１の実施形態に係るフラッシュメモリによれば、下記（１）乃至（７）の効果が得られる。
（１）データの読み出し精度を向上出来る（その１）。
本実施形態に係る構成であるとデータの読み出し精度を向上できる。この点について、図３８を用いつつ以下説明する。図３８は、プリチャージ信号／ＰＲＥ、セレクトゲート線ＳＧ電位、読み出し終了信号Ｒｅａｄ−ｅｎｄ、“０”読み出し時の読み出し用グローバルビット線ＲＧＢＬ電位、及び“１”読み出し時の読み出し用グローバルビット線ＲＧＢＬ電位のタイミングチャートである。
【０１５８】
（１−１）“０”データ読み出し時について
まず“０”読み出し時について説明する。従来の読み出し方法であると、ビット線のプリチャージ時間が短すぎる場合があった。図３８の例であると、ビット線の電位がセンスアンプのデータ判定閾値Ｖthまで上昇する前の時刻ｔ２でプリチャージが終了してしまう場合があった。この場合、ビット線電位（プリチャージ電位）がＶthよりも低いため、メモリセルに保持されているデータが“０”データであっても、センスアンプは読み出しデータを“１”データであると誤判定してしまう。
【０１５９】
しかし本実施形態であると、読み出し用グローバルビットのプリチャージが終了するのは、レプリカ読み出し用グローバルビット線がＶthに達した後である。そしてこの時点では、読み出し用グローバルビット線の電位は確実にＶthを越えている。従って、読み出しデータを正確に判定することが出来る。この点につき、図３９を用いて説明する。図３９は、プリチャージ時のプライムセルアレイＰＣＡ、レプリカセルアレイＲＣＡ、読み出し回路６０、及び読み出し制御回路１３０の模式的な回路図である。
【０１６０】
読み出し用グローバルビット線ＲＧＢＬのプリチャージは第１プリチャージ回路７３によって行われ、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬのプリチャージは第２プリチャージ回路８３によって行われる。そして、第１、第２プリチャージ回路は、互いに同一のプリチャージ能力を有している。従って、プリチャージに必要な時間は、読み出し用グローバルビット線Ｒ＿ＲＧＢＬ及びレプリカ読み出し用グローバルビット線ＲＧＢＬに存在する寄生容量によって決まる。寄生容量が大きいほど、プリチャージに時間がかかる。
【０１６１】
前述の通り、プライムセルアレイＰＣＡ内におけるローカルビット線ＬＢＬ０〜ＬＢＬ３のそれぞれの寄生容量は、レプリカセルアレイＲＣＡ内におけるローカルビット線ＬＢＬ０〜ＬＢＬ３のそれぞれの寄生容量よりも小さい。すなわち、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬに存在する寄生容量Ｃ_{Ｒ＿ＲＧＢＬ}は、読み出し用グローバルビット線ＲＧＢＬに存在する寄生容量Ｃ_ＲＧＢＬよりも大きい。従って、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬをプリチャージするのに要する時間は、読み出し用グローバルビット線ＲＧＢＬをプリチャージするのに要する時間よりも長い。
【０１６２】
そして信号発生回路１３４は、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬの電位に基づいて、プリチャージ信号／ＰＲＥを生成している。より具体的に言えば、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬの電位がセンスアンプ６４のデータ判定閾値Ｖthを越えてから、プリチャージ信号／ＰＲＥをネゲートする。言い換えれば、プリチャージに最も時間のかかるビット線（レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬ）の電位がＶthを超えて初めてプリチャージ信号／ＰＲＥをネゲートする。従って、プリチャージ信号／ＰＲＥがネゲートされた時点においては、メモリセルアレイ１０に含まれる全てのビット線（読み出し用グローバルビット線及びレプリカ読み出し用グローバルビット線）の電位がＶthを超えている。よって、ビット線の電位を確実にプリチャージすることが可能となる。
【０１６３】
また上記効果は、レプリカセルアレイＲＣＡは、信号ＩＳＯを制御するセレクトゲートデコーダ３０から最も遠い位置にあるということにも起因する。データの読み出し動作、より具体的にはプリチャージ動作は、信号ＩＳＯが“Ｈ”レベルとされることにより分離用ＭＯＳトランジスタ６２、１３２がオン状態になって初めてスタートする。すると、読み出し制御回路１３０内の分離用ＭＯＳトランジスタ１３２は、読み出し回路６０内のＭＯＳトランジスタ６２の全てよりセレクトゲートデコーダ３０から遠いため、ＭＯＳトランジスタ１３２がオン状態となるのは、ＭＯＳトランジスタ６２の全てがオン状態になった後である。すなわち、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬのプリチャージは、全ての読み出し用グローバルビット線ＲＧＢＬのプリチャージがスタートした後である。そして、信号発生回路１３４は、最も遅くプリチャージが始まるレプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬの電位を基準にしてプリチャージ信号／ＰＲＥを制御する。従って、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬよりも先にプリチャージの始まる読み出し用グローバルビット線ＲＧＢＬの電位を確実にＶth以上にすることが出来る。
【０１６４】
（１−２）“０”データ読み出し時について
次に“１”読み出し時について説明する。従来の読み出し方法であると、読み出し時間が短すぎる場合があった。図３８の例であると、ビット線の電位がセンスアンプのデータ判定閾値Ｖthまで下降する前の時刻ｔ５で、メモリセルからのデータの読み出しが終了してしまう場合があった。この場合、ビット線電位がＶthよりも高いため、メモリセルに保持されているデータが“１”データであっても、センスアンプは読み出しデータを“０”データであると誤判定してしまう。
【０１６５】
しかし本実施形態であると、プライムセルからのデータの読み出しが終了するのは、レプリカ読み出し用グローバルビット線のディスチャージを開始してから、該レプリカ読み出し用グローバルビット線電位がＶthまで下降した後である。そしてこの時点では、読み出し用グローバルビット線の電位は確実にＶthより低下している。従って、読み出しデータを正確に判定することが出来る。この点につき、図４０を用いて説明する。図４０は、ディスチャージ時のプライムセルアレイＰＣＡ、レプリカセルアレイＲＣＡ、読み出し回路６０、及び読み出し制御回路１３０の模式的な回路図である。
【０１６６】
読み出し用グローバルビット線ＲＧＢＬのディスチャージは、選択されたプライムセルＰＣによって行われ、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬのプリチャージはディスチャージ回路１３１によって行われる。そして、ディスチャージ回路１３１内の電流源回路１３７は、メモリセルと同一の構成を有している。従って、電流源回路１３７とプライムセルＰＣとは、互いに同一のディスチャージ能力を有している。よって、ディスチャージに必要な時間は、読み出し用グローバルビット線Ｒ＿ＲＧＢＬ及びレプリカ読み出し用グローバルビット線ＲＧＢＬに存在する寄生容量によって決まる。寄生容量が大きいほど、ディスチャージに時間がかかる。
【０１６７】
前述の通り、寄生容量Ｃ_{Ｒ＿ＲＧＢＬ}は寄生容量Ｃ_ＲＧＢＬよりも大きい。従って、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬをディスチャージするのに要する時間は、読み出し用グローバルビット線ＲＧＢＬをディスチャージするのに要する時間よりも長い。
【０１６８】
そして信号発生回路１３４は、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬの電位に基づいて、読み出し終了信号Ｒｅａｄ−ｅｎｄを生成している。より具体的に言えば、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬの電位がセンスアンプ６４のデータ判定閾値Ｖthより低下してから、読み出し終了信号Ｒｅａｄ−ｅｎｄをアサートする。言い換えれば、ディスチャージに最も時間のかかるビット線（レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬ）の電位がＶthより低下して初めて読み出し終了信号Ｒｅａｄ−ｅｎｄをアサートする。従って、読み出し終了信号Ｒｅａｄ−ｅｎｄがアサートされた時点においては、レプリカ読み出し用グローバルビット線、及び“１”データを保持する選択プライムセルが接続された全ての読み出し用グローバルビット線の電位がＶthよりも低下している。このようにして、“１”データが読み出されたビット線の電位が確実にＶthよりも低下した後に、読み出し終了信号Ｒｅａｄ−ｅｎｄをアサートすることが出来る。
【０１６９】
（２）データの読み出し精度を向上出来る（その２）。
【０１７０】
本実施形態に係る構成であると、レプリカセレクトゲート線ＲＳＧはセレクトゲート線と分離され、且つｐ型ウェル領域２０２に接続されている。そして、読み出し動作時には、全てのレプリカセレクトゲート線ＲＳＧが０Ｖとされる。従って、読み出し動作時における全てのレプリカセルＲＣはオフ状態である。このような構成とすることで、レプリカセルＲＣを、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬのディスチャージに使用しないようにすることが出来る。
【０１７１】
従来のようにレプリカセルＲＣをディスチャージの為に使用する場合、当然ながらディスチャージする際の電流供給能力はレプリカセルの閾値電圧に依存する。そして閾値電圧はフローティングゲートに注入された電子の割合によって決まる。従って、この場合にはディスターブによるレプリカセルの閾値電圧の変化によって、ディスチャージする際のレプリカセルの電流供給能力が変化してしまう。その結果、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬを常時一定の電圧変化率でディスチャージすることが困難であった。
【０１７２】
しかし本実施形態ではレプリカセルをディスチャージに使用しないため、上記問題を解決出来る。その代わり、電流源回路１３７によってレプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬのディスチャージを行っている。電流源回路１３７はレプリカセルＲＣと同一の構成を有しているが、フローティングゲートにゲート電圧が印加される。従って電流源回路１３７は、レプリカセルＲＣのようなディスターブによる影響を受けず、常時一定の電圧変化率でレプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬをディスチャージ出来る。その結果、データの読み出し精度を向上できる。
【０１７３】
（３）データの読み出し速度を向上出来る。
上記（１）と同時に、データの読み出し速度を向上することが出来る。この点につき、再び図３８を用いて説明する。図３８では、読み出し用グローバルビット線ＲＧＢＬの電位が略ＶＤＤに達するまでプリチャージを行い、且つ０Ｖに達するまでディスチャージを行う場合を例に挙げて示している。しかし、上記（１）の効果は、図３８における時刻ｔ３の時点でプリチャージを終了し、時刻ｔ６の時点でディスチャージを終了しても得られる。すなわち、時刻ｔ３でプリチャージを終了しても、読み出し用グローバルビット線ＲＧＢＬの電位はＶthを超えている。また時刻ｔ６でディスチャージを終了しても、読み出し用グローバルビット線ＲＧＢＬの電位はＶthを下回っている。従って、時刻ｔ３の時点でセレクトゲートを選択してディスチャージを行い、時刻ｔ６の時点でディスチャージを終了して読み出しデータを確定させても、正確な読み出しが出来る。すなわち、プリチャージ及びディスチャージの期間に余計なマージンを設ける必要が無い。従って、読み出し動作速度を格段に向上させることが出来る。
【０１７４】
（４）製造プロセスの複雑化を招くことなく上記効果（１）乃至（３）が得られる。
本実施形態に係る構成であると、レプリカセルアレイＲＣＡ、読み出し制御回路１３０を設けている。しかし、レプリカセルアレイＲＣＡの構成はプライムセルアレイＰＣＡとほぼ同一の構成である。また読み出し制御回路１３０内の第２プリチャージ回路８３は読み出し回路６０の第１プリチャージ回路７３と同一の構成である。更に、読み出し制御回路１３０内の電流源回路１３７はメモリセルアレイ１０とほぼ同一の構成である。従って、レプリカセルアレイＲＣＡ及び読み出し制御回路１３０は、それぞれプライムセルアレイＰＣＡ及び読み出し回路６０と同一プロセスで製造することが出来る。従って、製造プロセスの複雑化を招くことなく、上記実施形態を実施出来る。
【０１７５】
また、ディスチャージ回路１３１内の電流源回路１３７は、機能的には２つのＭＯＳトランジスタがあれば十分であるが、その場合には孤立パターンとなり、リソグラフィの信頼性が悪化する虞がある。従って、本実施形態で図２４を用いて説明したように、ダミーＭＯＳトランジスタを含む複数のＭＯＳトランジスタで電流源回路１３７を形成することが望ましい。また電流源回路１３７の構成はメモリセルアレイ１０とほぼ同様であるので、メモリセルアレイ１０内部に配置しても良い。
【０１７６】
（５）フラッシュメモリの動作速度を向上出来る。
本実施形態に係る構成であると、ビット線がローカルビット線とグローバルビット線（読み出し用グローバルビット線、書き込み用グローバルビット線）とに階層化されている。すなわち、複数のローカルビット線の各々に複数のメモリセルが接続され、複数のグローバルビット線の各々に複数のローカルビット線が接続されている。図２の例であると、１本の書き込み用グローバルビット線ＷＧＢＬに、第１カラムセレクタＷＣＳを介して２（ｍ−１）本のローカルビット線（ＬＢＬ０及びＬＢＬ１、またはＬＢＬ２及びＬＢＬ３）が接続されている。そしてローカルビット線ＬＢＬの各々に、４つのメモリセルが接続されている。また、１本の読み出し用グローバルビット線ＲＧＢＬには、読み出し用カラムセレクタＲＣＳを介して４（ｍ−１）本のローカルビット線（ＬＢＬ０〜ＬＢＬ３）が接続されている。そして、ローカルビット線の各々に、４つのメモリセルが接続されている。
【０１７７】
書き込み時においては、選択メモリセルが接続されたローカルビット線ＬＢＬだけが、書き込み用グローバルビット線ＷＧＢＬに接続される。選択メモリセルが接続されないローカルビット線ＬＢＬは、第１カラムセレクタＷＣＳによって書き込み用グローバルビット線ＷＧＢＬから電気的に分離されている。従って、１本の書き込み用グローバルビット線ＷＧＢＬから見えるのは、選択メモリセルを含む１本のローカルビット線だけ、すなわち４つのメモリセルだけである。よって、これらの４個のメモリセルＭＣだけが、書き込み用グローバルビット線ＷＧＢＬに存在する寄生容量の要因となる。選択メモリセルと同一列にあり、且つ異なるローカルビット線ＬＢＬに接続された非選択メモリセルは、書き込み用グローバルビット線の寄生容量の原因とはならない。従って、書き込み用グローバルビット線の寄生容量を大幅に削減することが出来る。読み出し時おいても同様である。
【０１７８】
上記のように、書き込み用グローバルビット線及び読み出し用グローバルビット線の寄生容量を削減できる結果、フラッシュメモリの動作速度を向上できる。
【０１７９】
（６）読み出し速度を向上できる。
フラッシュメモリにおいては、書き込み時には、ＶＰＰ、ＶＢＢ１、ＶＢＢ２等、比較的高い電圧を取り扱う必要がある。この要求を満たすには、ゲート絶縁膜の厚い、高耐圧のＭＯＳトランジスタを使わなくてはならない。他方、読み出しの際に扱われる電圧は、書き込み時に比べて低い。従って、読み出し動作のことだけを考えれば、ゲート絶縁膜の薄い低耐圧のＭＯＳトランジスタを使用することが望ましく、動作速度の観点からも、低耐圧のＭＯＳトランジスタを用いることが望ましい。
【０１８０】
この点、本実施形態に係る構成であると、ローカルビット線が書き込み用グローバルビット線と読み出し用グローバルビット線とに接続されている。そして、メモリセルは、書き込み用グローバルビット線を介して書き込み回路６０に接続され、読み出し用グローバルビット線を介して読み出し回路６０に接続されている。すなわち、書き込み時の信号経路と、読み出し時の信号経路とが異なっている。従って、読み出し時の信号経路においては、読み出し用グローバルビット線とローカルビット線とを接続する読み出し用カラムセレクタＲＣＳ以外の回路を、全てゲート絶縁膜の薄いトランジスタで形成出来る。その結果、読み出し動作速度を向上できる。
【０１８１】
（７）書き込み動作の信頼性を向上できる。
上記説明したように、ビット線が階層化されている。特に書き込み経路について着目すれば、１本の書き込み用グローバルビット線に複数のローカルビット線が接続されている。そして、書き込み時においては、選択メモリセルを含む１本のローカルビット線だけが書き込み用グローバルビット線に電気的に接続され、その他のローカルビット線は書き込み用グローバルビット線から電気的に分離される。従って、選択メモリセルが接続されないローカルビット線には、書き込みデータに応じた電圧は印加されない。従って、これらのローカルビット線に接続されているメモリセルへの誤書き込みの発生を効果的に防止出来、書き込み動作の信頼性を向上できる。
【０１８２】
次に、この発明の第２の実施形態に係る不揮発性半導体記憶装置について説明する。本実施形態は、上記第１の実施形態において、セレクトゲート線とレプリカセレクトゲート線とを、ＭＯＳトランジスタによってスイッチングするものである。メモリセルアレイ以外の構成は上記第１の実施形態と同様であるので説明は省略する。図４１は、本実施形態に係る２Ｔｒフラッシュメモリ３の備えるメモリセルアレイ１０の回路図である。また図４２は、メモリセルアレイ１０、書き込み用デコーダ２０、及びセレクトゲートデコーダ３０の回路図である。
【０１８３】
図示するように、本実施形態に係るメモリセルアレイ１０は、上記第１の実施形態で説明した構成において、以下のような変形を加えたものである。
（１）プライムセルアレイＰＣＡとレプリカセルアレイＲＣＡとの間に、ＭＯＳトランジスタ１９−０〜１９−（４ｍ−１）を、セレクトゲート線ＳＧ０〜ＳＧ（４ｍ−１）毎に設ける。
（２）セレクトゲート線ＳＧ０〜ＳＧ（４ｍ−１）の一端をセレクトゲートデコーダ３０に接続し、他端をそれぞれＭＯＳトランジスタ１９−０〜１９−（４ｍ−１）の電流経路の一端に接続する。
（３）レプリカセレクトゲート線ＲＳＧ０〜ＲＳＧ（４ｍ−１）の一端を書き込み用デコーダ２０に接続し、他端をそれぞれＭＯＳトランジスタ１９−０〜１９−（４ｍ−１）の電流経路の他端に接続する。
（４）ＭＯＳトランジスタ１９−０〜１９−（４ｍ−１）のゲートを、セレクトダミーラインＳＤＬに共通接続する。
次に、本実施形態に係るメモリセルアレイ１０の平面構造について図４３を用いて説明する。図４３は、メモリセルアレイ１０の一部領域の平面図である。
【０１８４】
図示するように、プライムセルアレイＰＣＡ内の構成は第１の実施形態と同様である。また、レプリカセルアレイＲＣＡ内の第３素子領域群ＡＡＧ３の構成も第１の実施形態と同様である。レプリカセルアレイＲＣＡ内のスティッチ領域ＳＡ３は、第１の実施形態と異なり、プライムセルアレイＰＣＡ内のスティッチ領域ＳＡ１と同一の構成を有している。そして、第１の実施形態におけるシャント配線２７０は、プライムセルアレイＰＣＡとレプリカセルアレイＲＣＡとの境界部分にて分離され、レプリカセルアレイＲＣＡ内ではレプリカセレクトゲート線ＲＳＧ０〜ＲＳＧ（４ｍ−１）のシャント配線２７１として機能する。なお、以後、プライムセルアレイＰＣＡとレプリカセルアレイＲＣＡとの境界部分を境界領域ＢＲと呼ぶことにする。
【０１８５】
次に境界領域ＢＲについて説明する。境界領域ＢＲ内では、セレクトゲート線ＳＧ０〜ＳＧ（４ｍ−１）及びレプリカセレクトゲート線ＲＳＧ０〜ＲＳＧ（４ｍ−１）は除去されている。他方、ワード線ＷＬ０〜ＷＬ（４ｍ−１）は境界領域ＢＲ内を通過している。セレクトゲート線ＳＧ０〜ＳＧ（４ｍ−１）及びレプリカセレクトゲート線ＲＳＧ０〜ＲＳＧ（４ｍ−１）が除去された領域に、対応するＭＯＳトランジスタ１９−０〜１９−（４ｍ−１）が形成されている。すなわち、長手方向が第２方向に沿った素子領域ＡＡが形成されている。そして、２本のワード線に挟まれた隣接する２つの素子領域を跨ぐようにして、第１方向に沿ったストライプ形状のゲート電極３１１が形成されている。このゲート電極３１１は、第１方向に沿ったストライプ形状の金属配線層２５１に共通接続され、金属配線層２５１はセレクトダミーラインＳＤＬとして機能する。
【０１８６】
また、ＭＯＳトランジスタ１９−０〜１９−（４ｍ−１）のソース及びドレインの一方に、対応するセレクトゲート線ＳＧ０〜ＳＧ（４ｍ−１）のシャント配線２７０が、コンタクトプラグＣＰ１９、ＣＰ２０、及び金属配線層２３２、２６２を介在して接続されている。更に、ＭＯＳトランジスタ１９−０〜１９−（４ｍ−１）のソース及びドレインの他方に、対応するレプリカセレクトゲート線ＲＳＧ０〜ＲＳＧ（４ｍ−１）のシャント配線２７１が、コンタクトプラグＣＰ２１、ＣＰ２２、及び金属配線層２３３、２６３を介在して接続されている。
【０１８７】
次に、上記構成のメモリセルアレイ１０の断面構造について説明する。図４４及び図４５はそれぞれ、図４３におけるＸ９−Ｘ９’線、Ｙ８−Ｙ８’線に沿った断面図である。
【０１８８】
図示するように、プライムセルアレイＰＣＡの構成は第１の実施形態と同様であるので説明は省略する。またレプリカセルアレイＲＣＡ内における第３素子領域群ＡＡＧ３の構成も、シャント配線２７０をシャント配線２７１に置き換えただけであるので説明は省略する。次に、レプリカセルアレイＲＣＡ内におけるスティッチ領域ＳＡ３について説明する。
【０１８９】
図示するように、スティッチ領域ＳＡ３は、スティッチ領域ＳＡ１とほぼ同様の構成を有している。すなわち、ｐ型ウェル領域２０２内に素子分離領域ＳＴＩが形成され、レプリカセレクトゲート線ＲＳＧとなる多結晶シリコン層３１０、３３０が素子分離領域ＳＴＩ上まで引き出されている。シャント領域ＳＡ４においては、多結晶シリコン層３３０及びゲート間絶縁膜３２０が除去されており、多結晶シリコン層３１０が露出されている。そして、当該領域における多結晶シリコン層３１０に接するようにして、コンタクトプラグＣＰ１５が形成されている。コンタクトプラグＣＰ１５と多結晶シリコン層３３０との間は、絶縁膜３３１によって電気的に分離されている。コンタクトプラグＣＰ１５は、層間絶縁膜３５０表面から多結晶シリコン層３１０に達するようにして形成される。
【０１９０】
層間絶縁膜３５０上には、金属配線層２３１及び層間絶縁膜３６０が形成されている。金属配線層２３１はコンタクトプラグＣＰ１５毎に設けられ、対応するコンタクトプラグＣＰ１５に接続されている。そして、層間絶縁膜３６０中にはコンタクトプラグＣＰ１６が形成されている。コンタクトプラグＣＰ１６は金属配線層３６０毎に設けられ、対応する金属配線層２３１に接続されている。
【０１９１】
層間絶縁膜３６０上には、金属配線層２６１及び層間絶縁膜３７０が形成されている。金属配線層２６１はコンタクトプラグＣＰ１６毎に設けられ、対応するコンタクトプラグＣＰ１６に接続されている。そして、層間絶縁膜３７０中にはコンタクトプラグＣＰ１７が形成されている。コンタクトプラグＣＰ１７は金属配線層２６１毎に設けられ、対応する金属配線層２６１に接続されている。
【０１９２】
そして、層間絶縁膜３７０上に、レプリカセレクトゲート線ＲＳＧのシャント配線として機能する金属配線層２７１が形成されている。金属配線層２７１は、対応するコンタクトプラグＣＰ１７に接続されている。なお、シャント領域ＳＡ４の構造は、図２０に示した構成と同じである。
【０１９３】
次に境界領域ＲＢの断面構造について説明する。図４４及び図４５に示すように、境界領域ＢＲ内におけるｐ型ウェル領域２０２上に、ＭＯＳトランジスタ１９−０〜１９−（４ｍ−１）が形成されている。すなわち、ｐ型ウェル領域２０２の表面領域内に、ソース及びドレインとして機能する不純物拡散層３４１が形成されている。そして、ソース・ドレイン間のｐ型ウェル領域２０２上に、ゲート絶縁膜３０１を介在してゲート電極（多結晶シリコン層）３０１が形成されている。層間絶縁膜３５０中には、ＭＯＳトランジスタ１９−０〜１９−（４ｍ−１）毎に設けられたコンタクトプラグＣＰ１９、ＣＰ２１が形成され、層間絶縁膜３５０上にコンタクトプラグＣＰ１９、ＣＰ２１毎に設けられた金属配線層２３２、２３３が形成されている。層間絶縁膜３６０中には、金属配線層２３２、２３３毎に設けられたコンタクトプラグＣＰ２０、ＣＰ２２が形成され、層間絶縁膜３６０上にコンタクトプラグＣＰ２０、ＣＰ２２毎に設けられた金属配線層２６２、２６３が形成されている。層間絶縁膜３６０中には、金属配線層２６２、２６３毎に設けられたコンタクトプラグＣＰ２３、ＣＰ２４が形成されている。
【０１９４】
そして、ＭＯＳトランジスタ１９−０〜１９−（４ｍ−１）のソース、ドレインのいずれか一方は、コンタクトプラグＣＰ１９、ＣＰ２０、ＣＰ２３、及び金属配線層２３２、２６２を介在して、セレクトゲート線ＳＧ０〜ＳＧ（４ｍ−１）のシャント配線２７０に接続されている。またＭＯＳトランジスタ１９−０〜１９−（４ｍ−１）のソース、ドレインのいずれか他方は、コンタクトプラグＣＰ２１、ＣＰ２２、ＣＰ２４、及び金属配線層２３３、２６３を介在して、レプリカセレクトゲート線ＲＳＧ０〜ＲＳＧ（４ｍ−１）のシャント配線２７１に接続されている。
【０１９５】
以上のように、境界領域ＲＢにおいて、セレクトゲート線ＳＧ０〜ＳＧ（４ｍ−１）のシャント配線２７０が、レプリカセレクトゲート線ＲＳＧ０〜ＲＳＧ（４ｍ−１）のシャント配線２７１と、それぞれＭＯＳトランジスタ１９−０〜１９−（４ｍ−１）の電流経路を介して接続されている。そしてシャント配線２７０はセレクトゲートデコーダ３０に接続され、シャント配線２７１は書き込み用デコーダ２０に接続されている。
【０１９６】
次に、本実施形態に係る２Ｔｒフラッシュメモリ３の動作について説明する。基本的な動作は第１の実施形態と同様であるので、ここでは書き込み動作、消去動作、及び読み出し動作について、特にＭＯＳトランジスタ１９−０〜１９−（４ｍ−１）に着目して説明する。図４６乃至図４８はそれぞれ、書き込み動作、消去動作、読み出し動作時の様子を示す回路図である。
【０１９７】
＜書き込み動作＞
まず書き込み動作について図４６を用いて説明する。図示するように、書き込み動作時には、セレクトダミーラインＳＤＬに“Ｈ”レベル（例えばＶcc＝３Ｖまたは０Ｖ）が与えられる。従って、ＭＯＳトランジスタ１９−０〜１９−（４ｍ−１）はオン状態となり、セレクトゲート線ＳＧ０〜ＳＧ（４ｍ−１）とレプリカセレクトゲート線ＲＳＧ０〜ＲＳＧ（４ｍ−１）とは電気的に接続される。
【０１９８】
そして、書き込み用デコーダ２０によって、負電圧ＶＢＢ１がレプリカセレクトゲート線ＲＳＧ０〜ＲＳＧ（４ｍ−１）に与えられ、更にセレクトゲート線ＳＧ０〜ＳＧ（４ｍ−１）にも与えられる。
【０１９９】
＜消去動作＞
次に消去動作について図４７を用いて説明する。図示するように、消去動作時にも、セレクトダミーラインＳＤＬに“Ｈ”レベル（＞ＶＰＰ）が与えられる。従って、ＭＯＳトランジスタ１９−０〜１９−（４ｍ−１）はオン状態となり、セレクトゲート線ＳＧ０〜ＳＧ（４ｍ−１）とレプリカセレクトゲート線ＲＳＧ０〜ＲＳＧ（４ｍ−１）とは電気的に接続される。
【０２００】
そして、書き込み用デコーダ２０によって、正電圧ＶＰＰがレプリカセレクトゲート線ＲＳＧ０〜ＲＳＧ（４ｍ−１）に与えられ、更にセレクトゲート線ＳＧ０〜ＳＧ（４ｍ−１）にも与えられる。
【０２０１】
＜読み出し動作＞
次に読み出し動作について図４８を用いて説明する。図示するように消去動作時には、セレクトダミーラインＳＤＬに“Ｌ”レベル（例えば０Ｖまたは負電位ＶＢＢ１）が与えられる。従って、ＭＯＳトランジスタ１９−０〜１９−（４ｍ−１）はオフ状態となり、セレクトゲート線ＳＧ０〜ＳＧ（４ｍ−１）とレプリカセレクトゲート線ＲＳＧ０〜ＲＳＧ（４ｍ−１）とは電気的に分離される。
【０２０２】
そして、セレクトゲートデコーダ３０によって、正電圧Ｖcc１が選択セレクトゲート線ＳＧ０に印加され、非選択セレクトゲート線ＳＧ１〜ＳＧ（４ｍ−１）には０Ｖが与えられる。他方、レプリカセレクトゲート線ＲＳＧ０〜ＲＳＧ（４ｍ−１）は電気的にフローティングの状態となる。従って、選択セレクトゲート線ＳＧ０に接続された選択トランジスタＳＴはオン状態となり、非選択セレクトゲート線ＳＧ１〜ＳＧ（４ｍ−１）及び全レプリカセレクトゲート線ＲＳＧ０〜ＲＳＧ（４ｍ−１）に接続された選択トランジスタＳＴはオフ状態となる。
【０２０３】
以上のように、本実施形態に係る構成であっても、上記第１の実施形態と同様の動作が可能となり、上記効果（１）乃至（７）が得られる。なお、ＭＯＳトランジスタ１９−０〜１９−（４ｍ−１）は、セレクトゲート線とレプリカセレクトゲート線との接続をスイッチング出来れば良く、配線の仕方は本実施形態の方法に限定されるものではない。
【０２０４】
次に、この発明の第３の実施形態に係る不揮発性半導体記憶装置及びその制御方法について説明する。本実施形態は、上記第１、第２の実施形態において、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬに存在する寄生容量を制御する方法に関するものである。
【０２０５】
上記第１、第２の実施形態では、プライムセルアレイＰＣＡ内におけるローカルビット線ＬＢＬ０〜ＬＢＬ３のそれぞれの寄生容量は、レプリカセルアレイＲＣＡ内におけるローカルビット線ＬＢＬ０〜ＬＢＬ３のそれぞれの寄生容量よりも小さい。このように、レプリカセルアレイＲＣＡ内のローカルビット線の寄生容量を設定する方法について、図４９を用いて説明する。図４９は寄生容量を設定する方法のフローチャートである。本方法は、レプリカセルアレイＲＣＡ内において、“１”データを保持するメモリセル数を変化させる。
【０２０６】
図示するように、本方法は、大まかには次の８つのステップを含んでいる。すなわち、
（１）イニシャライズ（ステップＳ２０）
（２）消去（ステップＳ３０）
（３）書き込み（ステップＳ４０）
（４）ベリファイ（ステップＳ５０）
ベリファイの結果、所定の結果が得られなかった場合、
（５）データ更新（ステップＳ６０） 及び上記（２）乃至（４）の繰り返し
ベリファイの結果、所定の結果が得られた場合、
（６）データ更新（ステップＳ７０）
（７）消去（ステップＳ８０）
（８）書き込み（ステップＳ９０）。
以下、詳細に説明する。
【０２０７】
まずライトステートマシーン１２０が書き込みデータを設定する（ステップＳ２１）。本ステップにおける「書き込みデータ」とは、「レプリカセルアレイＲＣＡにおいて、何本のワード線に対して“０”書き込みを行うか」というデータである。そして、全ワード線本数をｌ＝（４ｍ−１）本だとすると、“０”データを書き込むワード線本数ｋを（ｌ／２）本と設定する。
【０２０８】
次にライトステートマシーン１２０は消去モードに移行する（ステップＳ３１）。そして、ライトステートマシーン１２０の命令に従って、電圧生成回路１３０が、消去に必要な電圧を発生する（ステップＳ３２）。そして、チップ内の全てのプライムセル及びレプリカセルのデータが消去される（“１”データが書き込まれる、ステップＳ３３）。その結果、全てのプライムセル及びレプリカセルの閾値は負の値となる。
【０２０９】
次にライトステートマシーン１２０は書き込みモードに移行する（ステップＳ４１）。そしてライトステートマシーン１２０は、ステップＳ２１で設定した書き込みデータをロードする（ステップＳ４２）。更にライトステートマシーン１２０の命令に従って、電圧生成回路１３０が、書き込みに必要な電圧を発生する（ステップＳ４３）。そして、ステップＳ４２でロードした書き込みデータに応じた本数のワード線に対して、“０”データを書き込む（ステップＳ４４）。書き込み動作は、上記第１の実施形態で説明した通りであるが、通常の書き込み動作とは異なり、プライムセルアレイＰＣＡに対してはデータの書き込みは行われない。すなわち、全ての書き込み用グローバルビット線には書き込み禁止電圧ＶＰＩが印加される。そして“０”データはレプリカセルアレイＲＣＡに対してのみ行われる。また、複数本のワード線に接続されたレプリカセルＲＣ対して同時に書き込みが行われる。すなわち、図３２において、複数のワード線に対して、正電圧ＶＰＰが印加される。その結果、ｋ本のワード線に接続されたレプリカセルＲＣの閾値が正に変化する。
【０２１０】
次にライトステートマシーン１２０はベリファイモードに移行する（ステップＳ５１）。そして、プライムセルＰＣ及びレプリカセルＲＣからデータを読み出し、その読み出しスピードを比較する（ステップＳ５２）。読み出しスピードとは、第１の実施形態で説明した図３７において、ディスチャージを開始する時刻ｔ６またはプリチャージを開始する時刻ｔ１を基準にして、読み出し用グローバルビット線ＲＧＢＬがＶthに達する時刻ｔ７までにかかる時間及びレプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬの電位がＶthに達する時刻ｔ８までにかかる時間である。
【０２１１】
ステップＳ５２の結果、プライムセルＰＣの読み出しスピードがレプリカセルＲＣの読み出しスピードより遅い場合（ステップＳ５３）、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬの寄生容量は、読み出し用グローバルビット線ＲＧＢＬの寄生容量よりも小さい。従って、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬの寄生容量を更に大きくなるよう設定をし直す必要がある。そこで、書き込みデータの再設定を行い、ｋ＝ｋ−α（α：任意の整数）とする（ステップＳ６２、Ｓ６３）。そして、ステップＳ２１〜Ｓ５３を繰り返す。すなわち、チップ一括消去した後、“０”書き込みを行うワード線本数を減らして、再度書き込みを行う。
【０２１２】
ステップＳ５２の結果、プライムセルＰＣの読み出しスピードがレプリカセルＲＣの読み出しスピードより早い場合（ステップＳ５３）、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬの寄生容量は、読み出し用グローバルビット線ＲＧＢＬの寄生容量よりも大きい。すなわち、この時点で、上記第１、第２の実施形態で説明した寄生容量の条件を満たしている。この場合、より正確な読み出し動作を行うために、読み出しマージンを設けるように、再度書き込みを行う。
【０２１３】
まず、書き込みデータの再設定を行い、ｋ＝ｋ−β（β：任意の整数）とする（ステップＳ７１、Ｓ７２）。
【０２１４】
次にライトステートマシーン１２０は消去モードに移行する（ステップＳ８１）。そして、ライトステートマシーン１２０の命令に従って、電圧生成回路１３０が、消去に必要な電圧を発生する（ステップＳ８２）。そして、チップ内の全てのプライムセル及びレプリカセルのデータが消去される（“１”データが書き込まれる、ステップＳ８３）。
【０２１５】
次にライトステートマシーン１２０は書き込みモードに移行する（ステップＳ９１）。そしてライトステートマシーン１２０は、ステップＳ２１で設定した書き込みデータをロードする（ステップＳ９２）。更にライトステートマシーン１２０の命令に従って、電圧生成回路１３０が、書き込みに必要な電圧を発生する（ステップＳ９３）。そして、ステップＳ９２でロードした書き込みデータに応じた本数のワード線に対して、“０”データを書き込む（ステップＳ９４）。
【０２１６】
以上により、ｋ本のワード線に接続されたレプリカセルＲＣの閾値が正に変化する。その結果、プライムセルアレイＰＣＡ内におけるローカルビット線ＬＢＬ０〜ＬＢＬ３のそれぞれの寄生容量は、レプリカセルアレイＲＣＡ内におけるローカルビット線ＬＢＬ０〜ＬＢＬ３のそれぞれの寄生容量よりも小さくなる。
【０２１７】
上記方法について、図５０及び図５１を用いてより具体的に説明する。図５０はメモリセルアレイのブロック図であり、図５１は寄生容量の設定方法のフローチャートである。
【０２１８】
図５０に示すように、メモリセルアレイ１０が、６４本のワード線ＷＬ０〜ＷＬ６３（ｌ＝６４）、及び３２本の読み出し用グローバルビット線ＲＧＢＬ０〜ＲＧＢＬ３１を有している場合を仮定する。
【０２１９】
まず、ライトステートマシーン１２０が書き込みデータを設定する（イニシャライズ、ステップＳ２０）。ワード線の本数は６４本であるので、ｋ＝６４／２＝３２である。またα、βをそれぞれ１０、５に設定する。α、βの数は一例に過ぎず、この値に限定されるものではない。
【０２２０】
次に、メモリセルアレイ１０を一括消去する（ステップＳ３０）。そして、３２本のワード線に接続されたレプリカセルＲＣに対して“１”データを書き込む。引き続き、プライムセルＰＣ及びレプリカセルＲＣからデータを読み出した際、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬと読み出し用グローバルビット線ＲＧＢＬ０〜ＲＧＢＬ３１の電位のタイムチャートが図５２に示すようであったとする。図示するように、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬは時刻ｔ６において、プリチャージレベルからＶthに達する。他方、読み出し用グローバルビット線ＲＧＢＬ０〜ＲＧＢＬ２９は、時刻ｔ６より早い時刻ｔ５において、プリチャージレベルからＶthに達する。読み出し用グローバルビット線ＲＧＢＬ３０、ＲＧＢＬ３１はそれぞれ、時刻ｔ５より遅い時刻ｔ７、ｔ８で、プリチャージレベルからＶthに達する。すなわち、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬの寄生容量は、読み出し用グローバルビット線ＲＧＢＬ０〜ＲＧＢＬ２９よりは大きいが、読み出し用グローバルビット線ＲＧＢＬ３０、ＲＧＢＬ３１よりは小さい（ステップＳ５０）。従って、所定の条件は未だ満たされていない。
【０２２１】
そこで、ライトステートマシーン１２０は書き込みデータを再設定する（ステップＳ６０）。すなわち、ｋ＝ｋ−α＝３２−１０＝２２とする。
【０２２２】
次にメモリセルアレイ１０を一括消去し（ステップＳ３０）、２２本のワード線に接続されたレプリカセルＲＣに対して“１”データを書き込む。引き続き、プライムセルＰＣ及びレプリカセルＲＣからデータを読み出した際、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬと読み出し用グローバルビット線ＲＧＢＬ０〜ＲＧＢＬ３１の電位のタイムチャートが図５３に示すようであったとする。図示するように、読み出し用グローバルビット線ＲＧＢＬ０〜ＲＧＢＬ２９だけでなく、読み出し用グローバルビット線ＲＧＢＬ３０の電位も、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬよりも早く、プリチャージレベルからＶthに達する。しかし、読み出し用グローバルビット線ＲＧＢＬ３１がＶthに達する時刻は、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬよりもまだ遅い。すなわち、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬの寄生容量は、読み出し用グローバルビット線ＲＧＢＬ０〜ＲＧＢＬ３０よりは大きいが、読み出し用グローバルビット線ＲＧＢＬ３１よりは小さい（ステップＳ５０）。従って、所定の条件は未だ満たされていない。
【０２２３】
そこで、ライトステートマシーン１２０は書き込みデータを再設定する（ステップＳ６０）。すなわち、ｋ＝ｋ−α＝２２−１０＝１２とする。
【０２２４】
次にメモリセルアレイ１０を一括消去し（ステップＳ３０）、１２本のワード線に接続されたレプリカセルＲＣに対して“１”データを書き込む。引き続き、プライムセルＰＣ及びレプリカセルＲＣからデータを読み出した際、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬと読み出し用グローバルビット線ＲＧＢＬ０〜ＲＧＢＬ３１の電位のタイムチャートが図５４に示すようであったとする。図示するように、全ての読み出し用グローバルビット線ＲＧＢＬ０〜ＲＧＢＬ３１が、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬよりも早く、プリチャージレベルからＶthに達する。すなわち、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬの寄生容量は、全ての読み出し用グローバルビット線ＲＧＢＬ０〜ＲＧＢＬ３１より大きい（ステップＳ５０）。従って、所定の条件がこの時点で初めて満たされる。
【０２２５】
次に、ライトステートマシーン１２０は書き込みデータを再設定する（ステップＳ７０）。すなわち、ｋ＝ｋ−β＝１２−５＝７とする。そして、メモリセルアレイ１０を一括消去し（ステップＳ８０）、７本のワード線に接続されたレプリカセルＲＣに対して“１”データを書き込む。
【０２２６】
以上で、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬの寄生容量の設定が終了する。この状態で読み出し動作を行ったとすると、読み出し用グローバルビット線ＲＧＢＬ０〜ＲＧＢＬ３１及びレプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬの電位は図５５のように変化する。すなわち、図５４に示す場合より十分な余裕を持って、全ての読み出し用グローバルビット線ＲＧＢＬ０〜ＲＧＢＬ３１からのデータの読み出しが終了する。
【０２２７】
上記のような方法によって、プライムセルアレイＰＣＡ内におけるローカルビット線ＬＢＬ０〜ＬＢＬ３のそれぞれの寄生容量を、レプリカセルアレイＲＣＡ内におけるローカルビット線ＬＢＬ０〜ＬＢＬ３のそれぞれの寄生容量よりも小さくすることが出来る。なお、上記実施形態では、“１”データを書き込むべきレプリカセルＲＣの個数によって、レプリカセルアレイＲＣＡ内の寄生容量を制御する場合を例に挙げて説明した。しかし、レプリカセルＲＣの個数だけでなく、レプリカセルＲＣを過消去状態にすることによっても、レプリカセルアレイＲＣＡの寄生容量を大きくすることが出来る。
【０２２８】
また、上記方法によれば、プライムセルアレイＰＣＡ内における寄生容量のデータはレプリカセルアレイに書き込まれているものと見ることが出来る。従って、寄生容量のデータを保持させるためのヒューズ回路等が不要となり、余計なチップ面積の増大を回避することが出来る。
【０２２９】
次に、この発明の第４の実施形態に係る不揮発性半導体記憶装置について説明する。本実施形態は、上記第１乃至第３の実施形態で説明したフラッシュメモリを、その他の半導体メモリと同一のチップ上に混載したＬＳＩに係るものである。図５６は、本実施形態に係るシステムＬＳＩのブロック図である。
【０２３０】
図示するように、システムＬＳＩ１は、同一半導体基板上に形成されたＮＡＮＤ型フラッシュメモリ５００、３Ｔｒ−ＮＡＮＤ型フラッシュメモリ６００、２Ｔｒフラッシュメモリ３、ＭＣＵ７００、及びＩ／Ｏ回路８００を備えている。
【０２３１】
ＮＡＮＤ型フラッシュメモリ５００は、画像データや映像データを保存するストレージ用のメモリとして用いられる。
【０２３２】
３Ｔｒ−ＮＡＮＤ型フラッシュメモリ６００は、ＬＳＩ１へアクセスするためのＩＤコードやセキュリティコードを保持する。
【０２３３】
２Ｔｒフラッシュメモリ３は、ＭＣＵ７００が動作するためのプログラムデータを保持する。２Ｔｒフラッシュメモリ３は、上記第１乃至第３の実施形態で説明した通りである。
【０２３４】
ＭＣＵ７００は、外部から入力される各種のコマンドに応答して、２Ｔｒフラッシュメモリ３から読み出したプログラムに基づいた処理を行う。この際、ＭＣＵ７００は、ＳＲＡＭ（Static Random Access Memory）などを介することなく、直接２Ｔｒフラッシュメモリ３にアクセスする。ＭＣＵ７００の行う処理の例としては、ＮＡＮＤ型フラッシュメモリ５００に対して入力されるデータの圧縮や解凍、または外部装置の制御などがある。更に、ＭＣＵ７００は、ＮＡＮＤ型フラッシュメモリ５００に保持されるデータに外部からアクセスされた場合、３Ｔｒ−ＮＡＮＤ型フラッシュメモリ６００から所定のデータを読み出す。そしてＭＣＵ７００は、読み出したデータと、外部から入力されるＩＤコードやセキュリティコードと照合し、一致した場合にＮＡＮＤ型フラッシュメモリ５００へのアクセスを許可する。ＮＡＮＤ型フラッシュメモリ５００へのアクセスが許可されると、外部（ホスト）からＮＡＮＤ型フラッシュメモリ５００内のデータへのアクセスが行われる。すなわち、ＭＣＵ７００は、外部から受け取ったコマンドに応答してＮＡＮＤ型フラッシュメモリ５００へトリガをかけ、データの読み出し（書き込み）を行う。
【０２３５】
Ｉ／Ｏ回路８００は、ＬＳＩ１と外部との信号の授受を制御する。
【０２３６】
次に、上記ＬＳＩ１に含まれる３つの半導体メモリ５００、６００、３の構成について、以下説明する。
【０２３７】
＜ＮＡＮＤ型フラッシュメモリ＞
図５７は、ＮＡＮＤ型フラッシュメモリ５００の備えるメモリセルアレイの回路図である。図示するように、メモリセルアレイは、マトリクス状に配置された複数個のＮＡＮＤセルを有している。ＮＡＮＤセルの各々は、８個のメモリセルトランジスタＭＴと、選択トランジスタＳＴ１、ＳＴ２とを含んでいる。メモリセルトランジスタＭＴは、半導体基板上にゲート絶縁膜を介在して形成されたフローティングゲートと、フローティングゲート上にゲート間絶縁膜を介在して形成されたコントロールゲートとを有する積層ゲート構造を備えている。なお、メモリセルトランジスタＭＴの個数は８個に限られず、１６個や３２個であってもよく、その数は限定されるものではない。メモリセルトランジスタＭＴは、隣接するもの同士でソース、ドレインを共有している。そして、選択トランジスタＳＴ１、ＳＴ２間に、その電流経路が直列接続されるようにして配置されている。そして、直列接続されたメモリセルトランジスタＭＴの一端側のドレイン領域が選択トランジスタＳＴ１のソース領域に接続され、他端側のソース領域が選択トランジスタＳＴ２のドレイン領域に接続されている。
【０２３８】
同一行にあるメモリセルトランジスタＭＴの制御ゲートは、ワード線ＷＬ０〜ＷＬｍのいずれかに共通接続され、同一行にあるメモリセルの選択トランジスタＳＴ１、ＳＴ２のゲートは、それぞれセレクトゲート線ＳＧＤ、ＳＧＳに接続されている。ワード線ＷＬ０〜ＷＬｍは図示せぬロウデコーダに接続される。また、同一列にある選択トランジスタＳＴ１のドレインは、ビット線ＢＬ０〜ＢＬｎのいずれかに共通接続されている。ビット線ＢＬ０〜ＢＬｎは、図示せぬ書き込み回路及び読み出し回路に接続される。そして、選択トランジスタＳＴ２のソースはソース線ＳＬに共通接続され、ソース線ドライバに接続されている。なお、選択トランジスタＳＴ１、ＳＴ２は必ずしも両方必要ではない。ＮＡＮＤセルを選択出来るのであれば、いずれか一方のみが設けられていても良い。
【０２３９】
図５８は、ＮＡＮＤ型フラッシュメモリ５００の備えるメモリセルアレイの、ビット線方向に沿った断面図である。図示するように、ｐ型半導体（シリコン）基板２００上に、ゲート絶縁膜５０１が形成され、ゲート絶縁膜５０１上に、メモリセルトランジスタＭＴ及び選択トランジスタＳＴ１、ＳＴ２のゲート電極が形成されている。メモリセルトランジスタＭＴ及び選択トランジスタＳＴ１、ＳＴ２のゲート電極は、ゲート絶縁膜５０１上に形成された多結晶シリコン層５１０、多結晶シリコン層５１０上に形成されたゲート間絶縁膜５２０、ゲート間絶縁膜５２０上に形成された多結晶シリコン層５３０、及び多結晶シリコン層５３０上に形成されたシリサイド層５４０を有している。ゲート間絶縁膜５２０は、例えばシリコン酸化膜、またはシリコン酸化膜とシリコン窒化膜との積層構造であるＯＮ膜、ＮＯ膜、またはＯＮＯ膜で形成される。メモリセルトランジスタＭＴにおいては、多結晶シリコン層５１０はワード線方向で隣接する素子領域ＡＡ間で互いに分離されており、フローティングゲート（ＦＧ）として機能する。また、多結晶シリコン層５３０及びシリサイド層５４０はコントロールゲート（ワード線ＷＬ）として機能する。そして、多結晶シリコン層５３０は、ワード線方向で隣接する素子領域ＡＡ間で共通接続されている。選択トランジスタＳＴ１、ＳＴ２においては、図示せぬシャント領域でゲート間絶縁膜５２０の一部が除去されており、多結晶シリコン層５１０、５３０は電気的に接続されている。そして、多結晶シリコン層５１０、５３０及びシリサイド層５４０が、セレクトゲート線ＳＧＤ、ＳＧＳとして機能する。選択トランジスタＳＴ１、ＳＴ２においては、多結晶シリコン層５１０及び多結晶シリコン層５３０は、ワード線方向で隣接する素子領域ＡＡ間で分離されておらず、共通接続されている。
【０２４０】
そして隣接するゲート電極間に位置する半導体基板２００表面内には、ソース・ドレイン領域として機能する不純物拡散層５０２が形成されている。不純物拡散層５０２は、隣接するトランジスタ同士で共用されている。すなわち、隣接する２つの選択トランジスタＳＴ１間の不純物拡散層５０２は、２つの選択トランジスタＳＴ１のドレイン領域として機能する。また隣接する２つの選択トランジスタＳＴ２間の不純物拡散層５０２は、２つの選択トランジスタＳＴ２のソース領域として機能する。また隣接する２つのメモリセルトランジスタＭＴ間の不純物拡散層５０２は、２つのメモリセルトランジスタＭＴのソース・ドレイン領域として機能する。更に、隣接するメモリセルトランジスタＭＴと選択トランジスタＳＴ１との間の不純物拡散層５０２は、メモリセルトランジスタＭＴのドレイン領域及び選択トランジスタＳＴ１のソース領域として機能する。他方、隣接するメモリセルトランジスタＭＴと選択トランジスタＳＴ２との間の不純物拡散層５０２は、メモリセルトランジスタＭＴのソース領域及び選択トランジスタＳＴ２のドレイン領域として機能する。そして、選択トランジスタＳＴ１のドレイン領域５０２表面内、及び選択トランジスタＳＴ２のソース領域５０２表面内には、シリサイド層５０３が形成されている。なお、メモリセルトランジスタＭＴのソース・ドレイン領域５０２、選択トランジスタＳＴ１のソース領域５０２、及び選択トランジスタＳＴ２のドレイン領域５０２内には、シリサイド層は形成されない。また、メモリセルトランジスタＭＴ及び選択トランジスタＳＴ１、ＳＴ２のゲート電極（積層ゲート）の側面には、側壁絶縁膜５５０が形成されている。側壁絶縁膜６１０は、積層ゲートのソース領域に面する側及びドレイン領域に面する側の両方に形成されている。そして、メモリセルトランジスタＭＴと選択トランジスタＳＴ１、ＳＴ２の積層ゲート間の領域は、側壁絶縁膜５５０によって埋め込まれている。従って、メモリセルトランジスタＭＴのソース・ドレイン領域、選択トランジスタＳＴ１のソース領域、及び選択トランジスタＳＴ２のドレイン領域の上面は、側壁絶縁膜５５０によって被覆されている。
【０２４１】
そして、半導体基板２００上には、上記メモリセルトランジスタＭＴ、及び選択トランジスタＳＴ１、ＳＴ２を被覆するようにして、層間絶縁膜３５０が形成されている。層間絶縁膜３５０中には、選択トランジスタＳＴ２のソース領域５０２内に形成されたシリサイド層５０３に達するコンタクトプラグＣＰ３０が形成されている。そして層間絶縁膜３５０上には、コンタクトプラグＣＰ３０に接続される金属配線層５６０が形成されている。金属配線層５６０は、ソース線ＳＬとして機能する。また、層間絶縁膜３５０中には、選択トランジスタＳＴ１のドレイン領域５０２内に形成されたシリサイド層５０３に達するコンタクトプラグＣＰ３１が形成されている。そして層間絶縁膜３５０上には、コンタクトプラグＣＰ３１に接続される金属配線層５７０が形成されている。
【０２４２】
層間絶縁膜３５０上には、金属配線層５６０、５７０を被覆するようにして、層間絶縁膜３６０が形成されている。そして、層間絶縁膜３６０中には、金属配線層５７０に達するコンタクトプラグＣＰ３２が形成されている。そして、層間絶縁膜３６０上には、複数のコンタクトプラグＣＰ３２に共通に接続された金属配線層５８０が形成されている。金属配線層５８０は、ビット線ＢＬとして機能する。
【０２４３】
層間絶縁膜３６０上には、金属配線層５８０を被覆するようにして、層間絶縁膜３７０が形成されている。そして、層間絶縁膜３７０上には金属配線層５９０が形成されている。金属配線層５９０は、図示せぬ領域において、選択トランジスタＳＴ１、ＳＴ２のシリサイド層５４０に接続されており、セレクトゲート線ＳＧＤ、ＳＧＳのシャント配線として機能する。そして、層間絶縁膜３７０上には、金属配線層５９０を被覆するようにして、層間絶縁膜３８０が形成されている。
【０２４４】
＜３Ｔｒ−ＮＡＮＤ型フラッシュメモリ＞
図５９は３Ｔｒ−ＮＡＮＤ型フラッシュメモリ６００の備えるメモリセルアレイの回路図である。図示するようにメモリセルアレイは、マトリクス状に配置された複数個（（ｍ＋１）×（ｎ＋１）個、但しｍ、ｎは自然数）のメモリセルＭＣを有している。メモリセルＭＣの各々は、互いに電流経路が直列接続されたメモリセルトランジスタＭＴと選択トランジスタＳＴ１、ＳＴ２とを有している。そして、メモリセルトランジスタＭＴの電流経路は、選択トランジスタＳＴ１、ＳＴ２の電流経路間に接続されている。すなわち、ＮＡＮＤ型フラッシュメモリ６００に含まれるＮＡＮＤセルにおいて、メモリセルトランジスタＭＴを１個にしたものに等しい。メモリセルトランジスタＭＴは、半導体基板上にゲート絶縁膜を介在して形成されたフローティングゲートと、フローティングゲート上にゲート間絶縁膜を介在して形成されたコントロールゲートとを有する積層ゲート構造を備えている。そして、選択トランジスタＳＴ１のソース領域がメモリセルトランジスタＭＴのドレイン領域に接続され、メモリセルトランジスタＭＴのソース領域が、選択トランジスタＳＴ２のドレイン領域に接続されている。また、列方向で隣接するメモリセルＭＣ同士は、選択トランジスタＳＴ１のドレイン領域、または選択トランジスタＳＴ２のソース領域を共有している。
【０２４５】
同一行にあるメモリセルＭＣのメモリセルトランジスタＭＴの制御ゲートは、ワード線ＷＬ０〜ＷＬｍのいずれかに共通接続され、同一行にあるメモリセルの選択トランジスタＳＴ１のゲートは、セレクトゲート線ＳＧＤ０〜ＳＧＤｍのいずれかに接続され、選択トランジスタＳＴ２のゲートは、セレクトゲート線ＳＧＳ０〜ＳＧＳｍのいずれかに接続されている。そしてワード線ＷＬ０〜ＷＬｍ及びセレクトゲート線ＳＧＤ０〜ＳＧＤｍ、ＳＧＳ０〜ＳＧＳｍは、図示せぬロウデコーダに接続される。また、同一列にあるメモリセルＭＣの選択トランジスタＳＴ１のドレイン領域は、ビット線ＢＬ０〜ＢＬｎのいずれかに共通接続されている。ビット線ＢＬ０〜ＢＬｎは、図示せぬ書き込み回路及び読み出し回路に接続される。そして、メモリセルＭＣの選択トランジスタＳＴ２のソース領域はソース線ＳＬに共通接続され、ソース線ドライバに接続されている。
【０２４６】
図６０は３Ｔｒ−ＮＡＮＤ型フラッシュメモリ６００の備えるメモリセルアレイの断面図である。図示するように、ｐ型半導体（シリコン）基板２００の素子領域ＡＡ上に、ゲート絶縁膜６０１が形成され、ゲート絶縁膜６０１上に、メモリセルトランジスタＭＴ及び選択トランジスタＳＴ１、ＳＴ２のゲート電極が形成されている。メモリセルトランジスタＭＴ及び選択トランジスタＳＴ１、ＳＴ２のゲート電極は、ゲート絶縁膜６０１上に形成された多結晶シリコン層６１０、多結晶シリコン層６１０上に形成されたゲート間絶縁膜６２０、ゲート間絶縁膜６２０上に形成された多結晶シリコン層６３０、及び多結晶シリコン層６３０上に形成されたシリサイド層６４０を有している。ゲート間絶縁膜６２０は、例えばＯＮ膜、ＮＯ膜、またはＯＮＯ膜で形成される。メモリセルトランジスタＭＴにおいては、多結晶シリコン層６１０はワード線方向で隣接する素子領域ＡＡ間で互いに分離されており、フローティングゲート（ＦＧ）として機能する。また、多結晶シリコン層６３０及びシリサイド層６４０はコントロールゲート（ワード線ＷＬ）として機能する。そして、多結晶シリコン層６３０は、ワード線方向で隣接する素子領域ＡＡ間で共通接続されている。選択トランジスタＳＴ１、ＳＴ２においては、図示せぬシャント領域でゲート間絶縁膜６２０の一部が除去されており、多結晶シリコン層６１０、６３０は電気的に接続されている。そして、多結晶シリコン層６１０、６３０及びシリサイド層６４０が、セレクトゲート線ＳＧＳ、ＳＧＤとして機能する。選択トランジスタＳＴ１、ＳＴ２においては、多結晶シリコン層６１０及び多結晶シリコン層６３０は、ワード線方向で隣接する素子領域ＡＡ間で分離されておらず、共通接続されている。すなわち、メモリセルトランジスタＭＴの様に、フローティングゲートがセルごとに分離されているのではなく全て繋がっている。
【０２４７】
そして隣接するゲート電極間に位置する半導体基板２００表面内には、ソース・ドレイン領域として機能する不純物拡散層６０２が形成されている。不純物拡散層６０２は、隣接するトランジスタ同士で共用されている。すなわち、隣接する２つの選択トランジスタＳＴ１間の不純物拡散層６０２は、２つの選択トランジスタＳＴ１のドレイン領域として機能する。また隣接する２つの選択トランジスタＳＴ２間の不純物拡散層６０２は、２つの選択トランジスタＳＴ２のソース領域として機能する。更に、隣接するメモリセルトランジスタＭＴと選択トランジスタＳＴ１との間の不純物拡散層６０２は、メモリセルトランジスタＭＴのドレイン領域及び選択トランジスタＳＴ１のソース領域として機能する。更に、隣接するメモリセルトランジスタＭＴと選択トランジスタＳＴ２との間の不純物拡散層６０２は、メモリセルトランジスタＭＴのソース領域及び選択トランジスタＳＴ２のドレイン領域として機能する。そして、選択トランジスタＳＴ１のドレイン領域及び選択トランジスタＳＴ２のソース領域６０２の表面内には、シリサイド層６０３が形成されている。なお、メモリセルトランジスタＭＴのソース・ドレイン領域６０２、選択トランジスタＳＴ１のソース領域６０２、及び選択トランジスタＳＴ２のドレイン領域６０２内には、シリサイド層は形成されない。また、メモリセルトランジスタＭＴ及び選択トランジスタのゲート電極（積層ゲート）の側面には、側壁絶縁膜６５０が形成されている。側壁絶縁膜６５０は、積層ゲートのソース領域６０２に面する側及びドレイン領域６０２に面する側の両方に形成されている。そして、メモリセルトランジスタＭＴと選択トランジスタＳＴの積層ゲート間の領域は、側壁絶縁膜６５０によって埋め込まれている。従って、メモリセルトランジスタＭＴのソース・ドレイン領域、選択トランジスタＳＴ１のソース領域、及び選択トランジスタＳＴ２のドレイン領域の上面は、側壁絶縁膜６５０によって被覆されている。
【０２４８】
そして、半導体基板２００上には、上記メモリセルトランジスタＭＴ、及び選択トランジスタＳＴ１、ＳＴ２を被覆するようにして、層間絶縁膜３５０が形成されている。層間絶縁膜３５０中には、選択トランジスタＳＴ２のソース領域６０２内に形成されたシリサイド層６０３に達するコンタクトプラグＣＰ４０が形成されている。そして層間絶縁膜３５０上には、コンタクトプラグＣＰ４０に接続される金属配線層６６０が形成されている。金属配線層６６０は、ソース線ＳＬとして機能する。また、層間絶縁膜６５０中には、選択トランジスタＳＴ１のドレイン領域６０２内に形成されたシリサイド層６０３に達するコンタクトプラグＣＰ４１が形成されている。そして層間絶縁膜３５０上には、コンタクトプラグＣＰ４１に接続される金属配線層６７０が形成されている。
【０２４９】
層間絶縁膜３５０上には、金属配線層６６０、６７０を被覆するようにして、層間絶縁膜３６０が形成されている。そして、層間絶縁膜３６０中には、金属配線層６７０に達するコンタクトプラグＣＰ４２が形成されている。そして、層間絶縁膜３６０上には、複数のコンタクトプラグＣＰ４２に共通に接続された金属配線層６８０が形成されている。金属配線層６８０は、ビット線ＢＬとして機能する。
【０２５０】
層間絶縁膜３６０上には、金属配線層６８０を被覆するようにして、層間絶縁膜３７０が形成されている。そして、層間絶縁膜３７０上には金属配線層６９０が形成されている。金属配線層６９０は、図示せぬ領域において、選択トランジスタＳＴ１、ＳＴ２のシリサイド層６４０に接続されており、選択ゲート線ＳＧＤ、ＳＧＳのシャント配線として機能する。そして、層間絶縁膜３７０上には、金属配線層６９０を被覆するようにして、層間絶縁膜３８０が形成されている。
【０２５１】
＜２Ｔｒフラッシュメモリ＞
２Ｔｒフラッシュメモリ３の構成は、上記第１、第２の実施形態で説明した通りである。但し、図６１に示すように、多結晶シリコン層３３０上及び不純物拡散層３４０の表面内に、それぞれシリサイド層３３２、３４２を形成し、積層ゲートの側壁に側壁絶縁膜３３３を形成しても良い。メモリセルトランジスタＭＴにおいて、多結晶シリコン層３３０及びシリサイド層３３２はコントロールゲート（ワード線ＷＬ）として機能する。
【０２５２】
シリサイド層３４０は、メモリセルトランジスタＭＴのドレイン領域３４０表面内、及び選択トランジスタＳＴのソース領域３４０表面内に形成されている。メモリセルトランジスタＭＴのソース領域３４０、及び選択トランジスタＳＴのドレイン領域３４０内には、シリサイド層は形成されない。また、メモリセルトランジスタＭＴと選択トランジスタＳＴの積層ゲート間の領域は、側壁絶縁膜３３３によって埋め込まれている。従って、メモリセルトランジスタＭＴのソース領域及び選択トランジスタＳＴのドレイン領域の上面は、側壁絶縁膜３３３によって被覆されている。
【０２５３】
上記のように、本実施形態に係るシステムＬＳＩによれば、第１の実施形態で説明した（１）乃至（７）の効果に加えて、更に以下の効果が得られる。
（８）製造コストを抑えつつ、複数種のフラッシュメモリを同一チップ上に搭載できる。
【０２５４】
本実施形態に係る構成及び製造方法であると、ＮＡＮＤ型フラッシュメモリ５００、３Ｔｒ−ＮＡＮＤ型フラッシュメモリ６００、及び２Ｔｒフラッシュメモリ３が備えるメモリセルトランジスタＭＴ及び選択トランジスタＳＴ１、ＳＴ２、ＳＴは、同一の工程で形成出来る。すなわち、同一の酸化工程、成膜工程、不純物注入工程、フォトリソグラフィ・エッチング工程によって、各ＭＯＳトランジスタが形成される。その結果、ゲート絶縁膜、ゲート間絶縁膜、メモリセルトランジスタＭＴのフローティングゲート及びコントロールゲート、並びに選択トランジスタのセレクトゲートは、３つのフラッシュメモリ５００、６００、３間で同一となる。このような製造方法であると、１つのフラッシュメモリを形成するのに必要な工程数によって、３つのフラッシュメモリのメモリセルアレイを形成出来る。従って、３種類の半導体メモリを搭載したシステムＬＳＩの製造コストを低減できる。
【０２５５】
（９）システムＬＳＩを高性能化出来る。
【０２５６】
本実施形態に係るシステムＬＳＩは、上記説明したＮＡＮＤ型フラッシュメモリ５００、３Ｔｒ−ＮＡＮＤ型フラッシュメモリ６００、及び２Ｔｒフラッシュメモリ３を有している。
【０２５７】
２Ｔｒフラッシュメモリ３は、ＮＡＮＤ型フラッシュメモリ５００や３Ｔｒ−ＮＡＮＤ型フラッシュメモリ６００と異なり、書き込み及び消去時に正電圧（ＶＰＰ＝１０Ｖ）と負電圧（ＶＢＢ１＝−６Ｖ）を用いている。すなわち、ロウデコーダに用いられるＭＯＳトランジスタのゲート絶縁膜に印加される電位差は、１０Ｖ若しくは−６Ｖとなる。従って、２Ｔｒフラッシュメモリ３が有するロウデコーダに使用されるＭＯＳトランジスタは、ＮＡＮＤ型フラッシュメモリ５００や３Ｔｒ−ＮＡＮＤ型フラッシュメモリ６００が有するロウデコーダに使用されるＭＯＳトランジスタよりもゲート絶縁膜の薄いものが使用できる。このため、２Ｔｒフラッシュメモリのロウデコーダを小型化出来ると共に、動作速度をＮＡＮＤ型フラッシュメモリ５００や３Ｔｒ−ＮＡＮＤ型フラッシュメモリ６００に比べて高速化出来る。
【０２５８】
また本実施形態では、上記２Ｔｒフラッシュメモリ３に、ＭＣＵ７００が動作するためのプログラムデータを格納している。すると、上記説明したように２Ｔｒフラッシュメモリは高速動作が可能である。従って、ＭＣＵ７００がＲＡＭなどを介さずにデータを２Ｔｒフラッシュメモリ３から直接読み出すことが出来る。その結果、ＲＡＭなどが不要となり、システムＬＳＩの構成を簡略化出来ると共に、動作速度を向上できる。
【０２５９】
また、３Ｔｒ−ＮＡＮＤ型フラッシュメモリ６００は、ＩＤコードやセキュリティコードを保持する。これらのコードデータは、データ量自体はそれ程大きくないが、頻繁に変更／更新されることが多い。従って、これらのコードデータを保持するメモリには、ある程度の高速動作が求められる。この点、３Ｔｒ−ＮＡＮＤ型フラッシュメモリ６００は、消去単位がＮＡＮＤ型フラッシュメモリ５００ほど大きくなく、ページ単位でのデータの書き換えが可能である。従って、３Ｔｒ−ＮＡＮＤ型フラッシュメモリ６００は、上記コードデータを保持するのに最適な半導体メモリであると言うことが出来る。
【０２６０】
また、従来、ＮＡＮＤ型フラッシュメモリを有するＬＳＩであると、書き換えが特定のブロックに集中することを防ぐために、次のようなコントローラが必要であった。すなわち、ウェアレベリングや論理で入力されたアドレスを物理アドレスに変換したり、ブロックに不良があった場合に、当該ブロックを不良ブロックとして以後使用しないように制御を行ったりするコントローラである。しかし本実施形態ではこのようなコントローラは不要である。なぜなら、ＮＡＮＤ型フラッシュメモリ５００内のブロックを制御するファームウェアプログラムを２Ｔｒフラッシュメモリ３に保持させ、ＭＣＵ７００によって上記制御を行わせれば良いからである。ＭＣＵ７００は、本来行う作業（外部装置の制御やＮＡＮＤ型フラッシュメモリ５００に入力されるデータの計算処理など）の間の時間を使って、上記制御を行えば良い。勿論、ＭＣＵ７００の能力と、本来ＭＣＵ７００が処理しなければならない処理量の大小を見極めて、処理量が多い場合には、ハードウェアシーケンサ等を設けてＮＡＮＤ型フラッシュメモリ５００の制御を行っても良い。
【０２６１】
上記のように、この発明の第１乃至第４の実施形態に係る不揮発性半導体記憶装置であると、プライムセルアレイＰＣＡ内におけるローカルビット線ＬＢＬ０〜ＬＢＬ３のそれぞれの寄生容量は、レプリカセルアレイＲＣＡ内におけるローカルビット線ＬＢＬ０〜ＬＢＬ３のそれぞれの寄生容量よりも小さい。従って、読み出し時において、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬに存在する寄生容量は、読み出し用グローバルビット線ＲＧＢＬに存在する寄生容量よりも等しい若しくは大きい。
【０２６２】
そして、プリチャージ時においては、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬが、センスアンプのデータ判定閾値電圧Ｖthを超えた後に、読み出し用グローバルビット線ＲＧＢＬのプリチャージを終了させている。更に、データの読み出し終了時においては、レプリカ読み出し用グローバルビット線Ｒ＿ＲＧＢＬの電圧が、プリチャージ電位からＶthまで低下した後に、読み出し用グローバルビット線のデータを確定させている。
【０２６３】
従って、プリチャージにおいては、読み出し用グローバルビット線ＲＧＢＬの電位を、確実にＶth以上にすることが出来る。また、“１”データの読み出し時においては、読み出し用グローバルビット線ＲＧＢＬの電位が確実にＶthを下回ってから、データを確定させることが出来る。よって、読み出しデータの誤判定を回避することが出来る。
【０２６４】
また、プライムセルアレイＰＣＡ内におけるローカルビット線ＬＢＬ０〜ＬＢＬ３のそれぞれの寄生容量を、レプリカセルアレイＲＣＡ内におけるローカルビット線ＬＢＬ０〜ＬＢＬ３のそれぞれの寄生容量よりも小さくするには、プライムセルアレイＰＣＡ内のローカルビット線ＬＢＬ０〜ＬＢＬ３に接続される、“１”データを保持するレプリカセルの数を制御すれば良い。また、過消去状態のレプリカセルを設けることによっても可能である。
【０２６５】
なお、上記実施形態では、図５に示すように、ディスチャージ回路１３１を、電圧発生回路１３８と、ＭＯＳトランジスタ１３７−１、１３７−２を含む電流源回路１３７とを備えた例を挙げて説明した。しかし、ディスチャージ回路１３１は、一定の時間変化率でレプリカ読み出し用グローバルビット線の電荷を放電できる構成であれば限られることはない。また図５に示すディスチャージ回路１３１のディスチャージ能力は、ＭＯＳトランジスタ１３７−１、１３７−２のサイズや、電圧Ｖrefの値によって変化させることが可能である。
【０２６６】
また、第２の実施形態で説明したＭＯＳトランジスタ１９−０〜１９−（４ｍ−１）は、図４３に示す平面パターンを有するものに限られず、セレクトゲート線ＳＧ０〜ＳＧ（４ｍ−１）と、レプリカセレクトゲート線ＲＳＧ０〜ＲＳＧ（４ｍ−１）とをスイッチングできれば良い。例えば図６２に示すような配置であっても良い。図６２は、ＭＯＳトランジスタ１９−０〜１９−（４ｍ−１）の平面パターンであり、簡単化のために配線はワード線、セレクトゲート線のシャント配線２７０、レプリカセレクトゲート線のシャント配線２７１、ゲート電極３１及びセレクトダミラインＳＤＬのみ示している。
【０２６７】
図示するように、第２の実施形態で説明した図４３と異なり、２つのＭＯＳトランジスタ１９−０、１９−１（１９−２及び１９−３、１９−４及び１９−５、…）が２本のワード線ＷＬ０、ＷＬ１間（ＷＬ２、ＷＬ３間、ＷＬ４、ＷＬ５間、…）に、第２方向に沿って並んで配置されている。そして、ゲート電極３１１はその長手方向が第２方向に沿って形成され、ソース領域、チャネル領域、ドレイン領域が第１方向に沿って形成されている。更に、セレクトゲート線のシャント配線２７０が、ＭＯＳトランジスタ１９−０、１９−１のソース、ドレインの一方に接続され、レプリカセレクトゲート線のシャント配線２７１が、他方に接続されている。
【０２６８】
また、ＭＯＳトランジスタ１９−０〜１９−（４ｍ−１）のゲート電極３１１は、図６３及び図６４に示すように、プライムセル及びレプリカセルのゲートと同様に、多層ゲート構造を有していても良い。図６３、図６４はそれぞれ、ＭＯＳトランジスタ１９−０〜１９−（４ｍ−１）のゲート長方向、及びゲート幅方向に沿った断面図である。図示するように、ゲート電極３１１は、ゲート絶縁膜３０１上に形成された多結晶シリコン層３１２及び、多結晶シリコン層３１２上にゲート間絶縁膜３１３を介在して形成された多結晶シリコン層３１４を備えている。そして、一部領域において多結晶シリコン層３１４及びゲート間絶縁膜３１３が除去され、その領域に、コンタクトプラグＣＰ１８が多結晶シリコン層３１２に接するように形成されている。なお図６４の例であると、コンタクトプラグＣＰ１８は、シャント領域ＳＡ２のように、絶縁膜３１５によって多結晶シリコン層３１４と電気的に分離されている。しかし、両者が接している場合であっても良い。
【０２６９】
また、上記実施形態においては、書き込み禁止電圧ＶＰＩとして、負電圧や０Ｖだけでなく正電圧を用いても良い。図６５はそのような場合における回路構成を示し、図６６はＶＰＩのタイミングチャートである。
【０２７０】
図示するように、電圧発生回路１３０は、負電位を発生するチャージポンプ回路１３１及び正電位を発生するチャージポンプ回路１３２を備えている。そして、チャージポンプ回路１３１が負電位ＶＢＢ２、ＶＢＢ４を発生すると共に、チャージポンプ回路１３２が正電位ＶＰＰ２を生成する。そして、これらの電圧の出力ノード及び接地電位ノードと、ＶＰＩノードとの間をスイッチによって適宜接続し、状況に最も見合った電圧を書き込み禁止電圧ＶＰＩとして用いることが出来る。
【０２７１】
更に、上記実施形態では、書き込み用デコーダ２０及びセレクトゲートデコーダ３０を備える２Ｔｒフラッシュメモリについて説明した。しかし図６７に示すように、１つのロウデコーダ１４０によって、ワード線及びセレクトゲート線を選択するようにしても良い。また消去動作の際には、セレクトゲート線の電位をフローティングにしても良い。
【０２７２】
更に、上記実施形態ではビット線が階層化されている場合について説明したが、この場合に限られることはない。
【０２７３】
なお図６８に示すように、ディスチャージ回路において、Ｖrefは一定とされることでＭＯＳトランジスタ１３７−１、１３７−２を常時オン状態にして、その他のＭＯＳトランジスタで電流を流すか否かを決定しても良い。このＭＯＳトランジスタのゲートはＰＲＥ＿ｃｎｔで制御すれば良い。
【０２７４】
また図６９に示すように、プリチャージ電位を確実に補償するために、ローカルビット線ＬＢＬにおいて、センスアンプの反対側の電位を用いれば良い。なぜなら、センスアンプ側よりも電位上昇に時間がかかるからである。
【０２７５】
更に図７０に示すように、２つのメモリセルアレイを有するフラッシュメモリの場合、ディスチャージ回路の電源を共通にすることが出来る。
【０２７６】
次に、前述の半導体記憶装置に関するアプリケーションについて説明する。図７１にメモリカードの例を示した。図７１に示した様に、メモリカード９００は、上記実施形態で説明したフラッシュメモリ３（２Ｔｒフラッシュメモリ、３Ｔｒ−ＮＡＮＤ型フラッシュメモリまたはＮＡＮＤ型フラッシュメモリでも良い）を有している。フラッシュメモリ３は、図示せぬ外部装置から所定の制御信号及びデータを受け取る。また、図示せぬ外部装置へ所定の制御信号及びデータを出力する。
【０２７７】
メモリカード９００に搭載されたフラッシュメモリ３に、データ、アドレス、若しくは、コマンドを転送する信号線（ＤＡＴ）、信号線ＤＡＴにコマンドが転送されている事を示すコマンドラインイネーブル信号線（ＣＬＥ）、信号線ＤＡＴにアドレスが転送されている事を示すアドレスラインイネーブル信号線（ＡＬＥ）、及び、フラッシュメモリ１０が動作可能か否かを示すレディービジー信号線（Ｒ／Ｂ）が接続される。
【０２７８】
図７２に別のメモリカードの例を示した。図７１に示したメモリカードと異なる点は、フラッシュメモリ３を制御し、図示せぬ外部装置と所定の信号のやり取りを行うコントローラ９１０を有している点である。
【０２７９】
コントローラ９１０は、それぞれフラッシュメモリ３及び図示せぬ外部装置から所定の信号を受信、若しくは、外部装置へ所定の信号を出力するインターフェース部（Ｉ／Ｆ）９１１、９１２と、外部装置から入力された論理アドレスを物理アドレスに変換する為の所定の計算を行うマイクロプロセッサ部（ＭＰＵ）９１３と、データを一時的に記憶するバッファーラム９１４と、誤り訂正符合を生成する誤り訂正部（ＥＣＣ）９１５を有している。また、メモリカード９００にはコマンド信号線（ＣＭＤ）、クロック信号線（ＣＬＫ）、信号線（ＤＡＴ）が接続されている。
【０２８０】
なお、前述の様なメモリカードを示したが、制御信号の本数、信号線のビット幅、若しくは、コントローラの構成は種々の変形が可能である。
【０２８１】
図７０は、別のアプリケーションを示す。図７３に示すように、前述したメモリカード９００は、カードホルダー９２０に挿入され、図示せぬ電子機器に接続される。カードホルダー９２０は前出のコントローラ９１０の機能の一部を有していても良い。
【０２８２】
図７４に別のアプリケーションを示した。図示した様に、前述のメモリカード９００、若しくは、メモリカード９００が挿入されたカードホルダー９２０が接続装置１０００に挿入される。接続装置１０００は接続配線１１００、及びインターフェース回路１２００を介してボード１３００に接続される。ボード１３００にはＣＰＵ１４００やバス１５００が搭載される。
【０２８３】
図７５に別のアプリケーションを示した。メモリカード９００、若しくは、メモリカード９００が挿入されたカードホルダー９２０が接続装置１０００に挿入される。接続装置１０００は接続配線１１００を介して、パーソナルコンピュータ２０００に接続されている。
【０２８４】
別のアプリケーションを図７６、図７７に示す。図示するように、ＩＣカード２１００にＭＣＵ２２００が搭載され、ＭＣＵ２２００は、いずれかの実施態様に従ったフラッシュメモリ１０と、その他の回路、例えばＲＯＭ２３００、ＲＡＭ２４００、及びＣＰＵ２５００を備えている。ＩＣカード２１００は、ＭＣＵ２２００に接続され且つＩＣカード２１００に設けられたplane terminal ２６００を介してＭＣＵ２２００に接続可能である。ＣＰＵ２５００は、計算部２５１０と、フラッシュメモリ３、ＲＯＭ２３００及びＲＡＭ２４００に接続された制御部２５２０を備えている。例えば、ＭＰＵ２２００はＩＣカード２１００の一方の面上に設けられ、plane connecting terminal ２６００は他方の面に設けられている。
【０２８５】
すなわち、この発明の第１乃至第５の実施形態に係る不揮発性半導体記憶装置は、
１．フローティングゲート及び制御ゲートを含む第１ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタのソースにドレインが接続された第２ＭＯＳトランジスタとを有する第１メモリセルと、
前記第１メモリセルがマトリクス状に配置された第１セルアレイと、
フローティングゲート及び制御ゲートを含む第３ＭＯＳトランジスタと、前記第３ＭＯＳトランジスタのソースにドレインが接続された第４ＭＯＳトランジスタとを有する第２メモリセルと、
前記第２メモリセルを複数含む第２セルアレイと、
前記第１セルアレイ及び前記第２セルアレイを含むメモリセルアレイと、
前記第１セルアレイ中において、同一列にある前記第１ＭＯＳトランジスタのドレインを電気的に共通接続する第１ビット線と、
前記第２セルアレイ中において、同一列にある前記第３ＭＯＳトランジスタのドレインを電気的に共通接続する第２ビット線と、
読み出し動作時において、前記第１ビット線をプリチャージする第１プリチャージ回路と、
前記読み出し動作時において、前記第１メモリセルから読み出したデータを増幅するセンスアンプと、
前記読み出し動作時において前記第２ビット線のプリチャージ及びディスチャージを行い、該第２ビット線のプリチャージ及びディスチャージに要した時間に基づいて、前記第１プリチャージ回路及び前記センスアンプを制御する読み出し制御回路とを具備する。
【０２８６】
２．上記１において、前記メモリセルアレイ中において、同一行にある前記第１、第３ＭＯＳトランジスタの制御ゲートを共通接続するワード線と、
前記第１メモリセル及び前記第２メモリセルが形成されたウェル領域と、
書き込み動作時及び消去動作時において、前記ワード線及び前記ウェル領域に電圧を印加する第１ロウデコーダと、
前記第１ビット線及び前記第２ビット線に対応して設けられ、書き込みデータを保持する書き込み回路とを更に備える。
【０２８７】
３．上記１または２において、前記第１セルアレイ中において、同一行にある前記第２ＭＯＳトランジスタのゲートを共通接続する第１セレクトゲート線と、
前記第２セルアレイ中において、同一行にある前記第４ＭＯＳトランジスタのゲートを共通接続する第２セレクトゲート線と、
前記読み出し時において、いずれかの前記第１セレクトゲート線を選択する第２ロウデコーダとを更に備え、前記読み出し動作時において、前記第１セレクトゲート線と第２セレクトゲート線とは、電気的に分離される。
【０２８８】
また、上記実施形態に係る不揮発性半導体記憶装置の制御方法は、
４．各々が、フローティングゲート及び制御ゲートを含む第１ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタのソースにドレインが接続された第２ＭＯＳトランジスタとを含むメモリセルを備えた第１メモリセルアレイ及び第２メモリセルアレイと、同一行にある前記第１ＭＯＳトランジスタの前記制御ゲートを共通接続するワード線とを備えた不揮発性半導体記憶装置の制御方法であって、
前記第１メモリセルアレイ及び第２メモリセルアレイに含まれる前記メモリセルの全てを消去するステップと、
前記第２メモリセルアレイに含まれるｍ本（ｍ：整数）の前記ワード線に接続された前記メモリセルのフローティングゲートに電子を注入して、該メモリセルの閾値電圧を正にするステップと、
前記第１メモリセルアレイにおいて同一列の前記第１ＭＯＳのドレインを共通接続するビット線をディスチャージするのに要する時間と、前記第２メモリセルアレイにおいて同一列の前記第１ＭＯＳトランジスタのドレインを共通接続する第２ビット線をディスチャージするのに要する時間とを比較するステップと、
前記比較の結果、前記第２ビット線の方が、前記ビット線よりもディスチャージするのに要する時間が短い場合、前記ｍの数を減らして前記メモリセルの全てを消去するステップに戻るステップとを具備する。
【０２８９】
５．上記４において、前記比較の結果、前記第２ビット線の方が、前記ビット線よりもディスチャージするのに要する時間が長い場合、
前記第１メモリセルアレイ及び第２メモリセルアレイに含まれる前記メモリセルの全てを消去するステップと、
前記第２メモリセルアレイに含まれる（ｍ−ｉ）本（ｍ、ｉ：整数）の前記ワード線に接続された前記メモリセルのフローティングゲートに電子を注入して、該メモリセルの閾値電圧を正にするステップとを更に備える。
【０２９０】
６．上記１において、前記読み出し制御回路は、前記第１プリチャージ回路と同一の回路構成を有し、前記第２ビット線をプリチャージする第２プリチャージ回路と、
前記第２ビット線をディスチャージするディスチャージ回路とを含み、
前記ディスチャージ回路は、フローティングゲート及び制御ゲートを含み、ドレインが前記第２ビット線に接続された第５ＭＯＳトランジスタと、前記第５ＭＯＳトランジスタのソースにドレインが接続された第６ＭＯＳトランジスタとを含む電流源回路と、
基準電圧を発生し、該基準電圧を前記第５ＭＯＳトランジスタのフローティングゲート及び前記第６ＭＯＳトランジスタのゲートに印加する基準電圧発生回路とを含む。
【０２９１】
７．上記２において、前記第１ビット線及び前記第２ビット線に対応して設けられ、前記書き込み回路に保持される書き込みデータに基づいて、前記第１ビット線及び前記第２ビット線に書き込み電圧または書き込み禁止電圧を印加する書き込み用セレクタ回路を更に備える。
【０２９２】
８．上記７において、前記第１メモリセルにデータを書き込む際、全ての前記第２ビット線には前記書き込み禁止電圧が印加される。
【０２９３】
９．上記３において、前記第２セルアレイと前記第２ロウデコーダとの距離は、前記第１セルアレイと前記第２ロウデコーダとの距離よりも大きい。
【０２９４】
１０．上記３において、電流経路の一端及び他端が、同一行にある前記第１セレクトゲート線及び前記第２セレクトゲート線にそれぞれ接続され、前記読み出し動作時においてオフ状態とされる分離用ＭＯＳトランジスタを更に備える。
【０２９５】
１１．上記１０において、前記メモリセルアレイ及び前記分離用ＭＯＳトランジスタは、同一ウェル領域上に形成される。
【０２９６】
１２．上記１において、前記第１ビット線に存在する寄生容量の最大値は、前記第２ビット線に存在する寄生容量以下である。
【０２９７】
１３．上記６において、前記第１、第２プリチャージ回路は、同一のプリチャージ能力を有し、
前記第２ビット線のプリチャージに要する時間は、前記第１ビット線のプリチャージに要する時間よりも長い。
【０２９８】
１４．上記１において、前記第２ビット線のディスチャージに要する時間は、“１”データを保持する前記第１メモリセルからのデータの読み出しに要する時間よりも長い。
【０２９９】
１５．上記１において、前記読み出し動作時において、前記第２ロウデコーダが前記第１セレクトゲート線を選択すると同時に、前記読み出し制御回路は前記第２ビット線のディスチャージを開始し、
前記第２ビット線の電位がプリチャージ電位から前記センスアンプのデータ判定閾値に達するまでに要する時間は、前記第１メモリセルから前記“１”データが読み出される前記第１ビット線の電位がプリチャージ電位から前記センスアンプのデータ判定閾値に達するまでに要する時間よりも長い。
【０３００】
１６．上記１において、前記第４ＭＯＳトランジスタは常時オフ状態である。
【０３０１】
１７．上記３において、前記第２セレクトゲート線は、前記第１メモリセル及び前記第２メモリセルが形成されたウェル領域に電気的に接続されている。
【０３０２】
１８．上記５において、前記第２メモリセルアレイに含まれる（ｍ−ｉ）本（ｍ、ｉ：整数）の前記ワード線に接続された前記メモリセルのフローティングゲートに電子を注入して、該メモリセルの閾値電圧を正にするステップの後、
前記第２メモリセルからのデータの読み出し、及び第２メモリセルへのデータの書き込みは禁止される。
【０３０３】
更に、上記実施形態に係るメモリカードは、
１９．上記１乃至３及び６乃至１７いずれか１つの不揮発性半導体記憶装置を搭載する。
【０３０４】
２０．上記１９において、前記不揮発性半導体記憶装置を制御する制御装置を更に備える。
【０３０５】
なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。
【図面の簡単な説明】
【０３０６】
【図１】この発明の第１の実施形態に係るシステムＬＳＩのブロック図。
【図２】この発明の第１の実施形態に係る２Ｔｒフラッシュメモリのメモリセルアレイの回路図。
【図３】この発明の第１の実施形態に係る２Ｔｒフラッシュメモリの備える書き込み用セレクタ、書き込み回路、及びスイッチ群の回路図。
【図４】この発明の第１の実施形態に係る２Ｔｒフラッシュメモリの備える読み出し回路及び読み出し制御回路の回路図。
【図５】この発明の第１の実施形態に係る２Ｔｒフラッシュメモリの備えるディスチャージ回路の回路図。
【図６】この発明の第１の実施形態に係る２Ｔｒフラッシュメモリの備えるメモリセルアレイ、書き込み用デコーダ、及びセレクトゲートデコーダの回路図。
【図７】この発明の第１の実施形態に係る２Ｔｒフラッシュメモリの備えるメモリセルアレイの平面図。
【図８】この発明の第１の実施形態に係る２Ｔｒフラッシュメモリの備えるメモリセルアレイの平面図であり、第１層目の金属配線層の平面パターンを示す図。
【図９】この発明の第１の実施形態に係る２Ｔｒフラッシュメモリの備えるメモリセルアレイの平面図であり、第２層目の金属配線層の平面パターンを示す図。
【図１０】この発明の第１の実施形態に係る２Ｔｒフラッシュメモリの備えるメモリセルアレイの平面図であり、第３層目の金属配線層の平面パターンを示す図。
【図１１】この発明の第１の実施形態に係る２Ｔｒフラッシュメモリの備えるメモリセルアレイの平面図であり、第４層目の金属配線層の平面パターンを示す図。
【図１２】図７におけるＸ１−Ｘ１’線に沿った断面図。
【図１３】図７におけるＸ２−Ｘ２’線に沿った断面図。
【図１４】図７におけるＸ３−Ｘ３’線に沿った断面図。
【図１５】図７におけるＸ４−Ｘ４’線に沿った断面図。
【図１６】図７におけるＸ５−Ｘ５’線に沿った断面図。
【図１７】図７におけるＹ１−Ｙ１’線に沿った断面図。
【図１８】図７におけるＹ２−Ｙ２’線に沿った断面図。
【図１９】図７におけるＹ３−Ｙ３’線に沿った断面図。
【図２０】図７におけるシャント領域の斜視図。
【図２１】図７におけるＸ６−Ｘ６’線に沿った断面図。
【図２２】図７におけるＹ４−Ｙ４’線に沿った断面図。
【図２３】図７におけるＹ５−Ｙ５’線に沿った断面図。
【図２４】この発明の第１の実施形態に係る２Ｔｒフラッシュメモリの備える電流源回路の平面図。
【図２５】図２４におけるＸ７−Ｘ７’線に沿った断面図。
【図２６】図２４におけるＹ６−Ｙ６’線に沿った断面図。
【図２７】図２４におけるＹ７−Ｙ７’線に沿った断面図。
【図２８】この発明の第１の実施形態に係る２Ｔｒフラッシュメモリの動作時における各種信号のタイミングチャート。
【図２９】この発明の第１の実施形態に係る２Ｔｒ型フラッシュメモリの初期動作時における入力バッファ、書き込み回路、及びスイッチ群の様子を示す回路図。
【図３０】この発明の第１の実施形態に係る２Ｔｒ型フラッシュメモリのデータラッチ時における入力バッファ、書き込み回路、及びスイッチ群の様子を示す回路図。
【図３１】この発明の第１の実施形態に係る２Ｔｒ型フラッシュメモリのデータラッチ時における入力バッファ、書き込み回路、及びスイッチ群の様子を示す回路図。
【図３２】この発明の第１の実施形態に係る２Ｔｒ型フラッシュメモリの書き込み動作時におけるプライムセルアレイ、及び書き込み回路の回路図。
【図３３】この発明の第１の実施形態に係る２Ｔｒ型フラッシュメモリの読み出し時におけるプライムメモリセルアレイ及び読み出し回路の様子を示す回路図。
【図３４】この発明の第１の実施形態に係る２Ｔｒ型フラッシュメモリの読み出し動作時におけるレプリカセルアレイ及び読み出し回路の様子を示す回路図。
【図３５】この発明の第１の実施形態に係る２Ｔｒ型フラッシュメモリの消去動作時におけるプライムセルアレイの様子を示す回路図。
【図３６】この発明の第１の実施形態に係る２Ｔｒ型フラッシュメモリの読み出し動作のフローチャート。
【図３７】この発明の第１の実施形態に係る２Ｔｒ型フラッシュメモリの読み出し動作時における各種信号のタイミングチャート。
【図３８】この発明の第１の実施形態に係る２Ｔｒ型フラッシュメモリ及び従来の２Ｔｒフラッシュメモリの読み出し動作時における各種信号のタイミングチャート。
【図３９】この発明の第１の実施形態に係る２Ｔｒフラッシュメモリの、ビット線プリチャージ時におけるメモリセルアレイ、読み出し回路、及び読み出し制御回路の回路図。
【図４０】この発明の第１の実施形態に係る２Ｔｒフラッシュメモリの、ビット線ディスチャージ時におけるメモリセルアレイ、読み出し回路、及び読み出し制御回路の回路図。
【図４１】この発明の第２の実施形態に係る２Ｔｒフラッシュメモリのメモリセルアレイの回路図。
【図４２】この発明の第２の実施形態に係る２Ｔｒフラッシュメモリの備えるメモリセルアレイ、書き込み用デコーダ、及びセレクトゲートデコーダの回路図。
【図４３】この発明の第２の実施形態に係る２Ｔｒフラッシュメモリの備えるメモリセルアレイの平面図。
【図４４】図４３におけるＸ９−Ｘ９’線に沿った断面図。
【図４５】図４３におけるＹ８−Ｙ８’線に沿った断面図。
【図４６】この発明の第２の実施形態に係る２Ｔｒ型フラッシュメモリの書き込み動作時におけるメモリセルアレイ及び書き込み用デコーダの回路図。
【図４７】この発明の第２の実施形態に係る２Ｔｒ型フラッシュメモリの消去動作時におけるメモリセルアレイ及び書き込み用デコーダの回路図。
【図４８】この発明の第２の実施形態に係る２Ｔｒ型フラッシュメモリの読み出し動作時におけるメモリセルアレイ、書き込み用デコーダ、及びセレクトゲートデコーダの回路図。
【図４９】この発明の第３の実施形態に係る２Ｔｒ型フラッシュメモリの制御方法のフローチャート。
【図５０】この発明の第３の実施形態に係る２Ｔｒフラッシュメモリの備えるメモリセルアレイのブロック図。
【図５１】この発明の第３の実施形態に係る２Ｔｒ型フラッシュメモリの制御方法のフローチャート。
【図５２】この発明の第３の実施形態に係る２Ｔｒ型フラッシュメモリの読み出し動作時における各種信号のタイミングチャート。
【図５３】この発明の第３の実施形態に係る２Ｔｒ型フラッシュメモリの読み出し動作時における各種信号のタイミングチャート。
【図５４】この発明の第３の実施形態に係る２Ｔｒ型フラッシュメモリの読み出し動作時における各種信号のタイミングチャート。
【図５５】この発明の第３の実施形態に係る２Ｔｒ型フラッシュメモリの読み出し動作時における各種信号のタイミングチャート。
【図５６】この発明の第４の実施形態に係るシステムＬＳＩのブロック図。
【図５７】この発明の第４の実施形態に係るＮＡＮＤ型フラッシュメモリの備えるメモリセルアレイの回路図。
【図５８】この発明の第４の実施形態に係るＮＡＮＤ型フラッシュメモリの備えるメモリセルアレイの断面図。
【図５９】この発明の第４の実施形態に係る３Ｔｒ−ＮＡＮＤ型フラッシュメモリの備えるメモリセルアレイの回路図。
【図６０】この発明の第４の実施形態に係る３Ｔｒ−ＮＡＮＤ型フラッシュメモリの備えるメモリセルアレイの断面図。
【図６１】この発明の第４の実施形態に係る２Ｔｒフラッシュメモリの備えるメモリセルアレイの断面図。
【図６２】この発明の第２の実施形態の第１変形例に係る２Ｔｒフラッシュメモリの備える分離用ＭＯＳトランジスタの平面図。
【図６３】この発明の第２の実施形態の第２変形例に係る２Ｔｒフラッシュメモリの備える分離用ＭＯＳトランジスタの断面図。
【図６４】この発明の第２の実施形態の第２変形例に係る２Ｔｒフラッシュメモリの備える分離用ＭＯＳトランジスタの断面図。
【図６５】この発明の第１乃至第４の実施形態の第１変形例に係る２Ｔｒフラッシュメモリの備える電圧発生回路のブロック図。
【図６６】この発明の第１乃至第４の実施形態の第２変形例に係る２Ｔｒフラッシュメモリの書き込み時における各種信号のタイミングチャート。
【図６７】この発明の第１乃至第４の実施形態の第３変形例に係る２Ｔｒフラッシュメモリの備えるメモリセルアレイのブロック図。
【図６８】この発明の第１乃至第４の実施形態の第１変形例に係る２Ｔｒフラッシュメモリの一部領域の回路図。
【図６９】この発明の第１乃至第４の実施形態の第２変形例に係る２Ｔｒフラッシュメモリの一部領域の回路図。
【図７０】この発明の第１乃至第４の実施形態の第３変形例に係る２Ｔｒフラッシュメモリの一部領域の回路図。
【図７１】この発明の第１乃至第４の実施形態に係るフラッシュメモリを備えたメモリカードのブロック図。
【図７２】この発明の第１乃至第４の実施形態に係るフラッシュメモリを備えたメモリカードのブロック図。
【図７３】この発明の第１乃至第４の実施形態に係るフラッシュメモリを備えたメモリカード及びカードホルダーの外観図。
【図７４】この発明の第１乃至第４の実施形態に係るフラッシュメモリを備えたメモリカードを接続する接続装置の外観図。
【図７５】この発明の第１乃至第４の実施形態に係るフラッシュメモリを備えたメモリカードを接続する接続装置の外観図。
【図７６】この発明の第１乃至第４の実施形態に係るフラッシュメモリを備えたＩＣカードの外観図。
【図７７】この発明の第１乃至第４の実施形態に係るフラッシュメモリを備えたＩＣカードのブロック図。
【符号の説明】
【０３０７】
１…システムＬＳＩ、２…ＣＰＵ、３、５００、６００…フラッシュメモリ、１０…メモリセルアレイ、１９−０〜１９−（４ｍ−１）、２０…書き込み用デコーダ、２１、３１…ロウアドレスデコード回路、２２、３２…スイッチ群、２３、３３…ＮＡＮＤゲート、３０…セレクトゲートデコーダ、４０…カラムデコーダ、５０…書き込み回路、５３…ラッチ回路、６０…読み出し回路、６１…読み出しユニット、６３…第１プリチャージ回路、６４…センスアンプ、６８…Ｄ−フリップフロップ、１３０…読み出し制御回路、１３１…ディスチャージ回路、１３３…第２プリチャージ回路、１３４…信号発生回路、１３７…電流源回路、１３８、１３０…電圧発生回路、７０…ソース線ドライバ、１００…スイッチ群、１１０…アドレスバッファ、１２０…ライトステートマシーン、１４０…ロウデコーダ、２００…半導体基板、２０１…ｎ型ウェル領域、２０２…ｐ型ウェル領域、２１０、２２０、２４０、２５０、２６０、２３０、２３１、２３２、２３３、２５１、２５２、２６０、２６１、２６２、２６３、２７０、２７１、４００、４３０、４５０、４６０、４７０…金属配線層、３００、４２１…ゲート絶縁膜、３１１、４１０、４２０…ゲート電極、３１０、３１２、３１４、３３０、４２２、４２４…多結晶シリコン層、３１３、３２０、４２３…ゲート間絶縁膜、３１５、３３１、３３３、４２５、５５０、６５０…絶縁膜、３３２、３４２、５０３、５４０、６０３、６４０…シリサイド層、３４０、４８０…不純物拡散層、７００…ＭＣＵ、８００…Ｉ／Ｏ回路

【特許請求の範囲】
【請求項１】
フローティングゲート及び制御ゲートを含む第１ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタのソースにドレインが接続された第２ＭＯＳトランジスタとを有する第１メモリセルと、
前記第１メモリセルがマトリクス状に配置された第１セルアレイと、
フローティングゲート及び制御ゲートを含む第３ＭＯＳトランジスタと、前記第３ＭＯＳトランジスタのソースにドレインが接続された第４ＭＯＳトランジスタとを有する第２メモリセルと、
前記第２メモリセルを複数含む第２セルアレイと、
前記第１セルアレイ及び前記第２セルアレイを含むメモリセルアレイと、
前記第１セルアレイ中において、同一列にある前記第１ＭＯＳトランジスタのドレインを電気的に共通接続する第１ビット線と、
前記第２セルアレイ中において、同一列にある前記第３ＭＯＳトランジスタのドレインを電気的に共通接続する第２ビット線と、
読み出し動作時において、前記第１ビット線をプリチャージする第１プリチャージ回路と、
前記読み出し動作時において、前記第１メモリセルから読み出したデータを増幅するセンスアンプと、
前記読み出し動作時において前記第２ビット線のプリチャージ及びディスチャージを行い、該第２ビット線のプリチャージ及びディスチャージに要した時間に基づいて、前記第１プリチャージ回路及び前記センスアンプを制御する読み出し制御回路と
を具備することを特徴とする不揮発性半導体記憶装置。
【請求項２】
前記メモリセルアレイ中において、同一行にある前記第１、第３ＭＯＳトランジスタの制御ゲートを共通接続するワード線と、
前記第１メモリセル及び前記第２メモリセルが形成されたウェル領域と、
書き込み動作時及び消去動作時において、前記ワード線及び前記ウェル領域に電圧を印加する第１ロウデコーダと、
前記第１ビット線及び前記第２ビット線に対応して設けられ、書き込みデータを保持する書き込み回路と
を更に備えることを特徴とする請求項１記載の不揮発性半導体記憶装置。
【請求項３】
前記第１セルアレイ中において、同一行にある前記第２ＭＯＳトランジスタのゲートを共通接続する第１セレクトゲート線と、
前記第２セルアレイ中において、同一行にある前記第４ＭＯＳトランジスタのゲートを共通接続する第２セレクトゲート線と、
前記読み出し時において、いずれかの前記第１セレクトゲート線を選択する第２ロウデコーダと
を更に備え、前記読み出し動作時において、前記第１セレクトゲート線と第２セレクトゲート線とは、電気的に分離される
ことを特徴とする請求項１または２記載の不揮発性半導体記憶装置。
【請求項４】
各々が、フローティングゲート及び制御ゲートを含む第１ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタのソースにドレインが接続された第２ＭＯＳトランジスタとを含むメモリセルを備えた第１メモリセルアレイ及び第２メモリセルアレイと、同一行にある前記第１ＭＯＳトランジスタの前記制御ゲートを共通接続するワード線とを備えた不揮発性半導体記憶装置の制御方法であって、
前記第１メモリセルアレイ及び第２メモリセルアレイに含まれる前記メモリセルの全てを消去するステップと、
前記第２メモリセルアレイに含まれるｍ本（ｍ：整数）の前記ワード線に接続された前記メモリセルのフローティングゲートに電子を注入して、該メモリセルの閾値電圧を正にするステップと、
前記第１メモリセルアレイにおいて同一列の前記第１ＭＯＳのドレインを共通接続するビット線をディスチャージするのに要する時間と、前記第２メモリセルアレイにおいて同一列の前記第１ＭＯＳトランジスタのドレインを共通接続する第２ビット線をディスチャージするのに要する時間とを比較するステップと、
前記比較の結果、前記第２ビット線の方が、前記ビット線よりもディスチャージするのに要する時間が短い場合、前記ｍの数を減らして前記メモリセルの全てを消去するステップに戻るステップと
を具備することを特徴とする不揮発性半導体記憶装置の制御方法。
【請求項５】
前記比較の結果、前記第２ビット線の方が、前記ビット線よりもディスチャージするのに要する時間が長い場合、
前記第１メモリセルアレイ及び第２メモリセルアレイに含まれる前記メモリセルの全てを消去するステップと、
前記第２メモリセルアレイに含まれる（ｍ−ｉ）本（ｍ、ｉ：整数）の前記ワード線に接続された前記メモリセルのフローティングゲートに電子を注入して、該メモリセルの閾値電圧を正にするステップと
を更に備えることを特徴とする請求項４記載の不揮発性半導体記憶装置の制御方法。

【図１】

【図２】

【図３】

【図４】

【図５】

【図６】

【図７】

【図８】

【図９】

【図１０】

【図１１】

【図１２】

【図１３】

【図１４】

【図１５】

【図１６】

【図１７】

【図１８】

【図１９】

【図２０】

【図２１】

【図２２】

【図２３】

【図２４】

【図２５】

【図２６】

【図２７】

【図２８】

【図２９】

【図３０】

【図３１】

【図３２】

【図３３】

【図３４】

【図３５】

【図３６】

【図３７】

【図３８】

【図３９】

【図４０】

【図４１】

【図４２】

【図４３】

【図４４】

【図４５】

【図４６】

【図４７】

【図４８】

【図４９】

【図５０】

【図５１】

【図５２】

【図５３】

【図５４】

【図５５】

【図５６】

【図５７】

【図５８】

【図５９】

【図６０】

【図６１】

【図６２】

【図６３】

【図６４】

【図６５】

【図６６】

【図６７】

【図６８】

【図６９】

【図７０】

【図７１】

【図７２】

【図７３】

【図７４】

【図７５】

【図７６】

【図７７】

【公開番号】特開２００６−１１４１４０（Ｐ２００６−１１４１４０Ａ）
【公開日】平成１８年４月２７日（２００６．４．２７）
【国際特許分類】
【出願番号】特願２００４−３００８２３（Ｐ２００４−３００８２３）
【出願日】平成１６年１０月１４日（２００４．１０．１４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】