半導体装置の作製方法
【課題】本発明は、少ない工程で多層配線化を実現し、小面積で高機能な機能回路を有する配線基板及び半導体装置を提供する。またこのような高機能な機能回路を表示装置と同一基板上に一体形成した半導体装置を提供することを課題とする。
【解決手段】本発明は、絶縁表面を有する基板上に、第１の配線と、第２の配線と、第３の配線と、第１の層間絶縁膜と第２の層間絶縁膜と、第１のコンタクトホールと第２のコンタクトホールを有し、前記第２の配線の幅を前記第１の配線の幅より広いか、あるいは前記第３の配線の幅を前記第１の配線の幅もしくは前記第２の配線の幅より広く、且つ前記第２のコンタクトホールの直径を前記第１のコンタクトホールの直径より大きく形成することを特徴とする。
【解決手段】本発明は、絶縁表面を有する基板上に、第１の配線と、第２の配線と、第３の配線と、第１の層間絶縁膜と第２の層間絶縁膜と、第１のコンタクトホールと第２のコンタクトホールを有し、前記第２の配線の幅を前記第１の配線の幅より広いか、あるいは前記第３の配線の幅を前記第１の配線の幅もしくは前記第２の配線の幅より広く、且つ前記第２のコンタクトホールの直径を前記第１のコンタクトホールの直径より大きく形成することを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線化した配線基板及びその作製方法に関するものである。また、前記
配線基板を用いた半導体装置及びその作製方法に関するものである。
【背景技術】
【０００２】
近年、多結晶半導体薄膜を用いてＴＦＴ（薄膜トランジスタ）を形成し、これを画素部
のスイッチング素子や、画素の駆動回路に用いた半導体装置の研究開発が活発に行われて
いる。
さらにこのような多結晶半導体薄膜を用いたＴＦＴは、その電界効果移動度などの特性
が優れているため、表示装置と同一基板上に機能回路までも搭載する研究開発が始められ
ている。機能回路としては、例えば、ＣＰＵや画像処理回路、メモリなどが挙げられるが
、半導体装置の付加価値を高めるためには、高処理能力の機能回路を小面積で搭載するこ
とが必要である。
【０００３】
従来のＴＦＴを用いた半導体装置と同様なマスク構成で機能回路を構成した場合の例を
図８に示す。
この場合、ＴＦＴのゲート配線１００７及びＴＦＴ間の引き回し配線１００８として第
１の配線層、ＴＦＴ間の引き回し配線１００９及び電源配線１０１０として第２の配線層
が各々用いられている。
このように２層で配線を形成し、高処理能力の機能回路を実現しようとした場合、第２
の配線で引き回し配線と共に電源配線等の配線幅が太い配線を形成することになり、配置
面積が拡大する。
【０００４】
機能回路の面積を縮小するための手段として、引き回し配線の幅や電源配線の幅、また
はコンタクトホールの径を縮小する事が挙げられる。しかし、引き回し配線や電源配線の
配線幅を縮小すると電気抵抗が増大し、信号遅延の増大や電圧降下が生じるため回路の誤
動作や動作周波数の低下などの問題点が生じる。また、コンタクトホールの径を縮小する
と、第１の配線と第２の配線との電気的接続が不十分になりやすく、回路の誤作動を引き
起こす。安定したコンタクトホールの形成には、より高精度の露光装置やエッチング装置
が必要になり、開発費が膨大になる。
従って、引き回し配線幅や電源配線幅、またはコンタクトホールの径の縮小による面積
縮小は非常に困難である。
【０００５】
一方、従来のＬＳＩ開発においては、多層配線技術を用いてチップ面積を縮小すること
により、動作周波数を向上し、処理能力の向上を実現してきた。多層配線では、基本セル
内での配線、機能回路内の各ブロック内における配線、ブロック間配線、電源配線、接地
配線などについて特定の配線を用いる。このような多層配線化により、配線領域の削減が
できるので、チップ面積の縮小が可能となる。
そのため、表示装置と同一基板上に形成された機能回路の作製においても、面積縮小に
多層配線技術が有効であると期待される。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＬＳＩ開発における多層配線の作製工程において、配線を１層増す毎に最低２回のマス
ク工程が追加される。また平坦化工程などの工程も必要となってくる。層間膜の平坦化工
程は、層間膜の段差部における配線の幅の変動を抑制する他、露光の工程における露光精
度の向上などの目的で行われる。ＬＳＩ開発における平坦化工程では、例えば層間膜を厚
く堆積した後に、ＣＭＰ処理を行う方法を用いる。また、層間膜を堆積した後、さらに平
坦性のある膜を堆積した後にエッチバックを行う方法や、前記方法と組み合わせた方法な
どを用いる。
しかし、これらの方法で、大型基板上に多層配線を作製する場合には、層間膜を均一な
厚さで成膜し、平坦化するのは非常に困難である。また、下層の平坦性は、上層の平坦性
に反映されるので、配線数が増加するほど平坦化は深刻な問題になり、工程数は更に増加
していくという新たな問題が生じる。
以上のことから、同一基板上に機能回路を一体形成した場合において、装置を低価格の
まま提供するためには、少ない工程で多層配線化を実現する必要がある。
【０００７】
本発明は、以上のような問題点を鑑みなされたもので、少ない工程で多層配線化を実現
し、小面積で高機能な機能回路を有する配線基板及び半導体装置を提供する。またこのよ
うな高機能な機能回路を表示装置と同一基板上に一体形成した半導体装置を提供する。
【課題を解決するための手段】
【０００８】
上述した従来技術の課題を解決するために、本発明においては以下の手段を講じる。
【０００９】
本発明は、絶縁表面を有する基板上に形成された第１の配線と、第１の配線を覆って形
成された第１の層間絶縁膜と、第１の層間絶縁膜上に形成された第２の配線と、第２の配
線を覆って形成された第２の層間絶縁膜と、第２の層間絶縁膜上に形成された第３の配線
と、第１の配線と第２の配線を電気的に接続するために第１の層間絶縁膜に形成された第
１のコンタクトホールと、第２の配線と第３の配線を電気的に接続するために第２の層間
絶縁膜に形成された第２のコンタクトホールとを有し、第３の配線の幅は第１および第２
の配線の幅より広く、且つ前２の配線の幅は第１の配線の幅より広く、且つ第２のコンタ
クトホールの直径は第１のコンタクトホールの直径より大きいことを特徴とする配線基板
である。また、上記配線基板は第２のコンタクトホールの面積が第１のコンタクトホール
の面積よりも大きいことを特徴とする。
【００１０】
本発明において、配線は導電性を有する薄膜である配線層をパターニングすることで形
成する。例えば金属薄膜、不純物を添加した半導体薄膜などを配線層として形成した後に
、これをパターニングすることで配線を形成する。また配線幅とは配線の幅のことである
。また、コンタクトホールとは配線同士を電気的に接続するために、層間絶縁膜に開口し
た孔のことをいう。例えば、第１の配線と第２の配線との間に第１の層間絶縁膜がある場
合、第１の配線と第２の配線を電気的に接続するために第１の層間絶縁膜に形成された開
口部のことを指す。またコンタクトホールの直径は、層間絶縁膜に形成した開口部の最上
部の部分の径のうち最大のものであるとする。また、コンタクトホールの面積とは、より
詳しくはコンタクトホールの上端の面の面積であるとする。
【００１１】
上記構成において、第３の配線の幅は第１および第２の配線の幅より広く、且つ前２の
配線の幅は第１の配線の幅より広いとは、下層側の配線より、後から追加した上層側の配
線の幅を広くすることであり、配線の幅の広い電源線を上層側に形成することにより、下
層側の配線の占有する面積の縮小が図れる。また、上層側の配線は、電源配線のように配
線の幅の広い配線として用いることにより、上層側のコンタクトホールを下層側のコンタ
クトホールより大きく形成することができる。
【００１２】
また、本発明は、絶縁表面を有する基板上に形成された第１〜第ｎ（ｎ≧３）の配線と
、第１〜第（ｎ−１）の層間絶縁膜と、第１〜第（ｎ−１）のコンタクトホールを有し、
第ｍ（１≦ｍ≦ｎ）の配線を覆って第ｍの層間絶縁膜が形成され、第ｍの層間絶縁膜上に
第（ｍ＋１）の配線が形成され、第（ｍ＋１）の配線は第ｍの層間絶縁膜に形成された第
ｍのコンタクトホールを介して第１〜第ｍの配線の少なくとも一つと電気的に接続され、
第ｐ（２≦ｐ≦ｎ）の配線の幅は、第ｒ（１≦ｒ≦ｐ−１）の配線のいずれかの幅より広
く、且つ第ｓ（２≦ｓ≦ｎ−１）のコンタクトホールの直径は、第ｔ（１≦ｔ≦ｓ−１）
のコンタクトホールのいずれかの直径より大きいことを特徴とする配線基板である。また
、上記配線基板は、第ｓのコンタクトホールの面積が第ｔのコンタクトホールの面積より
も大きいことを特徴とする。
【００１３】
本発明は、上記構成において、第ｓ（２≦ｓ≦ｎ−１）のコンタクトホールの直径が、
第ｔ（１≦ｔ≦ｓ―１）のコンタクトホールのいずれかの直径の２倍以上であることを特
徴とする配線基板である。また、第１〜第（ｎ−１）のコンタクトホールのうち、少なく
とも一つは直径が１μｍ以下であり、且つ少なくとも一つは直径が３μｍ以上であること
を特徴としている。なお、直径が１μｍ以下であるコンタクトホールを少なくとも一つは
有し、且つ直径が３μｍ以上であるコンタクトホールを少なくとも一つは有しているとは
、第１〜第（ｎ−１）のコンタクトホールのうち、最大の大きさを有するコンタクトホー
ルの直径が３μｍ以上であり、且つ最小のコンタクトホールの直径が１μｍ以下であるこ
とを表している。
【００１４】
本発明は、上記構成において、第ｐ（２≦ｐ≦ｎ）の配線の幅が、第ｒ（１≦ｒ≦ｐ―
１）の配線のいずれかの幅の２倍以上であることを特徴とする配線基板である。また、第
１〜第ｎの配線のうち、少なくとも一つは配線の幅が２μｍ以下であり、且つ少なくとも
一つは配線の幅が３μｍ以上であることを特徴としている。なお、配線の幅が２μｍ以下
である配線を少なくとも一つは有し、且つ配線の幅が３μｍ以上である配線を少なくとも
一つは有しているとは、第１〜第ｎの配線のうち、最大の大きさを有する配線の幅が３μ
ｍ以上であり、且つ最小の配線の幅が２μ以下であることを表している。
【００１５】
また、本発明において、配線は導電性を有する薄膜からなり、導電性を有する薄膜とは
、Ａｌ、Ｗ、Ｍｏ、Ｔｉ、Ｐｔ、Ｃｕ、Ｔａ、Ａｕから選ばれた一種の元素又は該元素を
含む合金からなる単層または積層構造、あるいは不純物を含んだ半導体薄膜であることを
特徴としている。
【００１６】
本発明において、絶縁表面を有する基板としてはガラス基板、石英基板、プラスチック
基板又はＳＯＩ基板を用いることができる。
【００１７】
また、本発明において、配線のうち、少なくとも１つは電源配線又はクロック配線に用
いられていることを特徴としている。上層側の配線は幅の広い配線であればよい。また、
電源配線又はクロック配線以外でも配線の幅が広いものであればよく、例えば、ブロック
入出力の信号配線、機能回路入出力部の信号配線なども適用可能である。
【００１８】
また、本発明において、層間絶縁膜のうち、少なくとも１つは有機樹脂であることを特
徴としている。有機樹脂は通常層間膜に用いられる無機膜に比べて誘電率が低いため、寄
生容量を低減することが可能となり、有機樹脂を利用することは機能回路の高速動作には
有効になる。また、層間絶縁膜の堆積時に平坦性を有するため、平坦化工程が不要である
という利点もある。しかし、通常材料の特性上、有機樹脂膜に微細なコンタクトホールを
形成することは難しく、微細加工には不向きであるが、本発明においては、上層側のコン
タクトホールの直径を大きく形成できるため、微細加工においても条件が緩和されるため
、有機樹脂を層間絶縁膜として有効に利用することができる。
【００１９】
本発明は、絶縁表面を有する基板上に形成された半導体薄膜を活性層として用いた薄膜
トランジスタにより構成される機能回路を有する半導体装置において、機能回路は、第１
の配線と、第２の配線と、第３の配線と、第１の層間絶縁膜と、第２の層間絶縁膜と、第
１のコンタクトホールと、第２のコンタクトホールを有し、第１の配線と、第２の配線と
、第３の配線は導電性を有する薄膜からなり、第２の配線は、第１の層間絶縁膜に形成さ
れている第１のコンタクトホールを介して第１の配線と電気的に接続しており、第３の配
線は、第２の層間絶縁膜に形成されている第２のコンタクトホールを介して第１の配線も
しくは第２の配線の少なくとも一方と電気的に接続しており、第２の配線の幅は、第１の
配線の幅より広いか、あるいは第３の配線の幅は第１の配線の幅もしくは第２の配線の幅
より広く、且つ第２のコンタクトホールの直径は、第１のコンタクトホールの直径より大
きいことを特徴とする半導体装置である。また、上記半導体装置は第２のコンタクトホー
ルの面積が第１のコンタクトホールの面積よりも大きいことを特徴とする。
【００２０】
また、本発明の他の構成として、上記構成において、絶縁表面を有する基板上に形成さ
れた半導体薄膜を活性層として用いた薄膜トランジスタにより構成される半導体装置にお
いて、機能回路と表示装置を有することを特徴としている。
【００２１】
また、本発明は上記構成において、第２のコンタクトホールの直径が、第１のコンタク
トホールの直径の２倍以上であることを特徴としている。
また、第１のコンタクトホールの直径が１μｍ以下であり、且つ第２のコンタクトホー
ルの直径が３μｍ以上であることを特徴としている。
【００２２】
また、本発明は上記構成において、第２の配線の幅が、第１の配線の幅の２倍以上、又
は第３の配線の幅が第１の配線の幅の２倍以上、又は第３の配線の幅が第２の配線の幅の
２倍以上であることを特徴としている。
また、第１の配線の幅と第２の配線の幅と第３の配線の幅のうち、配線の幅が２μｍ以
下である配線を少なくとも一つは有し、且つ配線の幅が３μｍ以上である配線を少なくと
も一つは有していることを特徴としている。
【００２３】
本発明は、絶縁表面を有する基板上に形成された半導体薄膜を活性層として用いた薄膜
トランジスタにより構成される機能回路を有する半導体装置において、機能回路は、第１
〜第ｎ（ｎ＞３）の配線と、第１〜第（ｎ−１）の層間絶縁膜と、第１〜第（ｎ−１）の
コンタクトホールと、を有し、第１〜第ｎの配線は、導電性を有する薄膜からなり、第ｍ
（２≦ｍ≦ｎ）の配線は、第（ｍ−１）の層間絶縁膜に形成されている第（ｍ−１）のコ
ンタクトホールを介して第１〜第（ｍ−１）の配線の少なくとも一つと電気的に接続して
おり、第ｐ（２≦ｐ≦ｎ）の配線の幅は、第ｒ（１≦ｒ≦ｐ−１）の配線のいずれかの幅
より広く、且つ第ｓ（２≦ｓ≦ｎ−１）のコンタクトホールの直径は、第ｔ（１≦ｔ≦ｓ
−１）のコンタクトホールのいずれかの直径より大きいことを特徴としている。また、上
記半導体装置は第ｓのコンタクトホールの面積が第ｔのコンタクトホールの面積よりも大
きいことを特徴とする。
【００２４】
また、本発明は上記構成において、絶縁表面を有する基板上に形成された半導体薄膜を
活性層として用いた薄膜トランジスタにより構成される半導体装置において、機能回路と
表示装置を有することを特徴としている。
【００２５】
本発明は上記構成において、第ｓ（２≦ｓ≦ｎ−１）のコンタクトホールの直径が、第
ｔ（１≦ｔ≦ｓ―１）のコンタクトホールのいずれかの直径の２倍以上であることを特徴
としている。また、第１〜第（ｎ−１）のコンタクトホールのうち、直径が１μｍ以下で
あるコンタクトホールを少なくとも一つは有し、且つ直径が３μｍ以上であるコンタクト
ホールを少なくとも一つは有していることを特徴としている。
【００２６】
本発明は上記構成において、第ｐ（２≦ｐ≦ｎ）の配線の幅が、第ｒ（１≦ｒ≦ｐ―１
）の配線のいずれかの幅の２倍以上であることを特徴としている。 また、第１〜第ｎの
配線のうち、配線の幅が２μｍ以下である配線を少なくとも一つは有し、且つ配線の幅が
３μｍ以上である配線を少なくとも一つは有していることを特徴としている。
【００２７】
また、本発明において、配線は導電性を有する薄膜からなり、導電性を有する薄膜とは
、Ａｌ、Ｗ、Ｍｏ、Ｔｉ、Ｐｔ、Ｃｕ、Ｔａ、Ａｕから選ばれた一種の元素又は該元素を
含む合金からなる単層または積層構造、あるいは不純物を含んだ半導体薄膜であることを
特徴としている。
【００２８】
本発明において、絶縁表面を有する基板としてはガラス基板、石英基板、プラスチック
基板又はＳＯＩ基板を用いることができる。
【００２９】
また、本発明において、配線のうち、少なくとも１つは電源配線又はクロック配線に用
いられていることを特徴としている。上層側の配線は配線の幅の広い配線であればよい。
また、電源配線又はクロック配線以外でも配線の幅が広いものであればよく、例えば、ブ
ロック入出力の信号配線、機能回路入出力部の信号配線なども適用可能である。
【００３０】
また、本発明において、層間絶縁膜のうち、少なくとも１つは有機樹脂であることを特
徴としている。有機樹脂は通常層間膜に用いられる無機膜に比べて誘電率が低いため、寄
生容量を低減することが可能となり、有機樹脂を利用することは機能回路の高速動作には
有効になる。また、層間絶縁膜の堆積時に平坦性を有するため、平坦化工程が不要である
という利点もある。しかし、通常材料の特性上、有機樹脂膜に微細なコンタクトホールを
形成することは難しく、微細加工には不向きであるが、本発明においては、上層側のコン
タクトホールの直径を大きく形成できるため、微細加工においても条件が緩和されるため
、有機樹脂を層間絶縁膜として有効に利用することができる。
【００３１】
また、本発明において、表示装置として液晶または自発光素子を用いて表示することが
できる。
【００３２】
本発明において、機能回路とは、ＣＰＵ（中央演算処理装置）、画像処理回路、ＳＲＡ
Ｍ（スタティックメモリ）又はＤＲＡＭ（ダイナミックメモリ）であることを特徴として
いる。
【００３３】
また、本発明は、上記構成における半導体装置を用いていることを特徴とする電子機器
である。
【００３４】
本発明は、絶縁表面を有する基板上に、第１の配線を形成し、第１の配線を覆って第１
の層間絶縁膜を形成し、第１の層間絶縁膜に第１のコンタクトホールを形成し、第１のコ
ンタクトホールを介して第１の配線と電気的に接続する第２の配線を第１の層間絶縁膜上
に形成し、第２の配線を覆って第２の層間絶縁膜を形成し、第２の層間絶縁膜に第２のコ
ンタクトホールを形成し、第２のコンタクトホールを介して第１または第２の配線の少な
くとも一方と電気的に接続する第３の配線を第２の層間絶縁膜上に形成し、第１〜第３の
配線、第１および第２のコンタクトホールは、それぞれ第１〜第５のフォトリソグラフ工
程によって形成され、第１〜第５のフォトリソグラフ工程のうち少なくとも一つは他のフ
ォトリソグラフ工程と異なる露光装置を用いて行われることを特徴とする配線基板の作製
方法である。
【００３５】
また、本発明は、絶縁表面を有する基板上に、第１〜第ｎ（ｎ≧３）の配線と第１〜第
（ｎ−１）の層間絶縁膜と第１〜第（ｎ−１）のコンタクトホールを形成し、第ｍ（１≦
ｍ≦ｎ）の配線を覆って第ｍの層間絶縁膜を形成し、第ｍの層間絶縁膜に第ｍのコンタク
トホールを形成し、第ｍのコンタクトホールを介して第１〜第ｍの配線の少なくとも一つ
と電気的に接続する第（ｍ＋１）の配線を第ｍの層間絶縁膜上に形成し、第（ｍ＋１）の
配線を覆って第（ｍ＋１）の層間絶縁膜を形成し、第（ｍ＋１）の層間絶縁膜に第（ｍ＋
１）のコンタクトホールを形成し、第（ｍ＋１）のコンタクトホールを介して第１〜第（
ｍ＋１）の配線の少なくとも一つと電気的に接続する第（ｍ＋２）の配線を第（ｍ＋１）
の層間絶縁膜上に形成し、第１〜第ｎの配線および第１〜第（ｎ−１）のコンタクトホー
ルは、それぞれ第１〜第（２ｎ−１）のフォトリソグラフ工程によって形成され、第１〜
第（２ｎ−１）のフォトリソグラフ工程のうち少なくとも一つは他のフォトリソグラフ工
程と異なる露光装置を用いて行われることを特徴とする配線基板の作製方法である。
【００３６】
また、上記構成において、他と異なる露光装置とは、他の露光装置より高解像度且つ高
位置精度且つ狭露光範囲の露光装置を用いることを意味する。
【００３７】
本発明は、絶縁表面を有する基板上に形成された半導体薄膜を活性層として用いた薄膜
トランジスタにより構成される機能回路を形成し、機能回路は、絶縁表面を有する基板上
に、第１の配線を形成し、第１の配線を覆って第１の層間絶縁膜を形成し、第１の層間絶
縁膜に第１のコンタクトホールを形成し、第１のコンタクトホールを介して第１の配線と
電気的に接続する第２の配線を第１の層間絶縁膜上に形成し、第２の配線を覆って第２の
層間絶縁膜を形成し、第２の層間絶縁膜に第２のコンタクトホールを形成し、第２のコン
タクトホールを介して第１または第２の配線の少なくとも一方と電気的に接続する第３の
配線を第２の層間絶縁膜上に形成し、第１〜第３の配線、第１および第２のコンタクトホ
ールは、それぞれ第１〜第５のフォトリソグラフ工程によって形成され、第１〜第５のフ
ォトリソグラフ工程のうち少なくとも一つは他のフォトリソグラフ工程と異なる露光装置
を用いて行われることを特徴とする半導体装置の作製方法である。
【００３８】
また、本発明は、絶縁表面を有する基板上に形成された半導体薄膜を活性層として用い
た薄膜トランジスタにより構成される機能回路を形成し、機能回路は、絶縁表面を有する
基板上に、第１〜第ｎ（ｎ≧３）の配線と第１〜第（ｎ−１）の層間絶縁膜と第１〜第（
ｎ−１）のコンタクトホールを形成し、 第ｍ（１≦ｍ≦ｎ）の配線を覆って第ｍの層間
絶縁膜を形成し、第ｍの層間絶縁膜に第ｍのコンタクトホールを形成し、第ｍのコンタク
トホールを介して１〜第ｍの配線の少なくとも一つと電気的に接続する第（ｍ＋１）の配
線を第ｍの層間絶縁膜上に形成し、第（ｍ＋１）の配線を覆って第（ｍ＋１）の層間絶縁
膜を形成し、第（ｍ＋１）の層間絶縁膜に第（ｍ＋１）のコンタクトホールを形成し、第
（ｍ＋１）のコンタクトホールを介して第１〜第（ｍ＋１）の配線の少なくとも一つと電
気的に接続する第（ｍ＋２）の配線を第（ｍ＋１）の層間絶縁膜上に形成し、第１〜第ｎ
の配線および第１〜第（ｎ−１）のコンタクトホールは、それぞれ第１〜第（２ｎ−１）
のフォトリソグラフ工程によって形成され、第１〜第（２ｎ−１）のフォトリソグラフ工
程のうち少なくとも一つは他のフォトリソグラフ工程と異なる露光装置を用いて行われる
ことを特徴とする半導体装置の作製方法である。
【００３９】
また、本発明は、上記構成において、前記機能回路と同一基板上に表示装置を形成する
ことを特徴とする半導体装置の作製方法である。
【００４０】
また、上記構成において、他と異なる露光装置とは、他の露光装置より高解像度且つ高
位置精度且つ狭露光範囲の露光装置を用いることを意味する。露光装置のうち、少なくと
も一つはレンズプロジェクション方式またはミラープロジェクション方式の露光装置を用
いることができる。
【００４１】
また、上記構成において機能回路の配線およびコンタクトホールの形成に用いる露光装
置は、表示装置の配線およびコンタクトホールの形成に用いる露光装置より高解像度且つ
高位置精度且つ狭露光範囲の露光装置を用いることができる。
【００４２】
また、本発明は、上記構成において、第１〜第ｎの配線において、より上側に形成され
る配線の幅を、第１〜第ｎの配線において、より下側に形成される配線の幅より広く形成
し、且つ第１〜第（ｎ−１）のコンタクトホールにおいて、より上側に形成されるコンタ
クトホールの直径を、第１〜第（ｎ−１）のコンタクトホールにおいて、より下側に形成
されるコンタクトホールの直径より大きくなるように形成することを特徴とする半導体装
置の作製方法である。
【００４３】
上記構成において、機能回路は、ＣＰＵ、画像処理回路、ＳＲＡＭまたはＤＲＡＭで形
成することができる。また、上記構成において、配線のうち少なくとも一つを電源配線ま
たはクロック配線で形成することができる。
【００４４】
また、上記構成において、配線は、Ａｌ、Ｗ、Ｍｏ、Ｔｉ、Ｐｔ、Ｃｕ、Ｔａ、Ａｕか
ら選ばれた一種の元素または該元素を含む合金からなる単層または積層構造、あるいは不
純物元素を含んだ半導体膜で形成することができる。
【００４５】
また、本発明は、上記構成において、層間絶縁膜のうち少なくとも一つを有機樹脂で形
成することを特徴とする半導体装置の作製方法である。また、絶縁表面を有する基板とし
て、ガラス基板、石英基板、プラスチック基板又はＳＯＩ基板で形成するができる。
【発明の効果】
【００４６】
上記本発明の半導体装置及びその作製方法によれば、多層配線化に伴う追加工程のうち
、平坦化工程が不要もしくは大幅に簡略化できるため、低コストで機能回路の多層配線化
が可能となる。
また、多層配線化により、機能回路の配置面積を縮小でき、機能回路の高速動作、高機
能化が図れる。
また、上層の配線の露光装置には広露光範囲の露光装置を使用できるため、大型基板上
に機能回路と表示装置とを一体形成する場合に有効である。従って、高機能な機能回路も
しくはこれを有する表示装置を安価に提供することができる。
【図面の簡単な説明】
【００４７】
【図１】本発明の半導体装置の作製方法を示す図。
【図２】ステッパによる露光工程を示す図。
【図３】ＭＰＡによる露光工程を示す図。
【図４】ＣＰＵ、メモリを具備した半導体装置を示す図。
【図５】本発明の半導体装置における機能回路の構成。
【図６】本発明の半導体装置における機能回路の構成の断面図。
【図７】本発明の半導体装置を用いた電子機器を示す図。
【図８】従来の半導体装置における機能回路の構成。
【図９】半導体装置の多層配線を示す図。
【図１０】機能回路を集積化した配線基板を示す図。
【発明を実施するための形態】
【００４８】
（実施の形態１）
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説
明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様
々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実
施の形態の記載内容に限定して解釈されるものではない。なお以下に説明する本発明の構
成において、同じものを指す符号は異なる図面間で共通して用いる。
【００４９】
本発明における機能回路の作製方法について、図１〜図３を用いて説明する。
【００５０】
まず、ガラス、石英、樹脂フィルムのような絶縁表面を有する基板２０１上に酸化珪素
膜、窒化珪素膜又は酸化窒化珪素膜などの絶縁膜からなる下地絶縁膜２０２を形成する（
図１（Ａ））。下地絶縁膜２０２は、前記絶縁膜の単層構造でも前記絶縁膜を２層以上積
層させた構造であってもよい。
【００５１】
続いて、下地絶縁膜２０２の上に非晶質半導体膜を形成する。非晶質半導体膜は公知の
手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）を用いて形成する。次いで前記
非晶質シリコン膜をレーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化
法、結晶化を助長する金属元素を用いる熱結晶化法などの公知の結晶化法により結晶化さ
せる。
そして得られた結晶質半導体膜を所望の形状にパターニングして、半導体膜２０３、２
０４を形成する。
【００５２】
半導体膜２０３、２０４を覆うゲート絶縁膜２０５を形成する。ゲート絶縁膜２０５と
して酸化珪素膜等の絶縁膜をプラズマＣＶＤ法やスパッタ法を用いて形成する。
【００５３】
ゲート絶縁膜２０５上に、スパッタリング法、蒸着法等の公知の方法により、導電膜を
形成する。次いで、レジストパターンを用いてフォトリソグラフ工程により導電膜をパタ
ーニングし、ゲート電極２０６、２０７を形成する。本実施の形態では、ゲート電極２０
６，２０７が第１の配線に相当する。
【００５４】
次にゲート電極２０６、２０７をマスクとして、半導体膜２０３、２０４に不純物をド
ーピングすることにより、ソース領域２１３、２１５とドレイン領域２１４、２１６を形
成する。半導体層に不純物を添加して形成したソース領域２１３、２１５とドレイン領域
２１４、２１６もゲート電極２０６、２０７と同様に第１の配線に相当する。
【００５５】
次にゲート絶縁膜２０５とゲート電極２０６、２０７の上に窒化珪素膜等の絶縁膜を形
成し、この絶縁膜を第１の層間絶縁膜２０８として用いる。これにより、薄膜トランジス
タは第１の層間絶縁膜２０８により覆われた状態になる。
【００５６】
続いて第１の層間絶縁膜２０８に、ソース領域、ドレイン領域を露出させるコンタクト
ホール２０９〜２１２を形成するために、フォトリソグラフ工程を用いたパターンの形成
を行う。この場合の露光の工程において用いる露光手段としては、解像度と位置精度を要
する露光装置を用いる。
図２は本実施の形態における、ステッパによる露光を簡略化して示した図である。
まず、レチクル２３上のパターン２４を光学系（光源２１、ミラー２２）で１／Ｎ（Ｎ
＞０）倍に縮小してレジスト上に投影するステッパで露光を行う。ステッパの場合、露光
範囲が狭いため、基板２６上を繰り返し走査することにより、パターン２５の転写を行っ
ていく。
ステッパによる露光は、高精彩であるためパターン形成にズレが生じることが少なく、
高精度の微細加工が可能となる。
【００５７】
次に、全てのコンタクトホール２０９〜２１２を充填し、且つ第１の層間絶縁膜２０８
を覆うように、前記第１の層間絶縁膜２０８の上に、公知の方法を用いて導電膜を形成す
る。
導電膜形成後、フォトリソグラフ工程により導電膜をパターニングしてソース領域２１
３、２１５とドレイン領域２１４、２１６からコンタクトホール２０９〜２１２を介して
引き出される配線を形成する。ここで第１の層間絶縁膜２０８上の配線２１７〜２２０が
、第２の配線である。
【００５８】
次に、第２の配線の上に、感光性のポリイミド、アクリルなどの有機樹脂膜を形成し、
この有機樹脂膜を第２の層間絶縁膜２２１として用いる。これにより、第２の配線２１７
〜２２０は、第２の層間絶縁膜２２１により覆われた状態になる。
【００５９】
第２の層間絶縁膜２２１に、コンタクトホール２２２〜２２５を形成するために、フォ
トリソグラフ工程を用いたパターン形成を行う。この場合の露光手段としては、解像度と
位置精度が高い装置よりむしろ広い範囲を露光できる露光装置を用いる。ここでは、図３
に示すＭＰＡを用いて一括して露光を行う。
まず光源３１からの光をミラー３２等を用いてマスク３３上に照射し、続いて台形鏡３
４や凹面鏡３７等を用いて、レジスト上にマスクパターン３５を一括して投影する。
一般にＭＰＡでは、前記ステッパと比較すると解像度や位置精度はあまり高くないが、
一度に大きな範囲を露光することが可能であるため、半導体装置の生産性において非常に
有効である。
ここでは、次に説明する第３の配線の配線幅が第１の配線及び第２の配線の配線幅より
広く、コンタクトホールの径を大きく形成することが可能であるため、露光工程において
露光精度の条件が緩和される。そのため、ＭＰＡを用いて一括して露光を行い、コンタク
トホールを形成することができる。
【００６０】
続いて、形成したコンタクトホール２２２〜２２５を充填し、且つ第２の層間絶縁膜２
２１を覆うように、導電膜を形成する。次に、フォトリソグラフ工程により導電膜をパタ
ーニングして、第２の配線２１７〜２２０からコンタクトホールを介して引き出される配
線を形成する。ここで第２の層間絶縁膜２２１上の配線２２６〜２２９が、第３の配線で
ある。このようにして、ＴＦＴを用いた機能回路が作製できる。
【００６１】
本実施の形態に示した方法を用いれば、新たな配線の追加に伴う工程が少なくて済むた
め、半導体装置の多層配線化の手法として有効である。
【００６２】
（実施の形態２）
実施の形態２では、実施の形態１の構成に配線をさらに一層追加した機能回路の作製方
法について図９を用いて説明する。
【００６３】
まず、実施の形態１に従って図１（Ｂ）の状態まで作製する。
なお、実施の形態１ではコンタクトホール２２２〜２２５の形成にＭＰＡを用いた例を
示したが、本実施の形態において、第２の層間絶縁膜上に微細なコンタクトホールを精度
よく形成したい場合は、第２のコンタクトホールの形成にも上述したステッパを用いても
よい。
【００６４】
図９において、第３の配線２２６〜２２９の上に、感光性のポリイミド、アクリルなど
の有機樹脂により、第３の層間絶縁膜２３０を形成する。
【００６５】
前記第３の層間絶縁膜２３０に、コンタクトホールを形成するために、フォトリソグラ
フ工程を用いたパターン形成を行う。この場合の露光手段としては、ＭＰＡを用いて一括
して露光を行う。
ここでは、第３の配線の配線幅が下層の配線の配線幅より広く、コンタクトホールの直
径を大きく形成することが可能であるため、露光工程において露光精度の条件がさらに緩
和される。そのため、ＭＰＡを用いて一括して露光を行うことにより、第３のコンタクト
ホール２３１〜２３４を形成する。
【００６６】
続いて、形成したコンタクトホール２３１〜２３４を充填し、且つ第３の層間絶縁膜２
３０を覆うように、導電膜を形成する。次に、フォトリソグラフ工程により導電膜をパタ
ーニングして、第３の配線２２６〜２２９からコンタクトホールを介して引き出される配
線を形成する。ここで第３の層間絶縁膜２３０上の配線２３５〜２３８が、第４の配線と
なる。このようにして、機能回路が作製できる。
【００６７】
このように本実施の形態では、下層側の配線幅やコンタクトホールの直径より、追加し
た上層側の配線幅やコンタクトホールの直径を大きく形成し、露光精度の必要に応じた露
光装置を用いて作製することにより、少ない追加工程で多層配線化を実現することができ
る。
【００６８】
（実施の形態３）
本発明における他の実施の形態を図１０を用いて説明する。本実施の形態では、多くの
機能回路を高密度化し１つのチップに集積した配線基板について説明する。
図１０は、従来別々のチップで実現されていたＣＰＵ８０１、周辺インターフェースコ
ントローラー８０２、メモリコントローラー８０３、ＳＲＡＭ８０４、画像処理用プロセ
ッサ８０５、音声処理用プロセッサ８０６、ネットワーク処理用プロセッサ８０７、ディ
スク処理用プロセッサ８０８等の機能回路を１つのチップに集積したものである。
【００６９】
機能回路部では、小面積、低消費電力、高動作周波数などが要求される。機能回路を別
々のチップで形成すると、機能回路各チップ間の配線の引き回しが非常に複雑になるため
、引き回し配線の配置面積が膨大になり、その配線を高速に動作させるのは困難である。
従って、機能回路を１つのチップに集積すると非常に有利であるが、その場合、本説明に
おける方法が有効である。
【００７０】
本実施の形態では、ＣＰＵ８０１、周辺インターフェースコントローラー８０２、メモ
リコントローラー８０３、ＳＲＡＭ８０４、画像処理用プロセッサ８０５、音声処理用プ
ロセッサ８０６、ネットワーク処理用プロセッサ８０７、ディスク処理用プロセッサ８０
８等の機能回路部の、微細な構造を形成する必要がある部分においては、各チップ毎に、
高解像度、高位置精度を有する縮小投影露光装置を用いて露光を行う。ここではステップ
・アンド・リピート（ステッパ）で繰り返しながら、一つずつパターンを形成していく。
一方で、機能回路同士を接続する配線８１０〜８１５及びコンタクトホールは、解像度
や位置精度の条件がそれほど厳しくないため、広い範囲を一度に露光可能である等倍投影
露光装置を用いて露光を行う。ここでは、ＭＰＡを用いて一括して全面にパターンを形成
する。
【００７１】
また、本実施の形態において、層間絶縁膜に有機樹脂を用いる。有機樹脂は堆積時に平
坦性を有するため、平坦化工程が不要となる。しかし、材料の特性上、有機樹脂膜に微細
なコンタクトホールを形成することは難しく、微細加工には不向きであるが、本実施の形
態においては、各機能回路を接続する上層側の配線幅及びコンタクトホールの直径を大き
く形成できるため、微細加工においても条件が緩和され、有機樹脂を層間絶縁膜として有
効に利用することができる。
本実施の形態を用いることで、機能回路を高密度に集積した場合において、引き回し配
線の配置面積を大幅に低減でき、少ない工程で作製が可能となるため、高機能な機能回路
を有する配線基板を低価格で提供することができる。
【実施例１】
【００７２】
本発明における実施例を図５及び図６を用いて説明する。図５は本発明における機能回
路の構成の上面図であり、図６は図５のＡ-ＢとＢ-Ｃにおける断面図の一部を示したもの
である。
図５において、半導体層５０１にＴＦＴのチャネル領域とソース領域とドレイン領域と
が形成されている。ゲート配線５０７とＴＦＴ間配線５０８とを構成するのが第１の配線
である。また第１の配線と第２の配線間、または活性層と第２の配線間を電気的に接続す
るのが第１のコンタクトホール５０３である。ＴＦＴ間配線５０９と電源配線５１０と接
地配線５１１により第２の配線５０４が形成されている。また、第２の配線と第３の配線
間を電気的に接続しているのが第２のコンタクトホール５０５であり、電源配線５１２と
接地配線５１３とを構成する第３の配線５０６である。
【００７３】
機能回路におけるＴＦＴの引き回し配線は、第１の配線５０２と第２の配線５０４と第
１のコンタクトホール５０３で形成する。ここでは、高精度の微細加工が要求されるので
、高精彩且つ狭露光範囲の露光装置であるステッパを使用する。
次に、新たな配線（第３の配線５０６）と、コンタクトホール（第２のコンタクトホー
ル５０５）を追加する。第２の配線と第３の配線との間には絶縁膜が存在しており、第２
のコンタクトホール５０５で電気的に接続される。第３の配線は、主に電源配線のように
配線幅の広い配線として用いる。従って、第２のコンタクトホール５０５は、配線幅の広
い配線のみを電気的に接続する。
【００７４】
上層の配線に配線幅の広い配線を使用することより、第２のコンタクトホールの直径を
第１のコンタクトホールの直径より大きく形成できる。
従って、上層の配線及びコンタクトホール形成では、高精度の微細加工は要求されない
ので、低精彩ながらも大型基板に有効な広露光範囲の露光装置であるＭＰＡを用いること
で、機能回路と表示装置との配線もしくはコンタクトホールの露光工程を同時に行うこと
ができる。
【００７５】
図６は、図５に示した構成の断面図である。基板１００上には、半導体を活性層として
用いた薄膜トランジスタ１０１〜１０４を形成する。
ゲート電極上に第１の層間絶縁膜が形成され、前記第１の層間絶縁膜１１１にコンタク
トホールが設けられている。前記コンタクトホールを介して、不純物が添加された半導体
層と第２の配線１１２〜１１９が電気的に接続されている。なお、ここでのコンタクトホ
ールの形成には、高解像度且つ高位置精度である露光装置であるステッパを用いてコンタ
クトホールを形成する。
【００７６】
第２の配線１１２〜１１９上に第２の層間絶縁膜１２１が形成され、第３の配線１２２
、１２３が形成される。また、第２の配線１２０と第３の配線１２３は、前記第２の層間
絶縁膜１２１に形成されたコンタクトホールを介して、電気的に接続されている。なお、
ここでのコンタクトホールの形成には、広露光範囲を露光できるＭＰＡを用いて一括して
コンタクトホールを形成する。
本実施例を用いることで、多層配線化することにより、機能回路の配置面積を縮小でき
、機能回路の高速動作、高機能化に対し有効になる。
また本実施例は、上記の実施の形態と自由に組み合わせることができる。
【実施例２】
【００７７】
本発明の実施例１とは異なる実施例について、図４を用いて説明する。本実例では、同
一表面上に表示部及び該表示部を制御する駆動回路、並びにメモリ及びＣＰＵを搭載した
パネルについて説明する。図４（Ａ）は、ＴＦＴ基板と対向基板とシール材により液晶を
封止することで形成されたパネルの上面図であり、図４（Ｂ）は図４（Ａ）のＡ−Ａ´に
おける断面図である。
【００７８】
図４（Ａ）はパネルの外観を示し、該パネルは、基板７００上に複数の画素がマトリク
ス状に配置された画素部７０１を有し、画素部７０１の周辺には、画素部７０１を制御す
る信号線駆動回路７０２、走査線駆動回路７０３を有する。そして、これらを囲むように
してシール材７０７が設けられる。対向基板７０９は画素部７０１、信号線駆動回路７０
２及び走査線駆動回路７０３上のみに設けてもよいし、全面に設けてもよい。但し、発熱
する恐れがあるＣＰＵ７０６には、放熱板を接するように配置することが好ましい。メモ
リ７０５は、不揮発性メモリと揮発性メモリとのいずれでもよく、例えばフラッシュメモ
リ、ＳＲＡＭやＤＲＡＭなどに相当する。
【００７９】
図４（Ｂ）はパネルの断面図を示す。基板７００上には、画素部７０１、信号線駆動回
路７０２及びＣＰＵ７０６が設けられる。画素部７０１にはＴＦＴ７３０と保持容量７２
９が設けられ、信号線駆動回路７０２にはＴＦＴ７３１及び７３２が設けられ、ＣＰＵ７
０６には複数のＴＦＴ７４０と配線７４１が設けられる。
【００８０】
ＴＦＴなど半導体素子が設けられた基板７００と、対向基板７０９の間にはスペーサー
７２２が設けられており、シール材７０７により接着されている。そして、画素部７０１
と信号線駆動回路７０２上にはラビング処理された配向膜７３５、液晶層７２３、配向膜
７２４、対向電極７２５及びカラーフィルタ７２６が設けられる。基板７００と対向基板
７０９には偏光板７２７、７２８が設けられる。またＣＰＵ７０６を構成する素子として
、半導体素子７４０とその上層に積層形成された配線７４１を有する。
【００８１】
基板７００上の回路を構成する素子は、非晶質半導体に比べて移動度が高く、オン電流
が大きい多結晶半導体により形成され、それ故に同一表面上におけるモノシリック化が実
現される。また、本発明の半導体装置の作製方法を適用することで、同一の基板７００上
に表示部と駆動回路以外に、ＣＰＵなどの機能回路をも一体形成することができる。また
本パネルは、接続する外部ＩＣの個数が減少するため、小型・軽量・薄型が実現される。
これは、最近普及が急速に進んだ携帯端末に適用すると、大変有効である。
【００８２】
ＣＰＵ７０６やメモリ７０５では、小面積、低消費電力、高動作周波数などが要求され
る。このような高度な機能回路を実現しようとすると、ＴＦＴ間の引き回し配線が非常に
複雑になるため、ＴＦＴ間の引き回し配線の配置面積が膨大になる。このため、機能回路
全体の面積縮小を果たすために、ＣＰＵ７０６、メモリ７０５を多層配線構造とする。
【００８３】
本実施例において、 画素部７０１及び信号線駆動回路７０２のコンタクトホール形成
には、位置精度の条件が厳しくないため、広露光範囲の露光装置であるＭＰＡを用いて一
括して露光を行う。
一方、ＣＰＵ７０６においては、第１のコンタクトホール形成に位置合わせの精度が要
求されるため、高精細な露光装置であるステッパを用いて露光を行う。さらに、上層側の
配線のコンタクトホール形成には、位置精度の条件が厳しくないため、広露光範囲の露光
装置であるＭＰＡを用いて一括して露光を行う。
【００８４】
なお本実施の形態では、１層目に半導体素子を形成し、その上層に配線を積層形成する
場合を示したが、本発明はこれに限定されず、半導体素子を積層形成し、その上層に配線
を積層形成してもよい。また、剥離法を用いて、別の基板上に形成された半導体素子を剥
離して貼り付けることで、半導体素子を形成し、その上層に配線を積層形成してもよい。
【００８５】
また、本実施の形態では、表示素子として液晶素子を用いたパネルを示したが、本発明
はこれに限定されない。表示素子として、例えば発光素子などの他の表示素子を用いたパ
ネルに適用してもよい。
本実施例を用いることにより、少ない工程で多層配線化を実現し、表示装置と同一基板
上に機能回路までも一体形成した場合においても、高処理能力の機能回路を小面積で搭載
することができる。
【実施例３】
【００８６】
本実施例では、本発明を用いて作製される電子機器の例について図７を用いて説明する。
【００８７】
本発明を用いて作製した電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型デ
ィスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（
カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器
、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）
、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等の記
録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。
それらの電子機器の具体例を図７に示す。
【００８８】
図７（Ａ）は表示装置であり、筐体１４０１、支持台１４０２、表示部１４０３を含む。
本発明は表示部１４０３を構成する表示装置に適用が可能である。本発明を用いることに
よって、表示装置の小型・軽量化を実現できる。
【００８９】
図７（Ｂ）はビデオカメラであり、本体１４１１、表示部１４１２、音声入力１４１３、
操作スイッチ１４１４、バッテリー１４１５、受像部１４１６などによって構成されてい
る。本発明は表示部１４１２を構成する表示装置に適用が可能である。本発明を用いるこ
とによって、ビデオカメラの小型・軽量化を実現できる。
【００９０】
図７（Ｃ）はノート型のパーソナルコンピュータであり、本体１４２１、筐体１４２２、
表示部１４２３、キーボード１４２４などによって構成されている。本発明は表示部１４
２３を構成する表示装置に適用が可能である。また、本発明は本体１４２１内部のＣＰＵ
，メモリなどの半導体装置に適用が可能である。本発明を用いることによって、パーソナ
ルコンピュータの小型・軽量化を実現できる。
【００９１】
図７（Ｄ）は携帯情報端末であり、本体１４３１、スタイラス１４３２、表示部１４３３
、操作ボタン１４３４、外部インターフェイス１４３５などによって構成されている。本
発明は表示部１４３３を構成する表示装置に適用が可能である。また、本発明は本体１４
３１内部のＣＰＵ，メモリなどの半導体装置に適用が可能である。本発明を用いることに
よって、携帯情報端末の小型・軽量化を実現できる。
【００９２】
図７（Ｅ）は音響再生装置、具体的には車載用のオーディオ装置であり、本体１４４１、
表示部１４４２、操作スイッチ１４４３、１４４４などによって構成されている。本発明
は表示部１４４２を構成する表示装置に適用が可能である。また、本発明は本体１４４１
内部のＣＰＵ，メモリなどの半導体装置に適用が可能である。また、今回は車載用オーデ
ィオ装置を例に上げたが、携帯型もしくは家庭用オーディオ装置に用いてもよい。本発明
を用いることによって、音響再生装置の小型・軽量化を実現できる。
【００９３】
図７（Ｆ）はデジタルカメラであり、本体１４５１、表示部（Ａ）１４５２、接眼部１４
５３、操作スイッチ１４５４、表示部（Ｂ）１４５５、バッテリー１４５６などによって
構成されている。本発明は表示部（Ａ）１４５２および表示部（Ｂ）１４５５を構成する
表示装置に適用が可能である。また、本発明は本体１４５１内部のＣＰＵ，メモリなどの
半導体装置に適用が可能である。本発明を用いることによって、デジタルカメラの小型・
軽量化を実現できる。
【００９４】
図７（Ｇ）は携帯電話であり、本体１４６１、音声出力部１４６２、音声入力部１４６３
、表示部１４６４、操作スイッチ１４６５、アンテナ１４６６などによって構成されてい
る。本発明は表示部１４６４を構成する表示装置に適用が可能である。また、本発明は本
体１４６１内部のＣＰＵ，メモリなどの半導体装置に適用が可能である。本発明を用いる
ことによって、携帯電話の小型・軽量化を実現できる。
【００９５】
これらの電子機器に使われる半導体装置はガラス基板だけでなく耐熱性のプラスチック基
板を用いることもできる。それによりいっそうの軽量化を図ることができる。
【００９６】
本発明は、上記電子機器に限定されず、実施の形態１及び実施の形態２で示した半導体装
置を用いた、様々な電子機器とすることができる。
本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
【技術分野】
【０００１】
本発明は、多層配線化した配線基板及びその作製方法に関するものである。また、前記
配線基板を用いた半導体装置及びその作製方法に関するものである。
【背景技術】
【０００２】
近年、多結晶半導体薄膜を用いてＴＦＴ（薄膜トランジスタ）を形成し、これを画素部
のスイッチング素子や、画素の駆動回路に用いた半導体装置の研究開発が活発に行われて
いる。
さらにこのような多結晶半導体薄膜を用いたＴＦＴは、その電界効果移動度などの特性
が優れているため、表示装置と同一基板上に機能回路までも搭載する研究開発が始められ
ている。機能回路としては、例えば、ＣＰＵや画像処理回路、メモリなどが挙げられるが
、半導体装置の付加価値を高めるためには、高処理能力の機能回路を小面積で搭載するこ
とが必要である。
【０００３】
従来のＴＦＴを用いた半導体装置と同様なマスク構成で機能回路を構成した場合の例を
図８に示す。
この場合、ＴＦＴのゲート配線１００７及びＴＦＴ間の引き回し配線１００８として第
１の配線層、ＴＦＴ間の引き回し配線１００９及び電源配線１０１０として第２の配線層
が各々用いられている。
このように２層で配線を形成し、高処理能力の機能回路を実現しようとした場合、第２
の配線で引き回し配線と共に電源配線等の配線幅が太い配線を形成することになり、配置
面積が拡大する。
【０００４】
機能回路の面積を縮小するための手段として、引き回し配線の幅や電源配線の幅、また
はコンタクトホールの径を縮小する事が挙げられる。しかし、引き回し配線や電源配線の
配線幅を縮小すると電気抵抗が増大し、信号遅延の増大や電圧降下が生じるため回路の誤
動作や動作周波数の低下などの問題点が生じる。また、コンタクトホールの径を縮小する
と、第１の配線と第２の配線との電気的接続が不十分になりやすく、回路の誤作動を引き
起こす。安定したコンタクトホールの形成には、より高精度の露光装置やエッチング装置
が必要になり、開発費が膨大になる。
従って、引き回し配線幅や電源配線幅、またはコンタクトホールの径の縮小による面積
縮小は非常に困難である。
【０００５】
一方、従来のＬＳＩ開発においては、多層配線技術を用いてチップ面積を縮小すること
により、動作周波数を向上し、処理能力の向上を実現してきた。多層配線では、基本セル
内での配線、機能回路内の各ブロック内における配線、ブロック間配線、電源配線、接地
配線などについて特定の配線を用いる。このような多層配線化により、配線領域の削減が
できるので、チップ面積の縮小が可能となる。
そのため、表示装置と同一基板上に形成された機能回路の作製においても、面積縮小に
多層配線技術が有効であると期待される。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＬＳＩ開発における多層配線の作製工程において、配線を１層増す毎に最低２回のマス
ク工程が追加される。また平坦化工程などの工程も必要となってくる。層間膜の平坦化工
程は、層間膜の段差部における配線の幅の変動を抑制する他、露光の工程における露光精
度の向上などの目的で行われる。ＬＳＩ開発における平坦化工程では、例えば層間膜を厚
く堆積した後に、ＣＭＰ処理を行う方法を用いる。また、層間膜を堆積した後、さらに平
坦性のある膜を堆積した後にエッチバックを行う方法や、前記方法と組み合わせた方法な
どを用いる。
しかし、これらの方法で、大型基板上に多層配線を作製する場合には、層間膜を均一な
厚さで成膜し、平坦化するのは非常に困難である。また、下層の平坦性は、上層の平坦性
に反映されるので、配線数が増加するほど平坦化は深刻な問題になり、工程数は更に増加
していくという新たな問題が生じる。
以上のことから、同一基板上に機能回路を一体形成した場合において、装置を低価格の
まま提供するためには、少ない工程で多層配線化を実現する必要がある。
【０００７】
本発明は、以上のような問題点を鑑みなされたもので、少ない工程で多層配線化を実現
し、小面積で高機能な機能回路を有する配線基板及び半導体装置を提供する。またこのよ
うな高機能な機能回路を表示装置と同一基板上に一体形成した半導体装置を提供する。
【課題を解決するための手段】
【０００８】
上述した従来技術の課題を解決するために、本発明においては以下の手段を講じる。
【０００９】
本発明は、絶縁表面を有する基板上に形成された第１の配線と、第１の配線を覆って形
成された第１の層間絶縁膜と、第１の層間絶縁膜上に形成された第２の配線と、第２の配
線を覆って形成された第２の層間絶縁膜と、第２の層間絶縁膜上に形成された第３の配線
と、第１の配線と第２の配線を電気的に接続するために第１の層間絶縁膜に形成された第
１のコンタクトホールと、第２の配線と第３の配線を電気的に接続するために第２の層間
絶縁膜に形成された第２のコンタクトホールとを有し、第３の配線の幅は第１および第２
の配線の幅より広く、且つ前２の配線の幅は第１の配線の幅より広く、且つ第２のコンタ
クトホールの直径は第１のコンタクトホールの直径より大きいことを特徴とする配線基板
である。また、上記配線基板は第２のコンタクトホールの面積が第１のコンタクトホール
の面積よりも大きいことを特徴とする。
【００１０】
本発明において、配線は導電性を有する薄膜である配線層をパターニングすることで形
成する。例えば金属薄膜、不純物を添加した半導体薄膜などを配線層として形成した後に
、これをパターニングすることで配線を形成する。また配線幅とは配線の幅のことである
。また、コンタクトホールとは配線同士を電気的に接続するために、層間絶縁膜に開口し
た孔のことをいう。例えば、第１の配線と第２の配線との間に第１の層間絶縁膜がある場
合、第１の配線と第２の配線を電気的に接続するために第１の層間絶縁膜に形成された開
口部のことを指す。またコンタクトホールの直径は、層間絶縁膜に形成した開口部の最上
部の部分の径のうち最大のものであるとする。また、コンタクトホールの面積とは、より
詳しくはコンタクトホールの上端の面の面積であるとする。
【００１１】
上記構成において、第３の配線の幅は第１および第２の配線の幅より広く、且つ前２の
配線の幅は第１の配線の幅より広いとは、下層側の配線より、後から追加した上層側の配
線の幅を広くすることであり、配線の幅の広い電源線を上層側に形成することにより、下
層側の配線の占有する面積の縮小が図れる。また、上層側の配線は、電源配線のように配
線の幅の広い配線として用いることにより、上層側のコンタクトホールを下層側のコンタ
クトホールより大きく形成することができる。
【００１２】
また、本発明は、絶縁表面を有する基板上に形成された第１〜第ｎ（ｎ≧３）の配線と
、第１〜第（ｎ−１）の層間絶縁膜と、第１〜第（ｎ−１）のコンタクトホールを有し、
第ｍ（１≦ｍ≦ｎ）の配線を覆って第ｍの層間絶縁膜が形成され、第ｍの層間絶縁膜上に
第（ｍ＋１）の配線が形成され、第（ｍ＋１）の配線は第ｍの層間絶縁膜に形成された第
ｍのコンタクトホールを介して第１〜第ｍの配線の少なくとも一つと電気的に接続され、
第ｐ（２≦ｐ≦ｎ）の配線の幅は、第ｒ（１≦ｒ≦ｐ−１）の配線のいずれかの幅より広
く、且つ第ｓ（２≦ｓ≦ｎ−１）のコンタクトホールの直径は、第ｔ（１≦ｔ≦ｓ−１）
のコンタクトホールのいずれかの直径より大きいことを特徴とする配線基板である。また
、上記配線基板は、第ｓのコンタクトホールの面積が第ｔのコンタクトホールの面積より
も大きいことを特徴とする。
【００１３】
本発明は、上記構成において、第ｓ（２≦ｓ≦ｎ−１）のコンタクトホールの直径が、
第ｔ（１≦ｔ≦ｓ―１）のコンタクトホールのいずれかの直径の２倍以上であることを特
徴とする配線基板である。また、第１〜第（ｎ−１）のコンタクトホールのうち、少なく
とも一つは直径が１μｍ以下であり、且つ少なくとも一つは直径が３μｍ以上であること
を特徴としている。なお、直径が１μｍ以下であるコンタクトホールを少なくとも一つは
有し、且つ直径が３μｍ以上であるコンタクトホールを少なくとも一つは有しているとは
、第１〜第（ｎ−１）のコンタクトホールのうち、最大の大きさを有するコンタクトホー
ルの直径が３μｍ以上であり、且つ最小のコンタクトホールの直径が１μｍ以下であるこ
とを表している。
【００１４】
本発明は、上記構成において、第ｐ（２≦ｐ≦ｎ）の配線の幅が、第ｒ（１≦ｒ≦ｐ―
１）の配線のいずれかの幅の２倍以上であることを特徴とする配線基板である。また、第
１〜第ｎの配線のうち、少なくとも一つは配線の幅が２μｍ以下であり、且つ少なくとも
一つは配線の幅が３μｍ以上であることを特徴としている。なお、配線の幅が２μｍ以下
である配線を少なくとも一つは有し、且つ配線の幅が３μｍ以上である配線を少なくとも
一つは有しているとは、第１〜第ｎの配線のうち、最大の大きさを有する配線の幅が３μ
ｍ以上であり、且つ最小の配線の幅が２μ以下であることを表している。
【００１５】
また、本発明において、配線は導電性を有する薄膜からなり、導電性を有する薄膜とは
、Ａｌ、Ｗ、Ｍｏ、Ｔｉ、Ｐｔ、Ｃｕ、Ｔａ、Ａｕから選ばれた一種の元素又は該元素を
含む合金からなる単層または積層構造、あるいは不純物を含んだ半導体薄膜であることを
特徴としている。
【００１６】
本発明において、絶縁表面を有する基板としてはガラス基板、石英基板、プラスチック
基板又はＳＯＩ基板を用いることができる。
【００１７】
また、本発明において、配線のうち、少なくとも１つは電源配線又はクロック配線に用
いられていることを特徴としている。上層側の配線は幅の広い配線であればよい。また、
電源配線又はクロック配線以外でも配線の幅が広いものであればよく、例えば、ブロック
入出力の信号配線、機能回路入出力部の信号配線なども適用可能である。
【００１８】
また、本発明において、層間絶縁膜のうち、少なくとも１つは有機樹脂であることを特
徴としている。有機樹脂は通常層間膜に用いられる無機膜に比べて誘電率が低いため、寄
生容量を低減することが可能となり、有機樹脂を利用することは機能回路の高速動作には
有効になる。また、層間絶縁膜の堆積時に平坦性を有するため、平坦化工程が不要である
という利点もある。しかし、通常材料の特性上、有機樹脂膜に微細なコンタクトホールを
形成することは難しく、微細加工には不向きであるが、本発明においては、上層側のコン
タクトホールの直径を大きく形成できるため、微細加工においても条件が緩和されるため
、有機樹脂を層間絶縁膜として有効に利用することができる。
【００１９】
本発明は、絶縁表面を有する基板上に形成された半導体薄膜を活性層として用いた薄膜
トランジスタにより構成される機能回路を有する半導体装置において、機能回路は、第１
の配線と、第２の配線と、第３の配線と、第１の層間絶縁膜と、第２の層間絶縁膜と、第
１のコンタクトホールと、第２のコンタクトホールを有し、第１の配線と、第２の配線と
、第３の配線は導電性を有する薄膜からなり、第２の配線は、第１の層間絶縁膜に形成さ
れている第１のコンタクトホールを介して第１の配線と電気的に接続しており、第３の配
線は、第２の層間絶縁膜に形成されている第２のコンタクトホールを介して第１の配線も
しくは第２の配線の少なくとも一方と電気的に接続しており、第２の配線の幅は、第１の
配線の幅より広いか、あるいは第３の配線の幅は第１の配線の幅もしくは第２の配線の幅
より広く、且つ第２のコンタクトホールの直径は、第１のコンタクトホールの直径より大
きいことを特徴とする半導体装置である。また、上記半導体装置は第２のコンタクトホー
ルの面積が第１のコンタクトホールの面積よりも大きいことを特徴とする。
【００２０】
また、本発明の他の構成として、上記構成において、絶縁表面を有する基板上に形成さ
れた半導体薄膜を活性層として用いた薄膜トランジスタにより構成される半導体装置にお
いて、機能回路と表示装置を有することを特徴としている。
【００２１】
また、本発明は上記構成において、第２のコンタクトホールの直径が、第１のコンタク
トホールの直径の２倍以上であることを特徴としている。
また、第１のコンタクトホールの直径が１μｍ以下であり、且つ第２のコンタクトホー
ルの直径が３μｍ以上であることを特徴としている。
【００２２】
また、本発明は上記構成において、第２の配線の幅が、第１の配線の幅の２倍以上、又
は第３の配線の幅が第１の配線の幅の２倍以上、又は第３の配線の幅が第２の配線の幅の
２倍以上であることを特徴としている。
また、第１の配線の幅と第２の配線の幅と第３の配線の幅のうち、配線の幅が２μｍ以
下である配線を少なくとも一つは有し、且つ配線の幅が３μｍ以上である配線を少なくと
も一つは有していることを特徴としている。
【００２３】
本発明は、絶縁表面を有する基板上に形成された半導体薄膜を活性層として用いた薄膜
トランジスタにより構成される機能回路を有する半導体装置において、機能回路は、第１
〜第ｎ（ｎ＞３）の配線と、第１〜第（ｎ−１）の層間絶縁膜と、第１〜第（ｎ−１）の
コンタクトホールと、を有し、第１〜第ｎの配線は、導電性を有する薄膜からなり、第ｍ
（２≦ｍ≦ｎ）の配線は、第（ｍ−１）の層間絶縁膜に形成されている第（ｍ−１）のコ
ンタクトホールを介して第１〜第（ｍ−１）の配線の少なくとも一つと電気的に接続して
おり、第ｐ（２≦ｐ≦ｎ）の配線の幅は、第ｒ（１≦ｒ≦ｐ−１）の配線のいずれかの幅
より広く、且つ第ｓ（２≦ｓ≦ｎ−１）のコンタクトホールの直径は、第ｔ（１≦ｔ≦ｓ
−１）のコンタクトホールのいずれかの直径より大きいことを特徴としている。また、上
記半導体装置は第ｓのコンタクトホールの面積が第ｔのコンタクトホールの面積よりも大
きいことを特徴とする。
【００２４】
また、本発明は上記構成において、絶縁表面を有する基板上に形成された半導体薄膜を
活性層として用いた薄膜トランジスタにより構成される半導体装置において、機能回路と
表示装置を有することを特徴としている。
【００２５】
本発明は上記構成において、第ｓ（２≦ｓ≦ｎ−１）のコンタクトホールの直径が、第
ｔ（１≦ｔ≦ｓ―１）のコンタクトホールのいずれかの直径の２倍以上であることを特徴
としている。また、第１〜第（ｎ−１）のコンタクトホールのうち、直径が１μｍ以下で
あるコンタクトホールを少なくとも一つは有し、且つ直径が３μｍ以上であるコンタクト
ホールを少なくとも一つは有していることを特徴としている。
【００２６】
本発明は上記構成において、第ｐ（２≦ｐ≦ｎ）の配線の幅が、第ｒ（１≦ｒ≦ｐ―１
）の配線のいずれかの幅の２倍以上であることを特徴としている。 また、第１〜第ｎの
配線のうち、配線の幅が２μｍ以下である配線を少なくとも一つは有し、且つ配線の幅が
３μｍ以上である配線を少なくとも一つは有していることを特徴としている。
【００２７】
また、本発明において、配線は導電性を有する薄膜からなり、導電性を有する薄膜とは
、Ａｌ、Ｗ、Ｍｏ、Ｔｉ、Ｐｔ、Ｃｕ、Ｔａ、Ａｕから選ばれた一種の元素又は該元素を
含む合金からなる単層または積層構造、あるいは不純物を含んだ半導体薄膜であることを
特徴としている。
【００２８】
本発明において、絶縁表面を有する基板としてはガラス基板、石英基板、プラスチック
基板又はＳＯＩ基板を用いることができる。
【００２９】
また、本発明において、配線のうち、少なくとも１つは電源配線又はクロック配線に用
いられていることを特徴としている。上層側の配線は配線の幅の広い配線であればよい。
また、電源配線又はクロック配線以外でも配線の幅が広いものであればよく、例えば、ブ
ロック入出力の信号配線、機能回路入出力部の信号配線なども適用可能である。
【００３０】
また、本発明において、層間絶縁膜のうち、少なくとも１つは有機樹脂であることを特
徴としている。有機樹脂は通常層間膜に用いられる無機膜に比べて誘電率が低いため、寄
生容量を低減することが可能となり、有機樹脂を利用することは機能回路の高速動作には
有効になる。また、層間絶縁膜の堆積時に平坦性を有するため、平坦化工程が不要である
という利点もある。しかし、通常材料の特性上、有機樹脂膜に微細なコンタクトホールを
形成することは難しく、微細加工には不向きであるが、本発明においては、上層側のコン
タクトホールの直径を大きく形成できるため、微細加工においても条件が緩和されるため
、有機樹脂を層間絶縁膜として有効に利用することができる。
【００３１】
また、本発明において、表示装置として液晶または自発光素子を用いて表示することが
できる。
【００３２】
本発明において、機能回路とは、ＣＰＵ（中央演算処理装置）、画像処理回路、ＳＲＡ
Ｍ（スタティックメモリ）又はＤＲＡＭ（ダイナミックメモリ）であることを特徴として
いる。
【００３３】
また、本発明は、上記構成における半導体装置を用いていることを特徴とする電子機器
である。
【００３４】
本発明は、絶縁表面を有する基板上に、第１の配線を形成し、第１の配線を覆って第１
の層間絶縁膜を形成し、第１の層間絶縁膜に第１のコンタクトホールを形成し、第１のコ
ンタクトホールを介して第１の配線と電気的に接続する第２の配線を第１の層間絶縁膜上
に形成し、第２の配線を覆って第２の層間絶縁膜を形成し、第２の層間絶縁膜に第２のコ
ンタクトホールを形成し、第２のコンタクトホールを介して第１または第２の配線の少な
くとも一方と電気的に接続する第３の配線を第２の層間絶縁膜上に形成し、第１〜第３の
配線、第１および第２のコンタクトホールは、それぞれ第１〜第５のフォトリソグラフ工
程によって形成され、第１〜第５のフォトリソグラフ工程のうち少なくとも一つは他のフ
ォトリソグラフ工程と異なる露光装置を用いて行われることを特徴とする配線基板の作製
方法である。
【００３５】
また、本発明は、絶縁表面を有する基板上に、第１〜第ｎ（ｎ≧３）の配線と第１〜第
（ｎ−１）の層間絶縁膜と第１〜第（ｎ−１）のコンタクトホールを形成し、第ｍ（１≦
ｍ≦ｎ）の配線を覆って第ｍの層間絶縁膜を形成し、第ｍの層間絶縁膜に第ｍのコンタク
トホールを形成し、第ｍのコンタクトホールを介して第１〜第ｍの配線の少なくとも一つ
と電気的に接続する第（ｍ＋１）の配線を第ｍの層間絶縁膜上に形成し、第（ｍ＋１）の
配線を覆って第（ｍ＋１）の層間絶縁膜を形成し、第（ｍ＋１）の層間絶縁膜に第（ｍ＋
１）のコンタクトホールを形成し、第（ｍ＋１）のコンタクトホールを介して第１〜第（
ｍ＋１）の配線の少なくとも一つと電気的に接続する第（ｍ＋２）の配線を第（ｍ＋１）
の層間絶縁膜上に形成し、第１〜第ｎの配線および第１〜第（ｎ−１）のコンタクトホー
ルは、それぞれ第１〜第（２ｎ−１）のフォトリソグラフ工程によって形成され、第１〜
第（２ｎ−１）のフォトリソグラフ工程のうち少なくとも一つは他のフォトリソグラフ工
程と異なる露光装置を用いて行われることを特徴とする配線基板の作製方法である。
【００３６】
また、上記構成において、他と異なる露光装置とは、他の露光装置より高解像度且つ高
位置精度且つ狭露光範囲の露光装置を用いることを意味する。
【００３７】
本発明は、絶縁表面を有する基板上に形成された半導体薄膜を活性層として用いた薄膜
トランジスタにより構成される機能回路を形成し、機能回路は、絶縁表面を有する基板上
に、第１の配線を形成し、第１の配線を覆って第１の層間絶縁膜を形成し、第１の層間絶
縁膜に第１のコンタクトホールを形成し、第１のコンタクトホールを介して第１の配線と
電気的に接続する第２の配線を第１の層間絶縁膜上に形成し、第２の配線を覆って第２の
層間絶縁膜を形成し、第２の層間絶縁膜に第２のコンタクトホールを形成し、第２のコン
タクトホールを介して第１または第２の配線の少なくとも一方と電気的に接続する第３の
配線を第２の層間絶縁膜上に形成し、第１〜第３の配線、第１および第２のコンタクトホ
ールは、それぞれ第１〜第５のフォトリソグラフ工程によって形成され、第１〜第５のフ
ォトリソグラフ工程のうち少なくとも一つは他のフォトリソグラフ工程と異なる露光装置
を用いて行われることを特徴とする半導体装置の作製方法である。
【００３８】
また、本発明は、絶縁表面を有する基板上に形成された半導体薄膜を活性層として用い
た薄膜トランジスタにより構成される機能回路を形成し、機能回路は、絶縁表面を有する
基板上に、第１〜第ｎ（ｎ≧３）の配線と第１〜第（ｎ−１）の層間絶縁膜と第１〜第（
ｎ−１）のコンタクトホールを形成し、 第ｍ（１≦ｍ≦ｎ）の配線を覆って第ｍの層間
絶縁膜を形成し、第ｍの層間絶縁膜に第ｍのコンタクトホールを形成し、第ｍのコンタク
トホールを介して１〜第ｍの配線の少なくとも一つと電気的に接続する第（ｍ＋１）の配
線を第ｍの層間絶縁膜上に形成し、第（ｍ＋１）の配線を覆って第（ｍ＋１）の層間絶縁
膜を形成し、第（ｍ＋１）の層間絶縁膜に第（ｍ＋１）のコンタクトホールを形成し、第
（ｍ＋１）のコンタクトホールを介して第１〜第（ｍ＋１）の配線の少なくとも一つと電
気的に接続する第（ｍ＋２）の配線を第（ｍ＋１）の層間絶縁膜上に形成し、第１〜第ｎ
の配線および第１〜第（ｎ−１）のコンタクトホールは、それぞれ第１〜第（２ｎ−１）
のフォトリソグラフ工程によって形成され、第１〜第（２ｎ−１）のフォトリソグラフ工
程のうち少なくとも一つは他のフォトリソグラフ工程と異なる露光装置を用いて行われる
ことを特徴とする半導体装置の作製方法である。
【００３９】
また、本発明は、上記構成において、前記機能回路と同一基板上に表示装置を形成する
ことを特徴とする半導体装置の作製方法である。
【００４０】
また、上記構成において、他と異なる露光装置とは、他の露光装置より高解像度且つ高
位置精度且つ狭露光範囲の露光装置を用いることを意味する。露光装置のうち、少なくと
も一つはレンズプロジェクション方式またはミラープロジェクション方式の露光装置を用
いることができる。
【００４１】
また、上記構成において機能回路の配線およびコンタクトホールの形成に用いる露光装
置は、表示装置の配線およびコンタクトホールの形成に用いる露光装置より高解像度且つ
高位置精度且つ狭露光範囲の露光装置を用いることができる。
【００４２】
また、本発明は、上記構成において、第１〜第ｎの配線において、より上側に形成され
る配線の幅を、第１〜第ｎの配線において、より下側に形成される配線の幅より広く形成
し、且つ第１〜第（ｎ−１）のコンタクトホールにおいて、より上側に形成されるコンタ
クトホールの直径を、第１〜第（ｎ−１）のコンタクトホールにおいて、より下側に形成
されるコンタクトホールの直径より大きくなるように形成することを特徴とする半導体装
置の作製方法である。
【００４３】
上記構成において、機能回路は、ＣＰＵ、画像処理回路、ＳＲＡＭまたはＤＲＡＭで形
成することができる。また、上記構成において、配線のうち少なくとも一つを電源配線ま
たはクロック配線で形成することができる。
【００４４】
また、上記構成において、配線は、Ａｌ、Ｗ、Ｍｏ、Ｔｉ、Ｐｔ、Ｃｕ、Ｔａ、Ａｕか
ら選ばれた一種の元素または該元素を含む合金からなる単層または積層構造、あるいは不
純物元素を含んだ半導体膜で形成することができる。
【００４５】
また、本発明は、上記構成において、層間絶縁膜のうち少なくとも一つを有機樹脂で形
成することを特徴とする半導体装置の作製方法である。また、絶縁表面を有する基板とし
て、ガラス基板、石英基板、プラスチック基板又はＳＯＩ基板で形成するができる。
【発明の効果】
【００４６】
上記本発明の半導体装置及びその作製方法によれば、多層配線化に伴う追加工程のうち
、平坦化工程が不要もしくは大幅に簡略化できるため、低コストで機能回路の多層配線化
が可能となる。
また、多層配線化により、機能回路の配置面積を縮小でき、機能回路の高速動作、高機
能化が図れる。
また、上層の配線の露光装置には広露光範囲の露光装置を使用できるため、大型基板上
に機能回路と表示装置とを一体形成する場合に有効である。従って、高機能な機能回路も
しくはこれを有する表示装置を安価に提供することができる。
【図面の簡単な説明】
【００４７】
【図１】本発明の半導体装置の作製方法を示す図。
【図２】ステッパによる露光工程を示す図。
【図３】ＭＰＡによる露光工程を示す図。
【図４】ＣＰＵ、メモリを具備した半導体装置を示す図。
【図５】本発明の半導体装置における機能回路の構成。
【図６】本発明の半導体装置における機能回路の構成の断面図。
【図７】本発明の半導体装置を用いた電子機器を示す図。
【図８】従来の半導体装置における機能回路の構成。
【図９】半導体装置の多層配線を示す図。
【図１０】機能回路を集積化した配線基板を示す図。
【発明を実施するための形態】
【００４８】
（実施の形態１）
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説
明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様
々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実
施の形態の記載内容に限定して解釈されるものではない。なお以下に説明する本発明の構
成において、同じものを指す符号は異なる図面間で共通して用いる。
【００４９】
本発明における機能回路の作製方法について、図１〜図３を用いて説明する。
【００５０】
まず、ガラス、石英、樹脂フィルムのような絶縁表面を有する基板２０１上に酸化珪素
膜、窒化珪素膜又は酸化窒化珪素膜などの絶縁膜からなる下地絶縁膜２０２を形成する（
図１（Ａ））。下地絶縁膜２０２は、前記絶縁膜の単層構造でも前記絶縁膜を２層以上積
層させた構造であってもよい。
【００５１】
続いて、下地絶縁膜２０２の上に非晶質半導体膜を形成する。非晶質半導体膜は公知の
手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）を用いて形成する。次いで前記
非晶質シリコン膜をレーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化
法、結晶化を助長する金属元素を用いる熱結晶化法などの公知の結晶化法により結晶化さ
せる。
そして得られた結晶質半導体膜を所望の形状にパターニングして、半導体膜２０３、２
０４を形成する。
【００５２】
半導体膜２０３、２０４を覆うゲート絶縁膜２０５を形成する。ゲート絶縁膜２０５と
して酸化珪素膜等の絶縁膜をプラズマＣＶＤ法やスパッタ法を用いて形成する。
【００５３】
ゲート絶縁膜２０５上に、スパッタリング法、蒸着法等の公知の方法により、導電膜を
形成する。次いで、レジストパターンを用いてフォトリソグラフ工程により導電膜をパタ
ーニングし、ゲート電極２０６、２０７を形成する。本実施の形態では、ゲート電極２０
６，２０７が第１の配線に相当する。
【００５４】
次にゲート電極２０６、２０７をマスクとして、半導体膜２０３、２０４に不純物をド
ーピングすることにより、ソース領域２１３、２１５とドレイン領域２１４、２１６を形
成する。半導体層に不純物を添加して形成したソース領域２１３、２１５とドレイン領域
２１４、２１６もゲート電極２０６、２０７と同様に第１の配線に相当する。
【００５５】
次にゲート絶縁膜２０５とゲート電極２０６、２０７の上に窒化珪素膜等の絶縁膜を形
成し、この絶縁膜を第１の層間絶縁膜２０８として用いる。これにより、薄膜トランジス
タは第１の層間絶縁膜２０８により覆われた状態になる。
【００５６】
続いて第１の層間絶縁膜２０８に、ソース領域、ドレイン領域を露出させるコンタクト
ホール２０９〜２１２を形成するために、フォトリソグラフ工程を用いたパターンの形成
を行う。この場合の露光の工程において用いる露光手段としては、解像度と位置精度を要
する露光装置を用いる。
図２は本実施の形態における、ステッパによる露光を簡略化して示した図である。
まず、レチクル２３上のパターン２４を光学系（光源２１、ミラー２２）で１／Ｎ（Ｎ
＞０）倍に縮小してレジスト上に投影するステッパで露光を行う。ステッパの場合、露光
範囲が狭いため、基板２６上を繰り返し走査することにより、パターン２５の転写を行っ
ていく。
ステッパによる露光は、高精彩であるためパターン形成にズレが生じることが少なく、
高精度の微細加工が可能となる。
【００５７】
次に、全てのコンタクトホール２０９〜２１２を充填し、且つ第１の層間絶縁膜２０８
を覆うように、前記第１の層間絶縁膜２０８の上に、公知の方法を用いて導電膜を形成す
る。
導電膜形成後、フォトリソグラフ工程により導電膜をパターニングしてソース領域２１
３、２１５とドレイン領域２１４、２１６からコンタクトホール２０９〜２１２を介して
引き出される配線を形成する。ここで第１の層間絶縁膜２０８上の配線２１７〜２２０が
、第２の配線である。
【００５８】
次に、第２の配線の上に、感光性のポリイミド、アクリルなどの有機樹脂膜を形成し、
この有機樹脂膜を第２の層間絶縁膜２２１として用いる。これにより、第２の配線２１７
〜２２０は、第２の層間絶縁膜２２１により覆われた状態になる。
【００５９】
第２の層間絶縁膜２２１に、コンタクトホール２２２〜２２５を形成するために、フォ
トリソグラフ工程を用いたパターン形成を行う。この場合の露光手段としては、解像度と
位置精度が高い装置よりむしろ広い範囲を露光できる露光装置を用いる。ここでは、図３
に示すＭＰＡを用いて一括して露光を行う。
まず光源３１からの光をミラー３２等を用いてマスク３３上に照射し、続いて台形鏡３
４や凹面鏡３７等を用いて、レジスト上にマスクパターン３５を一括して投影する。
一般にＭＰＡでは、前記ステッパと比較すると解像度や位置精度はあまり高くないが、
一度に大きな範囲を露光することが可能であるため、半導体装置の生産性において非常に
有効である。
ここでは、次に説明する第３の配線の配線幅が第１の配線及び第２の配線の配線幅より
広く、コンタクトホールの径を大きく形成することが可能であるため、露光工程において
露光精度の条件が緩和される。そのため、ＭＰＡを用いて一括して露光を行い、コンタク
トホールを形成することができる。
【００６０】
続いて、形成したコンタクトホール２２２〜２２５を充填し、且つ第２の層間絶縁膜２
２１を覆うように、導電膜を形成する。次に、フォトリソグラフ工程により導電膜をパタ
ーニングして、第２の配線２１７〜２２０からコンタクトホールを介して引き出される配
線を形成する。ここで第２の層間絶縁膜２２１上の配線２２６〜２２９が、第３の配線で
ある。このようにして、ＴＦＴを用いた機能回路が作製できる。
【００６１】
本実施の形態に示した方法を用いれば、新たな配線の追加に伴う工程が少なくて済むた
め、半導体装置の多層配線化の手法として有効である。
【００６２】
（実施の形態２）
実施の形態２では、実施の形態１の構成に配線をさらに一層追加した機能回路の作製方
法について図９を用いて説明する。
【００６３】
まず、実施の形態１に従って図１（Ｂ）の状態まで作製する。
なお、実施の形態１ではコンタクトホール２２２〜２２５の形成にＭＰＡを用いた例を
示したが、本実施の形態において、第２の層間絶縁膜上に微細なコンタクトホールを精度
よく形成したい場合は、第２のコンタクトホールの形成にも上述したステッパを用いても
よい。
【００６４】
図９において、第３の配線２２６〜２２９の上に、感光性のポリイミド、アクリルなど
の有機樹脂により、第３の層間絶縁膜２３０を形成する。
【００６５】
前記第３の層間絶縁膜２３０に、コンタクトホールを形成するために、フォトリソグラ
フ工程を用いたパターン形成を行う。この場合の露光手段としては、ＭＰＡを用いて一括
して露光を行う。
ここでは、第３の配線の配線幅が下層の配線の配線幅より広く、コンタクトホールの直
径を大きく形成することが可能であるため、露光工程において露光精度の条件がさらに緩
和される。そのため、ＭＰＡを用いて一括して露光を行うことにより、第３のコンタクト
ホール２３１〜２３４を形成する。
【００６６】
続いて、形成したコンタクトホール２３１〜２３４を充填し、且つ第３の層間絶縁膜２
３０を覆うように、導電膜を形成する。次に、フォトリソグラフ工程により導電膜をパタ
ーニングして、第３の配線２２６〜２２９からコンタクトホールを介して引き出される配
線を形成する。ここで第３の層間絶縁膜２３０上の配線２３５〜２３８が、第４の配線と
なる。このようにして、機能回路が作製できる。
【００６７】
このように本実施の形態では、下層側の配線幅やコンタクトホールの直径より、追加し
た上層側の配線幅やコンタクトホールの直径を大きく形成し、露光精度の必要に応じた露
光装置を用いて作製することにより、少ない追加工程で多層配線化を実現することができ
る。
【００６８】
（実施の形態３）
本発明における他の実施の形態を図１０を用いて説明する。本実施の形態では、多くの
機能回路を高密度化し１つのチップに集積した配線基板について説明する。
図１０は、従来別々のチップで実現されていたＣＰＵ８０１、周辺インターフェースコ
ントローラー８０２、メモリコントローラー８０３、ＳＲＡＭ８０４、画像処理用プロセ
ッサ８０５、音声処理用プロセッサ８０６、ネットワーク処理用プロセッサ８０７、ディ
スク処理用プロセッサ８０８等の機能回路を１つのチップに集積したものである。
【００６９】
機能回路部では、小面積、低消費電力、高動作周波数などが要求される。機能回路を別
々のチップで形成すると、機能回路各チップ間の配線の引き回しが非常に複雑になるため
、引き回し配線の配置面積が膨大になり、その配線を高速に動作させるのは困難である。
従って、機能回路を１つのチップに集積すると非常に有利であるが、その場合、本説明に
おける方法が有効である。
【００７０】
本実施の形態では、ＣＰＵ８０１、周辺インターフェースコントローラー８０２、メモ
リコントローラー８０３、ＳＲＡＭ８０４、画像処理用プロセッサ８０５、音声処理用プ
ロセッサ８０６、ネットワーク処理用プロセッサ８０７、ディスク処理用プロセッサ８０
８等の機能回路部の、微細な構造を形成する必要がある部分においては、各チップ毎に、
高解像度、高位置精度を有する縮小投影露光装置を用いて露光を行う。ここではステップ
・アンド・リピート（ステッパ）で繰り返しながら、一つずつパターンを形成していく。
一方で、機能回路同士を接続する配線８１０〜８１５及びコンタクトホールは、解像度
や位置精度の条件がそれほど厳しくないため、広い範囲を一度に露光可能である等倍投影
露光装置を用いて露光を行う。ここでは、ＭＰＡを用いて一括して全面にパターンを形成
する。
【００７１】
また、本実施の形態において、層間絶縁膜に有機樹脂を用いる。有機樹脂は堆積時に平
坦性を有するため、平坦化工程が不要となる。しかし、材料の特性上、有機樹脂膜に微細
なコンタクトホールを形成することは難しく、微細加工には不向きであるが、本実施の形
態においては、各機能回路を接続する上層側の配線幅及びコンタクトホールの直径を大き
く形成できるため、微細加工においても条件が緩和され、有機樹脂を層間絶縁膜として有
効に利用することができる。
本実施の形態を用いることで、機能回路を高密度に集積した場合において、引き回し配
線の配置面積を大幅に低減でき、少ない工程で作製が可能となるため、高機能な機能回路
を有する配線基板を低価格で提供することができる。
【実施例１】
【００７２】
本発明における実施例を図５及び図６を用いて説明する。図５は本発明における機能回
路の構成の上面図であり、図６は図５のＡ-ＢとＢ-Ｃにおける断面図の一部を示したもの
である。
図５において、半導体層５０１にＴＦＴのチャネル領域とソース領域とドレイン領域と
が形成されている。ゲート配線５０７とＴＦＴ間配線５０８とを構成するのが第１の配線
である。また第１の配線と第２の配線間、または活性層と第２の配線間を電気的に接続す
るのが第１のコンタクトホール５０３である。ＴＦＴ間配線５０９と電源配線５１０と接
地配線５１１により第２の配線５０４が形成されている。また、第２の配線と第３の配線
間を電気的に接続しているのが第２のコンタクトホール５０５であり、電源配線５１２と
接地配線５１３とを構成する第３の配線５０６である。
【００７３】
機能回路におけるＴＦＴの引き回し配線は、第１の配線５０２と第２の配線５０４と第
１のコンタクトホール５０３で形成する。ここでは、高精度の微細加工が要求されるので
、高精彩且つ狭露光範囲の露光装置であるステッパを使用する。
次に、新たな配線（第３の配線５０６）と、コンタクトホール（第２のコンタクトホー
ル５０５）を追加する。第２の配線と第３の配線との間には絶縁膜が存在しており、第２
のコンタクトホール５０５で電気的に接続される。第３の配線は、主に電源配線のように
配線幅の広い配線として用いる。従って、第２のコンタクトホール５０５は、配線幅の広
い配線のみを電気的に接続する。
【００７４】
上層の配線に配線幅の広い配線を使用することより、第２のコンタクトホールの直径を
第１のコンタクトホールの直径より大きく形成できる。
従って、上層の配線及びコンタクトホール形成では、高精度の微細加工は要求されない
ので、低精彩ながらも大型基板に有効な広露光範囲の露光装置であるＭＰＡを用いること
で、機能回路と表示装置との配線もしくはコンタクトホールの露光工程を同時に行うこと
ができる。
【００７５】
図６は、図５に示した構成の断面図である。基板１００上には、半導体を活性層として
用いた薄膜トランジスタ１０１〜１０４を形成する。
ゲート電極上に第１の層間絶縁膜が形成され、前記第１の層間絶縁膜１１１にコンタク
トホールが設けられている。前記コンタクトホールを介して、不純物が添加された半導体
層と第２の配線１１２〜１１９が電気的に接続されている。なお、ここでのコンタクトホ
ールの形成には、高解像度且つ高位置精度である露光装置であるステッパを用いてコンタ
クトホールを形成する。
【００７６】
第２の配線１１２〜１１９上に第２の層間絶縁膜１２１が形成され、第３の配線１２２
、１２３が形成される。また、第２の配線１２０と第３の配線１２３は、前記第２の層間
絶縁膜１２１に形成されたコンタクトホールを介して、電気的に接続されている。なお、
ここでのコンタクトホールの形成には、広露光範囲を露光できるＭＰＡを用いて一括して
コンタクトホールを形成する。
本実施例を用いることで、多層配線化することにより、機能回路の配置面積を縮小でき
、機能回路の高速動作、高機能化に対し有効になる。
また本実施例は、上記の実施の形態と自由に組み合わせることができる。
【実施例２】
【００７７】
本発明の実施例１とは異なる実施例について、図４を用いて説明する。本実例では、同
一表面上に表示部及び該表示部を制御する駆動回路、並びにメモリ及びＣＰＵを搭載した
パネルについて説明する。図４（Ａ）は、ＴＦＴ基板と対向基板とシール材により液晶を
封止することで形成されたパネルの上面図であり、図４（Ｂ）は図４（Ａ）のＡ−Ａ´に
おける断面図である。
【００７８】
図４（Ａ）はパネルの外観を示し、該パネルは、基板７００上に複数の画素がマトリク
ス状に配置された画素部７０１を有し、画素部７０１の周辺には、画素部７０１を制御す
る信号線駆動回路７０２、走査線駆動回路７０３を有する。そして、これらを囲むように
してシール材７０７が設けられる。対向基板７０９は画素部７０１、信号線駆動回路７０
２及び走査線駆動回路７０３上のみに設けてもよいし、全面に設けてもよい。但し、発熱
する恐れがあるＣＰＵ７０６には、放熱板を接するように配置することが好ましい。メモ
リ７０５は、不揮発性メモリと揮発性メモリとのいずれでもよく、例えばフラッシュメモ
リ、ＳＲＡＭやＤＲＡＭなどに相当する。
【００７９】
図４（Ｂ）はパネルの断面図を示す。基板７００上には、画素部７０１、信号線駆動回
路７０２及びＣＰＵ７０６が設けられる。画素部７０１にはＴＦＴ７３０と保持容量７２
９が設けられ、信号線駆動回路７０２にはＴＦＴ７３１及び７３２が設けられ、ＣＰＵ７
０６には複数のＴＦＴ７４０と配線７４１が設けられる。
【００８０】
ＴＦＴなど半導体素子が設けられた基板７００と、対向基板７０９の間にはスペーサー
７２２が設けられており、シール材７０７により接着されている。そして、画素部７０１
と信号線駆動回路７０２上にはラビング処理された配向膜７３５、液晶層７２３、配向膜
７２４、対向電極７２５及びカラーフィルタ７２６が設けられる。基板７００と対向基板
７０９には偏光板７２７、７２８が設けられる。またＣＰＵ７０６を構成する素子として
、半導体素子７４０とその上層に積層形成された配線７４１を有する。
【００８１】
基板７００上の回路を構成する素子は、非晶質半導体に比べて移動度が高く、オン電流
が大きい多結晶半導体により形成され、それ故に同一表面上におけるモノシリック化が実
現される。また、本発明の半導体装置の作製方法を適用することで、同一の基板７００上
に表示部と駆動回路以外に、ＣＰＵなどの機能回路をも一体形成することができる。また
本パネルは、接続する外部ＩＣの個数が減少するため、小型・軽量・薄型が実現される。
これは、最近普及が急速に進んだ携帯端末に適用すると、大変有効である。
【００８２】
ＣＰＵ７０６やメモリ７０５では、小面積、低消費電力、高動作周波数などが要求され
る。このような高度な機能回路を実現しようとすると、ＴＦＴ間の引き回し配線が非常に
複雑になるため、ＴＦＴ間の引き回し配線の配置面積が膨大になる。このため、機能回路
全体の面積縮小を果たすために、ＣＰＵ７０６、メモリ７０５を多層配線構造とする。
【００８３】
本実施例において、 画素部７０１及び信号線駆動回路７０２のコンタクトホール形成
には、位置精度の条件が厳しくないため、広露光範囲の露光装置であるＭＰＡを用いて一
括して露光を行う。
一方、ＣＰＵ７０６においては、第１のコンタクトホール形成に位置合わせの精度が要
求されるため、高精細な露光装置であるステッパを用いて露光を行う。さらに、上層側の
配線のコンタクトホール形成には、位置精度の条件が厳しくないため、広露光範囲の露光
装置であるＭＰＡを用いて一括して露光を行う。
【００８４】
なお本実施の形態では、１層目に半導体素子を形成し、その上層に配線を積層形成する
場合を示したが、本発明はこれに限定されず、半導体素子を積層形成し、その上層に配線
を積層形成してもよい。また、剥離法を用いて、別の基板上に形成された半導体素子を剥
離して貼り付けることで、半導体素子を形成し、その上層に配線を積層形成してもよい。
【００８５】
また、本実施の形態では、表示素子として液晶素子を用いたパネルを示したが、本発明
はこれに限定されない。表示素子として、例えば発光素子などの他の表示素子を用いたパ
ネルに適用してもよい。
本実施例を用いることにより、少ない工程で多層配線化を実現し、表示装置と同一基板
上に機能回路までも一体形成した場合においても、高処理能力の機能回路を小面積で搭載
することができる。
【実施例３】
【００８６】
本実施例では、本発明を用いて作製される電子機器の例について図７を用いて説明する。
【００８７】
本発明を用いて作製した電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型デ
ィスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（
カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器
、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）
、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等の記
録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。
それらの電子機器の具体例を図７に示す。
【００８８】
図７（Ａ）は表示装置であり、筐体１４０１、支持台１４０２、表示部１４０３を含む。
本発明は表示部１４０３を構成する表示装置に適用が可能である。本発明を用いることに
よって、表示装置の小型・軽量化を実現できる。
【００８９】
図７（Ｂ）はビデオカメラであり、本体１４１１、表示部１４１２、音声入力１４１３、
操作スイッチ１４１４、バッテリー１４１５、受像部１４１６などによって構成されてい
る。本発明は表示部１４１２を構成する表示装置に適用が可能である。本発明を用いるこ
とによって、ビデオカメラの小型・軽量化を実現できる。
【００９０】
図７（Ｃ）はノート型のパーソナルコンピュータであり、本体１４２１、筐体１４２２、
表示部１４２３、キーボード１４２４などによって構成されている。本発明は表示部１４
２３を構成する表示装置に適用が可能である。また、本発明は本体１４２１内部のＣＰＵ
，メモリなどの半導体装置に適用が可能である。本発明を用いることによって、パーソナ
ルコンピュータの小型・軽量化を実現できる。
【００９１】
図７（Ｄ）は携帯情報端末であり、本体１４３１、スタイラス１４３２、表示部１４３３
、操作ボタン１４３４、外部インターフェイス１４３５などによって構成されている。本
発明は表示部１４３３を構成する表示装置に適用が可能である。また、本発明は本体１４
３１内部のＣＰＵ，メモリなどの半導体装置に適用が可能である。本発明を用いることに
よって、携帯情報端末の小型・軽量化を実現できる。
【００９２】
図７（Ｅ）は音響再生装置、具体的には車載用のオーディオ装置であり、本体１４４１、
表示部１４４２、操作スイッチ１４４３、１４４４などによって構成されている。本発明
は表示部１４４２を構成する表示装置に適用が可能である。また、本発明は本体１４４１
内部のＣＰＵ，メモリなどの半導体装置に適用が可能である。また、今回は車載用オーデ
ィオ装置を例に上げたが、携帯型もしくは家庭用オーディオ装置に用いてもよい。本発明
を用いることによって、音響再生装置の小型・軽量化を実現できる。
【００９３】
図７（Ｆ）はデジタルカメラであり、本体１４５１、表示部（Ａ）１４５２、接眼部１４
５３、操作スイッチ１４５４、表示部（Ｂ）１４５５、バッテリー１４５６などによって
構成されている。本発明は表示部（Ａ）１４５２および表示部（Ｂ）１４５５を構成する
表示装置に適用が可能である。また、本発明は本体１４５１内部のＣＰＵ，メモリなどの
半導体装置に適用が可能である。本発明を用いることによって、デジタルカメラの小型・
軽量化を実現できる。
【００９４】
図７（Ｇ）は携帯電話であり、本体１４６１、音声出力部１４６２、音声入力部１４６３
、表示部１４６４、操作スイッチ１４６５、アンテナ１４６６などによって構成されてい
る。本発明は表示部１４６４を構成する表示装置に適用が可能である。また、本発明は本
体１４６１内部のＣＰＵ，メモリなどの半導体装置に適用が可能である。本発明を用いる
ことによって、携帯電話の小型・軽量化を実現できる。
【００９５】
これらの電子機器に使われる半導体装置はガラス基板だけでなく耐熱性のプラスチック基
板を用いることもできる。それによりいっそうの軽量化を図ることができる。
【００９６】
本発明は、上記電子機器に限定されず、実施の形態１及び実施の形態２で示した半導体装
置を用いた、様々な電子機器とすることができる。
本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
【特許請求の範囲】
【請求項１】
第１の薄膜トランジスタを有する画素部と、第２の薄膜トランジスタ駆動回路部と、第３の薄膜トランジスタメモリまたはＣＰＵとを同一基板に形成する半導体装置の作製方法であって、
絶縁表面を有する基板上に、前記第１の薄膜トランジスタと、前記第２の薄膜トランジスタと、前記第３の薄膜トランジスタとを形成する工程と、
前記第１の薄膜トランジスタ乃至前記第３の薄膜トランジスタを覆って第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜に第１のコンタクトホールと第２のコンタクトホールとを第１の露光装置によって形成する工程と、
前記第１の層間絶縁膜に第３のコンタクトホールを第２の露光装置によって形成する工程と、
前記第１のコンタクトホールを介して前記第１の薄膜トランジスタと電気的に接続する第１の配線と、前記第２のコンタクトホールを介して前記第２の薄膜トランジスタと電気的に接続する第２の配線と、前記第３のコンタクトホールを介して前記第３の薄膜トランジスタと電気的に接続する第３の配線とを形成する工程と、
前記第３の配線を覆って第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜に第４のコンタクトホールを第３の露光装置によって形成する工程と、
前記第４のコンタクトホールを介して前記第３の配線と電気的に接続する第４の配線を形成する工程とを有し、
前記第１の露光装置と、前記第３の露光装置とは、前記第２の露光装置より解像度と位置制度とが高く、
前記第１の配線の幅と、前記第２の配線の幅と、前記第４の配線の幅とは、前記第３の配線の幅より広く、
前記第１のコンタクトホールの直径又は面積と、前記第２のコンタクトホールの直径又は面積と、前記第４のコンタクトホールの直径又は面積とは前記第３のコンタクトホールの直径又は面積より大きく形成することを特徴とする半導体装置の作製方法。
【請求項２】
請求項１において、
前記第１の露光装置と、前記第３の露光装置とは、等倍投影露光装置であり、
前記第２の露光装置は、縮小投影露光装置であることを特徴とする半導体装置の作製方法。
【請求項３】
請求項２において、
前記等倍投影露光装置は、ＭＰＡであり、
前記縮小投影露光装置は、ステッパであることを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記第１の露光装置は、前記第１のコンタクトホールと、前記第２のコンタクトホールとのマスクパターンを一括して投影し、
前記第３の露光装置は、前記第４のコンタクトホールのマスクパターンを一括して投影することを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記第４の配線は、電源線であることを特徴とする半導体装置の作製方法。
【請求項１】
第１の薄膜トランジスタを有する画素部と、第２の薄膜トランジスタ駆動回路部と、第３の薄膜トランジスタメモリまたはＣＰＵとを同一基板に形成する半導体装置の作製方法であって、
絶縁表面を有する基板上に、前記第１の薄膜トランジスタと、前記第２の薄膜トランジスタと、前記第３の薄膜トランジスタとを形成する工程と、
前記第１の薄膜トランジスタ乃至前記第３の薄膜トランジスタを覆って第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜に第１のコンタクトホールと第２のコンタクトホールとを第１の露光装置によって形成する工程と、
前記第１の層間絶縁膜に第３のコンタクトホールを第２の露光装置によって形成する工程と、
前記第１のコンタクトホールを介して前記第１の薄膜トランジスタと電気的に接続する第１の配線と、前記第２のコンタクトホールを介して前記第２の薄膜トランジスタと電気的に接続する第２の配線と、前記第３のコンタクトホールを介して前記第３の薄膜トランジスタと電気的に接続する第３の配線とを形成する工程と、
前記第３の配線を覆って第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜に第４のコンタクトホールを第３の露光装置によって形成する工程と、
前記第４のコンタクトホールを介して前記第３の配線と電気的に接続する第４の配線を形成する工程とを有し、
前記第１の露光装置と、前記第３の露光装置とは、前記第２の露光装置より解像度と位置制度とが高く、
前記第１の配線の幅と、前記第２の配線の幅と、前記第４の配線の幅とは、前記第３の配線の幅より広く、
前記第１のコンタクトホールの直径又は面積と、前記第２のコンタクトホールの直径又は面積と、前記第４のコンタクトホールの直径又は面積とは前記第３のコンタクトホールの直径又は面積より大きく形成することを特徴とする半導体装置の作製方法。
【請求項２】
請求項１において、
前記第１の露光装置と、前記第３の露光装置とは、等倍投影露光装置であり、
前記第２の露光装置は、縮小投影露光装置であることを特徴とする半導体装置の作製方法。
【請求項３】
請求項２において、
前記等倍投影露光装置は、ＭＰＡであり、
前記縮小投影露光装置は、ステッパであることを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記第１の露光装置は、前記第１のコンタクトホールと、前記第２のコンタクトホールとのマスクパターンを一括して投影し、
前記第３の露光装置は、前記第４のコンタクトホールのマスクパターンを一括して投影することを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記第４の配線は、電源線であることを特徴とする半導体装置の作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１２−１７８５７５（Ｐ２０１２−１７８５７５Ａ）
【公開日】平成２４年９月１３日（２０１２．９．１３）
【国際特許分類】
【出願番号】特願２０１２−８７０１５（Ｐ２０１２−８７０１５）
【出願日】平成２４年４月６日（２０１２．４．６）
【分割の表示】特願２００４−２２７４４８（Ｐ２００４−２２７４４８）の分割
【原出願日】平成１６年８月４日（２００４．８．４）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２４年９月１３日（２０１２．９．１３）
【国際特許分類】
【出願日】平成２４年４月６日（２０１２．４．６）
【分割の表示】特願２００４−２２７４４８（Ｐ２００４−２２７４４８）の分割
【原出願日】平成１６年８月４日（２００４．８．４）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]