【課題】外部ストレス、及び静電気放電による形状不良や特性不良などの半導体装置の不良を低減することを目的の一とする。よって、信頼性の高い半導体装置を提供することを目的の一とする。また、作製工程中においても上記不良を低減することで半導体装置の製造歩留まりを向上させることを目的の一とする。
【解決手段】外部ストレスに対する耐衝撃層、又はその衝撃を拡散する衝撃拡散層とで挟持された半導体集積回路と、半導体集積回路を覆う導電層とを有する。半導体集積回路を覆う導電層により、半導体集積回路の静電気放電（ＥＳＤ：Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）による静電気破壊（回路の誤動作や半導体素子の損傷）を防止する。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の作製方法に関する。
【背景技術】
【０００２】
より小型、薄型化を図られている半導体集積回路チップ（ＩＣチップともいう）において、外的ストレスに対するその強度を高めることは重要である。
【０００３】
チップの強度を向上させるため、チップを補強する方法が種々提案されている（特許文献１参照。）。例えば、特許文献１においては、チップを補強金属板で挟み、封止用樹脂で覆い硬化する方法が報告されている。
【０００４】
また、携帯して用いる半導体集積回路チップは、携帯時、保管時、使用時における外部からの静電気放電による半導体集積回路チップの破壊（静電気破壊）が生じるという問題があり、その対策も報告されている（例えば、特許文献２参照。）。
【０００５】
特許文献２では、携帯時、保管時の半導体集積回路チップは、全ての外部端子が短絡されることによって、静電気放電による半導体集積回路チップの破壊に対する耐性を向上させている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１３９８０２号公報
【特許文献２】特開２０００−２３１６１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、特許文献１のように補強用金属板を設けると半導体装置が厚く、大型化してしまうといった問題がある。
【０００８】
従って、薄型化及び小型化を達成しながら、外部ストレス、及び静電気放電に耐性を有する信頼性の高い半導体装置を提供することを目的の一とする。また、作製工程においても形状や特性の不良を防ぎ、歩留まり良く半導体装置を作製することを目的の一とする。
【課題を解決するための手段】
【０００９】
半導体装置に外部から与えられる力（外部ストレスともいう）に対する耐衝撃層、その力を拡散する衝撃拡散層、及び半導体集積回路を覆う導電層を設ける。導電層は静電気放電により印加される静電気を拡散して逃がす、または電荷の局部的な存在（局在化）を防ぐ（局部的な電位差が発生しないようにする）ため、半導体集積回路の静電気破壊を防ぐことができる。導電層は、半導体集積回路の一方の面を覆う（重なる）ように形成され、アンテナを設ける場合は、半導体集積回路のアンテナを設けない側に形成される。なお、導電層は半導体集積回路とは電気的に接続しない。
【００１０】
半導体装置に外部から与えられる力（外部ストレスともいう）に対する耐衝撃層、又、さらにその力を拡散する衝撃拡散層を設けることによって、局所的にかかる力を軽減することができるため、半導体装置の破損や特性不良などを防止することが可能となる。
【００１１】
半導体装置において、少なくとも一の衝撃拡散層は半導体集積回路に接して設けられる。半導体集積回路の近くに接して設けられることによって、より外部から半導体集積回路にかかる力を拡散し、低減する効果がある。
【００１２】
半導体装置において、半導体集積回路は一対の衝撃拡散層、又、さらに耐衝撃層によって挟持されている。半導体集積回路は基板上で作製され、耐衝撃層に接着して基板より剥離される。本明細書において、半導体集積回路を基板より剥離することによって半導体集積回路の生じる面を、剥離面という。本発明において、一対の耐衝撃層及び一対の衝撃拡散層を有する場合、半導体集積回路の剥離面は衝撃拡散層（第２の衝撃拡散層）に接し、他方の面は耐衝撃層（第１の耐衝撃層）に接して設けられている。第１の衝撃拡散層は第１の耐衝撃層の外側（半導体集積回路と反対側）に、第２の耐衝撃層は第２の衝撃拡散層の外側（半導体集積回路と反対側）にそれぞれ設けられている。
【００１３】
導電層としては、導電性を有しておれば良い。導電層は、薄膜におけるシート抵抗が１．０×１０^２Ω／□以上１．０×１０^７Ω／□以下（より好ましくは１．０×１０^２Ω／□以上１．０×１０^４Ω／□以下）が好ましい。
【００１４】
このような導電層は、アンテナが送受信すべき電波を透過する膜厚、材料で形成する。よって、静電気破壊に耐性を有する信頼性の高い送受信可能な半導体装置を提供することができる。
【００１５】
導電層として、金属、金属窒化物、金属酸化物などの膜、及びそれらの積層を用いることができる。
【００１６】
導電層は、例えば、チタン、モリブデン、タングステン、アルミニウム、銅、銀、金、ニッケル、白金、パラジウム、イリジウム、ロジウム、タンタル、カドミウム、亜鉛、鉄、シリコン、ゲルマニウム、ジルコニウム、バリウムから選ばれた元素、又は前記元素を主成分とする合金材料、化合物材料、窒化物材料、酸化物材料で形成すればよい。
【００１７】
窒化物材料としては、窒化タンタル、窒化チタンなどを用いることができる。
【００１８】
酸化物材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。また、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ガリウム（Ｇａ）を含む酸化亜鉛、酸化スズ（ＳｎＯ_２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物なども用いてもよい。
【００１９】
また、半導体に不純物元素などを添加して導電性を付与した半導体膜などを用いることができる。例えばリン等の不純物元素をドーピングした多結晶シリコン膜などを用いることができる。
【００２０】
さらに、導電層として、導電性高分子（導電性ポリマーともいう）を用いてもよい。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン及びまたはその誘導体、ポリピロール及びまたはその誘導体、ポリチオフェン及びまたはその誘導体、これらの２種以上の共重合体などがあげられる。
【００２１】
共役導電性高分子の具体例としては、ポリピロ−ル、ポリ（３−メチルピロ−ル）、ポリ（３−ブチルピロ−ル）、ポリ（３−オクチルピロ−ル）、ポリ（３−デシルピロ−ル）、ポリ（３，４−ジメチルピロ−ル）、ポリ（３，４−ジブチルピロ−ル）、ポリ（３−ヒドロキシピロ−ル）、ポリ（３−メチル−４−ヒドロキシピロ−ル）、ポリ（３−メトキシピロ−ル）、ポリ（３−エトキシピロ−ル）、ポリ（３−オクトキシピロ−ル）、ポリ（３−カルボキシルピロ−ル）、ポリ（３−メチル−４−カルボキシルピロ−ル）、ポリＮ−メチルピロール、ポリチオフェン、ポリ（３−メチルチオフェン）、ポリ（３−ブチルチオフェン）、ポリ（３−オクチルチオフェン）、ポリ（３−デシルチオフェン）、ポリ（３−ドデシルチオフェン）、ポリ（３−メトキシチオフェン）、ポリ（３−エトキシチオフェン）、ポリ（３−オクトキシチオフェン）、ポリ（３−カルボキシルチオフェン）、ポリ（３−メチル−４−カルボキシルチオフェン）、ポリ（３，４−エチレンジオキシチオフェン）、ポリアニリン、ポリ（２−メチルアニリン）、ポリ（２−オクチルアニリン）、ポリ（２−イソブチルアニリン）、ポリ（３−イソブチルアニリン）、ポリ（２−アニリンスルホン酸）、ポリ（３−アニリンスルホン酸）等が挙げられる。
【００２２】
導電性高分子を含む導電層には、有機樹脂やドーパント（ハロゲン類、ルイス酸、無機酸、有機酸、遷移金属ハロゲン化物、有機シアノ化合物、非イオン性界面活性剤等）を含ませてもよい。
【００２３】
導電層は、スパッタリング法、プラズマＣＶＤ法、蒸着法などの各種乾式法、塗布法、印刷法、液滴吐出法（インクジェット法）などの各種湿式法により形成することができ、膜厚は５ｎｍ以上２００ｎｍ以下が好ましい。
【００２４】
導電層は、半導体集積回路に接着した耐衝撃層（又は衝撃拡散層）に形成してもよいし、半導体集積回路に接着前に衝撃拡散層に形成してもよい。導電層を半導体集積回路に接着前に衝撃拡散層に形成し、衝撃拡散層と耐衝撃層との間に導電層を有する構成とすると、導電層表面が露出しないために、酸化、摩耗、ひび割れなどの導電層の劣化を防止する効果がある。
【００２５】
また、導電層上の保護層を積層してもよい。例えば、導電層としてチタン膜を形成し、チタン膜上に保護層として酸化チタン膜を積層するとよい。保護層により半導体装置の表面に導電層を設ける場合でも保護層が最表面となり、導電層の劣化を防ぐことができる。
【００２６】
耐衝撃層としては、繊維体に有機樹脂が含浸された構造体を用いることができる。耐衝撃層は、弾性率１３ＧＰａ以上、破断係数は３００ＭＰａ未満が好ましい。
【００２７】
衝撃拡散層としては、弾性率が低く、かつ破断強度が高い材料を用いることが好ましく、ゴム弾性を有する膜を用いればよい。衝撃拡散層は、弾性率５ＧＰａ以上１２ＧＰａ以下、破断係数３００ＭＰａ以上が好ましい。
【００２８】
衝撃拡散層は、高強度材料で形成されていることが好ましい。高強度材料の代表例としては、ポリビニルアルコール系樹脂、ポリエステル系樹脂、ポリアミド系樹脂、ポリエチレン系樹脂、アラミド系樹脂、ポリパラフェニレンベンゾビスオキサゾール樹脂、ガラス樹脂等がある。弾性を有する高強度材料で形成される衝撃拡散層を設けると局所的な押圧などの荷重を層全体に拡散し吸収するために、半導体装置の破損を防ぐことができる。
【００２９】
より具体的には、衝撃拡散層として、アラミド樹脂、ポリエチレンナフタレート（ＰＥＮ）樹脂、ポリエーテルサルフォン（ＰＥＳ）樹脂、ポリフェニレンサルファイド（ＰＰＳ）樹脂、ポリイミド（ＰＩ）樹脂などを用いることができる。
【００３０】
本明細書において、転置（転載ともいう）とはある基板に形成された半導体集積回路を、該基板より剥離し、他の基板に移しかえることをいう。つまり半導体集積回路を設ける場所を他の基板へ移動するとも言える。
【００３１】
本発明の半導体装置の一態様は、一対の第１の耐衝撃層及び第２の耐衝撃層に挟持された半導体集積回路と、一対の第１の耐衝撃層及び第２の耐衝撃層のいずれか一方の半導体集積回路と反対側には半導体集積回路を覆う導電層とを有する。
【００３２】
本発明の半導体装置の一態様は、一対の第１の耐衝撃層及び第２の耐衝撃層に挟持された半導体集積回路と、半導体集積回路と第２の耐衝撃層との間に衝撃拡散層と、一対の第１の耐衝撃層及び第２の耐衝撃層のいずれか一方の半導体集積回路と反対側には半導体集積回路を覆う導電層とを有し、衝撃拡散層は第１の耐衝撃層及び第２の耐衝撃層より弾性率が低く、かつ破断強度が高い。
【００３３】
本発明の半導体装置の一態様は、一対の第１の耐衝撃層及び第２の耐衝撃層に挟持された半導体集積回路と、半導体集積回路と第２の耐衝撃層との間に衝撃拡散層と、第２の耐衝撃層と衝撃拡散層との間には半導体集積回路を覆う導電層とを有し、衝撃拡散層は第１の耐衝撃層及び第２の耐衝撃層より弾性率が低く、かつ破断強度が高い。
【００３４】
本発明の半導体装置の一態様は、一対の第１の耐衝撃層及び第２の耐衝撃層に挟持された半導体集積回路と、第１の耐衝撃層の半導体集積回路と反対の面に第１の衝撃拡散層と、半導体集積回路と第２の耐衝撃層との間に第２の衝撃拡散層と、第１の衝撃拡散層及び第２の耐衝撃層のいずれか一方の半導体集積回路と反対側には半導体集積回路を覆う導電層とを有し、第１の衝撃拡散層及び第２の衝撃拡散層は第１の耐衝撃層及び第２の耐衝撃層より弾性率が低く、かつ破断強度が高い。
【００３５】
本発明の半導体装置の一態様は、一対の第１の耐衝撃層及び第２の耐衝撃層に挟持された半導体集積回路と、第１の耐衝撃層の半導体集積回路と反対の面に第１の衝撃拡散層と、半導体集積回路と第２の耐衝撃層との間に第２の衝撃拡散層と、第２の耐衝撃層と第２の衝撃拡散層との間には半導体集積回路を覆う導電層とを有し、第１の衝撃拡散層及び第２の衝撃拡散層は第１の耐衝撃層及び第２の耐衝撃層より弾性率が低く、かつ破断強度が高い。
【００３６】
上記構成において、半導体装置に、半導体集積回路に対して（半導体集積回路を間に挟んで）導電層と反対側に外部と信号を受信又は発信するアンテナを設けてもよい。例えば、第２の耐衝撃層の外側に導電層を設ける場合、半導体集積回路と第１の耐衝撃層との間にアンテナを設ければよい。また半導体集積回路上にも保護層を設けてもよく、例えば、半導体集積回路上に設けられたアンテナを覆うように保護層として無機絶縁層を形成すればよい。
【００３７】
本発明の半導体装置の作製方法の一態様は、基板上に剥離層を介して半導体集積回路を形成し、半導体集積回路に第１の耐衝撃層を接着し、半導体集積回路を基板より剥離し、第２の耐衝撃層を、基板より剥離された半導体集積回路に接着し、一対の第１の耐衝撃層及び第２の耐衝撃層のいずれか一方の半導体集積回路と反対側に半導体集積回路を覆う導電層を形成する。
【００３８】
本発明の半導体装置の作製方法の一態様は、基板上に剥離層を介して半導体集積回路を形成し、半導体集積回路に第１の耐衝撃層を接着し、半導体集積回路を基板より剥離し、第２の耐衝撃層と衝撃拡散層とを接着し、第２の耐衝撃層に接着された衝撃拡散層を、基板より剥離された半導体集積回路に接着し、一対の第１の耐衝撃層及び第２の耐衝撃層のいずれか一方の半導体集積回路と反対側に半導体集積回路を覆う導電層を形成し、衝撃拡散層は第１の耐衝撃層及び第２の耐衝撃層より弾性率が低く、かつ破断強度が高い。
【００３９】
本発明の半導体装置の作製方法の一態様は、基板上に剥離層を介して半導体集積回路を形成し、半導体集積回路に第１の耐衝撃層を接着し、半導体集積回路を基板より剥離し、衝撃拡散層の一方の面に導電層を形成し、第２の耐衝撃層と衝撃拡散層の導電層の形成された一方の面とを接着し、第２の耐衝撃層に接着された衝撃拡散層の他方の面を、基板より剥離された半導体集積回路に接着し、衝撃拡散層は第１の耐衝撃層及び第２の耐衝撃層より弾性率が低く、かつ破断強度が高い。
【００４０】
本発明の半導体装置の作製方法の一態様は、基板上に剥離層を介して半導体集積回路を形成し、半導体集積回路に第１の耐衝撃層を、第１の耐衝撃層に第１の衝撃拡散層を接着し、半導体集積回路を基板より剥離し、第２の耐衝撃層と第２の衝撃拡散層とを接着し、第２の耐衝撃層に接着された第２の衝撃拡散層を、基板より剥離された半導体集積回路に接着し、第１の衝撃拡散層及び第２の耐衝撃層のいずれか一方の半導体集積回路と反対側に半導体集積回路を覆う導電層を形成し、第１の衝撃拡散層及び第２の衝撃拡散層は、第１の耐衝撃層及び第２の耐衝撃層より弾性率が低く、かつ破断強度が高い。
【００４１】
本発明の半導体装置の作製方法の一態様は、基板上に剥離層を介して半導体集積回路を形成し、半導体集積回路に第１の耐衝撃層を、第１の耐衝撃層に第１の衝撃拡散層を接着し、半導体集積回路を基板より剥離し、第２の衝撃拡散層の一方の面に導電層を形成し、第２の耐衝撃層と第２の衝撃拡散層の導電層の形成された一方の面とを接着し、第２の耐衝撃層に接着された第２の衝撃拡散層の他方の面を、基板より剥離された半導体集積回路に接着し、第１の衝撃拡散層及び第２の衝撃拡散層は、第１の耐衝撃層及び第２の耐衝撃層より弾性率が低く、かつ破断強度が高い。
【００４２】
衝撃拡散層は接着層によって半導体集積回路と接着されていてもよく、この場合、半導体集積回路と衝撃拡散層との間に接着層を有する。また、耐衝撃層と衝撃拡散層とを、又は耐衝撃層と半導体集積回路とを、加熱及び加圧処理によって接着することができる。
【００４３】
なお、本発明において、半導体装置とは、半導体特性を利用することで機能しうる装置を指す。本発明を用いて半導体素子（トランジスタ、メモリ素子やダイオードなど）を含む回路を有する装置や、プロセッサ回路を有するチップなどの半導体装置を作製することができる。
【発明の効果】
【００４４】
半導体集積回路を覆う導電層により、半導体集積回路の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止する。また半導体集積化回路を挟持する一対の衝撃拡散層、又耐衝撃層によって、薄型化及び小型化を達成しながら耐性を有する信頼性の高い半導体装置を提供することができる。また、作製工程においても形状や特性の不良を防ぎ、歩留まり良く半導体装置を作製することができる。
【図面の簡単な説明】
【００４５】
【図１】半導体装置を説明する図。
【図２】半導体装置を説明する図。
【図３】半導体装置の作製方法を説明する図。
【図４】半導体装置の作製方法を説明する図。
【図５】半導体装置の作製方法を説明する図。
【図６】半導体装置の作製方法を説明する図。
【図７】半導体装置の作製方法を説明する図。
【図８】半導体装置の作製方法を説明する図。
【図９】半導体装置の適用例を説明する図。
【図１０】半導体装置を説明する図。
【図１１】半導体装置を説明する図。
【図１２】半導体装置により得られるマイクロプロセッサの構成を示すブロック図。
【図１３】半導体装置により得られるＲＦＣＰＵの構成を示すブロック図。
【図１４】半導体装置の作製方法を説明する図。
【図１５】半導体装置の作製方法を説明する図。
【図１６】半導体装置の作製方法を説明する図。
【図１７】半導体装置を説明する図。
【図１８】半導体装置を説明する図。
【図１９】半導体装置を説明する図。
【図２０】半導体装置の作製方法を説明する図。
【図２１】半導体装置の作製方法を説明する図。
【図２２】半導体装置を説明する図。
【図２３】信頼性評価の結果を示す図。
【図２４】半導体装置を説明する図。
【図２５】半導体装置を説明する図。
【図２６】半導体装置を説明する図。
【図２７】半導体装置の作製方法を説明する図。
【図２８】半導体装置の作製方法を説明する図。
【図２９】半導体装置の作製方法を説明する図。
【図３０】半導体装置の作製方法を説明する図。
【図３１】半導体装置の作製方法を説明する図。
【図３２】半導体装置を説明する図。
【図３３】半導体装置を説明する図。
【図３４】半導体装置を説明する図。
【図３５】半導体装置を説明する図。
【図３６】信頼性評価の結果を示す図。
【図３７】信頼性評価の結果を示す図。
【発明を実施するための形態】
【００４６】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００４７】
（実施の形態１）
本実施の形態では、より信頼性の高い半導体装置、及び歩留まりよい半導体装置の作製方法を、図１乃至図３を用いて詳細に説明する。
【００４８】
本実施の形態における半導体装置において、半導体集積回路は作製時の基板より剥離され、可撓性を有する耐衝撃層に挟持される。なお、本明細書では半導体集積回路が作製される基板を作製基板ともいう。従って、半導体集積回路は作製基板に剥離層を介して形成される。
【００４９】
図１（Ａ）（Ｂ）に本実施の形態の半導体装置を示す。図１（Ａ）において、半導体集積回路１００は第１の耐衝撃層１１２、第２の耐衝撃層１０２、第１の衝撃拡散層１１３、第２の衝撃拡散層１０３に挟持されており、半導体集積回路１００と第２の耐衝撃層１０２の間に第２の衝撃拡散層１０３、第２の耐衝撃層１０２の外側（第２の衝撃拡散層１０３と反対側）に導電層１４０が設けられている。
【００５０】
導電層１４０は半導体集積回路１００を覆うように半導体集積回路１００と重なる領域全面に設ける。導電層１４０は、半導体集積回路１００の一方の面を覆う（重なる）ように形成される。なお、導電層１４０は半導体集積回路１００とは電気的に接続しない。導電層１４０は静電気放電により印加される静電気を拡散して逃がす、または電荷の局部的な存在（局在化）を防ぐ（局部的な電位差が発生しないようにする）ため、半導体集積回路１００の静電気破壊を防ぐことができる。
【００５１】
導電層１４０は、半導体集積回路１００においてどちらか一方の面に覆うように設ける構成であればよいので、図１７（Ａ）（Ｂ）に示すように、第１の耐衝撃層１１２の外側（半導体集積回路１００と反対側）に設けることもできる。図１７（Ａ）（Ｂ）の構成において、アンテナを形成する場合、アンテナを形成する面と反対側の面が静電気放電（ＥＳＤ）に対する耐性が弱いため、導電層１４０は、アンテナの反対側の半導体集積回路１００より第２の衝撃拡散層１０３、第２の耐衝撃層１０２側に設けることが好ましい。
【００５２】
導電層１４０としては、導電性を有しておれば良い。導電層１４０は、薄膜におけるシート抵抗が１．０×１０^２Ω／□以上１．０×１０^７Ω／□以下（より好ましくは１．０×１０^２Ω／□以上１．０×１０^４Ω／□以下）が好ましい。
【００５３】
このような導電層１４０は、アンテナが送受信すべき電波を透過する膜厚、材料で形成する。よって、静電気破壊に耐性を有する信頼性の高い送受信可能な半導体装置を提供することができる。
【００５４】
導電層１４０として、金属、金属窒化物、金属酸化物などの膜、及びそれらの積層を用いることができる。
【００５５】
導電層１４０は、例えば、チタン、モリブデン、タングステン、アルミニウム、銅、銀、金、ニッケル、白金、パラジウム、イリジウム、ロジウム、タンタル、カドミウム、亜鉛、鉄、シリコン、ゲルマニウム、ジルコニウム、バリウムから選ばれた元素、又は前記元素を主成分とする合金材料、化合物材料、窒化物材料、酸化物材料で形成すればよい。
【００５６】
窒化物材料としては、窒化タンタル、窒化チタンなどを用いることができる。
【００５７】
酸化物材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。また、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ガリウム（Ｇａ）を含む酸化亜鉛、酸化スズ（ＳｎＯ_２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物なども用いてもよい。
【００５８】
また、半導体に不純物元素などを添加して導電性を付与した半導体膜などを用いることができる。例えばリン等の不純物元素をドーピングした多結晶シリコン膜などを用いることができる。
【００５９】
さらに、導電層１４０として、導電性高分子（導電性ポリマーともいう）を用いてもよい。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン及びまたはその誘導体、ポリピロール及びまたはその誘導体、ポリチオフェン及びまたはその誘導体、これらの２種以上の共重合体などがあげられる。
【００６０】
共役導電性高分子の具体例としては、ポリピロ−ル、ポリ（３−メチルピロ−ル）、ポリ（３−ブチルピロ−ル）、ポリ（３−オクチルピロ−ル）、ポリ（３−デシルピロ−ル）、ポリ（３，４−ジメチルピロ−ル）、ポリ（３，４−ジブチルピロ−ル）、ポリ（３−ヒドロキシピロ−ル）、ポリ（３−メチル−４−ヒドロキシピロ−ル）、ポリ（３−メトキシピロ−ル）、ポリ（３−エトキシピロ−ル）、ポリ（３−オクトキシピロ−ル）、ポリ（３−カルボキシルピロ−ル）、ポリ（３−メチル−４−カルボキシルピロ−ル）、ポリＮ−メチルピロール、ポリチオフェン、ポリ（３−メチルチオフェン）、ポリ（３−ブチルチオフェン）、ポリ（３−オクチルチオフェン）、ポリ（３−デシルチオフェン）、ポリ（３−ドデシルチオフェン）、ポリ（３−メトキシチオフェン）、ポリ（３−エトキシチオフェン）、ポリ（３−オクトキシチオフェン）、ポリ（３−カルボキシルチオフェン）、ポリ（３−メチル−４−カルボキシルチオフェン）、ポリ（３，４−エチレンジオキシチオフェン）、ポリアニリン、ポリ（２−メチルアニリン）、ポリ（２−オクチルアニリン）、ポリ（２−イソブチルアニリン）、ポリ（３−イソブチルアニリン）、ポリ（２−アニリンスルホン酸）、ポリ（３−アニリンスルホン酸）等が挙げられる。
【００６１】
導電性高分子を含む導電層１４０には、有機樹脂やドーパント（ハロゲン類、ルイス酸、無機酸、有機酸、遷移金属ハロゲン化物、有機シアノ化合物、非イオン性界面活性剤等）を含ませてもよい。
【００６２】
導電層１４０は、スパッタリング法、プラズマＣＶＤ法、蒸着法などの各種乾式法、塗布法、印刷法、液滴吐出法（インクジェット法）などの各種湿式法により形成することができ、膜厚は５ｎｍ以上２００ｎｍ以下が好ましい。
【００６３】
また、導電層１４０上の保護層を積層してもよい。例えば、導電層１４０としてチタン膜（膜厚１０ｎｍ以上５０ｎｍ以下程度）を形成し、チタン膜上に保護層として酸化チタン膜を積層するとよい。保護層により半導体装置の表面に導電層１４０を設ける場合でも保護層が最表面となり、導電層の劣化を防ぐことができる。保護層は膜厚１０ｎｍ以上２００ｎｍ以下程度とすればよい。
【００６４】
第１の耐衝撃層１１２及び第２の耐衝撃層１０２は繊維体に有機樹脂が含浸された構造体を用いており、第１の耐衝撃層１１２は繊維体１６０に有機樹脂１６１が含浸された構造体、第２の耐衝撃層１０２は繊維体１５０に有機樹脂１５１が含浸された構造体である。
【００６５】
半導体集積回路１００の剥離面は第２の衝撃拡散層１０３に接し、他方の面は第１の耐衝撃層１１２に接して設けられている。第１の衝撃拡散層１１３は第１の耐衝撃層１１２の外側（半導体集積回路１００と反対側）に、第２の耐衝撃層１０２は第２の衝撃拡散層１０３の外側（半導体集積回路１００と反対側）にそれぞれ設けられている。
【００６６】
繊維体１６０が繊維糸束を経糸及び緯糸として製織した織布の上面図を図１（Ｃ）に示す。
【００６７】
図１（Ｃ）に示すように、繊維体１６０は、一定間隔をあけた経糸と、一定間隔をあけた緯糸とで織られている。このような経糸及び緯糸を用いて製織された繊維体には、経糸及び緯糸が存在しない領域を有する。このような繊維体１６０は、有機樹脂１６１が含浸される割合が高まり、繊維体１６０と半導体集積回路との密着性を高めることができる。
【００６８】
また繊維体１６０は、経糸及び緯糸の密度が高く、経糸及び緯糸が存在しない領域の割合が低いものでもよい。
【００６９】
繊維体１６０に有機樹脂１６１が含浸された構造体は、プリプレグとも呼ばれる。プリプレグは、具体的には繊維体にマトリックス樹脂を有機溶剤で希釈したワニスを含浸させた後、乾燥して有機溶剤を揮発させてマトリックス樹脂を半硬化させたものである。構造体の厚さは、１０μｍ以上１００μｍ以下、さらには１０μｍ以上３０μｍが好ましい。このような厚さの構造体を用いることで、薄型で湾曲することが可能な半導体装置を作製することができる。また耐衝撃層は、弾性率１３ＧＰａ以上、破断係数は３００ＭＰａ未満が好ましい。例えば、耐衝撃層として、弾性率１３ＧＰａ以上１５ＧＰａ以下、破断係数１４０ＭＰａのプリプレグを用いることができる。
【００７０】
なお繊維体に有機樹脂が含浸された構造体は、複数層を積層させてもよい。この場合、単層の繊維体に有機樹脂が含浸された構造体を複数積層させることで構造体を形成してもよいし、複数の積層された繊維体に有機樹脂を含浸させた構造体を用いても良い。また、単層の繊維体に有機樹脂が含浸された構造体を複数積層させる際、各構造体間に別の層を挟むようにしても良い。
【００７１】
また有機樹脂１６１として、エポキシ樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂、またはシアネート樹脂等の熱硬化性樹脂を用いることができる。或いは有機樹脂１６１として、ポリフェニレンオキシド樹脂、ポリエーテルイミド樹脂、またはフッ素樹脂等の熱可塑性樹脂を用いることができる。また有機樹脂１６１として、上記熱可塑性樹脂及び上記熱硬化性樹脂の複数を用いてもよい。上記有機樹脂を用いることで、熱処理により繊維体を半導体集積回路に固着することができる。なお、有機樹脂１６１はガラス転移温度が高いほど、局所的押圧に対して破壊しにくいため好ましい。
【００７２】
有機樹脂１６１にまたは繊維の糸束内に高熱伝導性フィラーを分散させてもよい。高熱伝導性フィラーとしては、窒化アルミニウム、窒化ホウ素、窒化珪素、アルミナ等が挙げられる。また、高熱伝導性フィラーとしては、銀、銅等の金属粒子がある。高熱導電性フィラーが有機樹脂または繊維糸束内に含まれることにより半導体集積回路での発熱を外部に放出しやすくなるため、半導体装置の蓄熱を抑制することが可能であり、半導体装置の破壊を低減することができる。
【００７３】
繊維体１６０は、有機化合物または無機化合物の高強度繊維を用いた織布または不織布であり、部分的に重なるように配置する。高強度繊維としては、具体的には引張弾性率またはヤング率の高い繊維である。高強度繊維の代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維が挙げられる。ガラス繊維としては、Ｅガラス、Ｓガラス、Ｄガラス、Ｑガラス等を用いたガラス繊維が挙げられる。なお、繊維体１６０は、一種類の上記高強度繊維で形成されてもよい。また、複数の上記高強度繊維で形成されてもよい。
【００７４】
また、繊維体１６０は、繊維（単糸）の束（以下、糸束と呼ぶ）を経糸及び緯糸に使って製織した織布、または複数種の繊維の糸束をランダムまたは一方向に堆積させた不織布であってもよい。織布の場合、平織り、綾織り、しゅす織り等を適宜用いることができる。
【００７５】
糸束の断面は、円形でも楕円形でもよい。繊維糸束として、高圧水流、液体を媒体とした高周波の振動、連続超音波の振動、ロールによる押圧等によって、開繊加工をした繊維糸束を用いてもよい。開繊加工をした繊維糸束は、糸束幅が広くなり、厚み方向の単糸数を削減することが可能であり、糸束の断面が楕円形または平板状となる。また、繊維糸束として低撚糸を用いることで、糸束が扁平化やすく、糸束の断面形状が楕円形状または平板形状となる。このように、断面が楕円形または平板状の糸束を用いることで、繊維体１６０を薄くすることが可能である。このため、構造体を薄くすることが可能であり、薄型の半導体装置を作製することができる。
【００７６】
なお、本実施の形態の図面においては、繊維体１６０は、断面が楕円形の糸束で平織りした織布で示されている。
【００７７】
また、繊維糸束内部への有機樹脂の浸透率を高めるため、繊維に表面処理が施されても良い。例えば、繊維表面を活性化させるためのコロナ放電処理、プラズマ放電処理等がある。また、シランカップリング剤、チタネートカップリング剤を用いた表面処理がある。
【００７８】
また、衝撃拡散層（第１の衝撃拡散層及び第２の衝撃拡散層）としては、弾性率が低く、かつ破断強度が高い材料を用いることが好ましく、ゴム弾性を有する膜を用いればよい。衝撃拡散層は、弾性率５ＧＰａ以上１２ＧＰａ以下、破断係数３００ＭＰａ以上が好ましい。
【００７９】
衝撃拡散層は、高強度材料で形成されていることが好ましい。高強度材料の代表例としては、ポリビニルアルコール系樹脂、ポリエステル系樹脂、ポリアミド系樹脂、ポリエチレン系樹脂、アラミド系樹脂、ポリパラフェニレンベンゾビスオキサゾール樹脂、ガラス樹脂等がある。弾性を有する高強度材料で形成される衝撃拡散層を設けると局所的な押圧などの荷重を層全体に拡散し吸収するために、半導体装置の破損を防ぐことができる。
【００８０】
より具体的には、衝撃拡散層として、アラミド樹脂、ポリエチレンナフタレート（ＰＥＮ）樹脂、ポリエーテルサルフォン（ＰＥＳ）樹脂、ポリフェニレンサルファイド（ＰＰＳ）樹脂、ポリイミド（ＰＩ）樹脂などを用いることができる。本実施の形態では、衝撃拡散層としてアラミド樹脂フィルム（弾性率１０ＧＰａ、破断強度４８０ＭＰａ）を用いる。
【００８１】
図１（Ｂ）は半導体集積回路１００と第２の衝撃拡散層１０３とを接着層１０４を用いて、第１の耐衝撃層１１２と第１の衝撃拡散層１１３を接着層１１４でそれぞれ固着する例である。本実施の形態では、第２の衝撃拡散層１０３としてアラミドフィルムを用い、接着層１０４としてアクリル樹脂を用いる。接着層１０４は衝撃拡散層と半導体集積回路とを固着することができればよく、熱硬化樹脂、紫外線硬化樹脂、アクリル樹脂系、ウレタン樹脂系、エポキシ樹脂系、シリコーン樹脂系などを用いることができる。第１の耐衝撃層１１２と第１の衝撃拡散層１１３を加熱及び加圧処理によって接着する場合は、接着層１１４を用いなくてもよい。接着層は、膜厚３μｍ以上１５μｍ以下程度とすればよい。
【００８２】
また、半導体集積回路上に保護層を形成してもよい。図２（Ａ）（Ｂ）に半導体集積回路１００上に保護層として無機絶縁層１０５を形成する例を示す。また、図２（Ａ）（Ｂ）は半導体集積回路１００上にアンテナ１０１を形成し、アンテナ１０１上に無機絶縁層１０５が形成されている例である。無機絶縁層１０５でアンテナ１０１を覆うことで、アンテナとして機能する導電層の酸化などを防ぐことができる。
【００８３】
導電層１４０は、半導体集積回路１００の一方の面を覆う（重なる）ように形成され、アンテナ１０１を設ける場合は、半導体集積回路１００のアンテナ１０１を設けない側（図２（Ａ）においては第２の耐衝撃層１０２側）に形成される。また図１８（Ａ）（Ｂ）のように第２の衝撃拡散層１０３と第２の耐衝撃層１０２の間に導電層１４０を設けてもよい。
【００８４】
アンテナ１０１を形成する面と反対側の面が静電気放電（ＥＳＤ）に対する耐性が弱いため、図１８（Ｂ）のように半導体集積回路１００を介してアンテナ１０１と反対側に導電層１４０を設けると、導電層１４０により静電気破壊による不良を軽減することができる。
【００８５】
無機絶縁層１０５は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、無機化合物を用いて単層又は積層で形成する。無機化合物の代表例としては、珪素酸化物又は珪素窒化物が挙げられる。珪素酸化物及び珪素窒化物の代表例としては、酸化珪素、酸化窒化珪素、窒化珪素、窒化酸化珪素等が該当する。
【００８６】
さらには、無機絶縁層１０５を積層構造としても良い。例えば、無機化合物を用いて積層してもよく、代表的には、酸化珪素、窒化酸化珪素、及び酸化窒化珪素を積層して形成しても良い。
【００８７】
本発明の半導体装置の作製方法の一態様を図３（Ａ）乃至（Ｄ）を用いて説明する。作製基板である絶縁表面を有する基板１１０上に剥離層１１１を介して半導体集積回路１００を形成する（図３（Ａ）参照。）。
【００８８】
作製基板である基板１１０としては、ガラス基板、石英基板、サファイア基板、セラミック基板、表面に絶縁層が形成された金属基板などを用いることができる。また、本実施の形態の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。半導体装置の作製工程において、その行う工程に合わせて作製基板を適宜選択することができる。
【００８９】
剥離層１１１は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、珪素（Ｓｉ）から選択された元素、又は元素を主成分とする合金材料、又は前記元素を主成分とする化合物材料からなる層を、単層又は積層して形成する。珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。なお、ここでは、塗布法は、スピンコーティング法、液滴吐出法、ディスペンス法を含む。
【００９０】
剥離層１１１が単層構造の場合、好ましくは、タングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。
【００９１】
剥離層１１１が積層構造の場合、好ましくは、１層目としてタングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングステン、モリブデン又はタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物又は窒化酸化物を形成する。
【００９２】
剥離層１１１として、タングステンを含む層とタングステンの酸化物を含む層の積層構造を形成する場合、タングステンを含む層を形成し、その上層に酸化物で形成される絶縁層を形成することで、タングステン層と絶縁層との界面に、タングステンの酸化物を含む層が形成されることを活用してもよい。さらには、タングステンを含む層の表面を、熱酸化処理、酸素プラズマ処理、オゾン水等の酸化力の強い溶液での処理等を行ってタングステンの酸化物を含む層を形成してもよい。またプラズマ処理や加熱処理は、酸素、窒素、一酸化二窒素、一酸化二窒素単体、あるいは前記ガスとその他のガスとの混合気体雰囲気下で行ってもよい。これは、タングステンの窒化物、酸化窒化物及び窒化酸化物を含む層を形成する場合も同様であり、タングステンを含む層を形成後、その上層に窒化珪素層、酸化窒化珪素層、窒化酸化珪素層を形成するとよい。
【００９３】
また、上記の工程によると、基板１１０に接するように剥離層１１１を形成しているが、本発明はこの工程に制約されない。基板１１０に接するように下地となる絶縁層を形成し、その絶縁層に接するように剥離層１１１を設けてもよい。
【００９４】
半導体集積回路１００と第１の耐衝撃層１１２を接着し、剥離層１１１を用いて半導体集積回路１００を基板１１０より剥離する。よって半導体集積回路１００は、第１の耐衝撃層１１２側に設けられる（図３（Ｂ）参照。）。
【００９５】
本実施の形態では、第１の耐衝撃層１１２として繊維体１６０に有機樹脂１６１が含浸された構造体を用いる。構造体を加熱し圧着して、構造体の有機樹脂を可塑化または硬化する。なお、有機樹脂が可塑性有機樹脂の場合、この後、室温に冷却することにより可塑化した有機樹脂を硬化する。有機樹脂は加熱及び圧着により、半導体集積回路に密着するように均一に広がり、硬化する。上記構造体を圧着する工程は、大気圧下または減圧下で行う。
【００９６】
なお、他の基板への転置工程は、基板と半導体集積回路の間に剥離層を形成し、剥離層と半導体集積回路との間に金属酸化膜を設け、当該金属酸化膜を結晶化により脆弱化して、当該半導体集積回路を剥離する方法、耐熱性の高い基板と半導体集積回路の間に水素を含む非晶質珪素膜を設け、レーザ光の照射またはエッチングにより当該非晶質珪素膜を除去することで、当該半導体集積回路を剥離する方法、基板と半導体集積回路の間に剥離層を形成し、剥離層と半導体集積回路との間に金属酸化膜を設け、当該金属酸化膜を結晶化により脆弱化し、剥離層の一部を溶液やＮＦ_３、ＢｒＦ_３、ＣｌＦ_３等のフッ化ハロゲンガスによりエッチングで除去した後、脆弱化された金属酸化膜において剥離する方法、半導体集積回路が形成された基板を機械的に削除又は溶液やＮＦ_３、ＢｒＦ_３、ＣｌＦ_３等のフッ化ハロゲンガスによるエッチングで除去する方法等を適宜用いることができる。また、剥離層として窒素、酸素や水素等を含む膜（例えば、水素を含む非晶質珪素膜、水素含有合金膜、酸素含有合金膜など）を用い、剥離層にレーザ光を照射して剥離層内に含有する窒素、酸素や水素をガスとして放出させ半導体集積回路と基板との剥離を促進する方法を用いてもよい。
【００９７】
上記剥離方法を組み合わすことでより容易に転置工程を行うことができる。つまり、レーザ光の照射、ガスや溶液などによる剥離層へのエッチング、鋭いナイフやメスなどによる機械的な削除を行い、剥離層と半導体集積回路とを剥離しやすい状態にしてから、物理的な力（機械等による）によって剥離を行うこともできる。
【００９８】
また、剥離層と半導体集積回路との界面に液体を浸透させて作製基板から半導体集積回路を剥離してもよい。
【００９９】
第２の耐衝撃層１０２も第１の耐衝撃層１１２と同様、繊維体１５０に有機樹脂１５１が含浸された構造体を用いる。構造体を加熱し圧着して、第２の衝撃拡散層１０３と第２の耐衝撃層１０２を接着する。第２の衝撃拡散層１０３の第２の耐衝撃層１０２の反対面には接着層１０４を設ける。
【０１００】
半導体集積回路１００の露出している剥離面に接着層１０４を接着し、半導体集積回路１００及び第２の衝撃拡散層１０３を第１の耐衝撃層１１２及び第２の耐衝撃層１０２に挟持する。
【０１０１】
次に第２の耐衝撃層１０２の表面に導電層１４０を形成する（図３（Ｃ）参照。）。本実施の形態では、導電層１４０は、スパッタリング法により膜厚１０ｎｍのチタン膜を形成する。
【０１０２】
さらに、第１の耐衝撃層１１２の半導体集積回路１００と反対側に接着層１１４を用いて第１の衝撃拡散層１１３を接着する（図３（Ｄ）参照。）。
【０１０３】
導電層１４０は、半導体集積回路１００に接着した第１の耐衝撃層１１２、第２の耐衝撃層１０２、及び第１の衝撃拡散層１１３の外側に形成してもよいし、半導体集積回路１００に接着前に第２の衝撃拡散層１０３及び第１の衝撃拡散層１１３の内側（半導体集積回路１００側）に形成してもよい。導電層１４０を半導体集積回路１００に接着前に第２の衝撃拡散層１０３、第１の衝撃拡散層１１３の内側（半導体集積回路１００側）に形成し、第２の衝撃拡散層１０３と第２の耐衝撃層１０２との間に導電層１４０を有する構成、又は第１の衝撃拡散層１１３と第１の耐衝撃層１１２との間に導電層１４０を有する構成とすると、導電層１４０表面が露出しないために、酸化、摩耗、ひび割れなどの導電層１４０の劣化を防止する効果がある。
【０１０４】
図１６（Ａ）乃至（Ｃ）に示すように、第１の衝撃拡散層１１３を、第１の耐衝撃層１１２と半導体集積回路１００とを接着する工程で同時に第１の耐衝撃層１１２に接着して設けてもよい。
【０１０５】
図３（Ａ）同様に、作製基板である絶縁表面を有する基板１１０上に剥離層１１１を介して半導体集積回路１００を形成する（図１６（Ａ）参照。）。
【０１０６】
半導体集積回路１００に、第１の耐衝撃層１１２、第１の衝撃拡散層を積層して、加熱及び加圧処理を行うことによって、半導体集積回路１００に、第１の耐衝撃層１１２、第１の衝撃拡散層１１３を接着し、剥離層１１１を用いて基板１１０より剥離する（図１６（Ｂ）参照。）。半導体集積回路１００と第１の耐衝撃層１１２との接着工程、第１の耐衝撃層１１２と第１の衝撃拡散層１１３との接着工程は同時に行ってもよいし、別工程で行ってもよい。
【０１０７】
半導体集積回路１００の剥離面に、第２の耐衝撃層１０２が積層された第２の衝撃拡散層１０３を、接着層１０４を用いて接着し、第２の耐衝撃層１０２の外側に導電層１４０を形成し、半導体装置を作製する（図１６（Ｃ）参照。）。
【０１０８】
図２０（Ａ）乃至（Ｃ）及び図２１（Ａ）乃至（Ｃ）に第１の衝撃拡散層１１３に導電層１４０を形成する例を示す。
【０１０９】
図２０（Ａ）は図３（Ａ）に対応しており、基板１１０上に剥離層１１１を介して半導体集積回路１００が形成されている。次に予め導電層１４０が形成された第１の衝撃拡散層１１３の導電層１４０の形成されていない面と第１の耐衝撃層１１２とを加熱、加圧処理により接着する。基板１１０より剥離層１１１を用いて、第１の耐衝撃層１１２に接着して半導体集積回路１００を剥離する（図２０（Ｂ）参照。）。次に、第２の衝撃拡散層１０３と第２の耐衝撃層１０２を加熱、加圧処理により接着し、半導体集積回路１００の露出している剥離面に接着層１０４を接着する（図２０（Ｃ）参照。）。図２０（Ｃ）では、導電層１４０は第１の衝撃拡散層１１３の外側（半導体集積回路と反対側）に設けられる構造となる。
【０１１０】
図２１（Ａ）も図３（Ａ）に対応しており、基板１１０上に剥離層１１１を介して半導体集積回路１００が形成されている。次に予め導電層１４０が形成された第１の衝撃拡散層１１３の導電層１４０の形成された面と第１の耐衝撃層１１２とを加熱、加圧処理により接着し、第１の衝撃拡散層１１３と第１の耐衝撃層１１２との間に導電層１４０を設ける。基板１１０より剥離層１１１を用いて、第１の耐衝撃層１１２に接着して半導体集積回路１００を剥離する（図２１（Ｂ）参照。）。次に、第２の衝撃拡散層１０３と第２の耐衝撃層１０２を加熱、加圧処理により接着し、半導体集積回路１００の露出している剥離面に接着層１０４を接着する（図２１（Ｃ）参照。）。図２１（Ｃ）では、導電層１４０は第１の衝撃拡散層１１３の内側（半導体集積回路と反対側）に設けられる構造となる。
【０１１１】
半導体集積回路に接して衝撃拡散層を設けるため、作製工程において、加圧処理を行っても半導体集積回路に破損や特性不良などの悪影響を与えない。よって歩留まりよく半導体装置を作製することができる。
【０１１２】
半導体集積回路を覆う導電層により、半導体集積回路の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止する。また半導体集積化回路を挟持する一対の耐衝撃層、及び一対の衝撃拡散層によって、薄型化及び小型化を達成しながら耐性を有する信頼性の高い半導体装置を提供することができる。また、作製工程においても形状や特性の不良を防ぎ、歩留まり良く半導体装置を作製することができる。
【０１１３】
（実施の形態２）
本実施の形態では、本発明を用いた高い信頼性を付与することを目的とする半導体装置の他の例を図２２（Ａ）（Ｂ）を用いて説明する。以下に説明する本実施の形態の構成において、実施の形態１と同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【０１１４】
図２２（Ａ）（Ｂ）に本実施の形態の半導体装置を示す。図２２（Ａ）において、半導体集積回路１００は第１の耐衝撃層１１２及び第１の衝撃拡散層１１３と、第２の衝撃拡散層１０３とに挟持されており、第２の衝撃拡散層１０３の外側（半導体集積回路１００と反対側）に導電層１４０が設けられている。
【０１１５】
導電層１４０は、半導体集積回路１００においてどちらか一方の面に覆うように設ける構成であればよいので、第１の衝撃拡散層１１３の外側（半導体集積回路１００と反対側）、又は第１の衝撃拡散層１１３と第１の耐衝撃層１１２との間に設けることもできる。
【０１１６】
しかし図２２（Ｂ）に示すように、アンテナ１０１を形成する場合、アンテナを形成する面と反対側の面が静電気放電（ＥＳＤ）に対する耐性が弱いため、導電層１４０は、アンテナの反対側の半導体集積回路１００より第２の衝撃拡散層１０３側に設けることが好ましい。
【０１１７】
導電層１４０は半導体集積回路１００を覆うように半導体集積回路１００と重なる領域全面に設ける。導電層１４０は、半導体集積回路１００の一方の面を覆う（重なる）ように形成される。導電層１４０は静電気放電により印加される静電気を拡散して逃がす、または電荷の局部的な存在（局在化）を防ぐ（局部的な電位差が発生しないようにする）ため、半導体集積回路１００の静電気破壊を防ぐことができる。
【０１１８】
また、半導体装置に外部から与えられる力（外部ストレスともいう）に対する第１の耐衝撃層１１２、又、さらにその力を拡散する第１の衝撃拡散層１１３及び第２の衝撃拡散層１０３を設けることによって、局所的にかかる力を軽減することができるため、半導体装置の破損や特性不良などを防止することが可能となる。
【０１１９】
半導体集積回路を覆う導電層により、半導体集積回路の静電気放電（による静電気破壊（回路の誤動作や半導体素子の損傷）を防止する。また半導体集積化回路を挟持する耐衝撃層、衝撃拡散層によって、薄型化及び小型化を達成しながら耐性を有する信頼性の高い半導体装置を提供することができる。
【０１２０】
（実施の形態３）
本実施の形態では、本発明を用いた高い信頼性を付与することを目的とする半導体装置の他の例を図１９（Ａ）（Ｂ）を用いて説明する。以下に説明する本実施の形態の構成において、実施の形態１と同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【０１２１】
図１９（Ａ）（Ｂ）に本実施の形態の半導体装置を示す。図１９（Ａ）において、半導体集積回路１００は第１の衝撃拡散層１１３及び第２の衝撃拡散層１０３に挟持されており、第２の衝撃拡散層１０３の外側に導電層１４０が設けられている。
【０１２２】
導電層１４０は、半導体集積回路１００においてどちらか一方の面に覆うように設ける構成であればよいので、第１の衝撃拡散層１１３の外側（半導体集積回路１００と反対側）に設けることもできる。
【０１２３】
しかし図１９（Ｂ）に示すように、アンテナ１０１を形成する場合、アンテナを形成する面と反対側の面が静電気放電（ＥＳＤ）に対する耐性が弱いため、導電層１４０は、アンテナの反対側の半導体集積回路１００より第２の衝撃拡散層１０３側に設けることが好ましい。
【０１２４】
導電層１４０は半導体集積回路１００を覆うように半導体集積回路１００と重なる領域全面に設ける。導電層１４０は、半導体集積回路１００の一方の面を覆う（重なる）ように形成される。導電層１４０は静電気放電により印加される静電気を拡散して逃がす、または電荷の局部的な存在（局在化）を防ぐ（局部的な電位差が発生しないようにする）ため、半導体集積回路１００の静電気破壊を防ぐことができる。
【０１２５】
また、半導体装置に外部から与えられる力（外部ストレスともいう）を拡散する第１の衝撃拡散層１１３及び第２の衝撃拡散層１０３を設けることによって、局所的にかかる力を軽減することができるため、半導体装置の破損や特性不良などを防止することが可能となる。
【０１２６】
半導体集積回路を覆う導電層により、半導体集積回路の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止する。また半導体集積化回路を挟持する衝撃拡散層によって、薄型化及び小型化を達成しながら耐性を有する信頼性の高い半導体装置を提供することができる。
【０１２７】
（実施の形態４）
本実施の形態では、より信頼性の高い半導体装置、及び歩留まりよい半導体装置の作製方法を、図４及び図５を用いて詳細に説明する。本実施の形態では、半導体装置の一例としてＣＭＯＳ（相補型金属酸化物半導体：Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）に関して説明する。
【０１２８】
作製基板である絶縁表面を有する基板２００上に剥離層２０１を介して、トランジスタ２１０、２１１、絶縁膜２１２、絶縁膜２１３、絶縁層２１４が設けられ、半導体集積回路２５０が形成されている（図４（Ａ）参照。）。
【０１２９】
トランジスタ２１０は薄膜トランジスタであり、ソース領域又はドレイン領域２２４ａ、２２４ｂ、ソース領域又はドレイン領域２２４ａ、２２４ｂより低濃度不純物領域である不純物領域２２３ａ、２２３ｂ、チャネル形成領域２２６、ゲート絶縁層２２７、ゲート電極層２２８、サイドウォール構造の絶縁層２２９ａ、２２９ｂを含む。ソース領域又はドレイン領域２２４ａ、２２４ｂはソース電極層又はドレイン電極層として機能する配線層２３０ａ、２３０ｂと接し、電気的に接続している。本実施の形態では、トランジスタ２１０はｐチャネル型薄膜トランジスタであり、ソース領域又はドレイン領域２２４ａ、２２４ｂ、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）領域である不純物領域２２３ａ、２２３ｂにｐ型を付与する不純物元素（例えばボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等）を含む。
【０１３０】
トランジスタ２１１は薄膜トランジスタであり、ソース領域又はドレイン領域２０４ａ、２０４ｂ、ソース領域又はドレイン領域２０４ａ、２０４ｂより低濃度不純物領域である不純物領域２０３ａ、２０３ｂ、チャネル形成領域２０６、ゲート絶縁層２０７、ゲート電極層２０８、サイドウォール構造の絶縁層２０９ａ、２０９ｂを含む。ソース領域又はドレイン領域２０４ａ、２０４ｂはソース電極層又はドレイン電極層として機能する配線層２１０ａ、２１０ｂと接し、電気的に接続している。本実施の形態では、トランジスタ２１１はｎチャネル型薄膜トランジスタであり、ソース領域又はドレイン領域２０４ａ、２０４ｂ、ＬＤＤ領域である不純物領域２０３ａ、２０３ｂにｎ型を付与する不純物元素（例えばリン（Ｐ）やヒ素（Ａｓ）等）を含む。
【０１３１】
第１の耐衝撃層２６２として、繊維体２８０に有機樹脂２８１が含浸された構造体を用いる。半導体集積回路２５０と第１の耐衝撃層２６２を接着し、剥離層２０１を用いて半導体集積回路２５０を基板２００より剥離する。よって半導体集積回路２５０は、第１の耐衝撃層２６２側に設けられる（図４（Ｂ）（Ｃ）参照。）。
【０１３２】
第２の耐衝撃層２５２も第１の耐衝撃層２６２と同様、繊維体２７０に有機樹脂２７１が含浸された構造体を用いる。構造体を加熱し圧着して、導電層２６０が形成された衝撃拡散層２５３と第２の耐衝撃層２５２を接着する（図５（Ｂ）参照。）。導電層２６０は第２の耐衝撃層２５２との接着前に、衝撃拡散層２５３に形成する。衝撃拡散層２５３の第２の耐衝撃層２５２の反対面には接着層２５４を設ける。
【０１３３】
導電層２６０は半導体集積回路２５０を覆うように半導体集積回路２５０と重なる領域全面に設ける。導電層２６０は、半導体集積回路２５０の一方の面を覆う（重なる）ように形成される。導電層２６０は静電気放電により印加される静電気を拡散して逃がす、または電荷の局部的な存在（局在化）を防ぐ（局部的な電位差が発生しないようにする）ため、半導体集積回路２５０の静電気破壊を防ぐことができる。
【０１３４】
半導体集積回路２５０の露出している剥離面に接着層２５４を接着する（図５（Ｂ）参照。）。さらに、第１の耐衝撃層２６２の半導体集積回路２５０と反対側に第１の衝撃拡散層２６３を接着層２６４を用いて接着し、第１の耐衝撃層２６２、第２の耐衝撃層２５２、第１の衝撃拡散層２６３、及び第２の衝撃拡散層２５３に挟持された半導体集積回路２５０を有する半導体装置を作製することができる（図５（Ｃ）参照。）。
【０１３５】
半導体集積回路に接して衝撃拡散層を設けるため、作製工程において、加圧処理を行っても半導体集積回路に破損や特性不良などの悪影響を与えない。よって歩留まりよく半導体装置を作製することができる。
【０１３６】
半導体集積化回路を挟持する一対の耐衝撃層、及び半導体集積回路に積層して設けられる衝撃拡散層によって、薄型化及び小型化を達成しながら強度を有する信頼性の高い半導体装置を提供することができる。
【０１３７】
本実施の形態で作製した半導体装置は、可撓性を有する耐衝撃層、及び衝撃拡散層を用いることで、可撓性を有する半導体装置とすることができる。
【０１３８】
トランジスタ２１０、２１１が有する半導体層を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製される非晶質（アモルファス、以下「ＡＳ」ともいう。）半導体、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いは微結晶（セミアモルファス若しくはマイクロクリスタルとも呼ばれる。以下「ＳＡＳ」ともいう。）半導体などを用いることができる。半導体層はスパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等により成膜することができる。
【０１３９】
微結晶半導体膜は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対して法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ^−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ^−１とアモルファスシリコンを示す４８０ｃｍ^−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。
【０１４０】
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる。代表的には、ＳｉＨ_４、Ｓｉ_２Ｈ_６、ＳｉＨ_２Ｃｌ_２、ＳｉＨＣｌ_３、ＳｉＣｌ_４、ＳｉＦ_４などの水素化珪素を水素で希釈して形成することができる。また、水素化珪素及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの水素化珪素に対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍とする。
【０１４１】
アモルファス半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体としては代表的にはポリシリコンなどがあげられる。ポリシリコン（多結晶シリコン）には、８００℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、６００℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを用いて、非晶質シリコンを結晶化させたポリシリコンなどを含んでいる。もちろん、前述したように、微結晶半導体又は半導体層の一部に結晶相を含む半導体を用いることもできる。
【０１４２】
また、半導体の材料としてはシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）などの単体のほかＧａＡｓ、ＩｎＰ、ＳｉＣ、ＺｎＳｅ、ＧａＮ、ＳｉＧｅなどのような化合物半導体も用いることができる。また酸化物半導体である酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ_２）、酸化マグネシウム亜鉛、酸化ガリウム、インジウム酸化物、及び上記酸化物半導体の複数より構成される酸化物半導体などを用いることができる。例えば、酸化亜鉛とインジウム酸化物と酸化ガリウムとから構成される酸化物半導体なども用いることができる。なお、酸化亜鉛を半導体層に用いる場合、ゲート絶縁層をＹ_２Ｏ_３、Ａｌ_２Ｏ_３、ＴｉＯ_２、それらの積層などを用いるとよく、ゲート電極層、ソース電極層、ドレイン電極層としては、ＩＴＯ、Ａｕ、Ｔｉなどを用いるとよい。また、ＺｎＯにＩｎやＧａなどを添加することもできる。
【０１４３】
半導体層に、結晶性半導体層を用いる場合、その結晶性半導体層の作製方法は、種々の方法（レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等）を用いれば良い。また、ＳＡＳである微結晶半導体をレーザ照射して結晶化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、非晶質珪素膜にレーザ光を照射する前に、窒素雰囲気下５００℃で１時間加熱することによって非晶質珪素膜の含有水素濃度を１×１０^２０ａｔｏｍｓ／ｃｍ^３以下にまで放出させる。これは水素を多く含んだ非晶質珪素膜にレーザ光を照射すると非晶質珪素膜が破壊されてしまうからである。
【０１４４】
非晶質半導体層への金属元素の導入の仕方としては、当該金属元素を非晶質半導体層の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、ＣＶＤ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体層の表面の濡れ性を改善し、非晶質半導体層の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。
【０１４５】
また、非晶質半導体層を結晶化し、結晶性半導体層を形成する結晶化工程で、非晶質半導体層に結晶化を促進する元素（触媒元素、金属元素とも示す）を添加し、熱処理（５５０℃〜７５０℃で３分〜２４時間）により結晶化を行ってもよい。結晶化を助長（促進）する元素としては、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）及び金（Ａｕ）から選ばれた一種又は複数種類を用いることができる。
【０１４６】
結晶化を助長する元素を結晶性半導体層から除去、又は軽減するため、結晶性半導体層に接して、不純物元素を含む半導体層を形成し、ゲッタリングシンクとして機能させる。不純物元素としては、ｎ型を付与する不純物元素、ｐ型を付与する不純物元素や希ガス元素などを用いることができ、例えばリン（Ｐ）、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、ボロン（Ｂ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、Ｋｒ（クリプトン）、Ｘｅ（キセノン）から選ばれた一種または複数種を用いることができる。結晶化を促進する元素を含む結晶性半導体層に、希ガス元素を含む半導体層を形成し、熱処理（５５０℃〜７５０℃で３分〜２４時間）を行う。結晶性半導体層中に含まれる結晶化を促進する元素は、希ガス元素を含む半導体層中に移動し、結晶性半導体層中の結晶化を促進する元素は除去、又は軽減される。その後、ゲッタリングシンクとなった希ガス元素を含む半導体層を除去する。
【０１４７】
非晶質半導体層の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせてもよく、熱処理やレーザ光照射を単独で、複数回行っても良い。
【０１４８】
また、結晶性半導体層を、直接基板にプラズマ法により形成しても良い。また、プラズマ法を用いて、結晶性半導体層を選択的に基板に形成してもよい。
【０１４９】
ゲート絶縁層２０７、２２７は酸化珪素、若しくは酸化珪素と窒化珪素の積層構造で形成すればよい。ゲート絶縁層２０７、２２７は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。単結晶半導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。例えば、亜酸化窒素（Ｎ_２Ｏ）をＡｒで１〜３倍（流量比）に希釈して、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して半導体層の表面を酸化若しくは窒化させる。この処理により１ｎｍ〜１０ｎｍ（好ましくは２ｎｍ〜６ｎｍ）の絶縁膜を形成する。さらに亜酸化窒素（Ｎ_２Ｏ）とシラン（ＳｉＨ_４）を導入し、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して気相成長法により酸化窒化シリコン膜を形成してゲート絶縁層を形成する。固相反応と気相成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁層を形成することができる。
【０１５０】
また、ゲート絶縁層２０７、２２７として、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁層２０７、２２７に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。
【０１５１】
ゲート電極層２０８、２２８は、ＣＶＤ法やスパッタ法、液滴吐出法などを用いて形成することができる。ゲート電極層は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａから選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。また、単層構造でも複数層の構造でもよく、例えば、窒化タングステン膜とモリブデン膜との２層構造としてもよいし、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。
【０１５２】
ゲート電極層２０８、２２８に可視光に対して透光性を有する透光性の材料を用いることもできる。透光性の導電材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。また、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウム（Ｇａ）をドープしたもの、酸化スズ（ＳｎＯ_２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物なども用いてもよい。
【０１５３】
ゲート電極層２０８、２２８を形成するのにエッチングにより加工が必要な場合、マスクを形成し、ドライエッチングまたはドライエッチングにより加工すればよい。ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することにより、電極層をテーパー形状にエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ_２、ＢＣｌ_３、ＳｉＣｌ_４もしくはＣＣｌ_４などを代表とする塩素系ガス、ＣＦ_４、ＳＦ_６もしくはＮＦ_３などを代表とするフッ素系ガス又はＯ_２を適宜用いることができる。
【０１５４】
絶縁層２０９ａ、２０９ｂ、２２９ａ、２２９ｂは、ゲート電極層、半導体層を覆う絶縁層を形成した後、これをＲＩＥ（Ｒｅａｃｔｉｖｅ ｉｏｎ Ｅｔｃｈｉｎｇ：反応性イオンエッチング）法による異方性のエッチングによって加工し自己整合的にサイドウォール構造の絶縁層２０９ａ、２０９ｂ、２２９ａ、２２９ｂを形成すればよい。ここで、絶縁層について特に限定はなく、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性のよい酸化珪素であることが好ましい。絶縁層は熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ、スパッタリング等の方法によって形成することができる。
【０１５５】
本実施の形態では、シングルゲート構造を説明したが、ダブルゲート構造などのマルチゲート構造でもよい。この場合、半導体層の上方、下方にゲート電極層を設ける構造でも良く、半導体層の片側（上方又は下方）にのみ複数ゲート電極層を設ける構造でもよい。
【０１５６】
また、トランジスタのソース領域及びドレイン領域にシリサイドを設ける構造としてもよい。シリサイドは半導体層のソース領域及びドレイン領域上に導電膜を形成し、加熱処理、ＧＲＴＡ法、ＬＲＴＡ法等により、露出されたソース領域及びドレイン領域の半導体層中の珪素と導電膜とを反応させて形成する。レーザ照射やランプによる光照射によってシリサイドを形成しても良い。シリサイドを形成する導電膜の材料としては、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、Ｈａ（ハフニウム）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｂ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等を用いることができる。
【０１５７】
ソース電極層又はドレイン電極層として機能する配線層２１０ａ、２１０ｂ、２３０ａ、２３０ｂは、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、印刷法、電解メッキ法等により、所定の場所に選択的に配線層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。配線層２１０ａ、２１０ｂ、２３０ａ、２３０ｂの材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、Ｓｉ、Ｇｅ等の半導体又はその合金、若しくはその窒化物を用いて形成すればよい。また透光性の材料も用いることができる。
【０１５８】
また、透光性の導電性材料であれば、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウム（Ｇａ）をドープしたもの、酸化スズ（ＳｎＯ_２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。
【０１５９】
絶縁膜２１２、２１３、２１４は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウムその他の無機絶縁性材料を用いることができる。
【０１６０】
半導体集積回路に接して衝撃拡散層を設けるため、作製工程において、加圧処理を行っても半導体集積回路に破損や特性不良などの悪影響を与えない。よって歩留まりよく半導体装置を作製することができる。
【０１６１】
半導体集積回路を覆う導電層により、半導体集積回路の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止する。また半導体集積化回路を挟持する一対の耐衝撃層、及び一対の衝撃拡散層によって、薄型化及び小型化を達成しながら耐性を有する信頼性の高い半導体装置を提供することができる。また、作製工程においても形状や特性の不良を防ぎ、歩留まり良く半導体装置を作製することができる。
【０１６２】
本発明の半導体装置は、半導体素子としては電界効果トランジスタはもちろん、半導体層を用いる記憶素子なども適用することができ、多用途に渡って要求される機能を満たす半導体装置を作製し、提供することができる。
【０１６３】
（実施の形態５）
本実施の形態では、より高集積化、薄型化、及び小型化を付与することを目的とした半導体装置、及び半導体装置の作製方法においてメモリを有する半導体装置の一例に関して図６乃至図８を用いて説明する。
【０１６４】
本実施の形態の半導体装置はメモリにメモリセルアレイ及びメモリセルアレイを駆動する駆動回路部を有する。
【０１６５】
絶縁表面を有する作製基板である基板３００の上に剥離層３０１を形成し、剥離層３０１上に下地膜として機能する絶縁膜３０２を形成する。
【０１６６】
次いで、絶縁膜３０２上に半導体膜を形成する。半導体膜は２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜すればよい。
【０１６７】
本実施の形態では、絶縁膜３０２上に、非晶質半導体膜を形成し、非晶質半導体膜をレーザ結晶化させることによって結晶性半導体膜である半導体膜を形成する。
【０１６８】
このようにして得られた半導体膜に対して、薄膜トランジスタのしきい値電圧を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを選択的に行う。この不純物元素のドーピングは、結晶化工程の前の非晶質半導体膜に行ってもよい。非晶質半導体膜の状態で不純物元素をドーピングすると、その後の結晶化のための加熱処理によって、不純物の活性化も行うことができる。また、ドーピングの際に生じる欠陥等も改善することができる。
【０１６９】
次に半導体膜を、マスクを用いて所望の形状に加工する。本実施の形態では半導体膜上に形成された酸化膜を除去した後、新たに酸化膜を形成する。そして、フォトマスクを作製し、フォトリソグラフィ法を用いた加工処理により、半導体層３０３、３０４、３０５、３０６を形成する。半導体層の端部には傾斜角（テーパー角）を設けてもよい。
【０１７０】
エッチング加工は、プラズマエッチング（ドライエッチング）又はウェットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ_４、ＮＦ_３、Ｃｌ_２、ＢＣｌ_３、などのフッ素系又は塩素系のガスを用い、ＨｅやＡｒなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスクを形成する必要はない。
【０１７１】
半導体層３０５上に絶縁膜３１０を形成する。絶縁膜３１０は酸化シリコン若しくは酸化シリコンと窒化シリコンの積層構造で形成すればよい。絶縁膜３１０は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁層を堆積することで形成しても良いが、好ましくはプラズマ処理による固相酸化若しくは固相窒化で形成すると良い。半導体層（代表的にはシリコン層）を、プラズマ処理により酸化又は窒化することにより形成した絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。絶縁膜３１０は、電荷蓄積層３１１に電荷を注入するためのトンネル絶縁層として用いるので、このように丈夫であるものが好ましい。この絶縁膜３１０は１ｎｍ〜２０ｎｍ、好ましくは３ｎｍ〜６ｎｍの厚さに形成することが好ましい。
【０１７２】
プラズマ処理により形成される好適な絶縁膜３１０の一例は、酸化雰囲気下のプラズマ処理により半導体層上に３ｎｍ〜６ｎｍの厚さで酸化珪素層を形成し、その後窒素雰囲気下でその酸化珪素層の表面を窒化プラズマで処理した窒素プラズマ処理層を形成する。具体的には、まず、酸素雰囲気下でのプラズマ処理により半導体層上に３ｎｍ〜６ｎｍの厚さで酸化珪素層を形成する。その後、続けて窒素雰囲気下でプラズマ処理を行うことにより酸化珪素層の表面又は表面近傍に窒素濃度の高い窒素プラズマ処理層を設ける。なお、表面近傍とは、酸化珪素層の表面から概略０．５ｎｍ〜１．５ｎｍの深さをいう。例えば、窒素雰囲気下でプラズマ処理を行うことによって、酸化珪素層の表面からほぼ１ｎｍの深さに窒素を２０〜５０原子％の割合で含有した構造となる。
【０１７３】
半導体層の代表例としての珪素層の表面をプラズマ処理で酸化することで、界面に歪みのない緻密な酸化層を形成することができる。また、当該酸化層をプラズマ処理で窒化することで、表層部の酸素を窒素に置換して窒化層を形成すると、さらに緻密化することができる。それにより絶縁耐圧が高い絶縁層を形成することができる。
【０１７４】
いずれにしても、上記のようなプラズマ処理による固相酸化処理若しくは固相窒化処理を用いることで、耐熱温度が７００℃以下のガラス基板を用いても、９５０℃〜１０５０℃で形成される熱酸化膜と同等な絶縁層を得ることができる。すなわち、不揮発性メモリ素子のトンネル絶縁層として信頼性の高いトンネル絶縁層を形成することができる。
【０１７５】
電荷蓄積層３１１を絶縁膜３１０上に形成する。この電荷蓄積層３１１は、単層でもよいし、複数の層を積層して設けてもよい。
【０１７６】
電荷蓄積層３１１としては、半導体材料または導電性材料の層または粒子で形成し浮遊ゲートとすることができる。半導体材料としては、シリコン、シリコンゲルマニウム等がある。シリコンを用いる場合、アモルファスシリコンやポリシリコンを用いることができる。さらには、リンがドープされたポリシリコンを用いることができる。導電性材料としては、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、前記元素を主成分とする合金、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）、あるいは導電性を付与した珪素膜で形成すれば良い。このような材料から成る導電層の下には窒化タンタル、窒化タングステン、窒化チタン、窒化モリブデンなどの窒化物、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドなどのシリサイドを形成しておいても良い。更には、上記半導体材料同士、導電性材料同士、または半導体材料及び導電性材料の積層構造としてもよい。例えば、シリコン層及びゲルマニウム層の積層構造としてもよい。
【０１７７】
また、電荷蓄積層３１１として、絶縁性であり、電荷を保持するトラップを有する層で形成することもできる。このような材料の代表例として、代表的にはシリコン化合物、ゲルマニウム化合物がある。シリコン化合物としては、窒化珪素、酸窒化珪素、水素が添加された酸窒化珪素等がある。ゲルマニウム化合物としては、窒化ゲルマニウム、酸素が添加された窒化ゲルマニウム、窒素が添加された酸化ゲルマニウム、酸素及び水素が添加された窒化ゲルマニウム、窒素及び水素が添加された酸化ゲルマニウム等のゲルマニウム化合物等がある。
【０１７８】
次に半導体層３０３、３０４、３０６を覆うマスクを形成する。マスク、電荷蓄積層３１１をマスクとしてｎ型を付与する不純物元素を添加し、ｎ型不純物領域３６２ａ、ｎ型不純物領域３６２ｂを形成する。本実施の形態では、不純物元素としてｎ型を付与する不純物元素であるリン（Ｐ）を用いる。ここでは、ｎ型不純物領域３６２ａ、ｎ型不純物領域３６２ｂに、ｎ型を付与する不純物元素が１×１０^１７〜５×１０^１８ａｔｏｍｓ／ｃｍ^３程度の濃度で含まれるように添加する。半導体層３０３、３０４、３０６を覆うマスクを除去する。
【０１７９】
半導体層３０６上の酸化膜を除去し、半導体層３０５、半導体層３０６、絶縁膜３１０、電荷蓄積層３１１を覆うゲート絶縁層３０９を形成する。メモリセルアレイにおいてはゲート絶縁層３０９の膜厚が厚いと、薄膜トランジスタ及びメモリ素子の高電圧に対する耐性が高くすることができ、信頼性を高めることができる。
【０１８０】
なお、半導体層３０５の上方に形成されたゲート絶縁層３０９は、後に完成するメモリ素子においてコントロール絶縁層として機能するが、半導体層３０６上に形成される薄膜トランジスタにおいてはゲート絶縁層として機能するために本明細書では、ゲート絶縁層３０９とよぶこととする。
【０１８１】
半導体層３０３、３０４上の酸化膜を除去し、半導体層３０３、半導体層３０４を覆うゲート絶縁層３０８を形成する（図６（Ａ）参照。）。ゲート絶縁層３０８はプラズマＣＶＤ法またはスパッタ法などを用いて形成することができる。駆動回路部に設けられる薄膜トランジスタのゲート絶縁層３０８の膜厚は、１ｎｍ以上１０ｎｍ以下、より好ましくは５ｎｍ程度とすればよい。ゲート絶縁層３０８の薄膜化すると、駆動回路部においてトランジスタを低電圧で高速に動作させる効果がある。
【０１８２】
ゲート絶縁層３０８は酸化珪素、若しくは酸化珪素と窒化珪素の積層構造で形成すればよい。ゲート絶縁層３０８は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。半導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。
【０１８３】
また、ゲート絶縁層３０８として、高誘電率材料を用いても良い。ゲート絶縁層３０８に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。高誘電率材料としては、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどを用いることができる。また、プラズマ処理による固相酸化により酸化シリコン層を形成しても良い。
【０１８４】
また、薄い酸化珪素膜の形成方法としては、ＧＲＴＡ法、ＬＲＴＡ法等を用いて半導体領域表面を酸化し、熱酸化膜を形成することで、膜厚の薄い酸化珪素膜を形成することもできる。なお、低い成膜温度でゲートリーク電流の少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。
【０１８５】
次いで、ゲート絶縁層３０８、３０９上にゲート電極層として用いる膜厚２０〜１００ｎｍの第１の導電膜と、膜厚１００〜４００ｎｍの第２の導電膜とを積層して形成する。第１の導電膜及び第２の導電膜は、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。第１の導電膜及び第２の導電膜はタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、第１の導電膜及び第２の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。また、２層構造に限定されず、例えば、第１の導電膜として膜厚５０ｎｍのタングステン膜、第２の導電膜として膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、第３の導電膜として膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層構造であってもよい。本実施の形態では、第１の導電膜として窒化タンタルを膜厚３０ｎｍ形成し、第２の導電膜としてタングステン（Ｗ）を膜厚３７０ｎｍ形成する。
【０１８６】
第１の導電膜と第２の導電膜をエッチング加工して、第１のゲート電極層３１２、３１３、３１４、第２のゲート電極層３１６、３１７、３１８、第１の制御ゲート電極層３１５、及び第２の制御ゲート電極層３１９を形成する（図６（Ｂ）参照。）。
【０１８７】
本実施の形態では第１のゲート電極層、第２のゲート電極層（第１の制御ゲート電極層、第２の制御ゲート電極層）を垂直な側面を有して形成する例を示すが、本発明はそれに限定されず、第１のゲート電極層及び第２のゲート電極層（第１の制御ゲート電極層、第２の制御ゲート電極層）両方がテーパー形状を有していてもよいし、どちらか一方のゲート電極層（第１の制御ゲート電極層、第２の制御ゲート電極層）の一層のみがテーパー形状を有し、他方は異方性エッチングによって垂直な側面を有していてもよい。テーパー角度も積層するゲート電極層間で異なっていても良いし、同一でもよい。テーパー形状を有することによって、その上に積層する膜の被覆性が向上し、欠陥が軽減されるので信頼性が向上する。
【０１８８】
ゲート電極層（及び制御ゲート電極層）を形成する際のエッチング工程によって、ゲート絶縁層３０８、３０９は多少エッチングされ、膜厚が減る（いわゆる膜減り）ことがある。
【０１８９】
次に、半導体層３０４、３０５、３０６を覆うマスク３２１、３６３を形成する。マスク３２１、３６３、第１のゲート電極層３１２、第２のゲート電極層３１６をマスクとしてｐ型を付与する不純物元素３２０を添加し、ｐ型不純物領域３２２ａ、ｐ型不純物領域３２２ｂを形成する。本実施の形態では、不純物元素としてボロン（Ｂ）を用いる。ここでは、ｐ型不純物領域３２２ａ、ｐ型不純物領域３２２ｂにｐ型を付与する不純物元素が１×１０^２０〜５×１０^２１ａｔｏｍｓ／ｃｍ^３程度の濃度で含まれるように添加する。また、半導体層３０３にチャネル形成領域３２３が形成される（図６（Ｃ）参照。）。
【０１９０】
ｐ型不純物領域３２２ａ、ｐ型不純物領域３２２ｂは高濃度ｐ型不純物領域であり、ソース領域、ドレイン領域として機能する。
【０１９１】
次に半導体層３０３を覆うマスク３２５を形成する。マスク３２５、第１のゲート電極層３１３、第２のゲート電極層３１７、第１のゲート電極層３１４、第２のゲート電極層３１８、第１の制御ゲート電極層３１５、及び第２の制御ゲート電極層３１９をマスクとしてｎ型を付与する不純物元素３２４を添加し、ｎ型不純物領域３２６ａ、３２６ｂ、３６４ａ、３６４ｂ、３２７ａ、３２７ｂ、３２８ａ、３２８ｂを形成する。本実施の形態では、不純物元素としてリン（Ｐ）を用いる。ここでは、ｎ型不純物領域３２６ａ、３２６ｂ、３２７ａ、３２７ｂ、３２８ａ、３２８ｂにｎ型を付与する不純物元素が５×１０^１９〜５×１０^２０ａｔｏｍｓ／ｃｍ^３程度の濃度で含まれるように添加する。また、半導体層３０４にチャネル形成領域３２９、半導体層３０５にチャネル形成領域３３０、及び半導体層３０６にチャネル形成領域３３１が形成される（図６（Ｄ）参照。）。
【０１９２】
ｎ型不純物領域３２６ａ、３２６ｂ、３２７ａ、３２７ｂ、３２８ａ、３２８ｂは高濃度ｎ型不純物領域であり、ソース領域、ドレイン領域として機能する。一方、ｎ型不純物領域３６４ａ、ｎ型不純物領域３６４ｂは低濃度不純物領域であり、ＬＤＤ領域となる。
【０１９３】
マスク３２５をＯ_２アッシングやレジスト剥離液により除去し、酸化膜も除去する。その後、ゲート電極層の側面を覆うように、絶縁膜、いわゆるサイドウォールを形成してもよい。サイドウォールは、プラズマＣＶＤ法や減圧ＣＶＤ（ＬＰＣＶＤ）法を用いて、珪素を有する絶縁膜により形成することができる。
【０１９４】
不純物元素を活性化するために加熱処理、強光の照射、又はレーザ光の照射を行ってもよい。活性化と同時にゲート絶縁層へのプラズマダメージやゲート絶縁層と半導体層との界面へのプラズマダメージを回復することができる。
【０１９５】
次いで、ゲート電極層、ゲート絶縁層を覆う層間絶縁層を形成する。本実施の形態では、絶縁膜３６７と絶縁膜３６８との積層構造とする。絶縁膜３６７と絶縁膜３６８は、スパッタ法、またはプラズマＣＶＤを用いた窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜、酸化珪素膜でもよく、他の珪素を含む絶縁膜を単層または３層以上の積層構造として用いても良い。
【０１９６】
さらに、窒素雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。好ましくは、４００〜５００℃で行う。この工程は層間絶縁層である絶縁膜３６７に含まれる水素により半導体層のダングリングボンドを終端する工程である。本実施の形態では、４１０度（℃）で１時間加熱処理を行う。
【０１９７】
絶縁膜３６７、絶縁膜３６８としては他に窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜（ＣＮ）その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。
【０１９８】
次いで、レジストからなるマスクを用いて絶縁膜３６７、絶縁膜３６８、ゲート絶縁層３０８、３０９に半導体層に達するコンタクトホール（開口部）を形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。エッチングによって、絶縁膜３６８、絶縁膜３６７、ゲート絶縁層３０８、３０９を除去し、ソース領域又はドレイン領域であるｐ型不純物領域３２２ａ、３２２ｂ、ｎ型不純物領域３２６ａ、３２６ｂ、３２７ａ、３２７ｂ、３２８ａ、３２８ｂに達する開口部を形成する。エッチングは、ウェットエッチングでもドライエッチングでもよく、両方用いてもよい。ウェットエッチングのエッチャントは、フッ素水素アンモニウム及びフッ化アンモニウムを含む混合溶液のようなフッ酸系の溶液を用いるとよい。エッチング用ガスとしては、Ｃｌ_２、ＢＣｌ_３、ＳｉＣｌ_４もしくはＣＣｌ_４などを代表とする塩素系ガス、ＣＦ_４、ＳＦ_６もしくはＮＦ_３などを代表とするフッ素系ガス又はＯ_２を適宜用いることができる。また用いるエッチング用ガスに不活性気体を添加してもよい。添加する不活性元素としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の元素を用いることができる。
【０１９９】
開口部を覆うように導電膜を形成し、導電膜をエッチングして各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層である配線層３６９ａ、配線層３６９ｂ、配線層３７０ａ、配線層３７０ｂ、配線層３７１ａ、配線層３７１ｂ、配線層３７２ａ、配線層３７２ｂを形成する。配線層は、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、電解メッキ法等により、所定の場所に選択的に導電層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。ソース電極層又はドレイン電極層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、及びＳｉ、Ｇｅ、又はその合金、若しくはその窒化物を用いて形成する。また、これらの積層構造としても良い。本実施の形態では、チタン（Ｔｉ）を膜厚６０ｎｍ形成し、窒化チタン膜を膜厚４０ｎｍ形成し、アルミニウムを膜厚７００ｎｍ形成し、チタン（Ｔｉ）を膜厚２００ｎｍ形成して積層構造とし、所望な形状に加工する。
【０２００】
以上の工程で駆動回路部として、ｐ型不純物領域を有するｐチャネル型薄膜トランジスタである薄膜トランジスタ３７３、ｎチャネル型不純物領域を有するｎチャネル型薄膜トランジスタである薄膜トランジスタ３７４、メモリセルアレイとしてｎ型不純物領域を有するメモリ素子３７５、ｎ型不純物領域を有するｎチャネル型薄膜トランジスタである薄膜トランジスタ３７６を有する半導体集積回路３５０を作製することができる（図６（Ｅ）参照。）。
【０２０１】
本実施の形態では半導体集積回路３５０上に絶縁層３９０を形成する（図７（Ａ）参照。）。次に絶縁層３９０上にアンテナとして機能する導電層３８０し、導電層３８０上に保護層として無機絶縁層３８１を形成する（図７（Ｂ）参照。）。
【０２０２】
第１の耐衝撃層３８２として、繊維体３８６に有機樹脂３８７が含浸された構造体を用いる。構造体を加熱し圧着して、半導体集積回路３５０、第１の耐衝撃層３８２、第１の衝撃拡散層３９１を接着し、剥離層３０１を用いて半導体集積回路３５０を基板３００より剥離する。よって半導体集積回路３５０は、第１の耐衝撃層３８２側に設けられる（図７（Ｃ）参照。）。
【０２０３】
第２の耐衝撃層３８５も第１の耐衝撃層３８２と同様、繊維体３８６に有機樹脂３８７が含浸された構造体を用いる。構造体を加熱し圧着して、第２の衝撃拡散層３８８と第２の耐衝撃層３８５を接着する（図８（Ａ）参照。）。第２の衝撃拡散層３８８の第２の耐衝撃層３８５の反対面には接着層３８９を設ける。
【０２０４】
半導体集積回路３５０の露出している剥離面に接着層３８９を接着し、半導体集積回路３５０を、第１の衝撃拡散層３９１及び第１の耐衝撃層３８２と、第２の衝撃拡散層３８８及び第２の耐衝撃層３８５に挟持する。さらに第２の耐衝撃層３８５の外側（第２の衝撃拡散層３８８と反対側）に導電層３９５を形成する（図８（Ｂ）参照。）。
【０２０５】
導電層３９５は半導体集積回路３５０を覆うように半導体集積回路３５０と重なる領域全面に設ける。導電層３９５は、半導体集積回路３５０の一方の面を覆う（重なる）ように形成され、アンテナとして機能する導電層３８０と半導体集積回路３５０に対して反対側に設ける。導電層３９５は静電気放電により印加される静電気を拡散して逃がす、または電荷の局部的な存在（局在化）を防ぐ（局部的な電位差が発生しないようにする）ため、半導体集積回路３５０の静電気破壊を防ぐことができる。
【０２０６】
半導体集積回路に接して衝撃拡散層を設けるため、作製工程において、加圧処理を行っても半導体集積回路に破損や特性不良などの悪影響を与えない。よって歩留まりよく半導体装置を作製することができる。
【０２０７】
半導体集積回路を覆う導電層により、半導体集積回路の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止する。また半導体集積化回路を挟持する一対の耐衝撃層、及び一対の衝撃拡散層によって、薄型化及び小型化を達成しながら耐性を有する信頼性の高い半導体装置を提供することができる。また、作製工程においても形状や特性の不良を防ぎ、歩留まり良く半導体装置を作製することができる。
【０２０８】
（実施の形態６）
本実施の形態では、より信頼性の高い半導体装置、及び歩留まりよい半導体装置の作製方法の一態様を、図２５乃至図２７を用いて詳細に説明する。以下に説明する本実施の形態の構成において、実施の形態１と同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【０２０９】
本実施の形態における半導体装置において、半導体集積回路は作製時の基板より剥離され、可撓性を有する耐衝撃層、又は衝撃拡散層に挟持される。なお、本明細書では半導体集積回路が作製される基板を作製基板ともいう。従って、半導体集積回路は作製基板に剥離層を介して形成される。
【０２１０】
図２５（Ａ）（Ｂ）に本実施の形態の半導体装置を示す。図２５（Ａ）において、半導体集積回路１００は第１の耐衝撃層１１２及び第２の耐衝撃層１０２に挟持されており、半導体集積回路１００と第２の耐衝撃層１０２の間に衝撃拡散層１０３が、第２の耐衝撃層１０２の外側（衝撃拡散層１０３と反対側）に導電層１４０が設けられている。
【０２１１】
導電層１４０は半導体集積回路１００を覆うように半導体集積回路１００と重なる領域全面に設ける。導電層１４０は、半導体集積回路１００の一方の面を覆う（重なる）ように形成される。なお、導電層１４０は半導体集積回路１００とは電気的に接続しない。導電層１４０は静電気放電により印加される静電気を拡散して逃がす、または電荷の局部的な存在（局在化）を防ぐ（局部的な電位差が発生しないようにする）ため、半導体集積回路１００の静電気破壊を防ぐことができる。
【０２１２】
導電層１４０は、半導体集積回路１００においてどちらか一方の面に覆うように設ける構成であればよいので、図３２（Ａ）（Ｂ）に示すように、第１の耐衝撃層１１２の外側（半導体集積回路１００と反対側）に設けることもできる。図３２（Ａ）（Ｂ）の構成において、アンテナを形成する場合、アンテナを形成する面と反対側の面が静電気放電（ＥＳＤ）に対する耐性が弱いため、導電層１４０は、アンテナと反対側の半導体集積回路１００より衝撃拡散層１０３、第２の耐衝撃層１０２側に設けることが好ましい。
【０２１３】
導電層１４０としては、導電性を有しておれば良い。導電層１４０は、薄膜におけるシート抵抗が１．０×１０^２Ω／□以上１．０×１０^７Ω／□以下（より好ましくは１．０×１０^２Ω／□以上１．０×１０^４Ω／□以下）が好ましい。
【０２１４】
このような導電層１４０は、アンテナが送受信すべき電波を透過する膜厚、材料で形成する。よって、静電気破壊に耐性を有する信頼性の高い送受信可能な半導体装置を提供することができる。
【０２１５】
導電層１４０として、金属、金属窒化物、金属酸化物などの膜、及びそれらの積層を用いることができる。
【０２１６】
導電層１４０は、例えば、チタン、モリブデン、タングステン、アルミニウム、銅、銀、金、ニッケル、白金、パラジウム、イリジウム、ロジウム、タンタル、カドミウム、亜鉛、鉄、シリコン、ゲルマニウム、ジルコニウム、バリウムから選ばれた元素、又は前記元素を主成分とする合金材料、化合物材料、窒化物材料、酸化物材料で形成すればよい。
【０２１７】
窒化物材料としては、窒化タンタル、窒化チタンなどを用いることができる。
【０２１８】
酸化物材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。また、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ガリウム（Ｇａ）を含む酸化亜鉛、酸化スズ（ＳｎＯ_２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物なども用いてもよい。
【０２１９】
また、半導体に不純物元素などを添加して導電性を付与した半導体膜などを用いることができる。例えばリン等の不純物元素をドーピングした多結晶シリコン膜などを用いることができる。
【０２２０】
さらに、導電層１４０として、導電性高分子（導電性ポリマーともいう）を用いてもよい。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン及びまたはその誘導体、ポリピロール及びまたはその誘導体、ポリチオフェン及びまたはその誘導体、これらの２種以上の共重合体などがあげられる。
【０２２１】
共役導電性高分子の具体例としては、ポリピロ−ル、ポリ（３−メチルピロ−ル）、ポリ（３−ブチルピロ−ル）、ポリ（３−オクチルピロ−ル）、ポリ（３−デシルピロ−ル）、ポリ（３，４−ジメチルピロ−ル）、ポリ（３，４−ジブチルピロ−ル）、ポリ（３−ヒドロキシピロ−ル）、ポリ（３−メチル−４−ヒドロキシピロ−ル）、ポリ（３−メトキシピロ−ル）、ポリ（３−エトキシピロ−ル）、ポリ（３−オクトキシピロ−ル）、ポリ（３−カルボキシルピロ−ル）、ポリ（３−メチル−４−カルボキシルピロ−ル）、ポリＮ−メチルピロール、ポリチオフェン、ポリ（３−メチルチオフェン）、ポリ（３−ブチルチオフェン）、ポリ（３−オクチルチオフェン）、ポリ（３−デシルチオフェン）、ポリ（３−ドデシルチオフェン）、ポリ（３−メトキシチオフェン）、ポリ（３−エトキシチオフェン）、ポリ（３−オクトキシチオフェン）、ポリ（３−カルボキシルチオフェン）、ポリ（３−メチル−４−カルボキシルチオフェン）、ポリ（３，４−エチレンジオキシチオフェン）、ポリアニリン、ポリ（２−メチルアニリン）、ポリ（２−オクチルアニリン）、ポリ（２−イソブチルアニリン）、ポリ（３−イソブチルアニリン）、ポリ（２−アニリンスルホン酸）、ポリ（３−アニリンスルホン酸）等が挙げられる。
【０２２２】
導電性高分子を含む導電層１４０には、有機樹脂やドーパント（ハロゲン類、ルイス酸、無機酸、有機酸、遷移金属ハロゲン化物、有機シアノ化合物、非イオン性界面活性剤等）を含ませてもよい。
【０２２３】
導電層１４０は、スパッタリング法、プラズマＣＶＤ法、蒸着法などの各種乾式法、塗布法、印刷法、液滴吐出法（インクジェット法）などの各種湿式法により形成することができ、膜厚は５ｎｍ以上２００ｎｍ以下が好ましい。
【０２２４】
また、導電層１４０上の保護層を積層してもよい。例えば、導電層１４０としてチタン膜（膜厚１０ｎｍ以上５０ｎｍ以下程度）を形成し、チタン膜上に保護層として酸化チタン膜を積層するとよい。保護層により半導体装置の表面に導電層１４０を設ける場合でも保護層が最表面となり、導電層の劣化を防ぐことができる。保護層は膜厚１０ｎｍ以上２００ｎｍ以下程度とすればよい。
【０２２５】
第１の耐衝撃層１１２及び第２の耐衝撃層１０２は繊維体に有機樹脂が含浸された構造体を用いており、第１の耐衝撃層１１２は繊維体１６０に有機樹脂１６１が含浸された構造体、第２の耐衝撃層１０２は繊維体１５０に有機樹脂１５１が含浸された構造体である。
【０２２６】
繊維体１６０が繊維糸束を経糸及び緯糸として製織した織布の上面図を図２５（Ｃ）に示す。
【０２２７】
図２５（Ｃ）に示すように、繊維体１６０は、一定間隔をあけた経糸と、一定間隔をあけた緯糸とで織られている。
【０２２８】
なお、本実施の形態の図面においては、繊維体１６０は、断面が楕円形の糸束で平織りした織布で示されている。
【０２２９】
本実施の形態では、衝撃拡散層としてアラミド樹脂フィルム（弾性率１０ＧＰａ、破断強度４８０ＭＰａ）を用いる。
【０２３０】
図２５（Ｂ）は半導体集積回路１００と衝撃拡散層１０３とを接着層１０４を用いて固着する例である。本実施の形態では、衝撃拡散層１０３としてアラミドフィルムを用い、接着層１０４としてアクリル樹脂を用いる。
【０２３１】
また、半導体集積回路上に保護層を形成してもよい。図２６（Ａ）（Ｂ）に半導体集積回路１００上に保護層として無機絶縁層１０５を形成する例を示す。また、図２６（Ａ）（Ｂ）は半導体集積回路１００上にアンテナ１０１を形成し、アンテナ１０１上に無機絶縁層１０５が形成されている例である。無機絶縁層１０５でアンテナ１０１を覆うことで、アンテナとして機能する導電層の酸化などを防ぐことができる。
【０２３２】
導電層１４０は、半導体集積回路１００の一方の面を覆う（重なる）ように形成され、アンテナ１０１を設ける場合は、半導体集積回路１００のアンテナ１０１を設けない側（図２６（Ａ）においては第２の耐衝撃層１０２側）に形成される。また図３３（Ａ）（Ｂ）のように衝撃拡散層１０３と第２の耐衝撃層１０２の間に導電層１４０を設けてもよい。
【０２３３】
アンテナ１０１を形成する面と反対側の面が静電気放電（ＥＳＤ）に対する耐性が弱いため、半導体集積回路１００を介してアンテナ１０１と反対側に導電層１４０を設けると、導電層１４０により静電気破壊による不良を軽減することができる。
【０２３４】
本発明の半導体装置の作製方法の一態様を図２７（Ａ）乃至（Ｅ）を用いて説明する。作製基板である絶縁表面を有する基板１１０上に剥離層１１１を介して半導体集積回路１００を形成する（図２７（Ａ）参照。）。
【０２３５】
半導体集積回路１００と第１の耐衝撃層１１２を接着し、剥離層１１１を用いて半導体集積回路１００を基板１１０より剥離する。よって半導体集積回路１００は、第１の耐衝撃層１１２側に設けられる（図２７（Ｂ）参照。）。
【０２３６】
本実施の形態では、第１の耐衝撃層１１２として繊維体１６０に有機樹脂１６１が含浸された構造体を用いる。構造体を加熱し圧着して、構造体の有機樹脂を可塑化または硬化する。なお、有機樹脂が可塑性有機樹脂の場合、この後、室温に冷却することにより可塑化した有機樹脂を硬化する。有機樹脂は加熱及び圧着により、半導体集積回路に密着するように均一に広がり、硬化する。上記構造体を圧着する工程は、大気圧下または減圧下で行う。
【０２３７】
第２の耐衝撃層１０２も第１の耐衝撃層１１２と同様、繊維体１５０に有機樹脂１５１が含浸された構造体を用いる。構造体を加熱し圧着して、衝撃拡散層１０３と第２の耐衝撃層１０２を接着する（図２７（Ｃ）参照。）。衝撃拡散層１０３の第２の耐衝撃層１０２の反対面には接着層１０４を設ける。
【０２３８】
半導体集積回路１００の露出している剥離面に接着層１０４を接着する（図２７（Ｄ）参照。）。
【０２３９】
次に第２の耐衝撃層１０２の表面に導電層１４０を形成する（図２７（Ｅ）参照。）。本実施の形態では、導電層１４０は、スパッタリング法により膜厚１０ｎｍのチタン膜を形成する。
【０２４０】
導電層１４０は、半導体集積回路１００に接着した第１の耐衝撃層１１２及び第２の耐衝撃層１０２に形成してもよいし、半導体集積回路１００に接着前に衝撃拡散層１０３に形成してもよい。導電層１４０を半導体集積回路１００に接着前に衝撃拡散層１０３に形成し、衝撃拡散層１０３と第２の耐衝撃層１０２との間に導電層１４０を有する構成とすると、導電層１４０表面が露出しないために、酸化、摩耗、ひび割れなどの導電層１４０の劣化を防止する効果がある。
【０２４１】
図３１（Ａ）乃至（Ｄ）に衝撃拡散層１０３に導電層１４０を形成する例を示す。図３１（Ａ）（Ｂ）は図２７（Ａ）（Ｂ）に対応しており、基板１１０より剥離層１１１を用いて、第１の耐衝撃層１１２に接着して半導体集積回路１００を剥離する。次に、予め導電層１４０が形成された衝撃拡散層１０３と第２の耐衝撃層１０２を加熱、加圧処理により接着する（図３１（Ｃ）参照。）。図３１（Ｃ）において衝撃拡散層１０３の第２の耐衝撃層１０２と接着する面に導電層１４０を設け、他方の面は接着層１０４を設ける。
【０２４２】
半導体集積回路１００の露出している剥離面に接着層１０４を接着する（図３１（Ｄ）参照。）。
【０２４３】
以上の工程で、第１の耐衝撃層１１２及び第２の耐衝撃層１０２に挟持された半導体集積回路１００及び衝撃拡散層１０３と導電層１４０とを有する半導体装置を作製することができる。
【０２４４】
半導体集積回路に接して衝撃拡散層を設けるため、作製工程において、加圧処理を行っても半導体集積回路に破損や特性不良などの悪影響を与えない。よって歩留まりよく半導体装置を作製することができる。
【０２４５】
半導体集積回路を覆う導電層により、半導体集積回路の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止する。また半導体集積化回路を挟持する一対の耐衝撃層、及び半導体集積回路に積層して設けられる衝撃拡散層によって、薄型化及び小型化を達成しながら耐性を有する信頼性の高い半導体装置を提供することができる。
【０２４６】
（実施の形態７）
本実施の形態では、本発明を用いた高い信頼性を付与することを目的とする半導体装置の他の例を図３４（Ａ）（Ｂ）を用いて説明する。以下に説明する本実施の形態の構成において、実施の形態１と同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【０２４７】
図３４（Ａ）（Ｂ）に本実施の形態の半導体装置を示す。図３４（Ａ）において、半導体集積回路１００は第１の耐衝撃層１１２及び第２の耐衝撃層１０２に挟持されており、第２の耐衝撃層１０２の外側に導電層１４０が設けられている。
【０２４８】
導電層１４０は、半導体集積回路１００においてどちらか一方の面に覆うように設ける構成であればよいので、第１の耐衝撃層１１２の外側（半導体集積回路１００と反対側）に設けることもできる。
【０２４９】
しかし図３４（Ｂ）に示すように、アンテナ１０１を形成する場合、アンテナ１０１を形成する面と反対側の面が静電気放電（ＥＳＤ）に対する耐性が弱いため、導電層１４０は、アンテナ１０１と反対側の半導体集積回路１００より第２の耐衝撃層１０２側に設けることが好ましい。
【０２５０】
導電層１４０は半導体集積回路１００を覆うように半導体集積回路１００と重なる領域全面に設ける。導電層１４０は、半導体集積回路１００の一方の面を覆う（重なる）ように形成される。導電層１４０は静電気放電により印加される静電気を拡散して逃がす、または電荷の局部的な存在（局在化）を防ぐ（局部的な電位差が発生しないようにする）ため、半導体集積回路１００の静電気破壊を防ぐことができる。
【０２５１】
また、半導体装置に外部から与えられる力（外部ストレスともいう）に対する第１の耐衝撃層１１２及び第２の耐衝撃層１０２を設けることによって、局所的にかかる力を軽減することができるため、半導体装置の破損や特性不良などを防止することが可能となる。
【０２５２】
半導体集積回路を覆う導電層により、半導体集積回路の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止する。また半導体集積化回路を挟持する耐衝撃層によって、薄型化及び小型化を達成しながら耐性を有する信頼性の高い半導体装置を提供することができる。
【０２５３】
（実施の形態８）
本実施の形態では、本発明を用いた高い信頼性を付与することを目的とする半導体装置の他の例を図３５（Ａ）（Ｂ）を用いて説明する。以下に説明する本実施の形態の構成において、実施の形態１と同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【０２５４】
図３５（Ａ）（Ｂ）に本実施の形態の半導体装置を示す。図３５（Ａ）において、半導体集積回路１００は第１の耐衝撃層１１２及び衝撃拡散層１０３に挟持されており、衝撃拡散層１０３の外側に導電層１４０が設けられている。
【０２５５】
導電層１４０は、半導体集積回路１００においてどちらか一方の面に覆うように設ける構成であればよいので、第１の耐衝撃層１１２の外側（半導体集積回路１００と反対側）に設けることもできる。
【０２５６】
しかし図３５（Ｂ）に示すように、アンテナ１０１を形成する場合、アンテナ１０１を形成する面と反対側の面が静電気放電（ＥＳＤ）に対する耐性が弱いため、導電層１４０は、アンテナ１０１と反対側の半導体集積回路１００より衝撃拡散層１０３側に設けることが好ましい。
【０２５７】
導電層１４０は半導体集積回路１００を覆うように半導体集積回路１００と重なる領域全面に設ける。導電層１４０は、半導体集積回路１００の一方の面を覆う（重なる）ように形成される。導電層１４０は静電気放電により印加される静電気を拡散して逃がす、または電荷の局部的な存在（局在化）を防ぐ（局部的な電位差が発生しないようにする）ため、半導体集積回路１００の静電気破壊を防ぐことができる。
【０２５８】
また、半導体装置に外部から与えられる力（外部ストレスともいう）に対する第１の耐衝撃層１１２及び第２の耐衝撃層１０２、又、さらにその力を拡散する衝撃拡散層１０３を設けることによって、局所的にかかる力を軽減することができるため、半導体装置の破損や特性不良などを防止することが可能となる。
【０２５９】
半導体集積回路を覆う導電層により、半導体集積回路の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止する。また半導体集積化回路を挟持する耐衝撃層及び衝撃拡散層によって、薄型化及び小型化を達成しながら耐性を有する信頼性の高い半導体装置を提供することができる。
【０２６０】
（実施の形態９）
本実施の形態では、より信頼性の高い半導体装置、及び歩留まりよい半導体装置の作製方法を、図４及び図２８を用いて詳細に説明する。本実施の形態では、半導体装置の一例としてＣＭＯＳに関して説明する。
【０２６１】
図２８（Ａ）は実施の形態４における図４（Ｃ）の次の工程である。よって実施の形態４と同様に作製すればよく、図４（Ａ）乃至図４（Ｃ）までの工程の詳細な説明は省略する。
【０２６２】
第１の耐衝撃層２６２として、繊維体２８０に有機樹脂２８１が含浸された構造体を用いる。半導体集積回路２５０と第１の耐衝撃層２６２を接着し、剥離層２０１を用いて半導体集積回路２５０を基板２００より剥離する。よって半導体集積回路２５０は、第１の耐衝撃層２６２側に設けられる。
【０２６３】
第２の耐衝撃層２５２も第１の耐衝撃層２６２と同様、繊維体２７０に有機樹脂２７１が含浸された構造体を用いる。構造体を加熱し圧着して、導電層２６０が形成された衝撃拡散層２５３と第２の耐衝撃層２５２を接着する（図２８（Ａ）参照。）。導電層２６０は第２の耐衝撃層２５２との接着前に、衝撃拡散層２５３に形成する。衝撃拡散層２５３の第２の耐衝撃層２５２の反対側には接着層２５４を設ける。
【０２６４】
導電層２６０は半導体集積回路２５０を覆うように半導体集積回路２５０と重なる領域全面に設ける。導電層２６０は、半導体集積回路２５０の一方の面を覆う（重なる）ように形成される。導電層２６０は静電気放電により印加される静電気を拡散して逃がす、または電荷の局部的な存在（局在化）を防ぐ（局部的な電位差が発生しないようにする）ため、半導体集積回路２５０の静電気破壊を防ぐことができる。
【０２６５】
半導体集積回路２５０の露出している剥離面に接着層２５４を接着し、第１の耐衝撃層２６２及び第２の耐衝撃層２５２に挟持された半導体集積回路２５０及び衝撃拡散層２５３を有する半導体装置を作製することができる（図２８（Ｂ）参照。）。
【０２６６】
半導体集積回路に接して衝撃拡散層を設けるため、作製工程において、加圧処理を行っても半導体集積回路に破損や特性不良などの悪影響を与えない。よって歩留まりよく半導体装置を作製することができる。
【０２６７】
半導体集積化回路を挟持する一対の耐衝撃層、及び半導体集積回路に積層して設けられる衝撃拡散層によって、薄型化及び小型化を達成しながら強度を有する信頼性の高い半導体装置を提供することができる。
【０２６８】
本実施の形態で作製した半導体装置は、可撓性を有する耐衝撃層、及び衝撃拡散層を用いることで、可撓性を有する半導体装置とすることができる。
【０２６９】
半導体集積回路に接して衝撃拡散層を設けるため、作製工程において、加圧処理を行っても半導体集積回路に破損や特性不良などの悪影響を与えない。よって歩留まりよく半導体装置を作製することができる。
【０２７０】
半導体集積回路を覆う導電層により、半導体集積回路の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止する。また半導体集積化回路を挟持する一対の耐衝撃層、及び半導体集積回路に積層して設けられる衝撃拡散層によって、薄型化及び小型化を達成しながら耐性を有する信頼性の高い半導体装置を提供することができる。
【０２７１】
（実施の形態１０）
本実施の形態では、より高集積化、薄型化、及び小型化を付与することを目的とした半導体装置、及び半導体装置の作製方法においてメモリを有する半導体装置の一例に関して図６、図２９及び図３０を用いて説明する。
【０２７２】
本実施の形態の半導体装置はメモリにメモリセルアレイ及びメモリセルアレイを駆動する駆動回路部を有する。
【０２７３】
図２９（Ａ）は実施の形態５における図６（Ｅ）の次の工程である。よって実施の形態５と同様に作製すればよく、図６（Ａ）乃至図６（Ｅ）までの工程の詳細な説明は省略する。
【０２７４】
本実施の形態では半導体集積回路３５０上に絶縁層３９０を形成する（図２９（Ａ）参照。）。次に絶縁層３９０上にアンテナとして機能する導電層３８０を形成し、導電層３８０上に保護層として無機絶縁層３８１を形成する（図２９（Ｂ）参照。）。
【０２７５】
第１の耐衝撃層３８２として、繊維体３８３に有機樹脂３８４が含浸された構造体を用いる。半導体集積回路３５０と第１の耐衝撃層３８２を接着し、剥離層３０１を用いて半導体集積回路３５０を基板３００より剥離する。よって半導体集積回路３５０は、第１の耐衝撃層３８２側に設けられる（図２９（Ｃ）参照。）。
【０２７６】
第２の耐衝撃層３８５も第１の耐衝撃層３８２と同様、繊維体３８６に有機樹脂３８７が含浸された構造体を用いる。構造体を加熱し圧着して、衝撃拡散層３８８と第２の耐衝撃層３８５を接着する（図３０（Ａ）参照。）。衝撃拡散層３８８の第２の耐衝撃層３８５の反対面には接着層３８９を設ける。
【０２７７】
半導体集積回路３５０の露出している剥離面に接着層３８９を接着し、第１の耐衝撃層３８２及び第２の耐衝撃層３８５で半導体集積回路３５０及び衝撃拡散層３８８を挟持する。さらに第２の耐衝撃層３８５の外側（衝撃拡散層３８８と反対側）に導電層３９５を形成する（図３０（Ｂ）参照。）。
【０２７８】
導電層３９５は半導体集積回路３５０を覆うように半導体集積回路３５０と重なる領域全面に設ける。導電層３９５は、半導体集積回路３５０の一方の面を覆う（重なる）ように形成され、アンテナとして機能する導電層３８０と半導体集積回路３５０に対して反対側に設ける。導電層３９５は静電気放電により印加される静電気を拡散して逃がす、または電荷の局部的な存在（局在化）を防ぐ（局部的な電位差が発生しないようにする）ため、半導体集積回路３５０の静電気破壊を防ぐことができる。
【０２７９】
以上の工程で本実施の形態のメモリを有する半導体装置を作製することができる。
【０２８０】
半導体集積回路に接して衝撃拡散層を設けるため、作製工程において、加圧処理を行っても半導体集積回路に破損や特性不良などの悪影響を与えない。よって歩留まりよく半導体装置を作製することができる。
【０２８１】
半導体集積回路を覆う導電層により、半導体集積回路の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止する。また半導体集積化回路を挟持する一対の耐衝撃層、及び半導体集積回路に積層して設けられる衝撃拡散層によって、薄型化及び小型化を達成しながら耐性を有する信頼性の高い半導体装置を提供することができる。
【０２８２】
（実施の形態１１）
本発明の半導体装置において、半導体集積回路に含まれる半導体素子として様々な形態の電界効果トランジスタを用いることができる。本実施の形態では、本発明に適用することができる半導体素子として、単結晶半導体層を有する電界効果トランジスタについて詳細に説明する。
【０２８３】
以下、絶縁表面を有する基板である作製基板上に、単結晶半導体基板より単結晶半導体層を設け、半導体集積回路部に含まれる半導体素子を形成する方法を図１４及び図１５を用いて説明する。
【０２８４】
図１４（Ａ）に示す単結晶半導体基板１１０８は清浄化されており、その表面から電界で加速されたイオンを所定の深さに照射し、脆弱化層１１１０を形成する。イオンの照射は作製基板に転置する単結晶半導体層の厚さを考慮して行われる。イオンを照射する際の加速電圧はこのような厚さを考慮して、単結晶半導体基板１１０８に照射されるようにする。本発明では、単結晶半導体基板へイオンを照射し、イオンにより微小な空洞を有するように脆弱化された領域を脆弱化層という。
【０２８５】
単結晶半導体基板１１０８には、市販の単結晶半導体基板を用いることができ、例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、第１４族元素でなる単結晶半導体基板を用いることができる。また、ガリウムヒ素やインジウムリン等の化合物半導体基板も用いることができる。半導体基板として多結晶半導体基板を用いてもよい。もちろん、単結晶半導体基板は、円形のウエハに限定されるものではなく、様々な形状の単結晶半導体基板を用いることができる。例えば、長方形、五角形、六角形などの多角形の基板を用いることができる。もちろん、市販の円形状の単結晶半導体ウエハを単結晶半導体基板に用いることも可能である。円形状の単結晶半導体ウエハには、シリコンやゲルマニウムなどの半導体ウエハ、ガリウムヒ素やインジウムリンなどの化合物半導体ウエハなどがある。単結晶半導体ウエハの代表例は、単結晶シリコンウエハであり、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）サイズ、直径４００ｍｍ、直径４５０ｍｍの円形のウエハを用いることができる。また、長方形の単結晶半導体基板は、市販の円形状の単結晶半導体ウエハを切断することで形成することができる。基板の切断には、ダイサー或いはワイヤソー等の切断装置、レーザ切断、プラズマ切断、電子ビーム切断、その他任意の切断手段を用いることができる。また、基板として薄片化する前の半導体基板製造用のインゴットを、その断面が長方形になるように直方体状に加工し、この直方体状のインゴットを薄片化することでも、長方形状の単結晶半導体基板を製造することができる。また、単結晶半導体基板の厚さは特に限定されないが、単結晶半導体基板を再利用することを考慮すれば、厚い方が１枚の原料ウエハからより多くの単結晶半導体層を形成することができるため、好ましい。市場に流通している単結晶シリコンウエハの厚さは、そのサイズはＳＥＭＩ規格に準じており、例えば直径６インチのウエハは膜厚６２５μｍ、直径８インチのウエハは膜厚７２５μｍ、直径１２インチのウエハは７７５μｍとされている。なお、ＳＥＭＩ規格のウエハの厚さは公差±２５μｍを含んでいる。もちろん、原料となる単結晶半導体基板の厚さはＳＥＭＩ規格に限定されず、インゴットをスライスするときに、その厚さを適宜調節することができる。もちろん、再利用された単結晶半導体基板１１０８を用いるときには、その厚さは、ＳＥＭＩ規格よりも薄くなる。作製基板上に得られる単結晶半導体層は母体となる半導体基板を選択することによって決定することができる。
【０２８６】
また、単結晶半導体基板１１０８は、作製する半導体素子（本実施の形態においては電界効果トランジスタ）によって、結晶面方位を選択すればよい。例えば、結晶面方位として｛１００｝面、｛１１０｝面などを有する単結晶半導体基板を用いることができる。
【０２８７】
本実施の形態は、単結晶半導体基板の所定の深さに水素、ヘリウム、又はフッ素をイオン照射して添加し、その後熱処理を行って表層の単結晶半導体層を剥離するイオン照射剥離法で形成するが、ポーラスシリコン上に単結晶シリコンをエピタキシャル成長させた後、ポーラスシリコン層をウオータージェットで劈開して剥離する方法を適用しても良い。
【０２８８】
単結晶半導体基板１１０８として単結晶シリコン基板を用い、希フッ酸で表面を処理し、自然酸化膜の除去と表面に付着するゴミ等の汚染物も除去して単結晶半導体基板１１０８表面を清浄化する。
【０２８９】
脆弱化層１１１０は、イオンをイオンドーピング法（ＩＤ法と略記する）やイオン注入法（ＩＩ法と略記する）によって照射すればよい。脆弱化層１１１０は水素、ヘリウム若しくはフッ素に代表されるハロゲンのイオンを照射することで形成される。ハロゲン元素としてフッ素イオンを照射する場合にはソースガスとしてＢＦ_３を用いれば良い。なお、イオン注入とはイオン化したガスを質量分離して半導体基板に照射する方式をいう。
【０２９０】
例えば、イオン注入法を用いて、イオン化した水素ガスを質量分離し、Ｈ^＋のみ、（又はＨ_２^＋のみ）を選択的に加速して単結晶半導体基板に照射することができる。
【０２９１】
イオンドープ法は、イオン化したガスを質量分離せずに、プラズマ中で複数種のイオン種を作り、それらを加速して単結晶半導体基板に照射する。例えば、Ｈ^＋、Ｈ_２^＋、Ｈ_３^＋イオンを含む水素では、照射されるイオンは、代表的にＨ_３^＋イオンが５０％以上、例えばＨ_３^＋イオンが８０％、他のイオン（Ｈ^＋、Ｈ_２^＋イオン）が２０％、が一般的である。Ｈ_３^＋イオンのイオン種のみとして照射することもここではイオンドープとする。
【０２９２】
また、一又は複数の同一の原子から成る質量の異なるイオンを照射してもよい。例えば、水素イオンを照射する場合には、Ｈ^＋、Ｈ_２^＋、Ｈ_３^＋イオンを含ませると共に、Ｈ_３^＋イオンの割合を高めておくことが好ましい。水素イオンを照射する場合には、Ｈ^＋、Ｈ_２^＋、Ｈ_３^＋イオンを含ませると共に、Ｈ_３^＋イオンの割合を高めておくと照射効率を高めることができ、照射時間を短縮することができる。このような構成とすることで、剥離を容易に行うことができる。
【０２９３】
以下、イオンドーピング法とイオン注入法について詳細に説明する。イオンドーピング法に用いるイオンドーピング装置（ＩＤ装置ともいう）では、プラズマ空間が大きく、大量のイオンを単結晶半導体基板に照射することができる。一方、イオン注入法に用いるイオン注入装置（ＩＩ装置ともいう）は、プラズマから取り出したイオンを質量分析して特定のイオン種だけを半導体基板に打ち込めるという特徴があり、基本的に点ビ−ムをスキャンさせて処理する。
【０２９４】
プラズマ発生方法としては、どちらの装置も、例えば、フィラメントを熱して出てくる熱電子によりプラズマ状態を作っている。しかし、生成される水素イオン（Ｈ^＋、Ｈ_２^＋、Ｈ_３^＋）が半導体基板に照射される際の水素イオン種の割合は、イオンドーピング法とイオン注入法で大きく異なる。
【０２９５】
Ｈ_３^＋をより多く照射するという観点からすれば、イオン注入装置よりイオンドーピング装置を用いる方が好ましいといえる。
【０２９６】
単結晶シリコン基板に水素イオンやフッ素イオンのようなハロゲンイオンを照射した場合、添加された水素やフッ素が、シリコン結晶格子内のシリコン原子をノックアウトする（追い出す）ことによって空白部分を効果的に作り出し、脆弱化層に微小な空洞を作る。この場合、比較的低温の熱処理によって脆弱化層に形成された微小な空洞の体積変化が起こり、脆弱化層に沿って分離することにより薄い単結晶半導体層を形成することができる。フッ素イオンを照射した後に、水素イオンを照射して空洞内に水素を含ませるようにしても良い。単結晶半導体基板から薄い単結晶半導体層を分離するために形成する脆弱化層は、脆弱化層に形成された微小な空洞の体積変化を利用して分離をするので、このようにフッ素イオンや水素イオンの作用を有効利用することが好ましい。
【０２９７】
また、単結晶半導体基板と上記単結晶半導体層と接合する絶縁層との間に、保護層を形成してもよい。保護層は、窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、又は酸化窒化シリコン層から選ばれた一層又は複数の層による積層構造により形成することができる。これらの層は、単結晶半導体基板に脆弱化層が形成される前に単結晶半導体基板上に形成することができる。また、単結晶半導体基板に脆弱化層を形成した後に単結晶半導体基板上に形成してもよい。
【０２９８】
なお、酸化窒化シリコン層とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン層とは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。
【０２９９】
脆弱化層の形成に当たってはイオンを高ドーズ条件で照射する必要があり、単結晶半導体基板１１０８の表面が粗くなってしまう場合がある。そのためイオンが照射される表面に窒化シリコン膜、窒化酸化シリコン膜、若しくは酸化シリコン膜などによりイオン照射に対する保護層を５０ｎｍ乃至２００ｎｍの厚さで設けておいても良い。
【０３００】
例えば、単結晶半導体基板１１０８上に保護層としてプラズマＣＶＤ法により酸化窒化シリコン膜（膜厚５ｎｍ〜３００ｎｍ、望ましくは３０ｎｍ〜１５０ｎｍ（例えば５０ｎｍ））と窒化酸化シリコン膜（膜厚５ｎｍ〜１５０ｎｍ、望ましくは１０ｎｍ〜１００ｎｍ（例えば５０ｎｍ））の積層を形成する。一例としては、単結晶半導体基板１１０８上に酸化窒化シリコン膜を膜厚５０ｎｍ形成し、該酸化窒化シリコン膜上に窒化酸化シリコン膜を膜厚５０ｎｍ形成し、積層する。酸化窒化シリコン膜は有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜でもよい。
【０３０１】
また、単結晶半導体基板１１０８を脱脂洗浄し、表面の酸化膜を除去して熱酸化を行ってもよい。熱酸化としては通常のドライ酸化でも良いが、酸化雰囲気中にハロゲンを添加した酸化を行うことが好ましい。例えば、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上の温度で熱処理を行う。好適には９５０℃〜１１００℃の温度で熱酸化を行うと良い。処理時間は０．１〜６時間、好ましくは０．５〜３．５時間とすれば良い。形成される酸化膜の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜２００ｎｍ）、例えば１００ｎｍの厚さとする。
【０３０２】
ハロゲンを含むものとしてはＨＣｌの他に、ＨＦ、ＮＦ_３、ＨＢｒ、Ｃｌ_２、ＣｌＦ_３、ＢＣｌ_３、Ｆ_２、Ｂｒ_２、ジクロロエチレンなどから選ばれた一種又は複数種を適用することができる。
【０３０３】
このような温度範囲で熱処理を行うことで、ハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリングとしては、特に金属不純物を除去する効果がある。すなわち、塩素の作用により、金属などの不純物が揮発性の塩化物となって気相中へ離脱して除去される。単結晶半導体基板１１０８の表面を化学的機械研磨（ＣＭＰ）処理をしたものに対しては有効である。また、水素は単結晶半導体基板１１０８と形成される絶縁層との界面の欠陥を補償して界面の局在準位密度を低減する作用を奏し、単結晶半導体基板１１０８と絶縁層との界面が不活性化されて電気的特性が安定化する。
【０３０４】
この熱処理により形成される酸化膜中にハロゲンを含ませることができる。ハロゲン元素は１×１０^１７ａｔｏｍｓ／ｃｍ^３〜５×１０^２０ａｔｏｍｓ／ｃｍ^３の濃度で含まれることにより金属などの不純物を捕獲して単結晶半導体基板１１０８の汚染を防止する保護層としての機能を発現させることができる。
【０３０５】
脆弱化層１１１０を形成する際、加速電圧と全イオン数は、単結晶半導体基板上に堆積した膜の厚さと、目的とする単結晶半導体基板より分離して作製基板上に転置される単結晶半導体層の膜厚と、照射するイオン種によって調整することができる。
【０３０６】
例えば、イオンドーピング法で原料として水素ガスを用い、加速電圧を４０ｋＶ、全イオン数２×１０^１６ｉｏｎｓ／ｃｍ^２でイオンを照射して脆弱化層を形成することができる。保護層の膜厚を厚くすれば、同一条件でイオンを照射し脆弱化層を形成した場合、目的とする単結晶半導体基板より分離して作製基板上に転置（転載）される単結晶半導体層として、膜厚の薄い単結晶半導体層を形成することができる。例えば、イオン種（Ｈ^＋、Ｈ_２^＋、Ｈ_３^＋イオン）の割合にもよるが、上記条件で脆弱化層を形成するとし、保護層として単結晶半導体基板上に酸化窒化シリコン膜（膜厚５０ｎｍ）と窒化酸化シリコン膜（膜厚５０ｎｍ）を保護層として積層する場合、作製基板に転置される単結晶半導体層の膜厚は約１２０ｎｍとなり、単結晶半導体基板上に酸化窒化シリコン膜（膜厚１００ｎｍ）と窒化酸化シリコン膜（膜厚５０ｎｍ）を保護層として積層する場合は、作製基板に転置される単結晶半導体層の膜厚は約７０ｎｍとなる。
【０３０７】
ヘリウム（Ｈｅ）や水素を原料ガスにする場合、加速電圧を１０ｋＶ〜２００ｋＶの範囲で、ドーズ量を１×１０^１６ｉｏｎｓ／ｃｍ^２〜６×１０^１６ｉｏｎｓ／ｃｍ^２の範囲で照射し脆弱化層を形成することができる。ヘリウムを原料ガスにすると、質量分離を行わなくてもＨｅ^＋イオンを主なイオンとして照射することができる。また、水素を原料ガスとするとＨ_３^＋イオンやＨ_２^＋イオンを主なイオンとして照射することができる。イオン種は、プラズマの生成方法、圧力、原料ガス供給量、加速電圧によっても変化する。
【０３０８】
脆弱化層形成の例としては、単結晶半導体基板上に酸化窒化シリコン膜（膜厚５０ｎｍ）、窒化酸化シリコン膜（膜厚５０ｎｍ）、及び酸化シリコン膜（膜厚５０ｎｍ）を保護層として積層し、水素を加速電圧４０ｋＶ、ドーズ量２×１０^１６ｉｏｎｓ／ｃｍ^２で照射し単結晶半導体基板に脆弱化層を形成する。その後保護層の最上層である該酸化シリコン膜上に接合面を有する絶縁層として酸化シリコン膜（膜厚５０ｎｍ）を形成する。脆弱化層形成の他の例としては、単結晶半導体基板上に酸化シリコン膜（膜厚１００ｎｍ）、及び窒化酸化シリコン膜（膜厚５０ｎｍ）を保護層として積層し、水素を加速電圧４０ｋＶ、ドーズ量２×１０^１６ｉｏｎｓ／ｃｍ^２で照射し単結晶半導体基板に脆弱化層を形成する。その後保護層の最上層である該窒化酸化シリコン膜上に接合面を有する絶縁層として酸化シリコン膜（膜厚５０ｎｍ）を形成する。なお、上記酸化窒化シリコン膜及び窒化酸化シリコン膜はプラズマＣＶＤ法により形成すればよく、上記酸化シリコン膜は有機シランガスを用いてＣＶＤ法により形成すればよい。
【０３０９】
また、作製基板と単結晶半導体基板との間に絶縁層を形成してもよい。絶縁層は作製基板側、あるいは単結晶半導体基板側どちらか一方でもよいし、両方に形成してもよい。接合を形成する面に形成する絶縁層は平滑面を有し親水性表面を形成する。該絶縁層としては、酸化シリコン膜を用いることができる。酸化シリコン膜としては有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。その他に、シランガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。
【０３１０】
有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）、トリメチルシラン（ＴＭＳ：（ＣＨ_３）_３ＳｉＨ）、テトラメチルシラン（化学式Ｓｉ（ＣＨ_３）_４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ_２Ｈ_５）_３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ_３）_２）_３）等のシリコン含有化合物を用いることができる。なお、原料ガスに有機シランを用いて化学気相成長法により酸化シリコン層を形成する場合、酸素を付与するガスを混合させることが好ましい。酸素を付与するガスとしては、酸素、亜酸化窒素、二酸化窒素等を用いることができる。さらに、アルゴン、ヘリウム、窒素又は水素等の不活性ガスを混合させてもよい。
【０３１１】
また、接合を形成する面に形成する絶縁層として、モノシラン、ジシラン、又はトリシラン等のシランを原料ガスに用いて化学気相成長法により形成される酸化シリコン膜を適用することもできる。この場合も、酸素を付与するガスや不活性ガス等を混合させることが好ましい。また、単結晶半導体層と接合する絶縁層となる酸化シリコン膜は、塩素を含んでいてもよい。なお、本明細書において、化学気相成長（ＣＶＤ；Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法は、プラズマＣＶＤ法、熱ＣＶＤ法、光ＣＶＤ法を範疇に含む。
【０３１２】
その他、接合を形成する面に形成する絶縁層として、酸化性雰囲気下において熱処理することにより形成される酸化シリコン、酸素ラジカルの反応により成長する酸化シリコン、酸化性の薬液により形成されるケミカルオキサイドなどを適用することもできる。絶縁層として、シロキサン（Ｓｉ−Ｏ−Ｓｉ）結合を含む絶縁層を適用してもよい。また、前記有機シランガスと、酸素ラジカル又は窒素ラジカルとを反応させて絶縁層を形成してもよい。
【０３１３】
その他、接合を形成する面に形成する絶縁層として、酸化アルミニウムを主成分とする酸化膜を用いてもよい。酸化アルミニウムを主成分とする酸化膜とは、当該酸化膜に含まれる成分の合計を１００重量％とするときに、酸化アルミニウムを１０重量％以上含む酸化膜をいう。他にも、絶縁層としては、酸化アルミニウムを主成分とし、酸化マグネシウムと酸化ストロンチウムの一方又は両方が含まれる膜を適用することができる。また、窒素を含む酸化アルミニウムを用いてもよい。
【０３１４】
絶縁層は、スパッタリング法により形成することができる。スパッタリング法に用いるターゲットとしては、例えば、アルミニウムを含む金属又は酸化アルミニウム等の金属酸化物を用いることができる。なお、ターゲットの材料は、形成する膜に応じて適宜選択すればよい。
【０３１５】
ターゲットとして金属を用いる場合には、反応ガス（例えば、酸素）を導入しながらスパッタすること（反応性スパッタリング法）により、絶縁層を形成する。金属としては、アルミニウムの他に、マグネシウム（Ｍｇ）、アルミニウムとマグネシウムを含む合金、アルミニウムとストロンチウム（Ｓｒ）を含む合金、アルミニウムとマグネシウムとストロンチウムを含む合金を用いることができる。この場合、スパッタリングは直流（ＤＣ）電源又は高周波（ＲＦ）電源を用いて行えばよい。
【０３１６】
ターゲットとして金属酸化物を用いる場合には、高周波（ＲＦ）電源を用いてスパッタすること（ＲＦスパッタリング法）により、絶縁層を形成する。金属酸化物としては、酸化アルミニウムの他に、酸化マグネシウム、酸化ストロンチウム、アルミニウムとマグネシウムを含有する酸化物、アルミニウムとストロンチウムを含有する酸化物、アルミニウムとマグネシウムとストロンチウムを含有する酸化物を用いることができる。
【０３１７】
他にも、バイアススパッタリング法を用いて、絶縁層を形成してもよい。バイアススパッタリング法を用いると、膜の堆積と表面の平坦化を両方行うことができる。
【０３１８】
アルミニウムを主成分とする酸化膜は作製基板に含まれる可動イオンや水分等の不純物が、後に作製基板上に形成される単結晶半導体膜に拡散することを防ぐことができる。
【０３１９】
絶縁層において、接合を形成する面の表面は、算術平均粗さＲａが０．８ｎｍ未満、二乗平均平方根粗さＲｍｓが０．９ｎｍ未満が望ましく、Ｒａが０．４ｎｍ以下、Ｒｍｓが０．５ｎｍ以下がより望ましく、さらにはＲａが０．３ｎｍ以下、Ｒｍｓが０．４ｎｍ以下がより望ましい。例えば、Ｒａが０．２７ｎｍ、Ｒｍｓが０．３４ｎｍである。本明細書においてＲａは算術平均粗さであり、Ｒｍｓは二乗平均平方根粗さであり、測定範囲は２μｍ^２、又は１０μｍ^２である。
【０３２０】
作製基板と単結晶半導体基板とを接合するに際し、接合を形成する面の一方若しくは双方に、好ましくは有機シランを原材料として成膜した酸化シリコン膜でなる絶縁層を設けると強固な接合を形成することができる。
【０３２１】
本実施の形態では、図１４（Ｂ）で示すように作製基板と接合を形成する面に絶縁層１１０４として酸化シリコン膜を形成する。酸化シリコン膜としては有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。その他に、シランガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。化学気相成長法による成膜では、単結晶半導体基板に形成した脆弱化層１１１０から脱ガスが起こらない温度として、例えば３５０℃以下（具体的な例としては３００℃）の成膜温度が適用される。また、単結晶半導体基板から単結晶半導体層を剥離する熱処理は、成膜温度よりも高い熱処理温度が適用される。
【０３２２】
本実施の形態では、作製基板上で半導体集積回路を形成後、半導体集積回路を作製基板より剥離するため、作製基板と半導体集積回路との間に剥離層を設ける。よって単結晶半導体基板より分離して接合される単結晶半導体層は、作製基板上に設けられた剥離層（及び無機絶縁膜）上に形成される。剥離層表面に凹凸を有すると、単結晶半導体基板と作製基板との接合工程において、接合面の接触面積が小さくなり、十分な接合強度を確保することが困難である。そのため、剥離層を平坦化する工程が必要である。
【０３２３】
剥離層は、作製基板と単結晶半導体層との間に設ければよく、作製基板側に形成しても、単結晶半導体基板側に形成してもよい。作製基板側、単結晶半導体基板側のいずれかに形成された剥離層に平坦化処理を行う。
【０３２４】
絶縁層も、作製基板側又は単結晶半導体基板側に形成してもよいし、もしくは剥離層側に形成してもよく、両方に形成してもよい。また、作製基板又は単結晶半導体基板と、剥離層とを直接接合できる場合は、絶縁層を設けなくてもよい。
【０３２５】
本実施の形態では、作製基板１１０１側に剥離層１１２５を形成し、剥離層１１２５上にブロッキング層１１０９を形成する例を示す。
【０３２６】
平坦化処理としては、研磨処理やエッチング処理を行えばよく、勿論、研磨処理及びエッチング処理を両方行ってもよい。研磨処理としては、化学的機械研磨（ＣＭＰ）法や液体ジェット研磨法を用いることができる。エッチング処理としては、ウェットエッチング、ドライエッチング、またはその両方を適宜用いることができる。
【０３２７】
またプラズマ処理によって平坦化処理を行ってもよい。例えば、逆スパッタリング法を用いることができる。逆スパッタリング法にて平坦化処理を行うと、絶縁層の形成から平坦化までを同一装置内にて行うことができるため、スループットが向上し、好ましい。
【０３２８】
逆スパッタリング法は、例えば、高真空のチャンバーに不活性ガス、例えばＡｒガスを導入し、被処理面に対して電界をかけることでプラズマ状態として行う。プラズマ中には電子とＡｒの陽イオンが存在し、陰極方向にＡｒの陽イオンが加速される。加速されたＡｒの陽イオンは被処理面をスパッタする。このとき、該被処理面の凸部から優先的にスパッタされる。被処理面からスパッタされた粒子は、被処理面の別の場所に付着する。このとき、該被処理面の凹部に優先的に付着する。このように凸部を削り、凹部を埋めることで被処理面の平坦性が向上する。
【０３２９】
本実施の形態では、剥離層をスパッタリング法で形成し、逆スパッタリング法によって平坦化処理を行う。
【０３３０】
作製基板には、剥離層との間に不純物元素の拡散を防止する窒化シリコン膜又は窒化酸化シリコン膜をブロッキング層（バリア層ともいう）として設けてもよい。さらに応力を緩和する作用のある絶縁膜として酸化窒化シリコン膜を組み合わせても良い。
【０３３１】
図１４（Ｃ）は作製基板１１０１上に設けられたブロッキング層１１０９と単結晶半導体基板１１０８の絶縁層１１０４が形成された面とを密接させ、この両者を接合させる態様を示す。ブロッキング層１１０９表面は平坦化された剥離層１１２５上に設けられているために表面は高い平坦性を有している。接合を形成する面は、十分に清浄化しておく。作製基板１１０１上に設けられたブロッキング層１１０９と単結晶半導体基板１１０８の絶縁層１１０４が形成された面は、メガソニック洗浄などによって清浄化すればよい。また、メガソニック洗浄後にオゾン水で洗浄し、有機物の除去と表面の親水性向上を行ってもよい。
【０３３２】
作製基板１１０１上のブロッキング層１１０９と絶縁層１１０４を対向させて、一箇所を外部から押しつけると、局所的に接合面同士の距離が縮まる事による、ファン・デル・ワールス力の強まりや水素結合の寄与によって、お互いに引きつけ合う。更に、隣接した領域でも対向する作製基板１１０１上のブロッキング層１１０９と絶縁層１１０４間の距離が縮まるので、ファン・デル・ワールス力が強く作用する領域や水素結合が関与する領域が広がる事によって、接合（ボンディングともいう）が進行し接合面全域に接合が広がる。
【０３３３】
押しつける際に、基板四隅の一ヶ所を１００ｋＰａ〜５０００ｋＰａの圧力で押さえると、接合面同士が近づき、ファン・デル・ワールス力から水素結合へ移行することができる。基板内において一ヶ所の接合面が近接すると、隣接する接合面も近接し水素結合へ移行するため、接合面全域が水素結合へ移行することができる。
【０３３４】
良好な接合を形成するために、表面を活性化しておいても良い。例えば、接合を形成する面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。このような表面処理により２００℃乃至４００℃の温度であっても異種材料間の接合を形成することが容易となる。
【０３３５】
また、作製基板と絶縁層との接合界面の接合強度を向上させるために、加熱処理を行うと好ましい。例えば、オーブンや炉などで７０℃〜３５０℃（例えば２００℃で２時間）の温度条件で熱処理を行う。
【０３３６】
図１４（Ｄ）において、作製基板１１０１と単結晶半導体基板１１０８を貼り合わせた後、加熱処理を行い脆弱化層１１１０を劈開面として単結晶半導体基板１１０８を作製基板１１０１から剥離する。例えば、４００℃〜７００℃の熱処理を行うことにより、脆弱化層１１１０に形成された微小な空洞の体積変化が起こり、脆弱化層１１１０に沿って劈開することが可能となる。絶縁層１１０４はブロッキング層１１０９を介して作製基板１１０１と接合しているので、作製基板１１０１上には単結晶半導体基板１１０８と同じ結晶性の単結晶半導体層１１０２が残存することとなる。
【０３３７】
４００℃〜７００℃の温度域での熱処理は、前述の接合強度を向上させるための熱処理と同じ装置で連続して行ってもよいし、別の装置で行ってもよい。例えば炉で２００℃２時間熱処理した後に、６００℃近傍まで昇温し２時間保持し、４００℃から室温までの温度域に降温した後炉より取り出す。また、熱処理は室温から昇温してもよい。また、炉で２００℃２時間熱処理した後に、瞬間熱アニール（ＲＴＡ）装置によって６００℃〜７００℃の温度域で、１分間〜３０分間（例えば６００℃７分間、６５０℃７分間）熱処理を行ってもよい。
【０３３８】
４００℃〜７００℃の温度域での熱処理により、絶縁層と作製基板との接合は水素結合から共有結合に移行し、脆弱化層に添加された元素が析出し圧力が上昇し、単結晶半導体基板より単結晶半導体層を剥離することができる。熱処理を行った後は作製基板と単結晶半導体基板は、一方が他方に載っている状態であり、大きな力を加えずに作製基板と単結晶半導体基板を離すことができる。例えば、上方に載っている基板を真空チャックで持ち上げることにより簡単に離すことができる。この際、下側の基板の真空チャックやメカニカルチャックで固定しておくと水平方向のずれがなく作製基板及び単結晶半導体基板の両基板を離すことができる。
【０３３９】
なお、図１４、図１５においては、単結晶半導体基板１１０８が作製基板１１０１より小さいサイズの例を示すが、本発明はそれに限定されず、単結晶半導体基板１１０８と作製基板１１０１が同じサイズであってもよいし、単結晶半導体基板１１０８が作製基板１１０１より大きいサイズであってもよい。
【０３４０】
図１５は作製基板側に絶縁層を設けて単結晶半導体層を形成する工程を示す。図１５（Ａ）は保護層１１２１として酸化シリコン膜が形成された単結晶半導体基板１１０８に電界で加速されたイオンを所定の深さに照射し、脆弱化層１１１０を形成する工程を示している。イオンの照射は図１４（Ａ）の場合と同様である。単結晶半導体基板１１０８の表面に保護層１１２１を形成しておくことでイオン照射によって表面がダメージを受け、平坦性が損なわれるのを防ぐことができる。また、保護層１１２１によって、単結晶半導体基板１１０８から形成される単結晶半導体層１１０２に対する不純物の拡散防止効果を発現する。
【０３４１】
図１５（Ｂ）は、ブロッキング層１１０９及び絶縁層１１０４が形成された作製基板１１０１と単結晶半導体基板１１０８の保護層１１２１が形成された面を密着させて接合を形成する工程を示している。作製基板１１０１上の絶縁層１１０４と単結晶半導体基板１１０８の保護層１１２１を密着させることにより接合が形成される。
【０３４２】
その後、図１５（Ｃ）で示すように単結晶半導体基板１１０８を剥離する。単結晶半導体層を剥離する熱処理は図１４（Ｄ）の場合と同様にして行う。このようにして図１５（Ｃ）で示す絶縁層を介して単結晶半導体層を有するＳＯＩ構造の半導体基板を得ることができる。
【０３４３】
また、単結晶半導体基板より分離し、作製基板に転置された単結晶半導体層は、分離工程およびイオン照射工程によって、結晶欠陥が生じ、また、その表面は平坦性が損なわれ、凹凸が形成されてしまう場合がある。単結晶半導体層を用いて半導体素子としてトランジスタを作製する場合、このような凹凸のある単結晶半導体層の上面に薄く、絶縁耐圧性の高いゲート絶縁層を形成することは困難である。また、単結晶半導体層に結晶欠陥があると、ゲート絶縁層との局在界面準位密度が高くなるなど、トランジスタの性能および信頼性に影響を与える。
【０３４４】
従って単結晶半導体層にレーザ光のような電磁波を照射し、結晶欠陥を低減させることが好ましい。電磁波を照射することによって、単結晶半導体層の少なくとも一部の領域を溶融させ、単結晶半導体層中の結晶欠陥を低減させることができる。なお、電磁波の照射前に単結晶半導体層表面に形成された酸化膜（自然酸化膜、あるいはケミカル酸化膜）を希フッ酸で除去するとよい。
【０３４５】
電磁波は単結晶半導体層に高いエネルギーを供給できるものであればよく、好適にはレーザ光を用いることができる。
【０３４６】
またエネルギーの供給は、高エネルギーを有する粒子を照射などによって単結晶半導体層に衝突させ、主として熱伝導によって行うこともできる。高エネルギーを有する粒子を提供する熱源としては、プラズマを用いることができ、常圧プラズマ、高圧プラズマ、熱プラズマジェット、ガスバーナーなどの炎を用いることができる、又、他の熱源としては電子ビームなどを用いることができる。
【０３４７】
電磁波の波長は、単結晶半導体層に吸収される波長とする。その波長は、電磁波の表皮深さ（ｓｋｉｎ ｄｅｐｔｈ）などを考慮して決定することができる。例えば、電磁波の波長は１９０ｎｍ〜６００ｎｍを用いることができる。また、電磁波のエネルギーは、電磁波の波長、電磁波の表皮深さ、照射する単結晶半導体層の膜厚などを考慮して決定することができる。
【０３４８】
レーザ光を発振するレーザは、連続発振レーザ、疑似連続発振レーザ及びパルス発振レーザを用いることができる。部分溶融させるためパルス発振レーザが好ましい。例えば、ＫｒＦレーザなどのエキシマレーザ、Ａｒレーザ、Ｋｒレーザなどの気体レーザがある。その他、固体レーザとして、ＹＡＧレーザ、ＹＶＯ_４レーザ、ＹＬＦレーザ、ＹＡｌＯ_３レーザ、ＧｄＶＯ_４レーザ、ＫＧＷレーザ、ＫＹＷレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、Ｙ_２Ｏ_３レーザなどがある。なお、エキシマレーザはパルス発振レーザであるが、ＹＡＧレーザなどの固体レーザには、連続発振レーザにも、疑似連続発振レーザにも、パルス発振レーザにもなるものがある。なお、固体レーザにおいては、基本波の第２高調波〜第５高調波を適用するのが好ましい。また、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザも用いることができる。
【０３４９】
また、電磁波のエネルギーを単結晶半導体層に照射できるならば、ランプ光を用いてもよい。例えば、紫外線ランプ、ブラックライト、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプから射出された光を用いてもよい。上記ランプ光を用いたフラッシュアニールを用いてもよい。ハロゲンランプやキセノンランプなどを好適に用いて行うフラッシュアニールは極短時間の処理でよいため、作製基板の温度上昇を抑えることができる。
【０３５０】
電磁波の形状や電磁波の進路を調整するため、シャッター、ミラー又はハーフミラー等の反射体、シリンドリカルレンズや凸レンズなどによって構成される光学系が設置されていてもよい。
【０３５１】
なお、電磁波の照射方法は、選択的に電磁波を照射してもよいし、光（電磁波）をＸＹ軸方向に走査して光（電磁波）を照射することができる。この場合、光学系にポリゴンミラーやガルバノミラーを用いることが好ましい。
【０３５２】
電磁波の照射は、大気雰囲気のような酸素を含む雰囲気、または窒素雰囲気のような不活性雰囲気で行うことができる。不活性雰囲気中で電磁波を照射するには、気密性のあるチャンバー内で電磁波を照射し、このチャンバー内の雰囲気を制御すればよい。チャンバーを用いない場合は、電磁波の被照射面に窒素ガスなど不活性ガスを吹き付けることで、窒素雰囲気を形成することもできる。
【０３５３】
さらに、電磁波照射などの高エネルギーを供給され、結晶欠陥を低減された単結晶半導体層表面に研磨処理を行ってもよい。研磨処理によって単結晶半導体層表面の平坦性を高めることができる。
【０３５４】
研磨処理としては、化学的機械研磨（ＣＭＰ）法や液体ジェット研磨法を用いることができる。なお、研磨処理前に単結晶半導体層表面を洗浄し、清浄化する。洗浄は、メガソニック洗浄や２流体ジェット洗浄等を用いればよく、洗浄により単結晶半導体層表面のゴミ等を除去する。また、希フッ酸を用いて単結晶半導体層表面上の自然酸化膜等を除去して単結晶半導体層を露出させると好適である。
【０３５５】
また、電磁波を照射する前にも単結晶半導体層表面に研磨処理（又はエッチング処理）を行ってもよい。
【０３５６】
また、分離された単結晶半導体基板を繰り返し利用する工程（半導体基板再生処理）を行うと、低コスト化を図ることができる。
【０３５７】
また、単結晶半導体基板より単結晶半導体層を転載する際、単結晶半導体基板を選択的にエッチングし、形状を加工された複数の単結晶半導体層を、作製基板に転載してもよい。作製基板には、複数の島状の単結晶半導体層を形成することができる。予め、単結晶半導体基板で形状を加工して転載するために、単結晶半導体基板の大きさや形状に制限を受けない。そのために大型の作製基板への単結晶半導体層の転載がより効率よく行うことができる。
【０３５８】
さらに、作製基板上に貼り合わせられた単結晶半導体層に対して、エッチングを行い、単結晶半導体層の形状を加工、修正し精密に制御してもよい。これにより、半導体素子の単結晶半導体層の形状に加工でき、レジストマスク形成時の露光の回り込みなどによるパターンズレや、転載時の貼り合わせ工程による位置ズレなどによる単結晶半導体層の形成位置の誤差や形状不良を修正することができる。
【０３５９】
また、単結晶半導体基板より単結晶半導体層を分離してから、作製基板に貼り合わせてもよい。劈開により露出される単結晶半導体層の表面を作製基板側に向けて貼り合わせてもよいし、劈開により露出される単結晶半導体層の表面とゲート絶縁膜とが接するように、単結晶半導体層を作製基板上に貼り合わせてもよい。
【０３６０】
本実施の形態において、単結晶半導体基板１１０８として単結晶シリコン基板を適用した場合は、単結晶半導体層１１０２として単結晶シリコン層を得ることが可能である。また、本実施の形態の半導体装置の製造方法は、プロセス温度を７００℃以下とすることができるため、作製基板１１０１としてガラス基板を適用することができる。すなわち、従来の薄膜トランジスタと同様にガラス基板上に形成することができ、かつ単結晶シリコン層を半導体層に適用することが可能となる。これらのことにより、高速動作が可能で、サブスレッショルド値が低く、電界効果移動度が高く、低消費電圧で駆動可能など高性能、高信頼性のトランジスタをガラス基板等の作製基板上に作製することができる。
【０３６１】
本実施の形態は、実施の形態１乃至１０と適宜組み合わせることができる。
【０３６２】
（実施の形態１２）
本実施の形態では、より高い信頼性を付与することを目的とした半導体装置の例について説明する。詳しくは半導体装置の一例として、マイクロプロセッサ及び非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について説明する。
【０３６３】
図１２は半導体装置の一例として、マイクロプロセッサ５００の一例を示す。このマイクロプロセッサ５００は、上記実施の形態に係る半導体装置により製造されるものである。このマイクロプロセッサ５００は、演算回路５０１（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部５０２（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部５０３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部５０４（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部５０５（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ５０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部５０７（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース５０８（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ５０９、及びメモリインターフェース５１０（ＲＯＭ Ｉ／Ｆ）を有している。
【０３６４】
バスインターフェース５０８を介してマイクロプロセッサ５００に入力された命令は、命令解析部５０３に入力され、デコードされた後、演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５に入力される。演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５は、デコードされた命令に基づき各種制御を行う。具体的に演算回路制御部５０２は、演算回路５０１の動作を制御するための信号を生成する。また、割り込み制御部５０４は、マイクロプロセッサ５００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を、その優先度やマスク状態から判断して処理する。レジスタ制御部５０７は、レジスタ５０６のアドレスを生成し、マイクロプロセッサ５００の状態に応じてレジスタ５０６の読み出しや書き込みを行う。タイミング制御部５０５は、演算回路５０１、演算回路制御部５０２、命令解析部５０３、割り込み制御部５０４、レジスタ制御部５０７の動作のタイミングを制御する信号を生成する。例えばタイミング制御部５０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。なお、図１２に示すマイクロプロセッサ５００は、その構成を簡略化して示した一例にすぎず、実際にはその用途によって多種多様な構成を備えることができる。
【０３６５】
次に、非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について図１３を参照して説明する。図１３は無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）の一例を示す。ＲＦＣＰＵ５１１は、アナログ回路部５１２とデジタル回路部５１３を有している。アナログ回路部５１２として、共振容量を有する共振回路５１４、整流回路５１５、定電圧回路５１６、リセット回路５１７、発振回路５１８、復調回路５１９と、変調回路５２０を有している。デジタル回路部５１３は、ＲＦインターフェース５２１、制御レジスタ５２２、クロックコントローラ５２３、ＣＰＵインターフェース５２４、中央処理ユニット５２５、ランダムアクセスメモリ５２６、読み出し専用メモリ５２７を有している。
【０３６６】
このような構成のＲＦＣＰＵ５１１の動作は概略以下の通りである。アンテナ５２８が受信した信号は共振回路５１４により誘導起電力を生じる。誘導起電力は、整流回路５１５を経て容量部５２９に充電される。この容量部５２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部５２９はＲＦＣＰＵ５１１と一体形成されている必要はなく、別部品としてＲＦＣＰＵ５１１を構成する絶縁表面を有する基板に取り付けられていれば良い。
【０３６７】
リセット回路５１７は、デジタル回路部５１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路５１８は、定電圧回路５１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。ローパスフィルタで形成される復調回路５１９は、例えば振幅変調（ＡＳＫ）方式の受信信号の振幅の変動を二値化する。変調回路５２０は、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信する。変調回路５２０は、共振回路５１４の共振点を変化させることで通信信号の振幅を変化させている。クロックコントローラ５２３は、電源電圧又は中央処理ユニット５２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路５３０が行っている。
【０３６８】
アンテナ５２８からＲＦＣＰＵ５１１に入力された信号は復調回路５１９で復調された後、ＲＦインターフェース５２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ５２２に格納される。制御コマンドには、読み出し専用メモリ５２７に記憶されているデータの読み出し、ランダムアクセスメモリ５２６へのデータの書き込み、中央処理ユニット５２５への演算命令などが含まれている。中央処理ユニット５２５は、ＣＰＵインターフェース５２４を介して読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２にアクセスする。ＣＰＵインターフェース５２４は、中央処理ユニット５２５が要求するアドレスより、読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２のいずれかに対するアクセス信号を生成する機能を有している。
【０３６９】
中央処理ユニット５２５の演算方式は、読み出し専用メモリ５２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の処理を行い、残りの演算をプログラムを使って中央処理ユニット５２５が実行する方式を適用することができる。
【０３７０】
本実施の形態におけるマイクロプロセッサにおいても、半導体集積化回路を挟持する一対の耐衝撃層、及び半導体集積回路に積層して設けられる衝撃拡散層によって、薄型化及び小型化を達成しながら強度を有する信頼性の高い半導体装置とすることができる。
【０３７１】
（実施の形態１３）
本実施の形態では、上記実施の形態で示した半導体装置の使用形態の一例について説明する。具体的には、非接触でデータの入出力が可能である半導体装置の適用例に関して、図面を用いて以下に説明する。非接触でデータの入出力が可能である半導体装置は利用の形態によって、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグまたは無線チップとも呼ばれる。
【０３７２】
本実施の形態で示す半導体装置の上面構造の一例について、図１０を参照して説明する。図１０に示す半導体装置２１８０は、メモリ部やロジック部を構成する複数のトランジスタ等の素子が設けられた薄膜集積回路２１３１と、アンテナとして機能する導電層２１３２を含んでいる。アンテナとして機能する導電層２１３２は、薄膜集積回路２１３１に電気的に接続されている。薄膜集積回路２１３１には、上記実施の形態２で示したトランジスタを適用することができる。
アンテナとして機能する導電層は、薄膜集積回路の上方に設けてもよいし、下方に設けてもよい。アンテナとして機能する導電層を耐衝撃層の外側に設けてもよい。また、アンテナとして機能する導電層２１３２を基板２１３３に別に設けた後、当該基板２１３３及び薄膜集積回路２１３１を、導電層２１３２が間に位置するように貼り合わせて設けることができる。薄膜集積回路２１３１の接続端子とアンテナとして機能する導電層とが、接着性を有する樹脂中に含まれる導電性粒子を介して電気的に接続する構成でもよい。或いは、薄膜集積回路に電気的に接続されたアンテナと、質問器との間において、非接触にて電波の周波数を変換することができるブースターアンテナを設けた半導体装置に、本発明を適用することも可能である。
【０３７３】
本発明の半導体装置は、半導体素子として電界効果トランジスタはもちろん、半導体層を用いる記憶素子なども適用することができ、多用途に渡って要求される機能を満たす半導体装置を作製し、提供することができる。
【０３７４】
なお、本実施の形態では、アンテナとして機能する導電層２１３２をコイル状に設け、電磁誘導方式または電磁結合方式を適用する例を示すが、本発明の半導体装置はこれに限られずマイクロ波方式を適用することも可能である。マイクロ波方式の場合は、用いる電磁波の波長によりアンテナとして機能する導電層２１３２の形状を適宜決めればよい。
【０３７５】
例えば、半導体装置における信号の伝送方式として、マイクロ波方式（例えば、ＵＨＦ帯（８６０ＭＨｚ帯乃至９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用する場合には、信号の伝送に用いる電磁波の波長を考慮してアンテナとして機能する導電層の長さ等の形状を適宜設定すればよい。例えば、アンテナとして機能する導電層を線状（例えば、ダイポールアンテナ）、平坦な形状（例えば、パッチアンテナまたはリボン型の形状）等に形成することができる。また、アンテナとして機能する導電層２１３２の形状は直線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。
【０３７６】
アンテナとして機能する導電層は、ＣＶＤ法、スパッタ法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
【０３７７】
例えば、スクリーン印刷法を用いてアンテナとして機能する導電層２１３２を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコン樹脂等の有機樹脂が挙げられる。また、導電層の形成の際は、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下の微粒子）を用いる場合、１５０℃乃至３００℃の温度範囲で焼成することにより硬化させて導電層を形成することができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。はんだや鉛フリーはんだは、低コストであるといった利点を有している。
【０３７８】
本発明を適用した半導体装置は、半導体集積化回路を挟持する一対の耐衝撃層、及び半導体集積回路に積層して設けられる衝撃拡散層によって、薄型化及び小型化を達成しながら強度を有する信頼性の高い半導体装置とすることができる。よって、本実施の形態で示すような非接触でデータの入出力が可能で、且つ小型な半導体装置とした場合に有効である。
【０３７９】
（実施の形態１４）
本実施の形態では、上述した本発明を用いて形成された非接触でデータの入出力が可能である半導体装置の適用例に関して図面を参照して以下に説明する。非接触でデータの入出力が可能である半導体装置は利用の形態によっては、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグまたは無線チップともよばれる。
【０３８０】
半導体装置８００は、非接触でデータを交信する機能を有し、高周波回路８１０、電源回路８２０、リセット回路８３０、クロック発生回路８４０、データ復調回路８５０、データ変調回路８６０、他の回路の制御を行う制御回路８７０、記憶回路８８０およびアンテナ８９０を有している（図１１（Ａ）参照。）。高周波回路８１０はアンテナ８９０より信号を受信して、データ変調回路８６０より受信した信号をアンテナ８９０から出力する回路であり、電源回路８２０は受信信号から電源電位を生成する回路であり、リセット回路８３０はリセット信号を生成する回路であり、クロック発生回路８４０はアンテナ８９０から入力された受信信号を基に各種クロック信号を生成する回路であり、データ復調回路８５０は受信信号を復調して制御回路８７０に出力する回路であり、データ変調回路８６０は制御回路８７０から受信した信号を変調する回路である。また、制御回路８７０としては、例えばコード抽出回路９１０、コード判定回路９２０、ＣＲＣ判定回路９３０および出力ユニット回路９４０が設けられている。なお、コード抽出回路９１０は制御回路８７０に送られてきた命令に含まれる複数のコードをそれぞれ抽出する回路であり、コード判定回路９２０は抽出されたコードとリファレンスに相当するコードとを比較して命令の内容を判定する回路であり、ＣＲＣ判定回路９３０は判定されたコードに基づいて送信エラー等の有無を検出する回路である。
【０３８１】
次に、上述した半導体装置の動作の一例について説明する。まず、アンテナ８９０により無線信号が受信される。無線信号は高周波回路８１０を介して電源回路８２０に送られ、高電源電位（以下、ＶＤＤと記す）が生成される。ＶＤＤは半導体装置８００が有する各回路に供給される。また、高周波回路８１０を介してデータ復調回路８５０に送られた信号は復調される（以下、復調信号）。さらに、高周波回路８１０を介してリセット回路８３０およびクロック発生回路８４０を通った信号及び復調信号は制御回路８７０に送られる。制御回路８７０に送られた信号は、コード抽出回路９１０、コード判定回路９２０およびＣＲＣ判定回路９３０等によって解析される。そして、解析された信号にしたがって、記憶回路８８０内に記憶されている半導体装置の情報が出力される。出力された半導体装置の情報は出力ユニット回路９４０を通って符号化される。さらに、符号化された半導体装置８００の情報はデータ変調回路８６０を通って、アンテナ８９０により無線信号に載せて送信される。なお、半導体装置８００を構成する複数の回路においては、低電源電位（以下、ＶＳＳ）は共通であり、ＶＳＳはＧＮＤとすることができる。
【０３８２】
このように、通信装置から半導体装置８００に信号を送り、当該半導体装置８００から送られてきた信号を通信装置で受信することによって、半導体装置のデータを読み取ることが可能となる。
【０３８３】
また、半導体装置８００は、各回路への電源電圧の供給を電源（バッテリー）を搭載せず電磁波により行うタイプとしてもよいし、電源（バッテリー）を搭載して電磁波と電源（バッテリー）により各回路に電源電圧を供給するタイプとしてもよい。
【０３８４】
次に、非接触でデータの入出力が可能な半導体装置の使用形態の一例について説明する。表示部３２１０を含む携帯端末の側面には、通信装置３２００が設けられ、品物３２２０の側面には半導体装置３２３０が設けられる（図１１（Ｂ）。）。品物３２２０が含む半導体装置３２３０に通信装置３２００をかざすと、表示部３２１０に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品３２６０をベルトコンベアにより搬送する際に、通信装置３２４０と、商品３２６０に設けられた半導体装置３２５０を用いて、該商品３２６０の検品を行うことができる（図１１（Ｃ）。）。このように、システムに半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。
【０３８５】
以上の様に、本発明の信頼性の高い半導体装置の適用範囲は極めて広く、広い分野の電子機器に用いることが可能である。
【０３８６】
（実施の形態１５）
本発明によりプロセッサ回路を有するチップ（以下、プロセッサチップ、無線チップ、無線プロセッサ、無線メモリ、無線タグともよぶ）として機能する半導体装置を形成することができる。本発明の半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図９を用いて説明する。
【０３８７】
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指し、プロセッサ回路を有するチップ１９０を設けることができる（図９（Ａ）参照。）。証書類とは、運転免許証、住民票等を指し、プロセッサ回路を有するチップ１９１を設けることができる（図９（Ｂ）参照。）。身の回り品とは、鞄、眼鏡等を指し、プロセッサ回路を有するチップ１９７を設けることができる（図９（Ｃ）参照。）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指し、プロセッサ回路を有するチップ１９３を設けることができる（図９（Ｄ）参照。）。書籍類とは、書物、本等を指し、プロセッサ回路を有するチップ１９４を設けることができる（図９（Ｅ）参照。）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指、プロセッサ回路を有するチップ１９５を設けることができる（図９（Ｆ）参照。）。乗物類とは、自転車等の車両、船舶等を指し、プロセッサ回路を有するチップ１９６を設けることができる（図９（Ｇ）参照。）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話等を指す。
【０３８８】
このような半導体装置の設け方としては、物品の表面に貼る、或いは物品に埋め込んで設ける。例えば、本の場合は紙に埋め込めばよく、有機樹脂からなるパッケージであれば有機樹脂に埋め込めばよい。
【０３８９】
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を埋め込む又は取り付けることによって、生まれた年や性別または種類等はもちろん体温等の健康状態を容易に管理することが可能となる。
【０３９０】
なお、本実施の形態は、上記実施の形態１乃至１４と適宜組み合わせて実施することが可能である。
【０３９１】
（実施の形態１６）
本実施の形態では、本発明の半導体装置の一態様の実装例を、図２４を用いて説明する。
【０３９２】
本発明の半導体装置の一態様は、実施の形態１５で示したように、様々は物品に実装することができる。本実施の形態では、可撓性基板（フレキシブル基板ともいう）に実装しフレキシブルな半導体装置を作製する例を示す。
【０３９３】
図２４（Ａ）乃至（Ｃ）は、可撓性基板に半導体集積回路チップを埋め込むように実装した例である。半導体集積回路チップは実施の形態１乃至１１で示した半導体装置を用いることができ、ここでは個々に分断しチップ状にしたものを半導体集積回路チップという。図２４（Ｄ）に半導体集積回路チップ６００の詳細を示す。図２４（Ｄ）の半導体集積回路チップは実施の形態１を用いる例であり、図２４（Ｅ）の半導体集積回路チップは実施の形態５を用いる例であるが、本実施の形態は他の実施の形態にも適用することができ、この構造に限定されない。
【０３９４】
図２４（Ｄ）は、半導体集積回路１００は、第１の衝撃拡散層１１３、第２の衝撃拡散層１０３、第１の耐衝撃層１１２、第２の耐衝撃層１０２で挟持され、その側面も封止されている。本実施の形態では、複数の半導体集積回路を挟持して第１の衝撃拡散層、第２の衝撃拡散層、第１の耐衝撃層、第２の耐衝撃層を貼り合わせた後、個々の半導体集積回路ごとに分断し、半導体集積回路チップを作製する。分断手段としては物理的に分断することができれば特に限定しないが、本実施の形態ではレーザ光を照射することによって分断する。
【０３９５】
図２４（Ｅ）は、半導体集積回路１００は、衝撃拡散層１０３、第１の耐衝撃層１１２、第２の耐衝撃層１０２で挟持され、その側面も封止されている。本実施の形態では、複数の半導体集積回路を挟持して衝撃拡散層、第１の耐衝撃層、第２の耐衝撃層を貼り合わせた後、個々の半導体集積回路ごとに分断し、半導体集積回路チップを作製する。
【０３９６】
図２４（Ａ）は可撓性基板６０１と、可撓性基板６０２に挟持された半導体集積回路チップ６００であり、半導体集積回路チップ６００は可撓性基板６０１に設けられた凹部に配置されている。
【０３９７】
半導体集積回路チップ６００が配置される凹部は片方の可撓性基板に設けられていてもよいし、両方に設けられていてもよい。図２４（Ｂ）は可撓性基板６０１及び可撓性基板６０２に両方に設けられた凹部に、半導体集積回路チップ６００が配置される例である。
【０３９８】
さらに、可撓性基板を３層構造とし、中央の可撓性基板に半導体集積回路チップ６００を配置する開口を設けてもよい。図２４（Ｃ）は、可撓性基板６０３に開口を設け、その開口に半導体集積回路チップ６００を配置し、可撓性基板６０１と可撓性基板６０２とよって、可撓性基板６０３及び半導体集積回路チップ６００を挟み込むように挟持する例である。
【０３９９】
図２４（Ａ）乃至（Ｃ）において、さらに可撓性基板６０１、可撓性基板６０２の外側に可撓性基板を積層してもよい。
【０４００】
可撓性基板６０１、６０２、６０３としては、繊維（単糸）の束（以下、糸束と呼ぶ）を経糸及び緯糸に使って製織した織布、または複数種の繊維の糸束をランダムまたは一方向に堆積させた不織布、紙などを用いることができる。また、具体的にはＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルスルホン）、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、ポリフタールアミド等からなる基板、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニル、ポリエステル、ポリアミド等からなる基板、フィルム、繊維質な材料からなる紙などを用いることができる。接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルムなどを用いることができる。基板やフィルムが被処理体と接着する際は、接着層を用いてもよい。基板やフィルムの種類によって条件を選択し、加熱処理や加圧により接着することができる。接着層は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を含む層に相当する。
【０４０１】
本実施の形態のように、実装する可撓性基板内に凹部、又は開口を設けて半導体集積回路チップ６００を埋め込むように配置すると、半導体集積回路チップ６００を設けることによる凸部が形成されないため、可撓性基板表面は平坦であり、膜厚を均一にすることができる。従って可撓性基板に半導体集積回路チップを実装する際に貼り合わせのためにローラーなどによって加圧処理を行っても、半導体集積回路チップに局所的に圧力がかかる（圧力が集中する）ことを防止することができる。よって、実装工程において半導体集積回路チップの破損を軽減することができるため、半導体装置の歩留まりが向上する。また、実装後においても、外的ストレスに強い、信頼性の高い半導体装置とすることができる。
【０４０２】
また平坦かつ平滑な表面とすることができるため、保管や機械上における積み重ね性、搬送性に優れる。さらに外部より半導体集積回路チップが視認されないため（表面に半導体集積回路チップの形状が反映する凸部が生じないため）、セキュリティ性の高い半導体装置とすることができる。
【実施例１】
【０４０３】
本実施例は、本発明の一態様の半導体装置を作製し、信頼性評価を行った結果を示す。
【０４０４】
試料として、第１の衝撃拡散層、第１の耐衝撃層、半導体集積回路、第２の衝撃拡散層、第２の耐衝撃層、導電層の積層構造（実施例Ｘ）、第１の耐衝撃層、半導体集積回路、第２の耐衝撃層の積層構造（比較例）を作製した。試料において第１の耐衝撃層及び第２の耐衝撃層は繊維体（ガラス繊維）に有機樹脂（臭素化エポキシ樹脂）が含浸された構造体であるプリプレグ（膜厚２０μｍ）を用い、導電層はスパッタリング法により形成したチタン膜、第１の衝撃拡散層及び第２の衝撃拡散層にはアラミドフィルム（膜厚７μｍ）を用いた。なお、半導体集積回路と第１の耐衝撃層との間にはアンテナが設けられ、アンテナ上は保護層として窒化珪素膜を形成した。
【０４０５】
実施例Ｘ、比較例の構造それぞれ１０個ずつの試料にＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静電気放電）測定を行い、１０個の半導体装置を１００として、その動作率を評価した。
【０４０６】
ＥＳＤ測定としては、ガラス基板（厚さ０．５ｎｍ）、アルミ板、導電性シートの積層上に試料を乗せ、試料の導電層の形成側から集積回路中央部へＥＳＤ試験機（簡易応答評価 Ｔａｋａｙａ株式会社製）にて電圧を印加し、電圧印加後に除電（１分間）を行い、動作確認を行った。
【０４０７】
実施例Ｘ、比較例の半導体装置における、ＥＳＤの印加量及び動作率の関係を図２３に示す。図２３において、実施例Ｘは三角形のドット、比較例はバツ印のドットで示されている。また実施例Ｘ及び比較例の試料において、非動作になるまでのＥＳＤ印加電圧［ｋＶ］の平均値、最大値、最小値を表１に示す。
【０４０８】
【表１】

【０４０９】
導電層を設けない比較例はＥＳＤ印加量が±３ｋＶでは動作率が０％となってしまうのに対し、導電層を設けた実施例Ｘは±２ｋＶまでは動作率１００％であり、±６ｋＶで動作率が０％となった。また、非動作になるまでのＥＳＤ印加電圧［ｋＶ］の値も、比較例では平均値２．８ｋＶ、最大値３ｋＶ、最小値１ｋＶであるのに対し、実施例Ｘでは、平均値４．６ｋＶ、最大値６ｋＶ、最小値３ｋＶとより高い電圧値まで動作できたことが分かる。よって、本発明を用いて導電層を形成した半導体装置である実施例Ｘは静電気放電に耐性があり、静電気破壊しにくいということが確認できた。
【０４１０】
上記結果より、本発明を用いると、半導体集積回路を覆う導電層により、半導体集積回路の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止でき、薄型化及び小型化を達成しながら耐性を有する信頼性の高い半導体装置を提供することができることが確認できた。
【実施例２】
【０４１１】
本実施例は、本発明の一態様の半導体装置を作製し、信頼性評価を行った結果を示す。
【０４１２】
試料構造として、第１の耐衝撃層、半導体集積回路、第２の耐衝撃層、導電層の積層構造を作製した。試料において第１の耐衝撃層及び第２の耐衝撃層は繊維体（ガラス繊維）に有機樹脂（臭素化エポキシ樹脂）が含浸された構造体であるプリプレグ（膜厚２０μｍ）を用い、導電層はスパッタリング法により形成したチタン膜を用いた。試料構造において導電層の膜厚を０ｎｍ、５ｎｍ、１０ｎｍ、２０ｎｍ、３０ｎｍ、５０ｎｍ、１００ｎｍとした各試料について信頼性評価としてＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静電気放電）測定を行った。なお、導電層の膜厚０ｎｍは導電層を形成しない試料であり、実施例１でも示した比較例である。
【０４１３】
ＥＳＤ測定としては、ガラス基板（厚さ０．５ｎｍ）、アルミ板、導電性シートの積層上に試料を乗せ、試料の導電層の形成側から集積回路中央部へＥＳＤ試験機（簡易応答評価 Ｔａｋａｙａ株式会社製）にて電圧を印加し、ＥＳＤ印加後に除電（１分間）を行い、動作確認を行った。
【０４１４】
試料における導電層の膜厚と試料の半導体装置が非動作になるまでのＥＳＤ印加電圧の関係を図３６に示す。導電層の各膜厚において複数の試料を測定しており、平均値を四角形のドット、最大値を菱形のドット、最小値を三角形のドットでそれぞれ示す。半導体装置に導電層が無い構造（導電層膜厚０ｎｍ）の場合、ＥＳＤ印加時に１〜２ｋＶ程度で導電層が非動作になるのに対し、導電層が存在することで５ｋＶ程度までＥＳＤ耐性が向上している。
【０４１５】
次に、試料として、第１の耐衝撃層、半導体集積回路、衝撃拡散層、第２の耐衝撃層、導電層の積層構造（実施例Ａ）、第１の耐衝撃層、半導体集積回路、第２の耐衝撃層、導電層の積層構造（実施例Ｂ）、第１の耐衝撃層、半導体集積回路、第２の耐衝撃層の積層構造（比較例）を作製した。試料において第１の耐衝撃層及び第２の耐衝撃層は繊維体（ガラス繊維）に有機樹脂（臭素化エポキシ樹脂）が含浸された構造体であるプリプレグ（膜厚２０μｍ）を用い、導電層はスパッタリング法により形成したチタン膜、衝撃拡散層にはアラミドフィルム（膜厚７μｍ）を用いた。
【０４１６】
実施例Ａ、実施例Ｂ、比較例の構造それぞれ１０個ずつの試料にＥＳＤ測定を行い、１０個の半導体装置を１００として、その動作率を評価した。実施例Ａ、実施例Ｂ、比較例の半導体装置における、ＥＳＤの印加量及び動作率の関係を図３７に示す。図３７において、実施例Ａは丸形のドット、実施例Ｂは四角形のドット、比較例はバツ印のドットで示されている。また実施例Ａ、実施例Ｂ、及び比較例の試料において、非動作になるまでのＥＳＤ印加電圧［ｋＶ］の平均値、最大値、最小値を表１に示す。
【０４１７】
【表２】

【０４１８】
導電層を設けない比較例はＥＳＤ印加量が±３ｋＶでは動作率が０％となってしまうのに対し、導電層を設けた実施例Ａは±２ｋＶ、実施例Ｂにおいては±６ｋＶまでは動作率１００％であった。また、非動作になるまでのＥＳＤ印加電圧［ｋＶ］の値も、比較例では平均値２．８ｋＶ、最大値３ｋＶ、最小値１ｋＶであるのに対し、実施例Ａでは平均値４．５ｋＶ、最大値５ｋＶ、最小値３ｋＶ、実施例Ｂでは平均値１１．５ｋＶ、最大値１８ｋＶ、最小値７ｋＶと、導電層を有する構造の実施例Ａ及び実施例Ｂにおいてはより高い電圧値まで動作できたことが分かる。よって、本発明を用いて導電層を形成した半導体装置である実施例Ａ、実施例Ｂは静電気放電に耐性があり、静電気破壊しにくいということが確認できた。
【０４１９】
上記結果より、本発明を用いると、半導体集積回路を覆う導電層により、半導体集積回路の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止でき、薄型化及び小型化を達成しながら耐性を有する信頼性の高い半導体装置を提供することができることが確認できた。

【特許請求の範囲】
【請求項１】
一対の第１の耐衝撃層及び第２の耐衝撃層に挟持された半導体集積回路と、
前記一対の第１の耐衝撃層及び前記第２の耐衝撃層のいずれか一方の前記半導体集積回路と反対側には前記半導体集積回路を覆う導電層とを有することを特徴とする半導体装置。
【請求項２】
一対の第１の耐衝撃層及び第２の耐衝撃層に挟持された半導体集積回路と、
前記半導体集積回路と前記第２の耐衝撃層との間に衝撃拡散層と、
前記一対の第１の耐衝撃層及び前記第２の耐衝撃層のいずれか一方の前記半導体集積回路と反対側には前記半導体集積回路を覆う導電層とを有し、
前記衝撃拡散層は前記第１の耐衝撃層及び前記第２の耐衝撃層より弾性率が低く、かつ破断強度が高いことを特徴とする半導体装置。
【請求項３】
一対の第１の耐衝撃層及び第２の耐衝撃層に挟持された半導体集積回路と、
前記半導体集積回路と前記第２の耐衝撃層との間に衝撃拡散層と、
前記第２の耐衝撃層と前記衝撃拡散層との間には前記半導体集積回路を覆う導電層とを有し、
前記衝撃拡散層は前記第１の耐衝撃層及び前記第２の耐衝撃層より弾性率が低く、かつ破断強度が高いことを特徴とする半導体装置。
【請求項４】
請求項２又は請求項３において、前記半導体集積回路と前記衝撃拡散層との間に接着層とを有することを特徴とする半導体装置。
【請求項５】
請求項２乃至４のいずれか一項において、前記衝撃拡散層はゴム弾性を有する膜であることを特徴とする半導体装置。
【請求項６】
請求項２乃至５のいずれか一項において、前記衝撃拡散層はアラミド樹脂フィルムであることを特徴とする半導体装置。
【請求項７】
請求項２乃至６のいずれか一項において、前記衝撃拡散層の膜厚は５μｍ以上２０μｍ以下であることを特徴とする半導体装置。
【請求項８】
一対の第１の耐衝撃層及び第２の耐衝撃層に挟持された半導体集積回路と、
前記第１の耐衝撃層の前記半導体集積回路と反対の面に第１の衝撃拡散層と、記半導体集積回路と前記第２の耐衝撃層との間に第２の衝撃拡散層と、
前記第１の衝撃拡散層及び前記第２の耐衝撃層のいずれか一方の前記半導体集積回路と反対側には前記半導体集積回路を覆う導電層とを有し、
前記第１の衝撃拡散層及び前記第２の衝撃拡散層は前記第１の耐衝撃層及び前記第２の耐衝撃層より弾性率が低く、かつ破断強度が高いことを特徴とする半導体装置。
【請求項９】
一対の第１の耐衝撃層及び第２の耐衝撃層に挟持された半導体集積回路と、
前記第１の耐衝撃層の前記半導体集積回路と反対の面に第１の衝撃拡散層と、記半導体集積回路と前記第２の耐衝撃層との間に第２の衝撃拡散層と、
前記第２の耐衝撃層と前記第２の衝撃拡散層との間には前記半導体集積回路を覆う導電層とを有し、
前記第１の衝撃拡散層及び前記第２の衝撃拡散層は前記第１の耐衝撃層及び前記第２の耐衝撃層より弾性率が低く、かつ破断強度が高いことを特徴とする半導体装置。
【請求項１０】
請求項８又は請求項９において、前記半導体集積回路と前記第２の衝撃拡散層との間に接着層とを有することを特徴とする半導体装置。
【請求項１１】
請求項８乃至１０のいずれか一項において、前記第１の衝撃拡散層及び前記第２の衝撃拡散層はゴム弾性を有する膜であることを特徴とする半導体装置。
【請求項１２】
請求項８乃至１１のいずれか一項において、前記第１の衝撃拡散層及び前記第２の衝撃拡散層はアラミド樹脂フィルムであることを特徴とする半導体装置。
【請求項１３】
請求項８乃至１２のいずれか一項において、前記第１の衝撃拡散層及び前記第２の衝撃拡散層の膜厚は５μｍ以上２０μｍ以下であることを特徴とする半導体装置。
【請求項１４】
請求項１乃至１３のいずれか一項において、前記半導体集積回路に対し前記導電層と反対側にアンテナを有することを特徴とする半導体装置。
【請求項１５】
請求項１乃至１４のいずれか一項において、前記導電層は金属膜、金属窒化膜、金属酸化膜のいずれか一、又はそれらの積層であることを特徴とする半導体装置。
【請求項１６】
請求項１乃至１５のいずれか一項において、前記第１の耐衝撃層及び前記第２の耐衝撃層は繊維体に有機樹脂が含浸された構造体であることを特徴とする半導体装置。
【請求項１７】
請求項１６において、前記繊維体は織布または不織布であることを特徴とする半導体装置。
【請求項１８】
請求項１６又は請求項１７において、前記繊維体は、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維で形成されることを特徴とする半導体装置。
【請求項１９】
請求項１６乃至１８のいずれか一項において、前記有機樹脂は、熱硬化性樹脂、又は熱可塑性樹脂を含むことを特徴とする半導体装置。
【請求項２０】
請求項１９において、前記熱硬化性樹脂は、エポキシ樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂、またはシアネート樹脂であることを特徴とする半導体装置。
【請求項２１】
請求項１９において、前記熱可塑性樹脂は、ポリフェニレンオキシド樹脂、ポリエーテルイミド樹脂、またはフッ素樹脂であることを特徴とする半導体装置。
【請求項２２】
基板上に剥離層を介して半導体集積回路を形成し、
前記半導体集積回路に第１の耐衝撃層を接着し、前記半導体集積回路を前記基板より剥離し、
前記第２の耐衝撃層を、前記基板より剥離された前記半導体集積回路に接着し、
前記一対の第１の耐衝撃層及び前記第２の耐衝撃層のいずれか一方の前記半導体集積回路と反対側に前記半導体集積回路を覆う導電層を形成することを特徴とする半導体装置の作製方法。
【請求項２３】
基板上に剥離層を介して半導体集積回路を形成し、
前記半導体集積回路に第１の耐衝撃層を接着し、前記半導体集積回路を前記基板より剥離し、
第２の耐衝撃層と衝撃拡散層とを接着し、
前記第２の耐衝撃層に接着された前記衝撃拡散層を、前記基板より剥離された前記半導体集積回路に接着し、
前記一対の第１の耐衝撃層及び前記第２の耐衝撃層のいずれか一方の前記半導体集積回路と反対側に前記半導体集積回路を覆う導電層を形成し、
前記衝撃拡散層は前記第１の耐衝撃層及び前記第２の耐衝撃層より弾性率が低く、かつ破断強度が高いことを特徴とする半導体装置の作製方法。
【請求項２４】
基板上に剥離層を介して半導体集積回路を形成し、
前記半導体集積回路に第１の耐衝撃層を接着し、前記半導体集積回路を前記基板より剥離し、
衝撃拡散層の一方の面に導電層を形成し、
第２の耐衝撃層と前記衝撃拡散層の前記導電層の形成された一方の面とを接着し、
前記第２の耐衝撃層に接着された前記衝撃拡散層の他方の面を、前記基板より剥離された前記半導体集積回路に接着し、
前記衝撃拡散層は前記第１の耐衝撃層及び前記第２の耐衝撃層より弾性率が低く、かつ破断強度が高いことを特徴とする半導体装置の作製方法。
【請求項２５】
請求項２３又は請求項２４において、前記第２の耐衝撃層と前記衝撃拡散層とを加熱及び加圧処理により接着し、
前記第２の耐衝撃層に接着された前記衝撃拡散層を、前記基板より剥離された前記半導体集積回路に接着層により接着することを特徴とする半導体装置の作製方法。
【請求項２６】
請求項２３乃至２５のいずれか一項において、前記衝撃拡散層としてゴム弾性を有する膜を用いることを特徴とする半導体装置の作製方法。
【請求項２７】
基板上に剥離層を介して半導体集積回路を形成し、
前記半導体集積回路に第１の耐衝撃層を、前記第１の耐衝撃層に第１の衝撃拡散層を接着し、前記半導体集積回路を前記基板より剥離し、
第２の耐衝撃層と第２の衝撃拡散層とを接着し、
前記第２の耐衝撃層に接着された前記第２の衝撃拡散層を、前記基板より剥離された前記半導体集積回路に接着し、
前記第１の衝撃拡散層及び前記第２の耐衝撃層のいずれか一方の前記半導体集積回路と反対側に前記半導体集積回路を覆う導電層を形成し、
前記第１の衝撃拡散層及び前記第２の衝撃拡散層は、前記第１の耐衝撃層及び前記第２の耐衝撃層より弾性率が低く、かつ破断強度が高いことを特徴とする半導体装置の作製方法。
【請求項２８】
基板上に剥離層を介して半導体集積回路を形成し、
前記半導体集積回路に第１の耐衝撃層を、前記第１の耐衝撃層に第１の衝撃拡散層を接着し、前記半導体集積回路を前記基板より剥離し、
第２の衝撃拡散層の一方の面に導電層を形成し、
前記第２の耐衝撃層と前記第２の衝撃拡散層の前記導電層の形成された一方の面とを接着し、
前記第２の耐衝撃層に接着された前記第２の衝撃拡散層の他方の面を、前記基板より剥離された前記半導体集積回路に接着し、
前記第１の衝撃拡散層及び前記第２の衝撃拡散層は、前記第１の耐衝撃層及び前記第２の耐衝撃層より弾性率が低く、かつ破断強度が高いことを特徴とする半導体装置の作製方法。
【請求項２９】
請求項２７又は請求項２８において、前記第１の耐衝撃層上に第１の衝撃拡散層を積層して加熱及び加圧処理により、前記半導体集積回路、前記第１の衝撃層、及び前記第１の衝撃拡散層間を接着し、
前記第２の耐衝撃層と第２の衝撃拡散層とを加熱及び加圧処理により接着し、
前記第２の耐衝撃層に接着された前記第２の衝撃拡散層を、前記基板より剥離された前記半導体集積回路に接着層により接着することを特徴とする半導体装置の作製方法。
【請求項３０】
請求項２７乃至２９のいずれか一項において、前記第１の衝撃拡散層及び前記第２の衝撃拡散層としてゴム弾性を有する膜を用いることを特徴とする半導体装置の作製方法。
【請求項３１】
請求項２２乃至３０のいずれか一項において、前記半導体集積回路に対し前記導電層と反対側にアンテナを形成することを特徴とする半導体装置の作製方法。
【請求項３２】
請求項２２乃至３１のいずれか一項において、前記導電層は金属膜、金属窒化膜、金属酸化膜のいずれか一、又はそれらの積層を用いて形成することを特徴とする半導体装置の作製方法。
【請求項３３】
請求項２２乃至３２のいずれか一項において、前記第１の耐衝撃層及び前記第２の耐衝撃層として一対の繊維体に有機樹脂が含浸された構造体を用いることを特徴とする半導体装置の作製方法。

【図１】

【図２】

【図３】

【図４】

【図５】

【図６】

【図７】

【図８】

【図９】

【図１０】

【図１１】

【図１２】

【図１３】

【図１４】

【図１５】

【図１６】

【図１７】

【図１８】

【図１９】

【図２０】

【図２１】

【図２２】

【図２３】

【図２４】

【図２５】

【図２６】

【図２７】

【図２８】

【図２９】

【図３０】

【図３１】

【図３２】

【図３３】

【図３４】

【図３５】

【図３６】

【図３７】

【公開番号】特開２００９−３０２５１７（Ｐ２００９−３０２５１７Ａ）
【公開日】平成２１年１２月２４日（２００９．１２．２４）
【国際特許分類】
【出願番号】特願２００９−１１１７４３（Ｐ２００９−１１１７４３）
【出願日】平成２１年５月１日（２００９．５．１）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】