【課題】ブルー相を示す液晶材料を利用した表示装置において、消費電力の低い表示装置を提供する。
【解決手段】トランジスタを含む画素が設けられた画素部を有する第１の基板と、前記第１の基板と対向する第２の基板と、前記第１の基板及び前記第２の基板の間に配置された液晶層とを有し、前記液晶層は、ブルー相を示す液晶材料を有し、前記トランジスタは、ゲートが走査線に電気的に接続され、ソースまたはドレインの一方が信号線に電気的に接続され、ソースまたはドレインの他方が電極に電気的に接続され、前記トランジスタは、水素濃度が５×１０^１９／ｃｍ^３以下である酸化物半導体層を有する。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。または、当該表示装置を具備する電子機器に関する。
【背景技術】
【０００２】
表示装置として、液晶表示装置や、エレクトロルミネッセンス素子を用いたエレクトロルミネッセンス表示装置（以下、「ＥＬ表示装置」という。）が知られている。液晶表示装置としては、ネマチック液晶と呼ばれる液晶を用いた表示装置が主流であるが、近年、ブルー相を示す液晶材料を用いた表示装置が注目されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第０５／０９０５２０号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ブルー相を示す液晶材料を用いた表示装置は、高速応答性、高視野角、配向膜が不要であるといった特徴を有する。一方で、ブルー相を示す液晶材料を用いた表示装置は、他の液晶表示装置と比較して駆動電圧が非常に高いという課題がある。この結果、スイッチング素子としてトランジスタを用い、ブルー相を示す液晶材料を用いたアクティブマトリクス型の液晶表示装置の場合、トランジスタの高いドレイン耐圧を確保することが要求される。また、駆動電圧が非常に高いため、消費電力が大きくなってしまう。
【０００５】
本発明の一態様は、ブルー相を示す液晶材料を利用した表示装置において、信頼性の高い表示装置を提供することを課題とする。または、ブルー相を示す液晶材料を利用した表示装置において、消費電力の低い表示装置を提供することを課題とする。なお、本発明の一態様は、上述した複数の課題のうち、少なくとも一つを解決することができればよい。
【課題を解決するための手段】
【０００６】
上記問題を鑑み、本発明の一態様は、表示装置の各画素に、高純度の酸化物半導体を用いたトランジスタを少なくとも有することを特徴とする。ここで、本明細書における「高純度の酸化物半導体」は、酸化物半導体における水素が極力低減されているものであって、真性又は実質的に真性な半導体を指す。高純度の酸化物半導体の一例としては、含有する水素濃度が少なくとも５×１０^１９／ｃｍ^３以下であって、好ましくは５×１０^１８／ｃｍ^３以下、さらに好ましくは５×１０^１７／ｃｍ^３以下、または１×１０^１６／ｃｍ^３未満である酸化物半導体である。そして、キャリア濃度が、１×１０^１４／ｃｍ^３未満、好ましくは１×１０^１２／ｃｍ^３未満、さらに好ましくは１×１０^１１／ｃｍ^３未満、または６．０×１０^１０／ｃｍ^３未満である酸化物半導体膜をチャネル形成領域に用いてトランジスタを構成する。なお、酸化物半導体層中の水素濃度測定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で行えばよい。
【０００７】
本発明の一態様は、トランジスタを含む画素が設けられた画素部を有する第１の基板と、前記第１の基板と対向する第２の基板と、前記第１の基板及び前記第２の基板の間に配置された液晶層とを有し、前記液晶層は、ブルー相を示す液晶材料を有し、前記トランジスタは、ゲートが走査線に電気的に接続され、ソースまたはドレインの一方が信号線に電気的に接続され、ソースまたはドレインの他方が電極に電気的に接続され、前記トランジスタは、水素濃度が５×１０^１９／ｃｍ^３以下である酸化物半導体層を有することを特徴とする表示装置である。
【０００８】
また、本発明の一態様は、トランジスタを含む画素が設けられた画素部を有する第１の基板と、前記第１の基板と対向する第２の基板と、前記第１の基板及び前記第２の基板の間に配置された液晶層と、デジタルビデオ信号をアナログビデオ信号に変換する容量分割型のデジタルアナログコンバータとを有し、前記液晶層は、ブルー相を示す液晶材料を有し、前記トランジスタは、ゲートが走査線に電気的に接続され、ソースまたはドレインの一方が信号線に電気的に接続され、ソースまたはドレインの他方が電極に電気的に接続され、前記トランジスタは、水素濃度が５×１０^１９／ｃｍ^３以下である酸化物半導体層を有し、前記アナログビデオ信号は、前記信号線及び前記トランジスタを介して前記電極に入力されることを特徴とする表示装置である。
【０００９】
また、本発明の一態様は、前記表示装置が静止画像を表示する期間の間に、前記画素部に含まれる全ての走査線に供給される信号の出力が停止される期間を有することを特徴とする。
【００１０】
また、本発明の一態様は、トランジスタを含む画素が設けられた画素部を有する第１の基板と、前記第１の基板と対向する第２の基板と、前記第１の基板及び前記第２の基板の間に配置された液晶層とを有し、前記液晶層は、ブルー相を示す液晶材料を有し、前記画素部を駆動する駆動回路部と、前記駆動回路部を駆動する制御信号、及び前記画素に供給する画像信号を生成する信号生成回路と、前記画像信号をフレーム期間毎に記憶する記憶回路と、前記記憶回路で前記フレーム期間毎に記憶された画像信号のうち、連続するフレーム期間の画像信号の差分を検出する比較回路と、前記比較回路で差分を検出した際に前記連続するフレーム期間の画像信号を選択して出力する選択回路と、前記比較回路で差分を検出した際に前記制御信号及び前記選択回路より出力される画像信号の前記駆動回路部への供給を行い、前記比較回路で差分を検出しない際に前記制御信号を前記駆動回路部への供給を停止する表示制御回路とを有し、前記トランジスタは、水素濃度が５×１０^１９／ｃｍ^３以下である酸化物半導体層を有することを特徴とする表示装置である。
【００１１】
また、本発明の一態様は、前記制御信号が、高電源電位、低電源電位、クロック信号、スタートパルス信号、またはリセット信号であることを特徴とする。
【００１２】
また、本発明の一態様は、前記酸化物半導体層のキャリア濃度が１×１０^１４／ｃｍ^３未満であることを特徴とする。
【００１３】
また、本発明の一態様は、前記酸化物半導体層のバンドギャップが２ｅＶ以上であることを特徴とする。
【００１４】
また、本発明の一態様は、前記ブルー相を示す液晶材料の固有抵抗は、１×１０^９Ω・ｃｍ以上であることを特徴とする。
【００１５】
また、本発明の一態様は、前記表示装置を具備する電子機器である。
【００１６】
なお、本明細書において、「液晶材料」とは、液晶を含む混合物をさす。そして、ブルー相を示す液晶材料は、液晶及びカイラル剤を含む。液晶は、サーモトロピック液晶、低分子液晶、高分子液晶、強誘電液晶、または反強誘電液晶等を用いる。カイラル剤は、液晶を螺旋構造に配向させ、ブルー相を発現させるために用いる。例えば、５重量％以上のカイラル剤を混合させた液晶材料を液晶層に用いる。
【００１７】
なお、トランジスタは、その構造上、ソースとドレインの区別が困難である。さらに、回路の動作によっては、電位の高低が入れ替わる場合もある。したがって、本明細書中では、ソースとドレインは特に特定せず、第１の電極（または第１端子）、第２の電極（または第２端子）と記述する。例えば、第１の電極がソースである場合には、第２の電極とはドレインを指し、逆に第１の電極がドレインである場合には、第２の電極とはソースを指すものとする。
【００１８】
なお、本明細書において、「開口率」とは、単位面積に対し、光が通過する領域の面積の比率について表したものであり、光を透過しない部材が占める領域が広くなると、開口率が低下し、光を透過する部材が占める領域が広くなると開口率が向上することとなる。表示装置では、画素電極に重畳する配線、容量線の占める面積、及びトランジスタのサイズを小さくすることで開口率が向上することとなる。
【００１９】
また、本明細書において、「ＡとＢとが接続されている」と記載する場合は、ＡとＢとが電気的に接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟んで接続されている場合）と、ＡとＢとが機能的に接続されている場合（つまり、ＡとＢとの間に別の回路を挟んで機能的に接続されている場合）と、ＡとＢとが直接接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟まずに接続されている場合）とを含むものとする。なお、Ａ、Ｂは、それぞれ対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層等）であるものとする。
【００２０】
また、本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という序数は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。例えば、「第１のトランジスタ」と本明細書で記載していても、他の構成要素と混同を生じない範囲において「第２のトランジスタ」と読み替えることが可能である。
【発明の効果】
【００２１】
本発明の一態様によれば、各画素に設けられるスイッチング素子として、高純度の酸化物半導体を用いたトランジスタを用いている。高純度の酸化物半導体を用いたトランジスタは、安定した電気特性を有している。例えば、１００Ｖ以上、好ましくは５００Ｖ、さらに好ましくは１ｋＶ以上のドレイン耐圧を有せしめることが可能である。このため、ブルー相を示す液晶材料を利用した表示装置のように駆動電圧が高い場合であっても、そのようなトランジスタを用いることにより、信頼性の高い表示装置を提供することができる。
【００２２】
それに加えて、高純度の酸化物半導体を用いたトランジスタは、オフ電流を１×１０^−１６Ａ以下、好ましくは１×１０^−１７Ａ以下、さらに好ましくは１×１０^−１８Ａ以下に低減することができる。このため、保持容量で電圧を保持できる期間を長く取ることができるので、静止画等を表示する際の消費電力を抑制することができる。
【００２３】
また、静止画像と動画像を判定し、静止画像を表示する期間において駆動回路部の動作を停止させることにより、表示装置の消費電力を更に抑制することができる。
【図面の簡単な説明】
【００２４】
【図１】表示装置の構成の一例を示す図。
【図２】画素の構成の一例を示す等価回路図。
【図３】表示装置のブロック図の一例を示す図。
【図４】画素に対する書き込み期間と保持期間の関係を示す図。
【図５】画素の構成の一例を示す断面図。
【図６】画素の構成の一例を示す断面図。
【図７】画素の構成の一例を示す断面図。
【図８】表示装置のブロック図の一例を示す図。
【図９】駆動回路の一例を示す図。
【図１０】駆動回路のタイミングチャートを示す図。
【図１１】駆動回路の一例を示す図。
【図１２】駆動回路に供給される信号の供給及び停止の手順の一例を示す図。
【図１３】トランジスタの一例を示す平面図及び断面図。
【図１４】トランジスタの作製方法の一例を示す断面図。
【図１５】トランジスタの作製方法の一例を示す断面図。
【図１６】トランジスタの作製方法の一例を示す断面図。
【図１７】トランジスタの作製方法の一例を示す断面図。
【図１８】液晶表示パネルの一例を示す平面図及び断面図。
【図１９】電子機器を示す図。
【図２０】電子機器を示す図。
【図２１】エネルギーバンドを示す図。
【図２２】酸化物半導体を用いたトランジスタを示す図。
【図２３】エネルギーバンドを示す図。
【図２４】エネルギーバンドを示す図。
【図２５】トランジスタの電気特性を示す図。
【図２６】ブルー相を示す液晶材料の電圧に対する透過率特性を示す図。
【図２７】容量分割型のデジタルアナログコンバータの回路構成の一例を示す図。
【発明を実施するための形態】
【００２５】
本発明の一態様に係る実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更しうることは当業者であれば容易に理解される。従って、実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の一態様において、同じ物を指し示す符号は異なる図面間において共通とする。
【００２６】
なお、以下に説明する実施の形態において、特に断りがない限り、本明細書に記載されている他の実施形態と適宜組み合わせて実施することが可能である。
【００２７】
（実施の形態１）
本実施の形態では、本発明の一態様である表示装置の一例について説明する。特に、表示装置の画素部に設けられる画素の構成の一例について説明する。
【００２８】
図１は、本発明の一態様である表示装置の構成の一例を示す図である。図１に示すように、表示装置には、複数の画素２０１がマトリクス状に配置された画素部２０２が基板２００上に設けられている。そして、表示装置は、複数の画素２０１を駆動する回路として、走査線駆動回路２０３（第１の駆動回路）及び信号線駆動回路２０４（第２の駆動回路）を有する。画素２０１は、走査線駆動回路２０３に電気的に接続された第１の配線１０１（走査線）によって供給される走査信号により、各行ごとに選択状態か、非選択状態かが決定される。また、走査信号によって選択されている画素２０１は、信号線駆動回路２０４に電気的に接続された第２の配線１０２Ａ（信号線）によって、第２の配線１０２Ａからビデオ電圧（映像信号、画像信号、ビデオ信号、またはビデオデータともいう）が供給される。
【００２９】
なお、図１においては、走査線駆動回路２０３及び信号線駆動回路２０４が基板２００上に設けられる構成を示しているが、本発明はこの構成に限定されない。すなわち、走査線駆動回路２０３または信号線駆動回路２０４のいずれか一方が基板２００上に設けられており、他方は別途実装されていてもよい。また、画素部２０２のみが基板２００上に設けられており、走査線駆動回路２０３及び信号線駆動回路２０４は別途実装されていてもよい。
【００３０】
また、図１においては、複数の画素２０１がマトリクス状に配置（ストライプ配置）されている例を示しているが、本発明はこの構成に限定されない。すなわち、画素２０１の配置構成として、ストライプ配置だけでなく、デルタ配置、ベイヤー配置等を採用することができる。
【００３１】
また、画素部２０２における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
【００３２】
また、図１において、第１の配線１０１及び第２の配線１０２Ａの本数が、それぞれ画素の行方向及び列方向の数に１対１で対応したものを示しているが、本発明はこの構成に限定されない。例えば、隣り合う画素間で、第１の配線１０１または第２の配線１０２Ａを共有して画素２０１を駆動する構成としてもよい。
【００３３】
図２（Ａ）は、図１における画素２０１の構成の一例を示す等価回路図である。
【００３４】
画素６４００には、トランジスタ（以下、スイッチング用トランジスタと呼ぶことがある）６４０１と、液晶素子６４０２と、容量素子６４０３が設けられている。液晶素子６４０２は、一対の電極（画素電極及び対向電極）間にブルー相を示す液晶材料を挟んだ構成を有する。
【００３５】
トランジスタ６４０１は、ゲートが走査線６４０６に電気的に接続され、ソースまたはドレインの一方が信号線６４０５に電気的に接続され、ソースまたはドレインの他方が画素電極に電気的に接続されている。ここで、本実施の形態においては、トランジスタ６４０１として高純度の酸化物半導体層を有するトランジスタを用いている。このとき、トランジスタ６４０１はｎチャネル型のトランジスタである。
【００３６】
容量素子６４０３は、一対の電極間に絶縁層を誘電体として挟むことにより構成されている。そして、容量素子６４０３の大きさは、画素部に配置される薄膜トランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。容量素子６４０３の大きさは、トランジスタ６４０１のオフ電流等を考慮して設定すればよい。本実施の形態では、トランジスタ６４０１として高純度の酸化物半導体層を有するトランジスタを用いていることにより、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する容量を設ければ充分である。
【００３７】
なお、図２（Ａ）においてはトランジスタ６４０１のソースまたはドレインの他方が容量素子６４０３に電気的に接続される構成としているが、本発明はこの構成に限定されず、図２（Ｂ）に示すように容量素子６４０３を設けない構成とすることもできる。すなわち、本発明においては、トランジスタ６４０１として高純度の酸化物半導体層を有するトランジスタを用いており、トランジスタ６４０１のオフ電流が充分に低減されているため、液晶材料を一対の電極間に挟んで形成される液晶容量等でも電圧を保持できる期間を充分に長く取ることができる。さらに、本実施の形態における表示装置は透過型または半透過型であるため、容量素子６４０３を設けない構成とすることにより、開口率を向上させることができる。
【００３８】
次に、画素２０１におけるトランジスタ６４０１の平面図及び断面図の一例を図５に示す。図５に示すトランジスタ４２０は、トランジスタ６４０１に対応するものであり、ボトムゲート型の構造である。また、チャネル領域となる酸化物半導体層４０３に対して下側に配線（ゲート電極）４０１を有し、酸化物半導体層４０３を間に挟んで配線４０１と反対側に、配線（ソース電極及びドレイン電極の一方）４０５ａ、及び配線（ソース電極及びドレイン電極の他方）４０５ｂを有するため、逆スタガ型のトランジスタとも呼ばれる。
【００３９】
第１の基板４４１上に設けられている配線４０１は、トランジスタ４２０のゲート電極として機能する。そして、配線４０１は、走査線そのものであってもよいし、走査線そのものではないが走査線に電気的に接続されている配線であってもよい。
【００４０】
また、配線４０１を覆うようにゲート絶縁層４０２が設けられている。そして、ゲート絶縁層４０２上には酸化物半導体層４０３が設けられている。そして、酸化物半導体層４０３上には、配線４０５ａ、及び配線４０５ｂが設けられている。配線４０５ａ、及び配線４０５ｂは、酸化物半導体層４０３に電気的に接続されており、一方がソース電極として機能し、他方がドレイン電極として機能する。なお、配線４０５ａは、信号線そのものであってもよいし、信号線そのものではないが信号線に電気的に接続されている電極であってもよい。
【００４１】
また、トランジスタ４２０を覆うように絶縁膜４１３が設けられている。絶縁膜４１３には開口部が形成されており、この開口部において第１の電極４４７と配線４０５ｂとが電気的に接続されている。なお、図５（Ｂ）においては、絶縁膜４１３が第１の絶縁膜４０７、第２の絶縁膜４０９、第３の絶縁膜４１７の３層構造となっているが、この構成に限定されるものではない。すなわち、絶縁膜４１３は、単層構造でもよいし、２層構造でもよいし、３層以上の積層構造でもよい。
【００４２】
次に、酸化物半導体層４０３について詳細に説明する。
【００４３】
本実施の形態で用いる酸化物半導体層４０３は、酸化物半導体を用いたトランジスタの電気特性に悪影響を与える不純物が極めて少ないレベルにまで低減されたものであって、高純度化されたものである。電気特性に悪影響を与える不純物の代表例としては、水素が挙げられる。水素は、酸化物半導体中でキャリアの供与体（ドナー）となり得る不純物であり、酸化物半導体中に水素が多量に含まれていると、酸化物半導体がＮ型化されてしまう。このように水素が多量に含まれた酸化物半導体を用いたトランジスタは、ノーマリーオンとなってしまう。そして、トランジスタのオン・オフ比を十分にとることができない。したがって、本明細書における「高純度の酸化物半導体」は、酸化物半導体における水素が極力低減されているものであって、真性又は実質的に真性な半導体を指す。高純度の酸化物半導体の一例としては、含有する水素濃度が少なくとも５×１０^１９／ｃｍ^３以下であって、好ましくは５×１０^１８／ｃｍ^３以下、さらに好ましくは５×１０^１７／ｃｍ^３以下、または１×１０^１６／ｃｍ^３未満である酸化物半導体である。そして、キャリア濃度が、１×１０^１４／ｃｍ^３未満、好ましくは１×１０^１２／ｃｍ^３未満、さらに好ましくは１×１０^１１／ｃｍ^３未満、または６．０×１０^１０／ｃｍ^３未満である酸化物半導体膜をチャネル形成領域に用いてトランジスタを構成する。なお、酸化物半導体層中の水素濃度測定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で行えばよい。
【００４４】
また、酸化物半導体層のエネルギーギャップは、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。
【００４５】
このように、酸化物半導体層に含まれる水素を徹底的に除去することにより得られる高純度の酸化物半導体層をトランジスタのチャネル形成領域に用いることで、オフ電流値が極めて小さいトランジスタを提供できる。
【００４６】
ここで、オフ電流（リーク電流ともいう）とは、−５Ｖ〜−２０Ｖの範囲において任意のゲート電圧を印加したときにトランジスタのソース−ドレイン間を流れる電流のことであり、本明細書に開示する酸化物半導体を用いたトランジスタは、チャネル幅（ｗ）が１μｍあたりの電流値が１００ａＡ／μｍ以下、好ましくは１０ａＡ／μｍ以下、さらに好ましくは１ａＡ／μｍ以下である。
【００４７】
次に、酸化物半導体を用いたトランジスタの電導機構について図２１乃至図２４を用いて説明する。なお、以下の説明では、理解の容易のため理想的な状況を仮定しており、そのすべてが現実の様子を反映しているとは限らない。また、以下の説明はあくまでも一考察に過ぎず、発明の有効性に影響を与えるものではないことを付記する。
【００４８】
図２１は、金属（Ｍｅｔａｌ）の仕事関数（φ_Ｍ）と、酸化物半導体（ＯＳ）の電子親和力（χ）の関係を示すものである。金属のフェルミ準位をＥ_Ｆとし、酸化物半導体のフェルミ準位をＥ_ｆ、伝導帯下端のエネルギーをＥ_Ｃ、価電子帯上端のエネルギーをＥ_Ｖ、真性フェルミ準位をＥ_ｉとし、酸化物半導体のエネルギーバンドギャップをＥ_ｇとする。なお、酸化物半導体のエネルギーバンドギャップ（Ｅ_ｇ）は３．０〜３．５ｅＶである。
【００４９】
図２１において、従来のようなｎ型化した酸化物半導体の場合、フェルミ準位（Ｅ_ｆ）は、バンドギャップ（Ｅ_ｇ）の中央に位置する真性フェルミ準位（Ｅ_ｉ）から離れて、伝導帯（Ｅ_Ｃ）寄りに位置する。
【００５０】
ここで、キャリア密度を低減し真性半導体に近づけることで、酸化物半導体のフェルミ準位（Ｅ_ｆ）は真性フェルミ準位（Ｅ_ｉ）に近づく。本実施の形態の真性又は実質的に真性な酸化物半導体とは、フェルミ準位（Ｅ_ｆ）が真性フェルミ準位（Ｅ_ｉ）に近接又は一致するまで、キャリア密度が低減されている状態を指す。
【００５１】
本実施の形態における真性又は実質的に真性な酸化物半導体は、以下の技術思想に基づいて得られるものである。
【００５２】
まず、酸化物半導体をｎ型化する要因の一つとして、酸化物半導体中に水素を含むことが挙げられる。酸化物半導体において水素はドナーとなり、伝導帯の下０．１〜０．２ｅＶに浅い準位を形成して、キャリア濃度を増加させる。
【００５３】
また、ｎ型化する他の要因の一つとして、酸化物半導体の主成分である酸素が欠損（酸素欠損）していることが挙げられる。酸素欠損は、酸化物半導体に深いドナー準位を形成し、キャリア濃度を増加させる。
【００５４】
半導体において、状態密度（ＤＯＳ：ｄｅｎｓｉｔｙ ｏｆ ｓｔａｔｅ）等の物性研究は多くなされているが、これらの研究は、欠陥の準位そのものを十分に減らすという思想を含まない。本実施の形態では、ＤＯＳ増大の原因たり得る水や水素を酸化物半導体中より除去することで、高純度化し、真性化した酸化物半導体を作製する。これは、ＤＯＳそのものを十分に減らすという思想に基づくものである。
【００５５】
すなわち本実施の形態では、ｎ型化の要因である水素等の不純物を酸化物半導体から極力除去すること、かつ、酸素欠損を除去することによって、酸化物半導体を高純度化することを特徴している。そして、高純度化することで、真性又は実質的に真性の酸化物半導体を得るものである。これにより、図２１において、フェルミ準位（Ｅ_ｆ）は真性フェルミ準位（Ｅ_ｉ）と同程度とすることができる。
【００５６】
具体的には、酸化物半導体の水素濃度を５×１０^１９／ｃｍ^３以下、望ましくは５×１０^１８／ｃｍ^３以下、より望ましくは５×１０^１７／ｃｍ^３以下まで低減する。そして、従来と比べて十分に小さいキャリア濃度の値（例えば、１×１０^１２／ｃｍ^３未満、望ましくは１．４５×１０^１０／ｃｍ^３以下）とすることが好ましい。
【００５７】
図２２は、真性又は実質的に真性な酸化物半導体を用いて作製したトランジスタの一例であり、逆スタガー型のボトムゲート構造の薄膜トランジスタを示している。ゲート電極（ＧＥ）上にゲート絶縁膜（ＧＩ）を介して酸化物半導体層（ＯＳ）が設けられ、その上にソース電極（Ｓ）およびドレイン電極（Ｄ）が設けられている。
【００５８】
ここで、酸化物半導体とソース及びドレインとの間にショットキー型の障壁が形成されないことが好ましい。本実施の形態では、酸化物半導体の電子親和力（χ）と、ソース電極及びドレイン電極となる金属の仕事関数（φ_Ｍ）とをほぼ等しくする。例えば、酸化物半導体のバンドギャップ（Ｅ_ｇ）が３．１５ｅＶである場合、電子親和力（χ）は４．３ｅＶであると言われており、仕事関数（φ_Ｍ）が４．３ｅＶ程度であるチタン（Ｔｉ）を酸化物半導体に接触させた構造を有するソース電極及びドレイン電極を形成すればよい。
【００５９】
図２３に、図２２のＡ−Ａ’断面におけるエネルギーバンド図（模式図）を示す。図２３（Ａ）は、ソース（Ｓ）とドレイン（Ｄ）の間の電位差をゼロ（等電位、Ｖ_Ｄｓ＝０Ｖ）とした場合を示しており、図２３（Ｂ）は、ソースに対しドレイン及びゲートの電位を高くした場合（Ｖ_Ｄｓ＞０、Ｖ_Ｇｓ＞０）を示している。
【００６０】
図２３（Ｂ）において黒丸（●）は電子を示す。ゲートおよびドレイン（Ｄ）に正の電位が与えられると、電子はバリア（ｈ）をこえて酸化物半導体（ＯＳ）に注入され、ドレイン（Ｄ）に向かって流れる。バリア（ｈ）の高さは、ゲート電圧とドレイン電圧に依存して変化するが、正のドレイン電圧が印加される場合には、電圧印加のない図２３（Ａ）のバリアの高さ、すなわち１／２Ｅ_ｇより低くなる。このように、ゲートに正の電圧を印加すると、図２３（Ｂ）に示すようにポテンシャル障壁が低下し、トランジスタは電流が流れるオン状態を示す。一方、ゲートに電圧を印加しない場合（Ｖｇ＝０Ｖ）は、高いポテンシャル障壁（１／２Ｅ_ｇ）のため、トランジスタは電流が流れないオフ状態を示す。
【００６１】
図２４に、図２２のＢ−Ｂ’断面におけるエネルギーバンド図（模式図）を示す。
【００６２】
図２４（Ａ）に示すように、ゲートに正の電位が与えられた場合、電子は、ゲート絶縁膜（ＧＩ）と酸化物半導体（ＯＳ）との界面付近（酸化物半導体のエネルギー的に安定な最低部）を移動する。
【００６３】
一方、図２４（Ｂ）に示すように、ゲートに負の電位（逆バイアス）が与えられた場合、少数キャリアであるホールは実質的にゼロであるため、ソース−ドレイン間の電流は限りなくゼロに近い値となる。
【００６４】
このように、真性又は実質的に真性な酸化物半導体を用いてトランジスタを形成することで、ゲートに負の電位が与えられた場合のソース−ドレイン間の電流（オフ電流）は測定限界である１０^−１３Ａ以下が実現可能となる。また、真性又は実質的に真性な酸化物半導体を用いたトランジスタでは温度特性が良好であり、代表的には、−２５℃から１５０℃までの温度範囲において、トランジスタの電流電圧特性において、オン電流、オフ電流、電界効果移動度、Ｓ値、及びしきい値電圧の変動がほとんどなく、温度による電流電圧特性の劣化がほとんどない。
【００６５】
なお、真性又は実質的に真性な酸化物半導体は、ゲート絶縁膜との界面特性が顕在化する。そのため、ゲート絶縁膜と酸化物半導体との界面を良好にすることが好ましい。具体的には、例えば、ＶＨＦ帯〜マイクロ波帯の電源周波数で生成される高密度プラズマを用いたＣＶＤ法で作製される絶縁膜や、スパッタリング法で作製される絶縁膜などを用いることが好ましい。
【００６６】
次に、酸化物半導体を用いたトランジスタのホットキャリア劣化について説明する。
【００６７】
ホットキャリア劣化とは、高速に加速された電子がチャネル中のドレイン近傍でゲート絶縁膜中に注入されて固定電荷となったり、ゲート絶縁膜界面にトラップ準位を形成することにより、しきい電圧の変動やゲートリーク等のトランジスタ特性の劣化が生じることであり、ホットキャリア劣化の要因としては、チャネルホットエレクトロン注入（ＣＨＥ注入）とドレインアバランシェホットキャリア注入（ＤＡＨＣ注入）がある。
【００６８】
シリコンはバンドギャップが１．１２ｅＶと小さいため、アバランシェ降伏によって雪崩的に電子が発生しやすく、ゲート絶縁膜への障壁を越えられるほど高速に加速される電子数が増加する。一方、本実施の形態で示す酸化物半導体は、バンドギャップが３．１５ｅＶと広いため、アバランシェ降伏が生じにくく、シリコンと比べてホットキャリア劣化の耐性が高い。
【００６９】
なお、高耐圧材料の一つであるシリコンカーバイドのバンドキャップと酸化物半導体のバンドギャップは同等であるが、酸化物半導体の方が、移動度が２桁程小さいため、電子が加速されにくい。また、ゲート絶縁膜である酸化膜との障壁が、シリコンカーバイド、窒化ガリウム、シリコンよりも大きいため、酸化膜に注入される電子が極めて少ない。この結果、真性又は実質的に真性な酸化物半導体を用いたトランジスタは、シリコンカーバイド、窒化ガリウム、またはシリコンを用いたトランジスタよりホットキャリア劣化が生じにくく、ドレイン耐圧が高いといえる。また、チャネルとして機能する酸化物半導体と、ソース電極及びドレイン電極との間に、意図的に低濃度不純物領域を形成する必要が無いため、トランジスタ構造が極めて簡単になり、製造工程数を低減できる。
【００７０】
以上のように、真性又は実質的に真性な酸化物半導体を用いたトランジスタはドレイン耐圧が高く、具体的には１００Ｖ以上、好ましくは５００Ｖ、好ましくは１ｋＶ以上のドレイン耐圧を有することが可能である。
【００７１】
なお、このような真性又は実質的に真性な酸化物半導体を用いたトランジスタではオフ電流が極めて小さいため、通常の大きさのトランジスタ素子の測定方法では正確な値を測定することが困難である。そこで、測定のための評価用素子（ＴＥＧとも呼ぶ）を作製して測定する。以下、その測定によって得られたオフ電流について以下に説明する。
【００７２】
ＴＥＧには、Ｌ／Ｗ＝３μｍ／５０μｍのトランジスタを２００個並列に接続して作製されたＬ／Ｗ＝３μｍ／１００００μｍのトランジスタを設けた。その初期特性を図２５に示す。ここでは、Ｖｇを−２０Ｖ〜＋５Ｖまでの範囲で示している。トランジスタの初期特性を測定するため、基板温度を室温とし、ソース−ドレイン間電圧（以下、ドレイン電圧またはＶｄという）を１０Ｖとし、ソース−ゲート間電圧（以下、ゲート電圧またはＶｇという）を−２０Ｖ〜＋２０Ｖまで変化させたときのソース−ドレイン電流（以下、ドレイン電流またはＩｄという）の変化特性、すなわちＶｇ−Ｉｄ特性を測定した。
【００７３】
図２５に示すように、チャネル幅Ｗが１００００μｍのトランジスタは、Ｖｄが１Ｖ及び１０Ｖのいずれにおいても、ゲート電圧が−５Ｖから−２０Ｖの範囲におけるドレイン電流（オフ電流）は１×１０^−１３［Ａ］以下となっており、測定機（半導体パラメータ・アナライザ、Ａｇｉｌｅｎｔ ４１５６Ｃ；Ａｇｉｌｅｎｔ社製）の分解能（１００ｆＡ）以下となっている。この値は、チャネル幅１μｍに換算すると、オフ電流は１×１０^−１７Ａ／μｍ（＝１０ａＡ／μｍ）に相当する。
【００７４】
図２５に示すように、トランジスタのオフ電流を１×１０^−１３［Ａ］以下とすることができたのは、酸化物半導体層中における水素濃度が十分に低減されているためである。すなわち、酸化物半導体層中の水素濃度は、５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下、または１×１０^１６ａｔｏｍｓ／ｃｍ^３未満である。なお、酸化物半導体層中の水素濃度測定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で行えばよい。
【００７５】
また、酸化物半導体層中のキャリア濃度は、１×１０^１４／ｃｍ^３未満、好ましくは１×１０^１２／ｃｍ^３未満、さらに好ましくは１×１０^１１／ｃｍ^３未満、または６．０×１０^１０／ｃｍ^３未満である。即ち、酸化物半導体層中のキャリア濃度は、限りなくゼロに近いものである。なお、キャリア濃度の測定方法の具体例としては、ＭＯＳキャパシタを作製し、前記ＭＯＳキャパシタのＣＶ測定の結果（ＣＶ特性）を評価することによって求める方法が挙げられる。
【００７６】
以上のように、トランジスタのチャネル幅Ｗが１×１０^４μｍであり、チャネル長が３μｍの素子であっても、オフ電流が１０^−１３Ａ以下であり、サブスレッショルドスイング値（Ｓ値）が０．１Ｖ／ｄｅｃ．以下（ゲート絶縁膜厚１００ｎｍ）という優れた電気特性が得られる。このように、酸化物半導体中の不純物が極力含まれないように高純度化することにより、トランジスタの動作を良好なものとすることができる。そして、オフ状態における電流値（オフ電流値）が極めて小さいトランジスタを図２のトランジスタ６４０１として用いることにより、映像信号等の電気信号の保持時間を長くすることができる。
【００７７】
具体的には、上述の酸化物半導体層を具備するトランジスタは、チャネル幅１μｍにおけるオフ電流を１×１０^−１７Ａ以下とすることができる。一方、例えば低温ポリシリコンを具備するトランジスタでは、オフ電流が１×１０^−１２Ａ相当であると見積もって設計等行うこととなっている。そのため、酸化物半導体を有するトランジスタでは、低温ポリシリコンを具備するトランジスタに比較して、保持容量が同等（０．１ｐＦ程度）である際、電圧の保持期間を１０^５倍程度に引き延ばすことができる。一例として、通常、低温ポリシリコンを用いたトランジスタを有する画素では表示を６０フレーム／秒（１フレームあたり１６ｍｓｅｃ）で行っている。これは静止画であっても同じで、レートを低下させる（書き込みの間隔を伸ばす）と、画素の電圧が低下して表示に支障をきたすためである。一方、上述の酸化物半導体層を具備するトランジスタを用いた場合、オフ電流が小さいため、１回の信号書き込みによる保持期間を１０^５倍の１６００秒程度とすることができる。そして、少ない画像信号の書き込み回数でも、表示部での静止画の表示を行うことができる。保持期間を長くとれるため、特に静止画の表示を行う際に、信号の書き込みを行う頻度を低減することができる。こうして、表示装置の低消費電力化を図ることができる。
【００７８】
また、アモルファスシリコンの場合、チャネル幅１μｍあたりのオフ電流は、１×１０^−１３Ａ以上である。したがって、保持容量が同等（０．１ｐＦ程度）である際、高純度の酸化物半導体を用いたトランジスタの方がアモルファスシリコンを用いたトランジスタに比較して、電圧の保持期間を１０^４倍以上に引き延ばすことができる。
【００７９】
図４（Ａ）では、書き込み期間と保持期間（１フレーム期間ともいう）の関係について示している。図４（Ａ）において、期間２５１、２５２が保持期間に相当し、期間２６１、２６２が書き込み期間に相当する。図４（Ａ）においては、保持期間毎に表示素子である液晶素子に印加する電圧の極性（図中、プラス記号、マイナス記号に図示）を反転することで液晶素子に印加される電界が偏らず、液晶素子の劣化の程度を低減できる。また図４（Ｂ）では、図４（Ａ）の書き込み期間２６１、２６２において、複数回の極性の反転した電圧の書き込みを行う関係を示している。図４（Ｂ）に示すように、書き込み期間２６１、２６２に複数回の極性の反転した電圧の書き込みを行うことによって、液晶素子の劣化の程度をさらに低減することができる。なお書き込み期間２６１、２６２の最後に印加する電圧の書き込みは、保持期間内に保持するための極性とするものである。
【００８０】
前述の高純度の酸化物半導体層を具備するトランジスタは、保持期間（期間２５１、期間２５２）を長く取ることができるため、特に静止画の表示を行う際に、信号の書き込みを行う頻度を著しく低減することができる。このため、表示の切り替えが少ない静止画等の表示では、画素への信号の書き込み回数を低減することができるため、低消費電力化を図ることができる。
【００８１】
なお、静止画表示において、保持期間中の液晶素子に印加されている電圧の保持率を考慮して、適宜リフレッシュ動作してもよい。例えば、液晶素子の画素電極に信号を書き込んだ直後における電圧の値（初期値）に対して所定のレベルまで電圧が下がったタイミングでリフレッシュ動作を行えばよい。所定のレベルとする電圧は、初期値に対してチラツキを感じない程度に設定することが好ましい。具体的には、初期値に対して１０％低い状態、好ましくは３％低い状態となる毎に、リフレッシュ動作（再度の書き込み）を行うのが好ましい。
【００８２】
また、静止画表示における保持期間において、対向電極（共通電極、コモン電極ともいう。）をフローティング状態とすることもできる。具体的には、対向電極にコモン電位を与える電源と対向電極との間にスイッチを設け、書き込み期間中はスイッチをオンにして電源から対向電極にコモン電位を与えた後、残りの保持期間においてはスイッチをオフにしてフローティング状態とすればよい。
【００８３】
なお図４（Ａ）、（Ｂ）において、液晶素子に印加する電圧は、ドット反転駆動、ソースライン反転駆動、ゲートライン反転駆動、フレーム反転駆動等を用いて駆動するよう入力する構成とすればよい。
【００８４】
次に、ブルー相を示す液晶材料について説明する。
【００８５】
ブルー相を示す液晶材料は、液晶及びカイラル剤を含む。液晶は、サーモトロピック液晶、低分子液晶、高分子液晶、強誘電性液晶、反強誘電性液晶等を用いる。これらの液晶材料は、条件により、コレステリック相、コレステリックブルー相、スメクチック相、スメクチックブルー相、キュービック相、カイラルネマチック相、等方相等を示す。カイラル剤は、液晶を螺旋構造に配向させ、ブルー相を発現させるために用いる。例えば、５重量％以上のカイラル剤を混合させた液晶材料を液晶層に用いればよい。また、カイラル剤は、液晶に対する相溶性が良く、かつ捩れ力の強い材料を用いる。そして、Ｒ体、Ｓ体のどちらか片方の材料が良く、Ｒ体とＳ体の割合が５０：５０のラセミ体は使用しないようにすることが好ましい。
【００８６】
ブルー相であるコレステリックブルー相及びスメクチックブルー相は、螺旋ピッチが５００ｎｍ以下とピッチの比較的短いコレステリック相またはスメクチック相を有する液晶材料にみられる。液晶材料の配向は二重ねじれ構造を有する。
【００８７】
ブルー相を示す液晶材料は、無電界のときは光学的に等方状態であり、電界が加えられると液晶材料の複屈折が誘起され、光に変調をかける。すなわち、ブルー相を示す液晶材料を含む表示装置は、ノーマリーブラックモードとなる。なお、ブルー相を示す液晶材料に電界を加える際は、基板面内に平行な成分が主である横方向に電界が加わるようにすることが好ましい。また、ブルー相を示す液晶材料を含む表示装置は、配向膜の形成が不要であるため、低コストの表示装置を提供することができる。
【００８８】
なお、ブルー相は狭い温度範囲でしか発現が難しいため、温度範囲を広く改善するために光硬化樹脂及び光重合開始剤を液晶材料に添加し、高分子安定化処理を行うことが好ましい。高分子安定化処理は、液晶、カイラル剤、光硬化樹脂、及び光重合開始剤を含む液晶材料に、光硬化樹脂、及び光重合開始剤が反応する波長の光を照射して行う。この高分子安定化処理は、温度制御を行って等方相を示した状態で光照射して行ってもよいし、ブルー相を発現した状態で光照射して行ってもよい。例えば、液晶層の温度を制御し、ブルー相を発現した状態で液晶層に光を照射することにより高分子安定化処理を行う。但し、この方法に限定されず、ブルー相と等方相間の相転移温度から＋１０℃以内、好ましくは＋５℃以内の等方相を発現した状態で液晶層に光を照射することにより高分子安定化処理を行ってもよい。ここで、ブルー相と等方相間の相転移温度とは、昇温時にブルー相から等方相に転移する温度又は降温時に等方相からブルー相に相転移する温度をいう。
【００８９】
高分子安定化処理の一例としては、液晶層を等方相まで加熱した後、徐々に降温させてブルー相にまで相転移させ、ブルー相が発現する温度を保持した状態で光を照射する方法が挙げられる。また、液晶層を徐々に加熱して等方相に相転移させた後、ブルー相と等方相間の相転移温度から＋１０℃以内、好ましくは＋５℃以内状態（等方相を発現した状態）で光を照射する方法を用いてもよい。また、液晶材料に含まれる光硬化樹脂として、紫外線硬化樹脂（ＵＶ硬化樹脂）を用いる場合、液晶層に紫外線を照射すする方法を用いてもよい。なお、ブルー相を発現させなくとも、ブルー相と等方相間の相転移温度から＋１０℃以内、好ましくは＋５℃以内状態（等方相を発現した状態）で光を照射して高分子安定化処理を行えば、応答速度が１ｍｓｅｃ以下と短く、高速応答が可能である。
【００９０】
また、ブルー相を示す液晶材料の固有抵抗（比抵抗ともいう。）は、できる限り高い方が好ましい。この理由は、液晶材料の固有抵抗が低い場合、画素電極から液晶層を介して対向電極側に電荷漏れ（リーク）が発生し、液晶層に印加される電圧値に影響が出てしまうためである。したがって、本発明の一態様においては、ブルー相を示す液晶材料の固有抵抗が１×１０^９Ω・ｃｍ以上であり、好ましくは１×１０^１１Ω・ｃｍ以上であり、さらに好ましくは１×１０^１２Ω・ｃｍ以上とするとよい。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。
【００９１】
本実施の形態においては、ブルー相を示す液晶材料を液晶層に用いた場合の長所である液晶の高速応答性、視野角依存性がないといった長所を生かすとともに、ブルー相を示す液晶材料特有の欠点を解消するために、画素のスイッチング素子として高純度の酸化物半導体層を有するトランジスタを用いている。すわなち、ブルー相を示す液晶材料は、駆動電圧が他の液晶駆動方式に比べて極めて高いため、スイッチング素子として用いるトランジスタに高いドレイン耐圧が要求されるとともに、消費電力を抑制することが必要とされるが、本実施の形態においては、高いドレイン耐圧を有し、オフ電流が極めて低いという優れた電気特性を有するトランジスタをスイッチング素子として用いているため、画像品質及び信頼性に優れ、かつ消費電力の抑制された表示装置を提供することができる。
【００９２】
（実施の形態２）
本実施の形態では、ブルー相を示す液晶材料を含む表示装置の一例について説明する。特に、画素の構成の一例について説明する。
【００９３】
ブルー相を示す液晶材料を含む表示装置は、基板面に概略平行（すなわち水平な方向）な電界を生じさせて基板と平行な面内で液晶分子を動かすことにより、階調を制御する方式（以下、「横電界方式」という。）を用いることができる。例えば、図５（Ａ）、図５（Ｂ）に示すような電極の構造を用いることにより、横電界方式の表示装置とすることができる。なお、図５（Ｂ）は、図５（Ａ）の線Ｘ１−Ｘ２における断面図である。
【００９４】
図５（Ａ）に示すように、複数のソース配線（配線４０５ａを含む）は互いに平行（図中、上下方向に延伸）かつ互いに離間した状態で配置されている。また、複数のゲート配線（配線４０１を含む）は、ソース配線に略直交する方向（図中、左右方向）に延伸し、かつ互いに離間するように配置されている。容量配線４０８は、複数のゲート配線それぞれに隣接する位置に配置されており、ゲート配線に概略平行な方向、つまり、ソース配線に概略直交する方向（図中、左右方向）に延伸している。ソース配線と、容量配線４０８及びゲート配線とによって、略長方形の空間が囲まれているが、この空間に液晶表示装置の第１の電極４４７、第２の電極４４８が液晶層４４４を介して配置されている。スイッチとしての機能を有するトランジスタ４２０は、図中、左上の角に配置されている。また、第１の電極４４７及びトランジスタ４２０は、マトリクス状に複数配置されている。
【００９５】
図５（Ｂ）に示すように、第１の基板４４１と第２の基板４４２との間には液晶層４４４が設けられている。第１の基板４４１及び第２の基板４４２は透光性を有する基板であり、外側（液晶層４４４と反対側）に偏光板４４３ａ、４４３ｂがそれぞれ設けられている。また、第１の基板４４１と第２の基板４４２との平均間隔（以下、セルギャップと呼ぶことがある。）は、例えば１μｍ以上１０μｍ以下とすればよい。
【００９６】
トランジスタ４２０は、第１の基板４４１上に設けられており、配線４０１、ゲート絶縁層４０２、及び酸化物半導体層４０３を含む。本実施の形態においては、酸化物半導体層４０３として高純度の酸化物半導体層を用いる。また、酸化物半導体層４０３は、ソース電極又はドレイン電極として機能する配線４０５ａ、４０５ｂに電気的に接続されている。なお、図５（Ｂ）に示すトランジスタ４２０は逆スタガ型のトランジスタであるが、本発明はこの構成に限定されない。すなわち、トップゲート型のトランジスタを用いることもできる。
【００９７】
また、第１の絶縁膜４０７は、トランジスタ４２０を覆うように設けられており、酸化物半導体層４０３に接している。そして、第２の絶縁膜４０９は第１の絶縁膜４０７上に設けられており、第３の絶縁膜４１７は第２の絶縁膜４０９上に設けられている。このように図５（Ｂ）に示す表示装置においては、トランジスタを覆う絶縁膜を３層の積層構造としているが、本発明はこの構成に限定されない。すなわち、トランジスタを覆う絶縁膜を単層構造としてもよいし、２層の積層構造としてもよい。
【００９８】
図５（Ｂ）においては、第３の絶縁膜４１７として有彩色の透光性樹脂を用いたものであり、第３の絶縁膜４１７が着色層（カラーフィルタ）として機能する。カラーフィルタを第２の基板４４２（対向基板）側に設ける場合、第１の基板４４１（素子基板）における画素領域の正確な位置合わせが難しく、画質を損なうおそれがある。図５（Ｂ）においては、第１の基板４４１側に第３の絶縁膜４１７をカラーフィルタとして形成しているため、画素領域とカラーフィルタとの正確な位置合わせが容易となる。
【００９９】
有彩色の透光性樹脂は、着色された有彩色の光のみを透過する材料で形成すればよく、具体的には感光性または非感光性の有機樹脂を用いることができる。感光性の有機樹脂層を用いる場合、レジストマスク数を削減することができるため、工程が簡略化できる。
【０１００】
なお、有彩色とは、黒、灰、白などの無彩色を除く色であり、具体例としては、赤色、緑色、青色などを用いることができる。また、シアン、マゼンダ、イエロー（黄）などを用いてもよい。
【０１０１】
また、第３の絶縁膜４１７を着色層（カラーフィルタ）として機能させるため、含ませる着色材料の濃度と光の透過率の関係を考慮して最適な膜厚を制御するとよい。なお、第３の絶縁膜４１７を複数の薄膜で積層する場合、少なくとも一層が有彩色の透光性樹脂であれば、カラーフィルタとして機能させることができる。
【０１０２】
また、有彩色の色によって有彩色の透光性樹脂の膜厚が異なる場合や、遮光層を有する場合、またはトランジスタに起因する凹凸を有する場合は、可視光領域の波長の光を透過する（いわゆる無色透明）絶縁膜を第３の絶縁膜４１７の上に形成し、第３の絶縁膜４１７の表面を平坦化することが好ましい。第３の絶縁膜４１７の平坦性を高めることにより、第１の電極４４７及び第２の電極４４８の被覆性もよく、かつ液晶層のギャップ（膜厚）を均一にすることができるため、液晶表示装置の視認性をより向上させ、高画質化が可能になる。
【０１０３】
また、より高コントラスト及び高精細な表示を行うために、第２の基板４４２に遮光層を設けることが好ましい。このとき、遮光層は、液晶層４４４を介してトランジスタ４２０と重なる領域（少なくともトランジスタの半導体層と重なる領域）に形成するとよい。
【０１０４】
遮光層は、光を反射又は吸収し、遮光性を有する材料を用いて形成する。例えば、黒色の有機樹脂を用いることができる。具体的には、感光性又は非感光性のポリイミド等の樹脂に、顔料系の黒色樹脂やカーボンブラック、チタンブラック等を混合させて形成すればよい。また、遮光性の金属膜を用いることもできる。この場合、クロム、モリブデン、ニッケル、チタン、コバルト、銅、タングステン、又はアルミニウム等を用いればよい。
【０１０５】
また、第１の構造体４４９及び第２の構造体４４５は、第３の絶縁膜４１７の上に設けられており、突起（リブ）と呼ぶことができる。なお、第１の構造体４４９及び第２の構造体４４５は、開口パターンを有し、屈曲部や枝分かれした櫛歯状を含む形状である。
【０１０６】
構造体は、絶縁性材料（有機絶縁材料や無機絶縁材料）、または導電性材料（導電性樹脂等の有機導電材料や、金属等の無機導電材料）を用いて形成することができる。例えば、可視光硬化性、紫外線硬化性、または熱硬化性の樹脂を用いることができる。なお、構造体として、可視光の光に対して透光性を有する材料を用いると開口率や白透過率を低下させないために好ましい。具体的には、アクリル樹脂、エポキシ樹脂、アミン樹脂などを用いればよい。また、構造体は、単層構造だけでなく、積層構造であってもよい。
【０１０７】
また、第１の構造体４４９及び第２の構造体４４５は、第１の基板４４１と第２の基板４４２の主表面に垂直な方向に切断した断面が多角形状、三角形状、台形状、半円形状、または半楕円形状であるとよい。そして、第１の構造体４４９及び第２の構造体４４５は、表面の段差が少なく、曲面を有するような形状が好ましい。例えば、図５（Ｂ）に示すように、第１の構造体４４９及び第２の構造体４４５を、端部に曲率を有するテーパー形状とすることにより、第１の構造体４４９及び第２の構造体４４５の表面（上面及び側面）を覆うように形成される第１の電極４４７及び第２の電極４４８それぞれの被膜性を向上させることができる。
【０１０８】
また、第１の構造体４４９及び第２の構造体４４５の高さは、少なくとも第１の基板４４１と第２の基板４４２との平均間隔（セルギャップ）よりも小さくなるようにすればよい。具体的には、０．１μｍ以上１０μｍ未満とすればよいが、第１の構造体４４９及び第２の構造体４４５の高さは高いほど液晶層４４４に横電界が効果的にかかり、駆動電圧を低減できるので好ましい。また、第１の構造体４４９及び第２の構造体４４５の幅は、０．５μｍ以上１０μｍ以下とすればよい。第１の構造体４４９と第２の構造体４４５は、１μｍ以上１０μｍ以下の隙間を設けて配置するとよい。
【０１０９】
第１の構造体４４９及び第２の構造体４４５の形成方法は特に限定されず、材料に応じて、蒸着法、スパッタ法、ＣＶＤ法などの乾式法、又はスピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法）、ナノインプリント、各種印刷法（スクリーン印刷、オフセット印刷）等などの湿式法を用い、必要に応じてエッチング（ドライエッチング又はウエットエッチング）を行い、所望のパターンに加工すればよい。
【０１１０】
また、構造体は基板の液晶層側の面から液晶層中に突出する構造であればよい。したがって、第３の絶縁膜４１７の表面の一部をエッチング加工して液晶層側の表面を凹凸形状とすることにより、突起が設けられるようにしてもよい。この場合、第３の絶縁膜４１７が第１の突起及び第２の突起を有する形状となり、第１の構造体４４９及び第２の構造体４４５を形成するために別途成膜するプロセスを削減することができる。
【０１１１】
第１の電極４４７は、第１の構造体４４９を覆うように設けられており、トランジスタ４２０に電気的に接続されている。そして、第１の電極４４７は画素電極として機能する。また、第２の電極４４８は、第２の構造体４４５を覆うように設けられており、共通電極として機能する。また、第１の電極４４７と液晶層４４４と容量配線４０８によって、容量が形成されている。
【０１１２】
第１の電極４４７には、配線４０５ａ及びトランジスタ４２０を介して画像信号（アナログビデオ信号）が入力される。また、第２の電極４４８はフローティング状態（電気的に孤立した状態）として動作させることも可能であるが、固定電位、好ましくはコモン電位（第１の電極４４７に入力される画像信号の中間電位）近傍の電位を第２の電極に与え、フリッカーの生じないレベルに設定しておくとよい。
【０１１３】
なお、図５においては、第１の電極４４７が配線４０５ｂを介してトランジスタ４２０に電気的に接続されているが、本発明はこの構成に限定されない。例えば、第１の電極４４７がトランジスタ４２０の有する酸化物半導体層４０３と直接接続される構成としてもよい。
【０１１４】
また、第１の電極４４７と、第２の電極４４８の膜厚（高さ）は、少なくとも第１の基板４４１と第２の基板４４２との平均間隔（セルギャップ）よりも小さくなるようにすればよい。具体的には、０．０１μｍ以上３μｍ以下とすればよい。ここで、第１の基板４４１と第２の基板４４２との平均間隔（セルギャップ）をＸμｍとし、第１の構造体４４９及び第２の構造体４４５の高さをａμｍとし、第１の電極４４７と、第２の電極４４８の膜厚をｂμｍとした場合、Ｘ＝ａ＋ｂとなるように設定することが好ましい。この場合、第１の電極４４７及び第２の電極４４８が第２の基板４４２に接する構成となる。すなわち、第１の構造体４４９及び第２の構造体４４５が、画素部においてスペーサとして機能する。したがって、通常、第１の基板４４１と第２の基板４４２との間隔を面内において均一に保つために画素部に設けられる柱状スペーサまたは球状スペーサを別途設ける必要がない。この結果、表示装置の工程数を削減することができる。なお、第１の電極４４７と、第２の電極４４８は、０．５μｍ以上８μｍ以下の隙間を設けて配置するとよい。
【０１１５】
また、第１の電極４４７と、第２の電極４４８とは重畳せず互い違いに設けられている。また、第１の電極４４７、及び第２の電極４４８は平板状ではなく、様々な開口パターンを有し、屈曲部や枝分かれした櫛歯状を含む形状である。
【０１１６】
第１の電極４４７及び第２の電極４４８は、タングステンとインジウムを含む酸化物（酸化タングステンを含むインジウム酸化物）、タングステンとインジウムと亜鉛を含む酸化物（酸化タングステンを含むインジウム亜鉛酸化物）、チタンとインジウムを含む酸化物（酸化チタンを含むインジウム酸化物）、チタンとインジウムと錫を含む酸化物（酸化チタンを含むインジウム錫酸化物）、インジウムと錫を含む酸化物（インジウム錫酸化物、ＩＴＯともいう。）、インジウムと亜鉛を含む酸化物（インジウム亜鉛酸化物）、ケイ素とインジウムと錫を含む酸化物（酸化ケイ素を添加したインジウム錫酸化物）等の透光性を有する導電性材料を用いて形成することができる。また、第２の電極４４８は、タングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することもできる。また、第２の電極４４８は、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することもできる。
【０１１７】
なお、図５においては、説明を分かりやすくするために第１の電極４４７と第２の電極４４８の模様を互いに違うもので表しており、互いに異なる材料で形成したものを示しているが、本発明はこの構成に限定されない。すなわち、第１の電極４４７と第２の電極４４８を同じ材料で形成することができる。特に、透光性を有する同一の導電性材料を用いて第１の電極４４７及び第２の電極４４８を形成する場合、互いに異なる材料を用いて形成する場合に比較して製造工程数を削減することができるので、好ましい。また、透光性を有する導電性材料を用いて第１の電極４４７及び第２の電極４４８を形成する場合、開口率の向上を図ることができるので、好ましい。また、第１の電極４４７及び第２の電極４４８に加えて、配線４０５ａ、配線４０５ｂも透光性を有する導電性材料を用いて形成することにより、更に開口率の向上を図ることができるので、より好ましい。
【０１１８】
また、図５に示す横電界方式の表示装置においては、第１の基板４４１側に設けられた第２の電極４４８が共通電極として機能しているが、本発明はこの構成に限定されない。例えば、第１の基板４４１側に設けられた第２の電極４４８（第１の共通電極）に加えて、対向基板（第２の基板４４２）側に設けられた第３の電極（第２の共通電極）を共通電極としてさらに有する構成とすることもできる。このとき、第１の基板側の第２の電極４４８と、第２の基板側の第３の電極は、液晶層４４４を間に挟んで互いに対向する（重なる）ように配置されている。また、第２の電極４４８及び第３の電極は等電位となるように設定することが好ましい。そして、第２の電極４４８及び第３の電極は、同じ材料から形成されていることが好ましい。
【０１１９】
第２の基板側に第３の電極を設けることにより、第１の電極４４７と第３の電極との間に液晶層４４４に対して斜め方向（第１の基板４４１の主表面に対して斜めの方向）の電界を加えることができるため、より効率よく液晶分子を制御できる。このように、液晶層４４４の膜厚方向も含め液晶層４４４全体における液晶分子を応答させることができ、白透過率（白表示時の光の透過率）が向上する。その結果、白透過率と黒透過率（黒表示時の光の透過率）との比であるコントラスト比を高くすることができる。
【０１２０】
以上に説明したように、本実施の形態においては、第１の構造体４４９を覆うように第１の電極４４７が設けられ、第２の構造体４４５を覆うように第２の電極４４８が設けられていることにより、第１の電極４４７及び第２の電極４４８の形成面積を液晶層４４４の膜厚方向に（３次元的に）拡大できる。このため、第１の電極４４７及び第２の電極４４８間に電圧を印加した際に、第１の電極４４７と、第２の電極４４８との間に電界を広く（効果的に）形成することができる。そして、この結果、表示装置の駆動電圧を減少させることが可能となり、消費電力を低減させることができる。また、トランジスタ４２０は、高純度の酸化物半導体層を有していることにより、実施の形態１で説明したように静止画等の表示をする際の消費電力を低減させることができる。
【０１２１】
（実施の形態３）
本実施の形態においては、実施の形態２で説明した横電界方式の表示装置とは別の一例について説明する。
【０１２２】
実施の形態２で説明した図５に示す横電界方式の表示装置においては、第１の基板４４１側に設けられた第２の電極４４８が共通電極として機能しているが、本発明はこの構成に限定されない。例えば、図６に示すように、第１の基板４４１側に設けられた第２の電極４４８（第１の共通電極）に加えて、対向基板（第２の基板４４２）側に設けられた第３の電極４４６（第２の共通電極）を共通電極としてさらに有する構成とすることもできる。このとき、第１の基板側の第２の電極４４８と、第２の基板側の第３の電極４４６は、液晶層を間に挟んで互いに重畳するように配置されている。また、第２の電極４４８及び第３の電極４４６は等電位となるように設定することが好ましい。
【０１２３】
第２の基板側に第３の電極４４６を設けることにより、第１の電極４４７と第３の電極４４６との間に液晶層４４４に対して斜め方向（第１の基板４４１の主表面に対して斜めの方向）の電界を加えることができるため、より効率よく液晶分子を制御できる。このように、液晶層４４４の膜厚方向も含め液晶層４４４全体における液晶分子を応答させることができ、白透過率が向上する。その結果、白透過率と黒透過率（黒表示時の光の透過率）との比であるコントラスト比を高くすることができる。
【０１２４】
また、図６に示す表示装置は、第２の絶縁膜４０９の上に、第３の絶縁膜４１７と遮光層４１４を有している。遮光層４１４は、トランジスタ４２０（少なくともトランジスタの半導体層を覆う領域）上に、第１の絶縁膜４０７、第２の絶縁膜４０９を介して形成されており、半導体層に対する遮光層として機能する。一方、第３の絶縁膜４１７は、有彩色の透光性樹脂層であり、第１の電極４４７、第２の電極４４８、及び第３の電極４４６に重なる領域に形成され、カラーフィルタとして機能する。なお図６においては、第２の電極層４４８の一部は、遮光層４１４上に形成され、その上に液晶層４４４が設けられている。
【０１２５】
遮光層４１４を形成する材料としては、黒色の有機樹脂を用いることが好ましい。例えば、感光性又は非感光性のポリイミドなどの樹脂材料に、顔料系の黒色樹脂やカーボンブラック、チタンブラック等を混合させて形成すればよい。遮光層４１４の形成方法は、材料に応じて、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）などの湿式法を用い、必要に応じてエッチング（ドライエッチング又はウエットエッチング）を行い、所望のパターンに加工すればよい。
【０１２６】
遮光層４１４を設けることにより、遮光層４１４は、画素の開口率を低下させることなくトランジスタ４２０の酸化物半導体層４０３への光の入射を遮断することができ、トランジスタ４２０の電気特性の変動を防止し安定化する効果が得られる。また、遮光層４１４を設けることにより、隣り合う画素への光漏れを防止することもできるため、より高コントラスト及び高精細な表示を行うことが可能になる。
【０１２７】
なお、図６において付した符号のうち、実施の形態２の図５と同じ符号を付した構造物については、図５と同様の材料や作製方法を適用することができるため、ここでは詳細な説明を省略する。
【０１２８】
（実施の形態４）
本実施の形態においては、実施の形態２で説明した横電界方式の表示装置とは別の一例について説明する。
【０１２９】
実施の形態２で説明した図５に示す横電界方式の表示装置においては、カラーフィルタとして第３の絶縁膜４１７を用いていたが、本発明はこの構成に限定されない。例えば、図７に示すように、第２の基板４４２と偏光板４４３ｂの間にカラーフィルタ４５０が設けられた構成とすることもできる。このように、液晶層４４４を挟持する第１の基板４４１及び第２の基板４４２の外側に、カラーフィルタ４５０を設ける構成でもよい。カラーフィルタ４５０を形成する材料は、実施の形態２で説明した有彩色の透光性樹脂を用いることができる。
【０１３０】
図７においては、第３の絶縁膜４１７をカラーフィルタとして機能させる必要がないため、例えば第３の絶縁膜４１７を平坦化の機能を有する絶縁膜を用いて形成することが好ましい。平坦化の機能を有する絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。また、これらの材料で形成される絶縁膜を複数積層させることで、第３の絶縁膜４１７を形成してもよい。
【０１３１】
また、実施の形態３で説明した図６と同様に、図７に示す表示装置は、第１の基板４４１側に設けられた第２の電極４４８（第１の共通電極）に加えて、対向基板（第２の基板４４２）側に設けられた第３の電極４４６（第２の共通電極）を共通電極として有する。このとき、第１の基板側の第２の電極４４８と、第２の基板側の第３の電極４４６は、液晶層を間に挟んで互いに重畳するように配置されている。また、第２の電極４４８及び第３の電極４４６は等電位となるように設定することが好ましい。
【０１３２】
第２の基板側に第３の電極４４６を設けることにより、第１の電極４４７と第３の電極４４６との間に液晶層４４４に対して斜め方向（第１の基板４４１の主表面に対して斜めの方向）の電界を加えることができるため、より効率よく液晶分子を制御できる。このように、液晶層４４４の膜厚方向も含め液晶層４４４全体における液晶分子を応答させることができ、白透過率が向上する。その結果、白透過率と黒透過率（黒表示時の光の透過率）との比であるコントラスト比を高くすることができる。
【０１３３】
なお、図７において付した符号のうち、実施の形態２の図５と同じ符号を付した構造物については、図５と同様の材料や作製方法を適用することができるため、ここでは詳細な説明を省略する。
【０１３４】
（実施の形態５）
本実施の形態では、表示装置の消費電力を更に抑制する構成について説明する。具体的には、表示装置の画素部における消費電力を抑制することに加え、表示装置の駆動回路部における消費電力を抑制する構成について説明する。
【０１３５】
図８は、表示装置のブロック図の一例を示すものである。ただし、本発明は図８の構成に限定されるものではない。
【０１３６】
図８に示す表示装置１０００は、表示パネル１００１、信号生成回路１００２、記憶回路１００３、比較回路１００４、選択回路１００５、表示制御回路１００６を有する。また、表示パネル１００１は、駆動回路部１００７、画素部１００８を有する。また、駆動回路部１００７は、ゲート線駆動回路１００９Ａ、信号線駆動回路１００９Ｂを有する。また、ゲート線駆動回路１００９Ａ、信号線駆動回路１００９Ｂは、複数の画素を有する画素部１００８を駆動する機能を有する。
【０１３７】
画素部１００８を構成するトランジスタには、実施の形態１で説明したものを用いる。すなわち、スイッチング用トランジスタとして、高純度の酸化物半導体層を有するｎチャネル型のトランジスタを用いる。なお、駆動用トランジスタは、高純度の酸化物半導体層を用いた構成としてもよいし、シリコン層を用いた構成としてもよいが、本実施の形態においては、駆動用トランジスタにも高純度の酸化物半導体層を有するｎチャネル型のトランジスタを適用する場合について説明する。
【０１３８】
本実施の形態においては、画素部１００８を構成するトランジスタの一つであるスイッチング用トランジスタとして、高純度の酸化物半導体層を有するｎチャネル型のトランジスタを用いることにより、画像信号等のデータの保持時間を長く取ることができる。このため、静止画等の表示を行う際に、信号の書き込みを行う頻度を低減できる。したがって、表示装置の低消費電力化を図ることができる。
【０１３９】
さらに、本実施の形態においては、静止画表示を行う際に、画素部に含まれる全ての信号線及び／または全ての走査線に供給される信号の出力を停止するように駆動回路部を動作させることにより、画素部だけでなく駆動回路部の消費電力も抑制することができる。すなわち、表示装置が静止画像を表示する期間の間に、前記画素部に含まれる全ての信号線及び／または全ての走査線に供給される信号の出力が停止される期間を有する。本実施の形態においては、駆動回路部の低消費電力化を実現するための一構成として、表示装置１０００が信号生成回路１００２、記憶回路１００３、比較回路１００４、選択回路１００５、表示制御回路１００６を有する。
【０１４０】
信号生成回路１００２は、ゲート線駆動回路１００９Ａ、及び信号線駆動回路１００９Ｂを駆動するために必要な信号（制御信号）を生成する機能を有する。そして、信号生成回路１００２は、配線を介して制御信号を駆動回路部１００７に出力するとともに、配線を介して画像信号（ビデオ電圧、ビデオ信号、ビデオデータともいう）を記憶回路１００３に出力する機能を有する。換言すれば、信号生成回路１００２は、駆動回路部１００７を駆動するための制御信号、及び画素部に供給する画像信号を生成し出力するための回路である。
【０１４１】
具体的には、信号生成回路１００２は、制御信号として、ゲート線駆動回路１００９Ａ、及び信号線駆動回路１００９Ｂに電源電圧である高電源電位Ｖｄｄ、低電源電位Ｖｓｓを供給し、ゲート線駆動回路１００９Ａには、ゲート線駆動回路用のスタートパルスＳＰ、クロック信号ＣＫを供給し、信号線駆動回路１００９Ｂには、信号線駆動回路用のスタートパルスＳＰ、クロック信号ＣＫを供給する。また信号生成回路１００２は、動画像または静止画を表示するための画像信号Ｄａｔａを記憶回路１００３に出力する。
【０１４２】
なお、動画像は、複数のフレームに時分割した複数の画像を高速に切り替えることで人間の目に動画像として認識される画像のことをいう。具体的には、１秒間に６０回（６０フレーム）以上画像を切り替えることで、人間の目にはちらつきが少なく動画像と認識される、連続する画像信号のことである。一方静止画は、動画像と異なり、複数のフレーム期間に時分割した複数の画像を高速に切り替えて動作させるものの、連続するフレーム期間、例えばｎフレーム目と、（ｎ＋１）フレーム目とで画像信号が変化しない画像信号のことをいう。
【０１４３】
なお、信号生成回路１００２は、他にも画像信号、ラッチ信号等を生成する機能を有していてもよい。また、信号生成回路１００２は、ゲート線駆動回路１００９Ａ及び／または信号線駆動回路１００９Ｂに対し、各駆動回路のパルス信号の出力を停止するためのリセット信号Ｒｅｓ信号を出力する機能を有していてもよい。また、各信号は第１のクロック信号、第２のクロック信号といったように複数の信号で構成される信号であってもよい。
【０１４４】
なお、高電源電位Ｖｄｄとは、基準電位より高い電位のことであり、低電源電位とは基準電位以下の電位のことをいう。なお高電源電位及び低電源電位ともに、トランジスタが動作できる程度の電位であることが望ましい。
【０１４５】
なお、電圧とは、ある電位と、基準の電位（例えばグラウンド電位）との電位差のことを示す場合が多い。よって、電圧、電位、電位差を、各々、電位、電圧、電圧差と言い換えることが可能である。
【０１４６】
また、信号生成回路１００２から記憶回路１００３への画像信号の出力がアナログの信号の場合には、Ａ／Ｄコンバータ等を介してデジタルの信号に変換して、記憶回路１００３に出力する構成とすればよい。
【０１４７】
記憶回路１００３は、複数のフレームに関する画像信号を記憶するための複数のフレームメモリ１０１０を有する。なお、フレームメモリは、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の記憶素子を用いて構成すればよい。
【０１４８】
なお、フレームメモリ１０１０は、フレーム期間毎に画像信号を記憶する構成であればよく、フレームメモリの数について特に限定されるものではない。またフレームメモリ１０１０の画像信号は、比較回路１００４及び選択回路１００５により選択的に読み出されるものである。
【０１４９】
比較回路１００４は、記憶回路１００３に記憶された連続するフレーム期間の画像信号を選択的に読み出して、当該画像信号の比較を行い、差分を検出するための回路である。当該比較回路１００４での画像信号の比較により差分が検出された場合、当該差分が検出された連続するフレーム期間では動画像であると判断される。一方、比較回路１００４での画像信号の比較により差分が検出されなかった場合、当該差分が検出されなかった連続するフレーム期間では静止画であると判断される。すなわち、比較回路１００４での差分の検出によって、連続するフレーム期間の画像信号が、動画像を表示するための画像信号であるか、または静止画を表示するための画像信号であるか、の判断がなされるものである。なお、当該比較により得られる差分の検出は、一定のレベルを超えたときに差分を検出したと判断されるように設定してもよい。
【０１５０】
選択回路１００５は、複数のスイッチ、例えばトランジスタで形成されるスイッチを設け、動画像を表示するための画像信号が比較回路での差分の検出により判断された際に、当該画像信号が記憶されたフレームメモリ１０１０より画像信号を選択して表示制御回路１００６に出力するための回路である。なお比較回路１００４で比較したフレーム間の画像信号の差分が検出されなければ、当該連続するフレーム間で表示される画像は静止画であり、この場合、当該連続するフレーム期間の後半のフレームの画像信号について表示制御回路１００６に出力しない構成とすればよい。
【０１５１】
表示制御回路１００６は、画像信号、高電源電位Ｖｄｄ、低電源電位Ｖｓｓ、スタートパルスＳＰ、クロック信号ＣＫ、及びリセット信号Ｒｅｓの制御信号に関して、駆動回路部１００７への供給または停止を切り替える為の回路である。具体的には、比較回路１００４により動画像と判断、すなわち連続フレーム期間の画像信号の差分が抽出された場合には、画像信号が選択回路１００５より表示制御回路１００６に供給される。そして、表示制御回路１００６を介して駆動回路部１００７に画像信号が供給される。また、制御信号が表示制御回路１００６を介して駆動回路部１００７に供給されることとなる。一方、比較回路１００４により静止画と判断、すなわち連続フレーム期間の画像信号の差分を抽出しない場合には、連続するフレーム期間のうち、後者の画像信号が選択回路１００５より供給されないため、表示制御回路１００６より駆動回路部１００７に連続するフレーム期間のうち、後者の画像信号が供給されない。また、制御信号の駆動回路部１００７への供給を表示制御回路１００６が停止することとなる。
【０１５２】
なお、静止画と判断される場合において、静止画と判断される期間が短い場合には、制御信号のうち、高電源電位Ｖｄｄ、低電源電位Ｖｓｓの停止を行わない構成としてもよい。この場合、頻繁に高電源電位Ｖｄｄ、低電源電位Ｖｓｓの停止及び再開を行うことによる消費電力の増大を低減することができるため、好ましい。
【０１５３】
なお、画像信号及び制御信号の停止は、画素部１００８の各画素で画像信号を保持できる期間にわたって行うことが望ましく、各画素での保持期間の後に再度画像信号を供給するよう、表示制御回路１００６が先に供給した画像信号及び制御信号を再度供給するようにする構成とすればよい。
【０１５４】
なお、信号の供給とは、配線に所定の電位を供給することをいう。また、信号の停止とは、配線への所定の電位の供給を停止し、所定の固定電位が供給される配線、例えば低電源電位Ｖｓｓが供給された配線に電気的に接続することをいう。または、信号の停止とは、所定の電位が供給されている配線との電気的な接続を切断し、浮遊状態とすることをいう。
【０１５５】
上述のように映像信号を比較して動画像か静止画かを判定し、クロック信号やスタートパルス等の制御信号の駆動回路部への供給の再開または停止を選択的に行うことで、駆動回路部１００７における消費電力を抑制することができる。
【０１５６】
次に、駆動回路部１００７のゲート線駆動回路１００９Ａ、信号線駆動回路１００９Ｂを構成するシフトレジスタの構成について図９に一例を示す。
【０１５７】
図９（Ａ）に示すシフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎ（Ｎは３以上の自然数）を有している。図９（Ａ）に示すシフトレジスタの第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには、第１の配線１１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロック信号ＣＫ２、第３の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４のクロック信号ＣＫ４が供給される。また第１のパルス出力回路１０＿１では、第５の配線１５からのスタートパルスＳＰ１（第１のスタートパルス）が入力される。また２段目以降の第ｎのパルス出力回路１０＿ｎ（ｎは、２以上Ｎ以下の自然数）では、一段前段のパルス出力回路からの信号（前段信号ＯＵＴ（ｎ−１）という）が入力される。また第１のパルス出力回路１０＿１では、２段後段の第３のパルス出力回路１０＿３からの信号、が入力される。同様に、２段目以降の第ｎのパルス出力回路１０＿ｎでは、２段後段の第（ｎ＋２）のパルス出力回路１０＿（ｎ＋２）からの信号（後段信号ＯＵＴ（ｎ＋２）という）が入力される。従って各段のパルス出力回路からは、後段及び／または二つ前段のパルス出力回路に入力するための第１の出力信号（ＯＵＴ（１）（ＳＲ）〜ＯＵＴ（Ｎ）（ＳＲ））、別の配線等に入力される第２の出力信号（ＯＵＴ（１）〜ＯＵＴ（Ｎ））が出力される。なお、図９（Ａ）に示すように、シフトレジスタの最終段の２つの段には、後段信号ＯＵＴ（ｎ＋２）が入力されないため、一例としては、別途第７の配線１７より第２のスタートパルスＳＰ２、第８の配線１８より第３のスタートパルスＳＰ３をそれぞれ入力する構成でもよい。または別途、内部で生成された信号であってもよい。例えば、表示部へのパルス出力に寄与しない第（Ｎ＋１）のパルス出力回路１０＿（Ｎ＋１）、第（Ｎ＋２）のパルス出力回路１０＿（Ｎ＋２）を設け（ダミー段ともいう）、当該ダミー段より第２のスタートパルス（ＳＰ２）及び第３のスタートパルス（ＳＰ３）に相当する信号を生成する構成としてもよい。
【０１５８】
第１のクロック信号（ＣＫ１）乃至第４のクロック信号（ＣＫ４）は、図１０に示すように、一定の間隔でＨ信号とＬ信号を繰り返す信号である。また、第１のクロック信号（ＣＫ１）乃至第４のクロック信号（ＣＫ４）は、順に１／４周期分遅延している。本実施の形態では、第１のクロック信号（ＣＫ１）乃至第４のクロック信号（ＣＫ４）を利用して、パルス出力回路の駆動の制御等を行う。なお、クロック信号ＣＫは、入力される駆動回路に応じて、ＧＣＫ、ＳＣＫということもあるが、ここではＣＫとして説明を行う。
【０１５９】
第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端子２５、第１の出力端子２６、第２の出力端子２７を有している（図９（Ｂ）参照）。
【０１６０】
第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１〜第４の配線１４のいずれかと電気的に接続されている。例えば、図９（Ａ）、（Ｂ）において、第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的に接続され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子２３が第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２は、第１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第３の配線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続されている。
【０１６１】
また図９（Ａ）、（Ｂ）において、第１のパルス出力回路１０＿１は、第４の入力端子２４にスタートパルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力されていることとなる。
【０１６２】
次に、パルス出力回路の具体的な回路構成の一例について、図９（Ｃ）で説明する。
【０１６３】
図９（Ｃ）において第１のトランジスタ３１は、第１端子が電源線５１に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲートが第４の入力端子２４に電気的に接続されている。第２のトランジスタ３２は、第１端子が電源線５２に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲートが第４のトランジスタ３４のゲートに電気的に接続されている。第３のトランジスタ３３は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続されている。第４のトランジスタ３４は、第１端子が電源線５２に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続されている。第５のトランジスタ３５は、第１端子が電源線５２に電気的に接続され、第２端子が第２のトランジスタ３２のゲート及び第４のトランジスタ３４のゲートに電気的に接続され、ゲートが第４の入力端子２４に電気的に接続されている。第６のトランジスタ３６は、第１端子が電源線５１に電気的に接続され、第２端子が第２のトランジスタ３２のゲート及び第４のトランジスタ３４のゲートに電気的に接続され、ゲートが第５の入力端子２５に電気的に接続されている。第７のトランジスタ３７は、第１端子が電源線５１に電気的に接続され、第２端子が第８のトランジスタ３８の第２端子に電気的に接続され、ゲートが第３の入力端子２３に電気的に接続されている。第８のトランジスタ３８は、第１端子が第２のトランジスタ３２のゲート及び第４のトランジスタ３４のゲートに電気的に接続され、ゲートが第２の入力端子２２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジスタ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端子が第３のトランジスタ３３のゲート及び第１０のトランジスタ４０のゲートに電気的に接続され、ゲートが電源線５１に電気的に接続されている。第１０のトランジスタ４０は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲートが第９のトランジスタ３９の第２端子に電気的に接続されている。第１１のトランジスタ４１は、第１端子が電源線５２に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲートが第２のトランジスタ３２のゲート及び第４のトランジスタ３４のゲートに電気的に接続されている。
【０１６４】
図９（Ｃ）において、第３のトランジスタ３３のゲート、第１０のトランジスタ４０のゲート、及び第９のトランジスタ３９の第２端子の接続箇所をノードＮＡとする。また、第２のトランジスタ３２のゲート、第４のトランジスタ３４のゲート、第５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジスタ３８の第１端子、及び第１１のトランジスタ４１のゲートの接続箇所をノードＮＢとする。
【０１６５】
図９（Ｃ）におけるパルス出力回路が第１のパルス出力回路１０＿１の場合、第１の入力端子２１には第１のクロック信号ＣＫ１が入力され、第２の入力端子２２には第２のクロック信号ＣＫ２が入力され、第３の入力端子２３には第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にはスタートパルスＳＰ１が入力され、第５の入力端子２５には後段信号ＯＵＴ（３）が入力され、第１の出力端子２６からはＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７からはＯＵＴ（１）が出力されることとなる。
【０１６６】
ここで、図９（Ｃ）に示したパルス出力回路を複数具備するシフトレジスタのタイミングチャートについて図１０に示す。なおシフトレジスタが走査線駆動回路である場合、図１０中の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当する。
【０１６７】
図９で、一例として示した、ｎチャネル型のトランジスタを複数用いて作製した駆動回路において、静止画及び動画像表示を行う際の、各配線の電位の供給または停止の手順について説明する。
【０１６８】
まず、駆動回路部１００７の動作を停止する場合には、まず表示制御回路１００６は、スタートパルスＳＰを停止する。次いで、スタートパルスＳＰの停止後、パルス出力がシフトレジスタの最終段まで達した後に、各クロック信号ＣＫを停止する。次いで、電源電圧の高電源電位Ｖｄｄ、及び低電源電位Ｖｓｓを停止する（図１２（Ａ）参照）。また駆動回路部１００７の動作を再開する場合には、まず表示制御回路１００６は、電源電圧の高電源電位Ｖｄｄ、及び低電源電位Ｖｓｓを駆動回路部１００７に供給する。次いで、クロック信号ＣＫを供給し、次いでスタートパルスＳＰの供給を再開する（図１２（Ｂ）参照）。
【０１６９】
なお、図９の説明では、リセット信号Ｒｅｓを供給しない駆動回路の構成について示したが、リセット信号Ｒｅｓを供給する構成について図１１に示し説明する。
【０１７０】
図１１（Ａ）に示すシフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎ（Ｎは３以上の自然数）を有している。図１１（Ａ）に示すシフトレジスタの第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには、第１の配線１１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロック信号ＣＫ２、第３の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４のクロック信号ＣＫ４が供給される。また第１のパルス出力回路１０＿１では、第５の配線１５からのスタートパルスＳＰ１（第１のスタートパルス）が入力される。また２段目以降の第ｎのパルス出力回路１０＿ｎ（ｎは、２以上Ｎ以下の自然数）では、一段前段のパルス出力回路からの信号（前段信号ＯＵＴ（ｎ−１）という）が入力される。また第１のパルス出力回路１０＿１では、２段後段の第３のパルス出力回路１０＿３からの信号が入力される。同様に、２段目以降の第ｎのパルス出力回路１０＿ｎでは、２段後段の第（ｎ＋２）のパルス出力回路１０＿（ｎ＋２）からの信号（後段信号ＯＵＴ（ｎ＋２）という）が入力される。従って各段のパルス出力回路からは、後段及び／または二つ前段のパルス出力回路に入力するための第１の出力信号（ＯＵＴ（１）（ＳＲ）〜ＯＵＴ（Ｎ）（ＳＲ））、別の配線等に入力される第２の出力信号（ＯＵＴ（１）〜ＯＵＴ（Ｎ）（ＳＲ））が出力される。また各段のパルス出力回路には、第６の配線１６よりリセット信号Ｒｅｓが供給される。
【０１７１】
なお、図１１に示すパルス出力回路が図９で示したパルス出力回路と異なる点は、リセット信号Ｒｅｓを供給する第６の配線１６を有する点にあり、他の箇所に関する点は上記図９の説明と同様である。
【０１７２】
第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端子２５、第１の出力端子２６、第２の出力端子２７、第６の入力端子２８を有している（図１１（Ｂ）参照）。
【０１７３】
第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１〜第４の配線１４のいずれかと電気的に接続されている。例えば、図１１（Ａ）、（Ｂ）において、第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的に接続され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子２３が第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２は、第１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第３の配線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続されている。
【０１７４】
また、図１１（Ａ）、図１１（Ｂ）において、第１のパルス出力回路１０＿１は、第４の入力端子２４にスタートパルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力され、第６の入力端子２８よりリセット信号Ｒｅｓが入力されていることとなる。
【０１７５】
次に、パルス出力回路の具体的な回路構成の一例について、図１１（Ｃ）で説明する。
【０１７６】
図１１（Ｃ）において第１のトランジスタ３１は、第１端子が電源線５１に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲートが第４の入力端子２４に電気的に接続されている。第２のトランジスタ３２は、第１端子が電源線５２に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲートが第４のトランジスタ３４のゲートに電気的に接続されている。第３のトランジスタ３３は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続されている。第４のトランジスタ３４は、第１端子が電源線５２に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続されている。第５のトランジスタ３５は、第１端子が電源線５２に電気的に接続され、第２端子が第２のトランジスタ３２のゲート及び第４のトランジスタ３４のゲートに電気的に接続され、ゲートが第４の入力端子２４に電気的に接続されている。第６のトランジスタ３６は、第１端子が電源線５１に電気的に接続され、第２端子が第２のトランジスタ３２のゲート及び第４のトランジスタ３４のゲートに電気的に接続され、ゲートが第５の入力端子２５に電気的に接続されている。第７のトランジスタ３７は、第１端子が電源線５１に電気的に接続され、第２端子が第８のトランジスタ３８の第２端子に電気的に接続され、ゲートが第３の入力端子２３に電気的に接続されている。第８のトランジスタ３８は、第１端子が第２のトランジスタ３２のゲート及び第４のトランジスタ３４のゲートに電気的に接続され、ゲートが第２の入力端子２２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジスタ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端子が第３のトランジスタ３３のゲート及び第１０のトランジスタ４０のゲートに電気的に接続され、ゲートが電源線５１に電気的に接続されている。第１０のトランジスタ４０は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲートが第９のトランジスタ３９の第２端子に電気的に接続されている。第１１のトランジスタ４１は、第１端子が電源線５２に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲートが第２のトランジスタ３２のゲート及び第４のトランジスタ３４のゲートに電気的に接続されている。また第２のトランジスタ３２のゲート、第４のトランジスタ３４のゲート、第５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジスタ３８の第１端子、及び第１１のトランジスタ４１のゲートは、リセット信号Ｒｅｓを供給するための配線５３に電気的に接続されている。なおリセット信号Ｒｅｓは、第２のトランジスタ３２のゲート、第４のトランジスタ３４のゲート、第５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジスタ３８の第１端子、及び第１１のトランジスタ４１のゲートの電位に高電源電位レベルの信号を供給することにより、パルス出力回路からの出力を強制的に低電源電位レベルの信号に落とすための信号である。
【０１７７】
図１１（Ｃ）において、第３のトランジスタ３３のゲート、第１０のトランジスタ４０のゲート、及び第９のトランジスタ３９の第２端子の接続箇所をノードＮＡとする。また、第２のトランジスタ３２のゲート、第４のトランジスタ３４のゲート、第５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジスタ３８の第１端子、及び第１１のトランジスタ４１のゲートの接続箇所をノードＮＢとする。
【０１７８】
図１１（Ｃ）におけるパルス出力回路が第１のパルス出力回路１０＿１の場合、第１の入力端子２１には第１のクロック信号ＣＫ１が入力され、第２の入力端子２２には第２のクロック信号ＣＫ２が入力され、第３の入力端子２３には第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にはスタートパルスＳＰが入力され、第５の入力端子２５には後段信号ＯＵＴ（３）が入力され、第１の出力端子２６からはＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７からはＯＵＴ（１）が出力され、第６の入力端子２８にはリセット信号Ｒｅｓが入力される。
【０１７９】
なお、図１１（Ｃ）に示したパルス出力回路を複数具備するシフトレジスタのタイミングチャートについては、図１０に示すタイミングチャートと同様である。
【０１８０】
図１１で、一例として示した、ｎチャネル型のトランジスタを複数用いて作製した駆動回路において、静止画及び動画像表示をおこなう際の、各配線の電位の供給または停止の手順について説明する。
【０１８１】
まず駆動回路部１００７の動作を停止する場合には、まず表示制御回路１００６は、スタートパルスＳＰを停止する。次いで、スタートパルスＳＰの停止後、パルス出力がシフトレジスタの最終段まで達した後に、各クロック信号ＣＫを停止する。次いで、リセット信号Ｒｅｓを供給する。次いで、電源電圧の高電源電位Ｖｄｄ、及び低電源電位Ｖｓｓを停止する（図１２（Ｃ）参照）。また駆動回路部１００７の動作を再開する場合には、まず表示制御回路１００６は、電源電圧の高電源電位Ｖｄｄ、及び低電源電位Ｖｓｓを駆動回路部１００７に供給する。次いで、リセット信号Ｒｅｓを供給する。次いで、クロック信号ＣＫを供給し、次いでスタートパルスＳＰの供給を再開する（図１２（Ｄ）参照）。
【０１８２】
図１１で説明したように、図９の構成に加えてリセット信号を供給する構成とすることにより、静止画と動画像の切り替えの際の信号の遅延等による誤動作を低減することができるため好適である。
【０１８３】
以上説明したように、高純度の酸化物半導体を用いたトランジスタを各画素に具備することにより、保持容量で電圧を保持できる期間を従来に比較して長く取ることができ、静止画等を表示する際の低消費電力化を図ることができる。さらに、静止画表示を行う際に、画素部に含まれる全ての信号線及び／または全ての走査線に供給される信号の出力を停止するように駆動回路部を動作させることにより、画素部だけでなく駆動回路部の消費電力も抑制することができる。
【０１８４】
（実施の形態６）
本実施の形態では、ブルー相を示す液晶材料を含む表示装置の一例について説明する。特に、画素の構成の一例について説明する。
【０１８５】
まず、ブルー相を示す液晶材料の電圧に対する透過率特性について図２６を用いながら説明する。図２６において、横軸は印加電圧を表しており、画素電極と共通電極との電位差に相当する。ここでは、共通電極をＧＮＤ線（接地線）に接続し、画素電極に電圧を印加した。縦軸は透過光強度を表し、光源の光が各試料を透過した後の光の強度を測定したものである。
【０１８６】
測定試料は、比較試料、試料１、試料２の３つとした。試料１、試料２は、ブルー相を示す液晶材料を用いたものであり、比較試料は、従来のＰＶＡ方式の液晶を用いたものである。試料１は、第１の構造体を覆うように設けられた画素電極と、第２の構造体を覆うように設けられた共通電極とを第１の基板に有する電極構造（図５参照）である。また、試料２は、第１の構造体を覆うように設けられた画素電極と、第２の構造体を覆うように設けられた第１の共通電極とを第１の基板に有し、第１の共通電極と対向するように設けられた第２の共通電極を第２の基板（対向基板）に有する電極構造（図６参照）である。なお、第１の共通電極と第２の共通電極は、ともにＧＮＤ線（接地線）に接続され、同電位としている。
【０１８７】
図２６の比較試料に示すように、従来のＰＶＡ方式の液晶はしきい値電圧を有し、原点を通らない。一方、図２６の試料１、２に示すように、ブルー相を示す液晶材料はしきい値電圧を持たず、原点を通る。そして、下に凸となる領域を有する。したがって、ブルー相を示す液晶材料の特性を生かし、下に凸となる領域の範囲内で階調表示を行うように表示装置の動作設定をすることで、γ補正を自動的に行うことができる。例えば、図２６に示す試料１、２の場合、０ボルトからＸボルトの範囲内で表示装置を動作させるように設定すればよい。ただし、輝度の極めて高い階調表示を行いたい場合は、Ｘボルト以上の電圧を印加するように表示装置を動作させてもよい。下に凸となる領域の範囲内で階調表示を行う場合、γ補正回路を表示装置に設ける必要がなくなり、低コストの表示装置を提供することができる。ここで、表示装置にγ補正回路を設けない場合、画素に入力される信号の階調信号は、各階調ごとに等間隔の電圧差を有することとなる。または、表示装置にγ補正回路を設けない場合、デジタルアナログコンバータ（以下、ＤＡＣという。）の出力信号と、画素に入力される信号のビット数は同じである。
【０１８８】
例えば、図３に示すように、信号線駆動回路１２４１（ソースドライバ）に入力されたビデオ信号をＤＡＣ１２４２に入力してアナログ信号に変換した後、このアナログ信号をγ補正することなく画素部１２４３に出力する構成とすることができる。なお、図３においては、信号線駆動回路１２４１の一部としてＤＡＣ１２４２を有する構成としているが、本発明はこの構成に限定されない。また、ビデオ信号としてテレビ用のビデオ信号が信号線駆動回路１２４１に入力される場合、テレビ用のビデオ信号を逆γ補正した後にＤＡＣ１２４２に入力してアナログ信号に変換し、このアナログ信号をγ補正することなく画素部１２４３に出力すればよい。
【０１８９】
また、γ補正回路を設けなくてもよいため、容量分割型のデジタルアナログコンバータ（以下、Ｃ−ＤＡＣという。）を用いることができる。γ補正回路を必要とする表示装置の場合、ＤＡＣとして抵抗分割型を用いる必要がある。抵抗分割型のデジタルアナログコンバータ（以下、Ｒ−ＤＡＣという。）は、直列に接続された異なる抵抗値を有する抵抗素子を用いることにより、γ補正をおこなっている。この結果、Ｒ−ＤＡＣは、抵抗素子に電流が流れ続けてしまい、消費電力が高くなってしまう。また、多階調表示を行おうとすると、多くの抵抗素子が必要となってしまい、ＤＡＣのサイズが大きくなってしまう。一方、Ｃ−ＤＡＣは、電流が流れ続けることがないため、消費電力を抑制できる。また、Ｃ−ＤＡＣは多階調表示を行う場合、線形な電圧しか出力することが困難であるが、ブルー相を示す液晶材料は、液晶容量が電圧に対して線形で変化する。このため、ブルー相を示す液晶材料を液晶層として用いた場合、Ｃ−ＤＡＣを適用することができる。
【０１９０】
Ｃ−ＤＡＣとしては、様々な回路構成を用いることができる。例えば、図２７（Ａ）に示すような構成のＣ−ＤＡＣを用いることができる。図２７（Ａ）に示すＣ−ＤＡＣは、３ビットの回路であり、第１のスイッチ乃至第４のスイッチ１２１１〜１２１４と、第１の容量素子乃至第３の容量素子１２０１〜１２０３と、アンプ１２１０を有する。そして、第１の容量素子乃至第３の容量素子１２０１〜１２０３の容量の比率は、１：２：４とする。なお、Ｃ−ＤＡＣのビット数は３ビットに限定されるものではなく、ビット数に応じてスイッチや容量素子の数を適宜変更すればよい。
【０１９１】
Ｃ−ＤＡＣの動作は、下記の３つのステップを有する。まず第１のステップでは、第１のスイッチ乃至第４のスイッチ１２１１〜１２１４を共通電位Ｖｃｏｍ側に導通させ、全容量（第１の容量素子乃至第３の容量素子１２０１〜１２０３）を放電させる。次に、第２のステップでは、第４のスイッチ１２１４を非導通（オフ）にする。次に、第３のステップでは、デジタル信号（ビデオ信号）によって、第１のスイッチ乃至第３のスイッチ１２１１〜１２１３のうち所定のスイッチを第１の配線側に導通させる。なお、Ｃ−ＤＡＣを１つ用いて画素に信号を出力する場合は、第１の配線には、正極信号のときは電位Ｖ_Ｈが与えられ、負極信号のときは電位Ｖ_Ｌが与えられている。また、Ｃ−ＤＡＣを２つ用いて画素に信号を出力する場合は、一方のＣ−ＤＡＣにおける第１の配線には電位Ｖ_Ｈが与えられ、他方のＣ−ＤＡＣにおける第１の配線には電位Ｖ_Ｌが与えられている。このようにして、Ｃ−ＤＡＣに入力されたデジタル信号を、アナログ信号に変換して出力することができる。例えば、３階調のアナログ信号を出力したい場合は、第１のスイッチ乃至第３のスイッチ１２１１〜１２１３のうち、ステップ３において第２のスイッチ１２１２のみを第１の配線側に導通させればよい。また、１階調のアナログ信号を出力したい場合は、ステップ３において第２のスイッチ乃至第４のスイッチ（１２１２〜１２１４）の全てを共通電位Ｖｃｏｍ側に導通させておけばよい。
【０１９２】
第１のスイッチ乃至第４のスイッチ１２１１〜１２１４としては、種々の素子を用いることができるが、例えば線形領域で動作させるようにしたトランジスタを用いることができる。例えば、図２７（Ｂ）に示すように、第１のスイッチ１２１１を第１のトランジスタ１２２１と第２のトランジスタ１２２２で構成し、第２のスイッチ１２１２を第３のトランジスタ１２２３と第４のトランジスタ１２２４で構成し、第３のスイッチ１２１３を第５のトランジスタ１２２５と第６のトランジスタ１２２６で構成し、第４のスイッチ１２１４を第７のトランジスタ１２２７で構成することができる。また、図２７（Ｂ）においては、アンプとしてオペアンプ１２２０を用いている。
【０１９３】
本実施の形態では、第１のトランジスタ乃至第７のトランジスタ１２２１〜１２２７として、実施の形態１で説明した高純度の酸化物半導体を有するトランジスタを用いる。この場合、電荷漏れの非常に少ない容量素子を形成することができるため、第１の容量素子乃至第３の容量素子１２０１〜１２０３のサイズを小さくすることができる。したがって、所定の占有面積内にＤＡＣを形成する場合、従来に比べて階調数を増加させることが可能となる。
【０１９４】
（実施の形態７）
本実施の形態では、実施の形態１で説明したトランジスタ６４０１の構造の一例、及びその作製方法の一例について説明する。すなわち、高純度の酸化物半導体を用いたトランジスタの構造の一例、及びその作製方法の一例について説明する。
【０１９５】
まず、図１３（Ａ）、図１３（Ｂ）にトランジスタの平面及び断面構造の一例を示す。図１３（Ａ）はトップゲート構造のトランジスタ４１０の平面図であり、図１３（Ｂ）は図１３（Ａ）の線Ｃ１−Ｃ２における断面図である。
【０１９６】
トランジスタ４１０は、基板４００上に、絶縁層４０４、酸化物半導体層４１２、第１の電極（ソース電極及びドレイン電極の一方）４１５ａ、第２の電極（ソース電極及びドレイン電極の他方）４１５ｂ、ゲート絶縁層４０２、及びゲート電極４１１を有し、第１の電極４１５ａ、第２の電極４１５ｂにはそれぞれ配線層（第１の配線）４１４ａ、配線層（第２の配線）４１４ｂが接して設けられ、電気的に接続されている。
【０１９７】
なお、図１３（Ａ）に示すトランジスタ４１０はシングルゲート構造のトランジスタを示しているが、本発明はこの構成に限定されるものではなく、ゲート電極を複数有し、チャネル形成領域を複数有するマルチゲート構造のトランジスタとしてもよい。
【０１９８】
次に、図１４（Ａ）乃至（Ｅ）を用いながら、トランジスタ４１０を作製する工程について説明する。
【０１９９】
まず、基板４００上に下地膜となる絶縁層４０７を形成する。
【０２００】
基板４００として使用可能な基板に大きな制限はないが、少なくとも後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いるとよい。基板４００の具体例としては、ガラス基板、結晶化ガラス基板、セラミック基板、石英基板、サファイア基板、プラスチック基板等が挙げられる。また、ガラス基板の具体的な材料例としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスが挙げられる。
【０２０１】
絶縁層４０７としては、酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、または酸化窒化アルミニウム層などの酸化物絶縁層を用いると好ましい。絶縁層４０７の形成方法としては、プラズマＣＶＤ法、スパッタリング法等を用いることができるが、絶縁層４０７中に水素が多量に含まれないようにするためには、スパッタリング法で絶縁層４０７を成膜することが好ましい。本実施の形態においては、絶縁層４０７としてスパッタリング法により酸化シリコン層を形成する。具体的には、基板４００を処理室へ搬送した後、水素及び水分が除去された高純度酸素を含むスパッタガスを導入し、シリコンまたはシリコン酸化物のターゲットを用いて、基板４００上に絶縁層４０７として酸化シリコン層を成膜する。なお、成膜時の基板４００は室温でもよいし、加熱されていてもよい。
【０２０２】
成膜条件の具体例としては、ターゲットとして石英（好ましくは合成石英）を用い、基板温度１０８℃、基板４００とターゲット間の距離（Ｔ−Ｓ間距離）を６０ｍｍ、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により酸化シリコン膜を成膜する。膜厚は１００ｎｍとする。なお、ターゲットとして石英（好ましくは合成石英）に代えてシリコンターゲットを用いることもできる。また、スパッタガスとして酸素及びアルゴンの混合ガスに代えて酸素ガスを用いてもよい。ここで、絶縁層４０７を成膜する際に用いるスパッタガスは、水素、水、水酸基又は水素化物などの不純物の濃度がｐｐｍレベル、好ましくはｐｐｂレベルまで除去された高純度ガスを用いる。
【０２０３】
また、絶縁層４０７の成膜時において、処理室内の残留水分を除去しつつ絶縁層４０７を成膜することにより、絶縁層４０７に水素、水酸基又は水分が含まれないようにすることが好ましい。
【０２０４】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いればよい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることできる。また、排気手段としては、ターボポンプにコールドトラップを加えることが好ましい。クライオポンプを用いて排気した処理室は、水素原子や、水（Ｈ_２Ｏ）等の水素原子を含む化合物等が排気されるため、当該処理室で成膜した絶縁層４０７は、水素原子が極力取り込まれにくく好ましい。
【０２０５】
スパッタリング法にはスパッタ用電源に高周波電源を用いるＲＦスパッタリング法と、ＤＣスパッタリング法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタリング法もある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタリング法は主に金属膜を成膜する場合に用いられる。
【０２０６】
また、材料の異なるターゲットを複数設置可能な多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
【０２０７】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタリング法を用いるスパッタ装置を用いることができる。
【０２０８】
また、スパッタリング法を用いる成膜方法としては、成膜中にターゲット物質とスパッタガス成分とを化学反応させ、それらの化合物薄膜を形成するリアクティブスパッタリング法や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
【０２０９】
また、絶縁層４０７は単層構造に限定されず、積層構造でもよい。例えば、基板４００側から窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウムなどの窒化物絶縁層と、上記酸化物絶縁層との積層構造としてもよい。
【０２１０】
例えば、酸化シリコン層と基板との間に水素及び水分が除去された高純度窒素を含むスパッタガスを導入し、シリコンターゲットを用いて窒化シリコン層を成膜する。この場合においても、酸化シリコン層と同様に、処理室内の残留水分を除去しつつ窒化シリコン層を成膜することが好ましい。また、窒化シリコン層を形成する場合も、成膜時に基板を加熱してもよい。
【０２１１】
絶縁層４０７として窒化シリコン層と酸化シリコン層とを積層する場合、窒化シリコン層と酸化シリコン層を同じ処理室において、共通のシリコンターゲットを用いて成膜することができる。先に窒素を含むエッチングガスを導入して、処理室内に装着されたシリコンターゲットを用いて窒化シリコン層を形成し、次にエッチングガスを酸素を含むエッチングガスに切り替えて同じシリコンターゲットを用いて酸化シリコン層を成膜する。この方法を用いる場合、窒化シリコン層と酸化シリコン層とを大気に曝露せずに連続して形成することができるため、窒化シリコン層表面に水素や水分などの不純物が吸着することを防止できる。
【０２１２】
次に、絶縁層４０７上に酸化物半導体層をスパッタリング法により形成する。
【０２１３】
酸化物半導体層に水素、水酸基及び水分が極力含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室で絶縁層４０７が形成された基板４００を予備加熱し、基板４００に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。また、この予備加熱は、後に形成するゲート絶縁層４０２の成膜前の基板４００に対して行うことが好ましい。また、後に形成する第１の電極４１５ａ及び第２の電極４１５ｂまで形成した基板４００に対しても同様に行うことが好ましい。ただし、これらの予備加熱の処理は省略してもよい。
【０２１４】
なお、酸化物半導体層をスパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、絶縁層４０７の表面に付着しているゴミを除去することも好ましい。逆スパッタとは、ターゲット側に電圧を印加せず、アルゴン雰囲気下で基板側に高周波電源を用いて電圧を印加することによって基板近傍にプラズマを形成し、表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素等を用いてもよい。
【０２１５】
酸化物半導体層のターゲットとしては、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。例えば、組成比として、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１［ｍｏｌ％］、すなわち、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ％］のターゲットを用いることができる。また、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ％］、又はＩｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ％］の組成比を有するターゲットを用いることもできる。また、ＳｉＯ_２を２重量％以上１０重量％以下含むターゲットを用いることもできる。金属酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体層を緻密な膜とすることができる。
【０２１６】
なお、酸化物半導体層の成膜の際は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス及び酸素混合雰囲気下とすればよい。ここで、酸化物半導体層を成膜する際に用いるスパッタガスは、水素、水、水酸基又は水素化物などの不純物の濃度がｐｐｍレベル、好ましくはｐｐｂレベルまで除去された高純度ガスを用いる。
【０２１７】
酸化物半導体層は、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板４００上に成膜する。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室は、例えば、水素原子、水（Ｈ_２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該処理室で成膜した酸化物半導体層に含まれる不純物の濃度を低減できる。また、酸化物半導体層成膜時に基板を室温状態のままとするか、または４００℃未満の温度に加熱してもよい。
【０２１８】
酸化物半導体層の成膜条件の一例としては、基板温度室温、基板とターゲットの間との距離を１１０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素及びアルゴン（酸素流量１５ｓｃｃｍ：アルゴン流量３０ｓｃｃｍ）雰囲気下の条件が挙げられる。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体層の膜厚は、膜厚２ｎｍ以上２００ｎｍ以下とすればよく、好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体の材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
【０２１９】
以上では、酸化物半導体として、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を用いる例を示したが、その他にも、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏや、他の三元系金属酸化物であるＩｎ−Ｓｎ−Ｚｎ−Ｏ、Ｉｎ−Ａｌ−Ｚｎ−Ｏ、Ｓｎ−Ｇａ−Ｚｎ−Ｏ、Ａｌ−Ｇａ−Ｚｎ−Ｏ、Ｓｎ−Ａｌ−Ｚｎ−Ｏや、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ、Ｓｎ−Ｚｎ−Ｏ、Ａｌ−Ｚｎ−Ｏ、Ｚｎ−Ｍｇ−Ｏ、Ｓｎ−Ｍｇ−Ｏ、Ｉｎ−Ｍｇ−Ｏや、Ｉｎ−Ｏ、Ｓｎ−Ｏ、Ｚｎ−Ｏなどの酸化物半導体層を用いることができる。また、上記酸化物半導体層はＳｉを含んでいてもよい。また、これらの酸化物半導体層は、非晶質であってもよいし、結晶質であってもよい。または、非単結晶であってもよいし、単結晶であってもよい。
【０２２０】
また、酸化物半導体層として、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される薄膜を用いることもできる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素である。例えば、Ｍとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏが挙げられる。
【０２２１】
次に、酸化物半導体層を第１のフォトリソグラフィ工程により島状の酸化物半導体層４１２に加工する（図１４（Ａ）参照。）。なお、島状の酸化物半導体層４１２を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０２２２】
なお、酸化物半導体層のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。
【０２２３】
ドライエッチングを行う場合、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【０２２４】
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ_２）、塩化硼素（ＢＣｌ_３）、塩化珪素（ＳｉＣｌ_４）、四塩化炭素（ＣＣｌ_４）など）が好ましいが、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ_４）、六弗化硫黄（ＳＦ_６）、三弗化窒素（ＮＦ_３）、トリフルオロメタン（ＣＨＦ_３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ_２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス等を用いることもできる。
【０２２５】
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水（例えば、体積比で３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２となるように混合した溶液）などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。エッチングの条件（エッチング液、エッチング時間、温度等）については、酸化物半導体の材料に合わせて適宜調節すればよい。
【０２２６】
また、ウェットエッチングを行う場合、エッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれる材料（例えば、インジウム等のレアメタル）を回収して再利用することにより、資源を有効活用することができる。
【０２２７】
本実施の形態では、エッチング液として燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチング法により、酸化物半導体層を島状の酸化物半導体層４１２に加工する。
【０２２８】
次に、酸化物半導体層４１２に第１の加熱処理を行う。第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぐ。この第１の加熱処理によって酸化物半導体層４１２から水素、水、及び水酸基等を除去することができる。
【０２２９】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体としては、不活性ガス（代表的には、アルゴン等の希ガス）または窒素ガスを用いることができる。
【０２３０】
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いることにより、短時間での高温加熱処理が可能となる。
【０２３１】
第１の加熱処理の際の雰囲気には、水、水素などが含まれないようにすることが好ましい。または、加熱処理装置の装置内に導入する窒素、ヘリウム、ネオン、アルゴン等のガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０２３２】
なお、第１の加熱処理の条件、または酸化物半導体層の材料によっては、第１の加熱処理により島状の酸化物半導体層４１２が結晶化し、微結晶化または多結晶化する場合もある。例えば、結晶化率が８０％以上の微結晶の酸化物半導体層となる場合もある。ただし、第１の加熱処理を行っても島状の酸化物半導体層４１２が結晶化せず、非晶質の酸化物半導体層となる場合もある。また、非晶質の酸化物半導体層の中に微結晶部（粒径１ｎｍ以上２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体層となる場合もある。
【０２３３】
また、酸化物半導体層に対する第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体層に行ってもよい。この場合、第１の加熱処理後に、加熱処理装置から基板を取り出し、フォトリソグラフィ工程を行う。
【０２３４】
第１の加熱処理においては、酸化物半導体層中から水素、水、及び水酸基等の不純物を除去することを主な目的としているが、この加熱処理の際に酸化物半導体層中に酸素欠損が生じてしまうおそれがある。このため、第１の加熱処理の後に、加酸化処理を行うことが好ましい。加酸化処理の具体例としては、第１の加熱処理の後、連続して酸素雰囲気または窒素及び酸素を含む雰囲気（窒素：酸素の体積比＝４：１）での加熱処理を行う方法が挙げられる。また、酸素雰囲気下でのプラズマ処理を行う方法を用いることもできる。
【０２３５】
酸化物半導体層に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導体層成膜後、酸化物半導体層上にソース電極及びドレイン電極を積層させた後、ソース電極及びドレイン電極上にゲート絶縁層を形成した後、のいずれで行っても良い。
【０２３６】
次に、絶縁層４０７及び酸化物半導体層４１２上に、導電膜を形成する。導電膜は、スパッタリング法や真空蒸着法により形成すればよい。導電膜の材料としては、Ａｌ、Ｃｕ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｙなどの金属材料、該金属材料を成分とする合金材料、導電性を有する金属酸化物等が挙げられる。例えば、Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、Ｓｃ、ＹなどＡｌ膜に生ずるヒロックやウィスカーの発生を防止する元素が添加されたＡｌ材料を用いてもよく、この場合、耐熱性を向上させることができる。また、導電性を有する金属酸化物としては、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）または前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。
【０２３７】
また、導電膜は、単層構造としてもよいし、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層した２層構造、Ｔｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を積層した３層構造が挙げられる。また、Ａｌ、Ｃｕなどの金属層と、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの高融点金属層とが積層された構成としてもよい。
【０２３８】
次に、第２のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行って第１の電極４１５ａ及び第２の電極４１５ｂを形成した後、レジストマスクを除去する（図１４（Ｂ）参照。）。第１の電極４１５ａはソース電極及びドレイン電極の一方として機能し、第２の電極４１５ｂはソース電極及びドレイン電極の他方として機能する。ここで、第１の電極４１５ａ及び第２の電極４１５ｂの端部がテーパ形状となるようにエッチングすると、上に積層するゲート絶縁層の被覆性が向上するため好ましい。なお、第１の電極４１５ａ、第２の電極４１５ｂを形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０２３９】
本実施の形態では第１の電極４１５ａ、第２の電極４１５ｂとしてスパッタリング法により膜厚１５０ｎｍのチタン膜を形成する。
【０２４０】
また、導電膜のエッチングの際には、酸化物半導体層４１２が除去されてその下の絶縁層４０７が露出しないようにそれぞれの材料及びエッチング条件を適宜調節する必要がある。そこで、本実施の形態では、酸化物半導体層４１２としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を用い、導電膜としてチタン膜を用い、エッチャントとしてアンモニア過水（アンモニア、水、過酸化水素水の混合液）を用いることにより、酸化物半導体層４１２の一部がエッチングされないようにしているが、本発明はこの構成に限定されない。すなわち、第２のフォトリソグラフィ工程により、酸化物半導体層４１２の一部をエッチングし、溝部（凹部）を有する酸化物半導体層とすることもできる。
【０２４１】
第２のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光を用いればよい。酸化物半導体層４１２上で隣り合う第１の電極の下端部と第２の電極の下端部との間隔幅によって、後に形成されるトランジスタのチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて第２のフォトリソグラフィ工程でのレジストマスク形成時の露光を行う。超紫外線による露光は、解像度が高く焦点深度も大きい。このため、後に形成されるトランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能である。この場合、トランジスタの動作速度を高速化でき、さらにオフ電流値が極めて小さいため、トランジスタの低消費電力化を図ることができる。
【０２４２】
次に、絶縁層４０７、酸化物半導体層４１２、第１の電極４１５ａ、第２の電極４１５ｂ上にゲート絶縁層４０２を形成する（図１４（Ｃ）参照。）。
【０２４３】
ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、又は酸化アルミニウム層を単層又は積層して形成することができる。
【０２４４】
ゲート絶縁層４０２を形成する際は、水素が含まれないようにすることが好ましい。このため、成膜時の雰囲気において水素を極力減らすことが可能なスパッタリング法でゲート絶縁層４０２を成膜することが好ましい。スパッタリング法により酸化シリコン膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素、または酸素及びアルゴンの混合ガスを用いて行う。
【０２４５】
また、ゲート絶縁層４０２は、第１の電極４１５ａ、第２の電極４１５ｂ側から順に酸化シリコン層と窒化シリコン層を積層した構造とすることもできる。例えば、第１のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン層（ＳｉＯ_ｘ（ｘ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層として膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（ＳｉＮ_ｙ（ｙ＞０））を積層して、膜厚１００ｎｍのゲート絶縁層としてもよい。本実施の形態では、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により膜厚１００ｎｍの酸化シリコン層を形成する。
【０２４６】
次に、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってゲート絶縁層４０２の一部を除去することにより、第１の電極４１５ａ、第２の電極４１５ｂに達する開口４２１ａ、４２１ｂを形成する（図１４（Ｄ）参照。）。なお、レジストマスクをインクジェット法で形成する場合、フォトマスクを使用しないため、製造コストを低減できる。
【０２４７】
次に、ゲート絶縁層４０２、及び開口４２１ａ、４２１ｂ上に導電膜を形成した後、第４のフォトリソグラフィ工程によりゲート電極４１１、第１の配線４１４ａ、第２の配線４１４ｂを形成する。
【０２４８】
ゲート電極４１１、第１の配線４１４ａ、第２の配線４１４ｂの材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料、又はこれらを主成分とする合金材料を用いて、単層又は積層して形成することができる。ゲート電極４１１、第１の配線４１４ａ、及び第２の配線４１４ｂの２層構造の具体例としては、アルミニウム層上にモリブデン層が積層された構造、銅層上にモリブデン層が積層された構造、銅層上に窒化チタン層若しくは窒化タンタル層が積層された構造、または窒化チタン層上にモリブデン層が積層された構造が挙げられる。また、３層構造の具体例としては、タングステン層または窒化タングステン層と、アルミニウム及びシリコンの合金層またはアルミニウム及びチタンの合金層と、窒化チタンまたはチタン層とが積層された構造が挙げられる。なお、透光性を有する導電膜を用いてゲート電極を形成することもできる。透光性を有する導電膜の具体例としては、透光性を有する導電性酸化膜が挙げられる。
【０２４９】
本実施の形態ではゲート電極４１１、第１の配線４１４ａ、第２の配線４１４ｂとしてスパッタリング法により膜厚１５０ｎｍのチタン膜を形成する。
【０２５０】
次に、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。本実施の形態では、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。なお、第２の加熱処理は、トランジスタ４１０上に保護絶縁層や平坦化絶縁層を形成してから行ってもよい。
【０２５１】
また、大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を更に行ってもよい。この加熱処理は、一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回繰り返して行ってもよい。また、この加熱処理を酸化物絶縁層の形成前に減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができるので好ましい。
【０２５２】
以上の工程により、水素、水分、水素化物、水酸化物の濃度が低減された、高純度の酸化物半導体層４１２を有するトランジスタ４１０を形成することができる（図１４（Ｅ）参照。）。トランジスタ４１０は、実施の形態１で説明したトランジスタ６４０１等として適用することができる。
【０２５３】
また、トランジスタ４１０上に保護絶縁層や、平坦化のための平坦化絶縁層を設けてもよい。保護絶縁層としては、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、又は酸化アルミニウム層を単層又は積層して形成することができる。また、平坦化絶縁層としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることもできる。また、これらの材料で形成される絶縁膜を複数積層させることで平坦化絶縁層を形成してもよい。
【０２５４】
ここで、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
【０２５５】
平坦化絶縁層の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
【０２５６】
上述したように、酸化物半導体層を成膜するに際し、反応雰囲気中の残留水分を除去することで、酸化物半導体層中の水素及び水素化物の濃度を低減することができる。
【０２５７】
本実施の形態で説明した酸化物半導体層を有するトランジスタは、極めて高いドレイン耐圧を有する。このため、ブルー相を示す液晶材料を利用した表示装置のように駆動電圧が高い場合であっても、本実施の形態で説明した酸化物半導体層を有するトランジスタを、表示装置の表示部を構成する画素に用いることにより、信頼性の高い表示装置を提供することができる。それに加えて、高純度の酸化物半導体を用いたトランジスタは、オフ電流を１×１０^−１３Ａ以下、好ましくは１×１０^−１６Ａ以下に低減することができる。このため、保持容量で電圧を保持できる期間を長く取ることができるので、静止画等を表示する際の消費電力を抑制することができる。
【０２５８】
（実施の形態８）
本実施の形態では、実施の形態１で説明したトランジスタ６４０１の構造の一例、及びその作製方法の一例について説明する。すなわち、高純度の酸化物半導体を用いたトランジスタの構造の一例、及びその作製方法の一例について図１５を用いながら説明する。
【０２５９】
図１５（Ａ）乃至（Ｅ）にトランジスタの断面構造の一例を示す。図１５（Ｅ）に示すトランジスタ３９０は、ボトムゲート構造の一つであり逆スタガ型のトランジスタともいう。このトランジスタ３９０を、実施の形態１で説明したトランジスタ６４０１等に用いることができる。なお、トランジスタ３９０はシングルゲート構造のトランジスタを示しているが、本発明はこの構成に限定されるものではなく、ゲート電極を複数有し、チャネル形成領域を複数有するマルチゲート構造のトランジスタとしてもよい。
【０２６０】
以下、図１５（Ａ）乃至（Ｅ）を用い、基板３９４上にトランジスタ３９０を作製する方法について説明する。
【０２６１】
まず、基板３９４上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極３９１を形成する。形成されたゲート電極の端部はテーパ形状であると、上に積層するゲート絶縁層の被覆性が向上するため好ましい。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０２６２】
ここで、基板３９４の材料については、実施の形態７で説明した基板４００と同様のものを採用することができる。また、ゲート電極３９１の材料や成膜方法等は、実施の形態７で説明したゲート電極４１１と同様のものを採用することができる。
【０２６３】
なお、基板３９４とゲート電極３９１との間に、下地膜となる絶縁膜を設けてもよい。下地膜は、基板３９４からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、または酸化窒化シリコン膜から選ばれた一からなる単層構造、またはこれらから選ばれた複数の膜による積層構造により形成すればよい。
【０２６４】
次に、ゲート電極３９１上にゲート絶縁層３９７を形成する。
【０２６５】
ゲート絶縁層３９７は、プラズマＣＶＤ法またはスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、または酸化アルミニウム層を単層または積層して形成することができる。なお、ゲート絶縁層３９７中に水素が多量に含まれないようにするために、スパッタリング法でゲート絶縁層３９７を成膜することが好ましい。スパッタリング法により酸化シリコン膜を成膜する場合には、ターゲットとしてシリコンターゲットまたは石英ターゲットを用い、スパッタガスとして酸素または、酸素及びアルゴンの混合ガスを用いて行う。
【０２６６】
ゲート絶縁層３９７は、ゲート電極３９１側から順に窒化シリコン層と酸化シリコン層を積層した構造とすることもできる。例えば、第１のゲート絶縁層としてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（ＳｉＮ_ｙ（ｙ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン層（ＳｉＯ_ｘ（ｘ＞０））を積層して、膜厚１００ｎｍのゲート絶縁層とすればよい。
【０２６７】
次に、ゲート絶縁層３９７上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体層３９３を形成する（図１５（Ａ）参照。）。
【０２６８】
ここで、酸化物半導体層３９３の材料や成膜方法等は、実施の形態７で説明した酸化物半導体層（島状の酸化物半導体層４１２）と同様のものを採用することができる。
【０２６９】
例えば、酸化物半導体層３９３をスパッタリング法により形成する際の成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が挙げられる。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体層３９３の膜厚は、膜厚２ｎｍ以上２００ｎｍ以下とすればよく、好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体の材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
【０２７０】
なお、酸化物半導体層３９３を成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層３９７の表面に付着しているゴミを除去することが好ましい。
【０２７１】
また、ゲート絶縁層３９７、酸化物半導体層３９３に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極３９１が形成された基板３９４、またはゲート絶縁層３９７までが形成された基板３９４を予備加熱し、基板３９４に吸着した水素、水分などの不純物を脱離し排気することが好ましい。予備加熱の温度としては、１００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下とすればよい。また、予備加熱室に設ける排気手段はクライオポンプが好ましい。また、この予備加熱は、保護絶縁層３９６の成膜前に、第１の電極３９５ａ及び第２の電極３９５ｂまで形成した基板３９４に対して同様に行ってもよい。
【０２７２】
次に、酸化物半導体層を第２のフォトリソグラフィ工程により島状の酸化物半導体層３９９に加工する（図１５（Ｂ）参照。）。なお、島状の酸化物半導体層３９９の加工方法については、実施の形態７で説明した島状の酸化物半導体層４１２を形成する際の加工方法と同様のものを採用することができる。
【０２７３】
なお、次工程の導電膜を形成する前に逆スパッタを行い、酸化物半導体層３９９及びゲート絶縁層３９７の表面に付着しているレジスト残渣などを除去することが好ましい。
【０２７４】
次に、ゲート絶縁層３９７及び酸化物半導体層３９９上に導電膜を形成する。導電膜の成膜方法は、スパッタリング法や真空蒸着法等を用いればよい。また、導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、またはこれらの元素を成分とする合金、またはこれらの元素を複数組み合わせた合金等を用いることができる。また、マンガン、マグネシウム、ジルコニウム、ベリリウム、イットリウムのいずれか一または複数から選択された材料を含んでもよい。また、透光性を有する導電膜を用いてもよい。透光性を有する導電膜の具体例としては、透光性を有する導電性酸化膜が挙げられる。
【０２７５】
また、導電膜は、単層構造でもよいし、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を成膜する３層構造などが挙げられる。
【０２７６】
次に、第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行って第１の電極３９５ａ、第２の電極３９５ｂを形成した後、レジストマスクを除去する（図１５（Ｃ）参照。）。ここで、導電膜のエッチングの際には、酸化物半導体層３９９が除去されてその下のゲート絶縁層３９７が露出しないようにそれぞれの材料及びエッチング条件を適宜調節する必要がある。そこで、本実施の形態では、酸化物半導体層３９９としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を用い、導電膜としてチタン膜を用い、エッチャントとしてアンモニア過水（アンモニア、水、過酸化水素水の混合液）を用いることにより、酸化物半導体層３９９の一部がエッチングされないようにしているが、本発明はこの構成に限定されない。すなわち、第３のフォトリソグラフィ工程により、酸化物半導体層３９９の一部をエッチングし、溝部（凹部）を有する酸化物半導体層とすることもできる。
【０２７７】
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光を用いればよい。酸化物半導体層３９９上で隣り合うソース電極の下端部とドレイン電極の下端部との間隔幅によって、後に形成されるトランジスタのチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて第３のフォトリソグラフィ工程でのレジストマスク形成時の露光を行う。超紫外線による露光は、解像度が高く焦点深度も大きい。このため、後に形成されるトランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、回路の動作速度を高速化でき、さらにオフ電流値が極めて小さいため、トランジスタの低消費電力化を図ることができる。
【０２７８】
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【０２７９】
また、Ｎ_２Ｏ、Ｎ_２、またはＡｒなどのガスを用いたプラズマ処理によって露出している酸化物半導体層３９９の表面に付着した吸着水などを除去してもよい。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。本実施の形態では、上記いずれかのプラズマ処理を行う。
【０２８０】
次に、プラズマ処理を行った後、大気に触れることなく、露出されている酸化物半導体層３９９、第１の電極３９５ａ、及び第２の電極３９５ｂに接する保護絶縁膜３９６を形成する（図１５（Ｄ）参照。）。このとき、酸化物半導体層３９９及び保護絶縁層３９６に水素、水酸基または水分が含まれないようにするため、処理室内の残留水分を除去しつつ保護絶縁層３９６を成膜することが好ましい。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室は、例えば、水素原子や、水（Ｈ_２Ｏ）など水素原子を含む化合物等が排気されるため、当該処理室で成膜した保護絶縁層３９６に含まれる不純物の濃度を低減できる。
【０２８１】
本実施の形態では、保護絶縁層３９６として酸化物絶縁層を形成する。保護絶縁層３９６の形成方法として、島状の酸化物半導体層３９９、第１の電極３９５ａ、及び第２の電極３９５ｂが形成された基板３９４を室温状態のまま、または１００℃未満の温度に加熱し、水素及び水分が除去された高純度酸素を含むスパッタガスを導入し、シリコン半導体のターゲットを用いて、酸化シリコン層を成膜する。なお、酸化物絶縁層として、酸化シリコン層に代えて、酸化窒化シリコン層、酸化アルミニウム層、または酸化窒化アルミニウム層などを用いることもできる。
【０２８２】
例えば、純度が６Ｎであり、ボロンがドープされたシリコンターゲット（抵抗値０．０１Ωｃｍ）を用い、基板とターゲット間の距離（Ｔ−Ｓ間距離）を８９ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパルスＤＣスパッタリング法により、酸化シリコン層を成膜する。酸化シリコン層の膜厚は３００ｎｍとする。なお、シリコンターゲットに代えて石英（好ましくは合成石英）を用いることもできる。スパッタガスは、酸素、または酸素及びアルゴンの混合ガスを用いればよい。
【０２８３】
さらに、保護絶縁層３９６と酸化物半導体層３９９とが接した状態で１００℃乃至４００℃で加熱処理を行うことが好ましい。本実施の形態における保護絶縁層３９６は欠陥を多く含むため、この加熱処理によって酸化物半導体層３９９中に含まれる水素、水分、水酸基または水素化物などの不純物を保護絶縁層３９６に拡散させ、酸化物半導体層３９９中に含まれる該不純物をより低減させることができる。
【０２８４】
以上の工程により、水素、水分、水酸基または水素化物の濃度が低減された酸化物半導体層３９２を有するトランジスタ３９０を形成することができる（図１５（Ｅ）参照。）。本実施の形態で説明したように、酸化物半導体層を成膜するに際し、反応雰囲気中の残留水分を除去することにより、該酸化物半導体層中の水素及び水素化物の濃度を低減することができる。この結果、真性又は実質的に真性な半導体が得られる。
【０２８５】
なお、保護絶縁層３９６上に絶縁層をさらに設けてもよい。本実施の形態では、保護絶縁層３９６上に絶縁層３９８を形成する。絶縁層３９８としては、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用いればよい。
【０２８６】
絶縁層３９８の形成方法としては、保護絶縁層３９６まで形成された基板３９４を１００℃〜４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタガスを導入し、シリコン半導体のターゲットを用いて窒化シリコン膜を成膜する。この場合においても、保護絶縁層３９６と同様に、処理室内の残留水分を除去しつつ絶縁層３９８を成膜することが好ましい。絶縁層３９８の成膜時に１００℃〜４００℃に基板３９４を加熱することにより、酸化物半導体層３９９中に含まれる水素または水分を絶縁層３９８に拡散させることができる。この場合、保護絶縁層３９６の形成直後に加熱処理を行わなくてもよい。
【０２８７】
また、保護絶縁層３９６として酸化シリコン層を形成し、絶縁層３９８として窒化シリコン層を形成する場合、酸化シリコン層と窒化シリコン層を同じ処理室において、共通のシリコンターゲットを用いて成膜することができる。先に酸素を含むエッチングガスを導入して、処理室内に装着されたシリコンターゲットを用いて酸化シリコン層を形成し、次にエッチングガスを窒素を含むエッチングガスに切り替えて同じシリコンターゲットを用いて窒化シリコン層を成膜する。酸化シリコン層と窒化シリコン層とを大気に曝露せずに連続して形成することができるため、酸化シリコン層表面に水素や水分などの不純物が吸着することを防止できる。なお、保護絶縁層３９６として酸化シリコン層を形成し、絶縁層３９８として窒化シリコン層を積層した後、酸化物半導体層中に含まれる水素若しくは水分を酸化物絶縁層に拡散させるための加熱処理（温度１００℃乃至４００℃）を行うことがさらに好ましい。
【０２８８】
保護絶縁層３９６の形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶縁層の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。
【０２８９】
上記の工程は、４００℃以下の温度で行われるため、厚さが１ｍｍ以下で、一辺が１ｍを超えるガラス基板を用いる製造工程にも適用することができる。また、４００℃以下の処理温度で全ての工程を行うことができるので、表示パネルを製造するためのエネルギー消費を低減することができる。
【０２９０】
本実施の形態で説明した酸化物半導体層を有するトランジスタは、極めて高いドレイン耐圧を有する。このため、ブルー相を示す液晶材料を利用した表示装置のように駆動電圧が高い場合であっても、本実施の形態で説明した酸化物半導体層を有するトランジスタを、表示装置の表示部を構成する画素に用いることにより、信頼性の高い表示装置を提供することができる。それに加えて、高純度の酸化物半導体を用いたトランジスタは、オフ電流を１×１０^−１３Ａ以下、好ましくは１×１０^−１６Ａ以下に低減することができる。このため、保持容量で電圧を保持できる期間を長く取ることができるので、静止画等を表示する際の消費電力を抑制することができる。
【０２９１】
（実施の形態９）
本実施の形態では、実施の形態１で説明したトランジスタ６４０１の構造の一例、及びその作製方法の一例について説明する。すなわち、高純度の酸化物半導体を用いたトランジスタの構造の一例、及びその作製方法の一例について図１６を用いながら説明する。
【０２９２】
図１６（Ａ）乃至（Ｄ）にトランジスタの断面構造の一例を示す。図１６（Ａ）乃至（Ｄ）に示すトランジスタ３６０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造の一つであり逆スタガ型のトランジスタともいう。このトランジスタ３６０を、実施の形態１で説明したトランジスタ６４０１として用いることができる。なお、トランジスタ３６０はシングルゲート構造のトランジスタを示しているが、本発明はこの構成に限定されるものではなく、ゲート電極を複数有し、チャネル形成領域を複数有するマルチゲート構造のトランジスタとしてもよい。
【０２９３】
以下、図１６（Ａ）乃至（Ｄ）を用い、基板３２０上にトランジスタ３６０を作製する方法について説明する。
【０２９４】
まず、基板３２０上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極３６１を形成する。基板３２０の材料については、実施の形態８で説明した基板３９４と同様のものを採用することができる。また、ゲート電極３６１の材料や成膜方法等は、実施の形態８で説明したゲート電極３９１と同様のものを採用することができる。
【０２９５】
次に、ゲート電極３６１上にゲート絶縁層３２２を形成する。ゲート絶縁層３２２の材料については、実施の形態８で説明したゲート絶縁層３９７と同様のものを採用することができる。本実施の形態では、ゲート絶縁層３２２としてプラズマＣＶＤ法により膜厚１００ｎｍ以下の酸化窒化珪素層を形成する。
【０２９６】
次に、ゲート絶縁層３２２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体層を形成し、第２のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。島状の酸化物半導体層の材料や成膜方法、加工方法等は、実施の形態８で説明した島状の酸化物半導体層３９９と同様のものを採用することができる。本実施の形態では、酸化物半導体層としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体ターゲットを用いてスパッタ法により成膜する。
【０２９７】
次に、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層３３２を得る（図１６（Ａ）参照。）。
【０２９８】
次に、Ｎ_２Ｏ、Ｎ_２、またはＡｒなどのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。または、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
【０２９９】
次に、ゲート絶縁層３２２、及び酸化物半導体層３３２上に、酸化物絶縁層を形成した後、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行って酸化物絶縁層３６６を形成した後、レジストマスクを除去する。
【０３００】
本実施の形態では、酸化物絶縁層３６６として膜厚２００ｎｍの酸化珪素膜をスパッタ法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素及び窒素雰囲気下でスパッタ法により酸化珪素膜を形成することができる。低抵抗化した酸化物半導体層に接して形成する酸化物絶縁層３６６は、水分や、水素イオンや、酸素イオンや、ＯＨ⁻などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いることができる。
【０３０１】
このとき、酸化物半導体層３３２及び酸化物絶縁層３６６に水素、水酸基または水分が含まれないようにするため、処理室内の残留水分を除去しつつ酸化物絶縁層３６６を成膜することが好ましい。なお、処理室内の残留水分の除去方法については、他の実施の形態で説明した方法を用いることができる。
【０３０２】
次に、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行うことが好ましい。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層の一部（チャネル形成領域）が酸化物絶縁層３６６と接した状態で加熱される。
【０３０３】
本実施の形態では、さらに酸化物絶縁層３６６が設けられ一部が露出している酸化物半導体層３３２を、窒素、不活性ガス雰囲気下、または減圧下で加熱処理を行う。酸化物絶縁層３６６によって覆われていない露出された酸化物半導体層３３２の領域は、窒素、不活性ガス雰囲気下、または減圧下で加熱処理を行うと、低抵抗化することができる。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行うとよい。
【０３０４】
酸化物絶縁層３６６が設けられた酸化物半導体層３３２に対する窒素雰囲気下の加熱処理によって、酸化物半導体層３３２の露出領域は低抵抗化し、抵抗の異なる領域（図１６（Ｂ）においては斜線領域及び白地領域で示す）を有する酸化物半導体層３６２となる。
【０３０５】
次に、ゲート絶縁層３２２、酸化物半導体層３６２、及び酸化物絶縁層３６６上に、導電膜を形成した後、第４のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行って第１の電極３６５ａ、第２の電極３６５ｂを形成した後、レジストマスクを除去する（図１６（Ｃ）参照。）。
【０３０６】
第１の電極３６５ａ、第２の電極３６５ｂの材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、金属導電膜は、単層構造でもよいし、２層以上の積層構造としてもよい。
【０３０７】
以上の工程を経ることによって、成膜後の酸化物半導体層に対して脱水化または脱水素化のための加熱処理を行って低抵抗化した後、酸化物半導体層の一部を選択的に酸素過剰な状態とする。その結果、ゲート電極３６１と重なるチャネル形成領域３６３は、Ｉ型となり、第１の電極３６５ａに重なる高抵抗ソース領域３６４ａと、第２の電極３６５ｂに重なる高抵抗ドレイン領域３６４ｂとが自己整合的に形成される。以上の工程により、トランジスタ３６０が形成される。
【０３０８】
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。
【０３０９】
なお、第２の電極３６５ｂ（及び第１の電極３６５ａ）と重畳した酸化物半導体層において高抵抗ドレイン領域３６４ｂ（または高抵抗ソース領域３６４ａ）を形成することにより、トランジスタの信頼性の向上を図ることができる。具体的には、高抵抗ドレイン領域３６４ｂを形成することで、ドレイン電極から高抵抗ドレイン領域３６４ｂ、チャネル形成領域３６３にかけて、導電性を段階的に変化させうるような構造とすることができる。そのため、第２の電極３６５ｂに高電源電位ＶＤＤを供給する配線に接続して動作させる場合、ゲート電極３６１と第２の電極３６５ｂとの間に高電界が印加されても高抵抗ドレイン領域がバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成とすることができる。
【０３１０】
次に、第１の電極３６５ａ、第２の電極３６５ｂ、酸化物絶縁層３６６上に保護絶縁層３２３を形成する。本実施の形態では、保護絶縁層３２３を、窒化珪素膜を用いて形成する（図１６（Ｄ）参照。）。
【０３１１】
本実施の形態で説明した酸化物半導体層を有するトランジスタは、極めて高いドレイン耐圧を有することが可能である。このため、ブルー相を示す液晶材料を利用した表示装置のように駆動電圧が高い場合であっても、本実施の形態で説明した酸化物半導体層を有するトランジスタを、表示装置の表示部を構成する画素に用いることにより、信頼性の高い表示装置を提供することができる。それに加えて、高純度の酸化物半導体を用いたトランジスタは、オフ電流を１×１０^−１３Ａ以下、好ましくは１×１０^−１６Ａ以下に低減することができる。このため、保持容量で電圧を保持できる期間を長く取ることができるので、静止画等を表示する際の消費電力を抑制することができる。
【０３１２】
（実施の形態１０）
本実施の形態は、本明細書で開示する表示装置に適用できるトランジスタの他の例を示す。本実施の形態で示すトランジスタ３５０は、実施の形態１の画素部の各画素に用いるトランジスタ６４０１等に用いることができる。
【０３１３】
図１７（Ｄ）に示すトランジスタ３５０はシングルゲート構造のトランジスタを示しているが、本発明はこの構成に限定されるものではなく、ゲート電極を複数有し、チャネル形成領域を複数有するマルチゲート構造のトランジスタとしてもよい。
【０３１４】
以下、図１７（Ａ）乃至（Ｄ）を用い、基板３４０上にトランジスタ３５０を作製する工程を説明する。
【０３１５】
まず、基板３４０上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極３５１を形成する。本実施の形態では、ゲート電極３５１として、膜厚１５０ｎｍのタングステン膜を、スパッタ法を用いて形成する。
【０３１６】
次に、ゲート電極３５１上にゲート絶縁層３４２を形成する。本実施の形態では、ゲート絶縁層３４２としてプラズマＣＶＤ法により膜厚１００ｎｍ以下の酸化窒化珪素膜を形成する。
【０３１７】
次に、ゲート絶縁層３４２に導電膜を形成し、第２のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極３５５ａ、ドレイン電極３５５ｂを形成した後、レジストマスクを除去する（図１７（Ａ）参照。）。
【０３１８】
次に酸化物半導体層３４５を形成する（図１７（Ｂ）参照。）。本実施の形態では、酸化物半導体層３４５としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体ターゲットを用いてスパッタ法により成膜する。続いて、酸化物半導体層３４５を第３のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。
【０３１９】
酸化物半導体層３４５を成膜する工程においては、処理室内の残留水分を除去しつつ酸化物半導体層３４５を成膜することにより、酸化物半導体層３４５に水素、水酸基または水分が含まれないようにすることが好ましい。処理室内の残留水分の除去方法については、他の実施の形態で説明した方法を用いることができる。
【０３２０】
次に、酸化物半導体層の脱水化または脱水素化を行うために、第１の加熱処理を行う。第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層３４６を得る（図１７（Ｃ）参照。）。
【０３２１】
また、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。
【０３２２】
次に、酸化物半導体層３４６に接する保護絶縁層３５６を形成する。酸化物絶縁層３５６は、少なくとも１ｎｍ以上の膜厚とし、保護絶縁層３５６に水、水素等の不純物を混入させない方法（例えば、スパッタ法）を適宜用いて形成することができる。保護絶縁層３５６に水素が含まれると、その水素の酸化物半導体層への侵入、または水素による酸化物半導体層中の酸素の引き抜きが生じ、酸化物半導体層のバックチャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。このため、保護絶縁層３５６はできるだけ水素を含まない膜になるような成膜方法を用いることが重要である。
【０３２３】
なお、保護絶縁層３５６の材料や成膜方法等については、実施の形態８における保護絶縁層３９６と同様のものを採用することができる。
【０３２４】
次に、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層の一部（チャネル形成領域）が保護絶縁層３５６と接した状態で加熱される。
【０３２５】
以上の工程を経ることによって、成膜後の酸化物半導体層に対して脱水化または脱水素化のための加熱処理を行って低抵抗化した後、酸化物半導体層を酸素過剰な状態とする。その結果、Ｉ型の酸化物半導体層３５２が形成される。以上の工程により、トランジスタ３５０が形成される。
【０３２６】
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。この加熱処理によって、酸化物半導体層から酸化物絶縁層中に水素がとりこまれ、ノーマリーオフとなるトランジスタを得ることができる。よって表示装置の信頼性を向上できる。
【０３２７】
なお、保護絶縁層３５６上に絶縁層をさらに設けてもよい。本実施の形態では、保護絶縁層３５６上に絶縁層３４３を形成する（図１７（Ｄ）参照。）。酸化物絶縁層３４３の材料や成膜方法等については、実施の形態８における保護絶縁層３９８と同様のものを採用することができる。
【０３２８】
また、絶縁層３４３上の表面を平坦化する目的で、平坦化絶縁層を設けてもよい。
【０３２９】
本実施の形態で説明した酸化物半導体層を有するトランジスタは、極めて高いドレイン耐圧を有することが可能である。このため、ブルー相を示す液晶材料を利用した表示装置のように駆動電圧が高い場合であっても、本実施の形態で説明した酸化物半導体層を有するトランジスタを、表示装置の表示部を構成する画素に用いることにより、信頼性の高い表示装置を提供することができる。それに加えて、高純度の酸化物半導体を用いたトランジスタは、オフ電流を１×１０^−１３Ａ以下、好ましくは１×１０^−１６Ａ以下に低減することができる。このため、保持容量で電圧を保持できる期間を長く取ることができるので、静止画等を表示する際の消費電力を抑制することができる。
【０３３０】
（実施の形態１１）
本実施の形態においては、表示装置に含まれる液晶表示パネルの外観及び断面構造の一例につき、図１８を用いながら説明する。なお、本明細書中における表示装置とは、画像表示デバイスや表示デバイスを指す。また、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープ、またはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０３３１】
図１８は、第１の基板４００１上に形成されたトランジスタ４０１０、４０１１、及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止したパネルの上面図であり、図１８（Ｂ）は、図１８（Ａ１）、図１８（Ａ２）のＭ−Ｎにおける断面図に相当する。
【０３３２】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。このように、画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。なお、本実施の形態における液晶層４００８は、ブルー相を示す液晶材料を含む。
【０３３３】
また、図１８（Ａ１）は第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。また、図１８（Ａ２）は信号線駆動回路の一部を第１の基板４００１上に設けられたトランジスタで形成する例であり、第１の基板４００１上に信号線駆動回路４００３ｂが形成されるとともに、ＦＰＣ４０１８上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３ａが実装されている。
【０３３４】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、またはＴＡＢ方法などを適宜用いることができる。図１８（Ａ１）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１８（Ａ２）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【０３３５】
また、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、それぞれトランジスタを複数有しており、図１８（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１を例示している。トランジスタ４０１０、４０１１上には絶縁層４０２０、層間膜４０２１が設けられている。なお、トランジスタ４０１０、４０１１は、実施の形態７乃至１０に示すトランジスタ等を適用することができる。
【０３３６】
また、層間膜４０２１、又は絶縁層４０２０上において、走査線駆動回路４００４に含まれるトランジスタ４０１１の半導体層のチャネル形成領域と重なる位置に導電層を設けてもよい。導電層は、電位がトランジスタ４０１１のゲート電極と同じでもよいし、異なっていてもよく、第２のゲート電極として機能させることもできる。また、導電層の電位はＧＮＤ、０Ｖ、またはフローティング状態であってもよい。
【０３３７】
また、第１の基板４００１上、層間膜４０２１上に液晶層４００８中に突出して設けられた第１の構造体４０３７上に画素電極層４０３０が形成され、画素電極層４０３０は、トランジスタ４０１０と電気的に接続されている。層間膜４０２１上には第１の共通電極層４０３６が液晶層４００８中に突出して設けられた第２の構造体４０３８上に設けられている。液晶素子４０１３は、画素電極層４０３０、第２の共通電極層４０３１、第１の共通電極層４０３６、及び液晶層４００８を含む。また、第１の基板４００１、第２の基板４００６の外側には、それぞれ偏光板４０３２、４０３３が設けられている。なお、本実施の形態では、第２の共通電極層４０３１が第２の基板４００６側に設けられる例を示しているが、本発明はこの構成に限定されない。すなわち、第２の共通電極層４０３１は設けなくてもよい。
【０３３８】
第１の構造体４０３７の上面及び側面を覆うように設けられた画素電極層４０３０と、第２の構造体４０３８の上面及び側面を覆うように設けられた第１の共通電極層４０３６とを有することによって、液晶層４００８において、画素電極層４０３０と、第１の共通電極層４０３６との間に広く電界を形成することができる。
【０３３９】
また、第２の基板４００６側に第２の共通電極層４０３１を設けると、画素電極層４０３０と第２の共通電極層４０３１との間にも液晶に対して斜め方向（基板に対して斜めの方向）の電界も加えることができるため、より効率よく液晶分子を制御できる。従って、膜厚方向も含め液晶層全体における液晶分子を応答させることができ、白透過率が向上する。このため、白透過率と黒透過率との比であるコントラスト比を高くすることができる。
【０３４０】
なお、第１の基板４００１、第２の基板４００６としては、透光性を有するガラス、プラスチックなどを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【０３４１】
また、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサ４０３５は、セルギャップを制御するために設けられている。ただし、本発明はこの構成に限定されず、球状のスペーサを用いていてもよい。セルギャップは、１μｍ以上２０μｍ以下とすることが好ましい。なお、セルギャップは、第１の基板４００１と第２の基板４００６との平均間隔を指す。
【０３４２】
なお、図１８は透過型の液晶表示装置の例であるが、本発明は半透過型や反射型の液晶表示装置にも適用できる。
【０３４３】
また、図１８に示す液晶表示装置では、基板の外側（視認側）に偏光板が設けられているが、偏光板は基板の内側に設けられていてもよい。すなわち、偏光板の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮光層を設けてもよい。
【０３４４】
層間膜４０２１は、有彩色の透光性樹脂層であり、カラーフィルタ層として機能する。また、層間膜４０２１の一部を遮光層としてもよい。図１８においては、トランジスタ４０１０、４０１１上方を覆うように遮光層４０３４が第２の基板４００６側に設けられている。遮光層４０３４を設けることにより、コントラスト向上やトランジスタの安定化の効果をさらに高めることができる。
【０３４５】
なお、絶縁層４０２０は、トランジスタの保護膜として機能するとよい。保護膜として用いるためには、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐ機能を有する材料を用いればよく、緻密な膜が好ましい。具体的には、スパッタ法を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、または窒化酸化アルミニウム膜の単層、または積層で形成すればよい。
【０３４６】
また、平坦化絶縁膜として透光性の絶縁層をさらに形成する場合、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層を形成してもよい。
【０３４７】
積層する絶縁層の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
【０３４８】
画素電極層４０３０、第２の共通電極層４０３１、及び第１の共通電極層４０３６は、タングステンとインジウムを含む酸化物（酸化タングステンを含むインジウム酸化物）、タングステンとインジウムと亜鉛を含む酸化物（酸化タングステンを含むインジウム亜鉛酸化物）、チタンとインジウムを含む酸化物（酸化チタンを含むインジウム酸化物）、チタンとインジウムと錫を含む酸化物（酸化チタンを含むインジウム錫酸化物）、インジウムと錫を含む酸化物（インジウム錫酸化物、ＩＴＯともいう。）、インジウムと亜鉛を含む酸化物（インジウム亜鉛酸化物）、ケイ素とインジウムと錫を含む酸化物（酸化ケイ素を添加したインジウム錫酸化物）等の透光性を有する導電性材料を用いて形成することができる。また、画素電極層４０３０、第２の共通電極層４０３１及び第１の共通電極層４０３６は、タングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することもできる。また、画素電極層４０３０、第２の共通電極層４０３１及び第１の共通電極層４０３６は、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することもできる。
【０３４９】
また、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０３５０】
また、トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース線に対して、駆動回路保護用の保護回路を同一基板上に設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【０３５１】
図１８では、接続端子電極４０１５が、第１の共通電極層４０３６と同じ導電膜から形成され、端子電極４０１６は、トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。また、接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０３５２】
また図１８においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
【０３５３】
（実施の形態１２）
本実施の形態においては、上記実施の形態で説明した表示装置を具備する電子機器の具体例について説明する。ただし、本発明に適用可能な電子機器は、下記に示す具体例に限定されるものではない。
【０３５４】
図１９（Ａ）に示す電子機器は携帯型遊技機であり、筐体９６３０、表示部９６３１、スピーカ９６３３、操作キー９６３５、接続端子９６３６、記録媒体読込部９６７２等を有する。また、携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、他の携帯型遊技機と無線通信を行って情報を共有する機能等を有していてもよい。なお、携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【０３５５】
図１９（Ｂ）に示す電子機器はデジタルカメラであり、筐体９６３０、表示部９６３１、スピーカ９６３３、操作キー９６３５、接続端子９６３６、シャッターボタン９６７６、受像部９６７７等を有する。デジタルカメラは、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像情報を記憶素子に保存する機能、撮影した画像情報を表示部に表示する機能、テレビ受像機能等を有していてもよい。なお、デジタルカメラが有する機能はこれに限定されず、様々な機能を有することができる。
【０３５６】
図１９（Ｃ）に示す電子機器はテレビ受像器であり、筐体９６３０、表示部９６３１、スピーカ９６３３、操作キー９６３５、接続端子９６３６等を有する。テレビ受像機は、テレビ用電波を処理して画像信号に変換する機能、画像信号を処理して表示に適した信号に変換する機能、画像信号のフレーム周波数を変換する機能等を有していてもよい。なお、テレビ受像機が有する機能はこれに限定されず、様々な機能を有することができる。
【０３５７】
図２０（Ａ）に示す電子機器はコンピュータであり、筐体９６３０、表示部９６３１、スピーカ９６３３、操作キー９６３５、接続端子９６３６、ポインティングデバイス９６８１、外部接続ポート９６８０等を有する。コンピュータは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信又は有線通信などの通信機能、通信機能を用いて様々なコンピュータネットワークに接続する機能、通信機能を用いて様々なデータの送信又は受信を行う機能等を有していてもよい。なお、コンピュータが有する機能はこれに限定されず、様々な機能を有することができる。
【０３５８】
図２０（Ｂ）に示す電子機器は携帯電話であり、筐体９６３０、表示部９６３１、スピーカ９６３３、操作キー９６３５、マイクロフォン９６３８等を有する。携帯電話は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能等を有していてもよい。なお、携帯電話が有する機能はこれに限定されず、様々な機能を有することができる。
【０３５９】
図２０（Ｃ）に示す電子機器は電子ペーパーであり、筐体９６３０、表示部９６３１、操作キー９６３５等を有する。電子ペーパーは、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能等を有していてもよい。なお、電子ペーパーが有する機能はこれに限定されず、様々な機能を有することができる。また、電子ペーパーを用いる用途の具体例としては、電子書籍（電子ブック、ｅ−ｂｏｏｋともいう。）、ポスター、電車等の乗り物の車内広告等が挙げられる。
【０３６０】
図２０（Ｄ）に示す電子機器はデジタルフォトフレームであり、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０３６１】
デジタルフォトフレームは、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部等を有する。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
【０３６２】
また、デジタルフォトフレームは、無線で情報の送受信が可能な機能を有していてもよい。この場合、無線により所望の画像データをデジタルフォトフレームに取り込み、表示させることができる。なお、デジタルフォトフレームが有する機能はこれらに限定されず、様々な機能を有することができる。
【０３６３】
本発明の一態様である表示装置をこれらの電子機器に適用することにより、信頼性が高く、静止画等を表示する際の低消費電力化を図ることができる。したがって、動画よりも静止画を表示する機会の多いデジタルカメラ、電子ペーパー、デジタルフォトフレーム等の電子機器に本発明の一態様である表示装置を適用した場合、消費電力低減の効果が顕著に現れるため、特に好ましい。
【符号の説明】
【０３６４】
１０００ 表示装置
１００１ 表示パネル
１００２ 信号生成回路
１００３ 記憶回路
１００４ 比較回路
１００５ 選択回路
１００６ 表示制御回路
１００７ 駆動回路部
１００８ 画素部
１００９Ａ ゲート線駆動回路
１００９Ｂ 信号線駆動回路
１０１０ フレームメモリ

【特許請求の範囲】
【請求項１】
トランジスタを含む画素が設けられた画素部を有する第１の基板と、
前記第１の基板と対向する第２の基板と、
前記第１の基板及び前記第２の基板の間に配置された液晶層とを有する表示装置であって、
前記液晶層は、ブルー相を示す液晶材料を有し、
前記トランジスタは、ゲートが走査線に電気的に接続され、ソースまたはドレインの一方が信号線に電気的に接続され、ソースまたはドレインの他方が電極に電気的に接続され、
前記トランジスタは、水素濃度が５×１０^１９／ｃｍ^３以下である酸化物半導体層を有することを特徴とする表示装置。
【請求項２】
トランジスタを含む画素が設けられた画素部を有する第１の基板と、
前記第１の基板と対向する第２の基板と、
前記第１の基板及び前記第２の基板の間に配置された液晶層とを有する表示装置であって、
前記液晶層は、ブルー相を示す液晶材料を有し、
前記トランジスタは、前記第１の基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された酸化物半導体層と、前記酸化物半導体層に電気的に接続されたソース電極及びドレイン電極とを有し、
前記トランジスタを覆うように形成された絶縁膜と、
前記絶縁膜上に形成された第１の構造体及び第２の構造体と、
前記絶縁膜に形成された開口部において前記ソース電極または前記ドレイン電極の一方と電気的に接続され、かつ前記第１の構造体を覆うように形成された画素電極と、
前記第２の構造体を覆うように形成された共通電極とを有し、
前記酸化物半導体層は、水素濃度が５×１０^１９／ｃｍ^３以下であることを特徴とする表示装置。
【請求項３】
請求項１または２において、前記酸化物半導体層は、キャリア濃度が１×１０^１４／ｃｍ^３未満であることを特徴とする表示装置。
【請求項４】
請求項１乃至３のいずれか一において、前記酸化物半導体層は、バンドギャップが２ｅＶ以上であることを特徴とする表示装置。
【請求項５】
請求項１乃至４のいずれか一において、前記ブルー相を示す液晶材料の固有抵抗は、１×１０^９Ω・ｃｍ以上であることを特徴とする表示装置。
【請求項６】
請求項１乃至５のいずれか一に記載の表示装置を具備する電子機器。

【図１】

【図２】

【図３】

【図４】

【図５】

【図６】

【図７】

【図８】

【図９】

【図１０】

【図１１】

【図１２】

【図１３】

【図１４】

【図１５】

【図１６】

【図１７】

【図１８】

【図１９】

【図２０】

【図２１】

【図２２】

【図２３】

【図２４】

【図２５】

【図２６】

【図２７】

【公開番号】特開２０１１−１３８１１７（Ｐ２０１１−１３８１１７Ａ）
【公開日】平成２３年７月１４日（２０１１．７．１４）
【国際特許分類】
【出願番号】特願２０１０−２６８６００（Ｐ２０１０−２６８６００）
【出願日】平成２２年１２月１日（２０１０．１２．１）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】