表示装置及び表示装置の製造方法
【課題】同一の基板上にスイッチング素子と光センサ素子を形成する場合に、光センサ素子の感度が上げるために、活性層の膜厚を厚くすると、スイッチング素子（ＴＦＴ）の特性に悪影響を及ぼしてしまう。
【解決手段】複数の画素がマトリクス状に配置されるガラス基板５上に、画素のスイッチング素子となる薄膜トランジスタを構成するチャネル層２５と、光センサ素子を構成する光電変換層３５とを有する表示装置の構成として、外光が入射する側と反対側で光電変換層３５に最も近接して対向配置される電極３３の表面に光反射膜３４を形成した。
【解決手段】複数の画素がマトリクス状に配置されるガラス基板５上に、画素のスイッチング素子となる薄膜トランジスタを構成するチャネル層２５と、光センサ素子を構成する光電変換層３５とを有する表示装置の構成として、外光が入射する側と反対側で光電変換層３５に最も近接して対向配置される電極３３の表面に光反射膜３４を形成した。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光センサを一体に有する表示装置とその製造方法に関する。
【背景技術】
【０００２】
最近、a-Si:H（水素化アモルファスシリコン）ＴＦＴやPoly−Si（多結晶シリコン）ＴＦＴを用いた液晶表示装置には、光センサを利用した自動バックライト調整機能やタッチスクリーン機能が設けられている。この種の液晶表示装置においては、画素のスイッチング素子となる薄膜トランジスタ（ＴＦＴ）と同様の構造で光センサ素子を構成している（例えば、特許文献１を参照）。このため、小型化や薄型化などの特長を損なうことなく、光センサ付きの表示装置を安価に提供することが可能となっている。
【０００３】
【特許文献１】特開２００７−０１８４５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来においては、光センサ素子で光を感知して光電変換に寄与する層（以下、「光電変換層」と記す）が、画素のスイッチング素子となる薄膜トランジスタのチャネル層と同層に形成されている。このため、光電変換層がチャネル層と同じ厚みになっている。
【０００５】
しかしながら、一般にa-Si:HＴＦＴやPoly−SiＴＦＴを用いた液晶表示装置では、トランジスタの特性を良好に維持するために、チャネル層が非常に薄い膜で形成される。そうした場合、光電変換層はチャネル層と同様に非常に薄い膜で形成されることになる。そのため、従来の光センサ付きの表示装置では、外部から光センサ素子に入射した光の多くが光電変換層を透過してしまい、十分なセンサ感度が得られないという問題があった。
【０００６】
また、Poly−SiＴＦＴのチャネル層は、一般に５０ｎｍ〜１００ｎｍの厚さで形成されるが、仮に光電変換層をチャネル層と同等の５０ｎｍ前後の膜厚で形成したとすると、膜の部分がPoly−Si及びa-Siのいずれであっても、その部分を殆どの可視光が透過してしまう。こうして透過した光は、電子−正孔対の生成に貢献しないため、光センサ素子としての感度は低くなる。
【０００７】
図１５は、チャネル層及び光電変換層としてPoly−Siを用いた場合に、光の波長（λ）を横軸、吸収係数（α）を左縦軸、光の強さ１／ｅになる膜厚を右縦軸にとったグラフである。また、図１６は、チャネル層及び光電変換層としてa-Si:Hを用いた場合に、光の波長（λ）を横軸、吸収係数（α）を左縦軸、光の強さ１／ｅになる膜厚を右縦軸にとったグラフである。
【０００８】
図１５及び図１６から分かるように、光を効率よく吸収するためには、少なくとも１００ｎｍ以上の膜厚が必要となる。そこで、光センサの感度を上げるために、チャネル層及び光電変換層に相当する部分の膜厚を厚くすると、Poly−SiＴＦＴの場合は、例えばトランジスタのオフ電流が高くなる、光リークが増加する、エキシマレーザ等を用いたレーザーアニール処理による結晶化が困難になる、などの不具合を招く。また、a-Si:HＴＦＴの場合にも、例えばオフ電流が高くなる、Ｓ−Ｄ抵抗が増える、光リークが増加する、などの不具合を招く。
【０００９】
本発明は、上記課題を解決するためになされたもので、その目的とするところは、同一の基板上にスイッチング素子と光センサ素子を形成する場合に、スイッチング素子の特性に影響を与えることなく、光センサ素子の感度を向上させることができる表示装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明に係る表示装置は、複数の画素がマトリクス状に配置される基板上に、前記画素のスイッチング素子を構成する第１の活性層と光センサ素子を構成する第２の活性層とを有し、外光が入射する側と反対側で前記第２の活性層に最も近接して対向配置される電極の表面に光反射膜が形成されていることを特徴とするものである。
【００１１】
本発明に係る表示装置においては、光センサ素子に入射した外光が第２の活性層を透過した場合に、この透過光が光反射膜で反射して再び第２の活性層に入射する。このため、外部からの光が第２の活性層に入射する回数が増える。また、画素のスイッチング素子とは別に、光センサ素子を構成する第２の活性層に対応する電極の表面に光反射膜を形成するため、スイッチング素子の特性に影響を与えることがない。
【発明の効果】
【００１２】
本発明によれば、光センサ付きの表示装置において、スイッチング素子の特性に影響を与えることなく、光センサ素子の感度を向上させることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。
【００１４】
図１（Ａ）は液晶表示装置の構成例を示す平面図であり、図１（Ｂ）は同側面図、図１（Ｃ）は同要部断面図である。図示した液晶表示装置１は、駆動基板２と対向基板３とを貼り合わせた構造の表示パネルを備えている。表示パネルは、表示領域Ｅ１と、当該表示領域Ｅ１に隣接する周辺領域Ｅ２とに区分されている。周辺領域Ｅ２は表示領域Ｅ１の周辺に位置している。駆動基板２と対向基板３との間には、図示しないスペーサやシールを用いて液晶層４が封入されている。
【００１５】
駆動基板２は、透明なガラス基板（絶縁性の基板）５を用いて構成されている。ガラス基板５の一方の面には画素電極６が形成されている。ガラス基板５の他方の面には偏光板７が貼り付けられている。対向基板３は、透明なガラス基板（絶縁性の基板）８を用いて構成されている。ガラス基板８の一方の面には共通電極（対向電極）９が形成されている。ガラス基板８の他方の面には偏光板１０が貼り付けられている。駆動基板２と対向基板３は、液晶層４を介して画素電極６と共通電極９を対向させた状態で配置されている。
【００１６】
駆動基板２の表示領域Ｅ１には、図２に示すように、画像を表示するための複数の画素１１がマトリクス状に配置されている。駆動基板２の周辺領域Ｅ２には、走査線駆動回路１２と信号線駆動回路１３が配置されている。走査線駆動回路１２は、水平方向に配線された複数の走査線１４を選択的に駆動するものである。信号線駆動回路１３は、垂直方向に配線された複数の信号線１５を選択的に駆動するものである。画素１１は、駆動基板２の表示領域Ｅ１内で、走査線１４と信号線１５が交差する部分に１つずつ設けられている。各々の画素１１には上記画素電極６を含む画素回路が設けられている。
【００１７】
画素回路は、例えば画素電極６、薄膜トランジスタＴｒ及び保持容量Ｃｓを用いて構成されている。画素電極６は、薄膜トランジスタＴｒのドレイン電極に接続されている。薄膜トランジスタＴｒのゲート電極は走査線１４に接続されている。薄膜トランジスタＴｒのソース電極は信号線１５に接続されている。
【００１８】
上記構成の画素回路においては、走査線駆動回路１２と信号線駆動回路１３の駆動により、薄膜トランジスタＴｒを介して信号線１５から書き込まれた映像信号が保持容量Ｃｓに保持されるとともに、そこに保持された信号量に応じた電圧が画素電極６に供給され、この電圧に応じて上記液晶層４を構成する液晶分子が傾斜して表示光の透過が制御される仕組みになっている。
【００１９】
なお、上記のような画素回路の構成は、あくまでも一例であり、必要に応じて画素回路内に容量素子を設けたり、さらに複数のトランジスタを設けたりして画素回路を構成してもよい。また、周辺領域Ｅ２には、画素回路の変更に応じて必要な駆動回路や素子を追加してもよい。
【００２０】
＜第１実施形態＞
図３は本発明の第１実施形態に係る液晶表示装置１の駆動基板２の主要部を示す断面図である。図示のように、駆動基板２のベースとなるガラス基板５上には、画素１１のスイッチング素子（薄膜トランジスタＴｒ）を構成する第１の素子形成部２１と、光センサ素子を構成する第２の素子形成部２２が設けられている。上記図１に示す液晶層４側からガラス基板５を平面視すると、第１の素子形成部２１は上記画素１１とともに表示領域Ｅ１に配置され、第２の素子形成部２２は、表示領域Ｅ１又は周辺領域Ｅ２或いはその両方に配置される。なお、図３においては、説明の便宜上、第１の素子形成部２１と第２の素子形成部２２を隣り合わせに横並びで表示しているが、特に、この並びに限定されるものではない。
【００２１】
第１の素子形成部２１は、ガラス基板５上に形成されたゲート電極２３と、このゲート電極２３にゲート絶縁膜２４を介して対向するチャネル層２５と、このチャネル層２５の両側に位置するソース２６及びドレイン２７とを含むものである。ゲート電極２３は、例えばクロム、モリブデン等の高融点金属を用いて形成されるものである。ゲート絶縁膜２４は、高い光透過性を有する膜（透明な絶縁膜）であって、例えば、シリコン窒化膜とシリコン酸化膜の２層構造になっている。
【００２２】
チャネル層２５は、「第１の活性層」として第１の素子形成部２１に設けられたものである。チャネル層２５は、トランジスタＯＮ時にゲート電極２３に面する側でソース２６−ドレイン２７間にｎ型のチャネルを形成するものである。チャネル層２５は、例えば多結晶シリコンによって形成されている。
【００２３】
ソース２６及びドレイン２７は、ｎ+型不純物の拡散領域となっている。ソース２６は高濃度不純物領域２６Ｈと低濃度不純物領域２６Ｌとを有し、ドレイン２７も高濃度不純物領域２７Ｈと低濃度不純物領域２７Ｌとを有している。ソース２６の低濃度不純物領域２６Ｌはチャネル層２５に隣接し、ドレイン２７の低濃度不純物領域２７Ｌもチャネル層２５に隣接している。このようにチャネル層２５の両側に低濃度の不純物拡散領域を設けた構造は、ＬＤＤ(Lightly Doped Drain)構造と呼ばれている。
【００２４】
ソース２６の高濃度不純物領域２６Ｈはコンタクト用に低抵抗化された領域で、当該高濃度不純物領域２６Ｈにソース電極２８が接続されている。同様に、ドレイン２７の高濃度不純物領域２７Ｈはコンタクト用に低抵抗化された領域で、当該高濃度不純物領域２７Ｈにドレイン電極２９が接続されている。ソース電極２８及びドレイン電極２９は、それぞれ層間絶縁膜３０を貫通する状態で形成されている。層間絶縁膜３０は、高い光透過性を有する膜（透明な絶縁膜）であって、例えばシリコン酸化膜によって構成されている。
【００２５】
第２の素子形成部２２は、ガラス基板５上に形成されたゲート電極３３と、このゲート電極３３の表面に形成された光反射膜３４と、この光反射膜３４と上記ゲート絶縁膜２４を介して対向する光電変換層３５と、この光電変換層３５の両側に位置するソース３６及びドレイン３７とを含むものである。ゲート電極３３は、外光が入射する側と反対側で光電変換層３５に最も近接して対向配置され、このゲート電極３３の表面（上面）が光反射膜３４によって被覆されている。光反射膜３４は、少なくともゲート電極３３よりも光の反射率が高い材料、例えば銀などの金属材料を用いて形成されている。
【００２６】
光電変換層３５は、「第２の活性層」として第２の素子形成部２２に設けられたものである。この光電変換層３５は、例えば、上記チャネル層２５と同様に、多結晶シリコンによって形成されている。
【００２７】
ソース３６及びドレイン３７は、ｎ+型不純物の拡散領域となっている。ソース３６は高濃度不純物領域３６Ｈと低濃度不純物領域３６Ｌとを有し、ドレイン３７も高濃度不純物領域３７Ｈと低濃度不純物領域３７Ｌとを有している。ソース３６の低濃度不純物領域３６Ｌは光電変換層３５に隣接し、ドレイン３７の低濃度不純物領域２７Ｌも光電変換層３５に隣接している。
【００２８】
ソース３６の高濃度不純物領域３６Ｈはコンタクト用に低抵抗化された領域で、当該高濃度不純物領域３６Ｈにソース電極３８が接続されている。同様に、ドレイン３７の高濃度不純物領域３７Ｈはコンタクト用に低抵抗化された領域で、当該高濃度不純物領域３７Ｈにドレイン電極３９が接続されている。ソース電極３８及びドレイン電極３９は、それぞれ層間絶縁膜３０を貫通する状態で形成されている。
【００２９】
このようにゲート電極３３を覆うように光反射膜３４を設けることにより、外部から入射して光電変換層３５を透過した光が、光反射膜３４で効率良く反射し、この反射光が戻り光となって再び光電変換層３５に入射するようになる。このため、外部からの光が光電変換層３５に入射する回数が増える。その結果、光電変換層３５で発生する電子−正孔対の数が増加し、光センサ素子としての感度が向上する。したがって、光電変換層３５上に光反射膜３４を設けない場合に比較して、より大きな光電流が得られる。その結果、画素１１のスイッチング素子となる薄膜トランジスタＴｒに影響を与えることなく、光センサ素子の感度を高めることができる。
【００３０】
図４〜図６は本発明の第２実施形態に係る液晶表示装置の製造方法を示す図である。まず、図４（Ａ）に示すように、上記複数の画素１１をマトリクス状に形成するためのガラス基板５を用意したら、このガラス基板５上にゲート電極２３，３３を形成した後、一方のゲート電極３３上に、当該ゲート電極３３を覆う状態で、例えばインクジェット成膜法により銀を選択的に成膜することにより、光反射膜３４を形成する。
【００３１】
次に、図４（Ｂ）に示すように、ゲート電極２３とゲート電極３３上の光反射膜３４を覆う状態で、例えばＰＥＣＶＤ(plasma enhanced chemical vapor deposition)法などにより、ガラス基板５上にシリコン窒化膜とシリコン酸化膜を順に成膜してゲート絶縁膜２４を形成する。
【００３２】
次に、図４（Ｃ）に示すように、ＰＥＣＶＤ法などにより、ゲート絶縁膜２４を覆う状態で非晶質シリコンからなる半導体膜３１を形成する。
【００３３】
次に、図５（Ａ）に示すように、レーザーアニールによって上記非晶質の半導体膜３１を多結晶化することにより、多結晶シリコンからなる半導体膜３２を得る。この段階でガラス基板５上に多結晶の半導体膜３２が形成された状態となる。
【００３４】
次に、図５（Ｂ）に示すように、多結晶の半導体膜３２に対して、ゲート電極２３上でチャネル層２５を構成する多結晶シリコン部分とゲート電極３３上で光電変換層３５を構成する多結晶シリコン部分とを除いた領域に、例えばイオン打ち込み、イオン注入又はプラズマ注入などで不純物を導入することにより、上記半導体膜３２を、多結晶シリコン領域３２Ｐと、高濃度不純物領域３２Ｈと、低濃度不純物領域３２Ｌに区分する。このとき、イオン注入等を行なう前に、半導体層３２を保護する目的で酸化物などをスパッタ法で形成してもよい。
【００３５】
次に、図６（Ａ）に示すように、上記第１の素子形成部２１と第２の素子形成部２２に対応する部分で、ウェットエッチング又はドライエッチングによって半導体膜３２を島状に分離することにより、上記第１の素子形成部２１に含まれるゲート電極２３側にソース２６とドレイン２７を形成し、上記第２の素子形成部２２に含まれるゲート電極３３側にソース３６とドレイン３７を形成する。このとき、ソース２６は高濃度不純物領域２６Ｈと低濃度不純物領域２６Ｌに区分され、ドレイン２７も高濃度不純物領域２７Ｈと低濃度不純物領域２７Ｌに区分される。同様に、ソース３６は高濃度不純物領域３６Ｈと低濃度不純物領域３６Ｌに区分され、ドレイン３７も高濃度不純物領域３７Ｈと低濃度不純物領域３７Ｌに区分される。
【００３６】
次に、図６（Ｂ）に示すように、チャネル層２５、ソース２６及びドレイン２７と、光電変換層３５、ソース３６及びドレイン３７とを覆う状態で、ガラス基板５上に層間絶縁膜３０を形成する。
【００３７】
次に、図６（Ｃ）に示すように、チャネル層２５の両側でソース２６の高濃度不純物領域２６Ｈに通じるコンタクトホールとドレイン２７の高濃度不純物領域２７Ｈに通じるコンタクトホールを形成し、これらのコンタクトホールを配線材料で埋め込む状態で層間絶縁膜３０にソース電極２８とドレイン電極２９を形成する。また、それと並行して、光電変換層３５の両側でソース３６の高濃度不純物領域３６Ｈに通じるコンタクトホールとドレイン３７の高濃度不純物領域３７Ｈに通じるコンタクトホールを形成し、これらのコンタクトホールを配線材料で埋め込む状態でソース電極３８とドレイン電極３９を形成する。
【００３８】
以上の製造方法により、チャネル層２５を含むスイッチング素子（薄膜トランジスタ）と光電変換層３５を含む光センサ素子を同一のガラス基板５上に形成することができる。また、第２の素子形成部２２において、ゲート電極３３上に光反射膜３４を設けることができる。
【００３９】
＜第２実施形態＞
図７は本発明の第２実施形態に係る液晶表示装置１の駆動基板２の主要部を示す断面図である。この第２実施形態においては、上記第１実施形態と比較して、特に、透明ＬＣＤ(Liquid Crystal Display)を実現するために、第１の素子形成部２１のゲート電極２３を透明電極とした点と、ソース２６，３６及びドレイン２７，３７をそれぞれ透明導電膜で形成した点と、ソース電極２８，３８及びドレイン電極２９，３９をそれぞれ透明電極とした点と、チャネル層２５を透明酸化物半導体又は有機物半導体で形成した点と、光電変換層３５をチャネル層２５と異なる材料で形成した点と、第２の素子形成部２２を周辺領域Ｅ２だけに配置する点が異なる。
【００４０】
ゲート電極２３，３３は、例えばＩＴＯ(Indium Tin Oxide)などの透明導電材料を用いて形成されている。ソース２６，３６及びドレイン２７，３７の各々は、例えばＩＴＯ(Indium Tin Oxide)、ＺｎＯ（酸化亜鉛）、ＦＺＯ（フッ素含有ＺｎＯ）、ＧＺＯ（ガリウム含有ＺｎＯ）、ＦＧＺＯ（フッ素・ガリウム含有ＺｎＯ）、ＡＺＯ（アルミニウム含有ＺｎＯ）などの透明導電材料を用いて形成されている。
【００４１】
ソース電極２８，３８及びドレイン電極２９，３９の各々は、例えばＩＴＯ(Indium Tin Oxide)を用いて形成されている。チャネル層２５は、例えばInGaZnO(Indium Gallium Zinc Oxide）を用いて形成されている。光電変換層３５は、例えば、非晶質シリコン（a-si）、非晶質ゲルマニウム（a-Ge）、非晶質シリコンゲルマニウム（a-SixGe1）、シリコンとゲルマニウムの積層層、又はそれらの結晶粒径をナノレベルまで微細化（微結晶化）した層などによって形成されている。
【００４２】
このように第２実施形態に係る液晶表示装置１では、上記第１実施形態と同様に、ゲート電極３３の表面に光反射膜３４を形成しているため、当該光反射膜３４での光の反射により、外部からの光が光電変換層３５に入射する回数が増える。このため、光電変換層３５で発生する電子−正孔対の数が増加し、光センサ素子としての感度が向上する。したがって、光電変換層３５上に光反射膜３４を設けない場合に比較して、より大きな光電流が得られる。その結果、画素１１のスイッチング素子となる薄膜トランジスタＴｒに影響を与えることなく、光センサ素子の感度を高めることができる。
【００４３】
また、上記第２実施形態においては、第１の素子形成部２１のチャネル層２５を透明酸化物半導体で形成する一方、第２の素子形成部２２の光電変換層３５をそれよりも光吸収性の高い材料（非晶質シリコン等）で厚く形成することにより、光電変換層３５の光吸収率（特に、可視光吸収率）をチャネル層２５の光吸収率よりも高くしている。これにより、第２の素子形成部２２を光センサ素子として機能させる場合に、光電変換層３５への光の入射によって発生する電子−正孔対の数が増加するため、第１の素子形成部２１と同じ材料及び厚さで光電変換層を形成する場合に比較して、より大きな光電流が得られる。その結果、光センサ素子の感度をより一層高めることができる。
【００４４】
また、透明ＬＣＤを実現するにあたって、ゲート電極３３上に光反射膜３４を形成したことで、図示しないバックライトから入射する光（以下、「バックライト光」と記す）が光反射膜３４によって遮蔽される。このため、光電変換層３５に対するバックライト光の入射を光反射膜３４で防止することができる。
【００４５】
また、第２実施形態に係る液晶表示装置１においては、表示領域Ｅ１に配置される第１の素子形成部２１全体が光を透過するようになるため、非駆動時には表示領域Ｅ１を透明な状態とし、駆動時には表示領域Ｅ１に画像を表示させることができる。また、第２の素子形成部２２の光反射膜３４は光を遮蔽し、光電変換層３５は光の一部を吸収するものの、表示パネルの面内で第２の素子形成部２２を周辺領域Ｅ２の目立たない端の位置（例えば、表示パネルの四隅）に配置すれば、表示パネルの透明性を損なうことがない。
【００４６】
図８及び図９は本発明の第２実施形態に係る液晶表示装置の製造方法を示す図である。まず、図８（Ａ）に示すように、上記複数の画素１１をマトリクス状に形成するためのガラス基板５を用意したら、このガラス基板５上に透明なゲート電極２３を形成した後、一方のゲート電極３３上に、当該ゲート電極３３を覆う状態で、例えばインクジェット成膜法により銀を選択的に成膜することにより、光反射膜３４を形成する。
【００４７】
次に、図８（Ｂ）に示すように、ゲート電極２３とゲート電極３３上の光反射膜３４を覆う状態で、例えばＰＥＣＶＤ(plasma enhanced chemical vapor deposition)法などにより、ガラス基板５上にシリコン窒化膜とシリコン酸化膜を順に成膜してゲート絶縁膜２４を形成する。
【００４８】
次に、図８（Ｃ）に示すように、ゲート絶縁膜２４を覆う状態で、スパッタ法や塗布法などにより、ガラス基板５上に透明導電膜４１を形成する。
【００４９】
次に、図８（Ｄ）に示すように、上記第１の素子形成部２１と第２の素子形成部２２に対応する部分で、ウェットエッチング又はドライエッチングによって透明導電膜４１を島状に分離することにより、上記第１の素子形成部２１に含まれるゲート電極２３側にソース２６とドレイン２７を形成するとともに、上記第２の素子形成部２２に含まれるゲート電極３３側にソース３６とドレイン３７を形成する。また、ゲート電極２３上では、第１の活性層（チャネル層）に相当する部分の透明導電膜４１を除去することにより、ソース２６とドレイン２７の間でゲート絶縁膜２４の表面を露出させ、ゲート電極３３上では、第２の活性層（光電変換層）に相当する部分の透明導電膜４１を除去することにより、ソース３６とドレイン３７の間でゲート絶縁膜２４の表面を露出させる。
【００５０】
次に、図９（Ａ）に示すように、ゲート電極２３上で透明導電膜４１を除去した部分に、例えばＰＥＣＶＤ法、スパッタ法、蒸着法又は塗布法などで透明酸化物半導体又は有機物半導体からなるチャネル層２５を形成する。また、その前に又はその後に、ゲート電極３３上で透明導電膜４１を除去した部分に、例えばインクジェット成膜法等の印刷法、レーザＣＶＤ等の光ＣＶＤ法又はスタンピング法などの選択的膜形成法によって光電変換層３５を形成する。インクジェット成膜法や光ＣＶＤ法では、膜厚を任意に制御することができる。このため、ここではチャネル層２５よりも膜厚を厚くして光電変換層３５を形成する。
【００５１】
次に、図９（Ｂ）に示すように、チャネル層２５、ソース２６及びドレイン２７と、光電変換層３５、ソース３６及びドレイン３７とを覆う状態で、ガラス基板５上に層間絶縁膜３０を形成する。
【００５２】
次に、図９（Ｃ）に示すように、チャネル層２５の両側でソース２６に通じるコンタクトホールとドレイン２７に通じるコンタクトホールを形成し、これらのコンタクトホールを配線材料で埋め込む状態で層間絶縁膜３０にソース電極２８とドレイン電極２９を形成する。また、それと並行して、光電変換層３５の両側でソース３６に通じるコンタクトホールとドレイン３７に通じるコンタクトホールを形成し、これらのコンタクトホールを配線材料で埋め込む状態でソース電極３８とドレイン電極３９を形成する。
【００５３】
以上の製造方法により、チャネル層２５を含むスイッチング素子（薄膜トランジスタ）と光電変換層３５を含む光センサ素子を同一のガラス基板５上に形成することができる。また、第１の素子形成部２１で画素のスイッチング素子（薄膜トランジスタ）を構成するチャネル層２５と、第２の素子形成部２２で光センサ素子を構成する光電変換層３５を、それぞれ異なる材料及び厚さで形成することができる。
【００５４】
このため、光電変換層３５の形成材料を任意に選ぶことができる。また、画素のスイッチング素子を構成するチャネル層２５は透明な半導体膜で形成し、光センサ素子を構成する光電変換層３５は可視光を吸収する膜で形成することができる。さらに、第２の素子形成部２２では、外部からの光を光電変換層３５に戻すように反射させる機能とバックライトからの光が光電変換層３５に入射しないように遮蔽する機能とを兼ね備える光反射膜３４をゲート電極３３上に形成することができる。
【００５５】
なお、上記各実施形態においては、ボトムゲート型の薄膜トランジスタを例に挙げたが、薄膜トランジスタの構造としてトップゲート型であってもよい。
【００５６】
また、上記各実施形態においては、チャネル層を含む薄膜トランジスタと同様の構造で光センサ素子を構成しているが、これ以外にも、例えばｐｎ接合型又はｐｉｎ接合型のフォトダイオードで光センサ素子を構成してもよい。ｐｉｎ接合型のフォトダイオードでは、ｐ層とｎ層の間のｉ層で光電変換を行なうため、ｉ層が「第２の活性層」に相当するものとなる。また、ｐｎ接合型のフォトダイオードでは、ｐｎ接合部付近で光電変換を行なうため、基板厚み方向でｐ層に重なるｎ層、又はｎ層に重なるｐ層が、「第２の活性層」に相当するものとなる。
【００５７】
＜適用例＞
上記構成からなる液晶表示装置１は、図１０〜図１４に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器に適用可能である。
【００５８】
図１０は第１適用例となるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１に上記の液晶表示装置１を適用可能である。
【００５９】
図１１は第２適用例となるデジタルカメラを示す図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２に上記の液晶表示装置１を適用可能である。
【００６０】
図１２は第３適用例となるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３に上記の液晶表示装置１を適用可能である。
【００６１】
図１３は第４適用例となるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４に上記の液晶表示装置１を適用可能である。
【００６２】
図１４は第５適用例となる携帯端末装置、例えば携帯電話機を示す図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５に上記の液晶表示装置１を適用可能である。
【図面の簡単な説明】
【００６３】
【図１】液晶表示装置の構成例を示す図である。
【図２】液晶表示装置の駆動基板の構成を示す平面図である。
【図３】本発明の第１実施形態に係る液晶表示装置の駆動基板の主要部を示す断面図である。
【図４】本発明の第１実施形態に係る液晶表示装置の製造方法を示す図（その１）である。
【図５】本発明の第１実施形態に係る液晶表示装置の製造方法を示す図（その２）である。
【図６】本発明の第１実施形態に係る液晶表示装置の製造方法を示す図（その３）である。
【図７】本発明の第２実施形態に係る液晶表示装置の駆動基板の主要部を示す断面図である。
【図８】本発明の第２実施形態に係る液晶表示装置の製造方法を示す図（その１）である。
【図９】本発明の第２実施形態に係る液晶表示装置の製造方法を示す図（その２）である。
【図１０】本発明の第１適用例となるテレビを示す斜視図である。
【図１１】本発明の第２適用例となるデジタルカメラを示す図である。
【図１２】本発明の第３適用例となるノート型パーソナルコンピュータを示す斜視図である。
【図１３】本発明の第４適用例となるビデオカメラを示す斜視図である。
【図１４】本発明の第５適用例となる携帯端末装置を示す図である。
【図１５】本発明のチャネル層及び光電変換層としてPoly−Siを用いた場合に、光の波長（λ）を横軸、吸収係数（α）を左縦軸、光の強さ１／ｅになる膜厚を右縦軸にとったグラフである。
【図１６】チャネル層及び光電変換層としてa-Si:Hを用いた場合に、光の波長（λ）を横軸、吸収係数（α）を左縦軸、光の強さ１／ｅになる膜厚を右縦軸にとったグラフである。
【符号の説明】
【００６４】
１…液晶表示装置、２…駆動基板、３…対向基板、４…液晶層、５，８…ガラス基板、６…画素電極、７，１０…偏光板、１１…画素、２１…第１の素子形成部、２２…第２の素子形成部、２３，３３…ゲート電極、２４…ゲート絶縁膜、２５…チャネル層、２６，３６…ソース、２７，３７…ドレイン、２８，３８…ソース電極、２９，３９…ドレイン電極、３０…層間絶縁膜、３１，３２…半導体膜、３４…光反射膜、３５…光電変換層、４１…透明導電膜、Ｅ１…表示領域、Ｅ２…周辺領域
【技術分野】
【０００１】
本発明は、光センサを一体に有する表示装置とその製造方法に関する。
【背景技術】
【０００２】
最近、a-Si:H（水素化アモルファスシリコン）ＴＦＴやPoly−Si（多結晶シリコン）ＴＦＴを用いた液晶表示装置には、光センサを利用した自動バックライト調整機能やタッチスクリーン機能が設けられている。この種の液晶表示装置においては、画素のスイッチング素子となる薄膜トランジスタ（ＴＦＴ）と同様の構造で光センサ素子を構成している（例えば、特許文献１を参照）。このため、小型化や薄型化などの特長を損なうことなく、光センサ付きの表示装置を安価に提供することが可能となっている。
【０００３】
【特許文献１】特開２００７−０１８４５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来においては、光センサ素子で光を感知して光電変換に寄与する層（以下、「光電変換層」と記す）が、画素のスイッチング素子となる薄膜トランジスタのチャネル層と同層に形成されている。このため、光電変換層がチャネル層と同じ厚みになっている。
【０００５】
しかしながら、一般にa-Si:HＴＦＴやPoly−SiＴＦＴを用いた液晶表示装置では、トランジスタの特性を良好に維持するために、チャネル層が非常に薄い膜で形成される。そうした場合、光電変換層はチャネル層と同様に非常に薄い膜で形成されることになる。そのため、従来の光センサ付きの表示装置では、外部から光センサ素子に入射した光の多くが光電変換層を透過してしまい、十分なセンサ感度が得られないという問題があった。
【０００６】
また、Poly−SiＴＦＴのチャネル層は、一般に５０ｎｍ〜１００ｎｍの厚さで形成されるが、仮に光電変換層をチャネル層と同等の５０ｎｍ前後の膜厚で形成したとすると、膜の部分がPoly−Si及びa-Siのいずれであっても、その部分を殆どの可視光が透過してしまう。こうして透過した光は、電子−正孔対の生成に貢献しないため、光センサ素子としての感度は低くなる。
【０００７】
図１５は、チャネル層及び光電変換層としてPoly−Siを用いた場合に、光の波長（λ）を横軸、吸収係数（α）を左縦軸、光の強さ１／ｅになる膜厚を右縦軸にとったグラフである。また、図１６は、チャネル層及び光電変換層としてa-Si:Hを用いた場合に、光の波長（λ）を横軸、吸収係数（α）を左縦軸、光の強さ１／ｅになる膜厚を右縦軸にとったグラフである。
【０００８】
図１５及び図１６から分かるように、光を効率よく吸収するためには、少なくとも１００ｎｍ以上の膜厚が必要となる。そこで、光センサの感度を上げるために、チャネル層及び光電変換層に相当する部分の膜厚を厚くすると、Poly−SiＴＦＴの場合は、例えばトランジスタのオフ電流が高くなる、光リークが増加する、エキシマレーザ等を用いたレーザーアニール処理による結晶化が困難になる、などの不具合を招く。また、a-Si:HＴＦＴの場合にも、例えばオフ電流が高くなる、Ｓ−Ｄ抵抗が増える、光リークが増加する、などの不具合を招く。
【０００９】
本発明は、上記課題を解決するためになされたもので、その目的とするところは、同一の基板上にスイッチング素子と光センサ素子を形成する場合に、スイッチング素子の特性に影響を与えることなく、光センサ素子の感度を向上させることができる表示装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明に係る表示装置は、複数の画素がマトリクス状に配置される基板上に、前記画素のスイッチング素子を構成する第１の活性層と光センサ素子を構成する第２の活性層とを有し、外光が入射する側と反対側で前記第２の活性層に最も近接して対向配置される電極の表面に光反射膜が形成されていることを特徴とするものである。
【００１１】
本発明に係る表示装置においては、光センサ素子に入射した外光が第２の活性層を透過した場合に、この透過光が光反射膜で反射して再び第２の活性層に入射する。このため、外部からの光が第２の活性層に入射する回数が増える。また、画素のスイッチング素子とは別に、光センサ素子を構成する第２の活性層に対応する電極の表面に光反射膜を形成するため、スイッチング素子の特性に影響を与えることがない。
【発明の効果】
【００１２】
本発明によれば、光センサ付きの表示装置において、スイッチング素子の特性に影響を与えることなく、光センサ素子の感度を向上させることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。
【００１４】
図１（Ａ）は液晶表示装置の構成例を示す平面図であり、図１（Ｂ）は同側面図、図１（Ｃ）は同要部断面図である。図示した液晶表示装置１は、駆動基板２と対向基板３とを貼り合わせた構造の表示パネルを備えている。表示パネルは、表示領域Ｅ１と、当該表示領域Ｅ１に隣接する周辺領域Ｅ２とに区分されている。周辺領域Ｅ２は表示領域Ｅ１の周辺に位置している。駆動基板２と対向基板３との間には、図示しないスペーサやシールを用いて液晶層４が封入されている。
【００１５】
駆動基板２は、透明なガラス基板（絶縁性の基板）５を用いて構成されている。ガラス基板５の一方の面には画素電極６が形成されている。ガラス基板５の他方の面には偏光板７が貼り付けられている。対向基板３は、透明なガラス基板（絶縁性の基板）８を用いて構成されている。ガラス基板８の一方の面には共通電極（対向電極）９が形成されている。ガラス基板８の他方の面には偏光板１０が貼り付けられている。駆動基板２と対向基板３は、液晶層４を介して画素電極６と共通電極９を対向させた状態で配置されている。
【００１６】
駆動基板２の表示領域Ｅ１には、図２に示すように、画像を表示するための複数の画素１１がマトリクス状に配置されている。駆動基板２の周辺領域Ｅ２には、走査線駆動回路１２と信号線駆動回路１３が配置されている。走査線駆動回路１２は、水平方向に配線された複数の走査線１４を選択的に駆動するものである。信号線駆動回路１３は、垂直方向に配線された複数の信号線１５を選択的に駆動するものである。画素１１は、駆動基板２の表示領域Ｅ１内で、走査線１４と信号線１５が交差する部分に１つずつ設けられている。各々の画素１１には上記画素電極６を含む画素回路が設けられている。
【００１７】
画素回路は、例えば画素電極６、薄膜トランジスタＴｒ及び保持容量Ｃｓを用いて構成されている。画素電極６は、薄膜トランジスタＴｒのドレイン電極に接続されている。薄膜トランジスタＴｒのゲート電極は走査線１４に接続されている。薄膜トランジスタＴｒのソース電極は信号線１５に接続されている。
【００１８】
上記構成の画素回路においては、走査線駆動回路１２と信号線駆動回路１３の駆動により、薄膜トランジスタＴｒを介して信号線１５から書き込まれた映像信号が保持容量Ｃｓに保持されるとともに、そこに保持された信号量に応じた電圧が画素電極６に供給され、この電圧に応じて上記液晶層４を構成する液晶分子が傾斜して表示光の透過が制御される仕組みになっている。
【００１９】
なお、上記のような画素回路の構成は、あくまでも一例であり、必要に応じて画素回路内に容量素子を設けたり、さらに複数のトランジスタを設けたりして画素回路を構成してもよい。また、周辺領域Ｅ２には、画素回路の変更に応じて必要な駆動回路や素子を追加してもよい。
【００２０】
＜第１実施形態＞
図３は本発明の第１実施形態に係る液晶表示装置１の駆動基板２の主要部を示す断面図である。図示のように、駆動基板２のベースとなるガラス基板５上には、画素１１のスイッチング素子（薄膜トランジスタＴｒ）を構成する第１の素子形成部２１と、光センサ素子を構成する第２の素子形成部２２が設けられている。上記図１に示す液晶層４側からガラス基板５を平面視すると、第１の素子形成部２１は上記画素１１とともに表示領域Ｅ１に配置され、第２の素子形成部２２は、表示領域Ｅ１又は周辺領域Ｅ２或いはその両方に配置される。なお、図３においては、説明の便宜上、第１の素子形成部２１と第２の素子形成部２２を隣り合わせに横並びで表示しているが、特に、この並びに限定されるものではない。
【００２１】
第１の素子形成部２１は、ガラス基板５上に形成されたゲート電極２３と、このゲート電極２３にゲート絶縁膜２４を介して対向するチャネル層２５と、このチャネル層２５の両側に位置するソース２６及びドレイン２７とを含むものである。ゲート電極２３は、例えばクロム、モリブデン等の高融点金属を用いて形成されるものである。ゲート絶縁膜２４は、高い光透過性を有する膜（透明な絶縁膜）であって、例えば、シリコン窒化膜とシリコン酸化膜の２層構造になっている。
【００２２】
チャネル層２５は、「第１の活性層」として第１の素子形成部２１に設けられたものである。チャネル層２５は、トランジスタＯＮ時にゲート電極２３に面する側でソース２６−ドレイン２７間にｎ型のチャネルを形成するものである。チャネル層２５は、例えば多結晶シリコンによって形成されている。
【００２３】
ソース２６及びドレイン２７は、ｎ+型不純物の拡散領域となっている。ソース２６は高濃度不純物領域２６Ｈと低濃度不純物領域２６Ｌとを有し、ドレイン２７も高濃度不純物領域２７Ｈと低濃度不純物領域２７Ｌとを有している。ソース２６の低濃度不純物領域２６Ｌはチャネル層２５に隣接し、ドレイン２７の低濃度不純物領域２７Ｌもチャネル層２５に隣接している。このようにチャネル層２５の両側に低濃度の不純物拡散領域を設けた構造は、ＬＤＤ(Lightly Doped Drain)構造と呼ばれている。
【００２４】
ソース２６の高濃度不純物領域２６Ｈはコンタクト用に低抵抗化された領域で、当該高濃度不純物領域２６Ｈにソース電極２８が接続されている。同様に、ドレイン２７の高濃度不純物領域２７Ｈはコンタクト用に低抵抗化された領域で、当該高濃度不純物領域２７Ｈにドレイン電極２９が接続されている。ソース電極２８及びドレイン電極２９は、それぞれ層間絶縁膜３０を貫通する状態で形成されている。層間絶縁膜３０は、高い光透過性を有する膜（透明な絶縁膜）であって、例えばシリコン酸化膜によって構成されている。
【００２５】
第２の素子形成部２２は、ガラス基板５上に形成されたゲート電極３３と、このゲート電極３３の表面に形成された光反射膜３４と、この光反射膜３４と上記ゲート絶縁膜２４を介して対向する光電変換層３５と、この光電変換層３５の両側に位置するソース３６及びドレイン３７とを含むものである。ゲート電極３３は、外光が入射する側と反対側で光電変換層３５に最も近接して対向配置され、このゲート電極３３の表面（上面）が光反射膜３４によって被覆されている。光反射膜３４は、少なくともゲート電極３３よりも光の反射率が高い材料、例えば銀などの金属材料を用いて形成されている。
【００２６】
光電変換層３５は、「第２の活性層」として第２の素子形成部２２に設けられたものである。この光電変換層３５は、例えば、上記チャネル層２５と同様に、多結晶シリコンによって形成されている。
【００２７】
ソース３６及びドレイン３７は、ｎ+型不純物の拡散領域となっている。ソース３６は高濃度不純物領域３６Ｈと低濃度不純物領域３６Ｌとを有し、ドレイン３７も高濃度不純物領域３７Ｈと低濃度不純物領域３７Ｌとを有している。ソース３６の低濃度不純物領域３６Ｌは光電変換層３５に隣接し、ドレイン３７の低濃度不純物領域２７Ｌも光電変換層３５に隣接している。
【００２８】
ソース３６の高濃度不純物領域３６Ｈはコンタクト用に低抵抗化された領域で、当該高濃度不純物領域３６Ｈにソース電極３８が接続されている。同様に、ドレイン３７の高濃度不純物領域３７Ｈはコンタクト用に低抵抗化された領域で、当該高濃度不純物領域３７Ｈにドレイン電極３９が接続されている。ソース電極３８及びドレイン電極３９は、それぞれ層間絶縁膜３０を貫通する状態で形成されている。
【００２９】
このようにゲート電極３３を覆うように光反射膜３４を設けることにより、外部から入射して光電変換層３５を透過した光が、光反射膜３４で効率良く反射し、この反射光が戻り光となって再び光電変換層３５に入射するようになる。このため、外部からの光が光電変換層３５に入射する回数が増える。その結果、光電変換層３５で発生する電子−正孔対の数が増加し、光センサ素子としての感度が向上する。したがって、光電変換層３５上に光反射膜３４を設けない場合に比較して、より大きな光電流が得られる。その結果、画素１１のスイッチング素子となる薄膜トランジスタＴｒに影響を与えることなく、光センサ素子の感度を高めることができる。
【００３０】
図４〜図６は本発明の第２実施形態に係る液晶表示装置の製造方法を示す図である。まず、図４（Ａ）に示すように、上記複数の画素１１をマトリクス状に形成するためのガラス基板５を用意したら、このガラス基板５上にゲート電極２３，３３を形成した後、一方のゲート電極３３上に、当該ゲート電極３３を覆う状態で、例えばインクジェット成膜法により銀を選択的に成膜することにより、光反射膜３４を形成する。
【００３１】
次に、図４（Ｂ）に示すように、ゲート電極２３とゲート電極３３上の光反射膜３４を覆う状態で、例えばＰＥＣＶＤ(plasma enhanced chemical vapor deposition)法などにより、ガラス基板５上にシリコン窒化膜とシリコン酸化膜を順に成膜してゲート絶縁膜２４を形成する。
【００３２】
次に、図４（Ｃ）に示すように、ＰＥＣＶＤ法などにより、ゲート絶縁膜２４を覆う状態で非晶質シリコンからなる半導体膜３１を形成する。
【００３３】
次に、図５（Ａ）に示すように、レーザーアニールによって上記非晶質の半導体膜３１を多結晶化することにより、多結晶シリコンからなる半導体膜３２を得る。この段階でガラス基板５上に多結晶の半導体膜３２が形成された状態となる。
【００３４】
次に、図５（Ｂ）に示すように、多結晶の半導体膜３２に対して、ゲート電極２３上でチャネル層２５を構成する多結晶シリコン部分とゲート電極３３上で光電変換層３５を構成する多結晶シリコン部分とを除いた領域に、例えばイオン打ち込み、イオン注入又はプラズマ注入などで不純物を導入することにより、上記半導体膜３２を、多結晶シリコン領域３２Ｐと、高濃度不純物領域３２Ｈと、低濃度不純物領域３２Ｌに区分する。このとき、イオン注入等を行なう前に、半導体層３２を保護する目的で酸化物などをスパッタ法で形成してもよい。
【００３５】
次に、図６（Ａ）に示すように、上記第１の素子形成部２１と第２の素子形成部２２に対応する部分で、ウェットエッチング又はドライエッチングによって半導体膜３２を島状に分離することにより、上記第１の素子形成部２１に含まれるゲート電極２３側にソース２６とドレイン２７を形成し、上記第２の素子形成部２２に含まれるゲート電極３３側にソース３６とドレイン３７を形成する。このとき、ソース２６は高濃度不純物領域２６Ｈと低濃度不純物領域２６Ｌに区分され、ドレイン２７も高濃度不純物領域２７Ｈと低濃度不純物領域２７Ｌに区分される。同様に、ソース３６は高濃度不純物領域３６Ｈと低濃度不純物領域３６Ｌに区分され、ドレイン３７も高濃度不純物領域３７Ｈと低濃度不純物領域３７Ｌに区分される。
【００３６】
次に、図６（Ｂ）に示すように、チャネル層２５、ソース２６及びドレイン２７と、光電変換層３５、ソース３６及びドレイン３７とを覆う状態で、ガラス基板５上に層間絶縁膜３０を形成する。
【００３７】
次に、図６（Ｃ）に示すように、チャネル層２５の両側でソース２６の高濃度不純物領域２６Ｈに通じるコンタクトホールとドレイン２７の高濃度不純物領域２７Ｈに通じるコンタクトホールを形成し、これらのコンタクトホールを配線材料で埋め込む状態で層間絶縁膜３０にソース電極２８とドレイン電極２９を形成する。また、それと並行して、光電変換層３５の両側でソース３６の高濃度不純物領域３６Ｈに通じるコンタクトホールとドレイン３７の高濃度不純物領域３７Ｈに通じるコンタクトホールを形成し、これらのコンタクトホールを配線材料で埋め込む状態でソース電極３８とドレイン電極３９を形成する。
【００３８】
以上の製造方法により、チャネル層２５を含むスイッチング素子（薄膜トランジスタ）と光電変換層３５を含む光センサ素子を同一のガラス基板５上に形成することができる。また、第２の素子形成部２２において、ゲート電極３３上に光反射膜３４を設けることができる。
【００３９】
＜第２実施形態＞
図７は本発明の第２実施形態に係る液晶表示装置１の駆動基板２の主要部を示す断面図である。この第２実施形態においては、上記第１実施形態と比較して、特に、透明ＬＣＤ(Liquid Crystal Display)を実現するために、第１の素子形成部２１のゲート電極２３を透明電極とした点と、ソース２６，３６及びドレイン２７，３７をそれぞれ透明導電膜で形成した点と、ソース電極２８，３８及びドレイン電極２９，３９をそれぞれ透明電極とした点と、チャネル層２５を透明酸化物半導体又は有機物半導体で形成した点と、光電変換層３５をチャネル層２５と異なる材料で形成した点と、第２の素子形成部２２を周辺領域Ｅ２だけに配置する点が異なる。
【００４０】
ゲート電極２３，３３は、例えばＩＴＯ(Indium Tin Oxide)などの透明導電材料を用いて形成されている。ソース２６，３６及びドレイン２７，３７の各々は、例えばＩＴＯ(Indium Tin Oxide)、ＺｎＯ（酸化亜鉛）、ＦＺＯ（フッ素含有ＺｎＯ）、ＧＺＯ（ガリウム含有ＺｎＯ）、ＦＧＺＯ（フッ素・ガリウム含有ＺｎＯ）、ＡＺＯ（アルミニウム含有ＺｎＯ）などの透明導電材料を用いて形成されている。
【００４１】
ソース電極２８，３８及びドレイン電極２９，３９の各々は、例えばＩＴＯ(Indium Tin Oxide)を用いて形成されている。チャネル層２５は、例えばInGaZnO(Indium Gallium Zinc Oxide）を用いて形成されている。光電変換層３５は、例えば、非晶質シリコン（a-si）、非晶質ゲルマニウム（a-Ge）、非晶質シリコンゲルマニウム（a-SixGe1）、シリコンとゲルマニウムの積層層、又はそれらの結晶粒径をナノレベルまで微細化（微結晶化）した層などによって形成されている。
【００４２】
このように第２実施形態に係る液晶表示装置１では、上記第１実施形態と同様に、ゲート電極３３の表面に光反射膜３４を形成しているため、当該光反射膜３４での光の反射により、外部からの光が光電変換層３５に入射する回数が増える。このため、光電変換層３５で発生する電子−正孔対の数が増加し、光センサ素子としての感度が向上する。したがって、光電変換層３５上に光反射膜３４を設けない場合に比較して、より大きな光電流が得られる。その結果、画素１１のスイッチング素子となる薄膜トランジスタＴｒに影響を与えることなく、光センサ素子の感度を高めることができる。
【００４３】
また、上記第２実施形態においては、第１の素子形成部２１のチャネル層２５を透明酸化物半導体で形成する一方、第２の素子形成部２２の光電変換層３５をそれよりも光吸収性の高い材料（非晶質シリコン等）で厚く形成することにより、光電変換層３５の光吸収率（特に、可視光吸収率）をチャネル層２５の光吸収率よりも高くしている。これにより、第２の素子形成部２２を光センサ素子として機能させる場合に、光電変換層３５への光の入射によって発生する電子−正孔対の数が増加するため、第１の素子形成部２１と同じ材料及び厚さで光電変換層を形成する場合に比較して、より大きな光電流が得られる。その結果、光センサ素子の感度をより一層高めることができる。
【００４４】
また、透明ＬＣＤを実現するにあたって、ゲート電極３３上に光反射膜３４を形成したことで、図示しないバックライトから入射する光（以下、「バックライト光」と記す）が光反射膜３４によって遮蔽される。このため、光電変換層３５に対するバックライト光の入射を光反射膜３４で防止することができる。
【００４５】
また、第２実施形態に係る液晶表示装置１においては、表示領域Ｅ１に配置される第１の素子形成部２１全体が光を透過するようになるため、非駆動時には表示領域Ｅ１を透明な状態とし、駆動時には表示領域Ｅ１に画像を表示させることができる。また、第２の素子形成部２２の光反射膜３４は光を遮蔽し、光電変換層３５は光の一部を吸収するものの、表示パネルの面内で第２の素子形成部２２を周辺領域Ｅ２の目立たない端の位置（例えば、表示パネルの四隅）に配置すれば、表示パネルの透明性を損なうことがない。
【００４６】
図８及び図９は本発明の第２実施形態に係る液晶表示装置の製造方法を示す図である。まず、図８（Ａ）に示すように、上記複数の画素１１をマトリクス状に形成するためのガラス基板５を用意したら、このガラス基板５上に透明なゲート電極２３を形成した後、一方のゲート電極３３上に、当該ゲート電極３３を覆う状態で、例えばインクジェット成膜法により銀を選択的に成膜することにより、光反射膜３４を形成する。
【００４７】
次に、図８（Ｂ）に示すように、ゲート電極２３とゲート電極３３上の光反射膜３４を覆う状態で、例えばＰＥＣＶＤ(plasma enhanced chemical vapor deposition)法などにより、ガラス基板５上にシリコン窒化膜とシリコン酸化膜を順に成膜してゲート絶縁膜２４を形成する。
【００４８】
次に、図８（Ｃ）に示すように、ゲート絶縁膜２４を覆う状態で、スパッタ法や塗布法などにより、ガラス基板５上に透明導電膜４１を形成する。
【００４９】
次に、図８（Ｄ）に示すように、上記第１の素子形成部２１と第２の素子形成部２２に対応する部分で、ウェットエッチング又はドライエッチングによって透明導電膜４１を島状に分離することにより、上記第１の素子形成部２１に含まれるゲート電極２３側にソース２６とドレイン２７を形成するとともに、上記第２の素子形成部２２に含まれるゲート電極３３側にソース３６とドレイン３７を形成する。また、ゲート電極２３上では、第１の活性層（チャネル層）に相当する部分の透明導電膜４１を除去することにより、ソース２６とドレイン２７の間でゲート絶縁膜２４の表面を露出させ、ゲート電極３３上では、第２の活性層（光電変換層）に相当する部分の透明導電膜４１を除去することにより、ソース３６とドレイン３７の間でゲート絶縁膜２４の表面を露出させる。
【００５０】
次に、図９（Ａ）に示すように、ゲート電極２３上で透明導電膜４１を除去した部分に、例えばＰＥＣＶＤ法、スパッタ法、蒸着法又は塗布法などで透明酸化物半導体又は有機物半導体からなるチャネル層２５を形成する。また、その前に又はその後に、ゲート電極３３上で透明導電膜４１を除去した部分に、例えばインクジェット成膜法等の印刷法、レーザＣＶＤ等の光ＣＶＤ法又はスタンピング法などの選択的膜形成法によって光電変換層３５を形成する。インクジェット成膜法や光ＣＶＤ法では、膜厚を任意に制御することができる。このため、ここではチャネル層２５よりも膜厚を厚くして光電変換層３５を形成する。
【００５１】
次に、図９（Ｂ）に示すように、チャネル層２５、ソース２６及びドレイン２７と、光電変換層３５、ソース３６及びドレイン３７とを覆う状態で、ガラス基板５上に層間絶縁膜３０を形成する。
【００５２】
次に、図９（Ｃ）に示すように、チャネル層２５の両側でソース２６に通じるコンタクトホールとドレイン２７に通じるコンタクトホールを形成し、これらのコンタクトホールを配線材料で埋め込む状態で層間絶縁膜３０にソース電極２８とドレイン電極２９を形成する。また、それと並行して、光電変換層３５の両側でソース３６に通じるコンタクトホールとドレイン３７に通じるコンタクトホールを形成し、これらのコンタクトホールを配線材料で埋め込む状態でソース電極３８とドレイン電極３９を形成する。
【００５３】
以上の製造方法により、チャネル層２５を含むスイッチング素子（薄膜トランジスタ）と光電変換層３５を含む光センサ素子を同一のガラス基板５上に形成することができる。また、第１の素子形成部２１で画素のスイッチング素子（薄膜トランジスタ）を構成するチャネル層２５と、第２の素子形成部２２で光センサ素子を構成する光電変換層３５を、それぞれ異なる材料及び厚さで形成することができる。
【００５４】
このため、光電変換層３５の形成材料を任意に選ぶことができる。また、画素のスイッチング素子を構成するチャネル層２５は透明な半導体膜で形成し、光センサ素子を構成する光電変換層３５は可視光を吸収する膜で形成することができる。さらに、第２の素子形成部２２では、外部からの光を光電変換層３５に戻すように反射させる機能とバックライトからの光が光電変換層３５に入射しないように遮蔽する機能とを兼ね備える光反射膜３４をゲート電極３３上に形成することができる。
【００５５】
なお、上記各実施形態においては、ボトムゲート型の薄膜トランジスタを例に挙げたが、薄膜トランジスタの構造としてトップゲート型であってもよい。
【００５６】
また、上記各実施形態においては、チャネル層を含む薄膜トランジスタと同様の構造で光センサ素子を構成しているが、これ以外にも、例えばｐｎ接合型又はｐｉｎ接合型のフォトダイオードで光センサ素子を構成してもよい。ｐｉｎ接合型のフォトダイオードでは、ｐ層とｎ層の間のｉ層で光電変換を行なうため、ｉ層が「第２の活性層」に相当するものとなる。また、ｐｎ接合型のフォトダイオードでは、ｐｎ接合部付近で光電変換を行なうため、基板厚み方向でｐ層に重なるｎ層、又はｎ層に重なるｐ層が、「第２の活性層」に相当するものとなる。
【００５７】
＜適用例＞
上記構成からなる液晶表示装置１は、図１０〜図１４に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器に適用可能である。
【００５８】
図１０は第１適用例となるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１に上記の液晶表示装置１を適用可能である。
【００５９】
図１１は第２適用例となるデジタルカメラを示す図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２に上記の液晶表示装置１を適用可能である。
【００６０】
図１２は第３適用例となるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３に上記の液晶表示装置１を適用可能である。
【００６１】
図１３は第４適用例となるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４に上記の液晶表示装置１を適用可能である。
【００６２】
図１４は第５適用例となる携帯端末装置、例えば携帯電話機を示す図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５に上記の液晶表示装置１を適用可能である。
【図面の簡単な説明】
【００６３】
【図１】液晶表示装置の構成例を示す図である。
【図２】液晶表示装置の駆動基板の構成を示す平面図である。
【図３】本発明の第１実施形態に係る液晶表示装置の駆動基板の主要部を示す断面図である。
【図４】本発明の第１実施形態に係る液晶表示装置の製造方法を示す図（その１）である。
【図５】本発明の第１実施形態に係る液晶表示装置の製造方法を示す図（その２）である。
【図６】本発明の第１実施形態に係る液晶表示装置の製造方法を示す図（その３）である。
【図７】本発明の第２実施形態に係る液晶表示装置の駆動基板の主要部を示す断面図である。
【図８】本発明の第２実施形態に係る液晶表示装置の製造方法を示す図（その１）である。
【図９】本発明の第２実施形態に係る液晶表示装置の製造方法を示す図（その２）である。
【図１０】本発明の第１適用例となるテレビを示す斜視図である。
【図１１】本発明の第２適用例となるデジタルカメラを示す図である。
【図１２】本発明の第３適用例となるノート型パーソナルコンピュータを示す斜視図である。
【図１３】本発明の第４適用例となるビデオカメラを示す斜視図である。
【図１４】本発明の第５適用例となる携帯端末装置を示す図である。
【図１５】本発明のチャネル層及び光電変換層としてPoly−Siを用いた場合に、光の波長（λ）を横軸、吸収係数（α）を左縦軸、光の強さ１／ｅになる膜厚を右縦軸にとったグラフである。
【図１６】チャネル層及び光電変換層としてa-Si:Hを用いた場合に、光の波長（λ）を横軸、吸収係数（α）を左縦軸、光の強さ１／ｅになる膜厚を右縦軸にとったグラフである。
【符号の説明】
【００６４】
１…液晶表示装置、２…駆動基板、３…対向基板、４…液晶層、５，８…ガラス基板、６…画素電極、７，１０…偏光板、１１…画素、２１…第１の素子形成部、２２…第２の素子形成部、２３，３３…ゲート電極、２４…ゲート絶縁膜、２５…チャネル層、２６，３６…ソース、２７，３７…ドレイン、２８，３８…ソース電極、２９，３９…ドレイン電極、３０…層間絶縁膜、３１，３２…半導体膜、３４…光反射膜、３５…光電変換層、４１…透明導電膜、Ｅ１…表示領域、Ｅ２…周辺領域
【特許請求の範囲】
【請求項１】
複数の画素がマトリクス状に配置される基板上に、前記画素のスイッチング素子を構成する第１の活性層と光センサ素子を構成する第２の活性層とを有し、
外光が入射する側と反対側で前記第２の活性層に最も近接して対向配置される電極の表面に光反射膜が形成されている
ことを特徴とする表示装置。
【請求項２】
前記基板は、前記複数の画素が配置される表示領域と、当該表示領域に隣接する周辺領域とを有し、
前記第１の活性層は前記表示領域に配置され、前記第２の活性層は前記周辺領域に配置されている
ことを特徴とする請求項１記載の表示装置。
【請求項３】
複数の画素をマトリクス状に形成するための基板上において、第１の素子形成部に第１の電極を形成するとともに、第２の素子形成部に第２の電極を形成する処理と、
前記第２の素子形成部に形成された前記第２の電極の表面に光反射膜を形成する処理と、
前記第１の素子形成部で前記第１の電極上に第１の活性層を形成するとともに、前記第２の素子形成部で前記光反射膜上に第２の活性層を形成する処理と
を順に行なうことにより、
前記基板上に前記第１の活性層を含むスイッチング素子と前記第２の活性層を含む光センサ素子を形成する
ことを特徴とする表示装置の製造方法。
【請求項１】
複数の画素がマトリクス状に配置される基板上に、前記画素のスイッチング素子を構成する第１の活性層と光センサ素子を構成する第２の活性層とを有し、
外光が入射する側と反対側で前記第２の活性層に最も近接して対向配置される電極の表面に光反射膜が形成されている
ことを特徴とする表示装置。
【請求項２】
前記基板は、前記複数の画素が配置される表示領域と、当該表示領域に隣接する周辺領域とを有し、
前記第１の活性層は前記表示領域に配置され、前記第２の活性層は前記周辺領域に配置されている
ことを特徴とする請求項１記載の表示装置。
【請求項３】
複数の画素をマトリクス状に形成するための基板上において、第１の素子形成部に第１の電極を形成するとともに、第２の素子形成部に第２の電極を形成する処理と、
前記第２の素子形成部に形成された前記第２の電極の表面に光反射膜を形成する処理と、
前記第１の素子形成部で前記第１の電極上に第１の活性層を形成するとともに、前記第２の素子形成部で前記光反射膜上に第２の活性層を形成する処理と
を順に行なうことにより、
前記基板上に前記第１の活性層を含むスイッチング素子と前記第２の活性層を含む光センサ素子を形成する
ことを特徴とする表示装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２００９−７５３８５（Ｐ２００９−７５３８５Ａ）
【公開日】平成２１年４月９日（２００９．４．９）
【国際特許分類】
【出願番号】特願２００７−２４４８８３（Ｐ２００７−２４４８８３）
【出願日】平成１９年９月２１日（２００７．９．２１）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２１年４月９日（２００９．４．９）
【国際特許分類】
【出願日】平成１９年９月２１日（２００７．９．２１）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]