酸化物半導体及びこれを含む薄膜トランジスタ
Ｚｎ、Ｉｎ、及びＨｆを含み、Ｚｎ、Ｉｎ、及びＨｆ原子の全体含有量対比Ｈｆ原子含有量の組成比が２〜１６ａｔ％である酸化物半導体及びこれを備える薄膜トランジスタを提供する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体及びこれを含む薄膜トランジスタに係り、より詳細には、Ｚｎ酸化物に新たな物質を添加した酸化物半導体及びこれを含む酸化物薄膜トランジスタに関する。
【背景技術】
【０００２】
現在、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、以下、ＴＦＴ）は、多様な応用分野に利用されており、特に、ディスプレイ分野でスイッチング及び駆動素子として利用され、クロスポイント型メモリ素子の選択スイッチとして使われている。
【０００３】
現在、ＴＶ用パネルとして、液晶ディスプレイ（ＬＣＤ）が主に用いられている中で、有機発光ディスプレイもＴＶへの応用のために多くの研究が進められている。ＴＶ用ディスプレイ技術の開発は、市場のニーズを満たす方向に発展しつつある。市場で要求する事項には、大型化したＴＶ又はＤＩＤ（Ｄｉｇｉｔａｌ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ）、低コスト、高画質（動映像表現力、高解像度、輝度、明暗比、色再現力）などがある。このような要求事項に対応するためには、ガラスなどの基板の大型化と共に、優秀な性能を持つディスプレイのスイッチング及び駆動素子に適用されるＴＦＴが要求される。
【０００４】
ディスプレイの駆動及びスイッチング素子として使われるものには、非晶質シリコン薄膜トランジスタ（ａ−Ｓｉ ＴＦＴ）がある。これは、低コストで２ｍ×２ｍを超える大型基板上に均一に形成され得る素子であって、現在最も広く使われる素子である。しかし、ディスプレイの大型化及び高画質化の趨勢によって素子も高性能化が要求され、移動度０．５ｃｍ２／Ｖｓレベルの既存のａ−Ｓｉ ＴＦＴは限界に至ると判断される。従って、ａ−Ｓｉ ＴＦＴより高い移動度を持つ高性能ＴＦＴ及び製造技術が必要である。
【０００５】
ａ−Ｓｉ ＴＦＴに比べて非常に高い性能を持つ多結晶シリコン薄膜トランジスタ（ｐｏｌｙ−Ｓｉ ＴＦＴ）は、数十〜数百ｃｍ２／Ｖｓの高い移動度を持つため、既存のａ−Ｓｉ ＴＦＴで実現し難かった高画質ディスプレイに適用できる性能を持つ。また、ａ−Ｓｉ ＴＦＴに比べて素子特性の劣化問題が非常に少ない。しかし、ｐｏｌｙ−Ｓｉ ＴＦＴを製作するためには、ａ−Ｓｉ ＴＦＴに比べて複雑な工程が必要であり、それによる追加コストも増大する。従って、ｐｏｌｙ−Ｓｉ ＴＦＴは、ディスプレイの高画質化やＯＬＥＤなどの製品に応用することに適しているが、コスト面では既存ａ−Ｓｉ ＴＦＴに比べて劣るため、応用が制限的であるという短所がある。そして、ｐｏｌｙ−Ｓｉ ＴＦＴの場合、製造設備の限界や均一度不良などの技術的な問題で、現在までは１ｍを超える大型基板を利用した製造工程が実現されていないため、ＴＶ製品への応用が困難である。
【０００６】
これにより、ａ−Ｓｉ ＴＦＴの長所とｐｏｌｙ−Ｓｉ ＴＦＴの長所とをいずれも持つ新たなＴＦＴ技術が要求されている。これについての研究が活発に進められているが、その代表的なものとしては、酸化物半導体素子がある。
【０００７】
酸化物半導体素子として最近脚光を浴びているものは、ＺｎＯ系薄膜トランジスタである。現在、ＺｎＯ系列物質としてＺｎ酸化物、Ｇａ−Ｉｎ−Ｚｎ酸化物などが紹介されている。ＺｎＯ系半導体素子は、低温工程で製作が可能であり、非晶質であるため、大面積化が容易であるという長所を持つ。また、ＺｎＯ系半導体フィルムは高移動度の物質であり、多結晶シリコンのような非常に良好な電気的特性を持つ。現在、移動度の高い酸化物半導体物質層、即ち、ＺｎＯ系列物質層を薄膜トランジスタのチャンネル領域に使用するための研究が進められている。ＺｎＯ系列物質としてＺｎ酸化物、Ｇａ−Ｉｎ−Ｚｎ酸化物などが紹介されている。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、Ｚｎ酸化物に新たな物質を添加した酸化物半導体を提供することにある。
本発明の他の目的は、この酸化物半導体をチャンネル領域に使用した酸化物薄膜トランジスタを提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するためになされた本発明の酸化物半導体は、Ｚｎ、Ｉｎ、及びＨｆを含み、Ｚｎ、Ｉｎ、及びＨｆ原子の全体含有量対比Ｈｆ原子含有量の組成比が２〜１６ａｔ％である。
【００１０】
上記目的を達成するためになされた本発明の酸化物薄膜トランジスタは、ゲートと、前記ゲートに対応する位置に形成され、Ｚｎ、Ｉｎ、及びＨｆを含み、Ｚｎ、Ｉｎ、及びＨｆ原子の全体含有量対比Ｈｆ原子含有量の組成比が２〜１６ａｔ％の酸化物半導体で形成されたチャンネルと、前記ゲートとチャンネルとの間に形成されたゲート絶縁体と、前記チャンネルの両側部とそれぞれ接触して形成されたソース及びドレインと、を備える。
【００１１】
本発明の一側面において、前記Ｈｆの組成比は３〜１６ａｔ％範囲であり、前記酸化物半導体は非晶質である。
本発明の一側面において、前記Ｈｆの組成比は３．８〜１１ａｔ％範囲であり、前記酸化物半導体は非晶質である。
本発明の一側面において、前記Ｈｆの組成比は５〜１１ａｔ％範囲であり、前記酸化物半導体は非晶質である。
本発明の一側面において、前記酸化物半導体は、前記Ｚｎの組成比が１０〜６０ａｔ％範囲である。
本発明の一側面において、前記酸化物半導体は、前記Ｚｎの組成比が３１〜４６ａｔ％範囲である。
本発明の一側面において、前記酸化物半導体は、前記Ｉｎの組成比が３０〜９０ａｔ％範囲である。
本発明の一側面において、前記酸化物半導体は、前記Ｉｎの組成比が５１〜５４ａｔ％範囲である。
【発明の効果】
【００１２】
本発明によれば、Ｈｆを含んで特性の優秀な酸化物半導体及び酸化物薄膜トランジスタを提供できる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態によるボトムゲート構造の酸化物薄膜トランジスタを示す図面である。
【図２】本発明の一実施形態によるトップゲート構造の酸化物薄膜トランジスタを示す図面である。
【図３】本発明の一実施形態による酸化物薄膜トランジスタの製造方法を示す図面である。
【図４】本発明の一実施形態による酸化物薄膜トランジスタの製造方法を示す図面である。
【図５】本発明の一実施形態による酸化物薄膜トランジスタの製造方法を示す図面である。
【図６】本発明の一実施形態による酸化物薄膜トランジスタの製造方法を示す図面である。
【図７】本発明の一実施形態による酸化物薄膜トランジスタの製造方法を示す図面である。
【図８】本発明の一実施形態により製造された試片の断面を示すＴＥＭ写真である。
【図９】本発明の一実施形態により製造された試片の断面を示すＴＥＭ写真である。
【図１０】本発明の一実施形態により製造された試片の断面を示すＴＥＭ写真である。
【図１１】本発明の一実施形態により製造された試片の断面を示すＴＥＭ写真である。
【図１２】本発明の一実施形態による酸化物薄膜トランジスタのチャンネル領域のＨｆ含有量によるトランスファーカーブを示すものであり、ゲート電圧（ＶＧＳ）−ドレイン電流（ＩＤＳ）変化を示すグラフである。
【図１３】本発明の一実施形態による酸化物薄膜トランジスタのチャンネル領域のＨｆ含有量によるトランスファーカーブを示すものであり、ゲート電圧（ＶＧＳ）−ドレイン電流（ＩＤＳ）変化を示すグラフである。
【図１４】本発明の一実施形態による酸化物薄膜トランジスタのチャンネル領域のＨｆ含有量によるトランスファーカーブを示すものであり、ゲート電圧（ＶＧＳ）−ドレイン電流（ＩＤＳ）変化を示すグラフである。
【図１５】本発明の一実施形態による酸化物薄膜トランジスタのチャンネル領域のＨｆ含有量によるトランスファーカーブを示すものであり、ゲート電圧（ＶＧＳ）−ドレイン電流（ＩＤＳ）変化を示すグラフである。
【図１６】ターゲット３を用いてＡｒ：Ｏ２の比率が９０：１０％の条件下でチャンネルを形成し、２００℃で熱処理した後、６０℃で、ゲートソース電圧が−２０Ｖであり、ドレインソース電圧が１０Ｖである状態で、１時間及び１６時間後のトランスファーカーブを測定した結果を示すグラフである。
【図１７】試片２〜４で試片を形成した後、経時的なトランスファーカーブを測定し、１０−９ＡでのＶｔｈの偏差（ΔＶｔｈ）を測定した結果を示すグラフである。
【図１８】ターゲット５を用いてＡｒ：Ｏ２の比率が９０：１０ｓｃｃｍである雰囲気下で、ＤＣスパッタリングで酸化物薄膜トランジスタのチャンネル領域（幅：長さ＝５０：４μｍ）を形成した後、窒素雰囲気下で、２００℃で１時間熱処理した後、ソース−ドレイン電圧が１０Ｖである場合、ゲート電圧（ＶＧＳ）−ドレイン電流（ＩＤＳ）変化を示すグラフである。
【図１９】ターゲット６を用いてＡｒ：Ｏ２の比率が９０：１０ｓｃｃｍである雰囲気下で、ＤＣスパッタリングで酸化物薄膜トランジスタのチャンネル領域（幅：長さ＝５０：４μｍ）を形成した後、窒素雰囲気下で、２００℃で１時間熱処理した後、ソース−ドレイン電圧が１０Ｖである場合、ゲート電圧（ＶＧＳ）−ドレイン電流（ＩＤＳ）変化を示すグラフである。
【図２０】ターゲット７を用いてＡｒ：Ｏ２の比率が９０：１０ｓｃｃｍである雰囲気下で、ＤＣスパッタリングで酸化物薄膜トランジスタのチャンネル領域（幅：長さ＝５０：４μｍ）を形成した後、窒素雰囲気下で、２００℃で１時間熱処理した後、ソース−ドレイン電圧が１０Ｖである場合、ゲート電圧（ＶＧＳ）−ドレイン電流（ＩＤＳ）変化を示すグラフである。
【図２１】ターゲット８を用いてＡｒ：Ｏ２の比率が９０：１０ｓｃｃｍである雰囲気下で、ＤＣスパッタリングで酸化物薄膜トランジスタのチャンネル領域（幅：長さ＝５０：４μｍ）を形成した後、窒素雰囲気下で、２００℃で１時間熱処理した後、ソース−ドレイン電圧が１０Ｖである場合、ゲート電圧（ＶＧＳ）−ドレイン電流（ＩＤＳ）変化を示すグラフである。
【図２２】ターゲット７で形成した試片のチャンネル領域に対するＴＥＭイメージを示す図面である。
【図２３】ターゲット８で形成した試片のチャンネル領域に対するＴＥＭイメージを示す図面である。
【図２４】ターゲット６を用いてＡｒ：Ｏ２の比率が９５：５ｓｃｃｍである条件下でチャンネル領域（幅：長さ＝５０：４μｍ）を形成し、窒素雰囲気下で、２００℃で１時間熱処理した後、６０℃で、ゲートソース電圧が−２０Ｖであり、かつドレインソース電圧が１０Ｖである状態で、１時間及び１６時間経過後のトランスファーカーブを測定した結果を示すグラフである。
【図２５】ターゲット９を用いて酸化物薄膜トランジスタのチャンネル領域（幅／長さ＝５０：４μｍ）を形成した後、窒素雰囲気下で、２００℃で１時間熱処理した後、測定したトランスファーカーブを示すものであって、ゲート電圧（ＶＧＳ）−ドレイン電流（ＩＤＳ）変化を示すグラフである。
【発明を実施するための形態】
【００１４】
以下、本発明の酸化物半導体及びこれを含む酸化物薄膜トランジスタを実施するための形態の具体例を、図面を参照しながら詳細に説明する。なお、図面に示した各層の厚さ及び幅は、説明のために多少誇張して表現している。
【００１５】
図１及び図２は、本発明の一実施形態による酸化物半導体を含む薄膜トランジスタの構造を示す断面図である。図１には、ボトムゲート型薄膜トランジスタを示し、図２には、トップゲート型薄膜トランジスタを示した。本実施形態による薄膜トランジスタは、ボトムゲート及びトップゲート型薄膜トランジスタにいずれも適用できる。
【００１６】
図１を参照すると、本実施形態による酸化物薄膜トランジスタは、基板１１上に形成されたゲート１３と、基板１１及びゲート１３上に形成されたゲート絶縁層１４とを備えている。基板１１上には酸化層１２が形成され、基板１１がＳｉで形成された場合、酸化層１２は、Ｓｉ表面に熱酸化工程により形成されたＳｉ酸化物であり得る。そして、ゲート１３に対応するゲート絶縁層１４上にはチャンネル１５が形成されており、チャンネル１５の両側部及びゲート絶縁層１４上には、ソース１６ａ及びドレイン１６ｂが形成されている。
【００１７】
図２を参照すると、基板１０１上にソース１０２ａ及びドレイン１０２ｂが形成されており、ソース１０２ａとドレイン１０２ｂとの間の基板１０１上にはチャンネル１０３が形成されている。チャンネル１０３上にはゲート絶縁層１０４が形成されており、チャンネル１０３に対応するゲート絶縁層１０４上にはゲート１０５が形成されている。
【００１８】
本実施形態による酸化物薄膜トランジスタは、チャンネル１５がＩｎ−Ｚｎ複合酸化物にＨｆを添加したものを含んでいる。
【００１９】
以下、図１及び図２に示した本発明の一実施形態による酸化物薄膜トランジスタを形成する各層の形成物質について説明すると、次の通りである。基板１１、１０１は、一般的な半導体素子に使われる基板を使用でき、例えば、Ｓｉ、ガラス、又は有機物材料を使用できる。基板１１、１０１の表面には絶縁層が形成され、絶縁層は、例えば、Ｓｉ基板を熱酸化して形成されたＳｉＯ２であり得る。ゲート１３、１０５は伝導性物質を使用でき、例えば、Ｔｉ、Ｐｔ、Ｒｕ、Ａｕ、Ａｇ、Ｍｏ、Ａｌ、Ｗ、又はＣｕなどの金属或いはＩＺＯ（ＩｎＺｎＯ）又はＡＺＯ（ＡｌＺｎＯ）のような金属或いは伝導性酸化物であり得る。ゲート絶縁層１４、１０４は、通例的な半導体素子に使われる絶縁物質を使用して形成できる。具体的に、ＳｉＯ２、又はＳｉＯ２より誘電率の高いＨｉｇｈ−Ｋ物質であるＨｆＯ２、Ａｌ２Ｏ３、Ｓｉ３Ｎ４、又はこれらの混合物を使用できる。ソース１６ａ、１０２ａ及びドレイン１６ｂ、１０２ｂは伝導性物質を使用して形成でき、例えば、Ｔｉ、Ｐｔ、Ｒｕ、Ａｕ、Ａｇ、Ｍｏ、Ａｌ、Ｗ、又はＣｕのような金属或いはＩＺＯ（ＩｎＺｎＯ）又はＡＺＯ（ＡｌＺｎＯ）のような金属或いは伝導性酸化物を使用することができる。
【００２０】
本実施形態による酸化物半導体は、Ｉｎ−Ｚｎ複合酸化物にＨｆが添加された物質である。
【００２１】
Ｈｆは、電気陰性度が１．３であって、電気陰性度が３．５の酸素との電気陰性度差が２．２でイオン結合の非常に強い酸化物を形成する。そして、Ｈｆのイオン半径は０．０７８ｎｍであって、イオン半径が０．０７４ｎｍのＺｎと類似している。従って、Ｉｎ−Ｚｎ複合酸化物にＨｆが添加された場合、結晶格子の変形なしにＺｎとの置換が容易に発生し得る。
【００２２】
ａ−Ｓｉ：Ｈの場合には共有結合をしているが、この結合は、方向性を持つｓｐ３配位結合をして非晶質相で存在すると、酸素結合している電子雲がねじれる。これによって、弱い結合（ｗｅａｋ ｂｏｎｄ）が存在する。このような結合構造を持つＴＦＴを長期間駆動すると、結合領域に電子又はホールが溜まりつつ結果的に結合が切れて、しきい電圧（Ｖｔｈ）の移動による信頼性に問題が発生する。一方、イオン結合の場合には、陽イオン電子雲のサイズが大きく、酸素陰イオンの結合に関係なくオーバーラップされ、結晶相でも非晶質相でも弱い結合が存在しなくなって、しきい電圧（Ｖｔｈ）の変化が殆どないか又は少ない高信頼性の薄膜トランジスタの製造に寄与すると考えられる。本実施形態でＨｆが追加されたＺｎ酸化物又はＺｎ−Ｉｎ複合酸化物は、このようなイオン結合が大部分の結合を形成するが、あらゆる結合がイオン結合である必要はない。
【００２３】
酸化物半導体には、Ｌｉ、ＫのようなＩ族元素、Ｍｇ、Ｃａ、ＳｒのようなＩＩ族元素、Ｇａ、Ａｌ、Ｉｎ、ＹのようなＩＩＩ族元素、Ｔｉ、Ｚｒ、Ｓｉ、Ｓｎ、ＧｅのようなＩＶ族元素、Ｔａ、Ｖｂ、Ｎｂ、ＳｂのようなＶ族元素、Ｌｎ系列元素（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）などが更に含まれ得る。
【００２４】
本実施形態による酸化物半導体は、ＬＣＤ、ＯＬＥＤに使われる駆動トランジスタのチャンネル物質として適用され、メモリ素子の周辺回路を構成するトランジスタ、又は選択トランジスタのチャンネル物質として適用され得る。
【００２５】
以下、図３〜図７を参照して、本発明の一実施形態による酸化物薄膜トランジスタの製造方法について説明する。ここでは、ボトムゲート型薄膜トランジスタの製造方法について説明する。
【００２６】
図３を参照すると、先ず基板１１を用意する。基板１１は、Ｓｉ、ガラス、又は有機物材料を使用できる。Ｓｉを基板１１として使用する場合、熱酸化工程により基板１１の表面に絶縁層１２、例えばＳｉＯ２を形成できる。そして、基板１１上に金属又は伝導性金属酸化物などの伝導性物質１３ａを塗布する。
【００２７】
図４を参照すると、伝導性物質１３ａをパターニングすることでゲート１３を形成する。図５を参照すると、ゲート１３の上部に絶縁物質を塗布し、パターニングしてゲート絶縁層１４を形成する。ゲート絶縁層は、シリコン酸化物、シリコン窒化物、ハフニウム（Ｈｆ）酸化物、アルミニウム酸化物、又はハフニウム酸化物及びアルミニウム酸化物の混合物で形成できる。
【００２８】
図６を参照すると、ゲート絶縁層１４上にチャンネル物質をＰＶＤ、ＣＶＤ、又はＡＬＤなどの工程で塗布した後、ゲート１３に対応するゲート絶縁層１４上にチャンネル物質が残留するようにパターニングすることでチャンネル１５を形成する。本実施形態では、チャンネル１５は、Ｉｎ−Ｚｎ複合酸化物にＨｆを添加して形成できる。具体的に、スパッタリング工程でチャンネル１５を形成する場合、ＩｎＺｎＯにＨｆを含むように形成された一つのターゲットを工程チャンバー内に装着して、スパッタリング工程でチャンネル１５を形成できる。
【００２９】
図７を参照すると、金属又は伝導性金属酸化物などの物質をチャンネル１５及びゲート絶縁層１４上に塗布した後、チャンネル１５の両側部に連結されるようにパターニングすることで、ソース１６ａ及びドレイン１６ｂを形成する。最後に、４００℃以下、例えば２００℃の温度で一般的なファーネス、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）、レーザー、又はホットプレートなどを用いて熱処理工程を施す。
【００３０】
＜製造例＞
【００３１】
基板としてシリコンを使用し、基板の表面にシリコン酸化物を１００ｎｍ厚さに形成する。基板の表面に約２００ｎｍ厚さのＭｏを形成してゲートを形成した後、基板及びゲートの上部に２００ｎｍ厚さのシリコン窒化物を塗布してゲート電極層を形成する。そして、ゲートに対応するゲート電極層上に酸化物半導体を塗布してチャンネルを形成する。チャンネル形成の具体的な工程を説明すると、次の通りである。
【００３２】
ＬＴＳ Ｃｈｅｍｉｃａｌ社に、ＨｆＯ２：Ｉｎ２Ｏ３：ＺｎＯのモル％比率をそれぞれ０．１：１：２（ターゲット１）、０．２：１：２（ターゲット２）、０．３：１：２（ターゲット３）、０．４：１：２（ターゲット４）とする単一ターゲットの製造を依頼して４個の酸化物ターゲットを入手し、これを使用してチャンネルを形成した。ターゲット１〜４をそれぞれスパッタ（Ｖａｒｉａｎ社製、モデル名ＭＳ２１００）のチャンバー内に装着させ、常温でＡｒ：Ｏ２ガスを９０〜９５：５〜１０ｓｃｃｍ割合で供給しつつ５ｍＴｏｒｒの圧力を維持し、ターゲットに１５０ｗａｔｔの電流を印加してＲＦマグネトロンスパッタリングを施した。チャンネルを約７０ｎｍの厚さに形成し、チャンネル幅／長さ（Ｗ／Ｌ）は５０／４μｍに形成した。そして、チャンネルの両側にソース及びドレインとして２００ｎｍ厚さのＭｏを形成し、Ｓｉ酸化物で約２００ｎｍ厚さのパッシベーション層を形成した。次いで、約２００℃で１時間熱処理工程を施した。
【００３３】
上述したように製造した本実施形態による酸化物半導体について、本発明者は、酸化物半導体の各領域による正確な結晶相を確認するために、領域別断面透過電子顕微鏡（ＴＥＭ）写真及び回折パターン写真を調べた。図８〜図１１は、本発明の一実施形態により製造された試片の断面を示すＴＥＭ写真を示す図面である。図８を参照すると、ターゲット１で形成した試片の場合、薄膜の一部領域のみで結晶化が進み、全般的に非晶質（ａｍｏｒｐｈｏｕｓ）状態が観察された。図９〜図１１を参照すると、図８で示した薄膜で部分的に結晶化したグレイン領域が現れるものとは異なり、全体的に均質に観察されることからみると、ターゲット２〜ターゲット４で形成した試片の場合、薄膜の全領域に亘って非晶質状態であることが分かる。それぞれのターゲットで形成した試片に対して、ＩＣＰ（ｉｎｄｕｃｔｉｖｅｌｙ ｃｏｕｐｌｅｄ ｐｌａｓｍａ）で組成分析を行った。表１では、ターゲット１〜４で形成した試片でのＺｎ、Ｉｎ、Ｈｆの組成比をａｔ％で表した。
【００３４】
【表１】
【００３５】
※表及び以下で示すＩＣＰ分析結果は、小数点一桁で四捨五入した値であり、±１％の誤差値を持つ。
【００３６】
次いで、コーニング（Ｃｏｒｎｉｎｇ）社に、ＨｆＯ２：Ｉｎ２Ｏ３：ＺｎＯのモル％比率をそれぞれ０．１：１：２（ターゲット５）、０．２：１：２（ターゲット６）、０．３：１：２（ターゲット７）、０．４：１：２（ターゲット８）とする単一ターゲットの製造を依頼して４個の酸化物ターゲットを入手し、これを使用してチャンネルを形成した。ターゲット５、６、７、８をそれぞれスパッタ（Ｖａｒｉａｎ社、モデル名ＭＳ２１００）に装着してＡｒ：Ｏ２ガスを９５：５ｓｃｃｍ割合で供給する状態で、ＤＣスパッタリング工程でチャンネルを形成した後、約２００℃で、Ｎ２雰囲気下で１時間熱処理を施した。そして、ＩＣＰで組成を分析した。表２では、ターゲット５〜８で形成した試片でのＺｎ、Ｉｎ、Ｈｆの組成をａｔ％で表した。
【００３７】
【表２】
【００３８】
次いで、Ａｄｖａｎｃｅｄ Ｎａｎｏ Ｐｒｏｄｕｃｔｓ社に、ＨｆＯ２：Ｉｎ２Ｏ３：ＺｎＯのモル％比率を０．１５：１：２（ターゲット９）で依頼して、得られたターゲットをスパッタ（Ｖａｒｉａｎ社、モデル名ＭＳ２１００）に装着してＡｒ：Ｏ２ガスを９０：１０ｓｃｃｍの割合で供給する状態で、ＤＣスパッタリング工程でチャンネルを形成した後、約２００℃で１時間熱処理を施した。形成された薄膜のＩＣＰ分析結果、Ｈｆの含有量は３．８ａｔｏｍｉｃ％であることが分かった。
【００３９】
図１２〜図１５は、本発明の一実施形態による酸化物薄膜トランジスタのチャンネル領域（幅：長さ＝５０：４μｍ）のＨｆ含有量によるトランスファーカーブを示したものであり、ソース−ドレイン電圧が１０Ｖである場合にゲート電圧（ＶＧＳ）−ドレイン電流（ＩＤＳ）変化を示し、図１３〜図１５の場合には、ソース−ドレイン電圧が０．１Ｖである時の結果も共に表して、Ｏｎ電流値が約１０−６Ａに表示される曲線を追加した。ここで、ｃｃは、試片の中心部位を対象に測定した結果を示したものであり、ｃｒは、試片のエッジ部位を対象に測定した結果を示したものである。
【００４０】
図１２は、チャンネル層が、ターゲット１を使用してＡｒ：Ｏ２の比率が９０：１０ｓｃｃｍ条件下で製作された試片についてのものであり、図１３は、チャンネル層が、ターゲット２を使用してＡｒ：Ｏ２の比率が９０：１０ｓｃｃｍの雰囲気下で製作した試片についてのものであり、図１４は、チャンネル層が、ターゲット３を使用してＡｒ：Ｏ２の比率が９０：１０ｓｃｃｍの雰囲気下で製作された試片についてのものであり、図１５は、チャンネル層が、ターゲット４を使用してＡｒ：Ｏ２の比率が９０：１０ｓｃｃｍの雰囲気下で製作された試片についてのものである。図１２〜図１５を参照すると、ソース−ドレイン電圧が１０Ｖである場合、Ｏｎ電流が約１０−３〜１０−５Ａであり、オフ電流が１０−１２Ａ以下であり、オン／オフ電流比は１０７以上であることが分かる。
【００４１】
図１６は、ターゲット３を用いてＡｒ：Ｏ２の比率が９０：１０ｓｃｃｍの条件下でチャンネル領域（幅：長さ＝５０：４μｍ）を形成し、２００℃で１５時間熱処理した後、６０℃で、ゲートソース電圧が−２０Ｖであり、かつドレインソース電圧が１０Ｖである状態で、１時間及び１６時間経過後のトランスファーカーブを測定した結果を示したものである。図１６を参照すると、トランスファーカーブの結果が偏差なしにほぼ一定であることが分かる。結果的に、信頼性のある半導体素子を提供できることが分かる。
【００４２】
図１７は、ターゲット２〜４を用いてＡｒ：Ｏ２の比率が９０：１０ｓｃｃｍの条件下でチャンネル領域（幅：長さ＝５０：４μｍ）を形成し、２００℃で１５時間熱処理した後、経時的なトランスファーカーブを測定し、１０−９ＡでのＶｔｈの偏差（ΔＶｔｈ）を測定した結果を示すグラフである。図１７を参照すると、大部分の試片でΔＶｔｈ値が低く、特にターゲット３で形成する場合、ΔＶｔｈ値が非常に低くて高い信頼性を示すということが分かる。
【００４３】
図１８〜図２１は、ターゲット５、６、７、８を用いてＡｒ：Ｏ２の比率が９０：１０ｓｃｃｍの雰囲気下で、ＤＣスパッタリングで酸化物薄膜トランジスタのチャンネル領域（幅：長さ＝５０：４μｍ）を形成した後、窒素雰囲気下で、２００℃で１時間熱処理した後、ソース−ドレイン電圧が１０Ｖである場合、ゲート電圧（ＶＧＳ）−ドレイン電流（ＩＤＳ）変化を示すグラフである。図１８及び図１９を参照すると、Ｈｆの組成比が約５及び１１ａｔ％でＯｎ電流が約１０−４Ａであり、オフ電流が１０−１１〜１０−１２Ａ以下であり、オン／オフ電流比は１０７以上であることが分かる。また図２０及び図２１は、５Ｖ以上の高電圧下でのＴＦＴ特性確保可能性を示す。
【００４４】
図２２及び図２３は、ターゲット７及び８で形成した試片のチャンネル領域に対するＴＥＭイメージを示す図面である。図２２及び図２３を参照すると、ターゲット７及び８で形成したチャンネル領域は、いずれも非晶質特性を持っていることが分かる。
【００４５】
図２４は、ターゲット６を用いてＡｒ：Ｏ２の比率が９５：５ｓｃｃｍの条件下でチャンネル領域（幅：長さ＝５０：４μｍ）を形成し、窒素雰囲気下で、２００℃で１時間熱処理する。そして、６０℃で、ゲートソース電圧が−２０Ｖであり、かつドレインソース電圧が１０Ｖの状態で、１時間及び１６時間経過後のトランスファーカーブを測定した結果を示したものである。図２４を参照すると、トランスファーカーブの結果が偏差なしにほぼ一定であることが分かる。
【００４６】
図２５は、ターゲット９を用いて酸化物薄膜トランジスタのチャンネル領域（幅／長さ＝５０：４μｍ）を形成した後、窒素雰囲気下で、２００℃で１時間熱処理した後に測定したトランスファーカーブを示したものであり、ゲート電圧（ＶＧＳ）−ドレイン電流（ＩＤＳ）変化を示すグラフである。図２５を参照すると、Ｏｎ電流が約１０−４Ａであり、オフ電流が１０−１１〜１０−１２Ａ以下であり、オン／オフ電流比は１０７以上であることが分かる。結果的に、本発明の実施形態による酸化物薄膜トランジスタは高いＯｎ／Ｏｆｆ電流比及び低いＯｆｆ電流を示し、トランジスタとしての特性を満たすことが分かる。
【００４７】
本発明の実施形態による酸化物半導体は、Ｚｎ、Ｉｎ、及びＨｆ全体原子含有量に対するＨｆの組成比が２〜１６ａｔ％範囲である。この時、Ｚｎの組成比は１０〜６０ａｔ％、Ｉｎの組成比は３０〜９０ａｔ％の範囲で調整でき、Ｚｎは３１〜４６ａｔ％であり、Ｉｎは５１〜５４ａｔ％範囲であり得る。この範囲のうちＨｆの組成が３ａｔ％以上の場合に非晶質であると判断され、それ未満の場合にマイクロクリスタルを含む状態であると判断される。
【００４８】
本発明の実施形態による酸化物薄膜トランジスタの場合、実際に蒸着された薄膜の組成成分比、ＩＤＳ−ＶＧＳグラフなどは、使われるターゲットの種類、蒸着時のターゲット印加電圧、蒸着装備、蒸着圧力、酸素分圧条件、基板温度などにより変更できる。また蒸着された薄膜組成が同じ場合であっても、蒸着条件によって薄膜特性の変更が可能である。例えば、スパッタリング工程で酸化物半導体を蒸着する場合、酸素分圧によって酸化物の抵抗範囲は大きく変わり得る。酸素分圧が適量以下に調節される場合に、低抵抗の薄膜を蒸着でき、酸素分圧を高く調節する場合に、高抵抗の薄膜を蒸着することができる。
【００４９】
上述したような実施形態を通じて、当業者であれば、本発明の技術的思想により酸化物半導体を利用して、ＬＣＤ、ＯＬＥＤなどの平板ディスプレイの駆動トランジスタ、メモリ素子の周辺回路構成のためのトランジスタなどの多様な電子素子を製造できるであろう。本発明の実施形態による酸化物薄膜トランジスタは、ボトムゲート型又はトップゲート型に使われ得る。結果的に本発明の範囲は、説明した実施形態によって定められるものではなく、特許請求の範囲に記載した技術的思想により定められねばならない
【符号の説明】
【００５０】
１１、１０１ 基板
１２ 酸化層
１３、１０５ ゲート
１３ａ 伝導性物質
１４、１０４ ゲート絶縁層
１５、１０３ チャンネル
１６ａ、１０２ａ ソース
１６ｂ、１０２ｂ ドレイン
【技術分野】
【０００１】
本発明は、酸化物半導体及びこれを含む薄膜トランジスタに係り、より詳細には、Ｚｎ酸化物に新たな物質を添加した酸化物半導体及びこれを含む酸化物薄膜トランジスタに関する。
【背景技術】
【０００２】
現在、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、以下、ＴＦＴ）は、多様な応用分野に利用されており、特に、ディスプレイ分野でスイッチング及び駆動素子として利用され、クロスポイント型メモリ素子の選択スイッチとして使われている。
【０００３】
現在、ＴＶ用パネルとして、液晶ディスプレイ（ＬＣＤ）が主に用いられている中で、有機発光ディスプレイもＴＶへの応用のために多くの研究が進められている。ＴＶ用ディスプレイ技術の開発は、市場のニーズを満たす方向に発展しつつある。市場で要求する事項には、大型化したＴＶ又はＤＩＤ（Ｄｉｇｉｔａｌ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ）、低コスト、高画質（動映像表現力、高解像度、輝度、明暗比、色再現力）などがある。このような要求事項に対応するためには、ガラスなどの基板の大型化と共に、優秀な性能を持つディスプレイのスイッチング及び駆動素子に適用されるＴＦＴが要求される。
【０００４】
ディスプレイの駆動及びスイッチング素子として使われるものには、非晶質シリコン薄膜トランジスタ（ａ−Ｓｉ ＴＦＴ）がある。これは、低コストで２ｍ×２ｍを超える大型基板上に均一に形成され得る素子であって、現在最も広く使われる素子である。しかし、ディスプレイの大型化及び高画質化の趨勢によって素子も高性能化が要求され、移動度０．５ｃｍ２／Ｖｓレベルの既存のａ−Ｓｉ ＴＦＴは限界に至ると判断される。従って、ａ−Ｓｉ ＴＦＴより高い移動度を持つ高性能ＴＦＴ及び製造技術が必要である。
【０００５】
ａ−Ｓｉ ＴＦＴに比べて非常に高い性能を持つ多結晶シリコン薄膜トランジスタ（ｐｏｌｙ−Ｓｉ ＴＦＴ）は、数十〜数百ｃｍ２／Ｖｓの高い移動度を持つため、既存のａ−Ｓｉ ＴＦＴで実現し難かった高画質ディスプレイに適用できる性能を持つ。また、ａ−Ｓｉ ＴＦＴに比べて素子特性の劣化問題が非常に少ない。しかし、ｐｏｌｙ−Ｓｉ ＴＦＴを製作するためには、ａ−Ｓｉ ＴＦＴに比べて複雑な工程が必要であり、それによる追加コストも増大する。従って、ｐｏｌｙ−Ｓｉ ＴＦＴは、ディスプレイの高画質化やＯＬＥＤなどの製品に応用することに適しているが、コスト面では既存ａ−Ｓｉ ＴＦＴに比べて劣るため、応用が制限的であるという短所がある。そして、ｐｏｌｙ−Ｓｉ ＴＦＴの場合、製造設備の限界や均一度不良などの技術的な問題で、現在までは１ｍを超える大型基板を利用した製造工程が実現されていないため、ＴＶ製品への応用が困難である。
【０００６】
これにより、ａ−Ｓｉ ＴＦＴの長所とｐｏｌｙ−Ｓｉ ＴＦＴの長所とをいずれも持つ新たなＴＦＴ技術が要求されている。これについての研究が活発に進められているが、その代表的なものとしては、酸化物半導体素子がある。
【０００７】
酸化物半導体素子として最近脚光を浴びているものは、ＺｎＯ系薄膜トランジスタである。現在、ＺｎＯ系列物質としてＺｎ酸化物、Ｇａ−Ｉｎ−Ｚｎ酸化物などが紹介されている。ＺｎＯ系半導体素子は、低温工程で製作が可能であり、非晶質であるため、大面積化が容易であるという長所を持つ。また、ＺｎＯ系半導体フィルムは高移動度の物質であり、多結晶シリコンのような非常に良好な電気的特性を持つ。現在、移動度の高い酸化物半導体物質層、即ち、ＺｎＯ系列物質層を薄膜トランジスタのチャンネル領域に使用するための研究が進められている。ＺｎＯ系列物質としてＺｎ酸化物、Ｇａ−Ｉｎ−Ｚｎ酸化物などが紹介されている。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、Ｚｎ酸化物に新たな物質を添加した酸化物半導体を提供することにある。
本発明の他の目的は、この酸化物半導体をチャンネル領域に使用した酸化物薄膜トランジスタを提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するためになされた本発明の酸化物半導体は、Ｚｎ、Ｉｎ、及びＨｆを含み、Ｚｎ、Ｉｎ、及びＨｆ原子の全体含有量対比Ｈｆ原子含有量の組成比が２〜１６ａｔ％である。
【００１０】
上記目的を達成するためになされた本発明の酸化物薄膜トランジスタは、ゲートと、前記ゲートに対応する位置に形成され、Ｚｎ、Ｉｎ、及びＨｆを含み、Ｚｎ、Ｉｎ、及びＨｆ原子の全体含有量対比Ｈｆ原子含有量の組成比が２〜１６ａｔ％の酸化物半導体で形成されたチャンネルと、前記ゲートとチャンネルとの間に形成されたゲート絶縁体と、前記チャンネルの両側部とそれぞれ接触して形成されたソース及びドレインと、を備える。
【００１１】
本発明の一側面において、前記Ｈｆの組成比は３〜１６ａｔ％範囲であり、前記酸化物半導体は非晶質である。
本発明の一側面において、前記Ｈｆの組成比は３．８〜１１ａｔ％範囲であり、前記酸化物半導体は非晶質である。
本発明の一側面において、前記Ｈｆの組成比は５〜１１ａｔ％範囲であり、前記酸化物半導体は非晶質である。
本発明の一側面において、前記酸化物半導体は、前記Ｚｎの組成比が１０〜６０ａｔ％範囲である。
本発明の一側面において、前記酸化物半導体は、前記Ｚｎの組成比が３１〜４６ａｔ％範囲である。
本発明の一側面において、前記酸化物半導体は、前記Ｉｎの組成比が３０〜９０ａｔ％範囲である。
本発明の一側面において、前記酸化物半導体は、前記Ｉｎの組成比が５１〜５４ａｔ％範囲である。
【発明の効果】
【００１２】
本発明によれば、Ｈｆを含んで特性の優秀な酸化物半導体及び酸化物薄膜トランジスタを提供できる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態によるボトムゲート構造の酸化物薄膜トランジスタを示す図面である。
【図２】本発明の一実施形態によるトップゲート構造の酸化物薄膜トランジスタを示す図面である。
【図３】本発明の一実施形態による酸化物薄膜トランジスタの製造方法を示す図面である。
【図４】本発明の一実施形態による酸化物薄膜トランジスタの製造方法を示す図面である。
【図５】本発明の一実施形態による酸化物薄膜トランジスタの製造方法を示す図面である。
【図６】本発明の一実施形態による酸化物薄膜トランジスタの製造方法を示す図面である。
【図７】本発明の一実施形態による酸化物薄膜トランジスタの製造方法を示す図面である。
【図８】本発明の一実施形態により製造された試片の断面を示すＴＥＭ写真である。
【図９】本発明の一実施形態により製造された試片の断面を示すＴＥＭ写真である。
【図１０】本発明の一実施形態により製造された試片の断面を示すＴＥＭ写真である。
【図１１】本発明の一実施形態により製造された試片の断面を示すＴＥＭ写真である。
【図１２】本発明の一実施形態による酸化物薄膜トランジスタのチャンネル領域のＨｆ含有量によるトランスファーカーブを示すものであり、ゲート電圧（ＶＧＳ）−ドレイン電流（ＩＤＳ）変化を示すグラフである。
【図１３】本発明の一実施形態による酸化物薄膜トランジスタのチャンネル領域のＨｆ含有量によるトランスファーカーブを示すものであり、ゲート電圧（ＶＧＳ）−ドレイン電流（ＩＤＳ）変化を示すグラフである。
【図１４】本発明の一実施形態による酸化物薄膜トランジスタのチャンネル領域のＨｆ含有量によるトランスファーカーブを示すものであり、ゲート電圧（ＶＧＳ）−ドレイン電流（ＩＤＳ）変化を示すグラフである。
【図１５】本発明の一実施形態による酸化物薄膜トランジスタのチャンネル領域のＨｆ含有量によるトランスファーカーブを示すものであり、ゲート電圧（ＶＧＳ）−ドレイン電流（ＩＤＳ）変化を示すグラフである。
【図１６】ターゲット３を用いてＡｒ：Ｏ２の比率が９０：１０％の条件下でチャンネルを形成し、２００℃で熱処理した後、６０℃で、ゲートソース電圧が−２０Ｖであり、ドレインソース電圧が１０Ｖである状態で、１時間及び１６時間後のトランスファーカーブを測定した結果を示すグラフである。
【図１７】試片２〜４で試片を形成した後、経時的なトランスファーカーブを測定し、１０−９ＡでのＶｔｈの偏差（ΔＶｔｈ）を測定した結果を示すグラフである。
【図１８】ターゲット５を用いてＡｒ：Ｏ２の比率が９０：１０ｓｃｃｍである雰囲気下で、ＤＣスパッタリングで酸化物薄膜トランジスタのチャンネル領域（幅：長さ＝５０：４μｍ）を形成した後、窒素雰囲気下で、２００℃で１時間熱処理した後、ソース−ドレイン電圧が１０Ｖである場合、ゲート電圧（ＶＧＳ）−ドレイン電流（ＩＤＳ）変化を示すグラフである。
【図１９】ターゲット６を用いてＡｒ：Ｏ２の比率が９０：１０ｓｃｃｍである雰囲気下で、ＤＣスパッタリングで酸化物薄膜トランジスタのチャンネル領域（幅：長さ＝５０：４μｍ）を形成した後、窒素雰囲気下で、２００℃で１時間熱処理した後、ソース−ドレイン電圧が１０Ｖである場合、ゲート電圧（ＶＧＳ）−ドレイン電流（ＩＤＳ）変化を示すグラフである。
【図２０】ターゲット７を用いてＡｒ：Ｏ２の比率が９０：１０ｓｃｃｍである雰囲気下で、ＤＣスパッタリングで酸化物薄膜トランジスタのチャンネル領域（幅：長さ＝５０：４μｍ）を形成した後、窒素雰囲気下で、２００℃で１時間熱処理した後、ソース−ドレイン電圧が１０Ｖである場合、ゲート電圧（ＶＧＳ）−ドレイン電流（ＩＤＳ）変化を示すグラフである。
【図２１】ターゲット８を用いてＡｒ：Ｏ２の比率が９０：１０ｓｃｃｍである雰囲気下で、ＤＣスパッタリングで酸化物薄膜トランジスタのチャンネル領域（幅：長さ＝５０：４μｍ）を形成した後、窒素雰囲気下で、２００℃で１時間熱処理した後、ソース−ドレイン電圧が１０Ｖである場合、ゲート電圧（ＶＧＳ）−ドレイン電流（ＩＤＳ）変化を示すグラフである。
【図２２】ターゲット７で形成した試片のチャンネル領域に対するＴＥＭイメージを示す図面である。
【図２３】ターゲット８で形成した試片のチャンネル領域に対するＴＥＭイメージを示す図面である。
【図２４】ターゲット６を用いてＡｒ：Ｏ２の比率が９５：５ｓｃｃｍである条件下でチャンネル領域（幅：長さ＝５０：４μｍ）を形成し、窒素雰囲気下で、２００℃で１時間熱処理した後、６０℃で、ゲートソース電圧が−２０Ｖであり、かつドレインソース電圧が１０Ｖである状態で、１時間及び１６時間経過後のトランスファーカーブを測定した結果を示すグラフである。
【図２５】ターゲット９を用いて酸化物薄膜トランジスタのチャンネル領域（幅／長さ＝５０：４μｍ）を形成した後、窒素雰囲気下で、２００℃で１時間熱処理した後、測定したトランスファーカーブを示すものであって、ゲート電圧（ＶＧＳ）−ドレイン電流（ＩＤＳ）変化を示すグラフである。
【発明を実施するための形態】
【００１４】
以下、本発明の酸化物半導体及びこれを含む酸化物薄膜トランジスタを実施するための形態の具体例を、図面を参照しながら詳細に説明する。なお、図面に示した各層の厚さ及び幅は、説明のために多少誇張して表現している。
【００１５】
図１及び図２は、本発明の一実施形態による酸化物半導体を含む薄膜トランジスタの構造を示す断面図である。図１には、ボトムゲート型薄膜トランジスタを示し、図２には、トップゲート型薄膜トランジスタを示した。本実施形態による薄膜トランジスタは、ボトムゲート及びトップゲート型薄膜トランジスタにいずれも適用できる。
【００１６】
図１を参照すると、本実施形態による酸化物薄膜トランジスタは、基板１１上に形成されたゲート１３と、基板１１及びゲート１３上に形成されたゲート絶縁層１４とを備えている。基板１１上には酸化層１２が形成され、基板１１がＳｉで形成された場合、酸化層１２は、Ｓｉ表面に熱酸化工程により形成されたＳｉ酸化物であり得る。そして、ゲート１３に対応するゲート絶縁層１４上にはチャンネル１５が形成されており、チャンネル１５の両側部及びゲート絶縁層１４上には、ソース１６ａ及びドレイン１６ｂが形成されている。
【００１７】
図２を参照すると、基板１０１上にソース１０２ａ及びドレイン１０２ｂが形成されており、ソース１０２ａとドレイン１０２ｂとの間の基板１０１上にはチャンネル１０３が形成されている。チャンネル１０３上にはゲート絶縁層１０４が形成されており、チャンネル１０３に対応するゲート絶縁層１０４上にはゲート１０５が形成されている。
【００１８】
本実施形態による酸化物薄膜トランジスタは、チャンネル１５がＩｎ−Ｚｎ複合酸化物にＨｆを添加したものを含んでいる。
【００１９】
以下、図１及び図２に示した本発明の一実施形態による酸化物薄膜トランジスタを形成する各層の形成物質について説明すると、次の通りである。基板１１、１０１は、一般的な半導体素子に使われる基板を使用でき、例えば、Ｓｉ、ガラス、又は有機物材料を使用できる。基板１１、１０１の表面には絶縁層が形成され、絶縁層は、例えば、Ｓｉ基板を熱酸化して形成されたＳｉＯ２であり得る。ゲート１３、１０５は伝導性物質を使用でき、例えば、Ｔｉ、Ｐｔ、Ｒｕ、Ａｕ、Ａｇ、Ｍｏ、Ａｌ、Ｗ、又はＣｕなどの金属或いはＩＺＯ（ＩｎＺｎＯ）又はＡＺＯ（ＡｌＺｎＯ）のような金属或いは伝導性酸化物であり得る。ゲート絶縁層１４、１０４は、通例的な半導体素子に使われる絶縁物質を使用して形成できる。具体的に、ＳｉＯ２、又はＳｉＯ２より誘電率の高いＨｉｇｈ−Ｋ物質であるＨｆＯ２、Ａｌ２Ｏ３、Ｓｉ３Ｎ４、又はこれらの混合物を使用できる。ソース１６ａ、１０２ａ及びドレイン１６ｂ、１０２ｂは伝導性物質を使用して形成でき、例えば、Ｔｉ、Ｐｔ、Ｒｕ、Ａｕ、Ａｇ、Ｍｏ、Ａｌ、Ｗ、又はＣｕのような金属或いはＩＺＯ（ＩｎＺｎＯ）又はＡＺＯ（ＡｌＺｎＯ）のような金属或いは伝導性酸化物を使用することができる。
【００２０】
本実施形態による酸化物半導体は、Ｉｎ−Ｚｎ複合酸化物にＨｆが添加された物質である。
【００２１】
Ｈｆは、電気陰性度が１．３であって、電気陰性度が３．５の酸素との電気陰性度差が２．２でイオン結合の非常に強い酸化物を形成する。そして、Ｈｆのイオン半径は０．０７８ｎｍであって、イオン半径が０．０７４ｎｍのＺｎと類似している。従って、Ｉｎ−Ｚｎ複合酸化物にＨｆが添加された場合、結晶格子の変形なしにＺｎとの置換が容易に発生し得る。
【００２２】
ａ−Ｓｉ：Ｈの場合には共有結合をしているが、この結合は、方向性を持つｓｐ３配位結合をして非晶質相で存在すると、酸素結合している電子雲がねじれる。これによって、弱い結合（ｗｅａｋ ｂｏｎｄ）が存在する。このような結合構造を持つＴＦＴを長期間駆動すると、結合領域に電子又はホールが溜まりつつ結果的に結合が切れて、しきい電圧（Ｖｔｈ）の移動による信頼性に問題が発生する。一方、イオン結合の場合には、陽イオン電子雲のサイズが大きく、酸素陰イオンの結合に関係なくオーバーラップされ、結晶相でも非晶質相でも弱い結合が存在しなくなって、しきい電圧（Ｖｔｈ）の変化が殆どないか又は少ない高信頼性の薄膜トランジスタの製造に寄与すると考えられる。本実施形態でＨｆが追加されたＺｎ酸化物又はＺｎ−Ｉｎ複合酸化物は、このようなイオン結合が大部分の結合を形成するが、あらゆる結合がイオン結合である必要はない。
【００２３】
酸化物半導体には、Ｌｉ、ＫのようなＩ族元素、Ｍｇ、Ｃａ、ＳｒのようなＩＩ族元素、Ｇａ、Ａｌ、Ｉｎ、ＹのようなＩＩＩ族元素、Ｔｉ、Ｚｒ、Ｓｉ、Ｓｎ、ＧｅのようなＩＶ族元素、Ｔａ、Ｖｂ、Ｎｂ、ＳｂのようなＶ族元素、Ｌｎ系列元素（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）などが更に含まれ得る。
【００２４】
本実施形態による酸化物半導体は、ＬＣＤ、ＯＬＥＤに使われる駆動トランジスタのチャンネル物質として適用され、メモリ素子の周辺回路を構成するトランジスタ、又は選択トランジスタのチャンネル物質として適用され得る。
【００２５】
以下、図３〜図７を参照して、本発明の一実施形態による酸化物薄膜トランジスタの製造方法について説明する。ここでは、ボトムゲート型薄膜トランジスタの製造方法について説明する。
【００２６】
図３を参照すると、先ず基板１１を用意する。基板１１は、Ｓｉ、ガラス、又は有機物材料を使用できる。Ｓｉを基板１１として使用する場合、熱酸化工程により基板１１の表面に絶縁層１２、例えばＳｉＯ２を形成できる。そして、基板１１上に金属又は伝導性金属酸化物などの伝導性物質１３ａを塗布する。
【００２７】
図４を参照すると、伝導性物質１３ａをパターニングすることでゲート１３を形成する。図５を参照すると、ゲート１３の上部に絶縁物質を塗布し、パターニングしてゲート絶縁層１４を形成する。ゲート絶縁層は、シリコン酸化物、シリコン窒化物、ハフニウム（Ｈｆ）酸化物、アルミニウム酸化物、又はハフニウム酸化物及びアルミニウム酸化物の混合物で形成できる。
【００２８】
図６を参照すると、ゲート絶縁層１４上にチャンネル物質をＰＶＤ、ＣＶＤ、又はＡＬＤなどの工程で塗布した後、ゲート１３に対応するゲート絶縁層１４上にチャンネル物質が残留するようにパターニングすることでチャンネル１５を形成する。本実施形態では、チャンネル１５は、Ｉｎ−Ｚｎ複合酸化物にＨｆを添加して形成できる。具体的に、スパッタリング工程でチャンネル１５を形成する場合、ＩｎＺｎＯにＨｆを含むように形成された一つのターゲットを工程チャンバー内に装着して、スパッタリング工程でチャンネル１５を形成できる。
【００２９】
図７を参照すると、金属又は伝導性金属酸化物などの物質をチャンネル１５及びゲート絶縁層１４上に塗布した後、チャンネル１５の両側部に連結されるようにパターニングすることで、ソース１６ａ及びドレイン１６ｂを形成する。最後に、４００℃以下、例えば２００℃の温度で一般的なファーネス、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）、レーザー、又はホットプレートなどを用いて熱処理工程を施す。
【００３０】
＜製造例＞
【００３１】
基板としてシリコンを使用し、基板の表面にシリコン酸化物を１００ｎｍ厚さに形成する。基板の表面に約２００ｎｍ厚さのＭｏを形成してゲートを形成した後、基板及びゲートの上部に２００ｎｍ厚さのシリコン窒化物を塗布してゲート電極層を形成する。そして、ゲートに対応するゲート電極層上に酸化物半導体を塗布してチャンネルを形成する。チャンネル形成の具体的な工程を説明すると、次の通りである。
【００３２】
ＬＴＳ Ｃｈｅｍｉｃａｌ社に、ＨｆＯ２：Ｉｎ２Ｏ３：ＺｎＯのモル％比率をそれぞれ０．１：１：２（ターゲット１）、０．２：１：２（ターゲット２）、０．３：１：２（ターゲット３）、０．４：１：２（ターゲット４）とする単一ターゲットの製造を依頼して４個の酸化物ターゲットを入手し、これを使用してチャンネルを形成した。ターゲット１〜４をそれぞれスパッタ（Ｖａｒｉａｎ社製、モデル名ＭＳ２１００）のチャンバー内に装着させ、常温でＡｒ：Ｏ２ガスを９０〜９５：５〜１０ｓｃｃｍ割合で供給しつつ５ｍＴｏｒｒの圧力を維持し、ターゲットに１５０ｗａｔｔの電流を印加してＲＦマグネトロンスパッタリングを施した。チャンネルを約７０ｎｍの厚さに形成し、チャンネル幅／長さ（Ｗ／Ｌ）は５０／４μｍに形成した。そして、チャンネルの両側にソース及びドレインとして２００ｎｍ厚さのＭｏを形成し、Ｓｉ酸化物で約２００ｎｍ厚さのパッシベーション層を形成した。次いで、約２００℃で１時間熱処理工程を施した。
【００３３】
上述したように製造した本実施形態による酸化物半導体について、本発明者は、酸化物半導体の各領域による正確な結晶相を確認するために、領域別断面透過電子顕微鏡（ＴＥＭ）写真及び回折パターン写真を調べた。図８〜図１１は、本発明の一実施形態により製造された試片の断面を示すＴＥＭ写真を示す図面である。図８を参照すると、ターゲット１で形成した試片の場合、薄膜の一部領域のみで結晶化が進み、全般的に非晶質（ａｍｏｒｐｈｏｕｓ）状態が観察された。図９〜図１１を参照すると、図８で示した薄膜で部分的に結晶化したグレイン領域が現れるものとは異なり、全体的に均質に観察されることからみると、ターゲット２〜ターゲット４で形成した試片の場合、薄膜の全領域に亘って非晶質状態であることが分かる。それぞれのターゲットで形成した試片に対して、ＩＣＰ（ｉｎｄｕｃｔｉｖｅｌｙ ｃｏｕｐｌｅｄ ｐｌａｓｍａ）で組成分析を行った。表１では、ターゲット１〜４で形成した試片でのＺｎ、Ｉｎ、Ｈｆの組成比をａｔ％で表した。
【００３４】
【表１】
【００３５】
※表及び以下で示すＩＣＰ分析結果は、小数点一桁で四捨五入した値であり、±１％の誤差値を持つ。
【００３６】
次いで、コーニング（Ｃｏｒｎｉｎｇ）社に、ＨｆＯ２：Ｉｎ２Ｏ３：ＺｎＯのモル％比率をそれぞれ０．１：１：２（ターゲット５）、０．２：１：２（ターゲット６）、０．３：１：２（ターゲット７）、０．４：１：２（ターゲット８）とする単一ターゲットの製造を依頼して４個の酸化物ターゲットを入手し、これを使用してチャンネルを形成した。ターゲット５、６、７、８をそれぞれスパッタ（Ｖａｒｉａｎ社、モデル名ＭＳ２１００）に装着してＡｒ：Ｏ２ガスを９５：５ｓｃｃｍ割合で供給する状態で、ＤＣスパッタリング工程でチャンネルを形成した後、約２００℃で、Ｎ２雰囲気下で１時間熱処理を施した。そして、ＩＣＰで組成を分析した。表２では、ターゲット５〜８で形成した試片でのＺｎ、Ｉｎ、Ｈｆの組成をａｔ％で表した。
【００３７】
【表２】
【００３８】
次いで、Ａｄｖａｎｃｅｄ Ｎａｎｏ Ｐｒｏｄｕｃｔｓ社に、ＨｆＯ２：Ｉｎ２Ｏ３：ＺｎＯのモル％比率を０．１５：１：２（ターゲット９）で依頼して、得られたターゲットをスパッタ（Ｖａｒｉａｎ社、モデル名ＭＳ２１００）に装着してＡｒ：Ｏ２ガスを９０：１０ｓｃｃｍの割合で供給する状態で、ＤＣスパッタリング工程でチャンネルを形成した後、約２００℃で１時間熱処理を施した。形成された薄膜のＩＣＰ分析結果、Ｈｆの含有量は３．８ａｔｏｍｉｃ％であることが分かった。
【００３９】
図１２〜図１５は、本発明の一実施形態による酸化物薄膜トランジスタのチャンネル領域（幅：長さ＝５０：４μｍ）のＨｆ含有量によるトランスファーカーブを示したものであり、ソース−ドレイン電圧が１０Ｖである場合にゲート電圧（ＶＧＳ）−ドレイン電流（ＩＤＳ）変化を示し、図１３〜図１５の場合には、ソース−ドレイン電圧が０．１Ｖである時の結果も共に表して、Ｏｎ電流値が約１０−６Ａに表示される曲線を追加した。ここで、ｃｃは、試片の中心部位を対象に測定した結果を示したものであり、ｃｒは、試片のエッジ部位を対象に測定した結果を示したものである。
【００４０】
図１２は、チャンネル層が、ターゲット１を使用してＡｒ：Ｏ２の比率が９０：１０ｓｃｃｍ条件下で製作された試片についてのものであり、図１３は、チャンネル層が、ターゲット２を使用してＡｒ：Ｏ２の比率が９０：１０ｓｃｃｍの雰囲気下で製作した試片についてのものであり、図１４は、チャンネル層が、ターゲット３を使用してＡｒ：Ｏ２の比率が９０：１０ｓｃｃｍの雰囲気下で製作された試片についてのものであり、図１５は、チャンネル層が、ターゲット４を使用してＡｒ：Ｏ２の比率が９０：１０ｓｃｃｍの雰囲気下で製作された試片についてのものである。図１２〜図１５を参照すると、ソース−ドレイン電圧が１０Ｖである場合、Ｏｎ電流が約１０−３〜１０−５Ａであり、オフ電流が１０−１２Ａ以下であり、オン／オフ電流比は１０７以上であることが分かる。
【００４１】
図１６は、ターゲット３を用いてＡｒ：Ｏ２の比率が９０：１０ｓｃｃｍの条件下でチャンネル領域（幅：長さ＝５０：４μｍ）を形成し、２００℃で１５時間熱処理した後、６０℃で、ゲートソース電圧が−２０Ｖであり、かつドレインソース電圧が１０Ｖである状態で、１時間及び１６時間経過後のトランスファーカーブを測定した結果を示したものである。図１６を参照すると、トランスファーカーブの結果が偏差なしにほぼ一定であることが分かる。結果的に、信頼性のある半導体素子を提供できることが分かる。
【００４２】
図１７は、ターゲット２〜４を用いてＡｒ：Ｏ２の比率が９０：１０ｓｃｃｍの条件下でチャンネル領域（幅：長さ＝５０：４μｍ）を形成し、２００℃で１５時間熱処理した後、経時的なトランスファーカーブを測定し、１０−９ＡでのＶｔｈの偏差（ΔＶｔｈ）を測定した結果を示すグラフである。図１７を参照すると、大部分の試片でΔＶｔｈ値が低く、特にターゲット３で形成する場合、ΔＶｔｈ値が非常に低くて高い信頼性を示すということが分かる。
【００４３】
図１８〜図２１は、ターゲット５、６、７、８を用いてＡｒ：Ｏ２の比率が９０：１０ｓｃｃｍの雰囲気下で、ＤＣスパッタリングで酸化物薄膜トランジスタのチャンネル領域（幅：長さ＝５０：４μｍ）を形成した後、窒素雰囲気下で、２００℃で１時間熱処理した後、ソース−ドレイン電圧が１０Ｖである場合、ゲート電圧（ＶＧＳ）−ドレイン電流（ＩＤＳ）変化を示すグラフである。図１８及び図１９を参照すると、Ｈｆの組成比が約５及び１１ａｔ％でＯｎ電流が約１０−４Ａであり、オフ電流が１０−１１〜１０−１２Ａ以下であり、オン／オフ電流比は１０７以上であることが分かる。また図２０及び図２１は、５Ｖ以上の高電圧下でのＴＦＴ特性確保可能性を示す。
【００４４】
図２２及び図２３は、ターゲット７及び８で形成した試片のチャンネル領域に対するＴＥＭイメージを示す図面である。図２２及び図２３を参照すると、ターゲット７及び８で形成したチャンネル領域は、いずれも非晶質特性を持っていることが分かる。
【００４５】
図２４は、ターゲット６を用いてＡｒ：Ｏ２の比率が９５：５ｓｃｃｍの条件下でチャンネル領域（幅：長さ＝５０：４μｍ）を形成し、窒素雰囲気下で、２００℃で１時間熱処理する。そして、６０℃で、ゲートソース電圧が−２０Ｖであり、かつドレインソース電圧が１０Ｖの状態で、１時間及び１６時間経過後のトランスファーカーブを測定した結果を示したものである。図２４を参照すると、トランスファーカーブの結果が偏差なしにほぼ一定であることが分かる。
【００４６】
図２５は、ターゲット９を用いて酸化物薄膜トランジスタのチャンネル領域（幅／長さ＝５０：４μｍ）を形成した後、窒素雰囲気下で、２００℃で１時間熱処理した後に測定したトランスファーカーブを示したものであり、ゲート電圧（ＶＧＳ）−ドレイン電流（ＩＤＳ）変化を示すグラフである。図２５を参照すると、Ｏｎ電流が約１０−４Ａであり、オフ電流が１０−１１〜１０−１２Ａ以下であり、オン／オフ電流比は１０７以上であることが分かる。結果的に、本発明の実施形態による酸化物薄膜トランジスタは高いＯｎ／Ｏｆｆ電流比及び低いＯｆｆ電流を示し、トランジスタとしての特性を満たすことが分かる。
【００４７】
本発明の実施形態による酸化物半導体は、Ｚｎ、Ｉｎ、及びＨｆ全体原子含有量に対するＨｆの組成比が２〜１６ａｔ％範囲である。この時、Ｚｎの組成比は１０〜６０ａｔ％、Ｉｎの組成比は３０〜９０ａｔ％の範囲で調整でき、Ｚｎは３１〜４６ａｔ％であり、Ｉｎは５１〜５４ａｔ％範囲であり得る。この範囲のうちＨｆの組成が３ａｔ％以上の場合に非晶質であると判断され、それ未満の場合にマイクロクリスタルを含む状態であると判断される。
【００４８】
本発明の実施形態による酸化物薄膜トランジスタの場合、実際に蒸着された薄膜の組成成分比、ＩＤＳ−ＶＧＳグラフなどは、使われるターゲットの種類、蒸着時のターゲット印加電圧、蒸着装備、蒸着圧力、酸素分圧条件、基板温度などにより変更できる。また蒸着された薄膜組成が同じ場合であっても、蒸着条件によって薄膜特性の変更が可能である。例えば、スパッタリング工程で酸化物半導体を蒸着する場合、酸素分圧によって酸化物の抵抗範囲は大きく変わり得る。酸素分圧が適量以下に調節される場合に、低抵抗の薄膜を蒸着でき、酸素分圧を高く調節する場合に、高抵抗の薄膜を蒸着することができる。
【００４９】
上述したような実施形態を通じて、当業者であれば、本発明の技術的思想により酸化物半導体を利用して、ＬＣＤ、ＯＬＥＤなどの平板ディスプレイの駆動トランジスタ、メモリ素子の周辺回路構成のためのトランジスタなどの多様な電子素子を製造できるであろう。本発明の実施形態による酸化物薄膜トランジスタは、ボトムゲート型又はトップゲート型に使われ得る。結果的に本発明の範囲は、説明した実施形態によって定められるものではなく、特許請求の範囲に記載した技術的思想により定められねばならない
【符号の説明】
【００５０】
１１、１０１ 基板
１２ 酸化層
１３、１０５ ゲート
１３ａ 伝導性物質
１４、１０４ ゲート絶縁層
１５、１０３ チャンネル
１６ａ、１０２ａ ソース
１６ｂ、１０２ｂ ドレイン
【特許請求の範囲】
【請求項１】
Ｚｎ、Ｉｎ、及びＨｆを含み、Ｚｎ、Ｉｎ、及びＨｆ原子の全体含有量対比Ｈｆ原子含有量の組成比が２〜１６ａｔ％であることを特徴とする酸化物半導体。
【請求項２】
前記酸化物半導体はＨｆの組成比が３〜１６ａｔ％範囲であり、前記酸化物半導体は非晶質であることを特徴とする請求項１に記載の酸化物半導体。
【請求項３】
前記Ｈｆの組成比が３．８〜１１ａｔ％範囲であり、前記酸化物半導体は非晶質であることを特徴とする請求項１に記載の酸化物半導体。
【請求項４】
前記Ｈｆの組成比が５〜１１ａｔ％範囲であり、前記酸化物半導体は非晶質であることを特徴とする請求項１に記載の酸化物半導体。
【請求項５】
前記Ｚｎの組成比が１０〜６０ａｔ％範囲であることを特徴とする請求項１に記載の酸化物半導体。
【請求項６】
前記Ｚｎの組成比が３１〜４６ａｔ％範囲であることを特徴とする請求項１に記載の酸化物半導体。
【請求項７】
前記Ｉｎの組成比が３０〜９０ａｔ％範囲であることを特徴とする請求項１に記載の酸化物半導体。
【請求項８】
前記Ｉｎの組成比が５１〜５４ａｔ％範囲であることを特徴とする請求項１に記載の酸化物半導体。
【請求項９】
酸化物薄膜トランジスタであって、
ゲートと、
前記ゲートに対応する位置に形成され、Ｚｎ、Ｉｎ、及びＨｆを含み、Ｚｎ、Ｉｎ、及びＨｆ原子の全体含有量対比Ｈｆ原子含有量の組成比が２〜１６ａｔ％の酸化物半導体で形成されたチャンネルと、
前記ゲートとチャンネルとの間に形成されたゲート絶縁体と、
前記チャンネルの両側部とそれぞれ接触して形成されたソース及びドレインと、を備えることを特徴とする酸化物薄膜トランジスタ。
【請求項１０】
前記チャンネルは、Ｈｆの組成比が３〜１６ａｔ％範囲であり、非晶質であることを特徴とする請求項９に記載の酸化物薄膜トランジスタ。
【請求項１１】
前記チャンネルは、前記Ｈｆの組成比が３．８〜１１ａｔ％範囲であり、非晶質であることを特徴とする請求項９に記載の酸化物薄膜トランジスタ。
【請求項１２】
前記チャンネルは、前記Ｈｆの組成比が５〜１１ａｔ％範囲であり、非晶質であることを特徴とする請求項９に記載の酸化物薄膜トランジスタ。
【請求項１３】
前記酸化物半導体は、前記Ｚｎの組成比が１０〜６０ａｔ％範囲であることを特徴とする請求項９に記載の酸化物薄膜トランジスタ。
【請求項１４】
前記酸化物半導体は、前記Ｚｎの組成比が３１〜４６ａｔ％範囲であることを特徴とする請求項９に記載の酸化物薄膜トランジスタ。
【請求項１５】
前記酸化物半導体は、前記Ｉｎの組成比が３０〜９０ａｔ％範囲であることを特徴とする請求項９に記載の酸化物薄膜トランジスタ。
【請求項１６】
前記酸化物半導体は、前記Ｉｎの組成比が５１〜５４ａｔ％範囲であることを特徴とする請求項９に記載の酸化物薄膜トランジスタ。
【請求項１】
Ｚｎ、Ｉｎ、及びＨｆを含み、Ｚｎ、Ｉｎ、及びＨｆ原子の全体含有量対比Ｈｆ原子含有量の組成比が２〜１６ａｔ％であることを特徴とする酸化物半導体。
【請求項２】
前記酸化物半導体はＨｆの組成比が３〜１６ａｔ％範囲であり、前記酸化物半導体は非晶質であることを特徴とする請求項１に記載の酸化物半導体。
【請求項３】
前記Ｈｆの組成比が３．８〜１１ａｔ％範囲であり、前記酸化物半導体は非晶質であることを特徴とする請求項１に記載の酸化物半導体。
【請求項４】
前記Ｈｆの組成比が５〜１１ａｔ％範囲であり、前記酸化物半導体は非晶質であることを特徴とする請求項１に記載の酸化物半導体。
【請求項５】
前記Ｚｎの組成比が１０〜６０ａｔ％範囲であることを特徴とする請求項１に記載の酸化物半導体。
【請求項６】
前記Ｚｎの組成比が３１〜４６ａｔ％範囲であることを特徴とする請求項１に記載の酸化物半導体。
【請求項７】
前記Ｉｎの組成比が３０〜９０ａｔ％範囲であることを特徴とする請求項１に記載の酸化物半導体。
【請求項８】
前記Ｉｎの組成比が５１〜５４ａｔ％範囲であることを特徴とする請求項１に記載の酸化物半導体。
【請求項９】
酸化物薄膜トランジスタであって、
ゲートと、
前記ゲートに対応する位置に形成され、Ｚｎ、Ｉｎ、及びＨｆを含み、Ｚｎ、Ｉｎ、及びＨｆ原子の全体含有量対比Ｈｆ原子含有量の組成比が２〜１６ａｔ％の酸化物半導体で形成されたチャンネルと、
前記ゲートとチャンネルとの間に形成されたゲート絶縁体と、
前記チャンネルの両側部とそれぞれ接触して形成されたソース及びドレインと、を備えることを特徴とする酸化物薄膜トランジスタ。
【請求項１０】
前記チャンネルは、Ｈｆの組成比が３〜１６ａｔ％範囲であり、非晶質であることを特徴とする請求項９に記載の酸化物薄膜トランジスタ。
【請求項１１】
前記チャンネルは、前記Ｈｆの組成比が３．８〜１１ａｔ％範囲であり、非晶質であることを特徴とする請求項９に記載の酸化物薄膜トランジスタ。
【請求項１２】
前記チャンネルは、前記Ｈｆの組成比が５〜１１ａｔ％範囲であり、非晶質であることを特徴とする請求項９に記載の酸化物薄膜トランジスタ。
【請求項１３】
前記酸化物半導体は、前記Ｚｎの組成比が１０〜６０ａｔ％範囲であることを特徴とする請求項９に記載の酸化物薄膜トランジスタ。
【請求項１４】
前記酸化物半導体は、前記Ｚｎの組成比が３１〜４６ａｔ％範囲であることを特徴とする請求項９に記載の酸化物薄膜トランジスタ。
【請求項１５】
前記酸化物半導体は、前記Ｉｎの組成比が３０〜９０ａｔ％範囲であることを特徴とする請求項９に記載の酸化物薄膜トランジスタ。
【請求項１６】
前記酸化物半導体は、前記Ｉｎの組成比が５１〜５４ａｔ％範囲であることを特徴とする請求項９に記載の酸化物薄膜トランジスタ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【公表番号】特表２０１１−５２５０４１（Ｐ２０１１−５２５０４１Ａ）
【公表日】平成２３年９月８日（２０１１．９．８）
【国際特許分類】
【出願番号】特願２０１１−５１１５１５（Ｐ２０１１−５１１５１５）
【出願日】平成２１年５月２９日（２００９．５．２９）
【国際出願番号】ＰＣＴ／ＫＲ２００９／００２８５５
【国際公開番号】ＷＯ２００９／１４５５８１
【国際公開日】平成２１年１２月３日（２００９．１２．３）
【出願人】（５０３４４７０３６）サムスン エレクトロニクス カンパニー リミテッド (2,221)
【Ｆターム（参考）】
【公表日】平成２３年９月８日（２０１１．９．８）
【国際特許分類】
【出願日】平成２１年５月２９日（２００９．５．２９）
【国際出願番号】ＰＣＴ／ＫＲ２００９／００２８５５
【国際公開番号】ＷＯ２００９／１４５５８１
【国際公開日】平成２１年１２月３日（２００９．１２．３）
【出願人】（５０３４４７０３６）サムスン エレクトロニクス カンパニー リミテッド (2,221)
【Ｆターム（参考）】
[ Back to top ]