ストレッサ層に隣接する活性化領域を有するトランジスタ構造を含む電子デバイスおよび該電子デバイスを製造する方法
電子デバイス(10)が、第1の伝導タイプのトランジスタ構造(50)と、フィールドアイソレーション領域(22)と、フィールドアイソレーション領域の上に横たわる第1の応力タイプの(130)とを有する。例えば、トランジスタ構造(50)がｐチャネルトランジスタ構造(50)であってよく、第1の応力タイプが引っ張りであってよく、または、トランジスタ構造(60)がｎチャネルトランジスタ構造であってよく、第1の応力タイプ(70)が圧縮であってよい。トランジスタ構造(50)は、活性化領域内に横たわるチャネル領域(54)を含む。活性化領域の端は、チャネル領域(54)とフィールドアイソレーション領域(22)との間の界面を有する。頂部から見ると、層は、活性化領域の端の近くに横たわる端を含む。端の間の位置関係は、トランジスタ構造(50)のチャネル領域(54)内のキャリア移動度に影響する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイスおよび該電子デバイスを製造する方法に関し、特に、ストレッサ層に隣接する活性化領域を備えたトランジスタ構造を包含する電子デバイスおよび該電子デバイスを製造する方法に関する。
【背景技術】
【０００２】
半導体-オン-絶縁体（「ＳＯＩ」）アーキテクチャは、電子工学的により一般的になっており、デバイスパフォーマンス要求は、更に要求が厳しくなり続けている。ｐチャネルトランジスタのチャネル領域内のキャリア移動度は、引き続き改良される領域である。プレメタル誘電体（「ＰＭＤ」）層を形成する前に、多くのアプローチがデュアルストレッサ層を使用する。ＰＭＤ層を形成する前に、デュアルストレッサ層は、エッチング停止層として電子デバイス内に組み込まれうる。デュアルストレッサ層に関して、エッチング停止層は、ｎチャネルトランジスタ構造の上の引っ張り層と、ｐチャネルトランジスタ構造の上の圧縮層とを含む。
【０００３】
いくつかの試みでは、トランジスタの相互コンダクタンスおよびドレイン電流に影響を与えるようにトランジスタ構造のチャネル長の方向に沿って活性化領域内の応力に変化を加えることに焦点が与えられた。
【発明の開示】
【課題を解決するための手段】
【０００４】
電子デバイスは、第１の伝導タイプと、フィールドアイソレーション領域と、該フィールドアイソレーション領域の上に横たわる第１の応力タイプの層とを包含する。例えば、トランジスタ構造は、ｐチャネルトランジスタ構造で、第１の応力タイプは引っ張りであってよく、または、トランジスタ構造は、ｎチャネルトランジスタ構造で、第１の応力のタイプは圧縮であって良い。トランジスタ構造は、活性化領域内に横たわるチャネル領域を含むことができる。活性化領域の端は、チャネル領域とフィールドアイソレーション領域との間の界面を含む。頂部から見ると、層は、活性化領域の端のそばに横たわる端を含む。特定の実施形態では、層は、パターンを有し、活性化領域を被覆しない。頂部から見ると、活性化領域の各々の端から、チャネル長方向における層の最も近い対応する端までの距離は、活性化領域の各々の端から、チャネル幅方向における層の最も近い対応する端までの距離よりも大きくない。その層はフィールドアイソレーション領域内の応力に影響を与えることができ、それは次いで、活性化領域内の応力に影響を与えうる。その層と活性化領域の端の間の位置関係は、トランジスタ構造のチャネル領域内のキャリア移動度を増大させるのに役立つ。
【発明を実施するための最良の形態】
【０００５】
以下の発明の詳細に言及する前に、いくつかの用語を定義し又は明確にする。用語「活性化領域」は、キャリアが流れるように設計されたトランジスタ構造体の一部を意味する。活性化領域は、チャネル領域、ソース領域、ドレイン領域、ソース／ドレイン領域、若しくは、１又はそれ以上のトランジスタ構造体に関するそれらの組み合わせを含む。
【０００６】
用語「チャネル長」は、典型的には、チャネル‐ソース領域界面、チャネル‐ドレイン領域界面、チャネル‐ソース／ドレイン領域界面などと実質的に垂直な方向にある。
【０００７】
用語「チャネル幅」は、トランジスタ構造体のチャネル領域の寸法を意味し、該寸法は、チャネル長に対して実質的に垂直な方向で測定される。頂部から見ると、チャネル幅は典型的には、一方のチャネル領域−フィールドアイソレーション領域界面から、他方のチャネル領域−フィールドアイソレーション領域界面に延びる。
【０００８】
用語「側方応力」は、トランジスタ構造体のチャネル長に対して実質的に垂直な方向の活性化領域内の応力を意味する。
【０００９】
用語「主面（プライマリ面）」は、トランジスタ構造が実質的に形成される表面を意味する。主面は、電子コンポ−ネントが形成される前に、ベース材料のオリジナルな表面であってよく、または、ベース材料の上に横たわる半導体層の表面であってもよい。例えば、半導体−オン−絶縁体基板の半導体層の露出された表面は、主面であり、ベース材料のオリジナルの表面ではない。
【００１０】
用語「応力」は、互いに接触する２つの異なる材料から生じる合成した力を意味する。応力は、圧縮、ゼロ、または、引っ張りとなりうる。この明細書で用いるときは、圧縮応力は負の値を有し、引っ張り応力は正の値を有する。
【００１１】
用語「トランジスタ構造」（又は、「トランジスタ構造体」、「トランジスタストラクチャ」）は、ゲート電極及び関連するチャネル領域、ソース及びドレイン領域、または、ソース／ドレイン領域を意味する。ゲート誘電体層は、トランジスタ構造（体）の一部であってもよいし、一部でない場合もある。トランジスタ構造（体）は、トランジスタ、キャパシタ、または、レジスタとして機能するように構成されうる。
【００１２】
用語「トランスバース（横断）応力」は、トランジスタ構造のチャネル幅と実質的に平行な方向の活性化領域内の応力を意味する。
【００１３】
用語「ズレ（ミスアライメント）の許容範囲のユニット（単位）」は、特定のマスキングレベルでの許容可能なズレの最大量を意味する。例えば、マスクが＋／−１０ｎｍの不整合であるならば、ミスアライメントの許容範囲のユニットは、２０ｎｍである。許容可能なミスアライメントの最大量は、設計ルール、特定のマスキングレベルでの最小の形状の寸法、特定のマスキングレベルでの最小ピッチ、または、それらの組み合わせによって部分的に決定されうる。
【００１４】
用語「垂直応力」は、すぐ下に横たわる表面によって影響される層からの応力を意味する。
【００１５】
明確に反対の意味が述べられていない限り、「または」という表現は、包含的論理和（inclusive or）を意味し、排他的論理和（exclusive or）ではない。例えば、状態ＡまたはＢは、以下のいずれによっても満たされる：Ａが真（または、present）でありＢが偽（または、not present）、Ａが偽（または、not present）でありＢが真（または、present）、および、ＡおよびＢの両方が真（または、present）である。
【００１６】
特に断りがない限り、ここで用いられる全ての技術的及び科学的用語は、本願が属する業界の当業者によって共通に理解されるのと同じ用語である。ここで述べられる全ての公開技術、特許出願、特許、および、他の参照文献は全体的に参考文献として組み入れられる。矛盾があった場合には、定義を含めて、本願で調整しうる。更に、材料、方法、および、例は、単なる例示であり、本願を限定するものではない。
【００１７】
図１は、集積回路のような電子デバイス１０の基板１２の一部の断面図の例示を含む。基板１２は、単結晶半導体ウェハ、半導体−オン−絶縁体ウェハ、フラットパネルディスプレイ（例えば、ガラス面の上の半導体層）、または、電子デバイスを形成するのに用いられる在来の他の基板を含む。基板１２の上方表面は、主面１３である。ある実施形態では、基板１２は、ベース材料１４、絶縁層１６、および、実質的に＜１１０＞方位のチャネル領域を実質的に形成する端を備えた実質的に（１００）結晶面の主面１３を有する半導体層１８を含む。
【００１８】
フィールドアイソレーション領域２２は、在来若しくは独自の技術、材料、又は、図２及び３に例示したようなそれらの組み合わせを使用して形成される。フィールドアイソレーション領域２２は、活性化領域２４及び２６と、２６及び２８との間のフィールドアイソレーション領域２２の一部で、各活性化領域２４，２６，２８を取り囲む。フィールドアイソレーション領域２２の端は、活性化領域２４，２６，２８の端に隣接する。ある実施形態では、活性化領域２４は、ｐ型ドーパントを含み、引き続き形成されるｎチャネルトランジスタ構造のチャネル領域を含み、活性化領域２６及び２８は、ｎ型ドーパントを含み、引き続き形成されるｐチャネルトランジスタ構造のチャネル領域を含む。
【００１９】
図３を参照すると、各活性化領域２４，２６，２８は、対向する端の対を含む。一対の対向する端は、図３において垂直方向であり、他の対の端は、図３において水平方向である。残りの明細書を読んだ後に、端の重要性は、より明らかになる。
【００２０】
トランジスタ構造は、図４，５および６に図示したように形成される。ある実施形態では、ｎチャネル及びｐチャネルトランジスタ構造の両方が、形成されうる。図４は、フィールドアイソレーション領域２２および活性化領域２４及び２６の一部の上に横たわるゲート電極４２と、フィールドアイソレーション領域２２および活性化領域２８の一部の上に横たわるゲート電極４４を図示する。
【００２１】
図５は、図４の区分線５−５における、ｐチャネルトランジスタ構造５０の断面図を図示する。トランジスタ構造５０は、ソース／ドレイン領域５２（「Ｓ／Ｄ領域」）、ゲート誘電体５４、ゲート電極４２、および、スペーサ構造４６を含む。
【００２２】
ゲート誘電体５４は、二酸化珪素、チッ化珪素、シリコンオキシナイトライド、高誘電率（「高ｋ」）材料（例えば、誘電率が８より大きい）、並びに、それらの組み合わせの１又はそれ以上の薄膜を含む。高ｋ材料は、ＨｆａＯｂＮｃ、ＨｆａＳｉｂＯｃ、ＨｆａＳｉｂＯｃＮｄ、ＨｆａＺｒｂＯｃＮｄ、ＨｆａＳｉｂＯｃ、ＨｆａＳｉｂＯｃＮｄ、ＨｆａＺｒｂＳｉｃＯｄＮｅ、ＨｆａＺｒｂＯｃ、ＨｆａＳｉｂＯｃ、ＺｒａＳｉｂＯｃ、ＺｒａＳｉｂＯｃＮｄ、ＺｒａＯｂ、他のＨｆ包含又はＺｒ包含誘電材料、先のドープされたバージョン（ランタンドープ、二オブドープなど）、または、それらの組み合わせを含みうる。ここで用いられるように、アルファベットで特定された化合物の添え字は、その化合物における原子の存在割合がゼロでないことを意味し、それゆえ、化合物内のアルファベットの添え字の合計は１になる。例えば、ＨｆａＯｂＮｃの場合、「ａ」、「ｂ」および「ｃ」の合計は１である。ゲート誘電体５４は、約１から約２０ｎｍのレンジの厚さを有する。ゲート誘電体５４は、酸化又はチッ化雰囲気を用いて熱成長され、若しくは、化学気相成長技術、物理気相成長技術、またはそれらの組み合わせを使用して堆積されうる。
【００２３】
ゲート電極４２は、ｐチャネル領域２６の上に横たわる表面部分を含む。表面部分は実質的に、完成した電子デバイス内のトランジスタに関する仕事関数を設定する。更に特定の実施形態では、表面部分は、遷移金属元素のような金属元素を含みうる。特定の実施形態では、表面部分内のすべての金属元素は、１又はそれ以上の遷移金属元素だけを含む。この明細書の目的では、シリコン及びゲルマニウムは、金属元素とみなさない。他の実施形態では、表面部分は、シリコン、酸素、窒素、または、それらの組み合わせである第２の元素を含みうる。ゲート電極４２の表面部分は、ＴｉａＮｂ、ＭｏａＮｂ, MoaSibNc, RuaOb, IraOb, Ru, Ir, MoaSibO, MoaSibOcNd, MoaHfbOc, MoaHfbOcNd材料を包含する他の遷移金属、または、それらの組み合わせを含みうる。
【００２４】
ゲート電極４２の別の部分は、表面部分の上に横たわってよい。ある実施形態では、上に横たわる部分は、表面部分と比較して、相対的により伝導性であり、シリコン、ポリシリコン、チッ化物、金属含有材料、他の適当な材料、または、それらの組み合わせのような材料を含む。ある実施形態では、材料は、プラチナ、パラジウム、オスミウム、ルテニウム、レニウム、インジウム−錫、インジウム−亜鉛、アルミニウム−錫、または、それらの組み合わせを含みうる。別の実施形態では、材料は、シリサイドを形成するためにシリコンと反応することができ、Ｔｉ，Ｔａ，Ｃｏ，Ｗ，Ｍｏ，Ｚｒ，Ｐｔおよび他の適当な材料、または、それらの組み合わせを含み、ゲート電極４２に形成され、金属シリサイドを形成するように後で反応する。別の実施形態では、ゲート電極４２は、相対的により伝導性の高い部分を含み、表面部分は含まない。ゲート電極４２は、約２３０から約５００ｎｍの間の厚さを有する。
【００２５】
スペーサ構造４６は、シリコン、ポリシリコン、チッ化物、オキシナイトライドの酸化物、または、それらの組み合わせを含むことができる。スペーサ構造４６は、在来または独自の堆積及びエッチング技術を使用して形成されうる。スペーサ構造４６の断面は、複数の形状のうちの一つ（図示せず）を有することができる。かかる形状は、実質的に三角形、四角形、Ｌ型形状、または、他の形状であってよい。
【００２６】
Ｓ／Ｄ領域５２は、活性化領域２６の部分の中に形成されうる。ｐ型ドーパント（’例えば、ボロン）が、ゲート電極４２に隣接した活性化領域２６内に導入される。ある実施形態では、ドーパントは、イオンインプランテーションを使用して導入することができる。任意の熱サイクルは、ドーパントを活性化するために実行することができうる。別の実施形態では、引き続きのプロセスが、ドーパントを活性化することができる１またはそれ以上の熱サイクルを備えることになりうる。更に別の実施形態では、ドープされた領域５２のドーピング濃度は、少なくとも約１×１０19atoms/cm3である。
【００２７】
図５を参照すると、チャネル領域５８は、ゲート電極４２の下に横たわり、Ｓ／Ｄ領域５２の間に横たわる。チャネル領域５８は、チャネル長およびチャネル幅を有する。チャネル長は、主面１３でのＳ／Ｄ領域５２の間の距離である。チャネル幅は、チャネル長に実質的に垂直な方向に測定される。図４を参照すると、活性化領域２６を含むトランジスタ構造のチャネル幅は、ゲート電極４２の下で測定されたように、活性化領域２６の右手端と左手端との間の距離である。
【００２８】
活性化領域２８は、図５で図示されたように、トランジスタ構造５０と同様のトランジスタ構造を有する。活性化領域２８を包含するトランジスタ構造に関する材料、厚さ、および形成技術はトランジスタ構造５０と比較して同様であってもよく、若しくは異ってもよい。ゲート電極４４は、ゲート電極４２と同様に（表面部分と比較して）より伝導性が高い上に横たわる部分と表面部分とを包含する。ゲート電極４２と同様に、表面部分は要求されない。
【００２９】
図６は、図４の区分線６−６でのｎチャネルトランジスタ構造６０の断面図を図示する。トランジスタ構造６０は、Ｓ／Ｄ領域６２、ゲート誘電体５４、ゲート電極４２、および、スペーサ構造４６を含む。ゲート電極５４は、トランジスタ構造５０に関して先に記載したような、１又はそれ以上の実施形態を使用して形成されうる。活性化領域２４の上に横たわるゲート誘電体層５４の一部は、活性化領域２６の上に横たわるゲート誘電体層５４の一部と比較して同じであってよく、または異なってもよい。
【００３０】
ゲート誘電体４２は、トランジスタ構造６０に関する仕事関数を実質的に設定することができる他の表面部分を含みうる。表面部分は、ＴａａＣｂ、TaaSibNc, TaaNb, TaaSibCc, HfaCb, NbaCb, TiaCb, NiaSibまたはそれらの組み合わせを含むことができる。ゲート電極４２の上に横たわる部分は、先に記載したのと実質的に同様である。他の表面部分は、任意であってよく、必要とされない。
【００３１】
ｎ型ドーパント（例えば、ヒ素、リン、アンチモン、またはそれらの組み合わせ）は、Ｓ／Ｄ領域６２を形成するように、ゲート電極４２に隣接した活性化領域２４内に導入されうる。ドーパントは、Ｓ／Ｄ領域５２に関して先に記載したように、導入されて、活性化される。ある実施形態では、Ｓ／Ｄ領域６２のドーピング濃度は、少なくとも約１×１０１０atms/cm3である。別の実施形態では、（図示していないが）、トランジスタ構造６０の一部を形成する材料又は技術は、トランジスタ構造５０の一部を形成するために用いられたものと同じであってよく、または異なってもよい。トランジスタ構造５０および６０の一部の構成は、同じであってもよく、異なることも生じる。
【００３２】
図６を参照すると、チャネル領域６８は、ゲート電極４２、および、Ｓ／Ｄ領域６２の間の下に横たわる。チャネル領域６８は、チャネル長およびチャネル幅を有する。チャネル長は、主面１３でのＳ／Ｄ領域６２の間の距離である。チャネル幅は、チャネル長と実質的に垂直な方向で測定される。図４を参照すると、活性化領域２４を包含するトランジスタ構造に関するチャネル幅は、ゲート電極４２の下で測定されたように、活性化領域２４の右手端と左手端との間の距離である。
【００３３】
絶縁層７０は、在来のまたは独自のプロセスを用いて、図７および８に示したような、活性化領域２４及び２６、フィールドアイソレーション領域２２、並びに、（図７及び８には示していない）活性化領域２８を包含する、基板１２の上に横たわるように形成される。絶縁層７０は、酸化物、チッ化物、オキシナイトライド、または、それらの組み合わせを含みうる。絶縁層７０は、成長又は堆積されうる。応力の大きさは、上に横たわる層の本来の応力と厚さの関数である。圧力、温度、ガス比率、パワー密度、周波数、放射、イオン打ち込み、またはそれらの組み合わせのような１又はそれ以上のプロセスパラメータが、薄膜の応力に影響を及ぼすように用いられうる。ある実施形態では、プラズマエンハンス化学気層成長（「ＰＥＣＶＤ」）が、引っ張り薄膜又は圧縮薄膜を堆積させるのに使用されうる。別の実施形態では、プロセスパラメータは、応力のタイプ（即ち、引っ張り又は圧縮）の変化なしに、応力の大きさを増大又は低減させることができる。
【００３４】
ある実施形態では、絶縁層７０は、圧縮応力を有する。特定の実施形態では、絶縁層７０は、約１．４ＧＰａよりも小さくない圧縮応力を有する。更に特定の実施形態では、絶縁層７０は、約１．６から３．２ＧＰａの間の圧縮応力を有する。別の実施形態では、絶縁層７０は、厚さが約２００ｎｍよりも大きくなく、特定の実施形態では、約９０ｎｍよりも大きくない。更に特定の実施形態では、絶縁層７０は、約４０ｎｍないし約９０ｎｍの範囲である。別の実施形態では、絶縁層７０の一部は、引き続きのプロセスの間の、エッチング停止層として機能しうる。
【００３５】
ある実施形態では、反応容器は、公称直径２００ｍｍの基板を処理するように設計された高さ調節可能なチャックおよびデュアル周波数無線（「ＲＦ」）生成器を備えたシングル基板処理ツールの一部である。特定の実施形態では、プロセスは、カリフォルニア州サンタクララのアプライドマテリアル社によって作られたＰＲＯＤＵＣＥＲ（商標）ブランドまたはＣＥＮＴＵＲＡ（商標）ブランドで実行されうる。ある実施形態では、圧力は、おおよそ１乃至１０トールのレンジである。更に特定の実施形態では、圧力は、おおよそ２乃至６．５トールのレンジである。別の実施形態では、チャックの温度は、おおよそ２００℃乃至６００℃のレンジである。更に特定の態様では、温度は、おおよそ３５０℃乃至６００℃のレンジである。別の実施形態では、プロセスにおけるこの点で部分的に形成された電子デバイスは、おおよそ４００℃までの温度許容差がある。
【００３６】
別の実施形態では、窒素含有前駆体およびシリコン含有前駆体が、窒化シリコン薄膜を形成するように用いられるとき、窒素含有前駆体のフローは、シリコン含有前駆体よりも約１．５乃至５倍の範囲で大きい。更に特定の実施形態では、アンモニアは、窒素含有前駆体であってよく、シランは、シリコン含有前駆体であってよい。更なる特定の実施形態では、キャリアガスストリームは、窒素、ヘリウム、アルゴン、またはそれらの組み合わせのような比較的不活性なガスを包含しうる。更に別の特定の実施形態では、トータルＲＦパワー密度は、おおよそ０．１乃至１．６ワット／平方センチメートル（Ｗ／ｃｍ2）の範囲であってよく、基板間隔は、０．６３ないし約１．２７ｃｍのレンジである。更に特定の実施形態では、圧縮窒化シリコン薄膜が形成されるとき、トータルＲＦパワー密度は、約０．４８乃至約０．８０Ｗ／ｃｍ２の範囲であり、基板間隔は、約０．７４乃至約１．１４ｃｍの範囲である。更に別の特定の実施形態では、引っ張り窒化シリコン薄膜が形成されるとき、トータルＲＦパワー密度は、０．０６４乃至０．３１８Ｗ／ｃｍ２の範囲であり、基板間隔は約１．０２乃至約１．２７ｃｍの範囲である。ＲＦパワーは、１又はそれ以上の周波数であってよく、それ故、トータルＲＦパワー密度は、主面１３の領域によって分割された各周波数でのＲＦパワーの総和である。
【００３７】
図９乃至１２を通して図示したように、絶縁層７０は次いで、活性化領域２６および２８の間のフィールドアイソレーション領域２２の一部と活性化領域２４とを露出するようにパターニングされる。活性化領域２６および２８の各々は、フィールドアイソレーション領域２２の上に横たわる残った部分の各々の一部を備えた、絶縁層７０の残った部分によって実質的に被覆される。ある実施形態では、図９に示した平面図のように、活性化領域２６および２８の端の各々から、チャネル長方向の絶縁層７０の残った部分の最も近い対応する端までの距離（即ち、図９に示した距離９２）は、活性化領域２６及び２８の端の各々から、チャネル幅方向の絶縁層７０の残った部分の最も近い対応する端までの距離（即ち、図９に示した距離９４）よりも大きくない。ある実施形態では、距離９２の各々は、距離９４の各々よりも小さい。ある特定の実施形態では、距離９２の合計は、ミスアライメントの許容度のユニットと実質的に等しく、距離９４の合計は、ミスアライメントの許容度のユニットよりも著しく大きい。
【００３８】
図１０は、図９の区分線１０−１０に沿った加工物の断面図を図示する。特定の実施形態では、活性化領域２６及び２８の端の各々から、絶縁層７０の上に横たわる部分の対応する端までの距離は、ミスアライメントの許容度のユニットの１／２より小さい。距離９２の一つを図１０に示す。図１１および１２は、それぞれ区分線１１−１１および１２−１２に沿ったそれぞれの活性化領域２４および２６の断面図を示す。距離９４の一つを、図１１に図示する。
【００３９】
引っ張り層１３０が、在来又は独自の堆積プロセスを使用して、図１３及び１４に図示したように、活性化領域２４，２６及び２８、並びに、フィールドアイソレーション領域２２を含む、基板１２の上に形成される。引っ張り層１３０は、絶縁層７０に関して先に記載したプロセスを使用することにより、材料の組み合わせによっても形成されうる。ある実施形態では、引っ張り層１３０は、絶縁層７０よりも大きな引っ張りである。特定の実施形態では、引っ張り層１３０は、約０．６ＧＰａの大きさよりも小さくない引っ張り応力を有する。更に特定の実施形態では、引っ張り層１３０は、約１．０乃至約３．０ＧＰａの大きさの範囲の引っ張り応力を有する。引っ張り層１３０は、絶縁層７０に関して記載したものと同様の厚さを有しうる。ある実施形態では、引っ張り層１３０は、絶縁層７０と実質的に同じ厚さを有する。別の実施形態では、引っ張り層１３０は、絶縁層７０と実質的に同じ化学的組成を有する。
【００４０】
パターニング層は、引っ張り層１３０の上に横たわるように形成され、それは、実質的には、絶縁層７０をパターニングするのに用いたれたパターンのネガ像である。絶縁層７０の残りの部分の上に横たわる絶縁層１３０の部分は、次いで、絶縁層７０の残りの部分の端に隣接する端を備えた引っ張り層１３０に開口部を設けるために除去される。絶縁層７０の残りの部分に関して先に記載したように、対応する端の対は、下に横たわる活性化領域に対して実質的に同じ位置を有する。かくして、距離１５２は、距離９２（図９）と実質的に同じであり、距離１５４は、図１５に示したように、距離９４（図９）と実質的に同じである。
【００４１】
より大きな正の応力（即ち、より大きな引っ張り）を備えた薄膜は、より大きな負の応力（即ち、より大きな圧縮）を備えた実質的に同じ組成の薄膜よりも、より高い化学的エッチング速度を有する。ある実施形態では、引っ張り層１３０のウェットエッチング速度は、絶縁層７０の残りの部分のものの少なくとも２倍である。絶縁層７０および引っ張り層１３０が窒化シリコンを包含するとき、ＨＦ溶液がウェット化学エッチャントとして用いられ得る。ある実施形態では、ＨＦ溶液は、約１０：１（ＨＦが１に対して、水が１０の比率）のレンジの濃度であってよく、特定の実施形態では、約５０：１乃至約２００：１のレンジであって良い。特定の実施形態では、絶縁層１３０（より大きな引っ張り）は、絶縁層７０（より大きな圧縮）よりも少なくとも約６倍のエッチング速度であり、特定の実施形態では、約１０乃至１５倍のレンジのエッチング速度である。かくして、ウェット化学的エッチングは、下に横たわる絶縁層７０の過剰な除去をすることなく、絶縁層７０の残った部分の上に横たわる絶縁層１３０の一部を選択的に除去するのに用いられ得る。
【００４２】
パターニング層は、図１５及び１６に図示したように加工物を残して除去される。ある実施形態では、絶縁層７０および引っ張り層１３０の残りの部分は、引き続きのプロセス中、特に、引き続き形成される絶縁層を介したコンタクト開口部を引き続き形成するときに、エッチング停止層として作用しうる。ある実施形態では、平面図からわかるように、活性化領域２６および２８の間の引っ張り層１３０の一部は、フィールドアイソレーション領域２２の一部だけの上に横たわる。別の実施形態では、引っ張り層１３０は、２つの活性化領域２６および２８の間のフィールドアイソレーション領域２２の実質的に全体の上に横たわり、実質的に活性化領域２６および２８のいずれの上にも横たわらない（即ち、平面図から分かるように、引っ張り層１３０内の開口部の端は、活性化領域２６および２８の端の線上にある）。更に別の実施形態では、活性化領域２６および２８の間の引っ張り層１３０の一部は、それらの領域の一方または両方の上にわずかに侵食する。
【００４３】
別の実施形態では、引っ張り層１３０は、絶縁層７０の残りの部分の形成の前に、形成され、開口されうる。更に別の実施形態では、絶縁層７０は形成されない。絶縁層７０は、圧縮され、応力がなく、または、わずかに引張りである。絶縁層７０と１３０との間の応力の差が増大すると、エッチング速度の差も増大し、２つの層のより大きな引張りが、比較的早い速度のエッチングとなる。
【００４４】
図１７に図示したように、プロセスは、実質的に完了した電子デバイスを形成するまで続けられる。１またはそれ以上の絶縁層１７４、１またはそれ以上の伝導層１７６、および、１またはそれ以上の封止層１７８が、１またはそれ以上の在来または独自の技術を使用して形成される。
【００４５】
図１８は、位置（例えば、図１５における距離１５２）の関数として、デルタ平均（delta mean）応力を図示するデータを含む。位置１は、引っ張り層１３０対応しておらず（例えば、ブランケット絶縁層７０）、位置２は、活性化領域２６と比較して活性化領域２４により近い絶縁層７０と引っ張り層１３０との間の端に対応し（例えば、平面図から測定されるように、活性化領域２４の端から約４０ｎｍ）、位置３は、活性化領域２４と活性化領域２６との間の中間である、絶縁層７０と引っ張り層１３０との間の端に対応し、位置４は、活性化領域２４と比較して活性化領域２６により近い、絶縁層７０と引っ張り層１３０との間の端に対応し（例えば、平面図から測定されるように、活性化領域２６の端から約４０ｎｍ）、位置５は、活性化領域２６の端の上に横たわる絶縁層７０と引っ張り層１３０との間の端に対応し、位置６は、活性化領域２６の上に浸食する絶縁層７０と引っ張り層１３０との間の端に対応する（例えば、平面図から測定されるように、活性化領域２６の上、約４０ｎｍ）。
【００４６】
引っ張り層１３０と絶縁層７０との間の端が、活性化領域２６の下に横たわる端の線上になるまで、図１８のデータは、チャネル幅方向のデルタ平均応力が増大することを示す。デルタ平均応力は、平面図から測定されるように、２つの端の間の距離の関数として増大し、引っ張り層１３０が活性化領域２６の上に横たわっていないときに対抗するように、引っ張り層１３０が活性化領域２６の上に横たわっているときに、より強い関数として、低減されたデルタ平均応力の減少に伴って、減少する。依然として、引っ張り層１３０が、活性化領域２６の比較的小さな部分の上に横たわっているときは、依然として十分なデルタ平均応力を提供する。増大したデルタ平均応力の正味の効果は、ｐチャネルトランジスタ構造に関する活性化領域２６内のキャリア移動度を増大させうる。増大したキャリア移動度は、ｐチャネルトランジスタパフォーマンスを改善させることができる。また、引っ張り層１３０と圧縮層７０の間の応力の差が増大すると、チャネルの応力エンハンスメントの大きさが増大する。
【００４７】
ｐチャネルトランジスタ構造の間のフィールドアイソレーション領域の上に横たわる絶縁薄膜１３０は、キャリア移動度が増大することによって電子的特性を改善することができる。例えば、ｐチャネルトランジスタ構造は、実質的に＜１１０＞方位であり、活性化領域の主面が、（１００）又は（１１０）結晶面上に横たわる。実質的に＜１００＞方位のｐチャネルトランジスタ構造に関しては、活性化領域が、（１００）または（１１０）決勝免状に横たわっている主面を有するとき、キャリア移動度は、低下するか、または低下はしないであろう。
【００４８】
別の実施形態では、伝導タイプおよび応力が反対になる。例えば、活性化領域２４は、ｎ型にドープされ、引き続き形成されるｐチャネルトランジスタ構造のチャネル領域を含み、活性化領域２６および２８は、ｐ型にドープされ、引き続いて形成されるｎチャネルトランジスタ構造のチャネル領域を含み、絶縁層７０は引っ張り薄膜であり、絶縁層１３０は、圧縮薄膜である。ｎチャネルトランジスタ構造の間のフィールドアイソレーション領域の上に横たわる圧縮薄膜は、キャリア移動度を増大させることによって電子的特性を改善させる。例えば、ｎチャネルトランジスタ構造は、実質的に＜１１０＞方位であり、活性化領域の主面は、（１００）または（１１０）結晶面の上に横たわる。実質的に方位＜１００＞のｎチャネルトランジスタ構造に関して、キャリア移動度は、（１１０）の上に横たわる主面を備えた活性か領域に関して高められるが、活性化領域が、（１００）結晶面上に横たわる主面を有するときは、低減されうる。
【００４９】
多くの異なる態様および実施形態が可能である。これらの態様および実施形態のいくつかを以下に記載する。この明細書を読んだ後に、当業者には、これらの態様及び実施形態は、例示的なものであり、本願発明の範囲に限定を加えるものではないことは明らかであろう。
【００５０】
第１の態様では、電子デバイスは、第１のチャネル長の方向に沿って実質的に延びる第１の端を備えた第１の活性化領域を含む第１の伝導タイプの第１のトランジスタ構造と、第２のチャネル長の方向に沿って実質的に延びる第２の端を備えた第２の活性化領域を含む第１の伝導タイプの第２のトランジスタ構造とを有する。電子デバイスはまた、第１及び第２の活性化領域の間に横たわるフィールドアイソレーション領域の一部を含む。電子デバイスは更に、フィールドアイソレーション領域の一部の上に横たわる第１の応力タイプの層の一部を包含し、第１の応力のタイプの層の一部は、側壁スペーサではなく、第１の活性化領域の第１の端に隣接して横たわる第１の端と、第２の活性化領域の第２の端に隣接して横たわる第２の端とを有する。
【００５１】
第１の態様のある実施形態では、第１の伝導タイプは、ｐ型であり、第１の応力のタイプは引っ張りであり、特定の実施形態では、第１及び第２の各々は、（１００）または（１１０）結晶面の上に横たわり、実質的に＜１１０＞方位である主面を含む。別の実施形態では、第１の伝導タイプはｎ型であり、第１の応力のタイプは圧縮であり、特定の実施形態では、第１及び第２の活性化領域の各々は（１００）または（１１０）結晶面の上に横たわり、実質的に＜１００＞または＜１１０＞方位の主面を含む。更に別の実施形態では、第１の伝導タイプは、ｐ型であり、第１の応力のタイプは圧縮であり、特定の実施形態では、第１及び第２の活性化領域の各々は、（１００）または（１１０）結晶面の上に横たわり、実質的に＜１００＞方位の主面を有する。
【００５２】
第１の態様の更なる実施形態では、トランジスタ構造の活性化領域が、第１及び第２の活性化領域の間に横たわらない。別の実施形態では、第１及び第２の活性化領域の各々は、（１００）または（１１０）結晶面の上に横たわり、実質的に＜１１０＞方位の主面を有する。更に別の実施形態では、第１の応力タイプの層の一部は、窒化シリコンを含む。更に別の実施形態では、層の一部は、第１の活性化領域又は第２の活性領域の上に横たわらない。
【００５３】
第１の態様の別の実施形態では、第１の活性化領域は更に、第３の端と、第４の端と、第５の端とを有し、平面図から分かるように、第１及び第３の端は、第１の活性化領域の対向する端の第１の対に沿って横たわり、第４及び第５の端は、第１の活性化領域の対向する端の第２のついに沿って横たわる。第１の応力タイプの層の一部は更に、第３の端と第４の端と、第５の端とを有し、平面図から分かるように、層の一部の第３の端は、第１の活性化領域の第３の端に隣接して横たわり、層の一部の第４の端は、第１の活性化領域の第４の端に隣接して横たわり、層の一部の第５の端は、第１の活性化領域の第５の端に隣接して横たわる。更に平面図から分かるように、第１の距離は、第１の活性化領域の第１の端と層の一部の第１の端との間の距離であり、第２の距離は、第１の活性化領域の第３の端と、層の一部の第３の端との間の距離である。第３の距離は、第１の活性化領域の第４の端と、層の一部の第４の端との間の距離であり、第５の距離は、第２の活性化領域の第５の端と、層の一部の第５の端との間の距離である。第１の合計は、第１及び第２の距離の合計であり、第２の合計は、第３及び第４の距離の合計であり、第１の合計は、第２の合計よりも小さい。
【００５４】
第１の態様の更に別の実施形態では、第１及び第２の距離の平均は、層をパターニングするのに用いられるマスクに関するミスアライメントの許容度の１ユニットの約１／２よりも大きくない。別の実施形態では、第１の活性化領域又は第２の活性化領域の上に横たわる層は実質的にはない。
【００５５】
第２の態様では、電子デバイスは、第１の端及び第２の端を備えた第１の活性化領域を包含する第１の伝導タイプの第１のトランジスタ構造を含み、第１の端は、第１のトランジスタ構造のチャネル長の方向に沿って実質的に延び、第２の端は、第１のトランジスタ構造のチャネル幅の方向に沿って実質的に延びる長さを有する。電子デバイスは更に、第１の活性化領域に隣接したフィールドアイソレーション領域と、フィールドアイソレーション領域の上に横たわる第１の応力タイプの層とを含み、平面図から分かるように、層は、第１のトランジスタ構造に関する側壁スペーサ構造の一部ではない。また平面図から分かるように、層の第１の端は、第１の活性化領域の第１の端に隣接して横たわり、層の第２の端は、第１の活性化領域の第２の端に隣接して横たわる。第１の距離は、第１の活性化領域の第１の端と層の第１の端との間の距離であり、第２の距離は、第１の活性化領域の第２の端と、層の第２の端との間の距離であり、第１の距離は、第２の距離よりも小さい。
【００５６】
第２の態様のある実施形態では、第１の伝導タイプはｐ型であり、第１の応力のタイプは引っ張りであり、別の実施形態では、第１の伝導タイプはｎ型であり、第１の応力のタイプは、圧縮である。
【００５７】
第２の態様の別の実施形態では、第１の活性化領域は、チャネル幅を含み、第１の活性化領域は、層の中の開口部の下に横たわり、平面図から分かるように、開口部は、チャネル幅と実質的に平行な方向に測定される寸法を有する。かかる寸法は、チャネル幅のおおよその合計、並びに、層の中に開口部を画定するのに用いられるマスクに関するミスアライメントの許容度の１ユニットより大きくない。更に別の実施形態では、電子デバイスは更に、第２の活性化領域を包含する第２のトランジスタ構造を含む。第２のトランジスタ構造は、第１の伝導タイプとは反対の第２の伝導タイプを備え、第２の活性化領域は、第１の活性化領域に隣接して横たわり、層は、第２の活性化領域の上に横たわる。
【００５８】
第２の態様の更に別の実施形態では、層によって被覆される第１の活性化領域は実質的になく、実質的に全ての第２の活性化領域が、層によって被覆される。更に別の実施形態では、第１及び第２の活性化領域の各々は、（１００）または（１１０）結晶面の上に横たわり、実質的に＜１１０＞方位の主面を含む。別の実施形態では、第１及び第２の活性化領域の各々は、半導体ベース材料から電気的に絶縁される。
【００５９】
第２の態様の更なる実施形態では、第１の活性化領域は更に、第３の端と第４の端とを含み、第３の端は、実質的に第１の端と平行であり、第４の端は、実質的に第２の端と平行である。平面図から分かるように、第１の応力タイプの層の第３の端は、第１の活性化領域の第３の端に隣接して横たわり、層の第４の端は、第１の活性化領域の第４の端に隣接して横たわる。また平面図から分かるように、第４の距離は、第１の活性化領域の第３の端と、層の第１の端との間の距離であり、第４の距離は、第１の活性化領域の第４の端と、層の第４の端との間の距離である。第１の距離と第３の距離の各々は、第２の距離と第４の距離の各々よりも小さい。
【００６０】
第３の態様では、電子デバイスを形成するプロセスは、半導体層内に延びるフィールドアイソレーション領域を形成することを含み、平面図からわかるように、フィールドアイソレーション領域を形成した後に、第１の活性化領域は、第１の端および第２の端を有し、フィールドアイソレーション領域によって取り囲まれる。プロセスはまた、第１の活性化領域を含む第１の伝導タイプの第１のトランジスタ構造を形成することを含み、第１の活性化領域の第１の端は、第１のトランジスタ構造のチャネル長方向と実質的に並列に延び、第１の活性化領域の第２の端は、第１のトランジスタ構造のチャネル幅方向と実質的に平行に延びる第２の長さを有する。プロセスは更に、フィールドアイソレーション領域及び第１の活性化領域の上に横たわる層を形成することと、開口部を画定するための層をパターニングすることを含み、平面図からわかるように、開口部の第１の端は、第１の活性化領域の第１の端と実質的に並列に隣接して横たわり、開口部の第２の端は、第１の活性化領域の第２の端と実質的に平行に隣接して横たわる。また平面図からわかるように、第１の距離は、第１の活性化領域の第１の端と開口部の第１の端との間の距離であり、第２の距離は、第１のトランジスタの第２の端と、開口部の第２の端との間の距離である。第１の距離は、第２の距離よりも大きくない。
【００６１】
第３の態様のある実施形態では、第１の伝導タイプはｐ型であり、第１の応力のタイプは引っ張りであり、別の実施形態では、第１の伝導タイプはｎ型であり、第１の応力のタイプは圧縮である。
【００６２】
第３の態様の別の実施形態では、第１のトランジスタ構造を形成することは、第１の活性化領域がチャネル幅を包含する、第１のトランジスタ構造を形成することを含む。層をパターニングすることは、開口部を形成することを含み、それは、平面図からわかるように、開口部がチャネル幅と実質的に平行な方向に測定された寸法を有し、かかる寸法は、層をパターニングするのに用いられるマスクに間するミスアライメントの許容度の１ユニットとチャネル幅とのおおよその合計よりも大きくない。
【００６３】
第３の態様の更に別の実施形態では、プロセスは更に、第１の伝導タイプと反対の第２の伝導タイプを備えた第２のトランジスタ構造を形成することを含む。フィールドアイソレーションを形成することは、平面図からわかるように、フィールドアイソレーション領域を形成した後に、第２の活性化領域が、第３の端及び第４の端を有し、フィールドアイソレーション領域によって取り囲まれ、第１の活性化領域に隣接して横たわるようなフィールドアイソレーション領域を形成することを含む。第２のトランジスタ構造を形成することはまた、第２の活性化領域を包含する第２のトランジスタ構造を形成することを含む。層を形成することは、第２の活性化領域の上に層を形成することを含み、層をパターニングすることは、層が第２の活性化領域の上に残っているように、層をパターニングすることを含む。
【００６４】
第３の態様の更に別の実施形態では、フィールドアイソレーション領域を形成することは、第１及び第２の活性化領域の各々が、（１００）または（１１０）の結晶面の上に横たわり、実質的に＜１１０＞方位の主面を含むような、フィールドアイソレーション領域を形成することを含む。更に別の実施形態では、フィールドアイソレーション領域を形成することは、フィールドアイソレーション領域が半導体層の厚さ全体にわたって延びるようなフィールドアイソレーション領域を形成することを含む。
【００６５】
上述の態様が一般的な記載又は例示における全てではない。
【００６６】
上述の主題は、例示であり、何ら限定をするものではなく、添付の特許請求の範囲は、本願発明の範囲内の全ての変形などの実施形態を包含する。
【図面の簡単な説明】
【００６７】
【図１】図１は、基板の一部の断面図の例示を含む。
【図２】フィールドアイソレーションおよび活性化領域の形成後の、図１の加工物の断面図及び平面図の例示を含む。
【図３】フィールドアイソレーションおよび活性化領域の形成後の、図１の加工物の断面図及び平面図の例示を含む。
【図４】ゲート及びスペーサ構造を形成した後の、図２および３の加工物の平面図の例示を含む。
【図５】ｐチャネルトランジスタ構造を介した、図４の加工物の断面図の例示を含む。
【図６】ｎチャネルトランジスタ構造を介した、図４の加工物の断面図の例示を含む。
【図７】絶縁層の形成後の、図５および６の加工物の断面図の例示を含む。
【図８】絶縁層の形成後の、図５および６の加工物の断面図の例示を含む。
【図９】フィールドアイソレーション領域の一部およびｎチャネル領域の上から絶縁層の一部を除去した後の、図７及び８の加工物の頂部の例示を含む。
【図１０】図９に示した区分線での図９の加工物の断面図の例示を含む。
【図１１】図９に示した区分線での図９の加工物の断面図の例示を含む。
【図１２】図９に示した区分線での図９の加工物の断面図の例示を含む。
【図１３】引っ張り層の形成後の、図１１および１２のそれぞれの加工物の断面図の例示を含む。
【図１４】引っ張り層の形成後の、図１１および１２のそれぞれの加工物の断面図の例示を含む。
【図１５】引っ張り層の一部の除去後の、図１３および１４の加工物の断面図の例示を含む。
【図１６】引っ張り層の一部の除去後の、図１３および１４の加工物の平面図の例示を含む。
【図１７】電子デバイスの製造が実質的に完了した後の、図１６の加工物の断面図の例示を含む。
【図１８】場所１乃至場所６に減少する距離で、活性化領域の端と引っ張り層の端との間で、頂部から測定されるように、距離の関数として、チャネル幅の方向に沿う応力におけるチャート変化の例示を含む。
【技術分野】
【０００１】
本発明は、電子デバイスおよび該電子デバイスを製造する方法に関し、特に、ストレッサ層に隣接する活性化領域を備えたトランジスタ構造を包含する電子デバイスおよび該電子デバイスを製造する方法に関する。
【背景技術】
【０００２】
半導体-オン-絶縁体（「ＳＯＩ」）アーキテクチャは、電子工学的により一般的になっており、デバイスパフォーマンス要求は、更に要求が厳しくなり続けている。ｐチャネルトランジスタのチャネル領域内のキャリア移動度は、引き続き改良される領域である。プレメタル誘電体（「ＰＭＤ」）層を形成する前に、多くのアプローチがデュアルストレッサ層を使用する。ＰＭＤ層を形成する前に、デュアルストレッサ層は、エッチング停止層として電子デバイス内に組み込まれうる。デュアルストレッサ層に関して、エッチング停止層は、ｎチャネルトランジスタ構造の上の引っ張り層と、ｐチャネルトランジスタ構造の上の圧縮層とを含む。
【０００３】
いくつかの試みでは、トランジスタの相互コンダクタンスおよびドレイン電流に影響を与えるようにトランジスタ構造のチャネル長の方向に沿って活性化領域内の応力に変化を加えることに焦点が与えられた。
【発明の開示】
【課題を解決するための手段】
【０００４】
電子デバイスは、第１の伝導タイプと、フィールドアイソレーション領域と、該フィールドアイソレーション領域の上に横たわる第１の応力タイプの層とを包含する。例えば、トランジスタ構造は、ｐチャネルトランジスタ構造で、第１の応力タイプは引っ張りであってよく、または、トランジスタ構造は、ｎチャネルトランジスタ構造で、第１の応力のタイプは圧縮であって良い。トランジスタ構造は、活性化領域内に横たわるチャネル領域を含むことができる。活性化領域の端は、チャネル領域とフィールドアイソレーション領域との間の界面を含む。頂部から見ると、層は、活性化領域の端のそばに横たわる端を含む。特定の実施形態では、層は、パターンを有し、活性化領域を被覆しない。頂部から見ると、活性化領域の各々の端から、チャネル長方向における層の最も近い対応する端までの距離は、活性化領域の各々の端から、チャネル幅方向における層の最も近い対応する端までの距離よりも大きくない。その層はフィールドアイソレーション領域内の応力に影響を与えることができ、それは次いで、活性化領域内の応力に影響を与えうる。その層と活性化領域の端の間の位置関係は、トランジスタ構造のチャネル領域内のキャリア移動度を増大させるのに役立つ。
【発明を実施するための最良の形態】
【０００５】
以下の発明の詳細に言及する前に、いくつかの用語を定義し又は明確にする。用語「活性化領域」は、キャリアが流れるように設計されたトランジスタ構造体の一部を意味する。活性化領域は、チャネル領域、ソース領域、ドレイン領域、ソース／ドレイン領域、若しくは、１又はそれ以上のトランジスタ構造体に関するそれらの組み合わせを含む。
【０００６】
用語「チャネル長」は、典型的には、チャネル‐ソース領域界面、チャネル‐ドレイン領域界面、チャネル‐ソース／ドレイン領域界面などと実質的に垂直な方向にある。
【０００７】
用語「チャネル幅」は、トランジスタ構造体のチャネル領域の寸法を意味し、該寸法は、チャネル長に対して実質的に垂直な方向で測定される。頂部から見ると、チャネル幅は典型的には、一方のチャネル領域−フィールドアイソレーション領域界面から、他方のチャネル領域−フィールドアイソレーション領域界面に延びる。
【０００８】
用語「側方応力」は、トランジスタ構造体のチャネル長に対して実質的に垂直な方向の活性化領域内の応力を意味する。
【０００９】
用語「主面（プライマリ面）」は、トランジスタ構造が実質的に形成される表面を意味する。主面は、電子コンポ−ネントが形成される前に、ベース材料のオリジナルな表面であってよく、または、ベース材料の上に横たわる半導体層の表面であってもよい。例えば、半導体−オン−絶縁体基板の半導体層の露出された表面は、主面であり、ベース材料のオリジナルの表面ではない。
【００１０】
用語「応力」は、互いに接触する２つの異なる材料から生じる合成した力を意味する。応力は、圧縮、ゼロ、または、引っ張りとなりうる。この明細書で用いるときは、圧縮応力は負の値を有し、引っ張り応力は正の値を有する。
【００１１】
用語「トランジスタ構造」（又は、「トランジスタ構造体」、「トランジスタストラクチャ」）は、ゲート電極及び関連するチャネル領域、ソース及びドレイン領域、または、ソース／ドレイン領域を意味する。ゲート誘電体層は、トランジスタ構造（体）の一部であってもよいし、一部でない場合もある。トランジスタ構造（体）は、トランジスタ、キャパシタ、または、レジスタとして機能するように構成されうる。
【００１２】
用語「トランスバース（横断）応力」は、トランジスタ構造のチャネル幅と実質的に平行な方向の活性化領域内の応力を意味する。
【００１３】
用語「ズレ（ミスアライメント）の許容範囲のユニット（単位）」は、特定のマスキングレベルでの許容可能なズレの最大量を意味する。例えば、マスクが＋／−１０ｎｍの不整合であるならば、ミスアライメントの許容範囲のユニットは、２０ｎｍである。許容可能なミスアライメントの最大量は、設計ルール、特定のマスキングレベルでの最小の形状の寸法、特定のマスキングレベルでの最小ピッチ、または、それらの組み合わせによって部分的に決定されうる。
【００１４】
用語「垂直応力」は、すぐ下に横たわる表面によって影響される層からの応力を意味する。
【００１５】
明確に反対の意味が述べられていない限り、「または」という表現は、包含的論理和（inclusive or）を意味し、排他的論理和（exclusive or）ではない。例えば、状態ＡまたはＢは、以下のいずれによっても満たされる：Ａが真（または、present）でありＢが偽（または、not present）、Ａが偽（または、not present）でありＢが真（または、present）、および、ＡおよびＢの両方が真（または、present）である。
【００１６】
特に断りがない限り、ここで用いられる全ての技術的及び科学的用語は、本願が属する業界の当業者によって共通に理解されるのと同じ用語である。ここで述べられる全ての公開技術、特許出願、特許、および、他の参照文献は全体的に参考文献として組み入れられる。矛盾があった場合には、定義を含めて、本願で調整しうる。更に、材料、方法、および、例は、単なる例示であり、本願を限定するものではない。
【００１７】
図１は、集積回路のような電子デバイス１０の基板１２の一部の断面図の例示を含む。基板１２は、単結晶半導体ウェハ、半導体−オン−絶縁体ウェハ、フラットパネルディスプレイ（例えば、ガラス面の上の半導体層）、または、電子デバイスを形成するのに用いられる在来の他の基板を含む。基板１２の上方表面は、主面１３である。ある実施形態では、基板１２は、ベース材料１４、絶縁層１６、および、実質的に＜１１０＞方位のチャネル領域を実質的に形成する端を備えた実質的に（１００）結晶面の主面１３を有する半導体層１８を含む。
【００１８】
フィールドアイソレーション領域２２は、在来若しくは独自の技術、材料、又は、図２及び３に例示したようなそれらの組み合わせを使用して形成される。フィールドアイソレーション領域２２は、活性化領域２４及び２６と、２６及び２８との間のフィールドアイソレーション領域２２の一部で、各活性化領域２４，２６，２８を取り囲む。フィールドアイソレーション領域２２の端は、活性化領域２４，２６，２８の端に隣接する。ある実施形態では、活性化領域２４は、ｐ型ドーパントを含み、引き続き形成されるｎチャネルトランジスタ構造のチャネル領域を含み、活性化領域２６及び２８は、ｎ型ドーパントを含み、引き続き形成されるｐチャネルトランジスタ構造のチャネル領域を含む。
【００１９】
図３を参照すると、各活性化領域２４，２６，２８は、対向する端の対を含む。一対の対向する端は、図３において垂直方向であり、他の対の端は、図３において水平方向である。残りの明細書を読んだ後に、端の重要性は、より明らかになる。
【００２０】
トランジスタ構造は、図４，５および６に図示したように形成される。ある実施形態では、ｎチャネル及びｐチャネルトランジスタ構造の両方が、形成されうる。図４は、フィールドアイソレーション領域２２および活性化領域２４及び２６の一部の上に横たわるゲート電極４２と、フィールドアイソレーション領域２２および活性化領域２８の一部の上に横たわるゲート電極４４を図示する。
【００２１】
図５は、図４の区分線５−５における、ｐチャネルトランジスタ構造５０の断面図を図示する。トランジスタ構造５０は、ソース／ドレイン領域５２（「Ｓ／Ｄ領域」）、ゲート誘電体５４、ゲート電極４２、および、スペーサ構造４６を含む。
【００２２】
ゲート誘電体５４は、二酸化珪素、チッ化珪素、シリコンオキシナイトライド、高誘電率（「高ｋ」）材料（例えば、誘電率が８より大きい）、並びに、それらの組み合わせの１又はそれ以上の薄膜を含む。高ｋ材料は、ＨｆａＯｂＮｃ、ＨｆａＳｉｂＯｃ、ＨｆａＳｉｂＯｃＮｄ、ＨｆａＺｒｂＯｃＮｄ、ＨｆａＳｉｂＯｃ、ＨｆａＳｉｂＯｃＮｄ、ＨｆａＺｒｂＳｉｃＯｄＮｅ、ＨｆａＺｒｂＯｃ、ＨｆａＳｉｂＯｃ、ＺｒａＳｉｂＯｃ、ＺｒａＳｉｂＯｃＮｄ、ＺｒａＯｂ、他のＨｆ包含又はＺｒ包含誘電材料、先のドープされたバージョン（ランタンドープ、二オブドープなど）、または、それらの組み合わせを含みうる。ここで用いられるように、アルファベットで特定された化合物の添え字は、その化合物における原子の存在割合がゼロでないことを意味し、それゆえ、化合物内のアルファベットの添え字の合計は１になる。例えば、ＨｆａＯｂＮｃの場合、「ａ」、「ｂ」および「ｃ」の合計は１である。ゲート誘電体５４は、約１から約２０ｎｍのレンジの厚さを有する。ゲート誘電体５４は、酸化又はチッ化雰囲気を用いて熱成長され、若しくは、化学気相成長技術、物理気相成長技術、またはそれらの組み合わせを使用して堆積されうる。
【００２３】
ゲート電極４２は、ｐチャネル領域２６の上に横たわる表面部分を含む。表面部分は実質的に、完成した電子デバイス内のトランジスタに関する仕事関数を設定する。更に特定の実施形態では、表面部分は、遷移金属元素のような金属元素を含みうる。特定の実施形態では、表面部分内のすべての金属元素は、１又はそれ以上の遷移金属元素だけを含む。この明細書の目的では、シリコン及びゲルマニウムは、金属元素とみなさない。他の実施形態では、表面部分は、シリコン、酸素、窒素、または、それらの組み合わせである第２の元素を含みうる。ゲート電極４２の表面部分は、ＴｉａＮｂ、ＭｏａＮｂ, MoaSibNc, RuaOb, IraOb, Ru, Ir, MoaSibO, MoaSibOcNd, MoaHfbOc, MoaHfbOcNd材料を包含する他の遷移金属、または、それらの組み合わせを含みうる。
【００２４】
ゲート電極４２の別の部分は、表面部分の上に横たわってよい。ある実施形態では、上に横たわる部分は、表面部分と比較して、相対的により伝導性であり、シリコン、ポリシリコン、チッ化物、金属含有材料、他の適当な材料、または、それらの組み合わせのような材料を含む。ある実施形態では、材料は、プラチナ、パラジウム、オスミウム、ルテニウム、レニウム、インジウム−錫、インジウム−亜鉛、アルミニウム−錫、または、それらの組み合わせを含みうる。別の実施形態では、材料は、シリサイドを形成するためにシリコンと反応することができ、Ｔｉ，Ｔａ，Ｃｏ，Ｗ，Ｍｏ，Ｚｒ，Ｐｔおよび他の適当な材料、または、それらの組み合わせを含み、ゲート電極４２に形成され、金属シリサイドを形成するように後で反応する。別の実施形態では、ゲート電極４２は、相対的により伝導性の高い部分を含み、表面部分は含まない。ゲート電極４２は、約２３０から約５００ｎｍの間の厚さを有する。
【００２５】
スペーサ構造４６は、シリコン、ポリシリコン、チッ化物、オキシナイトライドの酸化物、または、それらの組み合わせを含むことができる。スペーサ構造４６は、在来または独自の堆積及びエッチング技術を使用して形成されうる。スペーサ構造４６の断面は、複数の形状のうちの一つ（図示せず）を有することができる。かかる形状は、実質的に三角形、四角形、Ｌ型形状、または、他の形状であってよい。
【００２６】
Ｓ／Ｄ領域５２は、活性化領域２６の部分の中に形成されうる。ｐ型ドーパント（’例えば、ボロン）が、ゲート電極４２に隣接した活性化領域２６内に導入される。ある実施形態では、ドーパントは、イオンインプランテーションを使用して導入することができる。任意の熱サイクルは、ドーパントを活性化するために実行することができうる。別の実施形態では、引き続きのプロセスが、ドーパントを活性化することができる１またはそれ以上の熱サイクルを備えることになりうる。更に別の実施形態では、ドープされた領域５２のドーピング濃度は、少なくとも約１×１０19atoms/cm3である。
【００２７】
図５を参照すると、チャネル領域５８は、ゲート電極４２の下に横たわり、Ｓ／Ｄ領域５２の間に横たわる。チャネル領域５８は、チャネル長およびチャネル幅を有する。チャネル長は、主面１３でのＳ／Ｄ領域５２の間の距離である。チャネル幅は、チャネル長に実質的に垂直な方向に測定される。図４を参照すると、活性化領域２６を含むトランジスタ構造のチャネル幅は、ゲート電極４２の下で測定されたように、活性化領域２６の右手端と左手端との間の距離である。
【００２８】
活性化領域２８は、図５で図示されたように、トランジスタ構造５０と同様のトランジスタ構造を有する。活性化領域２８を包含するトランジスタ構造に関する材料、厚さ、および形成技術はトランジスタ構造５０と比較して同様であってもよく、若しくは異ってもよい。ゲート電極４４は、ゲート電極４２と同様に（表面部分と比較して）より伝導性が高い上に横たわる部分と表面部分とを包含する。ゲート電極４２と同様に、表面部分は要求されない。
【００２９】
図６は、図４の区分線６−６でのｎチャネルトランジスタ構造６０の断面図を図示する。トランジスタ構造６０は、Ｓ／Ｄ領域６２、ゲート誘電体５４、ゲート電極４２、および、スペーサ構造４６を含む。ゲート電極５４は、トランジスタ構造５０に関して先に記載したような、１又はそれ以上の実施形態を使用して形成されうる。活性化領域２４の上に横たわるゲート誘電体層５４の一部は、活性化領域２６の上に横たわるゲート誘電体層５４の一部と比較して同じであってよく、または異なってもよい。
【００３０】
ゲート誘電体４２は、トランジスタ構造６０に関する仕事関数を実質的に設定することができる他の表面部分を含みうる。表面部分は、ＴａａＣｂ、TaaSibNc, TaaNb, TaaSibCc, HfaCb, NbaCb, TiaCb, NiaSibまたはそれらの組み合わせを含むことができる。ゲート電極４２の上に横たわる部分は、先に記載したのと実質的に同様である。他の表面部分は、任意であってよく、必要とされない。
【００３１】
ｎ型ドーパント（例えば、ヒ素、リン、アンチモン、またはそれらの組み合わせ）は、Ｓ／Ｄ領域６２を形成するように、ゲート電極４２に隣接した活性化領域２４内に導入されうる。ドーパントは、Ｓ／Ｄ領域５２に関して先に記載したように、導入されて、活性化される。ある実施形態では、Ｓ／Ｄ領域６２のドーピング濃度は、少なくとも約１×１０１０atms/cm3である。別の実施形態では、（図示していないが）、トランジスタ構造６０の一部を形成する材料又は技術は、トランジスタ構造５０の一部を形成するために用いられたものと同じであってよく、または異なってもよい。トランジスタ構造５０および６０の一部の構成は、同じであってもよく、異なることも生じる。
【００３２】
図６を参照すると、チャネル領域６８は、ゲート電極４２、および、Ｓ／Ｄ領域６２の間の下に横たわる。チャネル領域６８は、チャネル長およびチャネル幅を有する。チャネル長は、主面１３でのＳ／Ｄ領域６２の間の距離である。チャネル幅は、チャネル長と実質的に垂直な方向で測定される。図４を参照すると、活性化領域２４を包含するトランジスタ構造に関するチャネル幅は、ゲート電極４２の下で測定されたように、活性化領域２４の右手端と左手端との間の距離である。
【００３３】
絶縁層７０は、在来のまたは独自のプロセスを用いて、図７および８に示したような、活性化領域２４及び２６、フィールドアイソレーション領域２２、並びに、（図７及び８には示していない）活性化領域２８を包含する、基板１２の上に横たわるように形成される。絶縁層７０は、酸化物、チッ化物、オキシナイトライド、または、それらの組み合わせを含みうる。絶縁層７０は、成長又は堆積されうる。応力の大きさは、上に横たわる層の本来の応力と厚さの関数である。圧力、温度、ガス比率、パワー密度、周波数、放射、イオン打ち込み、またはそれらの組み合わせのような１又はそれ以上のプロセスパラメータが、薄膜の応力に影響を及ぼすように用いられうる。ある実施形態では、プラズマエンハンス化学気層成長（「ＰＥＣＶＤ」）が、引っ張り薄膜又は圧縮薄膜を堆積させるのに使用されうる。別の実施形態では、プロセスパラメータは、応力のタイプ（即ち、引っ張り又は圧縮）の変化なしに、応力の大きさを増大又は低減させることができる。
【００３４】
ある実施形態では、絶縁層７０は、圧縮応力を有する。特定の実施形態では、絶縁層７０は、約１．４ＧＰａよりも小さくない圧縮応力を有する。更に特定の実施形態では、絶縁層７０は、約１．６から３．２ＧＰａの間の圧縮応力を有する。別の実施形態では、絶縁層７０は、厚さが約２００ｎｍよりも大きくなく、特定の実施形態では、約９０ｎｍよりも大きくない。更に特定の実施形態では、絶縁層７０は、約４０ｎｍないし約９０ｎｍの範囲である。別の実施形態では、絶縁層７０の一部は、引き続きのプロセスの間の、エッチング停止層として機能しうる。
【００３５】
ある実施形態では、反応容器は、公称直径２００ｍｍの基板を処理するように設計された高さ調節可能なチャックおよびデュアル周波数無線（「ＲＦ」）生成器を備えたシングル基板処理ツールの一部である。特定の実施形態では、プロセスは、カリフォルニア州サンタクララのアプライドマテリアル社によって作られたＰＲＯＤＵＣＥＲ（商標）ブランドまたはＣＥＮＴＵＲＡ（商標）ブランドで実行されうる。ある実施形態では、圧力は、おおよそ１乃至１０トールのレンジである。更に特定の実施形態では、圧力は、おおよそ２乃至６．５トールのレンジである。別の実施形態では、チャックの温度は、おおよそ２００℃乃至６００℃のレンジである。更に特定の態様では、温度は、おおよそ３５０℃乃至６００℃のレンジである。別の実施形態では、プロセスにおけるこの点で部分的に形成された電子デバイスは、おおよそ４００℃までの温度許容差がある。
【００３６】
別の実施形態では、窒素含有前駆体およびシリコン含有前駆体が、窒化シリコン薄膜を形成するように用いられるとき、窒素含有前駆体のフローは、シリコン含有前駆体よりも約１．５乃至５倍の範囲で大きい。更に特定の実施形態では、アンモニアは、窒素含有前駆体であってよく、シランは、シリコン含有前駆体であってよい。更なる特定の実施形態では、キャリアガスストリームは、窒素、ヘリウム、アルゴン、またはそれらの組み合わせのような比較的不活性なガスを包含しうる。更に別の特定の実施形態では、トータルＲＦパワー密度は、おおよそ０．１乃至１．６ワット／平方センチメートル（Ｗ／ｃｍ2）の範囲であってよく、基板間隔は、０．６３ないし約１．２７ｃｍのレンジである。更に特定の実施形態では、圧縮窒化シリコン薄膜が形成されるとき、トータルＲＦパワー密度は、約０．４８乃至約０．８０Ｗ／ｃｍ２の範囲であり、基板間隔は、約０．７４乃至約１．１４ｃｍの範囲である。更に別の特定の実施形態では、引っ張り窒化シリコン薄膜が形成されるとき、トータルＲＦパワー密度は、０．０６４乃至０．３１８Ｗ／ｃｍ２の範囲であり、基板間隔は約１．０２乃至約１．２７ｃｍの範囲である。ＲＦパワーは、１又はそれ以上の周波数であってよく、それ故、トータルＲＦパワー密度は、主面１３の領域によって分割された各周波数でのＲＦパワーの総和である。
【００３７】
図９乃至１２を通して図示したように、絶縁層７０は次いで、活性化領域２６および２８の間のフィールドアイソレーション領域２２の一部と活性化領域２４とを露出するようにパターニングされる。活性化領域２６および２８の各々は、フィールドアイソレーション領域２２の上に横たわる残った部分の各々の一部を備えた、絶縁層７０の残った部分によって実質的に被覆される。ある実施形態では、図９に示した平面図のように、活性化領域２６および２８の端の各々から、チャネル長方向の絶縁層７０の残った部分の最も近い対応する端までの距離（即ち、図９に示した距離９２）は、活性化領域２６及び２８の端の各々から、チャネル幅方向の絶縁層７０の残った部分の最も近い対応する端までの距離（即ち、図９に示した距離９４）よりも大きくない。ある実施形態では、距離９２の各々は、距離９４の各々よりも小さい。ある特定の実施形態では、距離９２の合計は、ミスアライメントの許容度のユニットと実質的に等しく、距離９４の合計は、ミスアライメントの許容度のユニットよりも著しく大きい。
【００３８】
図１０は、図９の区分線１０−１０に沿った加工物の断面図を図示する。特定の実施形態では、活性化領域２６及び２８の端の各々から、絶縁層７０の上に横たわる部分の対応する端までの距離は、ミスアライメントの許容度のユニットの１／２より小さい。距離９２の一つを図１０に示す。図１１および１２は、それぞれ区分線１１−１１および１２−１２に沿ったそれぞれの活性化領域２４および２６の断面図を示す。距離９４の一つを、図１１に図示する。
【００３９】
引っ張り層１３０が、在来又は独自の堆積プロセスを使用して、図１３及び１４に図示したように、活性化領域２４，２６及び２８、並びに、フィールドアイソレーション領域２２を含む、基板１２の上に形成される。引っ張り層１３０は、絶縁層７０に関して先に記載したプロセスを使用することにより、材料の組み合わせによっても形成されうる。ある実施形態では、引っ張り層１３０は、絶縁層７０よりも大きな引っ張りである。特定の実施形態では、引っ張り層１３０は、約０．６ＧＰａの大きさよりも小さくない引っ張り応力を有する。更に特定の実施形態では、引っ張り層１３０は、約１．０乃至約３．０ＧＰａの大きさの範囲の引っ張り応力を有する。引っ張り層１３０は、絶縁層７０に関して記載したものと同様の厚さを有しうる。ある実施形態では、引っ張り層１３０は、絶縁層７０と実質的に同じ厚さを有する。別の実施形態では、引っ張り層１３０は、絶縁層７０と実質的に同じ化学的組成を有する。
【００４０】
パターニング層は、引っ張り層１３０の上に横たわるように形成され、それは、実質的には、絶縁層７０をパターニングするのに用いたれたパターンのネガ像である。絶縁層７０の残りの部分の上に横たわる絶縁層１３０の部分は、次いで、絶縁層７０の残りの部分の端に隣接する端を備えた引っ張り層１３０に開口部を設けるために除去される。絶縁層７０の残りの部分に関して先に記載したように、対応する端の対は、下に横たわる活性化領域に対して実質的に同じ位置を有する。かくして、距離１５２は、距離９２（図９）と実質的に同じであり、距離１５４は、図１５に示したように、距離９４（図９）と実質的に同じである。
【００４１】
より大きな正の応力（即ち、より大きな引っ張り）を備えた薄膜は、より大きな負の応力（即ち、より大きな圧縮）を備えた実質的に同じ組成の薄膜よりも、より高い化学的エッチング速度を有する。ある実施形態では、引っ張り層１３０のウェットエッチング速度は、絶縁層７０の残りの部分のものの少なくとも２倍である。絶縁層７０および引っ張り層１３０が窒化シリコンを包含するとき、ＨＦ溶液がウェット化学エッチャントとして用いられ得る。ある実施形態では、ＨＦ溶液は、約１０：１（ＨＦが１に対して、水が１０の比率）のレンジの濃度であってよく、特定の実施形態では、約５０：１乃至約２００：１のレンジであって良い。特定の実施形態では、絶縁層１３０（より大きな引っ張り）は、絶縁層７０（より大きな圧縮）よりも少なくとも約６倍のエッチング速度であり、特定の実施形態では、約１０乃至１５倍のレンジのエッチング速度である。かくして、ウェット化学的エッチングは、下に横たわる絶縁層７０の過剰な除去をすることなく、絶縁層７０の残った部分の上に横たわる絶縁層１３０の一部を選択的に除去するのに用いられ得る。
【００４２】
パターニング層は、図１５及び１６に図示したように加工物を残して除去される。ある実施形態では、絶縁層７０および引っ張り層１３０の残りの部分は、引き続きのプロセス中、特に、引き続き形成される絶縁層を介したコンタクト開口部を引き続き形成するときに、エッチング停止層として作用しうる。ある実施形態では、平面図からわかるように、活性化領域２６および２８の間の引っ張り層１３０の一部は、フィールドアイソレーション領域２２の一部だけの上に横たわる。別の実施形態では、引っ張り層１３０は、２つの活性化領域２６および２８の間のフィールドアイソレーション領域２２の実質的に全体の上に横たわり、実質的に活性化領域２６および２８のいずれの上にも横たわらない（即ち、平面図から分かるように、引っ張り層１３０内の開口部の端は、活性化領域２６および２８の端の線上にある）。更に別の実施形態では、活性化領域２６および２８の間の引っ張り層１３０の一部は、それらの領域の一方または両方の上にわずかに侵食する。
【００４３】
別の実施形態では、引っ張り層１３０は、絶縁層７０の残りの部分の形成の前に、形成され、開口されうる。更に別の実施形態では、絶縁層７０は形成されない。絶縁層７０は、圧縮され、応力がなく、または、わずかに引張りである。絶縁層７０と１３０との間の応力の差が増大すると、エッチング速度の差も増大し、２つの層のより大きな引張りが、比較的早い速度のエッチングとなる。
【００４４】
図１７に図示したように、プロセスは、実質的に完了した電子デバイスを形成するまで続けられる。１またはそれ以上の絶縁層１７４、１またはそれ以上の伝導層１７６、および、１またはそれ以上の封止層１７８が、１またはそれ以上の在来または独自の技術を使用して形成される。
【００４５】
図１８は、位置（例えば、図１５における距離１５２）の関数として、デルタ平均（delta mean）応力を図示するデータを含む。位置１は、引っ張り層１３０対応しておらず（例えば、ブランケット絶縁層７０）、位置２は、活性化領域２６と比較して活性化領域２４により近い絶縁層７０と引っ張り層１３０との間の端に対応し（例えば、平面図から測定されるように、活性化領域２４の端から約４０ｎｍ）、位置３は、活性化領域２４と活性化領域２６との間の中間である、絶縁層７０と引っ張り層１３０との間の端に対応し、位置４は、活性化領域２４と比較して活性化領域２６により近い、絶縁層７０と引っ張り層１３０との間の端に対応し（例えば、平面図から測定されるように、活性化領域２６の端から約４０ｎｍ）、位置５は、活性化領域２６の端の上に横たわる絶縁層７０と引っ張り層１３０との間の端に対応し、位置６は、活性化領域２６の上に浸食する絶縁層７０と引っ張り層１３０との間の端に対応する（例えば、平面図から測定されるように、活性化領域２６の上、約４０ｎｍ）。
【００４６】
引っ張り層１３０と絶縁層７０との間の端が、活性化領域２６の下に横たわる端の線上になるまで、図１８のデータは、チャネル幅方向のデルタ平均応力が増大することを示す。デルタ平均応力は、平面図から測定されるように、２つの端の間の距離の関数として増大し、引っ張り層１３０が活性化領域２６の上に横たわっていないときに対抗するように、引っ張り層１３０が活性化領域２６の上に横たわっているときに、より強い関数として、低減されたデルタ平均応力の減少に伴って、減少する。依然として、引っ張り層１３０が、活性化領域２６の比較的小さな部分の上に横たわっているときは、依然として十分なデルタ平均応力を提供する。増大したデルタ平均応力の正味の効果は、ｐチャネルトランジスタ構造に関する活性化領域２６内のキャリア移動度を増大させうる。増大したキャリア移動度は、ｐチャネルトランジスタパフォーマンスを改善させることができる。また、引っ張り層１３０と圧縮層７０の間の応力の差が増大すると、チャネルの応力エンハンスメントの大きさが増大する。
【００４７】
ｐチャネルトランジスタ構造の間のフィールドアイソレーション領域の上に横たわる絶縁薄膜１３０は、キャリア移動度が増大することによって電子的特性を改善することができる。例えば、ｐチャネルトランジスタ構造は、実質的に＜１１０＞方位であり、活性化領域の主面が、（１００）又は（１１０）結晶面上に横たわる。実質的に＜１００＞方位のｐチャネルトランジスタ構造に関しては、活性化領域が、（１００）または（１１０）決勝免状に横たわっている主面を有するとき、キャリア移動度は、低下するか、または低下はしないであろう。
【００４８】
別の実施形態では、伝導タイプおよび応力が反対になる。例えば、活性化領域２４は、ｎ型にドープされ、引き続き形成されるｐチャネルトランジスタ構造のチャネル領域を含み、活性化領域２６および２８は、ｐ型にドープされ、引き続いて形成されるｎチャネルトランジスタ構造のチャネル領域を含み、絶縁層７０は引っ張り薄膜であり、絶縁層１３０は、圧縮薄膜である。ｎチャネルトランジスタ構造の間のフィールドアイソレーション領域の上に横たわる圧縮薄膜は、キャリア移動度を増大させることによって電子的特性を改善させる。例えば、ｎチャネルトランジスタ構造は、実質的に＜１１０＞方位であり、活性化領域の主面は、（１００）または（１１０）結晶面の上に横たわる。実質的に方位＜１００＞のｎチャネルトランジスタ構造に関して、キャリア移動度は、（１１０）の上に横たわる主面を備えた活性か領域に関して高められるが、活性化領域が、（１００）結晶面上に横たわる主面を有するときは、低減されうる。
【００４９】
多くの異なる態様および実施形態が可能である。これらの態様および実施形態のいくつかを以下に記載する。この明細書を読んだ後に、当業者には、これらの態様及び実施形態は、例示的なものであり、本願発明の範囲に限定を加えるものではないことは明らかであろう。
【００５０】
第１の態様では、電子デバイスは、第１のチャネル長の方向に沿って実質的に延びる第１の端を備えた第１の活性化領域を含む第１の伝導タイプの第１のトランジスタ構造と、第２のチャネル長の方向に沿って実質的に延びる第２の端を備えた第２の活性化領域を含む第１の伝導タイプの第２のトランジスタ構造とを有する。電子デバイスはまた、第１及び第２の活性化領域の間に横たわるフィールドアイソレーション領域の一部を含む。電子デバイスは更に、フィールドアイソレーション領域の一部の上に横たわる第１の応力タイプの層の一部を包含し、第１の応力のタイプの層の一部は、側壁スペーサではなく、第１の活性化領域の第１の端に隣接して横たわる第１の端と、第２の活性化領域の第２の端に隣接して横たわる第２の端とを有する。
【００５１】
第１の態様のある実施形態では、第１の伝導タイプは、ｐ型であり、第１の応力のタイプは引っ張りであり、特定の実施形態では、第１及び第２の各々は、（１００）または（１１０）結晶面の上に横たわり、実質的に＜１１０＞方位である主面を含む。別の実施形態では、第１の伝導タイプはｎ型であり、第１の応力のタイプは圧縮であり、特定の実施形態では、第１及び第２の活性化領域の各々は（１００）または（１１０）結晶面の上に横たわり、実質的に＜１００＞または＜１１０＞方位の主面を含む。更に別の実施形態では、第１の伝導タイプは、ｐ型であり、第１の応力のタイプは圧縮であり、特定の実施形態では、第１及び第２の活性化領域の各々は、（１００）または（１１０）結晶面の上に横たわり、実質的に＜１００＞方位の主面を有する。
【００５２】
第１の態様の更なる実施形態では、トランジスタ構造の活性化領域が、第１及び第２の活性化領域の間に横たわらない。別の実施形態では、第１及び第２の活性化領域の各々は、（１００）または（１１０）結晶面の上に横たわり、実質的に＜１１０＞方位の主面を有する。更に別の実施形態では、第１の応力タイプの層の一部は、窒化シリコンを含む。更に別の実施形態では、層の一部は、第１の活性化領域又は第２の活性領域の上に横たわらない。
【００５３】
第１の態様の別の実施形態では、第１の活性化領域は更に、第３の端と、第４の端と、第５の端とを有し、平面図から分かるように、第１及び第３の端は、第１の活性化領域の対向する端の第１の対に沿って横たわり、第４及び第５の端は、第１の活性化領域の対向する端の第２のついに沿って横たわる。第１の応力タイプの層の一部は更に、第３の端と第４の端と、第５の端とを有し、平面図から分かるように、層の一部の第３の端は、第１の活性化領域の第３の端に隣接して横たわり、層の一部の第４の端は、第１の活性化領域の第４の端に隣接して横たわり、層の一部の第５の端は、第１の活性化領域の第５の端に隣接して横たわる。更に平面図から分かるように、第１の距離は、第１の活性化領域の第１の端と層の一部の第１の端との間の距離であり、第２の距離は、第１の活性化領域の第３の端と、層の一部の第３の端との間の距離である。第３の距離は、第１の活性化領域の第４の端と、層の一部の第４の端との間の距離であり、第５の距離は、第２の活性化領域の第５の端と、層の一部の第５の端との間の距離である。第１の合計は、第１及び第２の距離の合計であり、第２の合計は、第３及び第４の距離の合計であり、第１の合計は、第２の合計よりも小さい。
【００５４】
第１の態様の更に別の実施形態では、第１及び第２の距離の平均は、層をパターニングするのに用いられるマスクに関するミスアライメントの許容度の１ユニットの約１／２よりも大きくない。別の実施形態では、第１の活性化領域又は第２の活性化領域の上に横たわる層は実質的にはない。
【００５５】
第２の態様では、電子デバイスは、第１の端及び第２の端を備えた第１の活性化領域を包含する第１の伝導タイプの第１のトランジスタ構造を含み、第１の端は、第１のトランジスタ構造のチャネル長の方向に沿って実質的に延び、第２の端は、第１のトランジスタ構造のチャネル幅の方向に沿って実質的に延びる長さを有する。電子デバイスは更に、第１の活性化領域に隣接したフィールドアイソレーション領域と、フィールドアイソレーション領域の上に横たわる第１の応力タイプの層とを含み、平面図から分かるように、層は、第１のトランジスタ構造に関する側壁スペーサ構造の一部ではない。また平面図から分かるように、層の第１の端は、第１の活性化領域の第１の端に隣接して横たわり、層の第２の端は、第１の活性化領域の第２の端に隣接して横たわる。第１の距離は、第１の活性化領域の第１の端と層の第１の端との間の距離であり、第２の距離は、第１の活性化領域の第２の端と、層の第２の端との間の距離であり、第１の距離は、第２の距離よりも小さい。
【００５６】
第２の態様のある実施形態では、第１の伝導タイプはｐ型であり、第１の応力のタイプは引っ張りであり、別の実施形態では、第１の伝導タイプはｎ型であり、第１の応力のタイプは、圧縮である。
【００５７】
第２の態様の別の実施形態では、第１の活性化領域は、チャネル幅を含み、第１の活性化領域は、層の中の開口部の下に横たわり、平面図から分かるように、開口部は、チャネル幅と実質的に平行な方向に測定される寸法を有する。かかる寸法は、チャネル幅のおおよその合計、並びに、層の中に開口部を画定するのに用いられるマスクに関するミスアライメントの許容度の１ユニットより大きくない。更に別の実施形態では、電子デバイスは更に、第２の活性化領域を包含する第２のトランジスタ構造を含む。第２のトランジスタ構造は、第１の伝導タイプとは反対の第２の伝導タイプを備え、第２の活性化領域は、第１の活性化領域に隣接して横たわり、層は、第２の活性化領域の上に横たわる。
【００５８】
第２の態様の更に別の実施形態では、層によって被覆される第１の活性化領域は実質的になく、実質的に全ての第２の活性化領域が、層によって被覆される。更に別の実施形態では、第１及び第２の活性化領域の各々は、（１００）または（１１０）結晶面の上に横たわり、実質的に＜１１０＞方位の主面を含む。別の実施形態では、第１及び第２の活性化領域の各々は、半導体ベース材料から電気的に絶縁される。
【００５９】
第２の態様の更なる実施形態では、第１の活性化領域は更に、第３の端と第４の端とを含み、第３の端は、実質的に第１の端と平行であり、第４の端は、実質的に第２の端と平行である。平面図から分かるように、第１の応力タイプの層の第３の端は、第１の活性化領域の第３の端に隣接して横たわり、層の第４の端は、第１の活性化領域の第４の端に隣接して横たわる。また平面図から分かるように、第４の距離は、第１の活性化領域の第３の端と、層の第１の端との間の距離であり、第４の距離は、第１の活性化領域の第４の端と、層の第４の端との間の距離である。第１の距離と第３の距離の各々は、第２の距離と第４の距離の各々よりも小さい。
【００６０】
第３の態様では、電子デバイスを形成するプロセスは、半導体層内に延びるフィールドアイソレーション領域を形成することを含み、平面図からわかるように、フィールドアイソレーション領域を形成した後に、第１の活性化領域は、第１の端および第２の端を有し、フィールドアイソレーション領域によって取り囲まれる。プロセスはまた、第１の活性化領域を含む第１の伝導タイプの第１のトランジスタ構造を形成することを含み、第１の活性化領域の第１の端は、第１のトランジスタ構造のチャネル長方向と実質的に並列に延び、第１の活性化領域の第２の端は、第１のトランジスタ構造のチャネル幅方向と実質的に平行に延びる第２の長さを有する。プロセスは更に、フィールドアイソレーション領域及び第１の活性化領域の上に横たわる層を形成することと、開口部を画定するための層をパターニングすることを含み、平面図からわかるように、開口部の第１の端は、第１の活性化領域の第１の端と実質的に並列に隣接して横たわり、開口部の第２の端は、第１の活性化領域の第２の端と実質的に平行に隣接して横たわる。また平面図からわかるように、第１の距離は、第１の活性化領域の第１の端と開口部の第１の端との間の距離であり、第２の距離は、第１のトランジスタの第２の端と、開口部の第２の端との間の距離である。第１の距離は、第２の距離よりも大きくない。
【００６１】
第３の態様のある実施形態では、第１の伝導タイプはｐ型であり、第１の応力のタイプは引っ張りであり、別の実施形態では、第１の伝導タイプはｎ型であり、第１の応力のタイプは圧縮である。
【００６２】
第３の態様の別の実施形態では、第１のトランジスタ構造を形成することは、第１の活性化領域がチャネル幅を包含する、第１のトランジスタ構造を形成することを含む。層をパターニングすることは、開口部を形成することを含み、それは、平面図からわかるように、開口部がチャネル幅と実質的に平行な方向に測定された寸法を有し、かかる寸法は、層をパターニングするのに用いられるマスクに間するミスアライメントの許容度の１ユニットとチャネル幅とのおおよその合計よりも大きくない。
【００６３】
第３の態様の更に別の実施形態では、プロセスは更に、第１の伝導タイプと反対の第２の伝導タイプを備えた第２のトランジスタ構造を形成することを含む。フィールドアイソレーションを形成することは、平面図からわかるように、フィールドアイソレーション領域を形成した後に、第２の活性化領域が、第３の端及び第４の端を有し、フィールドアイソレーション領域によって取り囲まれ、第１の活性化領域に隣接して横たわるようなフィールドアイソレーション領域を形成することを含む。第２のトランジスタ構造を形成することはまた、第２の活性化領域を包含する第２のトランジスタ構造を形成することを含む。層を形成することは、第２の活性化領域の上に層を形成することを含み、層をパターニングすることは、層が第２の活性化領域の上に残っているように、層をパターニングすることを含む。
【００６４】
第３の態様の更に別の実施形態では、フィールドアイソレーション領域を形成することは、第１及び第２の活性化領域の各々が、（１００）または（１１０）の結晶面の上に横たわり、実質的に＜１１０＞方位の主面を含むような、フィールドアイソレーション領域を形成することを含む。更に別の実施形態では、フィールドアイソレーション領域を形成することは、フィールドアイソレーション領域が半導体層の厚さ全体にわたって延びるようなフィールドアイソレーション領域を形成することを含む。
【００６５】
上述の態様が一般的な記載又は例示における全てではない。
【００６６】
上述の主題は、例示であり、何ら限定をするものではなく、添付の特許請求の範囲は、本願発明の範囲内の全ての変形などの実施形態を包含する。
【図面の簡単な説明】
【００６７】
【図１】図１は、基板の一部の断面図の例示を含む。
【図２】フィールドアイソレーションおよび活性化領域の形成後の、図１の加工物の断面図及び平面図の例示を含む。
【図３】フィールドアイソレーションおよび活性化領域の形成後の、図１の加工物の断面図及び平面図の例示を含む。
【図４】ゲート及びスペーサ構造を形成した後の、図２および３の加工物の平面図の例示を含む。
【図５】ｐチャネルトランジスタ構造を介した、図４の加工物の断面図の例示を含む。
【図６】ｎチャネルトランジスタ構造を介した、図４の加工物の断面図の例示を含む。
【図７】絶縁層の形成後の、図５および６の加工物の断面図の例示を含む。
【図８】絶縁層の形成後の、図５および６の加工物の断面図の例示を含む。
【図９】フィールドアイソレーション領域の一部およびｎチャネル領域の上から絶縁層の一部を除去した後の、図７及び８の加工物の頂部の例示を含む。
【図１０】図９に示した区分線での図９の加工物の断面図の例示を含む。
【図１１】図９に示した区分線での図９の加工物の断面図の例示を含む。
【図１２】図９に示した区分線での図９の加工物の断面図の例示を含む。
【図１３】引っ張り層の形成後の、図１１および１２のそれぞれの加工物の断面図の例示を含む。
【図１４】引っ張り層の形成後の、図１１および１２のそれぞれの加工物の断面図の例示を含む。
【図１５】引っ張り層の一部の除去後の、図１３および１４の加工物の断面図の例示を含む。
【図１６】引っ張り層の一部の除去後の、図１３および１４の加工物の平面図の例示を含む。
【図１７】電子デバイスの製造が実質的に完了した後の、図１６の加工物の断面図の例示を含む。
【図１８】場所１乃至場所６に減少する距離で、活性化領域の端と引っ張り層の端との間で、頂部から測定されるように、距離の関数として、チャネル幅の方向に沿う応力におけるチャート変化の例示を含む。
【特許請求の範囲】
【請求項１】
第１のチャネル長の方向に沿って実質的に延びる第１の端を備えた第１の活性化領域を包含する第１の伝導のタイプの第１のトランジスタ構造と、
第２のチャネル長の方向に沿って実質的に延びる第２の端を備えた第２の活性化領域を包含する第１の伝導のタイプの第２のトランジスタ構造と、
第１及び第２の活性化領域の間に横たわるフィールドアイソレーション領域の一部と、
フィールドアイソレーション領域の一部の上に横わたる第１の応力のタイプの層の一部と、を有し、
第１の応力のタイプの層の一部が、側壁スペーサではなく、第１の活性化領域の第１の端に隣接して横たわる第１の端と、第２の活性化領域の第２の端に隣接して横たわる第２の端とを備える、
ことを特徴とする電子デバイス。
【請求項２】
前記第１の伝導のタイプがｐ型であり、第１の応力のタイプが引っ張りである、ことを特徴とする請求項１に記載の電子デバイス。
【請求項３】
前記第１及び第２の活性化領域の各々が、（１００）または（１１０）の結晶面の上に横たわり、実質的に＜１１０＞方位を構成する主面を有することを特徴とする請求項２に記載の電子デバイス。
【請求項４】
前記第１の伝導のタイプがｎ型であり、第１の応力のタイプが圧縮であることを特徴とする請求項１に記載の電子デバイス。
【請求項５】
前記第１及び第２の活性化領域の各々が、（１００）または（１１０）の結晶面の上に横たわり、実質的に＜１００＞または＜１１０＞方位を構成する主面を有することを特徴とする請求項４に記載の電子デバイス。
【請求項６】
前記第１の伝導のタイプが、ｐ型であり、前記第１の応力のタイプが圧縮であることを特徴とする請求項１に記載の電子デバイス。
【請求項７】
前記第１及び第２の活性化領域の各々が、（１００）または（１１０）の結晶面の上に横たわり、実質的に＜１００＞方位を構成する主面を有することを特徴とする請求項６に記載の電子デバイス。
【請求項８】
前記第１の活性化領域が更に、第３の端と、第４の端と、第５の端とを備え、頂部から見たときに、前記第１及び第３の端が第１の活性化領域の対向する端の第１の対に沿って横たわり、前記第４及び第５の端が、前記第１の活性化領域の対向する端の第２の対に沿って横たわり、
前記第１の応力のタイプの層の一部が更に、第３の端と、第４の端と、第５の端とを備え、頂部から見たときに、
前記層の一部の第３の端が、第１の活性化領域の第３の端に隣接して横たわり、
前記層の一部の第４の端が、第１の活性化領域の第４の端に隣接して横たわり、
前記層の一部の第５の端が、第１の活性化領域の第５の端に隣接して横たわり、
第１の距離が、前記第１の活性化領域の第１の端と、前記層の一部の第１の端との間の距離であり、
第２の距離が、前記第１の活性化領域の第３の端と、前記層の一部の第３の端との間の距離であり、
第３の距離が、前記第１の活性化領域の第４の端と、前記層の一部の第４の端との間の距離であり、
第４の距離が、前記第２の活性化領域の第５の端と、前記層の一部の第５の端との間の距離であり、
第１の合計が、前記第１と第２の距離の合計であり、第２の合計が、前記第３と第４の距離の合計であり、
前記第１の合計が、前記第２の合計よりも小さい
ことを特徴とする請求項１に記載の電子デバイス。
【請求項９】
第１の端及び第２の端を備えた第１の活性化領域を包含する第１の伝導タイプの第１のトランジスタ構造と、を有し、
前記第１の端が、前記第１のトランジスタ構造の方向のチャネル長に沿って実質的に延びる長さを備え、
前記第２の端が、前記第１のトランジスタ構造の方向のチャネル長に沿って実質的に延びる長さを備え、
前記第１の活性化領域に隣接したフィールドアイソレーション領域と、
前記フィールドアイソレーション領域の上に横たわる第１の応力のタイプの層と、有し、頂部から見たときに、
前記層が、前記第１のトランジスタ構造に関して側壁スペーサ構造の一部ではなく、
前記層の第１の端が、前記第１の活性化領域の第１の端に隣接して横たわり、
前記層の第２の端が、前記第１の活性化領域の第２の端に隣接して横たわり、
第１の距離が、前記第１の活性化領域の第１の端と、前記層の第１の端との間の距離であり、
第２の距離が、前記第１の活性化領域の第２の端と、前記層の第２の端との間の距離であり、
前記第１の距離が、前記第２の距離よりも小さい
ことを特徴とする電子デバイス。
【請求項１０】
前記第１の伝導のタイプが、ｐ型であり、前記第１の応力のタイプが、引っ張りであることを特徴とする請求項９に記載の電子デバイス。
【請求項１１】
前記第１の伝導のタイプが、ｎ型であり、前記第１の応力のタイプが、圧縮であることを特徴とする請求項９に記載の電子デバイス。
【請求項１２】
前記第１の活性化領域が、チャネル幅を有し、
前記第１の活性化領域が、前記層の中の開口部の下に横たわり、頂部から見たときに、前記開口部が、前記チャネル幅と実質的に平行な方向に測定された寸法を備え、
前記寸法が、引っ張り層内の開口部を画定するのに用いられるマスクに関するミスアライメントの許容度の１ユニットとチャネル幅との合計よりもおおよそ大きくない、
ことを特徴とする請求項９に記載の電子デバイス。
【請求項１３】
第２の活性化領域を包含する第２の半導体構造を更に有し、
前記第２のトランジスタ構造が、前記第１の伝導のタイプと反対の第２の伝導のタイプを備え、
前記第２の活性化領域が、前記第１の活性化領域に隣接して横たわり、
前記層が、前記第２の活性化領域の上に横たわる、
ことを特徴とする請求項９に記載の電子デバイス。
【請求項１４】
前記第１の活性化領域が実質的に前記層によって被覆されておらず、
実質的に全ての前記第２の活性化領域が前記層によって被覆されている、
ことを特徴とする請求項１３に記載の電子デバイス。
【請求項１５】
前記第１の活性化領域が、（１００）または（１１０）の結晶面上に、＜１１０＞の方位を実質的に構成する主面を有する、
ことを特徴とする請求項１１に記載の電子デバイス。
【請求項１６】
頂部から見たときに、フィールドアイソレーション領域を形成した後に、第１の活性化領域が、第１の端及び第２の端を備え、前記フィールドアイソレーション領域によって取り囲まれるように、半導体層内に伸びるフィールドアイソレーション領域を形成するステップと、
前記第１の活性化領域を包含する第１の伝導のタイプのトランジスタ構造を形成するステップと、を有し
前記第１の活性化領域の第１の端が、トランジスタ構造のチャネル長の方向と実質的に平行に伸びる第１の長さを備え、
前記第１の活性化領域の第２の端が、トランジスタ構造のチャネル幅の方向と実質的に平行に伸びる第２の長さを備え、
前記フィールドアイソレーション領域および第１の活性化領域の上に横たわる第１の応力のタイプの層を形成するステップと、
開口部を画定するように層をパターニングするステップと、を有し、
頂部から見たときに、
前記開口部の第１の端が、前記第１の活性化領域の第１の端と実質的に平行に、隣接して横たわり、
前記開口部の第２の端が、前記第１の活性化領域の第２の願と実質的に平行に、隣接して横たわり、
第１の距離が、前記第１の活性化領域の第１の端と、前記開口部の第１の端との間の距離であり、
第２の距離が、前記トランジスタの第２の端と、前記開口部の第２の端との間の距離であり、
前記第１の距離が、前記第２の距離よりも大きくない、
ことを特徴とする電子デバイスを形成する方法。
【請求項１７】
前記第１の伝導のタイプが、ｐ型であり、前記第１の応力のタイプが、引張りであることを特徴とする請求項１６に記載の方法。
【請求項１８】
前記第１の伝導のタイプが、ｎ型であり、前記第１の応力のタイプが、圧縮であることを特徴とする請求項１６に記載の方法。
【請求項１９】
前記トランジスタ構造を形成するステップが、前記第１の活性化領域がチャネル幅を備えるトランジスタ構造を形成するステップを有し、
前記層をパターニングするステップが、頂部から見たときに、前記開口部が、前記チャネル幅と実質的に平行の方向に測定された寸法を備え、該寸法が、前記チャネル幅と、前記層をパターニングするのに用いられたマスクに関するミスアライメントの許容度の１ユニットとのおおよその合計よりも大きくないように、開口部を形成するステップを有する、
ことを特徴とする請求項１６に記載の方法。
【請求項２０】
前記フィールドアイソレーション領域を形成するステップが、
前記第１及び第２の活性化領域の各々が、（１００）または（１１０）の結晶面上に横たわり、実質的に＜１１０＞の方位を構成する主面を有するような、フィールドアイソレーション領域を形成するステップを有する、
ことを特徴とする請求項１８に記載のステップ。
【請求項１】
第１のチャネル長の方向に沿って実質的に延びる第１の端を備えた第１の活性化領域を包含する第１の伝導のタイプの第１のトランジスタ構造と、
第２のチャネル長の方向に沿って実質的に延びる第２の端を備えた第２の活性化領域を包含する第１の伝導のタイプの第２のトランジスタ構造と、
第１及び第２の活性化領域の間に横たわるフィールドアイソレーション領域の一部と、
フィールドアイソレーション領域の一部の上に横わたる第１の応力のタイプの層の一部と、を有し、
第１の応力のタイプの層の一部が、側壁スペーサではなく、第１の活性化領域の第１の端に隣接して横たわる第１の端と、第２の活性化領域の第２の端に隣接して横たわる第２の端とを備える、
ことを特徴とする電子デバイス。
【請求項２】
前記第１の伝導のタイプがｐ型であり、第１の応力のタイプが引っ張りである、ことを特徴とする請求項１に記載の電子デバイス。
【請求項３】
前記第１及び第２の活性化領域の各々が、（１００）または（１１０）の結晶面の上に横たわり、実質的に＜１１０＞方位を構成する主面を有することを特徴とする請求項２に記載の電子デバイス。
【請求項４】
前記第１の伝導のタイプがｎ型であり、第１の応力のタイプが圧縮であることを特徴とする請求項１に記載の電子デバイス。
【請求項５】
前記第１及び第２の活性化領域の各々が、（１００）または（１１０）の結晶面の上に横たわり、実質的に＜１００＞または＜１１０＞方位を構成する主面を有することを特徴とする請求項４に記載の電子デバイス。
【請求項６】
前記第１の伝導のタイプが、ｐ型であり、前記第１の応力のタイプが圧縮であることを特徴とする請求項１に記載の電子デバイス。
【請求項７】
前記第１及び第２の活性化領域の各々が、（１００）または（１１０）の結晶面の上に横たわり、実質的に＜１００＞方位を構成する主面を有することを特徴とする請求項６に記載の電子デバイス。
【請求項８】
前記第１の活性化領域が更に、第３の端と、第４の端と、第５の端とを備え、頂部から見たときに、前記第１及び第３の端が第１の活性化領域の対向する端の第１の対に沿って横たわり、前記第４及び第５の端が、前記第１の活性化領域の対向する端の第２の対に沿って横たわり、
前記第１の応力のタイプの層の一部が更に、第３の端と、第４の端と、第５の端とを備え、頂部から見たときに、
前記層の一部の第３の端が、第１の活性化領域の第３の端に隣接して横たわり、
前記層の一部の第４の端が、第１の活性化領域の第４の端に隣接して横たわり、
前記層の一部の第５の端が、第１の活性化領域の第５の端に隣接して横たわり、
第１の距離が、前記第１の活性化領域の第１の端と、前記層の一部の第１の端との間の距離であり、
第２の距離が、前記第１の活性化領域の第３の端と、前記層の一部の第３の端との間の距離であり、
第３の距離が、前記第１の活性化領域の第４の端と、前記層の一部の第４の端との間の距離であり、
第４の距離が、前記第２の活性化領域の第５の端と、前記層の一部の第５の端との間の距離であり、
第１の合計が、前記第１と第２の距離の合計であり、第２の合計が、前記第３と第４の距離の合計であり、
前記第１の合計が、前記第２の合計よりも小さい
ことを特徴とする請求項１に記載の電子デバイス。
【請求項９】
第１の端及び第２の端を備えた第１の活性化領域を包含する第１の伝導タイプの第１のトランジスタ構造と、を有し、
前記第１の端が、前記第１のトランジスタ構造の方向のチャネル長に沿って実質的に延びる長さを備え、
前記第２の端が、前記第１のトランジスタ構造の方向のチャネル長に沿って実質的に延びる長さを備え、
前記第１の活性化領域に隣接したフィールドアイソレーション領域と、
前記フィールドアイソレーション領域の上に横たわる第１の応力のタイプの層と、有し、頂部から見たときに、
前記層が、前記第１のトランジスタ構造に関して側壁スペーサ構造の一部ではなく、
前記層の第１の端が、前記第１の活性化領域の第１の端に隣接して横たわり、
前記層の第２の端が、前記第１の活性化領域の第２の端に隣接して横たわり、
第１の距離が、前記第１の活性化領域の第１の端と、前記層の第１の端との間の距離であり、
第２の距離が、前記第１の活性化領域の第２の端と、前記層の第２の端との間の距離であり、
前記第１の距離が、前記第２の距離よりも小さい
ことを特徴とする電子デバイス。
【請求項１０】
前記第１の伝導のタイプが、ｐ型であり、前記第１の応力のタイプが、引っ張りであることを特徴とする請求項９に記載の電子デバイス。
【請求項１１】
前記第１の伝導のタイプが、ｎ型であり、前記第１の応力のタイプが、圧縮であることを特徴とする請求項９に記載の電子デバイス。
【請求項１２】
前記第１の活性化領域が、チャネル幅を有し、
前記第１の活性化領域が、前記層の中の開口部の下に横たわり、頂部から見たときに、前記開口部が、前記チャネル幅と実質的に平行な方向に測定された寸法を備え、
前記寸法が、引っ張り層内の開口部を画定するのに用いられるマスクに関するミスアライメントの許容度の１ユニットとチャネル幅との合計よりもおおよそ大きくない、
ことを特徴とする請求項９に記載の電子デバイス。
【請求項１３】
第２の活性化領域を包含する第２の半導体構造を更に有し、
前記第２のトランジスタ構造が、前記第１の伝導のタイプと反対の第２の伝導のタイプを備え、
前記第２の活性化領域が、前記第１の活性化領域に隣接して横たわり、
前記層が、前記第２の活性化領域の上に横たわる、
ことを特徴とする請求項９に記載の電子デバイス。
【請求項１４】
前記第１の活性化領域が実質的に前記層によって被覆されておらず、
実質的に全ての前記第２の活性化領域が前記層によって被覆されている、
ことを特徴とする請求項１３に記載の電子デバイス。
【請求項１５】
前記第１の活性化領域が、（１００）または（１１０）の結晶面上に、＜１１０＞の方位を実質的に構成する主面を有する、
ことを特徴とする請求項１１に記載の電子デバイス。
【請求項１６】
頂部から見たときに、フィールドアイソレーション領域を形成した後に、第１の活性化領域が、第１の端及び第２の端を備え、前記フィールドアイソレーション領域によって取り囲まれるように、半導体層内に伸びるフィールドアイソレーション領域を形成するステップと、
前記第１の活性化領域を包含する第１の伝導のタイプのトランジスタ構造を形成するステップと、を有し
前記第１の活性化領域の第１の端が、トランジスタ構造のチャネル長の方向と実質的に平行に伸びる第１の長さを備え、
前記第１の活性化領域の第２の端が、トランジスタ構造のチャネル幅の方向と実質的に平行に伸びる第２の長さを備え、
前記フィールドアイソレーション領域および第１の活性化領域の上に横たわる第１の応力のタイプの層を形成するステップと、
開口部を画定するように層をパターニングするステップと、を有し、
頂部から見たときに、
前記開口部の第１の端が、前記第１の活性化領域の第１の端と実質的に平行に、隣接して横たわり、
前記開口部の第２の端が、前記第１の活性化領域の第２の願と実質的に平行に、隣接して横たわり、
第１の距離が、前記第１の活性化領域の第１の端と、前記開口部の第１の端との間の距離であり、
第２の距離が、前記トランジスタの第２の端と、前記開口部の第２の端との間の距離であり、
前記第１の距離が、前記第２の距離よりも大きくない、
ことを特徴とする電子デバイスを形成する方法。
【請求項１７】
前記第１の伝導のタイプが、ｐ型であり、前記第１の応力のタイプが、引張りであることを特徴とする請求項１６に記載の方法。
【請求項１８】
前記第１の伝導のタイプが、ｎ型であり、前記第１の応力のタイプが、圧縮であることを特徴とする請求項１６に記載の方法。
【請求項１９】
前記トランジスタ構造を形成するステップが、前記第１の活性化領域がチャネル幅を備えるトランジスタ構造を形成するステップを有し、
前記層をパターニングするステップが、頂部から見たときに、前記開口部が、前記チャネル幅と実質的に平行の方向に測定された寸法を備え、該寸法が、前記チャネル幅と、前記層をパターニングするのに用いられたマスクに関するミスアライメントの許容度の１ユニットとのおおよその合計よりも大きくないように、開口部を形成するステップを有する、
ことを特徴とする請求項１６に記載の方法。
【請求項２０】
前記フィールドアイソレーション領域を形成するステップが、
前記第１及び第２の活性化領域の各々が、（１００）または（１１０）の結晶面上に横たわり、実質的に＜１１０＞の方位を構成する主面を有するような、フィールドアイソレーション領域を形成するステップを有する、
ことを特徴とする請求項１８に記載のステップ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公表番号】特表２００９−５１５３６０（Ｐ２００９−５１５３６０Ａ）
【公表日】平成２１年４月９日（２００９．４．９）
【国際特許分類】
【出願番号】特願２００８−５４００２８（Ｐ２００８−５４００２８）
【出願日】平成１８年１０月１０日（２００６．１０．１０）
【国際出願番号】ＰＣＴ／ＵＳ２００６／０３９６５０
【国際公開番号】ＷＯ２００７／０５５８５３
【国際公開日】平成１９年５月１８日（２００７．５．１８）
【出願人】（５０４１９９１２７）フリースケール セミコンダクター インコーポレイテッド (806)
【Ｆターム（参考）】
【公表日】平成２１年４月９日（２００９．４．９）
【国際特許分類】
【出願日】平成１８年１０月１０日（２００６．１０．１０）
【国際出願番号】ＰＣＴ／ＵＳ２００６／０３９６５０
【国際公開番号】ＷＯ２００７／０５５８５３
【国際公開日】平成１９年５月１８日（２００７．５．１８）
【出願人】（５０４１９９１２７）フリースケール セミコンダクター インコーポレイテッド (806)
【Ｆターム（参考）】
[ Back to top ]