パターン形成方法、薄膜トランジスタ、及び電子機器
【課題】 より緻密でかつ密着性の良い拡散防止層を形成し、拡散防止層を構成する金属元素が他の層に拡散することを防止したパターン形成方法、電子デバイス、及び電子機器を提供する。
【解決手段】 基板Ｐ上に隔壁３０を形成する隔壁形成工程と、隔壁３０に囲まれたパターン形成領域３０ａにめっき核２６を含有した導電材料８０ａを配置する導電材料配置工程と、パターン形成領域３０ａに配置した導電材料８０ａを焼成して導電層８０を形成する導電層形成工程と、導電材料８０ａ上に、無電解めっき法によりめっき核２６を触媒として拡散防止層８２を形成する拡散防止層形成工程と、を有する。
【解決手段】 基板Ｐ上に隔壁３０を形成する隔壁形成工程と、隔壁３０に囲まれたパターン形成領域３０ａにめっき核２６を含有した導電材料８０ａを配置する導電材料配置工程と、パターン形成領域３０ａに配置した導電材料８０ａを焼成して導電層８０を形成する導電層形成工程と、導電材料８０ａ上に、無電解めっき法によりめっき核２６を触媒として拡散防止層８２を形成する拡散防止層形成工程と、を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パターン形成方法、薄膜トランジスタ、及び電子機器に関する。
【背景技術】
【０００２】
液晶装置等の電気光学装置に使われるスイッチング素子である薄膜トランジスタ（ＴＦＴ）を製造する際、電極又は配線等を形成する工程においてフォトリソグラフィ法が用いられている。このフォトリソグラフィ法は、予めスパッタ法、めっき、もしくはＣＶＤ法等の成膜法によりベタ状の薄膜を形成する工程と、この薄膜上にレジストとよばれる感光材を塗布する工程と、レジストを露光、現像する工程と、得られたレジストパターンに応じて導電膜をエッチングする工程と、によって機能薄膜の電極又は配線パターンを形成するものである。この一連のフォトリソグラフィ法を利用した機能薄膜の形成、パターンニングは、成膜処理及びエッチング処理時に真空装置等の大掛かりな設備と複雑な工程を必要とし、また材料使用効率が数％程度とそのほとんどを廃棄せざるを得ず、製造コストが高いのみならず、生産性も低い。
【０００３】
そこで、液体吐出ヘッドから液体材料を液滴状に吐出する液滴吐出法（いわゆるインクジェット法）を用いて、基板上に電極パターン又は配線パターン（膜パターン）を形成する方法が広く利用されている（例えば、特許文献１、特許文献２参照）。この方法では、形成する薄膜パターンに応じたバンクを形成し、このバンクに囲まれる領域内に金属微粒子等を分散させたインクを吐出した後、乾燥又は焼成することで薄膜パターンを形成する。この方法によれば、従来の複雑な成膜処理、フォトリソグラフィ、及びエッチング工程が不要となり、プロセスが大幅に簡単なものになると共に、原材料の使用量が少なく、生産性の向上を図れるといったメリットがある。
【特許文献１】特開平１１−２７４６７１号公報
【特許文献２】特開２０００−２１６３３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
近年、上述した液滴吐出法を採用して、ボトムゲート型の薄膜トランジスタの電極等を形成する方法が提案されている。ここで、薄膜トランジスタは、金属材料からなるゲート電極と、このゲート電極上にゲート絶縁膜を介して半導体層が積層された構造となっている。このとき、積層構造を形成する際に行われる加熱処理によって、ゲート電極を構成する材料の一部の金属元素がゲート絶縁膜中に拡散するおそれがある。これにより、ゲート絶縁膜の絶縁性が低下して、電流のリークが発生し、薄膜トランジスタが動作不良となってしまうという問題があった。そこで、ゲート電極を拡散防止層で覆うことにより、金属元素の拡散を防止する方法が提案されている。この拡散防止層も上述した液滴吐出法により形成することができる。
【０００５】
しかしながら、拡散防止層を構成する材料、例えばＮｉ，Ｔｉ，Ｃｏ，Ｔａ等は高融点である。一方、パターンとなる領域を囲むバンクの融点は拡散防止層を構成する材料よりも低い。例えば、拡散防止層を構成する材料の融点は７００℃であり、隔壁の融点は３００℃である。そのため、拡散防止層を形成する際には、バンクの融点以下の温度で加熱処理を施す必要がある。そこで、上記Ｎｉ等の材料を微粒子化することにより融点降下を図る方法が提案されているが、この方法だけではゲート電極上に拡散防止層を融着させることが困難であった。そのため、金属微粒子（導電性微粒子）を焼成して形成された拡散防止層内には微小な空孔が生じ、この微小空孔により緻密な拡散防止層を得ることが難しくなる。このような緻密性に欠けた拡散防止層は、ゲート絶縁膜中への金属元素の拡散を十分に防止することができず、絶縁性の低下によりリーク電流を発生させる要因となっていた。
【０００６】
本発明は上記課題に鑑みてなされたもので、その目的は、より緻密でかつ密着性の良い拡散防止層を形成し、拡散防止層を構成する金属元素が他の層に拡散することを防止したパターン形成方法、電子デバイス、及び電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は、上記課題を解決するために、基板上に隔壁を形成する隔壁形成工程と、前記隔壁に囲まれたパターン形成領域にめっき核を含有した導電材料を配置する導電材料配置工程と、前記パターン形成領域に配置した前記導電材料を焼成して導電層を形成する導電層形成工程と、前記導電層上に、無電解めっき法により前記めっき核を触媒として拡散防止層を形成する拡散防止層形成工程と、を有することを特徴とする。
【０００８】
この方法によれば、隔壁に配置する導電材料はめっき核を含有するため、かかる基板を無電解めっき処理すると、導電材料に含有するめっき核が触媒（シード層）として機能し、導電材料上にのみ選択的にめっきが析出する。また、無電解めっき法により、拡散防止層を形成するため、隔壁の融点以下の温度で、緻密で密着性の良い拡散防止層を形成することができる。これにより、導電層を構成する元素材料が他の層へ拡散することを防止することができる。さらに、導電材料中にめっき核を含有させるため、別途導電層上に拡散防止材料を析出させるための触媒処理工程を設ける必要がなくなり、全体の工程数を削減することができ、低コスト化を図ることができる。
【０００９】
また本発明のパターン形成方法は、導電材料配置工程において前記めっき核にＰｄを用いることも好ましい。
【００１０】
この方法によれば、めっき核にＰｄ（パラジウム）を用いることで、導電層上にＮｉ等の金属を選択的に析出させることが可能となる。
【００１１】
また本発明のパターン形成方法は、導電材料配置工程において、前記導電材料を液滴吐出法又はディスペンサー法により配置することも好ましい。
【００１２】
この方法によれば、フォトリソグラフィ工程およびエッチング工程を削減することができ、プロセスが大幅に簡略化される。また、導電層上に選択的にめっき核を配置することで、材料の使用量を削減でき、生産性の向上を図ることができる。
【００１３】
本発明の薄膜トランジスタは、基板上に設けられたゲート電極と、前記ゲート電極上に絶縁膜を介して対向配置された半導体層とを備え、前記ゲート電極と前記半導体層との間には、上記パターン形成方法により形成された拡散防止層が設けられたことを特徴とする。
【００１４】
本発明の薄膜トランジスタは、半導体層よりも下層にゲート電極が形成されており、ボトムゲート型の薄膜トランジスタ構造となっている。
この構成によれば、ゲート電極上には上述した方法により形成された緻密で密着性の良い拡散防止層が形成される。これにより、加熱処理によりゲート電極の金属材料が、ゲート電極上に形成される絶縁膜に拡散することを防止することができる。従って、絶縁膜の絶縁性の低下によるリーク電流の発生を回避することができ、動作信頼性に優れた薄膜トランジスタを得ることができる。
【００１５】
また本発明の薄膜トランジスタは、前記半導体層上に接続されたソース電極とドレイン電極とを備え、前記ソース電極の上層及び前記ドレイン電極の上層の少なくともいずれかには先に記載の本発明に係るパターン形成方法により形成された拡散防止層が設けられていることが好ましい。
【００１６】
この構成によれば、ソース電極及び／又はドレイン電極の上層及び／又は下層に拡散防止層が形成されるため、ソース電極等の金属材料が、上層等に形成される絶縁膜に拡散することを防止することができる。従って、絶縁膜の絶縁性の低下によるリーク電流の発生を回避することができ、動作信頼性に優れた薄膜トランジスタを得ることができる。
【００１７】
本発明の電子機器は、上記薄膜トランジスタを備えたことを特徴とする。
本発明によれば、優れた信頼性を具備し、かつ安価に提供可能な電子機器が得られる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態につき、図面を参照して説明する。
以下の説明においては、ボトムゲート型の薄膜トランジスタを備えたＴＦＴアレイ基板の製造方法について説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
【００１９】
［液滴吐出装置］
まず、ゲート電極８０、及び拡散防止層８２等を形成の際に用いられる液滴吐出装置について説明する。図１（ａ）は、本実施形態で用いる液滴吐出装置ＩＪの概略構成を示す斜視図である。
液滴吐出装置ＩＪは、液滴吐出ヘッド３０１と、Ｘ軸方向駆動軸３０４と、Ｙ軸方向ガイド軸３０５と、制御装置ＣＯＮＴと、ステージ３０７と、クリーニング機構３０８と、基台３０９と、ヒータ３１５とを備えている。
ステージ３０７は、この液滴吐出装置ＩＪによりインク（液体材料）を設けられる基板Ｐを支持するものであって、基板Ｐを基準位置に固定する不図示の固定機構を備えている。
【００２０】
液滴吐出ヘッド３０１は、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とＹ軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド３０１の下面にＹ軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド３０１の吐出ノズルからは、ステージ３０７に支持されている基板Ｐに対して、上述した導電性微粒子を含むインクが吐出される。
【００２１】
Ｘ軸方向駆動軸３０４には、Ｘ軸方向駆動モータ３０２が接続されている。Ｘ軸方向駆動モータ３０２はステッピングモータ等であり、制御装置ＣＯＮＴからＸ軸方向の駆動信号が供給されると、Ｘ軸方向駆動軸３０４を回転させる。Ｘ軸方向駆動軸３０４が回転すると、液滴吐出ヘッド３０１はＸ軸方向に移動する。
Ｙ軸方向ガイド軸３０５は、基台３０９に対して動かないように固定されている。ステージ３０７は、Ｙ軸方向駆動モータ３０３を備えている。Ｙ軸方向駆動モータ３０３はステッピングモータ等であり、制御装置ＣＯＮＴからＹ軸方向の駆動信号が供給されると、ステージ３０７をＹ軸方向に移動する。
【００２２】
制御装置ＣＯＮＴは、液滴吐出ヘッド３０１に液滴の吐出制御用の電圧を供給する。また、Ｘ軸方向駆動モータ３０２に液滴吐出ヘッド３０１のＸ軸方向の移動を制御する駆動パルス信号を、Ｙ軸方向駆動モータ３０３にステージ３０７のＹ軸方向の移動を制御する駆動パルス信号を供給する。
クリーニング機構３０８は、液滴吐出ヘッド３０１をクリーニングするものである。クリーニング機構３０８には、図示しないＹ軸方向の駆動モータが備えられている。このＹ軸方向の駆動モータの駆動により、クリーニング機構は、Ｙ軸方向ガイド軸３０５に沿って移動する。クリーニング機構３０８の移動も制御装置ＣＯＮＴにより制御される。
ヒータ３１５は、ここではランプアニールにより基板Ｐを熱処理する手段であり、基板Ｐ上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ３１５の電源の投入及び遮断も制御装置ＣＯＮＴにより制御される。
【００２３】
液滴吐出装置ＩＪは、液滴吐出ヘッド３０１と基板Ｐを支持するステージ３０７とを相対的に走査しつつ基板Ｐに対して液滴を吐出する。ここで、以下の説明において、Ｘ軸方向を走査方向、Ｘ軸方向と直交するＹ軸方向を非走査方向とする。従って、液滴吐出ヘッド３０１の吐出ノズルは、非走査方向であるＹ軸方向に一定間隔で並んで設けられている。なお、図１（ａ）では、液滴吐出ヘッド３０１は、基板Ｐの進行方向に対し直角に配置されているが、液滴吐出ヘッド３０１の角度を調整し、基板Ｐの進行方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド３０１の角度を調整することで、ノズル間のピッチを調節することができる。また、基板Ｐとノズル面との距離を任意に調節できるようにしてもよい。
【００２４】
図１（ｂ）は、ピエゾ方式による液体材料の吐出原理を説明するための液滴吐出ヘッドの概略構成図である。
図１（ｂ）において、液体材料（インク；機能液）を収容する液体室３２１に隣接してピエゾ素子３２２が設置されている。液体室３２１には、液体材料を収容する材料タンクを含む液体材料供給系３２３を介して液体材料が供給される。ピエゾ素子３２２は駆動回路３２４に接続されており、この駆動回路３２４を介してピエゾ素子３２２に電圧を印加し、ピエゾ素子３２２を変形させて液体室３２１を弾性変形させる。そして、この弾性変形時の内容積の変化によってノズル３２５から液体材料が吐出されるようになっている。
この場合、印加電圧の値を変化させることにより、ピエゾ素子３２２の歪み量を制御することができる。また、印加電圧の周波数を変化させることにより、ピエゾ素子３２２の歪み速度を制御することができる。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
【００２５】
［ＴＦＴアレイ基板の製造方法］
以下、図２から図５を参照してＴＦＴアレイ基板の各製造工程について説明する。
図２から図５は、本実施形態の製造方法における一連の工程を示す断面工程図である。なお、図３〜図５においては、ゲート電極に含有するＰｄ核２６を省略して図示する。
本実施形態の製造方法は、ガラス基板上にバンクを形成し、このバンクに囲まれた領域に液滴吐出装置ＩＪを用いた液滴吐出法により電極パターン及び配線パターンを形成することで薄膜トランジスタを作製し、ＴＦＴアレイ基板を製造する方法である。
【００２６】
＜ゲート電極形成工程＞
まず、図２の各図に示すように、基体となるガラス基板Ｐ上を用意し、その一面側にバンク３０を形成した後、バンク３０に設けた開口部３０ａに対し所定のインクを滴下することで、開口部３０ａ内にゲート電極８０（導電層）を形成する。このゲート電極形成工程は、バンク形成工程と、撥液化処理工程と、ゲート電極形成工程と、焼成工程と、を含むものとなっている。
【００２７】
（バンク形成工程）
まず、ゲート電極８０（及び走査線１８ａ）をガラス基板上に所定パターンで形成するために、図２（ａ）に示すように、ガラス基板Ｐ上にゲート電極８０に対応した所定パターンの開口部３０ａを有するバンク３０を形成する。バンク３０は、基板面を平面的に区画する仕切部材であり、このバンクの形成にはフォトリソグラフィ法や印刷法等、任意の方法を用いることができる。例えば、フォトリソグラフィ法を使用する場合は、スピンコート、スプレーコート、ロールコート、ダイコート、ディップコート等所定の方法で、ガラス基板Ｐ上に形成するバンクの高さに合わせてアクリル樹脂等の有機系感光性材料を塗布して感光性材料層を形成する。そして、形成したいバンク形状に合わせて感光性材料層に対して紫外線を照射することで、ゲート電極用の開口部３０ａを備えたバンク３０を形成する。また、バンク３０は、ポリシラザン、ポリシロキサン、又はポリシラン骨格を有する感光性材料から形成される無機膜であってもよい。
【００２８】
（撥液化処理工程）
次に、バンク３０に対し撥液化処理を行い、その表面に撥液性を付与する。撥液化処理としては、例えば大気雰囲気中でテトラフルオロメタンを処理ガスとするプラズマ処理法（ＣＦ４プラズマ処理法）を採用することができる。ＣＦ４プラズマ処理の条件は、例えばプラズマパワーが５０ｋＷ〜１０００ｋＷ、４フッ化メタンガス流量が５０ｍｌ／ｍｉｎ〜１００ｍｌ／ｍｉｎ、プラズマ放電電極に対する基板搬送速度が０．５ｍｍ／ｓｅｃ〜１０２０ｍｍ／ｓｅｃ、基板温度が７０℃〜９０℃である。なお、処理ガスとしては、テトラフルオロメタン（四フッ化炭素）に限らず、他のフルオロカーボン系のガスを用いることもできる。
このような撥液化処理を行うことにより、バンク３０には、これを構成する樹脂中にフッ素基が導入され、高い撥液性が付与される。
【００２９】
また、上記撥液化処理に先立って、開口部３０ａの底面に露出されたガラス基板Ｐの表面を清浄化する目的で、Ｏ２プラズマを用いたアッシング処理やＵＶ（紫外線）照射処理を行っておくことが好ましい。この処理を行うことで、ガラス基板Ｐ表面のバンクの残渣を除去することができ、撥液化処理後のバンク３０の接触角と当該基板表面の接触角との差を大きくすることができ、後段の工程で開口部３０ａ内に配される液滴を正確に開口部３０ａの内側に閉じ込めることができる。また、バンク３０がアクリル樹脂やポリイミド樹脂からなるものである場合、ＣＦ４プラズマ処理に先立ってバンク３０をＯ２プラズマに曝しておくと、よりフッ素化（撥液化）されやすくなるという性質があるので、バンク３０をこれらの樹脂材料で形成している場合には、ＣＦ４プラズマ処理に先立ってＯ２アッシング処理を施すことが好ましい。
【００３０】
上記Ｏ２アッシング処理は、具体的には、ガラス基板Ｐに対しプラズマ放電電極からプラズマ状態の酸素を照射することで行う。処理条件としては、例えばプラズマパワーが５０Ｗ〜１０００Ｗ、酸素ガス流量が５０ｍｌ／ｍｉｎ〜１００ｍｌ／ｍｉｎ、プラズマ放電電極に対する基板Ｐの板搬送速度が０．５１０ｍｍ／ｓｅｃ〜１０ｍｍ／ｓｅｃ、基板温度が７０℃〜９０℃である。
【００３１】
なお、バンク３０に対する撥液化処理（ＣＦ４プラズマ処理）により、先に行われた残渣処理により親液化された基板Ｐ表面に対し多少は影響があるものの、特に基板Ｐがガラス等からなる場合には、撥液化処理によるフッ素基の導入が起こりにくいため、基板Ｐの親液性、すなわち濡れ性が実質上損なわれることはない。また、バンク３０については、撥液性を有する材料（例えばフッ素基を有する樹脂材料）によって形成することにより、その撥液処理を省略するようにしてもよい。
【００３２】
（ゲート電極形成工程）
次に、図２（ｂ）に示すように、バンク３０に囲まれた開口部３０ａ（ゲート電極形成領域）に、液滴吐出装置ＩＪの液滴吐出ヘッド３０１からゲート電極形成用インク８０ａを滴下する。このとき、バンク３０の表面には撥液性が付与されており、開口部３０ａの底面部の基板表面には親液性が付与されているので、吐出された液滴の一部がバンク３０に載っても、バンク表面で弾かれて開口部３０ａ内に滑り込むようになっている。
【００３３】
ここで、本実施形態に係る製造方法で用いられる、液滴吐出ヘッド３０１からの吐出に好適なゲート電極形成用インク８０ａ（液体材料）について説明する。
本実施形態のゲート電極形成用インク８０ａは、導電性微粒子を分散媒に分散させた分散液もしくはその前駆体に、さらにＰｄ粒子（めっき核）を混入させたものが用いられる。
【００３４】
ここで、導電性微粒子として、例えばＡｕ、Ａｇ、Ｃｕ、Ｐｄ、ＮｂおよびＮｉ等を含有する金属微粒子の他、これらの前駆体、合金、酸化物、並びに導電性ポリマーやインジウム錫酸化物等の微粒子などが用いられる。これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。導電性微粒子の粒径は１ｎｍ〜０．１μｍ程度であることが好ましい。０．１μｍより大きいと、後述する液体吐出ヘッド３０１のノズルに目詰まりが生じるおそれがあるだけでなく、得られる膜の緻密性が悪化する可能性がある。また、１ｎｍより小さいと、導電性微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。
【００３５】
分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、ｎ−ヘプタン、ｎ−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、１，２−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法（インクジェット法）への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。
なお、本実施形態においては、Ａｇ（銀）の導電性微粒子をジエチレングリコールジエチルエーテルの溶媒（分散媒）に溶解させたゲート電極形成用インク８０ａが用いられる。
【００３６】
上記導電性微粒子の分散液の表面張力は０．０２Ｎ／ｍ〜０．０７Ｎ／ｍの範囲内であることが好ましい。インクジェット法にて液体を吐出する際、表面張力が０．０２Ｎ／ｍ未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、０．０７Ｎ／ｍを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量や、吐出タイミングの制御が困難になる。表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。
【００３７】
上記分散液の粘度は１ｍＰａ・ｓ〜５０ｍＰａ・ｓであることが好ましい。インクジェット法を用いて液体材料を液滴として吐出する際、粘度が１ｍＰａ・ｓより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が５０ｍＰａ・ｓより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となるだけでなく、液滴の吐出量が減少する。
【００３８】
ゲート電極形成用インク８０ａに含有させるＰｄ粒子は、後述する無電解めっき処理により拡散防止層を析出させるための触媒金属もしくは触媒金属を形成する前駆体を選択的に吸着する物質として機能するものである。なお、上述したＰｄ粒子の他に、ＳｎＣｌ２又はＰｄＣｌ２（Ｐｄイオン）や、ＰｄＣｌ２，硝酸パラジウム及び酢酸パラジウムのようなＰｄ塩や、ＳｎＰｄコロイド分散液、ポリビニルアルコール（ＰＶＡ）又はポリビニルピロリドン（ＰＶＰ）等の水溶性重合体で保持されたＰｄゾル等を好適に用いることができる。
【００３９】
次いで、電極形成用インクからなる液滴を吐出した後、分散媒の除去のため、必要に応じて乾燥処理を行う。乾燥処理は、例えば基板Ｐを加熱する通常のホットプレート、電気炉などによる加熱処理によって行うことができる。本実施形態では、例えば１８０℃で６０分間程度の加熱を行う。この加熱は窒素ガス雰囲気下など、必ずしも大気中で行う必要はない。
【００４０】
また、この乾燥処理は、ランプアニールによって行うこともできる。ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、ＹＡＧレーザ、アルゴンレーザ、炭酸ガスレーザ、ＸｅＦ、ＸｅＣｌ、ＸｅＢｒ、ＫｒＦ、ＫｒＣｌ、ＡｒＦ、ＡｒＣｌなどのエキシマレーザなどを光源として使用することができる。これらの光源は一般には、出力１０Ｗ〜５０００Ｗの範囲のものが用いられるが、本実施形態では１００Ｗ〜１０００Ｗの範囲で十分である。この中間乾燥工程を行うことにより、図２（ｃ）に示すように、固体のゲート電極８０が形成される。
【００４１】
（焼成工程）
吐出工程後の乾燥膜は、微粒子間の電気的接触を向上させるために、分散媒を完全に除去する必要がある。また、液中での分散性を向上させるために有機物などのコーティング剤が導電性微粒子の表面にコーティングされている場合には、このコーティング剤も除去する必要がある。そのため、吐出工程後のガラス基板Ｐには熱処理及び／又は光処理が施される。
【００４２】
この熱処理及び／又は光処理は通常大気中で行われるが、必要に応じて、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行うこともできる。熱処理及び／又は光処理の処理温度は、分散媒の沸点（蒸気圧）、雰囲気ガスの種類や圧力、微粒子の分散性や酸化性等の熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜決定されるが、係る構成でも、ゲート電極８０が先に挙げた材料を用いて形成されているので、２５０℃以下の焼成温度とすることができる。ただし本工程では、ガラス基板Ｐ上に半導体層は設けられていないので、バンク３０の耐熱温度の範囲内で焼成温度を高めることができ、例えば２５０℃以上、あるいは３００℃程度の焼成温度とすることでさらに良好な導電性を具備した金属配線を形成することができる。なお、焼成工程後のゲート電極８０の膜厚は５００ｎｍ〜１５００ｎｍ程度とすることが好ましい。
【００４３】
＜拡散防止層形成工程＞
次に、ゲート電極８０上に拡散防止層８２（バリアメタル）を無電解めっき処理により形成する。
まず、ゲート電極８０表面に付着した有機物等をオゾン処理、プラズマアッシング処理により除去する。次に、有機物を除去したゲート電極８０表面にオゾン水処理等により親液性を付与する。
【００４４】
次に、図２（ｄ）に示すように、無電解めっき処理によりゲート電極８０上に拡散防止層８２を形成する。具体的には、ゲート電極８０上にＰｄ核が形成されたガラス基板ＰをＮｉの導電性微粒子が分散されると共に還元剤が溶解されためっき浴に所定時間浸漬させる。ここで、ゲート電極８０中には、めっき核としてのＰｄ金属が含有されており、ゲート電極中には金属Ｐｄが均一に分散された状態となっている。そのため、ゲート電極表面に露出、及びゲート電極の上層に埋没されるＰｄ核が後述する無電解めっき処理時に触媒としての機能を果たす。そのため、ゲート電極８０上のＰｄ核２６を核として、次亜燐酸ナトリウムの還元剤により溶液中に溶解しているＮｉ金属イオンがＮｉ金属に還元され、ゲート電極８０上にＮｉ金属が析出する。このとき、Ｎｉ金属はバンク３０の高さまで析出成長させる。これにより、図２（ｄ）に示すように、バンク３０に区画されたゲート電極８０上に選択的にＮｉからなる拡散防止層８２が形成される。なお、還元剤としては、上述した他に、水素化ホウ素ナトリウム等の還元剤、酒石酸ナトリウムカリウム等の錯化剤を配合して調製した市販品を用いることができる。
【００４５】
また、拡散防止層８２の膜厚は、２０ｎｍ〜４００ｎｍ程度とすることが好ましい。拡散防止層８２の膜厚が２０ｎｍ未満では、ゲート電極８０から後述するゲート絶縁膜８３への金属元素の拡散を十分に防止することができず、４００ｎｍを超える膜厚では、ゲート電極８０（及び走査線１８ａ）の抵抗が上昇するため好ましくない。
【００４６】
なお、上記各工程では、Ａｇからなるゲート電極８０と、Ｎｉからなる拡散防止層８２とを形成しているが、ゲート電極８０は、Ａｇ以外の金属、例えばＣｕやＡｌ、あるいはこれらの金属を主成分とする合金であっても構わない。また、拡散防止層８２は、Ｎｉ以外のＴｉやＷ、Ｍｎ、あるいはこれらの金属を主成分とする合金であっても構わない。
【００４７】
本実施形態において、拡散防止のための拡散防止層８２をゲート電極８０上に形成する方法として、上述したように、ゲート電極８０上に液滴吐出法により選択的にめっき核吸着膜２０を形成し、このめっき核吸着膜２０にＰｄ核２６を吸着させた後、Ｐｄ核２６を触媒としてゲート電極８０上に無電解めっき処理により選択的に拡散防止材料を付着させて、拡散防止層８２を形成している。この拡散防止層８２の形成方法は、以下に説明するソース電極及びドレイン電極の下層及び上層に形成される拡散防止層８２にも適用される。
【００４８】
＜ゲート絶縁膜形成工程＞
次に、図３（ａ）に示すように、ゲート電極８０上に窒化珪素からなるゲート絶縁膜８３を形成する。このゲート絶縁膜８３は、例えばプラズマＣＶＤ法により全面成膜した後、フォトリソグラフィ法により適宜パターニングすることで形成することができる。ＣＶＤ工程において用いる原料ガスとしては、モノシランと一酸化二窒素との混合ガスや、ＴＥＯＳ（テトラエトキシシラン、Ｓｉ（ＯＣ２Ｈ５）４）と酸素、ジシランとアンモニア等が好適で、形成するゲート絶縁膜８３の膜厚は１５０ｎｍ〜４００ｎｍ程度である。
【００４９】
＜半導体層形成工程＞
次に、図３（ａ）に示すように、ゲート絶縁膜８３上に半導体層３３を形成する。この半導体層３３は、ゲート絶縁膜８３を形成したガラス基板Ｐの全面に、１５０ｎｍ〜２５０ｎｍ程度の膜厚のアモルファスシリコン膜と、膜厚５０ｎｍ〜１００ｎｍ程度のＮ＋シリコン膜とをプラズマＣＶＤ法等により積層形成し、フォトリソグラフィ法により所定形状にパターニングすることで得られる。アモルファスシリコン膜の形成工程で用いる原料ガスとしては、ジシランやモノシランが好適である。続くＮ＋シリコン膜の形成工程では、上記アモルファスシリコン膜の形成で用いた成膜装置に、Ｎ＋シリコン層形成用の原料ガスを導入して成膜を行うことができる。
【００５０】
その後、上記アモルファスシリコン膜及びＮ＋シリコン膜を、フォトリソグラフィ法により図３（ａ）に示す形状にパターニングすることで、ゲート絶縁膜８３上に所定平面形状のアモルファスシリコン層８４とＮ＋シリコン層８５とが積層された半導体層３３が得られる。パターニングに際しては、Ｎ＋シリコン膜の表面に、図示の半導体層３３の側断面形状と同様の略凹形のレジストを選択配置し、係るレジストをマスクにしてエッチングを行う。このようなパターニング法によりゲート電極８０と平面的に重なる領域にてＮ＋シリコン層８５が選択的に除去されて２つの領域に分割され、これらのＮ＋シリコン層８５，８５が、それぞれソースコンタクト領域及びドレインコンタクト領域を形成する。
【００５１】
＜電極形成工程＞
次に、半導体層３３が形成されたガラス基板Ｐ上に、ソース電極３４及びドレイン電極３５を形成する。この電極形成工程は、バンク形成工程と、撥液化工程と、第１拡散防止層形成工程と、電極膜形成工程と、第２拡散防止層形成工程と、焼成工程と、を含むものである。
【００５２】
（バンク形成工程）
アモルファスシリコン層８４、Ｎ＋シリコン層８５を形成した後、図３（ｂ）に示すように、ソース電極及びドレイン電極のパターンに対応した開口部を有するバンクをガラス基板Ｐ上に形成する。バンクは上述したように、フォトリソグラフィ法や印刷法等、任意の方法により形成することができる。
【００５３】
ここでは、２種類のバンク、つまり第１バンク部３１ｂと第２バンク部３１ａとを形成するものとしているが、まず第１バンク部３１ｂは、図３（ｂ）に示すように、アモルファスシリコン層８４及びＮ＋シリコン層上であって、アモルファスシリコン層８４の略中央部に位置するように紫外線照射による感光を行う。すなわち、この第１バンク部３１ｂは、後段の工程で形成するソース電極とドレイン電極とを平面的に区画する仕切部材として形成される。一方、第２バンク部３１ａは、図３（ｂ）に示すように、アモルファスシリコン層８４の外側の領域に、アモルファスシリコン層８４を取り囲むように形成する。なお、本実施形態において、第１バンク部３１ｂと第２バンク部３１ａとに区画された図３（ｂ）中左側の領域をソース電極形成領域３４ａと称し、図３（ｂ）中右側の領域をドレイン電極形成領域３５ａと称する。
【００５４】
また、各バンク部３１ａ、３１ｂ間におけるバンク形成時のレジスト（有機物）残渣を除去するために、残渣処理を施すことが好ましい。この残渣処理としては、紫外線を照射することにより残渣処理を行うＵＶ照射処理や大気雰囲気中で酸素を処理ガスとするＯ２アッシング処理等を選択できるが、ここではＯ２アッシング処理を実施する。アッシング処理の条件は、先のバンク３０のパターニング時に用いた条件と同等の条件でよい。
【００５５】
（撥液化処理工程）
次に、上述した方法と同様の方法により、各バンク部３１ａ、３１ｂに対し、プラズマ処理法等により撥液化処理を行い、バンク部３１ａ、３１ｂ表面に撥液性を付与する。
【００５６】
（第１拡散防止材料配置工程）
次に、図３（ｃ）に示すように、第１バンク部３１ｂと第２バンク部３１ａとに囲まれた領域に第１拡散防止層６１を形成する。なお、上述した拡散防止層８２の無電解めっき法による形成方法は、導電層中に触媒となるＰｄ金属を添加するため、導電層（ソース電極、ドレイン電極）の下方側に形成する場合には適用することが困難である。そこで、本実施形態では、ソース電極及びドレイン電極の下層に形成する拡散防止層８２は上記無電解めっき法ではなく液滴吐出法により形成する。
【００５７】
まず、第１バンク部３１ｂと第２バンク部３１ａに囲まれたソース電極形成領域３４ａ及びドレイン電極形成領域３５ａ内に付着した有機物等をプラズマアッシング処理等により除去する。次に、有機物を除去したソース電極形成領域３４ａ及びドレイン電極形成領域３５ａをオゾン水処理等により親水化する。
【００５８】
次に、第１拡散防止層形成用インクを液滴吐出装置ＩＪによりバンク３０の開口部３０ａに配置する。第１拡散防止層形成用インクとしては、Ｎｉ（ニッケル）等の導電性微粒子を水及びジエタノールアミン等の溶媒（分散媒）に分散させたものが用いられる。このとき、バンク３０の表面には撥液性が付与されており、開口部３０ａの底面部の基板表面には親液性が付与されているので、吐出された液滴の一部がバンク３０に載っても、バンク表面で弾かれて開口部３０ａ内に滑り込むようになっている。
【００５９】
（乾燥工程）
次に、インク８２ａ中の溶媒の除去するため、塗布したインクを必要に応じてホットプレート等により乾燥処理をする。本実施形態では、例えば１８０℃加熱を６０分間程度行う。この加熱はＮ２雰囲気下など、必ずしも大気中で行う必要はない。
【００６０】
（焼成工程）
次に、微粒子間の電気的接触をよくするために分散媒を完全に除去する必要がある。また、導電性微粒子の表面に分散性を向上させるために有機物などのコーティング剤がコーティングされている場合には、このコーティング剤も除去する必要がある。そのため、乾燥工程後の基板に熱処理及び／又は光処理を施す。
このようにして、図３（ｃ）に示すように、ソース電極形成領域３４ａ及びドレイン電極形成領域３５ａのそれぞれに第１拡散防止層６１をゲート絶縁膜８３とＮ＋シリコン層８５とに跨って形成する。
【００６１】
（電極膜形成工程）
次に、図４（ａ）に示すように、液滴吐出装置ＩＪにより、電極（ソース電極及びドレイン電極）形成用のインクを上記第１拡散防止層６１上に塗布する。ソース電極及びドレイン電極形成用インクには、導電性微粒子を分散媒に分散させた分散液、もしくはその前駆体に、さらにＰｄ粒子（めっき核）が混入されたものが用いられる。なお、めっき核としてはＰｄ粒子に限定されることはなく、上述したように、ＳｎＣｌ２又はＰｄＣｌ２を分散媒に分散させたコロイド水溶液等を上記インクに添加しても良い。
【００６２】
この電極膜工程では、液滴吐出ヘッドから電極膜形成用のインクを液滴にして吐出し、その液滴を基板Ｐ上の第１バンク部３１ｂ、第２バンク部３１ａに囲まれたソース電極形成領域３４ａ及びドレイン電極形成領域３５ａに配置する。このとき、バンク部３１ａ，３１ｂの表面には撥液性が付与されているため、吐出された液滴の一部がバンク部３１ａ、３１ｂ上に載っても、バンク表面が撥液性となっていることによりバンク部３１ａ、３１ｂの表面で弾かれ、滴下されたインクは上記領域３４ａ，３５ａに流れ落ちる。
【００６３】
なお、この電極膜形成工程に先立って、先に形成されている第１拡散防止層６１の表面に、上記インクの濡れ性を改善するための中間層を形成してもよい。この中間層としては、例えばＭｎ等を用いることができ、その成膜に際しては液滴吐出法を用いることができる。
【００６４】
（乾燥工程）
液滴を吐出した後、分散媒の除去のため、必要に応じて上述した方法と同様の方法により乾燥処理をする。この中間乾燥工程を行うことにより、図４（ａ）に示すように、拡散防止６１，６１上のそれぞれにソース電極３４とドレイン電極３５とが形成される。
【００６５】
（焼成工程）
次に、吐出工程後のソース電極３４及びドレイン電極３５の微粒子間の電気的接触をよくするために、熱処理及び／又は光処理により分散媒を完全に除去する。
【００６６】
（第２拡散防止層形成工程）
次に、図４（ｂ）に示すように、第１バンク部３１ｂと第２バンク部３１ａとに囲まれたソース電極３４及びドレイン電極３５上に第２拡散防止層６８，６８を形成する。なお、第２拡散防止層は、導電層（ソース電極及びドレイン電極）の上層に形成するため、ゲート電極８０上に形成した拡散防止層６１と同様の方法により形成することができる。
【００６７】
まず、第１バンク部３１ｂと第２バンク部３１ａに囲まれたソース電極３４及びドレイン電極３５上に付着した有機物等をプラズマアッシング処理等により除去する。次に、有機物を除去したゲート電極８０表面をオゾン水処理等により親水化する。
【００６８】
次に、無電解めっき処理によりソース電極３４及びドレイン電極３５上に拡散防止層６８を形成する。具体的には、ソース電極３４及びドレイン電極３５上にＰｄ核が形成されたガラス基板ＰをＮｉの導電性微粒子が分散されると共に還元剤が溶解されためっき浴に所定時間浸漬させる。すると、ソース電極３４及びドレイン電極３５上のＰｄ核２６を核として、次亜燐酸ナトリウムの還元剤により溶液中に溶解しているＮｉ金属イオンがＮｉ金属に還元され、ソース電極３４及びドレイン電極３５上にＮｉ金属が析出する。このとき、バンク３０の高さまでＮｉ金属を析出成長させる。これにより、第１バンク部３１ｂと第２バンク部３１ａに区画されたソース電極３４及びドレイン電極３５上に選択的にＮｉからなる第２拡散防止層６８，６８が形成される。
【００６９】
なお、本実施形態において第１拡散防止層６１及び第２拡散防止層６８の膜厚は、それぞれ２０ｎｍ〜４００ｎｍ程度とすることが好ましい。また、ソース電極３４及びドレイン電極３５の膜厚は、５００ｎｍ〜１５００ｎｍ程度とすることが好ましい。第１拡散防止層６１の膜厚が２０ｎｍ未満では、ソース電極３４及びドレイン電極３５から半導体層３３への金属元素の拡散を十分に防止することができず、４００ｎｍを超える膜厚では、ソース電極３４（及びデータ線１６）、ドレイン電極３５の抵抗が上昇するため好ましくない。また、第２拡散防止層６８の膜厚が２０ｎｍ未満では、ソース電極３４及びドレイン電極３５から後述するバンク３１ｃ（図４（ｂ）参照）及び液晶層への金属元素の拡散を十分に防止することができず、４００ｎｍを超える膜厚では、ソース電極３４、ドレイン電極３５の抵抗が上昇するため好ましくない。
【００７０】
また、上記各工程では、ソース電極３４及びドレイン電極３５はＡｇから形成しているが、例えばＣｕやＡｌ、あるいはこれらの金属を主成分とする合金であっても構わない。さらに、第１拡散防止層６１及び第２拡散防止層６８はＮｉから形成しているが、ＴｉやＷ、Ｍｎ、あるいはこれらの金属を主成分とする合金であっても構わない。
【００７１】
＜バンク除去工程＞
次に、図４（ｃ）に示すように、ガラス基板Ｐ上に形成されている第１バンク部３１ｂと第２バンク部３１ａとを選択除去する。この除去工程では、プラズマアッシングやオゾンアッシング等のアッシング処理によりバンク部３１ａ、３１ｂを除去する。プラズマアッシングは、プラズマ化した酸素ガス等のガスとバンクとを反応させ、バンクを気化させて除去する方法である。また、オゾンアッシングは、オゾン（Ｏ３）を分解して活性酸素とし、活性酸素とバンクとを反応させることでバンクを気化させて除去する方法である。このバンク除去工程により、図４（ｃ）に示すように、ガラス基板Ｐ上に形成された薄膜トランジスタ（ＴＦＴ）６０を得ることができる。
【００７２】
＜画素電極形成工程＞
次に、ＴＦＴ６０が形成されたガラス基板Ｐ上に、画素電極１９を形成する。この画素電極形成工程は、バンク形成工程と、撥液化処理工程と、液体材料配置工程と、焼成工程と、を有する。
【００７３】
（バンク形成工程）
次に、図５（ａ）に示すように、基板Ｐ上の所定位置に画素電極１９を形成するためのバンク３１ｃを形成する。このバンク３１ｃは、ＴＦＴ６０を部分的に覆って形成され、平面的には各画素電極１９を取り囲む略格子状に形成される。バンク３１ｃの形成はフォトリソグラフィ法や印刷法等、任意の方法で行うことができる。例えば、フォトリソグラフィ法を使用する場合は、スピンコート、スプレーコート、ロールコート、ダイコート、ディップコート等所定の方法で、形成するバンク３１ｃの高さに合わせてアクリル樹脂等を主体とする有機系感光性材料を塗布して感光性材料層を形成し、その後バンク形状に合わせて感光性材料層に対して紫外線を照射する。
ここでは、ＴＦＴ６０の構成部材のうち、ドレイン電極３５が、バンク３１ｃに囲まれる領域内に突出するようにバンク３１ｃをパターン形成する。またこのバンク３１ｃのパターニングにおいて、基板Ｐ上に既設のドレイン電極３５の表面部分には第２拡散防止層６８が形成されているので、エッチング液がソース電極３４及びドレイン電極３５に進入してこれらを侵食するのを防止することができる。また、バンク３１ｃは、上述したように、ポリシラザン、ポリシロキサン、又はポリシラン骨格を有する感光性材料から形成される無機膜であってもよい。
【００７４】
なお、バンク３１ｃに囲まれる領域におけるバンク形成時のレジスト（有機物）残渣を除去するために、上述した方法と同様の方法により、ＵＶ照射処理及びＯ２アッシング処理等の残渣処理を施すことが好ましい。
【００７５】
（撥液化処理工程）
続いて、バンク３１ｃに対し撥液化処理を行い、その表面に撥液性を付与する。撥液化処理としては、先に述べた撥液化処理と同様の処理方法を用いることができる。
なお、バンク３１ｃに対する撥液化処理により、先に行われた残渣処理により親液化されたゲート絶縁膜８３の表面に多少は影響があるものの、ゲート絶縁膜８３には撥液化処理によるフッ素基の導入が起こりにくいため、その親液性（濡れ性）を損なうことはない。また、バンク３１ｃを、撥液性を有する材料（例えばフッ素基を有する樹脂材料）によって形成している場合には撥液処理を省略することができる。
【００７６】
（液体材料配置形成工程）
次に、液滴吐出装置ＩＪによる液滴吐出法を用いて、画素電極を形成するためのインク（液体材料）をバンク３１ｃに囲まれた領域に塗布する。ここでは、ＩＴＯ、ＩＺＯ、ＦＴＯ等の透光性導電材料の微粒子を溶媒（分散媒）に分散させたインクを吐出する。上記透光性導電材料の前駆体や金属有機化合物を含むインクを用いてもよい。
【００７７】
（乾燥工程）
次いで、電極形成用インクからなる液滴を吐出した後、分散媒の除去のため、上述した方法と同様の方法により必要に応じて乾燥処理をする。この中間乾燥工程を行うことにより、図５（ｂ）に示すように、所望の画素電極１９が形成される。
【００７８】
（焼成工程）
吐出工程後の乾燥膜は、微粒子間の電気的接触をよくするために、分散媒を完全に除去する必要がある。また、導電性微粒子の表面に分散性を向上させるために有機物などのコーティング剤がコーティングされている場合には、このコーティング剤も除去する必要がある。そのため、吐出工程後の基板には熱処理及び／又は光処理が施される。
【００７９】
以上の工程により、吐出工程後の乾燥膜は微粒子間の電気的接触が確保され、導電性膜に変換される結果、基板Ｐ上に画素電極１９が形成され、薄膜トランジスタ６０を具備したＴＦＴアレイ基板を製造することができる。
【００８０】
なお、各実施形態で示した薄膜トランジスタの製造方法は、薄膜トランジスタを具備した各種電気光学装置の製造方法に適用することができる。例えば、液晶装置、有機エレクトロルミネッセンス表示装置、プラズマ表示装置等の薄膜トランジスタを形成する際に採用するのが好適である。
【００８１】
本実施形態によれば、バンク３０に配置するゲート電極形成用インク８０ａはＰｄ核２６を含有するため、かかる基板Ｐを無電解めっき処理すると、ゲート電極形成用インク８０ａに含有するＰｄ核２６が触媒（シード層）として機能し、ゲート電極８０上にのみ選択的にめっき析出する。また、無電解めっき法により拡散防止層８２を形成するため、バンク３０の融点以下の温度で、緻密で密着性の良い拡散防止層８２を形成することができる。これにより、ゲート電極８０を構成する元素材料が他の層へ拡散することを防止することができる。さらに、ゲート電極形成用インク８０ａ中にめっき核を含有させるため、別途ゲート電極８０上に拡散防止材料を析出させるための触媒処理工程を設ける必要がなくなり、全体の工程数を削減することができ、低コスト化を図ることができる。
【００８２】
この方法によれば、触媒となるめっき核にＰｄを用いることで、ゲート電極８０上にＮｉ等の金属を選択的に析出させることが可能となる。
【００８３】
この方法によれば、フォトリソグラフィ工程およびエッチング工程を削減することができ、プロセスが大幅に簡略化される。また、ゲート電極８０上に選択的にめっき核を配置することで、材料の使用量を削減でき、生産性の向上を図ることができる。
【００８４】
＜液晶表示装置＞
図６は、上述した方法により形成された薄膜トランジスタ６０を有するＴＦＴアレイ基板を備えた液晶表示装置１００を示す等価回路図である。
本実施の形態の液晶表示装置において、画像表示領域を構成するマトリクス状に配置された複数のドットには、画素電極１９と当該画素電極１９を制御するためのスイッチング素子であるＴＦＴ６０とがそれぞれ形成されており、画像信号が供給されるデータ線（電極配線）１６が当該ＴＦＴ３０のソースに電気的に接続されている。データ線１６に書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給されるか、あるいは相隣接する複数のデータ線１６に対してグループ毎に供給される。また、走査線（電極配線）１８ａがＴＦＴ６０のゲートに電気的に接続されており、複数の走査線１８ａに対して走査信号Ｇ１、Ｇ２、…、Ｇｍが所定のタイミングでパルス的に線順次で印加される。また、画素電極１９はＴＦＴ６０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ６０を一定期間だけオンすることにより、データ線１６から供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。
【００８５】
画素電極１９を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、後述する共通電極との間で一定期間保持される。そして、この印加される電圧レベルに応じて液晶の分子集合の配向や秩序が変化するのを利用して光を変調し、任意の階調表示を可能にしている。また各ドットには、液晶に書き込まれた画像信号がリークするのを防止するために、画素電極１９と共通電極との間に形成される液晶容量と並列に蓄積容量７０が付加されている。符号１８ｂはこの蓄積容量７０の一側の電極に接続された容量線である。
【００８６】
次に、図７は、液晶表示装置１００の全体構成図である。
液晶表示装置１００は、ＴＦＴアレイ基板１０と、対向基板２５とが、平面視略矩形枠状のシール材５２を介して貼り合わされた構成を備えており、前記両基板１０，２５の間に挟持された液晶が、シール材５２によって前記基板間に封入されたものとなっている。なお、図７では、対向基板２５の外周端が、シール材５２の外周端に平面視で一致するように表示している。
【００８７】
シール材５２の内側の領域には、遮光性材料からなる遮光膜（周辺見切り）５３が矩形枠状に形成されている。シール材５２の外側の周辺回路領域には、データ線駆動回路２０１と実装端子２０２とがＴＦＴアレイ基板１０の一辺に沿って配設されており、この一辺と隣接する２辺に沿ってそれぞれ走査線駆動回路１０４，１０４が設けられている。ＴＦＴアレイ基板１０の残る一辺には、前記走査線駆動回路１０４，１０４間を接続する複数の配線１０５が形成されている。また、対向基板２５の角部には、ＴＦＴアレイ基板１０と対向基板２５との間で電気的導通をとるための複数の基板間導通材１０６が配設されている。
【００８８】
次に、図８は、液晶表示装置１００の画素構成を示す平面構成図である。
図８に示すように、液晶表示装置１００の表示領域には、複数の走査線１８ａが図示左右方向に延在しており、これらの走査線に交差する方向に複数のデータ線１６が延在している。図８において、走査線１８ａとデータ線１６とに囲まれた平面視矩形状の領域がドット領域である。１つのドット領域に対応して３原色のうち１色のカラーフィルタが形成され、図示した３つのドット領域で３色の着色部２２Ｒ，２２Ｇ，２２Ｂを有する１つの画素領域を形成している。これらの着色部２２Ｒ，２２Ｇ，２２Ｂは、液晶表示装置１００の表示領域内に周期的に配列されている。
【００８９】
図８に示す各ドット領域内には、ＩＴＯ（インジウム錫酸化物）等の透光性の導電膜からなる平面視略矩形状の画素電極１９が設けられており、画素電極１９と、走査線１８ａ、データ線１６との間に、ＴＦＴ６０が介挿されている。ＴＦＴ６０は、半導体層３３と、半導体層３３の下層側（基板側）に設けられたゲート電極８０と、半導体層３３の上層側に設けられたソース電極３４と、ドレイン電極３５とを備えて構成されている。半導体層３３とゲート電極８０とが対向する領域には、ＴＦＴ３０のチャネル領域が形成されており、その両側の半導体層には、ソース領域、及びドレイン領域が形成されている。
【００９０】
ゲート電極８０は、走査線１８ａの一部をデータ線１６の延在方向に分岐して形成されており、その先端部において、半導体層３３と図示略の絶縁膜（ゲート絶縁膜）を介して紙面垂直方向に対向している。ソース電極３４は、データ線１６の一部を走査線１８ａの延在方向に分岐して形成されており、半導体層３３（ソース領域）と電気的に接続されている。ドレイン電極３５の一端（図示左端）側は、前記半導体層３３（ドレイン領域）と電気的に接続されており、ドレイン電極３５の他端（図示右端）側は画素電極１９と電気的に接続されている。
上記構成のもとＴＦＴ６０は、走査線１８ａを介して入力されるゲート信号により所定期間だけオン状態とされることで、データ線１６を介して供給される画像信号を、所定のタイミングで液晶に対して書き込むスイッチング素子として機能するようになっている。
【００９１】
図９は、図８のＢ−Ｂ’線に沿う液晶表示装置１００を構成するＴＦＴアレイ基板１０の断面構成図である。
同図に示す断面構造をみると、ガラス基板Ｐ上には、一部が開口されたバンク３０が形成され、このバンク３０の開口部にＡｇ，Ｃｕ，Ａｌ等の金属材料からなるゲート電極８０が埋設されている。そして、ゲート電極８０上には、拡散防止層と、無機レジスト層とが積層されている。拡散防止層は、Ｎｉ，Ｔｉ，Ｗ，Ｍｎ等から選ばれる１種又は２種以上の金属材料からなり、ゲート電極８０の全面を覆うように形成されている。これにより、ゲート電極８０の金属材料の他層への拡散を防止することができるようになっている。
【００９２】
バンク３０上には、酸化シリコンや窒化シリコン等からなるゲート絶縁膜８３が形成されており、このゲート絶縁膜８３上であってゲート電極８０と平面的に重なる位置に半導体層３３が形成されている。半導体層３３は、アモルファスシリコン層８４と、このアモルファスシリコン層８４上に積層されたＮ＋シリコン層８５とからなる。Ｎ＋シリコン層８５は、アモルファスシリコン層８４上で平面的に離間された２つの部位に分割されており、一方（図示左側）のＮ＋シリコン層８５は、ゲート絶縁膜８３上と当該Ｎ＋シリコン層８５上とに跨って形成されたソース電極３４と電気的に接続され、他方のＮ＋シリコン層８５は、ゲート絶縁膜８３上と当該Ｎ＋シリコン層８５とに跨って形成されたドレイン電極３５と電気的に接続されている。
【００９３】
ソース電極３４及びドレイン電極３５のそれぞれの下層及び上層には、拡散防止層が形成されている。これらの拡散防止層は、ソース電極３４及びドレイン電極３５を覆うように形成され、ソース電極３４及びドレイン電極３５の金属材料の上側及び下側の層（絶縁層）への拡散を防止するようになっている。拡散防止層の材料等については、上述した拡散防止層と同様である。
【００９４】
ドレイン電極３５の一部表面と、ソース電極３４とを覆うように、バンク３１ｃが形成されている。このバンク３１ｃは、実際には、図８に示した各画素電極１９に対応する開口部を具備した平面視略格子状を成してガラス基板Ｐ上に形成されており、液晶表示装置の製造時に、液相法を用いて画素電極１９をパターン形成するための仕切部材として用いられるものである。画素電極１９は、図９に示すように、絶縁膜３１ｃから図示右側へ突出しているドレイン電極３５の上面及び側面と当接するように形成され、ドレイン電極３５と電気的に接続されている。
【００９５】
本実施形態によれば、ゲート電極８０上には上述した方法により形成された緻密で密着性の良い拡散防止層８２が形成される。これにより、加熱処理によりゲート電極８０の金属材料が、ゲート電極８０上に形成されるゲート絶縁膜８３に拡散することを防止することができる。
同様に、ソース電極３４及びドレイン電極３５の下層の第１拡散防止層６１及び上層の第２拡散防止層６８が形成されるため、ソース電極３４等の金属材料が、下層に形成されるゲート絶縁膜８３、及び上層に形成されるバンク３１ｃに拡散することを防止することができる。従って、ゲート絶縁膜８３の絶縁性の低下によるリーク電流の発生を回避することができ、動作信頼性に優れたＴＦＴ６０を得ることができる。
【００９６】
（電子機器）
図１０は、本発明に係る電子機器の一例を示す斜視図である。
この図に示す携帯電話１３００は、本発明の液晶表示装置を小サイズの表示部１３０１として備え、複数の操作ボタン１３０２、受話口１３０３、及び送話口１３０４を備えて構成されている。
上記各実施の形態の電気光学装置は、上記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、映像モニタ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等々の画像表示手段として好適に用いることができる。
本実施形態によれば、上述した動作信頼性に優れたＴＦＴを有する液晶表示装置を備えているため、優れた信頼性を具備し、かつ安価に提供可能な電子機器を得ることができる。
【００９７】
なお、本発明の技術範囲は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。
上記実施形態では拡散防止層をＮｉ金属により形成したがこれに限定されることはなく、その他の金属を用いることも可能である。例えば、Ｔｉ，ＴｉＮ，ＴｉＳｉ２，Ｔａ，ＴａＮ，Ｗ，ＷＮ，ＷＳｉ２，Ｃｏ，ＣｏＳｉ２，及びＭｎのいずれかの単体、又はこれらの合金からなる導電性微粒子を用いて拡散防止層を形成することも好ましい。
【００９８】
また、上記実施形態では、導電材料等を配置するために液滴吐出装置ＩＪを用いた液滴吐出法を採用しているが、その他の方法として、例えば図１１に示すようなＣａｐコート法を採用することもできる。Ｃａｐコート法は毛細管現象を利用した成膜法で、塗布液７０にスリット７１を差し込み、その状態で塗布液面を上昇させるとスリット７１の上端に液盛７２が生成される。この液盛７２に対して基板Ｐを接触させ、所定方向に基板Ｐを平行移動させることにより、塗布液７０を基板Ｐ面に塗布することができる。
【図面の簡単な説明】
【００９９】
【図１】（ａ）は液滴吐出装置の一例を示す図、（ｂ）は吐出ヘッドの概略図。
【図２】薄膜トランジスタの製造方法を説明するための断面工程図。
【図３】薄膜トランジスタの製造方法を説明するための断面工程図。
【図４】薄膜トランジスタの製造方法を説明するための断面工程図。
【図５】薄膜トランジスタの製造方法を説明するための断面工程図。
【図６】実施形態に係る液晶表示装置の等価回路図。
【図７】同、全体構成を示す平面図。
【図８】同、１画素領域を示す平面構成図。
【図９】同、ＴＦＴアレイ基板の部分断面構成図。
【図１０】電子機器の一例を示す斜視構成図。
【図１１】Ｃａｐコート法を説明するための概略断面図。
【符号の説明】
【０１００】
２６…Ｐｄ核（めっき核）、 ３０…バンク、 ８０…ゲート電極（導電層）、 ８０ａ…ゲート電極形成用インク（導電材料）、 ８２…拡散防止層（バリアメタル）、 Ｐ…基板
【技術分野】
【０００１】
本発明は、パターン形成方法、薄膜トランジスタ、及び電子機器に関する。
【背景技術】
【０００２】
液晶装置等の電気光学装置に使われるスイッチング素子である薄膜トランジスタ（ＴＦＴ）を製造する際、電極又は配線等を形成する工程においてフォトリソグラフィ法が用いられている。このフォトリソグラフィ法は、予めスパッタ法、めっき、もしくはＣＶＤ法等の成膜法によりベタ状の薄膜を形成する工程と、この薄膜上にレジストとよばれる感光材を塗布する工程と、レジストを露光、現像する工程と、得られたレジストパターンに応じて導電膜をエッチングする工程と、によって機能薄膜の電極又は配線パターンを形成するものである。この一連のフォトリソグラフィ法を利用した機能薄膜の形成、パターンニングは、成膜処理及びエッチング処理時に真空装置等の大掛かりな設備と複雑な工程を必要とし、また材料使用効率が数％程度とそのほとんどを廃棄せざるを得ず、製造コストが高いのみならず、生産性も低い。
【０００３】
そこで、液体吐出ヘッドから液体材料を液滴状に吐出する液滴吐出法（いわゆるインクジェット法）を用いて、基板上に電極パターン又は配線パターン（膜パターン）を形成する方法が広く利用されている（例えば、特許文献１、特許文献２参照）。この方法では、形成する薄膜パターンに応じたバンクを形成し、このバンクに囲まれる領域内に金属微粒子等を分散させたインクを吐出した後、乾燥又は焼成することで薄膜パターンを形成する。この方法によれば、従来の複雑な成膜処理、フォトリソグラフィ、及びエッチング工程が不要となり、プロセスが大幅に簡単なものになると共に、原材料の使用量が少なく、生産性の向上を図れるといったメリットがある。
【特許文献１】特開平１１−２７４６７１号公報
【特許文献２】特開２０００−２１６３３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
近年、上述した液滴吐出法を採用して、ボトムゲート型の薄膜トランジスタの電極等を形成する方法が提案されている。ここで、薄膜トランジスタは、金属材料からなるゲート電極と、このゲート電極上にゲート絶縁膜を介して半導体層が積層された構造となっている。このとき、積層構造を形成する際に行われる加熱処理によって、ゲート電極を構成する材料の一部の金属元素がゲート絶縁膜中に拡散するおそれがある。これにより、ゲート絶縁膜の絶縁性が低下して、電流のリークが発生し、薄膜トランジスタが動作不良となってしまうという問題があった。そこで、ゲート電極を拡散防止層で覆うことにより、金属元素の拡散を防止する方法が提案されている。この拡散防止層も上述した液滴吐出法により形成することができる。
【０００５】
しかしながら、拡散防止層を構成する材料、例えばＮｉ，Ｔｉ，Ｃｏ，Ｔａ等は高融点である。一方、パターンとなる領域を囲むバンクの融点は拡散防止層を構成する材料よりも低い。例えば、拡散防止層を構成する材料の融点は７００℃であり、隔壁の融点は３００℃である。そのため、拡散防止層を形成する際には、バンクの融点以下の温度で加熱処理を施す必要がある。そこで、上記Ｎｉ等の材料を微粒子化することにより融点降下を図る方法が提案されているが、この方法だけではゲート電極上に拡散防止層を融着させることが困難であった。そのため、金属微粒子（導電性微粒子）を焼成して形成された拡散防止層内には微小な空孔が生じ、この微小空孔により緻密な拡散防止層を得ることが難しくなる。このような緻密性に欠けた拡散防止層は、ゲート絶縁膜中への金属元素の拡散を十分に防止することができず、絶縁性の低下によりリーク電流を発生させる要因となっていた。
【０００６】
本発明は上記課題に鑑みてなされたもので、その目的は、より緻密でかつ密着性の良い拡散防止層を形成し、拡散防止層を構成する金属元素が他の層に拡散することを防止したパターン形成方法、電子デバイス、及び電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は、上記課題を解決するために、基板上に隔壁を形成する隔壁形成工程と、前記隔壁に囲まれたパターン形成領域にめっき核を含有した導電材料を配置する導電材料配置工程と、前記パターン形成領域に配置した前記導電材料を焼成して導電層を形成する導電層形成工程と、前記導電層上に、無電解めっき法により前記めっき核を触媒として拡散防止層を形成する拡散防止層形成工程と、を有することを特徴とする。
【０００８】
この方法によれば、隔壁に配置する導電材料はめっき核を含有するため、かかる基板を無電解めっき処理すると、導電材料に含有するめっき核が触媒（シード層）として機能し、導電材料上にのみ選択的にめっきが析出する。また、無電解めっき法により、拡散防止層を形成するため、隔壁の融点以下の温度で、緻密で密着性の良い拡散防止層を形成することができる。これにより、導電層を構成する元素材料が他の層へ拡散することを防止することができる。さらに、導電材料中にめっき核を含有させるため、別途導電層上に拡散防止材料を析出させるための触媒処理工程を設ける必要がなくなり、全体の工程数を削減することができ、低コスト化を図ることができる。
【０００９】
また本発明のパターン形成方法は、導電材料配置工程において前記めっき核にＰｄを用いることも好ましい。
【００１０】
この方法によれば、めっき核にＰｄ（パラジウム）を用いることで、導電層上にＮｉ等の金属を選択的に析出させることが可能となる。
【００１１】
また本発明のパターン形成方法は、導電材料配置工程において、前記導電材料を液滴吐出法又はディスペンサー法により配置することも好ましい。
【００１２】
この方法によれば、フォトリソグラフィ工程およびエッチング工程を削減することができ、プロセスが大幅に簡略化される。また、導電層上に選択的にめっき核を配置することで、材料の使用量を削減でき、生産性の向上を図ることができる。
【００１３】
本発明の薄膜トランジスタは、基板上に設けられたゲート電極と、前記ゲート電極上に絶縁膜を介して対向配置された半導体層とを備え、前記ゲート電極と前記半導体層との間には、上記パターン形成方法により形成された拡散防止層が設けられたことを特徴とする。
【００１４】
本発明の薄膜トランジスタは、半導体層よりも下層にゲート電極が形成されており、ボトムゲート型の薄膜トランジスタ構造となっている。
この構成によれば、ゲート電極上には上述した方法により形成された緻密で密着性の良い拡散防止層が形成される。これにより、加熱処理によりゲート電極の金属材料が、ゲート電極上に形成される絶縁膜に拡散することを防止することができる。従って、絶縁膜の絶縁性の低下によるリーク電流の発生を回避することができ、動作信頼性に優れた薄膜トランジスタを得ることができる。
【００１５】
また本発明の薄膜トランジスタは、前記半導体層上に接続されたソース電極とドレイン電極とを備え、前記ソース電極の上層及び前記ドレイン電極の上層の少なくともいずれかには先に記載の本発明に係るパターン形成方法により形成された拡散防止層が設けられていることが好ましい。
【００１６】
この構成によれば、ソース電極及び／又はドレイン電極の上層及び／又は下層に拡散防止層が形成されるため、ソース電極等の金属材料が、上層等に形成される絶縁膜に拡散することを防止することができる。従って、絶縁膜の絶縁性の低下によるリーク電流の発生を回避することができ、動作信頼性に優れた薄膜トランジスタを得ることができる。
【００１７】
本発明の電子機器は、上記薄膜トランジスタを備えたことを特徴とする。
本発明によれば、優れた信頼性を具備し、かつ安価に提供可能な電子機器が得られる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態につき、図面を参照して説明する。
以下の説明においては、ボトムゲート型の薄膜トランジスタを備えたＴＦＴアレイ基板の製造方法について説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
【００１９】
［液滴吐出装置］
まず、ゲート電極８０、及び拡散防止層８２等を形成の際に用いられる液滴吐出装置について説明する。図１（ａ）は、本実施形態で用いる液滴吐出装置ＩＪの概略構成を示す斜視図である。
液滴吐出装置ＩＪは、液滴吐出ヘッド３０１と、Ｘ軸方向駆動軸３０４と、Ｙ軸方向ガイド軸３０５と、制御装置ＣＯＮＴと、ステージ３０７と、クリーニング機構３０８と、基台３０９と、ヒータ３１５とを備えている。
ステージ３０７は、この液滴吐出装置ＩＪによりインク（液体材料）を設けられる基板Ｐを支持するものであって、基板Ｐを基準位置に固定する不図示の固定機構を備えている。
【００２０】
液滴吐出ヘッド３０１は、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とＹ軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド３０１の下面にＹ軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド３０１の吐出ノズルからは、ステージ３０７に支持されている基板Ｐに対して、上述した導電性微粒子を含むインクが吐出される。
【００２１】
Ｘ軸方向駆動軸３０４には、Ｘ軸方向駆動モータ３０２が接続されている。Ｘ軸方向駆動モータ３０２はステッピングモータ等であり、制御装置ＣＯＮＴからＸ軸方向の駆動信号が供給されると、Ｘ軸方向駆動軸３０４を回転させる。Ｘ軸方向駆動軸３０４が回転すると、液滴吐出ヘッド３０１はＸ軸方向に移動する。
Ｙ軸方向ガイド軸３０５は、基台３０９に対して動かないように固定されている。ステージ３０７は、Ｙ軸方向駆動モータ３０３を備えている。Ｙ軸方向駆動モータ３０３はステッピングモータ等であり、制御装置ＣＯＮＴからＹ軸方向の駆動信号が供給されると、ステージ３０７をＹ軸方向に移動する。
【００２２】
制御装置ＣＯＮＴは、液滴吐出ヘッド３０１に液滴の吐出制御用の電圧を供給する。また、Ｘ軸方向駆動モータ３０２に液滴吐出ヘッド３０１のＸ軸方向の移動を制御する駆動パルス信号を、Ｙ軸方向駆動モータ３０３にステージ３０７のＹ軸方向の移動を制御する駆動パルス信号を供給する。
クリーニング機構３０８は、液滴吐出ヘッド３０１をクリーニングするものである。クリーニング機構３０８には、図示しないＹ軸方向の駆動モータが備えられている。このＹ軸方向の駆動モータの駆動により、クリーニング機構は、Ｙ軸方向ガイド軸３０５に沿って移動する。クリーニング機構３０８の移動も制御装置ＣＯＮＴにより制御される。
ヒータ３１５は、ここではランプアニールにより基板Ｐを熱処理する手段であり、基板Ｐ上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ３１５の電源の投入及び遮断も制御装置ＣＯＮＴにより制御される。
【００２３】
液滴吐出装置ＩＪは、液滴吐出ヘッド３０１と基板Ｐを支持するステージ３０７とを相対的に走査しつつ基板Ｐに対して液滴を吐出する。ここで、以下の説明において、Ｘ軸方向を走査方向、Ｘ軸方向と直交するＹ軸方向を非走査方向とする。従って、液滴吐出ヘッド３０１の吐出ノズルは、非走査方向であるＹ軸方向に一定間隔で並んで設けられている。なお、図１（ａ）では、液滴吐出ヘッド３０１は、基板Ｐの進行方向に対し直角に配置されているが、液滴吐出ヘッド３０１の角度を調整し、基板Ｐの進行方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド３０１の角度を調整することで、ノズル間のピッチを調節することができる。また、基板Ｐとノズル面との距離を任意に調節できるようにしてもよい。
【００２４】
図１（ｂ）は、ピエゾ方式による液体材料の吐出原理を説明するための液滴吐出ヘッドの概略構成図である。
図１（ｂ）において、液体材料（インク；機能液）を収容する液体室３２１に隣接してピエゾ素子３２２が設置されている。液体室３２１には、液体材料を収容する材料タンクを含む液体材料供給系３２３を介して液体材料が供給される。ピエゾ素子３２２は駆動回路３２４に接続されており、この駆動回路３２４を介してピエゾ素子３２２に電圧を印加し、ピエゾ素子３２２を変形させて液体室３２１を弾性変形させる。そして、この弾性変形時の内容積の変化によってノズル３２５から液体材料が吐出されるようになっている。
この場合、印加電圧の値を変化させることにより、ピエゾ素子３２２の歪み量を制御することができる。また、印加電圧の周波数を変化させることにより、ピエゾ素子３２２の歪み速度を制御することができる。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
【００２５】
［ＴＦＴアレイ基板の製造方法］
以下、図２から図５を参照してＴＦＴアレイ基板の各製造工程について説明する。
図２から図５は、本実施形態の製造方法における一連の工程を示す断面工程図である。なお、図３〜図５においては、ゲート電極に含有するＰｄ核２６を省略して図示する。
本実施形態の製造方法は、ガラス基板上にバンクを形成し、このバンクに囲まれた領域に液滴吐出装置ＩＪを用いた液滴吐出法により電極パターン及び配線パターンを形成することで薄膜トランジスタを作製し、ＴＦＴアレイ基板を製造する方法である。
【００２６】
＜ゲート電極形成工程＞
まず、図２の各図に示すように、基体となるガラス基板Ｐ上を用意し、その一面側にバンク３０を形成した後、バンク３０に設けた開口部３０ａに対し所定のインクを滴下することで、開口部３０ａ内にゲート電極８０（導電層）を形成する。このゲート電極形成工程は、バンク形成工程と、撥液化処理工程と、ゲート電極形成工程と、焼成工程と、を含むものとなっている。
【００２７】
（バンク形成工程）
まず、ゲート電極８０（及び走査線１８ａ）をガラス基板上に所定パターンで形成するために、図２（ａ）に示すように、ガラス基板Ｐ上にゲート電極８０に対応した所定パターンの開口部３０ａを有するバンク３０を形成する。バンク３０は、基板面を平面的に区画する仕切部材であり、このバンクの形成にはフォトリソグラフィ法や印刷法等、任意の方法を用いることができる。例えば、フォトリソグラフィ法を使用する場合は、スピンコート、スプレーコート、ロールコート、ダイコート、ディップコート等所定の方法で、ガラス基板Ｐ上に形成するバンクの高さに合わせてアクリル樹脂等の有機系感光性材料を塗布して感光性材料層を形成する。そして、形成したいバンク形状に合わせて感光性材料層に対して紫外線を照射することで、ゲート電極用の開口部３０ａを備えたバンク３０を形成する。また、バンク３０は、ポリシラザン、ポリシロキサン、又はポリシラン骨格を有する感光性材料から形成される無機膜であってもよい。
【００２８】
（撥液化処理工程）
次に、バンク３０に対し撥液化処理を行い、その表面に撥液性を付与する。撥液化処理としては、例えば大気雰囲気中でテトラフルオロメタンを処理ガスとするプラズマ処理法（ＣＦ４プラズマ処理法）を採用することができる。ＣＦ４プラズマ処理の条件は、例えばプラズマパワーが５０ｋＷ〜１０００ｋＷ、４フッ化メタンガス流量が５０ｍｌ／ｍｉｎ〜１００ｍｌ／ｍｉｎ、プラズマ放電電極に対する基板搬送速度が０．５ｍｍ／ｓｅｃ〜１０２０ｍｍ／ｓｅｃ、基板温度が７０℃〜９０℃である。なお、処理ガスとしては、テトラフルオロメタン（四フッ化炭素）に限らず、他のフルオロカーボン系のガスを用いることもできる。
このような撥液化処理を行うことにより、バンク３０には、これを構成する樹脂中にフッ素基が導入され、高い撥液性が付与される。
【００２９】
また、上記撥液化処理に先立って、開口部３０ａの底面に露出されたガラス基板Ｐの表面を清浄化する目的で、Ｏ２プラズマを用いたアッシング処理やＵＶ（紫外線）照射処理を行っておくことが好ましい。この処理を行うことで、ガラス基板Ｐ表面のバンクの残渣を除去することができ、撥液化処理後のバンク３０の接触角と当該基板表面の接触角との差を大きくすることができ、後段の工程で開口部３０ａ内に配される液滴を正確に開口部３０ａの内側に閉じ込めることができる。また、バンク３０がアクリル樹脂やポリイミド樹脂からなるものである場合、ＣＦ４プラズマ処理に先立ってバンク３０をＯ２プラズマに曝しておくと、よりフッ素化（撥液化）されやすくなるという性質があるので、バンク３０をこれらの樹脂材料で形成している場合には、ＣＦ４プラズマ処理に先立ってＯ２アッシング処理を施すことが好ましい。
【００３０】
上記Ｏ２アッシング処理は、具体的には、ガラス基板Ｐに対しプラズマ放電電極からプラズマ状態の酸素を照射することで行う。処理条件としては、例えばプラズマパワーが５０Ｗ〜１０００Ｗ、酸素ガス流量が５０ｍｌ／ｍｉｎ〜１００ｍｌ／ｍｉｎ、プラズマ放電電極に対する基板Ｐの板搬送速度が０．５１０ｍｍ／ｓｅｃ〜１０ｍｍ／ｓｅｃ、基板温度が７０℃〜９０℃である。
【００３１】
なお、バンク３０に対する撥液化処理（ＣＦ４プラズマ処理）により、先に行われた残渣処理により親液化された基板Ｐ表面に対し多少は影響があるものの、特に基板Ｐがガラス等からなる場合には、撥液化処理によるフッ素基の導入が起こりにくいため、基板Ｐの親液性、すなわち濡れ性が実質上損なわれることはない。また、バンク３０については、撥液性を有する材料（例えばフッ素基を有する樹脂材料）によって形成することにより、その撥液処理を省略するようにしてもよい。
【００３２】
（ゲート電極形成工程）
次に、図２（ｂ）に示すように、バンク３０に囲まれた開口部３０ａ（ゲート電極形成領域）に、液滴吐出装置ＩＪの液滴吐出ヘッド３０１からゲート電極形成用インク８０ａを滴下する。このとき、バンク３０の表面には撥液性が付与されており、開口部３０ａの底面部の基板表面には親液性が付与されているので、吐出された液滴の一部がバンク３０に載っても、バンク表面で弾かれて開口部３０ａ内に滑り込むようになっている。
【００３３】
ここで、本実施形態に係る製造方法で用いられる、液滴吐出ヘッド３０１からの吐出に好適なゲート電極形成用インク８０ａ（液体材料）について説明する。
本実施形態のゲート電極形成用インク８０ａは、導電性微粒子を分散媒に分散させた分散液もしくはその前駆体に、さらにＰｄ粒子（めっき核）を混入させたものが用いられる。
【００３４】
ここで、導電性微粒子として、例えばＡｕ、Ａｇ、Ｃｕ、Ｐｄ、ＮｂおよびＮｉ等を含有する金属微粒子の他、これらの前駆体、合金、酸化物、並びに導電性ポリマーやインジウム錫酸化物等の微粒子などが用いられる。これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。導電性微粒子の粒径は１ｎｍ〜０．１μｍ程度であることが好ましい。０．１μｍより大きいと、後述する液体吐出ヘッド３０１のノズルに目詰まりが生じるおそれがあるだけでなく、得られる膜の緻密性が悪化する可能性がある。また、１ｎｍより小さいと、導電性微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。
【００３５】
分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、ｎ−ヘプタン、ｎ−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、１，２−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法（インクジェット法）への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。
なお、本実施形態においては、Ａｇ（銀）の導電性微粒子をジエチレングリコールジエチルエーテルの溶媒（分散媒）に溶解させたゲート電極形成用インク８０ａが用いられる。
【００３６】
上記導電性微粒子の分散液の表面張力は０．０２Ｎ／ｍ〜０．０７Ｎ／ｍの範囲内であることが好ましい。インクジェット法にて液体を吐出する際、表面張力が０．０２Ｎ／ｍ未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、０．０７Ｎ／ｍを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量や、吐出タイミングの制御が困難になる。表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。
【００３７】
上記分散液の粘度は１ｍＰａ・ｓ〜５０ｍＰａ・ｓであることが好ましい。インクジェット法を用いて液体材料を液滴として吐出する際、粘度が１ｍＰａ・ｓより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が５０ｍＰａ・ｓより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となるだけでなく、液滴の吐出量が減少する。
【００３８】
ゲート電極形成用インク８０ａに含有させるＰｄ粒子は、後述する無電解めっき処理により拡散防止層を析出させるための触媒金属もしくは触媒金属を形成する前駆体を選択的に吸着する物質として機能するものである。なお、上述したＰｄ粒子の他に、ＳｎＣｌ２又はＰｄＣｌ２（Ｐｄイオン）や、ＰｄＣｌ２，硝酸パラジウム及び酢酸パラジウムのようなＰｄ塩や、ＳｎＰｄコロイド分散液、ポリビニルアルコール（ＰＶＡ）又はポリビニルピロリドン（ＰＶＰ）等の水溶性重合体で保持されたＰｄゾル等を好適に用いることができる。
【００３９】
次いで、電極形成用インクからなる液滴を吐出した後、分散媒の除去のため、必要に応じて乾燥処理を行う。乾燥処理は、例えば基板Ｐを加熱する通常のホットプレート、電気炉などによる加熱処理によって行うことができる。本実施形態では、例えば１８０℃で６０分間程度の加熱を行う。この加熱は窒素ガス雰囲気下など、必ずしも大気中で行う必要はない。
【００４０】
また、この乾燥処理は、ランプアニールによって行うこともできる。ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、ＹＡＧレーザ、アルゴンレーザ、炭酸ガスレーザ、ＸｅＦ、ＸｅＣｌ、ＸｅＢｒ、ＫｒＦ、ＫｒＣｌ、ＡｒＦ、ＡｒＣｌなどのエキシマレーザなどを光源として使用することができる。これらの光源は一般には、出力１０Ｗ〜５０００Ｗの範囲のものが用いられるが、本実施形態では１００Ｗ〜１０００Ｗの範囲で十分である。この中間乾燥工程を行うことにより、図２（ｃ）に示すように、固体のゲート電極８０が形成される。
【００４１】
（焼成工程）
吐出工程後の乾燥膜は、微粒子間の電気的接触を向上させるために、分散媒を完全に除去する必要がある。また、液中での分散性を向上させるために有機物などのコーティング剤が導電性微粒子の表面にコーティングされている場合には、このコーティング剤も除去する必要がある。そのため、吐出工程後のガラス基板Ｐには熱処理及び／又は光処理が施される。
【００４２】
この熱処理及び／又は光処理は通常大気中で行われるが、必要に応じて、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行うこともできる。熱処理及び／又は光処理の処理温度は、分散媒の沸点（蒸気圧）、雰囲気ガスの種類や圧力、微粒子の分散性や酸化性等の熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜決定されるが、係る構成でも、ゲート電極８０が先に挙げた材料を用いて形成されているので、２５０℃以下の焼成温度とすることができる。ただし本工程では、ガラス基板Ｐ上に半導体層は設けられていないので、バンク３０の耐熱温度の範囲内で焼成温度を高めることができ、例えば２５０℃以上、あるいは３００℃程度の焼成温度とすることでさらに良好な導電性を具備した金属配線を形成することができる。なお、焼成工程後のゲート電極８０の膜厚は５００ｎｍ〜１５００ｎｍ程度とすることが好ましい。
【００４３】
＜拡散防止層形成工程＞
次に、ゲート電極８０上に拡散防止層８２（バリアメタル）を無電解めっき処理により形成する。
まず、ゲート電極８０表面に付着した有機物等をオゾン処理、プラズマアッシング処理により除去する。次に、有機物を除去したゲート電極８０表面にオゾン水処理等により親液性を付与する。
【００４４】
次に、図２（ｄ）に示すように、無電解めっき処理によりゲート電極８０上に拡散防止層８２を形成する。具体的には、ゲート電極８０上にＰｄ核が形成されたガラス基板ＰをＮｉの導電性微粒子が分散されると共に還元剤が溶解されためっき浴に所定時間浸漬させる。ここで、ゲート電極８０中には、めっき核としてのＰｄ金属が含有されており、ゲート電極中には金属Ｐｄが均一に分散された状態となっている。そのため、ゲート電極表面に露出、及びゲート電極の上層に埋没されるＰｄ核が後述する無電解めっき処理時に触媒としての機能を果たす。そのため、ゲート電極８０上のＰｄ核２６を核として、次亜燐酸ナトリウムの還元剤により溶液中に溶解しているＮｉ金属イオンがＮｉ金属に還元され、ゲート電極８０上にＮｉ金属が析出する。このとき、Ｎｉ金属はバンク３０の高さまで析出成長させる。これにより、図２（ｄ）に示すように、バンク３０に区画されたゲート電極８０上に選択的にＮｉからなる拡散防止層８２が形成される。なお、還元剤としては、上述した他に、水素化ホウ素ナトリウム等の還元剤、酒石酸ナトリウムカリウム等の錯化剤を配合して調製した市販品を用いることができる。
【００４５】
また、拡散防止層８２の膜厚は、２０ｎｍ〜４００ｎｍ程度とすることが好ましい。拡散防止層８２の膜厚が２０ｎｍ未満では、ゲート電極８０から後述するゲート絶縁膜８３への金属元素の拡散を十分に防止することができず、４００ｎｍを超える膜厚では、ゲート電極８０（及び走査線１８ａ）の抵抗が上昇するため好ましくない。
【００４６】
なお、上記各工程では、Ａｇからなるゲート電極８０と、Ｎｉからなる拡散防止層８２とを形成しているが、ゲート電極８０は、Ａｇ以外の金属、例えばＣｕやＡｌ、あるいはこれらの金属を主成分とする合金であっても構わない。また、拡散防止層８２は、Ｎｉ以外のＴｉやＷ、Ｍｎ、あるいはこれらの金属を主成分とする合金であっても構わない。
【００４７】
本実施形態において、拡散防止のための拡散防止層８２をゲート電極８０上に形成する方法として、上述したように、ゲート電極８０上に液滴吐出法により選択的にめっき核吸着膜２０を形成し、このめっき核吸着膜２０にＰｄ核２６を吸着させた後、Ｐｄ核２６を触媒としてゲート電極８０上に無電解めっき処理により選択的に拡散防止材料を付着させて、拡散防止層８２を形成している。この拡散防止層８２の形成方法は、以下に説明するソース電極及びドレイン電極の下層及び上層に形成される拡散防止層８２にも適用される。
【００４８】
＜ゲート絶縁膜形成工程＞
次に、図３（ａ）に示すように、ゲート電極８０上に窒化珪素からなるゲート絶縁膜８３を形成する。このゲート絶縁膜８３は、例えばプラズマＣＶＤ法により全面成膜した後、フォトリソグラフィ法により適宜パターニングすることで形成することができる。ＣＶＤ工程において用いる原料ガスとしては、モノシランと一酸化二窒素との混合ガスや、ＴＥＯＳ（テトラエトキシシラン、Ｓｉ（ＯＣ２Ｈ５）４）と酸素、ジシランとアンモニア等が好適で、形成するゲート絶縁膜８３の膜厚は１５０ｎｍ〜４００ｎｍ程度である。
【００４９】
＜半導体層形成工程＞
次に、図３（ａ）に示すように、ゲート絶縁膜８３上に半導体層３３を形成する。この半導体層３３は、ゲート絶縁膜８３を形成したガラス基板Ｐの全面に、１５０ｎｍ〜２５０ｎｍ程度の膜厚のアモルファスシリコン膜と、膜厚５０ｎｍ〜１００ｎｍ程度のＮ＋シリコン膜とをプラズマＣＶＤ法等により積層形成し、フォトリソグラフィ法により所定形状にパターニングすることで得られる。アモルファスシリコン膜の形成工程で用いる原料ガスとしては、ジシランやモノシランが好適である。続くＮ＋シリコン膜の形成工程では、上記アモルファスシリコン膜の形成で用いた成膜装置に、Ｎ＋シリコン層形成用の原料ガスを導入して成膜を行うことができる。
【００５０】
その後、上記アモルファスシリコン膜及びＮ＋シリコン膜を、フォトリソグラフィ法により図３（ａ）に示す形状にパターニングすることで、ゲート絶縁膜８３上に所定平面形状のアモルファスシリコン層８４とＮ＋シリコン層８５とが積層された半導体層３３が得られる。パターニングに際しては、Ｎ＋シリコン膜の表面に、図示の半導体層３３の側断面形状と同様の略凹形のレジストを選択配置し、係るレジストをマスクにしてエッチングを行う。このようなパターニング法によりゲート電極８０と平面的に重なる領域にてＮ＋シリコン層８５が選択的に除去されて２つの領域に分割され、これらのＮ＋シリコン層８５，８５が、それぞれソースコンタクト領域及びドレインコンタクト領域を形成する。
【００５１】
＜電極形成工程＞
次に、半導体層３３が形成されたガラス基板Ｐ上に、ソース電極３４及びドレイン電極３５を形成する。この電極形成工程は、バンク形成工程と、撥液化工程と、第１拡散防止層形成工程と、電極膜形成工程と、第２拡散防止層形成工程と、焼成工程と、を含むものである。
【００５２】
（バンク形成工程）
アモルファスシリコン層８４、Ｎ＋シリコン層８５を形成した後、図３（ｂ）に示すように、ソース電極及びドレイン電極のパターンに対応した開口部を有するバンクをガラス基板Ｐ上に形成する。バンクは上述したように、フォトリソグラフィ法や印刷法等、任意の方法により形成することができる。
【００５３】
ここでは、２種類のバンク、つまり第１バンク部３１ｂと第２バンク部３１ａとを形成するものとしているが、まず第１バンク部３１ｂは、図３（ｂ）に示すように、アモルファスシリコン層８４及びＮ＋シリコン層上であって、アモルファスシリコン層８４の略中央部に位置するように紫外線照射による感光を行う。すなわち、この第１バンク部３１ｂは、後段の工程で形成するソース電極とドレイン電極とを平面的に区画する仕切部材として形成される。一方、第２バンク部３１ａは、図３（ｂ）に示すように、アモルファスシリコン層８４の外側の領域に、アモルファスシリコン層８４を取り囲むように形成する。なお、本実施形態において、第１バンク部３１ｂと第２バンク部３１ａとに区画された図３（ｂ）中左側の領域をソース電極形成領域３４ａと称し、図３（ｂ）中右側の領域をドレイン電極形成領域３５ａと称する。
【００５４】
また、各バンク部３１ａ、３１ｂ間におけるバンク形成時のレジスト（有機物）残渣を除去するために、残渣処理を施すことが好ましい。この残渣処理としては、紫外線を照射することにより残渣処理を行うＵＶ照射処理や大気雰囲気中で酸素を処理ガスとするＯ２アッシング処理等を選択できるが、ここではＯ２アッシング処理を実施する。アッシング処理の条件は、先のバンク３０のパターニング時に用いた条件と同等の条件でよい。
【００５５】
（撥液化処理工程）
次に、上述した方法と同様の方法により、各バンク部３１ａ、３１ｂに対し、プラズマ処理法等により撥液化処理を行い、バンク部３１ａ、３１ｂ表面に撥液性を付与する。
【００５６】
（第１拡散防止材料配置工程）
次に、図３（ｃ）に示すように、第１バンク部３１ｂと第２バンク部３１ａとに囲まれた領域に第１拡散防止層６１を形成する。なお、上述した拡散防止層８２の無電解めっき法による形成方法は、導電層中に触媒となるＰｄ金属を添加するため、導電層（ソース電極、ドレイン電極）の下方側に形成する場合には適用することが困難である。そこで、本実施形態では、ソース電極及びドレイン電極の下層に形成する拡散防止層８２は上記無電解めっき法ではなく液滴吐出法により形成する。
【００５７】
まず、第１バンク部３１ｂと第２バンク部３１ａに囲まれたソース電極形成領域３４ａ及びドレイン電極形成領域３５ａ内に付着した有機物等をプラズマアッシング処理等により除去する。次に、有機物を除去したソース電極形成領域３４ａ及びドレイン電極形成領域３５ａをオゾン水処理等により親水化する。
【００５８】
次に、第１拡散防止層形成用インクを液滴吐出装置ＩＪによりバンク３０の開口部３０ａに配置する。第１拡散防止層形成用インクとしては、Ｎｉ（ニッケル）等の導電性微粒子を水及びジエタノールアミン等の溶媒（分散媒）に分散させたものが用いられる。このとき、バンク３０の表面には撥液性が付与されており、開口部３０ａの底面部の基板表面には親液性が付与されているので、吐出された液滴の一部がバンク３０に載っても、バンク表面で弾かれて開口部３０ａ内に滑り込むようになっている。
【００５９】
（乾燥工程）
次に、インク８２ａ中の溶媒の除去するため、塗布したインクを必要に応じてホットプレート等により乾燥処理をする。本実施形態では、例えば１８０℃加熱を６０分間程度行う。この加熱はＮ２雰囲気下など、必ずしも大気中で行う必要はない。
【００６０】
（焼成工程）
次に、微粒子間の電気的接触をよくするために分散媒を完全に除去する必要がある。また、導電性微粒子の表面に分散性を向上させるために有機物などのコーティング剤がコーティングされている場合には、このコーティング剤も除去する必要がある。そのため、乾燥工程後の基板に熱処理及び／又は光処理を施す。
このようにして、図３（ｃ）に示すように、ソース電極形成領域３４ａ及びドレイン電極形成領域３５ａのそれぞれに第１拡散防止層６１をゲート絶縁膜８３とＮ＋シリコン層８５とに跨って形成する。
【００６１】
（電極膜形成工程）
次に、図４（ａ）に示すように、液滴吐出装置ＩＪにより、電極（ソース電極及びドレイン電極）形成用のインクを上記第１拡散防止層６１上に塗布する。ソース電極及びドレイン電極形成用インクには、導電性微粒子を分散媒に分散させた分散液、もしくはその前駆体に、さらにＰｄ粒子（めっき核）が混入されたものが用いられる。なお、めっき核としてはＰｄ粒子に限定されることはなく、上述したように、ＳｎＣｌ２又はＰｄＣｌ２を分散媒に分散させたコロイド水溶液等を上記インクに添加しても良い。
【００６２】
この電極膜工程では、液滴吐出ヘッドから電極膜形成用のインクを液滴にして吐出し、その液滴を基板Ｐ上の第１バンク部３１ｂ、第２バンク部３１ａに囲まれたソース電極形成領域３４ａ及びドレイン電極形成領域３５ａに配置する。このとき、バンク部３１ａ，３１ｂの表面には撥液性が付与されているため、吐出された液滴の一部がバンク部３１ａ、３１ｂ上に載っても、バンク表面が撥液性となっていることによりバンク部３１ａ、３１ｂの表面で弾かれ、滴下されたインクは上記領域３４ａ，３５ａに流れ落ちる。
【００６３】
なお、この電極膜形成工程に先立って、先に形成されている第１拡散防止層６１の表面に、上記インクの濡れ性を改善するための中間層を形成してもよい。この中間層としては、例えばＭｎ等を用いることができ、その成膜に際しては液滴吐出法を用いることができる。
【００６４】
（乾燥工程）
液滴を吐出した後、分散媒の除去のため、必要に応じて上述した方法と同様の方法により乾燥処理をする。この中間乾燥工程を行うことにより、図４（ａ）に示すように、拡散防止６１，６１上のそれぞれにソース電極３４とドレイン電極３５とが形成される。
【００６５】
（焼成工程）
次に、吐出工程後のソース電極３４及びドレイン電極３５の微粒子間の電気的接触をよくするために、熱処理及び／又は光処理により分散媒を完全に除去する。
【００６６】
（第２拡散防止層形成工程）
次に、図４（ｂ）に示すように、第１バンク部３１ｂと第２バンク部３１ａとに囲まれたソース電極３４及びドレイン電極３５上に第２拡散防止層６８，６８を形成する。なお、第２拡散防止層は、導電層（ソース電極及びドレイン電極）の上層に形成するため、ゲート電極８０上に形成した拡散防止層６１と同様の方法により形成することができる。
【００６７】
まず、第１バンク部３１ｂと第２バンク部３１ａに囲まれたソース電極３４及びドレイン電極３５上に付着した有機物等をプラズマアッシング処理等により除去する。次に、有機物を除去したゲート電極８０表面をオゾン水処理等により親水化する。
【００６８】
次に、無電解めっき処理によりソース電極３４及びドレイン電極３５上に拡散防止層６８を形成する。具体的には、ソース電極３４及びドレイン電極３５上にＰｄ核が形成されたガラス基板ＰをＮｉの導電性微粒子が分散されると共に還元剤が溶解されためっき浴に所定時間浸漬させる。すると、ソース電極３４及びドレイン電極３５上のＰｄ核２６を核として、次亜燐酸ナトリウムの還元剤により溶液中に溶解しているＮｉ金属イオンがＮｉ金属に還元され、ソース電極３４及びドレイン電極３５上にＮｉ金属が析出する。このとき、バンク３０の高さまでＮｉ金属を析出成長させる。これにより、第１バンク部３１ｂと第２バンク部３１ａに区画されたソース電極３４及びドレイン電極３５上に選択的にＮｉからなる第２拡散防止層６８，６８が形成される。
【００６９】
なお、本実施形態において第１拡散防止層６１及び第２拡散防止層６８の膜厚は、それぞれ２０ｎｍ〜４００ｎｍ程度とすることが好ましい。また、ソース電極３４及びドレイン電極３５の膜厚は、５００ｎｍ〜１５００ｎｍ程度とすることが好ましい。第１拡散防止層６１の膜厚が２０ｎｍ未満では、ソース電極３４及びドレイン電極３５から半導体層３３への金属元素の拡散を十分に防止することができず、４００ｎｍを超える膜厚では、ソース電極３４（及びデータ線１６）、ドレイン電極３５の抵抗が上昇するため好ましくない。また、第２拡散防止層６８の膜厚が２０ｎｍ未満では、ソース電極３４及びドレイン電極３５から後述するバンク３１ｃ（図４（ｂ）参照）及び液晶層への金属元素の拡散を十分に防止することができず、４００ｎｍを超える膜厚では、ソース電極３４、ドレイン電極３５の抵抗が上昇するため好ましくない。
【００７０】
また、上記各工程では、ソース電極３４及びドレイン電極３５はＡｇから形成しているが、例えばＣｕやＡｌ、あるいはこれらの金属を主成分とする合金であっても構わない。さらに、第１拡散防止層６１及び第２拡散防止層６８はＮｉから形成しているが、ＴｉやＷ、Ｍｎ、あるいはこれらの金属を主成分とする合金であっても構わない。
【００７１】
＜バンク除去工程＞
次に、図４（ｃ）に示すように、ガラス基板Ｐ上に形成されている第１バンク部３１ｂと第２バンク部３１ａとを選択除去する。この除去工程では、プラズマアッシングやオゾンアッシング等のアッシング処理によりバンク部３１ａ、３１ｂを除去する。プラズマアッシングは、プラズマ化した酸素ガス等のガスとバンクとを反応させ、バンクを気化させて除去する方法である。また、オゾンアッシングは、オゾン（Ｏ３）を分解して活性酸素とし、活性酸素とバンクとを反応させることでバンクを気化させて除去する方法である。このバンク除去工程により、図４（ｃ）に示すように、ガラス基板Ｐ上に形成された薄膜トランジスタ（ＴＦＴ）６０を得ることができる。
【００７２】
＜画素電極形成工程＞
次に、ＴＦＴ６０が形成されたガラス基板Ｐ上に、画素電極１９を形成する。この画素電極形成工程は、バンク形成工程と、撥液化処理工程と、液体材料配置工程と、焼成工程と、を有する。
【００７３】
（バンク形成工程）
次に、図５（ａ）に示すように、基板Ｐ上の所定位置に画素電極１９を形成するためのバンク３１ｃを形成する。このバンク３１ｃは、ＴＦＴ６０を部分的に覆って形成され、平面的には各画素電極１９を取り囲む略格子状に形成される。バンク３１ｃの形成はフォトリソグラフィ法や印刷法等、任意の方法で行うことができる。例えば、フォトリソグラフィ法を使用する場合は、スピンコート、スプレーコート、ロールコート、ダイコート、ディップコート等所定の方法で、形成するバンク３１ｃの高さに合わせてアクリル樹脂等を主体とする有機系感光性材料を塗布して感光性材料層を形成し、その後バンク形状に合わせて感光性材料層に対して紫外線を照射する。
ここでは、ＴＦＴ６０の構成部材のうち、ドレイン電極３５が、バンク３１ｃに囲まれる領域内に突出するようにバンク３１ｃをパターン形成する。またこのバンク３１ｃのパターニングにおいて、基板Ｐ上に既設のドレイン電極３５の表面部分には第２拡散防止層６８が形成されているので、エッチング液がソース電極３４及びドレイン電極３５に進入してこれらを侵食するのを防止することができる。また、バンク３１ｃは、上述したように、ポリシラザン、ポリシロキサン、又はポリシラン骨格を有する感光性材料から形成される無機膜であってもよい。
【００７４】
なお、バンク３１ｃに囲まれる領域におけるバンク形成時のレジスト（有機物）残渣を除去するために、上述した方法と同様の方法により、ＵＶ照射処理及びＯ２アッシング処理等の残渣処理を施すことが好ましい。
【００７５】
（撥液化処理工程）
続いて、バンク３１ｃに対し撥液化処理を行い、その表面に撥液性を付与する。撥液化処理としては、先に述べた撥液化処理と同様の処理方法を用いることができる。
なお、バンク３１ｃに対する撥液化処理により、先に行われた残渣処理により親液化されたゲート絶縁膜８３の表面に多少は影響があるものの、ゲート絶縁膜８３には撥液化処理によるフッ素基の導入が起こりにくいため、その親液性（濡れ性）を損なうことはない。また、バンク３１ｃを、撥液性を有する材料（例えばフッ素基を有する樹脂材料）によって形成している場合には撥液処理を省略することができる。
【００７６】
（液体材料配置形成工程）
次に、液滴吐出装置ＩＪによる液滴吐出法を用いて、画素電極を形成するためのインク（液体材料）をバンク３１ｃに囲まれた領域に塗布する。ここでは、ＩＴＯ、ＩＺＯ、ＦＴＯ等の透光性導電材料の微粒子を溶媒（分散媒）に分散させたインクを吐出する。上記透光性導電材料の前駆体や金属有機化合物を含むインクを用いてもよい。
【００７７】
（乾燥工程）
次いで、電極形成用インクからなる液滴を吐出した後、分散媒の除去のため、上述した方法と同様の方法により必要に応じて乾燥処理をする。この中間乾燥工程を行うことにより、図５（ｂ）に示すように、所望の画素電極１９が形成される。
【００７８】
（焼成工程）
吐出工程後の乾燥膜は、微粒子間の電気的接触をよくするために、分散媒を完全に除去する必要がある。また、導電性微粒子の表面に分散性を向上させるために有機物などのコーティング剤がコーティングされている場合には、このコーティング剤も除去する必要がある。そのため、吐出工程後の基板には熱処理及び／又は光処理が施される。
【００７９】
以上の工程により、吐出工程後の乾燥膜は微粒子間の電気的接触が確保され、導電性膜に変換される結果、基板Ｐ上に画素電極１９が形成され、薄膜トランジスタ６０を具備したＴＦＴアレイ基板を製造することができる。
【００８０】
なお、各実施形態で示した薄膜トランジスタの製造方法は、薄膜トランジスタを具備した各種電気光学装置の製造方法に適用することができる。例えば、液晶装置、有機エレクトロルミネッセンス表示装置、プラズマ表示装置等の薄膜トランジスタを形成する際に採用するのが好適である。
【００８１】
本実施形態によれば、バンク３０に配置するゲート電極形成用インク８０ａはＰｄ核２６を含有するため、かかる基板Ｐを無電解めっき処理すると、ゲート電極形成用インク８０ａに含有するＰｄ核２６が触媒（シード層）として機能し、ゲート電極８０上にのみ選択的にめっき析出する。また、無電解めっき法により拡散防止層８２を形成するため、バンク３０の融点以下の温度で、緻密で密着性の良い拡散防止層８２を形成することができる。これにより、ゲート電極８０を構成する元素材料が他の層へ拡散することを防止することができる。さらに、ゲート電極形成用インク８０ａ中にめっき核を含有させるため、別途ゲート電極８０上に拡散防止材料を析出させるための触媒処理工程を設ける必要がなくなり、全体の工程数を削減することができ、低コスト化を図ることができる。
【００８２】
この方法によれば、触媒となるめっき核にＰｄを用いることで、ゲート電極８０上にＮｉ等の金属を選択的に析出させることが可能となる。
【００８３】
この方法によれば、フォトリソグラフィ工程およびエッチング工程を削減することができ、プロセスが大幅に簡略化される。また、ゲート電極８０上に選択的にめっき核を配置することで、材料の使用量を削減でき、生産性の向上を図ることができる。
【００８４】
＜液晶表示装置＞
図６は、上述した方法により形成された薄膜トランジスタ６０を有するＴＦＴアレイ基板を備えた液晶表示装置１００を示す等価回路図である。
本実施の形態の液晶表示装置において、画像表示領域を構成するマトリクス状に配置された複数のドットには、画素電極１９と当該画素電極１９を制御するためのスイッチング素子であるＴＦＴ６０とがそれぞれ形成されており、画像信号が供給されるデータ線（電極配線）１６が当該ＴＦＴ３０のソースに電気的に接続されている。データ線１６に書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給されるか、あるいは相隣接する複数のデータ線１６に対してグループ毎に供給される。また、走査線（電極配線）１８ａがＴＦＴ６０のゲートに電気的に接続されており、複数の走査線１８ａに対して走査信号Ｇ１、Ｇ２、…、Ｇｍが所定のタイミングでパルス的に線順次で印加される。また、画素電極１９はＴＦＴ６０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ６０を一定期間だけオンすることにより、データ線１６から供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。
【００８５】
画素電極１９を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、後述する共通電極との間で一定期間保持される。そして、この印加される電圧レベルに応じて液晶の分子集合の配向や秩序が変化するのを利用して光を変調し、任意の階調表示を可能にしている。また各ドットには、液晶に書き込まれた画像信号がリークするのを防止するために、画素電極１９と共通電極との間に形成される液晶容量と並列に蓄積容量７０が付加されている。符号１８ｂはこの蓄積容量７０の一側の電極に接続された容量線である。
【００８６】
次に、図７は、液晶表示装置１００の全体構成図である。
液晶表示装置１００は、ＴＦＴアレイ基板１０と、対向基板２５とが、平面視略矩形枠状のシール材５２を介して貼り合わされた構成を備えており、前記両基板１０，２５の間に挟持された液晶が、シール材５２によって前記基板間に封入されたものとなっている。なお、図７では、対向基板２５の外周端が、シール材５２の外周端に平面視で一致するように表示している。
【００８７】
シール材５２の内側の領域には、遮光性材料からなる遮光膜（周辺見切り）５３が矩形枠状に形成されている。シール材５２の外側の周辺回路領域には、データ線駆動回路２０１と実装端子２０２とがＴＦＴアレイ基板１０の一辺に沿って配設されており、この一辺と隣接する２辺に沿ってそれぞれ走査線駆動回路１０４，１０４が設けられている。ＴＦＴアレイ基板１０の残る一辺には、前記走査線駆動回路１０４，１０４間を接続する複数の配線１０５が形成されている。また、対向基板２５の角部には、ＴＦＴアレイ基板１０と対向基板２５との間で電気的導通をとるための複数の基板間導通材１０６が配設されている。
【００８８】
次に、図８は、液晶表示装置１００の画素構成を示す平面構成図である。
図８に示すように、液晶表示装置１００の表示領域には、複数の走査線１８ａが図示左右方向に延在しており、これらの走査線に交差する方向に複数のデータ線１６が延在している。図８において、走査線１８ａとデータ線１６とに囲まれた平面視矩形状の領域がドット領域である。１つのドット領域に対応して３原色のうち１色のカラーフィルタが形成され、図示した３つのドット領域で３色の着色部２２Ｒ，２２Ｇ，２２Ｂを有する１つの画素領域を形成している。これらの着色部２２Ｒ，２２Ｇ，２２Ｂは、液晶表示装置１００の表示領域内に周期的に配列されている。
【００８９】
図８に示す各ドット領域内には、ＩＴＯ（インジウム錫酸化物）等の透光性の導電膜からなる平面視略矩形状の画素電極１９が設けられており、画素電極１９と、走査線１８ａ、データ線１６との間に、ＴＦＴ６０が介挿されている。ＴＦＴ６０は、半導体層３３と、半導体層３３の下層側（基板側）に設けられたゲート電極８０と、半導体層３３の上層側に設けられたソース電極３４と、ドレイン電極３５とを備えて構成されている。半導体層３３とゲート電極８０とが対向する領域には、ＴＦＴ３０のチャネル領域が形成されており、その両側の半導体層には、ソース領域、及びドレイン領域が形成されている。
【００９０】
ゲート電極８０は、走査線１８ａの一部をデータ線１６の延在方向に分岐して形成されており、その先端部において、半導体層３３と図示略の絶縁膜（ゲート絶縁膜）を介して紙面垂直方向に対向している。ソース電極３４は、データ線１６の一部を走査線１８ａの延在方向に分岐して形成されており、半導体層３３（ソース領域）と電気的に接続されている。ドレイン電極３５の一端（図示左端）側は、前記半導体層３３（ドレイン領域）と電気的に接続されており、ドレイン電極３５の他端（図示右端）側は画素電極１９と電気的に接続されている。
上記構成のもとＴＦＴ６０は、走査線１８ａを介して入力されるゲート信号により所定期間だけオン状態とされることで、データ線１６を介して供給される画像信号を、所定のタイミングで液晶に対して書き込むスイッチング素子として機能するようになっている。
【００９１】
図９は、図８のＢ−Ｂ’線に沿う液晶表示装置１００を構成するＴＦＴアレイ基板１０の断面構成図である。
同図に示す断面構造をみると、ガラス基板Ｐ上には、一部が開口されたバンク３０が形成され、このバンク３０の開口部にＡｇ，Ｃｕ，Ａｌ等の金属材料からなるゲート電極８０が埋設されている。そして、ゲート電極８０上には、拡散防止層と、無機レジスト層とが積層されている。拡散防止層は、Ｎｉ，Ｔｉ，Ｗ，Ｍｎ等から選ばれる１種又は２種以上の金属材料からなり、ゲート電極８０の全面を覆うように形成されている。これにより、ゲート電極８０の金属材料の他層への拡散を防止することができるようになっている。
【００９２】
バンク３０上には、酸化シリコンや窒化シリコン等からなるゲート絶縁膜８３が形成されており、このゲート絶縁膜８３上であってゲート電極８０と平面的に重なる位置に半導体層３３が形成されている。半導体層３３は、アモルファスシリコン層８４と、このアモルファスシリコン層８４上に積層されたＮ＋シリコン層８５とからなる。Ｎ＋シリコン層８５は、アモルファスシリコン層８４上で平面的に離間された２つの部位に分割されており、一方（図示左側）のＮ＋シリコン層８５は、ゲート絶縁膜８３上と当該Ｎ＋シリコン層８５上とに跨って形成されたソース電極３４と電気的に接続され、他方のＮ＋シリコン層８５は、ゲート絶縁膜８３上と当該Ｎ＋シリコン層８５とに跨って形成されたドレイン電極３５と電気的に接続されている。
【００９３】
ソース電極３４及びドレイン電極３５のそれぞれの下層及び上層には、拡散防止層が形成されている。これらの拡散防止層は、ソース電極３４及びドレイン電極３５を覆うように形成され、ソース電極３４及びドレイン電極３５の金属材料の上側及び下側の層（絶縁層）への拡散を防止するようになっている。拡散防止層の材料等については、上述した拡散防止層と同様である。
【００９４】
ドレイン電極３５の一部表面と、ソース電極３４とを覆うように、バンク３１ｃが形成されている。このバンク３１ｃは、実際には、図８に示した各画素電極１９に対応する開口部を具備した平面視略格子状を成してガラス基板Ｐ上に形成されており、液晶表示装置の製造時に、液相法を用いて画素電極１９をパターン形成するための仕切部材として用いられるものである。画素電極１９は、図９に示すように、絶縁膜３１ｃから図示右側へ突出しているドレイン電極３５の上面及び側面と当接するように形成され、ドレイン電極３５と電気的に接続されている。
【００９５】
本実施形態によれば、ゲート電極８０上には上述した方法により形成された緻密で密着性の良い拡散防止層８２が形成される。これにより、加熱処理によりゲート電極８０の金属材料が、ゲート電極８０上に形成されるゲート絶縁膜８３に拡散することを防止することができる。
同様に、ソース電極３４及びドレイン電極３５の下層の第１拡散防止層６１及び上層の第２拡散防止層６８が形成されるため、ソース電極３４等の金属材料が、下層に形成されるゲート絶縁膜８３、及び上層に形成されるバンク３１ｃに拡散することを防止することができる。従って、ゲート絶縁膜８３の絶縁性の低下によるリーク電流の発生を回避することができ、動作信頼性に優れたＴＦＴ６０を得ることができる。
【００９６】
（電子機器）
図１０は、本発明に係る電子機器の一例を示す斜視図である。
この図に示す携帯電話１３００は、本発明の液晶表示装置を小サイズの表示部１３０１として備え、複数の操作ボタン１３０２、受話口１３０３、及び送話口１３０４を備えて構成されている。
上記各実施の形態の電気光学装置は、上記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、映像モニタ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等々の画像表示手段として好適に用いることができる。
本実施形態によれば、上述した動作信頼性に優れたＴＦＴを有する液晶表示装置を備えているため、優れた信頼性を具備し、かつ安価に提供可能な電子機器を得ることができる。
【００９７】
なお、本発明の技術範囲は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。
上記実施形態では拡散防止層をＮｉ金属により形成したがこれに限定されることはなく、その他の金属を用いることも可能である。例えば、Ｔｉ，ＴｉＮ，ＴｉＳｉ２，Ｔａ，ＴａＮ，Ｗ，ＷＮ，ＷＳｉ２，Ｃｏ，ＣｏＳｉ２，及びＭｎのいずれかの単体、又はこれらの合金からなる導電性微粒子を用いて拡散防止層を形成することも好ましい。
【００９８】
また、上記実施形態では、導電材料等を配置するために液滴吐出装置ＩＪを用いた液滴吐出法を採用しているが、その他の方法として、例えば図１１に示すようなＣａｐコート法を採用することもできる。Ｃａｐコート法は毛細管現象を利用した成膜法で、塗布液７０にスリット７１を差し込み、その状態で塗布液面を上昇させるとスリット７１の上端に液盛７２が生成される。この液盛７２に対して基板Ｐを接触させ、所定方向に基板Ｐを平行移動させることにより、塗布液７０を基板Ｐ面に塗布することができる。
【図面の簡単な説明】
【００９９】
【図１】（ａ）は液滴吐出装置の一例を示す図、（ｂ）は吐出ヘッドの概略図。
【図２】薄膜トランジスタの製造方法を説明するための断面工程図。
【図３】薄膜トランジスタの製造方法を説明するための断面工程図。
【図４】薄膜トランジスタの製造方法を説明するための断面工程図。
【図５】薄膜トランジスタの製造方法を説明するための断面工程図。
【図６】実施形態に係る液晶表示装置の等価回路図。
【図７】同、全体構成を示す平面図。
【図８】同、１画素領域を示す平面構成図。
【図９】同、ＴＦＴアレイ基板の部分断面構成図。
【図１０】電子機器の一例を示す斜視構成図。
【図１１】Ｃａｐコート法を説明するための概略断面図。
【符号の説明】
【０１００】
２６…Ｐｄ核（めっき核）、 ３０…バンク、 ８０…ゲート電極（導電層）、 ８０ａ…ゲート電極形成用インク（導電材料）、 ８２…拡散防止層（バリアメタル）、 Ｐ…基板
【特許請求の範囲】
【請求項１】
基板上に隔壁を形成する隔壁形成工程と、
前記隔壁に囲まれたパターン形成領域にめっき核を含有した導電材料を配置する導電材料配置工程と、
前記パターン形成領域に配置した前記導電材料を焼成して導電層を形成する導電層形成工程と、
前記導電層上に、無電解めっき法により前記めっき核を触媒として拡散防止層を形成する拡散防止層形成工程と、
を有することを特徴とするパターン形成方法。
【請求項２】
前記導電材料配置工程において、
前記めっき核にＰｄを用いることを特徴とする請求項１に記載のパターン形成方法。
【請求項３】
前記導電材料配置工程において、
前記導電材料を液滴吐出法又はディスペンサー法により配置することを特徴とする請求項１又は請求項２に記載のパターン形成方法。
【請求項４】
基板上に設けられたゲート電極と、前記ゲート電極上に絶縁膜を介して対向配置された半導体層とを備え、
前記ゲート電極と前記半導体層との間には、前記請求項１乃至請求項３のいずれか１項に記載のパターン形成方法により形成された拡散防止層が設けられたことを特徴とする薄膜トランジスタ。
【請求項５】
前記半導体層上に接続されたソース電極とドレイン電極とを備え、
前記ソース電極の上層及び前記ドレイン電極の上層の少なくともいずれかには請求項１乃至請求項３のいずれか１項に記載のパターン形成方法により形成された拡散防止層が設けられたことを特徴とする薄膜トランジスタ。
【請求項６】
請求項４又は請求項５に記載の前記薄膜トランジスタを備えたことを特徴とする電子機器。
【請求項１】
基板上に隔壁を形成する隔壁形成工程と、
前記隔壁に囲まれたパターン形成領域にめっき核を含有した導電材料を配置する導電材料配置工程と、
前記パターン形成領域に配置した前記導電材料を焼成して導電層を形成する導電層形成工程と、
前記導電層上に、無電解めっき法により前記めっき核を触媒として拡散防止層を形成する拡散防止層形成工程と、
を有することを特徴とするパターン形成方法。
【請求項２】
前記導電材料配置工程において、
前記めっき核にＰｄを用いることを特徴とする請求項１に記載のパターン形成方法。
【請求項３】
前記導電材料配置工程において、
前記導電材料を液滴吐出法又はディスペンサー法により配置することを特徴とする請求項１又は請求項２に記載のパターン形成方法。
【請求項４】
基板上に設けられたゲート電極と、前記ゲート電極上に絶縁膜を介して対向配置された半導体層とを備え、
前記ゲート電極と前記半導体層との間には、前記請求項１乃至請求項３のいずれか１項に記載のパターン形成方法により形成された拡散防止層が設けられたことを特徴とする薄膜トランジスタ。
【請求項５】
前記半導体層上に接続されたソース電極とドレイン電極とを備え、
前記ソース電極の上層及び前記ドレイン電極の上層の少なくともいずれかには請求項１乃至請求項３のいずれか１項に記載のパターン形成方法により形成された拡散防止層が設けられたことを特徴とする薄膜トランジスタ。
【請求項６】
請求項４又は請求項５に記載の前記薄膜トランジスタを備えたことを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２００７−１１５７４３（Ｐ２００７−１１５７４３Ａ）
【公開日】平成１９年５月１０日（２００７．５．１０）
【国際特許分類】
【出願番号】特願２００５−３０２７８１（Ｐ２００５−３０２７８１）
【出願日】平成１７年１０月１８日（２００５．１０．１８）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１９年５月１０日（２００７．５．１０）
【国際特許分類】
【出願日】平成１７年１０月１８日（２００５．１０．１８）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]