光電素子及びその製造方法
【課題】本発明は光電素子及びその製造方法を提供する。
【解決手段】本発明による光電素子であって、表面及び表面と垂直する法線方向を有する基板と、基板の表面に位置して表面と接触する第一半導体層と、第一半導体層と基板の表面の間に位置する少なくとも一つの空洞構造とを有し、少なくとも一つの空洞構造は幅と高さを有し、幅は空洞構造における表面に平行する方向の最大寸法であり、高さは空洞構造における法線方向に平行する方向の最大寸法であり、高さは幅より小さい。
【解決手段】本発明による光電素子であって、表面及び表面と垂直する法線方向を有する基板と、基板の表面に位置して表面と接触する第一半導体層と、第一半導体層と基板の表面の間に位置する少なくとも一つの空洞構造とを有し、少なくとも一つの空洞構造は幅と高さを有し、幅は空洞構造における表面に平行する方向の最大寸法であり、高さは空洞構造における法線方向に平行する方向の最大寸法であり、高さは幅より小さい。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体と基板の間に形成された空洞構造を有する光電素子に関する。
【背景技術】
【０００２】
半導体素子の中、発光ダイオードは広い範囲で使用される光源である。従来の白熱電球又は蛍光灯管に比べ、発光ダイオードは節電及び耐用年数が長い特性を有するため、徐々に従来の光源に取って代わり、例えば交通信号灯、バックライトモジュール、街灯照明及び医療設備などの産業のような様々な分野に適用される。
【０００３】
発光ダイオード光源の適用と発展に伴い、輝度に対する要求も高まってきた。現在、この分野において、発光効率を増加して輝度を高めることが共に努める重要な課題になった。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は光電素子及びその製造方法を提供する。
【課題を解決するための手段】
【０００５】
本発明の光電素子であって、表面及び表面と垂直する法線方向を有する基板と、基板の表面に位置して表面と接触する第一半導体層と、第一半導体層と基板の表面の間に位置する少なくとも一つの空洞構造とを有し、少なくとも一つの空洞構造は幅と高さを有し、幅は空洞構造における表面に平行する方向の最大寸法であり、高さは空洞構造における法線方向に平行する方向の最大寸法であり、高さは幅より小さい。
【０００６】
本発明の光電素子の製造方法であって、表面及び表面と垂直する法線方向を有する基板を提供し、基板の表面に第一半導体層を形成し、第一半導体層をパターン化し、基板上に第二半導体層を形成してパターン化された第一半導体層を覆い、第二半導体層と基板の表面の間に位置する少なくとも一つの空洞構造を形成するステップを含み、少なくとも一つの空洞構造は幅と高さを有し、幅は空洞構造における表面に平行する方向の最大寸法であり、高さは空洞構造における法線方向に平行する方向の最大寸法であり、高さは幅より小さい。
【図面の簡単な説明】
【０００７】
【図１Ａ】本発明の実施例による光電素子の製造工程を示す図である。
【図１Ｂ】本発明の実施例による光電素子の製造工程を示す図である。
【図１Ｃ】本発明の実施例による光電素子の製造工程を示す図である。
【図１Ｄ】本発明の実施例による光電素子の製造工程を示す図である。
【図１Ｅ】本発明の実施例による光電素子の製造工程を示す図である。
【図１Ｆ】本発明の実施例による光電素子の製造工程を示す図である。
【図２Ａ】本発明の実施例による光電素子の製造工程を示す図である。
【図２Ｂ】本発明の実施例による光電素子の製造工程を示す図である。
【図２Ｃ】本発明の実施例による光電素子の製造工程を示す図である。
【図２Ｄ】本発明の実施例による光電素子の製造工程を示す図である。
【図２Ｅ】本発明の実施例による光電素子の製造工程を示す図である。
【図２Ｆ】本発明の実施例による光電素子の製造工程を示す図である。
【図３Ａ】本発明の光電半導体素子の断面図である。
【図３Ｂ】本発明の光電半導体素子の断面図である。
【図３Ｃ】本発明の光電半導体素子の断面図である。
【図３Ｄ】本発明の光電半導体素子の断面図である。
【図４Ａ】本発明の実施例によって形成された空洞の走査型電子顕微鏡による図である。
【図４Ｂ】本発明の実施例によって形成された空洞の走査型電子顕微鏡による図である。
【図４Ｃ】本発明の実施例によって形成された空洞の走査型電子顕微鏡による図である。
【発明を実施するための形態】
【０００８】
本発明を更に詳しく、完全に説明するため、図１Ａ乃至図４Ｃを参照しながら下記のように説明する。
【０００９】
図１Ａ〜図１Ｆをもって、本発明による第一実施例の光電素子の製造方法を簡単に説明する。
【００１０】
図１Ａに示されているように、基板１０１の第一表面１０１１に第一半導体層１０２を成長させる。この基板は法線方向Ｎを有する。
【００１１】
続いて、図１Ｂに示されているように、第一半導体層１０２をエッチングし、基板１０１の第一表面１０１１上に複数の第一半導体柱１０２１を形成する。この複数の第一半導体柱１０２１の側壁と基板１０１の第一表面１０１１は垂直ではない。本実施例において、第一半導体柱１０２１の両側壁と基板１０１の第一表面１０１１は角度α１とβ１を形成し、α１は２０°〜７５°の範囲にあり、β１は２０°〜７５°の範囲にある。実施例において、第一半導体柱１０２１の平均幅は０．５μｍ〜１０μｍの範囲にあり、平均間隔は０．５μｍ〜１０μｍの範囲にある。
【００１２】
続いて、図１Ｃに示されているように、上記の基板の第一表面に第二半導体層１０２２を成長させる。この第二半導体層１０２２は、エピタキシャル横方向成長（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ； ＥＬＯＧ）の方式で成長する。この第二半導体層１０２２を成長させると共に、隣接する二つの第一半導体柱１０２１と基板１０１の第一表面１０１１の間に少なくとも一つの第一空洞１０３１を形成する。図１Ｄに示されているように、基板の法線方向Ｎにおいて、上記の第一空洞１０３１の全体断面はつり鐘の形になり、幅Ｗと高さＨを有し、幅Ｗは表面に平行する方向における第一空洞１０３１の最大寸法であり、高さＨは法線に平行する方向における第一空洞１０３１の最大寸法であり、高さＨは幅Ｗより小さい。幅Ｗは、０．５μｍ〜１０μｍ、１μｍ〜１０μｍ、２μｍ〜１０μｍ、３μｍ〜１０μｍ、４μｍ〜１０μｍ、５μｍ〜１０μｍ、６μｍ〜１０μｍ、７μｍ〜１０μｍ、８μｍ〜１０μｍ又は９μｍ〜１０μｍの範囲にある。別の実施例において、上記の第一空洞１０３１の高さＨと幅Ｗの比率は２／３より大きくない。
【００１３】
別の実施例では、複数の第一空洞１０３１を形成することができる。実施例において、この複数の空洞は相互連結され、一つ又は複数のメッシュ状の空洞群を形成する。その他、複数の第一半導体柱１０２１が規則的なアレイ構造であるため、上記の複数の第一空洞１０３１も規則的なアレイ構造に形成されることもある。なお、複数の第一空洞１０３１の平均高さＨｘは平均幅Ｗｘより小さい。平均幅Ｗｘは、０．５μｍ〜１０μｍ、１μｍ〜１０μｍ、２μｍ〜１０μｍ、３μｍ〜１０μｍ、４μｍ〜１０μｍ、５μｍ〜１０μｍ、６μｍ〜１０μｍ、７μｍ〜１０μｍ、８μｍ〜１０μｍ又は９μｍ〜１０μｍの範囲にある。実施例において、上記の複数の第一空洞１０３１の平均高さＨｘと平均幅Ｗｘの比率は２／３より大きくない。実施例において、上記の複数の第一空洞１０３１の平均間隔は、０．５μｍ〜１０μｍ、１μｍ〜１０μｍ、２μｍ〜１０μｍ、３μｍ〜１０μｍ、４μｍ〜１０μｍ、５μｍ〜１０μｍ、６μｍ〜１０μｍ、７μｍ〜１０μｍ、８μｍ〜１０μｍ又は９μｍ〜１０μｍの範囲にある。上記の複数の第一空洞１０３１によって形成する空洞隙率Ф（ｐｏｒｏｓｉｔｙ）は、第一空洞の総体積Ｖｖを全体体積ＶＴで割る値
【００１４】
【数１】
で定義され、全体体積ＶＴは第一空洞の総体積に第二半導体層の体積を加えた値である。本実施例において、空洞隙率Фは、５％〜９０％、１０％〜９０％、３０％〜９０％、４０％〜９０％、５０％〜９０％、６０％〜９０％、７０％〜９０％又は８０％〜９０％の範囲にある。
【００１５】
続いて、図１Ｅに示されたように、上記の第二半導体層１０２２の上面に主動層１０４と第三半導体層１０５を成長させる。
【００１６】
最後に、図１Ｆに示されているように、上記の主動層１０４及び第三半導体層１０５の一部をエッチングして第２半導体層１０２２の一部を露出し、第二半導体層１０２２及び第三半導体層１０５の上に、光電素子１００として二つの電極１０８、１０９を形成する。上記の電極１０８、１０９は、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）又は銀（Ａｇ）等の金属材質から選択して構成される。
【００１７】
本実施例において、上記の第一空洞１０３１は工程中で定義された中空構造である。この第一空洞１０３１は屈折率を有し、空気レンズとして適用される。光線が光電素子１００の第一空洞１０３１に進入する場合、第一空洞１０３１の内部と外部材料の屈折率の相異（例えば、半導体層の屈折率は約２〜３の間にあり、空気の屈折率は約１である）によって、光線は第一空洞１０３１で出射方向が変更されて光電素子から出射する。これにより、光線の引出率を高める。一方、第一空洞１０３１は散乱中心として、光子の出射方向を変更し、且つ全反射を減少することもできる。空洞の密度を増加することで、上記の効果を更に増加することができる。
【００１８】
具体的に、光電素子１００は、発光ダイオード（ＬＥＤ）、フォトダイオード（ｐｈｏｔｏｄｉｏｄｅ）、フォトレジスター（ｐｈｏｔｏｒｅｓｉｓｔｏｒ）、レーザー（ｌａｓｅｒ）、赤外線エミッター（ｉｎｆｒａｒｅｄ ｅｍｉｔｔｅｒ）、有機発光ダイオード（ｏｒｇａｎｉｃ ｌｉｇｈｔ−ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）及び太陽電池（ｓｏｌａｒ ｃｅｌｌ）の中の少なくとも一つを含む。基板１０１は成長及び／又は搭載の基礎であり、導電基板又は非導電基板、透光性基板又は非透光性基板から選択できる。導電基板の材質は、ゲルマニウム（Ｇｅ）、ヒ化ガリウム（ＧａＡｓ）、リン化インジウム（ＩｎＰ）、炭化ケイ素（ＳｉＣ）、ケイ素（Ｓｉ）、アルミ酸リチウム（ＬｉＡｌＯ２）、酸化亜鉛（ＺｎＯ）、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）及び金属の内の一つである。透光基板の材質は、サファイア（Ｓａｐｐｈｉｒｅ）、アルミ酸リチウム（ＬｉＡｌＯ２）、酸化亜鉛（ＺｎＯ）、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、金属、ガラス、ダイヤモンド、ＣＶＤダイヤモンド、ダイヤモンドライクカーボン（Ｄｉａｍｏｎｄ−Ｌｉｋｅ Ｃａｒｂｏｎ；ＤＬＣ）、スピネル（ｓｐｉｎｅｌ，ＭｇＡｌ２Ｏ４）、アルミナ（Ａｌ２Ｏ３）、酸化ケイ素（ＳｉＯｘ）及びガリウム酸リチウム（ＬｉＧａＯ２）の内の一つである。
【００１９】
上述の第一半導体層１０２、第二半導体層１０２２及び第三半導体層１０５は、互いに少なくとも二つの部分の電気的特性、極性又は不純物が異なり、或いはそれぞれ電子と空孔を提供する半導体材料の単層又は多層（「多層」は二層又は二層以上を示し、下記も同様である。）であり、電気的特性はｐ型、ｎ型及びｉ型の中の少なくともいずれか二つの組合せから選択できる。主動層１０４は、第二半導体層１０２２及び第三半導体層１０５の間に位置し、電気エネルギーと光のエネルギーが変換又は変換するように誘発するエリアである。電気エネルギーを光のエネルギーに変換又は誘発するものとして、発光ダイオード、液晶ディスプレイ及び有機発光ダイオードがあり、光のエネルギーを電気エネルギーに変換又は誘発するものとして、太陽電池、フォトダイオードがある。上述の第一半導体層１０２、第二半導体層１０２２、主動層１０４及び第三半導体層１０５の材質は、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、砒素（Ａｓ）、リン（Ｐ）、窒素（Ｎ）及びケイ素（Ｓｉ）から構成された群から選択した一種又は一種以上の物質を含む。
【００２０】
本発明の他の実施例による光電素子１００は発光ダイオードであり、その発光の周波数スペクトルは半導体単層又は多層の物理又は化学要素を変更することで調整できる。通常、アルミニウムガリウムインジウムリン（ＡｌＧａＩｎＰ）系、窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）系及び酸化亜鉛（ＺｎＯ）系等の材料が用いられる。主動層１０４の構造は、例えばシングルへテロ構造（ｓｉｎｇｌｅ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ；ＳＨ）、ダブルへテロ構造（ｄｏｕｂｌｅ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ； ＤＨ）、ダブルサイドダブルダブルヘテロ構造（ｄｏｕｂｌｅ−ｓｉｄｅ ｄｏｕｂｌｅ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ； ＤＤＨ）又は多重量子井戸（ｍｕｌｔｉ−ｑｕａｎｔｕｍ ｗｅｌｌ； ＭＱＷ）である。さらに、量子井戸の対数を調整することで、発光の波長を変更することもできる。
【００２１】
本発明の実施例において、第一半導体層１０２と基板１０１の間に選択的に移行層（図示されていない）を含むことができる。この移行層は二種類の材料システムの間に位置して、基板の材料システムが半導体システムの材料システムに「移行」するようにする。発光ダイオードの構造において、移行層は例えば緩衝層（ｂｕｆｆｅｒ ｌａｙｅｒ）等のような二種の材料間の格子不整合度を減少する材料層である。また、移行層は二種の材料又は二つの分離構造を結合する単層又は多層の構造でもあり、材料は有機材料、無機材料、金属及び半導体等から選択され、構造は反射層、熱伝導層、導電層、オーミック接触（ｏｈｍｉｃ ｃｏｎｔａｃｔ）層、歪抵抗層、応力解放（ｓｔｒｅｓｓ ｒｅｌｅａｓｅ）層、応力調整（ｓｔｒｅｓｓ ａｄｊｕｓｔｍｅｎｔ）層、結合層（ｂｏｎｄｉｎｇ）、波長変換（ｓｔｒｅｓｓ ａｄｊｕｓｔｍｅｎｔ）層及び機械固定構造等から選択できる。
【００２２】
第三半導体層１０５の上に更に選択的に接触層（図示されていない）を形成することができる。接触層は、第三半導体層１０５の主動層１０４から離れた側に設けられる。具体的に、接触層は光学層、電気層又はその二つの組合せである。光学層は主動層１０４から射出する電磁放射又は光線、或いは主動層１０４に進入する電磁放射又は光線を変更する。ここでいう「変更」とは、電磁放射又は光線の少なくとも一種の光学特性を変更することであり、上記の特性は、周波数、波長、強度、フラックス、効率、色温度、演色性（ｒｅｎｄｅｒｉｎｇ ｉｎｄｅｘ）、ライトフィールド（ｌｉｇｈｔ ｆｉｅｌｄ）及び画角（ａｎｇｌｅ ｏｆ ｖｉｅｗ）を含むが、これらに限定されていない。電気層は、接触層のいずれか一組の相対側の間の電圧、抵抗、電流、コンデンサーのうちの少なくとも一つの数値、密度、分布に変化又は変化の傾向があるようにする。接触層を構成する材料として、酸化物、電気伝導性酸化物、透明酸化物、５０％又はそれ以上の透過率を有する酸化物、金属、相対透光金属、５０％又はそれ以上の透過率を有する金属、有機物、無機物、螢光物質、燐光物質、セラミックス、半導体、不純物を含む半導体及び不純物を含まない半導体の中の少なくとも一つを含む。適用に応じて、接触層の材料は酸化インジウムスズ、酸化カドミウム−酸化スズ、アンチモン酸化スズ（ａｎｔｉｍｏｎｙ ｔｉｎ ｏｘｉｄｅ）、インジウム−亜鉛酸化物、亜鉛−アルミニウム酸化物及び酸化亜鉛スズの中の少なくとも一つである場合もある。相対する透光金属である場合、厚さは約０．００５μｍ〜０．６μｍである。
【００２３】
上記の第一実施例で説明した第一半導体層１０２を複数の第一半導体柱１０２１にエッチングする方法について、図２Ａ〜図２Ｆを参照しながら更に詳細に説明する。図２Ａを参照するに、基板１０１の第一表面１０１１に第一半導体層１０２を成長させる。その後、第一半導体層１０２の上にエッチングレジスト層１０６を成長させ、その材料はシリカ（ＳｉＯ２）である。
【００２４】
次に、図２Ｃから図２Ｄを参照するに、エッチングレジスト層１０６の上面に非連続のフォトレジスト層１０７を形成し、フォトリソグラフィー工程（Ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）でフォトマスクを介して上記のエッチングレジスト層１０６を現像し、パターン化されたエッチングレジスト層１０６１を形成する。本実施例において、上記のパターン化されたエッチングレジスト層１０６１は規則的なアレイパターンであり、平均的な幅ｈは０．５μｍ〜１０μｍであり、平均的な間隔は０．５μｍ〜１０μｍである。
【００２５】
図２Ｅを参照するに、上記のパターン化されたエッチングレジスト層１０６１を介して第一半導体層１０２に対して異方性エッチング（ａｎｉｓｏｔｒｏｐｉｃ ｅｔｃｈｉｎｇ）を行う。例えば、誘導結合型プラズマ（ｉｎｄｕｃｔｉｖｅ ｃｏｕｐｌｉｎｇ ｐｌａｓｍａ， ＩＣＰ）エッチングで露出した第一半導体層１０２をエッチングし、複数の第一半導体柱１０２１を形成する。実施例において、この第一半導体柱１０２１の平均的な幅は０．５μｍ〜１０μｍであり、平均的な間隔は０．５μｍ〜１０μｍである。
【００２６】
最後に、図２Ｆを参照するに、例えば蓚酸、水酸化カリウム、燐酸又は硫酸溶液などの単一又は混合溶液を使用してエッチング液とし、上記の複数の第一半導体柱１０２１に対して局部的な異方性ウェットエッチング（ｗｅｔ ｅｔｃｈｉｎｇ）を行う。異方性エッチングを用いる場合、上記の複数の第一半導体柱１０２１の側壁と基板１０１の第一表面１０１１が互いに垂直ではない。簡単に言えば、異なる結晶構造又は結晶品質に対するエッチング液のエッチング速度を利用して、第一半導体柱１０２１の側壁構造及び対応する大きさを定義することができる。実施例において、この第一半導体柱１０２１の両側壁と基板１０１の第一表面１０１１は−α１とβ１の角度を形成し、α１は２０°〜７５°の範囲にあり、β１は２０°〜７５°の範囲にある。
【００２７】
図３Ａ〜図３Ｄを参照しながら、本発明の他の実施例を説明する。本実施例において、上記の図２Ｅ〜図２Ｆに示されたエッチング方法を調整して異なる形状の空洞を形成する。他の工程は上記の実施例と同様なので、ここで説明を省略する。
【００２８】
図３Ａを参照するに、複数の第一半導体柱１０２１は側壁が基板表面に垂直な第一部分１０２１１及び側壁が基板１０１と垂直ではない第二部分１０２１２を含む。本実施例において、この第一半導体柱の第二部分１０２１２の両側壁と基板１０１の第一表面１０１１は−α２とβ２の角度を形成し、α２は２０°〜７５°の範囲にあり、β２は２０°〜７５°の範囲にある。第一半導体柱１０２１の平均的な幅は０．５μｍ〜１０μｍであり、平均的な間隔は０．５μｍ〜１０μｍである。
【００２９】
次に、図３Ｂを参照するに、上述の工程を通じて第二半導体層１０２２を形成し、少なくとも一つの第二空洞１０３２及び隣接する二つの第一半導体柱１０２１と基板１０１の間を覆う。
【００３０】
図３Ｃ〜図３Ｄを参照するに、基板の法線方向Ｎにおいて、上記の第二空洞１０３２の全体断面はウィザードハット（ｗｉｚａｒｄ’ｓ ｈａｔ）の形に形成され、ほぼ平板状に形成された下部１０３２１及びほぼ円錐状に形成された上部１０３２２を有する。下部１０３２１は基板１０１の表面に平行する長辺を有し、第二空洞１０３２の全体断面は法線方向と平行する高さＨ２（上部１０３２１と下部１０３２２を含む総高さである）を有し、この高さＨ２は第二空洞１０３２における法線方向に平行する最大寸法であり、下部１０３２１は幅Ｗ２（長辺の幅）を有し、この幅Ｗ２は第二空洞における下部１０３２１の表面に平行する方向の最大寸法である。なお、上記の高さＨ２は幅Ｗ２より小さい。幅Ｗ２は０．５μｍ〜１０μｍ、１μｍ〜１０μｍ、２μｍ〜１０μｍ、３μｍ〜１０μｍ、４μｍ〜１０μｍ、５μｍ〜１０μｍ、６μｍ〜１０μｍ、７μｍ〜１０μｍ、８μｍ〜１０μｍ又は９μｍ〜１０μｍの範囲にある。また、別の実施例において、上記の高さＨ２と幅Ｗ２の比率は２／３より大きくない。本実施例において、全体断面の上部１０３２２は円錐状に形成される。即ち、基板に近接する底面の幅は基板から離れる方向へ徐々に小さくなり、頂点は鋭い角状、弧状及びボール状に形成され、上方から見ると上部１０３２２は下部１０３２１の中に位置する。
【００３１】
別の実施例において、図３Ｄを参照するに、下部１０３２１の長辺の二つの縁と基板１０１の表面は夾角θを形成し、θは２０°〜７５°の範囲にある。
【００３２】
別の実施例において、二つの隣接する第一半導体柱１０２１と基板１０１の間に複数の第二空洞１０３２を形成する。実施例において、この複数の空洞は相互連結され、一つ又は複数のメッシュ状の空洞群を形成する。その他、複数の第一半導体柱１０２１が規則的なアレイ構造であるため、上記の複数の第二空洞１０３２も規則的なアレイ構造に形成されることもある。なお、複数の第二空洞１０３２の平均高さＨ２ｘは平均幅Ｗ２ｘより小さい。平均幅Ｗ２ｘは、０．５μｍ〜１０μｍ、１μｍ〜１０μｍ、２μｍ〜１０μｍ、３μｍ〜１０μｍ、４μｍ〜１０μｍ、５μｍ〜１０μｍ、６μｍ〜１０μｍ、７μｍ〜１０μｍ、８μｍ〜１０μｍ又は９μｍ〜１０μｍの範囲にある。実施例において、上記の第二空洞１０３２の平均高さＨ２ｘと平均幅Ｗ２ｘの比率は２／３より大きくない。実施例において、上記の第二空洞１０３２の平均間隔は、０．５μｍ〜１０μｍ、１μｍ〜１０μｍ、２μｍ〜１０μｍ、３μｍ〜１０μｍ、４μｍ〜１０μｍ、５μｍ〜１０μｍ、６μｍ〜１０μｍ、７μｍ〜１０μｍ、８μｍ〜１０μｍ又は９μｍ〜１０μｍの範囲にある。上記の複数の第二空洞１０３２によって形成する空洞隙率Ф（ｐｏｒｏｓｉｔｙ）は、第二空洞の総体積Ｖｖを全体体積ＶＴで割る値
【００３３】
【数２】
で定義され、全体体積ＶＴは第二空洞の総体積に第二半導体層の体積を加えた値である。本実施例において、空洞隙率Фは、５％〜９０％、１０％〜９０％、３０％〜９０％、４０％〜９０％、５０％〜９０％、６０％〜９０％、７０％〜９０％又は８０％〜９０％の範囲にある。
【００３４】
図４Ａ〜図４Ｃは、本発明の実施例によって形成された空洞の走査型電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ， ＳＥＭ）による図である。図４Ａを参照するに、空洞の上部の頂点は鋭い角状に形成される。図４Ｂを参照するに、空洞の上部の頂点は弧状に形成される。図４Ｃを参照するに、空洞は規則的なアレイを形成する。
【００３５】
上記の図面及び説明はそれぞれ特定の実施例に対応するが、当業者は、各実施例で説明又は開示した素子、実施方式、設計基準及び技術原理は、明らかに相互衝突、矛盾又は共に実施できない場合を除いて、必要に応じて自由に参照、交換、組合せ、調和又は合併できることを理解しなければならない。
【００３６】
上記のように、本発明を説明したが、本発明の範囲、実施順序又は使用される材料と工程の方法は、上記の説明によって限定されない。本発明に対して行った各種変更と修飾は、依然として本発明の範囲に属する。
【符号の説明】
【００３７】
１０１ 基板
１０２ 第一半導体層
１０３１ 第一空洞
１０３２ 第二空洞
１０４ 主動層
１０２２ 第二半導体層
１０５ 第三半導体層
１０６ エッチングレジスト層
１０７ フォトレジスト層
【技術分野】
【０００１】
本発明は半導体と基板の間に形成された空洞構造を有する光電素子に関する。
【背景技術】
【０００２】
半導体素子の中、発光ダイオードは広い範囲で使用される光源である。従来の白熱電球又は蛍光灯管に比べ、発光ダイオードは節電及び耐用年数が長い特性を有するため、徐々に従来の光源に取って代わり、例えば交通信号灯、バックライトモジュール、街灯照明及び医療設備などの産業のような様々な分野に適用される。
【０００３】
発光ダイオード光源の適用と発展に伴い、輝度に対する要求も高まってきた。現在、この分野において、発光効率を増加して輝度を高めることが共に努める重要な課題になった。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は光電素子及びその製造方法を提供する。
【課題を解決するための手段】
【０００５】
本発明の光電素子であって、表面及び表面と垂直する法線方向を有する基板と、基板の表面に位置して表面と接触する第一半導体層と、第一半導体層と基板の表面の間に位置する少なくとも一つの空洞構造とを有し、少なくとも一つの空洞構造は幅と高さを有し、幅は空洞構造における表面に平行する方向の最大寸法であり、高さは空洞構造における法線方向に平行する方向の最大寸法であり、高さは幅より小さい。
【０００６】
本発明の光電素子の製造方法であって、表面及び表面と垂直する法線方向を有する基板を提供し、基板の表面に第一半導体層を形成し、第一半導体層をパターン化し、基板上に第二半導体層を形成してパターン化された第一半導体層を覆い、第二半導体層と基板の表面の間に位置する少なくとも一つの空洞構造を形成するステップを含み、少なくとも一つの空洞構造は幅と高さを有し、幅は空洞構造における表面に平行する方向の最大寸法であり、高さは空洞構造における法線方向に平行する方向の最大寸法であり、高さは幅より小さい。
【図面の簡単な説明】
【０００７】
【図１Ａ】本発明の実施例による光電素子の製造工程を示す図である。
【図１Ｂ】本発明の実施例による光電素子の製造工程を示す図である。
【図１Ｃ】本発明の実施例による光電素子の製造工程を示す図である。
【図１Ｄ】本発明の実施例による光電素子の製造工程を示す図である。
【図１Ｅ】本発明の実施例による光電素子の製造工程を示す図である。
【図１Ｆ】本発明の実施例による光電素子の製造工程を示す図である。
【図２Ａ】本発明の実施例による光電素子の製造工程を示す図である。
【図２Ｂ】本発明の実施例による光電素子の製造工程を示す図である。
【図２Ｃ】本発明の実施例による光電素子の製造工程を示す図である。
【図２Ｄ】本発明の実施例による光電素子の製造工程を示す図である。
【図２Ｅ】本発明の実施例による光電素子の製造工程を示す図である。
【図２Ｆ】本発明の実施例による光電素子の製造工程を示す図である。
【図３Ａ】本発明の光電半導体素子の断面図である。
【図３Ｂ】本発明の光電半導体素子の断面図である。
【図３Ｃ】本発明の光電半導体素子の断面図である。
【図３Ｄ】本発明の光電半導体素子の断面図である。
【図４Ａ】本発明の実施例によって形成された空洞の走査型電子顕微鏡による図である。
【図４Ｂ】本発明の実施例によって形成された空洞の走査型電子顕微鏡による図である。
【図４Ｃ】本発明の実施例によって形成された空洞の走査型電子顕微鏡による図である。
【発明を実施するための形態】
【０００８】
本発明を更に詳しく、完全に説明するため、図１Ａ乃至図４Ｃを参照しながら下記のように説明する。
【０００９】
図１Ａ〜図１Ｆをもって、本発明による第一実施例の光電素子の製造方法を簡単に説明する。
【００１０】
図１Ａに示されているように、基板１０１の第一表面１０１１に第一半導体層１０２を成長させる。この基板は法線方向Ｎを有する。
【００１１】
続いて、図１Ｂに示されているように、第一半導体層１０２をエッチングし、基板１０１の第一表面１０１１上に複数の第一半導体柱１０２１を形成する。この複数の第一半導体柱１０２１の側壁と基板１０１の第一表面１０１１は垂直ではない。本実施例において、第一半導体柱１０２１の両側壁と基板１０１の第一表面１０１１は角度α１とβ１を形成し、α１は２０°〜７５°の範囲にあり、β１は２０°〜７５°の範囲にある。実施例において、第一半導体柱１０２１の平均幅は０．５μｍ〜１０μｍの範囲にあり、平均間隔は０．５μｍ〜１０μｍの範囲にある。
【００１２】
続いて、図１Ｃに示されているように、上記の基板の第一表面に第二半導体層１０２２を成長させる。この第二半導体層１０２２は、エピタキシャル横方向成長（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ； ＥＬＯＧ）の方式で成長する。この第二半導体層１０２２を成長させると共に、隣接する二つの第一半導体柱１０２１と基板１０１の第一表面１０１１の間に少なくとも一つの第一空洞１０３１を形成する。図１Ｄに示されているように、基板の法線方向Ｎにおいて、上記の第一空洞１０３１の全体断面はつり鐘の形になり、幅Ｗと高さＨを有し、幅Ｗは表面に平行する方向における第一空洞１０３１の最大寸法であり、高さＨは法線に平行する方向における第一空洞１０３１の最大寸法であり、高さＨは幅Ｗより小さい。幅Ｗは、０．５μｍ〜１０μｍ、１μｍ〜１０μｍ、２μｍ〜１０μｍ、３μｍ〜１０μｍ、４μｍ〜１０μｍ、５μｍ〜１０μｍ、６μｍ〜１０μｍ、７μｍ〜１０μｍ、８μｍ〜１０μｍ又は９μｍ〜１０μｍの範囲にある。別の実施例において、上記の第一空洞１０３１の高さＨと幅Ｗの比率は２／３より大きくない。
【００１３】
別の実施例では、複数の第一空洞１０３１を形成することができる。実施例において、この複数の空洞は相互連結され、一つ又は複数のメッシュ状の空洞群を形成する。その他、複数の第一半導体柱１０２１が規則的なアレイ構造であるため、上記の複数の第一空洞１０３１も規則的なアレイ構造に形成されることもある。なお、複数の第一空洞１０３１の平均高さＨｘは平均幅Ｗｘより小さい。平均幅Ｗｘは、０．５μｍ〜１０μｍ、１μｍ〜１０μｍ、２μｍ〜１０μｍ、３μｍ〜１０μｍ、４μｍ〜１０μｍ、５μｍ〜１０μｍ、６μｍ〜１０μｍ、７μｍ〜１０μｍ、８μｍ〜１０μｍ又は９μｍ〜１０μｍの範囲にある。実施例において、上記の複数の第一空洞１０３１の平均高さＨｘと平均幅Ｗｘの比率は２／３より大きくない。実施例において、上記の複数の第一空洞１０３１の平均間隔は、０．５μｍ〜１０μｍ、１μｍ〜１０μｍ、２μｍ〜１０μｍ、３μｍ〜１０μｍ、４μｍ〜１０μｍ、５μｍ〜１０μｍ、６μｍ〜１０μｍ、７μｍ〜１０μｍ、８μｍ〜１０μｍ又は９μｍ〜１０μｍの範囲にある。上記の複数の第一空洞１０３１によって形成する空洞隙率Ф（ｐｏｒｏｓｉｔｙ）は、第一空洞の総体積Ｖｖを全体体積ＶＴで割る値
【００１４】
【数１】
で定義され、全体体積ＶＴは第一空洞の総体積に第二半導体層の体積を加えた値である。本実施例において、空洞隙率Фは、５％〜９０％、１０％〜９０％、３０％〜９０％、４０％〜９０％、５０％〜９０％、６０％〜９０％、７０％〜９０％又は８０％〜９０％の範囲にある。
【００１５】
続いて、図１Ｅに示されたように、上記の第二半導体層１０２２の上面に主動層１０４と第三半導体層１０５を成長させる。
【００１６】
最後に、図１Ｆに示されているように、上記の主動層１０４及び第三半導体層１０５の一部をエッチングして第２半導体層１０２２の一部を露出し、第二半導体層１０２２及び第三半導体層１０５の上に、光電素子１００として二つの電極１０８、１０９を形成する。上記の電極１０８、１０９は、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）又は銀（Ａｇ）等の金属材質から選択して構成される。
【００１７】
本実施例において、上記の第一空洞１０３１は工程中で定義された中空構造である。この第一空洞１０３１は屈折率を有し、空気レンズとして適用される。光線が光電素子１００の第一空洞１０３１に進入する場合、第一空洞１０３１の内部と外部材料の屈折率の相異（例えば、半導体層の屈折率は約２〜３の間にあり、空気の屈折率は約１である）によって、光線は第一空洞１０３１で出射方向が変更されて光電素子から出射する。これにより、光線の引出率を高める。一方、第一空洞１０３１は散乱中心として、光子の出射方向を変更し、且つ全反射を減少することもできる。空洞の密度を増加することで、上記の効果を更に増加することができる。
【００１８】
具体的に、光電素子１００は、発光ダイオード（ＬＥＤ）、フォトダイオード（ｐｈｏｔｏｄｉｏｄｅ）、フォトレジスター（ｐｈｏｔｏｒｅｓｉｓｔｏｒ）、レーザー（ｌａｓｅｒ）、赤外線エミッター（ｉｎｆｒａｒｅｄ ｅｍｉｔｔｅｒ）、有機発光ダイオード（ｏｒｇａｎｉｃ ｌｉｇｈｔ−ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）及び太陽電池（ｓｏｌａｒ ｃｅｌｌ）の中の少なくとも一つを含む。基板１０１は成長及び／又は搭載の基礎であり、導電基板又は非導電基板、透光性基板又は非透光性基板から選択できる。導電基板の材質は、ゲルマニウム（Ｇｅ）、ヒ化ガリウム（ＧａＡｓ）、リン化インジウム（ＩｎＰ）、炭化ケイ素（ＳｉＣ）、ケイ素（Ｓｉ）、アルミ酸リチウム（ＬｉＡｌＯ２）、酸化亜鉛（ＺｎＯ）、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）及び金属の内の一つである。透光基板の材質は、サファイア（Ｓａｐｐｈｉｒｅ）、アルミ酸リチウム（ＬｉＡｌＯ２）、酸化亜鉛（ＺｎＯ）、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、金属、ガラス、ダイヤモンド、ＣＶＤダイヤモンド、ダイヤモンドライクカーボン（Ｄｉａｍｏｎｄ−Ｌｉｋｅ Ｃａｒｂｏｎ；ＤＬＣ）、スピネル（ｓｐｉｎｅｌ，ＭｇＡｌ２Ｏ４）、アルミナ（Ａｌ２Ｏ３）、酸化ケイ素（ＳｉＯｘ）及びガリウム酸リチウム（ＬｉＧａＯ２）の内の一つである。
【００１９】
上述の第一半導体層１０２、第二半導体層１０２２及び第三半導体層１０５は、互いに少なくとも二つの部分の電気的特性、極性又は不純物が異なり、或いはそれぞれ電子と空孔を提供する半導体材料の単層又は多層（「多層」は二層又は二層以上を示し、下記も同様である。）であり、電気的特性はｐ型、ｎ型及びｉ型の中の少なくともいずれか二つの組合せから選択できる。主動層１０４は、第二半導体層１０２２及び第三半導体層１０５の間に位置し、電気エネルギーと光のエネルギーが変換又は変換するように誘発するエリアである。電気エネルギーを光のエネルギーに変換又は誘発するものとして、発光ダイオード、液晶ディスプレイ及び有機発光ダイオードがあり、光のエネルギーを電気エネルギーに変換又は誘発するものとして、太陽電池、フォトダイオードがある。上述の第一半導体層１０２、第二半導体層１０２２、主動層１０４及び第三半導体層１０５の材質は、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、砒素（Ａｓ）、リン（Ｐ）、窒素（Ｎ）及びケイ素（Ｓｉ）から構成された群から選択した一種又は一種以上の物質を含む。
【００２０】
本発明の他の実施例による光電素子１００は発光ダイオードであり、その発光の周波数スペクトルは半導体単層又は多層の物理又は化学要素を変更することで調整できる。通常、アルミニウムガリウムインジウムリン（ＡｌＧａＩｎＰ）系、窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）系及び酸化亜鉛（ＺｎＯ）系等の材料が用いられる。主動層１０４の構造は、例えばシングルへテロ構造（ｓｉｎｇｌｅ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ；ＳＨ）、ダブルへテロ構造（ｄｏｕｂｌｅ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ； ＤＨ）、ダブルサイドダブルダブルヘテロ構造（ｄｏｕｂｌｅ−ｓｉｄｅ ｄｏｕｂｌｅ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ； ＤＤＨ）又は多重量子井戸（ｍｕｌｔｉ−ｑｕａｎｔｕｍ ｗｅｌｌ； ＭＱＷ）である。さらに、量子井戸の対数を調整することで、発光の波長を変更することもできる。
【００２１】
本発明の実施例において、第一半導体層１０２と基板１０１の間に選択的に移行層（図示されていない）を含むことができる。この移行層は二種類の材料システムの間に位置して、基板の材料システムが半導体システムの材料システムに「移行」するようにする。発光ダイオードの構造において、移行層は例えば緩衝層（ｂｕｆｆｅｒ ｌａｙｅｒ）等のような二種の材料間の格子不整合度を減少する材料層である。また、移行層は二種の材料又は二つの分離構造を結合する単層又は多層の構造でもあり、材料は有機材料、無機材料、金属及び半導体等から選択され、構造は反射層、熱伝導層、導電層、オーミック接触（ｏｈｍｉｃ ｃｏｎｔａｃｔ）層、歪抵抗層、応力解放（ｓｔｒｅｓｓ ｒｅｌｅａｓｅ）層、応力調整（ｓｔｒｅｓｓ ａｄｊｕｓｔｍｅｎｔ）層、結合層（ｂｏｎｄｉｎｇ）、波長変換（ｓｔｒｅｓｓ ａｄｊｕｓｔｍｅｎｔ）層及び機械固定構造等から選択できる。
【００２２】
第三半導体層１０５の上に更に選択的に接触層（図示されていない）を形成することができる。接触層は、第三半導体層１０５の主動層１０４から離れた側に設けられる。具体的に、接触層は光学層、電気層又はその二つの組合せである。光学層は主動層１０４から射出する電磁放射又は光線、或いは主動層１０４に進入する電磁放射又は光線を変更する。ここでいう「変更」とは、電磁放射又は光線の少なくとも一種の光学特性を変更することであり、上記の特性は、周波数、波長、強度、フラックス、効率、色温度、演色性（ｒｅｎｄｅｒｉｎｇ ｉｎｄｅｘ）、ライトフィールド（ｌｉｇｈｔ ｆｉｅｌｄ）及び画角（ａｎｇｌｅ ｏｆ ｖｉｅｗ）を含むが、これらに限定されていない。電気層は、接触層のいずれか一組の相対側の間の電圧、抵抗、電流、コンデンサーのうちの少なくとも一つの数値、密度、分布に変化又は変化の傾向があるようにする。接触層を構成する材料として、酸化物、電気伝導性酸化物、透明酸化物、５０％又はそれ以上の透過率を有する酸化物、金属、相対透光金属、５０％又はそれ以上の透過率を有する金属、有機物、無機物、螢光物質、燐光物質、セラミックス、半導体、不純物を含む半導体及び不純物を含まない半導体の中の少なくとも一つを含む。適用に応じて、接触層の材料は酸化インジウムスズ、酸化カドミウム−酸化スズ、アンチモン酸化スズ（ａｎｔｉｍｏｎｙ ｔｉｎ ｏｘｉｄｅ）、インジウム−亜鉛酸化物、亜鉛−アルミニウム酸化物及び酸化亜鉛スズの中の少なくとも一つである場合もある。相対する透光金属である場合、厚さは約０．００５μｍ〜０．６μｍである。
【００２３】
上記の第一実施例で説明した第一半導体層１０２を複数の第一半導体柱１０２１にエッチングする方法について、図２Ａ〜図２Ｆを参照しながら更に詳細に説明する。図２Ａを参照するに、基板１０１の第一表面１０１１に第一半導体層１０２を成長させる。その後、第一半導体層１０２の上にエッチングレジスト層１０６を成長させ、その材料はシリカ（ＳｉＯ２）である。
【００２４】
次に、図２Ｃから図２Ｄを参照するに、エッチングレジスト層１０６の上面に非連続のフォトレジスト層１０７を形成し、フォトリソグラフィー工程（Ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）でフォトマスクを介して上記のエッチングレジスト層１０６を現像し、パターン化されたエッチングレジスト層１０６１を形成する。本実施例において、上記のパターン化されたエッチングレジスト層１０６１は規則的なアレイパターンであり、平均的な幅ｈは０．５μｍ〜１０μｍであり、平均的な間隔は０．５μｍ〜１０μｍである。
【００２５】
図２Ｅを参照するに、上記のパターン化されたエッチングレジスト層１０６１を介して第一半導体層１０２に対して異方性エッチング（ａｎｉｓｏｔｒｏｐｉｃ ｅｔｃｈｉｎｇ）を行う。例えば、誘導結合型プラズマ（ｉｎｄｕｃｔｉｖｅ ｃｏｕｐｌｉｎｇ ｐｌａｓｍａ， ＩＣＰ）エッチングで露出した第一半導体層１０２をエッチングし、複数の第一半導体柱１０２１を形成する。実施例において、この第一半導体柱１０２１の平均的な幅は０．５μｍ〜１０μｍであり、平均的な間隔は０．５μｍ〜１０μｍである。
【００２６】
最後に、図２Ｆを参照するに、例えば蓚酸、水酸化カリウム、燐酸又は硫酸溶液などの単一又は混合溶液を使用してエッチング液とし、上記の複数の第一半導体柱１０２１に対して局部的な異方性ウェットエッチング（ｗｅｔ ｅｔｃｈｉｎｇ）を行う。異方性エッチングを用いる場合、上記の複数の第一半導体柱１０２１の側壁と基板１０１の第一表面１０１１が互いに垂直ではない。簡単に言えば、異なる結晶構造又は結晶品質に対するエッチング液のエッチング速度を利用して、第一半導体柱１０２１の側壁構造及び対応する大きさを定義することができる。実施例において、この第一半導体柱１０２１の両側壁と基板１０１の第一表面１０１１は−α１とβ１の角度を形成し、α１は２０°〜７５°の範囲にあり、β１は２０°〜７５°の範囲にある。
【００２７】
図３Ａ〜図３Ｄを参照しながら、本発明の他の実施例を説明する。本実施例において、上記の図２Ｅ〜図２Ｆに示されたエッチング方法を調整して異なる形状の空洞を形成する。他の工程は上記の実施例と同様なので、ここで説明を省略する。
【００２８】
図３Ａを参照するに、複数の第一半導体柱１０２１は側壁が基板表面に垂直な第一部分１０２１１及び側壁が基板１０１と垂直ではない第二部分１０２１２を含む。本実施例において、この第一半導体柱の第二部分１０２１２の両側壁と基板１０１の第一表面１０１１は−α２とβ２の角度を形成し、α２は２０°〜７５°の範囲にあり、β２は２０°〜７５°の範囲にある。第一半導体柱１０２１の平均的な幅は０．５μｍ〜１０μｍであり、平均的な間隔は０．５μｍ〜１０μｍである。
【００２９】
次に、図３Ｂを参照するに、上述の工程を通じて第二半導体層１０２２を形成し、少なくとも一つの第二空洞１０３２及び隣接する二つの第一半導体柱１０２１と基板１０１の間を覆う。
【００３０】
図３Ｃ〜図３Ｄを参照するに、基板の法線方向Ｎにおいて、上記の第二空洞１０３２の全体断面はウィザードハット（ｗｉｚａｒｄ’ｓ ｈａｔ）の形に形成され、ほぼ平板状に形成された下部１０３２１及びほぼ円錐状に形成された上部１０３２２を有する。下部１０３２１は基板１０１の表面に平行する長辺を有し、第二空洞１０３２の全体断面は法線方向と平行する高さＨ２（上部１０３２１と下部１０３２２を含む総高さである）を有し、この高さＨ２は第二空洞１０３２における法線方向に平行する最大寸法であり、下部１０３２１は幅Ｗ２（長辺の幅）を有し、この幅Ｗ２は第二空洞における下部１０３２１の表面に平行する方向の最大寸法である。なお、上記の高さＨ２は幅Ｗ２より小さい。幅Ｗ２は０．５μｍ〜１０μｍ、１μｍ〜１０μｍ、２μｍ〜１０μｍ、３μｍ〜１０μｍ、４μｍ〜１０μｍ、５μｍ〜１０μｍ、６μｍ〜１０μｍ、７μｍ〜１０μｍ、８μｍ〜１０μｍ又は９μｍ〜１０μｍの範囲にある。また、別の実施例において、上記の高さＨ２と幅Ｗ２の比率は２／３より大きくない。本実施例において、全体断面の上部１０３２２は円錐状に形成される。即ち、基板に近接する底面の幅は基板から離れる方向へ徐々に小さくなり、頂点は鋭い角状、弧状及びボール状に形成され、上方から見ると上部１０３２２は下部１０３２１の中に位置する。
【００３１】
別の実施例において、図３Ｄを参照するに、下部１０３２１の長辺の二つの縁と基板１０１の表面は夾角θを形成し、θは２０°〜７５°の範囲にある。
【００３２】
別の実施例において、二つの隣接する第一半導体柱１０２１と基板１０１の間に複数の第二空洞１０３２を形成する。実施例において、この複数の空洞は相互連結され、一つ又は複数のメッシュ状の空洞群を形成する。その他、複数の第一半導体柱１０２１が規則的なアレイ構造であるため、上記の複数の第二空洞１０３２も規則的なアレイ構造に形成されることもある。なお、複数の第二空洞１０３２の平均高さＨ２ｘは平均幅Ｗ２ｘより小さい。平均幅Ｗ２ｘは、０．５μｍ〜１０μｍ、１μｍ〜１０μｍ、２μｍ〜１０μｍ、３μｍ〜１０μｍ、４μｍ〜１０μｍ、５μｍ〜１０μｍ、６μｍ〜１０μｍ、７μｍ〜１０μｍ、８μｍ〜１０μｍ又は９μｍ〜１０μｍの範囲にある。実施例において、上記の第二空洞１０３２の平均高さＨ２ｘと平均幅Ｗ２ｘの比率は２／３より大きくない。実施例において、上記の第二空洞１０３２の平均間隔は、０．５μｍ〜１０μｍ、１μｍ〜１０μｍ、２μｍ〜１０μｍ、３μｍ〜１０μｍ、４μｍ〜１０μｍ、５μｍ〜１０μｍ、６μｍ〜１０μｍ、７μｍ〜１０μｍ、８μｍ〜１０μｍ又は９μｍ〜１０μｍの範囲にある。上記の複数の第二空洞１０３２によって形成する空洞隙率Ф（ｐｏｒｏｓｉｔｙ）は、第二空洞の総体積Ｖｖを全体体積ＶＴで割る値
【００３３】
【数２】
で定義され、全体体積ＶＴは第二空洞の総体積に第二半導体層の体積を加えた値である。本実施例において、空洞隙率Фは、５％〜９０％、１０％〜９０％、３０％〜９０％、４０％〜９０％、５０％〜９０％、６０％〜９０％、７０％〜９０％又は８０％〜９０％の範囲にある。
【００３４】
図４Ａ〜図４Ｃは、本発明の実施例によって形成された空洞の走査型電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ， ＳＥＭ）による図である。図４Ａを参照するに、空洞の上部の頂点は鋭い角状に形成される。図４Ｂを参照するに、空洞の上部の頂点は弧状に形成される。図４Ｃを参照するに、空洞は規則的なアレイを形成する。
【００３５】
上記の図面及び説明はそれぞれ特定の実施例に対応するが、当業者は、各実施例で説明又は開示した素子、実施方式、設計基準及び技術原理は、明らかに相互衝突、矛盾又は共に実施できない場合を除いて、必要に応じて自由に参照、交換、組合せ、調和又は合併できることを理解しなければならない。
【００３６】
上記のように、本発明を説明したが、本発明の範囲、実施順序又は使用される材料と工程の方法は、上記の説明によって限定されない。本発明に対して行った各種変更と修飾は、依然として本発明の範囲に属する。
【符号の説明】
【００３７】
１０１ 基板
１０２ 第一半導体層
１０３１ 第一空洞
１０３２ 第二空洞
１０４ 主動層
１０２２ 第二半導体層
１０５ 第三半導体層
１０６ エッチングレジスト層
１０７ フォトレジスト層
【特許請求の範囲】
【請求項１】
光電素子であって、
表面及び前記表面と垂直する法線方向を有する基板と、
前記基板の前記表面に位置して前記表面と接触する第一半導体層と、
前記第一半導体層と前記基板の前記表面の間に位置する少なくとも一つの空洞構造と、を有し、
前記少なくとも一つの空洞構造は幅と高さを有し、前記幅は前記空洞構造における前記表面に平行する方向の最大寸法であり、前記高さは前記空洞構造における前記法線方向に平行する方向の最大寸法であり、前記高さは前記幅より小さいことを特徴とする光電素子。
【請求項２】
前記少なくとも一つの空洞構造の全体断面の形状は、つり鐘又はウィザードハットの中の一つであることを特徴とする請求項１記載の光電素子。
【請求項３】
前記幅は０．５μｍ〜１０μｍの範囲にあり、前記高さと前記幅の比率は２／３より大きくないことを特徴とする請求項１記載の光電素子。
【請求項４】
前記光電素子は複数の前記空洞構造を有し、前記複数の空洞構造は相互連結されて一つ又は複数のメッシュ状の空洞群を形成し、或いは、前記複数の空洞構造は規則的なアレイを形成し、前記複数の空洞構造の平均間隔は０．５μｍ〜１０μｍの範囲にあり、空洞隙率は５％〜９０％の範囲にあることを特徴とする請求項１記載の光電素子。
【請求項５】
さらに、前記第一半導体層の上に形成された主動層及び第二半導体層を含むことを特徴とする請求項１記載の光電素子。
【請求項６】
前記空洞構造の全体断面はウィザードハットの形に形成され、平板状の下部及び円錐状の上部を有し、前記上部の頂点は鋭い角状、弧状又はボール状に形成され、前記空洞構造を上方から見ると、前記上部は前記下部の中に位置することを特徴とする請求項２に記載の光電素子。
【請求項７】
前記下部は長辺を有し、前記長辺は前記基板の表面に平行し、前記長辺の幅は０．５μｍ〜１０μｍの範囲にあり、及び／又は前記長辺の二つの縁と基板の表面は夾角θを形成し、前記θ角は２０°〜７５°の範囲にあることを特徴とする請求項６記載の光電素子。
【請求項８】
光電素子の製造方法であって、
表面及び前記表面と垂直する法線方向を有する基板を提供するステップと、
前記基板の前記表面に第一半導体層を形成するステップと、
前記第一半導体層をパターン化するステップと、
前記基板上に第二半導体層を形成して前記パターン化された第一半導体層を覆うステップと、
前記第二半導体層と前記基板の前記表面の間に位置する少なくとも一つの空洞構造を形成するステップと、を含み
前記少なくとも一つの空洞構造は幅と高さを有し、前記幅は前記空洞構造における前記表面に平行する方向の最大寸法であり、前記高さは前記空洞構造における前記法線方向に平行する方向の最大寸法であり、前記高さは前記幅より小さいことを特徴とする光電素子の製造方法。
【請求項９】
前記少なくとも一つの空洞構造の全体断面の形状は、つり鐘又はウィザードハットの中の一つであることを特徴とする請求項８記載の光電素子の製造方法。
【請求項１０】
前記幅は０．５μｍ〜１０μｍの範囲にあり、前記高さと前記幅の比率は２／３より大きくないことを特徴とする請求項８記載の光電素子の製造方法。
【請求項１１】
前記光電素子は複数の前記空洞構造を有し、前記複数の空洞構造は相互連結されて一つ又は複数のメッシュ状の空洞群を形成し、或いは、前記複数の空洞構造は規則的なアレイを形成し、前記複数の空洞構造の平均間隔は０．５μｍ〜１０μｍの範囲にあり、空洞隙率は５％〜９０％の範囲にあることを特徴とする請求項８記載の光電素子の製造方法。
【請求項１２】
前記空洞構造の全体断面はウィザードハットの形に形成され、平板状の下部及び円錐状の上部を有し、前記上部の頂点は鋭い角状、弧状又はボール状に形成され、前記空洞構造を上方から見ると、前記上部は前記下部の中に位置することを特徴とする請求項９に記載の光電素子の製造方法。
【請求項１３】
前記下部は長辺を有し、前記長辺は前記基板の表面に平行し、前記長辺の幅は０．５μｍ〜１０μｍの範囲にあり、及び／又は前記長辺の二つの縁と基板の表面は夾角θを形成し、前記θ角は２０°〜７５°の範囲にあることを特徴とする請求項１２記載の光電素子の製造方法。
【請求項１】
光電素子であって、
表面及び前記表面と垂直する法線方向を有する基板と、
前記基板の前記表面に位置して前記表面と接触する第一半導体層と、
前記第一半導体層と前記基板の前記表面の間に位置する少なくとも一つの空洞構造と、を有し、
前記少なくとも一つの空洞構造は幅と高さを有し、前記幅は前記空洞構造における前記表面に平行する方向の最大寸法であり、前記高さは前記空洞構造における前記法線方向に平行する方向の最大寸法であり、前記高さは前記幅より小さいことを特徴とする光電素子。
【請求項２】
前記少なくとも一つの空洞構造の全体断面の形状は、つり鐘又はウィザードハットの中の一つであることを特徴とする請求項１記載の光電素子。
【請求項３】
前記幅は０．５μｍ〜１０μｍの範囲にあり、前記高さと前記幅の比率は２／３より大きくないことを特徴とする請求項１記載の光電素子。
【請求項４】
前記光電素子は複数の前記空洞構造を有し、前記複数の空洞構造は相互連結されて一つ又は複数のメッシュ状の空洞群を形成し、或いは、前記複数の空洞構造は規則的なアレイを形成し、前記複数の空洞構造の平均間隔は０．５μｍ〜１０μｍの範囲にあり、空洞隙率は５％〜９０％の範囲にあることを特徴とする請求項１記載の光電素子。
【請求項５】
さらに、前記第一半導体層の上に形成された主動層及び第二半導体層を含むことを特徴とする請求項１記載の光電素子。
【請求項６】
前記空洞構造の全体断面はウィザードハットの形に形成され、平板状の下部及び円錐状の上部を有し、前記上部の頂点は鋭い角状、弧状又はボール状に形成され、前記空洞構造を上方から見ると、前記上部は前記下部の中に位置することを特徴とする請求項２に記載の光電素子。
【請求項７】
前記下部は長辺を有し、前記長辺は前記基板の表面に平行し、前記長辺の幅は０．５μｍ〜１０μｍの範囲にあり、及び／又は前記長辺の二つの縁と基板の表面は夾角θを形成し、前記θ角は２０°〜７５°の範囲にあることを特徴とする請求項６記載の光電素子。
【請求項８】
光電素子の製造方法であって、
表面及び前記表面と垂直する法線方向を有する基板を提供するステップと、
前記基板の前記表面に第一半導体層を形成するステップと、
前記第一半導体層をパターン化するステップと、
前記基板上に第二半導体層を形成して前記パターン化された第一半導体層を覆うステップと、
前記第二半導体層と前記基板の前記表面の間に位置する少なくとも一つの空洞構造を形成するステップと、を含み
前記少なくとも一つの空洞構造は幅と高さを有し、前記幅は前記空洞構造における前記表面に平行する方向の最大寸法であり、前記高さは前記空洞構造における前記法線方向に平行する方向の最大寸法であり、前記高さは前記幅より小さいことを特徴とする光電素子の製造方法。
【請求項９】
前記少なくとも一つの空洞構造の全体断面の形状は、つり鐘又はウィザードハットの中の一つであることを特徴とする請求項８記載の光電素子の製造方法。
【請求項１０】
前記幅は０．５μｍ〜１０μｍの範囲にあり、前記高さと前記幅の比率は２／３より大きくないことを特徴とする請求項８記載の光電素子の製造方法。
【請求項１１】
前記光電素子は複数の前記空洞構造を有し、前記複数の空洞構造は相互連結されて一つ又は複数のメッシュ状の空洞群を形成し、或いは、前記複数の空洞構造は規則的なアレイを形成し、前記複数の空洞構造の平均間隔は０．５μｍ〜１０μｍの範囲にあり、空洞隙率は５％〜９０％の範囲にあることを特徴とする請求項８記載の光電素子の製造方法。
【請求項１２】
前記空洞構造の全体断面はウィザードハットの形に形成され、平板状の下部及び円錐状の上部を有し、前記上部の頂点は鋭い角状、弧状又はボール状に形成され、前記空洞構造を上方から見ると、前記上部は前記下部の中に位置することを特徴とする請求項９に記載の光電素子の製造方法。
【請求項１３】
前記下部は長辺を有し、前記長辺は前記基板の表面に平行し、前記長辺の幅は０．５μｍ〜１０μｍの範囲にあり、及び／又は前記長辺の二つの縁と基板の表面は夾角θを形成し、前記θ角は２０°〜７５°の範囲にあることを特徴とする請求項１２記載の光電素子の製造方法。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図１Ｆ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図２Ｅ】
【図２Ｆ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図１Ｆ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図２Ｅ】
【図２Ｆ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【公開番号】特開２０１２−９４７５２（Ｐ２０１２−９４７５２Ａ）
【公開日】平成２４年５月１７日（２０１２．５．１７）
【国際特許分類】
【出願番号】特願２０１０−２４２０３９（Ｐ２０１０−２４２０３９）
【出願日】平成２２年１０月２８日（２０１０．１０．２８）
【出願人】（５９８０６１３０２）晶元光電股▲ふん▼有限公司 (44)
【Ｆターム（参考）】
【公開日】平成２４年５月１７日（２０１２．５．１７）
【国際特許分類】
【出願日】平成２２年１０月２８日（２０１０．１０．２８）
【出願人】（５９８０６１３０２）晶元光電股▲ふん▼有限公司 (44)
【Ｆターム（参考）】
[ Back to top ]