半導体基板内の分離溝に隣接するコンタクト用開口の形成方法
【課題】フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法を提供する。
【解決手段】トレンチ形成・埋め込み法によって半導体基板の中にフィールド分離マスを形成し、該フィールド分離マスに隣接した基板上に基板マスキング層を形成する工程であって、前記フィールド分離マスの上面はエッチングストップキャップによって覆われ、その側壁は前記マスキング層によって覆われる工程と、前記分離マス側壁の少なくとも一部を露出するために、分離マスから分けて前記基板マスキング層を除去する工程と、露出した分離マス側壁上にエッチングストップカバーを形成する工程と、前記分離マス及び該分離マスに隣接する基板領域上に絶縁層を形成する工程と、前記分離マスエッチングストップキャップ及びカバーに対して選択的に、前記分離マスに隣接する前記絶縁層を貫通するコンタクト用開口をエッチング開口する工程とからなる、フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法。
【解決手段】トレンチ形成・埋め込み法によって半導体基板の中にフィールド分離マスを形成し、該フィールド分離マスに隣接した基板上に基板マスキング層を形成する工程であって、前記フィールド分離マスの上面はエッチングストップキャップによって覆われ、その側壁は前記マスキング層によって覆われる工程と、前記分離マス側壁の少なくとも一部を露出するために、分離マスから分けて前記基板マスキング層を除去する工程と、露出した分離マス側壁上にエッチングストップカバーを形成する工程と、前記分離マス及び該分離マスに隣接する基板領域上に絶縁層を形成する工程と、前記分離マスエッチングストップキャップ及びカバーに対して選択的に、前記分離マスに隣接する前記絶縁層を貫通するコンタクト用開口をエッチング開口する工程とからなる、フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体構造体及びフィールド分離マスに隣接する領域にコンタクト用開口を形成するための半導体製造方法に関する。
【背景技術】
【０００２】
集積回路を作るときは、基板上に形成された電子デバイスと、同一基板上或いは外部の他のデバイスとの接続が行われる。通常はこのような接続は、基板上に絶縁層を堆積し、それらの下のデバイス要素の一部に達する絶縁層を貫通してコンタクト用エッチングが行われることにより達成される。デバイス要素の一部の例としては、ＭＯＳデバイスにおけるソース／ドレイン領域を形成する拡散領域がある。
【０００３】
通常は、このようなコンタクト用エッチングが行われるとき、窒化物側壁スペーサ等の絶縁材料は、コンタクト用エッチングのミスアライメントからワードライン等のデバイス要素を保護する役目を果たす。これは一般的にセルフアライメントコンタクト用エッチングと呼ばれている。しかしながら、このようなコンタクト用エッチングがフィールド酸化層等のフィールド分離マス上で行われるとき、問題が生ずる。この問題を図１乃至図３を参照して以下で検討する。
【０００４】
図１は、バルクシリコン基板領域１２とフィールド酸化領域１３で構成される半導体ウェハー片１０を示している。ゲート酸化層１４は、シリコン基板１２上にある。導電ライン１５はゲート酸化層１４上にあり、また導電ライン１６はフィールド酸化領域１３上にある。この導電ライン１５，１６の両方には、窒化物又は他のエッチング阻止材料からなるエッチング阻止キャップ１７及び側壁スペーサ１８が設けられている。拡散領域１９，２０は、ライン１５の両側に設けられ、電気的接続が行われるソース／ドレイン領域を画定する。
【０００５】
図２を参照すると、平坦化された酸化絶縁材料２１が基板領域１２上に設けられ、フォトマスク２２を用いて拡散領域２０に達するコンタクト用開口２３を画定するためにパターンニングされる。図示のように、フォトマスク２２は左に多少位置ずれしており、その結果、コンタクト用開口エッチングがフィールド酸化領域１３の直上で行われることになる。
【０００６】
図３を参照すると、コンタクト用開口２３は酸化絶縁材料２１を貫通してエッチング開口され、フォトマスクのミスアライメントのためにフィールド酸化領域１３の一部２４も不必要にエッチング除去されてしまう。図示のようにフィールド酸化領域の一部がエッチング除去されることは、デバイスを動作しなくさせる基板へのショートやリークの原因となるため、望ましくない。
【０００７】
提案されている一つの解決手段は、薄いエッチングストップ層をワードラインとフィールド酸化領域の上に設けることである。しかしながら、コンタクト用開口が作られるスペースの幅が非常に狭いときにはこの解決手段ではうまくいかない。なぜならば、薄いエッチングストップ層はこのようなスペースを塞ぐ傾向があり、またしばしば不均一にしかそれを施すことができないからである。
【発明の開示】
【課題を解決するための手段】
【０００８】
本発明は、コンタクト用開口を設ける際に、フィールド分離マスが不必要にエッチングされる恐れがなくコンタクト用開口をフィールド分離マスに隣接するところに形成することに関連してなされたものである。
【０００９】
本発明の一つの特徴によると、フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法であって、該方法は、
トレンチ形成・埋め込み法によって半導体基板の中にフィールド分離マスを形成し、該フィールド分離マスに隣接した基板上にマスキング層を形成する工程であって、前記フィールド分離マスはエッチングストップキャップによって覆われ、その側壁は前記マスキング層によって覆われる工程と、
前記分離マス側壁の少なくとも一部を露出するために、分離マスから分けて前記基板マスキング層を除去する工程と、
露出した分離マス側壁上にエッチングストップカバーを形成する工程と、
前記分離マス及び該分離マスに隣接する基板領域上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップ及びカバーに対して選択的に、前記絶縁層を貫通して分離マスに隣接する部分に達するコンタクト用開口をエッチング開口する工程と、
を具える。
【００１０】
本発明の他の特徴によると、フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法であって、該方法は、
トレンチ形成・埋め込み法によって半導体基板の中にフィールド分離マスを形成し、該フィールド分離マスに隣接した基板上に電気的に導電性のマスキング層を形成する工程であって、前記フィールド分離マスの側壁は前記マスキング層によって覆われ、前記フィールド分離マス及びマスキング層はほぼ平坦な外表面を形成する工程と、
マスキング層平坦外表面から内側方向に離れたフィールド分離マス表面を形成するのに十分な量のフィールド分離マスを除去する工程と、
前記フィールド分離マス表面上にエッチングストップキャップを形成する工程と、
分離マス及びデバイス要素上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップ及びエッチングストップカバーに対して選択的に、前記絶縁層を貫通して分離マス側壁とデバイス要素の間に達するコンタクト用開口をエッチング開口する工程と、
を具える。
【００１１】
本発明の他の特徴によると、半導体構造体であって、該構造体は、
基板表面を有する半導体基板と、
前記基板表面から外側方向に延在し、少なくとも一部が前記基板表面より上に張り出ているほぼ垂直な側壁を有し、上部が第一エッチングストップ材料からなるキャップを有するフィールド分離マスと、
前記フィールド分離マス側壁を覆う第二エッチングストップ材料からなるカバーと、
からなる。
【発明を実施するための最良の形態】
【００１２】
以下、添付図面を参照しながら本発明の好適実施例を説明する。
【００１３】
図４乃至図１６のうちまず図４を参照すると、半導体ウェーハ片は参照符号２５により表される。これは、ゲート酸化層２８とその上の導電性ポリシリコン層３０を有するバルク半導体基板２６（好ましくは単結晶シリコン）からなる。ポリシリコン層３０の上に、被覆層３２を必要により設けることもできる。もしこの層３２が形成されるときは、該層３２は電気的に導電性であってもなくてもよい。層３２は、ポリシリコン層３０よりも高いエッチング選択性を提供し、後に説明する次の平坦化工程の際にはエッチングストップ層の役目を果たす。層３２は、好ましくは導電性があり、種々の炭化物等の材料、または他のセラミック材料又は耐熱性材料を含有する材料を用いてもよいが、ケイ化タングステン（ＷＳｉＸ）からなることが好ましい。例えば、ＴｉＳｉＸ，Ｗ，ＷＮＸ，Ｔａ，ＴａＮ，ＴｉＮのような材料を用いてもよい。以下の説明では、層３０，３２を、層３２がエッチングストップ最上部層を画定する、電気的導電性複合マスキング層３３とする。
【００１４】
図５を参照すると、活性領域画定工程が示されており、ここでは、マスキング層３３がパターンニングされ、これに、後に説明するトレンチ形成・埋め込み法によってフィールド分離マスが形成される基板２６の一部３４を露出するために、マスキング層とゲート酸化層２８がエッチングされる。パターンニング及びエッチング工程により、露出した基板部分３４の両側に活性領域３６が画定される。
【００１５】
図６を参照すると、ウェット又はドライエッチング、好ましくはドライエッチングにより、基板２６内に約２５００オングストロームの深さに凹部３８が形成される。バルク基板２６内の後の分離性を高めるために、フィールドインプラント工程を行うことができる。更に、この時点で凹部３８の底部に厚さ約５０−２００オングストロームの薄い酸化層を形成するためにわずかな熱酸化処理を行うことができる。このような熱酸化層を設けることにより、次に堆積される酸化層のよりよい密着性が得られる。
【００１６】
図７を参照すると、絶縁材料、好ましくはＳｉＯ２の層４０が、化学気相堆積法により堆積され、完全に凹部３８を充填する。
【００１７】
図８を参照すると、層４０は、好ましくは化学機械研磨法（ＣＭＰ）により少なくともエッチングストップ最上部層３２まで下方向に向かって平坦化される。約５０：１の研磨／エッチング選択性が得られるため、エッチングストップ最上部層３２にはＷＳｉＸを用いることが望ましい。しかしながら、他の材料を用いることも可能である。例えば、窒化物は約１０：１の良い選択性を有する。更に、上述の材料よりもはるかに選択性は低いが、ポリシリコン層３０自身をエッチングストップ層として用いることもできる。
【００１８】
上述のフィールド酸化層４０の形成は、好ましいいわゆるトレンチ形成・埋め込み法のことを述べたものであり、この技術により半導体基板内にフィールド分離マスが形成される。以下の説明では、フィールド分離マスは参照符号４０により表わされ、二つの実質的に垂直な側壁４２，４４を含む。
【００１９】
上述のように、またそのまま図８を参照すると、導電層３０と任意の被覆層３２は、フィールド分離マス４０を形成後、フィールド分離マスの側壁４２，４４を覆う複合マスキング層３３を画定する。説明を続ける目的ために、フィールド分離マス４０及びマスキング層３３は、ほぼ平坦な第一外表面３５を形成する。
【００２０】
図９，１０を参照すると、エッチングストップキャップがフィールド分離マス４０の最上部に形成される。これは、フィールド分離マス表面又は第二表面４６を画定するために十分な量のフィールド分離マス４０に対してウェット又はドライエッチング（好ましくはドライエッチング）をまず最初に実施することにより形成される。表面４６は、マスキング層３３により画定される平坦な第一外表面３５の部分から内側方向に間隔を置いて配置される。図示のように、第二表面４６は第一表面３５の下、好ましくは層３２の下に位置する。
【００２１】
図１０を参照すると、エッチングストップ材料４８の層が、フィールド分離マス表面及びマスキング層平坦外表面の上に堆積される。エッチングストップ材料４８の層は、好ましくは第一及び第二表面３５，４６をそれぞれ覆い、フィールド分離マス４０上の凹部を完全に充填する。エッチングストップ材料には、Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２等の材料や他の絶縁材料を用いることもできるが、Ｓｉ３Ｎ４であることが好ましい。
【００２２】
図１１を参照すると、エッチングストップ材料４８は、化学機械研磨法により少なくとも第一表面３５まで平坦化され、フィールド分離マス４０の最上部にエッチングストップキャップ５０が形成される。他の方法も勿論用いることができる。
【００２３】
図１２を参照すると、ポリシリコン，Ｔｉ，ＴｉＮ／Ｗ，ＷＳｉＸ，ＴｉＳｉＸ等（好ましくはＴｉＳｉＸ）の導電層５２が第一表面３５上に形成され、そしてこの導電層５２は、連続して延びるワードラインを画定する次の工程で形成されるポリシリコンブロックに接続される。もしエッチングストップ最上部層３２に非導電性材料が用いられていれば、層５２を形成する前にそれを除去しておく。更に、次のゲート画定及びエッチング処理の最中における、導電層の絶縁のために、導電層５２の最上部にエッチングストップ層５４が形成される。エッチングストップ層５４は、エッチングストップキャップ５０を形成するのと同じ材料から形成されることが好ましく、この材料は好ましくは窒化物である。
【００２４】
図１３を参照すると、導電層５２及び基板マスキング層３３は、デバイス要素５６の少なくとも一部を形成するために、分離マス４０から分離してパターンニング及びエッチング除去される。図示の好適実施例では、要素５６は、図１３のページの面に対して入り込みそして出て行く方向の導電性トランジスタラインの形状を有している。好ましくは、パターンニング及びエッチング工程により、ライン５６，５７ａ，５７ｂ，５７ｃ等の複数のデバイス要素が形成される。説明を続ける目的のために、最も右側のデバイス要素５６を説明するが、要素５６で得られる利点は他の同様なデバイス要素にも当てはまる。要素５６は、分離マス４０から横方向に間隔を置いて位置する。要素５６を形成するパターンエッチングは、分離マス側壁４４の少なくとも実質的に垂直な部分を露出させ、分離マス側壁４４に対向するデバイス要素側壁５８を画定する。この時点で、低不純物濃度のドレイン構造６０を画定するために、分離マス側壁４４とデバイス要素部分５６の間の基板に対して、第一の濃度となるように導電性増強不純物が注入される。
【００２５】
図１４を参照すると、第二エッチングストップ材料は、基板上、好ましくは露出した分離マス側壁４４及びデバイス要素側壁５８上に堆積される。堆積されたエッチングストップ材料は、第一エッチングストップ材料、即ちエッチングストップキャップ５０を画定する材料が既に堆積されているという意味で、“第二”エッチングストップ材料と呼ばれる。次に行われる第二エッチングストップ材料の異方性エッチングは、露出した分離マス側壁４４上に側壁スペーサ６２が、そしてデバイス要素側壁５８上に側壁スペーサ６４が十分に残るような程度まで行われる。しかしながら、側壁スペーサ６２は必ずしも側壁４４上に設けられ形成される必要はない。側壁スペーサは、図示のように他のデバイス要素上にも形成される。側壁スペーサ６２，６４は、これと隣接するところのそれぞれの側壁上にエッチングストップカバーを形成する。エッチングストップキャップ５０及び側壁スペーサ６２，６４は、他の材料も用いることができるが、Ｓｉ３Ｎ４等の同一の材料からなることが好ましい。この時点で、導電性増強不純物が、分離マス４０とデバイス要素部分５６の間の基板内に、第二の濃度となるまで注入される。第二の濃度は好ましくは第一の濃度よりも高く、それら共にそれぞれソース／ドレイン領域６６を画定する。
【００２６】
図示のように、基板表面から外側に突出するフィールド分離マス４０を有する半導体構造体が形成される。フィールド分離マスは、その一部が少なくとも基板表面より上に延びる部分を有する実質的に垂直な側壁４４を具備する。フィールド分離マス４０は、エッチングストップキャップ５０を有する最上部と、そのうちの代表的なものは側壁４４を覆っている参照符号６２で表わされる少なくとも一つのカバー又は側壁スペーサを含む。
【００２７】
図１５を参照すると、分離マス４０と、それに隣接する事実上デバイス要素５６上の活性領域３６の上に、絶縁層６８が形成される。
【００２８】
図１６を参照すると、コンタクト用開口７０は、分離マス側壁４４とデバイス要素５６の間で絶縁層６８を貫通してパターンエッチングにより形成される。コンタクト用開口７０は、コンタクト用開口を画定するフォトマスクのミスアライメントのためにずれているように示されている。より具体的には、分離マス４０を参照すると、絶縁材料６８は、図１６の分離マスの右側上の、側壁スペーサ６２とエッチングストップキャップの少しの部分を露出して残した状態でエッチングストップキャップ５０の殆どの部分の上に横たわっていることが分かる。このようなミスアライメントにもかかわらず、フィールド分離マスを効果的に密閉しているエッチングストップキャップ５０と側壁スペーサ６２が存在するために、フィールド分離マス４０は次のコンタクト用エッチング処理の最中は保護される。
【００２９】
上述の好適な半導体製造方法及び構造体によれば、コンタクト用開口のエッチングのし過ぎがフィールド分離マス材料をエッチング除去してしまうという恐れがなく、フィールド分離マスに隣接する領域にコンタクト用開口を形成することを可能とする。更に、上述の薄膜エッチングストップ層の使用に起因する問題がなく、より小さい構造で製造できるため、大きさの点における利点も得られる。その上、好適なフィールド分離マスは、成長させるのではなく堆積させるため、成長させたフィールド酸化層に特有のバーズビーク構造に関連する問題を事実上排除できる。
【００３０】
具体的な構造及び方法について言及したが、ここに開示したものは、本発明の効果的な好適実施例に過ぎず、本発明は、ここに示し説明した具体的な特徴に限定されるものではない。従って本発明は、均等論に従い適当に解釈される添付の請求の範囲内で種々の変更が可能である。
【図面の簡単な説明】
【００３１】
【図１】図１は、従来のある製造工程における従来の半導体ウェーハ片の略断面図であり、上記“背景技術”の欄で検討したものである。
【図２】図２は、図１で示した工程に続く従来の製造工程における図１の従来のウェーハ片を示す図である。
【図３】図３は、図２で示した工程に続く従来の製造工程における図１の従来のウェーハ片を示す図である。
【図４】図４は、本発明による、ある製造工程における半導体ウェーハ片の略断面図である。
【図５】図５は、図４で示した工程に続く製造工程における図４のウェーハ片を示す図である。
【図６】図６は、図５で示した工程に続く製造工程における図４のウェーハ片を示す図である。
【図７】図７は、図６で示した工程に続く製造工程における図４のウェーハ片を示す図である。
【図８】図８は、図７で示した工程に続く製造工程における図４のウェーハ片を示す図である。
【図９】図９は、図８で示した工程に続く製造工程における図４のウェーハ片を示す図である。
【図１０】図１０は、図９で示した工程に続く製造工程における図４のウェーハ片を示す図である。
【図１１】図１１は、図１０で示した工程に続く製造工程における図４のウェーハ片を示す図である。
【図１２】図１２は、図１１で示した工程に続く製造工程における図４のウェーハ片を示す図である。
【図１３】図１３は、図１２で示した工程に続く製造工程における図４のウェーハ片を示す図である。
【図１４】図１４は、図１３で示した工程に続く製造工程における図４のウェーハ片を示す図である。
【図１５】図１５は、図１４で示した工程に続く製造工程における図４のウェーハ片を示す図である。
【図１６】図１６は、図１５で示した工程に続く製造工程における図４のウェーハ片を示す図である。
【技術分野】
【０００１】
本発明は、半導体構造体及びフィールド分離マスに隣接する領域にコンタクト用開口を形成するための半導体製造方法に関する。
【背景技術】
【０００２】
集積回路を作るときは、基板上に形成された電子デバイスと、同一基板上或いは外部の他のデバイスとの接続が行われる。通常はこのような接続は、基板上に絶縁層を堆積し、それらの下のデバイス要素の一部に達する絶縁層を貫通してコンタクト用エッチングが行われることにより達成される。デバイス要素の一部の例としては、ＭＯＳデバイスにおけるソース／ドレイン領域を形成する拡散領域がある。
【０００３】
通常は、このようなコンタクト用エッチングが行われるとき、窒化物側壁スペーサ等の絶縁材料は、コンタクト用エッチングのミスアライメントからワードライン等のデバイス要素を保護する役目を果たす。これは一般的にセルフアライメントコンタクト用エッチングと呼ばれている。しかしながら、このようなコンタクト用エッチングがフィールド酸化層等のフィールド分離マス上で行われるとき、問題が生ずる。この問題を図１乃至図３を参照して以下で検討する。
【０００４】
図１は、バルクシリコン基板領域１２とフィールド酸化領域１３で構成される半導体ウェハー片１０を示している。ゲート酸化層１４は、シリコン基板１２上にある。導電ライン１５はゲート酸化層１４上にあり、また導電ライン１６はフィールド酸化領域１３上にある。この導電ライン１５，１６の両方には、窒化物又は他のエッチング阻止材料からなるエッチング阻止キャップ１７及び側壁スペーサ１８が設けられている。拡散領域１９，２０は、ライン１５の両側に設けられ、電気的接続が行われるソース／ドレイン領域を画定する。
【０００５】
図２を参照すると、平坦化された酸化絶縁材料２１が基板領域１２上に設けられ、フォトマスク２２を用いて拡散領域２０に達するコンタクト用開口２３を画定するためにパターンニングされる。図示のように、フォトマスク２２は左に多少位置ずれしており、その結果、コンタクト用開口エッチングがフィールド酸化領域１３の直上で行われることになる。
【０００６】
図３を参照すると、コンタクト用開口２３は酸化絶縁材料２１を貫通してエッチング開口され、フォトマスクのミスアライメントのためにフィールド酸化領域１３の一部２４も不必要にエッチング除去されてしまう。図示のようにフィールド酸化領域の一部がエッチング除去されることは、デバイスを動作しなくさせる基板へのショートやリークの原因となるため、望ましくない。
【０００７】
提案されている一つの解決手段は、薄いエッチングストップ層をワードラインとフィールド酸化領域の上に設けることである。しかしながら、コンタクト用開口が作られるスペースの幅が非常に狭いときにはこの解決手段ではうまくいかない。なぜならば、薄いエッチングストップ層はこのようなスペースを塞ぐ傾向があり、またしばしば不均一にしかそれを施すことができないからである。
【発明の開示】
【課題を解決するための手段】
【０００８】
本発明は、コンタクト用開口を設ける際に、フィールド分離マスが不必要にエッチングされる恐れがなくコンタクト用開口をフィールド分離マスに隣接するところに形成することに関連してなされたものである。
【０００９】
本発明の一つの特徴によると、フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法であって、該方法は、
トレンチ形成・埋め込み法によって半導体基板の中にフィールド分離マスを形成し、該フィールド分離マスに隣接した基板上にマスキング層を形成する工程であって、前記フィールド分離マスはエッチングストップキャップによって覆われ、その側壁は前記マスキング層によって覆われる工程と、
前記分離マス側壁の少なくとも一部を露出するために、分離マスから分けて前記基板マスキング層を除去する工程と、
露出した分離マス側壁上にエッチングストップカバーを形成する工程と、
前記分離マス及び該分離マスに隣接する基板領域上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップ及びカバーに対して選択的に、前記絶縁層を貫通して分離マスに隣接する部分に達するコンタクト用開口をエッチング開口する工程と、
を具える。
【００１０】
本発明の他の特徴によると、フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法であって、該方法は、
トレンチ形成・埋め込み法によって半導体基板の中にフィールド分離マスを形成し、該フィールド分離マスに隣接した基板上に電気的に導電性のマスキング層を形成する工程であって、前記フィールド分離マスの側壁は前記マスキング層によって覆われ、前記フィールド分離マス及びマスキング層はほぼ平坦な外表面を形成する工程と、
マスキング層平坦外表面から内側方向に離れたフィールド分離マス表面を形成するのに十分な量のフィールド分離マスを除去する工程と、
前記フィールド分離マス表面上にエッチングストップキャップを形成する工程と、
分離マス及びデバイス要素上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップ及びエッチングストップカバーに対して選択的に、前記絶縁層を貫通して分離マス側壁とデバイス要素の間に達するコンタクト用開口をエッチング開口する工程と、
を具える。
【００１１】
本発明の他の特徴によると、半導体構造体であって、該構造体は、
基板表面を有する半導体基板と、
前記基板表面から外側方向に延在し、少なくとも一部が前記基板表面より上に張り出ているほぼ垂直な側壁を有し、上部が第一エッチングストップ材料からなるキャップを有するフィールド分離マスと、
前記フィールド分離マス側壁を覆う第二エッチングストップ材料からなるカバーと、
からなる。
【発明を実施するための最良の形態】
【００１２】
以下、添付図面を参照しながら本発明の好適実施例を説明する。
【００１３】
図４乃至図１６のうちまず図４を参照すると、半導体ウェーハ片は参照符号２５により表される。これは、ゲート酸化層２８とその上の導電性ポリシリコン層３０を有するバルク半導体基板２６（好ましくは単結晶シリコン）からなる。ポリシリコン層３０の上に、被覆層３２を必要により設けることもできる。もしこの層３２が形成されるときは、該層３２は電気的に導電性であってもなくてもよい。層３２は、ポリシリコン層３０よりも高いエッチング選択性を提供し、後に説明する次の平坦化工程の際にはエッチングストップ層の役目を果たす。層３２は、好ましくは導電性があり、種々の炭化物等の材料、または他のセラミック材料又は耐熱性材料を含有する材料を用いてもよいが、ケイ化タングステン（ＷＳｉＸ）からなることが好ましい。例えば、ＴｉＳｉＸ，Ｗ，ＷＮＸ，Ｔａ，ＴａＮ，ＴｉＮのような材料を用いてもよい。以下の説明では、層３０，３２を、層３２がエッチングストップ最上部層を画定する、電気的導電性複合マスキング層３３とする。
【００１４】
図５を参照すると、活性領域画定工程が示されており、ここでは、マスキング層３３がパターンニングされ、これに、後に説明するトレンチ形成・埋め込み法によってフィールド分離マスが形成される基板２６の一部３４を露出するために、マスキング層とゲート酸化層２８がエッチングされる。パターンニング及びエッチング工程により、露出した基板部分３４の両側に活性領域３６が画定される。
【００１５】
図６を参照すると、ウェット又はドライエッチング、好ましくはドライエッチングにより、基板２６内に約２５００オングストロームの深さに凹部３８が形成される。バルク基板２６内の後の分離性を高めるために、フィールドインプラント工程を行うことができる。更に、この時点で凹部３８の底部に厚さ約５０−２００オングストロームの薄い酸化層を形成するためにわずかな熱酸化処理を行うことができる。このような熱酸化層を設けることにより、次に堆積される酸化層のよりよい密着性が得られる。
【００１６】
図７を参照すると、絶縁材料、好ましくはＳｉＯ２の層４０が、化学気相堆積法により堆積され、完全に凹部３８を充填する。
【００１７】
図８を参照すると、層４０は、好ましくは化学機械研磨法（ＣＭＰ）により少なくともエッチングストップ最上部層３２まで下方向に向かって平坦化される。約５０：１の研磨／エッチング選択性が得られるため、エッチングストップ最上部層３２にはＷＳｉＸを用いることが望ましい。しかしながら、他の材料を用いることも可能である。例えば、窒化物は約１０：１の良い選択性を有する。更に、上述の材料よりもはるかに選択性は低いが、ポリシリコン層３０自身をエッチングストップ層として用いることもできる。
【００１８】
上述のフィールド酸化層４０の形成は、好ましいいわゆるトレンチ形成・埋め込み法のことを述べたものであり、この技術により半導体基板内にフィールド分離マスが形成される。以下の説明では、フィールド分離マスは参照符号４０により表わされ、二つの実質的に垂直な側壁４２，４４を含む。
【００１９】
上述のように、またそのまま図８を参照すると、導電層３０と任意の被覆層３２は、フィールド分離マス４０を形成後、フィールド分離マスの側壁４２，４４を覆う複合マスキング層３３を画定する。説明を続ける目的ために、フィールド分離マス４０及びマスキング層３３は、ほぼ平坦な第一外表面３５を形成する。
【００２０】
図９，１０を参照すると、エッチングストップキャップがフィールド分離マス４０の最上部に形成される。これは、フィールド分離マス表面又は第二表面４６を画定するために十分な量のフィールド分離マス４０に対してウェット又はドライエッチング（好ましくはドライエッチング）をまず最初に実施することにより形成される。表面４６は、マスキング層３３により画定される平坦な第一外表面３５の部分から内側方向に間隔を置いて配置される。図示のように、第二表面４６は第一表面３５の下、好ましくは層３２の下に位置する。
【００２１】
図１０を参照すると、エッチングストップ材料４８の層が、フィールド分離マス表面及びマスキング層平坦外表面の上に堆積される。エッチングストップ材料４８の層は、好ましくは第一及び第二表面３５，４６をそれぞれ覆い、フィールド分離マス４０上の凹部を完全に充填する。エッチングストップ材料には、Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２等の材料や他の絶縁材料を用いることもできるが、Ｓｉ３Ｎ４であることが好ましい。
【００２２】
図１１を参照すると、エッチングストップ材料４８は、化学機械研磨法により少なくとも第一表面３５まで平坦化され、フィールド分離マス４０の最上部にエッチングストップキャップ５０が形成される。他の方法も勿論用いることができる。
【００２３】
図１２を参照すると、ポリシリコン，Ｔｉ，ＴｉＮ／Ｗ，ＷＳｉＸ，ＴｉＳｉＸ等（好ましくはＴｉＳｉＸ）の導電層５２が第一表面３５上に形成され、そしてこの導電層５２は、連続して延びるワードラインを画定する次の工程で形成されるポリシリコンブロックに接続される。もしエッチングストップ最上部層３２に非導電性材料が用いられていれば、層５２を形成する前にそれを除去しておく。更に、次のゲート画定及びエッチング処理の最中における、導電層の絶縁のために、導電層５２の最上部にエッチングストップ層５４が形成される。エッチングストップ層５４は、エッチングストップキャップ５０を形成するのと同じ材料から形成されることが好ましく、この材料は好ましくは窒化物である。
【００２４】
図１３を参照すると、導電層５２及び基板マスキング層３３は、デバイス要素５６の少なくとも一部を形成するために、分離マス４０から分離してパターンニング及びエッチング除去される。図示の好適実施例では、要素５６は、図１３のページの面に対して入り込みそして出て行く方向の導電性トランジスタラインの形状を有している。好ましくは、パターンニング及びエッチング工程により、ライン５６，５７ａ，５７ｂ，５７ｃ等の複数のデバイス要素が形成される。説明を続ける目的のために、最も右側のデバイス要素５６を説明するが、要素５６で得られる利点は他の同様なデバイス要素にも当てはまる。要素５６は、分離マス４０から横方向に間隔を置いて位置する。要素５６を形成するパターンエッチングは、分離マス側壁４４の少なくとも実質的に垂直な部分を露出させ、分離マス側壁４４に対向するデバイス要素側壁５８を画定する。この時点で、低不純物濃度のドレイン構造６０を画定するために、分離マス側壁４４とデバイス要素部分５６の間の基板に対して、第一の濃度となるように導電性増強不純物が注入される。
【００２５】
図１４を参照すると、第二エッチングストップ材料は、基板上、好ましくは露出した分離マス側壁４４及びデバイス要素側壁５８上に堆積される。堆積されたエッチングストップ材料は、第一エッチングストップ材料、即ちエッチングストップキャップ５０を画定する材料が既に堆積されているという意味で、“第二”エッチングストップ材料と呼ばれる。次に行われる第二エッチングストップ材料の異方性エッチングは、露出した分離マス側壁４４上に側壁スペーサ６２が、そしてデバイス要素側壁５８上に側壁スペーサ６４が十分に残るような程度まで行われる。しかしながら、側壁スペーサ６２は必ずしも側壁４４上に設けられ形成される必要はない。側壁スペーサは、図示のように他のデバイス要素上にも形成される。側壁スペーサ６２，６４は、これと隣接するところのそれぞれの側壁上にエッチングストップカバーを形成する。エッチングストップキャップ５０及び側壁スペーサ６２，６４は、他の材料も用いることができるが、Ｓｉ３Ｎ４等の同一の材料からなることが好ましい。この時点で、導電性増強不純物が、分離マス４０とデバイス要素部分５６の間の基板内に、第二の濃度となるまで注入される。第二の濃度は好ましくは第一の濃度よりも高く、それら共にそれぞれソース／ドレイン領域６６を画定する。
【００２６】
図示のように、基板表面から外側に突出するフィールド分離マス４０を有する半導体構造体が形成される。フィールド分離マスは、その一部が少なくとも基板表面より上に延びる部分を有する実質的に垂直な側壁４４を具備する。フィールド分離マス４０は、エッチングストップキャップ５０を有する最上部と、そのうちの代表的なものは側壁４４を覆っている参照符号６２で表わされる少なくとも一つのカバー又は側壁スペーサを含む。
【００２７】
図１５を参照すると、分離マス４０と、それに隣接する事実上デバイス要素５６上の活性領域３６の上に、絶縁層６８が形成される。
【００２８】
図１６を参照すると、コンタクト用開口７０は、分離マス側壁４４とデバイス要素５６の間で絶縁層６８を貫通してパターンエッチングにより形成される。コンタクト用開口７０は、コンタクト用開口を画定するフォトマスクのミスアライメントのためにずれているように示されている。より具体的には、分離マス４０を参照すると、絶縁材料６８は、図１６の分離マスの右側上の、側壁スペーサ６２とエッチングストップキャップの少しの部分を露出して残した状態でエッチングストップキャップ５０の殆どの部分の上に横たわっていることが分かる。このようなミスアライメントにもかかわらず、フィールド分離マスを効果的に密閉しているエッチングストップキャップ５０と側壁スペーサ６２が存在するために、フィールド分離マス４０は次のコンタクト用エッチング処理の最中は保護される。
【００２９】
上述の好適な半導体製造方法及び構造体によれば、コンタクト用開口のエッチングのし過ぎがフィールド分離マス材料をエッチング除去してしまうという恐れがなく、フィールド分離マスに隣接する領域にコンタクト用開口を形成することを可能とする。更に、上述の薄膜エッチングストップ層の使用に起因する問題がなく、より小さい構造で製造できるため、大きさの点における利点も得られる。その上、好適なフィールド分離マスは、成長させるのではなく堆積させるため、成長させたフィールド酸化層に特有のバーズビーク構造に関連する問題を事実上排除できる。
【００３０】
具体的な構造及び方法について言及したが、ここに開示したものは、本発明の効果的な好適実施例に過ぎず、本発明は、ここに示し説明した具体的な特徴に限定されるものではない。従って本発明は、均等論に従い適当に解釈される添付の請求の範囲内で種々の変更が可能である。
【図面の簡単な説明】
【００３１】
【図１】図１は、従来のある製造工程における従来の半導体ウェーハ片の略断面図であり、上記“背景技術”の欄で検討したものである。
【図２】図２は、図１で示した工程に続く従来の製造工程における図１の従来のウェーハ片を示す図である。
【図３】図３は、図２で示した工程に続く従来の製造工程における図１の従来のウェーハ片を示す図である。
【図４】図４は、本発明による、ある製造工程における半導体ウェーハ片の略断面図である。
【図５】図５は、図４で示した工程に続く製造工程における図４のウェーハ片を示す図である。
【図６】図６は、図５で示した工程に続く製造工程における図４のウェーハ片を示す図である。
【図７】図７は、図６で示した工程に続く製造工程における図４のウェーハ片を示す図である。
【図８】図８は、図７で示した工程に続く製造工程における図４のウェーハ片を示す図である。
【図９】図９は、図８で示した工程に続く製造工程における図４のウェーハ片を示す図である。
【図１０】図１０は、図９で示した工程に続く製造工程における図４のウェーハ片を示す図である。
【図１１】図１１は、図１０で示した工程に続く製造工程における図４のウェーハ片を示す図である。
【図１２】図１２は、図１１で示した工程に続く製造工程における図４のウェーハ片を示す図である。
【図１３】図１３は、図１２で示した工程に続く製造工程における図４のウェーハ片を示す図である。
【図１４】図１４は、図１３で示した工程に続く製造工程における図４のウェーハ片を示す図である。
【図１５】図１５は、図１４で示した工程に続く製造工程における図４のウェーハ片を示す図である。
【図１６】図１６は、図１５で示した工程に続く製造工程における図４のウェーハ片を示す図である。
【特許請求の範囲】
【請求項１】
フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法であって、該方法は、
トレンチ形成・埋め込み法によって半導体基板の中にフィールド分離マスを形成し、該フィールド分離マスに隣接した基板上に電気的に導電性の基板マスキング層を形成する工程であって、前記フィールド分離マスはエッチングストップキャップが被せられ、その側壁は前記マスキング層によって覆われる工程と、
前記フィールド分離マスから間隔を置いてデバイス要素の少なくとも一部を形成し、且つ前記フィールド分離マス側壁を露出するために、分離マスから分けて基板マスキング層をパターンニングする工程と、
露出したフィールド分離マス側壁上にエッチングストップカバーを形成する工程と、
前記分離マス及びデバイス要素上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップ及びカバーに対して選択的に、前記絶縁層を貫通して分離マス側壁とデバイス要素の間に達するコンタクト用開口をエッチング開口する工程と、
を具えることを特徴とする半導体製造方法。
【請求項２】
請求項１記載の方法であって、前記電気的導電性マスキング層はポリシリコンからなることを特徴とする半導体製造方法。
【請求項３】
請求項１記載の方法であって、前記電気的導電性マスキング層はポリシリコンと該ポリシリコン上のエッチングストップ材料との複合物からなることを特徴とする半導体製造方法。
【請求項４】
請求項１記載の方法であって、露出した分離マス側壁上にエッチングストップカバーを形成する工程は、
基板及び露出した分離マス側壁上にエッチングストップ材料を堆積する工程と、
分離マス側壁上に側壁スペーサが十分に残る程度にエッチングストップ材料に異方性エッチングを実施する工程と、
を有することを特徴とする半導体製造方法。
【請求項５】
請求項１記載の方法であって、前記パターンニング工程によって、前記分離マス側壁に対向するデバイス要素側壁が露出し、露出した分離マス側壁上にエッチングストップカバーを形成する工程は、
基板及び露出した分離マス側壁上にエッチングストップ材料を堆積する工程と、
分離マス側壁及びデバイス要素側壁上に側壁スペーサが十分に残る程度にエッチングストップ材料に異方性エッチングを実施する工程と、
を有することを特徴とする半導体製造方法。
【請求項６】
請求項１記載の方法は、前記パターンニング工程の後に更に、基板のほぼ分離マスとデバイス要素部分の間に、導電性増強不純物を提供する工程を具えることを特徴とする半導体製造方法。
【請求項７】
請求項１記載の方法であって、前記デバイス要素は導電ラインであることを特徴とする半導体製造方法。
【請求項８】
請求項１記載の方法であって、前記エッチングストップキャップ及びエッチングストップカバーは同一材料からなることを特徴とする半導体製造方法。
【請求項９】
請求項１記載の方法であって、前記エッチングストップキャップ及びエッチングストップカバーはＳｉ３Ｎ４からなることを特徴とする半導体製造方法。
【請求項１０】
フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法であって、該方法は、
トレンチ形成・埋め込み法によって半導体基板の中にフィールド分離マスを形成し、該フィールド分離マスに隣接した基板上に基板マスキング層を形成する工程であって、前記フィールド分離マスはエッチングストップキャップが被せられ、フィールド分離マスの側壁は前記マスキング層によって覆われる工程と、
前記分離マス側壁の少なくとも一部を露出するために、分離マスから分けて前記基板マスキング層を除去する工程と、
露出した分離マス側壁上にエッチングストップカバーを形成する工程と、
前記分離マス及び該分離マスに隣接する基板領域上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップ及びカバーに対して選択的に、前記絶縁層を貫通して分離マスに隣接する部分に達するコンタクト用開口をエッチング開口する工程と、
を具えることを特徴とする半導体製造方法。
【請求項１１】
請求項１０記載の方法であって、露出した分離マス側壁上にエッチングストップカバーを形成する工程は、
基板及び露出した分離マス側壁上にエッチングストップ材料を堆積する工程と、
前記分離マス側壁上に側壁スペーサを十分に残す程度に前記エッチングストップ材料に異方性エッチングを実施する工程と、
を有することを特徴とする半導体製造方法。
【請求項１２】
フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法であって、該方法は、
トレンチ形成・埋め込み法によって半導体基板の中にフィールド分離マスを形成し、該フィールド分離マスに隣接した基板上に電気的に導電性のマスキング層を形成する工程であって、前記フィールド分離マスの側壁は前記基板マスキング層によって覆われ、前記フィールド分離マス及びマスキング層はほぼ平坦な外表面を形成する工程と、
前記工程の後に、マスキング層平坦外表面から内側方向に離れたフィールド分離マス表面を形成するのに十分な量のフィールド分離マスを除去する工程と、
前記フィールド分離マス表面上にエッチングストップキャップを形成する工程と、
エッチングキャップを形成する前記工程の後に、分離マスから間隔を置いてデバイス要素の少なくとも一部を形成するために、分離マスから分けて基板マスキング層をパターンニングする工程と、
分離マス及びデバイス要素上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップに対して選択的に、前記絶縁層を貫通して分離マス側壁とデバイス要素の間に達するコンタクト用開口をエッチング開口する工程と、
基板マスキング層のパターンニングによって分離マス側壁が露出し、更に、コンタクト用開口をエッチング開口する前に、露出した分離マス側壁上にエッチングストップカバーを形成する工程と、
を具えることを特徴とする半導体製造方法。
【請求項１３】
フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法であって、該方法は、
トレンチ形成・埋め込み法によって半導体基板の中にフィールド分離マスを形成し、該フィールド分離マスに隣接する基板上に基板マスキング層を形成する工程であって、前記フィールド分離マスの側壁は基板マスキング層によって覆われ、前記フィールド分離マス及び基板マスキング層はほぼ平坦な第一表面を形成する工程と、
前記第一表面の下に第二表面を形成するのに必要な量のフィールド分離マスを除去する工程と、
前記第一及び第二表面上にエッチングストップ材料の層を形成する工程と、
前記フィールド分離マス上にエッチングストップキャップを形成するために、前記エッチングストップ材料を少なくとも前記第一表面まで平坦化する工程と、
分離マス側壁を露出するために、分離マスから離れて前記基板マスキング層をパターンニングする工程と、
露出した分離マス側壁上にエッチングストップカバーを形成する工程と、
前記分離マス及びデバイス要素上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップ及びカバーに対して選択的に、前記絶縁層を貫通して分離マス側壁とデバイス要素の間に達するコンタクト用開口をエッチング開口する工程と、
を具えることを特徴とする半導体製造方法。
【請求項１４】
請求項１３記載の方法であって、マスキング層は平坦な第一表面の一部を画定するエッチングストップ上部層を有し、前記平坦化工程は、第一及び第二表面上に形成されたエッチングストップ材料を、内側方向に向かって、少なくとも前記エッチングストップ上部層まで平坦化する工程を含むことを特徴とする半導体製造方法。
【請求項１５】
請求項１３記載の方法であって、前記マスキング層は平坦な第一表面の一部を画定するエッチングストップ上部層を有し、前記除去工程により外表面に対してフィールド分離マス中に凹部が形成され、前記第一及び第二表面上にエッチングストップ材料の層を形成する工程によって前記凹部が完全に充填され、前記平坦化工程は、第一及び第二表面上に形成されたエッチングストップ材料を、内側方向に向かって、少なくとも前記エッチングストップ上部層まで平坦化する工程を含むことを特徴とする半導体製造方法。
【請求項１６】
フィールド分離マスに隣接する領域に達するコンタクト用開口を形成する半導体製造方法であって、該方法は、
トレンチ形成・埋め込み法によって半導体基板の中にフィールド分離マスを形成し、該フィールド分離マスに隣接する基板上に、電気的に導電性のマスキング層を形成する工程であって、前記フィールド分離マスはマスキング層によって覆われる側壁を有し、前記フィールド分離マス及びマスキング層はほぼ平坦な第一表面を形成する工程と、
前記第一表面の下に第二表面を形成するのに必要な量のフィールド分離マスを除去する工程と、
前記第一及び第二表面上にエッチングストップ材料の層を形成する工程と、
前記フィールド分離マス上にエッチングストップキャップを形成するために、前記エッチングストップ材料を少なくとも前記第一表面まで平坦化する工程と、
前記第一表面上に導電層を形成する工程と、
デバイス要素の少なくとも一部を前記分離マスから間隔を置いて形成し、分離マス側壁とデバイス要素側壁を露出するために、前記分離マスから分けて導電層とマスキング層とをパターンニングする工程と、
露出した分離マス側壁及びデバイス要素側壁上にエッチングストップカバーを形成する工程と、
前記分離マス及びデバイス要素上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップ及びカバーと、デバイス要素側壁カバーに対して選択的に、前記絶縁層を貫通して分離マス側壁とデバイス要素の間に達するコンタクト用開口をエッチング開口する工程と、
を具えることを特徴とする半導体製造方法。
【請求項１７】
請求項１６記載の方法であって、前記エッチングストップキャップ及びエッチングストップカバーは窒化材料で形成されることを特徴とする半導体製造方法。
【請求項１８】
請求項１６記載の方法であって、露出した前記分離マス側壁及びデバイス要素側壁上にエッチングストップカバーを形成する工程は、
基板上にエッチングストップ材料を堆積する工程と、
エッチングストップ材料を、露出した分離マス側壁とデバイス要素側壁上に側壁スペーサが残るのに十分な程度に異方性エッチングを実施する工程と、
からなることを特徴とする半導体製造方法。
【請求項１９】
請求項１６記載の方法であって、露出した前記分離マス側壁及びデバイス要素側壁上にエッチングストップカバーを形成する工程は、
基板上にエッチングストップ材料を堆積する工程と、
エッチングストップ材料を、露出した分離マス側壁とデバイス要素側壁上に側壁スペーサが残るのに十分な程度に異方性エッチングを実施する工程とからなり、前記エッチングストップキャップ及びエッチングストップカバーが窒化材料からなることを特徴とする半導体製造方法。
【請求項２０】
フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法であって、該方法は、
トレンチ形成・埋め込み法によって半導体基板の中にフィールド分離マスを形成し、該フィールド分離マスに隣接する基板上に電気的に導電性の基板マスキング層を形成する工程であって、前記フィールド分離マスはマスキング層によって覆われる側壁を有し、前記フィールド分離マス及びマスキング層はほぼ平坦な第一表面を形成する工程と、
前記第一表面の下に第二表面を形成するのに必要な量のフィールド分離マスを除去する工程と、
前記第一及び第二表面上にエッチングストップ材料の層を形成する工程と、
前記フィールド分離マス上にエッチングストップキャップを形成するために、前記エッチングストップ材料を少なくとも前記第一表面まで平坦化する工程と、
前記第一表面上に導電層を形成する工程と、
デバイス要素の少なくとも一部を前記分離マスから間隔を置いて形成し、分離マス側壁とデバイス要素側壁を露出するために、前記分離マスから分けて導電層と基板マスキング層とをパターンニングする工程と、
前記分離マスとデバイス要素部分との間の基板内に、導電性増強不純物を第一濃度となるまで提供する工程と、
露出した分離マス側壁及びデバイス要素側壁上にエッチングストップカバーを形成する工程と、
前記分離マスとデバイス要素部分との間の基板内に、導電性増強不純物を、前記第一濃度より不純物濃度が高い第二濃度となるまで提供する工程であって、前記第一及び第二濃度はソース・ドレイン領域を画定する工程と、
前記分離マス及びデバイス要素上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップ及びカバーと、デバイス要素エッチングストップカバーに対して選択的に、前記絶縁層を貫通して分離マス側壁とデバイス要素の間に達するコンタクト用開口をエッチング開口する工程と、
を具えることを特徴とする半導体製造方法。
【請求項２１】
請求項２０記載の方法であって、パターン除去された導電層は導電ラインを形成することを特徴とする半導体製造方法。
【請求項２２】
フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法であって、該方法は、
半導体基板の中に、ほぼ垂直な側壁を有し、エッチングストップキャップが被せられるフィールド分離マスを形成し、該フィールド分離マスに隣接する基板上にフィールド分離マス側壁を覆う基板マスキング層を形成する工程と、
前記形成工程の後であって、且つ前記フィールド分離マスが覆われた後に、前記分離マス側壁の少なくとも一部を露出するために、前記基板マスキング層を前記分離マスから除去する工程と、
露出した前記分離マス側壁上にエッチングストップカバーを形成する工程と、
前記分離マス及び該分離マスに隣接した基板領域上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップ及びカバーに対して選択的に、前記絶縁層を貫通して分離マスに隣接する部分に達するコンタクト用開口をエッチング開口する工程と、
を具えることを特徴とする半導体製造方法。
【請求項２３】
フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法であって、該方法は、
半導体基板の中に、エッチングストップキャップが被せられ、該エッチングストップキャップとは別に形成されるエッチングストップカバーで覆われるほぼ垂直な側壁を有するフィールド分離マスを形成し、該フィールド分離マスに隣接する基板活性領域とを形成する工程と、
前記分離マス及び隣接する活性領域上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップ及びカバーに対して選択的に、前記絶縁層を貫通して分離マスに隣接する活性領域に達するコンタクト用開口をエッチング開口する工程と、
を具えることを特徴とする半導体製造方法。
【請求項２４】
フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法であって、該方法は、
トレンチ形成・埋め込み法によって半導体基板の中にフィールド分離マスを形成し、該フィールド分離マスに隣接した基板上に基板マスキング層を形成する工程であって、前記フィールド分離マスはエッチングストップキャップが被せられ、フィールド分離マスの側壁は前記マスキング層によって覆われる工程と、
前記分離マス側壁の少なくとも一部を露出するために、分離マスから分けて前記基板マスキング層を除去する工程と、
露出した分離マス側壁上にエッチングストップカバーを形成する工程と、
前記分離マス及び該分離マスに隣接する基板領域上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップ及びカバーに対して選択的に、前記絶縁層を貫通して分離マスに隣接する部分に達するコンタクト用開口をエッチング開口する工程とを具備し、形成後のフィールド分離マス及び該フィールド分離マスに隣接するマスキング層はほぼ平坦な外表面を形成し、フィールド分離マスは、
フィールド分離マス表面がマスキング層平坦外表面の下となるに十分な量のフィールド分離マスをエッチングする工程と、
前記フィールド分離マス表面及びマスキング層平坦外表面上にエッチングストップ材料を堆積する工程と、
エッチングストップキャップを形成するために、前記エッチングストップキャップ材料を内側方向に向かって少なくともマスキング層まで平坦化する工程と、
により形成されるエッチングストップキャップが被せられることを特徴とする半導体製造方法。
【請求項２５】
請求項２４記載の方法であって、前記露出した分離マス側壁上にエッチングストップカバーを形成する工程は、
基板及び露出した分離マス側壁上に第二のエッチングストップ材料を堆積する工程と、
前記第二のエッチングストップ材料を、露出した分離マス側壁上に側壁スペーサを十分に残す程度に異方性エッチングを実施する工程と、
からなり、前記エッチングストップキャップ及びエッチングストップカバーは同じ材料からなることを特徴とする半導体製造方法。
【請求項１】
フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法であって、該方法は、
トレンチ形成・埋め込み法によって半導体基板の中にフィールド分離マスを形成し、該フィールド分離マスに隣接した基板上に電気的に導電性の基板マスキング層を形成する工程であって、前記フィールド分離マスはエッチングストップキャップが被せられ、その側壁は前記マスキング層によって覆われる工程と、
前記フィールド分離マスから間隔を置いてデバイス要素の少なくとも一部を形成し、且つ前記フィールド分離マス側壁を露出するために、分離マスから分けて基板マスキング層をパターンニングする工程と、
露出したフィールド分離マス側壁上にエッチングストップカバーを形成する工程と、
前記分離マス及びデバイス要素上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップ及びカバーに対して選択的に、前記絶縁層を貫通して分離マス側壁とデバイス要素の間に達するコンタクト用開口をエッチング開口する工程と、
を具えることを特徴とする半導体製造方法。
【請求項２】
請求項１記載の方法であって、前記電気的導電性マスキング層はポリシリコンからなることを特徴とする半導体製造方法。
【請求項３】
請求項１記載の方法であって、前記電気的導電性マスキング層はポリシリコンと該ポリシリコン上のエッチングストップ材料との複合物からなることを特徴とする半導体製造方法。
【請求項４】
請求項１記載の方法であって、露出した分離マス側壁上にエッチングストップカバーを形成する工程は、
基板及び露出した分離マス側壁上にエッチングストップ材料を堆積する工程と、
分離マス側壁上に側壁スペーサが十分に残る程度にエッチングストップ材料に異方性エッチングを実施する工程と、
を有することを特徴とする半導体製造方法。
【請求項５】
請求項１記載の方法であって、前記パターンニング工程によって、前記分離マス側壁に対向するデバイス要素側壁が露出し、露出した分離マス側壁上にエッチングストップカバーを形成する工程は、
基板及び露出した分離マス側壁上にエッチングストップ材料を堆積する工程と、
分離マス側壁及びデバイス要素側壁上に側壁スペーサが十分に残る程度にエッチングストップ材料に異方性エッチングを実施する工程と、
を有することを特徴とする半導体製造方法。
【請求項６】
請求項１記載の方法は、前記パターンニング工程の後に更に、基板のほぼ分離マスとデバイス要素部分の間に、導電性増強不純物を提供する工程を具えることを特徴とする半導体製造方法。
【請求項７】
請求項１記載の方法であって、前記デバイス要素は導電ラインであることを特徴とする半導体製造方法。
【請求項８】
請求項１記載の方法であって、前記エッチングストップキャップ及びエッチングストップカバーは同一材料からなることを特徴とする半導体製造方法。
【請求項９】
請求項１記載の方法であって、前記エッチングストップキャップ及びエッチングストップカバーはＳｉ３Ｎ４からなることを特徴とする半導体製造方法。
【請求項１０】
フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法であって、該方法は、
トレンチ形成・埋め込み法によって半導体基板の中にフィールド分離マスを形成し、該フィールド分離マスに隣接した基板上に基板マスキング層を形成する工程であって、前記フィールド分離マスはエッチングストップキャップが被せられ、フィールド分離マスの側壁は前記マスキング層によって覆われる工程と、
前記分離マス側壁の少なくとも一部を露出するために、分離マスから分けて前記基板マスキング層を除去する工程と、
露出した分離マス側壁上にエッチングストップカバーを形成する工程と、
前記分離マス及び該分離マスに隣接する基板領域上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップ及びカバーに対して選択的に、前記絶縁層を貫通して分離マスに隣接する部分に達するコンタクト用開口をエッチング開口する工程と、
を具えることを特徴とする半導体製造方法。
【請求項１１】
請求項１０記載の方法であって、露出した分離マス側壁上にエッチングストップカバーを形成する工程は、
基板及び露出した分離マス側壁上にエッチングストップ材料を堆積する工程と、
前記分離マス側壁上に側壁スペーサを十分に残す程度に前記エッチングストップ材料に異方性エッチングを実施する工程と、
を有することを特徴とする半導体製造方法。
【請求項１２】
フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法であって、該方法は、
トレンチ形成・埋め込み法によって半導体基板の中にフィールド分離マスを形成し、該フィールド分離マスに隣接した基板上に電気的に導電性のマスキング層を形成する工程であって、前記フィールド分離マスの側壁は前記基板マスキング層によって覆われ、前記フィールド分離マス及びマスキング層はほぼ平坦な外表面を形成する工程と、
前記工程の後に、マスキング層平坦外表面から内側方向に離れたフィールド分離マス表面を形成するのに十分な量のフィールド分離マスを除去する工程と、
前記フィールド分離マス表面上にエッチングストップキャップを形成する工程と、
エッチングキャップを形成する前記工程の後に、分離マスから間隔を置いてデバイス要素の少なくとも一部を形成するために、分離マスから分けて基板マスキング層をパターンニングする工程と、
分離マス及びデバイス要素上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップに対して選択的に、前記絶縁層を貫通して分離マス側壁とデバイス要素の間に達するコンタクト用開口をエッチング開口する工程と、
基板マスキング層のパターンニングによって分離マス側壁が露出し、更に、コンタクト用開口をエッチング開口する前に、露出した分離マス側壁上にエッチングストップカバーを形成する工程と、
を具えることを特徴とする半導体製造方法。
【請求項１３】
フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法であって、該方法は、
トレンチ形成・埋め込み法によって半導体基板の中にフィールド分離マスを形成し、該フィールド分離マスに隣接する基板上に基板マスキング層を形成する工程であって、前記フィールド分離マスの側壁は基板マスキング層によって覆われ、前記フィールド分離マス及び基板マスキング層はほぼ平坦な第一表面を形成する工程と、
前記第一表面の下に第二表面を形成するのに必要な量のフィールド分離マスを除去する工程と、
前記第一及び第二表面上にエッチングストップ材料の層を形成する工程と、
前記フィールド分離マス上にエッチングストップキャップを形成するために、前記エッチングストップ材料を少なくとも前記第一表面まで平坦化する工程と、
分離マス側壁を露出するために、分離マスから離れて前記基板マスキング層をパターンニングする工程と、
露出した分離マス側壁上にエッチングストップカバーを形成する工程と、
前記分離マス及びデバイス要素上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップ及びカバーに対して選択的に、前記絶縁層を貫通して分離マス側壁とデバイス要素の間に達するコンタクト用開口をエッチング開口する工程と、
を具えることを特徴とする半導体製造方法。
【請求項１４】
請求項１３記載の方法であって、マスキング層は平坦な第一表面の一部を画定するエッチングストップ上部層を有し、前記平坦化工程は、第一及び第二表面上に形成されたエッチングストップ材料を、内側方向に向かって、少なくとも前記エッチングストップ上部層まで平坦化する工程を含むことを特徴とする半導体製造方法。
【請求項１５】
請求項１３記載の方法であって、前記マスキング層は平坦な第一表面の一部を画定するエッチングストップ上部層を有し、前記除去工程により外表面に対してフィールド分離マス中に凹部が形成され、前記第一及び第二表面上にエッチングストップ材料の層を形成する工程によって前記凹部が完全に充填され、前記平坦化工程は、第一及び第二表面上に形成されたエッチングストップ材料を、内側方向に向かって、少なくとも前記エッチングストップ上部層まで平坦化する工程を含むことを特徴とする半導体製造方法。
【請求項１６】
フィールド分離マスに隣接する領域に達するコンタクト用開口を形成する半導体製造方法であって、該方法は、
トレンチ形成・埋め込み法によって半導体基板の中にフィールド分離マスを形成し、該フィールド分離マスに隣接する基板上に、電気的に導電性のマスキング層を形成する工程であって、前記フィールド分離マスはマスキング層によって覆われる側壁を有し、前記フィールド分離マス及びマスキング層はほぼ平坦な第一表面を形成する工程と、
前記第一表面の下に第二表面を形成するのに必要な量のフィールド分離マスを除去する工程と、
前記第一及び第二表面上にエッチングストップ材料の層を形成する工程と、
前記フィールド分離マス上にエッチングストップキャップを形成するために、前記エッチングストップ材料を少なくとも前記第一表面まで平坦化する工程と、
前記第一表面上に導電層を形成する工程と、
デバイス要素の少なくとも一部を前記分離マスから間隔を置いて形成し、分離マス側壁とデバイス要素側壁を露出するために、前記分離マスから分けて導電層とマスキング層とをパターンニングする工程と、
露出した分離マス側壁及びデバイス要素側壁上にエッチングストップカバーを形成する工程と、
前記分離マス及びデバイス要素上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップ及びカバーと、デバイス要素側壁カバーに対して選択的に、前記絶縁層を貫通して分離マス側壁とデバイス要素の間に達するコンタクト用開口をエッチング開口する工程と、
を具えることを特徴とする半導体製造方法。
【請求項１７】
請求項１６記載の方法であって、前記エッチングストップキャップ及びエッチングストップカバーは窒化材料で形成されることを特徴とする半導体製造方法。
【請求項１８】
請求項１６記載の方法であって、露出した前記分離マス側壁及びデバイス要素側壁上にエッチングストップカバーを形成する工程は、
基板上にエッチングストップ材料を堆積する工程と、
エッチングストップ材料を、露出した分離マス側壁とデバイス要素側壁上に側壁スペーサが残るのに十分な程度に異方性エッチングを実施する工程と、
からなることを特徴とする半導体製造方法。
【請求項１９】
請求項１６記載の方法であって、露出した前記分離マス側壁及びデバイス要素側壁上にエッチングストップカバーを形成する工程は、
基板上にエッチングストップ材料を堆積する工程と、
エッチングストップ材料を、露出した分離マス側壁とデバイス要素側壁上に側壁スペーサが残るのに十分な程度に異方性エッチングを実施する工程とからなり、前記エッチングストップキャップ及びエッチングストップカバーが窒化材料からなることを特徴とする半導体製造方法。
【請求項２０】
フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法であって、該方法は、
トレンチ形成・埋め込み法によって半導体基板の中にフィールド分離マスを形成し、該フィールド分離マスに隣接する基板上に電気的に導電性の基板マスキング層を形成する工程であって、前記フィールド分離マスはマスキング層によって覆われる側壁を有し、前記フィールド分離マス及びマスキング層はほぼ平坦な第一表面を形成する工程と、
前記第一表面の下に第二表面を形成するのに必要な量のフィールド分離マスを除去する工程と、
前記第一及び第二表面上にエッチングストップ材料の層を形成する工程と、
前記フィールド分離マス上にエッチングストップキャップを形成するために、前記エッチングストップ材料を少なくとも前記第一表面まで平坦化する工程と、
前記第一表面上に導電層を形成する工程と、
デバイス要素の少なくとも一部を前記分離マスから間隔を置いて形成し、分離マス側壁とデバイス要素側壁を露出するために、前記分離マスから分けて導電層と基板マスキング層とをパターンニングする工程と、
前記分離マスとデバイス要素部分との間の基板内に、導電性増強不純物を第一濃度となるまで提供する工程と、
露出した分離マス側壁及びデバイス要素側壁上にエッチングストップカバーを形成する工程と、
前記分離マスとデバイス要素部分との間の基板内に、導電性増強不純物を、前記第一濃度より不純物濃度が高い第二濃度となるまで提供する工程であって、前記第一及び第二濃度はソース・ドレイン領域を画定する工程と、
前記分離マス及びデバイス要素上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップ及びカバーと、デバイス要素エッチングストップカバーに対して選択的に、前記絶縁層を貫通して分離マス側壁とデバイス要素の間に達するコンタクト用開口をエッチング開口する工程と、
を具えることを特徴とする半導体製造方法。
【請求項２１】
請求項２０記載の方法であって、パターン除去された導電層は導電ラインを形成することを特徴とする半導体製造方法。
【請求項２２】
フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法であって、該方法は、
半導体基板の中に、ほぼ垂直な側壁を有し、エッチングストップキャップが被せられるフィールド分離マスを形成し、該フィールド分離マスに隣接する基板上にフィールド分離マス側壁を覆う基板マスキング層を形成する工程と、
前記形成工程の後であって、且つ前記フィールド分離マスが覆われた後に、前記分離マス側壁の少なくとも一部を露出するために、前記基板マスキング層を前記分離マスから除去する工程と、
露出した前記分離マス側壁上にエッチングストップカバーを形成する工程と、
前記分離マス及び該分離マスに隣接した基板領域上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップ及びカバーに対して選択的に、前記絶縁層を貫通して分離マスに隣接する部分に達するコンタクト用開口をエッチング開口する工程と、
を具えることを特徴とする半導体製造方法。
【請求項２３】
フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法であって、該方法は、
半導体基板の中に、エッチングストップキャップが被せられ、該エッチングストップキャップとは別に形成されるエッチングストップカバーで覆われるほぼ垂直な側壁を有するフィールド分離マスを形成し、該フィールド分離マスに隣接する基板活性領域とを形成する工程と、
前記分離マス及び隣接する活性領域上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップ及びカバーに対して選択的に、前記絶縁層を貫通して分離マスに隣接する活性領域に達するコンタクト用開口をエッチング開口する工程と、
を具えることを特徴とする半導体製造方法。
【請求項２４】
フィールド分離マスに隣接する領域にコンタクト用開口を形成する半導体製造方法であって、該方法は、
トレンチ形成・埋め込み法によって半導体基板の中にフィールド分離マスを形成し、該フィールド分離マスに隣接した基板上に基板マスキング層を形成する工程であって、前記フィールド分離マスはエッチングストップキャップが被せられ、フィールド分離マスの側壁は前記マスキング層によって覆われる工程と、
前記分離マス側壁の少なくとも一部を露出するために、分離マスから分けて前記基板マスキング層を除去する工程と、
露出した分離マス側壁上にエッチングストップカバーを形成する工程と、
前記分離マス及び該分離マスに隣接する基板領域上に絶縁層を形成する工程と、
前記分離マスエッチングストップキャップ及びカバーに対して選択的に、前記絶縁層を貫通して分離マスに隣接する部分に達するコンタクト用開口をエッチング開口する工程とを具備し、形成後のフィールド分離マス及び該フィールド分離マスに隣接するマスキング層はほぼ平坦な外表面を形成し、フィールド分離マスは、
フィールド分離マス表面がマスキング層平坦外表面の下となるに十分な量のフィールド分離マスをエッチングする工程と、
前記フィールド分離マス表面及びマスキング層平坦外表面上にエッチングストップ材料を堆積する工程と、
エッチングストップキャップを形成するために、前記エッチングストップキャップ材料を内側方向に向かって少なくともマスキング層まで平坦化する工程と、
により形成されるエッチングストップキャップが被せられることを特徴とする半導体製造方法。
【請求項２５】
請求項２４記載の方法であって、前記露出した分離マス側壁上にエッチングストップカバーを形成する工程は、
基板及び露出した分離マス側壁上に第二のエッチングストップ材料を堆積する工程と、
前記第二のエッチングストップ材料を、露出した分離マス側壁上に側壁スペーサを十分に残す程度に異方性エッチングを実施する工程と、
からなり、前記エッチングストップキャップ及びエッチングストップカバーは同じ材料からなることを特徴とする半導体製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２００６−５４４８６（Ｐ２００６−５４４８６Ａ）
【公開日】平成１８年２月２３日（２００６．２．２３）
【国際特許分類】
【出願番号】特願２００５−２９２６８３（Ｐ２００５−２９２６８３）
【出願日】平成１７年１０月５日（２００５．１０．５）
【分割の表示】特願平１０−５４１９８７の分割
【原出願日】平成１０年３月３１日（１９９８．３．３１）
【出願人】（５９５１６８５４３）マイクロン テクノロジー， インク． (444)
【Ｆターム（参考）】
【公開日】平成１８年２月２３日（２００６．２．２３）
【国際特許分類】
【出願日】平成１７年１０月５日（２００５．１０．５）
【分割の表示】特願平１０−５４１９８７の分割
【原出願日】平成１０年３月３１日（１９９８．３．３１）
【出願人】（５９５１６８５４３）マイクロン テクノロジー， インク． (444)
【Ｆターム（参考）】
[ Back to top ]