半導体装置の製造方法、および半導体装置
【課題】ＧａＮを有する窒化物の上にマイクロ波プラズマを用いてゲート絶縁膜を形成する半導体装置の製造方法を提供する。
【解決手段】ＧａＮ層１３，ＡｌＧａＮ層１４ａが積層されたＦＥＴ構造と、フィールド酸化膜１５とゲート電極２０との間にかけて、形成されたゲート絶縁膜１９ｂを備える。ゲート絶縁膜１９ｂは、アルミナ２４ａとシリコン酸化膜２４ｂから構成される二層構造とする。
【解決手段】ＧａＮ層１３，ＡｌＧａＮ層１４ａが積層されたＦＥＴ構造と、フィールド酸化膜１５とゲート電極２０との間にかけて、形成されたゲート絶縁膜１９ｂを備える。ゲート絶縁膜１９ｂは、アルミナ２４ａとシリコン酸化膜２４ｂから構成される二層構造とする。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置の製造方法、および半導体装置に関するものである。
【背景技術】
【０００２】
昨今においては、ＩＩＩ−Ｖ族化合物であるＧａＮ（窒化ガリウム）系の材料を活性層として用いる半導体装置の開発が活発に行われている。このようなＧａＮ系の窒化物については、半導体装置の材料として同じＩＩＩ−Ｖ族化合物であるＧａＡｓ（ガリウムヒ素）系の窒化物の場合と比較すると、バンドギャップの大きい材料が多い。したがって、特に、短波長側の発光材料等の用途に関して、開発が盛んに行われている。なお、ＧａＮ系の半導体装置として、ＡｌＧａＮ（窒化アルミニウムガリウム）／ＧａＮ系の半導体装置等、異種材料のヘテロ接合を用いたＧａＮ系の半導体装置もある。
【０００３】
このようなＧａＮ系の半導体装置は、電界効果における電子移動度の比較的高いものが得られる。したがって、低電力や低消費電力での動作が求められる半導体装置の開発において、非常に着目されている。
【０００４】
さらに、ＧａＮ系のパワー半導体装置に求められる特性としては、ノーマリオフ動作、低いオン抵抗、低い界面順位密度、高い絶縁破壊電圧等がある。したがって、ＧａＮ系の半導体装置に形成されるゲート絶縁膜についても、上記した要求に応じた特性を満たすことが求められる。
【０００５】
ＧａＮ系の半導体装置におけるゲート絶縁膜の形成に際し、半導体層であるＧａＮ層の最表面を酸化処理してＧａ２Ｏ３（酸化ガリウム）のような酸化膜を形成し、この酸化膜をゲート絶縁膜として利用することも考えられる。しかし、Ｇａ２Ｏ３は、そもそもバンドギャップが４．８ｅＶ程度である。また、ＧａＮの伝導帯側のエネルギーの不連続となるバンドオフセット（以下、「ΔＥｃ」ということもある）が０．５ｅＶ程度であり、ＧａＮの価電子帯側のエネルギーの不連続となるバンドオフセット（以下、「ΔＥｖ」ということもある）が１．１ｅＶ程度である。そうすると、例え良好な膜質のＧａ２Ｏ３を形成できたとしても、このようにバンドギャップ、ΔＥｃ、およびΔＥｖが小さいＧａ２Ｏ３膜をゲート絶縁膜として用いるのは、リーク電流の観点から好ましくない。したがって、良好な半導体素子としてのＧａＮ系の半導体装置を形成するには、ＧａＮ層の最表面の酸化によるゲート絶縁膜としてのＧａ２Ｏ３膜の形成ではなく、半導体層となるＧａＮの上層側に、ゲート絶縁膜として、バンドギャップ等の大きな絶縁膜を形成する必要がある。
【０００６】
ここで、窒化物化合物半導体トランジスタ、具体的には、ＡｌＧａＮ／ＧａＮ系のヘテロ接合を用いたトランジスタについての技術が、特開２００８−１０３４０８号公報（特許文献１）に開示されている。また、窒化物半導体素子についての技術が、特開２００８−２７７６４０号公報（特許文献２）に開示されている。
【０００７】
特許文献１に開示の窒化物化合物半導体トランジスタは、窒化物化合物半導体層上に、二層構造のゲート絶縁膜を形成することとしている。具体的には、二層構造のゲート絶縁膜は、窒化物化合物半導体層上に形成され、シリコン窒化膜よりなる第一のゲート絶縁膜と、シリコン窒化膜上に形成され、シリコン窒化膜よりも絶縁破壊強度の大きな材料からなる第二のゲート絶縁膜とから構成されている。このように構成することにより、下層側に形成されたシリコン窒化膜と窒化物化合物半導体層との間の界面順位密度を小さくし、上層側に絶縁破壊強度の大きい材料からなるゲート絶縁膜を形成して、チャネル領域の移動度が大きく、かつオン抵抗の小さなトランジスタを形成することとしている。
【０００８】
また、特許文献２に開示の窒化物半導体素子においては、フィールド絶縁膜はシリコンを含み、ゲート絶縁膜はシリコンを含まないことを特徴としている。具体的には、例えば、シリコンを含まないゲート絶縁膜を、ＡｌＮ（窒化アルミニウム）等によって構成することとしている。こうすることにより、ゲート電極の直下域の２ＤＥＧ（Ｔｗｏ Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ：二次元電子ガス）濃度を相対的に低くし、オフセット領域の２ＤＥＧ濃度を相対的に高くして、ノーマリオフ動作と低いオン抵抗を両立させるとしている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−１０３４０８号公報
【特許文献２】特開２００８−２７７６４０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上記した特許文献１においては、二層構造のゲート絶縁膜の一層を構成するＳｉＮ（窒化シリコン）のようなシリコン窒化膜を精度よく形成する必要がある。このような窒素を含むシリコン窒化膜を、上記した特性を確保しながら適切に形成するのは、非常に困難である。
【００１１】
また、特許文献２に示すゲート絶縁膜の場合、シリコンを含まない膜として、具体的には、ＡｌＮ等が用いられている。しかし、このようなＡｌＮ等の膜については、要求される高い絶縁破壊電圧等の観点からすると、必ずしもＧａＮ系の窒化物半導体素子のゲート絶縁膜として適切ではない場合がある。
【００１２】
ここで、ＧａＮ系の半導体装置において、大きなバンドギャップを有する材料として、シリコン酸化膜（ＳｉＯ２膜）がある。このシリコン酸化膜については、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｒｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ：電子サイクロトロン共鳴）装置を用いて発生させたプラズマを用いたＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）処理や、平行平板型装置等に代表されるＣＣＰ（Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：容量結合プラズマ）を利用したＣＶＤ処理によって、ＧａＮの上層側に形成することが考えられる。そして、このようにしてＧａＮ層の上層側に形成されたシリコン酸化膜を、ゲート絶縁膜として用いることも考えられる。
【００１３】
しかし、上記した平行平板型装置等を用いたプラズマについては、被処理試料の表面が電子温度の比較的高いプラズマに曝されてしまうので、被処理側となるＧａＮ層の表面が、ＣＶＤ処理により、チャージングダメージ等の電気的ストレスやイオン照射等による物理的なダメージを受けてしまうおそれがある。そうすると、例えば、電界効果における電子移動度の低下等を引き起こし、結果として、ＧａＮ系の半導体装置としての特性が劣化してしまうことになる。
【００１４】
この発明の目的は、特性の良好な半導体装置を製造することができる半導体装置の製造方法を提供することである。
【００１５】
この発明の他の目的は、特性の良好な半導体装置を提供することである。
【課題を解決するための手段】
【００１６】
この発明に係る半導体装置の製造方法は、半導体層を構成するＧａＮ（窒化ガリウム）を有する半導体装置の製造方法であって、ＧａＮを有する窒化物の層の上に、マイクロ波プラズマを用いて、ＳｉＯ２膜およびＡｌ２Ｏ３膜からなる群のうちの少なくとも一つの膜を形成し、形成した膜をゲート絶縁膜の少なくとも一部とするゲート絶縁膜形成工程を備える。
【００１７】
このように構成することにより、半導体装置において、ＧａＮ層の上にゲート絶縁膜を形成する際に、マイクロ波プラズマを用いてプラズマを励起しており、電子温度が比較的低いプラズマで処理することができるため、下地層となるＧａＮを有する窒化物の層に対するチャージングダメージ等を大きく低減することができる。また、マイクロ波プラズマを用いて形成されるＳｉＯ２膜およびマイクロ波プラズマを用いて形成されるＡｌ２Ｏ３膜からなる群のうちの少なくとも一つの膜を、ゲート絶縁膜の少なくとも一部としているため、ゲート絶縁膜としての特性も、向上させることができる。したがって、特性の良好な半導体装置を製造することができる。
【００１８】
好ましくは、ゲート絶縁膜形成工程は、マイクロ波プラズマを用いたプラズマＣＶＤ処理を備える。
【００１９】
また、ゲート絶縁膜形成工程は、マイクロ波プラズマを用いたプラズマＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）処理を備える構成であってもよい。
【００２０】
さらに好ましくは、ゲート絶縁膜形成工程は、ＳｉＯ２膜およびＡｌ２Ｏ３膜を積層した膜を形成する工程である。
【００２１】
さらに好ましい一実施形態としては、ゲート絶縁膜形成工程は、窒化物の層の上に、Ａｌ２Ｏ３膜を形成し、形成したＡｌ２Ｏ３膜の上に、ＳｉＯ２膜を形成してゲート絶縁膜とする工程である。
【００２２】
また、ゲート絶縁膜形成工程は、熱ＡＬＤ処理によってＡｌ２Ｏ３膜を形成し、プラズマＣＶＤ処理によってＳｉＯ２膜を形成する工程であってもよい。
【００２３】
さらに好ましくは、ゲート絶縁膜形成工程は、ＳｉＯ２膜またはＡｌ２Ｏ３膜のいずれか一方の膜を形成してゲート絶縁膜とする工程であって、プラズマＣＶＤ処理およびプラズマＡＬＤ処理の双方を用いて、いずれか一方の膜を形成する工程を含むよう構成してもよい。
【００２４】
また、ゲート絶縁膜形成工程は、窒化物の層の上に、熱ＡＬＤ処理によってＡｌ２Ｏ３膜を形成し、形成したＡｌ２Ｏ３膜に所定の時間ラジカル酸化処理を行い、ラジカル酸化処理を行った後にＡｌ２Ｏ３膜の上にプラズマＣＶＤ処理によってＳｉＯ２膜を形成してゲート絶縁膜とする工程としてもよい。
【００２５】
また、ゲート絶縁膜形成工程は、ＳｉＯ２膜を形成してゲート絶縁膜とする工程であって、窒化物の層の上に、プラズマＡＬＤ処理によって第一のＳｉＯ２膜を形成し、プラズマＡＬＤ処理によって形成された第一のＳｉＯ２膜の上に、プラズマＣＶＤ処理によって第二のＳｉＯ２膜を形成して、第一のＳｉＯ２膜および第二のＳｉＯ２膜をゲート絶縁膜とする工程であってもよい。
【００２６】
ここで、ゲート絶縁膜形成工程は、窒素原子を含むガスを供給して処理する工程を含むことが好ましい。
【００２７】
さらに好ましい一実施形態としては、プラズマＡＬＤ処理は、ＢＴＢＡＳ（ｂｉｓ−ｔｅｒｔｉａｒｙｌ−ｂｕｔｈｙｌ−ａｍｉｎｏ−ｓｉｌａｎｅ）を含む成膜ガスを窒化物の層の上に供給する工程を含む。
【００２８】
なお、ゲート絶縁膜形成工程は、プラズマＡＬＤ処理とプラズマＣＶＤ処理とを連続して行う工程を備えることが好ましい。
【００２９】
好ましい一実施形態として、ゲート絶縁膜形成工程は、周波数２．４５ＧＨｚのマイクロ波を発生させて、マイクロ波プラズマを生成させる。
【００３０】
さらに好ましくは、ゲート絶縁膜形成工程は、ラジアルラインスロットアンテナ（ＲＬＳＡ）を用いて、マイクロ波プラズマを生成させる。
【００３１】
また、窒化物層形成工程は、ヘテロ接合を有する窒化物の層を形成する工程を含む。
【００３２】
さらに好ましくは、窒化物層形成工程は、ＧａＮ層とＡｌＧａＮ（窒化アルミニウムガリウム）層とから構成される窒化物の層を形成する工程を含む。
【００３３】
この発明の他の局面においては、半導体装置は、半導体層を構成するＧａＮを有する半導体装置であって、半導体層を構成するＧａＮを有する窒化物の層と、窒化物の層の上に形成されるゲート絶縁膜とを備える。ここで、ゲート絶縁膜は、マイクロ波プラズマを用いて形成されたＳｉＯ２膜およびマイクロ波プラズマを用いて形成されたＡｌ２Ｏ３膜からなる群のうちの少なくとも一つの膜を含む。
【００３４】
このような半導体装置は、ＧａＮ層の上にゲート絶縁膜を形成する際に、マイクロ波プラズマを用いてプラズマを励起しており、電子温度が比較的低いプラズマで処理されているため、下地層となるＧａＮを有する窒化物の層に対するチャージングダメージ等が大きく低減されている。また、マイクロ波プラズマを用いて形成されるＳｉＯ２膜およびマイクロ波プラズマを用いて形成されるＡｌ２Ｏ３膜からなる群のうちの少なくとも一つの膜を、ゲート絶縁膜の少なくとも一部としている。したがって、特性が良好である。
【００３５】
窒化物の層は、ＧａＮ層とＡｌＧａＮ層とから構成されることが好ましい。
【発明の効果】
【００３６】
このような半導体装置の製造方法によると、半導体装置において、ＧａＮ層の上にゲート絶縁膜を形成する際に、マイクロ波プラズマを用いてプラズマを励起しており、電子温度が比較的低いプラズマで処理することができるため、下地層となるＧａＮを有する窒化物の層に対するチャージングダメージ等を大きく低減することができる。また、マイクロ波プラズマを用いて形成されるＳｉＯ２膜およびマイクロ波プラズマを用いて形成されるＡｌ２Ｏ３膜からなる群のうちの少なくとも一つの膜を、ゲート絶縁膜の少なくとも一部としているため、ゲート絶縁膜としての特性も、向上させることができる。したがって、特性の良好な半導体装置を製造することができる。
【００３７】
また、このような半導体装置は、ＧａＮ層の上にゲート絶縁膜を形成する際に、マイクロ波プラズマを用いてプラズマを励起しており、電子温度が比較的低いプラズマで処理されているため、下地層となるＧａＮを有する窒化物の層に対するチャージングダメージ等が大きく低減されている。また、マイクロ波プラズマを用いて形成されるＳｉＯ２膜およびマイクロ波プラズマを用いて形成されるＡｌ２Ｏ３膜からなる群のうちの少なくとも一つの膜を、ゲート絶縁膜の少なくとも一部としている。したがって、特性が良好である。
【図面の簡単な説明】
【００３８】
【図１】この発明の一実施形態に係る半導体装置の製造方法に用いられるプラズマ処理装置の要部を示す概略断面図である。
【図２】図１に示すプラズマ処理装置に含まれるスロットアンテナ板を板厚方向から見た図である。
【図３】誘電体窓の下面からの距離とプラズマの電子温度との関係を示すグラフである。
【図４】誘電体窓の下面からの距離とプラズマの電子密度との関係を示すグラフである。
【図５】この発明の一実施形態に係る半導体装置の製造方法において、代表的な製造工程を示すフローチャートである。
【図６】この発明の一実施形態に係る半導体装置の製造方法において、フィールド酸化膜を形成した際の概略断面図である。
【図７】この発明の一実施形態に係る半導体装置の製造方法において、レジスト層を形成した際の概略断面図である。
【図８】この発明の一実施形態に係る半導体装置の製造方法において、フィールド酸化膜の一部をエッチングした際の概略断面図である。
【図９】この発明の一実施形態に係る半導体装置の製造方法において、半導体の一部をエッチングした際の概略断面図である。
【図１０】この発明の一実施形態に係る半導体装置の製造方法において、レジスト層を除去した際の概略断面図である。
【図１１】この発明の一実施形態に係る半導体装置の製造方法において、ゲート絶縁膜を形成した際の概略断面図である。
【図１２】この発明の一実施形態に係る半導体装置の製造方法において、ゲート電極を形成した際の概略断面図である。
【図１３】この発明の一実施形態に係る半導体装置の製造方法において、オーミック開口を行った際の概略断面図である。
【図１４】この発明の一実施形態に係る半導体装置の製造方法において、オーミック電極を形成した際の概略断面図である。
【図１５】この発明の他の実施形態に係る半導体装置の製造方法において、ゲート絶縁膜を形成する際の代表的な工程を示すフローチャートである。
【図１６】この発明のさらに他の実施形態に係る半導体装置の製造方法において製造された半導体装置の一部を示す概略断面図である。
【図１７】この発明のさらに他の実施形態に係る半導体装置の製造方法において製造された半導体装置の一部を示す概略断面図である。
【図１８】ゲート電圧とドレイン電流との関係を示すグラフである。
【図１９】チャネル長と電界効果における電気移動度との関係を示すグラフである。
【図２０】Ｉ−Ｖカーブを示すグラフである。
【図２１】ＰＥＣＶＤで形成したＳｉＯ２膜およびＡＬＤ法で形成したＳｉＯ２膜から構成されるゲート絶縁膜における２次イオン質量分析法の測定結果を示すグラフである。
【図２２】ＰＥＣＶＤのみで形成したＳｉＯ２膜から構成されるゲート絶縁膜における２次イオン質量分析法の測定結果を示すグラフである。
【図２３】この発明のさらに他の実施形態に係る半導体装置の製造方法において製造された半導体装置におけるＣ−Ｖ特性を示すグラフであり、Ａｌ２Ｏ３膜形成とＳｉＯ２膜形成との間にラジカル酸化を行わなかった場合を示す。
【図２４】この発明のさらに他の実施形態に係る半導体装置の製造方法において製造された半導体装置におけるＣ−Ｖ特性を示すグラフであり、Ａｌ２Ｏ３膜形成とＳｉＯ２膜形成との間に２０秒間のラジカル酸化を行った場合を示す。
【図２５】この発明のさらに他の実施形態に係る半導体装置の製造方法において製造された半導体装置におけるＣ−Ｖ特性を示すグラフであり、Ａｌ２Ｏ３膜形成とＳｉＯ２膜形成との間に２０秒間のラジカル酸化を行った場合を示す。
【図２６】この発明のさらに他の実施形態に係る半導体装置の製造方法において製造された半導体装置におけるＣ−Ｖ特性を示すグラフであり、Ａｌ２Ｏ３膜形成とＳｉＯ２膜形成との間に７分間のラジカル酸化を行った場合を示す。
【発明を実施するための形態】
【００３９】
以下、この発明の実施の形態を、図面を参照して説明する。まず、この発明の一実施形態に係るＧａＮ系の半導体装置の製造方法に用いられるプラズマ処理装置の構成および動作について説明する。
【００４０】
図１は、この発明の一実施形態に係るＧａＮ系の半導体装置の製造方法に用いられるプラズマ処理装置の要部を示す概略断面図である。また、図２は、図１に示すプラズマ処理装置に含まれるスロットアンテナ板を下方側、すなわち、図１中の矢印ＩＩの方向から見た図である。なお、図１において、理解の容易の観点から、部材の一部のハッチングを省略している。
【００４１】
図１および図２を参照して、プラズマ処理装置３１は、その内部で被処理基板Ｗにプラズマ処理を行う処理容器３２と、処理容器３２内にプラズマ励起用のガスやプラズマＣＶＤ処理に用いられる材料ガス、後述する原子層堆積法（ＡＬＤ法）の処理における成膜ガス等を供給するガス供給部３３と、その上で被処理基板Ｗを支持する円板状の支持台３４と、マイクロ波を用い、処理容器３２内にプラズマを発生させるプラズマ発生機構３９と、プラズマ処理装置３１全体の動作を制御する制御部（図示せず）とを備える。制御部は、ガス供給部３３におけるガス流量、処理容器３２内の圧力等、プラズマ処理装置３１全体の制御を行う。
【００４２】
処理容器３２は、支持台３４の下方側に位置する底部４１と、底部４１の外周から上方向に延びる側壁４２とを含む。側壁４２は、略円筒状である。処理容器３２の底部４１には、その一部を貫通するように排気用の排気孔４３が設けられている。処理容器３２の上部側は開口しており、処理容器３２の上部側に配置される蓋部４４、後述する誘電体窓３６、および誘電体窓３６と蓋部４４との間に介在するシール部材としてのＯリング４５によって、処理容器３２は密封可能に構成されている。
【００４３】
ガス供給部３３は、被処理基板Ｗの中央に向かってガスを吹付ける第一のガス供給部４６と、被処理基板Ｗの周辺側からガスを吹付ける第二のガス供給部４７とを含む。第一のガス供給部４６においてガスを供給するガス供給孔３０は、誘電体窓３６の径方向中央であって、支持台３４と対向する対向面となる誘電体窓３６の下面４８よりも誘電体窓３６の内方側に後退した位置に設けられている。第一のガス供給部４６は、第一のガス供給部４６に接続されたガス供給系４９により流量等を調整しながらプラズマ励起用の不活性ガスや材料ガス、成膜ガス等を供給する。第二のガス供給部４７は、側壁４２の上部側の一部において、処理容器３２内にプラズマ励起用のガスや材料ガス、成膜ガス等を供給する複数のガス供給孔５０を設けることにより形成されている。複数のガス供給孔５０は、周方向に等間隔に設けられている。第一のガス供給部４６および第二のガス供給部４７には、同じガス供給源から同じ種類のプラズマ励起用の不活性ガスや材料ガス、成膜ガス等が供給される。なお、要求や制御内容に応じて、第一のガス供給部４６および第二のガス供給部４７から別のガスを供給することもでき、それらの流量比等を調整することもできる。
【００４４】
支持台３４には、ＲＦ（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ）バイアス用の高周波電源５８がマッチングユニット５９を介して支持台３４内の電極６１に電気的に接続されている。この高周波電源５８は、例えば、１３．５６ＭＨｚの高周波を所定の電力（バイアスパワー）で出力可能である。マッチングユニット５９は、高周波電源５８側のインピーダンスと、主に電極６１、プラズマ、処理容器３２といった負荷側のインピーダンスとの間で整合をとるための整合器を収容しており、この整合器の中に自己バイアス生成用のブロッキングコンデンサが含まれている。
【００４５】
支持台３４は、静電チャック（図示せず）によりその上に被処理基板Ｗを支持可能である。また、支持台３４は、加熱のためのヒータ（図示せず）等を備え、支持台３４の内部に設けられた温度調整機構２９により所望の温度に設定可能である。支持台３４は、底部４１の下方側から垂直上方に延びる絶縁性の筒状支持部５１に支持されている。上記した排気孔４３は、筒状支持部５１の外周に沿って処理容器３２の底部４１の一部を貫通するように設けられている。環状の排気孔４３の下方側には排気管（図示せず）を介して排気装置（図示せず）が接続されている。排気装置は、ターボ分子ポンプなどの真空ポンプを有している。排気装置により、処理容器３２内を所定の圧力まで減圧することができる。
【００４６】
プラズマ発生機構３９は、処理容器３２の上部および外部に設けられており、プラズマ励起用のマイクロ波を発生させるマイクロ波発生器３５と、支持台３４と対向する位置に配置され、マイクロ波発生器３５により発生させたマイクロ波を処理容器３２内に導入する誘電体窓３６と、複数のスロット４０（図２参照）が設けられており、誘電体窓３６の上方側に配置され、マイクロ波を誘電体窓３６に放射するスロットアンテナ板３７と、スロットアンテナ板３７の上方側に配置され、後述する同軸導波管５６により導入されたマイクロ波を径方向に伝播する誘電体部材３８とを含む。
【００４７】
マッチング機構５３を有するマイクロ波発生器３５は、導波管５５およびモード変換器５４を介して、マイクロ波を導入する同軸導波管５６の上部に接続されている。例えば、マイクロ波発生器３５で発生させたＴＥモードのマイクロ波は、導波管５５を通り、モード変換器５４によりＴＥＭモードへ変換され、同軸導波管５６を伝播する。マイクロ波発生器３５において発生させるマイクロ波の周波数としては、例えば、２．４５ＧＨｚが選択される。
【００４８】
誘電体窓３６は、略円板状であって、誘電体で構成されている。誘電体窓３６の下面４８の一部には、導入されたマイクロ波による定在波の発生を容易にするためのテーパ状に凹んだ環状の凹部５７が設けられている。この凹部５７により、誘電体窓３６の下部側にマイクロ波によるプラズマを効率的に生成することができる。なお、誘電体窓３６の具体的な材質としては、石英やアルミナ等が挙げられる。
【００４９】
スロットアンテナ板３７は、薄板状であって、円板状である。複数の長孔状のスロット４０については、図２に示すように、一対のスロット４０が略ハの字状に直交するように設けられており、一対をなしたスロット４０が周方向に所定の間隔を開けて設けられている。また、径方向においても、複数の一対のスロット４０が所定の間隔を開けて設けられている。
【００５０】
マイクロ波発生器３５により発生させたマイクロ波は、同軸導波管５６を通って、誘電体部材３８に伝播される。マイクロ波は、その内部に冷媒等を循環させる循環路６０を有し、誘電体部材３８等の温度調整を行なう冷却ジャケット５２とスロットアンテナ板３７に挟まれた誘電体部材３８の内部を径方向外側に向かって放射状に広がり、スロットアンテナ板３７に設けられた複数のスロット４０から誘電体窓３６に放射される。誘電体窓３６を透過したマイクロ波は、誘電体窓３６の直下に電界を生じさせ、処理容器３２内にプラズマを生成させる。すなわち、プラズマ処理装置３１において処理に供されるマイクロ波プラズマは、上記した構成の冷却ジャケット５２、スロットアンテナ板３７および誘電体部材３８からなるラジアルラインスロットアンテナ（ＲＬＳＡ：Ｒａｄｉａｌ Ｌｉｎｅ Ｓｌｏｔ Ａｎｔｅｎｎａ）から放射されるマイクロ波により処理容器３２内に生成される。なお、以下の説明においては、このようにして生成されたプラズマを、ＲＬＳＡプラズマという場合がある。
【００５１】
図３は、プラズマ処理装置３１においてプラズマを発生させた際の処理容器３２内における誘電体窓３６の下面４８からの距離とプラズマの電子温度との関係を示すグラフである。図４は、プラズマ処理装置３１においてプラズマを発生させた際の処理容器３２内における誘電体窓３６の下面４８からの距離とプラズマの電子密度との関係を示すグラフである。
【００５２】
図３および図４を参照して、誘電体窓３６の直下の領域、具体的には、図３に一点鎖線で示すおおよそ１０ｍｍ程度までの領域２６は、いわゆるプラズマ生成領域と呼ばれる。この領域２６においては、電子温度が高く、電子密度が１×１０１２ｃｍ−３よりも大きい。一方、二点鎖線で示す１０ｍｍを越える領域２７は、プラズマ拡散領域と呼ばれる。この領域２７においては、電子温度が１．０〜１．３ｅＶ程度、少なくとも１．５ｅＶよりも低く、電子密度が１×１０１２ｃｍ−３程度、少なくとも１×１０１１ｃｍ−３よりも高い。後述する被処理基板Ｗに対するプラズマ処理は、例えば、このようなプラズマ拡散領域で行われる。すなわち、プラズマ処理は、被処理基板Ｗの表面近傍において、プラズマの電子温度が１．５ｅＶよりも低く、かつプラズマの電子密度が１×１０１１ｃｍ−３よりも高いマイクロ波プラズマを用いることが望ましい。
【００５３】
なお、このようなプラズマ処理装置３１によれば、高圧条件、具体的には、例えば、処理容器３２内の圧力を５０ｍＴｏｒｒ以上としたＲＬＳＡプラズマにおいて、高い電子密度および低い電子温度を実現することができる。すなわち、処理容器３２内の圧力を高くしたＲＬＳＡプラズマによれば、比較的低い電子温度および比較的高い電子密度でプラズマ処理を行うことができる。
【００５４】
なお、上記した構成のプラズマ処理装置３１は、プラズマによるＡＬＤ処理装置、プラズマＣＶＤ装置、およびプラズマエッチング装置としても適用可能である。すなわち、例えば、エッチングガスおよびプラズマ励起用のガスをガス供給部から供給し、エッチングにおける好適な所定の条件とすることにより、被処理基板Ｗに対するエッチングを行うことができる。
【００５５】
次に、上記したプラズマ処理装置３１を用いて製造されるＧａＮ系の半導体装置の製造方法について説明する。図５は、この発明の一実施形態に係る半導体装置の製造方法のうち、代表的な工程を示すフローチャートである。図６、図７、図８、図９、図１０、図１１、図１２、図１３、および図１４は、この発明の一実施形態に係る半導体装置の製造方法において、代表的な製造工程における半導体装置材料または半導体装置の一部を示す概略断面図である。なお、図６〜図１４において、理解の容易の観点から、部材の一部のハッチングを省略している。
【００５６】
まず、図５および図６を参照して、ベースとなるＳｉ（シリコン）やサファイヤ等で構成される基板１２上に、ＧａＮ層１３、およびＡｌＧａＮ層１４が順次形成された半導体装置材料１１を準備する。ここで、ＧａＮ層１３およびＡｌＧａＮ層１４の接合については、ヘテロ接合となる。このような半導体装置材料１１から構成される半導体装置は、ＡｌＧａＮ／ＧａＮのハイブリッドＭＯＳ−ＨＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ヘテロ接合電界効果トランジスタ）とも呼ばれる。このＧａＮ層１３およびＡｌＧａＮ層１４を接合して半導体層を形成する工程が、基板上に、ＧａＮを有する窒化物の層を形成する窒化物層形成工程である。
【００５７】
次に、準備した半導体装置材料１１の上、すなわち、最上層となるＡｌＧａＮ層１４の上層に、フィールド酸化膜１５となるシリコン酸化膜（ＳｉＯ２）を形成する（図５（Ａ））。この場合、フィールド酸化膜１５の膜厚については、例えば、３００ｎｍが選択される。ここでいう膜厚は、具体的には、フィールド酸化膜１５の下側の面１６ａと上側の面１６ｂとの間の膜厚方向、すなわち、図６における紙面上下方向で示す間隔Ａ１で示されるものである。なお、このようなフィールド酸化膜１５の形成については、例えば、常圧下におけるＣＶＤ処理により形成される。このようにして形成されたフィールド酸化膜１５については、膜質向上の観点から、８００℃の温度でのアニール処理が約３０分行われる。
【００５８】
次に、図７を参照して、フォトリソグラフィにおけるパターニングを行って、フィールド酸化膜１５の上にレジスト層１７を形成する（図５（Ｂ））。レジスト層１７の材料としては、例えば、ＯＦＰＲ ８００ＬＢが用いられる。
【００５９】
次に、図８を参照して、形成したレジスト層１７をマスクとして、フィールド酸化膜１５のエッチングを行う（図５（Ｃ））。この場合のエッチングは、いわゆるドライエッチングである。エッチングガスとしては、例えば、Ｃ５Ｆ８ガスおよびＯ２ガスの混合ガスを用いる。
【００６０】
次に、図９を参照して、形成したレジスト層１７をマスクとして、引き続いて半導体層となるＡｌＧａＮ層１４およびＧａＮ層１３のエッチングを行う（図５（Ｄ））。このようにして、後にゲート電極を形成するための開口部１８を形成する。この場合のエッチングも、いわゆるドライエッチングである。エッチングガスとしては、例えば、ＨＢｒガスを用いる。ここで、ＡｌＧａＮ層１４については、膜厚方向に貫通するようにエッチングを行い、ＧａＮ層１３については、上層側、すなわち、ＡｌＧａＮ層１４側の膜厚方向の一部を削るようにしてエッチングを行う。ＧａＮ層１３のエッチング深さについては、おおよそ１０ｎｍ程度とすることが好ましい。すなわち、図９中、開口部１８においてＧａＮ層１３の上側に露出した面１６ｃとＡｌＧａＮ層１４の下側の面１６ｄとの間の膜厚方向の間隔Ａ２は、約１０ｎｍである。また、このようにエッチングを行った後、酸素（Ｏ２）ガスによるアッシング（灰化）処理を行う。なお、このエッチング後において、ＡｌＧａＮ層１４は、一方が後にソース領域となる紙面左側のＡｌＧａＮ層１４ａと、他方が後にドレイン領域となる紙面右側のＡｌＧａＮ層１４ｂとに分離されることになる。
【００６１】
次に、図１０を参照して、形成したレジスト層１７の除去を行う（図５（Ｅ））。レジスト層１７の除去については、例えば、上記した材料から構成されるレジスト層１７に対して、ＳＰＭ（Ｓｕｌｆｕｒｉｃ ａｃｉｄ Ｈｙｄｒｏｇｅｎ Ｐｅｒｏｘｉｄｅ Ｍｉｘｔｕｒｅ）による洗浄等を行う。
【００６２】
次に、図１１に示すように、露出した面となるフィールド酸化膜１５の上側の面１６ｅおよび開口部１８の表面、具体的には、開口部１８において、ＧａＮ層１３の上側に露出した面１６ｃおよび開口部１８における側壁の面１６ｆを覆うようにして、ゲート絶縁膜１９を形成する（図５（Ｆ））。なお、ゲート絶縁膜１９の形成の前段階においては、上記した露出された面１６ｃ、１６ｅ、１６ｆの洗浄を行うと良い。
【００６３】
ゲート絶縁膜１９の形成については、上記したプラズマ処理装置３１を使用し、マイクロ波プラズマを用いたプラズマＣＶＤ処理により行う。具体的には、以下のようにして行う。
【００６４】
図１〜図２を再び参照して、まず、処理容器３２内に配置された支持台３４上に被処理基板Ｗとしての半導体装置材料１１を静電チャックにより支持させる。次に、所定のバイアス電力をかけながら、Ｈｅガス、Ａｒガス、Ｘｅガス、Ｋｒガス等の不活性ガスをプラズマ励起用のガスとしてガス供給部３３から供給する。ここで、プラズマ処理に適当な圧力となるよう処理容器３２内の圧力を制御する。また、支持台３４の内部に設けられている温度調整機構２９を用いて、支持台３４上に支持された被処理基板Ｗの温度を４００℃とする。このような状態で、処理容器３２内にマイクロ波プラズマを生成させる。そうすると、支持台３４を含む領域が、プラズマ拡散領域となる。
【００６５】
次に、プラズマＣＶＤ処理を行うための材料ガスを供給する。材料ガスの供給は、ガス供給部３３を用いて行う。この場合、プラズマ励起用の不活性ガスに混合するような形で、材料ガスを供給する。このようにして、マイクロ波プラズマによるプラズマＣＶＤ処理が行われる。
【００６６】
ここで、ゲート絶縁膜１９としては、ＳｉＯ２膜から構成される膜を形成する。具体的には、材料ガスとしてシリコン原子や酸素原子を含むガスを供給して行う。
【００６７】
その後、図１２に示すように、開口部１８において、ゲート絶縁膜１９を覆うようにして、ゲート電極２０を形成する（図５（Ｇ））。ゲート電極２０の材質としては、例えば、ＴａＮ（窒化タンタル）が用いられる。ゲート電極２０の形成については、まず、対向ターゲット式スパッタ法により、上記したＴａＮの層を、上側に露出した面、具体的には、ゲート絶縁膜の上側の面１６ｇ、開口部１８における側壁の面１６ｈ、および開口部１８における底壁の面１６ｉを覆うように形成する。その後、その上層にレジスト層（図示せず）を形成した後、フォトリソグラフィ等によるパターニングを行う。その後、エッチャントを用いて、レジスト層をマスクとしてウェットエッチングを行う。このようにして、開口部１８に相当する位置に形成したＴａＮの層が残存するようにしてゲート電極２０を形成する。なお、この場合のエッチャントとしては、例えば、ＨＦ（フッ酸）とＨＮＯ３（硝酸）とＣＨ３ＣＯＯＨ（酢酸）との混合液であって、それらの比率が、ＨＦ：ＨＮＯ３：ＣＨ３ＣＯＯＨ＝１：１：４０のものがある。
【００６８】
次に、図１３に示すように、後述するオーミック電極を形成するための開口部２１ａ、２１ｂを形成する（図５（Ｈ））。開口部２１ａ、２１ｂの形成については、ＬＡＬ８００によるウェットエッチングにより行う。この場合のエッチングは、フィールド酸化膜１５上に形成されたゲート絶縁膜１９ａおよびフィールド酸化膜１５の所定の箇所を削るようにして行われる。この場合、ＡｌＧａＮ層１４の上側の面１６ｉ、１６ｊが露出する程度にまでエッチングを行い、開口部２１ａ、２１ｂを形成する。
【００６９】
次に、図１４に示すように、形成した開口部２１ａ、２１ｂに、オーミック電極２２ａ、２２ｂを形成する（図５（Ｉ））。オーミック電極２２ａ、２２ｂの形成については、形成した開口部２１ａ、２１ｂを、導電性を有する材料で埋めるようにして行う。具体的には、まず、上記したゲート電極２０の形成と同様に、対向ターゲット式スパッタ法により、ＴａＮの層を形成する。その後、蒸着法により、Ａｌ（アルミニウム）の層を３００ｎｍ程度形成する。そして、フォトリソグラフィによるパターニングを行って、ウェットエッチングを行う。エッチャントとしては、Ａｌのエッチングの場合、例えば、Ｈ２ＰＯ３（リン酸）とＨＮＯ３（硝酸）とＣＨ３ＣＯＯＨ（酢酸）とＨ２Ｏ（水）との混合液であって、それらの比率が、Ｈ２ＰＯ３：ＨＮＯ３：ＣＨ３ＣＯＯＨ：Ｈ２Ｏ＝１６：１：２：１となるように混合したものを用いる。また、ＴａＮのエッチングの場合、例えば、上記したゲート電極の形成時に使用したものと同じもの、すなわち、ＨＦ（フッ酸）とＨＮＯ３（硝酸）とＣＨ３ＣＯＯＨ（酢酸）との混合液であって、それらの比率が、ＨＦ：ＨＮＯ３：ＣＨ３ＣＯＯＨ＝１：１：４０のものを用いる。
【００７０】
このようにして、この発明の一実施形態に係るＧａＮ系の半導体装置２３ａを製造する。なお、ゲート電極２０の紙面左右両側に形成されるオーミック電極２２ａ、２２ｂのうち、ゲート電極２０との紙面左右方向の間隔を比較的短くして紙面左側に設けられるオーミック電極２２ａが、ソース電極となり、その下層側のＡｌＧａＮ層１４ａが、ソース領域となる。一方、ゲート電極２０との紙面左右方向の間隔を比較的長くして紙面右側に設けられるオーミック電極２２ｂが、ドレイン電極となり、その下層側のＡｌＧａＮ層１４ｂが、ドレイン領域となる。
【００７１】
このような半導体装置の製造方法によれば、ＧａＮ系の半導体装置において、ＧａＮ層の上にゲート絶縁膜を形成する際に、マイクロ波プラズマを用いてプラズマを励起しており、電子温度が比較的低いプラズマで処理することができるため、下地層となるＧａＮを有する窒化物の層に対するチャージングダメージ等の電気的ストレスやイオン照射等による物理的なダメージを大きく低減することができる。また、マイクロ波プラズマを用いて形成されるＳｉＯ２膜を、ゲート絶縁膜としているため、ゲート絶縁膜としての特性も、向上させることができる。したがって、特性の良好な半導体装置を製造することができる。なお、特性の良好な半導体装置の評価については、後述する。
【００７２】
また、この発明の一実施形態に係るＧａＮ系の半導体装置は、半導体層を構成するＧａＮを有する半導体装置であって、半導体層を構成するＧａＮを有する窒化物の層と、窒化物の層の上に形成されるゲート絶縁膜とを備える。ここで、ゲート絶縁膜は、マイクロ波プラズマを用いて形成されたＳｉＯ２膜を含む。
【００７３】
このようなＧａＮ系の半導体装置は、ＧａＮ層の上にゲート絶縁膜を形成する際に、マイクロ波プラズマを用いてプラズマを励起しているため、電子温度が比較的低いプラズマで処理されているため、下地層となるＧａＮを有する窒化物の層に対するチャージングダメージ等が大きく低減されている。また、マイクロ波プラズマを用いて形成されるＳｉＯ２膜を、ゲート絶縁膜としている。したがって、特性が良好である。
【００７４】
なお、上記の実施の形態において、マイクロ波プラズマを用いたＣＶＤ処理を行う際に、材料ガスとして、窒素酸化物（ＮＯｘ）を含むガスを供給することが好ましい。こうすることにより、形成されるＳｉＯ２膜の膜中に微量の窒素（Ｎ）原子を含有させることができる。このような微量の窒素原子は、ＧａＮ層からのＧａのＳｉＯ２膜中への拡散を抑制することができる。したがって、さらなる膜質の向上を図ることができる。
【００７５】
また、上記の実施の形態においては、マイクロ波プラズマを用いたＣＶＤ処理を行って、ゲート絶縁膜となるＳｉＯ２膜を成膜することとしたが、これに限らず、マイクロ波プラズマを用いて、ＡＬＤ法により、ゲート絶縁膜となるＳｉＯ２膜を成膜することとしてもよい。すなわち、マイクロ波プラズマを用いたＡＬＤ処理により、ＳｉＯ２膜を形成することとしてもよい。
【００７６】
図１５は、この発明の他の実施形態に係る半導体装置の製造方法において、ゲート絶縁膜を形成する際の代表的な工程を示すフローチャートである。図１５に示すフローチャートは、図５に示すフローチャートにおけるゲート絶縁膜形成工程（Ｆ）に相当するものであり、この発明の他の実施形態に係る半導体装置の製造方法においては、その他の工程、すなわち、図５（Ａ）〜図５（Ｅ）、および図５（Ｇ）〜図５（Ｉ）の工程については同じ工程であるため、その説明を省略する。
【００７７】
図１５を参照して、ゲート絶縁膜を形成するに際して、上記したプラズマ処理装置３１を用いて、マイクロ波プラズマによるＡＬＤ処理により行う。ＡＬＤ処理については、まず、被処理基板Ｗとなる開口部等が形成された半導体装置材料１１に対し、成膜ガスを供給する（図１５（Ｊ））。この場合、ガス供給部３３から成膜ガスを供給する。
【００７８】
成膜ガスによって原子層を数層程度吸着させた後に、成膜ガスの排気となる第一の排気を行う（図１５（Ｋ））。成膜ガスの排気が終了すれば、プラズマ励起用のガスを供給する（図１５（Ｌ））。その後、発生させたマイクロ波プラズマにより、吸着させた原子層に対するプラズマ処理を行う。このようにして、原子層数層程度のＳｉＯ２の成膜を行う。その後、プラズマ励起用のガスの排気となる第二の排気を行う（図１５（Ｍ））。この図１５（Ｊ）〜図１５（Ｍ）で示すガス吸着工程、第一の排気工程、プラズマ処理工程、および第二の排気工程を１サイクルとして、このサイクルを数回行い、所望の膜厚のＳｉＯ２膜を得る。
【００７９】
このようにして得られたＳｉＯ２膜、すなわち、マイクロ波プラズマを用いたＡＬＤ法によって形成されたＳｉＯ２膜は、マイクロ波プラズマを用いたＣＶＤ法によって形成されたＳｉＯ２膜よりも緻密な膜とすることができ、半導体装置に求められる特性として、いわゆるリーク特性を向上させることができる。すなわち、マイクロ波プラズマを用いたＡＬＤ処理については、膜質をさらに向上させることができる。
【００８０】
なお、上記したＡＬＤ処理によりＳｉＯ２膜を形成するに際し、用いる成膜ガスとしては、Ｎ（窒素）を含有するシリコン酸化膜材料であるアミノシラン系ＡＬＤ成膜材料を用いることが好ましい。このような成膜ガスについては、ＳｉＯ２膜中に微量のＮを含有させることができる。この微量のＮの存在により、ゲート絶縁膜となるＳｉＯ２膜中へのＧａＮ層からのＧａの拡散を抑制することができる。具体的な成膜ガスとしては、例えば、ＢＴＢＡＳ（ｂｉｓ−ｔｅｒｔｉａｒｙｌ−ｂｕｔｈｙｌ−ａｍｉｎｏ−ｓｉｌａｎｅ）を含む成膜ガスが挙げられる。
【００８１】
また、上記の実施の形態においては、ゲート絶縁膜として、ＳｉＯ２膜を形成することとしたが、ＳｉＯ２膜に限らず、例えば、Ａｌ２Ｏ３（アルミナ）膜を形成することとしてもよい。すなわち、ゲート絶縁膜形成工程においては、ＳｉＯ２膜およびＡｌ２Ｏ３膜からなる群のうちの少なくとも一つの膜を形成すればよい。
【００８２】
すなわち、この発明の一実施形態に係る半導体装置の製造方法は、半導体層を構成するＧａＮ（窒化ガリウム）を有する半導体装置の製造方法であって、ＧａＮを有する窒化物の層の上に、マイクロ波プラズマを用いて、ＳｉＯ２膜およびＡｌ２Ｏ３膜からなる群のうちの少なくとも一つの膜を形成し、形成した膜をゲート絶縁膜とするゲート絶縁膜形成工程を備える。
【００８３】
また、この発明の一実施形態に係る半導体装置は、半導体層を構成するＧａＮを有する半導体装置であって、半導体層を構成するＧａＮを有する窒化物の層と、窒化物の層の上に形成されるゲート絶縁膜とを備える。ここで、ゲート絶縁膜は、マイクロ波プラズマを用いて形成されたＳｉＯ２膜およびマイクロ波プラズマを用いて形成されたＡｌ２Ｏ３膜からなる群のうちの少なくとも一つの膜を含む。
【００８４】
ここで、このようなＧａＮ系の半導体装置において好適なゲート絶縁膜の材料について考えてみると、以下の通りである。ＧａＮ系の半導体装置においてゲート絶縁膜として用いられる材料としては、上記したＳｉＯ２、およびＡｌ２Ｏ３に加え、Ｓｉ３Ｎ４等のＳｉＮｘ、ＡｌＮ、Ｇａ２Ｏ３等のＧａＯｘ、Ｇｄ２Ｏ３、ＭｇＯ、Ｓｃ２Ｏ３、ＨｆＯ２、ＺｒＯ２等が挙げられる。上記したように、ＧａＮ系の半導体装置において用いられるゲート絶縁膜については、伝導帯側のバンドオフセット（ΔＥｃ）が大きいことが望まれる。また、いわゆる絶縁破壊電圧の値についても、高いことが望ましい。ここで、Ｓｉ３Ｎ４、Ｇａ２Ｏ３、ＨｆＯ２、およびＺｒＯ２については、それぞれのΔＥｃの値が、１．３ｅＶ、０．４６ｅＶ、１．０９ｅＶ、および１．１ｅＶとの報告があり、それぞれ比較的小さいものである。また、Ｇａ２Ｏ３、Ｇｄ２Ｏ３、ＭｇＯ、Ｓｃ２Ｏ３については、それぞれの絶縁破壊電圧の値が、２．８ＭＶ／ｃｍ、０．１または３ＭＶ／ｃｍ、１．２ＭＶ／ｃｍ、および０．７ＭＶ／ｃｍとの報告があり、それぞれ比較的小さいものである。ＡｌＮについては、結晶（クリスタル）状態における絶縁破壊電圧の値が、１５ＭＶ／ｃｍ未満程度と比較的大きいが、非晶質（アモルファス）状態における絶縁破壊電圧の値が、１．４ＭＶ／ｃｍ程度と比較的小さい。従って、ＳｉＯ２およびＡｌ２Ｏ３が、ＧａＮ系の半導体装置におけるゲート絶縁膜の材料として好適である。すなわち、上記した製造方法においては、ゲート絶縁膜としてＳｉＯ２から構成される膜を形成することとしたが、ＳｉＯ２をＡｌ２Ｏ３に置き換え、Ａｌ２Ｏ３から構成される膜をゲート絶縁膜として製造することにしてもよい。
【００８５】
なお、形成するゲート絶縁膜において、上記したＳｉＯ２膜およびＡｌ２Ｏ３膜を積層して二層構造として、ゲート絶縁膜を構成することにしてもよい。図１６は、この場合におけるＧａＮ系半導体装置の概略断面図であり、図１４に示す断面に相当する。図１６において、図１４と同様の構成の部材については、図１４と同じ符号を付して、その説明を省略する。
【００８６】
図１６を参照して、この発明のさらに他の実施形態に係る半導体装置の製造方法において製造された半導体装置２３ｂは、半導体層となるＧａＮ層１３とゲート電極２０との間からフィールド酸化膜１５とゲート電極２０との間にかけて、ゲート絶縁膜１９ｂを備える構成である。ゲート絶縁膜１９ｂは、開口部１８付近における紙面上下方向において、半導体層となるＧａＮ層１３、ＡｌＧａＮ層１４ａ、１４ｂ側に設けられる酸化膜であるＡｌ２Ｏ３膜２４ａと、ゲート電極２０側に設けられる酸化膜であるＳｉＯ２膜２４ｂとから構成される。すなわち、ゲート絶縁膜１９ｂは、Ａｌ２Ｏ３膜２４ａとＳｉＯ２膜２４ｂとから構成される二層構造を有する。
【００８７】
このように構成することにより、それぞれの膜の特性の長所を利用して、より求められる要求に応じたゲート絶縁膜、引いては、半導体装置を製造することができる。なお、二層構造に限られず、必要や要求に応じて、三層以上の構成としてもよい。また、Ａｌ２Ｏ３膜とＳｉＯ２膜の上下方向の位置を入れ替えてもよい。すなわち、まず、ＳｉＯ２膜の形成を行った後に、Ａｌ２Ｏ３膜を形成することにしてもよい。
【００８８】
また、ゲート絶縁膜を二層構造とする場合においては、熱ＡＬＤ処理によってＡｌ２Ｏ３膜を形成し、プラズマＣＶＤ処理によってＳｉＯ２膜を形成することにしてもよい。すなわち、この発明の一実施形態に係る半導体装置の製造方法は、ＧａＮを有する窒化物の層の上に、マイクロ波プラズマを用いて、ＳｉＯ２膜を形成し、形成した膜をゲート絶縁膜の一部とするゲート絶縁膜形成工程を備える。具体的には、ゲート絶縁膜形成工程は、熱ＡＬＤ処理によってＡｌ２Ｏ３膜を形成し、プラズマＣＶＤ処理によってＳｉＯ２膜を形成する工程である。このように構成してもよい。この場合、熱ＡＬＤ処理によって形成されるＡｌ２Ｏ３膜およびマイクロ波プラズマを用いたプラズマＣＶＤ処理によって形成されるＳｉＯ２膜からなるゲート絶縁膜のうち、プラズマＣＶＤ処理によって形成されるＳｉＯ２膜が、ゲート絶縁膜の一部となるものである。
【００８９】
ゲート絶縁膜の一部としてのＡｌ２Ｏ３膜を熱ＡＬＤ処理により形成する際の具体的なプロセス条件としては、以下のものが挙げられる。すなわち、支持台の温度を２００〜４００℃とし、処理容器内の圧力を０．１〜１Ｔｏｒｒとして、酸素を５〜３０ｓｌｍの流量で流して供給しながら、トリメチルアルミニウム（ＴＭＡ（Ｔｒｉｍｅｔｈｙｌａｌｕｍｉｎｉｕｍ））ガスを５０〜１０００ｓｃｃｍの流量で供給する。このようにしてガス吸着させる。そして、酸素をそのまま供給しながら、処理容器内の圧力を０．５〜２Ｔｏｒｒとして、酸化剤としてのＯ３（オゾン）ガスを１００〜５００ｇ／Ｎｍ３供給し、成膜を行う。この処理を１サイクルとして、５〜１２０秒かけて行う。このようにして、所望のＡｌ２Ｏ３膜の膜厚となるように、上記したサイクルを繰り返し、Ａｌ２Ｏ３膜の熱ＡＬＤ処理が行われる。
【００９０】
その後、熱ＡＬＤにより形成されたＡｌ２Ｏ３膜の上に、上述したようにマイクロ波プラズマを用いたプラズマＣＶＤ処理によるＳｉＯ２膜を形成し、下層側がＡｌ２Ｏ３膜であって、上層側がＳｉＯ２膜である所望の膜厚のゲート絶縁膜を得る。
【００９１】
この場合、Ａｌ２Ｏ３膜については、プラズマを用いずに形成することができる。また、ＳｉＯ２膜のマイクロ波プラズマによる形成の際にも、Ａｌ２Ｏ３膜の下層側に位置するＧａＮ層のチャージングダメージ等の低減を図ることができる。
【００９２】
ここで、Ａｌ２Ｏ３膜の形成とＳｉＯ２膜の形成との間、すなわち、熱ＡＬＤ処理によるＡｌ２Ｏ３膜の形成の後であって、プラズマＣＶＤ処理によるＳｉＯ２膜の形成の前に、Ａｌ２Ｏ３膜の最表面となる部分に対し、所定の時間マイクロ波プラズマによるラジカル酸化を行ってもよい。具体的な一例としては、熱ＡＬＤ処理によるＡｌ２Ｏ３膜の形成の後に、マイクロ波プラズマにより生成されたプラズマ拡散領域にＡｌ２Ｏ３膜を所定の時間曝し、その後、プラズマＣＶＤ処理を行うための材料ガスを供給し、プラズマＣＶＤ処理によりＳｉＯ２膜を形成するようにする。こうすることにより、さらなる膜質の向上を図ることができる。このようにして製造される半導体装置の評価については、後述する。
【００９３】
なお、いずれか一方の膜でゲート絶縁膜を構成する場合、単層のゲート絶縁膜を形成するに際し、プラズマＡＬＤ処理とプラズマＣＶＤ処理の双方を用いて、ゲート絶縁膜を形成することとしてもよい。
【００９４】
図１７は、この場合におけるＧａＮ系の半導体装置の概略断面図であり、図１４、および図１６に示す断面に相当する。図１７において、図１４と同様の構成の部材については、図１４と同じ符号を付して、その説明を省略する。
【００９５】
図１７を参照して、この発明のさらに他の実施形態に係る半導体装置の製造方法において製造された半導体装置２３ｃは、半導体層となるＧａＮ層１３とゲート電極２０との間からフィールド酸化膜１５とゲート電極２０との間にかけて、ゲート絶縁膜１９ｃを備える構成である。ゲート絶縁膜１９ｃは、開口部１８付近における紙面上下方向において、半導体層となるＧａＮ層１３、ＡｌＧａＮ層１４ａ、１４ｂ側に設けられ、プラズマＡＬＤ処理により形成される第一の酸化膜であるＳｉＯ２膜２４ｃと、ゲート電極２０側に設けられ、プラズマＣＶＤ処理により形成される第二の酸化膜であるＳｉＯ２膜２４ｄとから構成される。すなわち、ゲート絶縁膜１９ｃは、プラズマＡＬＤ処理により形成されるＳｉＯ２膜２４ｃとプラズマＣＶＤ処理により形成されるＳｉＯ２膜２４ｄとから構成される二層構造を有する。なお、図１７において、ＳｉＯ２膜２４ｃとＳｉＯ２膜２４ｄとの間の界面のおおよその位置を、点線で示している。
【００９６】
このような構成の半導体装置は、以下の点において有利である。すなわち、ＧａＮ層１３からのＧａの拡散をプラズマＡＬＤ処理により形成されるＳｉＯ２膜２４ｃによって抑制し、残りのＳｉＯ２膜２４ｄを成膜速度の速いプラズマＣＶＤ処理により形成することにより、スループットの向上を図ることができる。
【００９７】
次に、上記したこの発明に係る半導体装置の製造方法によって製造された半導体装置の特性の評価について述べる。図１８は、ゲート電圧とドレイン電流との関係を示すグラフである。図１８中において、点線は、ＣＣＰ（容量結合プラズマ）を用いたＣＶＤ処理でゲート絶縁膜を形成したＧａＮ系半導体装置の場合を示し、以下、ＣＣＰ−ＰＥ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ）ＣＶＤと略す。図１８中において、実線は、上記した本願発明の一実施形態に係る半導体装置の製造方法で製造した場合を示し、以下、ＲＬＳＡ−ＰＥＣＶＤと略す。図１８中、縦軸は、ドレイン電流（Ａ）を示し、横軸は、ゲート電圧（Ｖ）を示す。なお、測定に際しては、ドレインーソース間にかける電圧Ｖｄｓを０．１Ｖ、チャネル長Ｌｃｈを４μｍ、チャネル幅Ｗｃｈを０．８４ｍｍとしている。ここで、図１８に示すゲート電圧とドレイン電流との関係については、いわゆる電流のリーク特性を示すものであり、小さいゲート電圧の印加において、大きなドレイン電流が流れることが好ましく、図１８に示すグラフにおいては、Ｖｇが０Ｖよりも少し電圧が高い時点で、垂直方向に高く立ち上がる形状が好ましく、ドライブ能力が優れているといえるものである。
【００９８】
図１８を参照して、ＣＣＰ−ＰＥＣＶＤの場合、ゲート電圧として５Ｖ程度印加した時点で、ようやくドレイン電流が流れ始め、その後、すなわち、ゲート電圧を増加させるに従い、緩やかにドレイン電流が増加していく。これに対し、ＲＬＳＡ−ＰＥＣＶＤの場合、ゲート電圧として３Ｖ程度印加した時点でドレイン電流が流れ始め、その後、ゲート電圧を増加させるに従い、ドレイン電流の増加の度合いが大きい。図１８に示される結果により、ＲＬＳＡ−ＰＥＣＶＤの方が、ＣＣＰ−ＰＥＣＶＤよりも半導体装置として優れていることが把握できる。
【００９９】
図１９は、チャネル長（Ｌｃｈ）と電界効果における電子移動度（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｍｏｂｉｌｉｔｙ）との関係を示すグラフである。図１９中において、白抜き菱形が、上記したＣＣＰ−ＰＥＣＶＤの場合を示し、黒色菱形が、上記したＲＬＳＡ−ＰＥＣＶＤの場合を示す。図１９中、縦軸は、電界効果における電子移動度（ｃｍ２／Ｖｓ）を示し、横軸は、チャネル長（μｍ）を示す。なお、測定に際しては、ドレインーソース間にかける電圧Ｖｄｓを０．１Ｖとしている。ここで、図１９に示すチャネル長と電界効果における電子移動度との関係については、所定のチャネル長において、電界効果における電子移動度の値が高い程、半導体装置として優れている。
【０１００】
図１９を参照して、チャネル長が１０ｎｍや２０ｎｍ等、各チャネル長において、ＣＣＰ−ＰＥＣＶＤの値よりもＲＬＳＡ−ＰＥＣＶＤの方が、その値が高く、大きな電子移動度であることが把握できる。すなわち、図１９に示される結果においても、ＲＬＳＡ−ＰＥＣＶＤの方が、ＣＣＰ−ＰＥＣＶＤよりも半導体装置として優れていることが把握できる。
【０１０１】
ここで、上記したゲート絶縁膜の形成においては、ＰＥＣＶＤ処理で形成するよりも、ＰＥＡＬＤ処理で形成する方が好ましい。図２０は、いわゆるＪ−Ｅ特性を示すＩ−Ｖカーブを示すグラフである。図２０中、縦軸は、単位面積当たりの電流Ｊ（Ａ／ｃｍ２）を示し、横軸は、電圧（ＭＶ／ｃｍ）を示す。なお、測定に際しては、測定領域を４．５２×１０−４ｃｍ２とし、ＰＥＡＬＤの場合の膜厚を１５．９ｎｍ、ＰＥＣＶＤの場合の膜厚を６３．８ｎｍとしている。ここで、図２０に示すＪ−Ｅ特性については、電圧と電流との値が直線に近い比例関係を示す方がよく、また、高い印加電圧でもその比例関係が崩れず、いわゆる絶縁破壊しない方が好ましい。
【０１０２】
図２０を参照して、図２０中の実線で示すＰＥＡＬＤの場合は、電圧６ＭＶ／ｃｍの辺りから電流値が上昇し始め、グラフの形状が立ち上がり、電圧を印加していくに従い、ほぼ直線的な比例関係を示しながら、電流値が上昇していく。これに対し、図２０中の点線で示すＰＥＣＶＤの場合は、ほぼ同じ程度の電圧６ＭＶ／ｃｍの辺りから電流値が上昇し、グラフの形状が立ち上がるが、グラフの形状が波打つようにして、その電流値が上昇していく。また、電圧１２ＭＶ／ｃｍの辺りで、絶縁破壊とみられる現象が生じている。すなわち、図２０に示される結果において、ＰＥＡＬＤで形成した酸化膜の方が、ＰＥＣＶＤで形成した酸化膜よりも優れていることが把握できる。
【０１０３】
図２１は、ＰＥＣＶＤで形成したＳｉＯ２膜およびＰＥＡＬＤ法で形成したＳｉＯ２膜から構成されるゲート絶縁膜における２次イオン質量分析法（ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ））の測定結果を示すグラフである。図２２は、ＰＥＣＶＤのみで形成したＳｉＯ２膜から構成されるゲート絶縁膜における２次イオン質量分析法の測定結果を示すグラフである。図２１および図２２に示すゲート絶縁膜については、いずれもＳｉＯ２膜を６０ｎｍ形成している。図２１および図２２において、縦軸は、強度（ｃｐｓ）を示し、横軸は、基準となる所定位置からの測定深さ（ｎｍ）を示す。図２１および図２２において、実線が、Ｓｉ（シリコン）、点線がＯ（酸素）、一点鎖線がＧａ（ガリウム）を示す。
【０１０４】
図２１および図２２において、図中の点線から左側の領域が、形成したゲート絶縁膜であるＳｉＯ２膜が配置される領域を示し、図中の点線から右側の領域が、ＧａＮ層が配置される領域を示す。すなわち、図２１においては、横軸における０ｎｍの位置が、図１７におけるゲート酸化膜の位置Ａ３の位置であり、図２２においては、横軸における０ｎｍの位置が、図１４におけるゲート酸化膜の位置Ａ３の位置であり、それぞれＡ３から延びる矢印Ａ４方向に向かって、測定深さが深くなるということである。そして、縦方向に延びる点線で示す部分が、ＳｉＯ２膜とＧａＮ層とのおおよその境界部分であり、図１７および図１４中の面１６ｋで示す部分である。
【０１０５】
図２１を参照して、ＰＥＡＬＤで２０ｎｍＳｉＯ２を形成し、ＰＥＣＶＤで４０ｎｍＳｉＯ２を形成したゲート絶縁膜については、ＳｉＯ２が位置する領域において、Ｇａの強度が、約１×１０２レベルである。これに対し、図２２を参照して、ＰＥＣＶＤのみで６０ｎｍＳｉＯ２を形成したゲート絶縁膜については、ＳｉＯ２が位置する領域において、Ｇａの強度が、約１×１０３レベルである。すなわち、ＰＥＡＬＤで２０ｎｍＳｉＯ２を形成し、ＰＥＣＶＤで４０ｎｍＳｉＯ２を形成したゲート絶縁膜の場合と比較して、ＰＥＣＶＤのみで６０ｎｍＳｉＯ２を形成したゲート絶縁膜の場合は、Ｇａの拡散度合いが１桁多いことになる。したがって、形成されたＳｉＯ２膜に対するＧａ拡散を抑制するためには、ＧａＮ層とＳｉＯ２膜との境界部分について、ＰＥＡＬＤを用いて成膜することが好ましい。
【０１０６】
なお、上記したように、ゲート絶縁膜を二層構造とする場合においては、熱ＡＬＤ処理によってＡｌ２Ｏ３膜を形成し、プラズマＣＶＤ処理によってＳｉＯ２膜を形成する場合、Ａｌ２Ｏ３膜の形成とＳｉＯ２膜の形成との間に、Ａｌ２Ｏ３膜の最表面となる部分に対し、所定の時間マイクロ波プラズマによるラジカル酸化を行うことが膜質向上の観点から有利である。ここでいうＡｌ２Ｏ３膜の最表面となる部分とは、ＳｉＯ２膜に接するＡｌ２Ｏ３膜の最上面であり、図１６中の面１６ｍに相当する。
【０１０７】
図２３、図２４、図２５、および図２６は、この発明のさらに他の実施形態に係る半導体装置の製造方法において製造された半導体装置におけるＣ−Ｖ特性を示すグラフである。図２３〜図２６に示す場合においては、ＧａＮ層の上層に、熱ＡＬＤ処理によってＡｌ２Ｏ３膜を５ｎｍ形成し、さらにその上層に、プラズマＣＶＤ処理によってＳｉＯ２膜を６０ｎｍ形成してゲート絶縁膜が構成されている。図２３は、Ａｌ２Ｏ３膜形成とＳｉＯ２膜形成との間にラジカル酸化を行わなかった場合を示す。図２４は、Ａｌ２Ｏ３膜形成とＳｉＯ２膜形成との間に２０秒間のラジカル酸化を行った場合を示す。図２５は、Ａｌ２Ｏ３膜形成とＳｉＯ２膜形成との間に３分間のラジカル酸化を行った場合を示す。図２６は、Ａｌ２Ｏ３膜形成とＳｉＯ２膜形成との間に７分間のラジカル酸化を行った場合を示す。図２３〜図２６において、縦軸は、Ｃ／Ｃｏｘの比率を示し、横軸は、ゲート電圧Ｖｇ（Ｖ）を示す。測定条件としては、環境温度を１５０℃、周波数を１ＭＨｚ、測定領域を４．５２×１０−４ｃｍ２と、ゲート電圧を−２０Ｖから＋２０Ｖとして測定している。ここで、縦軸であるＣ／Ｃｏｘについては、そのグラフの形状において、変曲点を有せず、ゲート電極への印加電圧を増加させるに従い、なだらかなカーブでＣ／Ｃｏｘの値が上昇していくことが望ましく、このようなグラフの曲線を満たすゲート絶縁膜は、いわゆるゲート電極のリーク特性が良好であり、膜質として優れていることを示すものである。
【０１０８】
図２３を参照して、ラジカル酸化を全く行わない場合については、図２３中の一点鎖線で示す領域、具体的には、Ｖｇの値が約−４．０〜−３．０Ｖであって、Ｃ／Ｃｏｘの値が０．７〜０．８の範囲内において、若干の変曲点が見られる。次に、図２５を参照すると、ラジカル酸化を３分間行った場合についても、図２３中の一点鎖線で示す領域とほぼ同じ領域において、若干の変曲点が見られる。次に、図２６を参照すると、ラジカル酸化を７分間行った場合については、図２６中の一点鎖線で示す領域、具体的には、Ｖｇの値が約−１２．０〜−８．０Ｖであって、Ｃ／Ｃｏｘの値が０．７〜０．８の範囲内において、大きな変曲点が見られる。
【０１０９】
これに対し、図２４を参照して、ラジカル酸化を２０秒間行った場合については、グラフにおいて、特に目立った変曲点は見られず、ゲート電極への印加電圧を増加させるに従って、なだらかなカーブでＣ／Ｃｏｘの値が上昇している。したがって、この実施形態においては、Ａｌ２Ｏ３膜形成とＳｉＯ２膜形成との間には、ラジカル酸化の処理を２０秒程度行うことが好ましい。なお、ラジカル酸化の処理を行う時間については、形成するＡｌ２Ｏ３膜の膜厚や、形成するＳｉＯ２膜の膜厚等に応じて定められる。
【０１１０】
なお、上記の実施の形態においては、ＧａＮ系の半導体装置は、ＡｌＧａＮ／ＧａＮのハイブリッドＭＯＳ−ＨＦＥＴから構成されることとしたが、これに限らず、ＧａＮ層の単層からなる半導体層を有する半導体装置や、ＧａＮ層と他のガリウム化合物からなるヘテロ接合のハイブリッドＭＯＳ−ＨＦＥＴであってもよい。
【０１１１】
また、上記の実施の形態においては、プラズマ処理は、プラズマの電子温度が１．５ｅＶよりも低く、かつプラズマの電子密度が１×１０１１ｃｍ−３よりも高いマイクロ波プラズマを用いた処理としたが、これに限らず、例えば、プラズマの電子密度が１×１０１１ｃｍ−３よりも低い領域においても適用される。
【０１１２】
なお、上記の実施の形態においては、スロットアンテナ板を用いたＲＬＳＡによるマイクロ波によりプラズマ処理を行うこととしたが、これに限らず、くし型のアンテナ部を有するマイクロ波プラズマ処理装置やスロットからマイクロ波を放射し表面波プラズマ生成するマイクロ波プラズマ処理装置を用いてもよい。
【０１１３】
以上、図面を参照してこの発明の実施形態を説明したが、この発明は、図示した実施形態のものに限定されない。図示した実施形態に対して、この発明と同一の範囲内において、あるいは均等の範囲内において、種々の修正や変形を加えることが可能である。
【符号の説明】
【０１１４】
１１ 半導体装置材料、１２ 基板、１３ ＧａＮ層、１４，１４ａ，１４ｂ ＡｌＧａＮ層、１５ フィールド酸化膜、１６ａ，１６ｂ，１６ｃ，１６ｄ，１６ｅ，１６ｆ，１６ｇ，１６ｈ，１６ｉ，１６ｊ，１６ｋ，１６ｍ 面、１７ レジスト層、１８，２１ａ，２１ｂ 開口部、１９，１９ａ，１９ｂ，１９ｃ ゲート絶縁膜、２０ ゲート電極、２２ａ，２２ｂ オーミック電極、２３ａ，２３ｂ，２３ｃ 半導体装置、２４ａ Ａｌ２Ｏ３膜、２４ｂ，２４ｃ，２４ｄ ＳｉＯ２膜、２６，２７ 領域、２９ 温度調整機構、３１ プラズマ処理装置、３２ 処理容器、３３，４６，４７ ガス供給部、３４ 支持台、３５ マイクロ波発生器、３６ 誘電体窓、３７ スロットアンテナ板、３８ 誘電体部材、３９ プラズマ発生機構、４０ スロット、４１ 底部、４２ 側壁、４３ 排気孔、４４ 蓋部、４５ Ｏリング、４８ 下面、４９ ガス供給系、３０，５０ ガス供給孔、５１ 筒状支持部、５２ 冷却ジャケット、５３ マッチング機構、５４ モード変換器、５５ 導波管、５６ 同軸導波管、５７ 凹部、５８ 高周波電源、５９ マッチングユニット、６０ 循環路、６１ 電極。
【技術分野】
【０００１】
この発明は、半導体装置の製造方法、および半導体装置に関するものである。
【背景技術】
【０００２】
昨今においては、ＩＩＩ−Ｖ族化合物であるＧａＮ（窒化ガリウム）系の材料を活性層として用いる半導体装置の開発が活発に行われている。このようなＧａＮ系の窒化物については、半導体装置の材料として同じＩＩＩ−Ｖ族化合物であるＧａＡｓ（ガリウムヒ素）系の窒化物の場合と比較すると、バンドギャップの大きい材料が多い。したがって、特に、短波長側の発光材料等の用途に関して、開発が盛んに行われている。なお、ＧａＮ系の半導体装置として、ＡｌＧａＮ（窒化アルミニウムガリウム）／ＧａＮ系の半導体装置等、異種材料のヘテロ接合を用いたＧａＮ系の半導体装置もある。
【０００３】
このようなＧａＮ系の半導体装置は、電界効果における電子移動度の比較的高いものが得られる。したがって、低電力や低消費電力での動作が求められる半導体装置の開発において、非常に着目されている。
【０００４】
さらに、ＧａＮ系のパワー半導体装置に求められる特性としては、ノーマリオフ動作、低いオン抵抗、低い界面順位密度、高い絶縁破壊電圧等がある。したがって、ＧａＮ系の半導体装置に形成されるゲート絶縁膜についても、上記した要求に応じた特性を満たすことが求められる。
【０００５】
ＧａＮ系の半導体装置におけるゲート絶縁膜の形成に際し、半導体層であるＧａＮ層の最表面を酸化処理してＧａ２Ｏ３（酸化ガリウム）のような酸化膜を形成し、この酸化膜をゲート絶縁膜として利用することも考えられる。しかし、Ｇａ２Ｏ３は、そもそもバンドギャップが４．８ｅＶ程度である。また、ＧａＮの伝導帯側のエネルギーの不連続となるバンドオフセット（以下、「ΔＥｃ」ということもある）が０．５ｅＶ程度であり、ＧａＮの価電子帯側のエネルギーの不連続となるバンドオフセット（以下、「ΔＥｖ」ということもある）が１．１ｅＶ程度である。そうすると、例え良好な膜質のＧａ２Ｏ３を形成できたとしても、このようにバンドギャップ、ΔＥｃ、およびΔＥｖが小さいＧａ２Ｏ３膜をゲート絶縁膜として用いるのは、リーク電流の観点から好ましくない。したがって、良好な半導体素子としてのＧａＮ系の半導体装置を形成するには、ＧａＮ層の最表面の酸化によるゲート絶縁膜としてのＧａ２Ｏ３膜の形成ではなく、半導体層となるＧａＮの上層側に、ゲート絶縁膜として、バンドギャップ等の大きな絶縁膜を形成する必要がある。
【０００６】
ここで、窒化物化合物半導体トランジスタ、具体的には、ＡｌＧａＮ／ＧａＮ系のヘテロ接合を用いたトランジスタについての技術が、特開２００８−１０３４０８号公報（特許文献１）に開示されている。また、窒化物半導体素子についての技術が、特開２００８−２７７６４０号公報（特許文献２）に開示されている。
【０００７】
特許文献１に開示の窒化物化合物半導体トランジスタは、窒化物化合物半導体層上に、二層構造のゲート絶縁膜を形成することとしている。具体的には、二層構造のゲート絶縁膜は、窒化物化合物半導体層上に形成され、シリコン窒化膜よりなる第一のゲート絶縁膜と、シリコン窒化膜上に形成され、シリコン窒化膜よりも絶縁破壊強度の大きな材料からなる第二のゲート絶縁膜とから構成されている。このように構成することにより、下層側に形成されたシリコン窒化膜と窒化物化合物半導体層との間の界面順位密度を小さくし、上層側に絶縁破壊強度の大きい材料からなるゲート絶縁膜を形成して、チャネル領域の移動度が大きく、かつオン抵抗の小さなトランジスタを形成することとしている。
【０００８】
また、特許文献２に開示の窒化物半導体素子においては、フィールド絶縁膜はシリコンを含み、ゲート絶縁膜はシリコンを含まないことを特徴としている。具体的には、例えば、シリコンを含まないゲート絶縁膜を、ＡｌＮ（窒化アルミニウム）等によって構成することとしている。こうすることにより、ゲート電極の直下域の２ＤＥＧ（Ｔｗｏ Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ：二次元電子ガス）濃度を相対的に低くし、オフセット領域の２ＤＥＧ濃度を相対的に高くして、ノーマリオフ動作と低いオン抵抗を両立させるとしている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−１０３４０８号公報
【特許文献２】特開２００８−２７７６４０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上記した特許文献１においては、二層構造のゲート絶縁膜の一層を構成するＳｉＮ（窒化シリコン）のようなシリコン窒化膜を精度よく形成する必要がある。このような窒素を含むシリコン窒化膜を、上記した特性を確保しながら適切に形成するのは、非常に困難である。
【００１１】
また、特許文献２に示すゲート絶縁膜の場合、シリコンを含まない膜として、具体的には、ＡｌＮ等が用いられている。しかし、このようなＡｌＮ等の膜については、要求される高い絶縁破壊電圧等の観点からすると、必ずしもＧａＮ系の窒化物半導体素子のゲート絶縁膜として適切ではない場合がある。
【００１２】
ここで、ＧａＮ系の半導体装置において、大きなバンドギャップを有する材料として、シリコン酸化膜（ＳｉＯ２膜）がある。このシリコン酸化膜については、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｒｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ：電子サイクロトロン共鳴）装置を用いて発生させたプラズマを用いたＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）処理や、平行平板型装置等に代表されるＣＣＰ（Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：容量結合プラズマ）を利用したＣＶＤ処理によって、ＧａＮの上層側に形成することが考えられる。そして、このようにしてＧａＮ層の上層側に形成されたシリコン酸化膜を、ゲート絶縁膜として用いることも考えられる。
【００１３】
しかし、上記した平行平板型装置等を用いたプラズマについては、被処理試料の表面が電子温度の比較的高いプラズマに曝されてしまうので、被処理側となるＧａＮ層の表面が、ＣＶＤ処理により、チャージングダメージ等の電気的ストレスやイオン照射等による物理的なダメージを受けてしまうおそれがある。そうすると、例えば、電界効果における電子移動度の低下等を引き起こし、結果として、ＧａＮ系の半導体装置としての特性が劣化してしまうことになる。
【００１４】
この発明の目的は、特性の良好な半導体装置を製造することができる半導体装置の製造方法を提供することである。
【００１５】
この発明の他の目的は、特性の良好な半導体装置を提供することである。
【課題を解決するための手段】
【００１６】
この発明に係る半導体装置の製造方法は、半導体層を構成するＧａＮ（窒化ガリウム）を有する半導体装置の製造方法であって、ＧａＮを有する窒化物の層の上に、マイクロ波プラズマを用いて、ＳｉＯ２膜およびＡｌ２Ｏ３膜からなる群のうちの少なくとも一つの膜を形成し、形成した膜をゲート絶縁膜の少なくとも一部とするゲート絶縁膜形成工程を備える。
【００１７】
このように構成することにより、半導体装置において、ＧａＮ層の上にゲート絶縁膜を形成する際に、マイクロ波プラズマを用いてプラズマを励起しており、電子温度が比較的低いプラズマで処理することができるため、下地層となるＧａＮを有する窒化物の層に対するチャージングダメージ等を大きく低減することができる。また、マイクロ波プラズマを用いて形成されるＳｉＯ２膜およびマイクロ波プラズマを用いて形成されるＡｌ２Ｏ３膜からなる群のうちの少なくとも一つの膜を、ゲート絶縁膜の少なくとも一部としているため、ゲート絶縁膜としての特性も、向上させることができる。したがって、特性の良好な半導体装置を製造することができる。
【００１８】
好ましくは、ゲート絶縁膜形成工程は、マイクロ波プラズマを用いたプラズマＣＶＤ処理を備える。
【００１９】
また、ゲート絶縁膜形成工程は、マイクロ波プラズマを用いたプラズマＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）処理を備える構成であってもよい。
【００２０】
さらに好ましくは、ゲート絶縁膜形成工程は、ＳｉＯ２膜およびＡｌ２Ｏ３膜を積層した膜を形成する工程である。
【００２１】
さらに好ましい一実施形態としては、ゲート絶縁膜形成工程は、窒化物の層の上に、Ａｌ２Ｏ３膜を形成し、形成したＡｌ２Ｏ３膜の上に、ＳｉＯ２膜を形成してゲート絶縁膜とする工程である。
【００２２】
また、ゲート絶縁膜形成工程は、熱ＡＬＤ処理によってＡｌ２Ｏ３膜を形成し、プラズマＣＶＤ処理によってＳｉＯ２膜を形成する工程であってもよい。
【００２３】
さらに好ましくは、ゲート絶縁膜形成工程は、ＳｉＯ２膜またはＡｌ２Ｏ３膜のいずれか一方の膜を形成してゲート絶縁膜とする工程であって、プラズマＣＶＤ処理およびプラズマＡＬＤ処理の双方を用いて、いずれか一方の膜を形成する工程を含むよう構成してもよい。
【００２４】
また、ゲート絶縁膜形成工程は、窒化物の層の上に、熱ＡＬＤ処理によってＡｌ２Ｏ３膜を形成し、形成したＡｌ２Ｏ３膜に所定の時間ラジカル酸化処理を行い、ラジカル酸化処理を行った後にＡｌ２Ｏ３膜の上にプラズマＣＶＤ処理によってＳｉＯ２膜を形成してゲート絶縁膜とする工程としてもよい。
【００２５】
また、ゲート絶縁膜形成工程は、ＳｉＯ２膜を形成してゲート絶縁膜とする工程であって、窒化物の層の上に、プラズマＡＬＤ処理によって第一のＳｉＯ２膜を形成し、プラズマＡＬＤ処理によって形成された第一のＳｉＯ２膜の上に、プラズマＣＶＤ処理によって第二のＳｉＯ２膜を形成して、第一のＳｉＯ２膜および第二のＳｉＯ２膜をゲート絶縁膜とする工程であってもよい。
【００２６】
ここで、ゲート絶縁膜形成工程は、窒素原子を含むガスを供給して処理する工程を含むことが好ましい。
【００２７】
さらに好ましい一実施形態としては、プラズマＡＬＤ処理は、ＢＴＢＡＳ（ｂｉｓ−ｔｅｒｔｉａｒｙｌ−ｂｕｔｈｙｌ−ａｍｉｎｏ−ｓｉｌａｎｅ）を含む成膜ガスを窒化物の層の上に供給する工程を含む。
【００２８】
なお、ゲート絶縁膜形成工程は、プラズマＡＬＤ処理とプラズマＣＶＤ処理とを連続して行う工程を備えることが好ましい。
【００２９】
好ましい一実施形態として、ゲート絶縁膜形成工程は、周波数２．４５ＧＨｚのマイクロ波を発生させて、マイクロ波プラズマを生成させる。
【００３０】
さらに好ましくは、ゲート絶縁膜形成工程は、ラジアルラインスロットアンテナ（ＲＬＳＡ）を用いて、マイクロ波プラズマを生成させる。
【００３１】
また、窒化物層形成工程は、ヘテロ接合を有する窒化物の層を形成する工程を含む。
【００３２】
さらに好ましくは、窒化物層形成工程は、ＧａＮ層とＡｌＧａＮ（窒化アルミニウムガリウム）層とから構成される窒化物の層を形成する工程を含む。
【００３３】
この発明の他の局面においては、半導体装置は、半導体層を構成するＧａＮを有する半導体装置であって、半導体層を構成するＧａＮを有する窒化物の層と、窒化物の層の上に形成されるゲート絶縁膜とを備える。ここで、ゲート絶縁膜は、マイクロ波プラズマを用いて形成されたＳｉＯ２膜およびマイクロ波プラズマを用いて形成されたＡｌ２Ｏ３膜からなる群のうちの少なくとも一つの膜を含む。
【００３４】
このような半導体装置は、ＧａＮ層の上にゲート絶縁膜を形成する際に、マイクロ波プラズマを用いてプラズマを励起しており、電子温度が比較的低いプラズマで処理されているため、下地層となるＧａＮを有する窒化物の層に対するチャージングダメージ等が大きく低減されている。また、マイクロ波プラズマを用いて形成されるＳｉＯ２膜およびマイクロ波プラズマを用いて形成されるＡｌ２Ｏ３膜からなる群のうちの少なくとも一つの膜を、ゲート絶縁膜の少なくとも一部としている。したがって、特性が良好である。
【００３５】
窒化物の層は、ＧａＮ層とＡｌＧａＮ層とから構成されることが好ましい。
【発明の効果】
【００３６】
このような半導体装置の製造方法によると、半導体装置において、ＧａＮ層の上にゲート絶縁膜を形成する際に、マイクロ波プラズマを用いてプラズマを励起しており、電子温度が比較的低いプラズマで処理することができるため、下地層となるＧａＮを有する窒化物の層に対するチャージングダメージ等を大きく低減することができる。また、マイクロ波プラズマを用いて形成されるＳｉＯ２膜およびマイクロ波プラズマを用いて形成されるＡｌ２Ｏ３膜からなる群のうちの少なくとも一つの膜を、ゲート絶縁膜の少なくとも一部としているため、ゲート絶縁膜としての特性も、向上させることができる。したがって、特性の良好な半導体装置を製造することができる。
【００３７】
また、このような半導体装置は、ＧａＮ層の上にゲート絶縁膜を形成する際に、マイクロ波プラズマを用いてプラズマを励起しており、電子温度が比較的低いプラズマで処理されているため、下地層となるＧａＮを有する窒化物の層に対するチャージングダメージ等が大きく低減されている。また、マイクロ波プラズマを用いて形成されるＳｉＯ２膜およびマイクロ波プラズマを用いて形成されるＡｌ２Ｏ３膜からなる群のうちの少なくとも一つの膜を、ゲート絶縁膜の少なくとも一部としている。したがって、特性が良好である。
【図面の簡単な説明】
【００３８】
【図１】この発明の一実施形態に係る半導体装置の製造方法に用いられるプラズマ処理装置の要部を示す概略断面図である。
【図２】図１に示すプラズマ処理装置に含まれるスロットアンテナ板を板厚方向から見た図である。
【図３】誘電体窓の下面からの距離とプラズマの電子温度との関係を示すグラフである。
【図４】誘電体窓の下面からの距離とプラズマの電子密度との関係を示すグラフである。
【図５】この発明の一実施形態に係る半導体装置の製造方法において、代表的な製造工程を示すフローチャートである。
【図６】この発明の一実施形態に係る半導体装置の製造方法において、フィールド酸化膜を形成した際の概略断面図である。
【図７】この発明の一実施形態に係る半導体装置の製造方法において、レジスト層を形成した際の概略断面図である。
【図８】この発明の一実施形態に係る半導体装置の製造方法において、フィールド酸化膜の一部をエッチングした際の概略断面図である。
【図９】この発明の一実施形態に係る半導体装置の製造方法において、半導体の一部をエッチングした際の概略断面図である。
【図１０】この発明の一実施形態に係る半導体装置の製造方法において、レジスト層を除去した際の概略断面図である。
【図１１】この発明の一実施形態に係る半導体装置の製造方法において、ゲート絶縁膜を形成した際の概略断面図である。
【図１２】この発明の一実施形態に係る半導体装置の製造方法において、ゲート電極を形成した際の概略断面図である。
【図１３】この発明の一実施形態に係る半導体装置の製造方法において、オーミック開口を行った際の概略断面図である。
【図１４】この発明の一実施形態に係る半導体装置の製造方法において、オーミック電極を形成した際の概略断面図である。
【図１５】この発明の他の実施形態に係る半導体装置の製造方法において、ゲート絶縁膜を形成する際の代表的な工程を示すフローチャートである。
【図１６】この発明のさらに他の実施形態に係る半導体装置の製造方法において製造された半導体装置の一部を示す概略断面図である。
【図１７】この発明のさらに他の実施形態に係る半導体装置の製造方法において製造された半導体装置の一部を示す概略断面図である。
【図１８】ゲート電圧とドレイン電流との関係を示すグラフである。
【図１９】チャネル長と電界効果における電気移動度との関係を示すグラフである。
【図２０】Ｉ−Ｖカーブを示すグラフである。
【図２１】ＰＥＣＶＤで形成したＳｉＯ２膜およびＡＬＤ法で形成したＳｉＯ２膜から構成されるゲート絶縁膜における２次イオン質量分析法の測定結果を示すグラフである。
【図２２】ＰＥＣＶＤのみで形成したＳｉＯ２膜から構成されるゲート絶縁膜における２次イオン質量分析法の測定結果を示すグラフである。
【図２３】この発明のさらに他の実施形態に係る半導体装置の製造方法において製造された半導体装置におけるＣ−Ｖ特性を示すグラフであり、Ａｌ２Ｏ３膜形成とＳｉＯ２膜形成との間にラジカル酸化を行わなかった場合を示す。
【図２４】この発明のさらに他の実施形態に係る半導体装置の製造方法において製造された半導体装置におけるＣ−Ｖ特性を示すグラフであり、Ａｌ２Ｏ３膜形成とＳｉＯ２膜形成との間に２０秒間のラジカル酸化を行った場合を示す。
【図２５】この発明のさらに他の実施形態に係る半導体装置の製造方法において製造された半導体装置におけるＣ−Ｖ特性を示すグラフであり、Ａｌ２Ｏ３膜形成とＳｉＯ２膜形成との間に２０秒間のラジカル酸化を行った場合を示す。
【図２６】この発明のさらに他の実施形態に係る半導体装置の製造方法において製造された半導体装置におけるＣ−Ｖ特性を示すグラフであり、Ａｌ２Ｏ３膜形成とＳｉＯ２膜形成との間に７分間のラジカル酸化を行った場合を示す。
【発明を実施するための形態】
【００３９】
以下、この発明の実施の形態を、図面を参照して説明する。まず、この発明の一実施形態に係るＧａＮ系の半導体装置の製造方法に用いられるプラズマ処理装置の構成および動作について説明する。
【００４０】
図１は、この発明の一実施形態に係るＧａＮ系の半導体装置の製造方法に用いられるプラズマ処理装置の要部を示す概略断面図である。また、図２は、図１に示すプラズマ処理装置に含まれるスロットアンテナ板を下方側、すなわち、図１中の矢印ＩＩの方向から見た図である。なお、図１において、理解の容易の観点から、部材の一部のハッチングを省略している。
【００４１】
図１および図２を参照して、プラズマ処理装置３１は、その内部で被処理基板Ｗにプラズマ処理を行う処理容器３２と、処理容器３２内にプラズマ励起用のガスやプラズマＣＶＤ処理に用いられる材料ガス、後述する原子層堆積法（ＡＬＤ法）の処理における成膜ガス等を供給するガス供給部３３と、その上で被処理基板Ｗを支持する円板状の支持台３４と、マイクロ波を用い、処理容器３２内にプラズマを発生させるプラズマ発生機構３９と、プラズマ処理装置３１全体の動作を制御する制御部（図示せず）とを備える。制御部は、ガス供給部３３におけるガス流量、処理容器３２内の圧力等、プラズマ処理装置３１全体の制御を行う。
【００４２】
処理容器３２は、支持台３４の下方側に位置する底部４１と、底部４１の外周から上方向に延びる側壁４２とを含む。側壁４２は、略円筒状である。処理容器３２の底部４１には、その一部を貫通するように排気用の排気孔４３が設けられている。処理容器３２の上部側は開口しており、処理容器３２の上部側に配置される蓋部４４、後述する誘電体窓３６、および誘電体窓３６と蓋部４４との間に介在するシール部材としてのＯリング４５によって、処理容器３２は密封可能に構成されている。
【００４３】
ガス供給部３３は、被処理基板Ｗの中央に向かってガスを吹付ける第一のガス供給部４６と、被処理基板Ｗの周辺側からガスを吹付ける第二のガス供給部４７とを含む。第一のガス供給部４６においてガスを供給するガス供給孔３０は、誘電体窓３６の径方向中央であって、支持台３４と対向する対向面となる誘電体窓３６の下面４８よりも誘電体窓３６の内方側に後退した位置に設けられている。第一のガス供給部４６は、第一のガス供給部４６に接続されたガス供給系４９により流量等を調整しながらプラズマ励起用の不活性ガスや材料ガス、成膜ガス等を供給する。第二のガス供給部４７は、側壁４２の上部側の一部において、処理容器３２内にプラズマ励起用のガスや材料ガス、成膜ガス等を供給する複数のガス供給孔５０を設けることにより形成されている。複数のガス供給孔５０は、周方向に等間隔に設けられている。第一のガス供給部４６および第二のガス供給部４７には、同じガス供給源から同じ種類のプラズマ励起用の不活性ガスや材料ガス、成膜ガス等が供給される。なお、要求や制御内容に応じて、第一のガス供給部４６および第二のガス供給部４７から別のガスを供給することもでき、それらの流量比等を調整することもできる。
【００４４】
支持台３４には、ＲＦ（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ）バイアス用の高周波電源５８がマッチングユニット５９を介して支持台３４内の電極６１に電気的に接続されている。この高周波電源５８は、例えば、１３．５６ＭＨｚの高周波を所定の電力（バイアスパワー）で出力可能である。マッチングユニット５９は、高周波電源５８側のインピーダンスと、主に電極６１、プラズマ、処理容器３２といった負荷側のインピーダンスとの間で整合をとるための整合器を収容しており、この整合器の中に自己バイアス生成用のブロッキングコンデンサが含まれている。
【００４５】
支持台３４は、静電チャック（図示せず）によりその上に被処理基板Ｗを支持可能である。また、支持台３４は、加熱のためのヒータ（図示せず）等を備え、支持台３４の内部に設けられた温度調整機構２９により所望の温度に設定可能である。支持台３４は、底部４１の下方側から垂直上方に延びる絶縁性の筒状支持部５１に支持されている。上記した排気孔４３は、筒状支持部５１の外周に沿って処理容器３２の底部４１の一部を貫通するように設けられている。環状の排気孔４３の下方側には排気管（図示せず）を介して排気装置（図示せず）が接続されている。排気装置は、ターボ分子ポンプなどの真空ポンプを有している。排気装置により、処理容器３２内を所定の圧力まで減圧することができる。
【００４６】
プラズマ発生機構３９は、処理容器３２の上部および外部に設けられており、プラズマ励起用のマイクロ波を発生させるマイクロ波発生器３５と、支持台３４と対向する位置に配置され、マイクロ波発生器３５により発生させたマイクロ波を処理容器３２内に導入する誘電体窓３６と、複数のスロット４０（図２参照）が設けられており、誘電体窓３６の上方側に配置され、マイクロ波を誘電体窓３６に放射するスロットアンテナ板３７と、スロットアンテナ板３７の上方側に配置され、後述する同軸導波管５６により導入されたマイクロ波を径方向に伝播する誘電体部材３８とを含む。
【００４７】
マッチング機構５３を有するマイクロ波発生器３５は、導波管５５およびモード変換器５４を介して、マイクロ波を導入する同軸導波管５６の上部に接続されている。例えば、マイクロ波発生器３５で発生させたＴＥモードのマイクロ波は、導波管５５を通り、モード変換器５４によりＴＥＭモードへ変換され、同軸導波管５６を伝播する。マイクロ波発生器３５において発生させるマイクロ波の周波数としては、例えば、２．４５ＧＨｚが選択される。
【００４８】
誘電体窓３６は、略円板状であって、誘電体で構成されている。誘電体窓３６の下面４８の一部には、導入されたマイクロ波による定在波の発生を容易にするためのテーパ状に凹んだ環状の凹部５７が設けられている。この凹部５７により、誘電体窓３６の下部側にマイクロ波によるプラズマを効率的に生成することができる。なお、誘電体窓３６の具体的な材質としては、石英やアルミナ等が挙げられる。
【００４９】
スロットアンテナ板３７は、薄板状であって、円板状である。複数の長孔状のスロット４０については、図２に示すように、一対のスロット４０が略ハの字状に直交するように設けられており、一対をなしたスロット４０が周方向に所定の間隔を開けて設けられている。また、径方向においても、複数の一対のスロット４０が所定の間隔を開けて設けられている。
【００５０】
マイクロ波発生器３５により発生させたマイクロ波は、同軸導波管５６を通って、誘電体部材３８に伝播される。マイクロ波は、その内部に冷媒等を循環させる循環路６０を有し、誘電体部材３８等の温度調整を行なう冷却ジャケット５２とスロットアンテナ板３７に挟まれた誘電体部材３８の内部を径方向外側に向かって放射状に広がり、スロットアンテナ板３７に設けられた複数のスロット４０から誘電体窓３６に放射される。誘電体窓３６を透過したマイクロ波は、誘電体窓３６の直下に電界を生じさせ、処理容器３２内にプラズマを生成させる。すなわち、プラズマ処理装置３１において処理に供されるマイクロ波プラズマは、上記した構成の冷却ジャケット５２、スロットアンテナ板３７および誘電体部材３８からなるラジアルラインスロットアンテナ（ＲＬＳＡ：Ｒａｄｉａｌ Ｌｉｎｅ Ｓｌｏｔ Ａｎｔｅｎｎａ）から放射されるマイクロ波により処理容器３２内に生成される。なお、以下の説明においては、このようにして生成されたプラズマを、ＲＬＳＡプラズマという場合がある。
【００５１】
図３は、プラズマ処理装置３１においてプラズマを発生させた際の処理容器３２内における誘電体窓３６の下面４８からの距離とプラズマの電子温度との関係を示すグラフである。図４は、プラズマ処理装置３１においてプラズマを発生させた際の処理容器３２内における誘電体窓３６の下面４８からの距離とプラズマの電子密度との関係を示すグラフである。
【００５２】
図３および図４を参照して、誘電体窓３６の直下の領域、具体的には、図３に一点鎖線で示すおおよそ１０ｍｍ程度までの領域２６は、いわゆるプラズマ生成領域と呼ばれる。この領域２６においては、電子温度が高く、電子密度が１×１０１２ｃｍ−３よりも大きい。一方、二点鎖線で示す１０ｍｍを越える領域２７は、プラズマ拡散領域と呼ばれる。この領域２７においては、電子温度が１．０〜１．３ｅＶ程度、少なくとも１．５ｅＶよりも低く、電子密度が１×１０１２ｃｍ−３程度、少なくとも１×１０１１ｃｍ−３よりも高い。後述する被処理基板Ｗに対するプラズマ処理は、例えば、このようなプラズマ拡散領域で行われる。すなわち、プラズマ処理は、被処理基板Ｗの表面近傍において、プラズマの電子温度が１．５ｅＶよりも低く、かつプラズマの電子密度が１×１０１１ｃｍ−３よりも高いマイクロ波プラズマを用いることが望ましい。
【００５３】
なお、このようなプラズマ処理装置３１によれば、高圧条件、具体的には、例えば、処理容器３２内の圧力を５０ｍＴｏｒｒ以上としたＲＬＳＡプラズマにおいて、高い電子密度および低い電子温度を実現することができる。すなわち、処理容器３２内の圧力を高くしたＲＬＳＡプラズマによれば、比較的低い電子温度および比較的高い電子密度でプラズマ処理を行うことができる。
【００５４】
なお、上記した構成のプラズマ処理装置３１は、プラズマによるＡＬＤ処理装置、プラズマＣＶＤ装置、およびプラズマエッチング装置としても適用可能である。すなわち、例えば、エッチングガスおよびプラズマ励起用のガスをガス供給部から供給し、エッチングにおける好適な所定の条件とすることにより、被処理基板Ｗに対するエッチングを行うことができる。
【００５５】
次に、上記したプラズマ処理装置３１を用いて製造されるＧａＮ系の半導体装置の製造方法について説明する。図５は、この発明の一実施形態に係る半導体装置の製造方法のうち、代表的な工程を示すフローチャートである。図６、図７、図８、図９、図１０、図１１、図１２、図１３、および図１４は、この発明の一実施形態に係る半導体装置の製造方法において、代表的な製造工程における半導体装置材料または半導体装置の一部を示す概略断面図である。なお、図６〜図１４において、理解の容易の観点から、部材の一部のハッチングを省略している。
【００５６】
まず、図５および図６を参照して、ベースとなるＳｉ（シリコン）やサファイヤ等で構成される基板１２上に、ＧａＮ層１３、およびＡｌＧａＮ層１４が順次形成された半導体装置材料１１を準備する。ここで、ＧａＮ層１３およびＡｌＧａＮ層１４の接合については、ヘテロ接合となる。このような半導体装置材料１１から構成される半導体装置は、ＡｌＧａＮ／ＧａＮのハイブリッドＭＯＳ−ＨＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ヘテロ接合電界効果トランジスタ）とも呼ばれる。このＧａＮ層１３およびＡｌＧａＮ層１４を接合して半導体層を形成する工程が、基板上に、ＧａＮを有する窒化物の層を形成する窒化物層形成工程である。
【００５７】
次に、準備した半導体装置材料１１の上、すなわち、最上層となるＡｌＧａＮ層１４の上層に、フィールド酸化膜１５となるシリコン酸化膜（ＳｉＯ２）を形成する（図５（Ａ））。この場合、フィールド酸化膜１５の膜厚については、例えば、３００ｎｍが選択される。ここでいう膜厚は、具体的には、フィールド酸化膜１５の下側の面１６ａと上側の面１６ｂとの間の膜厚方向、すなわち、図６における紙面上下方向で示す間隔Ａ１で示されるものである。なお、このようなフィールド酸化膜１５の形成については、例えば、常圧下におけるＣＶＤ処理により形成される。このようにして形成されたフィールド酸化膜１５については、膜質向上の観点から、８００℃の温度でのアニール処理が約３０分行われる。
【００５８】
次に、図７を参照して、フォトリソグラフィにおけるパターニングを行って、フィールド酸化膜１５の上にレジスト層１７を形成する（図５（Ｂ））。レジスト層１７の材料としては、例えば、ＯＦＰＲ ８００ＬＢが用いられる。
【００５９】
次に、図８を参照して、形成したレジスト層１７をマスクとして、フィールド酸化膜１５のエッチングを行う（図５（Ｃ））。この場合のエッチングは、いわゆるドライエッチングである。エッチングガスとしては、例えば、Ｃ５Ｆ８ガスおよびＯ２ガスの混合ガスを用いる。
【００６０】
次に、図９を参照して、形成したレジスト層１７をマスクとして、引き続いて半導体層となるＡｌＧａＮ層１４およびＧａＮ層１３のエッチングを行う（図５（Ｄ））。このようにして、後にゲート電極を形成するための開口部１８を形成する。この場合のエッチングも、いわゆるドライエッチングである。エッチングガスとしては、例えば、ＨＢｒガスを用いる。ここで、ＡｌＧａＮ層１４については、膜厚方向に貫通するようにエッチングを行い、ＧａＮ層１３については、上層側、すなわち、ＡｌＧａＮ層１４側の膜厚方向の一部を削るようにしてエッチングを行う。ＧａＮ層１３のエッチング深さについては、おおよそ１０ｎｍ程度とすることが好ましい。すなわち、図９中、開口部１８においてＧａＮ層１３の上側に露出した面１６ｃとＡｌＧａＮ層１４の下側の面１６ｄとの間の膜厚方向の間隔Ａ２は、約１０ｎｍである。また、このようにエッチングを行った後、酸素（Ｏ２）ガスによるアッシング（灰化）処理を行う。なお、このエッチング後において、ＡｌＧａＮ層１４は、一方が後にソース領域となる紙面左側のＡｌＧａＮ層１４ａと、他方が後にドレイン領域となる紙面右側のＡｌＧａＮ層１４ｂとに分離されることになる。
【００６１】
次に、図１０を参照して、形成したレジスト層１７の除去を行う（図５（Ｅ））。レジスト層１７の除去については、例えば、上記した材料から構成されるレジスト層１７に対して、ＳＰＭ（Ｓｕｌｆｕｒｉｃ ａｃｉｄ Ｈｙｄｒｏｇｅｎ Ｐｅｒｏｘｉｄｅ Ｍｉｘｔｕｒｅ）による洗浄等を行う。
【００６２】
次に、図１１に示すように、露出した面となるフィールド酸化膜１５の上側の面１６ｅおよび開口部１８の表面、具体的には、開口部１８において、ＧａＮ層１３の上側に露出した面１６ｃおよび開口部１８における側壁の面１６ｆを覆うようにして、ゲート絶縁膜１９を形成する（図５（Ｆ））。なお、ゲート絶縁膜１９の形成の前段階においては、上記した露出された面１６ｃ、１６ｅ、１６ｆの洗浄を行うと良い。
【００６３】
ゲート絶縁膜１９の形成については、上記したプラズマ処理装置３１を使用し、マイクロ波プラズマを用いたプラズマＣＶＤ処理により行う。具体的には、以下のようにして行う。
【００６４】
図１〜図２を再び参照して、まず、処理容器３２内に配置された支持台３４上に被処理基板Ｗとしての半導体装置材料１１を静電チャックにより支持させる。次に、所定のバイアス電力をかけながら、Ｈｅガス、Ａｒガス、Ｘｅガス、Ｋｒガス等の不活性ガスをプラズマ励起用のガスとしてガス供給部３３から供給する。ここで、プラズマ処理に適当な圧力となるよう処理容器３２内の圧力を制御する。また、支持台３４の内部に設けられている温度調整機構２９を用いて、支持台３４上に支持された被処理基板Ｗの温度を４００℃とする。このような状態で、処理容器３２内にマイクロ波プラズマを生成させる。そうすると、支持台３４を含む領域が、プラズマ拡散領域となる。
【００６５】
次に、プラズマＣＶＤ処理を行うための材料ガスを供給する。材料ガスの供給は、ガス供給部３３を用いて行う。この場合、プラズマ励起用の不活性ガスに混合するような形で、材料ガスを供給する。このようにして、マイクロ波プラズマによるプラズマＣＶＤ処理が行われる。
【００６６】
ここで、ゲート絶縁膜１９としては、ＳｉＯ２膜から構成される膜を形成する。具体的には、材料ガスとしてシリコン原子や酸素原子を含むガスを供給して行う。
【００６７】
その後、図１２に示すように、開口部１８において、ゲート絶縁膜１９を覆うようにして、ゲート電極２０を形成する（図５（Ｇ））。ゲート電極２０の材質としては、例えば、ＴａＮ（窒化タンタル）が用いられる。ゲート電極２０の形成については、まず、対向ターゲット式スパッタ法により、上記したＴａＮの層を、上側に露出した面、具体的には、ゲート絶縁膜の上側の面１６ｇ、開口部１８における側壁の面１６ｈ、および開口部１８における底壁の面１６ｉを覆うように形成する。その後、その上層にレジスト層（図示せず）を形成した後、フォトリソグラフィ等によるパターニングを行う。その後、エッチャントを用いて、レジスト層をマスクとしてウェットエッチングを行う。このようにして、開口部１８に相当する位置に形成したＴａＮの層が残存するようにしてゲート電極２０を形成する。なお、この場合のエッチャントとしては、例えば、ＨＦ（フッ酸）とＨＮＯ３（硝酸）とＣＨ３ＣＯＯＨ（酢酸）との混合液であって、それらの比率が、ＨＦ：ＨＮＯ３：ＣＨ３ＣＯＯＨ＝１：１：４０のものがある。
【００６８】
次に、図１３に示すように、後述するオーミック電極を形成するための開口部２１ａ、２１ｂを形成する（図５（Ｈ））。開口部２１ａ、２１ｂの形成については、ＬＡＬ８００によるウェットエッチングにより行う。この場合のエッチングは、フィールド酸化膜１５上に形成されたゲート絶縁膜１９ａおよびフィールド酸化膜１５の所定の箇所を削るようにして行われる。この場合、ＡｌＧａＮ層１４の上側の面１６ｉ、１６ｊが露出する程度にまでエッチングを行い、開口部２１ａ、２１ｂを形成する。
【００６９】
次に、図１４に示すように、形成した開口部２１ａ、２１ｂに、オーミック電極２２ａ、２２ｂを形成する（図５（Ｉ））。オーミック電極２２ａ、２２ｂの形成については、形成した開口部２１ａ、２１ｂを、導電性を有する材料で埋めるようにして行う。具体的には、まず、上記したゲート電極２０の形成と同様に、対向ターゲット式スパッタ法により、ＴａＮの層を形成する。その後、蒸着法により、Ａｌ（アルミニウム）の層を３００ｎｍ程度形成する。そして、フォトリソグラフィによるパターニングを行って、ウェットエッチングを行う。エッチャントとしては、Ａｌのエッチングの場合、例えば、Ｈ２ＰＯ３（リン酸）とＨＮＯ３（硝酸）とＣＨ３ＣＯＯＨ（酢酸）とＨ２Ｏ（水）との混合液であって、それらの比率が、Ｈ２ＰＯ３：ＨＮＯ３：ＣＨ３ＣＯＯＨ：Ｈ２Ｏ＝１６：１：２：１となるように混合したものを用いる。また、ＴａＮのエッチングの場合、例えば、上記したゲート電極の形成時に使用したものと同じもの、すなわち、ＨＦ（フッ酸）とＨＮＯ３（硝酸）とＣＨ３ＣＯＯＨ（酢酸）との混合液であって、それらの比率が、ＨＦ：ＨＮＯ３：ＣＨ３ＣＯＯＨ＝１：１：４０のものを用いる。
【００７０】
このようにして、この発明の一実施形態に係るＧａＮ系の半導体装置２３ａを製造する。なお、ゲート電極２０の紙面左右両側に形成されるオーミック電極２２ａ、２２ｂのうち、ゲート電極２０との紙面左右方向の間隔を比較的短くして紙面左側に設けられるオーミック電極２２ａが、ソース電極となり、その下層側のＡｌＧａＮ層１４ａが、ソース領域となる。一方、ゲート電極２０との紙面左右方向の間隔を比較的長くして紙面右側に設けられるオーミック電極２２ｂが、ドレイン電極となり、その下層側のＡｌＧａＮ層１４ｂが、ドレイン領域となる。
【００７１】
このような半導体装置の製造方法によれば、ＧａＮ系の半導体装置において、ＧａＮ層の上にゲート絶縁膜を形成する際に、マイクロ波プラズマを用いてプラズマを励起しており、電子温度が比較的低いプラズマで処理することができるため、下地層となるＧａＮを有する窒化物の層に対するチャージングダメージ等の電気的ストレスやイオン照射等による物理的なダメージを大きく低減することができる。また、マイクロ波プラズマを用いて形成されるＳｉＯ２膜を、ゲート絶縁膜としているため、ゲート絶縁膜としての特性も、向上させることができる。したがって、特性の良好な半導体装置を製造することができる。なお、特性の良好な半導体装置の評価については、後述する。
【００７２】
また、この発明の一実施形態に係るＧａＮ系の半導体装置は、半導体層を構成するＧａＮを有する半導体装置であって、半導体層を構成するＧａＮを有する窒化物の層と、窒化物の層の上に形成されるゲート絶縁膜とを備える。ここで、ゲート絶縁膜は、マイクロ波プラズマを用いて形成されたＳｉＯ２膜を含む。
【００７３】
このようなＧａＮ系の半導体装置は、ＧａＮ層の上にゲート絶縁膜を形成する際に、マイクロ波プラズマを用いてプラズマを励起しているため、電子温度が比較的低いプラズマで処理されているため、下地層となるＧａＮを有する窒化物の層に対するチャージングダメージ等が大きく低減されている。また、マイクロ波プラズマを用いて形成されるＳｉＯ２膜を、ゲート絶縁膜としている。したがって、特性が良好である。
【００７４】
なお、上記の実施の形態において、マイクロ波プラズマを用いたＣＶＤ処理を行う際に、材料ガスとして、窒素酸化物（ＮＯｘ）を含むガスを供給することが好ましい。こうすることにより、形成されるＳｉＯ２膜の膜中に微量の窒素（Ｎ）原子を含有させることができる。このような微量の窒素原子は、ＧａＮ層からのＧａのＳｉＯ２膜中への拡散を抑制することができる。したがって、さらなる膜質の向上を図ることができる。
【００７５】
また、上記の実施の形態においては、マイクロ波プラズマを用いたＣＶＤ処理を行って、ゲート絶縁膜となるＳｉＯ２膜を成膜することとしたが、これに限らず、マイクロ波プラズマを用いて、ＡＬＤ法により、ゲート絶縁膜となるＳｉＯ２膜を成膜することとしてもよい。すなわち、マイクロ波プラズマを用いたＡＬＤ処理により、ＳｉＯ２膜を形成することとしてもよい。
【００７６】
図１５は、この発明の他の実施形態に係る半導体装置の製造方法において、ゲート絶縁膜を形成する際の代表的な工程を示すフローチャートである。図１５に示すフローチャートは、図５に示すフローチャートにおけるゲート絶縁膜形成工程（Ｆ）に相当するものであり、この発明の他の実施形態に係る半導体装置の製造方法においては、その他の工程、すなわち、図５（Ａ）〜図５（Ｅ）、および図５（Ｇ）〜図５（Ｉ）の工程については同じ工程であるため、その説明を省略する。
【００７７】
図１５を参照して、ゲート絶縁膜を形成するに際して、上記したプラズマ処理装置３１を用いて、マイクロ波プラズマによるＡＬＤ処理により行う。ＡＬＤ処理については、まず、被処理基板Ｗとなる開口部等が形成された半導体装置材料１１に対し、成膜ガスを供給する（図１５（Ｊ））。この場合、ガス供給部３３から成膜ガスを供給する。
【００７８】
成膜ガスによって原子層を数層程度吸着させた後に、成膜ガスの排気となる第一の排気を行う（図１５（Ｋ））。成膜ガスの排気が終了すれば、プラズマ励起用のガスを供給する（図１５（Ｌ））。その後、発生させたマイクロ波プラズマにより、吸着させた原子層に対するプラズマ処理を行う。このようにして、原子層数層程度のＳｉＯ２の成膜を行う。その後、プラズマ励起用のガスの排気となる第二の排気を行う（図１５（Ｍ））。この図１５（Ｊ）〜図１５（Ｍ）で示すガス吸着工程、第一の排気工程、プラズマ処理工程、および第二の排気工程を１サイクルとして、このサイクルを数回行い、所望の膜厚のＳｉＯ２膜を得る。
【００７９】
このようにして得られたＳｉＯ２膜、すなわち、マイクロ波プラズマを用いたＡＬＤ法によって形成されたＳｉＯ２膜は、マイクロ波プラズマを用いたＣＶＤ法によって形成されたＳｉＯ２膜よりも緻密な膜とすることができ、半導体装置に求められる特性として、いわゆるリーク特性を向上させることができる。すなわち、マイクロ波プラズマを用いたＡＬＤ処理については、膜質をさらに向上させることができる。
【００８０】
なお、上記したＡＬＤ処理によりＳｉＯ２膜を形成するに際し、用いる成膜ガスとしては、Ｎ（窒素）を含有するシリコン酸化膜材料であるアミノシラン系ＡＬＤ成膜材料を用いることが好ましい。このような成膜ガスについては、ＳｉＯ２膜中に微量のＮを含有させることができる。この微量のＮの存在により、ゲート絶縁膜となるＳｉＯ２膜中へのＧａＮ層からのＧａの拡散を抑制することができる。具体的な成膜ガスとしては、例えば、ＢＴＢＡＳ（ｂｉｓ−ｔｅｒｔｉａｒｙｌ−ｂｕｔｈｙｌ−ａｍｉｎｏ−ｓｉｌａｎｅ）を含む成膜ガスが挙げられる。
【００８１】
また、上記の実施の形態においては、ゲート絶縁膜として、ＳｉＯ２膜を形成することとしたが、ＳｉＯ２膜に限らず、例えば、Ａｌ２Ｏ３（アルミナ）膜を形成することとしてもよい。すなわち、ゲート絶縁膜形成工程においては、ＳｉＯ２膜およびＡｌ２Ｏ３膜からなる群のうちの少なくとも一つの膜を形成すればよい。
【００８２】
すなわち、この発明の一実施形態に係る半導体装置の製造方法は、半導体層を構成するＧａＮ（窒化ガリウム）を有する半導体装置の製造方法であって、ＧａＮを有する窒化物の層の上に、マイクロ波プラズマを用いて、ＳｉＯ２膜およびＡｌ２Ｏ３膜からなる群のうちの少なくとも一つの膜を形成し、形成した膜をゲート絶縁膜とするゲート絶縁膜形成工程を備える。
【００８３】
また、この発明の一実施形態に係る半導体装置は、半導体層を構成するＧａＮを有する半導体装置であって、半導体層を構成するＧａＮを有する窒化物の層と、窒化物の層の上に形成されるゲート絶縁膜とを備える。ここで、ゲート絶縁膜は、マイクロ波プラズマを用いて形成されたＳｉＯ２膜およびマイクロ波プラズマを用いて形成されたＡｌ２Ｏ３膜からなる群のうちの少なくとも一つの膜を含む。
【００８４】
ここで、このようなＧａＮ系の半導体装置において好適なゲート絶縁膜の材料について考えてみると、以下の通りである。ＧａＮ系の半導体装置においてゲート絶縁膜として用いられる材料としては、上記したＳｉＯ２、およびＡｌ２Ｏ３に加え、Ｓｉ３Ｎ４等のＳｉＮｘ、ＡｌＮ、Ｇａ２Ｏ３等のＧａＯｘ、Ｇｄ２Ｏ３、ＭｇＯ、Ｓｃ２Ｏ３、ＨｆＯ２、ＺｒＯ２等が挙げられる。上記したように、ＧａＮ系の半導体装置において用いられるゲート絶縁膜については、伝導帯側のバンドオフセット（ΔＥｃ）が大きいことが望まれる。また、いわゆる絶縁破壊電圧の値についても、高いことが望ましい。ここで、Ｓｉ３Ｎ４、Ｇａ２Ｏ３、ＨｆＯ２、およびＺｒＯ２については、それぞれのΔＥｃの値が、１．３ｅＶ、０．４６ｅＶ、１．０９ｅＶ、および１．１ｅＶとの報告があり、それぞれ比較的小さいものである。また、Ｇａ２Ｏ３、Ｇｄ２Ｏ３、ＭｇＯ、Ｓｃ２Ｏ３については、それぞれの絶縁破壊電圧の値が、２．８ＭＶ／ｃｍ、０．１または３ＭＶ／ｃｍ、１．２ＭＶ／ｃｍ、および０．７ＭＶ／ｃｍとの報告があり、それぞれ比較的小さいものである。ＡｌＮについては、結晶（クリスタル）状態における絶縁破壊電圧の値が、１５ＭＶ／ｃｍ未満程度と比較的大きいが、非晶質（アモルファス）状態における絶縁破壊電圧の値が、１．４ＭＶ／ｃｍ程度と比較的小さい。従って、ＳｉＯ２およびＡｌ２Ｏ３が、ＧａＮ系の半導体装置におけるゲート絶縁膜の材料として好適である。すなわち、上記した製造方法においては、ゲート絶縁膜としてＳｉＯ２から構成される膜を形成することとしたが、ＳｉＯ２をＡｌ２Ｏ３に置き換え、Ａｌ２Ｏ３から構成される膜をゲート絶縁膜として製造することにしてもよい。
【００８５】
なお、形成するゲート絶縁膜において、上記したＳｉＯ２膜およびＡｌ２Ｏ３膜を積層して二層構造として、ゲート絶縁膜を構成することにしてもよい。図１６は、この場合におけるＧａＮ系半導体装置の概略断面図であり、図１４に示す断面に相当する。図１６において、図１４と同様の構成の部材については、図１４と同じ符号を付して、その説明を省略する。
【００８６】
図１６を参照して、この発明のさらに他の実施形態に係る半導体装置の製造方法において製造された半導体装置２３ｂは、半導体層となるＧａＮ層１３とゲート電極２０との間からフィールド酸化膜１５とゲート電極２０との間にかけて、ゲート絶縁膜１９ｂを備える構成である。ゲート絶縁膜１９ｂは、開口部１８付近における紙面上下方向において、半導体層となるＧａＮ層１３、ＡｌＧａＮ層１４ａ、１４ｂ側に設けられる酸化膜であるＡｌ２Ｏ３膜２４ａと、ゲート電極２０側に設けられる酸化膜であるＳｉＯ２膜２４ｂとから構成される。すなわち、ゲート絶縁膜１９ｂは、Ａｌ２Ｏ３膜２４ａとＳｉＯ２膜２４ｂとから構成される二層構造を有する。
【００８７】
このように構成することにより、それぞれの膜の特性の長所を利用して、より求められる要求に応じたゲート絶縁膜、引いては、半導体装置を製造することができる。なお、二層構造に限られず、必要や要求に応じて、三層以上の構成としてもよい。また、Ａｌ２Ｏ３膜とＳｉＯ２膜の上下方向の位置を入れ替えてもよい。すなわち、まず、ＳｉＯ２膜の形成を行った後に、Ａｌ２Ｏ３膜を形成することにしてもよい。
【００８８】
また、ゲート絶縁膜を二層構造とする場合においては、熱ＡＬＤ処理によってＡｌ２Ｏ３膜を形成し、プラズマＣＶＤ処理によってＳｉＯ２膜を形成することにしてもよい。すなわち、この発明の一実施形態に係る半導体装置の製造方法は、ＧａＮを有する窒化物の層の上に、マイクロ波プラズマを用いて、ＳｉＯ２膜を形成し、形成した膜をゲート絶縁膜の一部とするゲート絶縁膜形成工程を備える。具体的には、ゲート絶縁膜形成工程は、熱ＡＬＤ処理によってＡｌ２Ｏ３膜を形成し、プラズマＣＶＤ処理によってＳｉＯ２膜を形成する工程である。このように構成してもよい。この場合、熱ＡＬＤ処理によって形成されるＡｌ２Ｏ３膜およびマイクロ波プラズマを用いたプラズマＣＶＤ処理によって形成されるＳｉＯ２膜からなるゲート絶縁膜のうち、プラズマＣＶＤ処理によって形成されるＳｉＯ２膜が、ゲート絶縁膜の一部となるものである。
【００８９】
ゲート絶縁膜の一部としてのＡｌ２Ｏ３膜を熱ＡＬＤ処理により形成する際の具体的なプロセス条件としては、以下のものが挙げられる。すなわち、支持台の温度を２００〜４００℃とし、処理容器内の圧力を０．１〜１Ｔｏｒｒとして、酸素を５〜３０ｓｌｍの流量で流して供給しながら、トリメチルアルミニウム（ＴＭＡ（Ｔｒｉｍｅｔｈｙｌａｌｕｍｉｎｉｕｍ））ガスを５０〜１０００ｓｃｃｍの流量で供給する。このようにしてガス吸着させる。そして、酸素をそのまま供給しながら、処理容器内の圧力を０．５〜２Ｔｏｒｒとして、酸化剤としてのＯ３（オゾン）ガスを１００〜５００ｇ／Ｎｍ３供給し、成膜を行う。この処理を１サイクルとして、５〜１２０秒かけて行う。このようにして、所望のＡｌ２Ｏ３膜の膜厚となるように、上記したサイクルを繰り返し、Ａｌ２Ｏ３膜の熱ＡＬＤ処理が行われる。
【００９０】
その後、熱ＡＬＤにより形成されたＡｌ２Ｏ３膜の上に、上述したようにマイクロ波プラズマを用いたプラズマＣＶＤ処理によるＳｉＯ２膜を形成し、下層側がＡｌ２Ｏ３膜であって、上層側がＳｉＯ２膜である所望の膜厚のゲート絶縁膜を得る。
【００９１】
この場合、Ａｌ２Ｏ３膜については、プラズマを用いずに形成することができる。また、ＳｉＯ２膜のマイクロ波プラズマによる形成の際にも、Ａｌ２Ｏ３膜の下層側に位置するＧａＮ層のチャージングダメージ等の低減を図ることができる。
【００９２】
ここで、Ａｌ２Ｏ３膜の形成とＳｉＯ２膜の形成との間、すなわち、熱ＡＬＤ処理によるＡｌ２Ｏ３膜の形成の後であって、プラズマＣＶＤ処理によるＳｉＯ２膜の形成の前に、Ａｌ２Ｏ３膜の最表面となる部分に対し、所定の時間マイクロ波プラズマによるラジカル酸化を行ってもよい。具体的な一例としては、熱ＡＬＤ処理によるＡｌ２Ｏ３膜の形成の後に、マイクロ波プラズマにより生成されたプラズマ拡散領域にＡｌ２Ｏ３膜を所定の時間曝し、その後、プラズマＣＶＤ処理を行うための材料ガスを供給し、プラズマＣＶＤ処理によりＳｉＯ２膜を形成するようにする。こうすることにより、さらなる膜質の向上を図ることができる。このようにして製造される半導体装置の評価については、後述する。
【００９３】
なお、いずれか一方の膜でゲート絶縁膜を構成する場合、単層のゲート絶縁膜を形成するに際し、プラズマＡＬＤ処理とプラズマＣＶＤ処理の双方を用いて、ゲート絶縁膜を形成することとしてもよい。
【００９４】
図１７は、この場合におけるＧａＮ系の半導体装置の概略断面図であり、図１４、および図１６に示す断面に相当する。図１７において、図１４と同様の構成の部材については、図１４と同じ符号を付して、その説明を省略する。
【００９５】
図１７を参照して、この発明のさらに他の実施形態に係る半導体装置の製造方法において製造された半導体装置２３ｃは、半導体層となるＧａＮ層１３とゲート電極２０との間からフィールド酸化膜１５とゲート電極２０との間にかけて、ゲート絶縁膜１９ｃを備える構成である。ゲート絶縁膜１９ｃは、開口部１８付近における紙面上下方向において、半導体層となるＧａＮ層１３、ＡｌＧａＮ層１４ａ、１４ｂ側に設けられ、プラズマＡＬＤ処理により形成される第一の酸化膜であるＳｉＯ２膜２４ｃと、ゲート電極２０側に設けられ、プラズマＣＶＤ処理により形成される第二の酸化膜であるＳｉＯ２膜２４ｄとから構成される。すなわち、ゲート絶縁膜１９ｃは、プラズマＡＬＤ処理により形成されるＳｉＯ２膜２４ｃとプラズマＣＶＤ処理により形成されるＳｉＯ２膜２４ｄとから構成される二層構造を有する。なお、図１７において、ＳｉＯ２膜２４ｃとＳｉＯ２膜２４ｄとの間の界面のおおよその位置を、点線で示している。
【００９６】
このような構成の半導体装置は、以下の点において有利である。すなわち、ＧａＮ層１３からのＧａの拡散をプラズマＡＬＤ処理により形成されるＳｉＯ２膜２４ｃによって抑制し、残りのＳｉＯ２膜２４ｄを成膜速度の速いプラズマＣＶＤ処理により形成することにより、スループットの向上を図ることができる。
【００９７】
次に、上記したこの発明に係る半導体装置の製造方法によって製造された半導体装置の特性の評価について述べる。図１８は、ゲート電圧とドレイン電流との関係を示すグラフである。図１８中において、点線は、ＣＣＰ（容量結合プラズマ）を用いたＣＶＤ処理でゲート絶縁膜を形成したＧａＮ系半導体装置の場合を示し、以下、ＣＣＰ−ＰＥ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ）ＣＶＤと略す。図１８中において、実線は、上記した本願発明の一実施形態に係る半導体装置の製造方法で製造した場合を示し、以下、ＲＬＳＡ−ＰＥＣＶＤと略す。図１８中、縦軸は、ドレイン電流（Ａ）を示し、横軸は、ゲート電圧（Ｖ）を示す。なお、測定に際しては、ドレインーソース間にかける電圧Ｖｄｓを０．１Ｖ、チャネル長Ｌｃｈを４μｍ、チャネル幅Ｗｃｈを０．８４ｍｍとしている。ここで、図１８に示すゲート電圧とドレイン電流との関係については、いわゆる電流のリーク特性を示すものであり、小さいゲート電圧の印加において、大きなドレイン電流が流れることが好ましく、図１８に示すグラフにおいては、Ｖｇが０Ｖよりも少し電圧が高い時点で、垂直方向に高く立ち上がる形状が好ましく、ドライブ能力が優れているといえるものである。
【００９８】
図１８を参照して、ＣＣＰ−ＰＥＣＶＤの場合、ゲート電圧として５Ｖ程度印加した時点で、ようやくドレイン電流が流れ始め、その後、すなわち、ゲート電圧を増加させるに従い、緩やかにドレイン電流が増加していく。これに対し、ＲＬＳＡ−ＰＥＣＶＤの場合、ゲート電圧として３Ｖ程度印加した時点でドレイン電流が流れ始め、その後、ゲート電圧を増加させるに従い、ドレイン電流の増加の度合いが大きい。図１８に示される結果により、ＲＬＳＡ−ＰＥＣＶＤの方が、ＣＣＰ−ＰＥＣＶＤよりも半導体装置として優れていることが把握できる。
【００９９】
図１９は、チャネル長（Ｌｃｈ）と電界効果における電子移動度（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｍｏｂｉｌｉｔｙ）との関係を示すグラフである。図１９中において、白抜き菱形が、上記したＣＣＰ−ＰＥＣＶＤの場合を示し、黒色菱形が、上記したＲＬＳＡ−ＰＥＣＶＤの場合を示す。図１９中、縦軸は、電界効果における電子移動度（ｃｍ２／Ｖｓ）を示し、横軸は、チャネル長（μｍ）を示す。なお、測定に際しては、ドレインーソース間にかける電圧Ｖｄｓを０．１Ｖとしている。ここで、図１９に示すチャネル長と電界効果における電子移動度との関係については、所定のチャネル長において、電界効果における電子移動度の値が高い程、半導体装置として優れている。
【０１００】
図１９を参照して、チャネル長が１０ｎｍや２０ｎｍ等、各チャネル長において、ＣＣＰ−ＰＥＣＶＤの値よりもＲＬＳＡ−ＰＥＣＶＤの方が、その値が高く、大きな電子移動度であることが把握できる。すなわち、図１９に示される結果においても、ＲＬＳＡ−ＰＥＣＶＤの方が、ＣＣＰ−ＰＥＣＶＤよりも半導体装置として優れていることが把握できる。
【０１０１】
ここで、上記したゲート絶縁膜の形成においては、ＰＥＣＶＤ処理で形成するよりも、ＰＥＡＬＤ処理で形成する方が好ましい。図２０は、いわゆるＪ−Ｅ特性を示すＩ−Ｖカーブを示すグラフである。図２０中、縦軸は、単位面積当たりの電流Ｊ（Ａ／ｃｍ２）を示し、横軸は、電圧（ＭＶ／ｃｍ）を示す。なお、測定に際しては、測定領域を４．５２×１０−４ｃｍ２とし、ＰＥＡＬＤの場合の膜厚を１５．９ｎｍ、ＰＥＣＶＤの場合の膜厚を６３．８ｎｍとしている。ここで、図２０に示すＪ−Ｅ特性については、電圧と電流との値が直線に近い比例関係を示す方がよく、また、高い印加電圧でもその比例関係が崩れず、いわゆる絶縁破壊しない方が好ましい。
【０１０２】
図２０を参照して、図２０中の実線で示すＰＥＡＬＤの場合は、電圧６ＭＶ／ｃｍの辺りから電流値が上昇し始め、グラフの形状が立ち上がり、電圧を印加していくに従い、ほぼ直線的な比例関係を示しながら、電流値が上昇していく。これに対し、図２０中の点線で示すＰＥＣＶＤの場合は、ほぼ同じ程度の電圧６ＭＶ／ｃｍの辺りから電流値が上昇し、グラフの形状が立ち上がるが、グラフの形状が波打つようにして、その電流値が上昇していく。また、電圧１２ＭＶ／ｃｍの辺りで、絶縁破壊とみられる現象が生じている。すなわち、図２０に示される結果において、ＰＥＡＬＤで形成した酸化膜の方が、ＰＥＣＶＤで形成した酸化膜よりも優れていることが把握できる。
【０１０３】
図２１は、ＰＥＣＶＤで形成したＳｉＯ２膜およびＰＥＡＬＤ法で形成したＳｉＯ２膜から構成されるゲート絶縁膜における２次イオン質量分析法（ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ））の測定結果を示すグラフである。図２２は、ＰＥＣＶＤのみで形成したＳｉＯ２膜から構成されるゲート絶縁膜における２次イオン質量分析法の測定結果を示すグラフである。図２１および図２２に示すゲート絶縁膜については、いずれもＳｉＯ２膜を６０ｎｍ形成している。図２１および図２２において、縦軸は、強度（ｃｐｓ）を示し、横軸は、基準となる所定位置からの測定深さ（ｎｍ）を示す。図２１および図２２において、実線が、Ｓｉ（シリコン）、点線がＯ（酸素）、一点鎖線がＧａ（ガリウム）を示す。
【０１０４】
図２１および図２２において、図中の点線から左側の領域が、形成したゲート絶縁膜であるＳｉＯ２膜が配置される領域を示し、図中の点線から右側の領域が、ＧａＮ層が配置される領域を示す。すなわち、図２１においては、横軸における０ｎｍの位置が、図１７におけるゲート酸化膜の位置Ａ３の位置であり、図２２においては、横軸における０ｎｍの位置が、図１４におけるゲート酸化膜の位置Ａ３の位置であり、それぞれＡ３から延びる矢印Ａ４方向に向かって、測定深さが深くなるということである。そして、縦方向に延びる点線で示す部分が、ＳｉＯ２膜とＧａＮ層とのおおよその境界部分であり、図１７および図１４中の面１６ｋで示す部分である。
【０１０５】
図２１を参照して、ＰＥＡＬＤで２０ｎｍＳｉＯ２を形成し、ＰＥＣＶＤで４０ｎｍＳｉＯ２を形成したゲート絶縁膜については、ＳｉＯ２が位置する領域において、Ｇａの強度が、約１×１０２レベルである。これに対し、図２２を参照して、ＰＥＣＶＤのみで６０ｎｍＳｉＯ２を形成したゲート絶縁膜については、ＳｉＯ２が位置する領域において、Ｇａの強度が、約１×１０３レベルである。すなわち、ＰＥＡＬＤで２０ｎｍＳｉＯ２を形成し、ＰＥＣＶＤで４０ｎｍＳｉＯ２を形成したゲート絶縁膜の場合と比較して、ＰＥＣＶＤのみで６０ｎｍＳｉＯ２を形成したゲート絶縁膜の場合は、Ｇａの拡散度合いが１桁多いことになる。したがって、形成されたＳｉＯ２膜に対するＧａ拡散を抑制するためには、ＧａＮ層とＳｉＯ２膜との境界部分について、ＰＥＡＬＤを用いて成膜することが好ましい。
【０１０６】
なお、上記したように、ゲート絶縁膜を二層構造とする場合においては、熱ＡＬＤ処理によってＡｌ２Ｏ３膜を形成し、プラズマＣＶＤ処理によってＳｉＯ２膜を形成する場合、Ａｌ２Ｏ３膜の形成とＳｉＯ２膜の形成との間に、Ａｌ２Ｏ３膜の最表面となる部分に対し、所定の時間マイクロ波プラズマによるラジカル酸化を行うことが膜質向上の観点から有利である。ここでいうＡｌ２Ｏ３膜の最表面となる部分とは、ＳｉＯ２膜に接するＡｌ２Ｏ３膜の最上面であり、図１６中の面１６ｍに相当する。
【０１０７】
図２３、図２４、図２５、および図２６は、この発明のさらに他の実施形態に係る半導体装置の製造方法において製造された半導体装置におけるＣ−Ｖ特性を示すグラフである。図２３〜図２６に示す場合においては、ＧａＮ層の上層に、熱ＡＬＤ処理によってＡｌ２Ｏ３膜を５ｎｍ形成し、さらにその上層に、プラズマＣＶＤ処理によってＳｉＯ２膜を６０ｎｍ形成してゲート絶縁膜が構成されている。図２３は、Ａｌ２Ｏ３膜形成とＳｉＯ２膜形成との間にラジカル酸化を行わなかった場合を示す。図２４は、Ａｌ２Ｏ３膜形成とＳｉＯ２膜形成との間に２０秒間のラジカル酸化を行った場合を示す。図２５は、Ａｌ２Ｏ３膜形成とＳｉＯ２膜形成との間に３分間のラジカル酸化を行った場合を示す。図２６は、Ａｌ２Ｏ３膜形成とＳｉＯ２膜形成との間に７分間のラジカル酸化を行った場合を示す。図２３〜図２６において、縦軸は、Ｃ／Ｃｏｘの比率を示し、横軸は、ゲート電圧Ｖｇ（Ｖ）を示す。測定条件としては、環境温度を１５０℃、周波数を１ＭＨｚ、測定領域を４．５２×１０−４ｃｍ２と、ゲート電圧を−２０Ｖから＋２０Ｖとして測定している。ここで、縦軸であるＣ／Ｃｏｘについては、そのグラフの形状において、変曲点を有せず、ゲート電極への印加電圧を増加させるに従い、なだらかなカーブでＣ／Ｃｏｘの値が上昇していくことが望ましく、このようなグラフの曲線を満たすゲート絶縁膜は、いわゆるゲート電極のリーク特性が良好であり、膜質として優れていることを示すものである。
【０１０８】
図２３を参照して、ラジカル酸化を全く行わない場合については、図２３中の一点鎖線で示す領域、具体的には、Ｖｇの値が約−４．０〜−３．０Ｖであって、Ｃ／Ｃｏｘの値が０．７〜０．８の範囲内において、若干の変曲点が見られる。次に、図２５を参照すると、ラジカル酸化を３分間行った場合についても、図２３中の一点鎖線で示す領域とほぼ同じ領域において、若干の変曲点が見られる。次に、図２６を参照すると、ラジカル酸化を７分間行った場合については、図２６中の一点鎖線で示す領域、具体的には、Ｖｇの値が約−１２．０〜−８．０Ｖであって、Ｃ／Ｃｏｘの値が０．７〜０．８の範囲内において、大きな変曲点が見られる。
【０１０９】
これに対し、図２４を参照して、ラジカル酸化を２０秒間行った場合については、グラフにおいて、特に目立った変曲点は見られず、ゲート電極への印加電圧を増加させるに従って、なだらかなカーブでＣ／Ｃｏｘの値が上昇している。したがって、この実施形態においては、Ａｌ２Ｏ３膜形成とＳｉＯ２膜形成との間には、ラジカル酸化の処理を２０秒程度行うことが好ましい。なお、ラジカル酸化の処理を行う時間については、形成するＡｌ２Ｏ３膜の膜厚や、形成するＳｉＯ２膜の膜厚等に応じて定められる。
【０１１０】
なお、上記の実施の形態においては、ＧａＮ系の半導体装置は、ＡｌＧａＮ／ＧａＮのハイブリッドＭＯＳ−ＨＦＥＴから構成されることとしたが、これに限らず、ＧａＮ層の単層からなる半導体層を有する半導体装置や、ＧａＮ層と他のガリウム化合物からなるヘテロ接合のハイブリッドＭＯＳ−ＨＦＥＴであってもよい。
【０１１１】
また、上記の実施の形態においては、プラズマ処理は、プラズマの電子温度が１．５ｅＶよりも低く、かつプラズマの電子密度が１×１０１１ｃｍ−３よりも高いマイクロ波プラズマを用いた処理としたが、これに限らず、例えば、プラズマの電子密度が１×１０１１ｃｍ−３よりも低い領域においても適用される。
【０１１２】
なお、上記の実施の形態においては、スロットアンテナ板を用いたＲＬＳＡによるマイクロ波によりプラズマ処理を行うこととしたが、これに限らず、くし型のアンテナ部を有するマイクロ波プラズマ処理装置やスロットからマイクロ波を放射し表面波プラズマ生成するマイクロ波プラズマ処理装置を用いてもよい。
【０１１３】
以上、図面を参照してこの発明の実施形態を説明したが、この発明は、図示した実施形態のものに限定されない。図示した実施形態に対して、この発明と同一の範囲内において、あるいは均等の範囲内において、種々の修正や変形を加えることが可能である。
【符号の説明】
【０１１４】
１１ 半導体装置材料、１２ 基板、１３ ＧａＮ層、１４，１４ａ，１４ｂ ＡｌＧａＮ層、１５ フィールド酸化膜、１６ａ，１６ｂ，１６ｃ，１６ｄ，１６ｅ，１６ｆ，１６ｇ，１６ｈ，１６ｉ，１６ｊ，１６ｋ，１６ｍ 面、１７ レジスト層、１８，２１ａ，２１ｂ 開口部、１９，１９ａ，１９ｂ，１９ｃ ゲート絶縁膜、２０ ゲート電極、２２ａ，２２ｂ オーミック電極、２３ａ，２３ｂ，２３ｃ 半導体装置、２４ａ Ａｌ２Ｏ３膜、２４ｂ，２４ｃ，２４ｄ ＳｉＯ２膜、２６，２７ 領域、２９ 温度調整機構、３１ プラズマ処理装置、３２ 処理容器、３３，４６，４７ ガス供給部、３４ 支持台、３５ マイクロ波発生器、３６ 誘電体窓、３７ スロットアンテナ板、３８ 誘電体部材、３９ プラズマ発生機構、４０ スロット、４１ 底部、４２ 側壁、４３ 排気孔、４４ 蓋部、４５ Ｏリング、４８ 下面、４９ ガス供給系、３０，５０ ガス供給孔、５１ 筒状支持部、５２ 冷却ジャケット、５３ マッチング機構、５４ モード変換器、５５ 導波管、５６ 同軸導波管、５７ 凹部、５８ 高周波電源、５９ マッチングユニット、６０ 循環路、６１ 電極。
【特許請求の範囲】
【請求項１】
半導体層を構成するＧａＮ（窒化ガリウム）を有する半導体装置の製造方法であって、
ＧａＮを有する窒化物の層の上に、マイクロ波プラズマを用いて、ＳｉＯ２膜およびＡｌ２Ｏ３膜からなる群のうちの少なくとも一つの膜を形成し、形成した膜をゲート絶縁膜の少なくとも一部とするゲート絶縁膜形成工程を備える、半導体装置の製造方法。
【請求項２】
前記ゲート絶縁膜形成工程は、マイクロ波プラズマを用いたプラズマＣＶＤ処理を備える、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ゲート絶縁膜形成工程は、マイクロ波プラズマを用いたプラズマＡＬＤ処理を備える、請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記ゲート絶縁膜形成工程は、ＳｉＯ２膜およびＡｌ２Ｏ３膜を積層した膜を形成する工程である、請求項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記ゲート絶縁膜形成工程は、前記窒化物の層の上に、Ａｌ２Ｏ３膜を形成し、形成した前記Ａｌ２Ｏ３膜の上に、ＳｉＯ２膜を形成してゲート絶縁膜とする工程である、請求項４に記載の半導体装置の製造方法。
【請求項６】
前記ゲート絶縁膜形成工程は、熱ＡＬＤ処理によってＡｌ２Ｏ３膜を形成し、プラズマＣＶＤ処理によってＳｉＯ２膜を形成する工程である、請求項４または５に記載の半導体装置の製造方法。
【請求項７】
前記ゲート絶縁膜形成工程は、前記窒化物の層の上に、熱ＡＬＤ処理によってＡｌ２Ｏ３膜を形成し、形成したＡｌ２Ｏ３膜に所定の時間ラジカル酸化処理を行い、ラジカル酸化処理を行った後にＡｌ２Ｏ３膜の上にプラズマＣＶＤ処理によってＳｉＯ２膜を形成してゲート絶縁膜とする工程である、請求項４〜６のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記ゲート絶縁膜形成工程は、ＳｉＯ２膜またはＡｌ２Ｏ３膜のいずれか一方の膜を形成してゲート絶縁膜とする工程であって、
プラズマＣＶＤ処理およびプラズマＡＬＤ処理の双方を用いて、前記いずれか一方の膜を形成する工程を含む、請求項１に記載の半導体装置の製造方法。
【請求項９】
前記ゲート絶縁膜形成工程は、ＳｉＯ２膜を形成してゲート絶縁膜とする工程であって、
前記窒化物の層の上に、前記プラズマＡＬＤ処理によって第一のＳｉＯ２膜を形成し、前記プラズマＡＬＤ処理によって形成された前記第一のＳｉＯ２膜の上に、前記プラズマＣＶＤ処理によって第二のＳｉＯ２膜を形成し、前記第一のＳｉＯ２膜および前記第二のＳｉＯ２膜をゲート絶縁膜とする工程である、請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記ゲート絶縁膜形成工程は、窒素酸化物（ＮＯｘ）を含むガスを供給して処理する工程を含む、請求項１〜９のいずれかに記載の半導体装置の製造方法。
【請求項１１】
前記プラズマＡＬＤ処理は、ＢＴＢＡＳ（ｂｉｓ−ｔｅｒｔｉａｒｙｌ−ｂｕｔｈｙｌ−ａｍｉｎｏ−ｓｉｌａｎｅ）を含む成膜ガスを前記窒化物の層の上に供給する工程を含む、請求項３、８、９のいずれかに記載の半導体装置の製造方法。
【請求項１２】
前記ゲート絶縁膜形成工程は、前記プラズマＡＬＤ処理と前記プラズマＣＶＤ処理とを連続して行う工程を備える、請求項３、８、９のいずれかに記載の半導体装置の製造方法。
【請求項１３】
前記ゲート絶縁膜形成工程は、周波数２．４５ＧＨｚのマイクロ波を発生させて、前記マイクロ波プラズマを生成させる、請求項１〜１２のいずれかに記載の半導体装置の製造方法。
【請求項１４】
前記ゲート絶縁膜形成工程は、ラジアルラインスロットアンテナ（ＲＬＳＡ）を用いて、前記マイクロ波プラズマを生成させる、請求項１〜１３のいずれかに記載の半導体装置の製造方法。
【請求項１５】
前記窒化物層形成工程は、ヘテロ接合を有する窒化物の層を形成する工程を含む、請求項１〜１４のいずれかに記載の半導体装置の製造方法。
【請求項１６】
前記窒化物層形成工程は、ＧａＮ層とＡｌＧａＮ（窒化アルミニウムガリウム）層とから構成される窒化物の層を形成する工程を含む、請求項１５に記載の半導体装置の製造方法。
【請求項１７】
半導体層を構成するＧａＮを有する半導体装置であって、
半導体層を構成するＧａＮを有する窒化物の層と、
前記窒化物の層の上に形成されるゲート絶縁膜とを備え、
前記ゲート絶縁膜は、マイクロ波プラズマを用いて形成されたＳｉＯ２膜およびマイクロ波プラズマを用いて形成されたＡｌ２Ｏ３膜からなる群のうちの少なくとも一つの膜を含む、半導体装置。
【請求項１８】
前記窒化物の層は、ＧａＮ層とＡｌＧａＮ層とから構成される、請求項１７に記載の半導体装置。
【請求項１】
半導体層を構成するＧａＮ（窒化ガリウム）を有する半導体装置の製造方法であって、
ＧａＮを有する窒化物の層の上に、マイクロ波プラズマを用いて、ＳｉＯ２膜およびＡｌ２Ｏ３膜からなる群のうちの少なくとも一つの膜を形成し、形成した膜をゲート絶縁膜の少なくとも一部とするゲート絶縁膜形成工程を備える、半導体装置の製造方法。
【請求項２】
前記ゲート絶縁膜形成工程は、マイクロ波プラズマを用いたプラズマＣＶＤ処理を備える、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ゲート絶縁膜形成工程は、マイクロ波プラズマを用いたプラズマＡＬＤ処理を備える、請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記ゲート絶縁膜形成工程は、ＳｉＯ２膜およびＡｌ２Ｏ３膜を積層した膜を形成する工程である、請求項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記ゲート絶縁膜形成工程は、前記窒化物の層の上に、Ａｌ２Ｏ３膜を形成し、形成した前記Ａｌ２Ｏ３膜の上に、ＳｉＯ２膜を形成してゲート絶縁膜とする工程である、請求項４に記載の半導体装置の製造方法。
【請求項６】
前記ゲート絶縁膜形成工程は、熱ＡＬＤ処理によってＡｌ２Ｏ３膜を形成し、プラズマＣＶＤ処理によってＳｉＯ２膜を形成する工程である、請求項４または５に記載の半導体装置の製造方法。
【請求項７】
前記ゲート絶縁膜形成工程は、前記窒化物の層の上に、熱ＡＬＤ処理によってＡｌ２Ｏ３膜を形成し、形成したＡｌ２Ｏ３膜に所定の時間ラジカル酸化処理を行い、ラジカル酸化処理を行った後にＡｌ２Ｏ３膜の上にプラズマＣＶＤ処理によってＳｉＯ２膜を形成してゲート絶縁膜とする工程である、請求項４〜６のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記ゲート絶縁膜形成工程は、ＳｉＯ２膜またはＡｌ２Ｏ３膜のいずれか一方の膜を形成してゲート絶縁膜とする工程であって、
プラズマＣＶＤ処理およびプラズマＡＬＤ処理の双方を用いて、前記いずれか一方の膜を形成する工程を含む、請求項１に記載の半導体装置の製造方法。
【請求項９】
前記ゲート絶縁膜形成工程は、ＳｉＯ２膜を形成してゲート絶縁膜とする工程であって、
前記窒化物の層の上に、前記プラズマＡＬＤ処理によって第一のＳｉＯ２膜を形成し、前記プラズマＡＬＤ処理によって形成された前記第一のＳｉＯ２膜の上に、前記プラズマＣＶＤ処理によって第二のＳｉＯ２膜を形成し、前記第一のＳｉＯ２膜および前記第二のＳｉＯ２膜をゲート絶縁膜とする工程である、請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記ゲート絶縁膜形成工程は、窒素酸化物（ＮＯｘ）を含むガスを供給して処理する工程を含む、請求項１〜９のいずれかに記載の半導体装置の製造方法。
【請求項１１】
前記プラズマＡＬＤ処理は、ＢＴＢＡＳ（ｂｉｓ−ｔｅｒｔｉａｒｙｌ−ｂｕｔｈｙｌ−ａｍｉｎｏ−ｓｉｌａｎｅ）を含む成膜ガスを前記窒化物の層の上に供給する工程を含む、請求項３、８、９のいずれかに記載の半導体装置の製造方法。
【請求項１２】
前記ゲート絶縁膜形成工程は、前記プラズマＡＬＤ処理と前記プラズマＣＶＤ処理とを連続して行う工程を備える、請求項３、８、９のいずれかに記載の半導体装置の製造方法。
【請求項１３】
前記ゲート絶縁膜形成工程は、周波数２．４５ＧＨｚのマイクロ波を発生させて、前記マイクロ波プラズマを生成させる、請求項１〜１２のいずれかに記載の半導体装置の製造方法。
【請求項１４】
前記ゲート絶縁膜形成工程は、ラジアルラインスロットアンテナ（ＲＬＳＡ）を用いて、前記マイクロ波プラズマを生成させる、請求項１〜１３のいずれかに記載の半導体装置の製造方法。
【請求項１５】
前記窒化物層形成工程は、ヘテロ接合を有する窒化物の層を形成する工程を含む、請求項１〜１４のいずれかに記載の半導体装置の製造方法。
【請求項１６】
前記窒化物層形成工程は、ＧａＮ層とＡｌＧａＮ（窒化アルミニウムガリウム）層とから構成される窒化物の層を形成する工程を含む、請求項１５に記載の半導体装置の製造方法。
【請求項１７】
半導体層を構成するＧａＮを有する半導体装置であって、
半導体層を構成するＧａＮを有する窒化物の層と、
前記窒化物の層の上に形成されるゲート絶縁膜とを備え、
前記ゲート絶縁膜は、マイクロ波プラズマを用いて形成されたＳｉＯ２膜およびマイクロ波プラズマを用いて形成されたＡｌ２Ｏ３膜からなる群のうちの少なくとも一つの膜を含む、半導体装置。
【請求項１８】
前記窒化物の層は、ＧａＮ層とＡｌＧａＮ層とから構成される、請求項１７に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【公開番号】特開２０１２−１５６２４５（Ｐ２０１２−１５６２４５Ａ）
【公開日】平成２４年８月１６日（２０１２．８．１６）
【国際特許分類】
【出願番号】特願２０１１−１３０６６（Ｐ２０１１−１３０６６）
【出願日】平成２３年１月２５日（２０１１．１．２５）
【出願人】（５０４１５７０２４）国立大学法人東北大学 (2,297)
【出願人】（５１００３５８４２）次世代パワーデバイス技術研究組合 (46)
【出願人】（０００２１９９６７）東京エレクトロン株式会社 (5,184)
【Ｆターム（参考）】
【公開日】平成２４年８月１６日（２０１２．８．１６）
【国際特許分類】
【出願日】平成２３年１月２５日（２０１１．１．２５）
【出願人】（５０４１５７０２４）国立大学法人東北大学 (2,297)
【出願人】（５１００３５８４２）次世代パワーデバイス技術研究組合 (46)
【出願人】（０００２１９９６７）東京エレクトロン株式会社 (5,184)
【Ｆターム（参考）】
[ Back to top ]