高周波電力増幅器および携帯型無線端末
【課題】動作時の出力低下が少なく、熱雑音の影響が少なく、高周波動作が安定で、かつ信頼性に優れた高周波電力増幅器および携帯型無線端末を提供することを可能にする。
【解決手段】半導体基板上に並列に配置され、それぞれがソース電極、ゲート電極、およびドレイン電極を有する複数のＭＯＳトランジスタと、前記複数のＭＯＳトランジスタのうち隣接するＭＯＳトランジスタ間に設けられた短絡した導体からなる閉ループと、を備え、前記複数のＭＯＳトランジスタのソース電極、ゲート電極、およびドレイン電極はそれぞれ並列に接続されている。
【解決手段】半導体基板上に並列に配置され、それぞれがソース電極、ゲート電極、およびドレイン電極を有する複数のＭＯＳトランジスタと、前記複数のＭＯＳトランジスタのうち隣接するＭＯＳトランジスタ間に設けられた短絡した導体からなる閉ループと、を備え、前記複数のＭＯＳトランジスタのソース電極、ゲート電極、およびドレイン電極はそれぞれ並列に接続されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波電力増幅器および携帯型無線端末に関する。
【背景技術】
【０００２】
従来、携帯型の無線端末の送信回路には、化合物半導体を用いたトランジスタを最終増幅段とする高周波電力増幅器が多く用いられている。しかしながら、ＣＭＯＳプロセスの微細化の進展とともに、ベースバンド部のデジタル回路のみならず、フロントエンド部の高周波アナログ回路についてもＣＭＯＳで実現しようとする努力が続けられており、一部ではすでに商品化されている。化合物半導体プロセスや、Ｓｉ−Ｇｅプロセスと比較して、本来ロジック回路用に用いられている標準ＣＭＯＳ集積回路プロセスは、単位面積あたり比較的に安価であるという特徴がある。
【０００３】
高周波用電力増幅器を安価なＭＯＳ型電界効果トランジスタで構成しようとする場合、化合物半導体ではあまり問題とはならなかった点で新たな問題が生じる。それは、Ｓｉ基板上のＭＯＳトランジスタの微細化プロセスの進展により初めて可能となったトランジスタの高密度配置により、従来よりも発熱の影響が顕在化することにより生じる。特に、高周波信号を大信号に増幅する場合、トランジスタで消費される電力も大きくなり、結果的に単位時間あたりの発熱量が増大する。
【０００４】
微細化プロセスを活用することにより極めて小さい面積に配置されたＭＯＳトランジスタが発熱すると、トランジスタのチャネル温度が上昇して、トランジスタの出力電力が低下し、さらに信頼性が大幅に劣化する。一般的に、チャネル温度の上昇は、ＭＯＳトランジスタに限った問題とは言えないが、特に、ＭＯＳトランジスタではプロセスの微細化の進展により、最も顕在化しやすい。
【０００５】
チャネル幅が大きいトランジスタでは、大きな電流が流れるためにチャネルでの発熱量が大きく、その結果トランジスタのチャネル温度の上昇が著しい。ちなみに、Ｎ型ＭＯＳトランジスタのキャリアである電子の移動度、および飽和速度は温度の上昇とともに、小さくなることが知られている。
【０００６】
従来、電力増幅器に用いられるチャネル幅の大きな電界効果トランジスタにおいては、例えば、特許文献１の図２に示されているように、櫛歯状にゲート電極が配置されることが多い。櫛歯状にゲート電極を配置することによって、電界効果トランジスタのレイアウト面積を小さくすることができる。一方、トランジスタの発熱によって生じる温度上昇を回避するために、トランジスタを複数に分割した場合には、上記特許文献１に記載されているように、複数のゲート電極とドレイン電極の間に閉ループが形成されて、発振を生じる場合があることが知られている。
【特許文献１】特開２００１−２７４４１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述したように、ＭＯＳトランジスタによって高周波電力増幅器を構成する場合、微細プロセスにより作成されるＭＯＳトランジスタ特有の問題として、チャネル温度が大幅に上昇し、出力電力の低下をもたらす。チャネル温度の上昇はまた、トランジスタの劣化を加速し、信頼性を損なう。
【０００８】
上記問題を回避するために、トランジスタを複数に分割し、配置を疎らにして並列接続すると、トランジスタ間に閉ループが構成され、外部回路が発生する高周波磁場による電磁気ノイズや、寄生発振の原因となる。
【０００９】
本発明は、上記事情を考慮してなされたものであって、動作時の出力低下が少なく、熱雑音の影響が少なく、高周波動作が安定で、かつ信頼性に優れた高周波電力増幅器および携帯型無線端末を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一態様による高周波電力増幅器は、半導体基板上に並列に配置され、それぞれがソース電極、ゲート電極、およびドレイン電極を有する複数のＭＯＳトランジスタと、前記複数のＭＯＳトランジスタのうち隣接するＭＯＳトランジスタ間に設けられた短絡した導体からなる閉ループと、を備え、前記複数のＭＯＳトランジスタのソース電極、ゲート電極、およびドレイン電極はそれぞれ並列に接続されていることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、動作時の出力低下が少なく、熱雑音の影響が少なく、高周波動作が安定で、かつ信頼性に優れた高周波電力増幅器および携帯型無線端末を提供することができる。
【発明を実施するための最良の形態】
【００１２】
本発明の実施形態を以下、図面を参照して説明する。
【００１３】
（第１実施形態）
本発明の第１実施形態による高周波電力増幅器を図１乃至図３を参照して説明する。本実施形態の高周波電力増幅器は、複数のＮ型ＭＯＳ型トランジスタ１を備えており、これらのトランジスタ１のレイアウトを図１に示す。図２は図１に示す切断線Ａ−Ａで切断した断面図、図３は、図２に示したこれらのトランジスタ１の等価回路を示す図である。
【００１４】
これらのトランジスタ１は、Ｐ型の半導体基板、例えばＰ型のシリコン基板２に形成されている。本実施形態の高周波電力増幅器は、図３の等価回路に示したように、大きなドレイン電流を流すことができるように、複数のトランジスタ１を並列接続することにより構成されている。各トランジスタ１は、素子分離領域３によって分離された素子領域４に形成されている。そして、各トランジスタ１は、素子領域４に離間して形成されたＮ型のソース領域６およびドレイン領域５と、ソース領域６とドレイン領域５との間の素子領域４上に形成されたゲート絶縁膜７と、このゲート絶縁膜７上に形成されたゲート電極１２と、ソース領域６およびドレイン領域５にそれぞれ接続されるソース電極１４およびドレイン電極１３と、を備えている。各トランジスタ１のゲート電極１２、ドレイン電極１３、およびソース電極１４は、複数のトランジスタの配列された方向に延在する、ゲート電極配線１２Ａ、ドレイン電極配線１３Ａ、ソース電極配線１４Ａにそれぞれ接続されている。
【００１５】
ＭＯＳ型トランジスタでは、一般的にゲート電極の抵抗が高いため、一本のゲート電極を長くすることは、特に高速動作させる上で不利となる。そこで、チャネル幅Ｗの大きなトランジスタを実現するために、ゲート電極を分割し、複数のトランジスタを並列接続する必要がある。本実施形態では、発熱の影響を抑制するために、並列接続された個々のトランジスタは、隣接するトランジスタとの間が、素子分離領域３によって一定の間隔で隔てられている。素子分離領域３は、半導体基板２上に設けられた絶縁膜により形成されている。この絶縁膜の材料としては一般に二酸化珪素（ＳｉＯ２）が用いられている。
【００１６】
本実施形態ではまた、隣接して配置されたトランジスタとトランジスタを隔てる素子分離領域３上に、ゲート電極と同一の材料層あるいは金属配線層の少なくとも一方により形成される短絡された閉ループ１７が配置されている。この閉ループ１７は、できる限りトランジスタに近接して配置されることが好ましい。またこの閉ループ１７は、抵抗２０を介して、定電圧源に接続される。本実施形態では、コンタクト１８を介してＰ型基板２に接続されている。ここでは、コンタクト部１８のコンタクト抵抗、Ｐ型基板２の基板抵抗を利用している。また、本実施形態においては、閉ループ１７を挟んで隣接して配置されたトランジスタにおいては、閉ループ１７に最も近接する電極は、異なる電極となっている。すなわち、閉ループ１７に最も近接する電極としては、隣接して配置されたトランジスタのうち一方トランジスタにおいては、ドレイン電極であるなら、他方のトランジスタにおいてはソース電極となっており、上記一方のトランジスタにおいてはソース電極であるならば、他方のトランジスタにおいてもドレイン電極となっている。しかし、閉ループ１７を挟んで隣接して配置されたトランジスタにおいては、閉ループ１７に最も近接する電極は、同種の電極となっていてもよい。
【００１７】
次に、本実施形態の比較例による高周波電力増幅器を図４乃至図６に示す。図４は比較例の高周波電力増幅器のＭＯＳ型トランジスタの平面図、図５は図４の切断線Ｂ−Ｂで切断したときの断面図を示す。また図６は、図４に示したトランジスタの等価回路である。
【００１８】
この比較例の高周波電力増幅器も複数のＮ型ＭＯＳトランジスタを有している。そして、これらのトランジスタも、Ｐ型シリコン基板２に形成されている。また、図６の等価回路に示したように、大きなドレイン電流を流すことができるように、並列接続されている点も第１実施形態と同様である。各トランジスタは素子領域４に形成されている。そして、各トランジスタは、素子領域４に離間して形成されたＮ型のソース領域６およびドレイン領域５と、ソース領域６とドレイン領域５との間の素子領域４上に形成されたゲート絶縁膜７と、このゲート絶縁膜７上に形成されたゲート電極１２と、ソース領域６およびドレイン領域５にそれぞれ接続されるソース電極１４およびドレイン電極１３と、を備えている。各トランジスタのゲート電極１２、ドレイン電極１３、およびソース電極１４は、複数のトランジスタの配列された方向に延在する、ゲート電極配線１２Ａ、ドレイン電極配線１３Ａ、ソース電極兵船１４Ａにそれぞれ接続されている。
【００１９】
比較例では、隣接して配置されたトランジスタどうしが、ソース領域あるいはドレイン領域のどちらかを共有している。したがって、本実施形態と異なり、トランジスタ間は素子分離領域によって分離されていない。したがって、第１実施形態の閉ループを設ける余地はない。このようなレイアウト配置は、従来の高周波用ＣＭＯＳにおいて一般的に用いられており、トランジスタの設置面積を節約することができるという利点を有する。
【００２０】
次に、本実施形態と比較例のトランジスタの動作温度と出力特性を比較する。ここでは、トータルのチャネル幅Ｗが約３０００μｍであるとして、室温Ｔ０では約４Ｗの電力Ｑ０をトランジスタで消費するものとする。この消費電力は、熱エネルギーに変換されるので、トランジスタの温度は上昇する。温度が上昇すると、例えば電子の移動度が低下するため、トランジスタの出力は低下する。
【００２１】
ここでは、トランジスタにおいて単位時間あたりの発熱量をＱとすると、Ｑの温度依存性は次のような式で表すことができる。
【数１】
【００２２】
ここで、ＩＤはドレイン電流で温度の関数、ＶＤはドレイン電圧で温度には依存しないものとする。また、ドレイン電流ＩＤは移動度μに比例し、ドレイン電流ＩＤの温度変化の原因は、主として移動度μの温度変化に起因するものと仮定する。移動度μは温度に対して次のように変化することが知られている。
【数２】
【００２３】
発熱量Ｑの温度依存性を図７に示した。ここでは、温度依存性を表す定数μＴＥを−１．３３５とした。室温における発熱量Ｑ０が約４Ｗであっても、温度が上昇するに連れて、移動度μが低下するためドレイン電流ＩＤが減少し、発熱量Ｑも低下する。同じプロセスを用いる限り、発熱量Ｑはトランジスタのチャネル幅Ｗのみに依存して、レイアウト密度には依存しないので、図７に示した発熱量の温度依存性を示す曲線は、第１実施形態と比較例とでは共通であると考えられる。
【００２４】
次に、排熱特性について調べる。トランジスタで発熱した熱は、主にシリコン基板を伝わって外部に排出される。シリコンの熱伝導率λは、１４８Ｗ／ｍＫであることが知られている。比較例の場合、図４、図５に示したようにチャネル幅Ｗ＝３０００μｍのトランジスタを緻密に配置すると、およそ８９００μｍ２の面積Ａにトランジスタをレイアウトすることができる。また、シリコン基板の厚さｄを０．５ｍｍとする。これらの値を用いて、熱抵抗ＲＴは次の式で見積もることができる。
【数３】
【００２５】
比較例の場合、熱抵抗が約３８０Ｋ／Ｗという値が得られる。この熱抵抗を用い、図７に比較例の排熱特性を示した。発熱量と排熱量がちょうど釣り合った点で、定常状態に達すると考えられる。比較例の場合、約４６５℃で、このときの消費電力は約１．１５Ｗである。
【００２６】
これに対して、第１実施形態においては、同じチャネル幅Ｗのトランジスタを、図１および図２に示したような配置により６８０００μｍ２の面積にレイアウトすることができる。比較例の場合と同じ式を用いて、本実施形態の熱抵抗を見積もると約５０Ｋ／Ｗとなる。図７に本実施形態の場合の排熱特性も示した。発熱量と排熱量がちょうど釣り合った定常状態では、本実施形態の場合、約１５０℃で、このときトランジスタの消費電力は約２．４６Ｗである。
【００２７】
以上の結果をまとめると、同じチャネル幅Ｗのトランジスタであるにも関わらず、第１実施形態と比較例との間には、下の表１に示したように違いが生じる。
【表１】
【００２８】
この表より、本実施形態においては、レイアウト面積が大きいという欠点があるが、動作温度が低く、消費電力が大きい。比較例においては、レイアウト面積が小さいという特長があるが、動作温度が高く、消費電力が小さい。動作温度は、トランジスタの信頼性を支配する要因であることが知られており、動作温度が高いほど、短い時間で破壊に達する。したがって、トランジスタの信頼性という観点から、動作温度は低いことが好ましい。したがって、信頼性の確保の観点から、一定以上のレイアウト面積が必要であると考えられる。また、トランジスタのチャネル温度が高いと、熱雑音が発生する。信号と雑音の比率を大きく取るためにも、トランジスタの動作温度は低いことが好ましい。
【００２９】
また、高周波電力増幅器においては、直流電圧源から投入される電力と高周波入力電力の和と、高周波出力電力の比をもって、電力付加効率が定義されている。携帯機器においては、電力源として電池が用いられる関係で、電力付加効率が高い高周波電力増幅器が要求されている。電力付加効率は、主に回路形式に支配され、利用されない電力の大部分はトランジスタにおいて消費される。仮に電力効率が一定の増幅器で用いると仮定した場合、消費電力が大きいトランジスタを増幅器に用いることにより、高周波出力電力をも大きくすることができる。
【００３０】
以上述べたように、本実施形態に係るトランジスタは、比較例に係るトランジスタと比べて、高周波電力増幅器用として用いた場合、信頼性、低雑音、出力電力が優れている。
【００３１】
ところで、本実施形態に示したような複数に分割したトランジスタを高周波電力増幅器に用いると、高周波において予期しない寄生発振が生じることが知られている。例えば、特開２００４−３３６４４５号公報には、高出力電力増幅器用トランジスタにおいて解決すべき課題として、多数のトランジスタを並列結合する際、トランジスタ間に形成される多数の閉ループにより生じる寄生発振（閉ループ発振）が生じることが記載されている。本実施形態の場合も、複数のトランジスタを離して配置し、トランジスタ間に多数の閉ループが形成されるため、高周波帯において予期しない寄生発振が生じる恐れがある。
【００３２】
しかし、本実施形態においては、このような寄生発振を抑制する目的で、図１および図２に示したように、隣接して配置されたトランジスタとトランジスタの間に、短絡した閉ループ１７が配置されている。この短絡した閉ループ１７は、直流的にフローティング電位となることを防ぐため、少なくとも一箇所から、抵抗を介して一定電圧に接続されることが好ましい。
【００３３】
この短絡された閉ループ１７は、何らかの原因によりその中を磁束が貫こうとすると、その磁束を打ち消すように閉ループ電流が流れ、磁束を打ち消す。そのため、外部回路、もしくは、増幅器を構成するトランジスタの他の部分との磁束を介した結合を弱くすることができ、磁気的な結合を介した雑音や予期し得ない寄生発振を防ぐことができる。
【００３４】
次に、短絡された閉ループ１７の有無によって生じる差異について図８乃至図１１を参照して説明する。図８は、本実施形態と同様に隣接するトランジスタ間に短絡閉ループ１７を配置した場合のレイアウトとループ電流を示す図であり、図９は図８に示す切断線Ｃ−Ｃで切断した断面図である。また、図１０は、短絡された閉ループを配置しなかった場合のレイアウトとループ電流を示す図であり、図１１は図１０に示す切断線Ｄ−Ｄで切断した断面図である。
【００３５】
まず、図１０に示すように、短絡された閉ループ１７を設けない場合には、隣接するトランジスタ間にループ電流２１が流れると、この電流２１によって図１１中、矢印で示した向きに磁束２３が発生する。上記ループ電流２１により発生する起電力Ｖ１は、このループがもつ自己インダクタンスをＬ１とし、ループ電流２１の値をＩ１とすると、次の式で表すことができる。
【数４】
【００３６】
次に、図８に示すように、隣接するトランジスタ間に短絡された閉ループ１７を設けた場合、トランジスタが形成するループの自己インダクタンスをＬ１とし、インダクタンス短絡された閉ループ１７がもつ自己インダクタンスをＬ２とし、この二つのループの間の相互インダクタンスをＭとすると、これらの間には次の関係式が成立する。
【数５】
【００３７】
ここで、ｋは二つのループ間の磁気的な結合の強さを示す結合係数である。また、短絡された閉ループ１７にループ電流２２が流れたときに発生する逆起電力Ｖ２は、トランジスタが形成するループに流れるループ電流２１の値をＩ１、閉ループ１７に流れる電流２２の値をＩ２とすると、次の式で表される。
【数６】
【００３８】
今、短絡された閉ループ１７のループ抵抗が十分小さく、発生する逆起電力をＶ２＝０と見なすことができるならば、次の関係が得られる。
【数７】
【００３９】
したがって、隣接するトランジスタ間に形成されるループに発生する逆起電力Ｖ１は、このループに流れるループ電流２１によって次の式で表される。
【数８】
【００４０】
この式は短絡された閉ループ１７を設けた場合と、設けない場合とでは、同じループ電流Ｉ１の時間変化によって発生する逆起電力Ｖ２の大きさは、（１−ｋ２）倍となることを示している。したがって、二つのループ間の相互インダクタンスＭが大きいほど、言い換えると二つのループ間の結合が強いほど、逆起電力の発生を抑制する効果が大きいことがわかる。この理由は、隣接するトランジスタが形成するループにループ電流２１が流れると、図９中で実線の矢印で示した向きに磁束２３が発生するが、同時に短絡された閉ループ１７に誘導電流２２が発生することによって、図９中の一点鎖線の矢印で示した向きに磁束２４が発生して打ち消しあうためである。
【００４１】
以上説明したように、本実施形態によれば、シリコン基板上に形成されたＭＯＳ型トランジスタに大きな電力を投入した際にチャネルで生じる発熱を、効率的に外部に排出するため、チャネル温度の上昇を抑制し、出力の低下を防ぎ、熱雑音の影響を抑制することができる。また、隣接するトランジスタ間に形成される閉ループに誘起される逆起電力や寄生発振を抑制して、安定に動作するとともに信頼性に優れた高周波電力増幅器を得ることができる。
【００４２】
（第２実施形態）
次に、本発明の第２実施形態による高周波電力増幅器を図１２乃至図１３を参照して説明する。本実施形態の高周波電力増幅器は、複数のＮ型ＭＯＳ型トランジスタ４０を備えており、これらのトランジスタ４０のレイアウトを図１２に示す。図１３は図１２に示す切断線Ａ−Ａで切断した断面図、図１４は、図１２および図１３に示したこれらのトランジスタ４０の等価回路を示す図である。
【００４３】
本実施形態によるＮ型ＭＯＳトランジスタ４０は、第１実施形態と同様、Ｐ型半導体基板、例えばＰ型シリコン基板２に形成されている。大きなドレイン電流を流すことができるように、複数のトランジスタ４０を並列接続することにより構成されている。各トランジスタ４０は、素子分離領域３によって分離された素子領域４に形成されている。そして、各トランジスタ４０は、素子領域４に離間して形成されたＮ型のソース領域６およびドレイン領域５と、ソース領域６とドレイン領域５との間の素子領域４上に形成されたゲート絶縁膜７と、このゲート絶縁膜７上に形成されたゲート電極１２と、ソース領域６およびドレイン領域５にそれぞれ接続されるソース電極１４およびドレイン電極１３と、を備えている。各トランジスタ４０のゲート電極１２、ドレイン電極１３、およびソース電極１４は、複数のトランジスタの配列された方向に延在する、ゲート電極配線１２Ａ、ドレイン電極配線１３Ａ、ソース電極配線１４Ａにそれぞれ接続されている。
【００４４】
第２実施形態においても、発熱の影響を抑制するために、並列接続された個々のトランジスタ４０は、隣接するトランジスタとの間が、素子分離領域３によって一定の間隔で隔てられている。
【００４５】
また、第２実施形態においても、隣接して配置されたトランジスタとトランジスタの間には短絡された閉ループ１７が配置されている。第１実施形態との違いは、短絡された閉ループ１７がゲート電極１２と同じ配線層により形成される点である。この閉ループ１７は、一度ビア２５を介して別の配線層に接続され、さらにコンタクト１８を介してＰ型基板２に接続されている。
【００４６】
また、本実施形態においては、閉ループ１７を挟んで隣接して配置されたトランジスタにおいては、第１実施形態と異なり、閉ループ１７に最も近接する電極は同種の電極となっている。すなわち、閉ループ１７に最も近接する電極としては、隣接して配置されたトランジスタのうち一方トランジスタにおいては、ドレイン電極であるなら、他方のトランジスタにおいてもドレイン電極となっており、上記一方のトランジスタにおいてはソース電極であるならば、他方のトランジスタにおいてもソース電極となっている。しかし、第１実施形態と同様に、閉ループ１７を挟んで隣接して配置されたトランジスタにおいては、閉ループ１７に最も近接する電極は異種の電極となっていてもよい。
【００４７】
第２実施形態においては、短絡された閉ループ１７を、ゲート電極１２と同じ配線層を用いて形成することにより、閉ループ１７の一部分はドレイン電極１３またはソース電極１４に平行となるように、素子領域４に形成される。このため、閉ループ１７は、できる限りトランジスタに近接して配置することが可能となる。これにより、短絡された閉ループ１７と、隣接するトランジスタ間に形成されるループとの間の相互インダクタンスＭを大きくすることができ、磁気的な結合係数ｋを大きくすることができる。そのため、閉ループにループ電流が流れた場合に発生する逆起電力を大幅に低減することができる。
【００４８】
また、第１実施形態と比較すると、第２実施形態では、トランジスタのチャネル部分を素子分離領域３から離して配置することが可能となる。これにより、素子分離領域３を形成するプロセスにおいて素子領域４に生じる応力がトランジスタ特性に与える影響を低減することができる。
【００４９】
また、第２実施形態における一つの短絡された閉ループ１７に着目すると、その両側に配置されたトランジスタのソースどうし、もしくはドレインどうしと接するように配置されている。図１４（ａ）、（ｂ）は、第２実施形態のレイアウト配置による効果を示す等価回路である。図１４（ａ）は第２実施形態のレイアウト配置により、短絡された閉ループ１７が、その両側に配置されたトランジスタのソースのみに近接するように配置した場合、図１４（ｂ）は第２実施形態の配置とは異なり、短絡された閉ループ１７が、その両側に配置されたトランジスタのうち一方にはソースに近接し、他方はドレインに近接するように配置した場合の等価回路である。ともに、短絡された閉ループ１７は、接地電位に対して抵抗２０を介して接続されている。図１４（ｂ）に示した配置の場合、一方のトランジスタのドレイン電位が高周波信号により高速に変動した場合、その影響が寄生容量を介して隣接するトランジスタのソース電位に伝えられる恐れがある。これに対して、図１４（ａ）に示した第２実施形態の配置の場合には、寄生容量を介した結合が、隣接するトランジスタのソース同士、あるいはドレイン同士を接続するため、高周波信号による電位変動の影響を受けにくい。
【００５０】
本実施形態も第１実施形態と同様に、シリコン基板上に形成されたＭＯＳ型トランジスタに大きな電力を投入した際にチャネルで生じる発熱を、効率的に外部に排出するため、チャネル温度の上昇を抑制し、出力の低下を防ぎ、熱雑音の影響を抑制することができる。また、隣接するトランジスタ間に形成される閉ループに誘起される逆起電力や寄生発振を抑制して、安定に動作するとともに信頼性に優れた高周波電力増幅器を得ることができる。
【００５１】
（第３実施形態）
次に、本発明の第３実施形態による高周波電力増幅器を図１５乃至図１６を参照して説明する。本実施形態の高周波電力増幅器は、複数のＮ型ＭＯＳ型トランジスタ５０を備えており、これらのトランジスタ５０のレイアウトを図１５に示す。図１６は図１５に示す切断線Ａ−Ａで切断した断面図である。
【００５２】
本実施形態によるＮ型ＭＯＳトランジスタ５０は、第１実施形態と同様、Ｐ型半導体基板、例えばＰ型シリコン基板２に形成されている。大きなドレイン電流を流すことができるように、複数のトランジスタ５０を並列接続することにより構成されている。各トランジスタ５０は、素子領域４に形成されている。そして、各トランジスタ１は、素子領域４に離間して形成されたＮ型のソース領域６およびドレイン領域５と、ソース領域６とドレイン領域５との間の素子領域４上に形成されたゲート絶縁膜７と、このゲート絶縁膜７上に形成されたゲート電極１２と、ソース領域６およびドレイン領域５にそれぞれ接続されるソース電極１４およびドレイン電極１３と、を備えている。各トランジスタ５０のゲート電極１２、ドレイン電極１３、およびソース電極１４は、複数のトランジスタの配列された方向に延在する、ゲート電極配線１２Ａ、ドレイン電極配線１３Ａ、ソース電極配線１４Ａにそれぞれ接続されている。
【００５３】
第３実施形態においても、発熱の影響を抑制するために、並列接続された個々のトランジスタ５０は、隣接するトランジスタとの間が一定の間隔で隔てられ、隣接するトランジスタ間に短絡された閉ループ１７が設けられている。第１および第２実施形態においては、隣り合うトランジスタとトランジスタの間に素子分離領域が設けられ、電気的に分離されていたが、第３実施形態においては、短絡された閉ループ１７はダミーのゲート電極からなっており、このダミーのゲート電極１７のみにより分離されている。ダミーのゲート電極１７は、ゲート電極１２と同じ層で形成されており、チャネルがＯＮしないよう一定電位に保たれている。これにより、隣り合うトランジスタは、素子分離領域を設けていないにも関わらず、電気的には分離されている。
【００５４】
なお、本実施形態においては、閉ループ１７を挟んで隣接して配置されたトランジスタにおいては、第２実施形態と同様に、閉ループ１７に最も近接する電極は同種の電極となっている。すなわち、閉ループ１７に最も近接する電極としては、隣接して配置されたトランジスタのうち一方トランジスタにおいては、ドレイン電極であるなら、他方のトランジスタにおいてもドレイン電極となっており、上記一方のトランジスタにおいてはソース電極であるならば、他方のトランジスタにおいてもソース電極となっている。しかし、閉ループ１７を挟んで隣接して配置されたトランジスタにおいては、第１実施形態と同様に、閉ループ１７に最も近接する電極は異種の電極となっていてもよい。
【００５５】
一般に素子分離領域の材料にはＳｉＯ２が用いられているが、ＳｉＯ２の熱伝導率は、シリコン単結晶と比較して１／１００以下である。このため、ＳｉＯ２からなる素子分離領域を設けないほうが、放熱の観点からは優れている。したがって、第３実施形態に係るトランジスタは、高周波電力増幅器のトランジスタとして、第１および第２実施形態に係るトランジスタよりもさらに信頼性、低雑音、出力電力が優れていることが期待される。
【００５６】
第３実施形態においても、隣接して配置されたトランジスタとトランジスタの間には短絡された閉ループが配置されているが、第２実施形態との構成上の違いは、短絡された閉ループが素子を分離するために設けられたダミーゲート電極１７を兼ねている点である。また、閉ループ１７の内部には、その直下に設けられたＮ型拡散層２９に接続された複数のループ内コンタクト２７が設けられている。このループ内コンタクト２７には金属配線が接続されており、この金属配線を介してトランジスタから発生した熱を拡散層２９を介して外部に放出しやすくなる。また、ループ内コンタクト２７には一定の電位が印加されているとともに、ループ内コンタクト２７は格子状に配列されている。
【００５７】
本実施形態も第１実施形態と同様に、シリコン基板上に形成されたＭＯＳ型トランジスタに大きな電力を投入した際にチャネルで生じる発熱を、効率的に外部に排出するため、チャネル温度の上昇を抑制し、出力の低下を防ぎ、熱雑音の影響を抑制することができる。また、隣接するトランジスタ間に形成される閉ループに誘起される逆起電力や寄生発振を抑制して、安定に動作するとともに信頼性に優れた高周波電力増幅器を得ることができる。
【００５８】
（第４実施形態）
次に、本発明の第４実施形態による携帯型無線端末の送信回路のブロック図を図１７に示す。本実施形態の携帯型無線端末は、第１乃至第３実施形態のいずれかの電力増幅器を備えている。この送信回路では、図示しないベースバンド回路から直交デジタル信号ＩとＱを受け取り、局所発振器ＬＯのミキサＭＩＸ１、ＭＩＸ２において位相が９０度異なるように高周波信号により変調される。そして、この変調された信号が加算器ＡＤで加算された後、バンドパスフィルタＢＰＦを通過する。バンドパスフィルタＢＰＦを通過した信号は電力増幅器ＰＡにより増幅され、アンテナＡＮＴから電磁波として輻射される。電力増幅器ＰＡとして、第１乃至第３実施形態のいずれかの電力増幅器が用いられる。
【００５９】
以上説明したように、第１乃至第３実施形態のいずれかの高周波電力増幅器を用いることにより、熱雑音の影響が少なく、高周波動作が安定で、かつ信頼性に優れた携帯型無線端末を得ることができる。
【図面の簡単な説明】
【００６０】
【図１】第１実施形態による高周波電力増幅器に係るＭＯＳトランジスタのレイアウトを示す図。
【図２】第１実施形態による高周波電力増幅器に係るＭＯＳトランジスタの断面図。
【図３】第１実施形態による高周波電力増幅器に係るＭＯＳトランジスタの等価回路図。
【図４】第１実施形態の比較例に係るＭＯＳトランジスタのレイアウトを示す図。
【図５】比較例に係るＭＯＳトランジスタの断面図。
【図６】比較例に係るＭＯＳトランジスタの等価回路図。
【図７】第１実施形態と比較例における熱の収支と出力電力の関係を示す図。
【図８】短絡された閉ループがある場合のレイアウトとループ電流を示す図。
【図９】図８に示す切断線Ｃ−Ｃで切断した断面における発生される磁束を示す図。
【図１０】短絡された閉ループがない場合のレイアウトとループ電流を示す図。
【図１１】図１０に示す切断線Ｄ−Ｄで切断した断面における発生される磁束を示す図。
【図１２】第２実施形態による高周波電力増幅器に係るＭＯＳトランジスタのレイアウトを示す図。
【図１３】第２実施形態による高周波電力増幅器に係るＭＯＳトランジスタの断面図。
【図１４】第２実施形態による高周波電力増幅器に係るＭＯＳトランジスタの等価回路図。
【図１５】第３実施形態による高周波電力増幅器に係るＭＯＳトランジスタのレイアウトを示す図。
【図１６】第３実施形態による高周波電力増幅器に係るＭＯＳトランジスタの断面図。
【図１７】第４実施形態による携帯型無線端末の送信回路のブロック図。
【符号の説明】
【００６１】
１ Ｎ型ＭＯＳトランジスタ
２ Ｐ型半導体基板
３ 素子分離領域
４ 素子領域
５ ドレイン領域
６ ソース領域
７ ゲート絶縁膜
１２ ゲート電極
１３ ドレイン電極
１４ ソース電極
１７ 短絡された閉ループ
１８ 基板コンタクト
２０ 抵抗
２１ 隣接トランジスタ間を流れるループ電流
２２ 短絡された閉ループを流れるループ電流
２３ 隣接トランジスタ間を流れるループ電流により発生する磁束
２４ 短絡された閉ループを流れるループ電流により発生する磁束
２５ 短絡された閉ループと基板コンタクト間を接続するための配線用ビア
２６ 短絡された閉ループとソース間、あるいは短絡された閉ループとドレイン間の寄生容量
２７ ループ内コンタクト
【技術分野】
【０００１】
本発明は、高周波電力増幅器および携帯型無線端末に関する。
【背景技術】
【０００２】
従来、携帯型の無線端末の送信回路には、化合物半導体を用いたトランジスタを最終増幅段とする高周波電力増幅器が多く用いられている。しかしながら、ＣＭＯＳプロセスの微細化の進展とともに、ベースバンド部のデジタル回路のみならず、フロントエンド部の高周波アナログ回路についてもＣＭＯＳで実現しようとする努力が続けられており、一部ではすでに商品化されている。化合物半導体プロセスや、Ｓｉ−Ｇｅプロセスと比較して、本来ロジック回路用に用いられている標準ＣＭＯＳ集積回路プロセスは、単位面積あたり比較的に安価であるという特徴がある。
【０００３】
高周波用電力増幅器を安価なＭＯＳ型電界効果トランジスタで構成しようとする場合、化合物半導体ではあまり問題とはならなかった点で新たな問題が生じる。それは、Ｓｉ基板上のＭＯＳトランジスタの微細化プロセスの進展により初めて可能となったトランジスタの高密度配置により、従来よりも発熱の影響が顕在化することにより生じる。特に、高周波信号を大信号に増幅する場合、トランジスタで消費される電力も大きくなり、結果的に単位時間あたりの発熱量が増大する。
【０００４】
微細化プロセスを活用することにより極めて小さい面積に配置されたＭＯＳトランジスタが発熱すると、トランジスタのチャネル温度が上昇して、トランジスタの出力電力が低下し、さらに信頼性が大幅に劣化する。一般的に、チャネル温度の上昇は、ＭＯＳトランジスタに限った問題とは言えないが、特に、ＭＯＳトランジスタではプロセスの微細化の進展により、最も顕在化しやすい。
【０００５】
チャネル幅が大きいトランジスタでは、大きな電流が流れるためにチャネルでの発熱量が大きく、その結果トランジスタのチャネル温度の上昇が著しい。ちなみに、Ｎ型ＭＯＳトランジスタのキャリアである電子の移動度、および飽和速度は温度の上昇とともに、小さくなることが知られている。
【０００６】
従来、電力増幅器に用いられるチャネル幅の大きな電界効果トランジスタにおいては、例えば、特許文献１の図２に示されているように、櫛歯状にゲート電極が配置されることが多い。櫛歯状にゲート電極を配置することによって、電界効果トランジスタのレイアウト面積を小さくすることができる。一方、トランジスタの発熱によって生じる温度上昇を回避するために、トランジスタを複数に分割した場合には、上記特許文献１に記載されているように、複数のゲート電極とドレイン電極の間に閉ループが形成されて、発振を生じる場合があることが知られている。
【特許文献１】特開２００１−２７４４１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述したように、ＭＯＳトランジスタによって高周波電力増幅器を構成する場合、微細プロセスにより作成されるＭＯＳトランジスタ特有の問題として、チャネル温度が大幅に上昇し、出力電力の低下をもたらす。チャネル温度の上昇はまた、トランジスタの劣化を加速し、信頼性を損なう。
【０００８】
上記問題を回避するために、トランジスタを複数に分割し、配置を疎らにして並列接続すると、トランジスタ間に閉ループが構成され、外部回路が発生する高周波磁場による電磁気ノイズや、寄生発振の原因となる。
【０００９】
本発明は、上記事情を考慮してなされたものであって、動作時の出力低下が少なく、熱雑音の影響が少なく、高周波動作が安定で、かつ信頼性に優れた高周波電力増幅器および携帯型無線端末を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一態様による高周波電力増幅器は、半導体基板上に並列に配置され、それぞれがソース電極、ゲート電極、およびドレイン電極を有する複数のＭＯＳトランジスタと、前記複数のＭＯＳトランジスタのうち隣接するＭＯＳトランジスタ間に設けられた短絡した導体からなる閉ループと、を備え、前記複数のＭＯＳトランジスタのソース電極、ゲート電極、およびドレイン電極はそれぞれ並列に接続されていることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、動作時の出力低下が少なく、熱雑音の影響が少なく、高周波動作が安定で、かつ信頼性に優れた高周波電力増幅器および携帯型無線端末を提供することができる。
【発明を実施するための最良の形態】
【００１２】
本発明の実施形態を以下、図面を参照して説明する。
【００１３】
（第１実施形態）
本発明の第１実施形態による高周波電力増幅器を図１乃至図３を参照して説明する。本実施形態の高周波電力増幅器は、複数のＮ型ＭＯＳ型トランジスタ１を備えており、これらのトランジスタ１のレイアウトを図１に示す。図２は図１に示す切断線Ａ−Ａで切断した断面図、図３は、図２に示したこれらのトランジスタ１の等価回路を示す図である。
【００１４】
これらのトランジスタ１は、Ｐ型の半導体基板、例えばＰ型のシリコン基板２に形成されている。本実施形態の高周波電力増幅器は、図３の等価回路に示したように、大きなドレイン電流を流すことができるように、複数のトランジスタ１を並列接続することにより構成されている。各トランジスタ１は、素子分離領域３によって分離された素子領域４に形成されている。そして、各トランジスタ１は、素子領域４に離間して形成されたＮ型のソース領域６およびドレイン領域５と、ソース領域６とドレイン領域５との間の素子領域４上に形成されたゲート絶縁膜７と、このゲート絶縁膜７上に形成されたゲート電極１２と、ソース領域６およびドレイン領域５にそれぞれ接続されるソース電極１４およびドレイン電極１３と、を備えている。各トランジスタ１のゲート電極１２、ドレイン電極１３、およびソース電極１４は、複数のトランジスタの配列された方向に延在する、ゲート電極配線１２Ａ、ドレイン電極配線１３Ａ、ソース電極配線１４Ａにそれぞれ接続されている。
【００１５】
ＭＯＳ型トランジスタでは、一般的にゲート電極の抵抗が高いため、一本のゲート電極を長くすることは、特に高速動作させる上で不利となる。そこで、チャネル幅Ｗの大きなトランジスタを実現するために、ゲート電極を分割し、複数のトランジスタを並列接続する必要がある。本実施形態では、発熱の影響を抑制するために、並列接続された個々のトランジスタは、隣接するトランジスタとの間が、素子分離領域３によって一定の間隔で隔てられている。素子分離領域３は、半導体基板２上に設けられた絶縁膜により形成されている。この絶縁膜の材料としては一般に二酸化珪素（ＳｉＯ２）が用いられている。
【００１６】
本実施形態ではまた、隣接して配置されたトランジスタとトランジスタを隔てる素子分離領域３上に、ゲート電極と同一の材料層あるいは金属配線層の少なくとも一方により形成される短絡された閉ループ１７が配置されている。この閉ループ１７は、できる限りトランジスタに近接して配置されることが好ましい。またこの閉ループ１７は、抵抗２０を介して、定電圧源に接続される。本実施形態では、コンタクト１８を介してＰ型基板２に接続されている。ここでは、コンタクト部１８のコンタクト抵抗、Ｐ型基板２の基板抵抗を利用している。また、本実施形態においては、閉ループ１７を挟んで隣接して配置されたトランジスタにおいては、閉ループ１７に最も近接する電極は、異なる電極となっている。すなわち、閉ループ１７に最も近接する電極としては、隣接して配置されたトランジスタのうち一方トランジスタにおいては、ドレイン電極であるなら、他方のトランジスタにおいてはソース電極となっており、上記一方のトランジスタにおいてはソース電極であるならば、他方のトランジスタにおいてもドレイン電極となっている。しかし、閉ループ１７を挟んで隣接して配置されたトランジスタにおいては、閉ループ１７に最も近接する電極は、同種の電極となっていてもよい。
【００１７】
次に、本実施形態の比較例による高周波電力増幅器を図４乃至図６に示す。図４は比較例の高周波電力増幅器のＭＯＳ型トランジスタの平面図、図５は図４の切断線Ｂ−Ｂで切断したときの断面図を示す。また図６は、図４に示したトランジスタの等価回路である。
【００１８】
この比較例の高周波電力増幅器も複数のＮ型ＭＯＳトランジスタを有している。そして、これらのトランジスタも、Ｐ型シリコン基板２に形成されている。また、図６の等価回路に示したように、大きなドレイン電流を流すことができるように、並列接続されている点も第１実施形態と同様である。各トランジスタは素子領域４に形成されている。そして、各トランジスタは、素子領域４に離間して形成されたＮ型のソース領域６およびドレイン領域５と、ソース領域６とドレイン領域５との間の素子領域４上に形成されたゲート絶縁膜７と、このゲート絶縁膜７上に形成されたゲート電極１２と、ソース領域６およびドレイン領域５にそれぞれ接続されるソース電極１４およびドレイン電極１３と、を備えている。各トランジスタのゲート電極１２、ドレイン電極１３、およびソース電極１４は、複数のトランジスタの配列された方向に延在する、ゲート電極配線１２Ａ、ドレイン電極配線１３Ａ、ソース電極兵船１４Ａにそれぞれ接続されている。
【００１９】
比較例では、隣接して配置されたトランジスタどうしが、ソース領域あるいはドレイン領域のどちらかを共有している。したがって、本実施形態と異なり、トランジスタ間は素子分離領域によって分離されていない。したがって、第１実施形態の閉ループを設ける余地はない。このようなレイアウト配置は、従来の高周波用ＣＭＯＳにおいて一般的に用いられており、トランジスタの設置面積を節約することができるという利点を有する。
【００２０】
次に、本実施形態と比較例のトランジスタの動作温度と出力特性を比較する。ここでは、トータルのチャネル幅Ｗが約３０００μｍであるとして、室温Ｔ０では約４Ｗの電力Ｑ０をトランジスタで消費するものとする。この消費電力は、熱エネルギーに変換されるので、トランジスタの温度は上昇する。温度が上昇すると、例えば電子の移動度が低下するため、トランジスタの出力は低下する。
【００２１】
ここでは、トランジスタにおいて単位時間あたりの発熱量をＱとすると、Ｑの温度依存性は次のような式で表すことができる。
【数１】
【００２２】
ここで、ＩＤはドレイン電流で温度の関数、ＶＤはドレイン電圧で温度には依存しないものとする。また、ドレイン電流ＩＤは移動度μに比例し、ドレイン電流ＩＤの温度変化の原因は、主として移動度μの温度変化に起因するものと仮定する。移動度μは温度に対して次のように変化することが知られている。
【数２】
【００２３】
発熱量Ｑの温度依存性を図７に示した。ここでは、温度依存性を表す定数μＴＥを−１．３３５とした。室温における発熱量Ｑ０が約４Ｗであっても、温度が上昇するに連れて、移動度μが低下するためドレイン電流ＩＤが減少し、発熱量Ｑも低下する。同じプロセスを用いる限り、発熱量Ｑはトランジスタのチャネル幅Ｗのみに依存して、レイアウト密度には依存しないので、図７に示した発熱量の温度依存性を示す曲線は、第１実施形態と比較例とでは共通であると考えられる。
【００２４】
次に、排熱特性について調べる。トランジスタで発熱した熱は、主にシリコン基板を伝わって外部に排出される。シリコンの熱伝導率λは、１４８Ｗ／ｍＫであることが知られている。比較例の場合、図４、図５に示したようにチャネル幅Ｗ＝３０００μｍのトランジスタを緻密に配置すると、およそ８９００μｍ２の面積Ａにトランジスタをレイアウトすることができる。また、シリコン基板の厚さｄを０．５ｍｍとする。これらの値を用いて、熱抵抗ＲＴは次の式で見積もることができる。
【数３】
【００２５】
比較例の場合、熱抵抗が約３８０Ｋ／Ｗという値が得られる。この熱抵抗を用い、図７に比較例の排熱特性を示した。発熱量と排熱量がちょうど釣り合った点で、定常状態に達すると考えられる。比較例の場合、約４６５℃で、このときの消費電力は約１．１５Ｗである。
【００２６】
これに対して、第１実施形態においては、同じチャネル幅Ｗのトランジスタを、図１および図２に示したような配置により６８０００μｍ２の面積にレイアウトすることができる。比較例の場合と同じ式を用いて、本実施形態の熱抵抗を見積もると約５０Ｋ／Ｗとなる。図７に本実施形態の場合の排熱特性も示した。発熱量と排熱量がちょうど釣り合った定常状態では、本実施形態の場合、約１５０℃で、このときトランジスタの消費電力は約２．４６Ｗである。
【００２７】
以上の結果をまとめると、同じチャネル幅Ｗのトランジスタであるにも関わらず、第１実施形態と比較例との間には、下の表１に示したように違いが生じる。
【表１】
【００２８】
この表より、本実施形態においては、レイアウト面積が大きいという欠点があるが、動作温度が低く、消費電力が大きい。比較例においては、レイアウト面積が小さいという特長があるが、動作温度が高く、消費電力が小さい。動作温度は、トランジスタの信頼性を支配する要因であることが知られており、動作温度が高いほど、短い時間で破壊に達する。したがって、トランジスタの信頼性という観点から、動作温度は低いことが好ましい。したがって、信頼性の確保の観点から、一定以上のレイアウト面積が必要であると考えられる。また、トランジスタのチャネル温度が高いと、熱雑音が発生する。信号と雑音の比率を大きく取るためにも、トランジスタの動作温度は低いことが好ましい。
【００２９】
また、高周波電力増幅器においては、直流電圧源から投入される電力と高周波入力電力の和と、高周波出力電力の比をもって、電力付加効率が定義されている。携帯機器においては、電力源として電池が用いられる関係で、電力付加効率が高い高周波電力増幅器が要求されている。電力付加効率は、主に回路形式に支配され、利用されない電力の大部分はトランジスタにおいて消費される。仮に電力効率が一定の増幅器で用いると仮定した場合、消費電力が大きいトランジスタを増幅器に用いることにより、高周波出力電力をも大きくすることができる。
【００３０】
以上述べたように、本実施形態に係るトランジスタは、比較例に係るトランジスタと比べて、高周波電力増幅器用として用いた場合、信頼性、低雑音、出力電力が優れている。
【００３１】
ところで、本実施形態に示したような複数に分割したトランジスタを高周波電力増幅器に用いると、高周波において予期しない寄生発振が生じることが知られている。例えば、特開２００４−３３６４４５号公報には、高出力電力増幅器用トランジスタにおいて解決すべき課題として、多数のトランジスタを並列結合する際、トランジスタ間に形成される多数の閉ループにより生じる寄生発振（閉ループ発振）が生じることが記載されている。本実施形態の場合も、複数のトランジスタを離して配置し、トランジスタ間に多数の閉ループが形成されるため、高周波帯において予期しない寄生発振が生じる恐れがある。
【００３２】
しかし、本実施形態においては、このような寄生発振を抑制する目的で、図１および図２に示したように、隣接して配置されたトランジスタとトランジスタの間に、短絡した閉ループ１７が配置されている。この短絡した閉ループ１７は、直流的にフローティング電位となることを防ぐため、少なくとも一箇所から、抵抗を介して一定電圧に接続されることが好ましい。
【００３３】
この短絡された閉ループ１７は、何らかの原因によりその中を磁束が貫こうとすると、その磁束を打ち消すように閉ループ電流が流れ、磁束を打ち消す。そのため、外部回路、もしくは、増幅器を構成するトランジスタの他の部分との磁束を介した結合を弱くすることができ、磁気的な結合を介した雑音や予期し得ない寄生発振を防ぐことができる。
【００３４】
次に、短絡された閉ループ１７の有無によって生じる差異について図８乃至図１１を参照して説明する。図８は、本実施形態と同様に隣接するトランジスタ間に短絡閉ループ１７を配置した場合のレイアウトとループ電流を示す図であり、図９は図８に示す切断線Ｃ−Ｃで切断した断面図である。また、図１０は、短絡された閉ループを配置しなかった場合のレイアウトとループ電流を示す図であり、図１１は図１０に示す切断線Ｄ−Ｄで切断した断面図である。
【００３５】
まず、図１０に示すように、短絡された閉ループ１７を設けない場合には、隣接するトランジスタ間にループ電流２１が流れると、この電流２１によって図１１中、矢印で示した向きに磁束２３が発生する。上記ループ電流２１により発生する起電力Ｖ１は、このループがもつ自己インダクタンスをＬ１とし、ループ電流２１の値をＩ１とすると、次の式で表すことができる。
【数４】
【００３６】
次に、図８に示すように、隣接するトランジスタ間に短絡された閉ループ１７を設けた場合、トランジスタが形成するループの自己インダクタンスをＬ１とし、インダクタンス短絡された閉ループ１７がもつ自己インダクタンスをＬ２とし、この二つのループの間の相互インダクタンスをＭとすると、これらの間には次の関係式が成立する。
【数５】
【００３７】
ここで、ｋは二つのループ間の磁気的な結合の強さを示す結合係数である。また、短絡された閉ループ１７にループ電流２２が流れたときに発生する逆起電力Ｖ２は、トランジスタが形成するループに流れるループ電流２１の値をＩ１、閉ループ１７に流れる電流２２の値をＩ２とすると、次の式で表される。
【数６】
【００３８】
今、短絡された閉ループ１７のループ抵抗が十分小さく、発生する逆起電力をＶ２＝０と見なすことができるならば、次の関係が得られる。
【数７】
【００３９】
したがって、隣接するトランジスタ間に形成されるループに発生する逆起電力Ｖ１は、このループに流れるループ電流２１によって次の式で表される。
【数８】
【００４０】
この式は短絡された閉ループ１７を設けた場合と、設けない場合とでは、同じループ電流Ｉ１の時間変化によって発生する逆起電力Ｖ２の大きさは、（１−ｋ２）倍となることを示している。したがって、二つのループ間の相互インダクタンスＭが大きいほど、言い換えると二つのループ間の結合が強いほど、逆起電力の発生を抑制する効果が大きいことがわかる。この理由は、隣接するトランジスタが形成するループにループ電流２１が流れると、図９中で実線の矢印で示した向きに磁束２３が発生するが、同時に短絡された閉ループ１７に誘導電流２２が発生することによって、図９中の一点鎖線の矢印で示した向きに磁束２４が発生して打ち消しあうためである。
【００４１】
以上説明したように、本実施形態によれば、シリコン基板上に形成されたＭＯＳ型トランジスタに大きな電力を投入した際にチャネルで生じる発熱を、効率的に外部に排出するため、チャネル温度の上昇を抑制し、出力の低下を防ぎ、熱雑音の影響を抑制することができる。また、隣接するトランジスタ間に形成される閉ループに誘起される逆起電力や寄生発振を抑制して、安定に動作するとともに信頼性に優れた高周波電力増幅器を得ることができる。
【００４２】
（第２実施形態）
次に、本発明の第２実施形態による高周波電力増幅器を図１２乃至図１３を参照して説明する。本実施形態の高周波電力増幅器は、複数のＮ型ＭＯＳ型トランジスタ４０を備えており、これらのトランジスタ４０のレイアウトを図１２に示す。図１３は図１２に示す切断線Ａ−Ａで切断した断面図、図１４は、図１２および図１３に示したこれらのトランジスタ４０の等価回路を示す図である。
【００４３】
本実施形態によるＮ型ＭＯＳトランジスタ４０は、第１実施形態と同様、Ｐ型半導体基板、例えばＰ型シリコン基板２に形成されている。大きなドレイン電流を流すことができるように、複数のトランジスタ４０を並列接続することにより構成されている。各トランジスタ４０は、素子分離領域３によって分離された素子領域４に形成されている。そして、各トランジスタ４０は、素子領域４に離間して形成されたＮ型のソース領域６およびドレイン領域５と、ソース領域６とドレイン領域５との間の素子領域４上に形成されたゲート絶縁膜７と、このゲート絶縁膜７上に形成されたゲート電極１２と、ソース領域６およびドレイン領域５にそれぞれ接続されるソース電極１４およびドレイン電極１３と、を備えている。各トランジスタ４０のゲート電極１２、ドレイン電極１３、およびソース電極１４は、複数のトランジスタの配列された方向に延在する、ゲート電極配線１２Ａ、ドレイン電極配線１３Ａ、ソース電極配線１４Ａにそれぞれ接続されている。
【００４４】
第２実施形態においても、発熱の影響を抑制するために、並列接続された個々のトランジスタ４０は、隣接するトランジスタとの間が、素子分離領域３によって一定の間隔で隔てられている。
【００４５】
また、第２実施形態においても、隣接して配置されたトランジスタとトランジスタの間には短絡された閉ループ１７が配置されている。第１実施形態との違いは、短絡された閉ループ１７がゲート電極１２と同じ配線層により形成される点である。この閉ループ１７は、一度ビア２５を介して別の配線層に接続され、さらにコンタクト１８を介してＰ型基板２に接続されている。
【００４６】
また、本実施形態においては、閉ループ１７を挟んで隣接して配置されたトランジスタにおいては、第１実施形態と異なり、閉ループ１７に最も近接する電極は同種の電極となっている。すなわち、閉ループ１７に最も近接する電極としては、隣接して配置されたトランジスタのうち一方トランジスタにおいては、ドレイン電極であるなら、他方のトランジスタにおいてもドレイン電極となっており、上記一方のトランジスタにおいてはソース電極であるならば、他方のトランジスタにおいてもソース電極となっている。しかし、第１実施形態と同様に、閉ループ１７を挟んで隣接して配置されたトランジスタにおいては、閉ループ１７に最も近接する電極は異種の電極となっていてもよい。
【００４７】
第２実施形態においては、短絡された閉ループ１７を、ゲート電極１２と同じ配線層を用いて形成することにより、閉ループ１７の一部分はドレイン電極１３またはソース電極１４に平行となるように、素子領域４に形成される。このため、閉ループ１７は、できる限りトランジスタに近接して配置することが可能となる。これにより、短絡された閉ループ１７と、隣接するトランジスタ間に形成されるループとの間の相互インダクタンスＭを大きくすることができ、磁気的な結合係数ｋを大きくすることができる。そのため、閉ループにループ電流が流れた場合に発生する逆起電力を大幅に低減することができる。
【００４８】
また、第１実施形態と比較すると、第２実施形態では、トランジスタのチャネル部分を素子分離領域３から離して配置することが可能となる。これにより、素子分離領域３を形成するプロセスにおいて素子領域４に生じる応力がトランジスタ特性に与える影響を低減することができる。
【００４９】
また、第２実施形態における一つの短絡された閉ループ１７に着目すると、その両側に配置されたトランジスタのソースどうし、もしくはドレインどうしと接するように配置されている。図１４（ａ）、（ｂ）は、第２実施形態のレイアウト配置による効果を示す等価回路である。図１４（ａ）は第２実施形態のレイアウト配置により、短絡された閉ループ１７が、その両側に配置されたトランジスタのソースのみに近接するように配置した場合、図１４（ｂ）は第２実施形態の配置とは異なり、短絡された閉ループ１７が、その両側に配置されたトランジスタのうち一方にはソースに近接し、他方はドレインに近接するように配置した場合の等価回路である。ともに、短絡された閉ループ１７は、接地電位に対して抵抗２０を介して接続されている。図１４（ｂ）に示した配置の場合、一方のトランジスタのドレイン電位が高周波信号により高速に変動した場合、その影響が寄生容量を介して隣接するトランジスタのソース電位に伝えられる恐れがある。これに対して、図１４（ａ）に示した第２実施形態の配置の場合には、寄生容量を介した結合が、隣接するトランジスタのソース同士、あるいはドレイン同士を接続するため、高周波信号による電位変動の影響を受けにくい。
【００５０】
本実施形態も第１実施形態と同様に、シリコン基板上に形成されたＭＯＳ型トランジスタに大きな電力を投入した際にチャネルで生じる発熱を、効率的に外部に排出するため、チャネル温度の上昇を抑制し、出力の低下を防ぎ、熱雑音の影響を抑制することができる。また、隣接するトランジスタ間に形成される閉ループに誘起される逆起電力や寄生発振を抑制して、安定に動作するとともに信頼性に優れた高周波電力増幅器を得ることができる。
【００５１】
（第３実施形態）
次に、本発明の第３実施形態による高周波電力増幅器を図１５乃至図１６を参照して説明する。本実施形態の高周波電力増幅器は、複数のＮ型ＭＯＳ型トランジスタ５０を備えており、これらのトランジスタ５０のレイアウトを図１５に示す。図１６は図１５に示す切断線Ａ−Ａで切断した断面図である。
【００５２】
本実施形態によるＮ型ＭＯＳトランジスタ５０は、第１実施形態と同様、Ｐ型半導体基板、例えばＰ型シリコン基板２に形成されている。大きなドレイン電流を流すことができるように、複数のトランジスタ５０を並列接続することにより構成されている。各トランジスタ５０は、素子領域４に形成されている。そして、各トランジスタ１は、素子領域４に離間して形成されたＮ型のソース領域６およびドレイン領域５と、ソース領域６とドレイン領域５との間の素子領域４上に形成されたゲート絶縁膜７と、このゲート絶縁膜７上に形成されたゲート電極１２と、ソース領域６およびドレイン領域５にそれぞれ接続されるソース電極１４およびドレイン電極１３と、を備えている。各トランジスタ５０のゲート電極１２、ドレイン電極１３、およびソース電極１４は、複数のトランジスタの配列された方向に延在する、ゲート電極配線１２Ａ、ドレイン電極配線１３Ａ、ソース電極配線１４Ａにそれぞれ接続されている。
【００５３】
第３実施形態においても、発熱の影響を抑制するために、並列接続された個々のトランジスタ５０は、隣接するトランジスタとの間が一定の間隔で隔てられ、隣接するトランジスタ間に短絡された閉ループ１７が設けられている。第１および第２実施形態においては、隣り合うトランジスタとトランジスタの間に素子分離領域が設けられ、電気的に分離されていたが、第３実施形態においては、短絡された閉ループ１７はダミーのゲート電極からなっており、このダミーのゲート電極１７のみにより分離されている。ダミーのゲート電極１７は、ゲート電極１２と同じ層で形成されており、チャネルがＯＮしないよう一定電位に保たれている。これにより、隣り合うトランジスタは、素子分離領域を設けていないにも関わらず、電気的には分離されている。
【００５４】
なお、本実施形態においては、閉ループ１７を挟んで隣接して配置されたトランジスタにおいては、第２実施形態と同様に、閉ループ１７に最も近接する電極は同種の電極となっている。すなわち、閉ループ１７に最も近接する電極としては、隣接して配置されたトランジスタのうち一方トランジスタにおいては、ドレイン電極であるなら、他方のトランジスタにおいてもドレイン電極となっており、上記一方のトランジスタにおいてはソース電極であるならば、他方のトランジスタにおいてもソース電極となっている。しかし、閉ループ１７を挟んで隣接して配置されたトランジスタにおいては、第１実施形態と同様に、閉ループ１７に最も近接する電極は異種の電極となっていてもよい。
【００５５】
一般に素子分離領域の材料にはＳｉＯ２が用いられているが、ＳｉＯ２の熱伝導率は、シリコン単結晶と比較して１／１００以下である。このため、ＳｉＯ２からなる素子分離領域を設けないほうが、放熱の観点からは優れている。したがって、第３実施形態に係るトランジスタは、高周波電力増幅器のトランジスタとして、第１および第２実施形態に係るトランジスタよりもさらに信頼性、低雑音、出力電力が優れていることが期待される。
【００５６】
第３実施形態においても、隣接して配置されたトランジスタとトランジスタの間には短絡された閉ループが配置されているが、第２実施形態との構成上の違いは、短絡された閉ループが素子を分離するために設けられたダミーゲート電極１７を兼ねている点である。また、閉ループ１７の内部には、その直下に設けられたＮ型拡散層２９に接続された複数のループ内コンタクト２７が設けられている。このループ内コンタクト２７には金属配線が接続されており、この金属配線を介してトランジスタから発生した熱を拡散層２９を介して外部に放出しやすくなる。また、ループ内コンタクト２７には一定の電位が印加されているとともに、ループ内コンタクト２７は格子状に配列されている。
【００５７】
本実施形態も第１実施形態と同様に、シリコン基板上に形成されたＭＯＳ型トランジスタに大きな電力を投入した際にチャネルで生じる発熱を、効率的に外部に排出するため、チャネル温度の上昇を抑制し、出力の低下を防ぎ、熱雑音の影響を抑制することができる。また、隣接するトランジスタ間に形成される閉ループに誘起される逆起電力や寄生発振を抑制して、安定に動作するとともに信頼性に優れた高周波電力増幅器を得ることができる。
【００５８】
（第４実施形態）
次に、本発明の第４実施形態による携帯型無線端末の送信回路のブロック図を図１７に示す。本実施形態の携帯型無線端末は、第１乃至第３実施形態のいずれかの電力増幅器を備えている。この送信回路では、図示しないベースバンド回路から直交デジタル信号ＩとＱを受け取り、局所発振器ＬＯのミキサＭＩＸ１、ＭＩＸ２において位相が９０度異なるように高周波信号により変調される。そして、この変調された信号が加算器ＡＤで加算された後、バンドパスフィルタＢＰＦを通過する。バンドパスフィルタＢＰＦを通過した信号は電力増幅器ＰＡにより増幅され、アンテナＡＮＴから電磁波として輻射される。電力増幅器ＰＡとして、第１乃至第３実施形態のいずれかの電力増幅器が用いられる。
【００５９】
以上説明したように、第１乃至第３実施形態のいずれかの高周波電力増幅器を用いることにより、熱雑音の影響が少なく、高周波動作が安定で、かつ信頼性に優れた携帯型無線端末を得ることができる。
【図面の簡単な説明】
【００６０】
【図１】第１実施形態による高周波電力増幅器に係るＭＯＳトランジスタのレイアウトを示す図。
【図２】第１実施形態による高周波電力増幅器に係るＭＯＳトランジスタの断面図。
【図３】第１実施形態による高周波電力増幅器に係るＭＯＳトランジスタの等価回路図。
【図４】第１実施形態の比較例に係るＭＯＳトランジスタのレイアウトを示す図。
【図５】比較例に係るＭＯＳトランジスタの断面図。
【図６】比較例に係るＭＯＳトランジスタの等価回路図。
【図７】第１実施形態と比較例における熱の収支と出力電力の関係を示す図。
【図８】短絡された閉ループがある場合のレイアウトとループ電流を示す図。
【図９】図８に示す切断線Ｃ−Ｃで切断した断面における発生される磁束を示す図。
【図１０】短絡された閉ループがない場合のレイアウトとループ電流を示す図。
【図１１】図１０に示す切断線Ｄ−Ｄで切断した断面における発生される磁束を示す図。
【図１２】第２実施形態による高周波電力増幅器に係るＭＯＳトランジスタのレイアウトを示す図。
【図１３】第２実施形態による高周波電力増幅器に係るＭＯＳトランジスタの断面図。
【図１４】第２実施形態による高周波電力増幅器に係るＭＯＳトランジスタの等価回路図。
【図１５】第３実施形態による高周波電力増幅器に係るＭＯＳトランジスタのレイアウトを示す図。
【図１６】第３実施形態による高周波電力増幅器に係るＭＯＳトランジスタの断面図。
【図１７】第４実施形態による携帯型無線端末の送信回路のブロック図。
【符号の説明】
【００６１】
１ Ｎ型ＭＯＳトランジスタ
２ Ｐ型半導体基板
３ 素子分離領域
４ 素子領域
５ ドレイン領域
６ ソース領域
７ ゲート絶縁膜
１２ ゲート電極
１３ ドレイン電極
１４ ソース電極
１７ 短絡された閉ループ
１８ 基板コンタクト
２０ 抵抗
２１ 隣接トランジスタ間を流れるループ電流
２２ 短絡された閉ループを流れるループ電流
２３ 隣接トランジスタ間を流れるループ電流により発生する磁束
２４ 短絡された閉ループを流れるループ電流により発生する磁束
２５ 短絡された閉ループと基板コンタクト間を接続するための配線用ビア
２６ 短絡された閉ループとソース間、あるいは短絡された閉ループとドレイン間の寄生容量
２７ ループ内コンタクト
【特許請求の範囲】
【請求項１】
半導体基板上に並列に配置され、それぞれがソース電極、ゲート電極、およびドレイン電極を有する複数のＭＯＳトランジスタと、
前記複数のＭＯＳトランジスタのうち隣接するＭＯＳトランジスタ間に設けられた短絡した導体からなる閉ループと、
を備え、前記複数のＭＯＳトランジスタのソース電極、ゲート電極、およびドレイン電極はそれぞれ並列に接続されていることを特徴とする高周波電力増幅器。
【請求項２】
前記閉ループは抵抗を介して定電圧源に接続されたことを特徴とする請求項１記載の高周波電力増幅器。
【請求項３】
前記複数のＭＯＳトランジスタはそれぞれ素子分離領域によって分離された素子領域に形成され、前記閉ループは前記素子分離領域に形成されていることを特徴とする請求項１または２記載の高周波電力増幅器。
【請求項４】
前記複数のＭＯＳトランジスタはそれぞれ素子分離領域によって分離された素子領域に形成され、前記閉ループは一部分が前記素子領域に形成され残りの部分が前記素子分離領域に形成されていることを特徴とする請求項１または２記載の高周波電力増幅器。
【請求項５】
前記複数のＭＯＳトランジスタは同一の素子領域に形成され、前記閉ループは一部分がダミーのゲート電極であることを特徴とする請求項１または２記載の高周波電力増幅器。
【請求項６】
上記閉ループの少なくとも一部は上記複数のＭＯＳトランジスタのゲート電極と同じ配線層で形成されることを特徴とする請求項４または５記載の高周波電力増幅器。
【請求項７】
前記閉ループに最も近接して配置される、隣接するＭＯＳトランジスタの電極は、ソース電極またはドレイン電極であることを特徴とする請求項１乃至６のいずれかに記載の高周波電力増幅器。
【請求項８】
請求項１乃至７のいずれかに記載の電力増幅器を送信回路に備えたことを特徴とする携帯型無線端末。
【請求項１】
半導体基板上に並列に配置され、それぞれがソース電極、ゲート電極、およびドレイン電極を有する複数のＭＯＳトランジスタと、
前記複数のＭＯＳトランジスタのうち隣接するＭＯＳトランジスタ間に設けられた短絡した導体からなる閉ループと、
を備え、前記複数のＭＯＳトランジスタのソース電極、ゲート電極、およびドレイン電極はそれぞれ並列に接続されていることを特徴とする高周波電力増幅器。
【請求項２】
前記閉ループは抵抗を介して定電圧源に接続されたことを特徴とする請求項１記載の高周波電力増幅器。
【請求項３】
前記複数のＭＯＳトランジスタはそれぞれ素子分離領域によって分離された素子領域に形成され、前記閉ループは前記素子分離領域に形成されていることを特徴とする請求項１または２記載の高周波電力増幅器。
【請求項４】
前記複数のＭＯＳトランジスタはそれぞれ素子分離領域によって分離された素子領域に形成され、前記閉ループは一部分が前記素子領域に形成され残りの部分が前記素子分離領域に形成されていることを特徴とする請求項１または２記載の高周波電力増幅器。
【請求項５】
前記複数のＭＯＳトランジスタは同一の素子領域に形成され、前記閉ループは一部分がダミーのゲート電極であることを特徴とする請求項１または２記載の高周波電力増幅器。
【請求項６】
上記閉ループの少なくとも一部は上記複数のＭＯＳトランジスタのゲート電極と同じ配線層で形成されることを特徴とする請求項４または５記載の高周波電力増幅器。
【請求項７】
前記閉ループに最も近接して配置される、隣接するＭＯＳトランジスタの電極は、ソース電極またはドレイン電極であることを特徴とする請求項１乃至６のいずれかに記載の高周波電力増幅器。
【請求項８】
請求項１乃至７のいずれかに記載の電力増幅器を送信回路に備えたことを特徴とする携帯型無線端末。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２００８−２４４０９４（Ｐ２００８−２４４０９４Ａ）
【公開日】平成２０年１０月９日（２００８．１０．９）
【国際特許分類】
【出願番号】特願２００７−８１７０５（Ｐ２００７−８１７０５）
【出願日】平成１９年３月２７日（２００７．３．２７）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２０年１０月９日（２００８．１０．９）
【国際特許分類】
【出願日】平成１９年３月２７日（２００７．３．２７）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]