半導体装置および半導体装置の駆動方法

【課題】新たな構造の半導体装置を提供し、書き込み後の当該半導体装置のメモリセルのしきい値電圧のばらつきを小さくし、動作電圧を低減する、または記憶容量を増大する。
【解決手段】酸化物半導体を用いたトランジスタと、酸化物半導体以外の材料を用いたトランジスタとをそれぞれ有する複数のメモリセルと、複数のメモリセルを駆動する駆動回路と、駆動回路に供給する複数の電位を生成する電位生成回路と、を有し、駆動回路は、
データバッファと、複数のメモリセルのそれぞれに複数の電位のうちいずれか一の電位をデータとして書き込む書き込み回路と、メモリセルに書き込まれたデータを読み出す読み出し回路と、読み出されたデータと、データバッファに保持されたデータとが一致するか否かをベリファイするベリファイ回路と、を有する。

【特許請求の範囲】
【請求項１】
酸化物半導体を用いたトランジスタと、酸化物半導体以外の材料を用いたトランジスタと、をそれぞれ有する複数のメモリセルと、
前記複数のメモリセルを駆動する駆動回路と、
前記駆動回路に供給する複数の電位を生成する電位生成回路と、を有し、
前記駆動回路は、
前記複数のメモリセルのそれぞれに書き込むデータを保持するデータバッファと、
前記データバッファに保持された前記データに基づいて前記複数のメモリセルのそれぞれに前記複数の電位のうちいずれか一の電位をデータとして書き込む書き込み回路と、
前記メモリセルに書き込まれた前記データを読み出す読み出し回路と、
読み出された前記データと、前記データバッファに保持された前記データとが一致するか否かをベリファイするベリファイ回路と、を有し、
読み出された前記データと、前記データバッファに保持された前記データとが一致したメモリセルでは、書き込み電位が前記一の電位に決定され、
読み出された前記データと、前記データバッファに保持された前記データとが一致しないメモリセルでは、書き込み電位が前記複数の電位のうちの別の一の電位に変更されることを特徴とする半導体装置。
【請求項２】
酸化物半導体を用いたトランジスタおよび酸化物半導体以外の材料を用いたトランジスタをそれぞれ有する複数のメモリセルと、
データバッファ、書き込み回路、読み出し回路およびベリファイ回路を有する駆動回路と、
複数の電位を生成する電位生成回路と、を有し、
前記データバッファは、前記書き込み回路に電気的に接続され、
前記書き込み回路は、複数の第１の信号線を介して前記電位生成回路に電気的に接続され、
前記書き込み回路は、第２の信号線を介して前記複数のメモリセルのそれぞれに電気的に接続され、
前記読み出し回路は、第３の信号線を介して前記複数のメモリセルのそれぞれに電気的に接続され、
前記ベリファイ回路は、前記読み出し回路、前記データバッファおよび前記書き込み回路に電気的に接続され、
前記酸化物半導体を用いたトランジスタのソースまたはドレインの一方は、前記酸化物半導体以外の材料を用いたトランジスタのゲートに電気的に接続され、
前記第２の信号線は、前記複数のメモリセルがそれぞれ有する前記酸化物半導体を用いたトランジスタのソースまたはドレインの他方に電気的に接続され、
前記第３の信号線は、前記複数のメモリセルがそれぞれ有する前記酸化物半導体以外の材料を用いたトランジスタのソースまたはドレインの一方に電気的に接続されていることを特徴とする半導体装置。
【請求項３】
請求項１または２において、
前記電位生成回路で生成される前記複数の電位の大きさはそれぞれ異なっていることを特徴とする半導体装置。
【請求項４】
請求項１において、
前記酸化物半導体を用いたトランジスタのソースまたはドレインの一方は、前記酸化物半導体以外の材料を用いたトランジスタのゲートに電気的に接続されていることを特徴とする半導体装置。
【請求項５】
請求項１において、
前記書き込み回路は、前記複数のメモリセルがそれぞれ有する前記酸化物半導体を用いたトランジスタのソースまたはドレインの他方に電気的に接続され、
前記読み出し回路は、前記複数のメモリセルがそれぞれ有する前記酸化物半導体以外の材料を用いたトランジスタのソースまたはドレインの一方に電気的に接続されていることを特徴とする半導体装置。
【請求項６】
請求項２において、
前記データバッファは、前記複数のメモリセルのそれぞれに書き込むデータを保持する機能を有し、
前記書き込み回路は、前記データバッファに保持された前記データに基づいて、前記複数のメモリセルのそれぞれに前記複数の電位のうちいずれか一の電位をデータとして書き込む機能を有し、
前記読み出し回路は、前記メモリセルに書き込まれた前記データを読み出す機能を有し、
前記ベリファイ回路は、読み出された前記データと、前記データバッファに保持された前記データとが一致するか否かをベリファイする機能を有することを特徴とする半導体装置。
【請求項７】
請求項６において、
読み出された前記データと、前記データバッファに保持された前記データとが一致した前記メモリセルでは、書き込み電位が前記一の電位に決定され、
読み出された前記データと、前記データバッファに保持された前記データとが一致しない前記メモリセルでは、書き込み電位が前記複数の電位のうちの別の一の電位に変更されることを特徴とする半導体装置。
【請求項８】
請求項１乃至７のいずれか一項において、
前記複数のメモリセルのしきい値電圧は、ばらつきを有することを特徴とする半導体装置。
【請求項９】
請求項１乃至８のいずれか一項において、
前記酸化物半導体以外の材料を用いたトランジスタは、半導体材料を含む基板に設けられたチャネル形成領域を有することを特徴とする半導体装置。
【請求項１０】
請求項１乃至９のいずれか一項において、
前記酸化物半導体は、Ｉｎ、ＧａおよびＺｎを含んでいる酸化物半導体材料を有することを特徴とする半導体装置。
【請求項１１】
酸化物半導体を用いたトランジスタと、
酸化物半導体以外の材料を用いたトランジスタと、をそれぞれ有する複数のメモリセルを有し、
前記複数のメモリセルのそれぞれに書き込むデータを保持し、
保持された前記データに基づいて前記複数のメモリセルのそれぞれに複数の電位のうちいずれか一の電位をデータとして書き込み、
前記メモリセルに書き込まれた前記データを読み出し、
読み出された前記データと、データバッファに保持された前記データとが一致するか否かをベリファイし、
読み出された前記データと、前記データバッファに保持された前記データとが一致した前記メモリセルでは、書き込み電位が前記一の電位に決定され、
読み出された前記データと、前記データバッファに保持された前記データとが一致しない前記メモリセルでは、書き込み電位が前記複数の電位のうちの別の一の電位に変更されることを特徴とする半導体装置の駆動方法。
【請求項１２】
請求項１１において、
読み出された前記データと、前記データバッファに保持された前記データとが一致しない前記メモリセルの書き込み電位が前記別の一の電位に変更された後、再度書き込み、読み出し、およびベリファイが行われ、
当該ベリファイ後に、読み出された前記データと、前記データバッファに保持された前記データとが一致した前記メモリセルでは、書き込み電位が前記別の一の電位に決定され、
読み出された前記データと、前記データバッファに保持された前記データとが一致しない前記メモリセルでは、書き込み電位が前記複数の電位のうちのさらに別の一の電位に変更されることを特徴とする半導体装置の駆動方法。

【図１】