半導体装置の製造方法、半導体装置
【課題】絶縁層上に結晶性の良好な半導体層を形成することができる、半導体装置の製造方法を提供する。
【解決手段】絶縁層４１上に厚さ４ｎｍ〜１μｍの非晶質の半導体層４３を形成する工程と、この半導体層４３に対して、波長が３５０ｎｍ〜５００ｎｍの範囲内のエネルギービームを照射することにより、半導体層４３を結晶化させる工程とを含んで、半導体装置を製造する。
【解決手段】絶縁層４１上に厚さ４ｎｍ〜１μｍの非晶質の半導体層４３を形成する工程と、この半導体層４３に対して、波長が３５０ｎｍ〜５００ｎｍの範囲内のエネルギービームを照射することにより、半導体層４３を結晶化させる工程とを含んで、半導体装置を製造する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、結晶化シリコン層（薄膜、厚膜等）を含む半導体装置の製造方法と、この製造方法により製造することができる半導体装置に係わる。
【背景技術】
【０００２】
フラットパネルディスプレイ（ＦＰＤ）においては、ガラス基板上に形成した薄膜に、ＴＦＴ（薄膜トランジスタ）を形成して、画像を表示する表示素子の駆動を行っている。
【０００３】
従来から、高性能ＴＦＴ（薄膜トランジスタ）として、移動度の高さや成膜の容易性から、ポリシリコンＴＦＴが使用されている。移動度は、有機ＴＦＴが０．５ｃｍ２／Ｖｓ以下、水素化アモルファスシリコンＴＦＴが０．３〜１ｃｍ２／Ｖｓであるのに対して、ポリシリコンＴＦＴは１０〜４００ｃｍ２／Ｖｓと大きくすることが可能である。
このポリシリコンＴＦＴは、ガラス基板上にＣＭＯＳ構造を形成することが可能である唯一の構成である。
【０００４】
このようなポリシリコンＴＦＴの典型例として、トップゲート型の薄膜トランジスタの概略断面図を、図２２に示す。
図２２に示すように、ガラス基板等のパネル５１上に、バッファ層５２を介して、薄膜トランジスタのポリシリコン薄膜５３が形成されている。ポリシリコン薄膜５３の中央部の上には、ゲート絶縁膜５４を介して、ゲート電極５５が形成されている。ポリシリコン薄膜５３とゲート電極５５は、層間絶縁層５６に覆われている。そして、ポリシリコン薄膜５３の左右端部には、層間絶縁層５６に形成されたコンタクトホールを通じて、電極層５７が接続されている。
【０００５】
さらに高機能のフラットパネルディスプレイを実現するためには、ガラス基板だけでなく、プラスチック基板やフレキシブルな基板材料から成る、任意の基板上に、トランジスタ等の機能回路素子を形成することが求められる。
例えば、ガラス基板、さらにはプラスチック基板上に、ディスプレイの画素部及び周辺回路部だけでなく、機能センサ、メモリ、Ａ／Ｄ（アナログ／デジタル）コンバータ、Ｄ／Ａ（デジタル／アナログ）コンバータ、さらには、ＣＰＵ等、様々な機能回路素子を配置した構成とすることが考えられる。
【０００６】
ここで、ガラス基板やプラスチック基板等の、絶縁基板上に、ディスプレイの画素部及び機能システムを設けた構成の概略平面図を、図２３に示す。
図２３に示すように、ガラス基板やプラスチック基板等の絶縁基板１０１の上に、ディスプレイの画素部（表示部）１０７が形成されており、この画素部（表示部）１０７の周囲の絶縁基板１０１上に、各種の回路素子のチップ等が配置されて、半導体装置から成る表示装置１００が構成されている。
【０００７】
回路素子としては、図中左側に配置された、ＣＰＵ（Central Processing Unit）１０２、ＲＯＭ（Read Only Memory）１０３、ＲＡＭ（Random Access Memory）１０４、Ａ／Ｄコンバータ１０５や、図中上側に配置された、画素部１０７の駆動を行うためのドライバＩＣ１０６等が設けられている。
これらの回路素子（１０２，１０３，１０４，１０５，１０６）は、絶縁基板１０１上に取り付けられたチップによって、構成されている。
【０００８】
そして、図２３に示した構成のような、ガラス基板やプラスチック基板等の絶縁基板上に機能システムを構成した、いわゆるＳｏＧ（System on Glass）、ＳｏＰ（System on Panel）を目指して、研究開発が進められている（例えば、非特許文献１を参照）。
【０００９】
ポリシリコンＴＦＴにおいては、ポリシリコン（多結晶シリコン）の結晶粒を増大させることによって、伝導キャリアの高移動度化がなされている。
【００１０】
ＦＰＤにおいては、表示素子の駆動のために、ポリシリコンＴＦＴの他にも、有機半導体薄膜、酸化物半導体（ＩＧＺＯ）によるＴＦＴ等も期待され、可能性を秘めているが、これらの材料では、信頼性、集積機能性がまだ充分に実現されていない。
【００１１】
プラスチック基板等にポリシリコンＴＦＴを形成するためには、プラスチック基板への熱の影響が少なくなるように、ポリシリコンを形成することが求められる。
そのためには、例えば、低温でポリシリコン層を形成する方法を採用することが考えられる。
【先行技術文献】
【非特許文献】
【００１２】
【非特許文献１】松尾直人、「ナノテクノロジーonディスプレイ」、月刊ディスプレイ、２００６年、ｐ．１
【発明の概要】
【発明が解決しようとする課題】
【００１３】
絶縁基板上にポリシリコン薄膜を形成する場合、ポリシリコン薄膜を、直接、成膜形成するよりも、非晶質シリコン薄膜を形成してから、非晶質シリコン薄膜を結晶化する方が、結晶性が良好なポリシリコン薄膜を形成することができる。
【００１４】
従来からガラス基板上に形成した非晶質シリコン薄膜を結晶化する方法として採用されているＳＰＣ法（ＦＡ法）では、炉内でゆっくり加熱するために時間がかかる。また、シリコンを溶融させないで結晶化させるため、膜中に欠陥が残りやすくなる。
さらに、炉内にて高温で加熱するため、プラスチック基板上に形成したシリコン膜の結晶化には使用できない。
【００１５】
また、紫外線のパルスであるエキシマレーザを照射して結晶化する方法（ＥＬＡ法）も考えられるが、その波長帯のシリコンでの吸収係数が大きいため、層内（膜面に垂直な深さ方向）に温度分布が生じやすく、厚さが１００ｎｍを超える厚いシリコン層では、良好な結晶化が困難である。
【００１６】
上述した問題の解決のために、本発明においては、絶縁層上に結晶性の良好な半導体層を形成することができる、半導体装置の製造方法を提供するものである。また、この製造方法により得られる半導体装置を提供するものである。
【課題を解決するための手段】
【００１７】
本発明の半導体装置の製造方法は、絶縁層上に厚さ４ｎｍ〜１μｍの非晶質の半導体層を形成する工程と、この半導体層に対して、波長が３５０ｎｍ〜５００ｎｍの範囲内のエネルギービームを照射することにより、半導体層を結晶化させる工程を含むものである。
【００１８】
上述の本発明の半導体装置の製造方法において、半導体層をＳｉ，Ｇｅ，Ｃから選ばれる１種以上の元素を含む構成とすることができる。
上述の本発明の半導体装置の製造方法において、絶縁層として、ガラス又はプラスチックを使用することができる。
上述の本発明の半導体装置の製造方法において、非晶質の半導体層を形成する工程を、スパッタ放電不活性ガスとして、Ｎｅガス又はＮｅガスを含む混合ガスを用いた、スパッタ法により行うことができる。
上述の本発明の半導体装置の製造方法において、プラズマＣＶＤ法により非晶質の半導体層を形成する工程を行った後、脱水素のための熱処理工程は行わないで、半導体層を結晶化する工程を行う構成とすることができる。
上述の本発明の半導体装置の製造方法において、半導体層を結晶化させる工程の途中又は前後において、半導体層に能動素子の不純物領域を導入する工程をさらに含む構成とすることができる。
上述の本発明の半導体装置の製造方法において、絶縁層をプラスチックにより形成し、プラスチックとしてポリイミド樹脂、ポリアミドイミド樹脂、ポリシリセスキオキサンから選ばれる１種以上を使用する構成とすることができる。
上述の本発明の半導体装置の製造方法において、さらに、絶縁層上に、厚さが０．２〜１．５μｍであり、Ｚｎ,Ｓ，Ｓｉ，Ｏの各成分を各々３原子％以上含む材料から成るバッファ層を形成し、その後、バッファ層上に半導体層を形成する構成とすることができる。
【００１９】
本発明の半導体装置は、厚さ４ｎｍ〜１μｍの非晶質の半導体層に対して、波長が３５０ｎｍ〜５００ｎｍの範囲内のエネルギービームを照射して結晶化を行って得られた結晶質の半導体層と、この結晶質の半導体層に形成された不純物領域を含む能動素子とを有するものである。
【００２０】
上述の本発明の半導体装置において、能動素子が薄膜トランジスタであり、非晶質の半導体層の厚さが４ｎｍ〜１００ｎｍの範囲内であり、不純物領域が薄膜トランジスタのソース領域及びドレイン領域である構成とすることができる。
上述の本発明の半導体装置において、能動素子がＰＩＮダイオードであり、非晶質の半導体層の厚さが３００ｎｍ〜１μｍの範囲内であり、前記不純物領域が前記ＰＩＮダイオードのｐ型領域とｉ型領域とｎ型領域である構成とすることができる。また、さらに、結晶質の半導体層の上に、非晶質の第２の半導体層が形成され、この非晶質の第２の半導体層に第２のＰＩＮダイオードが形成されている構成とすることができる。
上述の本発明の半導体装置において、非晶質の半導体層がＳｉ，Ｇｅ，Ｃから選ばれる１種以上の元素を含む構成とすることができる。
上述の本発明の半導体装置において、半導体層の下層に絶縁層が設けられ、この絶縁層がガラス又はプラスチックにより形成されている構成とすることができる。
上述の本発明の半導体装置において、絶縁層がプラスチックにより形成されており、プラスチックとしてポリイミド樹脂、ポリアミドイミド樹脂、ポリシリセスキオキサンから選ばれる１種以上が用いられている構成とすることができる。
上述の本発明の半導体装置において、さらに、絶縁層と半導体層との間に、厚さが０．２〜１．５μｍであり、Ｚｎ,Ｓ，Ｓｉ，Ｏの各成分を各々３原子％以上含む材料から成るバッファ層が設けられている構成とすることができる。
【発明の効果】
【００２１】
上述の本発明の半導体装置の製造方法によれば、波長３５０ｎｍ〜５００ｎｍの範囲内のエネルギービームを照射して、結晶化を行うので、比較的短い時間で結晶化を行うことができ、平坦性、均一性、結晶性、安定性に優れた、結晶質の半導体層が得られる。
さらに、エネルギービームの照射条件を変えることにより、小さい粒子から大きい粒子までの幅広い範囲の粒子を形成することが可能になり、結晶粒に異方性を持たせることも可能になる。
また、本発明の半導体装置の製造方法によれば、絶縁層にプラスチックを用いた場合でも、結晶化の際にプラスチックに影響を与えないようにすることが可能である。
【００２２】
上述の本発明の半導体装置の構成によれば、波長３５０ｎｍ〜５００ｎｍの範囲内のエネルギービームを照射して、結晶化を行って得られた半導体層に、能動素子の不純物領域が形成されている。結晶化によって得られた半導体層は、平坦性、均一性、結晶性、安定性に優れているので、特性の良好な能動素子を含む半導体装置を構成することが可能になる。
従って、薄膜トランジスタやダイオード等の能動素子を含む半導体装置を使用して、高機能のフラットパネルディスプレイや光センサ、太陽電池を、任意の基板上に形成することも可能になる。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１の実施の形態で使用する結晶化装置の概略構成図である。
【図２】非晶質の半導体層の結晶化を行う方法を説明する図である。
【図３】結晶化を行った後のシリコン層の断面ＴＥＭ像である。
【図４】結晶化して得られたシリコン層の分光エリプソメトリによる吸収率であるＫ−スペクトルの分析結果である。
【図５】結晶化して得られたシリコン層のＸ線回折法の結果である。
【図６】Ａ〜Ｃ 実施例の各試料のＳＥＭによる像である。
【図７】Ａ〜Ｃ 実施例の各試料のＴＥＭによる像である。
【図８】Ａ〜Ｃ 比較例の各試料のＡＦＭによる像である。
【図９】Ｄ、Ｅ 比較例の各試料のＡＦＭによる像である。
【図１０】Ａ〜Ｃ 実施例の各試料のＡＦＭによる像である。
【図１１】レーザの出力と結晶化後のシート抵抗との関係を示す図である。
【図１２】Ａ、Ｂ Ａｒガスを用いた場合とＮｅガスを用いた場合の結晶化後のシリコン層の分光エリプソメトリによるＮ及びｋのスペクトルを示す図である。
【図１３】Ａ、Ｂ 出力４．９Ｗと出力５．５Ｗとしたときの結晶化後のシリコン層のラマンスペクトルを示す図である。
【図１４】出力６Ｗでの結晶化の前後のシリコン層の分光エリプソメトリによるｋスペクトルを比較した図である。
【図１５】出力６Ｗで結晶化を行った後のシリコン層のＴＥＭによる像である。
【図１６】ＳＩＭＳにより測定した、出力６Ｗで結晶化を行った後のシリコン層の表面から深さまでの各元素の分布である。
【図１７】Ａ、Ｂ ポリイミド基板を用いた場合の結晶化前後のシリコン層の分光エリプソメトリによるスペクトルを比較した図である。
【図１８】本発明の第３の実施の形態の半導体装置の概略構成図（断面図）である。
【図１９】本発明の第４の実施の形態の半導体装置の概略構成図（断面図）である。
【図２０】本発明の第５の実施の形態の半導体装置の概略構成図（断面図）である。
【図２１】太陽光スペクトルと、非晶質シリコン及び多結晶シリコンの吸収スペクトルを示す図である。
【図２２】トップゲート型の薄膜トランジスタの概略断面図である。
【図２３】絶縁基板上にディスプレイの画素部及び機能システムを設けた構成の概略平面図である。
【発明を実施するための形態】
【００２４】
以下の順序により、本発明の実施の形態について説明する。
１．本発明の概要
２．第１の実施の形態
３．第２の実施の形態
４．第３の実施の形態
５．第４の実施の形態
６．第５の実施の形態
【００２５】
＜１．本発明の概要＞
まず、本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。
【００２６】
本発明の半導体装置の製造方法は、絶縁層上に厚さ４ｎｍ〜１μｍの非晶質の半導体層を形成する工程と、この非晶質の半導体層に対して、波長３５０ｎｍ〜５００ｎｍの範囲内のエネルギービームを照射して、半導体層を結晶化させる工程を有する。
【００２７】
絶縁層としては、ガラスやプラスチックから成る絶縁基板（もしくは絶縁材）、任意の基板（絶縁基板、金属板やメタルホイル、半導体基板等）の上に形成された絶縁層（例えば、酸化シリコン層等の酸化物層や窒化物層）を、使用することができる。
絶縁層のプラスチックとしては、高度に架橋構造を有するポリマー材料、例えば、ポリイミド樹脂、ポリアミドイミド樹脂、ポリシリセスキオキサンから選ばれる１種以上を使用することが好ましい。
【００２８】
非晶質の半導体層の半導体材料としては、シリコン層、ＳｉＧｅ層、Ｇｅ層、ＳｉＣ層等、Ｓｉ，Ｇｅ，Ｃを含む材料を使用することができる。また、必要に応じて、半導体層にｎ型不純物（リン等）又はｐ型不純物（ホウ素等）を注入して、導電性を高める。
半導体層をＳｉＧｅ層やＳｉＣ層等、Ｓｉ，Ｇｅ，Ｃのうちの２種類の元素を含む構成とした場合には、各元素の比率によって、バンドギャップや吸収係数を制御して、半導体層の光に対する感度を制御することが可能である。
【００２９】
波長３５０ｎｍ〜５００ｎｍの範囲内のエネルギービームとしては、紫外線、青紫や青の可視光線等が挙げられ、半導体レーザ等のレーザから出射したレーザ光を使用することができる。
エネルギービームは、連続ビーム（ＣＷ）としても、パルス状に出射するビーム（パルスビーム）としても、どちらでも構わない。
【００３０】
非晶質の半導体層は、絶縁層上に、例えば、スパッタ法やＣＶＤ法により形成する。ＣＶＤ法としては、通常の熱ＣＶＤ法、例えば、減圧ＣＶＤ法、もしくはプラズマＣＶＤ法を用いることができる。スパッタ法のスパッタ放電不活性ガスとしては、Ａｒガス、Ｈｅガス、Ｘｅガス、Ｎｅガス、及びこれらのガスの１種以上を用いた混合ガスを使用することができる。
半導体層の厚さは、４ｎｍ〜１μｍとする。本発明の製造方法によれば、この広い範囲の厚さの半導体層に対して、良好に結晶化を行うことができる。
【００３１】
なお、本発明の製造方法は、絶縁層に直接接して非晶質の半導体層を形成する場合に限定されない。例えば、絶縁層と非晶質の半導体層との間に、他の層（電極層等の導体層、他の絶縁層）を形成しても構わない。ボトムゲート型のＴＦＴや縦型ＰＩＮダイオードを作製する場合には、電極層や配線層の上に、半導体層を形成することになる。
【００３２】
本発明の製造方法によれば、半導体層を結晶化させることにより、多結晶もしくは単結晶の半導体層が得られる。
そして、波長３５０ｎｍ〜５００ｎｍの範囲内のエネルギービームを照射して、結晶化を行うので、比較的短い時間で結晶化を行うことができ、平坦性、均一性、結晶性、安定性に優れた、結晶質の半導体層が得られる。
また、エネルギービームの照射条件を変えることにより、小さい粒子から大きい粒子までの幅広い範囲の粒子を形成することが可能であり、結晶粒に異方性を持たせることも可能である。
【００３３】
エキシマレーザ（例えば、波長３０８ｎｍ）を照射して結晶化を行った場合には、比較的短い時間で結晶化を行うことができ、優れた結晶性が得られるが、結晶粒の境界面で凹凸ができやすく、平坦性が充分得られない。また、小さい結晶（微結晶、小粒径結晶）は作りにくい。なお、エキシマレーザは、半導体層に入射してから比較的短い距離で吸収されてしまうため、厚い半導体層では深さ方向で吸収が均一にならず、平坦性や結晶性が充分に得られないことから、厚い半導体層の結晶化には不向きである。
ＳＰＣ法（炉内でのアニール）により結晶化を行った場合には、結晶化に時間がかかり、結晶性が良好ではない。
【００３４】
文献（R. F. Wood, C. W. White and R. T. Young, ”Semiconductor and semimetals”,26,(1984),p.116）によると、エキシマレーザの波長３０８ｎｍ（エネルギー約４．０５ｅＶ）の場合、非晶質シリコンの吸収係数は１．３×１０６ｃｍ−１程度であり、結晶質シリコンの吸収係数は１．５×１０６ｃｍ−１程度であり、両者の差は小さい。これに対して、青色レーザの波長４４５ｎｍ（エネルギー約３．３ｅＶ）の場合、非晶質シリコンの吸収係数は１×１０６ｃｍ−１程度であり、結晶質シリコンの吸収係数は３×１０５ｃｍ−１程度であり、非晶質シリコンは結晶質シリコンの３倍以上となっている。
このことから、波長４４５ｎｍの青色レーザを照射した場合、非晶質の状態では吸収係数が大きいので、吸収により多くのエネルギーを得て結晶化が進行するが、結晶化した後は吸収係数が小さくなるので、温度上昇が少なくなることがわかる。
【００３５】
好ましくは、大面積に良好な膜質で非晶質の半導体層を形成することができる、プラズマＣＶＤ法により非晶質の半導体層を形成する工程を行う。
プラズマＣＶＤ法により非晶質の半導体層を形成すると、半導体層に水素が含まれるので、そのまま例えばエキシマレーザを照射して結晶化を行うと、水素の放出により半導体層の表面に穴ができて凹凸が生じる。これを防ぐためには、結晶化工程の前に脱水素のための熱処理工程を行う必要がある。
本発明の製造方法では、波長が３５０ｎｍ〜５００ｎｍの範囲内のエネルギービームを照射することにより、半導体層を結晶化させるので、プラズマＣＶＤ法により非晶質の半導体層を形成する工程を行った場合でも、脱水素のための熱処理工程は行わないで、半導体層を結晶化する工程を行うことができる。
実際に、脱水素のための熱処理工程を行わないで、半導体層の結晶化を行ったところ、結晶性が良好であり、大きい粒径の結晶粒が得られた。
このことは、従来のエキシマレーザアニールに代わり、波長３５０ｎｍ〜５００ｎｍの範囲内のエネルギービームを照射して、非晶質半導体層の結晶化を行うことにより、脱水素のための熱処理工程を省略して、工程の短縮や歩留まりの向上を図ることが可能であることを示している。
従って、本発明による結晶化を、薄膜トランジスタの製造工程に採用することにより、工程の短縮や歩留まりの向上を図り、これにより、薄膜トランジスタの製造コストの低減も可能になる。
【００３６】
また、スパッタ法により非晶質の半導体層を形成する工程を行う場合、好ましくは、スパッタ放電不活性ガスとして、Ｎｅガス又はＮｅガスを含む混合ガスを用いる。Ｎｅガスを含む混合ガスとしては、Ｎｅガスを他のガスで希釈した構成や、Ａｒガス等の他のガスとＮｅガスとを混合した構成が挙げられる。
スパッタ法の場合、プラズマ放電として用いられる不活性の希ガスとしては、通常、Ａｒガスが用いられている。また、不活性の希ガスとして、ＡｒガスやＮｅガスの他にも、ＨｅガスやＸｅガスも用いることができる。
Ｎｅは、Ａｒよりも原子量が小さいため（質量が軽く、原子半径が小さい）、Ｎｅガスを使用した場合、エネルギービームの照射による結晶化の際に、スパッタ時に半導体層中に入ったガスが半導体層の外に出やすくなり、結晶性が向上する。
Ｈｅは、Ｎｅと同様に原子量が小さいため、スパッタ時に半導体層中に入ったガスが半導体層の外に出やすくなり、結晶性が向上する。なお、スパッタの効率（成膜レート）は、ＨｅガスよりもＮｅガスの方が高くなる。
Ｘｅは、原子量がかなり大きいため、スパッタ時に半導体層中に入りにくくなり、結晶化の際に半導体層からガスを発生しないので、結晶性が向上する。なお、ＸｅガスはＮｅガスと比較すると価格が高いため、Ｎｅガスを使用すると、より安いコストで、Ｘｅガスと同様の効果が得られる。
そして、スパッタ放電不活性ガスとして、Ｎｅガス又はＮｅガスを含む混合ガスを用いると、その後のエネルギービームの照射による結晶化工程において、スパッタ時に半導体層中に入ったガスが半導体層の外に出やすいので、比較的高いエネルギーの照射を行っても、膜荒れを防ぐことが可能となる。そのため、結晶化工程において高いエネルギーの照射を行って、より大きな結晶粒や、ＣＶＤ法を用いた場合のような異方性で電気的に優れた、高い移動度を有する、擬似単結晶粒薄膜を得ることが可能となり、任意の大きさ、形状の結晶粒の選択範囲が増大するので、高性能ＴＦＴ素子の実現が可能となる。このため、プラスチック基板上に形成したスパッタ薄膜に対して、短時間のパルス光モードでアニールすることにより、フレキシブルな基板上に高機能ＴＦＴ素子を実現することも可能になる。
【００３７】
また、好ましくは、半導体層を結晶化させる工程の途中又は前後において、半導体層に能動素子（トランジスタ、ダイオード等）の不純物領域を導入する工程をさらに含む。ダイオードとしては、ＰＩＮダイオード、２つもしくはいずれかの電極部がメタル／半導体のコンタクトによるいわゆるショットキー接触型ダイオード、のいずれも可能である。
能動素子（トランジスタ、ダイオード等）の不純物領域としては、ｐ型又はｎ型のソース・ドレイン領域、ダイオードのｐ型領域やｎ型領域が挙げられる。
能動素子の不純物領域を導入する方法としては、イオン注入により導入する方法、ＳｏＧ（Spin on Glass）等の不純物を含んだ膜を塗布することやＣＶＤ法のガスやスパッタ法のターゲットに不純物を含有させることによって成膜と同時に不純物を導入する方法、等が挙げられる。なお、非晶質の半導体層の成膜と同時もしくは直後に、即ち、結晶化工程の前に不純物を導入した場合には、不純物を導入した後に、エネルギービームを照射して結晶化を行う際に、同時に不純物の活性化を行うことが可能である。また、縦型構造の太陽電池等に適用する等、比較的厚い半導体層を形成する場合に、下部の不純物領域を形成する工程（非晶質の半導体層への不純物の導入や、アニールによる不純物の活性化）を行ってから、半導体層を結晶化するというように、半導体層を結晶化させる工程の途中又は前に不純物を導入することも可能である。
【００３８】
半導体層の下の絶縁層として、プラスチック基板を使用する場合には、耐熱性の比較的高い樹脂を基板材料に使用することが望ましい。このような樹脂としては、例えば、熱分解開始温度が５００℃程度と高い、ポリイミド樹脂が挙げられる。また、ポリイミド樹脂だけでなく、ポリアミドイミド樹脂、ポリシリセスキオキサン等の高度に架橋構造を有するポリマー材料等も好ましい。
また、プラスチック基板とシリコン層との間に、バッファ層を設けることが望ましい。
なお、ポリイミド樹脂を基板に用いた場合のバッファ層の構成としては、以下の構成とすることが望ましい。
バッファ層の熱伝導率ｋ：ｋ＜０．０１４Ｗ／ｃｍ℃、好ましくは、バッファ層の熱伝導率ｋを０．０１Ｗ／ｃｍ℃以下とする。より好ましくは、バッファ層の熱伝導率ｋを０．００８Ｗ／ｃｍ℃以下とする。
バッファ層の比熱Ｃｐ：Ｃｐ＜１．０Ｊ／ｇ・℃
バッファ層の厚さ：０．２〜１．５μｍ
バッファ層の材料としては、Ｚｎ,Ｓ，Ｓｉ，Ｏの各成分を各々３原子％以上含む材料が好ましい。
バッファ層の形成は、スパッタ法を用いることが好ましい。
なお、プラスチック基板を使用する場合の結晶化のエネルギービームの照射は、連続ビーム（ＣＷモード）としても、パルスビーム（パルスモード）としても、どちらでも結晶化が可能である。
【００３９】
なお、本発明の製造方法において、前述したそれぞれの構成は、適宜組み合わせることが可能である。
【００４０】
本発明の半導体装置は、上述した本発明の半導体装置の製造方法を用いて製造することが可能な構成である。
即ち、結晶質の半導体層に、トランジスタのソース領域・ドレイン領域・チャネル領域や、ダイオードのｐ型領域・ｎ型領域のような、能動素子の不純物領域が形成された構成である。ダイオードとしては、ＰＩＮダイオード、前述したショットキー接触型ダイオード、のいずれも可能である。
そして、結晶質の半導体層としては、本発明の半導体装置の製造方法を用いて、厚さが４ｎｍ〜１μｍの範囲内の非晶質の半導体層に波長が３５０ｎｍ〜５００ｎｍの範囲内のエネルギービームを照射して結晶化を行って得られる結晶質の半導体層を使用する。
【００４１】
上述の本発明の半導体装置において、さらに下記の構成とすることが可能である。
（１）能動素子が薄膜トランジスタであり、非晶質の半導体層の厚さが４ｎｍ〜１００ｎｍの範囲内であり、不純物領域が薄膜トランジスタのソース領域及びドレイン領域である構成。
（２）能動素子がＰＩＮダイオードであり、非晶質の半導体層の厚さが３００ｎｍ〜１μｍの範囲内であり、不純物領域がＰＩＮダイオードのｐ型領域とｉ型領域とｎ型領域である構成。
（３）（２）において、さらに、結晶質の半導体層の上に、非晶質の第２の半導体層が形成され、この非晶質の第２の半導体層に第２のＰＩＮダイオードが形成されている構成。
（４）非晶質の半導体層がＳｉ，Ｇｅ，Ｃから選ばれる１種以上の元素を含む構成。
（５）絶縁層がガラス又はプラスチックにより形成されている構成。
なお、これらの構成は、適宜組み合わせることが可能である。
【００４２】
＜２．第１の実施の形態＞
続いて、本発明の具体的な実施の形態を説明する。
まず、本発明の第１の実施の形態として、本発明の半導体装置の製造方法の一実施の形態を説明する。
本実施の形態は、絶縁層上に形成する半導体層を、厚膜とした場合である。
【００４３】
本実施の形態では、絶縁層上に直接又は他の層（導体層や絶縁層等）を介して、厚い非晶質の半導体層（シリコン層等）を形成した後に、この半導体層に波長３５０ｎｍ〜５００ｎｍの範囲内のレーザ光を照射して、非晶質の半導体層を結晶化する。
【００４４】
絶縁層としては、ガラスやプラスチックから成る絶縁基板（もしくは絶縁材）や、任意の基板（絶縁基板、金属板、半導体基板等）の上に形成された絶縁層（例えば、酸化シリコン層等の酸化物層や窒化物層）を使用することができる。
【００４５】
本実施の形態において、非晶質の半導体層の厚さは、通常の薄膜トランジスタ用の半導体層と比較して厚い、例えば、３００ｎｍ〜１μｍの範囲とする。
非晶質の半導体層の半導体材料としては、シリコン層、ＳｉＧｅ層、Ｇｅ層、ＳｉＣ層等、Ｓｉ，Ｇｅ，Ｃを含む材料を使用する。また、必要に応じて、半導体層にｎ型不純物（リン等）又はｐ型不純物（砒素等）を注入して、導電性を高める。
【００４６】
非晶質の半導体層の形成方法としては、スパッタ法とＣＶＤ法のいずれの方法も可能である。
スパッタ法（ＲＦスパッタ法）を使用した場合には、比較的短い時間で厚い層を形成することが可能である。
一方、結晶化により結晶粒が大きい半導体層を得るためには、非晶質の半導体層をＣＶＤ法で形成した方が、有利である。
【００４７】
波長３５０ｎｍ〜５００ｎｍの範囲内のレーザ光としては、紫外線、青紫や青の可視光線等が挙げられ、半導体レーザ等のレーザ光を使用する。
レーザ光は、連続ビーム（ＣＷ）としても、パルス状に出射するビーム（パルスビーム）としても、どちらでも構わない。
【００４８】
次に、本実施の形態で使用する、結晶化装置の概略構成図を、図１に示す。
図１に示す結晶化装置４０は、光源ユニット３１と、光学ヘッドユニット３４とを含んで、構成されている。
【００４９】
光源ユニット３１は、アレイ状に配置された、多数のレーザダイオード３２を備えている。
レーザダイオード３２としては、波長３５０ｎｍ〜５００ｎｍの範囲内のレーザ光、例えば、波長４４５ｎｍのレーザ光を出射する半導体レーザダイオードを使用することができる。そして、例えば、出力５００ｍＷのレーザダイオード３２を４８個使用して、光源ユニット３１を構成することができる。
光源ユニット３１の各レーザダイオード３２には、レーザダイオード３２から出射したレーザ光を光学ヘッドユニット３４へ送る、光ファイバ３３の一端が接続されている。図では、多数の光ファイバ３３が束ねられている。この光ファイバ３３の他端は、光学ヘッドユニット３４に接続されている。
光学ヘッドユニット３４は、ビームホモジナイザ３５と、出力モニタ３６と、ＡＦディテクタ３７とを備えている。
ビームホモジナイザ３５は、光ファイバ３３を通じて供給されたレーザ光のビーム整形等を行う。出力モニタ３６は、光ファイバ３３を通じて供給されたレーザ光の出力を検出して、必要に応じて、自動的に光源ユニット３１のレーザダイオード３２の出力を制御する。ＡＦディテクタ３７は、照射対象の半導体層等で反射した戻り光を検出して、対物レンズ３８を矢印ＡＦに示すように動かす、オートフォーカス制御を行う。
対物レンズ３８は、ビームホモジナイザ３５を経たレーザ光を集束して、照射対象にビームスポット３９を形成する。
【００５０】
この結晶化装置４０では、出力が制御されたレーザダイオード３２から出射したレーザ光を使用して、対物レンズ３８でレーザ光を集束したビームスポット３９を、非晶質の半導体層（例えば、シリコン層）に照射して、半導体層の結晶化を行う。
【００５１】
次に、図２を参照して、非晶質のシリコン層に対して、図１の結晶化装置４０からのレーザ光を照射して、結晶化を行う方法を説明する。
図２に示すように、ガラス基板４１の表面に、下地層（バッファ層）４２が形成され、この下地層（バッファ層）４２の上に、非晶質シリコン層４３が形成されている。
そして、図１に示した結晶化装置４０を使用して、ビームスポットをＣＷビーム（連続ビーム）４５として、このＣＷビーム４５を図２中矢印Ｓｃａｎで示す左方向に走査させて、非晶質シリコン層４３に照射させる。
これにより、非晶質シリコン層４３を結晶化させて、結晶質シリコン層４４を形成することができる。
さらに、帯状に一部重なりを持たせて、走査を左右に往復させることにより、広い領域に対してレーザビームを照射して、非晶質シリコン層４３を結晶化させて結晶質シリコン層４４を形成することができる。
【００５２】
（実施例）
ここで、具体的に、非晶質の半導体層の結晶化を行い、特性を調べた。
【００５３】
〔試験１〕
まず、ガラス基板上に、ＲＦスパッタ法により、スパッタ放電不活性ガスとしてＡｒガスを用いて、厚さ５００ｎｍの非晶質シリコン層を形成した。
そして、この非晶質シリコン層に対して、図１に示した結晶化装置４０を使用して、結晶化を行った。結晶化装置４０のレーザダイオード３２の出射光の波長を４４５ｎｍとして、４．７Ｗの出力で、スキャン速度は５００ｍｍ／ｓとした。
【００５４】
このようにして結晶化を行った後のシリコン層の断面をＴＥＭ（透過型電子顕微鏡）で観察した。
得られたＴＥＭ像を、図３に示す。
厚さ５００ｎｍの厚膜の場合、結晶化の際に、膜の上下方向に温度勾配があるため、熱の流れが上下方向に生じる。これによって、図３に示すように、柱状に近い結晶化が起こる。
【００５５】
さらに、得られたシリコン層について、分光エリプソメトリによる吸収率であるＫ−スペクトルの分析と、Ｘ線回折法による結晶方位の同定を行った。
Ｋ−スペクトルを図４に示し、Ｘ線回折法の結果を図５に示す。
図４から、はっきりとしたピークが現れており、膜全体が充分に結晶化していることがわかる。
また、図５から、（１１１）面のピークが鋭いピークで明確に現れており、充分に結晶化していることがわかる。
【００５６】
上述の本実施の形態によれば、非晶質の半導体層（シリコン層等）に対して、波長３５０ｎｍ〜５００ｎｍの範囲内のレーザ光を照射して、非晶質の半導体層を結晶化する。
これにより、レーザ光の照射により結晶化を行うので、比較的短い時間で結晶化を行うことができる。また、波長３５０ｎｍ〜５００ｎｍの範囲内のレーザ光を照射するので、平坦性、均一性、結晶性、安定性に優れた、結晶質の半導体層が得られる。
【００５７】
また、本実施の形態によれば、波長３５０ｎｍ〜５００ｎｍの範囲内のレーザ光を照射するので、エキシマレーザの照射では結晶化が困難であった、厚さ３００ｎｍ〜１μｍの比較的厚い半導体層に対しても、平坦性良く結晶化を行うことができる。
【００５８】
＜３．第２の実施の形態＞
次に、本発明の第２の実施の形態として、本発明の半導体装置の製造方法の他の実施の形態を説明する。
本実施の形態は、絶縁層上に形成する半導体層を、薄膜とした場合である。
【００５９】
本実施の形態では、絶縁層上に直接又は他の層（導体層や絶縁層等）を介して、薄膜の非晶質の半導体層（シリコン層等）を形成した後に、この半導体層に波長３５０ｎｍ〜５００ｎｍの範囲内のレーザ光を照射して、非晶質の半導体層を結晶化する。
【００６０】
絶縁層としては、ガラスやプラスチックから成る絶縁基板（もしくは絶縁材）や、任意の基板（絶縁基板、金属板、半導体基板等）の上に形成された絶縁層（例えば、酸化シリコン層等の酸化物層や窒化物層）を使用することができる。
【００６１】
本実施の形態において、非晶質の半導体層の厚さは、通常の薄膜トランジスタ用の半導体層と同じ程度の厚さ、例えば、４ｎｍ〜１００ｎｍの範囲とする。
非晶質の半導体層の半導体材料としては、シリコン層、ＳｉＧｅ層、Ｇｅ層、ＳｉＣ層等、Ｓｉ，Ｇｅ，Ｃを含む材料を使用する。また、必要に応じて、半導体層にｎ型不純（リン等）又はｐ型不純物（砒素等）を注入して、導電性を高める。
【００６２】
非晶質の半導体層の形成方法としては、スパッタ法とＣＶＤ法のいずれの方法も可能である。
特に、容量結合型のプラズマＣＶＤ法を用いた場合には、大面積に均一性に優れた非晶質の半導体層の薄膜を形成することができる。
プラズマＣＶＤ法を用いて半導体層を形成した場合には、半導体層内に多量（約１０〜２０原子％）の水素が含有される。その状態でエキシマレーザ照射を行うと、急激に局所加熱されることにより、水素が瞬間的に凝集放出され、表面に穴が開いてしまい、平坦性が著しく劣化する。
そのため、プラズマＣＶＤ法により形成した非晶質の半導体層に対して、エキシマレーザ照射により結晶化を行う場合には、結晶化工程の前に脱水素工程（窒素雰囲気中で４００〜４５０℃、１〜２時間程度）を行うことが不可欠であった。
これに対して、本実施の形態の製造方法では、波長３５０ｎｍ〜５００ｎｍの範囲内のレーザ光を照射して、結晶化を行うため、半導体層の一部が局所加熱されることがなく、半導体層の厚さ方向全体にわたって比較的穏やかに加熱される。これにより、プラズマＣＶＤ法により形成した非晶質の半導体層にレーザ光を照射しても、水素が放出されることがなく、脱水素工程が不要になる。
【００６３】
結晶化装置は、第１の実施の形態の製造方法と同様の結晶化装置を使用することができる。例えば、図１に示した結晶化装置４０を使用して、図２に示したようにレーザビームを走査させて、非晶質の半導体層の結晶化を行うことが可能である。
ただし、薄膜の場合には、厚膜の場合と比較して、半導体層全体の結晶化に必要なエネルギーが少なくなるため、結晶化装置４０のレーザダイオード３２の出力等、非晶質の半導体層へのエネルギービームの照射条件は、厚膜の場合と異なることがある。
【００６４】
（実施例）
〔試験２〕
ここで、具体的に、非晶質のシリコン薄膜の結晶化を行い、特性を調べた。
また、比較例として、同じ厚さのシリコン薄膜に対して、エキシマレーザを照射して結晶化を行い、実施例と比較例とで、得られた結晶質の薄膜の特性を比較した。
【００６５】
まず、ガラス基板上に、プラズマＣＶＤ法により、厚さ５０ｎｍの非晶質シリコン層を形成した。
（ｐ型不純物として、リンをイオン注入した。イオン注入の条件は、ドーズ量２×１０１５／ｃｍ２、エネルギー５ｋｅＶ、飛程ｒｐが３０ｎｍ以下とした。）
そして、この非晶質シリコン層に対して、図１に示した結晶化装置４０を使用して、結晶化を行った。結晶化装置４０のレーザダイオード３２の出射光の波長を４４５ｎｍとして、スキャン速度は５００ｍｍ／ｓとした。レーザダイオード３２の出力を、５Ｗ、６Ｗ、８Ｗと変えてそれぞれ結晶化を行い、実施例の試料を作製した。
【００６６】
また、比較例として、同じく厚さ５０ｎｍの非晶質シリコン層に対して、波長３０８ｎｍのエキシマレーザを照射して、結晶化を行った。エキシマレーザのエネルギー密度を、１５０、２００、３５０、４００、４５０［ｍＪ／ｃｍ２］と変えてそれぞれ結晶化を行い、比較例の試料を作製した。
【００６７】
各試料について、ＳＥＭ（走査型電子顕微鏡）やＴＥＭ（透過型電子顕微鏡）による観察を行い、また、ＡＦＭ（原子間力顕微鏡）によって観察される像（ＡＦＭ像）を用いて、得られた膜の表面状態を調べた。
【００６８】
実施例の各試料のＳＥＭによる像を、図６Ａ〜図６Ｃに示す。図６Ａは出力５Ｗの試料、図６Ｂは出力６Ｗの試料、図６Ｃは出力８Ｗの試料である。また、図６Ａ〜図６Ｃにおいて、レーザをスキャンした方向は、縦方向（図の上下方向）である。
出力５Ｗの場合、結晶粒が小さい。出力６Ｗの場合、結晶粒がやや大きくなって、５０ｎｍ〜３００ｎｍ程度の大きさになっている。出力８Ｗの場合、スキャンの方向に結晶粒が連続する、異方性の結晶が形成されている。このように、出力を変えることにより、結晶粒の大きさや状態を変えることが可能であることがわかる。
【００６９】
結晶粒が小さい場合、移動度は小さくなるが、均一性が高くなる。このようなシリコン層は、有機ＥＬの駆動用の薄膜トランジスタに適している。
結晶粒が大きい場合や、異方性の結晶が形成されている場合には、移動度が大きくなるので、このようなシリコン層は、高速で動作する能動素子（トランジスタ等）に適している。
【００７０】
実施例の各試料のＴＥＭによる像を、図７Ａ〜図７Ｃに示す。図７Ａは出力５Ｗの試料、図７Ｂは出力６Ｗの試料、図７Ｃは出力８Ｗの試料である。また、図７Ａ〜図７Ｃにおいて、レーザをスキャンした方向は、縦方向（図の上下方向）である。
図７Ａ〜図７Ｃを見ても、出力を変えることにより、結晶粒の大きさや状態を変えることが可能であることがわかる。
【００７１】
比較例の各試料のＡＦＭによる像を、図８Ａ〜図９Ｅに示す。図８Ａは１５０ｍＪ／ｃｍ２の試料、図８Ｂは２００ｍＪ／ｃｍ２の試料、図８Ｃは３５０ｍＪ／ｃｍ２の試料、図９Ｄは４００ｍＪ／ｃｍ２の試料、図９Ｅは４５０ｍＪ／ｃｍ２の試料である。
また、各図にＡ−Ｂ（縦方向）、Ｃ−Ｄ（横方向）で付記した線の区間において、凹凸の度合いとして表面粗さＲｍｓを測定した。比較例の各試料の表面粗さＲｍｓを、表１に示す。
【００７２】
【表１】
【００７３】
実施例の各試料のＡＦＭによる像を、図１０Ａ〜図１０Ｃに示す。図１０Ａは出力５Ｗの試料、図１０Ｂは出力６Ｗの試料、図１０Ｃは出力８Ｗの試料である。また、図１０Ａ〜図１０Ｃにおいて、レーザをスキャンした方向は、縦方向（図の上下方向）である。
また、各図にＡ−Ｂ（縦方向）、Ｃ−Ｄ（横方向）で付記した線の区間において、凹凸の度合いとして表面粗さＲｍｓを測定した。実施例の各試料の表面粗さＲｍｓを、表２に示す。
【００７４】
【表２】
【００７５】
図８Ａ〜図９Ｅの比較例のＡＦＭの像と、図１０Ａ〜図１０Ｃの実施例のＡＦＭの像とから、いずれの場合も、レーザ光の照射条件を変えることにより、結晶粒の大きさが変わることがわかる。
比較例のうちでは、図８Ｃの３５０ｍＪ／ｃｍ２のときが最も結晶粒が大きくなっている。
この図８Ｃの比較例と、図１０Ｂの実施例とを比較すると、結晶粒の大きさはそれほど大きな違いがなく、図１０Ｂの実施例の方がやや大きいくらいである。
しかし、表１と表２の結果を比較すると、図８Ｃの比較例（３５０ｍＪ／ｃｍ２）の表面粗さが１４．３９ｎｍ及び１２．１１ｎｍであるのに対して、図１０Ｂの実施例（６Ｗ）の表面粗さは５．４８ｎｍ及び４．０５ｎｍとなっている。即ち、実施例の方が、結晶粒の大きさのわりに表面粗さが小さく、平坦性が優れていることがわかる。実施例の他の試料も同様に、結晶粒の大きさのわりに表面粗さが小さくなっている。
従って、エキシマレーザによるレーザ光を照射した場合と比較して、やや長波長の範囲の青色可視光域でレーザ光を照射した場合には、結晶化したシリコン層の表面粗さが小さく、平坦性が優れていることがわかる。
【００７６】
なお、上述の実施例では、レーザダイオードの出力を変えることにより、結晶化で得られる多結晶シリコン層の結晶粒の大きさ等を変化させていたが、レーザビームのスキャン速度を変えることによっても、同様に、結晶化で得られる多結晶シリコン層の結晶粒の大きさ等を変化させることが可能である。
【００７７】
上述の本実施の形態によれば、非晶質の半導体層（シリコン層等）に対して、波長３５０ｎｍ〜５００ｎｍの範囲内のレーザ光を照射して、非晶質の半導体層を結晶化する。
これにより、レーザ光の照射により結晶化を行うので、比較的短い時間で結晶化を行うことができる。また、波長３５０ｎｍ〜５００ｎｍの範囲内のレーザ光を照射するので、平坦性、均一性、結晶性、安定性に優れた、結晶質の半導体層が得られる。
【００７８】
また、本実施の形態によれば、波長３５０ｎｍ〜５００ｎｍの範囲内のレーザ光を照射するので、非晶質の半導体層をプラズマＣＶＤ法により形成した場合でも、半導体層中の水素が放出されることがなく、エキシマレーザの照射では不可欠な、脱水素のための熱処理工程が不要になる。
【００７９】
〔試験３〕
一般に、レーザアニールの場合、スパッタ法によるシリコン膜では、そのスパッタガスであるＡｒ原子がシリコン膜中に取り込まれ、その後のレーザビームによる急激な熱処理では、膜剥がれが生じてしまうため、十分高い照射エネルギーで結晶化が困難である。
そのため、得られる結晶粒は、小さい粒径に限定されてしまう。
例えば、エキシマレーザで結晶化を行った場合の実験結果は、文献（D. Y. Kim et al, IMID’03 DIGEST,661,(2003)）に記載されている。
そこで、Ａｒとスパッタ効率（製膜レート）はそれほど変化しないが、原子半径がより小さい、Ｎｅガスをスパッタガスに用いて、Ａｒガスを用いた場合と特性を比較した。
【００８０】
まず、ガラス基板上に、ＲＦスパッタ法により、リンを高濃度に混入させたシリコンターゲットを使用して、厚さ約５０ｎｍの非晶質シリコン層を形成した。シリコンターゲットの抵抗率は、０．００１３〜０．００１６Ωｃｍの範囲であった。
このとき、スパッタ放電不活性ガスとして、Ａｒガスを用いた場合と、Ｎｅガスを用いた場合とで、それぞれ数個ずつ試料を作製した。
そして、それぞれの試料の非晶質シリコン層に対して、図１に示した結晶化装置４０を使用して、結晶化を行った。結晶化装置４０のレーザダイオード３２の出射光の波長を４４５ｎｍとして、スキャン速度は５００ｍｍ／ｓとした。各試料に対して、レーザダイオード３２の出力を、３Ｗ〜６Ｗの範囲内でいくつか変えて、それぞれの出力で結晶化を行った。
【００８１】
出力を変えて結晶化を行ったそれぞれの場合で、結晶化後に得られたシリコン層のシート抵抗を測定した。
測定結果として、レーザの出力とシート抵抗との関係を、図１１に示す。
【００８２】
Ａｒガスを用いた試料では、図１１にデータを示す出力４Ｗ〜４．８Ｗの範囲では、問題なく結晶化できた。しかし、出力４．８Ｗを超えると、結晶化が不良となり、膜剥がれを生じる。これは、成膜時にシリコン層に取り込まれていたＡｒが結晶化の際の熱で飛び出るためと推定できる。
図１１より、Ｎｅガスを用いた試料では、出力４Ｗ〜６Ｗの広い範囲内で、シート抵抗が低くなっている。これにより、Ａｒガスを用いた場合よりも、高い出力までレーザ照射可能である。また、Ａｒガスを用いた試料と比較して、シート抵抗が低い。この効果は、結晶性の向上によると推定できる。得られたシート抵抗の値は、結晶化の出力５．５Ｗの場合で７７０Ω／□であった。
【００８３】
ここで、Ａｒガスを用いた試料に出力４．３Ｗで結晶化を行った場合と、Ｎｅガスを用いた試料に出力５．５Ｗで結晶化を行った場合とで、分光エリプソメトリにより、Ｎとｋの各スペクトルを解析した。
解析の結果を、図１２Ａ及び図１２Ｂに示す。図１２ＡはＡｒガスを用いた試料の結果を示し、図１２ＢはＮｅガスを用いた試料の結果を示す。
図１２Ａ及び図１２Ｂにおいて、特に２８０ｎｍ付近のｋスペクトルを比較すると、図１２ＢのＮｅガスを用いた場合に、膜の結晶性がより優れていることが分かる。
【００８４】
さらに、Ｎｅガスを用いた試料に対する結晶化を、出力４．９Ｗで行った場合と、出力５．５Ｗで行った場合とで、それぞれ、シリコン層に対するラマンスペクトルを測定した。測定結果を図１３Ａ及び図１３Ｂに示す。図１３Ａは出力４．９Ｗの場合を示し、図１３Ｂは出力５．５Ｗの場合を示している。
図１３Ａと図１３Ｂを比較してわかるように、出力５．５Ｗの場合には、ピークが非常に鋭いことから、結晶性が非常に優れていることが考えられる。即ち、シリコン層内でのリンの電気的活性化率が向上して、抵抗の低下として反映されていると考えられる。
【００８５】
〔試験４〕
次に、ＣＶＤ法により非晶質シリコン薄膜を形成し、脱水素処理を行わないで、レーザ照射による結晶化を行い、特性を調べた。
【００８６】
まず、ガラス基板上に、バッファ層のＳｉＯ２層を介して、プラズマＣＶＤ法により、非晶質シリコン層を厚さ約３０ｎｍに形成した。プラズマＣＶＤ法により形成したので、非晶質シリコン層中には、ある程度の水素が含まれている。
その後、脱水素の熱工程を行わずに、図１に示した結晶化装置４０を使用して、結晶化を行った。結晶化装置４０のレーザダイオード３２の出射光の波長を４４５ｎｍとして、連続照射（ＣＷモード）として、スキャン速度は５００ｍｍ／ｓとした。そして、レーザダイオード３２の出力を、４．５Ｗ、６Ｗと変えてそれぞれ結晶化を行った。
【００８７】
出力４．５Ｗの条件では顕著な効果はなかったが、出力６Ｗの条件でレーザを照射した場合には、非常に安定して結晶化を実現できた。
出力６Ｗで結晶化を行った結晶化後のシリコン層について、分光エリプソメトリによる解析と、ＴＥＭ（透過電子顕微鏡）による観察を行った。
分光エリプソメトリの解析結果（ｋスペクトル）を図１４に示し、ＴＥＭによる像を図１５に示す。
図１４においては、単結晶シリコン（ｃ−Ｓｉ）のｋスペクトルと、出力６Ｗで結晶化を行った場合とを比較して示している。
【００８８】
図１４に示す吸収率スペクトルの解析結果より、出力６Ｗで結晶化を行った場合、２８０ｎｍ付近のピークが鋭くなっており、単結晶シリコンのスペクトルに近い、良好な結晶性が得られていると考えられる。
図１５に示すＴＥＭ像によると、０．３〜０．５μｍの非常に大きな粒径の結晶粒が得られ、その粒内の結晶性も良好な様子であり、脱水素工程を行わなくても、安定して大粒の結晶粒が得られることがわかった。
【００８９】
また、ＳＩＭＳ（２次イオン質量分析）により、出力６Ｗで結晶化を行った結晶化後のシリコン層の表面から深さ４６ｎｍ付近までの各元素（シリコン、水素、酸素）の濃度分布を測定した。測定結果を図１６に示す。
図１６より、シリコン層の部分（深さ３０ｎｍ付近まで）では、ごく表面を除いて水素の濃度が少なくなっており、下層のＳｉＯ２層よりも１桁少ない濃度となっている。即ち、脱水素工程を行わなくても、レーザ照射によって水素が抜けていることがわかる。
【００９０】
〔試験５〕
次に、プラスチック基板上に、下地のバッファ層を介して、非晶質シリコン薄膜を形成し、結晶化を行い、特性を調べた。
プラスチック基板の材料としては、ポリイミド樹脂（熱分解開始温度は約５００℃）を用いた。
【００９１】
まず、ポリイミド樹脂からなるプラスチック基板上に、ＲＦスパッタ法により、バッファ層として熱伝導率の小さいＺｎＳ−ＳｉＯ２（約０．００５Ｗ／ｃｍ℃）層を、約０．３μｍの厚さに形成した。このとき、スパッタ用ターゲットには、Ｚｎ，Ｓ，Ｓｉ，Ｏの各元素を成分とした材料を使用した。
続いて、同一のチャンバ内で連続して、スパッタ法により、バッファ層上に、厚さ５０ｎｍの非晶質シリコン層を形成した。
そして、この非晶質シリコン層に対して、図１に示した結晶化装置４０を使用して、結晶化を行った。結晶化装置４０のレーザダイオード３２の出射光の波長を４４５ｎｍとして、連続照射（ＣＷモード）として、スキャン速度は５００ｍｍ／ｓとして、レーザダイオード３２の出力を約１．１Ｗとした。
【００９２】
レーザの照射後、シリコン層の屈折率が変化して、色の変化が生じた。
この色の変化を、分光エリプトメトリ法（ＳＯＰＲＡ社製分光エリプトメーターＥＳ−４Ｇ）で測定し、解析を行った。得られた結果として、レーザ照射前後のスペクトルを比較して、図１７Ａ及び図１７Ｂに示す。図１７Ａは照射前後の屈折率（Ｎ）を示し、図１７Ｂは照射前後の吸収率（ｋ）を示す。
図１７Ｂより、照射前と比較して、照射後は吸収率（ｋ）のスペクトルの約２８０ｎｍにおけるピークが強くなっている。これにより、結晶粒は限られるが、確かに結晶化が生じていると考えられる。
【００９３】
上述した効果は、下地に与えるダメージがより少ないパルスモードでも有効である。
そこで、連続照射（ＣＷモード）の代わりに、パルス幅３００ｎｓｅｃ、トップハットビームでの出力５．４Ｗ、繰り返し周波数１ＭＨｚとして、パルスモードで照射して、同じ構成の非晶質シリコン層の結晶化を行った。
その結果、連続照射の場合と同様の結晶化が可能であった。
従って、パルスモードでも問題なく結晶化が行えることがわかる。
【００９４】
＜４．第３の実施の形態＞
次に、本発明の第３の実施の形態として、半導体装置の概略構成図（断面図）を、図１８に示す。
本実施の形態は、結晶化した薄膜の半導体層に、薄膜トランジスタと、横型のＰＩＮダイオードを形成した場合である。
【００９５】
図１８に示すように、ガラス基板やプラスチック基板等の絶縁基板１上に、多結晶シリコン薄膜２，３が形成されて、半導体装置１０が構成されている。
左の多結晶シリコン薄膜２には、薄膜トランジスタのｎ＋のソース・ドレイン領域２Ａ，２Ｃ及び、ｐ−のチャネル領域２Ｂが形成されており、右の多結晶シリコン薄膜３には、横型のＰＩＮダイオードのｐ＋領域３Ａとｉ領域３Ｂとｎ＋領域３Ｃとが形成されている。横型のＰＩＮダイオードのｐ＋領域３Ａとｉ領域３Ｂとｎ＋領域３Ｃとは、水平方向（横方向）に並んで形成されている。
多結晶シリコン薄膜２,３上には、絶縁膜４が形成されている。この絶縁膜４は、薄膜
トランジスタのゲート電極６の下のゲート絶縁膜も含んでいる。
【００９６】
薄膜トランジスタは、多結晶シリコン薄膜２のチャネル領域２Ｂ上に、絶縁膜４から成るゲート絶縁膜を介して、金属から成るゲート電極６が形成されている。
また、ソース・ドレイン領域２Ａ，２Ｃには、絶縁膜４に形成されたコンタクトホール内を埋めて、金属から成る電極層５が形成されている。
これらの構成により、トップゲート型の薄膜トランジスタが構成されている。
【００９７】
横型のＰＩＮダイオードは、多結晶シリコン薄膜３のｐ＋領域３Ａ及びｎ＋領域３Ｃの上に接して、それぞれ金属から成る電極層７が形成されている。
【００９８】
薄膜トランジスタの多結晶シリコン薄膜２と、横型のＰＩＮダイオードの多結晶シリコン薄膜３とには、共に、本発明の半導体装置の製造方法を用いて、絶縁基板１上に形成した非晶質シリコン薄膜に対して、レーザ光を照射して結晶化を行うことにより得られた多結晶シリコン薄膜を使用する。
そして、結晶化して得られた多結晶シリコン薄膜を、パターニングして分離することにより、薄膜トランジスタの多結晶シリコン薄膜２と、横型のＰＩＮダイオードの多結晶シリコン薄膜３とを、それぞれ同時に形成することができる。
薄膜トランジスタのソース・ドレイン領域２Ａ，２Ｃ及びＰＩＮダイオードのｐ＋領域３Ａ及びｎ＋領域３Ｃは、このパターニングによりそれぞれの多結晶シリコン薄膜２，３に分離する工程の前又は後に、例えば、多結晶シリコン薄膜にｐ型不純物やｎ型不純物のイオン注入を行うことによって、形成することができる。
【００９９】
上述の本実施の形態の半導体装置１０の構成によれば、薄膜トランジスタの多結晶シリコン薄膜２と、横型のＰＩＮダイオードの多結晶シリコン薄膜３とを、本発明の半導体装置の製造方法を用いて形成することにより、多結晶シリコン薄膜２，３として、平坦性、均一性、結晶性に優れた、多結晶シリコン薄膜を使用することができる。これにより、それぞれ特性の良好な（例えば、移動度が高く高速で動作する、光の変換効率が高い、等）薄膜トランジスタ及びＰＩＮダイオードを有する半導体装置１０を構成することができる。
【０１００】
上述の実施の形態では、トップゲート型の薄膜トランジスタを含む構成であった。
本発明の半導体装置では、絶縁層上にボトムゲート型の薄膜トランジスタを形成しても構わない。
ボトムゲート形の薄膜トランジスタを形成する場合には、絶縁基板等の絶縁層上に、ゲート電極の電極層やこの電極層に接続された配線層を形成して、この電極層や配線層を介して、非晶質シリコン薄膜を形成する。さらに、この非晶質シリコン薄膜を結晶化して、多結晶シリコン薄膜を形成する。そして、多結晶シリコン薄膜のうち、ゲート電極上の部分にチャネル領域を形成し、チャネル領域の外側にソース・ドレイン領域を形成する。
【０１０１】
＜５．第４の実施の形態＞
次に、本発明の第４の実施の形態として、半導体装置の概略構成図（断面図）を、図１９に示す。
本実施の形態は、結晶化した厚膜の半導体層に、縦型のＰＩＮダイオードを形成した場合である。
【０１０２】
図１９に示すように、ガラス基板やプラスチック基板等の絶縁基板１１上に形成された多結晶シリコン層１６を用いて、縦型のＰＩＮダイオードが形成されて、半導体装置２０が構成されている。
この半導体装置２０は、図示しない他の部分に、縦型のＰＩＮダイオードとは別に、トランジスタやその他の回路が形成されている。
【０１０３】
縦型のＰＩＮダイオードは、絶縁基板１１上に形成された電極層１２を介して、多結晶シリコン層１６が形成され、多結晶シリコン層１６の上に、透明電極層１７が形成されて、構成されている。そして、透明電極層１７の上方から入射した光Ｌを、ＰＩＮダイオードで受光検出することができる。
多結晶シリコン層１６には、縦型のＰＩＮダイオードのｎ＋領域１３とｉ領域１４とｐ＋領域１５とが、この順序で下層から積層形成されている。
なお、ｎ＋領域１３とｐ＋領域１５とは、図１９とは上下逆に、ｎ＋領域１３が上層にあるように積層されていても構わない。
【０１０４】
電極層１２には、金属、合金、金属窒化物等の金属化合物の導電性材料を使用することができる。
透明電極層１７には、ＩＴＯ（インジウム錫酸化物）等の透明導電性材料を使用することができる。
【０１０５】
本実施の形態の半導体装置２０の縦型のＰＩＮダイオードは、受光センサとして使用することもでき、太陽電池としても使用することができる。
【０１０６】
縦型のＰＩＮダイオードの多結晶シリコン層１６には、本発明の半導体装置の製造方法を用いて、絶縁基板１１上に形成した非晶質シリコン層に対して、レーザ光を照射して結晶化を行うことにより得られた多結晶シリコン層を用いる。
多結晶シリコン層１６を、本発明の半導体装置の製造方法を用いて形成したことにより、多結晶シリコン層１６として、平坦性、均一性、結晶性に優れた、多結晶シリコン層を使用することができる。これにより、光の変換効率の高いＰＩＮダイオードを構成することができる。
【０１０７】
上述の本実施の形態の半導体装置の構成によれば、縦型ＰＩＮダイオードの多結晶シリコン層１６を、本発明の半導体装置の製造方法を用いて形成することにより、多結晶シリコン層１６として、平坦性、均一性、結晶性に優れた、多結晶シリコン層を使用することができる。これにより、光の変換効率の高いＰＩＮダイオードを有する半導体装置２０を構成することができる。
【０１０８】
＜６．第５の実施の形態＞
次に、本発明の第５の実施の形態として、半導体装置の概略構成図（断面図）を、図２０に示す。
本実施の形態は、２つの縦型のＰＩＮダイオードを上下に積層した、タンデム構造とした構成である。
【０１０９】
図２０に示すように、ガラス基板やプラスチック基板等の絶縁基板１１上に形成された多結晶シリコン層１６を用いて、下層の第１の縦型のＰＩＮダイオードが形成されている。この第１の縦型のＰＩＮダイオードの構成は、図１９に示した第４の実施の形態の半導体装置２０の縦型のＰＩＮダイオードの構成と同様である。
さらに、第１の縦型のＰＩＮダイオードが形成された、多結晶シリコン層１６の上に接して、第２の縦型のＰＩＮダイオードが形成された、非晶質シリコン層２４が積層されている。そして、この非晶質シリコン層２４の上に、図１９に示した第４の実施の形態の半導体装置２０と同様の、透明電極層１７が形成されて、半導体装置３０が構成されている。
第２の縦型のＰＩＮダイオードは、非晶質シリコン層２４に、下層から、ｎ＋領域２１、ｉ領域２２、ｐ＋領域２３が形成されて、構成されている。
なお、ｎ＋領域１３，２１とｐ＋領域１５，２３とは、図２０とは上下逆に、ｎ＋領域１３，２１が上層にあるように積層されていても構わない。
【０１１０】
多結晶シリコン層１６には、第４の実施の形態の半導体装置２０の多結晶シリコン層１６と同様に、本発明の半導体装置の製造方法を用いて非晶質シリコン層を結晶化して得られた多結晶シリコン層を用いる。これにより、多結晶シリコン層１６として、平坦性、均一性、結晶性に優れた、多結晶シリコン層を使用することができるので、光の変換効率の高いＰＩＮダイオードを構成することができる。
【０１１１】
非晶質シリコン層２４としては、従来から太陽電池等に使用されている、水素化された非晶質シリコン層（ａ−Ｓｉ：Ｈ）を使用することができる。
【０１１２】
例えば、多結晶シリコン層１６の厚さを１μｍ前後として、非晶質シリコン層２４の厚さを１μｍ前後として、合計の厚さを２μｍ前後とする。
なお、それぞれのシリコン層１６，２４の厚さを１μｍ程度よりもさらに薄くしても構わない。シリコン層１６，２４の厚さを、例えば、０．５μｍ〜１．０μｍの範囲内の厚さとしても構わない。
シリコン層１６，２４の厚さを薄くすることにより、シリコンの使用量が少なくなるため、材料コストを低減することができる。
【０１１３】
ここで、太陽光スペクトルと、非晶質シリコン及び多結晶シリコンの吸収スペクトルを、図２１に示す。
図２１に示すように、非晶質シリコン（ａ−Ｓｉ）は吸収スペクトルのピークが５５０ｎｍ付近にあり、多結晶シリコン（ｐｏｌｙ−Ｓｉ）は吸収スペクトルのピークが７５０ｎｍ付近にあり、非晶質シリコン（ａ−Ｓｉ）と多結晶シリコン（ｐｏｌｙ−Ｓｉ）とでは、吸収スペクトル（波長帯）が異なっている。
従って、非晶質シリコンと多結晶シリコンとを併用することにより、直列効果として開放端電圧（Ｖｏｃ）が高くなるだけでなく、図中細線で示すように、太陽光のスペクトルのスペクトル密度分布に近い、スペクトル密度分布が得られる。
このことから、図２０に示したように、多結晶シリコン層１６上に非晶質シリコン層２４を積層して、それぞれのシリコン層１６，２４に縦型ＰＩＮダイオードを形成することにより、太陽光を幅広い波長帯域にわたって有効に吸収することができる。
【０１１４】
また、図２０に示したように、結晶化により得られた多結晶シリコン層１６上に、非晶質シリコン層２４を積層して構成した、本実施の形態の構成の各種特性について、予測計算を行った。多結晶シリコン層１６及び非晶質シリコン層２４の厚さは１μｍとした。
計算の結果、短絡電流密度Ｊｓｃ＝２３ｍＡ、開放電圧Ｖｏｃ＝１．１Ｖ、変換効率＝１８％となった。
【０１１５】
なお、タンデム構造の太陽電池としては、堆積法によって形成したマイクロポリシリコン層（多結晶シリコン層）上に、水素化非晶質シリコン層を積層形成して、シリコン層全体の厚さを３μｍとした構成が提案されている。
この提案されている構成では、変換効率が１３〜１４％となっている。
即ち、本実施の形態の構成では、前述した計算結果から、この提案されている構成によりも、さらに高い変換効率が得られることがわかる。
【０１１６】
本実施の形態の半導体装置３０は、例えば、以下に説明するようにして、製造することができる。
まず、絶縁基板１１上に、電極層１２を形成する。電極層１２の材料としては、金属、合金、金属化合物等の導電性材料を使用することができる。電極層１２は、層を形成した後に、所定の平面パターンにパターニングする。
次に、電極層１２上に、第１の非晶質シリコン層を形成する。
そして、第１の非晶質シリコン層を形成した後に、本発明の半導体装置の製造方法を用いて、第１の非晶質シリコン層を結晶化して、多結晶シリコン層１６を形成する。
次に、多結晶シリコン層１６に、ｎ型不純物を注入してｎ＋領域１３を形成し、ｐ型不純物を注入してｐ＋領域１５を形成する。ｎ＋領域１３とｐ＋領域１５の形成順序は、どちらを先にしても構わない。
その後、多結晶シリコン層１６上に、例えば、プラズマＣＶＤ法により、（第２の）非晶質シリコン層２４として、水素化した非晶質シリコン層を形成する。
その後、（第２の）非晶質シリコン層２４に、ｎ型不純物を注入してｎ＋領域２１を形成し、ｐ型不純物を注入してｐ＋領域２３を形成する。ｎ＋領域２１とｐ＋領域２３の形成順序は、どちらを先にしても構わない。
さらに、非晶質シリコン層２４の上に、透明電極層１７を形成する。
このようにして、図２０に示した半導体装置３０を製造することができる。
【０１１７】
上述の本実施の形態の半導体装置の構成によれば、縦型ＰＩＮダイオードの多結晶シリコン層１６を、本発明の半導体装置の製造方法を用いて形成することにより、多結晶シリコン層１６として、平坦性、均一性、結晶性に優れた、多結晶シリコン層を使用することができる。これにより、光の変換効率の高いＰＩＮダイオードを有する半導体装置３０を構成することができる。
【０１１８】
そして、第１の縦型ＰＩＮダイオードを形成した多結晶シリコン層１６の上に、第２の縦型ＰＩＮダイオードを形成した非晶質シリコン層２４が積層されてタンデム構造としているので、従来提案されているタンデム構造と同様に、太陽光の幅広い波長帯にわたって、受光検出することができる。
【０１１９】
また、本実施の形態によれば、従来の太陽電池等のように、厚いバルクのシリコン層を使用した構成と比較して、シリコンの使用量を大幅に少なくすることができる。これにより、材料コストを大幅に低減することができる。
【０１２０】
本発明は、上述の実施の形態や実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【符号の説明】
【０１２１】
１，１１ 絶縁基板、２，３ 多結晶シリコン薄膜、４ 絶縁膜、５，７ 電極層、６ ゲート電極、１０，２０，３０ 半導体装置、１２ 電極層、１６ 多結晶シリコン層、１７ 透明電極層、２４ 非晶質シリコン層、３１ 光源ユニット、３２ レーザダイオード、３３ 光ファイバ、３４ 光学ヘッドユニット、３５ ビームホモジナイザ、３６ 出力モニタ、３７ ＡＦディテクタ、３８ 対物レンズ、３９ ビームスポット、４０ 結晶化装置、４１ ガラス基板、４２ 下地層（バッファ層）、４３ 非晶質シリコン層、４４ 結晶質シリコン層
【技術分野】
【０００１】
本発明は、結晶化シリコン層（薄膜、厚膜等）を含む半導体装置の製造方法と、この製造方法により製造することができる半導体装置に係わる。
【背景技術】
【０００２】
フラットパネルディスプレイ（ＦＰＤ）においては、ガラス基板上に形成した薄膜に、ＴＦＴ（薄膜トランジスタ）を形成して、画像を表示する表示素子の駆動を行っている。
【０００３】
従来から、高性能ＴＦＴ（薄膜トランジスタ）として、移動度の高さや成膜の容易性から、ポリシリコンＴＦＴが使用されている。移動度は、有機ＴＦＴが０．５ｃｍ２／Ｖｓ以下、水素化アモルファスシリコンＴＦＴが０．３〜１ｃｍ２／Ｖｓであるのに対して、ポリシリコンＴＦＴは１０〜４００ｃｍ２／Ｖｓと大きくすることが可能である。
このポリシリコンＴＦＴは、ガラス基板上にＣＭＯＳ構造を形成することが可能である唯一の構成である。
【０００４】
このようなポリシリコンＴＦＴの典型例として、トップゲート型の薄膜トランジスタの概略断面図を、図２２に示す。
図２２に示すように、ガラス基板等のパネル５１上に、バッファ層５２を介して、薄膜トランジスタのポリシリコン薄膜５３が形成されている。ポリシリコン薄膜５３の中央部の上には、ゲート絶縁膜５４を介して、ゲート電極５５が形成されている。ポリシリコン薄膜５３とゲート電極５５は、層間絶縁層５６に覆われている。そして、ポリシリコン薄膜５３の左右端部には、層間絶縁層５６に形成されたコンタクトホールを通じて、電極層５７が接続されている。
【０００５】
さらに高機能のフラットパネルディスプレイを実現するためには、ガラス基板だけでなく、プラスチック基板やフレキシブルな基板材料から成る、任意の基板上に、トランジスタ等の機能回路素子を形成することが求められる。
例えば、ガラス基板、さらにはプラスチック基板上に、ディスプレイの画素部及び周辺回路部だけでなく、機能センサ、メモリ、Ａ／Ｄ（アナログ／デジタル）コンバータ、Ｄ／Ａ（デジタル／アナログ）コンバータ、さらには、ＣＰＵ等、様々な機能回路素子を配置した構成とすることが考えられる。
【０００６】
ここで、ガラス基板やプラスチック基板等の、絶縁基板上に、ディスプレイの画素部及び機能システムを設けた構成の概略平面図を、図２３に示す。
図２３に示すように、ガラス基板やプラスチック基板等の絶縁基板１０１の上に、ディスプレイの画素部（表示部）１０７が形成されており、この画素部（表示部）１０７の周囲の絶縁基板１０１上に、各種の回路素子のチップ等が配置されて、半導体装置から成る表示装置１００が構成されている。
【０００７】
回路素子としては、図中左側に配置された、ＣＰＵ（Central Processing Unit）１０２、ＲＯＭ（Read Only Memory）１０３、ＲＡＭ（Random Access Memory）１０４、Ａ／Ｄコンバータ１０５や、図中上側に配置された、画素部１０７の駆動を行うためのドライバＩＣ１０６等が設けられている。
これらの回路素子（１０２，１０３，１０４，１０５，１０６）は、絶縁基板１０１上に取り付けられたチップによって、構成されている。
【０００８】
そして、図２３に示した構成のような、ガラス基板やプラスチック基板等の絶縁基板上に機能システムを構成した、いわゆるＳｏＧ（System on Glass）、ＳｏＰ（System on Panel）を目指して、研究開発が進められている（例えば、非特許文献１を参照）。
【０００９】
ポリシリコンＴＦＴにおいては、ポリシリコン（多結晶シリコン）の結晶粒を増大させることによって、伝導キャリアの高移動度化がなされている。
【００１０】
ＦＰＤにおいては、表示素子の駆動のために、ポリシリコンＴＦＴの他にも、有機半導体薄膜、酸化物半導体（ＩＧＺＯ）によるＴＦＴ等も期待され、可能性を秘めているが、これらの材料では、信頼性、集積機能性がまだ充分に実現されていない。
【００１１】
プラスチック基板等にポリシリコンＴＦＴを形成するためには、プラスチック基板への熱の影響が少なくなるように、ポリシリコンを形成することが求められる。
そのためには、例えば、低温でポリシリコン層を形成する方法を採用することが考えられる。
【先行技術文献】
【非特許文献】
【００１２】
【非特許文献１】松尾直人、「ナノテクノロジーonディスプレイ」、月刊ディスプレイ、２００６年、ｐ．１
【発明の概要】
【発明が解決しようとする課題】
【００１３】
絶縁基板上にポリシリコン薄膜を形成する場合、ポリシリコン薄膜を、直接、成膜形成するよりも、非晶質シリコン薄膜を形成してから、非晶質シリコン薄膜を結晶化する方が、結晶性が良好なポリシリコン薄膜を形成することができる。
【００１４】
従来からガラス基板上に形成した非晶質シリコン薄膜を結晶化する方法として採用されているＳＰＣ法（ＦＡ法）では、炉内でゆっくり加熱するために時間がかかる。また、シリコンを溶融させないで結晶化させるため、膜中に欠陥が残りやすくなる。
さらに、炉内にて高温で加熱するため、プラスチック基板上に形成したシリコン膜の結晶化には使用できない。
【００１５】
また、紫外線のパルスであるエキシマレーザを照射して結晶化する方法（ＥＬＡ法）も考えられるが、その波長帯のシリコンでの吸収係数が大きいため、層内（膜面に垂直な深さ方向）に温度分布が生じやすく、厚さが１００ｎｍを超える厚いシリコン層では、良好な結晶化が困難である。
【００１６】
上述した問題の解決のために、本発明においては、絶縁層上に結晶性の良好な半導体層を形成することができる、半導体装置の製造方法を提供するものである。また、この製造方法により得られる半導体装置を提供するものである。
【課題を解決するための手段】
【００１７】
本発明の半導体装置の製造方法は、絶縁層上に厚さ４ｎｍ〜１μｍの非晶質の半導体層を形成する工程と、この半導体層に対して、波長が３５０ｎｍ〜５００ｎｍの範囲内のエネルギービームを照射することにより、半導体層を結晶化させる工程を含むものである。
【００１８】
上述の本発明の半導体装置の製造方法において、半導体層をＳｉ，Ｇｅ，Ｃから選ばれる１種以上の元素を含む構成とすることができる。
上述の本発明の半導体装置の製造方法において、絶縁層として、ガラス又はプラスチックを使用することができる。
上述の本発明の半導体装置の製造方法において、非晶質の半導体層を形成する工程を、スパッタ放電不活性ガスとして、Ｎｅガス又はＮｅガスを含む混合ガスを用いた、スパッタ法により行うことができる。
上述の本発明の半導体装置の製造方法において、プラズマＣＶＤ法により非晶質の半導体層を形成する工程を行った後、脱水素のための熱処理工程は行わないで、半導体層を結晶化する工程を行う構成とすることができる。
上述の本発明の半導体装置の製造方法において、半導体層を結晶化させる工程の途中又は前後において、半導体層に能動素子の不純物領域を導入する工程をさらに含む構成とすることができる。
上述の本発明の半導体装置の製造方法において、絶縁層をプラスチックにより形成し、プラスチックとしてポリイミド樹脂、ポリアミドイミド樹脂、ポリシリセスキオキサンから選ばれる１種以上を使用する構成とすることができる。
上述の本発明の半導体装置の製造方法において、さらに、絶縁層上に、厚さが０．２〜１．５μｍであり、Ｚｎ,Ｓ，Ｓｉ，Ｏの各成分を各々３原子％以上含む材料から成るバッファ層を形成し、その後、バッファ層上に半導体層を形成する構成とすることができる。
【００１９】
本発明の半導体装置は、厚さ４ｎｍ〜１μｍの非晶質の半導体層に対して、波長が３５０ｎｍ〜５００ｎｍの範囲内のエネルギービームを照射して結晶化を行って得られた結晶質の半導体層と、この結晶質の半導体層に形成された不純物領域を含む能動素子とを有するものである。
【００２０】
上述の本発明の半導体装置において、能動素子が薄膜トランジスタであり、非晶質の半導体層の厚さが４ｎｍ〜１００ｎｍの範囲内であり、不純物領域が薄膜トランジスタのソース領域及びドレイン領域である構成とすることができる。
上述の本発明の半導体装置において、能動素子がＰＩＮダイオードであり、非晶質の半導体層の厚さが３００ｎｍ〜１μｍの範囲内であり、前記不純物領域が前記ＰＩＮダイオードのｐ型領域とｉ型領域とｎ型領域である構成とすることができる。また、さらに、結晶質の半導体層の上に、非晶質の第２の半導体層が形成され、この非晶質の第２の半導体層に第２のＰＩＮダイオードが形成されている構成とすることができる。
上述の本発明の半導体装置において、非晶質の半導体層がＳｉ，Ｇｅ，Ｃから選ばれる１種以上の元素を含む構成とすることができる。
上述の本発明の半導体装置において、半導体層の下層に絶縁層が設けられ、この絶縁層がガラス又はプラスチックにより形成されている構成とすることができる。
上述の本発明の半導体装置において、絶縁層がプラスチックにより形成されており、プラスチックとしてポリイミド樹脂、ポリアミドイミド樹脂、ポリシリセスキオキサンから選ばれる１種以上が用いられている構成とすることができる。
上述の本発明の半導体装置において、さらに、絶縁層と半導体層との間に、厚さが０．２〜１．５μｍであり、Ｚｎ,Ｓ，Ｓｉ，Ｏの各成分を各々３原子％以上含む材料から成るバッファ層が設けられている構成とすることができる。
【発明の効果】
【００２１】
上述の本発明の半導体装置の製造方法によれば、波長３５０ｎｍ〜５００ｎｍの範囲内のエネルギービームを照射して、結晶化を行うので、比較的短い時間で結晶化を行うことができ、平坦性、均一性、結晶性、安定性に優れた、結晶質の半導体層が得られる。
さらに、エネルギービームの照射条件を変えることにより、小さい粒子から大きい粒子までの幅広い範囲の粒子を形成することが可能になり、結晶粒に異方性を持たせることも可能になる。
また、本発明の半導体装置の製造方法によれば、絶縁層にプラスチックを用いた場合でも、結晶化の際にプラスチックに影響を与えないようにすることが可能である。
【００２２】
上述の本発明の半導体装置の構成によれば、波長３５０ｎｍ〜５００ｎｍの範囲内のエネルギービームを照射して、結晶化を行って得られた半導体層に、能動素子の不純物領域が形成されている。結晶化によって得られた半導体層は、平坦性、均一性、結晶性、安定性に優れているので、特性の良好な能動素子を含む半導体装置を構成することが可能になる。
従って、薄膜トランジスタやダイオード等の能動素子を含む半導体装置を使用して、高機能のフラットパネルディスプレイや光センサ、太陽電池を、任意の基板上に形成することも可能になる。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１の実施の形態で使用する結晶化装置の概略構成図である。
【図２】非晶質の半導体層の結晶化を行う方法を説明する図である。
【図３】結晶化を行った後のシリコン層の断面ＴＥＭ像である。
【図４】結晶化して得られたシリコン層の分光エリプソメトリによる吸収率であるＫ−スペクトルの分析結果である。
【図５】結晶化して得られたシリコン層のＸ線回折法の結果である。
【図６】Ａ〜Ｃ 実施例の各試料のＳＥＭによる像である。
【図７】Ａ〜Ｃ 実施例の各試料のＴＥＭによる像である。
【図８】Ａ〜Ｃ 比較例の各試料のＡＦＭによる像である。
【図９】Ｄ、Ｅ 比較例の各試料のＡＦＭによる像である。
【図１０】Ａ〜Ｃ 実施例の各試料のＡＦＭによる像である。
【図１１】レーザの出力と結晶化後のシート抵抗との関係を示す図である。
【図１２】Ａ、Ｂ Ａｒガスを用いた場合とＮｅガスを用いた場合の結晶化後のシリコン層の分光エリプソメトリによるＮ及びｋのスペクトルを示す図である。
【図１３】Ａ、Ｂ 出力４．９Ｗと出力５．５Ｗとしたときの結晶化後のシリコン層のラマンスペクトルを示す図である。
【図１４】出力６Ｗでの結晶化の前後のシリコン層の分光エリプソメトリによるｋスペクトルを比較した図である。
【図１５】出力６Ｗで結晶化を行った後のシリコン層のＴＥＭによる像である。
【図１６】ＳＩＭＳにより測定した、出力６Ｗで結晶化を行った後のシリコン層の表面から深さまでの各元素の分布である。
【図１７】Ａ、Ｂ ポリイミド基板を用いた場合の結晶化前後のシリコン層の分光エリプソメトリによるスペクトルを比較した図である。
【図１８】本発明の第３の実施の形態の半導体装置の概略構成図（断面図）である。
【図１９】本発明の第４の実施の形態の半導体装置の概略構成図（断面図）である。
【図２０】本発明の第５の実施の形態の半導体装置の概略構成図（断面図）である。
【図２１】太陽光スペクトルと、非晶質シリコン及び多結晶シリコンの吸収スペクトルを示す図である。
【図２２】トップゲート型の薄膜トランジスタの概略断面図である。
【図２３】絶縁基板上にディスプレイの画素部及び機能システムを設けた構成の概略平面図である。
【発明を実施するための形態】
【００２４】
以下の順序により、本発明の実施の形態について説明する。
１．本発明の概要
２．第１の実施の形態
３．第２の実施の形態
４．第３の実施の形態
５．第４の実施の形態
６．第５の実施の形態
【００２５】
＜１．本発明の概要＞
まず、本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。
【００２６】
本発明の半導体装置の製造方法は、絶縁層上に厚さ４ｎｍ〜１μｍの非晶質の半導体層を形成する工程と、この非晶質の半導体層に対して、波長３５０ｎｍ〜５００ｎｍの範囲内のエネルギービームを照射して、半導体層を結晶化させる工程を有する。
【００２７】
絶縁層としては、ガラスやプラスチックから成る絶縁基板（もしくは絶縁材）、任意の基板（絶縁基板、金属板やメタルホイル、半導体基板等）の上に形成された絶縁層（例えば、酸化シリコン層等の酸化物層や窒化物層）を、使用することができる。
絶縁層のプラスチックとしては、高度に架橋構造を有するポリマー材料、例えば、ポリイミド樹脂、ポリアミドイミド樹脂、ポリシリセスキオキサンから選ばれる１種以上を使用することが好ましい。
【００２８】
非晶質の半導体層の半導体材料としては、シリコン層、ＳｉＧｅ層、Ｇｅ層、ＳｉＣ層等、Ｓｉ，Ｇｅ，Ｃを含む材料を使用することができる。また、必要に応じて、半導体層にｎ型不純物（リン等）又はｐ型不純物（ホウ素等）を注入して、導電性を高める。
半導体層をＳｉＧｅ層やＳｉＣ層等、Ｓｉ，Ｇｅ，Ｃのうちの２種類の元素を含む構成とした場合には、各元素の比率によって、バンドギャップや吸収係数を制御して、半導体層の光に対する感度を制御することが可能である。
【００２９】
波長３５０ｎｍ〜５００ｎｍの範囲内のエネルギービームとしては、紫外線、青紫や青の可視光線等が挙げられ、半導体レーザ等のレーザから出射したレーザ光を使用することができる。
エネルギービームは、連続ビーム（ＣＷ）としても、パルス状に出射するビーム（パルスビーム）としても、どちらでも構わない。
【００３０】
非晶質の半導体層は、絶縁層上に、例えば、スパッタ法やＣＶＤ法により形成する。ＣＶＤ法としては、通常の熱ＣＶＤ法、例えば、減圧ＣＶＤ法、もしくはプラズマＣＶＤ法を用いることができる。スパッタ法のスパッタ放電不活性ガスとしては、Ａｒガス、Ｈｅガス、Ｘｅガス、Ｎｅガス、及びこれらのガスの１種以上を用いた混合ガスを使用することができる。
半導体層の厚さは、４ｎｍ〜１μｍとする。本発明の製造方法によれば、この広い範囲の厚さの半導体層に対して、良好に結晶化を行うことができる。
【００３１】
なお、本発明の製造方法は、絶縁層に直接接して非晶質の半導体層を形成する場合に限定されない。例えば、絶縁層と非晶質の半導体層との間に、他の層（電極層等の導体層、他の絶縁層）を形成しても構わない。ボトムゲート型のＴＦＴや縦型ＰＩＮダイオードを作製する場合には、電極層や配線層の上に、半導体層を形成することになる。
【００３２】
本発明の製造方法によれば、半導体層を結晶化させることにより、多結晶もしくは単結晶の半導体層が得られる。
そして、波長３５０ｎｍ〜５００ｎｍの範囲内のエネルギービームを照射して、結晶化を行うので、比較的短い時間で結晶化を行うことができ、平坦性、均一性、結晶性、安定性に優れた、結晶質の半導体層が得られる。
また、エネルギービームの照射条件を変えることにより、小さい粒子から大きい粒子までの幅広い範囲の粒子を形成することが可能であり、結晶粒に異方性を持たせることも可能である。
【００３３】
エキシマレーザ（例えば、波長３０８ｎｍ）を照射して結晶化を行った場合には、比較的短い時間で結晶化を行うことができ、優れた結晶性が得られるが、結晶粒の境界面で凹凸ができやすく、平坦性が充分得られない。また、小さい結晶（微結晶、小粒径結晶）は作りにくい。なお、エキシマレーザは、半導体層に入射してから比較的短い距離で吸収されてしまうため、厚い半導体層では深さ方向で吸収が均一にならず、平坦性や結晶性が充分に得られないことから、厚い半導体層の結晶化には不向きである。
ＳＰＣ法（炉内でのアニール）により結晶化を行った場合には、結晶化に時間がかかり、結晶性が良好ではない。
【００３４】
文献（R. F. Wood, C. W. White and R. T. Young, ”Semiconductor and semimetals”,26,(1984),p.116）によると、エキシマレーザの波長３０８ｎｍ（エネルギー約４．０５ｅＶ）の場合、非晶質シリコンの吸収係数は１．３×１０６ｃｍ−１程度であり、結晶質シリコンの吸収係数は１．５×１０６ｃｍ−１程度であり、両者の差は小さい。これに対して、青色レーザの波長４４５ｎｍ（エネルギー約３．３ｅＶ）の場合、非晶質シリコンの吸収係数は１×１０６ｃｍ−１程度であり、結晶質シリコンの吸収係数は３×１０５ｃｍ−１程度であり、非晶質シリコンは結晶質シリコンの３倍以上となっている。
このことから、波長４４５ｎｍの青色レーザを照射した場合、非晶質の状態では吸収係数が大きいので、吸収により多くのエネルギーを得て結晶化が進行するが、結晶化した後は吸収係数が小さくなるので、温度上昇が少なくなることがわかる。
【００３５】
好ましくは、大面積に良好な膜質で非晶質の半導体層を形成することができる、プラズマＣＶＤ法により非晶質の半導体層を形成する工程を行う。
プラズマＣＶＤ法により非晶質の半導体層を形成すると、半導体層に水素が含まれるので、そのまま例えばエキシマレーザを照射して結晶化を行うと、水素の放出により半導体層の表面に穴ができて凹凸が生じる。これを防ぐためには、結晶化工程の前に脱水素のための熱処理工程を行う必要がある。
本発明の製造方法では、波長が３５０ｎｍ〜５００ｎｍの範囲内のエネルギービームを照射することにより、半導体層を結晶化させるので、プラズマＣＶＤ法により非晶質の半導体層を形成する工程を行った場合でも、脱水素のための熱処理工程は行わないで、半導体層を結晶化する工程を行うことができる。
実際に、脱水素のための熱処理工程を行わないで、半導体層の結晶化を行ったところ、結晶性が良好であり、大きい粒径の結晶粒が得られた。
このことは、従来のエキシマレーザアニールに代わり、波長３５０ｎｍ〜５００ｎｍの範囲内のエネルギービームを照射して、非晶質半導体層の結晶化を行うことにより、脱水素のための熱処理工程を省略して、工程の短縮や歩留まりの向上を図ることが可能であることを示している。
従って、本発明による結晶化を、薄膜トランジスタの製造工程に採用することにより、工程の短縮や歩留まりの向上を図り、これにより、薄膜トランジスタの製造コストの低減も可能になる。
【００３６】
また、スパッタ法により非晶質の半導体層を形成する工程を行う場合、好ましくは、スパッタ放電不活性ガスとして、Ｎｅガス又はＮｅガスを含む混合ガスを用いる。Ｎｅガスを含む混合ガスとしては、Ｎｅガスを他のガスで希釈した構成や、Ａｒガス等の他のガスとＮｅガスとを混合した構成が挙げられる。
スパッタ法の場合、プラズマ放電として用いられる不活性の希ガスとしては、通常、Ａｒガスが用いられている。また、不活性の希ガスとして、ＡｒガスやＮｅガスの他にも、ＨｅガスやＸｅガスも用いることができる。
Ｎｅは、Ａｒよりも原子量が小さいため（質量が軽く、原子半径が小さい）、Ｎｅガスを使用した場合、エネルギービームの照射による結晶化の際に、スパッタ時に半導体層中に入ったガスが半導体層の外に出やすくなり、結晶性が向上する。
Ｈｅは、Ｎｅと同様に原子量が小さいため、スパッタ時に半導体層中に入ったガスが半導体層の外に出やすくなり、結晶性が向上する。なお、スパッタの効率（成膜レート）は、ＨｅガスよりもＮｅガスの方が高くなる。
Ｘｅは、原子量がかなり大きいため、スパッタ時に半導体層中に入りにくくなり、結晶化の際に半導体層からガスを発生しないので、結晶性が向上する。なお、ＸｅガスはＮｅガスと比較すると価格が高いため、Ｎｅガスを使用すると、より安いコストで、Ｘｅガスと同様の効果が得られる。
そして、スパッタ放電不活性ガスとして、Ｎｅガス又はＮｅガスを含む混合ガスを用いると、その後のエネルギービームの照射による結晶化工程において、スパッタ時に半導体層中に入ったガスが半導体層の外に出やすいので、比較的高いエネルギーの照射を行っても、膜荒れを防ぐことが可能となる。そのため、結晶化工程において高いエネルギーの照射を行って、より大きな結晶粒や、ＣＶＤ法を用いた場合のような異方性で電気的に優れた、高い移動度を有する、擬似単結晶粒薄膜を得ることが可能となり、任意の大きさ、形状の結晶粒の選択範囲が増大するので、高性能ＴＦＴ素子の実現が可能となる。このため、プラスチック基板上に形成したスパッタ薄膜に対して、短時間のパルス光モードでアニールすることにより、フレキシブルな基板上に高機能ＴＦＴ素子を実現することも可能になる。
【００３７】
また、好ましくは、半導体層を結晶化させる工程の途中又は前後において、半導体層に能動素子（トランジスタ、ダイオード等）の不純物領域を導入する工程をさらに含む。ダイオードとしては、ＰＩＮダイオード、２つもしくはいずれかの電極部がメタル／半導体のコンタクトによるいわゆるショットキー接触型ダイオード、のいずれも可能である。
能動素子（トランジスタ、ダイオード等）の不純物領域としては、ｐ型又はｎ型のソース・ドレイン領域、ダイオードのｐ型領域やｎ型領域が挙げられる。
能動素子の不純物領域を導入する方法としては、イオン注入により導入する方法、ＳｏＧ（Spin on Glass）等の不純物を含んだ膜を塗布することやＣＶＤ法のガスやスパッタ法のターゲットに不純物を含有させることによって成膜と同時に不純物を導入する方法、等が挙げられる。なお、非晶質の半導体層の成膜と同時もしくは直後に、即ち、結晶化工程の前に不純物を導入した場合には、不純物を導入した後に、エネルギービームを照射して結晶化を行う際に、同時に不純物の活性化を行うことが可能である。また、縦型構造の太陽電池等に適用する等、比較的厚い半導体層を形成する場合に、下部の不純物領域を形成する工程（非晶質の半導体層への不純物の導入や、アニールによる不純物の活性化）を行ってから、半導体層を結晶化するというように、半導体層を結晶化させる工程の途中又は前に不純物を導入することも可能である。
【００３８】
半導体層の下の絶縁層として、プラスチック基板を使用する場合には、耐熱性の比較的高い樹脂を基板材料に使用することが望ましい。このような樹脂としては、例えば、熱分解開始温度が５００℃程度と高い、ポリイミド樹脂が挙げられる。また、ポリイミド樹脂だけでなく、ポリアミドイミド樹脂、ポリシリセスキオキサン等の高度に架橋構造を有するポリマー材料等も好ましい。
また、プラスチック基板とシリコン層との間に、バッファ層を設けることが望ましい。
なお、ポリイミド樹脂を基板に用いた場合のバッファ層の構成としては、以下の構成とすることが望ましい。
バッファ層の熱伝導率ｋ：ｋ＜０．０１４Ｗ／ｃｍ℃、好ましくは、バッファ層の熱伝導率ｋを０．０１Ｗ／ｃｍ℃以下とする。より好ましくは、バッファ層の熱伝導率ｋを０．００８Ｗ／ｃｍ℃以下とする。
バッファ層の比熱Ｃｐ：Ｃｐ＜１．０Ｊ／ｇ・℃
バッファ層の厚さ：０．２〜１．５μｍ
バッファ層の材料としては、Ｚｎ,Ｓ，Ｓｉ，Ｏの各成分を各々３原子％以上含む材料が好ましい。
バッファ層の形成は、スパッタ法を用いることが好ましい。
なお、プラスチック基板を使用する場合の結晶化のエネルギービームの照射は、連続ビーム（ＣＷモード）としても、パルスビーム（パルスモード）としても、どちらでも結晶化が可能である。
【００３９】
なお、本発明の製造方法において、前述したそれぞれの構成は、適宜組み合わせることが可能である。
【００４０】
本発明の半導体装置は、上述した本発明の半導体装置の製造方法を用いて製造することが可能な構成である。
即ち、結晶質の半導体層に、トランジスタのソース領域・ドレイン領域・チャネル領域や、ダイオードのｐ型領域・ｎ型領域のような、能動素子の不純物領域が形成された構成である。ダイオードとしては、ＰＩＮダイオード、前述したショットキー接触型ダイオード、のいずれも可能である。
そして、結晶質の半導体層としては、本発明の半導体装置の製造方法を用いて、厚さが４ｎｍ〜１μｍの範囲内の非晶質の半導体層に波長が３５０ｎｍ〜５００ｎｍの範囲内のエネルギービームを照射して結晶化を行って得られる結晶質の半導体層を使用する。
【００４１】
上述の本発明の半導体装置において、さらに下記の構成とすることが可能である。
（１）能動素子が薄膜トランジスタであり、非晶質の半導体層の厚さが４ｎｍ〜１００ｎｍの範囲内であり、不純物領域が薄膜トランジスタのソース領域及びドレイン領域である構成。
（２）能動素子がＰＩＮダイオードであり、非晶質の半導体層の厚さが３００ｎｍ〜１μｍの範囲内であり、不純物領域がＰＩＮダイオードのｐ型領域とｉ型領域とｎ型領域である構成。
（３）（２）において、さらに、結晶質の半導体層の上に、非晶質の第２の半導体層が形成され、この非晶質の第２の半導体層に第２のＰＩＮダイオードが形成されている構成。
（４）非晶質の半導体層がＳｉ，Ｇｅ，Ｃから選ばれる１種以上の元素を含む構成。
（５）絶縁層がガラス又はプラスチックにより形成されている構成。
なお、これらの構成は、適宜組み合わせることが可能である。
【００４２】
＜２．第１の実施の形態＞
続いて、本発明の具体的な実施の形態を説明する。
まず、本発明の第１の実施の形態として、本発明の半導体装置の製造方法の一実施の形態を説明する。
本実施の形態は、絶縁層上に形成する半導体層を、厚膜とした場合である。
【００４３】
本実施の形態では、絶縁層上に直接又は他の層（導体層や絶縁層等）を介して、厚い非晶質の半導体層（シリコン層等）を形成した後に、この半導体層に波長３５０ｎｍ〜５００ｎｍの範囲内のレーザ光を照射して、非晶質の半導体層を結晶化する。
【００４４】
絶縁層としては、ガラスやプラスチックから成る絶縁基板（もしくは絶縁材）や、任意の基板（絶縁基板、金属板、半導体基板等）の上に形成された絶縁層（例えば、酸化シリコン層等の酸化物層や窒化物層）を使用することができる。
【００４５】
本実施の形態において、非晶質の半導体層の厚さは、通常の薄膜トランジスタ用の半導体層と比較して厚い、例えば、３００ｎｍ〜１μｍの範囲とする。
非晶質の半導体層の半導体材料としては、シリコン層、ＳｉＧｅ層、Ｇｅ層、ＳｉＣ層等、Ｓｉ，Ｇｅ，Ｃを含む材料を使用する。また、必要に応じて、半導体層にｎ型不純物（リン等）又はｐ型不純物（砒素等）を注入して、導電性を高める。
【００４６】
非晶質の半導体層の形成方法としては、スパッタ法とＣＶＤ法のいずれの方法も可能である。
スパッタ法（ＲＦスパッタ法）を使用した場合には、比較的短い時間で厚い層を形成することが可能である。
一方、結晶化により結晶粒が大きい半導体層を得るためには、非晶質の半導体層をＣＶＤ法で形成した方が、有利である。
【００４７】
波長３５０ｎｍ〜５００ｎｍの範囲内のレーザ光としては、紫外線、青紫や青の可視光線等が挙げられ、半導体レーザ等のレーザ光を使用する。
レーザ光は、連続ビーム（ＣＷ）としても、パルス状に出射するビーム（パルスビーム）としても、どちらでも構わない。
【００４８】
次に、本実施の形態で使用する、結晶化装置の概略構成図を、図１に示す。
図１に示す結晶化装置４０は、光源ユニット３１と、光学ヘッドユニット３４とを含んで、構成されている。
【００４９】
光源ユニット３１は、アレイ状に配置された、多数のレーザダイオード３２を備えている。
レーザダイオード３２としては、波長３５０ｎｍ〜５００ｎｍの範囲内のレーザ光、例えば、波長４４５ｎｍのレーザ光を出射する半導体レーザダイオードを使用することができる。そして、例えば、出力５００ｍＷのレーザダイオード３２を４８個使用して、光源ユニット３１を構成することができる。
光源ユニット３１の各レーザダイオード３２には、レーザダイオード３２から出射したレーザ光を光学ヘッドユニット３４へ送る、光ファイバ３３の一端が接続されている。図では、多数の光ファイバ３３が束ねられている。この光ファイバ３３の他端は、光学ヘッドユニット３４に接続されている。
光学ヘッドユニット３４は、ビームホモジナイザ３５と、出力モニタ３６と、ＡＦディテクタ３７とを備えている。
ビームホモジナイザ３５は、光ファイバ３３を通じて供給されたレーザ光のビーム整形等を行う。出力モニタ３６は、光ファイバ３３を通じて供給されたレーザ光の出力を検出して、必要に応じて、自動的に光源ユニット３１のレーザダイオード３２の出力を制御する。ＡＦディテクタ３７は、照射対象の半導体層等で反射した戻り光を検出して、対物レンズ３８を矢印ＡＦに示すように動かす、オートフォーカス制御を行う。
対物レンズ３８は、ビームホモジナイザ３５を経たレーザ光を集束して、照射対象にビームスポット３９を形成する。
【００５０】
この結晶化装置４０では、出力が制御されたレーザダイオード３２から出射したレーザ光を使用して、対物レンズ３８でレーザ光を集束したビームスポット３９を、非晶質の半導体層（例えば、シリコン層）に照射して、半導体層の結晶化を行う。
【００５１】
次に、図２を参照して、非晶質のシリコン層に対して、図１の結晶化装置４０からのレーザ光を照射して、結晶化を行う方法を説明する。
図２に示すように、ガラス基板４１の表面に、下地層（バッファ層）４２が形成され、この下地層（バッファ層）４２の上に、非晶質シリコン層４３が形成されている。
そして、図１に示した結晶化装置４０を使用して、ビームスポットをＣＷビーム（連続ビーム）４５として、このＣＷビーム４５を図２中矢印Ｓｃａｎで示す左方向に走査させて、非晶質シリコン層４３に照射させる。
これにより、非晶質シリコン層４３を結晶化させて、結晶質シリコン層４４を形成することができる。
さらに、帯状に一部重なりを持たせて、走査を左右に往復させることにより、広い領域に対してレーザビームを照射して、非晶質シリコン層４３を結晶化させて結晶質シリコン層４４を形成することができる。
【００５２】
（実施例）
ここで、具体的に、非晶質の半導体層の結晶化を行い、特性を調べた。
【００５３】
〔試験１〕
まず、ガラス基板上に、ＲＦスパッタ法により、スパッタ放電不活性ガスとしてＡｒガスを用いて、厚さ５００ｎｍの非晶質シリコン層を形成した。
そして、この非晶質シリコン層に対して、図１に示した結晶化装置４０を使用して、結晶化を行った。結晶化装置４０のレーザダイオード３２の出射光の波長を４４５ｎｍとして、４．７Ｗの出力で、スキャン速度は５００ｍｍ／ｓとした。
【００５４】
このようにして結晶化を行った後のシリコン層の断面をＴＥＭ（透過型電子顕微鏡）で観察した。
得られたＴＥＭ像を、図３に示す。
厚さ５００ｎｍの厚膜の場合、結晶化の際に、膜の上下方向に温度勾配があるため、熱の流れが上下方向に生じる。これによって、図３に示すように、柱状に近い結晶化が起こる。
【００５５】
さらに、得られたシリコン層について、分光エリプソメトリによる吸収率であるＫ−スペクトルの分析と、Ｘ線回折法による結晶方位の同定を行った。
Ｋ−スペクトルを図４に示し、Ｘ線回折法の結果を図５に示す。
図４から、はっきりとしたピークが現れており、膜全体が充分に結晶化していることがわかる。
また、図５から、（１１１）面のピークが鋭いピークで明確に現れており、充分に結晶化していることがわかる。
【００５６】
上述の本実施の形態によれば、非晶質の半導体層（シリコン層等）に対して、波長３５０ｎｍ〜５００ｎｍの範囲内のレーザ光を照射して、非晶質の半導体層を結晶化する。
これにより、レーザ光の照射により結晶化を行うので、比較的短い時間で結晶化を行うことができる。また、波長３５０ｎｍ〜５００ｎｍの範囲内のレーザ光を照射するので、平坦性、均一性、結晶性、安定性に優れた、結晶質の半導体層が得られる。
【００５７】
また、本実施の形態によれば、波長３５０ｎｍ〜５００ｎｍの範囲内のレーザ光を照射するので、エキシマレーザの照射では結晶化が困難であった、厚さ３００ｎｍ〜１μｍの比較的厚い半導体層に対しても、平坦性良く結晶化を行うことができる。
【００５８】
＜３．第２の実施の形態＞
次に、本発明の第２の実施の形態として、本発明の半導体装置の製造方法の他の実施の形態を説明する。
本実施の形態は、絶縁層上に形成する半導体層を、薄膜とした場合である。
【００５９】
本実施の形態では、絶縁層上に直接又は他の層（導体層や絶縁層等）を介して、薄膜の非晶質の半導体層（シリコン層等）を形成した後に、この半導体層に波長３５０ｎｍ〜５００ｎｍの範囲内のレーザ光を照射して、非晶質の半導体層を結晶化する。
【００６０】
絶縁層としては、ガラスやプラスチックから成る絶縁基板（もしくは絶縁材）や、任意の基板（絶縁基板、金属板、半導体基板等）の上に形成された絶縁層（例えば、酸化シリコン層等の酸化物層や窒化物層）を使用することができる。
【００６１】
本実施の形態において、非晶質の半導体層の厚さは、通常の薄膜トランジスタ用の半導体層と同じ程度の厚さ、例えば、４ｎｍ〜１００ｎｍの範囲とする。
非晶質の半導体層の半導体材料としては、シリコン層、ＳｉＧｅ層、Ｇｅ層、ＳｉＣ層等、Ｓｉ，Ｇｅ，Ｃを含む材料を使用する。また、必要に応じて、半導体層にｎ型不純（リン等）又はｐ型不純物（砒素等）を注入して、導電性を高める。
【００６２】
非晶質の半導体層の形成方法としては、スパッタ法とＣＶＤ法のいずれの方法も可能である。
特に、容量結合型のプラズマＣＶＤ法を用いた場合には、大面積に均一性に優れた非晶質の半導体層の薄膜を形成することができる。
プラズマＣＶＤ法を用いて半導体層を形成した場合には、半導体層内に多量（約１０〜２０原子％）の水素が含有される。その状態でエキシマレーザ照射を行うと、急激に局所加熱されることにより、水素が瞬間的に凝集放出され、表面に穴が開いてしまい、平坦性が著しく劣化する。
そのため、プラズマＣＶＤ法により形成した非晶質の半導体層に対して、エキシマレーザ照射により結晶化を行う場合には、結晶化工程の前に脱水素工程（窒素雰囲気中で４００〜４５０℃、１〜２時間程度）を行うことが不可欠であった。
これに対して、本実施の形態の製造方法では、波長３５０ｎｍ〜５００ｎｍの範囲内のレーザ光を照射して、結晶化を行うため、半導体層の一部が局所加熱されることがなく、半導体層の厚さ方向全体にわたって比較的穏やかに加熱される。これにより、プラズマＣＶＤ法により形成した非晶質の半導体層にレーザ光を照射しても、水素が放出されることがなく、脱水素工程が不要になる。
【００６３】
結晶化装置は、第１の実施の形態の製造方法と同様の結晶化装置を使用することができる。例えば、図１に示した結晶化装置４０を使用して、図２に示したようにレーザビームを走査させて、非晶質の半導体層の結晶化を行うことが可能である。
ただし、薄膜の場合には、厚膜の場合と比較して、半導体層全体の結晶化に必要なエネルギーが少なくなるため、結晶化装置４０のレーザダイオード３２の出力等、非晶質の半導体層へのエネルギービームの照射条件は、厚膜の場合と異なることがある。
【００６４】
（実施例）
〔試験２〕
ここで、具体的に、非晶質のシリコン薄膜の結晶化を行い、特性を調べた。
また、比較例として、同じ厚さのシリコン薄膜に対して、エキシマレーザを照射して結晶化を行い、実施例と比較例とで、得られた結晶質の薄膜の特性を比較した。
【００６５】
まず、ガラス基板上に、プラズマＣＶＤ法により、厚さ５０ｎｍの非晶質シリコン層を形成した。
（ｐ型不純物として、リンをイオン注入した。イオン注入の条件は、ドーズ量２×１０１５／ｃｍ２、エネルギー５ｋｅＶ、飛程ｒｐが３０ｎｍ以下とした。）
そして、この非晶質シリコン層に対して、図１に示した結晶化装置４０を使用して、結晶化を行った。結晶化装置４０のレーザダイオード３２の出射光の波長を４４５ｎｍとして、スキャン速度は５００ｍｍ／ｓとした。レーザダイオード３２の出力を、５Ｗ、６Ｗ、８Ｗと変えてそれぞれ結晶化を行い、実施例の試料を作製した。
【００６６】
また、比較例として、同じく厚さ５０ｎｍの非晶質シリコン層に対して、波長３０８ｎｍのエキシマレーザを照射して、結晶化を行った。エキシマレーザのエネルギー密度を、１５０、２００、３５０、４００、４５０［ｍＪ／ｃｍ２］と変えてそれぞれ結晶化を行い、比較例の試料を作製した。
【００６７】
各試料について、ＳＥＭ（走査型電子顕微鏡）やＴＥＭ（透過型電子顕微鏡）による観察を行い、また、ＡＦＭ（原子間力顕微鏡）によって観察される像（ＡＦＭ像）を用いて、得られた膜の表面状態を調べた。
【００６８】
実施例の各試料のＳＥＭによる像を、図６Ａ〜図６Ｃに示す。図６Ａは出力５Ｗの試料、図６Ｂは出力６Ｗの試料、図６Ｃは出力８Ｗの試料である。また、図６Ａ〜図６Ｃにおいて、レーザをスキャンした方向は、縦方向（図の上下方向）である。
出力５Ｗの場合、結晶粒が小さい。出力６Ｗの場合、結晶粒がやや大きくなって、５０ｎｍ〜３００ｎｍ程度の大きさになっている。出力８Ｗの場合、スキャンの方向に結晶粒が連続する、異方性の結晶が形成されている。このように、出力を変えることにより、結晶粒の大きさや状態を変えることが可能であることがわかる。
【００６９】
結晶粒が小さい場合、移動度は小さくなるが、均一性が高くなる。このようなシリコン層は、有機ＥＬの駆動用の薄膜トランジスタに適している。
結晶粒が大きい場合や、異方性の結晶が形成されている場合には、移動度が大きくなるので、このようなシリコン層は、高速で動作する能動素子（トランジスタ等）に適している。
【００７０】
実施例の各試料のＴＥＭによる像を、図７Ａ〜図７Ｃに示す。図７Ａは出力５Ｗの試料、図７Ｂは出力６Ｗの試料、図７Ｃは出力８Ｗの試料である。また、図７Ａ〜図７Ｃにおいて、レーザをスキャンした方向は、縦方向（図の上下方向）である。
図７Ａ〜図７Ｃを見ても、出力を変えることにより、結晶粒の大きさや状態を変えることが可能であることがわかる。
【００７１】
比較例の各試料のＡＦＭによる像を、図８Ａ〜図９Ｅに示す。図８Ａは１５０ｍＪ／ｃｍ２の試料、図８Ｂは２００ｍＪ／ｃｍ２の試料、図８Ｃは３５０ｍＪ／ｃｍ２の試料、図９Ｄは４００ｍＪ／ｃｍ２の試料、図９Ｅは４５０ｍＪ／ｃｍ２の試料である。
また、各図にＡ−Ｂ（縦方向）、Ｃ−Ｄ（横方向）で付記した線の区間において、凹凸の度合いとして表面粗さＲｍｓを測定した。比較例の各試料の表面粗さＲｍｓを、表１に示す。
【００７２】
【表１】
【００７３】
実施例の各試料のＡＦＭによる像を、図１０Ａ〜図１０Ｃに示す。図１０Ａは出力５Ｗの試料、図１０Ｂは出力６Ｗの試料、図１０Ｃは出力８Ｗの試料である。また、図１０Ａ〜図１０Ｃにおいて、レーザをスキャンした方向は、縦方向（図の上下方向）である。
また、各図にＡ−Ｂ（縦方向）、Ｃ−Ｄ（横方向）で付記した線の区間において、凹凸の度合いとして表面粗さＲｍｓを測定した。実施例の各試料の表面粗さＲｍｓを、表２に示す。
【００７４】
【表２】
【００７５】
図８Ａ〜図９Ｅの比較例のＡＦＭの像と、図１０Ａ〜図１０Ｃの実施例のＡＦＭの像とから、いずれの場合も、レーザ光の照射条件を変えることにより、結晶粒の大きさが変わることがわかる。
比較例のうちでは、図８Ｃの３５０ｍＪ／ｃｍ２のときが最も結晶粒が大きくなっている。
この図８Ｃの比較例と、図１０Ｂの実施例とを比較すると、結晶粒の大きさはそれほど大きな違いがなく、図１０Ｂの実施例の方がやや大きいくらいである。
しかし、表１と表２の結果を比較すると、図８Ｃの比較例（３５０ｍＪ／ｃｍ２）の表面粗さが１４．３９ｎｍ及び１２．１１ｎｍであるのに対して、図１０Ｂの実施例（６Ｗ）の表面粗さは５．４８ｎｍ及び４．０５ｎｍとなっている。即ち、実施例の方が、結晶粒の大きさのわりに表面粗さが小さく、平坦性が優れていることがわかる。実施例の他の試料も同様に、結晶粒の大きさのわりに表面粗さが小さくなっている。
従って、エキシマレーザによるレーザ光を照射した場合と比較して、やや長波長の範囲の青色可視光域でレーザ光を照射した場合には、結晶化したシリコン層の表面粗さが小さく、平坦性が優れていることがわかる。
【００７６】
なお、上述の実施例では、レーザダイオードの出力を変えることにより、結晶化で得られる多結晶シリコン層の結晶粒の大きさ等を変化させていたが、レーザビームのスキャン速度を変えることによっても、同様に、結晶化で得られる多結晶シリコン層の結晶粒の大きさ等を変化させることが可能である。
【００７７】
上述の本実施の形態によれば、非晶質の半導体層（シリコン層等）に対して、波長３５０ｎｍ〜５００ｎｍの範囲内のレーザ光を照射して、非晶質の半導体層を結晶化する。
これにより、レーザ光の照射により結晶化を行うので、比較的短い時間で結晶化を行うことができる。また、波長３５０ｎｍ〜５００ｎｍの範囲内のレーザ光を照射するので、平坦性、均一性、結晶性、安定性に優れた、結晶質の半導体層が得られる。
【００７８】
また、本実施の形態によれば、波長３５０ｎｍ〜５００ｎｍの範囲内のレーザ光を照射するので、非晶質の半導体層をプラズマＣＶＤ法により形成した場合でも、半導体層中の水素が放出されることがなく、エキシマレーザの照射では不可欠な、脱水素のための熱処理工程が不要になる。
【００７９】
〔試験３〕
一般に、レーザアニールの場合、スパッタ法によるシリコン膜では、そのスパッタガスであるＡｒ原子がシリコン膜中に取り込まれ、その後のレーザビームによる急激な熱処理では、膜剥がれが生じてしまうため、十分高い照射エネルギーで結晶化が困難である。
そのため、得られる結晶粒は、小さい粒径に限定されてしまう。
例えば、エキシマレーザで結晶化を行った場合の実験結果は、文献（D. Y. Kim et al, IMID’03 DIGEST,661,(2003)）に記載されている。
そこで、Ａｒとスパッタ効率（製膜レート）はそれほど変化しないが、原子半径がより小さい、Ｎｅガスをスパッタガスに用いて、Ａｒガスを用いた場合と特性を比較した。
【００８０】
まず、ガラス基板上に、ＲＦスパッタ法により、リンを高濃度に混入させたシリコンターゲットを使用して、厚さ約５０ｎｍの非晶質シリコン層を形成した。シリコンターゲットの抵抗率は、０．００１３〜０．００１６Ωｃｍの範囲であった。
このとき、スパッタ放電不活性ガスとして、Ａｒガスを用いた場合と、Ｎｅガスを用いた場合とで、それぞれ数個ずつ試料を作製した。
そして、それぞれの試料の非晶質シリコン層に対して、図１に示した結晶化装置４０を使用して、結晶化を行った。結晶化装置４０のレーザダイオード３２の出射光の波長を４４５ｎｍとして、スキャン速度は５００ｍｍ／ｓとした。各試料に対して、レーザダイオード３２の出力を、３Ｗ〜６Ｗの範囲内でいくつか変えて、それぞれの出力で結晶化を行った。
【００８１】
出力を変えて結晶化を行ったそれぞれの場合で、結晶化後に得られたシリコン層のシート抵抗を測定した。
測定結果として、レーザの出力とシート抵抗との関係を、図１１に示す。
【００８２】
Ａｒガスを用いた試料では、図１１にデータを示す出力４Ｗ〜４．８Ｗの範囲では、問題なく結晶化できた。しかし、出力４．８Ｗを超えると、結晶化が不良となり、膜剥がれを生じる。これは、成膜時にシリコン層に取り込まれていたＡｒが結晶化の際の熱で飛び出るためと推定できる。
図１１より、Ｎｅガスを用いた試料では、出力４Ｗ〜６Ｗの広い範囲内で、シート抵抗が低くなっている。これにより、Ａｒガスを用いた場合よりも、高い出力までレーザ照射可能である。また、Ａｒガスを用いた試料と比較して、シート抵抗が低い。この効果は、結晶性の向上によると推定できる。得られたシート抵抗の値は、結晶化の出力５．５Ｗの場合で７７０Ω／□であった。
【００８３】
ここで、Ａｒガスを用いた試料に出力４．３Ｗで結晶化を行った場合と、Ｎｅガスを用いた試料に出力５．５Ｗで結晶化を行った場合とで、分光エリプソメトリにより、Ｎとｋの各スペクトルを解析した。
解析の結果を、図１２Ａ及び図１２Ｂに示す。図１２ＡはＡｒガスを用いた試料の結果を示し、図１２ＢはＮｅガスを用いた試料の結果を示す。
図１２Ａ及び図１２Ｂにおいて、特に２８０ｎｍ付近のｋスペクトルを比較すると、図１２ＢのＮｅガスを用いた場合に、膜の結晶性がより優れていることが分かる。
【００８４】
さらに、Ｎｅガスを用いた試料に対する結晶化を、出力４．９Ｗで行った場合と、出力５．５Ｗで行った場合とで、それぞれ、シリコン層に対するラマンスペクトルを測定した。測定結果を図１３Ａ及び図１３Ｂに示す。図１３Ａは出力４．９Ｗの場合を示し、図１３Ｂは出力５．５Ｗの場合を示している。
図１３Ａと図１３Ｂを比較してわかるように、出力５．５Ｗの場合には、ピークが非常に鋭いことから、結晶性が非常に優れていることが考えられる。即ち、シリコン層内でのリンの電気的活性化率が向上して、抵抗の低下として反映されていると考えられる。
【００８５】
〔試験４〕
次に、ＣＶＤ法により非晶質シリコン薄膜を形成し、脱水素処理を行わないで、レーザ照射による結晶化を行い、特性を調べた。
【００８６】
まず、ガラス基板上に、バッファ層のＳｉＯ２層を介して、プラズマＣＶＤ法により、非晶質シリコン層を厚さ約３０ｎｍに形成した。プラズマＣＶＤ法により形成したので、非晶質シリコン層中には、ある程度の水素が含まれている。
その後、脱水素の熱工程を行わずに、図１に示した結晶化装置４０を使用して、結晶化を行った。結晶化装置４０のレーザダイオード３２の出射光の波長を４４５ｎｍとして、連続照射（ＣＷモード）として、スキャン速度は５００ｍｍ／ｓとした。そして、レーザダイオード３２の出力を、４．５Ｗ、６Ｗと変えてそれぞれ結晶化を行った。
【００８７】
出力４．５Ｗの条件では顕著な効果はなかったが、出力６Ｗの条件でレーザを照射した場合には、非常に安定して結晶化を実現できた。
出力６Ｗで結晶化を行った結晶化後のシリコン層について、分光エリプソメトリによる解析と、ＴＥＭ（透過電子顕微鏡）による観察を行った。
分光エリプソメトリの解析結果（ｋスペクトル）を図１４に示し、ＴＥＭによる像を図１５に示す。
図１４においては、単結晶シリコン（ｃ−Ｓｉ）のｋスペクトルと、出力６Ｗで結晶化を行った場合とを比較して示している。
【００８８】
図１４に示す吸収率スペクトルの解析結果より、出力６Ｗで結晶化を行った場合、２８０ｎｍ付近のピークが鋭くなっており、単結晶シリコンのスペクトルに近い、良好な結晶性が得られていると考えられる。
図１５に示すＴＥＭ像によると、０．３〜０．５μｍの非常に大きな粒径の結晶粒が得られ、その粒内の結晶性も良好な様子であり、脱水素工程を行わなくても、安定して大粒の結晶粒が得られることがわかった。
【００８９】
また、ＳＩＭＳ（２次イオン質量分析）により、出力６Ｗで結晶化を行った結晶化後のシリコン層の表面から深さ４６ｎｍ付近までの各元素（シリコン、水素、酸素）の濃度分布を測定した。測定結果を図１６に示す。
図１６より、シリコン層の部分（深さ３０ｎｍ付近まで）では、ごく表面を除いて水素の濃度が少なくなっており、下層のＳｉＯ２層よりも１桁少ない濃度となっている。即ち、脱水素工程を行わなくても、レーザ照射によって水素が抜けていることがわかる。
【００９０】
〔試験５〕
次に、プラスチック基板上に、下地のバッファ層を介して、非晶質シリコン薄膜を形成し、結晶化を行い、特性を調べた。
プラスチック基板の材料としては、ポリイミド樹脂（熱分解開始温度は約５００℃）を用いた。
【００９１】
まず、ポリイミド樹脂からなるプラスチック基板上に、ＲＦスパッタ法により、バッファ層として熱伝導率の小さいＺｎＳ−ＳｉＯ２（約０．００５Ｗ／ｃｍ℃）層を、約０．３μｍの厚さに形成した。このとき、スパッタ用ターゲットには、Ｚｎ，Ｓ，Ｓｉ，Ｏの各元素を成分とした材料を使用した。
続いて、同一のチャンバ内で連続して、スパッタ法により、バッファ層上に、厚さ５０ｎｍの非晶質シリコン層を形成した。
そして、この非晶質シリコン層に対して、図１に示した結晶化装置４０を使用して、結晶化を行った。結晶化装置４０のレーザダイオード３２の出射光の波長を４４５ｎｍとして、連続照射（ＣＷモード）として、スキャン速度は５００ｍｍ／ｓとして、レーザダイオード３２の出力を約１．１Ｗとした。
【００９２】
レーザの照射後、シリコン層の屈折率が変化して、色の変化が生じた。
この色の変化を、分光エリプトメトリ法（ＳＯＰＲＡ社製分光エリプトメーターＥＳ−４Ｇ）で測定し、解析を行った。得られた結果として、レーザ照射前後のスペクトルを比較して、図１７Ａ及び図１７Ｂに示す。図１７Ａは照射前後の屈折率（Ｎ）を示し、図１７Ｂは照射前後の吸収率（ｋ）を示す。
図１７Ｂより、照射前と比較して、照射後は吸収率（ｋ）のスペクトルの約２８０ｎｍにおけるピークが強くなっている。これにより、結晶粒は限られるが、確かに結晶化が生じていると考えられる。
【００９３】
上述した効果は、下地に与えるダメージがより少ないパルスモードでも有効である。
そこで、連続照射（ＣＷモード）の代わりに、パルス幅３００ｎｓｅｃ、トップハットビームでの出力５．４Ｗ、繰り返し周波数１ＭＨｚとして、パルスモードで照射して、同じ構成の非晶質シリコン層の結晶化を行った。
その結果、連続照射の場合と同様の結晶化が可能であった。
従って、パルスモードでも問題なく結晶化が行えることがわかる。
【００９４】
＜４．第３の実施の形態＞
次に、本発明の第３の実施の形態として、半導体装置の概略構成図（断面図）を、図１８に示す。
本実施の形態は、結晶化した薄膜の半導体層に、薄膜トランジスタと、横型のＰＩＮダイオードを形成した場合である。
【００９５】
図１８に示すように、ガラス基板やプラスチック基板等の絶縁基板１上に、多結晶シリコン薄膜２，３が形成されて、半導体装置１０が構成されている。
左の多結晶シリコン薄膜２には、薄膜トランジスタのｎ＋のソース・ドレイン領域２Ａ，２Ｃ及び、ｐ−のチャネル領域２Ｂが形成されており、右の多結晶シリコン薄膜３には、横型のＰＩＮダイオードのｐ＋領域３Ａとｉ領域３Ｂとｎ＋領域３Ｃとが形成されている。横型のＰＩＮダイオードのｐ＋領域３Ａとｉ領域３Ｂとｎ＋領域３Ｃとは、水平方向（横方向）に並んで形成されている。
多結晶シリコン薄膜２,３上には、絶縁膜４が形成されている。この絶縁膜４は、薄膜
トランジスタのゲート電極６の下のゲート絶縁膜も含んでいる。
【００９６】
薄膜トランジスタは、多結晶シリコン薄膜２のチャネル領域２Ｂ上に、絶縁膜４から成るゲート絶縁膜を介して、金属から成るゲート電極６が形成されている。
また、ソース・ドレイン領域２Ａ，２Ｃには、絶縁膜４に形成されたコンタクトホール内を埋めて、金属から成る電極層５が形成されている。
これらの構成により、トップゲート型の薄膜トランジスタが構成されている。
【００９７】
横型のＰＩＮダイオードは、多結晶シリコン薄膜３のｐ＋領域３Ａ及びｎ＋領域３Ｃの上に接して、それぞれ金属から成る電極層７が形成されている。
【００９８】
薄膜トランジスタの多結晶シリコン薄膜２と、横型のＰＩＮダイオードの多結晶シリコン薄膜３とには、共に、本発明の半導体装置の製造方法を用いて、絶縁基板１上に形成した非晶質シリコン薄膜に対して、レーザ光を照射して結晶化を行うことにより得られた多結晶シリコン薄膜を使用する。
そして、結晶化して得られた多結晶シリコン薄膜を、パターニングして分離することにより、薄膜トランジスタの多結晶シリコン薄膜２と、横型のＰＩＮダイオードの多結晶シリコン薄膜３とを、それぞれ同時に形成することができる。
薄膜トランジスタのソース・ドレイン領域２Ａ，２Ｃ及びＰＩＮダイオードのｐ＋領域３Ａ及びｎ＋領域３Ｃは、このパターニングによりそれぞれの多結晶シリコン薄膜２，３に分離する工程の前又は後に、例えば、多結晶シリコン薄膜にｐ型不純物やｎ型不純物のイオン注入を行うことによって、形成することができる。
【００９９】
上述の本実施の形態の半導体装置１０の構成によれば、薄膜トランジスタの多結晶シリコン薄膜２と、横型のＰＩＮダイオードの多結晶シリコン薄膜３とを、本発明の半導体装置の製造方法を用いて形成することにより、多結晶シリコン薄膜２，３として、平坦性、均一性、結晶性に優れた、多結晶シリコン薄膜を使用することができる。これにより、それぞれ特性の良好な（例えば、移動度が高く高速で動作する、光の変換効率が高い、等）薄膜トランジスタ及びＰＩＮダイオードを有する半導体装置１０を構成することができる。
【０１００】
上述の実施の形態では、トップゲート型の薄膜トランジスタを含む構成であった。
本発明の半導体装置では、絶縁層上にボトムゲート型の薄膜トランジスタを形成しても構わない。
ボトムゲート形の薄膜トランジスタを形成する場合には、絶縁基板等の絶縁層上に、ゲート電極の電極層やこの電極層に接続された配線層を形成して、この電極層や配線層を介して、非晶質シリコン薄膜を形成する。さらに、この非晶質シリコン薄膜を結晶化して、多結晶シリコン薄膜を形成する。そして、多結晶シリコン薄膜のうち、ゲート電極上の部分にチャネル領域を形成し、チャネル領域の外側にソース・ドレイン領域を形成する。
【０１０１】
＜５．第４の実施の形態＞
次に、本発明の第４の実施の形態として、半導体装置の概略構成図（断面図）を、図１９に示す。
本実施の形態は、結晶化した厚膜の半導体層に、縦型のＰＩＮダイオードを形成した場合である。
【０１０２】
図１９に示すように、ガラス基板やプラスチック基板等の絶縁基板１１上に形成された多結晶シリコン層１６を用いて、縦型のＰＩＮダイオードが形成されて、半導体装置２０が構成されている。
この半導体装置２０は、図示しない他の部分に、縦型のＰＩＮダイオードとは別に、トランジスタやその他の回路が形成されている。
【０１０３】
縦型のＰＩＮダイオードは、絶縁基板１１上に形成された電極層１２を介して、多結晶シリコン層１６が形成され、多結晶シリコン層１６の上に、透明電極層１７が形成されて、構成されている。そして、透明電極層１７の上方から入射した光Ｌを、ＰＩＮダイオードで受光検出することができる。
多結晶シリコン層１６には、縦型のＰＩＮダイオードのｎ＋領域１３とｉ領域１４とｐ＋領域１５とが、この順序で下層から積層形成されている。
なお、ｎ＋領域１３とｐ＋領域１５とは、図１９とは上下逆に、ｎ＋領域１３が上層にあるように積層されていても構わない。
【０１０４】
電極層１２には、金属、合金、金属窒化物等の金属化合物の導電性材料を使用することができる。
透明電極層１７には、ＩＴＯ（インジウム錫酸化物）等の透明導電性材料を使用することができる。
【０１０５】
本実施の形態の半導体装置２０の縦型のＰＩＮダイオードは、受光センサとして使用することもでき、太陽電池としても使用することができる。
【０１０６】
縦型のＰＩＮダイオードの多結晶シリコン層１６には、本発明の半導体装置の製造方法を用いて、絶縁基板１１上に形成した非晶質シリコン層に対して、レーザ光を照射して結晶化を行うことにより得られた多結晶シリコン層を用いる。
多結晶シリコン層１６を、本発明の半導体装置の製造方法を用いて形成したことにより、多結晶シリコン層１６として、平坦性、均一性、結晶性に優れた、多結晶シリコン層を使用することができる。これにより、光の変換効率の高いＰＩＮダイオードを構成することができる。
【０１０７】
上述の本実施の形態の半導体装置の構成によれば、縦型ＰＩＮダイオードの多結晶シリコン層１６を、本発明の半導体装置の製造方法を用いて形成することにより、多結晶シリコン層１６として、平坦性、均一性、結晶性に優れた、多結晶シリコン層を使用することができる。これにより、光の変換効率の高いＰＩＮダイオードを有する半導体装置２０を構成することができる。
【０１０８】
＜６．第５の実施の形態＞
次に、本発明の第５の実施の形態として、半導体装置の概略構成図（断面図）を、図２０に示す。
本実施の形態は、２つの縦型のＰＩＮダイオードを上下に積層した、タンデム構造とした構成である。
【０１０９】
図２０に示すように、ガラス基板やプラスチック基板等の絶縁基板１１上に形成された多結晶シリコン層１６を用いて、下層の第１の縦型のＰＩＮダイオードが形成されている。この第１の縦型のＰＩＮダイオードの構成は、図１９に示した第４の実施の形態の半導体装置２０の縦型のＰＩＮダイオードの構成と同様である。
さらに、第１の縦型のＰＩＮダイオードが形成された、多結晶シリコン層１６の上に接して、第２の縦型のＰＩＮダイオードが形成された、非晶質シリコン層２４が積層されている。そして、この非晶質シリコン層２４の上に、図１９に示した第４の実施の形態の半導体装置２０と同様の、透明電極層１７が形成されて、半導体装置３０が構成されている。
第２の縦型のＰＩＮダイオードは、非晶質シリコン層２４に、下層から、ｎ＋領域２１、ｉ領域２２、ｐ＋領域２３が形成されて、構成されている。
なお、ｎ＋領域１３，２１とｐ＋領域１５，２３とは、図２０とは上下逆に、ｎ＋領域１３，２１が上層にあるように積層されていても構わない。
【０１１０】
多結晶シリコン層１６には、第４の実施の形態の半導体装置２０の多結晶シリコン層１６と同様に、本発明の半導体装置の製造方法を用いて非晶質シリコン層を結晶化して得られた多結晶シリコン層を用いる。これにより、多結晶シリコン層１６として、平坦性、均一性、結晶性に優れた、多結晶シリコン層を使用することができるので、光の変換効率の高いＰＩＮダイオードを構成することができる。
【０１１１】
非晶質シリコン層２４としては、従来から太陽電池等に使用されている、水素化された非晶質シリコン層（ａ−Ｓｉ：Ｈ）を使用することができる。
【０１１２】
例えば、多結晶シリコン層１６の厚さを１μｍ前後として、非晶質シリコン層２４の厚さを１μｍ前後として、合計の厚さを２μｍ前後とする。
なお、それぞれのシリコン層１６，２４の厚さを１μｍ程度よりもさらに薄くしても構わない。シリコン層１６，２４の厚さを、例えば、０．５μｍ〜１．０μｍの範囲内の厚さとしても構わない。
シリコン層１６，２４の厚さを薄くすることにより、シリコンの使用量が少なくなるため、材料コストを低減することができる。
【０１１３】
ここで、太陽光スペクトルと、非晶質シリコン及び多結晶シリコンの吸収スペクトルを、図２１に示す。
図２１に示すように、非晶質シリコン（ａ−Ｓｉ）は吸収スペクトルのピークが５５０ｎｍ付近にあり、多結晶シリコン（ｐｏｌｙ−Ｓｉ）は吸収スペクトルのピークが７５０ｎｍ付近にあり、非晶質シリコン（ａ−Ｓｉ）と多結晶シリコン（ｐｏｌｙ−Ｓｉ）とでは、吸収スペクトル（波長帯）が異なっている。
従って、非晶質シリコンと多結晶シリコンとを併用することにより、直列効果として開放端電圧（Ｖｏｃ）が高くなるだけでなく、図中細線で示すように、太陽光のスペクトルのスペクトル密度分布に近い、スペクトル密度分布が得られる。
このことから、図２０に示したように、多結晶シリコン層１６上に非晶質シリコン層２４を積層して、それぞれのシリコン層１６，２４に縦型ＰＩＮダイオードを形成することにより、太陽光を幅広い波長帯域にわたって有効に吸収することができる。
【０１１４】
また、図２０に示したように、結晶化により得られた多結晶シリコン層１６上に、非晶質シリコン層２４を積層して構成した、本実施の形態の構成の各種特性について、予測計算を行った。多結晶シリコン層１６及び非晶質シリコン層２４の厚さは１μｍとした。
計算の結果、短絡電流密度Ｊｓｃ＝２３ｍＡ、開放電圧Ｖｏｃ＝１．１Ｖ、変換効率＝１８％となった。
【０１１５】
なお、タンデム構造の太陽電池としては、堆積法によって形成したマイクロポリシリコン層（多結晶シリコン層）上に、水素化非晶質シリコン層を積層形成して、シリコン層全体の厚さを３μｍとした構成が提案されている。
この提案されている構成では、変換効率が１３〜１４％となっている。
即ち、本実施の形態の構成では、前述した計算結果から、この提案されている構成によりも、さらに高い変換効率が得られることがわかる。
【０１１６】
本実施の形態の半導体装置３０は、例えば、以下に説明するようにして、製造することができる。
まず、絶縁基板１１上に、電極層１２を形成する。電極層１２の材料としては、金属、合金、金属化合物等の導電性材料を使用することができる。電極層１２は、層を形成した後に、所定の平面パターンにパターニングする。
次に、電極層１２上に、第１の非晶質シリコン層を形成する。
そして、第１の非晶質シリコン層を形成した後に、本発明の半導体装置の製造方法を用いて、第１の非晶質シリコン層を結晶化して、多結晶シリコン層１６を形成する。
次に、多結晶シリコン層１６に、ｎ型不純物を注入してｎ＋領域１３を形成し、ｐ型不純物を注入してｐ＋領域１５を形成する。ｎ＋領域１３とｐ＋領域１５の形成順序は、どちらを先にしても構わない。
その後、多結晶シリコン層１６上に、例えば、プラズマＣＶＤ法により、（第２の）非晶質シリコン層２４として、水素化した非晶質シリコン層を形成する。
その後、（第２の）非晶質シリコン層２４に、ｎ型不純物を注入してｎ＋領域２１を形成し、ｐ型不純物を注入してｐ＋領域２３を形成する。ｎ＋領域２１とｐ＋領域２３の形成順序は、どちらを先にしても構わない。
さらに、非晶質シリコン層２４の上に、透明電極層１７を形成する。
このようにして、図２０に示した半導体装置３０を製造することができる。
【０１１７】
上述の本実施の形態の半導体装置の構成によれば、縦型ＰＩＮダイオードの多結晶シリコン層１６を、本発明の半導体装置の製造方法を用いて形成することにより、多結晶シリコン層１６として、平坦性、均一性、結晶性に優れた、多結晶シリコン層を使用することができる。これにより、光の変換効率の高いＰＩＮダイオードを有する半導体装置３０を構成することができる。
【０１１８】
そして、第１の縦型ＰＩＮダイオードを形成した多結晶シリコン層１６の上に、第２の縦型ＰＩＮダイオードを形成した非晶質シリコン層２４が積層されてタンデム構造としているので、従来提案されているタンデム構造と同様に、太陽光の幅広い波長帯にわたって、受光検出することができる。
【０１１９】
また、本実施の形態によれば、従来の太陽電池等のように、厚いバルクのシリコン層を使用した構成と比較して、シリコンの使用量を大幅に少なくすることができる。これにより、材料コストを大幅に低減することができる。
【０１２０】
本発明は、上述の実施の形態や実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【符号の説明】
【０１２１】
１，１１ 絶縁基板、２，３ 多結晶シリコン薄膜、４ 絶縁膜、５，７ 電極層、６ ゲート電極、１０，２０，３０ 半導体装置、１２ 電極層、１６ 多結晶シリコン層、１７ 透明電極層、２４ 非晶質シリコン層、３１ 光源ユニット、３２ レーザダイオード、３３ 光ファイバ、３４ 光学ヘッドユニット、３５ ビームホモジナイザ、３６ 出力モニタ、３７ ＡＦディテクタ、３８ 対物レンズ、３９ ビームスポット、４０ 結晶化装置、４１ ガラス基板、４２ 下地層（バッファ層）、４３ 非晶質シリコン層、４４ 結晶質シリコン層
【特許請求の範囲】
【請求項１】
絶縁層上に、厚さ４ｎｍ〜１μｍの非晶質の半導体層を形成する工程と、
前記半導体層に対して、波長が３５０ｎｍ〜５００ｎｍの範囲内のエネルギービームを照射することにより、前記半導体層を結晶化させる工程を含む
半導体装置の製造方法。
【請求項２】
前記半導体層が、Ｓｉ，Ｇｅ，Ｃから選ばれる１種以上の元素を含む、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記絶縁層として、ガラス又はプラスチックを使用する、請求項１又は請求項２に記載の半導体装置の製造方法。
【請求項４】
前記非晶質の半導体層を形成する工程を、スパッタ放電不活性ガスとして、Ｎｅガス又はＮｅガスを含む混合ガスを用いた、スパッタ法により行う、請求項１〜請求項３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
プラズマＣＶＤ法により前記非晶質の半導体層を形成する工程を行った後、脱水素のための熱処理工程は行わないで、前記半導体層を結晶化する工程を行う、請求項１〜請求項３のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記半導体層を結晶化させる工程の途中又は前後において、前記半導体層に能動素子の不純物領域を導入する工程をさらに含む、請求項１〜請求項５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記絶縁層をプラスチックにより形成し、前記プラスチックとしてポリイミド樹脂、ポリアミドイミド樹脂、ポリシリセスキオキサンから選ばれる１種以上を使用する、請求項３に記載の半導体装置の製造方法。
【請求項８】
前記絶縁層上に、厚さが０．２〜１．５μｍであり、Ｚｎ,Ｓ，Ｓｉ，Ｏの各成分を各々３原子％以上含む材料から成るバッファ層を形成し、その後、前記バッファ層上に前記半導体層を形成する、請求項７に記載の半導体装置の製造方法。
【請求項９】
厚さ４ｎｍ〜１μｍの非晶質の半導体層に対して、波長が３５０ｎｍ〜５００ｎｍの範囲内のエネルギービームを照射して結晶化を行って得られた結晶質の半導体層と、
前記結晶質の半導体層に形成された不純物領域を含む能動素子とを有する
半導体装置。
【請求項１０】
前記能動素子が薄膜トランジスタであり、前記非晶質の半導体層の厚さが４ｎｍ〜１００ｎｍの範囲内であり、前記不純物領域が前記薄膜トランジスタのソース領域及びドレイン領域である、請求項９に記載の半導体装置。
【請求項１１】
前記能動素子がＰＩＮダイオードであり、前記非晶質の半導体層の厚さが３００ｎｍ〜１μｍの範囲内であり、前記不純物領域が前記ＰＩＮダイオードのｐ型領域とｉ型領域とｎ型領域である、請求項９に記載の半導体装置。
【請求項１２】
前記結晶質の半導体層の上に、非晶質の第２の半導体層が形成され、前記非晶質の第２の半導体層に第２のＰＩＮダイオードが形成されている、請求項１１に記載の半導体装置。
【請求項１３】
前記結晶質の半導体層が、Ｓｉ，Ｇｅ，Ｃから選ばれる１種以上の元素を含む、請求項９〜請求項１２のいずれか１項に記載の半導体装置。
【請求項１４】
前記半導体層の下層に絶縁層が設けられ、前記絶縁層が、ガラス又はプラスチックにより形成されている、請求項９〜請求項１３のいずれか１項に記載の半導体装置。
【請求項１５】
前記絶縁層がプラスチックにより形成されており、前記プラスチックとしてポリイミド樹脂、ポリアミドイミド樹脂、ポリシリセスキオキサンから選ばれる１種以上が用いられている、請求項１４に記載の半導体装置。
【請求項１６】
前記絶縁層と前記半導体層との間に、厚さが０．２〜１．５μｍであり、Ｚｎ,Ｓ，Ｓｉ，Ｏの各成分を各々３原子％以上含む材料から成るバッファ層が設けられている、請求項１５に記載の半導体装置。
【請求項１】
絶縁層上に、厚さ４ｎｍ〜１μｍの非晶質の半導体層を形成する工程と、
前記半導体層に対して、波長が３５０ｎｍ〜５００ｎｍの範囲内のエネルギービームを照射することにより、前記半導体層を結晶化させる工程を含む
半導体装置の製造方法。
【請求項２】
前記半導体層が、Ｓｉ，Ｇｅ，Ｃから選ばれる１種以上の元素を含む、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記絶縁層として、ガラス又はプラスチックを使用する、請求項１又は請求項２に記載の半導体装置の製造方法。
【請求項４】
前記非晶質の半導体層を形成する工程を、スパッタ放電不活性ガスとして、Ｎｅガス又はＮｅガスを含む混合ガスを用いた、スパッタ法により行う、請求項１〜請求項３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
プラズマＣＶＤ法により前記非晶質の半導体層を形成する工程を行った後、脱水素のための熱処理工程は行わないで、前記半導体層を結晶化する工程を行う、請求項１〜請求項３のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記半導体層を結晶化させる工程の途中又は前後において、前記半導体層に能動素子の不純物領域を導入する工程をさらに含む、請求項１〜請求項５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記絶縁層をプラスチックにより形成し、前記プラスチックとしてポリイミド樹脂、ポリアミドイミド樹脂、ポリシリセスキオキサンから選ばれる１種以上を使用する、請求項３に記載の半導体装置の製造方法。
【請求項８】
前記絶縁層上に、厚さが０．２〜１．５μｍであり、Ｚｎ,Ｓ，Ｓｉ，Ｏの各成分を各々３原子％以上含む材料から成るバッファ層を形成し、その後、前記バッファ層上に前記半導体層を形成する、請求項７に記載の半導体装置の製造方法。
【請求項９】
厚さ４ｎｍ〜１μｍの非晶質の半導体層に対して、波長が３５０ｎｍ〜５００ｎｍの範囲内のエネルギービームを照射して結晶化を行って得られた結晶質の半導体層と、
前記結晶質の半導体層に形成された不純物領域を含む能動素子とを有する
半導体装置。
【請求項１０】
前記能動素子が薄膜トランジスタであり、前記非晶質の半導体層の厚さが４ｎｍ〜１００ｎｍの範囲内であり、前記不純物領域が前記薄膜トランジスタのソース領域及びドレイン領域である、請求項９に記載の半導体装置。
【請求項１１】
前記能動素子がＰＩＮダイオードであり、前記非晶質の半導体層の厚さが３００ｎｍ〜１μｍの範囲内であり、前記不純物領域が前記ＰＩＮダイオードのｐ型領域とｉ型領域とｎ型領域である、請求項９に記載の半導体装置。
【請求項１２】
前記結晶質の半導体層の上に、非晶質の第２の半導体層が形成され、前記非晶質の第２の半導体層に第２のＰＩＮダイオードが形成されている、請求項１１に記載の半導体装置。
【請求項１３】
前記結晶質の半導体層が、Ｓｉ，Ｇｅ，Ｃから選ばれる１種以上の元素を含む、請求項９〜請求項１２のいずれか１項に記載の半導体装置。
【請求項１４】
前記半導体層の下層に絶縁層が設けられ、前記絶縁層が、ガラス又はプラスチックにより形成されている、請求項９〜請求項１３のいずれか１項に記載の半導体装置。
【請求項１５】
前記絶縁層がプラスチックにより形成されており、前記プラスチックとしてポリイミド樹脂、ポリアミドイミド樹脂、ポリシリセスキオキサンから選ばれる１種以上が用いられている、請求項１４に記載の半導体装置。
【請求項１６】
前記絶縁層と前記半導体層との間に、厚さが０．２〜１．５μｍであり、Ｚｎ,Ｓ，Ｓｉ，Ｏの各成分を各々３原子％以上含む材料から成るバッファ層が設けられている、請求項１５に記載の半導体装置。
【図１】
【図２】
【図４】
【図５】
【図１１】
【図１２】
【図１６】
【図１８】
【図１９】
【図２０】
【図２２】
【図２３】
【図３】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１３】
【図１４】
【図１５】
【図１７】
【図２１】
【図２】
【図４】
【図５】
【図１１】
【図１２】
【図１６】
【図１８】
【図１９】
【図２０】
【図２２】
【図２３】
【図３】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１３】
【図１４】
【図１５】
【図１７】
【図２１】
【公開番号】特開２０１２−７４６７５（Ｐ２０１２−７４６７５Ａ）
【公開日】平成２４年４月１２日（２０１２．４．１２）
【国際特許分類】
【出願番号】特願２０１１−１４１１１１（Ｐ２０１１−１４１１１１）
【出願日】平成２３年６月２４日（２０１１．６．２４）
【出願人】（５０４１４５３０８）国立大学法人 琉球大学 (100)
【出願人】（０００２３３０３３）日立コンピュータ機器株式会社 (253)
【Ｆターム（参考）】
【公開日】平成２４年４月１２日（２０１２．４．１２）
【国際特許分類】
【出願日】平成２３年６月２４日（２０１１．６．２４）
【出願人】（５０４１４５３０８）国立大学法人 琉球大学 (100)
【出願人】（０００２３３０３３）日立コンピュータ機器株式会社 (253)
【Ｆターム（参考）】
[ Back to top ]