半導体装置の製造方法
【課題】 ＳＴＩを利用して形成した素子分離膜がウエットエッチング工程により目減りすることを出来るだけ抑制しながら半導体装置を製造する。
【解決手段】 犠牲酸化膜の形成とウエットエッチングによる剥離、及び／又は、二酸化珪素膜の形成とウエットエッチングによる剥離を行う半導体装置の製造プロセスにおいて、犠牲酸化膜及び／又は二酸化珪素膜の形成を、プラズマ処理装置の処理容器内で、酸素を含む処理ガスを用いて生成させたＯ（１Ｄ２）ラジカルが支配的なプラズマにより行う。
【解決手段】 犠牲酸化膜の形成とウエットエッチングによる剥離、及び／又は、二酸化珪素膜の形成とウエットエッチングによる剥離を行う半導体装置の製造プロセスにおいて、犠牲酸化膜及び／又は二酸化珪素膜の形成を、プラズマ処理装置の処理容器内で、酸素を含む処理ガスを用いて生成させたＯ（１Ｄ２）ラジカルが支配的なプラズマにより行う。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばトランジスタなどの製造に適用可能な半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体素子を分離する方法として、熱酸化法で素子分離膜を形成するＬＯＣＯＳ(Local Oxidation of Silicon)法が使用されてきた。しかし、ＬＯＣＯＳ法は、素子分離領域が占める面積が大きいため、素子の微細化に限界があった。そこで、ＬＯＣＯＳ法に代わる技術としてＳＴＩ(Shallow Trench Isolation)法が開発された。ＳＴＩ法では、シリコンウェハにトレンチを形成して素子分離膜を埋め込むため、素子分離領域の占める面積が少なく、微細化への対応が可能である。
【０００３】
ＳＴＩプロセスでは、半導体基板にパッド酸化膜及びフォトリソグラフィー技術により所定のパターンで窒化珪素膜を形成した後、この窒化珪素膜をマスクとしてエッチングを行ってトレンチを形成する。通常は、界面特性の向上を図り、アクティブ領域と素子分離領域のエッジをラウンディングさせるために、トレンチ内部を酸化して薄い酸化膜を形成する。次に、薄い酸化膜が形成されたトレンチを埋めるように半導体基板の全面に二酸化珪素膜を厚く形成し、前記窒化珪素膜をストッパーとして化学的機械研磨(Chemical Mechanical Polishing)を行って平坦化することにより、素子分離膜を形成する。ＳＴＩ法におけるトレンチへの二酸化珪素膜の埋め込みは熱酸化法では困難であるため、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）を原料とするＣＶＤ（Chemical Vapor Deposition）法やプラズマＣＶＤ法で行っていた。しかし、最近では、微細化、低コスト化が求められるデバイスの形成では、ＣＶＤ法やプラズマＣＶＤ法から、より微細なトレンチへの埋め込みが可能なＳＯＤ（Spin On Dielectric）やＳＯＧ（Spin On Glass）などの塗布方式の手法に置き換わってきている。
【０００４】
ところで、ロジックデバイスや、ＤＲＡＭ（Dynamic Random Access Memory）などのメモリデバイスにおいては、これらを構成するトランジスタのゲート酸化膜として、それぞれ膜厚が異なる複数の二酸化珪素膜を形成することが行われている。例えば、Ｉ／Ｏ部やセルでは、相対的に厚いゲート酸化膜が使用され、コアＣＭＯＳなどでは相対的に薄いゲート酸化膜が使用される。また、電界効果型トランジスタを周囲のロジックデバイスと組み合わせた装置においては、周囲のロジックデバイスのトランジスタには、装置全体としての駆動速度性能を高めるために薄いゲート酸化膜を使用し、ＤＲＡＭセルのトランジスタには、高いゲート電圧を考慮して耐圧性に優れた厚いゲート酸化膜を使用する設計も行われている。さらに、異なる電源電圧で動作する複数のトランジスタを備えたＣＭＯＳ集積回路でも、電源電圧に応じて、異なる厚さのゲート酸化膜が必要になってくる。
【０００５】
このように、複数の異なる膜厚でゲート酸化膜を形成するためには、酸化珪素膜の成膜工程とウエットエッチング工程を繰返す必要がある。しかし、ＳＴＩ法でトレンチに埋め込まれた素子分離膜は、プラズマＣＶＤ法やＳＯＤ・ＳＯＧなどの塗布方式で形成された酸化珪素膜であるため、膜質的に粗密であり、或いは欠陥が多い。そのため、エッチング耐性が熱酸化膜に比べて低く、デバイスの製造工程においてウエットエッチングを繰返す間に素子分離膜が大幅に目減りしてしまう。素子分離膜の目減りが大きくなると、アクティブ領域周辺で窪みが生じてしまい、素子分離機能が不十分となってデバイスの信頼性と歩留まりを低下させる原因となる。この素子分離膜の目減りの問題は、素子分離膜を熱酸化法で形成するＬＯＣＯＳ法では問題となっていなかったが、近年の微細化の進行に伴い、素子分離膜をＣＶＤ法やＳＯＤ／ＳＯＧ法で形成するようになり、顕在化してきた。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体装置の製造過程で、ウエットエッチング工程を繰返すことによって生じる素子分離膜の目減りへの対策として、予め目減り分を予測して素子分離膜を厚く形成しておくことも可能であるが、この方法ではデバイス設計の精度の低下につながるおそれがあり、根本的な解決策ではない。また、プロセス途中で、素子分離膜上に保護膜（マスク）を形成することによって、目減りを防止又は抑制することも可能である。しかし、マスクの形成のための工程が増加してしまうため、プロセス効率の観点、さらには歩留りの観点からも満足できるものではない。
【０００７】
本発明は上記実情に鑑みてなされたものであり、ＳＴＩを利用して形成した素子分離膜がウエットエッチング工程により目減りすることを出来るだけ抑制しながら半導体装置を製造することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明の半導体装置の製造方法は、シリコン基板に所定間隔で形成されたトレンチと、前記トレンチ内に埋め込まれた素子分離用酸化膜と、前記素子分離用酸化膜の間に露出したシリコン表面と、を有する被処理体に対し、以下の工程；
１ａ）前記シリコン表面をプラズマ酸化処理して犠牲酸化膜を形成する工程、
１ｂ）前記犠牲酸化膜をウエットエッチングにより剥離してシリコン表面を再び露出させる工程、及び、
１ｃ）露出した前記シリコン表面を酸化処理して二酸化珪素膜を形成する工程、
を行うとともに、前記プラズマ酸化処理を、プラズマ処理装置の処理容器内で酸素を含む処理ガスを用いて生成させたＯ（１Ｄ２）ラジカルが支配的なプラズマにより行う。
【０００９】
また、別の側面において、本発明の半導体装置の製造方法は、シリコン基板に所定間隔で形成されたトレンチと、前記トレンチ内に埋め込まれた素子分離用酸化膜と、前記素子分離用酸化膜の間に露出したシリコン表面と、を有する被処理体に対し、以下の工程；
２ａ）前記シリコン表面をプラズマ酸化処理して犠牲酸化膜を形成する工程、
２ｂ）前記犠牲酸化膜をウエットエッチングにより剥離してシリコン表面を再び露出させる工程、
２ｃ）露出した前記シリコン表面をプラズマ酸化処理して二酸化珪素膜を形成する工程、
２ｄ）前記二酸化珪素膜の少なくとも一部分をウエットエッチングにより除去する工程、及び、
２ｅ）前記二酸化珪素膜が除去されて露出した部分のシリコン表面を酸化処理して前記二酸化珪素膜よりも厚みの薄い二酸化珪素膜を形成する工程、
を行うとともに、前記プラズマ酸化処理を、プラズマ処理装置の処理容器内で、酸素を含む処理ガスを用いて生成させたＯ（１Ｄ２）ラジカルが支配的なプラズマにより行う。
【００１０】
さらに別の側面において、本発明の半導体装置の製造方法は、シリコン基板に所定間隔で形成されたトレンチと、前記トレンチ内に埋め込まれた素子分離用酸化膜と、前記素子分離用酸化膜の間に露出したシリコン表面と、を有する被処理体に対し、以下の工程；
３ａ）前記シリコン表面を酸化処理して犠牲酸化膜を形成する工程、
３ｂ）前記犠牲酸化膜をウエットエッチングにより剥離してシリコン表面を再び露出させる工程、
３ｃ）露出した前記シリコン表面をプラズマ酸化処理して二酸化珪素膜を形成する工程、
３ｄ）前記二酸化珪素膜の少なくとも一部分をウエットエッチングにより除去する工程、及び、
３ｅ）前記二酸化珪素膜が除去されて露出した部分のシリコン表面を酸化処理して前記二酸化珪素膜よりも厚みの薄い二酸化珪素膜を形成する工程、
を行うとともに、前記プラズマ酸化処理を、プラズマ処理装置の処理容器内で、酸素を含む処理ガスを用いて生成させたＯ（１Ｄ２）ラジカルが支配的なプラズマにより行う。
【００１１】
本発明の半導体装置の製造方法において、上記工程２ｃと工程２ｄを繰り返し行ってもよく、あるいは、上記工程３ｃと工程３ｄを繰り返し行ってもよい。
【００１２】
また、本発明の半導体装置の製造方法は、前記酸化処理を、前記プラズマ処理装置の処理容器内で、酸素を含む処理ガスを用いて生成させたＯ（１Ｄ２）ラジカルが支配的なプラズマにより行うことが好ましい。
【００１３】
また、本発明の半導体装置の製造方法において、前記プラズマのＯ（１Ｄ２）ラジカルの密度が１×１０１２［ｃｍ−３］以上であることが好ましい。
【００１４】
また、本発明の半導体装置の製造方法において、前記処理容器内の圧力が、１．３３〜３３３Ｐａの範囲内であることが好ましい。
【００１５】
また、本発明の半導体装置の製造方法において、前記処理ガス中の酸素の割合が０．２〜１％の範囲内であることが好ましい。
【００１６】
また、本発明の半導体装置の製造方法において、前記処理ガスは、水素を１％以下の割合で含むことが好ましい。
【００１７】
また、本発明の半導体装置の製造方法において、前記プラズマは、前記処理ガスと、複数のスロットを有する平面アンテナにより前記処理室内に導入されるマイクロ波と、によって形成されるマイクロ波励起プラズマであることが好ましい。この場合、プラズマを励起させるためのマイクロ波のパワー密度が、マイクロ波透過板の面積１ｃｍ２あたり１Ｗ以上であることが好ましい。
【００１８】
また、前記プラズマ酸化処理の間、被処理体を載置する載置台に、高周波電力を供給することが好ましい。
【００１９】
また、本発明の半導体装置の製造方法において、前記二酸化珪素膜が、トランジスタのゲート酸化膜であることが好ましい。
【００２０】
また、本発明の半導体装置の製造方法において、前記プラズマ酸化処理は、前記シリコン表面の酸化処理と同時に前記素子分離用酸化膜を改質することが好ましい。
【発明の効果】
【００２１】
本発明の半導体装置の製造方法によれば、犠牲酸化膜やゲート酸化膜を形成するための酸化処理を、Ｏ（１Ｄ２）ラジカルが支配的なプラズマを利用して行うことによって、低温での処理が可能であり、且つ同時に素子分離膜の表面を改質して緻密化することができる。そのため、付加的な改質工程を設けずに、ウエットエッチングによる素子分離膜表面の目減りを抑制することができる。特に、ウエットエッチング工程が繰返されるプロセスに本発明方法を適用することによって、素子分離膜の目減りを効果的に抑制できる。このように、本発明方法によれば、素子分離膜の目減りに起因する半導体装置の信頼性の低下を防止できるとともに、プロセス効率を低下させることなく半導体装置を製造できる。
【００２２】
また、本発明方法では、Ｏ（１Ｄ２）ラジカルが支配的なプラズマによりプラズマ酸化処理を行うことによって、ゲート酸化膜の表面及びシリコンとゲート酸化膜との界面の平坦性を高めることができるため、モビリティー特性や信頼性を向上させ、フリッカーノイズ（１／ｆノイズ）を低減できる。また、Ｏ（１Ｄ２）ラジカルが支配的なプラズマを用いる本発明のプロセスは、６００℃以下の低温での処理が可能であることから、不純物の拡散などの問題が生じにくく、デバイス設計及びチャネルエンジニアリングが容易であるという効果も奏する。
【図面の簡単な説明】
【００２３】
【図１】本発明方法によるゲート酸化膜の形成において、ＣＭＰ工程後の状態を示す図面である。
【図２】図１に続く工程図であり、窒化珪素膜を剥離した後の状態を示す図面である。
【図３】図２に続く工程図であり、パッド酸化膜１０７を剥離した後の状態を示す図面である。
【図４】図３に続く工程図であり、プラズマ酸化処理によって犠牲酸化膜を形成した状態を示す図面である。
【図５】図４に続く工程図であり、犠牲酸化膜を剥離した状態を示す図面である。
【図６】図５に続く工程図であり、プラズマ酸化処理によって厚膜のゲート酸化膜を形成した状態を示す図面である。
【図７】図６に続く工程図であり、ウエットエッチング後にマスクを剥離した状態を示す図面である。
【図８】図７に続く工程図であり、プラズマ酸化処理によって薄膜のゲート酸化膜を形成した状態を示す図面である。
【図９】比較方法において、熱酸化処理によって犠牲酸化膜を形成した状態を示す図面である。
【図１０】図９に続く工程図であり、犠牲酸化膜を剥離した後の状態を示す図面である。
【図１１】図１０に続く工程図であり、厚膜のゲート酸化膜を熱酸化法で形成した後の状態を示す図面である。
【図１２】図１１に続く工程図であり、部分的にゲート酸化膜を剥離した後の状態を示す図面である。
【図１３】図１２に続く工程図であり、薄膜のゲート酸化膜を熱酸化法で形成した後の状態を示す図面である。
【図１４Ａ】本発明方法の実施に適したプラズマ処理装置の一例を示す概略断面図である。
【図１４Ｂ】本発明方法の実施に適したプラズマ処理装置の別の例を示す概略断面図である。
【図１５】平面アンテナの構造を示す図面である。
【図１６】制御部の構成例を示す説明図である。
【図１７】Ｏ（１Ｄ２）ラジカルによるプラズマ酸化の作用機構を説明する図面である。
【図１８Ａ】実験１における酸化膜の深さとウエットエッチングレートとの関係を示すグラフである。
【図１８Ｂ】図１８Ａのグラフの一部の条件を抜き出して示すグラフである。
【図１９】実験２におけるＳｉＯ２膜の表面のＲＭＳラフネスを示すグラフである。
【図２０】実験２におけるＳｉ／ＳｉＯ２界面のＲＭＳラフネスを示すグラフである。
【図２１】実験３におけるＳＩＭＳ（二次イオン質量分析計）によるシリコン中のホウ素の濃度分布の測定結果を示すグラフである。
【図２２】実験４における酸化膜の深さとウエットエッチングレートとの関係を示すグラフである。
【発明を実施するための形態】
【００２４】
以下、本発明の実施の形態について図面を参照して詳細に説明する。図１〜図８は、本発明の半導体装置の製造方法を、半導体装置としてのトランジスタの製造におけるゲート酸化膜の形成に適用した場合の手順を示す工程図である。まず、図１は、シリコン基板１０１に複数のトレンチ１０３が形成され、各トレンチ１０３内に素子分離膜としての二酸化珪素膜１０５が埋め込まれた状態を示している。二酸化珪素膜１０５と二酸化珪素膜１０５との間は、トランジスタを形成するアクティブ領域である。図１では、異なる二つのデバイス領域を例示しており、中央の点線を境に、紙面に向かって左側が例えばＩ／Ｏ、セルなどに用いられるトランジスタ形成用の領域２０１であり、右側が例えばコアＣＭＯＳなどに用いられるトランジスタ形成用の領域２０３である。領域２０１は、高電圧トランジスタ形成用であり、領域２０３は、低電圧トランジスタ形成用である（なお、「高電圧」、「低電圧」の表現はあくまでも相対的な意味である）。
【００２５】
シリコン基板１０１上には、パッド酸化膜１０７が形成され、その上に窒化珪素膜１０９が形成されている。パッド酸化膜１０７は、シリコン表面を保護する目的で形成された厚みが０．０２〜０．０５μｍ程度の熱酸化によるＳｉＯ２膜である。窒化珪素膜１０９は、シリコン基板１０１にトレンチ１０３を形成した際のマスクであるとともにＣＭＰにより二酸化珪素膜１０５を平坦化した際のストッパーである。
【００２６】
図１は、ＣＭＰ工程後の状態を示している。ここで、図示は省略するが、ＣＭＰ工程以前の手順の概要は以下のとおりである。まず、シリコン基板１０１のシリコン表面を熱酸化処理してパッド酸化膜１０７を形成する。次に、パッド酸化膜１０７の上に積層して窒化珪素膜１０９を例えばＣＶＤ法で形成する。次に、窒化珪素膜１０９上にフォトレジスト膜（図示せず）をパターン形成する。このパターン形成されたフォトレジスト膜をマスクとして窒化珪素膜１０９、パッド酸化膜１０７及びシリコン基板１０１をエッチングしてシリコン基板１０１にトレンチ１０３を形成する。次に、トレンチ１０３の内部及び窒化珪素膜１０９上に、後で素子分離膜（二酸化珪素膜１０５）となる二酸化珪素膜を形成する。この工程では、後述するように、微細化への対応からＳＯＤ、ＳＯＧ、ＣＶＤまたはプラズマＣＶＤによりトレンチ１０３を埋め込む。必要に応じて、熱酸化処理、熱アニール処理を行ってＳｉ−Ｏ結合を形成させる工程を含むことができる。次に、窒化珪素膜１０９をストッパーとして化学機械研磨（ＣＭＰ）を行い、窒化珪素膜１０９上に存在する二酸化珪素膜を除去するとともにトレンチ１０３内に二酸化珪素膜１０５を残すことにより、図１の構造を作製できる。
【００２７】
素子分離膜としての二酸化珪素膜１０５は、ＳＯＤ膜、ＳＯＧ膜、ＣＶＤまたはプラズマＣＶＤにより形成された膜である。ＳＯＤ膜・ＳＯＧ膜は例えばポリシラザンや、ゾルゲル法により得られる無機材料などから成膜できる。より具体的には、例えばSpinfil（登録商標）シリーズ４００、同６００（AZ Electronic
Materials 社製）などを用いることができる。ＳＯＤ材料・ＳＯＧ材料は、いずれもトレンチ内に埋め込みを行った後、例えば水蒸気雰囲気で熱酸化を行うことによりＳｉ−Ｏ結合を形成してＳｉＯ２にすることができる。ＣＶＤまたはプラズマＣＶＤでトレンチへＳｉＯ２を埋め込んだ場合は、熱アニールを施すことにより二酸化珪素膜１０５を形成できる。
【００２８】
図２は、図１の状態から、窒化珪素膜１０９を剥離した後の状態を示している。窒化珪素膜１０９は、例えばホットリン酸（加温したリン酸水溶液）を用いるウエットエッチングにより剥離できる。
【００２９】
次に、例えば希フッ酸を用いるウエットエッチングでパッド酸化膜１０７を剥離する。図３は、パッド酸化膜１０７を剥離した後の状態を示している。この工程では、パッド酸化膜１０７が除去されてシリコン表面Ｓ１，Ｓ２が露出するだけでなく、素子分離膜としての二酸化珪素膜１０５の表面が削られ、膜厚が目減りする。パッド酸化膜１０７は熱酸化膜であり、二酸化珪素膜１０５はＳＯＤ膜、ＳＯＧ膜又はＣＶＤ膜であるため、二酸化珪素膜１０５の方がパッド酸化膜１０７よりもエッチングされやすいためである。
【００３０】
次に、シリコン表面Ｓ１，Ｓ２を平滑化する目的で、シリコン表面Ｓ１，Ｓ２を酸化処理して犠牲酸化膜１１１を形成する。本発明では、後述するように、Ｏ（１Ｄ２）ラジカルが支配的なプラズマを利用してプラズマ酸化処理を行って犠牲酸化膜１１１を形成することが好ましく、さらに、被処理体であるシリコン基板１０１にバイアス電圧を印加しながらプラズマ酸化処理を行うことがより好ましい。図４は、プラズマ酸化処理によって犠牲酸化膜１１１が形成された状態を示している。ここでは、例えば１〜６ｎｍの厚みで犠牲酸化膜１１１が形成されると同時に、二酸化珪素膜１０５も、例えば表面から深さ３〜２００ｎｍの厚みで改質され緻密化される。二酸化珪素膜１０５の表面付近の緻密化された改質層を符号１０５ａで示している。
【００３１】
次に、犠牲酸化膜１１１を、希フッ酸を使用してウエットエッチングによって除去し、シリコン表面Ｓ１，Ｓ２を再び露出させる。図５は、犠牲酸化膜１１１を剥離してシリコン表面Ｓ１，Ｓ２が露出した状態を示している。二酸化珪素膜１０５は、プラズマ酸化処理されると同時に緻密化されて改質層１０５ａが形成されているので、エッチング耐性が増している。そのため、犠牲酸化膜１１１を剥離した後でも二酸化珪素膜１０５の目減りが抑制されている。なお、ウエットエッチングによって、改質層１０５ａの膜厚はわずかに減少する。このように本発明方法では、プロセス中の一部の酸化工程でＯ（１Ｄ２）ラジカルが支配的なプラズマを利用してプラズマ酸化処理を行うことによって、二酸化珪素膜１０５の表面が改質されて緻密になり、ウエットエッチングの際の膜減りを抑制できる。
【００３２】
次に、ゲート酸化膜を形成するため、領域２０１，２０３において、露出したシリコン表面Ｓ１，Ｓ２に対し、再びＯ（１Ｄ２）ラジカルが支配的なプラズマを利用してプラズマ酸化処理を行う。図６は、プラズマ酸化処理によって厚膜のゲート酸化膜１１３が形成された状態を示している。ここでは、例えば２〜６ｎｍの厚みでゲート酸化膜１１３が形成されると同時に、二酸化珪素膜１０５の表面の改質層１０５ａが増膜する。この工程でも、被処理体であるシリコン基板１０１にバイアス電圧を印加しながらプラズマ酸化処理を行うことにより、低温での処理が可能であり、また、同時に二酸化珪素膜１０５が更に改質されるので、より好ましい。
【００３３】
次に、領域２０１のゲート酸化膜１１３を残したまま、領域２０３のゲート酸化膜１１３を剥離する。ここでは、領域２０１のゲート酸化膜１１３上に図示しないマスクを形成した後、領域２０３のゲート酸化膜１１３をウエットエッチングして除去する。図７は、ウエットエッチング後（上記マスクも剥離した後）の状態を示しており、領域２０３はゲート酸化膜１１３が除去されてシリコン表面Ｓ２が露出している。また、領域２０３では、二酸化珪素膜１０５の改質層１０５ａもわずかにエッチングされて目減りする。その結果、図７で模式的に示すように、領域２０１側の二酸化珪素膜１０５と領域２０３側の二酸化珪素膜１０５では、後者（領域２０３側）の方の膜厚が減少し、二酸化珪素膜１０５の表面高さが下がっているが、プラズマ酸化処理と同時に形成された緻密な改質層１０５ａが存在するため、目減り幅が抑制されており、窪みは発生しない。
【００３４】
次に、再びＯ（１Ｄ２）ラジカルが支配的なプラズマを利用して露出したシリコン表面Ｓ２に対してプラズマ酸化処理を行う。図８はプラズマ酸化処理後の状態を示している。このプラズマ酸化処理によって、領域２０３のシリコン表面Ｓ２が酸化され、例えば１〜４ｎｍの厚みで薄膜のゲート酸化膜１１５が形成される。本発明方法では、素子分離膜（改質層１０５ａを含む二酸化珪素膜１０５）の目減りが抑制されていることにより、領域２０３においてゲート酸化膜１１５と隣接する二酸化珪素膜１０５との間に段差や窪みは生じていない。プラズマ酸化処理によって領域２０１では、二酸化珪素膜１０５の表面の改質層１０５ａが増膜する。
【００３５】
ここで、本発明方法の優位性を示す目的で、比較方法として、犠牲酸化膜１１１の形成と、領域２０１のゲート酸化膜の形成を熱酸化法で行った場合について説明する。図９〜図１３は、図１〜図８と同様のプロセスで、Ｏ（１Ｄ２）ラジカルが支配的なプラズマを利用するプラズマ酸化処理に替えて、熱酸化処理を行った場合を示している。なお、図１〜８と同様の構成については同一の符号を付して説明を省略する。
【００３６】
図９は、図４に対応するもので、犠牲酸化膜１１１を形成した後の状態を示している。ここでは、熱酸化法によって犠牲酸化膜１１１を形成しているため、同時に二酸化珪素膜１０５も熱処理されることになるが、二酸化珪素膜１０５の表面は緻密化されていない（改質層が形成されていない）。これは、熱酸化処理では、分子間結合又は原子間結合を切断できるだけの十分なエネルギーが供給されないためであると考えられる。そして、図９の状態から、犠牲酸化膜１１１を、希フッ酸を用いウエットエッチングによって剥離する。図１０は、図５に対応するもので、犠牲酸化膜１１１を剥離した後の状態を示している。図１０と図５との比較では、図１０では、図５よりも二酸化珪素膜１０５の膜厚が大きく目減りしている。これは、熱酸化膜よりもエッチング耐性が低いＳＯＤ／ＳＯＧ膜やＣＶＤ膜である二酸化珪素膜１０５がウエットエッチングによって大きく削り取られたためである。
【００３７】
図１１は、図６に対応するもので、厚膜のゲート酸化膜１１３を熱酸化法で形成した後の状態を示している。この工程でも、比較方法では熱酸化法によってゲート酸化膜１１３を形成しているため、二酸化珪素膜１０５の表面は緻密化されていない。そして、図１１の状態から、厚膜のゲート酸化膜１１３を部分的に（領域２０３側のみ）ウエットエッチングによって剥離する。すなわち、領域２０１側に図示しないマスクを形成し、領域２０３側のみを希フッ酸でエッチングする。図１２は、図７に対応するもので、ゲート酸化膜１１３を部分的に（領域２０３側のみ）剥離した後の状態を示している。図１２と図７との比較では、図１２では、図７よりも領域２０３側の二酸化珪素膜１０５が表面から大きく目減りし、シリコン表面Ｓ２よりも低い窪みＤが生じている。この窪みＤは、熱酸化膜よりもエッチング耐性が低い二酸化珪素膜１０５が、ウエットエッチングを繰返す度に削り取られた結果生じたものである。このような窪みＤは、後の工程を難しくするとともに、隣接する素子間を分離する機能を低下させるため、デバイスの信頼性と歩留まりを低下させる原因となる。
【００３８】
さらに、図１３は、図８に対応するもので、薄膜のゲート酸化膜１１５を熱酸化法で形成した後の状態を示している。図１３と図８との比較から、図１３では図８よりも、領域２０３側で二酸化珪素膜１０５の表面が大きく目減りし、シリコン表面よりも低くなっており、ゲート酸化膜１１５で被覆されているにも係らず、シリコンのコーナー部Ｃの形状が、そのままゲート酸化膜１１５と二酸化珪素膜１０５との表面段差形状として表出している。このような形状は、熱酸化膜よりもエッチング耐性が低い二酸化珪素膜１０５が、ウエットエッチングを繰返す度に削り取られた結果生じたものである。このようなシリコンのコーナー部Ｃの形状は、リーク電流発生の起点になりやすく、デバイスの信頼性と歩留まりを低下させる原因となる。
【００３９】
比較方法において、窪みＤの形成は、二酸化珪素膜１０５上に保護マスクを形成したり、二酸化珪素膜１０５を改質処理してウエットエッチングレートを下げたりする工程を別途設けることによって抑制できるが、いたずらに工程数が増加してしまう。本発明方法では、シリコンを酸化する工程で、Ｏ（１Ｄ２）ラジカルが支配的なプラズマを利用してプラズマ酸化処理を行い、シリコン表面Ｓ１，Ｓ２の酸化と二酸化珪素膜１０５のＳｉＯ２表面の改質（緻密化）を同時に行うことが出来るので、別個に改質工程を設けずに、窪みＤの形成を抑制可能であり、プロセス効率に優れている。さらに、必要に応じて被処理体にバイアス電圧を印加しながらプラズマ酸化処理を行うことにより、二酸化珪素膜１０５の深いところまで改質させて、より緻密な膜にすることが出来る。これは、ラジカルが、膜中に拡散して分子間又は原子間の結合エネルギーより大きなエネルギーを供給することによって、分子間又は原子間の結合を切断する事が出来るからであると考えられる。
【００４０】
図１〜図８では、膜厚が異なる２種類のゲート酸化膜１１３及びゲート酸化膜１１５を順次形成するプロセスを例示したが、膜厚が異なる３種類以上のゲート絶縁膜を形成するプロセスにも、同様に本発明方法を適用可能であり、同様の作用効果が得られる。いずれの場合も、最後に形成するゲート酸化膜は、Ｏ（１Ｄ２）ラジカルが支配的なプラズマを利用するプラズマ酸化処理ではなく、熱酸化処理等の他の手法によって形成することも可能であるが、Ｏ（１Ｄ２）ラジカルが支配的なプラズマを利用するプラズマ酸化処理によって行うことが好ましく、被処理体であるシリコン基板１０１にバイアス電圧を印加しながらプラズマ酸化処理を行うことがより好ましい。
【００４１】
また、本発明方法は、素子分離膜としての二酸化珪素膜１０５を形成後に犠牲酸化膜１１１を形成し、かつ、この犠牲酸化膜１１１をウエットエッチングで剥離する工程を１回以上有するプロセスであれば、広く適用可能である。また、半導体装置の製造工程において、犠牲酸化膜１１１の形成にＯ（１Ｄ２）ラジカルが支配的なプラズマを利用してプラズマ酸化処理することによって二酸化珪素膜１０５の目減りを抑制する効果が得られる（図４及び図５参照）。犠牲酸化膜１１１の形成工程でＯ（１Ｄ２）ラジカルが支配的なプラズマを利用することにより、素子分離膜としての二酸化珪素膜１０５の表面に改質層１０５ａが形成されるので、ウエットエッチング耐性が向上する。従って、後の酸化工程、例えばゲート酸化膜１１３等の形成は、例えば熱酸化法で行ってもよい。プラズマ酸化処理する場合は、被処理体であるシリコン基板１０１にバイアス電圧を印加しながら行うことがより好ましい。
【００４２】
また、本発明方法は、素子分離膜としての二酸化珪素膜１０５を形成した後にゲート酸化膜１１３を形成し、かつ、ゲート酸化膜１１３の少なくとも一部分をウエットエッチングで剥離する工程を１回以上有するプロセスであれば、広く適用可能である。また、半導体装置の製造工程において、ゲート酸化膜１１３の形成にＯ（１Ｄ２）ラジカルが支配的なプラズマを利用してプラズマ酸化処理することによって二酸化珪素膜１０５の目減りを抑制する効果が得られる（図６及び図７参照）。特に、本発明方法は、膜厚が異なる複数のゲート酸化膜を半導体基板上に形成する目的で、シリコン表面Ｓ１，Ｓ２の部分的もしくは全体的な酸化（ゲート酸化工程）と、ゲート酸化膜の少なくとも一部分をウエットエッチングで剥離する工程を２回以上有するプロセスにおいて大きな効果が得られる（図６〜図８参照）。なお、この場合、犠牲酸化膜１１１の形成は、例えば熱酸化法で行ってもよい。また、プラズマ酸化処理は、被処理体であるシリコン基板１０１にバイアス電圧を印加しながら行うことがより好ましい。
【００４３】
さらに、本発明方法は、素子分離膜としての二酸化珪素膜１０５を形成後に、犠牲酸化膜１１１を形成し、かつ、この犠牲酸化膜１１１をウエットエッチングで剥離する工程と、ゲート酸化膜１１３を形成し、かつゲート酸化膜１１３の少なくとも一部分をウエットエッチングで剥離する工程との組み合わせを有するプロセスに広く適用可能である。この場合、犠牲酸化膜１１１の形成とゲート酸化膜１１３の形成に、それぞれＯ（１Ｄ２）ラジカルが支配的なプラズマを利用してプラズマ酸化処理をすることによって、素子分離膜の目減りを抑制する効果が得られる（図４〜図７参照）。この場合も、膜厚が異なる複数のゲート酸化膜（例えば、ゲート酸化膜１１３，１１５等）を半導体基板上に形成するため、シリコン表面の部分的もしくは全体的な酸化（例えば、犠牲酸化工程、ゲート酸化工程）と、ゲート酸化膜（例えばゲート酸化膜１１３）の少なくとも一部分をウエットエッチングで剥離する工程を２回以上有するプロセスにおいて特に大きな効果が得られる（図４〜図８参照）。また、プラズマ酸化処理は、被処理体であるシリコン基板１０１にバイアス電圧を印加しながら行うことがより好ましい。
【００４４】
以上のようにして、素子分離膜の目減りを抑制しながらゲート酸化膜を形成できる。このようにして得られるゲート酸化膜は、トランジスタのゲート酸化膜として利用できる。すなわち、本発明に係る半導体装置の製造方法は、トランジスタの製造過程で、ゲート絶縁膜を形成する場合に好ましく適用できる。上記説明では、本発明方法の特徴的な工程のみを示しており、それ以外の工程の説明を省略している。トランジスタの製造における他の工程、例えばトレンチ形成、素子分離膜の埋め込み、ＣＭＰによる平坦化、ウエル形成、イオン注入、ゲート電極の形成、保護膜の形成、配線形成、及び、これらに付随するフォトリソグラフィー、エッチング、アニール、洗浄等の各工程については、本発明の効果を損なわないかぎり、どのような手法でも採用することが可能である。
【００４５】
以上のように、酸化珪素膜の形成とウエットエッチングによる剥離を１回以上行うプロセスにおいて、剥離対象ではない素子分離膜が削られ、目減りすることを防止するため、プラズマ酸化処理と素子分離膜の改質を同時に行うことができる本発明方法を適用することは、窪み防止策として有効である。
【００４６】
次に、本発明方法に使用可能なＯ（１Ｄ２）ラジカルが支配的なプラズマを生成できるプラズマ処理装置について説明する。図１４Ａ及び図１４Ｂは、プラズマ処理装置１００Ａ及び１００Ｂの概略構成を模式的に示す断面図である。また、図１５は、図１４Ａ，１４Ｂのプラズマ処理装置１００Ａ，１００Ｂに使用可能な平面アンテナを示す平面図である。ここで、図１４Ａに示すプラズマ処理装置１００Ａと、図１４Ｂに示すプラズマ処理装置１００Ｂとの違いは、被処理体にバイアス電圧を印加するバイアス印加手段を備えているかどうか、である。従って、まずプラズマ処理装置１００Ａ及び１００Ｂに共通する構成について説明し、次に、両者の相違点であるプラズマ処理装置１００Ｂのバイアス印加手段について説明する。
【００４７】
［プラズマ処理装置１００Ａ，１００Ｂに共通する構成］
プラズマ処理装置１００Ａ，１００Ｂは、複数のスロット状の孔を有する平面アンテナ、特にＲＬＳＡ（Ｒａｄｉａｌ Ｌｉｎｅ Ｓｌｏｔ Ａｎｔｅｎｎａ；ラジアルラインスロットアンテナ）にて処理容器内にマイクロ波を導入することにより、高密度かつ低電子温度のマイクロ波励起プラズマを発生させ得るＲＬＳＡマイクロ波プラズマ処理装置として構成されている。プラズマ処理装置１００Ａ，１００Ｂでは、１×１０１０〜５×１０１２／ｃｍ３のプラズマ密度で、かつ０．７〜２ｅＶの低電子温度を有するプラズマによる処理が可能である。プラズマ処理装置１００Ａ，１００Ｂは、各種半導体装置の製造過程において、シリコンを酸化して酸化珪素膜（ＳｉＯ２膜）を形成するプラズマ酸化処理装置として好適に利用できる。
【００４８】
プラズマ処理装置１００Ａ，１００Ｂは、主要な構成として、処理容器１と、処理容器１内にガスを供給するガス供給装置１８と、このガス供給装置１８に接続するガス導入部１５と、処理容器１内を減圧排気するための、真空ポンプ２４を備えた排気装置と、処理容器１にプラズマを生成させるプラズマ生成手段としてのマイクロ波導入装置２７と、これらプラズマ処理装置１００Ａ，１００Ｂの各構成部を制御する制御部５０と、を備えている。なお、ガス供給装置１８をプラズマ処理装置１００Ａ，１００Ｂの構成部分には含めずに、外部のガス供給装置をガス導入部１５に接続して使用する構成としてもよい。
【００４９】
処理容器１は、接地された略円筒状の容器により形成されている。なお、処理容器１は角筒形状の容器により形成してもよい。処理容器１は、アルミニウム等の金属またはその合金からなる底壁１ａと側壁１ｂとを有している。
【００５０】
処理容器１の内部には、被処理体である半導体ウエハ（以下、「ウエハ」と記す）Ｗを水平に支持するための載置台２が設けられている。載置台２は、熱伝導性の高い材質例えばＡｌＮ等のセラミックスにより構成されている。この載置台２は、排気室１１の底部中央から上方に延びる円筒状の支持部材３により支持されている。支持部材３は、例えばＡｌＮ等のセラミックスにより構成されている。
【００５１】
また、載置台２には、その外縁部をカバーし、ウエハＷをガイドするためのカバーリング４が設けられている。このカバーリング４は、例えば石英、ＡｌＮ、Ａｌ２Ｏ３、ＳｉＮ等の材質で構成された環状部材である。
【００５２】
また、載置台２には、温度調節機構としての抵抗加熱型のヒータ５が埋め込まれている。このヒータ５は、ヒータ電源５ａから給電されることにより載置台２を加熱して、その熱で被処理基板であるウエハＷを均一に加熱する。
【００５３】
また、載置台２には、熱電対（ＴＣ）６が配備されている。この熱電対６によって載置台２の温度計測を行うことにより、ウエハＷの加熱温度を例えば室温から９００℃までの範囲で制御可能となっている。
【００５４】
また、載置台２には、ウエハＷを支持して昇降させるためのウエハ支持ピン（図示せず）が設けられている。各ウエハ支持ピンは、載置台２の表面に対して突没可能に設けられている。
【００５５】
処理容器１の内周には、石英からなる円筒状のライナー７が設けられている。また、載置台２の外周側には、処理容器１内を均一排気するため、多数の排気孔８ａを有する石英製のバッフルプレート８が環状に設けられている。このバッフルプレート８は、複数の支柱９により支持されている。
【００５６】
処理容器１の底壁１ａの略中央部には、円形の開口部１０が形成されている。底壁１ａにはこの開口部１０と連通し、下方に向けて突出する排気室１１が設けられている。この排気室１１には、排気管１２が接続されており、この排気管１２を介して真空ポンプ２４に接続されている。
【００５７】
処理容器１の上部には、中央が円形に開口したプレート１３が接合されている。開口の内周は、内側（処理容器内空間）へ向けて突出し、環状の支持部１３ａを形成している。プレート１３は、処理容器１の上部に配置されて開閉する蓋体としての機能を有している。このプレート１３と処理容器１との間は、シール部材１４を介して気密にシールされている。
【００５８】
処理容器１の側壁１ｂには、環状をなすガス導入部１５が設けられている。このガス導入部１５は、ガスライン２０ｄを介して酸素含有ガスやプラズマ励起用ガスを供給するガス供給装置１８に接続されている。なお、ガス導入部１５は複数のガスライン（配管）に接続していてもよい。また、ガス導入部１５はノズル状またはシャワー状に設けてもよい。
【００５９】
また、処理容器１の側壁１ｂには、プラズマ処理装置１００Ａ，１００Ｂと、これに隣接する搬送室（図示せず）との間で、ウエハＷの搬入出を行うための搬入出口１６と、この搬入出口１６を開閉するゲートバルブＧ１とが設けられている。
【００６０】
ガス供給装置１８は、ガス供給源（例えば、不活性ガス供給源１９ａ、酸素含有ガス供給源１９ｂ、水素ガス供給源１９ｃ）と、配管（例えば、ガスライン２０ａ、２０ｂ、２０ｃ、２０ｄ）と、流量制御装置（例えば、マスフローコントローラ２１ａ、２１ｂ、２１ｃ）と、バルブ（例えば、開閉バルブ２２ａ，２２ｂ、２２ｃ）とを有している。なお、ガス供給装置１８は、上記以外の図示しないガス供給源として、例えば処理容器１内雰囲気を置換する際に用いるパージガス供給源等を有していてもよい。
【００６１】
不活性ガスとしては、例えば希ガスを用いることができる。希ガスとしては、例えばＡｒガス、Ｋｒガス、Ｘｅガス、Ｈｅガスなどを用いることができる。これらの中でも、経済性に優れている点でＡｒガスを用いることが特に好ましい。また、酸素含有ガスとしては、例えば酸素ガス（Ｏ２）、水蒸気（Ｈ２Ｏ）、オゾン（Ｏ３）などを用いることができる。
【００６２】
ガス供給装置１８の不活性ガス供給源１９ａ、酸素含有ガス供給源１９ｂ及び水素ガス供給源１９ｃから供給された不活性ガス、酸素含有ガス及び水素ガス（添加する場合）は、それぞれガスライン２０ａ，２０ｂ，２０ｃを介してガスライン２０ｄに合流し、このガスライン２０ｄを介してガス導入部１５に至り、ガス導入部１５から処理容器１内に導入される。各ガス供給源に接続する各々のガスライン２０ａ、２０ｂ、２０ｃには、マスフローコントローラ２１ａ、２１ｂ、２１ｃおよびその前後の１組の開閉バルブ２２ａ，２２ｂ、２２ｃが設けられている。このようなガス供給装置１８の構成により、供給されるガスの切替えや流量等の制御が出来るようになっている。
【００６３】
排気装置は、真空ポンプ２４を備えている。真空ポンプ２４としては、例えばターボ分子ポンプなどの高速真空ポンプなどを用いることができる。前記のように、真空ポンプ２４は、排気管１２を介して処理容器１の排気室１１に接続されている。処理容器１内のガスは、排気室１１の空間１１ａ内へ均一に流れ、さらに空間１１ａから真空ポンプ２４を作動させることにより、排気管１２を介して外部へ排気される。これにより、処理容器１内を所定の真空度、例えば０．１３３Ｐａまで高速に減圧することが可能となっている。
【００６４】
次に、マイクロ波導入装置２７の構成について説明する。マイクロ波導入装置２７は、主要な構成として、透過板２８、平面アンテナ３１、遅波材３３、カバー部材３４、導波管３７、マッチング回路３８およびマイクロ波発生装置３９を備えている。マイクロ波導入装置２７は、処理容器１内に電磁波（マイクロ波）を導入してプラズマを生成させるプラズマ生成手段である。
【００６５】
マイクロ波を透過させる透過板２８は、プレート１３において内周側に張り出した支持部１３ａ上に支持されている。透過板２８は、誘電体、例えば石英やＡｌ２Ｏ３、ＡｌＮ等のセラミックスから構成されている。この透過板２８と支持部１３ａとの間は、シール部材２９を介して気密にシールされている。したがって、処理容器１内は気密に保持される。
【００６６】
平面アンテナ３１は、透過板２８の上方において、載置台２と対向するように設けられている。平面アンテナ３１は、円板状をなしている。なお、平面アンテナ３１の形状は、円板状に限らず、例えば四角板状でもよい。この平面アンテナ３１は、プレート１３の上端に係止されている。
【００６７】
平面アンテナ３１は、例えば表面が金または銀メッキされた銅板またはアルミニウム板から構成されている。平面アンテナ３１は、マイクロ波を放射する多数のスロット状のマイクロ波放射孔３２を有している。マイクロ波放射孔３２は、所定のパターンで平面アンテナ３１を貫通して形成されている。
【００６８】
個々のマイクロ波放射孔３２は、例えば図１５に示すように、細長い長方形状（スロット状）をなしている。そして、典型的には隣接するマイクロ波放射孔３２が「Ｔ」字状に配置されている。また、このように所定の形状（例えばＴ字状）に組み合わせて配置されたマイクロ波放射孔３２は、さらに全体として同心円状に配置されている。
【００６９】
マイクロ波放射孔３２の長さや配列間隔は、マイクロ波の波長（λｇ）に応じて決定される。例えば、マイクロ波放射孔３２の間隔は、λｇ／４〜λｇとなるように配置される。図１５においては、同心円状に形成された隣接するマイクロ波放射孔３２どうしの間隔をΔｒで示している。なお、マイクロ波放射孔３２の形状は、円形状、円弧状等の他の形状であってもよい。さらに、マイクロ波放射孔３２の配置形態は特に限定されず、同心円状のほか、例えば、螺旋状、放射状等に配置することもできる。
【００７０】
平面アンテナ３１の上面には、真空よりも大きい誘電率を有する遅波材３３が設けられている。この遅波材３３は、真空中ではマイクロ波の波長が長くなることから、マイクロ波の波長を短くしてプラズマを調整する機能を有している。遅波材３３の材質としては、例えば石英、ポリテトラフルオロエチレン樹脂、ポリイミド樹脂などを用いることができる。
【００７１】
なお、平面アンテナ３１と透過板２８との間、また、遅波材３３と平面アンテナ３１との間は、それぞれ接触させても離間させてもよいが、接触させることが好ましい。
【００７２】
処理容器１の上部には、これら平面アンテナ３１および遅波材３３を覆うように、カバー部材３４が設けられている。カバー部材３４は、例えばアルミニウムやステンレス鋼等の金属材料によって形成されている。このカバー部材３４と平面アンテナ３１とで偏平導波路が形成されている。プレート１３の上端とカバー部材３４とは、シール部材３５によりシールされている。また、カバー部材３４の内部には、冷却水流路３４ａが形成されている。この冷却水流路３４ａに冷却水を通流させることにより、カバー部材３４、遅波材３３、平面アンテナ３１および透過板２８を冷却できるようになっている。なお、平面アンテナ３１およびカバー部材３４は接地されている。
【００７３】
カバー部材３４の上壁（天井部）の中央には、開口部３６が形成されており、この開口部３６には導波管３７が接続されている。導波管３７の他端側には、マッチング回路３８を介してマイクロ波を発生するマイクロ波発生装置３９が接続されている。
【００７４】
導波管３７は、上記カバー部材３４の開口部３６から上方へ延出する断面円形状の同軸導波管３７ａと、この同軸導波管３７ａの上端部にモード変換器４０を介して接続された水平方向に延びる矩形導波管３７ｂとを有している。モード変換器４０は、矩形導波管３７ｂ内をＴＥモードで伝播するマイクロ波をＴＥＭモードに変換する機能を有している。
【００７５】
同軸導波管３７ａの中心には内導体４１が延在している。この内導体４１は、その下端部において平面アンテナ３１の中心に接続固定されている。このような構造により、マイクロ波は、同軸導波管３７ａの内導体４１を介してカバー部材３４と平面アンテナ３１とで形成される偏平導波路へ放射状に効率よく均一に伝播される。
【００７６】
以上のような構成のマイクロ波導入装置２７により、マイクロ波発生装置３９で発生したマイクロ波が導波管３７を介して平面アンテナ３１へ伝搬され、平面アンテナ３１のマイクロ波放射孔（スロット）３２、さらに透過板２８を介して処理容器１内に導入されるようになっている。なお、マイクロ波の周波数としては、例えば２．４５ＧＨｚが好ましく用いられ、他に８．３５ＧＨｚ、１．９８ＧＨｚ等を用いることもできる。
【００７７】
プラズマ処理装置１００Ａ，１００Ｂの各構成部は、制御部５０に接続されて制御される構成となっている。制御部５０は、コンピュータを有しており、例えば図１６に示したように、ＣＰＵを備えたプロセスコントローラ５１と、このプロセスコントローラ５１に接続されたユーザーインターフェース５２および記憶部５３を備えている。プロセスコントローラ５１は、プラズマ処理装置１００Ａ，１００Ｂにおける各構成部、例えば温度、圧力、ガス流量、マイクロ波出力などのプロセス条件に関係するヒータ電源５ａ、ガス供給装置１８、真空ポンプ２４、マイクロ波発生装置３９などを統括して制御する制御手段である。
【００７８】
ユーザーインターフェース５２は、工程管理者がプラズマ処理装置１００Ａ，１００Ｂを管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置１００Ａ，１００Ｂの稼働状況を可視化して表示するディスプレイ等を有している。また、記憶部５３には、プラズマ処理装置１００Ａ，１００Ｂで実行される各種処理をプロセスコントローラ５１の制御にて実現するための制御プログラム（ソフトウエア）や処理条件データ等が記録されたレシピが保存されている。
【００７９】
そして、必要に応じて、ユーザーインターフェース５２からの指示等にて任意のレシピを記憶部５３から呼び出してプロセスコントローラ５１に実行させることで、プロセスコントローラ５１の制御下、プラズマ処理装置１００Ａ，１００Ｂの処理容器１内で所望の処理が行われる。また、前記制御プログラムや処理条件データ等のレシピは、コンピュータ読み取り可能な記憶媒体、例えばＣＤ−ＲＯＭ、ハードディスク、フレキシブルディスク、フラッシュメモリ、ＤＶＤ、ブルーレイディスクなどに格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
【００８０】
［バイアス印加手段］
次に、プラズマ処理装置１００Ｂに特徴的な構成である、載置台２にバイアスを印加するバイアス印加手段について説明する。プラズマ処理装置１００Ｂの載置台２の表面側には電極４２が埋設されている。この電極４２には、給電線４２ａによって、マッチングボックス（Ｍ．Ｂ．）４３を介してバイアス印加用の高周波電源４４が接続されている。つまり、電極４２に高周波電力を供給することによって、基板であるウエハＷにバイアスを印加できる構成となっている。電極４２、給電線４２ａ、マッチングボックス（Ｍ．Ｂ．）４３及び高周波電源４４は、プラズマ処理装置１００Ｂにおいてバイアス印加手段を構成している。電極４２の材質としては、例えばモリブデン、タングステンなどの導電性材料を用いることができる。電極４２は、例えば網目状、格子状、渦巻き状等の形状に形成されている。
【００８１】
このように構成されたプラズマ処理装置１００Ａ，１００Ｂでは、６００℃以下の低温で下地層等へのダメージフリーなプラズマ処理を行うことができる。また、プラズマ処理装置１００Ａ，１００Ｂは、プラズマの均一性に優れていることから、例えば３００ｍｍ径以上の大型のウエハＷに対してもウエハＷの面内で処理の均一性を実現できる。
【００８２】
次に、プラズマ処理装置１００Ａ，１００Ｂにおいて行われるプラズマ酸化処理の手順を説明する。まず、ゲートバルブＧ１を開にして搬入出口１６からウエハＷを処理容器１内に搬入し、載置台２上に載置する。そして、ガス供給装置１８の不活性ガス供給源１９ａおよび酸素含有ガス供給源１９ｂから、例えばＡｒガスおよびＯ２ガスを所定の流量でガス導入部１５を介して処理容器１内に導入し、所定の処理圧力に維持する。この際、Ｏ（１Ｄ２）ラジカルの密度が１×１０１２［ｃｍ−３］以上のプラズマを形成する上で、処理ガス中のＯ２ガスの割合（体積比率）は、例えば１％以下が好ましく、０．２％から１％の範囲内がより好ましい。ガス流量は、例えばＡｒガスが１００〜１００００ｍＬ／ｍｉｎ（ｓｃｃｍ）、Ｏ２ガス：１〜１００ｍＬ／ｍｉｎ（ｓｃｃｍ）の範囲から、全ガス流量に対する酸素の割合が上記値となるように選択することができる。
【００８３】
また、不活性ガス供給源１９ａおよび酸素含有ガス供給源１９ｂからのＡｒガスおよびＯ２ガスに加え、水素ガス供給源１９ｃからＨ２ガスを所定比率で導入することもできる。この場合、Ｈ２ガスの割合は、例えば処理ガス全体の量に対して体積比率で１％以下となるようにすることが好ましく、０．０１〜１％がより好ましい。
【００８４】
また、処理圧力の上限は、Ｏ（１Ｄ２）ラジカルの密度が１×１０１２［ｃｍ−３］以上のプラズマを形成する上で３３３Ｐａ以下とすることが好ましく、２６７Ｐａ以下がより好ましく、１３３．３Ｐａ以下が望ましい。処理圧力の下限は、１．３３Ｐａとすることが好ましい。
【００８５】
また、処理温度（載置台２の温度）は、室温〜６００℃から選択可能であり、例えば３００〜５００℃の範囲内が好ましい。
【００８６】
次に、マイクロ波発生装置３９で発生させた所定周波数例えば２．４５ＧＨｚのマイクロ波を、マッチング回路３８を介して導波管３７に導く。導波管３７に導かれたマイクロ波は、矩形導波管３７ｂおよび同軸導波管３７ａを順次通過し、内導体４１を介して平面アンテナ３１に供給される。つまり、マイクロ波は、矩形導波管３７ｂ内ではＴＥモードで伝搬し、このＴＥモードのマイクロ波はモード変換器４０でＴＥＭモードに変換されて、同軸導波管３７ａを介してカバー部材３４と平面アンテナ３１とにより構成される偏平導波路を伝搬していく。そして、マイクロ波は、平面アンテナ３１に貫通形成されたスロット状のマイクロ波放射孔３２から透過板２８を介して処理容器１内におけるウエハＷの上方空間に放射される。この際のマイクロ波の出力密度は、透過板２８の面積１ｃｍ２あたり０．６Ｗ以上例えば０．７〜３Ｗとすることが好ましく、０．７〜２．４Ｗがより好ましい。マイクロ波出力は、例えば２００ｍｍ径以上のウエハＷを処理する場合には、１０００Ｗ以上４０００Ｗ以下の範囲内から選択することができる。
【００８７】
平面アンテナ３１から透過板２８を経て処理容器１に放射されたマイクロ波により、処理容器１内で電磁界が形成され、ＡｒガスおよびＯ２ガス及び添加する場合はＨ２ガスがプラズマ化する。このように励起されたプラズマは、略１×１０１０〜５×１０１２／ｃｍ３の高密度で、かつウエハＷ近傍では、略１．２ｅＶ以下の低電子温度を有する。そして、プラズマ中の活性種、主にＯ（１Ｄ２）ラジカルの作用によりウエハＷのシリコン表面にプラズマ酸化処理が行われる。具体的には、犠牲酸化膜の形成を例に挙げれば、図３及び図４に示したように、Ｏ（１Ｄ２）ラジカルの作用によりシリコン表面Ｓ１，Ｓ２が低温で酸化されて犠牲酸化膜１１１が形成されると同時に、素子分離膜である二酸化珪素膜１０５の表面がＯ（１Ｄ２）ラジカルの作用により膜深く改質され、ＳｉＯ２が高密度化されて改質層１０５ａが形成される。また、ゲート酸化膜の形成を例に挙げれば、図５〜図８に示したように、Ｏ（１Ｄ２）ラジカルの作用によりシリコン表面Ｓ１，Ｓ２が低温で酸化されてゲート酸化膜１１３，１１５が形成されると同時に、素子分離膜である二酸化珪素膜１０５の表面がＯ（１Ｄ２）ラジカルの作用によりさらに膜深く改質が進み、改質層１０５ａが増膜する。
【００８８】
［高周波バイアス電圧］
また、プラズマ処理装置１００Ｂを用いる場合には、プラズマ酸化処理を行なっている間、載置台２の電極４２に高周波電源４４から所定の周波数およびパワーの高周波電力を供給することができる。この高周波電源４４から供給される高周波電力によってウエハＷへバイアス電圧が印加され、プラズマの低い電子温度（０．７〜２ｅＶ）を維持しつつ、プラズマ酸化処理が促進される。すなわち、バイアス電圧を印加することにより、Ｏ（１Ｄ２）ラジカルによる改質を行いつつ、プラズマ中の酸素イオンをウエハＷへ引き込むことが可能であるため、シリコンの酸化レートを増大させ、低温でも膜深く改質することができる。
【００８９】
高周波電源４４から供給する高周波電力の周波数は、例えば４００ｋＨｚ以上６０ＭＨｚ以下の範囲内が好ましく、４００ｋＨｚ以上１３．５ＭＨｚ以下の範囲内がより好ましい。高周波電力は、ウエハＷの面積当たりのパワー密度として例えば０．１４Ｗ／ｃｍ２以上１．４Ｗ／ｃｍ２以下の範囲内で供給することが好ましく、０．４２Ｗ／ｃｍ２以上１．４Ｗ／ｃｍ２以下の範囲内で供給することがより好ましい。パワー密度が０．０７Ｗ／ｃｍ２未満では、イオンの引き込み力が弱く、高酸化レート及び高ドーズ量が得られない。一方、パワー密度が１．４ Ｗ／ｃｍ２超では、素子分離膜である二酸化珪素膜１０５にダメージが入ってしまい、膜質を悪化させてしまう。また、高周波電力は１００Ｗ以上が好ましく、例えば１００Ｗ以上９００Ｗ以下の範囲内がより好ましく、３００Ｗ以上９００Ｗ以下の範囲内が望ましい。このような高周波電力の範囲から、上記パワー密度になるように設定すればよい。
【００９０】
このように、載置台２の電極４２に供給された高周波電力は、プラズマの低い電子温度を維持しつつ、プラズマ中のイオン種をウエハＷへ引き込む作用を有している。従って、載置台２の電極４２に高周波電力を供給してウエハＷにバイアス電圧を印加することにより、Ｏ（１Ｄ２）ラジカルによる改質と同時に酸素イオンが引き込まれてプラズマ酸化レートと酸素ドーズ量が大きくなるため、低温でも膜深くまで改質させることができる。
【００９１】
［作用］
プラズマ処理装置１００Ａ，１００Ｂを用いて酸素を含む処理ガスのプラズマを生成する場合、処理圧力によってプラズマ中の活性種が変化する。すなわち、プラズマ処理において設定可能な圧力範囲の中で、比較的高い圧力条件（例えば、３３３Ｐａ超１３３３Ｐａ以下）では、プラズマ中の活性種としてＯ２＋イオンやＯ（１Ｄ２）ラジカルは減少し、替わりにＯ（３Ｐ２）ラジカルが主体となる。一方、比較的低い圧力条件（３３３Ｐａ以下）では、プラズマ中の活性種としてＯ２＋イオンやＯ（１Ｄ２）ラジカルが支配的となる。この条件で生成するＯ（１Ｄ２）ラジカルは、ＳｉＯ２膜中に含まれるＮやＨなどの不純物を酸素原子に置き換える作用を有している。従って、Ｏ（１Ｄ２）ラジカルが支配的なプラズマによる酸化では、図１７に示すように、Ｏ（１Ｄ２）ラジカルが膜中に含まれる不純物Ｉｍｐを酸素原子で置き換えることにより、ＳｉＯ２膜の膜質が緻密化されるものと考えられる。また、このようなＳｉＯ２膜の改質効果は、被処理体であるシリコン基板１０１にバイアス電圧を印加しながら行うことによって、酸素イオンが引き込まれるため、いっそう増大する。本発明方法では、シリコンを酸化する工程で、Ｏ（１Ｄ２）ラジカルが生成する条件を選択してプラズマを生成し、シリコン表面と同時にＳｉＯ２膜を処理することによって、膜中の不純物が除去されて規則的なＳｉ−Ｏ結合が形成された、欠陥の少ない緻密なＳｉＯ２膜に改質できる。そして、このように改質されたＳｉＯ２膜は、ＳＯＤ膜やＳＯＧ膜、プラズマＣＶＤ膜と比較して高いウエットエッチング耐性を有することにより、後の半導体プロセスでウエットエッチングが繰返されても目減りを抑制できる。
【００９２】
次に、本発明の基礎となった実験結果について説明する。
実験１：
ポリシラザンを原料としてＳＯＤ法により塗布成膜し、水蒸気酸化（ＷＶＧ）して形成した二酸化珪素膜（膜厚４５０ｎｍ）に対して、図１４Ａに示したものと同様のプラズマ処理装置１００Ａを用い、以下の条件でプラズマ処理を行った。処理後の二酸化珪素膜について、希フッ酸処理（５０％ＨＦ：Ｈ２Ｏ＝１：２００）を行い、ウエットエッチングレートを調べた。また、比較のため、プラズマ処理を行わない二酸化珪素膜及び熱酸化膜についても、同じ条件でのウエットエッチングレートを調べた。その結果を図１８Ａ及び図１８Ｂに示した。なお、図１８Ｂは図１８Ａの一部の条件を抜き出して示したものである。
【００９３】
［プラズマ処理条件１］
体積流量比［（Ｏ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；０．５〜３％
体積流量比［（Ｈ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；０．０５〜０．３％
処理圧力；６６．６〜２６６Ｐａ（０．５〜２Ｔｏｒｒ）
マイクロ波パワー密度；１〜３Ｗ／ｃｍ２（透過板の面積１ｃｍ２あたり）
載置台２の温度；４００〜５００℃
処理時間；３６０秒
（より限定した条件）
体積流量比［（Ｏ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；０．８〜１．５％
体積流量比［（Ｈ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；０．０８〜０．１５％
処理圧力；１０６．４〜１９９．５Ｐａ（０．８〜１．５Ｔｏｒｒ）
マイクロ波パワー密度；１．２〜２．４Ｗ／ｃｍ２（透過板の面積１ｃｍ２あたり）
載置台２の温度；４００〜５００℃
処理時間；３６０秒
【００９４】
［プラズマ処理条件２］
体積流量比［（Ｏ２／Ａｒ＋Ｏ２）×１００］；０．５〜３％
処理圧力；６６．６〜２６６Ｐａ（０．５〜２Ｔｏｒｒ）
マイクロ波パワー密度；１〜３Ｗ／ｃｍ２（透過板の面積１ｃｍ２あたり）
載置台２の温度；４００〜５００℃
処理時間；３６０秒
（より限定した条件）
体積流量比［（Ｏ２／Ａｒ＋Ｏ２）×１００］；０．８〜１．５％
処理圧力；１０６．４〜１９９．５Ｐａ（０．８〜１．５Ｔｏｒｒ）
マイクロ波パワー密度；１．２〜２．４Ｗ／ｃｍ２（透過板の面積１ｃｍ２あたり）
載置台２の温度；４００〜５００℃
処理時間；３６０秒
【００９５】
［プラズマ処理条件３］
体積流量比［（Ｏ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；１５〜３０％
体積流量比［（Ｈ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；０．０５〜０．３％
処理圧力；２３９．４Ｐａ以上（１．８Ｔｏｒｒ）
マイクロ波パワー密度；１〜３Ｗ／ｃｍ２（透過板の面積１ｃｍ２あたり）
載置台２の温度；４００〜５００℃
処理時間；３６０秒
（より限定した条件）
体積流量比［（Ｏ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；２０〜２３％
体積流量比［（Ｈ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；０．０５〜０．３％
処理圧力；２６６〜９３１Ｐａ（２〜７Ｔｏｒｒ）
マイクロ波パワー密度；１．２〜２．４Ｗ／ｃｍ２（透過板の面積１ｃｍ２あたり）
載置台２の温度；４００〜５００℃
処理時間；３６０秒
【００９６】
［熱酸化膜形成条件］
雰囲気；Ｈ２／Ｏ２＝４５０／９００ｍＬ／ｍｉｎ（ｓｃｃｍ）
温度；９５０℃
圧力；１５０００Ｐａ
【００９７】
図１８Ａ及び図１８Ｂより、Ｏ（１Ｄ２）ラジカルが支配的となるプラズマ処理条件１、２でプラズマ処理を行うことにより、プラズマ処理を行わない場合や、Ｏ（３Ｐ２）ラジカルが支配的となるプラズマ処理条件３でプラズマ処理を行った場合に比較してウエットエッチングレートが大幅に低下した。従って、ＳＯＤ酸化膜をＯ（１Ｄ２）ラジカルが支配的となるプラズマで処理することによって、エッチング耐性を向上させ得ることが確認された。
【００９８】
実験２：
図１４Ａに示したものと同様のプラズマ処理装置１００Ａを用い、上記条件１〜３でシリコン（１００）面及び（１１１）面をプラズマ酸化処理した。形成されたＳｉＯ２膜の表面と、Ｓｉ／ＳｉＯ２界面のＲＭＳ（平均二乗平方根）ラフネスを測定した。ＳｉＯ２膜の表面のラフネスを図１９、Ｓｉ／ＳｉＯ２界面のラフネスを図２０に示した。図１９及び図２０より、Ｏ（１Ｄ２）ラジカルが支配的となるプラズマを生成できる条件１、２で形成したＳｉＯ２膜は、熱酸化膜と比較して表面及びＳｉ／ＳｉＯ２界面のＲＭＳラフネスが低く、より平坦化されていることがわかる。従って、条件１、２で形成したＳｉＯ２膜をトランジスタのゲート酸化膜として使用することにより、半導体装置のモビリティー特性と信頼性を改善させ、フリッカーノイズ（１／ｆノイズ）も低減できることが十分に予測された。
【００９９】
実験３：
シリコン表面に５ｎｍの厚みでスクリーン酸化膜を形成した後、１１Ｂ＋イオンを５ｅＶのエネルギーで１×１０１３個／ｃｍ２注入した。その後、１０００℃で１０秒間アニールを行い、スクリーン酸化膜をウエットエッチングで除去してシリコン表面を露出させ、初期サンプルとした。この初期サンプルに、図１４Ａに示したものと同様のプラズマ処理装置１００Ａを用い、上記条件２でプラズマ酸化処理を行って３ｎｍの二酸化珪素膜を形成した後、これを剥離し、ＳＩＭＳ（二次イオン質量分析計）でシリコン中のホウ素の濃度分布を調べた。比較のため、プラズマ酸化処理に替えて初期サンプルを９５０℃のＯ２／Ｈ２雰囲気で熱酸化処理した後に同様にホウ素の濃度分布を調べた。その結果を図２１に示した。
【０１００】
プラズマ処理装置１００Ａを用い、初期サンプルに上記条件２でプラズマ酸化処理を行った場合、シリコン中のホウ素の濃度分布のプロファイルは、初期サンプルとほぼ同じであった。一方、初期サンプルを９５０℃のＯ２／Ｈ２雰囲気で熱酸化処理した場合は、ホウ素の拡散が生じてシリコン中の濃度プロファイルが変化していた。このことから、プラズマ処理装置１００Ａを用いて比較的低温（４００℃〜５００℃）の条件２のプラズマ酸化処理を半導体装置の製造工程で行うことにより、デバイス設計及びチャネルエンジニアリングのしやすさの観点で高温での熱酸化を行う場合よりも優位性が大きいことが確認された。
【０１０１】
実験４：
本実験では、図１４Ｂに示したものと同様のプラズマ処理装置１００Ｂを用い、ウエハＷを載置する載置台２に高周波電力を印加しながらプラズマ酸化処理を行い、バイアス印加の効果を検証した。ポリシラザンを原料としてＳＯＤ法により成膜し、水蒸気酸化して形成した二酸化珪素膜（膜厚４５０ｎｍ）に対して、以下の条件でプラズマ処理を行った。処理後の二酸化珪素膜について、希フッ酸処理（５０％ＨＦ：Ｈ２Ｏ＝１：２００）を行い、ウエットエッチングレートを調べた。また、比較のため、プラズマ処理を行わない二酸化珪素膜及び熱酸化膜についても、同じ条件でのウエットエッチングレートを調べた。その結果を図２２に示した。
【０１０２】
［プラズマ処理条件４］
体積流量比［（Ｏ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；２３％
体積流量比［（Ｈ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；１．９％
処理圧力；６６６．７Ｐａ（５Ｔｏｒｒ）
マイクロ波パワー密度；２．４Ｗ／ｃｍ２（透過板の面積１ｃｍ２あたり）
載置台２の温度；５００℃
高周波電力の周波数：１３．５６ＭＨｚ
高周波電力のパワー：６００Ｗ（パワー密度０．８５Ｗ／ウエハ１ｃｍ２当り）、
処理時間；３６０秒
【０１０３】
［プラズマ処理条件５］
体積流量比［（Ｏ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；２．４％
体積流量比［（Ｈ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；０．６％
処理圧力；４０Ｐａ（３００ｍＴｏｒｒ）
マイクロ波パワー密度；０．７Ｗ／ｃｍ２（透過板の面積１ｃｍ２あたり）
載置台２の温度；５００℃
高周波電力の周波数：１３．５６ＭＨｚ
高周波電力のパワー：６００Ｗ（パワー密度０．８５Ｗ／ウエハ１ｃｍ２当り）、
処理時間；３６０秒
【０１０４】
［熱酸化膜形成条件］
雰囲気；Ｈ２／Ｏ２＝４５０／９００ｍＬ／ｍｉｎ（ｓｃｃｍ）
温度；９５０℃
圧力；１５０００Ｐａ
【０１０５】
図２２より、ウエハＷにバイアス電圧を印加してプラズマ酸化処理を行った条件４及び条件５では、プラズマ処理を行わない場合に比較してウエットエッチングレートが低下した。また、ウエハＷにバイアス電圧を印加した条件４と条件５の比較では、Ｏ（１Ｄ２）ラジカルが支配的となるプラズマ処理条件５でプラズマ処理を行うことにより、Ｏ（３Ｐ２）ラジカルが支配的となるプラズマ処理条件４でプラズマ処理を行った場合に比べて、ウエットエッチングレートが大幅に低下した。従って、ウエハＷにバイアス電圧を印加しながら、ＳＯＤ酸化膜をＯ（１Ｄ２）ラジカルが支配的となるプラズマで処理することによって、酸素イオンの引き込みにより、低温でも、緻密に、且つ膜深くまで改質され、エッチング耐性を大幅に向上させ得ることが確認された。
【０１０６】
以上のように、プラズマ酸化処理をＯ（１Ｄ２）ラジカルが支配的なプラズマにより行うことによって、ＳｉＯ２膜の表面を改質して緻密化することができる。そして、この効果は、被処理体であるウエハＷにバイアス電圧を印加しながらプラズマ酸化処理を行うことによって、酸素イオンの引き込みにより、さらに増大する。そのため、付加的な改質工程を設けることなく、ウエットエッチングによる素子分離膜表面の目減りを抑制することができる。従って、例えばトランジスタ形成などの半導体プロセスにおいて、素子分離膜の目減りに起因する半導体装置の信頼性の低下を防止できるとともに、プロセス効率にも優れている。
【０１０７】
また、Ｏ（１Ｄ２）ラジカルが支配的なプラズマによりプラズマ酸化処理を行うことによって、Ｏ（１Ｄ２）ラジカルが、ゲート酸化膜とシリコンとの界面のシリコンを酸化することにより、ゲート酸化膜の表面及びシリコンとゲート酸化膜との界面の平坦性を高めることができるため、モビリティー特性や信頼性を向上させ、フリッカーノイズ（１／ｆノイズ）を低減できる。また、Ｏ（１Ｄ２）ラジカルが支配的なプラズマを用いるプロセスは、６００℃以下の低温での処理が可能であることから、不純物の拡散などの問題が生じにくく、デバイス設計及びチャネルエンジニアリングにおいて利便性に優れている。
【０１０８】
以上、本発明の実施の形態を述べたが、本発明は上記実施の形態に制約されることはなく、種々の変形が可能である。例えば、上記実施の形態では、プラズマ酸化処理にＲＬＳＡ方式のマイクロ波プラズマ処理装置を用いたが、本発明は、Ｏ（１Ｄ２）ラジカルが支配的なプラズマを生成させるすべてのプラズマ処理装置に適用可能である。従って、例えばＩＣＰプラズマ方式、ＥＣＲプラズマ方式、表面反射波プラズマ方式、マグネトロンプラズマ方式等の他の方式のプラズマ処理装置を用いることもできる。
【０１０９】
また、本発明の半導体装置の製造方法は、トランジスタの製造過程に限らず、酸化珪素膜の形成とウエットエッチングによる剥離を繰り返して行うプロセスに広く適用可能である。
【符号の説明】
【０１１０】
１…処理容器、２…載置台、３…支持部材、５…ヒータ、１２…排気管、１５…ガス導入部、１６…搬入出口、１８…ガス供給装置、１９ａ…不活性ガス供給源、１９ｂ…酸素含有ガス供給源、１９ｃ…水素ガス供給源、２４…真空ポンプ、２８…透過板、２９…シール部材、３１…平面アンテナ、３２…マイクロ波放射孔、３７…導波管、３７ａ…同軸導波管、３７ｂ…矩形導波管、３９…マイクロ波発生装置、５０…制御部、５１…プロセスコントローラ、５２…ユーザーインターフェース、５３…記憶部、１００Ａ，１００Ｂ…プラズマ処理装置、Ｗ…半導体ウエハ（基板）
【技術分野】
【０００１】
本発明は、例えばトランジスタなどの製造に適用可能な半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体素子を分離する方法として、熱酸化法で素子分離膜を形成するＬＯＣＯＳ(Local Oxidation of Silicon)法が使用されてきた。しかし、ＬＯＣＯＳ法は、素子分離領域が占める面積が大きいため、素子の微細化に限界があった。そこで、ＬＯＣＯＳ法に代わる技術としてＳＴＩ(Shallow Trench Isolation)法が開発された。ＳＴＩ法では、シリコンウェハにトレンチを形成して素子分離膜を埋め込むため、素子分離領域の占める面積が少なく、微細化への対応が可能である。
【０００３】
ＳＴＩプロセスでは、半導体基板にパッド酸化膜及びフォトリソグラフィー技術により所定のパターンで窒化珪素膜を形成した後、この窒化珪素膜をマスクとしてエッチングを行ってトレンチを形成する。通常は、界面特性の向上を図り、アクティブ領域と素子分離領域のエッジをラウンディングさせるために、トレンチ内部を酸化して薄い酸化膜を形成する。次に、薄い酸化膜が形成されたトレンチを埋めるように半導体基板の全面に二酸化珪素膜を厚く形成し、前記窒化珪素膜をストッパーとして化学的機械研磨(Chemical Mechanical Polishing)を行って平坦化することにより、素子分離膜を形成する。ＳＴＩ法におけるトレンチへの二酸化珪素膜の埋め込みは熱酸化法では困難であるため、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）を原料とするＣＶＤ（Chemical Vapor Deposition）法やプラズマＣＶＤ法で行っていた。しかし、最近では、微細化、低コスト化が求められるデバイスの形成では、ＣＶＤ法やプラズマＣＶＤ法から、より微細なトレンチへの埋め込みが可能なＳＯＤ（Spin On Dielectric）やＳＯＧ（Spin On Glass）などの塗布方式の手法に置き換わってきている。
【０００４】
ところで、ロジックデバイスや、ＤＲＡＭ（Dynamic Random Access Memory）などのメモリデバイスにおいては、これらを構成するトランジスタのゲート酸化膜として、それぞれ膜厚が異なる複数の二酸化珪素膜を形成することが行われている。例えば、Ｉ／Ｏ部やセルでは、相対的に厚いゲート酸化膜が使用され、コアＣＭＯＳなどでは相対的に薄いゲート酸化膜が使用される。また、電界効果型トランジスタを周囲のロジックデバイスと組み合わせた装置においては、周囲のロジックデバイスのトランジスタには、装置全体としての駆動速度性能を高めるために薄いゲート酸化膜を使用し、ＤＲＡＭセルのトランジスタには、高いゲート電圧を考慮して耐圧性に優れた厚いゲート酸化膜を使用する設計も行われている。さらに、異なる電源電圧で動作する複数のトランジスタを備えたＣＭＯＳ集積回路でも、電源電圧に応じて、異なる厚さのゲート酸化膜が必要になってくる。
【０００５】
このように、複数の異なる膜厚でゲート酸化膜を形成するためには、酸化珪素膜の成膜工程とウエットエッチング工程を繰返す必要がある。しかし、ＳＴＩ法でトレンチに埋め込まれた素子分離膜は、プラズマＣＶＤ法やＳＯＤ・ＳＯＧなどの塗布方式で形成された酸化珪素膜であるため、膜質的に粗密であり、或いは欠陥が多い。そのため、エッチング耐性が熱酸化膜に比べて低く、デバイスの製造工程においてウエットエッチングを繰返す間に素子分離膜が大幅に目減りしてしまう。素子分離膜の目減りが大きくなると、アクティブ領域周辺で窪みが生じてしまい、素子分離機能が不十分となってデバイスの信頼性と歩留まりを低下させる原因となる。この素子分離膜の目減りの問題は、素子分離膜を熱酸化法で形成するＬＯＣＯＳ法では問題となっていなかったが、近年の微細化の進行に伴い、素子分離膜をＣＶＤ法やＳＯＤ／ＳＯＧ法で形成するようになり、顕在化してきた。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体装置の製造過程で、ウエットエッチング工程を繰返すことによって生じる素子分離膜の目減りへの対策として、予め目減り分を予測して素子分離膜を厚く形成しておくことも可能であるが、この方法ではデバイス設計の精度の低下につながるおそれがあり、根本的な解決策ではない。また、プロセス途中で、素子分離膜上に保護膜（マスク）を形成することによって、目減りを防止又は抑制することも可能である。しかし、マスクの形成のための工程が増加してしまうため、プロセス効率の観点、さらには歩留りの観点からも満足できるものではない。
【０００７】
本発明は上記実情に鑑みてなされたものであり、ＳＴＩを利用して形成した素子分離膜がウエットエッチング工程により目減りすることを出来るだけ抑制しながら半導体装置を製造することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明の半導体装置の製造方法は、シリコン基板に所定間隔で形成されたトレンチと、前記トレンチ内に埋め込まれた素子分離用酸化膜と、前記素子分離用酸化膜の間に露出したシリコン表面と、を有する被処理体に対し、以下の工程；
１ａ）前記シリコン表面をプラズマ酸化処理して犠牲酸化膜を形成する工程、
１ｂ）前記犠牲酸化膜をウエットエッチングにより剥離してシリコン表面を再び露出させる工程、及び、
１ｃ）露出した前記シリコン表面を酸化処理して二酸化珪素膜を形成する工程、
を行うとともに、前記プラズマ酸化処理を、プラズマ処理装置の処理容器内で酸素を含む処理ガスを用いて生成させたＯ（１Ｄ２）ラジカルが支配的なプラズマにより行う。
【０００９】
また、別の側面において、本発明の半導体装置の製造方法は、シリコン基板に所定間隔で形成されたトレンチと、前記トレンチ内に埋め込まれた素子分離用酸化膜と、前記素子分離用酸化膜の間に露出したシリコン表面と、を有する被処理体に対し、以下の工程；
２ａ）前記シリコン表面をプラズマ酸化処理して犠牲酸化膜を形成する工程、
２ｂ）前記犠牲酸化膜をウエットエッチングにより剥離してシリコン表面を再び露出させる工程、
２ｃ）露出した前記シリコン表面をプラズマ酸化処理して二酸化珪素膜を形成する工程、
２ｄ）前記二酸化珪素膜の少なくとも一部分をウエットエッチングにより除去する工程、及び、
２ｅ）前記二酸化珪素膜が除去されて露出した部分のシリコン表面を酸化処理して前記二酸化珪素膜よりも厚みの薄い二酸化珪素膜を形成する工程、
を行うとともに、前記プラズマ酸化処理を、プラズマ処理装置の処理容器内で、酸素を含む処理ガスを用いて生成させたＯ（１Ｄ２）ラジカルが支配的なプラズマにより行う。
【００１０】
さらに別の側面において、本発明の半導体装置の製造方法は、シリコン基板に所定間隔で形成されたトレンチと、前記トレンチ内に埋め込まれた素子分離用酸化膜と、前記素子分離用酸化膜の間に露出したシリコン表面と、を有する被処理体に対し、以下の工程；
３ａ）前記シリコン表面を酸化処理して犠牲酸化膜を形成する工程、
３ｂ）前記犠牲酸化膜をウエットエッチングにより剥離してシリコン表面を再び露出させる工程、
３ｃ）露出した前記シリコン表面をプラズマ酸化処理して二酸化珪素膜を形成する工程、
３ｄ）前記二酸化珪素膜の少なくとも一部分をウエットエッチングにより除去する工程、及び、
３ｅ）前記二酸化珪素膜が除去されて露出した部分のシリコン表面を酸化処理して前記二酸化珪素膜よりも厚みの薄い二酸化珪素膜を形成する工程、
を行うとともに、前記プラズマ酸化処理を、プラズマ処理装置の処理容器内で、酸素を含む処理ガスを用いて生成させたＯ（１Ｄ２）ラジカルが支配的なプラズマにより行う。
【００１１】
本発明の半導体装置の製造方法において、上記工程２ｃと工程２ｄを繰り返し行ってもよく、あるいは、上記工程３ｃと工程３ｄを繰り返し行ってもよい。
【００１２】
また、本発明の半導体装置の製造方法は、前記酸化処理を、前記プラズマ処理装置の処理容器内で、酸素を含む処理ガスを用いて生成させたＯ（１Ｄ２）ラジカルが支配的なプラズマにより行うことが好ましい。
【００１３】
また、本発明の半導体装置の製造方法において、前記プラズマのＯ（１Ｄ２）ラジカルの密度が１×１０１２［ｃｍ−３］以上であることが好ましい。
【００１４】
また、本発明の半導体装置の製造方法において、前記処理容器内の圧力が、１．３３〜３３３Ｐａの範囲内であることが好ましい。
【００１５】
また、本発明の半導体装置の製造方法において、前記処理ガス中の酸素の割合が０．２〜１％の範囲内であることが好ましい。
【００１６】
また、本発明の半導体装置の製造方法において、前記処理ガスは、水素を１％以下の割合で含むことが好ましい。
【００１７】
また、本発明の半導体装置の製造方法において、前記プラズマは、前記処理ガスと、複数のスロットを有する平面アンテナにより前記処理室内に導入されるマイクロ波と、によって形成されるマイクロ波励起プラズマであることが好ましい。この場合、プラズマを励起させるためのマイクロ波のパワー密度が、マイクロ波透過板の面積１ｃｍ２あたり１Ｗ以上であることが好ましい。
【００１８】
また、前記プラズマ酸化処理の間、被処理体を載置する載置台に、高周波電力を供給することが好ましい。
【００１９】
また、本発明の半導体装置の製造方法において、前記二酸化珪素膜が、トランジスタのゲート酸化膜であることが好ましい。
【００２０】
また、本発明の半導体装置の製造方法において、前記プラズマ酸化処理は、前記シリコン表面の酸化処理と同時に前記素子分離用酸化膜を改質することが好ましい。
【発明の効果】
【００２１】
本発明の半導体装置の製造方法によれば、犠牲酸化膜やゲート酸化膜を形成するための酸化処理を、Ｏ（１Ｄ２）ラジカルが支配的なプラズマを利用して行うことによって、低温での処理が可能であり、且つ同時に素子分離膜の表面を改質して緻密化することができる。そのため、付加的な改質工程を設けずに、ウエットエッチングによる素子分離膜表面の目減りを抑制することができる。特に、ウエットエッチング工程が繰返されるプロセスに本発明方法を適用することによって、素子分離膜の目減りを効果的に抑制できる。このように、本発明方法によれば、素子分離膜の目減りに起因する半導体装置の信頼性の低下を防止できるとともに、プロセス効率を低下させることなく半導体装置を製造できる。
【００２２】
また、本発明方法では、Ｏ（１Ｄ２）ラジカルが支配的なプラズマによりプラズマ酸化処理を行うことによって、ゲート酸化膜の表面及びシリコンとゲート酸化膜との界面の平坦性を高めることができるため、モビリティー特性や信頼性を向上させ、フリッカーノイズ（１／ｆノイズ）を低減できる。また、Ｏ（１Ｄ２）ラジカルが支配的なプラズマを用いる本発明のプロセスは、６００℃以下の低温での処理が可能であることから、不純物の拡散などの問題が生じにくく、デバイス設計及びチャネルエンジニアリングが容易であるという効果も奏する。
【図面の簡単な説明】
【００２３】
【図１】本発明方法によるゲート酸化膜の形成において、ＣＭＰ工程後の状態を示す図面である。
【図２】図１に続く工程図であり、窒化珪素膜を剥離した後の状態を示す図面である。
【図３】図２に続く工程図であり、パッド酸化膜１０７を剥離した後の状態を示す図面である。
【図４】図３に続く工程図であり、プラズマ酸化処理によって犠牲酸化膜を形成した状態を示す図面である。
【図５】図４に続く工程図であり、犠牲酸化膜を剥離した状態を示す図面である。
【図６】図５に続く工程図であり、プラズマ酸化処理によって厚膜のゲート酸化膜を形成した状態を示す図面である。
【図７】図６に続く工程図であり、ウエットエッチング後にマスクを剥離した状態を示す図面である。
【図８】図７に続く工程図であり、プラズマ酸化処理によって薄膜のゲート酸化膜を形成した状態を示す図面である。
【図９】比較方法において、熱酸化処理によって犠牲酸化膜を形成した状態を示す図面である。
【図１０】図９に続く工程図であり、犠牲酸化膜を剥離した後の状態を示す図面である。
【図１１】図１０に続く工程図であり、厚膜のゲート酸化膜を熱酸化法で形成した後の状態を示す図面である。
【図１２】図１１に続く工程図であり、部分的にゲート酸化膜を剥離した後の状態を示す図面である。
【図１３】図１２に続く工程図であり、薄膜のゲート酸化膜を熱酸化法で形成した後の状態を示す図面である。
【図１４Ａ】本発明方法の実施に適したプラズマ処理装置の一例を示す概略断面図である。
【図１４Ｂ】本発明方法の実施に適したプラズマ処理装置の別の例を示す概略断面図である。
【図１５】平面アンテナの構造を示す図面である。
【図１６】制御部の構成例を示す説明図である。
【図１７】Ｏ（１Ｄ２）ラジカルによるプラズマ酸化の作用機構を説明する図面である。
【図１８Ａ】実験１における酸化膜の深さとウエットエッチングレートとの関係を示すグラフである。
【図１８Ｂ】図１８Ａのグラフの一部の条件を抜き出して示すグラフである。
【図１９】実験２におけるＳｉＯ２膜の表面のＲＭＳラフネスを示すグラフである。
【図２０】実験２におけるＳｉ／ＳｉＯ２界面のＲＭＳラフネスを示すグラフである。
【図２１】実験３におけるＳＩＭＳ（二次イオン質量分析計）によるシリコン中のホウ素の濃度分布の測定結果を示すグラフである。
【図２２】実験４における酸化膜の深さとウエットエッチングレートとの関係を示すグラフである。
【発明を実施するための形態】
【００２４】
以下、本発明の実施の形態について図面を参照して詳細に説明する。図１〜図８は、本発明の半導体装置の製造方法を、半導体装置としてのトランジスタの製造におけるゲート酸化膜の形成に適用した場合の手順を示す工程図である。まず、図１は、シリコン基板１０１に複数のトレンチ１０３が形成され、各トレンチ１０３内に素子分離膜としての二酸化珪素膜１０５が埋め込まれた状態を示している。二酸化珪素膜１０５と二酸化珪素膜１０５との間は、トランジスタを形成するアクティブ領域である。図１では、異なる二つのデバイス領域を例示しており、中央の点線を境に、紙面に向かって左側が例えばＩ／Ｏ、セルなどに用いられるトランジスタ形成用の領域２０１であり、右側が例えばコアＣＭＯＳなどに用いられるトランジスタ形成用の領域２０３である。領域２０１は、高電圧トランジスタ形成用であり、領域２０３は、低電圧トランジスタ形成用である（なお、「高電圧」、「低電圧」の表現はあくまでも相対的な意味である）。
【００２５】
シリコン基板１０１上には、パッド酸化膜１０７が形成され、その上に窒化珪素膜１０９が形成されている。パッド酸化膜１０７は、シリコン表面を保護する目的で形成された厚みが０．０２〜０．０５μｍ程度の熱酸化によるＳｉＯ２膜である。窒化珪素膜１０９は、シリコン基板１０１にトレンチ１０３を形成した際のマスクであるとともにＣＭＰにより二酸化珪素膜１０５を平坦化した際のストッパーである。
【００２６】
図１は、ＣＭＰ工程後の状態を示している。ここで、図示は省略するが、ＣＭＰ工程以前の手順の概要は以下のとおりである。まず、シリコン基板１０１のシリコン表面を熱酸化処理してパッド酸化膜１０７を形成する。次に、パッド酸化膜１０７の上に積層して窒化珪素膜１０９を例えばＣＶＤ法で形成する。次に、窒化珪素膜１０９上にフォトレジスト膜（図示せず）をパターン形成する。このパターン形成されたフォトレジスト膜をマスクとして窒化珪素膜１０９、パッド酸化膜１０７及びシリコン基板１０１をエッチングしてシリコン基板１０１にトレンチ１０３を形成する。次に、トレンチ１０３の内部及び窒化珪素膜１０９上に、後で素子分離膜（二酸化珪素膜１０５）となる二酸化珪素膜を形成する。この工程では、後述するように、微細化への対応からＳＯＤ、ＳＯＧ、ＣＶＤまたはプラズマＣＶＤによりトレンチ１０３を埋め込む。必要に応じて、熱酸化処理、熱アニール処理を行ってＳｉ−Ｏ結合を形成させる工程を含むことができる。次に、窒化珪素膜１０９をストッパーとして化学機械研磨（ＣＭＰ）を行い、窒化珪素膜１０９上に存在する二酸化珪素膜を除去するとともにトレンチ１０３内に二酸化珪素膜１０５を残すことにより、図１の構造を作製できる。
【００２７】
素子分離膜としての二酸化珪素膜１０５は、ＳＯＤ膜、ＳＯＧ膜、ＣＶＤまたはプラズマＣＶＤにより形成された膜である。ＳＯＤ膜・ＳＯＧ膜は例えばポリシラザンや、ゾルゲル法により得られる無機材料などから成膜できる。より具体的には、例えばSpinfil（登録商標）シリーズ４００、同６００（AZ Electronic
Materials 社製）などを用いることができる。ＳＯＤ材料・ＳＯＧ材料は、いずれもトレンチ内に埋め込みを行った後、例えば水蒸気雰囲気で熱酸化を行うことによりＳｉ−Ｏ結合を形成してＳｉＯ２にすることができる。ＣＶＤまたはプラズマＣＶＤでトレンチへＳｉＯ２を埋め込んだ場合は、熱アニールを施すことにより二酸化珪素膜１０５を形成できる。
【００２８】
図２は、図１の状態から、窒化珪素膜１０９を剥離した後の状態を示している。窒化珪素膜１０９は、例えばホットリン酸（加温したリン酸水溶液）を用いるウエットエッチングにより剥離できる。
【００２９】
次に、例えば希フッ酸を用いるウエットエッチングでパッド酸化膜１０７を剥離する。図３は、パッド酸化膜１０７を剥離した後の状態を示している。この工程では、パッド酸化膜１０７が除去されてシリコン表面Ｓ１，Ｓ２が露出するだけでなく、素子分離膜としての二酸化珪素膜１０５の表面が削られ、膜厚が目減りする。パッド酸化膜１０７は熱酸化膜であり、二酸化珪素膜１０５はＳＯＤ膜、ＳＯＧ膜又はＣＶＤ膜であるため、二酸化珪素膜１０５の方がパッド酸化膜１０７よりもエッチングされやすいためである。
【００３０】
次に、シリコン表面Ｓ１，Ｓ２を平滑化する目的で、シリコン表面Ｓ１，Ｓ２を酸化処理して犠牲酸化膜１１１を形成する。本発明では、後述するように、Ｏ（１Ｄ２）ラジカルが支配的なプラズマを利用してプラズマ酸化処理を行って犠牲酸化膜１１１を形成することが好ましく、さらに、被処理体であるシリコン基板１０１にバイアス電圧を印加しながらプラズマ酸化処理を行うことがより好ましい。図４は、プラズマ酸化処理によって犠牲酸化膜１１１が形成された状態を示している。ここでは、例えば１〜６ｎｍの厚みで犠牲酸化膜１１１が形成されると同時に、二酸化珪素膜１０５も、例えば表面から深さ３〜２００ｎｍの厚みで改質され緻密化される。二酸化珪素膜１０５の表面付近の緻密化された改質層を符号１０５ａで示している。
【００３１】
次に、犠牲酸化膜１１１を、希フッ酸を使用してウエットエッチングによって除去し、シリコン表面Ｓ１，Ｓ２を再び露出させる。図５は、犠牲酸化膜１１１を剥離してシリコン表面Ｓ１，Ｓ２が露出した状態を示している。二酸化珪素膜１０５は、プラズマ酸化処理されると同時に緻密化されて改質層１０５ａが形成されているので、エッチング耐性が増している。そのため、犠牲酸化膜１１１を剥離した後でも二酸化珪素膜１０５の目減りが抑制されている。なお、ウエットエッチングによって、改質層１０５ａの膜厚はわずかに減少する。このように本発明方法では、プロセス中の一部の酸化工程でＯ（１Ｄ２）ラジカルが支配的なプラズマを利用してプラズマ酸化処理を行うことによって、二酸化珪素膜１０５の表面が改質されて緻密になり、ウエットエッチングの際の膜減りを抑制できる。
【００３２】
次に、ゲート酸化膜を形成するため、領域２０１，２０３において、露出したシリコン表面Ｓ１，Ｓ２に対し、再びＯ（１Ｄ２）ラジカルが支配的なプラズマを利用してプラズマ酸化処理を行う。図６は、プラズマ酸化処理によって厚膜のゲート酸化膜１１３が形成された状態を示している。ここでは、例えば２〜６ｎｍの厚みでゲート酸化膜１１３が形成されると同時に、二酸化珪素膜１０５の表面の改質層１０５ａが増膜する。この工程でも、被処理体であるシリコン基板１０１にバイアス電圧を印加しながらプラズマ酸化処理を行うことにより、低温での処理が可能であり、また、同時に二酸化珪素膜１０５が更に改質されるので、より好ましい。
【００３３】
次に、領域２０１のゲート酸化膜１１３を残したまま、領域２０３のゲート酸化膜１１３を剥離する。ここでは、領域２０１のゲート酸化膜１１３上に図示しないマスクを形成した後、領域２０３のゲート酸化膜１１３をウエットエッチングして除去する。図７は、ウエットエッチング後（上記マスクも剥離した後）の状態を示しており、領域２０３はゲート酸化膜１１３が除去されてシリコン表面Ｓ２が露出している。また、領域２０３では、二酸化珪素膜１０５の改質層１０５ａもわずかにエッチングされて目減りする。その結果、図７で模式的に示すように、領域２０１側の二酸化珪素膜１０５と領域２０３側の二酸化珪素膜１０５では、後者（領域２０３側）の方の膜厚が減少し、二酸化珪素膜１０５の表面高さが下がっているが、プラズマ酸化処理と同時に形成された緻密な改質層１０５ａが存在するため、目減り幅が抑制されており、窪みは発生しない。
【００３４】
次に、再びＯ（１Ｄ２）ラジカルが支配的なプラズマを利用して露出したシリコン表面Ｓ２に対してプラズマ酸化処理を行う。図８はプラズマ酸化処理後の状態を示している。このプラズマ酸化処理によって、領域２０３のシリコン表面Ｓ２が酸化され、例えば１〜４ｎｍの厚みで薄膜のゲート酸化膜１１５が形成される。本発明方法では、素子分離膜（改質層１０５ａを含む二酸化珪素膜１０５）の目減りが抑制されていることにより、領域２０３においてゲート酸化膜１１５と隣接する二酸化珪素膜１０５との間に段差や窪みは生じていない。プラズマ酸化処理によって領域２０１では、二酸化珪素膜１０５の表面の改質層１０５ａが増膜する。
【００３５】
ここで、本発明方法の優位性を示す目的で、比較方法として、犠牲酸化膜１１１の形成と、領域２０１のゲート酸化膜の形成を熱酸化法で行った場合について説明する。図９〜図１３は、図１〜図８と同様のプロセスで、Ｏ（１Ｄ２）ラジカルが支配的なプラズマを利用するプラズマ酸化処理に替えて、熱酸化処理を行った場合を示している。なお、図１〜８と同様の構成については同一の符号を付して説明を省略する。
【００３６】
図９は、図４に対応するもので、犠牲酸化膜１１１を形成した後の状態を示している。ここでは、熱酸化法によって犠牲酸化膜１１１を形成しているため、同時に二酸化珪素膜１０５も熱処理されることになるが、二酸化珪素膜１０５の表面は緻密化されていない（改質層が形成されていない）。これは、熱酸化処理では、分子間結合又は原子間結合を切断できるだけの十分なエネルギーが供給されないためであると考えられる。そして、図９の状態から、犠牲酸化膜１１１を、希フッ酸を用いウエットエッチングによって剥離する。図１０は、図５に対応するもので、犠牲酸化膜１１１を剥離した後の状態を示している。図１０と図５との比較では、図１０では、図５よりも二酸化珪素膜１０５の膜厚が大きく目減りしている。これは、熱酸化膜よりもエッチング耐性が低いＳＯＤ／ＳＯＧ膜やＣＶＤ膜である二酸化珪素膜１０５がウエットエッチングによって大きく削り取られたためである。
【００３７】
図１１は、図６に対応するもので、厚膜のゲート酸化膜１１３を熱酸化法で形成した後の状態を示している。この工程でも、比較方法では熱酸化法によってゲート酸化膜１１３を形成しているため、二酸化珪素膜１０５の表面は緻密化されていない。そして、図１１の状態から、厚膜のゲート酸化膜１１３を部分的に（領域２０３側のみ）ウエットエッチングによって剥離する。すなわち、領域２０１側に図示しないマスクを形成し、領域２０３側のみを希フッ酸でエッチングする。図１２は、図７に対応するもので、ゲート酸化膜１１３を部分的に（領域２０３側のみ）剥離した後の状態を示している。図１２と図７との比較では、図１２では、図７よりも領域２０３側の二酸化珪素膜１０５が表面から大きく目減りし、シリコン表面Ｓ２よりも低い窪みＤが生じている。この窪みＤは、熱酸化膜よりもエッチング耐性が低い二酸化珪素膜１０５が、ウエットエッチングを繰返す度に削り取られた結果生じたものである。このような窪みＤは、後の工程を難しくするとともに、隣接する素子間を分離する機能を低下させるため、デバイスの信頼性と歩留まりを低下させる原因となる。
【００３８】
さらに、図１３は、図８に対応するもので、薄膜のゲート酸化膜１１５を熱酸化法で形成した後の状態を示している。図１３と図８との比較から、図１３では図８よりも、領域２０３側で二酸化珪素膜１０５の表面が大きく目減りし、シリコン表面よりも低くなっており、ゲート酸化膜１１５で被覆されているにも係らず、シリコンのコーナー部Ｃの形状が、そのままゲート酸化膜１１５と二酸化珪素膜１０５との表面段差形状として表出している。このような形状は、熱酸化膜よりもエッチング耐性が低い二酸化珪素膜１０５が、ウエットエッチングを繰返す度に削り取られた結果生じたものである。このようなシリコンのコーナー部Ｃの形状は、リーク電流発生の起点になりやすく、デバイスの信頼性と歩留まりを低下させる原因となる。
【００３９】
比較方法において、窪みＤの形成は、二酸化珪素膜１０５上に保護マスクを形成したり、二酸化珪素膜１０５を改質処理してウエットエッチングレートを下げたりする工程を別途設けることによって抑制できるが、いたずらに工程数が増加してしまう。本発明方法では、シリコンを酸化する工程で、Ｏ（１Ｄ２）ラジカルが支配的なプラズマを利用してプラズマ酸化処理を行い、シリコン表面Ｓ１，Ｓ２の酸化と二酸化珪素膜１０５のＳｉＯ２表面の改質（緻密化）を同時に行うことが出来るので、別個に改質工程を設けずに、窪みＤの形成を抑制可能であり、プロセス効率に優れている。さらに、必要に応じて被処理体にバイアス電圧を印加しながらプラズマ酸化処理を行うことにより、二酸化珪素膜１０５の深いところまで改質させて、より緻密な膜にすることが出来る。これは、ラジカルが、膜中に拡散して分子間又は原子間の結合エネルギーより大きなエネルギーを供給することによって、分子間又は原子間の結合を切断する事が出来るからであると考えられる。
【００４０】
図１〜図８では、膜厚が異なる２種類のゲート酸化膜１１３及びゲート酸化膜１１５を順次形成するプロセスを例示したが、膜厚が異なる３種類以上のゲート絶縁膜を形成するプロセスにも、同様に本発明方法を適用可能であり、同様の作用効果が得られる。いずれの場合も、最後に形成するゲート酸化膜は、Ｏ（１Ｄ２）ラジカルが支配的なプラズマを利用するプラズマ酸化処理ではなく、熱酸化処理等の他の手法によって形成することも可能であるが、Ｏ（１Ｄ２）ラジカルが支配的なプラズマを利用するプラズマ酸化処理によって行うことが好ましく、被処理体であるシリコン基板１０１にバイアス電圧を印加しながらプラズマ酸化処理を行うことがより好ましい。
【００４１】
また、本発明方法は、素子分離膜としての二酸化珪素膜１０５を形成後に犠牲酸化膜１１１を形成し、かつ、この犠牲酸化膜１１１をウエットエッチングで剥離する工程を１回以上有するプロセスであれば、広く適用可能である。また、半導体装置の製造工程において、犠牲酸化膜１１１の形成にＯ（１Ｄ２）ラジカルが支配的なプラズマを利用してプラズマ酸化処理することによって二酸化珪素膜１０５の目減りを抑制する効果が得られる（図４及び図５参照）。犠牲酸化膜１１１の形成工程でＯ（１Ｄ２）ラジカルが支配的なプラズマを利用することにより、素子分離膜としての二酸化珪素膜１０５の表面に改質層１０５ａが形成されるので、ウエットエッチング耐性が向上する。従って、後の酸化工程、例えばゲート酸化膜１１３等の形成は、例えば熱酸化法で行ってもよい。プラズマ酸化処理する場合は、被処理体であるシリコン基板１０１にバイアス電圧を印加しながら行うことがより好ましい。
【００４２】
また、本発明方法は、素子分離膜としての二酸化珪素膜１０５を形成した後にゲート酸化膜１１３を形成し、かつ、ゲート酸化膜１１３の少なくとも一部分をウエットエッチングで剥離する工程を１回以上有するプロセスであれば、広く適用可能である。また、半導体装置の製造工程において、ゲート酸化膜１１３の形成にＯ（１Ｄ２）ラジカルが支配的なプラズマを利用してプラズマ酸化処理することによって二酸化珪素膜１０５の目減りを抑制する効果が得られる（図６及び図７参照）。特に、本発明方法は、膜厚が異なる複数のゲート酸化膜を半導体基板上に形成する目的で、シリコン表面Ｓ１，Ｓ２の部分的もしくは全体的な酸化（ゲート酸化工程）と、ゲート酸化膜の少なくとも一部分をウエットエッチングで剥離する工程を２回以上有するプロセスにおいて大きな効果が得られる（図６〜図８参照）。なお、この場合、犠牲酸化膜１１１の形成は、例えば熱酸化法で行ってもよい。また、プラズマ酸化処理は、被処理体であるシリコン基板１０１にバイアス電圧を印加しながら行うことがより好ましい。
【００４３】
さらに、本発明方法は、素子分離膜としての二酸化珪素膜１０５を形成後に、犠牲酸化膜１１１を形成し、かつ、この犠牲酸化膜１１１をウエットエッチングで剥離する工程と、ゲート酸化膜１１３を形成し、かつゲート酸化膜１１３の少なくとも一部分をウエットエッチングで剥離する工程との組み合わせを有するプロセスに広く適用可能である。この場合、犠牲酸化膜１１１の形成とゲート酸化膜１１３の形成に、それぞれＯ（１Ｄ２）ラジカルが支配的なプラズマを利用してプラズマ酸化処理をすることによって、素子分離膜の目減りを抑制する効果が得られる（図４〜図７参照）。この場合も、膜厚が異なる複数のゲート酸化膜（例えば、ゲート酸化膜１１３，１１５等）を半導体基板上に形成するため、シリコン表面の部分的もしくは全体的な酸化（例えば、犠牲酸化工程、ゲート酸化工程）と、ゲート酸化膜（例えばゲート酸化膜１１３）の少なくとも一部分をウエットエッチングで剥離する工程を２回以上有するプロセスにおいて特に大きな効果が得られる（図４〜図８参照）。また、プラズマ酸化処理は、被処理体であるシリコン基板１０１にバイアス電圧を印加しながら行うことがより好ましい。
【００４４】
以上のようにして、素子分離膜の目減りを抑制しながらゲート酸化膜を形成できる。このようにして得られるゲート酸化膜は、トランジスタのゲート酸化膜として利用できる。すなわち、本発明に係る半導体装置の製造方法は、トランジスタの製造過程で、ゲート絶縁膜を形成する場合に好ましく適用できる。上記説明では、本発明方法の特徴的な工程のみを示しており、それ以外の工程の説明を省略している。トランジスタの製造における他の工程、例えばトレンチ形成、素子分離膜の埋め込み、ＣＭＰによる平坦化、ウエル形成、イオン注入、ゲート電極の形成、保護膜の形成、配線形成、及び、これらに付随するフォトリソグラフィー、エッチング、アニール、洗浄等の各工程については、本発明の効果を損なわないかぎり、どのような手法でも採用することが可能である。
【００４５】
以上のように、酸化珪素膜の形成とウエットエッチングによる剥離を１回以上行うプロセスにおいて、剥離対象ではない素子分離膜が削られ、目減りすることを防止するため、プラズマ酸化処理と素子分離膜の改質を同時に行うことができる本発明方法を適用することは、窪み防止策として有効である。
【００４６】
次に、本発明方法に使用可能なＯ（１Ｄ２）ラジカルが支配的なプラズマを生成できるプラズマ処理装置について説明する。図１４Ａ及び図１４Ｂは、プラズマ処理装置１００Ａ及び１００Ｂの概略構成を模式的に示す断面図である。また、図１５は、図１４Ａ，１４Ｂのプラズマ処理装置１００Ａ，１００Ｂに使用可能な平面アンテナを示す平面図である。ここで、図１４Ａに示すプラズマ処理装置１００Ａと、図１４Ｂに示すプラズマ処理装置１００Ｂとの違いは、被処理体にバイアス電圧を印加するバイアス印加手段を備えているかどうか、である。従って、まずプラズマ処理装置１００Ａ及び１００Ｂに共通する構成について説明し、次に、両者の相違点であるプラズマ処理装置１００Ｂのバイアス印加手段について説明する。
【００４７】
［プラズマ処理装置１００Ａ，１００Ｂに共通する構成］
プラズマ処理装置１００Ａ，１００Ｂは、複数のスロット状の孔を有する平面アンテナ、特にＲＬＳＡ（Ｒａｄｉａｌ Ｌｉｎｅ Ｓｌｏｔ Ａｎｔｅｎｎａ；ラジアルラインスロットアンテナ）にて処理容器内にマイクロ波を導入することにより、高密度かつ低電子温度のマイクロ波励起プラズマを発生させ得るＲＬＳＡマイクロ波プラズマ処理装置として構成されている。プラズマ処理装置１００Ａ，１００Ｂでは、１×１０１０〜５×１０１２／ｃｍ３のプラズマ密度で、かつ０．７〜２ｅＶの低電子温度を有するプラズマによる処理が可能である。プラズマ処理装置１００Ａ，１００Ｂは、各種半導体装置の製造過程において、シリコンを酸化して酸化珪素膜（ＳｉＯ２膜）を形成するプラズマ酸化処理装置として好適に利用できる。
【００４８】
プラズマ処理装置１００Ａ，１００Ｂは、主要な構成として、処理容器１と、処理容器１内にガスを供給するガス供給装置１８と、このガス供給装置１８に接続するガス導入部１５と、処理容器１内を減圧排気するための、真空ポンプ２４を備えた排気装置と、処理容器１にプラズマを生成させるプラズマ生成手段としてのマイクロ波導入装置２７と、これらプラズマ処理装置１００Ａ，１００Ｂの各構成部を制御する制御部５０と、を備えている。なお、ガス供給装置１８をプラズマ処理装置１００Ａ，１００Ｂの構成部分には含めずに、外部のガス供給装置をガス導入部１５に接続して使用する構成としてもよい。
【００４９】
処理容器１は、接地された略円筒状の容器により形成されている。なお、処理容器１は角筒形状の容器により形成してもよい。処理容器１は、アルミニウム等の金属またはその合金からなる底壁１ａと側壁１ｂとを有している。
【００５０】
処理容器１の内部には、被処理体である半導体ウエハ（以下、「ウエハ」と記す）Ｗを水平に支持するための載置台２が設けられている。載置台２は、熱伝導性の高い材質例えばＡｌＮ等のセラミックスにより構成されている。この載置台２は、排気室１１の底部中央から上方に延びる円筒状の支持部材３により支持されている。支持部材３は、例えばＡｌＮ等のセラミックスにより構成されている。
【００５１】
また、載置台２には、その外縁部をカバーし、ウエハＷをガイドするためのカバーリング４が設けられている。このカバーリング４は、例えば石英、ＡｌＮ、Ａｌ２Ｏ３、ＳｉＮ等の材質で構成された環状部材である。
【００５２】
また、載置台２には、温度調節機構としての抵抗加熱型のヒータ５が埋め込まれている。このヒータ５は、ヒータ電源５ａから給電されることにより載置台２を加熱して、その熱で被処理基板であるウエハＷを均一に加熱する。
【００５３】
また、載置台２には、熱電対（ＴＣ）６が配備されている。この熱電対６によって載置台２の温度計測を行うことにより、ウエハＷの加熱温度を例えば室温から９００℃までの範囲で制御可能となっている。
【００５４】
また、載置台２には、ウエハＷを支持して昇降させるためのウエハ支持ピン（図示せず）が設けられている。各ウエハ支持ピンは、載置台２の表面に対して突没可能に設けられている。
【００５５】
処理容器１の内周には、石英からなる円筒状のライナー７が設けられている。また、載置台２の外周側には、処理容器１内を均一排気するため、多数の排気孔８ａを有する石英製のバッフルプレート８が環状に設けられている。このバッフルプレート８は、複数の支柱９により支持されている。
【００５６】
処理容器１の底壁１ａの略中央部には、円形の開口部１０が形成されている。底壁１ａにはこの開口部１０と連通し、下方に向けて突出する排気室１１が設けられている。この排気室１１には、排気管１２が接続されており、この排気管１２を介して真空ポンプ２４に接続されている。
【００５７】
処理容器１の上部には、中央が円形に開口したプレート１３が接合されている。開口の内周は、内側（処理容器内空間）へ向けて突出し、環状の支持部１３ａを形成している。プレート１３は、処理容器１の上部に配置されて開閉する蓋体としての機能を有している。このプレート１３と処理容器１との間は、シール部材１４を介して気密にシールされている。
【００５８】
処理容器１の側壁１ｂには、環状をなすガス導入部１５が設けられている。このガス導入部１５は、ガスライン２０ｄを介して酸素含有ガスやプラズマ励起用ガスを供給するガス供給装置１８に接続されている。なお、ガス導入部１５は複数のガスライン（配管）に接続していてもよい。また、ガス導入部１５はノズル状またはシャワー状に設けてもよい。
【００５９】
また、処理容器１の側壁１ｂには、プラズマ処理装置１００Ａ，１００Ｂと、これに隣接する搬送室（図示せず）との間で、ウエハＷの搬入出を行うための搬入出口１６と、この搬入出口１６を開閉するゲートバルブＧ１とが設けられている。
【００６０】
ガス供給装置１８は、ガス供給源（例えば、不活性ガス供給源１９ａ、酸素含有ガス供給源１９ｂ、水素ガス供給源１９ｃ）と、配管（例えば、ガスライン２０ａ、２０ｂ、２０ｃ、２０ｄ）と、流量制御装置（例えば、マスフローコントローラ２１ａ、２１ｂ、２１ｃ）と、バルブ（例えば、開閉バルブ２２ａ，２２ｂ、２２ｃ）とを有している。なお、ガス供給装置１８は、上記以外の図示しないガス供給源として、例えば処理容器１内雰囲気を置換する際に用いるパージガス供給源等を有していてもよい。
【００６１】
不活性ガスとしては、例えば希ガスを用いることができる。希ガスとしては、例えばＡｒガス、Ｋｒガス、Ｘｅガス、Ｈｅガスなどを用いることができる。これらの中でも、経済性に優れている点でＡｒガスを用いることが特に好ましい。また、酸素含有ガスとしては、例えば酸素ガス（Ｏ２）、水蒸気（Ｈ２Ｏ）、オゾン（Ｏ３）などを用いることができる。
【００６２】
ガス供給装置１８の不活性ガス供給源１９ａ、酸素含有ガス供給源１９ｂ及び水素ガス供給源１９ｃから供給された不活性ガス、酸素含有ガス及び水素ガス（添加する場合）は、それぞれガスライン２０ａ，２０ｂ，２０ｃを介してガスライン２０ｄに合流し、このガスライン２０ｄを介してガス導入部１５に至り、ガス導入部１５から処理容器１内に導入される。各ガス供給源に接続する各々のガスライン２０ａ、２０ｂ、２０ｃには、マスフローコントローラ２１ａ、２１ｂ、２１ｃおよびその前後の１組の開閉バルブ２２ａ，２２ｂ、２２ｃが設けられている。このようなガス供給装置１８の構成により、供給されるガスの切替えや流量等の制御が出来るようになっている。
【００６３】
排気装置は、真空ポンプ２４を備えている。真空ポンプ２４としては、例えばターボ分子ポンプなどの高速真空ポンプなどを用いることができる。前記のように、真空ポンプ２４は、排気管１２を介して処理容器１の排気室１１に接続されている。処理容器１内のガスは、排気室１１の空間１１ａ内へ均一に流れ、さらに空間１１ａから真空ポンプ２４を作動させることにより、排気管１２を介して外部へ排気される。これにより、処理容器１内を所定の真空度、例えば０．１３３Ｐａまで高速に減圧することが可能となっている。
【００６４】
次に、マイクロ波導入装置２７の構成について説明する。マイクロ波導入装置２７は、主要な構成として、透過板２８、平面アンテナ３１、遅波材３３、カバー部材３４、導波管３７、マッチング回路３８およびマイクロ波発生装置３９を備えている。マイクロ波導入装置２７は、処理容器１内に電磁波（マイクロ波）を導入してプラズマを生成させるプラズマ生成手段である。
【００６５】
マイクロ波を透過させる透過板２８は、プレート１３において内周側に張り出した支持部１３ａ上に支持されている。透過板２８は、誘電体、例えば石英やＡｌ２Ｏ３、ＡｌＮ等のセラミックスから構成されている。この透過板２８と支持部１３ａとの間は、シール部材２９を介して気密にシールされている。したがって、処理容器１内は気密に保持される。
【００６６】
平面アンテナ３１は、透過板２８の上方において、載置台２と対向するように設けられている。平面アンテナ３１は、円板状をなしている。なお、平面アンテナ３１の形状は、円板状に限らず、例えば四角板状でもよい。この平面アンテナ３１は、プレート１３の上端に係止されている。
【００６７】
平面アンテナ３１は、例えば表面が金または銀メッキされた銅板またはアルミニウム板から構成されている。平面アンテナ３１は、マイクロ波を放射する多数のスロット状のマイクロ波放射孔３２を有している。マイクロ波放射孔３２は、所定のパターンで平面アンテナ３１を貫通して形成されている。
【００６８】
個々のマイクロ波放射孔３２は、例えば図１５に示すように、細長い長方形状（スロット状）をなしている。そして、典型的には隣接するマイクロ波放射孔３２が「Ｔ」字状に配置されている。また、このように所定の形状（例えばＴ字状）に組み合わせて配置されたマイクロ波放射孔３２は、さらに全体として同心円状に配置されている。
【００６９】
マイクロ波放射孔３２の長さや配列間隔は、マイクロ波の波長（λｇ）に応じて決定される。例えば、マイクロ波放射孔３２の間隔は、λｇ／４〜λｇとなるように配置される。図１５においては、同心円状に形成された隣接するマイクロ波放射孔３２どうしの間隔をΔｒで示している。なお、マイクロ波放射孔３２の形状は、円形状、円弧状等の他の形状であってもよい。さらに、マイクロ波放射孔３２の配置形態は特に限定されず、同心円状のほか、例えば、螺旋状、放射状等に配置することもできる。
【００７０】
平面アンテナ３１の上面には、真空よりも大きい誘電率を有する遅波材３３が設けられている。この遅波材３３は、真空中ではマイクロ波の波長が長くなることから、マイクロ波の波長を短くしてプラズマを調整する機能を有している。遅波材３３の材質としては、例えば石英、ポリテトラフルオロエチレン樹脂、ポリイミド樹脂などを用いることができる。
【００７１】
なお、平面アンテナ３１と透過板２８との間、また、遅波材３３と平面アンテナ３１との間は、それぞれ接触させても離間させてもよいが、接触させることが好ましい。
【００７２】
処理容器１の上部には、これら平面アンテナ３１および遅波材３３を覆うように、カバー部材３４が設けられている。カバー部材３４は、例えばアルミニウムやステンレス鋼等の金属材料によって形成されている。このカバー部材３４と平面アンテナ３１とで偏平導波路が形成されている。プレート１３の上端とカバー部材３４とは、シール部材３５によりシールされている。また、カバー部材３４の内部には、冷却水流路３４ａが形成されている。この冷却水流路３４ａに冷却水を通流させることにより、カバー部材３４、遅波材３３、平面アンテナ３１および透過板２８を冷却できるようになっている。なお、平面アンテナ３１およびカバー部材３４は接地されている。
【００７３】
カバー部材３４の上壁（天井部）の中央には、開口部３６が形成されており、この開口部３６には導波管３７が接続されている。導波管３７の他端側には、マッチング回路３８を介してマイクロ波を発生するマイクロ波発生装置３９が接続されている。
【００７４】
導波管３７は、上記カバー部材３４の開口部３６から上方へ延出する断面円形状の同軸導波管３７ａと、この同軸導波管３７ａの上端部にモード変換器４０を介して接続された水平方向に延びる矩形導波管３７ｂとを有している。モード変換器４０は、矩形導波管３７ｂ内をＴＥモードで伝播するマイクロ波をＴＥＭモードに変換する機能を有している。
【００７５】
同軸導波管３７ａの中心には内導体４１が延在している。この内導体４１は、その下端部において平面アンテナ３１の中心に接続固定されている。このような構造により、マイクロ波は、同軸導波管３７ａの内導体４１を介してカバー部材３４と平面アンテナ３１とで形成される偏平導波路へ放射状に効率よく均一に伝播される。
【００７６】
以上のような構成のマイクロ波導入装置２７により、マイクロ波発生装置３９で発生したマイクロ波が導波管３７を介して平面アンテナ３１へ伝搬され、平面アンテナ３１のマイクロ波放射孔（スロット）３２、さらに透過板２８を介して処理容器１内に導入されるようになっている。なお、マイクロ波の周波数としては、例えば２．４５ＧＨｚが好ましく用いられ、他に８．３５ＧＨｚ、１．９８ＧＨｚ等を用いることもできる。
【００７７】
プラズマ処理装置１００Ａ，１００Ｂの各構成部は、制御部５０に接続されて制御される構成となっている。制御部５０は、コンピュータを有しており、例えば図１６に示したように、ＣＰＵを備えたプロセスコントローラ５１と、このプロセスコントローラ５１に接続されたユーザーインターフェース５２および記憶部５３を備えている。プロセスコントローラ５１は、プラズマ処理装置１００Ａ，１００Ｂにおける各構成部、例えば温度、圧力、ガス流量、マイクロ波出力などのプロセス条件に関係するヒータ電源５ａ、ガス供給装置１８、真空ポンプ２４、マイクロ波発生装置３９などを統括して制御する制御手段である。
【００７８】
ユーザーインターフェース５２は、工程管理者がプラズマ処理装置１００Ａ，１００Ｂを管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置１００Ａ，１００Ｂの稼働状況を可視化して表示するディスプレイ等を有している。また、記憶部５３には、プラズマ処理装置１００Ａ，１００Ｂで実行される各種処理をプロセスコントローラ５１の制御にて実現するための制御プログラム（ソフトウエア）や処理条件データ等が記録されたレシピが保存されている。
【００７９】
そして、必要に応じて、ユーザーインターフェース５２からの指示等にて任意のレシピを記憶部５３から呼び出してプロセスコントローラ５１に実行させることで、プロセスコントローラ５１の制御下、プラズマ処理装置１００Ａ，１００Ｂの処理容器１内で所望の処理が行われる。また、前記制御プログラムや処理条件データ等のレシピは、コンピュータ読み取り可能な記憶媒体、例えばＣＤ−ＲＯＭ、ハードディスク、フレキシブルディスク、フラッシュメモリ、ＤＶＤ、ブルーレイディスクなどに格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
【００８０】
［バイアス印加手段］
次に、プラズマ処理装置１００Ｂに特徴的な構成である、載置台２にバイアスを印加するバイアス印加手段について説明する。プラズマ処理装置１００Ｂの載置台２の表面側には電極４２が埋設されている。この電極４２には、給電線４２ａによって、マッチングボックス（Ｍ．Ｂ．）４３を介してバイアス印加用の高周波電源４４が接続されている。つまり、電極４２に高周波電力を供給することによって、基板であるウエハＷにバイアスを印加できる構成となっている。電極４２、給電線４２ａ、マッチングボックス（Ｍ．Ｂ．）４３及び高周波電源４４は、プラズマ処理装置１００Ｂにおいてバイアス印加手段を構成している。電極４２の材質としては、例えばモリブデン、タングステンなどの導電性材料を用いることができる。電極４２は、例えば網目状、格子状、渦巻き状等の形状に形成されている。
【００８１】
このように構成されたプラズマ処理装置１００Ａ，１００Ｂでは、６００℃以下の低温で下地層等へのダメージフリーなプラズマ処理を行うことができる。また、プラズマ処理装置１００Ａ，１００Ｂは、プラズマの均一性に優れていることから、例えば３００ｍｍ径以上の大型のウエハＷに対してもウエハＷの面内で処理の均一性を実現できる。
【００８２】
次に、プラズマ処理装置１００Ａ，１００Ｂにおいて行われるプラズマ酸化処理の手順を説明する。まず、ゲートバルブＧ１を開にして搬入出口１６からウエハＷを処理容器１内に搬入し、載置台２上に載置する。そして、ガス供給装置１８の不活性ガス供給源１９ａおよび酸素含有ガス供給源１９ｂから、例えばＡｒガスおよびＯ２ガスを所定の流量でガス導入部１５を介して処理容器１内に導入し、所定の処理圧力に維持する。この際、Ｏ（１Ｄ２）ラジカルの密度が１×１０１２［ｃｍ−３］以上のプラズマを形成する上で、処理ガス中のＯ２ガスの割合（体積比率）は、例えば１％以下が好ましく、０．２％から１％の範囲内がより好ましい。ガス流量は、例えばＡｒガスが１００〜１００００ｍＬ／ｍｉｎ（ｓｃｃｍ）、Ｏ２ガス：１〜１００ｍＬ／ｍｉｎ（ｓｃｃｍ）の範囲から、全ガス流量に対する酸素の割合が上記値となるように選択することができる。
【００８３】
また、不活性ガス供給源１９ａおよび酸素含有ガス供給源１９ｂからのＡｒガスおよびＯ２ガスに加え、水素ガス供給源１９ｃからＨ２ガスを所定比率で導入することもできる。この場合、Ｈ２ガスの割合は、例えば処理ガス全体の量に対して体積比率で１％以下となるようにすることが好ましく、０．０１〜１％がより好ましい。
【００８４】
また、処理圧力の上限は、Ｏ（１Ｄ２）ラジカルの密度が１×１０１２［ｃｍ−３］以上のプラズマを形成する上で３３３Ｐａ以下とすることが好ましく、２６７Ｐａ以下がより好ましく、１３３．３Ｐａ以下が望ましい。処理圧力の下限は、１．３３Ｐａとすることが好ましい。
【００８５】
また、処理温度（載置台２の温度）は、室温〜６００℃から選択可能であり、例えば３００〜５００℃の範囲内が好ましい。
【００８６】
次に、マイクロ波発生装置３９で発生させた所定周波数例えば２．４５ＧＨｚのマイクロ波を、マッチング回路３８を介して導波管３７に導く。導波管３７に導かれたマイクロ波は、矩形導波管３７ｂおよび同軸導波管３７ａを順次通過し、内導体４１を介して平面アンテナ３１に供給される。つまり、マイクロ波は、矩形導波管３７ｂ内ではＴＥモードで伝搬し、このＴＥモードのマイクロ波はモード変換器４０でＴＥＭモードに変換されて、同軸導波管３７ａを介してカバー部材３４と平面アンテナ３１とにより構成される偏平導波路を伝搬していく。そして、マイクロ波は、平面アンテナ３１に貫通形成されたスロット状のマイクロ波放射孔３２から透過板２８を介して処理容器１内におけるウエハＷの上方空間に放射される。この際のマイクロ波の出力密度は、透過板２８の面積１ｃｍ２あたり０．６Ｗ以上例えば０．７〜３Ｗとすることが好ましく、０．７〜２．４Ｗがより好ましい。マイクロ波出力は、例えば２００ｍｍ径以上のウエハＷを処理する場合には、１０００Ｗ以上４０００Ｗ以下の範囲内から選択することができる。
【００８７】
平面アンテナ３１から透過板２８を経て処理容器１に放射されたマイクロ波により、処理容器１内で電磁界が形成され、ＡｒガスおよびＯ２ガス及び添加する場合はＨ２ガスがプラズマ化する。このように励起されたプラズマは、略１×１０１０〜５×１０１２／ｃｍ３の高密度で、かつウエハＷ近傍では、略１．２ｅＶ以下の低電子温度を有する。そして、プラズマ中の活性種、主にＯ（１Ｄ２）ラジカルの作用によりウエハＷのシリコン表面にプラズマ酸化処理が行われる。具体的には、犠牲酸化膜の形成を例に挙げれば、図３及び図４に示したように、Ｏ（１Ｄ２）ラジカルの作用によりシリコン表面Ｓ１，Ｓ２が低温で酸化されて犠牲酸化膜１１１が形成されると同時に、素子分離膜である二酸化珪素膜１０５の表面がＯ（１Ｄ２）ラジカルの作用により膜深く改質され、ＳｉＯ２が高密度化されて改質層１０５ａが形成される。また、ゲート酸化膜の形成を例に挙げれば、図５〜図８に示したように、Ｏ（１Ｄ２）ラジカルの作用によりシリコン表面Ｓ１，Ｓ２が低温で酸化されてゲート酸化膜１１３，１１５が形成されると同時に、素子分離膜である二酸化珪素膜１０５の表面がＯ（１Ｄ２）ラジカルの作用によりさらに膜深く改質が進み、改質層１０５ａが増膜する。
【００８８】
［高周波バイアス電圧］
また、プラズマ処理装置１００Ｂを用いる場合には、プラズマ酸化処理を行なっている間、載置台２の電極４２に高周波電源４４から所定の周波数およびパワーの高周波電力を供給することができる。この高周波電源４４から供給される高周波電力によってウエハＷへバイアス電圧が印加され、プラズマの低い電子温度（０．７〜２ｅＶ）を維持しつつ、プラズマ酸化処理が促進される。すなわち、バイアス電圧を印加することにより、Ｏ（１Ｄ２）ラジカルによる改質を行いつつ、プラズマ中の酸素イオンをウエハＷへ引き込むことが可能であるため、シリコンの酸化レートを増大させ、低温でも膜深く改質することができる。
【００８９】
高周波電源４４から供給する高周波電力の周波数は、例えば４００ｋＨｚ以上６０ＭＨｚ以下の範囲内が好ましく、４００ｋＨｚ以上１３．５ＭＨｚ以下の範囲内がより好ましい。高周波電力は、ウエハＷの面積当たりのパワー密度として例えば０．１４Ｗ／ｃｍ２以上１．４Ｗ／ｃｍ２以下の範囲内で供給することが好ましく、０．４２Ｗ／ｃｍ２以上１．４Ｗ／ｃｍ２以下の範囲内で供給することがより好ましい。パワー密度が０．０７Ｗ／ｃｍ２未満では、イオンの引き込み力が弱く、高酸化レート及び高ドーズ量が得られない。一方、パワー密度が１．４ Ｗ／ｃｍ２超では、素子分離膜である二酸化珪素膜１０５にダメージが入ってしまい、膜質を悪化させてしまう。また、高周波電力は１００Ｗ以上が好ましく、例えば１００Ｗ以上９００Ｗ以下の範囲内がより好ましく、３００Ｗ以上９００Ｗ以下の範囲内が望ましい。このような高周波電力の範囲から、上記パワー密度になるように設定すればよい。
【００９０】
このように、載置台２の電極４２に供給された高周波電力は、プラズマの低い電子温度を維持しつつ、プラズマ中のイオン種をウエハＷへ引き込む作用を有している。従って、載置台２の電極４２に高周波電力を供給してウエハＷにバイアス電圧を印加することにより、Ｏ（１Ｄ２）ラジカルによる改質と同時に酸素イオンが引き込まれてプラズマ酸化レートと酸素ドーズ量が大きくなるため、低温でも膜深くまで改質させることができる。
【００９１】
［作用］
プラズマ処理装置１００Ａ，１００Ｂを用いて酸素を含む処理ガスのプラズマを生成する場合、処理圧力によってプラズマ中の活性種が変化する。すなわち、プラズマ処理において設定可能な圧力範囲の中で、比較的高い圧力条件（例えば、３３３Ｐａ超１３３３Ｐａ以下）では、プラズマ中の活性種としてＯ２＋イオンやＯ（１Ｄ２）ラジカルは減少し、替わりにＯ（３Ｐ２）ラジカルが主体となる。一方、比較的低い圧力条件（３３３Ｐａ以下）では、プラズマ中の活性種としてＯ２＋イオンやＯ（１Ｄ２）ラジカルが支配的となる。この条件で生成するＯ（１Ｄ２）ラジカルは、ＳｉＯ２膜中に含まれるＮやＨなどの不純物を酸素原子に置き換える作用を有している。従って、Ｏ（１Ｄ２）ラジカルが支配的なプラズマによる酸化では、図１７に示すように、Ｏ（１Ｄ２）ラジカルが膜中に含まれる不純物Ｉｍｐを酸素原子で置き換えることにより、ＳｉＯ２膜の膜質が緻密化されるものと考えられる。また、このようなＳｉＯ２膜の改質効果は、被処理体であるシリコン基板１０１にバイアス電圧を印加しながら行うことによって、酸素イオンが引き込まれるため、いっそう増大する。本発明方法では、シリコンを酸化する工程で、Ｏ（１Ｄ２）ラジカルが生成する条件を選択してプラズマを生成し、シリコン表面と同時にＳｉＯ２膜を処理することによって、膜中の不純物が除去されて規則的なＳｉ−Ｏ結合が形成された、欠陥の少ない緻密なＳｉＯ２膜に改質できる。そして、このように改質されたＳｉＯ２膜は、ＳＯＤ膜やＳＯＧ膜、プラズマＣＶＤ膜と比較して高いウエットエッチング耐性を有することにより、後の半導体プロセスでウエットエッチングが繰返されても目減りを抑制できる。
【００９２】
次に、本発明の基礎となった実験結果について説明する。
実験１：
ポリシラザンを原料としてＳＯＤ法により塗布成膜し、水蒸気酸化（ＷＶＧ）して形成した二酸化珪素膜（膜厚４５０ｎｍ）に対して、図１４Ａに示したものと同様のプラズマ処理装置１００Ａを用い、以下の条件でプラズマ処理を行った。処理後の二酸化珪素膜について、希フッ酸処理（５０％ＨＦ：Ｈ２Ｏ＝１：２００）を行い、ウエットエッチングレートを調べた。また、比較のため、プラズマ処理を行わない二酸化珪素膜及び熱酸化膜についても、同じ条件でのウエットエッチングレートを調べた。その結果を図１８Ａ及び図１８Ｂに示した。なお、図１８Ｂは図１８Ａの一部の条件を抜き出して示したものである。
【００９３】
［プラズマ処理条件１］
体積流量比［（Ｏ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；０．５〜３％
体積流量比［（Ｈ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；０．０５〜０．３％
処理圧力；６６．６〜２６６Ｐａ（０．５〜２Ｔｏｒｒ）
マイクロ波パワー密度；１〜３Ｗ／ｃｍ２（透過板の面積１ｃｍ２あたり）
載置台２の温度；４００〜５００℃
処理時間；３６０秒
（より限定した条件）
体積流量比［（Ｏ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；０．８〜１．５％
体積流量比［（Ｈ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；０．０８〜０．１５％
処理圧力；１０６．４〜１９９．５Ｐａ（０．８〜１．５Ｔｏｒｒ）
マイクロ波パワー密度；１．２〜２．４Ｗ／ｃｍ２（透過板の面積１ｃｍ２あたり）
載置台２の温度；４００〜５００℃
処理時間；３６０秒
【００９４】
［プラズマ処理条件２］
体積流量比［（Ｏ２／Ａｒ＋Ｏ２）×１００］；０．５〜３％
処理圧力；６６．６〜２６６Ｐａ（０．５〜２Ｔｏｒｒ）
マイクロ波パワー密度；１〜３Ｗ／ｃｍ２（透過板の面積１ｃｍ２あたり）
載置台２の温度；４００〜５００℃
処理時間；３６０秒
（より限定した条件）
体積流量比［（Ｏ２／Ａｒ＋Ｏ２）×１００］；０．８〜１．５％
処理圧力；１０６．４〜１９９．５Ｐａ（０．８〜１．５Ｔｏｒｒ）
マイクロ波パワー密度；１．２〜２．４Ｗ／ｃｍ２（透過板の面積１ｃｍ２あたり）
載置台２の温度；４００〜５００℃
処理時間；３６０秒
【００９５】
［プラズマ処理条件３］
体積流量比［（Ｏ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；１５〜３０％
体積流量比［（Ｈ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；０．０５〜０．３％
処理圧力；２３９．４Ｐａ以上（１．８Ｔｏｒｒ）
マイクロ波パワー密度；１〜３Ｗ／ｃｍ２（透過板の面積１ｃｍ２あたり）
載置台２の温度；４００〜５００℃
処理時間；３６０秒
（より限定した条件）
体積流量比［（Ｏ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；２０〜２３％
体積流量比［（Ｈ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；０．０５〜０．３％
処理圧力；２６６〜９３１Ｐａ（２〜７Ｔｏｒｒ）
マイクロ波パワー密度；１．２〜２．４Ｗ／ｃｍ２（透過板の面積１ｃｍ２あたり）
載置台２の温度；４００〜５００℃
処理時間；３６０秒
【００９６】
［熱酸化膜形成条件］
雰囲気；Ｈ２／Ｏ２＝４５０／９００ｍＬ／ｍｉｎ（ｓｃｃｍ）
温度；９５０℃
圧力；１５０００Ｐａ
【００９７】
図１８Ａ及び図１８Ｂより、Ｏ（１Ｄ２）ラジカルが支配的となるプラズマ処理条件１、２でプラズマ処理を行うことにより、プラズマ処理を行わない場合や、Ｏ（３Ｐ２）ラジカルが支配的となるプラズマ処理条件３でプラズマ処理を行った場合に比較してウエットエッチングレートが大幅に低下した。従って、ＳＯＤ酸化膜をＯ（１Ｄ２）ラジカルが支配的となるプラズマで処理することによって、エッチング耐性を向上させ得ることが確認された。
【００９８】
実験２：
図１４Ａに示したものと同様のプラズマ処理装置１００Ａを用い、上記条件１〜３でシリコン（１００）面及び（１１１）面をプラズマ酸化処理した。形成されたＳｉＯ２膜の表面と、Ｓｉ／ＳｉＯ２界面のＲＭＳ（平均二乗平方根）ラフネスを測定した。ＳｉＯ２膜の表面のラフネスを図１９、Ｓｉ／ＳｉＯ２界面のラフネスを図２０に示した。図１９及び図２０より、Ｏ（１Ｄ２）ラジカルが支配的となるプラズマを生成できる条件１、２で形成したＳｉＯ２膜は、熱酸化膜と比較して表面及びＳｉ／ＳｉＯ２界面のＲＭＳラフネスが低く、より平坦化されていることがわかる。従って、条件１、２で形成したＳｉＯ２膜をトランジスタのゲート酸化膜として使用することにより、半導体装置のモビリティー特性と信頼性を改善させ、フリッカーノイズ（１／ｆノイズ）も低減できることが十分に予測された。
【００９９】
実験３：
シリコン表面に５ｎｍの厚みでスクリーン酸化膜を形成した後、１１Ｂ＋イオンを５ｅＶのエネルギーで１×１０１３個／ｃｍ２注入した。その後、１０００℃で１０秒間アニールを行い、スクリーン酸化膜をウエットエッチングで除去してシリコン表面を露出させ、初期サンプルとした。この初期サンプルに、図１４Ａに示したものと同様のプラズマ処理装置１００Ａを用い、上記条件２でプラズマ酸化処理を行って３ｎｍの二酸化珪素膜を形成した後、これを剥離し、ＳＩＭＳ（二次イオン質量分析計）でシリコン中のホウ素の濃度分布を調べた。比較のため、プラズマ酸化処理に替えて初期サンプルを９５０℃のＯ２／Ｈ２雰囲気で熱酸化処理した後に同様にホウ素の濃度分布を調べた。その結果を図２１に示した。
【０１００】
プラズマ処理装置１００Ａを用い、初期サンプルに上記条件２でプラズマ酸化処理を行った場合、シリコン中のホウ素の濃度分布のプロファイルは、初期サンプルとほぼ同じであった。一方、初期サンプルを９５０℃のＯ２／Ｈ２雰囲気で熱酸化処理した場合は、ホウ素の拡散が生じてシリコン中の濃度プロファイルが変化していた。このことから、プラズマ処理装置１００Ａを用いて比較的低温（４００℃〜５００℃）の条件２のプラズマ酸化処理を半導体装置の製造工程で行うことにより、デバイス設計及びチャネルエンジニアリングのしやすさの観点で高温での熱酸化を行う場合よりも優位性が大きいことが確認された。
【０１０１】
実験４：
本実験では、図１４Ｂに示したものと同様のプラズマ処理装置１００Ｂを用い、ウエハＷを載置する載置台２に高周波電力を印加しながらプラズマ酸化処理を行い、バイアス印加の効果を検証した。ポリシラザンを原料としてＳＯＤ法により成膜し、水蒸気酸化して形成した二酸化珪素膜（膜厚４５０ｎｍ）に対して、以下の条件でプラズマ処理を行った。処理後の二酸化珪素膜について、希フッ酸処理（５０％ＨＦ：Ｈ２Ｏ＝１：２００）を行い、ウエットエッチングレートを調べた。また、比較のため、プラズマ処理を行わない二酸化珪素膜及び熱酸化膜についても、同じ条件でのウエットエッチングレートを調べた。その結果を図２２に示した。
【０１０２】
［プラズマ処理条件４］
体積流量比［（Ｏ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；２３％
体積流量比［（Ｈ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；１．９％
処理圧力；６６６．７Ｐａ（５Ｔｏｒｒ）
マイクロ波パワー密度；２．４Ｗ／ｃｍ２（透過板の面積１ｃｍ２あたり）
載置台２の温度；５００℃
高周波電力の周波数：１３．５６ＭＨｚ
高周波電力のパワー：６００Ｗ（パワー密度０．８５Ｗ／ウエハ１ｃｍ２当り）、
処理時間；３６０秒
【０１０３】
［プラズマ処理条件５］
体積流量比［（Ｏ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；２．４％
体積流量比［（Ｈ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；０．６％
処理圧力；４０Ｐａ（３００ｍＴｏｒｒ）
マイクロ波パワー密度；０．７Ｗ／ｃｍ２（透過板の面積１ｃｍ２あたり）
載置台２の温度；５００℃
高周波電力の周波数：１３．５６ＭＨｚ
高周波電力のパワー：６００Ｗ（パワー密度０．８５Ｗ／ウエハ１ｃｍ２当り）、
処理時間；３６０秒
【０１０４】
［熱酸化膜形成条件］
雰囲気；Ｈ２／Ｏ２＝４５０／９００ｍＬ／ｍｉｎ（ｓｃｃｍ）
温度；９５０℃
圧力；１５０００Ｐａ
【０１０５】
図２２より、ウエハＷにバイアス電圧を印加してプラズマ酸化処理を行った条件４及び条件５では、プラズマ処理を行わない場合に比較してウエットエッチングレートが低下した。また、ウエハＷにバイアス電圧を印加した条件４と条件５の比較では、Ｏ（１Ｄ２）ラジカルが支配的となるプラズマ処理条件５でプラズマ処理を行うことにより、Ｏ（３Ｐ２）ラジカルが支配的となるプラズマ処理条件４でプラズマ処理を行った場合に比べて、ウエットエッチングレートが大幅に低下した。従って、ウエハＷにバイアス電圧を印加しながら、ＳＯＤ酸化膜をＯ（１Ｄ２）ラジカルが支配的となるプラズマで処理することによって、酸素イオンの引き込みにより、低温でも、緻密に、且つ膜深くまで改質され、エッチング耐性を大幅に向上させ得ることが確認された。
【０１０６】
以上のように、プラズマ酸化処理をＯ（１Ｄ２）ラジカルが支配的なプラズマにより行うことによって、ＳｉＯ２膜の表面を改質して緻密化することができる。そして、この効果は、被処理体であるウエハＷにバイアス電圧を印加しながらプラズマ酸化処理を行うことによって、酸素イオンの引き込みにより、さらに増大する。そのため、付加的な改質工程を設けることなく、ウエットエッチングによる素子分離膜表面の目減りを抑制することができる。従って、例えばトランジスタ形成などの半導体プロセスにおいて、素子分離膜の目減りに起因する半導体装置の信頼性の低下を防止できるとともに、プロセス効率にも優れている。
【０１０７】
また、Ｏ（１Ｄ２）ラジカルが支配的なプラズマによりプラズマ酸化処理を行うことによって、Ｏ（１Ｄ２）ラジカルが、ゲート酸化膜とシリコンとの界面のシリコンを酸化することにより、ゲート酸化膜の表面及びシリコンとゲート酸化膜との界面の平坦性を高めることができるため、モビリティー特性や信頼性を向上させ、フリッカーノイズ（１／ｆノイズ）を低減できる。また、Ｏ（１Ｄ２）ラジカルが支配的なプラズマを用いるプロセスは、６００℃以下の低温での処理が可能であることから、不純物の拡散などの問題が生じにくく、デバイス設計及びチャネルエンジニアリングにおいて利便性に優れている。
【０１０８】
以上、本発明の実施の形態を述べたが、本発明は上記実施の形態に制約されることはなく、種々の変形が可能である。例えば、上記実施の形態では、プラズマ酸化処理にＲＬＳＡ方式のマイクロ波プラズマ処理装置を用いたが、本発明は、Ｏ（１Ｄ２）ラジカルが支配的なプラズマを生成させるすべてのプラズマ処理装置に適用可能である。従って、例えばＩＣＰプラズマ方式、ＥＣＲプラズマ方式、表面反射波プラズマ方式、マグネトロンプラズマ方式等の他の方式のプラズマ処理装置を用いることもできる。
【０１０９】
また、本発明の半導体装置の製造方法は、トランジスタの製造過程に限らず、酸化珪素膜の形成とウエットエッチングによる剥離を繰り返して行うプロセスに広く適用可能である。
【符号の説明】
【０１１０】
１…処理容器、２…載置台、３…支持部材、５…ヒータ、１２…排気管、１５…ガス導入部、１６…搬入出口、１８…ガス供給装置、１９ａ…不活性ガス供給源、１９ｂ…酸素含有ガス供給源、１９ｃ…水素ガス供給源、２４…真空ポンプ、２８…透過板、２９…シール部材、３１…平面アンテナ、３２…マイクロ波放射孔、３７…導波管、３７ａ…同軸導波管、３７ｂ…矩形導波管、３９…マイクロ波発生装置、５０…制御部、５１…プロセスコントローラ、５２…ユーザーインターフェース、５３…記憶部、１００Ａ，１００Ｂ…プラズマ処理装置、Ｗ…半導体ウエハ（基板）
【特許請求の範囲】
【請求項１】
シリコン基板に所定間隔で形成されたトレンチと、前記トレンチ内に埋め込まれた素子分離用酸化膜と、前記素子分離用酸化膜の間に露出したシリコン表面と、を有する被処理体に対し、以下の工程；
１ａ）前記シリコン表面をプラズマ酸化処理して犠牲酸化膜を形成する工程、
１ｂ）前記犠牲酸化膜をウエットエッチングにより剥離してシリコン表面を再び露出させる工程、及び、
１ｃ）露出した前記シリコン表面を酸化処理して二酸化珪素膜を形成する工程、
を行うとともに、前記プラズマ酸化処理を、プラズマ処理装置の処理容器内で酸素を含む処理ガスを用いて生成させたＯ（１Ｄ２）ラジカルが支配的なプラズマにより行う半導体装置の製造方法。
【請求項２】
シリコン基板に所定間隔で形成されたトレンチと、前記トレンチ内に埋め込まれた素子分離用酸化膜と、前記素子分離用酸化膜の間に露出したシリコン表面と、を有する被処理体に対し、以下の工程；
２ａ）前記シリコン表面をプラズマ酸化処理して犠牲酸化膜を形成する工程、
２ｂ）前記犠牲酸化膜をウエットエッチングにより剥離してシリコン表面を再び露出させる工程、
２ｃ）露出した前記シリコン表面をプラズマ酸化処理して二酸化珪素膜を形成する工程、
２ｄ）前記二酸化珪素膜の少なくとも一部分をウエットエッチングにより除去する工程、及び、
２ｅ）前記二酸化珪素膜が除去されて露出した部分のシリコン表面を酸化処理して前記二酸化珪素膜よりも厚みの薄い二酸化珪素膜を形成する工程、
を行うとともに、前記プラズマ酸化処理を、プラズマ処理装置の処理容器内で、酸素を含む処理ガスを用いて生成させたＯ（１Ｄ２）ラジカルが支配的なプラズマにより行う半導体装置の製造方法。
【請求項３】
シリコン基板に所定間隔で形成されたトレンチと、前記トレンチ内に埋め込まれた素子分離用酸化膜と、前記素子分離用酸化膜の間に露出したシリコン表面と、を有する被処理体に対し、以下の工程；
３ａ）前記シリコン表面を酸化処理して犠牲酸化膜を形成する工程、
３ｂ）前記犠牲酸化膜をウエットエッチングにより剥離してシリコン表面を再び露出させる工程、
３ｃ）露出した前記シリコン表面をプラズマ酸化処理して二酸化珪素膜を形成する工程、
３ｄ）前記二酸化珪素膜の少なくとも一部分をウエットエッチングにより除去する工程、及び、
３ｅ）前記二酸化珪素膜が除去されて露出した部分のシリコン表面を酸化処理して前記二酸化珪素膜よりも厚みの薄い二酸化珪素膜を形成する工程、
を行うとともに、前記プラズマ酸化処理を、プラズマ処理装置の処理容器内で、酸素を含む処理ガスを用いて生成させたＯ（１Ｄ２）ラジカルが支配的なプラズマにより行う半導体装置の製造方法。
【請求項４】
工程２ｃと工程２ｄを繰り返し行う請求項２に記載の半導体装置の製造方法。
【請求項５】
工程３ｃと工程３ｄを繰り返し行う請求項３に記載の半導体装置の製造方法。
【請求項６】
前記酸化処理を、前記プラズマ処理装置の処理容器内で、酸素を含む処理ガスを用いて生成させたＯ（１Ｄ２）ラジカルが支配的なプラズマにより行う請求項１から５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記プラズマのＯ（１Ｄ２）ラジカルの密度が１×１０１２［ｃｍ−３］以上である請求項１から６のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
前記処理容器内の圧力が、１．３３〜３３３Ｐａの範囲内である、請求項７に記載の半導体装置の製造方法。
【請求項９】
前記処理ガス中の酸素の割合が０．２〜１％の範囲内である、請求項７又は８に記載の半導体装置の製造方法。
【請求項１０】
前記処理ガスは、水素を１％以下の割合で含む請求項７から９のいずれか１項に記載の半導体装置の製造方法。
【請求項１１】
前記プラズマは、前記処理ガスと、複数のスロットを有する平面アンテナにより前記処理室内に導入されるマイクロ波と、によって形成されるマイクロ波励起プラズマである請求項７から１０のいずれか１項に記載の半導体装置の製造方法。
【請求項１２】
プラズマを励起させるためのマイクロ波のパワー密度が、マイクロ波透過板の面積１ｃｍ２あたり１Ｗ以上である請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記プラズマ酸化処理の間、被処理体を載置する載置台に、高周波電力を供給する請求項７から１２のいずれか１項に記載の半導体装置の製造方法。
【請求項１４】
前記二酸化珪素膜が、トランジスタのゲート酸化膜である請求項１から１３のいずれか１項に記載の半導体装置の製造方法。
【請求項１５】
前記プラズマ酸化処理は、前記シリコン表面の酸化処理と同時に前記素子分離用酸化膜を改質する請求項１から１４のいずれか１項に記載の半導体装置の製造方法。
【請求項１】
シリコン基板に所定間隔で形成されたトレンチと、前記トレンチ内に埋め込まれた素子分離用酸化膜と、前記素子分離用酸化膜の間に露出したシリコン表面と、を有する被処理体に対し、以下の工程；
１ａ）前記シリコン表面をプラズマ酸化処理して犠牲酸化膜を形成する工程、
１ｂ）前記犠牲酸化膜をウエットエッチングにより剥離してシリコン表面を再び露出させる工程、及び、
１ｃ）露出した前記シリコン表面を酸化処理して二酸化珪素膜を形成する工程、
を行うとともに、前記プラズマ酸化処理を、プラズマ処理装置の処理容器内で酸素を含む処理ガスを用いて生成させたＯ（１Ｄ２）ラジカルが支配的なプラズマにより行う半導体装置の製造方法。
【請求項２】
シリコン基板に所定間隔で形成されたトレンチと、前記トレンチ内に埋め込まれた素子分離用酸化膜と、前記素子分離用酸化膜の間に露出したシリコン表面と、を有する被処理体に対し、以下の工程；
２ａ）前記シリコン表面をプラズマ酸化処理して犠牲酸化膜を形成する工程、
２ｂ）前記犠牲酸化膜をウエットエッチングにより剥離してシリコン表面を再び露出させる工程、
２ｃ）露出した前記シリコン表面をプラズマ酸化処理して二酸化珪素膜を形成する工程、
２ｄ）前記二酸化珪素膜の少なくとも一部分をウエットエッチングにより除去する工程、及び、
２ｅ）前記二酸化珪素膜が除去されて露出した部分のシリコン表面を酸化処理して前記二酸化珪素膜よりも厚みの薄い二酸化珪素膜を形成する工程、
を行うとともに、前記プラズマ酸化処理を、プラズマ処理装置の処理容器内で、酸素を含む処理ガスを用いて生成させたＯ（１Ｄ２）ラジカルが支配的なプラズマにより行う半導体装置の製造方法。
【請求項３】
シリコン基板に所定間隔で形成されたトレンチと、前記トレンチ内に埋め込まれた素子分離用酸化膜と、前記素子分離用酸化膜の間に露出したシリコン表面と、を有する被処理体に対し、以下の工程；
３ａ）前記シリコン表面を酸化処理して犠牲酸化膜を形成する工程、
３ｂ）前記犠牲酸化膜をウエットエッチングにより剥離してシリコン表面を再び露出させる工程、
３ｃ）露出した前記シリコン表面をプラズマ酸化処理して二酸化珪素膜を形成する工程、
３ｄ）前記二酸化珪素膜の少なくとも一部分をウエットエッチングにより除去する工程、及び、
３ｅ）前記二酸化珪素膜が除去されて露出した部分のシリコン表面を酸化処理して前記二酸化珪素膜よりも厚みの薄い二酸化珪素膜を形成する工程、
を行うとともに、前記プラズマ酸化処理を、プラズマ処理装置の処理容器内で、酸素を含む処理ガスを用いて生成させたＯ（１Ｄ２）ラジカルが支配的なプラズマにより行う半導体装置の製造方法。
【請求項４】
工程２ｃと工程２ｄを繰り返し行う請求項２に記載の半導体装置の製造方法。
【請求項５】
工程３ｃと工程３ｄを繰り返し行う請求項３に記載の半導体装置の製造方法。
【請求項６】
前記酸化処理を、前記プラズマ処理装置の処理容器内で、酸素を含む処理ガスを用いて生成させたＯ（１Ｄ２）ラジカルが支配的なプラズマにより行う請求項１から５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記プラズマのＯ（１Ｄ２）ラジカルの密度が１×１０１２［ｃｍ−３］以上である請求項１から６のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
前記処理容器内の圧力が、１．３３〜３３３Ｐａの範囲内である、請求項７に記載の半導体装置の製造方法。
【請求項９】
前記処理ガス中の酸素の割合が０．２〜１％の範囲内である、請求項７又は８に記載の半導体装置の製造方法。
【請求項１０】
前記処理ガスは、水素を１％以下の割合で含む請求項７から９のいずれか１項に記載の半導体装置の製造方法。
【請求項１１】
前記プラズマは、前記処理ガスと、複数のスロットを有する平面アンテナにより前記処理室内に導入されるマイクロ波と、によって形成されるマイクロ波励起プラズマである請求項７から１０のいずれか１項に記載の半導体装置の製造方法。
【請求項１２】
プラズマを励起させるためのマイクロ波のパワー密度が、マイクロ波透過板の面積１ｃｍ２あたり１Ｗ以上である請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記プラズマ酸化処理の間、被処理体を載置する載置台に、高周波電力を供給する請求項７から１２のいずれか１項に記載の半導体装置の製造方法。
【請求項１４】
前記二酸化珪素膜が、トランジスタのゲート酸化膜である請求項１から１３のいずれか１項に記載の半導体装置の製造方法。
【請求項１５】
前記プラズマ酸化処理は、前記シリコン表面の酸化処理と同時に前記素子分離用酸化膜を改質する請求項１から１４のいずれか１項に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４Ａ】
【図１４Ｂ】
【図１５】
【図１６】
【図１７】
【図１８Ａ】
【図１８Ｂ】
【図１９】
【図２０】
【図２１】
【図２２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４Ａ】
【図１４Ｂ】
【図１５】
【図１６】
【図１７】
【図１８Ａ】
【図１８Ｂ】
【図１９】
【図２０】
【図２１】
【図２２】
【公開番号】特開２０１１−９７０２９（Ｐ２０１１−９７０２９Ａ）
【公開日】平成２３年５月１２日（２０１１．５．１２）
【国際特許分類】
【出願番号】特願２０１０−２０７７７３（Ｐ２０１０−２０７７７３）
【出願日】平成２２年９月１６日（２０１０．９．１６）
【出願人】（０００２１９９６７）東京エレクトロン株式会社 (5,184)
【Ｆターム（参考）】
【公開日】平成２３年５月１２日（２０１１．５．１２）
【国際特許分類】
【出願日】平成２２年９月１６日（２０１０．９．１６）
【出願人】（０００２１９９６７）東京エレクトロン株式会社 (5,184)
【Ｆターム（参考）】
[ Back to top ]