薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ
【課題】本発明の目的は、高ON/OFF比を有し、且つ動作安定性に優れた酸化物半導体を用いた薄膜電界効果型トランジスタの製造方法を提供することにある
【解決手段】ゲート電極2を形成する工程、ゲート絶縁膜3を形成する工程、酸化物半導体よりなる活性層を形成する工程、該活性層に接して該活性層より電気伝導度の低い酸化物半導体よりなる抵抗層6を形成する工程、該抵抗層の一部を低抵抗化処理することにより所定の間隔を離して少なくとも2つの低抵抗領域を形成する低抵抗化処理工程であって、該2つの低抵抗領域に挟まれた低抵抗化処理が施されなかった領域(未低抵抗化領域)が、平面上、前記ゲート電極の内側に形成され、及び前記2つの低抵抗領域のそれぞれと接してソース電極及びドレイン電極を形成する工程を有する薄膜電界効果型トランジスタの製造方法。
【解決手段】ゲート電極2を形成する工程、ゲート絶縁膜3を形成する工程、酸化物半導体よりなる活性層を形成する工程、該活性層に接して該活性層より電気伝導度の低い酸化物半導体よりなる抵抗層6を形成する工程、該抵抗層の一部を低抵抗化処理することにより所定の間隔を離して少なくとも2つの低抵抗領域を形成する低抵抗化処理工程であって、該2つの低抵抗領域に挟まれた低抵抗化処理が施されなかった領域(未低抵抗化領域)が、平面上、前記ゲート電極の内側に形成され、及び前記2つの低抵抗領域のそれぞれと接してソース電極及びドレイン電極を形成する工程を有する薄膜電界効果型トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、活性層に酸化物半導体を用いた薄膜電界効果型トランジスタの製造方法に関する。特に駆動安定性に優れた薄膜電界効果型トランジスタの製造方法に関する。更には該製造方法によって製造された薄膜電界効果型トランジスタに関する。
【背景技術】
【0002】
近年、液晶やエレクトロルミネッセンス(ElectroLuminescence:EL)技術等の進歩により、平面薄型画像表示装置(Flat Panel Display:FPD)が実用化されている。特に、電流を通じることによって励起され発光する薄膜材料を用いた有機電界発光素子(以後、「有機EL素子」と記載する場合がある)は、低電圧で高輝度の発光が得られるために、携帯電話ディスプレイ、パーソナルデジタルアシスタント(PDA)、コンピュータディスプレイ、自動車の情報ディスプレイ、TVモニター、あるいは一般照明を含む広い分野で、デバイスの薄型化、軽量化、小型化、および省電力のなどが期待されている。
これらFPDは、ガラス基板上に設けた非晶質シリコン薄膜や多結晶シリコン薄膜を活性層に用いる電界効果型薄膜トランジスタ(以後の説明で、Thin Film Transistor、もしくはTFTと記載する場合がある)のアクティブマトリクス回路により駆動されている。
【0003】
一方、これらFPDのより一層の薄型化、軽量化、耐破損性の向上を求めて、ガラス基板の替わりに軽量で可撓性のある樹脂基板を用いる試みも行われている。
しかし、上述のシリコン薄膜を用いるトランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。
そこで、低温での成膜が可能な酸化物半導体、例えば、InGaZnOを用いたTFTは、室温成膜が可能であり、フイルム上に作製が可能であるので、フレキシブルデイスプレイ用TFTとして期待が高まっている。特に、酸化物半導体は高い移動度を得ることができるため、有機EL素子の画素駆動TFTとしての期待されている(例えば、特許文献1参照)。
【0004】
酸化物半導体を活性層に用いたTFTの製造方法として、該酸化物半導体の所定の領域にエネルギー線を照射して酸化物半導体の導電性を変化させ、該領域をソース電極及びドレイン電極とすることが開示されている(例えば、特許文献2参照)。
【0005】
一方、酸化物半導体を活性層に用いたTFTが有する問題も指摘されている。
例えば、雰囲気の変化に起因する不安定動作を起こす問題があり、TFT素子上に金属酸化膜、シリコン窒化物膜、シリコン炭化物膜、有機物あるいは有機物と金属膜の積層膜による保護膜を形成することが開示されている(例えば、特許文献3参照)。
【0006】
また、酸化物半導体を用いた活性層が一般的な非フッ素化樹脂(エポキシ樹脂やアクリル樹脂等)に接触すると、TFTの電圧−電流曲線における閾値が駆動によって−30V程度変動する問題が指摘され、フッ素化樹脂を保護膜として設置することが開示されている(例えば、特許文献4参照)。
【特許文献1】特開2006−165529号公報
【特許文献2】特開2007−73699号公報
【特許文献3】特開2007−73705号公報
【特許文献4】特開2007−299913号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
本発明の目的は、高ON/OFF比を有し、且つ動作安定性に優れた酸化物半導体を用いた薄膜電界効果型トランジスタの製造方法を提供することにある。特に、可撓性のある樹脂基板上に作製が可能な高性能の薄膜電界効果型トランジスタの製造方法を提供することにある。更には該製造方法によって製造された薄膜電界効果型トランジスタを提供することにある。
【課題を解決するための手段】
【0008】
本発明の上記課題は下記の手段によって解決された。
<1> 絶縁基板上に少なくとも、
(1)ゲート電極を形成する工程、
(2)該ゲート電極を被覆してゲート絶縁膜を形成する工程、
(3)該ゲート絶縁膜に接して酸化物半導体よりなる活性層を形成する工程、
(4)該活性層に接して該活性層より低い電気伝導度を有する酸化物半導体よりなる抵抗層を形成する工程、
(5)該抵抗層の一部を低抵抗化処理することにより所定の間隔を離して少なくとも2つの低抵抗領域を形成する低抵抗化処理工程であって、該2つの低抵抗領域に挟まれた低抵抗化処理が施されなかった領域(未低抵抗化領域)が、平面上、前記ゲート電極の内側に形成され、及び
(6)前記2つの低抵抗領域の一方と接してソース電極及び他方と接してドレイン電極を形成するソース・ドレイン電極形成工程を有することを特徴とする薄膜電界効果型トランジスタの製造方法。
<2> 前記未低抵抗化領域の電気伝導度が10−9Scm−1以下であることを特徴とする<1>に記載の薄膜電界効果型トランジスタの製造方法。
<3> 前記低抵抗領域の電気伝導度が10−8Scm−1以上であることを特徴とする<1>又は<2>に記載の薄膜電界効果型トランジスタの製造方法。
<4> 前記低抵抗化処理が酸素によるプラズマ照射であることを特徴とする<1>〜<3>のいずれかに記載の薄膜電界効果型トランジスタの製造方法。
<5> 前記低抵抗化処理がUVオゾン処理であることを特徴とする<1>〜<3>のいずれかに記載の薄膜電界効果型トランジスタの製造方法。
<6> 前記活性層の電気伝導度が10−6Scm−1以上102Scm−1未満であることを特徴とする<1>〜<5>のいずれかに記載の薄膜電界効果型トランジスタの製造方法。
<7> 前記抵抗層の膜厚が前記活性層の膜厚より厚いことを特徴とする<1>〜<6>のいずれかに記載の薄膜電界効果型トランジスタの製造方法。
<8> 前記酸化物半導体がアモルファス酸化物半導体であることを特徴とする<1>〜<7>のいずれかに記載の薄膜電界効果型トランジスタの製造方法。
<9> 前記活性層の酸素濃度が前記抵抗層の酸素濃度より低いことを特徴とする<8>に記載の薄膜電界効果型トランジスタの製造方法。
<10> 前記酸化物半導体がIn、GaおよびZnからなる群より選ばれる少なくとも1種若しくはこれらの複合酸化物を含むことを特徴とする<8>又は<9>に記載の薄膜電界効果型トランジスタの製造方法。
<11> 前記酸化物半導体が前記InおよびZnを含有し、前記抵抗層のZnとInの組成比(Inに対するZnの比率Zn/Inで表す)が前記活性層の組成比Zn/Inより大きいことを特徴とする<10>に記載の薄膜電界効果型トランジスタの製造方法。
<12> 前記基板が可撓性樹脂基板であることを特徴とする<1>〜<11>のいずれかに記載の薄膜電界効果型トランジスタの製造方法。
<13> <1>〜<12>のいずれかに記載の製造方法によって製造された薄膜電界効果型トランジスタ。
【発明の効果】
【0009】
本発明によると、高ON/OFF比を示し、且つ駆動安定性に優れた薄膜電界効果型トランジスタの製造方法およびそれを用いた薄膜電界効果型トランジスタを提供することができる。特に、可撓性基板を用いたフイルム(フレキシブル)TFTとして有用な薄膜電界効果型トランジスタの製造方法およびそれを用いた薄膜電界効果型トランジスタを提供することができる。
【発明を実施するための最良の形態】
【0010】
1.薄膜電界効果型トランジスタ
本発明の薄膜電界効果型トランジスタは、絶縁基板上に少なくとも、ゲート電極を形成する工程、該ゲート電極を被覆してゲート絶縁膜を形成する工程、該ゲート絶縁膜に接して酸化物半導体よりなる活性層を形成する工程、該活性層に接して該活性層より低い電気伝導度を有する酸化物半導体よりなる抵抗層を形成する工程、該抵抗層の一部を低抵抗化処理することにより所定の間隔を離して少なくとも2つの低抵抗領域を形成する低抵抗化処理工程であって、該2つの低抵抗領域に挟まれた低抵抗化処理が施されなかった領域(未低抵抗化領域)が、平面上、前記ゲート電極の内側に形成され、前記2つの低抵抗領域の一方と接してソース電極及び他方と接してドレイン電極を形成するソース・ドレイン電極形成工程を有する薄膜電界効果型トランジスタの製造方法によって製造される。
【0011】
本発明に於ける抵抗層は、活性層に対する保護層として機能し、雰囲気の変化に起因するTFTの動作変動を防止し、あるいは薄膜電界効果型トランジスタの保護に用いられる非フッ素化樹脂に直接接触するのを防止し、閾値変動を防止する機能を発揮する。一方、抵抗層のソース電極及びドレイン電極に接触する領域は低抵抗化処理により電気伝導度が増大し、活性層とソース電極及びドレイン電極との十分な電気的導通性を有する。
【0012】
さらに、本発明によれば、活性層の酸化物半導体が高い移動度であっても、OFF電流を抑制し高いON/OFF比のTFTを提供することができる。
【0013】
本発明の製造方法に拠れば、特開2007−73705号公報や特開2007−299913号公報に開示されているような新たな保護層を設ける必要がなく、製造工程が簡易である。
【0014】
また、本発明者らによる検討の結果、酸化物半導体層は、プラズマ照射やUVオゾン処理によってその電気伝導度を高くできることが見出され、低抵抗化処理工程が、工業的に高い生産性で実現できることが見出された。
【0015】
好ましくは、抵抗層の未抵抗化領域の電気伝導度が10−9Scm−1以下であり、より好ましくは、10−10Scm−1以下である。
好ましくは、低抵抗化処理によって、低抵抗化処理工程後の電気伝導度が10−8Scm−1以上に上昇する。より好ましくは、10−6Scm−1以上、さらに好ましくは100Scm−1以上である。
より低抵抗な程、活性層とソース電極及びドレイン電極のコンタクト抵抗が小さくなるので、より好ましい。
【0016】
好ましくは、活性層の電気伝導度が10−6Scm−1以上102Scm−1未満であり、より好ましくは10−4Scm−1以上102Scm−1未満であり、さらに好ましくは10−1Scm−1以上102Scm−1未満である。
活性層の電気伝導度が10−6Scm−1未満ではTFTとして動作しなくなるので好ましくなく、102Scm−1以上では導電体となる為好ましくない。
【0017】
本発明に於ける未低抵抗化領域とゲート電極の平面上の位置関係は、断面模式図(例えば図1)では、それぞれ未低抵抗化領域とゲート電極の幅と相対的位置関係によって表される。「未低抵抗化領域が、平面上、前記ゲート電極の内側に形成される」とは、断面模式図上で、未低抵抗化領域の幅がゲート電極の幅と同一若しくはそれより狭く、且つ、ゲート電極の直上に形成され、未低抵抗化領域の端部がゲート電極の端部と一致するか若しくはそれより内部に位置することを意味する。
未低抵抗化領域とゲート電極の幅の差(図1では(d+d’)で表される)は、0μm以上50μm以下が好ましく、より好ましくは0μm以上20μm以下、さらに好ましくは、0μm以上5μm以下である。
未低抵抗化領域がゲート電極面を超えてゲート電極が存在しない領域まで伸びて形成した場合、TFT動作時のON電流が低くなる、或いは動作できなくなるので好ましくない。
【0018】
好ましくは、抵抗層の膜厚が前記活性層の膜厚より厚い。
好ましくは、酸化物半導体がアモルファス酸化物半導体である。
好ましくは、活性層の酸素濃度が前記抵抗層の酸素濃度より低い。
好ましくは、酸化物半導体がIn、GaおよびZnからなる群より選ばれる少なくとも1種若しくはこれらの複合酸化物を含む。より好ましくは、酸化物半導体が前記InおよびZnを含有し、抵抗層のZnとInの組成比(Inに対するZnの比率Zn/Inで表す)が活性層の組成比Zn/Inより大きい。
好ましくは、基板が可撓性樹脂基板である。
【0019】
1)構造
次に、図面を用いて、詳細に本発明における薄膜電界効果型トランジスタの構造及びその製造方法を説明する。
図1は、本発明の製造方法によって得られる薄膜電界効果型トランジスタであって、逆スタガ構造の一例を示す模式図である。絶縁基板1は、プラスチックフィルムなどの可撓性基板の場合、基板の一方の面に絶縁層を配した絶縁基板が用いられる。該絶縁層の上にゲート電極2、ゲート絶縁膜3、活性層4、及び抵抗層6が設置される。抵抗層6の内のソース電極及びドレイン電極と接触する領域は、低抵抗化処理されて低抵抗化層7−1、7−2を形成する。低抵抗化処理されなかった未低抵抗化領域6−2の幅は、ゲート電極2の幅に比べて狭く(隙間d、d’:(ゲート電極の幅)−(未低抵抗化領域の幅)>0)、ゲート電極面内に配置される。
【0020】
該低抵抗化層7−1、7−2の上にパターン化されてソース電極5−2とドレイン電極5−1が設置される。ソース電極5−2の電気的接続部分を除いて、得られた積層体の表面全体を保護膜8が被覆している。活性層4の表面は、抵抗層6によって保護膜6と直接接触が断たれている。また、活性層4とソース電極5−2,ドレイン電極5−1との間は低抵抗化層7−1,7−2によって電気的に接続されている。
従って、該構成に拠れば保護膜にエポキシ樹脂やアクリル樹脂等の封止樹脂を用いても、TFT動作の閾値変動を小さく保持することができる。
さらに、活性層に、特開2006−165529号公報に開示されている酸化物半導体、例えばIn−Ga−Zn−O系の酸化物半導体を用いることにより、高い電子移動度を得ることができる。本発明における活性層と抵抗層の積層構造によれば、薄膜電界効果型トランジスタがゲート電極に電圧が印加されたONの状態では、チャネルとなる活性層が大きい電気伝導度を有しているため、トランジスタの電界効果移動度は高くなり、高ON電流が得られる。OFFの状態では抵抗層の電気伝導度が小さい為に、抵抗層の抵抗が高いことから、OFF電流が低く保たれるために、ON/OFF比特性が改良される。
【0021】
図2〜図9は、本発明による薄膜電界効果型トランジスタの製造工程の一例を示す模式図である。
絶縁基板1の絶縁面の上にゲート電極2がパターン化され設置される(図3)。その上に、順に、ゲート絶縁膜3、活性層4、抵抗層6が設置される(図4〜図6)。続いて、フォトリソグラフィー法によりレジスト膜からなるマスクを形成する。該マスクを介して酸素プラズマ放射やUVオゾン照射等の低抵抗化処理を行う(図7)。該低抵抗化処理工程を経ると該照射を被爆した箇所の電気抵抗が低下し、低抵抗化領域7−1,7−2が形成される。低抵抗化領域7−1と7−2に挟まれて、レジストで保護されて低抵抗化処理を受けなかった領域(未低抵抗化領域6−2)が形成される。低抵抗化領域の抵抗の低下率は、照射エネルギー強度及び照射時間によって制御することができる(図8)。本発明においては、電気抵抗は電気伝導度の逆数であり、抵抗の低下は電気伝導度の増加を意味し、電気伝導度の値によって低抵抗化を定量的に表現することができる。
【0022】
低抵抗化工程の後に、低抵抗化された領域に接してドレイン電極5−1、及びソース電極5−2が設置される。本発明に於いて、ドレイン電極5−1、及びソース電極5−2はそれぞれ少なくとも一部が低抵抗化領域に接していれば良い。
【0023】
図10〜図13は、本発明の別の態様の低抵抗化工程による製造工程を示す模式図である。図2〜図6の工程は上記の第1の態様と共通である。抵抗層6を形成した後、ソース電極及びドレイン電極が設置される領域のみ露出したレジストパターンをフォトリソグラフィー法により形成する(図10)。該レジストパターンをマスクにして酸素プラズマ放射やUVオゾン照射等の低抵抗化処理を行う(図10)。該照射を被爆した箇所の電気抵抗が低下する(図11)。その上から、ソース電極及びドレイン電極を形成する電極層を全面に形成する(図12)。その後にリフトオフ法によりレジスト膜を剥離すると、レジスト上に形成された電極層はレジストと共に除去されるので、低抵抗化処理された箇所にのみ電極層が残留し、それぞれドレイン電極15−1、及びソース電極15−2が形成される(図13)。
【0024】
図14は、本発明の製造方法によって得られる別の態様の薄膜電界効果型トランジスタである。図1と同様の構成を有するが、ゲート電極と未低抵抗化領域が平面上重なり合っている(隙間d、d’=0;(ゲート電極の幅)−(未低抵抗化領域の幅)=0)。
図15は、比較の態様の薄膜電界効果型トランジスタである。図1と同様の構成を有するが、ゲート電極面の幅より未低抵抗化領域の幅が広い(隙間d、d’:(ゲート電極の幅)−(未低抵抗化領域の幅)<0)。
【0025】
2)電気伝導度
本発明における活性層及び抵抗層の電気伝導度について説明する。
電気伝導度とは、物質の電気伝導のしやすさを表す物性値であり、物質のキャリア濃度n、電気素量をe、キャリア移動度μとすると物質の電気伝導度σは以下の式で表される。
σ=neμ
活性層又は抵抗層がn型半導体である時はキャリアは電子であり、キャリア濃度とは電子キャリア濃度を、キャリア移動度とは電子移動度を示す。同様に又は抵抗層がp型半導体ではキャリアは正孔であり、キャリア濃度とは、正孔キャリア濃度を、キャリア移動度とは正孔移動度を示す。尚、物質のキャリア濃度とキャリア移動度とは、ホール測定により求めることができる。
【0026】
<電気伝導度の求め方>
厚みが分かっている膜のシート抵抗を測定することにより、膜の電気伝導度を求めることができる。半導体の電気伝導度は温度より変化するが、本文記載の電気伝導度は、室温(20℃)での電気伝導度を示す。
【0027】
3)ゲート絶縁膜
ゲート絶縁膜としては、SiO2、SiNx、SiON、Al2O3、Y2O3、Ta2O5、HfO2等の絶縁体、又はそれらの化合物を少なくとも二つ以上含む混晶化合物が用いられる。また、ポリイミドのような高分子絶縁体もゲート絶縁膜として用いることができる。
【0028】
ゲート絶縁膜の膜厚としては10nm〜10μmが好ましい。ゲート絶縁膜はリーク電流を減らす、電圧耐性を上げる為に、ある程度膜厚を厚くする必要がある。しかし、ゲート絶縁膜の膜厚を厚くすると、TFTの駆動電圧の上昇を招く結果となる。その為、ゲート絶縁膜の膜厚は無機絶縁体だと50nm〜1000nm、高分子絶縁体だと0.5μm〜5μmで用いられることが、より好ましい。特に、HfO2のような高誘電率絶縁体をゲート絶縁膜に用いると、膜厚を厚くしても、低電圧でのTFT駆動が可能であるので、特に好ましい。
【0029】
4)活性層、抵抗層
本発明に用いられる活性層及び抵抗層には、酸化物半導体を用いることが好ましい。特にアモルファス酸化物半導体がさらに好ましい。酸化物半導体、特にアモルファス酸化物半導体は、低温で成膜可能である為に、プラスティックのような可撓性のある樹脂基板に作製が可能である。低温で作製可能な良好なアモルファス酸化物半導体としては、特開2006−165529号公報に開示されているような、Inを含む酸化物、InとZnを含む酸化物、In、Ga及びZnを含有する酸化物であり、組成構造としては、InGaO3(ZnO)m(mは6未満の自然数)のものが好ましいことが知られている。これらは、キャリアが電子のn型半導体である。もちろん、ZnO・Rh2O3、CuGaO2、SrCu2O2のようなp型酸化物半導体を活性層及び抵抗層に用いても良い。
【0030】
具体的に本発明に係るアモルファス酸化物半導体は、In−Ga−Zn−Oを含み構成され、結晶状態における組成がInGaO3(ZnO)m(mは6未満の自然数)で表されるアモルファス酸化物半導体が好ましい。特に、InGaZnO4がより好ましい。この組成のアモルファス酸化物半導体の特徴としては、電気伝導度が増加するにつれ、電子移動度が増加する傾向を示す。また、電気伝導度を制御するには、成膜中の酸素分圧より制御が可能であることが特開2006−165529号公報に開示されている。
もちろん、活性層及び抵抗層には酸化物半導体だけではなく、Si、Geなどの無機半導体、GaAs等の化合物半導体、ペンタセン、ポリチオフェン等の有機半導体材料、カーボンナノチューブ等にも適応可能である。
【0031】
<活性層及び抵抗層の電気伝導度>
本発明における活性層は、ゲート絶縁膜に近接し、ソース電極及びドレイン電極に近接する抵抗層より高い電気伝導度を有することを特徴とする。
好ましくは、前記活性層の電気伝導度が10−6Scm−1以上102Scm−1未満である。より好ましくは10−4Scm−1以上102Scm−1未満であり、さらに好ましくは10−1Scm−1以上102Scm−1未満である。
抵抗層の電気伝導度は、低抵抗化処理を受ける以前には、好ましくは10−9Scm−1以下であり、より好ましくは10−10Scm−1以下である。
【0032】
<活性層と抵抗層の膜厚>
抵抗層の膜厚が活性層の膜厚より厚いことが好ましい。より好ましくは、抵抗層の膜厚/活性層の膜厚比が1を越え100以下、さらに好ましくは1を越え10以下である。
活性層の膜厚は、1nm以上100nm以下が好ましく、より好ましくは2.5nm以上30nm以下である。抵抗層の膜厚は、5nm以上500nm以下が好ましく、より好ましくは10nm以上100nm以下である。低抵抗化処理された領域の厚みは、抵抗層の厚み、即ち未低抵抗化領域の厚みに等しい。
【0033】
上記の構成の活性層及び抵抗層を用いることにより、ON/OFF比が106以上のトランジスタ特性を実現できる。
【0034】
<電気伝導度の調整手段>
電気伝導度の調整手段としては、活性層及び抵抗層が酸化物半導体である場合は下記の手段を挙げることが出来る。
【0035】
(1)酸素欠陥による調整
酸化物半導体において、酸素欠陥ができると、キャリア電子が発生し、電気伝導度が大きくなることが知られている。よって、酸素欠陥量を調整することにより、酸化物半導体の電気伝導度を制御することが可能である。酸素欠陥量を制御する具体的な方法としては、成膜中の酸素分圧、成膜後の後処理時の酸素濃度と処理時間等がある。ここでいう後処理とは、具体的に100℃以上の熱処理、酸素プラズマ、UVオゾン処理がある。これらの方法の中でも、生産性の観点から成膜中の酸素分圧を制御する方法が好ましい。成膜中の酸素分圧を調整することにより、酸化物半導体の電気伝導度の制御ができることは、特開2006−165529号公報に開示されており、本手法を利用することができる。
【0036】
(2)組成比による調整
酸化物半導体の金属組成比を変えることにより、電気伝導度が変化することが知られている。例えば、InGaZn1−XMgXO4において、Mgの比率が増えていくと、電気伝導度が小さくなることが、特開2006−165529号公報に開示されている。また、(In2O3)1−X(ZnO)Xの酸化物系において、Zn/In比が10%以上では、Zn比率が増加するにつれ、電気伝導度が小さくなることが報告されている(「透明導電膜の新展開II」シーエムシー出版 P.34−35)。これら組成比を変える具体的な方法としては、例えば、スパッタによる成膜方法においては、組成比が異なるターゲットを用いる。または、多元のターゲットにより、共スパッタし、そのスパッタレートを個別に調整することにより、膜の組成比を変えることが可能である。
【0037】
(3)不純物による調整
酸化物半導体に、Li,Na,Mn,Ni,Pd,Cu,Cd,C,N,又はP等の元素を不純物として添加することにより、電子キャリア濃度を減少させること、つまり電気伝導度を小さくすることが可能であることが、特開2006−165529号公報に開示されている。不純物を添加する方法としては、酸化物半導体と不純物元素とを共蒸着により行う、成膜された酸化物半導体膜に不純物元素のイオンをイオンドープ法により行う等がある。
【0038】
(4)酸化物半導体材料による調整
上記(1)〜(3)においては、同一酸化物半導体系での電気伝導度の調整方法を述べたが、もちろん酸化物半導体材料を変えることにより、電気伝導度を変えることができる。例えば、一般的にSnO2系酸化物半導体は、In2O3系酸化物半導体に比べて電気伝導度が小さいことが知られている。このように酸化物半導体材料を変えることにより、電気伝導度の調整が可能である。特に電気伝導度の小さい酸化物材料としては、Al2O3、Ga2O3、ZrO2、Y2O3、Ta2O3、MgO、又はHfO3等の酸化物絶縁体材料が知られており、これらを用いることも可能である。
電気伝導度を調整する手段としては、上記(1)〜(4)の方法を単独に用いても良いし、組み合わせても良い。
【0039】
<活性層及び抵抗層の形成方法>
活性層及び抵抗層の成膜方法は、酸化物半導体の多結晶焼結体をターゲットとして、気相成膜法を用いるのが良い。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法(PLD法)が適している。さらに、量産性の観点から、スパッタリング法が好ましい。
【0040】
例えば、RFマグネトロンスパッタリング蒸着法により、真空度及び酸素流量を制御して成膜される。酸素流量が多いほど電気伝導度を小さくすることができる。
【0041】
成膜した膜は、周知のX線回折法によりアモルファス膜であることが確認できる。
また、膜厚は触針式表面形状測定により求めることができる。組成比は、RBS(ラザフォード後方散乱)分析法により求めることができる。
【0042】
5)低抵抗化処理
本発明に於ける低抵抗化処理は、抵抗層の電気伝導度を低下させ、ソース電極及びドレイン電極と活性層とを電気的接続するものである。
好ましくは、低抵抗化処理後の抵抗層の電気伝導度(低抵抗化領域の電気伝導度)は、10−8Scm−1以上である。より好ましくは、10−6Scm−1以上、さらに好ましくは100Scm−1以上である。
【0043】
低抵抗化処理手段としては、酸化物半導体が酸素濃度によって電気伝導度が異なることを利用して、酸素によるプラズマ照射、UVオゾン処理などを好ましく利用することができる。低下率は、プラズマ照射の照射エネルギー強度、UVオゾン処理におけるオゾン発生濃度及び照射時間によって制御することができる。プラズマ照射装置、UVオゾン処理装置は特に制限されるものではなく、一般に市販されている装置を利用することができる。
【0044】
6)ゲート電極
本発明におけるゲート電極としては、例えば、Al、Mo、Cr、Ta、Ti、Au、またはAg等の金属、Al−Nd、APC等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ゲート電極の厚みは、10nm以上1000nm以下とすることが好ましい。
【0045】
電極の成膜法は特に限定されることはなく、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。例えば、ITOを選択する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法等に従って行うことができる。またゲート電極の材料として有機導電性化合物を選択する場合には湿式製膜法に従って行うことができる。
【0046】
7)ソース電極及びドレイン電極
本発明におけるソース電極及びドレイン電極材料として、例えば、Al、Mo、Cr、Ta、Ti、Au、またはAg等の金属、Al−Nd、APC等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ソース電極及びドレイン電極の厚みは、10nm以上1000nm以下とすることが好ましい。
【0047】
電極の製膜法は特に限定されることはなく、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。例えば、ITOを選択する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法等に従って行うことができる。またソース電極及びドレイン電極の材料として有機導電性化合物を選択する場合には湿式製膜法に従って行うことができる。
【0048】
8)基板
本発明に用いられる基板は特に限定されることはなく、例えばYSZ(ジルコニア安定化イットリウム)、ガラス等の無機材料、ポリエチレンテレフタレ−ト、ポリブチレンテレフタレ−ト、ポリエチレンナフタレ−ト等のポリエステル、ポリスチレン、ポリカ−ボネ−ト、ポリエ−テルスルホン、ポリアリレ−ト、アリルジグリコ−ルカ−ボネ−ト、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ(クロロトリフルオロエチレン)等の合成樹脂等の有機材料、などが挙げられる。前記有機材料の場合、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れていることが好ましい。
【0049】
本発明においては特に可撓性基板が好ましく用いられる。可撓性基板に用いる材料としては、透過率の高い有機プラスチックフィルムが好ましく、例えばポリエチレンテレフタレート、ポリブチレンフタレート、ポリエチレンナフタレート等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルスルホン、ポリアリレート、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ(クロロトリフルオロエチレン)等のプラスティックフィルムを用いることができる。また、フィルム状プラスティック基板には、絶縁性が不十分の場合は絶縁層、水分や酸素の透過を防止するためのガスバリア層、フィルム状プラスティック基板の平坦性や電極や活性層との密着性を向上するためのアンダーコート層等を備えることも好ましい。
【0050】
ここで、可撓性基板の厚みは、50μm以上500μm以下とすることが好ましい。これは、可撓性基板の厚みを50μm未満とした場合には、基板自体が十分な平坦性を保持することが難しいためである。また、可撓性基板の厚みを500μmよりも厚くした場合には、基板自体を自由に曲げることが困難になる、すなわち基板自体の可撓性が乏しくなるためである。
【0051】
9)保護絶縁膜
必要によって、TFT上に保護絶縁膜を設けても良い。保護絶縁膜は、活性層または抵抗層の半導体層を大気による劣化から保護する目的や、TFT上に作製される電子デバイスとを絶縁する目的がある。
【0052】
その具体例としては、MgO、SiO、SiO2、Al2O3、GeO、NiO、CaO、BaO、Fe2O3、Y2O3、又はTiO2等の金属酸化物、SiNx、SiNxOy等の金属窒化物、MgF2、LiF、AlF3、又はCaF2等の金属フッ化物、ポリエチレン、ポリプロピレン、ポリメチルメタクリレート、ポリイミド、ポリウレア、ポリテトラフルオロエチレン、ポリクロロトリフルオロエチレン、ポリジクロロジフルオロエチレン、クロロトリフルオロエチレンとジクロロジフルオロエチレンとの共重合体、テトラフルオロエチレンと少なくとも1種のコモノマーとを含むモノマー混合物を共重合させて得られる共重合体、共重合主鎖に環状構造を有する含フッ素共重合体、吸水率1%以上の吸水性物質、吸水率0.1%以下の防湿性物質等が挙げられる。
【0053】
保護絶縁膜の形成方法については、特に限定はなく、例えば、真空蒸着法、スパッタリング法、反応性スパッタリング法、MBE(分子線エピタキシ)法、クラスターイオンビーム法、イオンプレーティング法、プラズマ重合法(高周波励起イオンプレーティング法)、プラズマCVD法、レーザーCVD法、熱CVD法、ガスソースCVD法、コーティング法、印刷法、又は転写法を適用できる。
【0054】
10)後処理
必要によって、TFTの後処理として、熱処理を行っても良い。熱処理としては、温度100℃以上で、大気下または窒素雰囲気下で行う。熱処理を行う工程としては、半導体層を成膜の後でも良いし、TFT作製工程の最後に行っても良い。熱処理を行うことにより、TFTの特性の面内バラつきが抑制される、駆動安定性が向上する等の効果がある。
【0055】
2.表示装置
本発明の電界効果型薄膜トランジスタは、液晶やEL素子を用いた画像表示装置、特に平面薄型表示装置(Flat Panel Display:FPD)に好ましく用いられる。より好ましくは、基板に有機プラスチックフィルムのような可撓性基板を用いたフレキシブル表示装置に用いられる。特に、本発明の電界効果型薄膜トランジスタは、移動度が高いことから有機EL素子を用いた表示装置、フレキシブル有機EL表示装置に最も好ましく用いられる。
【0056】
(応用)
本発明の電界効果型薄膜トランジスタは、上記表示装置、特にFPDのスイッチング素子、駆動素子として用いられ、携帯電話ディスプレイ、パーソナルデジタルアシスタント(PDA)、コンピュータディスプレイ、自動車の情報ディスプレイ、TVモニター、あるいは一般照明を含む広い分野で幅広い分野で応用される。
また、本発明の電界効果型薄膜トランジスタは、表示装置以外にも、有機プラスチックフィルムのような可撓性基板上に本発明の電界効果型薄膜トランジスタを形成し、ICカードやIDタグなどに幅広く応用が可能である。
【実施例】
【0057】
以下に、本発明の薄膜電界効果型トランジスタについて、実施例により説明するが、本発明はこれら実施例により何ら限定されるものではない。
【0058】
実施例1
1.TFT素子の作製
1)比較のTFT素子Aの作製
下記により基準となる低抵抗化処理を施さないTFT素子Aを作製した。
基板としては、無アルカリガラス板(コーニング社、品番NO.1737)を用いた。
純水15分→アセトン15分→純水15分の順で超音波洗浄を行った前記基板上に、ゲート電極としてMoを40nmに成膜した。Moの成膜には、DCマグネトロンスパッタリング法(スパッタリング条件:DCパワー380W、スパッタガスAr=13sccm、圧力0.4Pa、144sec)にて行った。フォトリソグラフィー+エッチング法によりパターン化した。
【0059】
次にゲート電極上に、下記のゲート絶縁膜の形成を行った。
ゲート絶縁膜:SiO2をRFマグネトロンスパッタ真空蒸着法(条件:ターゲットSiO2、成膜温度54℃、スパッタガスAr/O2=12/2sccm、RFパワー400W、成膜圧力0.4Pa、4172sec)にて200nm形成し、ゲート絶縁膜を設けた。ゲート絶縁膜SiO2のパターニングには、リフトオフ法により行った。
【0060】
次に、ゲート絶縁膜上に、下記条件でIGZOからなる活性層を厚み30nmに設けた。
活性層:InGaZnO4の組成を有する多結晶焼結体をターゲットとして、RFマグネトロンスパッタリング法により、Ar流量97sccm、O2流量1.5sccm、RFパワー200W、圧力0.4Pa、432secの条件で行った。
【0061】
次に、上記活性層上に、下記条件でIGZOからなる抵抗層を厚み40nmに設けた。
抵抗層:InGaZnO4の組成を有する多結晶焼結体をターゲットとして、RFマグネトロンスパッタリング法により、Ar流量13sccm、O2流量1.5sccm、RFパワー200W、圧力0.4Pa、720secの条件で行った。
【0062】
次いで、上記抵抗層の上にソース電極及びドレイン電極としてITOを40nmの厚みにRFマグネトロンスパッタリング法(条件:成膜温度43℃、スパッタガスAr=13sccm、RFパワー40W、成膜圧力0.4Pa、1573sec)にて、形成した。ソース電極およびドレイン電極のパターニングには、リフトオフ法により行った。
【0063】
2)低抵抗化処理を施したTFTの作製
図1で示される構成のTFTの作製例である。
上記の基準となるTFT素子の作製において、抵抗層を設置後、ソース電極及びドレイン電極を設置する前に、フォトリソグラフィー法によりレジストパターンを形成し、ソース電極及びドレイン電極が設置される領域に低抵抗化処理工程を施した。
TFTのサイズは、チャネル長を200μm、チャネル幅を1000μmとなるように、レジストにより保護される抵抗層の幅はゲート絶縁膜より5μm狭く形成した(d、d’=5μm)。
【0064】
<抵抗化処理条件>
A)UVオゾン処理
条件:60mW/cm2の強度でUVオゾン照射を行った。
B)O2プラズマ処理
条件:O20.2Sccm、RFパワー50Wの条件でO2プラズマ処理を行った。
【0065】
低抵抗化処理による抵抗層の電気伝導度の変化については、基板上に抵抗層のみを設置した測定用試料を作製し、TFT素子作製におけると同じ条件で抵抗化処理工程を施して得られたサンプルについて測定し、得られた値から計算し抵抗層の電気伝導度と代用した。
【0066】
−電気伝導度の測定方法−
物性測定用サンプルの電気伝導度は、サンプルの測定されたシート抵抗と膜厚から計算し求めた。ここで、シート抵抗をρ(Ω/□)、膜厚をd(cm)とすると、電気伝導度σ(Scm−1)は、σ=1/(ρ*d)として算出される。
本実施例において、物性測定用サンプルのシート抵抗107Ω/□未満の領域ではロレスタ−GP(三菱化学社製)、シート抵抗107Ω/□以上の領域ではハイテスタ−UP(三菱化学社製)を用いて20℃の環境下で行った。物性測定用サンプルの膜厚測定には触針式表面形状測定器DekTak−6M(ULVAC社製)を用いた。
【0067】
得られたUVオゾン処理、及びO2プラズマ処理時間と電気伝導度の関係を図16、17及び表1に示した。UVオゾン処理工程によって、電気伝導度は2.8×10−10Scm−1から照射時間とともに上昇し、30minで8.0×10−5Scm−1まで上昇した。一方、O2プラズマ処理工程によって、電気伝導度は2.8×10−10Scm−1から照射時間とともに上昇し、7minで3.6×100Scm−1まで上昇した。
以上より、UVオゾン処理、及びO2プラズマ処理時間の処理条件を変えることにより所望の値の電気伝導度まで上昇させることができることが判る。
【0068】
同様に活性層についても電気伝導度を測定した結果、1.0×10−4Scm−1であった。
【0069】
【表1】
【0070】
本発明のTFT素子1は、上記実験No.1の条件、即ちUVオゾン5分の低抵抗化処理を施した。その他の工程は比較のTFT素子Aの作製と全く同様に行った。
【0071】
2.性能評価
得られた各TFT素子について、ソース電極を0(ゼロ)Vとして、飽和領域ドレイン電圧Vd=+40V(ゲート電圧(Vg):−20V≦Vg≦+40V)でのTFT伝達特性の測定を行い、TFTの性能を評価した。TFT伝達特性の測定は、半導体パラメータ・アナライザー4156C(アジレントテクノロジー社製)を用いて行った。
【0072】
図18は、比較Aの素子と本発明の素子1のTFT伝達特性を示す電流−電圧特性曲線である。横軸はゲート電圧Vg、縦軸はドレイン電流Idである。
【0073】
−ON/OFF比の算出方法−
ON/OFF比はTFT伝達特性からドレイン電流Idにおける最大値Idmaxと最小値Idminとの比Idmax/Idminから求めた。
【0074】
図18のTFT伝達特性の測定結果から得られたTFT特性を表2に示した。表2の結果より、本発明の素子1は、ON/OFF比が高く優れた性能を示した。
一方、抵抗の電気伝導度の小さい比較素子AはTFTとして動作しなかった。
【0075】
【表2】
【0076】
以上より明らかなように、活性層上に電気伝導度の小さい抵抗層を設けた後、ソース電極及びドレイン電極と接続する部分を低抵抗化処理することにより、活性層とソース電極及びドレイン電極間のコンタクト抵抗が低くなり、良好なTFT特性を示すこと、さらにON/OFF比が高い性能を示すことが見出された。また、ここで得られた抵抗層の電気伝導度は10−6オーダーであり、表1に示すように処理時間等で10−6以上の電気伝導度にすることが可能で、その場合にコンタクト抵抗をさらに低くすることが可能である。
【0077】
実施例2
本発明の素子1の作製と同様にして、但し、ゲート電極の幅と未低抵抗化領域の幅を同一にし、ゲート電極と未低抵抗化領域とが重なり合った構成のTFT素子2を作製した(図14に示す構成)。
また、本発明の素子1の作製と同様にして、但し、ゲート電極の幅より未低抵抗化領域の幅が広く、未低抵抗化領域がゲート電極の領域をはみ出した構成の比較のTFT素子Bを作製した(図15に示す構成)。
得られた素子について、実施例1と同様にTFT性能を評価した結果、本発明の素子2はON/OFF比が高く、優れた性能を示したが、比較の素子BはON電流が低く、ON/OFF比が低い結果であった。
【図面の簡単な説明】
【0078】
【図1】本発明のTFT素子構造を示す模式図である。
【図2】本発明のTFT素子の製造方法について工程順を追って図2〜図9に示す。図2は基板である。
【図3】ゲート電極の形成工程である。
【図4】ゲート絶縁膜の形成工程である。
【図5】活性層の形成工程である。
【図6】抵抗層の形成工程である。
【図7】低抵抗化処理工程である。
【図8】低抵抗化処理された後の構成である。
【図9】ソース電極、ドレイン電極の形成工程である。
【図10】本発明の別の態様のTFT素子の製造方法について工程順を追って図10〜図13に示す。図10は低抵抗化処理工程である。
【図11】低抵抗化処理された後の構成である。
【図12】ソース電極、ドレイン電極の形成工程である。
【図13】リフトオフ工程後の構成である。
【図14】本発明の別の態様のTFT素子構造を示す模式図である。
【図15】比較のTFT素子構造を示す模式図である。
【図16】UV照射法による低抵抗化処理条件と電気抵抗の関係を示す実験データである。
【図17】O2プラズマ法による低抵抗化処理条件と電気抵抗の関係を示すデータである。
【図18】性能評価におけるTFTの閾値電圧(Vth)の求め方を示すグラフの模式図である。横軸はゲート電圧(Vg)を表し、縦軸はIsd(ソース・ドレイン間電流)を表す。
【技術分野】
【0001】
本発明は、活性層に酸化物半導体を用いた薄膜電界効果型トランジスタの製造方法に関する。特に駆動安定性に優れた薄膜電界効果型トランジスタの製造方法に関する。更には該製造方法によって製造された薄膜電界効果型トランジスタに関する。
【背景技術】
【0002】
近年、液晶やエレクトロルミネッセンス(ElectroLuminescence:EL)技術等の進歩により、平面薄型画像表示装置(Flat Panel Display:FPD)が実用化されている。特に、電流を通じることによって励起され発光する薄膜材料を用いた有機電界発光素子(以後、「有機EL素子」と記載する場合がある)は、低電圧で高輝度の発光が得られるために、携帯電話ディスプレイ、パーソナルデジタルアシスタント(PDA)、コンピュータディスプレイ、自動車の情報ディスプレイ、TVモニター、あるいは一般照明を含む広い分野で、デバイスの薄型化、軽量化、小型化、および省電力のなどが期待されている。
これらFPDは、ガラス基板上に設けた非晶質シリコン薄膜や多結晶シリコン薄膜を活性層に用いる電界効果型薄膜トランジスタ(以後の説明で、Thin Film Transistor、もしくはTFTと記載する場合がある)のアクティブマトリクス回路により駆動されている。
【0003】
一方、これらFPDのより一層の薄型化、軽量化、耐破損性の向上を求めて、ガラス基板の替わりに軽量で可撓性のある樹脂基板を用いる試みも行われている。
しかし、上述のシリコン薄膜を用いるトランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。
そこで、低温での成膜が可能な酸化物半導体、例えば、InGaZnOを用いたTFTは、室温成膜が可能であり、フイルム上に作製が可能であるので、フレキシブルデイスプレイ用TFTとして期待が高まっている。特に、酸化物半導体は高い移動度を得ることができるため、有機EL素子の画素駆動TFTとしての期待されている(例えば、特許文献1参照)。
【0004】
酸化物半導体を活性層に用いたTFTの製造方法として、該酸化物半導体の所定の領域にエネルギー線を照射して酸化物半導体の導電性を変化させ、該領域をソース電極及びドレイン電極とすることが開示されている(例えば、特許文献2参照)。
【0005】
一方、酸化物半導体を活性層に用いたTFTが有する問題も指摘されている。
例えば、雰囲気の変化に起因する不安定動作を起こす問題があり、TFT素子上に金属酸化膜、シリコン窒化物膜、シリコン炭化物膜、有機物あるいは有機物と金属膜の積層膜による保護膜を形成することが開示されている(例えば、特許文献3参照)。
【0006】
また、酸化物半導体を用いた活性層が一般的な非フッ素化樹脂(エポキシ樹脂やアクリル樹脂等)に接触すると、TFTの電圧−電流曲線における閾値が駆動によって−30V程度変動する問題が指摘され、フッ素化樹脂を保護膜として設置することが開示されている(例えば、特許文献4参照)。
【特許文献1】特開2006−165529号公報
【特許文献2】特開2007−73699号公報
【特許文献3】特開2007−73705号公報
【特許文献4】特開2007−299913号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
本発明の目的は、高ON/OFF比を有し、且つ動作安定性に優れた酸化物半導体を用いた薄膜電界効果型トランジスタの製造方法を提供することにある。特に、可撓性のある樹脂基板上に作製が可能な高性能の薄膜電界効果型トランジスタの製造方法を提供することにある。更には該製造方法によって製造された薄膜電界効果型トランジスタを提供することにある。
【課題を解決するための手段】
【0008】
本発明の上記課題は下記の手段によって解決された。
<1> 絶縁基板上に少なくとも、
(1)ゲート電極を形成する工程、
(2)該ゲート電極を被覆してゲート絶縁膜を形成する工程、
(3)該ゲート絶縁膜に接して酸化物半導体よりなる活性層を形成する工程、
(4)該活性層に接して該活性層より低い電気伝導度を有する酸化物半導体よりなる抵抗層を形成する工程、
(5)該抵抗層の一部を低抵抗化処理することにより所定の間隔を離して少なくとも2つの低抵抗領域を形成する低抵抗化処理工程であって、該2つの低抵抗領域に挟まれた低抵抗化処理が施されなかった領域(未低抵抗化領域)が、平面上、前記ゲート電極の内側に形成され、及び
(6)前記2つの低抵抗領域の一方と接してソース電極及び他方と接してドレイン電極を形成するソース・ドレイン電極形成工程を有することを特徴とする薄膜電界効果型トランジスタの製造方法。
<2> 前記未低抵抗化領域の電気伝導度が10−9Scm−1以下であることを特徴とする<1>に記載の薄膜電界効果型トランジスタの製造方法。
<3> 前記低抵抗領域の電気伝導度が10−8Scm−1以上であることを特徴とする<1>又は<2>に記載の薄膜電界効果型トランジスタの製造方法。
<4> 前記低抵抗化処理が酸素によるプラズマ照射であることを特徴とする<1>〜<3>のいずれかに記載の薄膜電界効果型トランジスタの製造方法。
<5> 前記低抵抗化処理がUVオゾン処理であることを特徴とする<1>〜<3>のいずれかに記載の薄膜電界効果型トランジスタの製造方法。
<6> 前記活性層の電気伝導度が10−6Scm−1以上102Scm−1未満であることを特徴とする<1>〜<5>のいずれかに記載の薄膜電界効果型トランジスタの製造方法。
<7> 前記抵抗層の膜厚が前記活性層の膜厚より厚いことを特徴とする<1>〜<6>のいずれかに記載の薄膜電界効果型トランジスタの製造方法。
<8> 前記酸化物半導体がアモルファス酸化物半導体であることを特徴とする<1>〜<7>のいずれかに記載の薄膜電界効果型トランジスタの製造方法。
<9> 前記活性層の酸素濃度が前記抵抗層の酸素濃度より低いことを特徴とする<8>に記載の薄膜電界効果型トランジスタの製造方法。
<10> 前記酸化物半導体がIn、GaおよびZnからなる群より選ばれる少なくとも1種若しくはこれらの複合酸化物を含むことを特徴とする<8>又は<9>に記載の薄膜電界効果型トランジスタの製造方法。
<11> 前記酸化物半導体が前記InおよびZnを含有し、前記抵抗層のZnとInの組成比(Inに対するZnの比率Zn/Inで表す)が前記活性層の組成比Zn/Inより大きいことを特徴とする<10>に記載の薄膜電界効果型トランジスタの製造方法。
<12> 前記基板が可撓性樹脂基板であることを特徴とする<1>〜<11>のいずれかに記載の薄膜電界効果型トランジスタの製造方法。
<13> <1>〜<12>のいずれかに記載の製造方法によって製造された薄膜電界効果型トランジスタ。
【発明の効果】
【0009】
本発明によると、高ON/OFF比を示し、且つ駆動安定性に優れた薄膜電界効果型トランジスタの製造方法およびそれを用いた薄膜電界効果型トランジスタを提供することができる。特に、可撓性基板を用いたフイルム(フレキシブル)TFTとして有用な薄膜電界効果型トランジスタの製造方法およびそれを用いた薄膜電界効果型トランジスタを提供することができる。
【発明を実施するための最良の形態】
【0010】
1.薄膜電界効果型トランジスタ
本発明の薄膜電界効果型トランジスタは、絶縁基板上に少なくとも、ゲート電極を形成する工程、該ゲート電極を被覆してゲート絶縁膜を形成する工程、該ゲート絶縁膜に接して酸化物半導体よりなる活性層を形成する工程、該活性層に接して該活性層より低い電気伝導度を有する酸化物半導体よりなる抵抗層を形成する工程、該抵抗層の一部を低抵抗化処理することにより所定の間隔を離して少なくとも2つの低抵抗領域を形成する低抵抗化処理工程であって、該2つの低抵抗領域に挟まれた低抵抗化処理が施されなかった領域(未低抵抗化領域)が、平面上、前記ゲート電極の内側に形成され、前記2つの低抵抗領域の一方と接してソース電極及び他方と接してドレイン電極を形成するソース・ドレイン電極形成工程を有する薄膜電界効果型トランジスタの製造方法によって製造される。
【0011】
本発明に於ける抵抗層は、活性層に対する保護層として機能し、雰囲気の変化に起因するTFTの動作変動を防止し、あるいは薄膜電界効果型トランジスタの保護に用いられる非フッ素化樹脂に直接接触するのを防止し、閾値変動を防止する機能を発揮する。一方、抵抗層のソース電極及びドレイン電極に接触する領域は低抵抗化処理により電気伝導度が増大し、活性層とソース電極及びドレイン電極との十分な電気的導通性を有する。
【0012】
さらに、本発明によれば、活性層の酸化物半導体が高い移動度であっても、OFF電流を抑制し高いON/OFF比のTFTを提供することができる。
【0013】
本発明の製造方法に拠れば、特開2007−73705号公報や特開2007−299913号公報に開示されているような新たな保護層を設ける必要がなく、製造工程が簡易である。
【0014】
また、本発明者らによる検討の結果、酸化物半導体層は、プラズマ照射やUVオゾン処理によってその電気伝導度を高くできることが見出され、低抵抗化処理工程が、工業的に高い生産性で実現できることが見出された。
【0015】
好ましくは、抵抗層の未抵抗化領域の電気伝導度が10−9Scm−1以下であり、より好ましくは、10−10Scm−1以下である。
好ましくは、低抵抗化処理によって、低抵抗化処理工程後の電気伝導度が10−8Scm−1以上に上昇する。より好ましくは、10−6Scm−1以上、さらに好ましくは100Scm−1以上である。
より低抵抗な程、活性層とソース電極及びドレイン電極のコンタクト抵抗が小さくなるので、より好ましい。
【0016】
好ましくは、活性層の電気伝導度が10−6Scm−1以上102Scm−1未満であり、より好ましくは10−4Scm−1以上102Scm−1未満であり、さらに好ましくは10−1Scm−1以上102Scm−1未満である。
活性層の電気伝導度が10−6Scm−1未満ではTFTとして動作しなくなるので好ましくなく、102Scm−1以上では導電体となる為好ましくない。
【0017】
本発明に於ける未低抵抗化領域とゲート電極の平面上の位置関係は、断面模式図(例えば図1)では、それぞれ未低抵抗化領域とゲート電極の幅と相対的位置関係によって表される。「未低抵抗化領域が、平面上、前記ゲート電極の内側に形成される」とは、断面模式図上で、未低抵抗化領域の幅がゲート電極の幅と同一若しくはそれより狭く、且つ、ゲート電極の直上に形成され、未低抵抗化領域の端部がゲート電極の端部と一致するか若しくはそれより内部に位置することを意味する。
未低抵抗化領域とゲート電極の幅の差(図1では(d+d’)で表される)は、0μm以上50μm以下が好ましく、より好ましくは0μm以上20μm以下、さらに好ましくは、0μm以上5μm以下である。
未低抵抗化領域がゲート電極面を超えてゲート電極が存在しない領域まで伸びて形成した場合、TFT動作時のON電流が低くなる、或いは動作できなくなるので好ましくない。
【0018】
好ましくは、抵抗層の膜厚が前記活性層の膜厚より厚い。
好ましくは、酸化物半導体がアモルファス酸化物半導体である。
好ましくは、活性層の酸素濃度が前記抵抗層の酸素濃度より低い。
好ましくは、酸化物半導体がIn、GaおよびZnからなる群より選ばれる少なくとも1種若しくはこれらの複合酸化物を含む。より好ましくは、酸化物半導体が前記InおよびZnを含有し、抵抗層のZnとInの組成比(Inに対するZnの比率Zn/Inで表す)が活性層の組成比Zn/Inより大きい。
好ましくは、基板が可撓性樹脂基板である。
【0019】
1)構造
次に、図面を用いて、詳細に本発明における薄膜電界効果型トランジスタの構造及びその製造方法を説明する。
図1は、本発明の製造方法によって得られる薄膜電界効果型トランジスタであって、逆スタガ構造の一例を示す模式図である。絶縁基板1は、プラスチックフィルムなどの可撓性基板の場合、基板の一方の面に絶縁層を配した絶縁基板が用いられる。該絶縁層の上にゲート電極2、ゲート絶縁膜3、活性層4、及び抵抗層6が設置される。抵抗層6の内のソース電極及びドレイン電極と接触する領域は、低抵抗化処理されて低抵抗化層7−1、7−2を形成する。低抵抗化処理されなかった未低抵抗化領域6−2の幅は、ゲート電極2の幅に比べて狭く(隙間d、d’:(ゲート電極の幅)−(未低抵抗化領域の幅)>0)、ゲート電極面内に配置される。
【0020】
該低抵抗化層7−1、7−2の上にパターン化されてソース電極5−2とドレイン電極5−1が設置される。ソース電極5−2の電気的接続部分を除いて、得られた積層体の表面全体を保護膜8が被覆している。活性層4の表面は、抵抗層6によって保護膜6と直接接触が断たれている。また、活性層4とソース電極5−2,ドレイン電極5−1との間は低抵抗化層7−1,7−2によって電気的に接続されている。
従って、該構成に拠れば保護膜にエポキシ樹脂やアクリル樹脂等の封止樹脂を用いても、TFT動作の閾値変動を小さく保持することができる。
さらに、活性層に、特開2006−165529号公報に開示されている酸化物半導体、例えばIn−Ga−Zn−O系の酸化物半導体を用いることにより、高い電子移動度を得ることができる。本発明における活性層と抵抗層の積層構造によれば、薄膜電界効果型トランジスタがゲート電極に電圧が印加されたONの状態では、チャネルとなる活性層が大きい電気伝導度を有しているため、トランジスタの電界効果移動度は高くなり、高ON電流が得られる。OFFの状態では抵抗層の電気伝導度が小さい為に、抵抗層の抵抗が高いことから、OFF電流が低く保たれるために、ON/OFF比特性が改良される。
【0021】
図2〜図9は、本発明による薄膜電界効果型トランジスタの製造工程の一例を示す模式図である。
絶縁基板1の絶縁面の上にゲート電極2がパターン化され設置される(図3)。その上に、順に、ゲート絶縁膜3、活性層4、抵抗層6が設置される(図4〜図6)。続いて、フォトリソグラフィー法によりレジスト膜からなるマスクを形成する。該マスクを介して酸素プラズマ放射やUVオゾン照射等の低抵抗化処理を行う(図7)。該低抵抗化処理工程を経ると該照射を被爆した箇所の電気抵抗が低下し、低抵抗化領域7−1,7−2が形成される。低抵抗化領域7−1と7−2に挟まれて、レジストで保護されて低抵抗化処理を受けなかった領域(未低抵抗化領域6−2)が形成される。低抵抗化領域の抵抗の低下率は、照射エネルギー強度及び照射時間によって制御することができる(図8)。本発明においては、電気抵抗は電気伝導度の逆数であり、抵抗の低下は電気伝導度の増加を意味し、電気伝導度の値によって低抵抗化を定量的に表現することができる。
【0022】
低抵抗化工程の後に、低抵抗化された領域に接してドレイン電極5−1、及びソース電極5−2が設置される。本発明に於いて、ドレイン電極5−1、及びソース電極5−2はそれぞれ少なくとも一部が低抵抗化領域に接していれば良い。
【0023】
図10〜図13は、本発明の別の態様の低抵抗化工程による製造工程を示す模式図である。図2〜図6の工程は上記の第1の態様と共通である。抵抗層6を形成した後、ソース電極及びドレイン電極が設置される領域のみ露出したレジストパターンをフォトリソグラフィー法により形成する(図10)。該レジストパターンをマスクにして酸素プラズマ放射やUVオゾン照射等の低抵抗化処理を行う(図10)。該照射を被爆した箇所の電気抵抗が低下する(図11)。その上から、ソース電極及びドレイン電極を形成する電極層を全面に形成する(図12)。その後にリフトオフ法によりレジスト膜を剥離すると、レジスト上に形成された電極層はレジストと共に除去されるので、低抵抗化処理された箇所にのみ電極層が残留し、それぞれドレイン電極15−1、及びソース電極15−2が形成される(図13)。
【0024】
図14は、本発明の製造方法によって得られる別の態様の薄膜電界効果型トランジスタである。図1と同様の構成を有するが、ゲート電極と未低抵抗化領域が平面上重なり合っている(隙間d、d’=0;(ゲート電極の幅)−(未低抵抗化領域の幅)=0)。
図15は、比較の態様の薄膜電界効果型トランジスタである。図1と同様の構成を有するが、ゲート電極面の幅より未低抵抗化領域の幅が広い(隙間d、d’:(ゲート電極の幅)−(未低抵抗化領域の幅)<0)。
【0025】
2)電気伝導度
本発明における活性層及び抵抗層の電気伝導度について説明する。
電気伝導度とは、物質の電気伝導のしやすさを表す物性値であり、物質のキャリア濃度n、電気素量をe、キャリア移動度μとすると物質の電気伝導度σは以下の式で表される。
σ=neμ
活性層又は抵抗層がn型半導体である時はキャリアは電子であり、キャリア濃度とは電子キャリア濃度を、キャリア移動度とは電子移動度を示す。同様に又は抵抗層がp型半導体ではキャリアは正孔であり、キャリア濃度とは、正孔キャリア濃度を、キャリア移動度とは正孔移動度を示す。尚、物質のキャリア濃度とキャリア移動度とは、ホール測定により求めることができる。
【0026】
<電気伝導度の求め方>
厚みが分かっている膜のシート抵抗を測定することにより、膜の電気伝導度を求めることができる。半導体の電気伝導度は温度より変化するが、本文記載の電気伝導度は、室温(20℃)での電気伝導度を示す。
【0027】
3)ゲート絶縁膜
ゲート絶縁膜としては、SiO2、SiNx、SiON、Al2O3、Y2O3、Ta2O5、HfO2等の絶縁体、又はそれらの化合物を少なくとも二つ以上含む混晶化合物が用いられる。また、ポリイミドのような高分子絶縁体もゲート絶縁膜として用いることができる。
【0028】
ゲート絶縁膜の膜厚としては10nm〜10μmが好ましい。ゲート絶縁膜はリーク電流を減らす、電圧耐性を上げる為に、ある程度膜厚を厚くする必要がある。しかし、ゲート絶縁膜の膜厚を厚くすると、TFTの駆動電圧の上昇を招く結果となる。その為、ゲート絶縁膜の膜厚は無機絶縁体だと50nm〜1000nm、高分子絶縁体だと0.5μm〜5μmで用いられることが、より好ましい。特に、HfO2のような高誘電率絶縁体をゲート絶縁膜に用いると、膜厚を厚くしても、低電圧でのTFT駆動が可能であるので、特に好ましい。
【0029】
4)活性層、抵抗層
本発明に用いられる活性層及び抵抗層には、酸化物半導体を用いることが好ましい。特にアモルファス酸化物半導体がさらに好ましい。酸化物半導体、特にアモルファス酸化物半導体は、低温で成膜可能である為に、プラスティックのような可撓性のある樹脂基板に作製が可能である。低温で作製可能な良好なアモルファス酸化物半導体としては、特開2006−165529号公報に開示されているような、Inを含む酸化物、InとZnを含む酸化物、In、Ga及びZnを含有する酸化物であり、組成構造としては、InGaO3(ZnO)m(mは6未満の自然数)のものが好ましいことが知られている。これらは、キャリアが電子のn型半導体である。もちろん、ZnO・Rh2O3、CuGaO2、SrCu2O2のようなp型酸化物半導体を活性層及び抵抗層に用いても良い。
【0030】
具体的に本発明に係るアモルファス酸化物半導体は、In−Ga−Zn−Oを含み構成され、結晶状態における組成がInGaO3(ZnO)m(mは6未満の自然数)で表されるアモルファス酸化物半導体が好ましい。特に、InGaZnO4がより好ましい。この組成のアモルファス酸化物半導体の特徴としては、電気伝導度が増加するにつれ、電子移動度が増加する傾向を示す。また、電気伝導度を制御するには、成膜中の酸素分圧より制御が可能であることが特開2006−165529号公報に開示されている。
もちろん、活性層及び抵抗層には酸化物半導体だけではなく、Si、Geなどの無機半導体、GaAs等の化合物半導体、ペンタセン、ポリチオフェン等の有機半導体材料、カーボンナノチューブ等にも適応可能である。
【0031】
<活性層及び抵抗層の電気伝導度>
本発明における活性層は、ゲート絶縁膜に近接し、ソース電極及びドレイン電極に近接する抵抗層より高い電気伝導度を有することを特徴とする。
好ましくは、前記活性層の電気伝導度が10−6Scm−1以上102Scm−1未満である。より好ましくは10−4Scm−1以上102Scm−1未満であり、さらに好ましくは10−1Scm−1以上102Scm−1未満である。
抵抗層の電気伝導度は、低抵抗化処理を受ける以前には、好ましくは10−9Scm−1以下であり、より好ましくは10−10Scm−1以下である。
【0032】
<活性層と抵抗層の膜厚>
抵抗層の膜厚が活性層の膜厚より厚いことが好ましい。より好ましくは、抵抗層の膜厚/活性層の膜厚比が1を越え100以下、さらに好ましくは1を越え10以下である。
活性層の膜厚は、1nm以上100nm以下が好ましく、より好ましくは2.5nm以上30nm以下である。抵抗層の膜厚は、5nm以上500nm以下が好ましく、より好ましくは10nm以上100nm以下である。低抵抗化処理された領域の厚みは、抵抗層の厚み、即ち未低抵抗化領域の厚みに等しい。
【0033】
上記の構成の活性層及び抵抗層を用いることにより、ON/OFF比が106以上のトランジスタ特性を実現できる。
【0034】
<電気伝導度の調整手段>
電気伝導度の調整手段としては、活性層及び抵抗層が酸化物半導体である場合は下記の手段を挙げることが出来る。
【0035】
(1)酸素欠陥による調整
酸化物半導体において、酸素欠陥ができると、キャリア電子が発生し、電気伝導度が大きくなることが知られている。よって、酸素欠陥量を調整することにより、酸化物半導体の電気伝導度を制御することが可能である。酸素欠陥量を制御する具体的な方法としては、成膜中の酸素分圧、成膜後の後処理時の酸素濃度と処理時間等がある。ここでいう後処理とは、具体的に100℃以上の熱処理、酸素プラズマ、UVオゾン処理がある。これらの方法の中でも、生産性の観点から成膜中の酸素分圧を制御する方法が好ましい。成膜中の酸素分圧を調整することにより、酸化物半導体の電気伝導度の制御ができることは、特開2006−165529号公報に開示されており、本手法を利用することができる。
【0036】
(2)組成比による調整
酸化物半導体の金属組成比を変えることにより、電気伝導度が変化することが知られている。例えば、InGaZn1−XMgXO4において、Mgの比率が増えていくと、電気伝導度が小さくなることが、特開2006−165529号公報に開示されている。また、(In2O3)1−X(ZnO)Xの酸化物系において、Zn/In比が10%以上では、Zn比率が増加するにつれ、電気伝導度が小さくなることが報告されている(「透明導電膜の新展開II」シーエムシー出版 P.34−35)。これら組成比を変える具体的な方法としては、例えば、スパッタによる成膜方法においては、組成比が異なるターゲットを用いる。または、多元のターゲットにより、共スパッタし、そのスパッタレートを個別に調整することにより、膜の組成比を変えることが可能である。
【0037】
(3)不純物による調整
酸化物半導体に、Li,Na,Mn,Ni,Pd,Cu,Cd,C,N,又はP等の元素を不純物として添加することにより、電子キャリア濃度を減少させること、つまり電気伝導度を小さくすることが可能であることが、特開2006−165529号公報に開示されている。不純物を添加する方法としては、酸化物半導体と不純物元素とを共蒸着により行う、成膜された酸化物半導体膜に不純物元素のイオンをイオンドープ法により行う等がある。
【0038】
(4)酸化物半導体材料による調整
上記(1)〜(3)においては、同一酸化物半導体系での電気伝導度の調整方法を述べたが、もちろん酸化物半導体材料を変えることにより、電気伝導度を変えることができる。例えば、一般的にSnO2系酸化物半導体は、In2O3系酸化物半導体に比べて電気伝導度が小さいことが知られている。このように酸化物半導体材料を変えることにより、電気伝導度の調整が可能である。特に電気伝導度の小さい酸化物材料としては、Al2O3、Ga2O3、ZrO2、Y2O3、Ta2O3、MgO、又はHfO3等の酸化物絶縁体材料が知られており、これらを用いることも可能である。
電気伝導度を調整する手段としては、上記(1)〜(4)の方法を単独に用いても良いし、組み合わせても良い。
【0039】
<活性層及び抵抗層の形成方法>
活性層及び抵抗層の成膜方法は、酸化物半導体の多結晶焼結体をターゲットとして、気相成膜法を用いるのが良い。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法(PLD法)が適している。さらに、量産性の観点から、スパッタリング法が好ましい。
【0040】
例えば、RFマグネトロンスパッタリング蒸着法により、真空度及び酸素流量を制御して成膜される。酸素流量が多いほど電気伝導度を小さくすることができる。
【0041】
成膜した膜は、周知のX線回折法によりアモルファス膜であることが確認できる。
また、膜厚は触針式表面形状測定により求めることができる。組成比は、RBS(ラザフォード後方散乱)分析法により求めることができる。
【0042】
5)低抵抗化処理
本発明に於ける低抵抗化処理は、抵抗層の電気伝導度を低下させ、ソース電極及びドレイン電極と活性層とを電気的接続するものである。
好ましくは、低抵抗化処理後の抵抗層の電気伝導度(低抵抗化領域の電気伝導度)は、10−8Scm−1以上である。より好ましくは、10−6Scm−1以上、さらに好ましくは100Scm−1以上である。
【0043】
低抵抗化処理手段としては、酸化物半導体が酸素濃度によって電気伝導度が異なることを利用して、酸素によるプラズマ照射、UVオゾン処理などを好ましく利用することができる。低下率は、プラズマ照射の照射エネルギー強度、UVオゾン処理におけるオゾン発生濃度及び照射時間によって制御することができる。プラズマ照射装置、UVオゾン処理装置は特に制限されるものではなく、一般に市販されている装置を利用することができる。
【0044】
6)ゲート電極
本発明におけるゲート電極としては、例えば、Al、Mo、Cr、Ta、Ti、Au、またはAg等の金属、Al−Nd、APC等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ゲート電極の厚みは、10nm以上1000nm以下とすることが好ましい。
【0045】
電極の成膜法は特に限定されることはなく、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。例えば、ITOを選択する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法等に従って行うことができる。またゲート電極の材料として有機導電性化合物を選択する場合には湿式製膜法に従って行うことができる。
【0046】
7)ソース電極及びドレイン電極
本発明におけるソース電極及びドレイン電極材料として、例えば、Al、Mo、Cr、Ta、Ti、Au、またはAg等の金属、Al−Nd、APC等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ソース電極及びドレイン電極の厚みは、10nm以上1000nm以下とすることが好ましい。
【0047】
電極の製膜法は特に限定されることはなく、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。例えば、ITOを選択する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法等に従って行うことができる。またソース電極及びドレイン電極の材料として有機導電性化合物を選択する場合には湿式製膜法に従って行うことができる。
【0048】
8)基板
本発明に用いられる基板は特に限定されることはなく、例えばYSZ(ジルコニア安定化イットリウム)、ガラス等の無機材料、ポリエチレンテレフタレ−ト、ポリブチレンテレフタレ−ト、ポリエチレンナフタレ−ト等のポリエステル、ポリスチレン、ポリカ−ボネ−ト、ポリエ−テルスルホン、ポリアリレ−ト、アリルジグリコ−ルカ−ボネ−ト、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ(クロロトリフルオロエチレン)等の合成樹脂等の有機材料、などが挙げられる。前記有機材料の場合、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れていることが好ましい。
【0049】
本発明においては特に可撓性基板が好ましく用いられる。可撓性基板に用いる材料としては、透過率の高い有機プラスチックフィルムが好ましく、例えばポリエチレンテレフタレート、ポリブチレンフタレート、ポリエチレンナフタレート等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルスルホン、ポリアリレート、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ(クロロトリフルオロエチレン)等のプラスティックフィルムを用いることができる。また、フィルム状プラスティック基板には、絶縁性が不十分の場合は絶縁層、水分や酸素の透過を防止するためのガスバリア層、フィルム状プラスティック基板の平坦性や電極や活性層との密着性を向上するためのアンダーコート層等を備えることも好ましい。
【0050】
ここで、可撓性基板の厚みは、50μm以上500μm以下とすることが好ましい。これは、可撓性基板の厚みを50μm未満とした場合には、基板自体が十分な平坦性を保持することが難しいためである。また、可撓性基板の厚みを500μmよりも厚くした場合には、基板自体を自由に曲げることが困難になる、すなわち基板自体の可撓性が乏しくなるためである。
【0051】
9)保護絶縁膜
必要によって、TFT上に保護絶縁膜を設けても良い。保護絶縁膜は、活性層または抵抗層の半導体層を大気による劣化から保護する目的や、TFT上に作製される電子デバイスとを絶縁する目的がある。
【0052】
その具体例としては、MgO、SiO、SiO2、Al2O3、GeO、NiO、CaO、BaO、Fe2O3、Y2O3、又はTiO2等の金属酸化物、SiNx、SiNxOy等の金属窒化物、MgF2、LiF、AlF3、又はCaF2等の金属フッ化物、ポリエチレン、ポリプロピレン、ポリメチルメタクリレート、ポリイミド、ポリウレア、ポリテトラフルオロエチレン、ポリクロロトリフルオロエチレン、ポリジクロロジフルオロエチレン、クロロトリフルオロエチレンとジクロロジフルオロエチレンとの共重合体、テトラフルオロエチレンと少なくとも1種のコモノマーとを含むモノマー混合物を共重合させて得られる共重合体、共重合主鎖に環状構造を有する含フッ素共重合体、吸水率1%以上の吸水性物質、吸水率0.1%以下の防湿性物質等が挙げられる。
【0053】
保護絶縁膜の形成方法については、特に限定はなく、例えば、真空蒸着法、スパッタリング法、反応性スパッタリング法、MBE(分子線エピタキシ)法、クラスターイオンビーム法、イオンプレーティング法、プラズマ重合法(高周波励起イオンプレーティング法)、プラズマCVD法、レーザーCVD法、熱CVD法、ガスソースCVD法、コーティング法、印刷法、又は転写法を適用できる。
【0054】
10)後処理
必要によって、TFTの後処理として、熱処理を行っても良い。熱処理としては、温度100℃以上で、大気下または窒素雰囲気下で行う。熱処理を行う工程としては、半導体層を成膜の後でも良いし、TFT作製工程の最後に行っても良い。熱処理を行うことにより、TFTの特性の面内バラつきが抑制される、駆動安定性が向上する等の効果がある。
【0055】
2.表示装置
本発明の電界効果型薄膜トランジスタは、液晶やEL素子を用いた画像表示装置、特に平面薄型表示装置(Flat Panel Display:FPD)に好ましく用いられる。より好ましくは、基板に有機プラスチックフィルムのような可撓性基板を用いたフレキシブル表示装置に用いられる。特に、本発明の電界効果型薄膜トランジスタは、移動度が高いことから有機EL素子を用いた表示装置、フレキシブル有機EL表示装置に最も好ましく用いられる。
【0056】
(応用)
本発明の電界効果型薄膜トランジスタは、上記表示装置、特にFPDのスイッチング素子、駆動素子として用いられ、携帯電話ディスプレイ、パーソナルデジタルアシスタント(PDA)、コンピュータディスプレイ、自動車の情報ディスプレイ、TVモニター、あるいは一般照明を含む広い分野で幅広い分野で応用される。
また、本発明の電界効果型薄膜トランジスタは、表示装置以外にも、有機プラスチックフィルムのような可撓性基板上に本発明の電界効果型薄膜トランジスタを形成し、ICカードやIDタグなどに幅広く応用が可能である。
【実施例】
【0057】
以下に、本発明の薄膜電界効果型トランジスタについて、実施例により説明するが、本発明はこれら実施例により何ら限定されるものではない。
【0058】
実施例1
1.TFT素子の作製
1)比較のTFT素子Aの作製
下記により基準となる低抵抗化処理を施さないTFT素子Aを作製した。
基板としては、無アルカリガラス板(コーニング社、品番NO.1737)を用いた。
純水15分→アセトン15分→純水15分の順で超音波洗浄を行った前記基板上に、ゲート電極としてMoを40nmに成膜した。Moの成膜には、DCマグネトロンスパッタリング法(スパッタリング条件:DCパワー380W、スパッタガスAr=13sccm、圧力0.4Pa、144sec)にて行った。フォトリソグラフィー+エッチング法によりパターン化した。
【0059】
次にゲート電極上に、下記のゲート絶縁膜の形成を行った。
ゲート絶縁膜:SiO2をRFマグネトロンスパッタ真空蒸着法(条件:ターゲットSiO2、成膜温度54℃、スパッタガスAr/O2=12/2sccm、RFパワー400W、成膜圧力0.4Pa、4172sec)にて200nm形成し、ゲート絶縁膜を設けた。ゲート絶縁膜SiO2のパターニングには、リフトオフ法により行った。
【0060】
次に、ゲート絶縁膜上に、下記条件でIGZOからなる活性層を厚み30nmに設けた。
活性層:InGaZnO4の組成を有する多結晶焼結体をターゲットとして、RFマグネトロンスパッタリング法により、Ar流量97sccm、O2流量1.5sccm、RFパワー200W、圧力0.4Pa、432secの条件で行った。
【0061】
次に、上記活性層上に、下記条件でIGZOからなる抵抗層を厚み40nmに設けた。
抵抗層:InGaZnO4の組成を有する多結晶焼結体をターゲットとして、RFマグネトロンスパッタリング法により、Ar流量13sccm、O2流量1.5sccm、RFパワー200W、圧力0.4Pa、720secの条件で行った。
【0062】
次いで、上記抵抗層の上にソース電極及びドレイン電極としてITOを40nmの厚みにRFマグネトロンスパッタリング法(条件:成膜温度43℃、スパッタガスAr=13sccm、RFパワー40W、成膜圧力0.4Pa、1573sec)にて、形成した。ソース電極およびドレイン電極のパターニングには、リフトオフ法により行った。
【0063】
2)低抵抗化処理を施したTFTの作製
図1で示される構成のTFTの作製例である。
上記の基準となるTFT素子の作製において、抵抗層を設置後、ソース電極及びドレイン電極を設置する前に、フォトリソグラフィー法によりレジストパターンを形成し、ソース電極及びドレイン電極が設置される領域に低抵抗化処理工程を施した。
TFTのサイズは、チャネル長を200μm、チャネル幅を1000μmとなるように、レジストにより保護される抵抗層の幅はゲート絶縁膜より5μm狭く形成した(d、d’=5μm)。
【0064】
<抵抗化処理条件>
A)UVオゾン処理
条件:60mW/cm2の強度でUVオゾン照射を行った。
B)O2プラズマ処理
条件:O20.2Sccm、RFパワー50Wの条件でO2プラズマ処理を行った。
【0065】
低抵抗化処理による抵抗層の電気伝導度の変化については、基板上に抵抗層のみを設置した測定用試料を作製し、TFT素子作製におけると同じ条件で抵抗化処理工程を施して得られたサンプルについて測定し、得られた値から計算し抵抗層の電気伝導度と代用した。
【0066】
−電気伝導度の測定方法−
物性測定用サンプルの電気伝導度は、サンプルの測定されたシート抵抗と膜厚から計算し求めた。ここで、シート抵抗をρ(Ω/□)、膜厚をd(cm)とすると、電気伝導度σ(Scm−1)は、σ=1/(ρ*d)として算出される。
本実施例において、物性測定用サンプルのシート抵抗107Ω/□未満の領域ではロレスタ−GP(三菱化学社製)、シート抵抗107Ω/□以上の領域ではハイテスタ−UP(三菱化学社製)を用いて20℃の環境下で行った。物性測定用サンプルの膜厚測定には触針式表面形状測定器DekTak−6M(ULVAC社製)を用いた。
【0067】
得られたUVオゾン処理、及びO2プラズマ処理時間と電気伝導度の関係を図16、17及び表1に示した。UVオゾン処理工程によって、電気伝導度は2.8×10−10Scm−1から照射時間とともに上昇し、30minで8.0×10−5Scm−1まで上昇した。一方、O2プラズマ処理工程によって、電気伝導度は2.8×10−10Scm−1から照射時間とともに上昇し、7minで3.6×100Scm−1まで上昇した。
以上より、UVオゾン処理、及びO2プラズマ処理時間の処理条件を変えることにより所望の値の電気伝導度まで上昇させることができることが判る。
【0068】
同様に活性層についても電気伝導度を測定した結果、1.0×10−4Scm−1であった。
【0069】
【表1】
【0070】
本発明のTFT素子1は、上記実験No.1の条件、即ちUVオゾン5分の低抵抗化処理を施した。その他の工程は比較のTFT素子Aの作製と全く同様に行った。
【0071】
2.性能評価
得られた各TFT素子について、ソース電極を0(ゼロ)Vとして、飽和領域ドレイン電圧Vd=+40V(ゲート電圧(Vg):−20V≦Vg≦+40V)でのTFT伝達特性の測定を行い、TFTの性能を評価した。TFT伝達特性の測定は、半導体パラメータ・アナライザー4156C(アジレントテクノロジー社製)を用いて行った。
【0072】
図18は、比較Aの素子と本発明の素子1のTFT伝達特性を示す電流−電圧特性曲線である。横軸はゲート電圧Vg、縦軸はドレイン電流Idである。
【0073】
−ON/OFF比の算出方法−
ON/OFF比はTFT伝達特性からドレイン電流Idにおける最大値Idmaxと最小値Idminとの比Idmax/Idminから求めた。
【0074】
図18のTFT伝達特性の測定結果から得られたTFT特性を表2に示した。表2の結果より、本発明の素子1は、ON/OFF比が高く優れた性能を示した。
一方、抵抗の電気伝導度の小さい比較素子AはTFTとして動作しなかった。
【0075】
【表2】
【0076】
以上より明らかなように、活性層上に電気伝導度の小さい抵抗層を設けた後、ソース電極及びドレイン電極と接続する部分を低抵抗化処理することにより、活性層とソース電極及びドレイン電極間のコンタクト抵抗が低くなり、良好なTFT特性を示すこと、さらにON/OFF比が高い性能を示すことが見出された。また、ここで得られた抵抗層の電気伝導度は10−6オーダーであり、表1に示すように処理時間等で10−6以上の電気伝導度にすることが可能で、その場合にコンタクト抵抗をさらに低くすることが可能である。
【0077】
実施例2
本発明の素子1の作製と同様にして、但し、ゲート電極の幅と未低抵抗化領域の幅を同一にし、ゲート電極と未低抵抗化領域とが重なり合った構成のTFT素子2を作製した(図14に示す構成)。
また、本発明の素子1の作製と同様にして、但し、ゲート電極の幅より未低抵抗化領域の幅が広く、未低抵抗化領域がゲート電極の領域をはみ出した構成の比較のTFT素子Bを作製した(図15に示す構成)。
得られた素子について、実施例1と同様にTFT性能を評価した結果、本発明の素子2はON/OFF比が高く、優れた性能を示したが、比較の素子BはON電流が低く、ON/OFF比が低い結果であった。
【図面の簡単な説明】
【0078】
【図1】本発明のTFT素子構造を示す模式図である。
【図2】本発明のTFT素子の製造方法について工程順を追って図2〜図9に示す。図2は基板である。
【図3】ゲート電極の形成工程である。
【図4】ゲート絶縁膜の形成工程である。
【図5】活性層の形成工程である。
【図6】抵抗層の形成工程である。
【図7】低抵抗化処理工程である。
【図8】低抵抗化処理された後の構成である。
【図9】ソース電極、ドレイン電極の形成工程である。
【図10】本発明の別の態様のTFT素子の製造方法について工程順を追って図10〜図13に示す。図10は低抵抗化処理工程である。
【図11】低抵抗化処理された後の構成である。
【図12】ソース電極、ドレイン電極の形成工程である。
【図13】リフトオフ工程後の構成である。
【図14】本発明の別の態様のTFT素子構造を示す模式図である。
【図15】比較のTFT素子構造を示す模式図である。
【図16】UV照射法による低抵抗化処理条件と電気抵抗の関係を示す実験データである。
【図17】O2プラズマ法による低抵抗化処理条件と電気抵抗の関係を示すデータである。
【図18】性能評価におけるTFTの閾値電圧(Vth)の求め方を示すグラフの模式図である。横軸はゲート電圧(Vg)を表し、縦軸はIsd(ソース・ドレイン間電流)を表す。
【特許請求の範囲】
【請求項1】
絶縁基板上に少なくとも、
(1)ゲート電極を形成する工程、
(2)該ゲート電極を被覆してゲート絶縁膜を形成する工程、
(3)該ゲート絶縁膜に接して酸化物半導体よりなる活性層を形成する工程、
(4)該活性層に接して該活性層より低い電気伝導度を有する酸化物半導体よりなる抵抗層を形成する工程、
(5)該抵抗層の一部を低抵抗化処理することにより所定の間隔を離して少なくとも2つの低抵抗領域を形成する低抵抗化処理工程であって、該2つの低抵抗領域に挟まれた低抵抗化処理が施されなかった領域(未低抵抗化領域)が、平面上、前記ゲート電極の内側に形成され、及び
(6)前記2つの低抵抗領域の一方と接してソース電極及び他方と接してドレイン電極を形成するソース・ドレイン電極形成工程を有することを特徴とする薄膜電界効果型トランジスタの製造方法。
【請求項2】
前記未低抵抗化領域の電気伝導度が10−9Scm−1以下であることを特徴とする請求項1に記載の薄膜電界効果型トランジスタの製造方法。
【請求項3】
前記低抵抗領域の電気伝導度が10−8Scm−1以上であることを特徴とする請求項1又は請求項2に記載の薄膜電界効果型トランジスタの製造方法。
【請求項4】
前記低抵抗化処理が酸素によるプラズマ照射であることを特徴とする請求項1〜請求項3のいずれか1項に記載の薄膜電界効果型トランジスタの製造方法。
【請求項5】
前記低抵抗化処理がUVオゾン処理であることを特徴とする請求項1〜請求項3のいずれか1項に記載の薄膜電界効果型トランジスタの製造方法。
【請求項6】
前記活性層の電気伝導度が10−6Scm−1以上102Scm−1未満であることを特徴とする請求項1〜請求項5のいずれか1項に記載の薄膜電界効果型トランジスタの製造方法。
【請求項7】
前記抵抗層の膜厚が前記活性層の膜厚より厚いことを特徴とする請求項1〜請求項6のいずれか1項に記載の薄膜電界効果型トランジスタの製造方法。
【請求項8】
前記活性層及び抵抗層の酸化物半導体がアモルファス酸化物半導体であることを特徴とする請求項1〜請求項7のいずれか1項に記載の薄膜電界効果型トランジスタの製造方法。
【請求項9】
前記活性層の酸素濃度が前記抵抗層の酸素濃度より低いことを特徴とする請求項8に記載の薄膜電界効果型トランジスタの製造方法。
【請求項10】
前記酸化物半導体がIn、GaおよびZnからなる群より選ばれる少なくとも1種若しくはこれらの複合酸化物を含むことを特徴とする請求項8又は請求項9に記載の薄膜電界効果型トランジスタの製造方法。
【請求項11】
前記酸化物半導体が前記InおよびZnを含有し、前記抵抗層のZnとInの組成比(Inに対するZnの比率Zn/Inで表す)が前記活性層の組成比Zn/Inより大きいことを特徴とする請求項10に記載の薄膜電界効果型トランジスタの製造方法。
【請求項12】
前記基板が可撓性樹脂基板であることを特徴とする請求項1〜請求項11のいずれか1項に記載の薄膜電界効果型トランジスタの製造方法。
【請求項13】
請求項1〜請求項12のいずれか1項に記載の製造方法によって製造された薄膜電界効果型トランジスタ。
【請求項1】
絶縁基板上に少なくとも、
(1)ゲート電極を形成する工程、
(2)該ゲート電極を被覆してゲート絶縁膜を形成する工程、
(3)該ゲート絶縁膜に接して酸化物半導体よりなる活性層を形成する工程、
(4)該活性層に接して該活性層より低い電気伝導度を有する酸化物半導体よりなる抵抗層を形成する工程、
(5)該抵抗層の一部を低抵抗化処理することにより所定の間隔を離して少なくとも2つの低抵抗領域を形成する低抵抗化処理工程であって、該2つの低抵抗領域に挟まれた低抵抗化処理が施されなかった領域(未低抵抗化領域)が、平面上、前記ゲート電極の内側に形成され、及び
(6)前記2つの低抵抗領域の一方と接してソース電極及び他方と接してドレイン電極を形成するソース・ドレイン電極形成工程を有することを特徴とする薄膜電界効果型トランジスタの製造方法。
【請求項2】
前記未低抵抗化領域の電気伝導度が10−9Scm−1以下であることを特徴とする請求項1に記載の薄膜電界効果型トランジスタの製造方法。
【請求項3】
前記低抵抗領域の電気伝導度が10−8Scm−1以上であることを特徴とする請求項1又は請求項2に記載の薄膜電界効果型トランジスタの製造方法。
【請求項4】
前記低抵抗化処理が酸素によるプラズマ照射であることを特徴とする請求項1〜請求項3のいずれか1項に記載の薄膜電界効果型トランジスタの製造方法。
【請求項5】
前記低抵抗化処理がUVオゾン処理であることを特徴とする請求項1〜請求項3のいずれか1項に記載の薄膜電界効果型トランジスタの製造方法。
【請求項6】
前記活性層の電気伝導度が10−6Scm−1以上102Scm−1未満であることを特徴とする請求項1〜請求項5のいずれか1項に記載の薄膜電界効果型トランジスタの製造方法。
【請求項7】
前記抵抗層の膜厚が前記活性層の膜厚より厚いことを特徴とする請求項1〜請求項6のいずれか1項に記載の薄膜電界効果型トランジスタの製造方法。
【請求項8】
前記活性層及び抵抗層の酸化物半導体がアモルファス酸化物半導体であることを特徴とする請求項1〜請求項7のいずれか1項に記載の薄膜電界効果型トランジスタの製造方法。
【請求項9】
前記活性層の酸素濃度が前記抵抗層の酸素濃度より低いことを特徴とする請求項8に記載の薄膜電界効果型トランジスタの製造方法。
【請求項10】
前記酸化物半導体がIn、GaおよびZnからなる群より選ばれる少なくとも1種若しくはこれらの複合酸化物を含むことを特徴とする請求項8又は請求項9に記載の薄膜電界効果型トランジスタの製造方法。
【請求項11】
前記酸化物半導体が前記InおよびZnを含有し、前記抵抗層のZnとInの組成比(Inに対するZnの比率Zn/Inで表す)が前記活性層の組成比Zn/Inより大きいことを特徴とする請求項10に記載の薄膜電界効果型トランジスタの製造方法。
【請求項12】
前記基板が可撓性樹脂基板であることを特徴とする請求項1〜請求項11のいずれか1項に記載の薄膜電界効果型トランジスタの製造方法。
【請求項13】
請求項1〜請求項12のいずれか1項に記載の製造方法によって製造された薄膜電界効果型トランジスタ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【公開番号】特開2010−40645(P2010−40645A)
【公開日】平成22年2月18日(2010.2.18)
【国際特許分類】
【出願番号】特願2008−199671(P2008−199671)
【出願日】平成20年8月1日(2008.8.1)
【出願人】(306037311)富士フイルム株式会社 (25,513)
【Fターム(参考)】
【公開日】平成22年2月18日(2010.2.18)
【国際特許分類】
【出願日】平成20年8月1日(2008.8.1)
【出願人】(306037311)富士フイルム株式会社 (25,513)
【Fターム(参考)】
[ Back to top ]