表示装置用基板、表示装置用基板の製造方法および表示装置
【課題】連続発振レーザビーム、あるいは擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜において、結晶異方性が存在したとしても、その結晶異方性によるトランジスタの特性差を抑制することができるとともに、実用上の設計およびプロセス制約を緩和することのできる表示装置用基板を提供する。
【解決手段】上記第1のトランジスタ5は、上記半導体膜5aにおける、結晶の長軸方向D2と、ソース領域からドレイン領域に向かう方向である半導体チャネル長方向D1とのなす角が、上記第2のトランジスタ6における上記なす角より大きく、上記第1のトランジスタ5に設けられた絶縁膜における絶縁膜容量の和Caは、上記第2のトランジスタ6に設けられた絶縁膜における絶縁膜容量の和Caより大きい。
【解決手段】上記第1のトランジスタ5は、上記半導体膜5aにおける、結晶の長軸方向D2と、ソース領域からドレイン領域に向かう方向である半導体チャネル長方向D1とのなす角が、上記第2のトランジスタ6における上記なす角より大きく、上記第1のトランジスタ5に設けられた絶縁膜における絶縁膜容量の和Caは、上記第2のトランジスタ6に設けられた絶縁膜における絶縁膜容量の和Caより大きい。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、表示装置用基板および表示装置用基板の製造方法に関し、さらには、上記表示装置用基板を備えた表示装置に関するものである。
【背景技術】
【0002】
近年、薄膜トランジスタ(Thin Film Transistor;以下、TFTと称する)において、半導体膜としては非晶質シリコン(a−Si)や多結晶シリコン(Poly−Si)が広く用いられている。多結晶シリコン(Poly−Si)は非晶質シリコン(a−Si)と比較して電子移動度が大きいため、TFTの高速動作が可能であり、従来は外付けの集積回路を使用していた周辺駆動回路もガラス基板上に集積する、いわゆるモノリシック化が可能となるため、画素を駆動するTFT以外にも広く用いられるようになっている。
【0003】
多結晶シリコン(Poly−Si)などの多結晶半導体膜を形成する方法としては、高温の熱処理に耐えられる高価な石英基板を用いて、高温熱処理により、非晶質シリコン(a−Si)を結晶化する方法があるが、基板が高価であるため、大型化が大変困難である。
【0004】
したがって、比較的安価なガラス基板を用いて、非晶質シリコン(a−Si)を結晶化する方法が注目されるようになった。
【0005】
このようなガラス基板を用いる方法においては、ガラス基板の熱変形を避けるために、一般的にレーザアニールが用いられる。
【0006】
上記レーザアニールの特徴としては、輻射加熱或いは伝導加熱を利用する高温熱処理法と比較して処理時間を大幅に短縮できることや、半導体膜を選択的、局所的に加熱して、基板に殆ど熱的損傷を与えないことなどが挙げられている。
【0007】
また、上記レーザアニール法に適用されるレーザ発振装置は、エキシマレーザに代表される気体レーザ発振装置、YAGレーザに代表される固体レーザ発振装置があり、これら装置は、レーザ光の照射によって半導体膜の表面層を数10ナノ〜数10マイクロ秒程度のごく短時間加熱して結晶化させるものとして知られている。
【0008】
さらに、レーザはその発振方法により、パルス発振と連続発振の2種類に大別される。パルス発振レーザは出力エネルギーが比較的高いため、ビームスポットの幅を広くして量産性を上げることができる。特に、ビームスポットの形状を光学系を用いて加工し、長さ10cm以上の線状にすると、基板へのレーザ光の照射を効率的に行うことができ、量産性をさらに高めることができる。そのため、非晶質半導体膜の結晶化には、パルス発振レーザが広く用いられている。
【0009】
一方、一般的に連続発振レーザは、パルス発振レーザに比べてその最大出力エネルギーが小さいため、ビームスポットのサイズが小さく、幅が数10μm程度から数mm程度である。したがって、上記ビームスポットを複数回走査して、結晶化する必要がある。
【0010】
しかし、近年、非晶質半導体膜の結晶化においてパルス発振レーザよりも連続発振レーザを用いる方が、半導体膜内に形成される結晶の粒径が大きくなることが見出された。半導体膜内の結晶粒径が大きくなると、該半導体膜を用いて形成されるTFTの電子移動度が高くなるため、連続発振レーザはにわかに脚光を浴び始めている。
【0011】
図11(a)は、CW(Continual Wave)固体レーザビーム102を複数回走査して、表示装置の画素領域および駆動回路形成領域101を結晶化する模様を示す概略図である。上図において、矢印は上記連続発振レーザビーム102の走査方向を示す。
【0012】
また、図11(b)は、上記固体レーザで結晶化された半導体膜の端面形状およびそのEBSD(Electron BackScatter Diffraction)の結果を示す。図示されているように、上記レーザビーム102の走査方向に沿って、結晶粒が細長く成長している。したがって、レーザビーム102の走査方向に沿って、結晶粒界が存在する。また、EBSDの結果においての色の違いは、形成された結晶ドメインの結晶方位の違いを示している。
【0013】
図11(b)に図示されているように、上記固体レーザで結晶化された半導体膜は、エキシマレーザで結晶化された半導体膜に比べて、結晶粒径が大きく、表面凹凸も小さいという利点があるものの、結晶粒が細長いために結晶異方性が存在し、結晶の成長方向によってその特性が異なるという課題がある。
【0014】
図12は、TFTの半導体チャネル膜における結晶の成長方向によってTFT素子の特性が異なることを示す図である。すなわち、結晶の長軸方向と、ソース領域からドレイン領域に向かう方向である半導体チャネル長方向とが平行である場合と垂直である場合とにおいての移動度の差を示している。図示されているように、上記半導体チャネル長方向と上記結晶の粒界とが略平行である場合と、略垂直である場合とでは、その移動度に略2倍の差が存在することとなる。これは、上記半導体チャネル長方向と上記結晶の粒界とが略垂直である場合には、キャリアの移動が上記結晶の粒界によって妨げられているからである。
【0015】
上記のような、TFTの半導体膜における結晶の成長方向によるTFT素子の特性ばらつきは、実用上において、設計およびプロセス制約となっており、これらの改善が強く要求されている。
【0016】
例えば、特許文献1には、エキシマレーザを用いて、多結晶シリコン薄膜の結晶粒を絶縁基板の面内において、特定の方向に異方成長させるとともに、薄膜トランジスタのゲート長方向に対して上記結晶粒が、ほぼ45度となるようにすることで、結晶異方性による薄膜トランジスタ素子の特性ばらつきを抑制する技術が掲載されている。
【0017】
図13(a)は、具体的なエキシマレーザの照射方法を示す図である。
【0018】
上図において、115はエキシマレーザのビーム形状を示しており、矢印116はエキシマレーザの走査方向を示している。また、111は、ガラス等の透明性を有する絶縁基板であり、絶縁基板111上の画素部112、ゲート駆動回路(ゲートドライバ)部113、ソース駆動回路(ソースドライバ)部114には、各々多結晶シリコン薄膜をトランジスタの能動層として用いた薄膜トランジスタ群が形成されている。
【0019】
図示されているように、上記エキシマレーザのビーム形状115は帯状に整形されており、エネルギーは長手方向において均一であり、短手方向においては強度分布を有する。このレーザビームを照射しながら、その長手方向と略直交する方向に基板またはレーザビームを移動させながら、照射加熱することにより、非晶質シリコン薄膜の多結晶化を行う。このとき、短手方向においては強度分布を有するエキシマレーザを用いて、上記のような加熱処理を行うと、多結晶化されたシリコン薄膜の結晶粒は円形形状とはならず、走査方向に細長い楕円形状となり、結晶粒子拡大部分に図示されているように、シリコン結晶粒125は明らかに長手方向と短手方向とが存在するような形状となる。
【0020】
また、図13(b)は、薄膜トランジスタのゲート長方向と結晶粒の関係を示すTFTの平面概念図である。
【0021】
121、122、123は、それぞれソース電極、ドレイン電極、ゲート電極を示しており、124は、ポリシリコン薄膜を、125は、シリコン結晶粒(細長いポリシリコン微結晶)を示す。図示されているように、薄膜トランジスタのゲート長方向と結晶粒の長手方向とがほぼ45度となるように薄膜トランジスタが形成されている。
【0022】
このような構成であるため、アレイ基板内において、全てのTFTの特性ばらつきが少ないTFTアレイ基板を作製することができ、したがって、表示均一性に優れた液晶表示装置を製造できるとともに、設計も大幅に容易になると記載されている。
【0023】
特許文献2には、CW(Continual Wave)レーザとして半導体励起(LD励起)の固体レーザ(DPSSレーザ)を用いて結晶化を行った高い移動度を実現できる多結晶半導体膜とダブルゲート構造を組み合わせることにより、Si−MOSFETに匹敵する特性を有するTFTを形成することができると記載されている。
【特許文献1】特開2000−243968号公報(公開日:2000年9月8日)
【特許文献2】特開2004−343018号公報(公開日:2004年12月2日)
【発明の開示】
【発明が解決しようとする課題】
【0024】
しかしながら、上記特許文献1に記載されている構成においては、TFTアレイ基板内の全ての薄膜トランジスタのゲート長方向と結晶粒の長手方向とがほぼ45度となるように薄膜トランジスタを形成しているため、TFTの特性ばらつきが少ないTFTアレイ基板を作製することはできるが、個々の薄膜トランジスタそのものの特性があまり向上されないため、回路部において要求される高速駆動能力を満足させることはできない。
【0025】
また、上記特許文献2においては、TFTの特性を向上させることのみに着目しているため、結晶粒の長軸とソース・ドレイン間を結ぶ方向とが略平行である場合については、記載されているが、結晶粒の長軸とソース・ドレイン間を結ぶ方向とが略垂直である場合については、何の記載もない。
【0026】
したがって、上記構成によっては、TFTの半導体チャネル膜における結晶の成長方向によるTFT素子の特性ばらつきに起因して生じる、実用上における設計およびプロセス制約を改善することはできない。
【0027】
本発明は、上記の問題点に鑑みてなされたものであり、連続発振レーザビーム、あるいは擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜において、結晶異方性(半導体膜の結晶の長軸方向と、トランジスタにおけるソース領域からドレイン領域に向かう方向(半導体チャネル長方向)とのなす角が均一ではないこと)が存在したとしても、その結晶異方性によるトランジスタの特性差を抑制することができるとともに、実用上の設計およびプロセス制約を緩和することのできる表示装置用基板、および表示装置用基板の製造方法を提供することを目的とする。
【0028】
また、上記表示装置用基板を備えることにより、より小型化および集積度を向上させることができる表示装置を提供することを目的とする。
【課題を解決するための手段】
【0029】
本発明の表示装置用基板は、上記の課題を解決するために、基板と、上記基板に設けられた、連続発振レーザビーム又は擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜と、上記半導体膜と接するように形成された少なくとも1層以上の絶縁膜と、ソース領域からドレイン領域に向かう方向である半導体チャネル長方向が異なる第1のトランジスタと第2のトランジスタとが設けられた表示装置用基板において、上記ソース領域及びドレイン領域と、上記第1のトランジスタ及び第2のトランジスタのチャンネル領域とは、上記半導体膜に形成されており、上記第1のトランジスタのゲート電極及び第2のトランジスタのゲート電極は、上記絶縁膜と接するように形成されており、上記第1のトランジスタにおける、上記半導体チャネル長方向と上記半導体膜の結晶の長軸方向とのなす角は、上記第2のトランジスタにおける上記なす角よりも大きく、上記第1のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和は、上記第2のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和より大きいことを特徴としている。
【0030】
また、本発明の表示装置用基板の製造方法は、上記の課題を解決するために、基板に、連続発振レーザビーム又は擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜と、ソース領域からドレイン領域に向かう方向である半導体チャネル長方向が異なる第1のトランジスタと第2のトランジスタと、上記半導体膜と接するように形成された少なくとも1層以上の絶縁膜とが設けられており、上記ソース領域及びドレイン領域と、上記第1のトランジスタ及び第2のトランジスタのチャンネル領域とが、上記半導体膜に形成されており、上記第1のトランジスタのゲート電極及び第2のトランジスタのゲート電極は、上記絶縁膜と接するように形成されており、上記第1のトランジスタにおける、上記半導体チャネル長方向と上記半導体膜の結晶の長軸方向とのなす角は、上記第2のトランジスタにおける上記なす角よりも大きい表示装置用基板の製造方法において、上記第1のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和が、上記第2のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和より大きくなるように、上記各絶縁膜を形成することを特徴としている。
【0031】
既に上述したように、連続発振レーザビーム、あるいは擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜においては、結晶粒が細長いために結晶異方性が存在し、結晶の成長方向によってその特性が異なることから、上記結晶の長軸方向と、ソース領域からドレイン領域に向かう方向である上記半導体チャネル長方向とが、略平行である場合は、略垂直である場合に比べて、その移動度が2倍近くとなる。このような、結晶の異方性によるトランジスタの特性差を考慮すると、実用上においては、上記結晶の長軸方向と上記半導体チャネル長方向とをある一定方向に揃えて用いることが必要となるため、設計およびプロセス上の制約が大きくなっている。
【0032】
本発明は、上記半導体膜に接するように設けられた少なくとも、一つ以上の絶縁膜の絶縁膜容量の和を調整することにより、上記結晶の異方性による特性差を抑制する構成となっている。これは、上記絶縁膜の絶縁膜容量の和を増加させると、上記半導体膜に及ぼす電界効果も大きくなり、移動度などを向上させることができるためである。
【0033】
上記構成によれば、上記第1のトランジスタは、上記半導体膜における、結晶の長軸方向と、ソース領域からドレイン領域に向かう方向である上記半導体チャネル長方向とのなす角が、上記第2のトランジスタにおける上記なす角より大きい。そのため、上記第1のトランジスタは、その移動度が、上記第2のトランジスタに相対的に劣るトランジスタとなる。
【0034】
そして、上記の構成によれば、特性の劣る第1のトランジスタの絶縁膜容量の和が、上記第2のトランジスタの絶縁膜容量の和よりも大きくなるように絶縁膜を設ける構成となっている。
【0035】
このような構成であるため、結晶の異方性によって生じる移動度の差などのトランジスタ間の特性差を抑制することができる。そのため、実用上の設計および製造プロセスにおいて、例えば、レーザビームの走査方向や半導体チャネル長方向などにある程度の自由度を持たせることができる。
【0036】
したがって、連続発振レーザビーム、あるいは擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜において、結晶異方性が存在したとしても、その結晶異方性によるトランジスタの特性差を抑制することができる。そして、実用上の設計およびプロセス制約を緩和することができるので、小型化および集積度を向上させることができる表示装置用基板および表示装置用基板の製造方法を実現することができる。
【0037】
なお、上記絶縁膜容量の和とは、上記半導体チャネル膜に接するように設けられている絶縁膜が一枚構成である場合には、その一枚の絶縁膜の容量をいい、上記絶縁膜が二枚構成である場合には、その二枚の絶縁膜のそれぞれの容量の和をいう。
【0038】
なお、上記絶縁膜容量の和を増加(または、減少)させる方法としては、上記半導体チャネル膜に接するように設けられる絶縁膜を一枚構成から二枚構成とする(または、二枚構成から一枚構成とする)、上記絶縁膜の膜厚を薄くする(または、厚くする)、誘電率の高い(または、低い)絶縁膜を用いるなどを例として挙げることができるが、これに限定されることはなく、これらの組み合わせによっても、上記絶縁膜容量の和を調整することはできる。
【0039】
なお、上記擬似連続発振レーザビームとは、パルス発振型であるが、レーザビーム(あるいはステージ)走査方向に結晶が連続的に成長するように、周波数が数10MHz以上の高周波パルスのものをいう。
【0040】
本発明の表示装置用基板及びその製造方法は、上記第1のトランジスタにおける上記なす角は略90度であり、上記第2のトランジスタにおける上記なす角は、略0度であることが好ましい。
【0041】
上記構成及び方法によれば、上記基板上に上記トランジスタを集積度高く設けることが可能となるため、より小型化された表示装置用基板および表示装置用基板の製造方法を実現することができる。
【0042】
本発明の表示装置用基板において、上記第1のトランジスタは、上記半導体膜を、その両面(上下)から挟むような第1の絶縁膜と第2の絶縁膜とを備えたダブルゲート構造を有することが好ましい。
【0043】
本発明の表示装置用基板では、上記第1のトランジスタは、上記半導体膜における、結晶の長軸方向と、ソース領域からドレイン領域に向かう方向である上記半導体チャネル長方向とのなす角が、上記第2のトランジスタにおける上記なす角より大きく、その移動度が相対的に劣るトランジスタとなる。
【0044】
ここで、上記構成によれば、このような第1のトランジスタにおいては、その絶縁膜容量の和が大きくなるように上記半導体膜を上下から挟むように第1の絶縁膜と第2の絶縁膜とを設け、さらに、それぞれの絶縁膜と接するように、ゲート電極が設けられているいわゆるダブルゲート構造を有することとなる。
【0045】
そして、上記のような構成であるため、移動度が相対的に劣る半導体膜を有する上記第1のトランジスタにおいての絶縁膜容量の和は、移動度が、相対的に優れた半導体膜を有する上記第2のトランジスタにおいての絶縁膜容量の和より、大きくなる。
【0046】
したがって、連続発振レーザビーム、あるいは擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜において、結晶異方性が存在したとしても、その結晶異方性によるトランジスタの特性差を抑制することができ、実用上の設計およびプロセス制約を緩和することができるので、小型化および集積度を向上させた表示装置用基板を実現することができる。
【0047】
本発明の表示装置用基板において、上記第2のトランジスタの上記ゲート電極と接するに絶縁膜の膜厚より、上記第1のトランジスタの上記ゲート電極と接する絶縁膜の膜厚が薄いことが好ましい。
【0048】
上記構成によれば、上記半導体膜に接するように設けられた絶縁膜の膜厚を変えることにより、上記絶縁膜容量の和が変わる構成となっている。
【0049】
したがって、移動度が相対的に劣る半導体膜を有する上記第1のトランジスタにおいての絶縁膜の膜厚は、移動度が、相対的に優れた半導体膜を有する上記第2のトランジスタにおいての絶縁膜の膜厚より薄く設けられる構成となっている。そして、絶縁膜の膜厚を薄くし、絶縁膜容量を増加させると、上記半導体膜に及ぼす電界効果も大きくなり、移動度などを向上させることができる。
【0050】
よって、連続発振レーザビーム、あるいは擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜において、結晶異方性が存在したとしても、その結晶異方性によるトランジスタの特性差を抑制することができ、実用上の設計およびプロセス制約を緩和することができるので、小型化および集積度を向上させた表示装置用基板を実現することができる。
【0051】
本発明の表示装置用基板において、上記第1のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和と、上記第2のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和との比が、上記第1のトランジスタのキャリア移動度と、上記第2のトランジスタのキャリア移動度との比の逆比であることを特徴とする。
【0052】
また、本発明の表示装置用基板において、上記第1のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和と、上記第2のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和との比が、上記第1のトランジスタのオン電流量と、上記第2のトランジスタのオン電流量との比の逆比であることを特徴とする。
【0053】
上記構成によれば、上記半導体膜における、上記結晶の長軸方向と、上記半導体チャネル長方向とが、例えば略垂直である場合と略平行である場合とにおいて、その移動度またはオン電流量の比が1/2(略平行である場合の移動度またはオン電流量が、略垂直である場合の移動度またはオン電流量の2倍である)であった場合、上記各場合においての絶縁膜容量の和の比は、その逆比である2(平行である場合の絶縁膜容量の和が、垂直である場合の絶縁膜容量の和の1/2倍である)となる。そして、トランジスタのゲート電極と接する絶縁膜における絶縁膜容量の和と、トランジスタの移動度又はオン電流量とは、反比例する。
【0054】
よって、上記構成によれば、結晶異方性による移動度またはオン電流量のばらつきを、絶縁膜容量の和を調整することによって補正することができるので、同一基板内の全てのトランジスタにおいて、略均一な移動度またはオン電流量を示す表示装置用基板を実現することができる。
【0055】
本発明の表示装置は、上記の課題を解決するために、上記表示装置用基板を備えていることを特徴としている。
【0056】
上記構成によれば、結晶異方性によるトランジスタの特性差を抑制することができる表示装置用基板を備えているため、小型化および集積度を向上させることができる表示装置を実現することができる。
【発明の効果】
【0057】
本発明の表示装置用基板は、上記第1のトランジスタは、上記半導体膜における、結晶の長軸方向と、ソース領域からドレイン領域に向かう方向である半導体チャネル長方向とのなす角が、上記第2のトランジスタにおける上記なす角より大きく、上記第1のトランジスタに設けられた絶縁膜における絶縁膜容量の和は、上記第2のトランジスタに設けられた絶縁膜における絶縁膜容量の和より大きいものである。
【0058】
また、本発明の表示装置は、以上のように、上記表示装置用基板を備えているものである。
【0059】
また、本発明の表示装置用基板の製造方法は、以上のように、上記第1のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和が、上記第2のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和より大きくなるように、上記各絶縁膜を形成する方法である。
【0060】
それゆえ、連続発振レーザビーム、あるいは擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜において、結晶異方性が存在したとしても、その結晶異方性によるトランジスタの特性差を抑制することができるとともに、実用上の設計およびプロセス制約を緩和することのできる表示装置用基板、および表示装置用基板の製造方法を実現できるという効果を奏する。
【0061】
さらには、上記表示装置用基板を備えることにより、より小型化および集積度を向上させることができる表示装置を実現できるという効果を奏する。
【発明を実施するための最良の形態】
【0062】
以下、図面に基づいて本発明の実施の形態について詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などはあくまで一実施形態に過ぎず、これらによってこの発明の範囲が限定解釈されるべきではない。
【0063】
〔実施の形態1〕
以下、図1〜6に基づいて、本発明の一実施の形態の表示装置に備えられた第1のトランジスタ5と第2のトランジスタ6の構成について説明する。また、本実施の形態においては、上記表示装置としてアクティブマトリクス型の液晶表示装置を一例に挙げて説明を行うが、本発明がこれに限定されることはない。
【0064】
図1は、本発明の一実施の形態の液晶表示装置21に備えられた表示装置用基板1の概略構成を示す平面図である。
【0065】
表示装置用基板1は、図示しないマトリクス状に配置された多数の画素によって構成される表示領域2を有している。上記各画素には、後述する画素電極15を制御するため、ソース領域からドレイン領域に向かう方向である半導体チャネル長方向D1と結晶の長軸方向D2とが、略垂直である第1のトランジスタ(画素TFT)5または、上記半導体チャネル長方向D1と結晶の長軸方向D2とが、略平行である第2のトランジスタ(画素TFT)6が形成されている。また、デュアルゲート構成を用いた場合には、上記表示領域2に、第1のトランジスタ(画素TFT)5と第2のトランジスタ(画素TFT)6とが両方とも存在し得る。
【0066】
なお、上記画素電極15と第1のトランジスタ(画素TFT)5または、第2のトランジスタ(画素TFT)6とは、図示しないゲートバスラインとデータラインとの交差点に対応するようにマトリクス状に設けられている。
【0067】
さらに、上記表示装置用基板1の端側領域(3a〜3d)に設けられている駆動回路においては、第1のトランジスタ(駆動TFT)5と第2のトランジスタ(駆動TFT)6とが両方とも存在する。
【0068】
以下、非晶質半導体膜の結晶化を行うレーザビーム4(レーザ光)について詳しく説明する。
【0069】
非晶質半導体膜の結晶化の際には各種のレーザビーム、電子ビームなどが使用可能であるが、本実施の形態においては、レーザ発振機から出射された、連続発振レーザビームを使用した。
【0070】
レーザは、固体レーザ、半導体レーザ、または、気体レーザとに分類することができる。
【0071】
上記固体レーザとしては、例えば、YAGレーザ、YVO4レーザ、YLFレーザ、YAlO3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、チタンサファイアレーザ等がある。
【0072】
また、上記気体レーザとしては、例えば、エキシマレーザ、Arレーザ、Krレーザ等が挙げられる。また、レーザ作用をする活性種としては、例えば、3価のイオン(Cr3+、Nd3+、Yb3+、Tm3+、Ho3+、Er3+、Ti3+)を使用することができる。
【0073】
その他に、半導体レーザやディスクレーザ、ファイバーレーザを使用することもできる。
【0074】
なお、レーザの発振方式は、連続発振型でもよいし、パルス発振型でもよいが、パルス発振型の場合は、レーザビーム(あるいはステージ)走査方向に結晶が連続的に成長するように、周波数数10MHz以上の高周波パルス、いわゆる擬似連続発振レーザビームを用いる。レーザビームの照射条件、例えば、周波数、パワー密度、エネルギー密度、ビームプロファイル等は、材料の性質や厚さ、レーザビーム走査速度などを考慮して適宜調整する。
【0075】
本実施の形態においては、上記非晶質半導体膜として、非晶質シリコン膜(a−Si膜)を用い、連続発振固体レーザ(CW固体レーザ)を利用して、図1に図示されているように、数mmの小径レーザビーム4を10μm程度オーバーラップさせながら一定ピッチで、一定走査方向に順次走査し、上記基板1上の非晶質シリコン膜(a−Si)の全面結晶化を行い上記レーザビーム4の走査方向に沿って、結晶粒が細長く成長している多結晶シリコン膜(Poly−Si膜)を得た。
【0076】
しかしながら、既に上述したように、上記多結晶シリコン膜(Poly−Si膜)における結晶の成長方向によって、トランジスタの特性が大きく異なることが知られている。すなわち、図12に図示されているように、半導体チャネル長方向D1と結晶の長軸方向D2とが、平行である場合と垂直である場合とにおいての移動度の差は、略2倍である。これは、キャリアの移動が上記結晶の粒界によって妨げられているからである。
【0077】
以上のようなトランジスタの半導体膜における結晶の成長方向による特性ばらつきは、大きな問題であり、実用上においては、上記半導体チャネル長方向D1と上記結晶の長軸方向D2とをある一定方向に揃える必要性があるため、設計およびプロセス上において、大きな制約となっている。
【0078】
このような問題点を改善するため、本実施の形態の液晶表示装置21に備えられた表示装置用基板1に設けられた第1のトランジスタ5と第2のトランジスタ6においては、半導体膜5a、6aに接するように設けられる少なくとも、一つ以上の絶縁膜の絶縁膜容量の和Caを調整することにより、上記結晶の異方性によるトランジスタの特性差を抑制する構成となっている。これは、上記絶縁膜の絶縁膜容量の和Caを増加させると、上記半導体膜5a、6aに及ぼす電界効果も大きくなり、移動度などを向上させることができるためである。
【0079】
すなわち、上記第1のトランジスタ5は、上記半導体膜5aにおける、上記半導体チャネル長方向D1と上記結晶の長軸方向D2とのなす角が、上記第2のトランジスタ6における上記なす角より大きく、その移動度が相対的に劣るトランジスタとなる。このような第1のトランジスタ5においては、その絶縁膜容量の和Caが大きくなるように絶縁膜を設ける構成となっている。
【0080】
このような構成であるため、結晶の異方性によって生じる移動度の差などのトランジスタの特性差を抑制することができるので、実用上の設計および製造プロセスにおいて、例えば、レーザビーム4の走査方向や半導体チャネル長方向D1などにある程度の自由度を有することとなる。
【0081】
したがって、連続発振レーザビーム、あるいは擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜5a、6aにおいて、結晶異方性が存在したとしても、その結晶異方性によるトランジスタの特性差を抑制することができ、実用上の設計およびプロセス制約を緩和することができるので、小型化および集積度を向上させることができる表示装置用基板1および表示装置用基板1の製造方法を実現することができる。
【0082】
また、上記表示装置用基板1上に上記トランジスタ5、6を集積度高く設けることを考慮すると、図1に図示されているように、上記第1のトランジスタ5における上記半導体チャネル長方向D1と上記結晶の長軸方向D2とのなす角は略90度であり、上記第2のトランジスタにおける上記なす角は、略0度であることが好ましい。
【0083】
上記構成によれば、上記基板上に上記トランジスタを集積度高く設けることが可能となるため、より小型化された表示装置用基板1および表示装置用基板1の製造方法を実現することができる。
【0084】
なお、上記絶縁膜容量の和Caとは、上記半導体膜に接するように設けられている絶縁膜が一枚構成である場合には、その一枚の絶縁膜の容量をいい、上記絶縁膜が二枚構成である場合には、その二枚の絶縁膜のそれぞれの容量の和をいう。
【0085】
図2は、本発明の一実施の形態の液晶表示装置21に備えられた第1のトランジスタ5と第2のトランジスタ6の概略構成を示す断面図および平面図である。
【0086】
上記表示装置用基板1において、上記第1のトランジスタ5は、上記半導体膜5aを上下から挟むような第1の絶縁膜7と第2の絶縁膜8とを備えたダブルゲート構造を有することが好ましい。
【0087】
上記第1のトランジスタ5においては、図2(a)に図示されているように、上記半導体チャネル長方向D1と上記結晶の長軸方向D2とが、略垂直である半導体膜5aを上下から挟むような第1の絶縁膜7と第2の絶縁膜8とが設けられている。
【0088】
一方、上記第2のトランジスタ6においては、図2(b)に図示されているように、上記半導体チャネル長方向D1と上記結晶の長軸方向D2とが、略平行である半導体膜6aに接するように、上記第1の絶縁膜7が設けられている。
【0089】
上記構成によれば、基板9に設けられた上記第1のトランジスタ5は、上記半導体チャネル長方向D1と上記結晶の長軸方向D2とのなす角が、上記基板9に設けられた上記第2のトランジスタ6における上記なす角より大きく、その移動度が相対的に劣るトランジスタとなる。このような第1のトランジスタ5においては、その絶縁膜容量の和Caが大きくなるように上記半導体膜5aを上下から挟むように第1の絶縁膜7と第2の絶縁膜8とを設け、さらに、それぞれの絶縁膜7、8と接するように、トップゲート電極5bとボトムゲート電極5eとが設けられているいわゆるダブルゲート構造を用いている。
【0090】
したがって、移動度が相対的に劣る半導体膜5aを有する上記第1のトランジスタ5においての絶縁膜容量の和Caは、移動度が、相対的に優れた半導体膜6aを有する上記第2のトランジスタ6においての絶縁膜容量の和Caより、大きくなる。
【0091】
よって、連続発振レーザビーム、あるいは擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜5a、6aにおいて、結晶異方性が存在したとしても、その結晶異方性によるトランジスタの特性差を抑制することができ、実用上の設計およびプロセス制約を緩和することができるので、小型化および集積度を向上させた表示装置用基板1を実現することができる。
【0092】
図3は、ダブルゲート構造を有する第1のトランジスタ5の製造プロセスを説明するための概略工程図である。
【0093】
本実施形態においては、基板9として、ガラス基板を用いているが、これに限定されることはなく、上記基板9としては、上記ガラス以外にも、石英、プラスチック、シリコンウェハー、金属、セラミックなどからなるものを用いることができる。
【0094】
先ず、図3(a)に示すように、上記基板9の上面は下地保護膜10によって覆われている。下地保護膜10としてはシリコン酸化膜、シリコン窒化膜、シリコン窒化酸化膜などの絶縁性物質からなる膜を用いることが可能であり、上記基板9からの不純物イオンの拡散を効果的に抑制するという観点からは、シリコン窒化膜、シリコン窒化酸化膜等の窒素を含む無機絶縁膜であることが好ましい。
【0095】
さらには、上記下地保護膜10としては、上記各膜の積層膜を用いても構わない。この下地保護膜10は上記基板9からの不純物イオンの拡散やレーザ照射時の発熱による基板9へのダメージを防ぐための膜である。
【0096】
下地保護膜10の厚さは、積層膜の場合も含めて、全体として100nm〜2μm程度である。
【0097】
続いて、図3(b)に示すように、上記下地保護膜10上に、例えばネガ型の感光性レジストを塗布し、フォトリソ工程により、上記ボトムゲート電極5e形状の溝を有するレジストパターンを形成し、その後、上記レジストパターンをマスクとして、上記下地保護膜10をエッチングする。さらに、上記ボトムゲート電極5e形状の溝を埋めるように上記下地保護膜10上に、導電膜をスパッタ法により形成した後、例えば、化学機械研磨(Chemical Mechanical Polishing)法により、上記下地保護膜10をストッパーとして上記導電膜を研磨し、上記溝内のみに上記導電膜を残すことにより、膜厚70〜300nm(好ましくは100〜200nm)のボトムゲート電極5eを形成した。上記ボトムゲート電極5eの材質としては特に限定されないが、例えば、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)等の高融点金属、又は、これら高融点金属を主成分とする合金材料若しくは化合物材料を用いることができる。
【0098】
次に、図3(c)に示すように、平坦化された上記ボトムゲート電極5eと上記下地保護膜10上に、膜厚100〜500nm(好ましくは150〜300nm)の第2絶縁膜8を形成する。上記絶縁膜8としては、例えば、プラズマCVD(Chemical Vapor Deposition)法又はスパッタ法によって形成されたシリコンを含む無機絶縁膜(例えばシリコン酸化膜、シリコン窒化膜、シリコン窒化酸化膜)を用いることができる。また、上記絶縁膜8は複数の層が積層された構造であってもよい。
【0099】
次に、図3(d)に示すように、上記絶縁膜8上に、島状の半導体膜をパターン形成する。まず、スパッタ法、LPCVD(Low Pressure CVD)法又はプラズマCVD法によって非晶質半導体膜を成膜した後、CW固体レーザ法等で非晶質半導体膜を結晶化させることで多結晶化された半導体膜5aを形成する。その後、得られた上記多結晶化された半導体膜5aをフォトリソ工程により所望の形状にパターニングすることで、膜厚20〜100nm(好ましくは30〜70nm)の半導体膜5aを形成することができる。なお、半導体膜5aの材質としては特に限定されないが、例えば、シリコン、シリコンゲルマニウム(SiGe)合金等を用いることができる。なお、本実施の形態においては、上記半導体膜5aとして、非晶質シリコン膜(a−Si)の結晶化を行い、結晶粒が細長く成長している多結晶シリコン膜(Poly−Si膜)を用いている。
【0100】
次に、図3(e)に示すように、上記半導体膜5aを覆うように膜厚30〜150nm(好ましくは50〜100nm)の第1絶縁膜7を形成する。また、上記第1絶縁膜7も複数の層が積層された構造であってもよい。上記半導体膜5aの材質をシリコンとした場合には、半導体膜5aとの界面における界面準位を低減するという観点からは、上記第1絶縁膜7と上記第2絶縁膜8とはシリコン酸化膜であることが好ましい。なお、必要があれば、引き続いて第1のトランジスタ5の閾値電圧を制御する目的で、上記絶縁膜7を介して、半導体層5aの全面に不純物をイオン注入法又はイオンドーピング法によりドーピング(チャネルドーピング)する。チャネルドーピングに使用される不純物の例としては、Nチャネル型TFTとする場合は、ホウ素(B)等のIII族元素を用いることができ、Pチャネル型TFTとする場合は、リン(P)等のV族元素を用いることができる。また、大面積基板を処理する場合の不純物の添加方法としては、イオンドーピング法が好適である。
【0101】
続いて、図3(f)に示すように、導電膜をスパッタ法により形成した後、フォトリソ工程により導電膜を所望の形状にパターニングすることによって、膜厚100〜500nm(好ましくは150〜300nm)のトップゲート電極5bを形成する。
【0102】
次に、図3(g)に示すように、上記トップゲート電極5bをマスクとし、ボロン(B)、リン(P)等の不純物をイオン注入法または、イオンドーピング法によりドーピングを行い、上記半導体膜5aに低濃度ソース領域5f、5c(5cは高濃度ソース領域となる)と低濃度ドレイン領域5g、5d(5dは高濃度ドレイン領域となる)とを形成する。なお、上記ゲート電極5bによってマスクされた領域がチャネル領域5hとなる。さらに、上記ゲート電極5bを覆うように膜厚20〜150nm(好ましくは30〜100nm)のキャップ膜11を形成した後、上記キャップ膜11をマスクとして上記半導体膜5aに自己整合的にボロン(B)、リン(P)等の不純物をイオン注入法又はイオンドーピング法によりドーピングを行い、高濃度ソース領域5cと高濃度ドレイン領域5dとを形成する。その後、上記半導体膜5aの活性化工程を経て、チャネル領域5hを除く領域に、ソース・ドレイン領域として機能する高濃度不純物領域5c、5dを形成する。また、上記半導体膜5aの活性化工程としては、例えば、アニールオーブン等を用いて熱処理を行ってもよいし、エキシマレーザ等を照射してもよい。上記キャップ膜11としては特に限定されず、例えば、プラズマCVD法又はスパッタ法によって形成されたシリコンを含む絶縁膜(例えば、シリコン酸化膜、シリコン窒化膜、シリコン窒化酸化膜など)を用いることができる。
【0103】
さらには、図3(h)に示すように、スパッタ法やプラズマCVD法などを使用してシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜など、あるいはその積層からなる第1層間絶縁膜13を30nmから1500nm程度成膜する。
【0104】
さらに、300℃〜550℃で30分から12時間程度の熱処理を行うことにより、水素化を行う。これは上記第1層間絶縁膜13に含まれる水素により、上記半導体膜5aのダングリングボンドなどの欠陥を終端するための工程である。水素プラズマや、水素が3〜100%含まれる雰囲気中で300〜450℃で熱処理を行うことによっても、水素化をすることができる。その後に、上記第1層間絶縁膜13に、上記半導体膜5aの高濃度ソース領域5c及び高濃度ドレイン領域5dに通じるコンタクトホールを形成した後、スパッタ法などにより、基板の上側全面に金属膜12を形成する。金属膜12としては、例えば、Ti100nm、Al350nm、Ti100nmの積層膜を形成し、感光性レジストを使用して、上記金属膜12の上に、所望のソースおよびドレイン電極用のレジストパターンを形成する。次に、レジストパターンをマスクにして上記金属膜12をエッチングすることにより、ソース電極およびドレイン電極を形成する。その後、レジストパターンを除去する。なお、本発明の一実施の形態においては、金属膜12をTi/Al/Tiの積層としているが、特に限定はされず、低抵抗金属であるTa、W、Ti、Mo、Al、Cu、Cr、Ndなどから選ばれた元素、あるいは前記元素を主成分とする合金材料もしくは化合物材料で、必要に応じて積層構造として形成しても良い。
【0105】
次いで、図3(i)に示すように、第2の層間絶縁膜14として、透明絶縁膜である、シリコン酸化膜や感光性アクリル樹脂等を使用する。本実施の形態においては、感光性アクリル樹脂を使用し、コンタクトホールのパターンを形成した。
【0106】
最後に、透明な画素電極15としては、ITO、IZOなどの透明導電膜をスパッタ法などで例えば100nm程度形成し、感光性レジストを使用して、所望のパターンを形成し、レジストパターンをマスクにして、透明導電膜をエッチングすることにより、パターニングを行う。
【0107】
図4は、本発明の一実施の形態の液晶表示装置21に備えられた第1のトランジスタ5と、第2のトランジスタ6の多様な構成条件においての移動度を示す図である。
【0108】
図4に図示されているように、膜厚が75nmである第1絶縁膜7とトップゲート電極5bまたはトップゲート電極6bを備えた構成において、上記半導体チャネル長方向D1と上記結晶の長軸方向D2とが、平行である場合(図中のB)と垂直である場合(図中のD)とでは、その移動度は略2倍の差がある。上記それぞれの場合に、第1絶縁膜7の膜厚が75nmであり、第2絶縁膜8の膜厚が400nmであるダブルゲート構造を用いた場合、図中のBはAへ、図中のDはCへとある程度の移動度の改善効果は得られるが、図中のBとCの移動度を等しいレベルまで改善することはできなかった。
【0109】
そこで、本発明者らは、上記第2絶縁膜8の膜厚を上記第1絶縁膜7の膜厚である75nmまで薄くして行った場合、図中のCがBと匹敵する移動度を有するようになることを分かった。これは、図中のEは、膜厚が75nmである第1絶縁膜7と第2絶縁膜8とを有するため、その絶縁膜容量の和Caが、膜厚が75nmである第1絶縁膜7のみを有する図中Bの絶縁膜容量の和Caの2倍となるため、上記半導体膜5aに及ぼす電界効果も大きくなり、移動度を向上させることができるからである。この性質を利用すると、上記第1のトランジスタ5と第2のトランジスタ6とにおいての、結晶異方性による移動度の差をなくすことができる。
【0110】
したがって、上記第1のトランジスタ5または、上記第2のトランジスタ6に設けられた上記絶縁膜7、8は、上記各トランジスタ5、6における絶縁膜容量の和Caが、上記各トランジスタ5、6における上記半導体膜5a、6aのキャリア移動度の比と反比例するように、設けられていることが好ましい。
【0111】
上記構成は、結晶異方性による移動度のばらつきを、絶縁膜容量の和Caを調整することによって補正する構成であるため、同一基板内の全てのトランジスタ5、6において、略均一な移動度を示す表示装置用基板1を実現することができる。
【0112】
図5は、ダブルゲート構造の第1のトランジスタ5において、ボトムゲート電極5eの電位を制御することによって、閾値電圧が変わることを示す図である。
【0113】
図示されているように、ボトムゲート電極5eの電位を+5Vから−5Vに変化させて行くに連れて、閾値電圧も−1.2Vから+1Vへ徐々に変わっていくことが分かる。
【0114】
したがって、このようなダブルゲート構造を用いた構成においては、ボトムゲート電極5eの電位を制御することで、閾値電圧可変の第1のトランジスタ5を実現できるとともに、さらには、上記ボトムゲート電極5eの電位を固定すれば、バックチャネル電位変動の影響を無くし、特性がより均一な第1のトランジスタ5を実現できる。
【0115】
図6は、本発明の一実施の形態の液晶表示装置21の概略構成を示す断面図である。
【0116】
上記液晶表示装置21は、上記第1のトランジスタ5と上記第2のトランジスタ6とを備えた表示装置用基板1を用いたものである。
【0117】
図6に示すように、液晶表示装置21は、上記基板1と、これに対向する対向電極を備えるカラーフィルタ基板17とを備え、これらの基板の間に液晶層16がシール材によって封入された構成を有する液晶表示パネルを備えている。
【0118】
さらに、上記基板1とカラーフィルタ基板17とには偏向板18が備えられている。
【0119】
また、液晶表示パネルの背面(上記基板1側)には、バックライト20が配置されており、バックライト20は、上記液晶表示パネルへ向かって光を照射するようになっている。
【0120】
さらには、上記バックライト20の出射面側には、光学シート19を設けることができる。上記光学シート19は、例えば、拡散板と複合機能光学シートとから構成されており、上記複合機能光学シートは、拡散、屈折、集光および偏光を含む各種光学的機能から選択された複数の光学的機能を備えている。
【0121】
上記光学シート19は、液晶表示装置の価格や性能によって適宜組み合わせて使用することが好ましい。
【0122】
上記液晶表示装置21は、上記第1のトランジスタ5と上記第2のトランジスタ6とを備えている構成であるため、結晶異方性による半導体装置の特性差を抑制することができるとともに、小型化および集積度が向上された液晶表示装置21を実現することができる。
【0123】
本実施の形態においては、表示装置として液晶表示装置21を例に挙げて説明をしたが、上記第1のトランジスタ5と上記第2のトランジスタ6とを備えている表示装置であれば例えば、有機EL表示装置などであってもよい。
【0124】
〔実施の形態2〕
次に、図7〜10に基づいて、本発明の第2の実施形態について説明する。なお、本実施の形態において説明すること以外の構成は、上記実施の形態1と同じである。また、説明の便宜上、上記の実施の形態1の図面に示した部材と同じ機能を有する部材については、同じ符号を付し、その説明を省略する。
【0125】
図7は、本発明の他の実施の形態の液晶表示装置21に備えられた表示装置用基板1の概略構成を示す平面図である。
【0126】
図示されているように、上記表示装置用基板1の表示領域2には、ソース領域からドレイン領域に向かう方向である半導体チャネル長方向D1と結晶の長軸方向D2とが、略垂直である第1のトランジスタ(画素TFT)5または、上記半導体チャネル長方向D1と結晶の長軸方向D2とが、略平行である第2のトランジスタ(画素TFT)6が形成されている。また、デュアルゲート構成を用いた場合には、上記表示領域2に、第1のトランジスタ(画素TFT)5と第2のトランジスタ(画素TFT)6とが両方とも存在し得る。
【0127】
さらに、上記表示装置用基板1の端側領域(3a〜3d)に設けられている駆動回路においては、第1のトランジスタ(駆動TFT)5と第2のトランジスタ(駆動TFT)6とが両方とも存在する。
【0128】
図7に図示されているように、本実施の形態においては、上記第2のトランジスタ6に設けられた絶縁膜7の膜厚より、上記第1のトランジスタ5に設けられた絶縁膜7の膜厚が薄いことが好ましい。
【0129】
上記構成によれば、上記半導体膜5a、6aに接するように設けられた絶縁膜7の膜厚を変えることにより、上記絶縁膜容量の和Caが変わる構成となっている。
【0130】
したがって、移動度が相対的に劣る半導体膜5aを有する上記第1のトランジスタ5においての絶縁膜7の膜厚は、移動度が、相対的に優れた半導体膜6aを有する上記第2のトランジスタ6においての絶縁膜7の膜厚より薄く設けられる構成となっている。絶縁膜7の膜厚を薄くし、絶縁膜容量Caを増加させると、上記半導体膜5aに及ぼす電界効果も大きくなり、移動度などを向上させることができるからである。
【0131】
よって、連続発振レーザビーム、あるいは擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜5a、6aにおいて、結晶異方性が存在したとしても、その結晶異方性によるトランジスタの特性差を抑制することができ、実用上の設計およびプロセス制約を緩和することができるので、小型化および集積度を向上させた表示装置用基板1を実現することができる。
【0132】
図8は、第1のトランジスタ5と第2のトランジスタ6とにおける、絶縁膜7の膜厚変化によるオン電流量の変化を示す図である。
【0133】
図示されているように、上記半導体チャネル長方向D1と上記結晶の長軸方向D2とが、平行である場合のオン電流量が垂直である場合のオン電流量の2倍である場合、オン電流量が小さい垂直である場合の第1のトランジスタ5においての絶縁膜7の膜厚を平行である場合の第2のトランジスタ6の絶縁膜7の膜厚の1/2とすることにより、上記トランジスタ5、6のオン電流量をほぼ均一とすることができる。これは、絶縁膜7の膜厚を薄くすることにより、絶縁膜容量を増加させ、上記半導体膜5aに及ぼす電界効果を大きくすることにより、オン電流量を向上させることができるからである。
【0134】
上記構成によれば、結晶異方性によるオン電流量のばらつきを、絶縁膜容量の和Caを調整することによって補正する構成であるため、同一基板内の全てのトランジスタ5、6が略均一なオン電流量を示す表示装置用基板1を実現することができる。
【0135】
図9は、絶縁膜7の膜厚を半導体膜5a、6a上において、それぞれ異なるように設ける工程の一例を説明するための図である。
【0136】
実施の形態1において、既に説明したように、半導体膜5a、6aを形成後、得られた上記半導体膜5a、6aをフォトリソ工程により所望の形状にパターニングする。次に、上記半導体膜5a、6aを覆うように1層目の絶縁膜7aを形成する。その後、半導体膜5aを覆う1層目の絶縁膜7a上には、導電膜をスパッタ法により形成した後、フォトリソ工程により導電膜を所望の形状にパターニングすることによって、ゲート電極5bを形成する。さらに、その上から2層目の絶縁膜7bを形成し、半導体膜6aを覆う2層目の絶縁膜7b上には上記と同様にゲート電極6bを形成することにより、絶縁膜7の膜厚を半導体膜5a、6a上において、それぞれ異なるように設けることができる。
【0137】
図10は、絶縁膜7の膜厚を半導体膜5a、6a上において、それぞれ異なるように設ける工程のさらに他の一例を説明するための図である。
【0138】
実施の形態1において、既に説明したように、半導体膜5a、6aを形成後、得られた上記半導体膜5a、6aをフォトリソ工程により所望の形状にパターニングする。次に、上記半導体膜5a、6aを覆うように絶縁膜7bを形成する。その後、フォトリソ工程により、半導体膜6aを覆う絶縁膜7b上のみに、感光性レジスト22を形成し、上記感光性レジスト22をマスクとして上記半導体膜5aのみを覆う絶縁膜7bのエッチングを行う。上記工程により、絶縁膜7の膜厚を半導体膜5a、6a上において、それぞれ異なるように設けることができる。
【0139】
上記絶縁膜容量の和Caを調整する方法としては、上記各実施の形態で上述した方法以外にも誘電率の高い(または、低い)絶縁膜を用いるなどの方法を用いることもできる。また、これらの各方法の組み合わせによっても、絶縁膜容量の和Caを調整することができるのはもちろんである。
【0140】
本発明の一実施の形態の表示装置に備えられた表示装置用基板1は、連続発振レーザビーム、あるいは擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜5a、6aにおいて、結晶異方性が存在したとしても、その結晶異方性によるトランジスタの特性差を抑制することができるとともに、実用上の設計およびプロセス制約を緩和することのできる表示装置用基板1である。
【0141】
また、本発明の一実施の形態の表示装置は、上記表示装置用基板を備えることにより、より小型化および集積度を向上させることができる表示装置である。
【0142】
本発明は上記した各実施の形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施の形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施の形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【0143】
本発明は、液晶表示装置、有機EL表示装置などのアクティブマトリクス型表示装置に適用することができる。
【図面の簡単な説明】
【0144】
【図1】本発明の一実施の形態の液晶表示装置に備えられた表示装置用基板の概略構成を示す平面図である。
【図2】本発明の一実施の形態の液晶表示装置に備えられた第1のトランジスタと第2のトランジスタの概略構成を示す断面図および平面図である。
【図3】本発明の一実施の形態の液晶表示装置に備えられたダブルゲート構造を有する第1のトランジスタの製造プロセスを説明するための概略工程図である。
【図4】本発明の一実施の形態の液晶表示装置に備えられた第1のトランジスタと、第2のトランジスタの多様な構成条件においての移動度を示す図である。
【図5】本発明の一実施の形態の液晶表示装置に備えられたダブルゲート構造の第1のトランジスタにおいて、ボトムゲート電極の電位を制御することによって、閾値電圧が変わることを示す図である。
【図6】本発明の一実施の形態の液晶表示装置の概略構成を示す断面図である。
【図7】本発明の他の実施の形態の液晶表示装置に備えられた表示装置用基板の概略構成を示す平面図である。
【図8】本発明の他の実施の形態の液晶表示装置に備えられた第1のトランジスタと第2のトランジスタとにおける、絶縁膜の膜厚変化によるオン電流量の変化を示す図である。
【図9】絶縁膜の膜厚を半導体膜5上において、それぞれ異なるように設ける工程の一例を説明するための図である。
【図10】絶縁膜の膜厚を半導体膜上において、それぞれ異なるように設ける工程のさらに他の一例を説明するための図である。
【図11】CW固体レーザビームを複数回走査して、表示装置の画素領域および駆動回路形成領域を結晶化する模様および結晶化された半導体膜を示す図である。
【図12】結晶の成長方向によってトランジスタの特性が異なることを示す図である。
【図13】従来技術においてのエキシマレーザの照射方法および薄膜トランジスタのゲート長方向と結晶粒の関係を示す図である。
【符号の説明】
【0145】
1 表示装置用基板
4 レーザビーム
5 第1のトランジスタ
6 第2のトランジスタ
5a、6a 半導体膜
5b、5e、6b ゲート電極
5c、6c ソース領域
5d、6d ドレイン領域
7、8 絶縁膜
9 基板
Ca 絶縁膜容量の和
D1 半導体チャネル長方向
D2 結晶の長軸方向
【技術分野】
【0001】
本発明は、表示装置用基板および表示装置用基板の製造方法に関し、さらには、上記表示装置用基板を備えた表示装置に関するものである。
【背景技術】
【0002】
近年、薄膜トランジスタ(Thin Film Transistor;以下、TFTと称する)において、半導体膜としては非晶質シリコン(a−Si)や多結晶シリコン(Poly−Si)が広く用いられている。多結晶シリコン(Poly−Si)は非晶質シリコン(a−Si)と比較して電子移動度が大きいため、TFTの高速動作が可能であり、従来は外付けの集積回路を使用していた周辺駆動回路もガラス基板上に集積する、いわゆるモノリシック化が可能となるため、画素を駆動するTFT以外にも広く用いられるようになっている。
【0003】
多結晶シリコン(Poly−Si)などの多結晶半導体膜を形成する方法としては、高温の熱処理に耐えられる高価な石英基板を用いて、高温熱処理により、非晶質シリコン(a−Si)を結晶化する方法があるが、基板が高価であるため、大型化が大変困難である。
【0004】
したがって、比較的安価なガラス基板を用いて、非晶質シリコン(a−Si)を結晶化する方法が注目されるようになった。
【0005】
このようなガラス基板を用いる方法においては、ガラス基板の熱変形を避けるために、一般的にレーザアニールが用いられる。
【0006】
上記レーザアニールの特徴としては、輻射加熱或いは伝導加熱を利用する高温熱処理法と比較して処理時間を大幅に短縮できることや、半導体膜を選択的、局所的に加熱して、基板に殆ど熱的損傷を与えないことなどが挙げられている。
【0007】
また、上記レーザアニール法に適用されるレーザ発振装置は、エキシマレーザに代表される気体レーザ発振装置、YAGレーザに代表される固体レーザ発振装置があり、これら装置は、レーザ光の照射によって半導体膜の表面層を数10ナノ〜数10マイクロ秒程度のごく短時間加熱して結晶化させるものとして知られている。
【0008】
さらに、レーザはその発振方法により、パルス発振と連続発振の2種類に大別される。パルス発振レーザは出力エネルギーが比較的高いため、ビームスポットの幅を広くして量産性を上げることができる。特に、ビームスポットの形状を光学系を用いて加工し、長さ10cm以上の線状にすると、基板へのレーザ光の照射を効率的に行うことができ、量産性をさらに高めることができる。そのため、非晶質半導体膜の結晶化には、パルス発振レーザが広く用いられている。
【0009】
一方、一般的に連続発振レーザは、パルス発振レーザに比べてその最大出力エネルギーが小さいため、ビームスポットのサイズが小さく、幅が数10μm程度から数mm程度である。したがって、上記ビームスポットを複数回走査して、結晶化する必要がある。
【0010】
しかし、近年、非晶質半導体膜の結晶化においてパルス発振レーザよりも連続発振レーザを用いる方が、半導体膜内に形成される結晶の粒径が大きくなることが見出された。半導体膜内の結晶粒径が大きくなると、該半導体膜を用いて形成されるTFTの電子移動度が高くなるため、連続発振レーザはにわかに脚光を浴び始めている。
【0011】
図11(a)は、CW(Continual Wave)固体レーザビーム102を複数回走査して、表示装置の画素領域および駆動回路形成領域101を結晶化する模様を示す概略図である。上図において、矢印は上記連続発振レーザビーム102の走査方向を示す。
【0012】
また、図11(b)は、上記固体レーザで結晶化された半導体膜の端面形状およびそのEBSD(Electron BackScatter Diffraction)の結果を示す。図示されているように、上記レーザビーム102の走査方向に沿って、結晶粒が細長く成長している。したがって、レーザビーム102の走査方向に沿って、結晶粒界が存在する。また、EBSDの結果においての色の違いは、形成された結晶ドメインの結晶方位の違いを示している。
【0013】
図11(b)に図示されているように、上記固体レーザで結晶化された半導体膜は、エキシマレーザで結晶化された半導体膜に比べて、結晶粒径が大きく、表面凹凸も小さいという利点があるものの、結晶粒が細長いために結晶異方性が存在し、結晶の成長方向によってその特性が異なるという課題がある。
【0014】
図12は、TFTの半導体チャネル膜における結晶の成長方向によってTFT素子の特性が異なることを示す図である。すなわち、結晶の長軸方向と、ソース領域からドレイン領域に向かう方向である半導体チャネル長方向とが平行である場合と垂直である場合とにおいての移動度の差を示している。図示されているように、上記半導体チャネル長方向と上記結晶の粒界とが略平行である場合と、略垂直である場合とでは、その移動度に略2倍の差が存在することとなる。これは、上記半導体チャネル長方向と上記結晶の粒界とが略垂直である場合には、キャリアの移動が上記結晶の粒界によって妨げられているからである。
【0015】
上記のような、TFTの半導体膜における結晶の成長方向によるTFT素子の特性ばらつきは、実用上において、設計およびプロセス制約となっており、これらの改善が強く要求されている。
【0016】
例えば、特許文献1には、エキシマレーザを用いて、多結晶シリコン薄膜の結晶粒を絶縁基板の面内において、特定の方向に異方成長させるとともに、薄膜トランジスタのゲート長方向に対して上記結晶粒が、ほぼ45度となるようにすることで、結晶異方性による薄膜トランジスタ素子の特性ばらつきを抑制する技術が掲載されている。
【0017】
図13(a)は、具体的なエキシマレーザの照射方法を示す図である。
【0018】
上図において、115はエキシマレーザのビーム形状を示しており、矢印116はエキシマレーザの走査方向を示している。また、111は、ガラス等の透明性を有する絶縁基板であり、絶縁基板111上の画素部112、ゲート駆動回路(ゲートドライバ)部113、ソース駆動回路(ソースドライバ)部114には、各々多結晶シリコン薄膜をトランジスタの能動層として用いた薄膜トランジスタ群が形成されている。
【0019】
図示されているように、上記エキシマレーザのビーム形状115は帯状に整形されており、エネルギーは長手方向において均一であり、短手方向においては強度分布を有する。このレーザビームを照射しながら、その長手方向と略直交する方向に基板またはレーザビームを移動させながら、照射加熱することにより、非晶質シリコン薄膜の多結晶化を行う。このとき、短手方向においては強度分布を有するエキシマレーザを用いて、上記のような加熱処理を行うと、多結晶化されたシリコン薄膜の結晶粒は円形形状とはならず、走査方向に細長い楕円形状となり、結晶粒子拡大部分に図示されているように、シリコン結晶粒125は明らかに長手方向と短手方向とが存在するような形状となる。
【0020】
また、図13(b)は、薄膜トランジスタのゲート長方向と結晶粒の関係を示すTFTの平面概念図である。
【0021】
121、122、123は、それぞれソース電極、ドレイン電極、ゲート電極を示しており、124は、ポリシリコン薄膜を、125は、シリコン結晶粒(細長いポリシリコン微結晶)を示す。図示されているように、薄膜トランジスタのゲート長方向と結晶粒の長手方向とがほぼ45度となるように薄膜トランジスタが形成されている。
【0022】
このような構成であるため、アレイ基板内において、全てのTFTの特性ばらつきが少ないTFTアレイ基板を作製することができ、したがって、表示均一性に優れた液晶表示装置を製造できるとともに、設計も大幅に容易になると記載されている。
【0023】
特許文献2には、CW(Continual Wave)レーザとして半導体励起(LD励起)の固体レーザ(DPSSレーザ)を用いて結晶化を行った高い移動度を実現できる多結晶半導体膜とダブルゲート構造を組み合わせることにより、Si−MOSFETに匹敵する特性を有するTFTを形成することができると記載されている。
【特許文献1】特開2000−243968号公報(公開日:2000年9月8日)
【特許文献2】特開2004−343018号公報(公開日:2004年12月2日)
【発明の開示】
【発明が解決しようとする課題】
【0024】
しかしながら、上記特許文献1に記載されている構成においては、TFTアレイ基板内の全ての薄膜トランジスタのゲート長方向と結晶粒の長手方向とがほぼ45度となるように薄膜トランジスタを形成しているため、TFTの特性ばらつきが少ないTFTアレイ基板を作製することはできるが、個々の薄膜トランジスタそのものの特性があまり向上されないため、回路部において要求される高速駆動能力を満足させることはできない。
【0025】
また、上記特許文献2においては、TFTの特性を向上させることのみに着目しているため、結晶粒の長軸とソース・ドレイン間を結ぶ方向とが略平行である場合については、記載されているが、結晶粒の長軸とソース・ドレイン間を結ぶ方向とが略垂直である場合については、何の記載もない。
【0026】
したがって、上記構成によっては、TFTの半導体チャネル膜における結晶の成長方向によるTFT素子の特性ばらつきに起因して生じる、実用上における設計およびプロセス制約を改善することはできない。
【0027】
本発明は、上記の問題点に鑑みてなされたものであり、連続発振レーザビーム、あるいは擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜において、結晶異方性(半導体膜の結晶の長軸方向と、トランジスタにおけるソース領域からドレイン領域に向かう方向(半導体チャネル長方向)とのなす角が均一ではないこと)が存在したとしても、その結晶異方性によるトランジスタの特性差を抑制することができるとともに、実用上の設計およびプロセス制約を緩和することのできる表示装置用基板、および表示装置用基板の製造方法を提供することを目的とする。
【0028】
また、上記表示装置用基板を備えることにより、より小型化および集積度を向上させることができる表示装置を提供することを目的とする。
【課題を解決するための手段】
【0029】
本発明の表示装置用基板は、上記の課題を解決するために、基板と、上記基板に設けられた、連続発振レーザビーム又は擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜と、上記半導体膜と接するように形成された少なくとも1層以上の絶縁膜と、ソース領域からドレイン領域に向かう方向である半導体チャネル長方向が異なる第1のトランジスタと第2のトランジスタとが設けられた表示装置用基板において、上記ソース領域及びドレイン領域と、上記第1のトランジスタ及び第2のトランジスタのチャンネル領域とは、上記半導体膜に形成されており、上記第1のトランジスタのゲート電極及び第2のトランジスタのゲート電極は、上記絶縁膜と接するように形成されており、上記第1のトランジスタにおける、上記半導体チャネル長方向と上記半導体膜の結晶の長軸方向とのなす角は、上記第2のトランジスタにおける上記なす角よりも大きく、上記第1のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和は、上記第2のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和より大きいことを特徴としている。
【0030】
また、本発明の表示装置用基板の製造方法は、上記の課題を解決するために、基板に、連続発振レーザビーム又は擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜と、ソース領域からドレイン領域に向かう方向である半導体チャネル長方向が異なる第1のトランジスタと第2のトランジスタと、上記半導体膜と接するように形成された少なくとも1層以上の絶縁膜とが設けられており、上記ソース領域及びドレイン領域と、上記第1のトランジスタ及び第2のトランジスタのチャンネル領域とが、上記半導体膜に形成されており、上記第1のトランジスタのゲート電極及び第2のトランジスタのゲート電極は、上記絶縁膜と接するように形成されており、上記第1のトランジスタにおける、上記半導体チャネル長方向と上記半導体膜の結晶の長軸方向とのなす角は、上記第2のトランジスタにおける上記なす角よりも大きい表示装置用基板の製造方法において、上記第1のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和が、上記第2のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和より大きくなるように、上記各絶縁膜を形成することを特徴としている。
【0031】
既に上述したように、連続発振レーザビーム、あるいは擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜においては、結晶粒が細長いために結晶異方性が存在し、結晶の成長方向によってその特性が異なることから、上記結晶の長軸方向と、ソース領域からドレイン領域に向かう方向である上記半導体チャネル長方向とが、略平行である場合は、略垂直である場合に比べて、その移動度が2倍近くとなる。このような、結晶の異方性によるトランジスタの特性差を考慮すると、実用上においては、上記結晶の長軸方向と上記半導体チャネル長方向とをある一定方向に揃えて用いることが必要となるため、設計およびプロセス上の制約が大きくなっている。
【0032】
本発明は、上記半導体膜に接するように設けられた少なくとも、一つ以上の絶縁膜の絶縁膜容量の和を調整することにより、上記結晶の異方性による特性差を抑制する構成となっている。これは、上記絶縁膜の絶縁膜容量の和を増加させると、上記半導体膜に及ぼす電界効果も大きくなり、移動度などを向上させることができるためである。
【0033】
上記構成によれば、上記第1のトランジスタは、上記半導体膜における、結晶の長軸方向と、ソース領域からドレイン領域に向かう方向である上記半導体チャネル長方向とのなす角が、上記第2のトランジスタにおける上記なす角より大きい。そのため、上記第1のトランジスタは、その移動度が、上記第2のトランジスタに相対的に劣るトランジスタとなる。
【0034】
そして、上記の構成によれば、特性の劣る第1のトランジスタの絶縁膜容量の和が、上記第2のトランジスタの絶縁膜容量の和よりも大きくなるように絶縁膜を設ける構成となっている。
【0035】
このような構成であるため、結晶の異方性によって生じる移動度の差などのトランジスタ間の特性差を抑制することができる。そのため、実用上の設計および製造プロセスにおいて、例えば、レーザビームの走査方向や半導体チャネル長方向などにある程度の自由度を持たせることができる。
【0036】
したがって、連続発振レーザビーム、あるいは擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜において、結晶異方性が存在したとしても、その結晶異方性によるトランジスタの特性差を抑制することができる。そして、実用上の設計およびプロセス制約を緩和することができるので、小型化および集積度を向上させることができる表示装置用基板および表示装置用基板の製造方法を実現することができる。
【0037】
なお、上記絶縁膜容量の和とは、上記半導体チャネル膜に接するように設けられている絶縁膜が一枚構成である場合には、その一枚の絶縁膜の容量をいい、上記絶縁膜が二枚構成である場合には、その二枚の絶縁膜のそれぞれの容量の和をいう。
【0038】
なお、上記絶縁膜容量の和を増加(または、減少)させる方法としては、上記半導体チャネル膜に接するように設けられる絶縁膜を一枚構成から二枚構成とする(または、二枚構成から一枚構成とする)、上記絶縁膜の膜厚を薄くする(または、厚くする)、誘電率の高い(または、低い)絶縁膜を用いるなどを例として挙げることができるが、これに限定されることはなく、これらの組み合わせによっても、上記絶縁膜容量の和を調整することはできる。
【0039】
なお、上記擬似連続発振レーザビームとは、パルス発振型であるが、レーザビーム(あるいはステージ)走査方向に結晶が連続的に成長するように、周波数が数10MHz以上の高周波パルスのものをいう。
【0040】
本発明の表示装置用基板及びその製造方法は、上記第1のトランジスタにおける上記なす角は略90度であり、上記第2のトランジスタにおける上記なす角は、略0度であることが好ましい。
【0041】
上記構成及び方法によれば、上記基板上に上記トランジスタを集積度高く設けることが可能となるため、より小型化された表示装置用基板および表示装置用基板の製造方法を実現することができる。
【0042】
本発明の表示装置用基板において、上記第1のトランジスタは、上記半導体膜を、その両面(上下)から挟むような第1の絶縁膜と第2の絶縁膜とを備えたダブルゲート構造を有することが好ましい。
【0043】
本発明の表示装置用基板では、上記第1のトランジスタは、上記半導体膜における、結晶の長軸方向と、ソース領域からドレイン領域に向かう方向である上記半導体チャネル長方向とのなす角が、上記第2のトランジスタにおける上記なす角より大きく、その移動度が相対的に劣るトランジスタとなる。
【0044】
ここで、上記構成によれば、このような第1のトランジスタにおいては、その絶縁膜容量の和が大きくなるように上記半導体膜を上下から挟むように第1の絶縁膜と第2の絶縁膜とを設け、さらに、それぞれの絶縁膜と接するように、ゲート電極が設けられているいわゆるダブルゲート構造を有することとなる。
【0045】
そして、上記のような構成であるため、移動度が相対的に劣る半導体膜を有する上記第1のトランジスタにおいての絶縁膜容量の和は、移動度が、相対的に優れた半導体膜を有する上記第2のトランジスタにおいての絶縁膜容量の和より、大きくなる。
【0046】
したがって、連続発振レーザビーム、あるいは擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜において、結晶異方性が存在したとしても、その結晶異方性によるトランジスタの特性差を抑制することができ、実用上の設計およびプロセス制約を緩和することができるので、小型化および集積度を向上させた表示装置用基板を実現することができる。
【0047】
本発明の表示装置用基板において、上記第2のトランジスタの上記ゲート電極と接するに絶縁膜の膜厚より、上記第1のトランジスタの上記ゲート電極と接する絶縁膜の膜厚が薄いことが好ましい。
【0048】
上記構成によれば、上記半導体膜に接するように設けられた絶縁膜の膜厚を変えることにより、上記絶縁膜容量の和が変わる構成となっている。
【0049】
したがって、移動度が相対的に劣る半導体膜を有する上記第1のトランジスタにおいての絶縁膜の膜厚は、移動度が、相対的に優れた半導体膜を有する上記第2のトランジスタにおいての絶縁膜の膜厚より薄く設けられる構成となっている。そして、絶縁膜の膜厚を薄くし、絶縁膜容量を増加させると、上記半導体膜に及ぼす電界効果も大きくなり、移動度などを向上させることができる。
【0050】
よって、連続発振レーザビーム、あるいは擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜において、結晶異方性が存在したとしても、その結晶異方性によるトランジスタの特性差を抑制することができ、実用上の設計およびプロセス制約を緩和することができるので、小型化および集積度を向上させた表示装置用基板を実現することができる。
【0051】
本発明の表示装置用基板において、上記第1のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和と、上記第2のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和との比が、上記第1のトランジスタのキャリア移動度と、上記第2のトランジスタのキャリア移動度との比の逆比であることを特徴とする。
【0052】
また、本発明の表示装置用基板において、上記第1のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和と、上記第2のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和との比が、上記第1のトランジスタのオン電流量と、上記第2のトランジスタのオン電流量との比の逆比であることを特徴とする。
【0053】
上記構成によれば、上記半導体膜における、上記結晶の長軸方向と、上記半導体チャネル長方向とが、例えば略垂直である場合と略平行である場合とにおいて、その移動度またはオン電流量の比が1/2(略平行である場合の移動度またはオン電流量が、略垂直である場合の移動度またはオン電流量の2倍である)であった場合、上記各場合においての絶縁膜容量の和の比は、その逆比である2(平行である場合の絶縁膜容量の和が、垂直である場合の絶縁膜容量の和の1/2倍である)となる。そして、トランジスタのゲート電極と接する絶縁膜における絶縁膜容量の和と、トランジスタの移動度又はオン電流量とは、反比例する。
【0054】
よって、上記構成によれば、結晶異方性による移動度またはオン電流量のばらつきを、絶縁膜容量の和を調整することによって補正することができるので、同一基板内の全てのトランジスタにおいて、略均一な移動度またはオン電流量を示す表示装置用基板を実現することができる。
【0055】
本発明の表示装置は、上記の課題を解決するために、上記表示装置用基板を備えていることを特徴としている。
【0056】
上記構成によれば、結晶異方性によるトランジスタの特性差を抑制することができる表示装置用基板を備えているため、小型化および集積度を向上させることができる表示装置を実現することができる。
【発明の効果】
【0057】
本発明の表示装置用基板は、上記第1のトランジスタは、上記半導体膜における、結晶の長軸方向と、ソース領域からドレイン領域に向かう方向である半導体チャネル長方向とのなす角が、上記第2のトランジスタにおける上記なす角より大きく、上記第1のトランジスタに設けられた絶縁膜における絶縁膜容量の和は、上記第2のトランジスタに設けられた絶縁膜における絶縁膜容量の和より大きいものである。
【0058】
また、本発明の表示装置は、以上のように、上記表示装置用基板を備えているものである。
【0059】
また、本発明の表示装置用基板の製造方法は、以上のように、上記第1のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和が、上記第2のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和より大きくなるように、上記各絶縁膜を形成する方法である。
【0060】
それゆえ、連続発振レーザビーム、あるいは擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜において、結晶異方性が存在したとしても、その結晶異方性によるトランジスタの特性差を抑制することができるとともに、実用上の設計およびプロセス制約を緩和することのできる表示装置用基板、および表示装置用基板の製造方法を実現できるという効果を奏する。
【0061】
さらには、上記表示装置用基板を備えることにより、より小型化および集積度を向上させることができる表示装置を実現できるという効果を奏する。
【発明を実施するための最良の形態】
【0062】
以下、図面に基づいて本発明の実施の形態について詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などはあくまで一実施形態に過ぎず、これらによってこの発明の範囲が限定解釈されるべきではない。
【0063】
〔実施の形態1〕
以下、図1〜6に基づいて、本発明の一実施の形態の表示装置に備えられた第1のトランジスタ5と第2のトランジスタ6の構成について説明する。また、本実施の形態においては、上記表示装置としてアクティブマトリクス型の液晶表示装置を一例に挙げて説明を行うが、本発明がこれに限定されることはない。
【0064】
図1は、本発明の一実施の形態の液晶表示装置21に備えられた表示装置用基板1の概略構成を示す平面図である。
【0065】
表示装置用基板1は、図示しないマトリクス状に配置された多数の画素によって構成される表示領域2を有している。上記各画素には、後述する画素電極15を制御するため、ソース領域からドレイン領域に向かう方向である半導体チャネル長方向D1と結晶の長軸方向D2とが、略垂直である第1のトランジスタ(画素TFT)5または、上記半導体チャネル長方向D1と結晶の長軸方向D2とが、略平行である第2のトランジスタ(画素TFT)6が形成されている。また、デュアルゲート構成を用いた場合には、上記表示領域2に、第1のトランジスタ(画素TFT)5と第2のトランジスタ(画素TFT)6とが両方とも存在し得る。
【0066】
なお、上記画素電極15と第1のトランジスタ(画素TFT)5または、第2のトランジスタ(画素TFT)6とは、図示しないゲートバスラインとデータラインとの交差点に対応するようにマトリクス状に設けられている。
【0067】
さらに、上記表示装置用基板1の端側領域(3a〜3d)に設けられている駆動回路においては、第1のトランジスタ(駆動TFT)5と第2のトランジスタ(駆動TFT)6とが両方とも存在する。
【0068】
以下、非晶質半導体膜の結晶化を行うレーザビーム4(レーザ光)について詳しく説明する。
【0069】
非晶質半導体膜の結晶化の際には各種のレーザビーム、電子ビームなどが使用可能であるが、本実施の形態においては、レーザ発振機から出射された、連続発振レーザビームを使用した。
【0070】
レーザは、固体レーザ、半導体レーザ、または、気体レーザとに分類することができる。
【0071】
上記固体レーザとしては、例えば、YAGレーザ、YVO4レーザ、YLFレーザ、YAlO3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、チタンサファイアレーザ等がある。
【0072】
また、上記気体レーザとしては、例えば、エキシマレーザ、Arレーザ、Krレーザ等が挙げられる。また、レーザ作用をする活性種としては、例えば、3価のイオン(Cr3+、Nd3+、Yb3+、Tm3+、Ho3+、Er3+、Ti3+)を使用することができる。
【0073】
その他に、半導体レーザやディスクレーザ、ファイバーレーザを使用することもできる。
【0074】
なお、レーザの発振方式は、連続発振型でもよいし、パルス発振型でもよいが、パルス発振型の場合は、レーザビーム(あるいはステージ)走査方向に結晶が連続的に成長するように、周波数数10MHz以上の高周波パルス、いわゆる擬似連続発振レーザビームを用いる。レーザビームの照射条件、例えば、周波数、パワー密度、エネルギー密度、ビームプロファイル等は、材料の性質や厚さ、レーザビーム走査速度などを考慮して適宜調整する。
【0075】
本実施の形態においては、上記非晶質半導体膜として、非晶質シリコン膜(a−Si膜)を用い、連続発振固体レーザ(CW固体レーザ)を利用して、図1に図示されているように、数mmの小径レーザビーム4を10μm程度オーバーラップさせながら一定ピッチで、一定走査方向に順次走査し、上記基板1上の非晶質シリコン膜(a−Si)の全面結晶化を行い上記レーザビーム4の走査方向に沿って、結晶粒が細長く成長している多結晶シリコン膜(Poly−Si膜)を得た。
【0076】
しかしながら、既に上述したように、上記多結晶シリコン膜(Poly−Si膜)における結晶の成長方向によって、トランジスタの特性が大きく異なることが知られている。すなわち、図12に図示されているように、半導体チャネル長方向D1と結晶の長軸方向D2とが、平行である場合と垂直である場合とにおいての移動度の差は、略2倍である。これは、キャリアの移動が上記結晶の粒界によって妨げられているからである。
【0077】
以上のようなトランジスタの半導体膜における結晶の成長方向による特性ばらつきは、大きな問題であり、実用上においては、上記半導体チャネル長方向D1と上記結晶の長軸方向D2とをある一定方向に揃える必要性があるため、設計およびプロセス上において、大きな制約となっている。
【0078】
このような問題点を改善するため、本実施の形態の液晶表示装置21に備えられた表示装置用基板1に設けられた第1のトランジスタ5と第2のトランジスタ6においては、半導体膜5a、6aに接するように設けられる少なくとも、一つ以上の絶縁膜の絶縁膜容量の和Caを調整することにより、上記結晶の異方性によるトランジスタの特性差を抑制する構成となっている。これは、上記絶縁膜の絶縁膜容量の和Caを増加させると、上記半導体膜5a、6aに及ぼす電界効果も大きくなり、移動度などを向上させることができるためである。
【0079】
すなわち、上記第1のトランジスタ5は、上記半導体膜5aにおける、上記半導体チャネル長方向D1と上記結晶の長軸方向D2とのなす角が、上記第2のトランジスタ6における上記なす角より大きく、その移動度が相対的に劣るトランジスタとなる。このような第1のトランジスタ5においては、その絶縁膜容量の和Caが大きくなるように絶縁膜を設ける構成となっている。
【0080】
このような構成であるため、結晶の異方性によって生じる移動度の差などのトランジスタの特性差を抑制することができるので、実用上の設計および製造プロセスにおいて、例えば、レーザビーム4の走査方向や半導体チャネル長方向D1などにある程度の自由度を有することとなる。
【0081】
したがって、連続発振レーザビーム、あるいは擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜5a、6aにおいて、結晶異方性が存在したとしても、その結晶異方性によるトランジスタの特性差を抑制することができ、実用上の設計およびプロセス制約を緩和することができるので、小型化および集積度を向上させることができる表示装置用基板1および表示装置用基板1の製造方法を実現することができる。
【0082】
また、上記表示装置用基板1上に上記トランジスタ5、6を集積度高く設けることを考慮すると、図1に図示されているように、上記第1のトランジスタ5における上記半導体チャネル長方向D1と上記結晶の長軸方向D2とのなす角は略90度であり、上記第2のトランジスタにおける上記なす角は、略0度であることが好ましい。
【0083】
上記構成によれば、上記基板上に上記トランジスタを集積度高く設けることが可能となるため、より小型化された表示装置用基板1および表示装置用基板1の製造方法を実現することができる。
【0084】
なお、上記絶縁膜容量の和Caとは、上記半導体膜に接するように設けられている絶縁膜が一枚構成である場合には、その一枚の絶縁膜の容量をいい、上記絶縁膜が二枚構成である場合には、その二枚の絶縁膜のそれぞれの容量の和をいう。
【0085】
図2は、本発明の一実施の形態の液晶表示装置21に備えられた第1のトランジスタ5と第2のトランジスタ6の概略構成を示す断面図および平面図である。
【0086】
上記表示装置用基板1において、上記第1のトランジスタ5は、上記半導体膜5aを上下から挟むような第1の絶縁膜7と第2の絶縁膜8とを備えたダブルゲート構造を有することが好ましい。
【0087】
上記第1のトランジスタ5においては、図2(a)に図示されているように、上記半導体チャネル長方向D1と上記結晶の長軸方向D2とが、略垂直である半導体膜5aを上下から挟むような第1の絶縁膜7と第2の絶縁膜8とが設けられている。
【0088】
一方、上記第2のトランジスタ6においては、図2(b)に図示されているように、上記半導体チャネル長方向D1と上記結晶の長軸方向D2とが、略平行である半導体膜6aに接するように、上記第1の絶縁膜7が設けられている。
【0089】
上記構成によれば、基板9に設けられた上記第1のトランジスタ5は、上記半導体チャネル長方向D1と上記結晶の長軸方向D2とのなす角が、上記基板9に設けられた上記第2のトランジスタ6における上記なす角より大きく、その移動度が相対的に劣るトランジスタとなる。このような第1のトランジスタ5においては、その絶縁膜容量の和Caが大きくなるように上記半導体膜5aを上下から挟むように第1の絶縁膜7と第2の絶縁膜8とを設け、さらに、それぞれの絶縁膜7、8と接するように、トップゲート電極5bとボトムゲート電極5eとが設けられているいわゆるダブルゲート構造を用いている。
【0090】
したがって、移動度が相対的に劣る半導体膜5aを有する上記第1のトランジスタ5においての絶縁膜容量の和Caは、移動度が、相対的に優れた半導体膜6aを有する上記第2のトランジスタ6においての絶縁膜容量の和Caより、大きくなる。
【0091】
よって、連続発振レーザビーム、あるいは擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜5a、6aにおいて、結晶異方性が存在したとしても、その結晶異方性によるトランジスタの特性差を抑制することができ、実用上の設計およびプロセス制約を緩和することができるので、小型化および集積度を向上させた表示装置用基板1を実現することができる。
【0092】
図3は、ダブルゲート構造を有する第1のトランジスタ5の製造プロセスを説明するための概略工程図である。
【0093】
本実施形態においては、基板9として、ガラス基板を用いているが、これに限定されることはなく、上記基板9としては、上記ガラス以外にも、石英、プラスチック、シリコンウェハー、金属、セラミックなどからなるものを用いることができる。
【0094】
先ず、図3(a)に示すように、上記基板9の上面は下地保護膜10によって覆われている。下地保護膜10としてはシリコン酸化膜、シリコン窒化膜、シリコン窒化酸化膜などの絶縁性物質からなる膜を用いることが可能であり、上記基板9からの不純物イオンの拡散を効果的に抑制するという観点からは、シリコン窒化膜、シリコン窒化酸化膜等の窒素を含む無機絶縁膜であることが好ましい。
【0095】
さらには、上記下地保護膜10としては、上記各膜の積層膜を用いても構わない。この下地保護膜10は上記基板9からの不純物イオンの拡散やレーザ照射時の発熱による基板9へのダメージを防ぐための膜である。
【0096】
下地保護膜10の厚さは、積層膜の場合も含めて、全体として100nm〜2μm程度である。
【0097】
続いて、図3(b)に示すように、上記下地保護膜10上に、例えばネガ型の感光性レジストを塗布し、フォトリソ工程により、上記ボトムゲート電極5e形状の溝を有するレジストパターンを形成し、その後、上記レジストパターンをマスクとして、上記下地保護膜10をエッチングする。さらに、上記ボトムゲート電極5e形状の溝を埋めるように上記下地保護膜10上に、導電膜をスパッタ法により形成した後、例えば、化学機械研磨(Chemical Mechanical Polishing)法により、上記下地保護膜10をストッパーとして上記導電膜を研磨し、上記溝内のみに上記導電膜を残すことにより、膜厚70〜300nm(好ましくは100〜200nm)のボトムゲート電極5eを形成した。上記ボトムゲート電極5eの材質としては特に限定されないが、例えば、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)等の高融点金属、又は、これら高融点金属を主成分とする合金材料若しくは化合物材料を用いることができる。
【0098】
次に、図3(c)に示すように、平坦化された上記ボトムゲート電極5eと上記下地保護膜10上に、膜厚100〜500nm(好ましくは150〜300nm)の第2絶縁膜8を形成する。上記絶縁膜8としては、例えば、プラズマCVD(Chemical Vapor Deposition)法又はスパッタ法によって形成されたシリコンを含む無機絶縁膜(例えばシリコン酸化膜、シリコン窒化膜、シリコン窒化酸化膜)を用いることができる。また、上記絶縁膜8は複数の層が積層された構造であってもよい。
【0099】
次に、図3(d)に示すように、上記絶縁膜8上に、島状の半導体膜をパターン形成する。まず、スパッタ法、LPCVD(Low Pressure CVD)法又はプラズマCVD法によって非晶質半導体膜を成膜した後、CW固体レーザ法等で非晶質半導体膜を結晶化させることで多結晶化された半導体膜5aを形成する。その後、得られた上記多結晶化された半導体膜5aをフォトリソ工程により所望の形状にパターニングすることで、膜厚20〜100nm(好ましくは30〜70nm)の半導体膜5aを形成することができる。なお、半導体膜5aの材質としては特に限定されないが、例えば、シリコン、シリコンゲルマニウム(SiGe)合金等を用いることができる。なお、本実施の形態においては、上記半導体膜5aとして、非晶質シリコン膜(a−Si)の結晶化を行い、結晶粒が細長く成長している多結晶シリコン膜(Poly−Si膜)を用いている。
【0100】
次に、図3(e)に示すように、上記半導体膜5aを覆うように膜厚30〜150nm(好ましくは50〜100nm)の第1絶縁膜7を形成する。また、上記第1絶縁膜7も複数の層が積層された構造であってもよい。上記半導体膜5aの材質をシリコンとした場合には、半導体膜5aとの界面における界面準位を低減するという観点からは、上記第1絶縁膜7と上記第2絶縁膜8とはシリコン酸化膜であることが好ましい。なお、必要があれば、引き続いて第1のトランジスタ5の閾値電圧を制御する目的で、上記絶縁膜7を介して、半導体層5aの全面に不純物をイオン注入法又はイオンドーピング法によりドーピング(チャネルドーピング)する。チャネルドーピングに使用される不純物の例としては、Nチャネル型TFTとする場合は、ホウ素(B)等のIII族元素を用いることができ、Pチャネル型TFTとする場合は、リン(P)等のV族元素を用いることができる。また、大面積基板を処理する場合の不純物の添加方法としては、イオンドーピング法が好適である。
【0101】
続いて、図3(f)に示すように、導電膜をスパッタ法により形成した後、フォトリソ工程により導電膜を所望の形状にパターニングすることによって、膜厚100〜500nm(好ましくは150〜300nm)のトップゲート電極5bを形成する。
【0102】
次に、図3(g)に示すように、上記トップゲート電極5bをマスクとし、ボロン(B)、リン(P)等の不純物をイオン注入法または、イオンドーピング法によりドーピングを行い、上記半導体膜5aに低濃度ソース領域5f、5c(5cは高濃度ソース領域となる)と低濃度ドレイン領域5g、5d(5dは高濃度ドレイン領域となる)とを形成する。なお、上記ゲート電極5bによってマスクされた領域がチャネル領域5hとなる。さらに、上記ゲート電極5bを覆うように膜厚20〜150nm(好ましくは30〜100nm)のキャップ膜11を形成した後、上記キャップ膜11をマスクとして上記半導体膜5aに自己整合的にボロン(B)、リン(P)等の不純物をイオン注入法又はイオンドーピング法によりドーピングを行い、高濃度ソース領域5cと高濃度ドレイン領域5dとを形成する。その後、上記半導体膜5aの活性化工程を経て、チャネル領域5hを除く領域に、ソース・ドレイン領域として機能する高濃度不純物領域5c、5dを形成する。また、上記半導体膜5aの活性化工程としては、例えば、アニールオーブン等を用いて熱処理を行ってもよいし、エキシマレーザ等を照射してもよい。上記キャップ膜11としては特に限定されず、例えば、プラズマCVD法又はスパッタ法によって形成されたシリコンを含む絶縁膜(例えば、シリコン酸化膜、シリコン窒化膜、シリコン窒化酸化膜など)を用いることができる。
【0103】
さらには、図3(h)に示すように、スパッタ法やプラズマCVD法などを使用してシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜など、あるいはその積層からなる第1層間絶縁膜13を30nmから1500nm程度成膜する。
【0104】
さらに、300℃〜550℃で30分から12時間程度の熱処理を行うことにより、水素化を行う。これは上記第1層間絶縁膜13に含まれる水素により、上記半導体膜5aのダングリングボンドなどの欠陥を終端するための工程である。水素プラズマや、水素が3〜100%含まれる雰囲気中で300〜450℃で熱処理を行うことによっても、水素化をすることができる。その後に、上記第1層間絶縁膜13に、上記半導体膜5aの高濃度ソース領域5c及び高濃度ドレイン領域5dに通じるコンタクトホールを形成した後、スパッタ法などにより、基板の上側全面に金属膜12を形成する。金属膜12としては、例えば、Ti100nm、Al350nm、Ti100nmの積層膜を形成し、感光性レジストを使用して、上記金属膜12の上に、所望のソースおよびドレイン電極用のレジストパターンを形成する。次に、レジストパターンをマスクにして上記金属膜12をエッチングすることにより、ソース電極およびドレイン電極を形成する。その後、レジストパターンを除去する。なお、本発明の一実施の形態においては、金属膜12をTi/Al/Tiの積層としているが、特に限定はされず、低抵抗金属であるTa、W、Ti、Mo、Al、Cu、Cr、Ndなどから選ばれた元素、あるいは前記元素を主成分とする合金材料もしくは化合物材料で、必要に応じて積層構造として形成しても良い。
【0105】
次いで、図3(i)に示すように、第2の層間絶縁膜14として、透明絶縁膜である、シリコン酸化膜や感光性アクリル樹脂等を使用する。本実施の形態においては、感光性アクリル樹脂を使用し、コンタクトホールのパターンを形成した。
【0106】
最後に、透明な画素電極15としては、ITO、IZOなどの透明導電膜をスパッタ法などで例えば100nm程度形成し、感光性レジストを使用して、所望のパターンを形成し、レジストパターンをマスクにして、透明導電膜をエッチングすることにより、パターニングを行う。
【0107】
図4は、本発明の一実施の形態の液晶表示装置21に備えられた第1のトランジスタ5と、第2のトランジスタ6の多様な構成条件においての移動度を示す図である。
【0108】
図4に図示されているように、膜厚が75nmである第1絶縁膜7とトップゲート電極5bまたはトップゲート電極6bを備えた構成において、上記半導体チャネル長方向D1と上記結晶の長軸方向D2とが、平行である場合(図中のB)と垂直である場合(図中のD)とでは、その移動度は略2倍の差がある。上記それぞれの場合に、第1絶縁膜7の膜厚が75nmであり、第2絶縁膜8の膜厚が400nmであるダブルゲート構造を用いた場合、図中のBはAへ、図中のDはCへとある程度の移動度の改善効果は得られるが、図中のBとCの移動度を等しいレベルまで改善することはできなかった。
【0109】
そこで、本発明者らは、上記第2絶縁膜8の膜厚を上記第1絶縁膜7の膜厚である75nmまで薄くして行った場合、図中のCがBと匹敵する移動度を有するようになることを分かった。これは、図中のEは、膜厚が75nmである第1絶縁膜7と第2絶縁膜8とを有するため、その絶縁膜容量の和Caが、膜厚が75nmである第1絶縁膜7のみを有する図中Bの絶縁膜容量の和Caの2倍となるため、上記半導体膜5aに及ぼす電界効果も大きくなり、移動度を向上させることができるからである。この性質を利用すると、上記第1のトランジスタ5と第2のトランジスタ6とにおいての、結晶異方性による移動度の差をなくすことができる。
【0110】
したがって、上記第1のトランジスタ5または、上記第2のトランジスタ6に設けられた上記絶縁膜7、8は、上記各トランジスタ5、6における絶縁膜容量の和Caが、上記各トランジスタ5、6における上記半導体膜5a、6aのキャリア移動度の比と反比例するように、設けられていることが好ましい。
【0111】
上記構成は、結晶異方性による移動度のばらつきを、絶縁膜容量の和Caを調整することによって補正する構成であるため、同一基板内の全てのトランジスタ5、6において、略均一な移動度を示す表示装置用基板1を実現することができる。
【0112】
図5は、ダブルゲート構造の第1のトランジスタ5において、ボトムゲート電極5eの電位を制御することによって、閾値電圧が変わることを示す図である。
【0113】
図示されているように、ボトムゲート電極5eの電位を+5Vから−5Vに変化させて行くに連れて、閾値電圧も−1.2Vから+1Vへ徐々に変わっていくことが分かる。
【0114】
したがって、このようなダブルゲート構造を用いた構成においては、ボトムゲート電極5eの電位を制御することで、閾値電圧可変の第1のトランジスタ5を実現できるとともに、さらには、上記ボトムゲート電極5eの電位を固定すれば、バックチャネル電位変動の影響を無くし、特性がより均一な第1のトランジスタ5を実現できる。
【0115】
図6は、本発明の一実施の形態の液晶表示装置21の概略構成を示す断面図である。
【0116】
上記液晶表示装置21は、上記第1のトランジスタ5と上記第2のトランジスタ6とを備えた表示装置用基板1を用いたものである。
【0117】
図6に示すように、液晶表示装置21は、上記基板1と、これに対向する対向電極を備えるカラーフィルタ基板17とを備え、これらの基板の間に液晶層16がシール材によって封入された構成を有する液晶表示パネルを備えている。
【0118】
さらに、上記基板1とカラーフィルタ基板17とには偏向板18が備えられている。
【0119】
また、液晶表示パネルの背面(上記基板1側)には、バックライト20が配置されており、バックライト20は、上記液晶表示パネルへ向かって光を照射するようになっている。
【0120】
さらには、上記バックライト20の出射面側には、光学シート19を設けることができる。上記光学シート19は、例えば、拡散板と複合機能光学シートとから構成されており、上記複合機能光学シートは、拡散、屈折、集光および偏光を含む各種光学的機能から選択された複数の光学的機能を備えている。
【0121】
上記光学シート19は、液晶表示装置の価格や性能によって適宜組み合わせて使用することが好ましい。
【0122】
上記液晶表示装置21は、上記第1のトランジスタ5と上記第2のトランジスタ6とを備えている構成であるため、結晶異方性による半導体装置の特性差を抑制することができるとともに、小型化および集積度が向上された液晶表示装置21を実現することができる。
【0123】
本実施の形態においては、表示装置として液晶表示装置21を例に挙げて説明をしたが、上記第1のトランジスタ5と上記第2のトランジスタ6とを備えている表示装置であれば例えば、有機EL表示装置などであってもよい。
【0124】
〔実施の形態2〕
次に、図7〜10に基づいて、本発明の第2の実施形態について説明する。なお、本実施の形態において説明すること以外の構成は、上記実施の形態1と同じである。また、説明の便宜上、上記の実施の形態1の図面に示した部材と同じ機能を有する部材については、同じ符号を付し、その説明を省略する。
【0125】
図7は、本発明の他の実施の形態の液晶表示装置21に備えられた表示装置用基板1の概略構成を示す平面図である。
【0126】
図示されているように、上記表示装置用基板1の表示領域2には、ソース領域からドレイン領域に向かう方向である半導体チャネル長方向D1と結晶の長軸方向D2とが、略垂直である第1のトランジスタ(画素TFT)5または、上記半導体チャネル長方向D1と結晶の長軸方向D2とが、略平行である第2のトランジスタ(画素TFT)6が形成されている。また、デュアルゲート構成を用いた場合には、上記表示領域2に、第1のトランジスタ(画素TFT)5と第2のトランジスタ(画素TFT)6とが両方とも存在し得る。
【0127】
さらに、上記表示装置用基板1の端側領域(3a〜3d)に設けられている駆動回路においては、第1のトランジスタ(駆動TFT)5と第2のトランジスタ(駆動TFT)6とが両方とも存在する。
【0128】
図7に図示されているように、本実施の形態においては、上記第2のトランジスタ6に設けられた絶縁膜7の膜厚より、上記第1のトランジスタ5に設けられた絶縁膜7の膜厚が薄いことが好ましい。
【0129】
上記構成によれば、上記半導体膜5a、6aに接するように設けられた絶縁膜7の膜厚を変えることにより、上記絶縁膜容量の和Caが変わる構成となっている。
【0130】
したがって、移動度が相対的に劣る半導体膜5aを有する上記第1のトランジスタ5においての絶縁膜7の膜厚は、移動度が、相対的に優れた半導体膜6aを有する上記第2のトランジスタ6においての絶縁膜7の膜厚より薄く設けられる構成となっている。絶縁膜7の膜厚を薄くし、絶縁膜容量Caを増加させると、上記半導体膜5aに及ぼす電界効果も大きくなり、移動度などを向上させることができるからである。
【0131】
よって、連続発振レーザビーム、あるいは擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜5a、6aにおいて、結晶異方性が存在したとしても、その結晶異方性によるトランジスタの特性差を抑制することができ、実用上の設計およびプロセス制約を緩和することができるので、小型化および集積度を向上させた表示装置用基板1を実現することができる。
【0132】
図8は、第1のトランジスタ5と第2のトランジスタ6とにおける、絶縁膜7の膜厚変化によるオン電流量の変化を示す図である。
【0133】
図示されているように、上記半導体チャネル長方向D1と上記結晶の長軸方向D2とが、平行である場合のオン電流量が垂直である場合のオン電流量の2倍である場合、オン電流量が小さい垂直である場合の第1のトランジスタ5においての絶縁膜7の膜厚を平行である場合の第2のトランジスタ6の絶縁膜7の膜厚の1/2とすることにより、上記トランジスタ5、6のオン電流量をほぼ均一とすることができる。これは、絶縁膜7の膜厚を薄くすることにより、絶縁膜容量を増加させ、上記半導体膜5aに及ぼす電界効果を大きくすることにより、オン電流量を向上させることができるからである。
【0134】
上記構成によれば、結晶異方性によるオン電流量のばらつきを、絶縁膜容量の和Caを調整することによって補正する構成であるため、同一基板内の全てのトランジスタ5、6が略均一なオン電流量を示す表示装置用基板1を実現することができる。
【0135】
図9は、絶縁膜7の膜厚を半導体膜5a、6a上において、それぞれ異なるように設ける工程の一例を説明するための図である。
【0136】
実施の形態1において、既に説明したように、半導体膜5a、6aを形成後、得られた上記半導体膜5a、6aをフォトリソ工程により所望の形状にパターニングする。次に、上記半導体膜5a、6aを覆うように1層目の絶縁膜7aを形成する。その後、半導体膜5aを覆う1層目の絶縁膜7a上には、導電膜をスパッタ法により形成した後、フォトリソ工程により導電膜を所望の形状にパターニングすることによって、ゲート電極5bを形成する。さらに、その上から2層目の絶縁膜7bを形成し、半導体膜6aを覆う2層目の絶縁膜7b上には上記と同様にゲート電極6bを形成することにより、絶縁膜7の膜厚を半導体膜5a、6a上において、それぞれ異なるように設けることができる。
【0137】
図10は、絶縁膜7の膜厚を半導体膜5a、6a上において、それぞれ異なるように設ける工程のさらに他の一例を説明するための図である。
【0138】
実施の形態1において、既に説明したように、半導体膜5a、6aを形成後、得られた上記半導体膜5a、6aをフォトリソ工程により所望の形状にパターニングする。次に、上記半導体膜5a、6aを覆うように絶縁膜7bを形成する。その後、フォトリソ工程により、半導体膜6aを覆う絶縁膜7b上のみに、感光性レジスト22を形成し、上記感光性レジスト22をマスクとして上記半導体膜5aのみを覆う絶縁膜7bのエッチングを行う。上記工程により、絶縁膜7の膜厚を半導体膜5a、6a上において、それぞれ異なるように設けることができる。
【0139】
上記絶縁膜容量の和Caを調整する方法としては、上記各実施の形態で上述した方法以外にも誘電率の高い(または、低い)絶縁膜を用いるなどの方法を用いることもできる。また、これらの各方法の組み合わせによっても、絶縁膜容量の和Caを調整することができるのはもちろんである。
【0140】
本発明の一実施の形態の表示装置に備えられた表示装置用基板1は、連続発振レーザビーム、あるいは擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜5a、6aにおいて、結晶異方性が存在したとしても、その結晶異方性によるトランジスタの特性差を抑制することができるとともに、実用上の設計およびプロセス制約を緩和することのできる表示装置用基板1である。
【0141】
また、本発明の一実施の形態の表示装置は、上記表示装置用基板を備えることにより、より小型化および集積度を向上させることができる表示装置である。
【0142】
本発明は上記した各実施の形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施の形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施の形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【0143】
本発明は、液晶表示装置、有機EL表示装置などのアクティブマトリクス型表示装置に適用することができる。
【図面の簡単な説明】
【0144】
【図1】本発明の一実施の形態の液晶表示装置に備えられた表示装置用基板の概略構成を示す平面図である。
【図2】本発明の一実施の形態の液晶表示装置に備えられた第1のトランジスタと第2のトランジスタの概略構成を示す断面図および平面図である。
【図3】本発明の一実施の形態の液晶表示装置に備えられたダブルゲート構造を有する第1のトランジスタの製造プロセスを説明するための概略工程図である。
【図4】本発明の一実施の形態の液晶表示装置に備えられた第1のトランジスタと、第2のトランジスタの多様な構成条件においての移動度を示す図である。
【図5】本発明の一実施の形態の液晶表示装置に備えられたダブルゲート構造の第1のトランジスタにおいて、ボトムゲート電極の電位を制御することによって、閾値電圧が変わることを示す図である。
【図6】本発明の一実施の形態の液晶表示装置の概略構成を示す断面図である。
【図7】本発明の他の実施の形態の液晶表示装置に備えられた表示装置用基板の概略構成を示す平面図である。
【図8】本発明の他の実施の形態の液晶表示装置に備えられた第1のトランジスタと第2のトランジスタとにおける、絶縁膜の膜厚変化によるオン電流量の変化を示す図である。
【図9】絶縁膜の膜厚を半導体膜5上において、それぞれ異なるように設ける工程の一例を説明するための図である。
【図10】絶縁膜の膜厚を半導体膜上において、それぞれ異なるように設ける工程のさらに他の一例を説明するための図である。
【図11】CW固体レーザビームを複数回走査して、表示装置の画素領域および駆動回路形成領域を結晶化する模様および結晶化された半導体膜を示す図である。
【図12】結晶の成長方向によってトランジスタの特性が異なることを示す図である。
【図13】従来技術においてのエキシマレーザの照射方法および薄膜トランジスタのゲート長方向と結晶粒の関係を示す図である。
【符号の説明】
【0145】
1 表示装置用基板
4 レーザビーム
5 第1のトランジスタ
6 第2のトランジスタ
5a、6a 半導体膜
5b、5e、6b ゲート電極
5c、6c ソース領域
5d、6d ドレイン領域
7、8 絶縁膜
9 基板
Ca 絶縁膜容量の和
D1 半導体チャネル長方向
D2 結晶の長軸方向
【特許請求の範囲】
【請求項1】
基板と、
上記基板に設けられた、連続発振レーザビーム又は擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜と、
上記半導体膜と接するように形成された少なくとも1層以上の絶縁膜と、
ソース領域からドレイン領域に向かう方向である半導体チャネル長方向が異なる第1のトランジスタと第2のトランジスタとが設けられた表示装置用基板において、
上記ソース領域及びドレイン領域と、上記第1のトランジスタ及び第2のトランジスタのチャンネル領域とは、上記半導体膜に形成されており、
上記第1のトランジスタのゲート電極及び第2のトランジスタのゲート電極は、上記絶縁膜と接するように形成されており、
上記第1のトランジスタにおける、上記半導体チャネル長方向と上記半導体膜の結晶の長軸方向とのなす角は、上記第2のトランジスタにおける上記なす角よりも大きく、
上記第1のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和は、上記第2のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和より大きいことを特徴とする表示装置用基板。
【請求項2】
上記第1のトランジスタにおける上記なす角は略90度であり、上記第2のトランジスタにおける上記なす角は、略0度であることを特徴とする請求項1に記載の表示装置用基板。
【請求項3】
上記第1のトランジスタは、
上記半導体膜を、その両面から挟む第1の絶縁膜と第2の絶縁膜とを備えたダブルゲート構造を有することを特徴とする請求項1または2に記載の表示装置用基板。
【請求項4】
上記第2のトランジスタの上記ゲート電極と接する絶縁膜の膜厚より、
上記第1のトランジスタの上記ゲート電極と接する絶縁膜の膜厚が薄いことを特徴とする請求項1から3の何れか1項に記載の表示装置用基板。
【請求項5】
上記第1のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和と、上記第2のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和との比が、
上記第1のトランジスタのキャリア移動度と、上記第2のトランジスタのキャリア移動度との比の逆比であることを特徴とする請求項1から4の何れか1項に記載の表示装置用基板。
【請求項6】
上記第1のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和と、上記第2のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和との比が、
上記第1のトランジスタのオン電流量と、上記第2のトランジスタのオン電流量との比の逆比であることを特徴とする請求項1から4の何れか1項に記載の表示装置用基板。
【請求項7】
請求項1から6の何れか1項に記載の表示装置用基板を備えていることを特徴とする表示装置。
【請求項8】
基板に、
連続発振レーザビーム又は擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜と、
ソース領域からドレイン領域に向かう方向である半導体チャネル長方向が異なる第1のトランジスタと第2のトランジスタと、
上記半導体膜と接するように形成された少なくとも1層以上の絶縁膜とが設けられており、
上記ソース領域及びドレイン領域と、上記第1のトランジスタ及び第2のトランジスタのチャンネル領域とが、上記半導体膜に形成されており、
上記第1のトランジスタのゲート電極及び第2のトランジスタのゲート電極は、上記絶縁膜と接するように形成されており、
上記第1のトランジスタにおける、上記半導体チャネル長方向と上記半導体膜の結晶の長軸方向とのなす角は、上記第2のトランジスタにおける上記なす角よりも大きい表示装置用基板の製造方法において、
上記第1のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和が、上記第2のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和より大きくなるように、上記各絶縁膜を形成することを特徴とする表示装置用基板の製造方法。
【請求項9】
上記第1のトランジスタにおける上記なす角が略90度であり、上記第2のトランジスタにおける上記なす角が略0度であることを特徴とする請求項8に記載の表示装置用基板の製造方法。
【請求項1】
基板と、
上記基板に設けられた、連続発振レーザビーム又は擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜と、
上記半導体膜と接するように形成された少なくとも1層以上の絶縁膜と、
ソース領域からドレイン領域に向かう方向である半導体チャネル長方向が異なる第1のトランジスタと第2のトランジスタとが設けられた表示装置用基板において、
上記ソース領域及びドレイン領域と、上記第1のトランジスタ及び第2のトランジスタのチャンネル領域とは、上記半導体膜に形成されており、
上記第1のトランジスタのゲート電極及び第2のトランジスタのゲート電極は、上記絶縁膜と接するように形成されており、
上記第1のトランジスタにおける、上記半導体チャネル長方向と上記半導体膜の結晶の長軸方向とのなす角は、上記第2のトランジスタにおける上記なす角よりも大きく、
上記第1のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和は、上記第2のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和より大きいことを特徴とする表示装置用基板。
【請求項2】
上記第1のトランジスタにおける上記なす角は略90度であり、上記第2のトランジスタにおける上記なす角は、略0度であることを特徴とする請求項1に記載の表示装置用基板。
【請求項3】
上記第1のトランジスタは、
上記半導体膜を、その両面から挟む第1の絶縁膜と第2の絶縁膜とを備えたダブルゲート構造を有することを特徴とする請求項1または2に記載の表示装置用基板。
【請求項4】
上記第2のトランジスタの上記ゲート電極と接する絶縁膜の膜厚より、
上記第1のトランジスタの上記ゲート電極と接する絶縁膜の膜厚が薄いことを特徴とする請求項1から3の何れか1項に記載の表示装置用基板。
【請求項5】
上記第1のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和と、上記第2のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和との比が、
上記第1のトランジスタのキャリア移動度と、上記第2のトランジスタのキャリア移動度との比の逆比であることを特徴とする請求項1から4の何れか1項に記載の表示装置用基板。
【請求項6】
上記第1のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和と、上記第2のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和との比が、
上記第1のトランジスタのオン電流量と、上記第2のトランジスタのオン電流量との比の逆比であることを特徴とする請求項1から4の何れか1項に記載の表示装置用基板。
【請求項7】
請求項1から6の何れか1項に記載の表示装置用基板を備えていることを特徴とする表示装置。
【請求項8】
基板に、
連続発振レーザビーム又は擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜と、
ソース領域からドレイン領域に向かう方向である半導体チャネル長方向が異なる第1のトランジスタと第2のトランジスタと、
上記半導体膜と接するように形成された少なくとも1層以上の絶縁膜とが設けられており、
上記ソース領域及びドレイン領域と、上記第1のトランジスタ及び第2のトランジスタのチャンネル領域とが、上記半導体膜に形成されており、
上記第1のトランジスタのゲート電極及び第2のトランジスタのゲート電極は、上記絶縁膜と接するように形成されており、
上記第1のトランジスタにおける、上記半導体チャネル長方向と上記半導体膜の結晶の長軸方向とのなす角は、上記第2のトランジスタにおける上記なす角よりも大きい表示装置用基板の製造方法において、
上記第1のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和が、上記第2のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和より大きくなるように、上記各絶縁膜を形成することを特徴とする表示装置用基板の製造方法。
【請求項9】
上記第1のトランジスタにおける上記なす角が略90度であり、上記第2のトランジスタにおける上記なす角が略0度であることを特徴とする請求項8に記載の表示装置用基板の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図12】
【図13】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図12】
【図13】
【図11】
【公開番号】特開2010−122512(P2010−122512A)
【公開日】平成22年6月3日(2010.6.3)
【国際特許分類】
【出願番号】特願2008−296964(P2008−296964)
【出願日】平成20年11月20日(2008.11.20)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】
【公開日】平成22年6月3日(2010.6.3)
【国際特許分類】
【出願日】平成20年11月20日(2008.11.20)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】
[ Back to top ]