電極規定層を包含する窒化ガリウム材料デバイスおよびその形成方法
窒化ガリウム材料デバイスおよびその形成方法を提供する。該デバイスは、電極規定層を包含する。電極規定層は典型的にはその内部に形成されたビアを有し、該ビア内に電極が（少なくとも部分的に）形成される。したがって、ビアは、電極の寸法を（少なくとも部分的に）規定する。いくつかの場合において、電極規定層は、窒化ガリウム材料領域上に形成された不動態化層である。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
発明の分野
本発明は一般に窒化ガリウム材料に関し、より詳細には、電極規定層を包含する窒化ガリウム材料デバイスおよびその形成方法に関する。
【０００２】
発明の背景
窒化ガリウム材料は、窒化ガリウム（ＧａＮ）ならびにその合金、例えば、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、および窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）を包含する。これらの材料は、高エネルギー(highly energetic)電子遷移が起こるのを可能にする比較的幅広い直接バンドギャップを有する半導体化合物である。窒化ガリウム材料は、高い電子移動度、効率的に青色を発光する能力、高周波において信号を伝達する能力などを含む多くの興味深い性質を有する。したがって、窒化ガリウム材料は、トランジスタ、電界エミッタ、および光電子デバイスなど多くのマイクロ電子的用途において幅広く研究されている。
【０００３】
発明の概要
本発明は、電極規定層を包含する窒化ガリウム材料デバイスおよびその形成方法を提供する。
【０００４】
一態様において、半導体構造体を提供する。該構造体は、窒化ガリウム材料領域と、窒化ガリウム材料領域の上を覆って形成された電極規定層を含む。電極規定層は、その内部に形成されたビアを包含する。ビア上部における横断面積は、ビア底部における横断面積より大きい。該構造体はさらに、窒化ガリウム材料領域上およびビア内に形成された電極を含み、ここにおいて、電極長さはビア底部で規定される。
【０００５】
他の態様において、トランジスタを提供する。該トランジスタは、窒化ガリウム材料領域と、窒化ガリウム材料領域上に形成された電極規定層を含む。電極規定層は、その内部に形成されたビアを包含する。ビアの横断面積は、ビア底部よりビア上部の方が大きい。ビアの側壁は、ビア底部から約５度〜約８５度の角度で上側に、ビア上部から約９０度〜約１６０度の角度で下側に伸長している。該トランジスタはさらに、窒化ガリウム材料領域上に形成されたソース電極、窒化ガリウム材料領域上に形成されたドレイン電極；ならびに、窒化ガリウム材料領域上およびビア内に形成されたゲート電極を含む。ゲート電極の長さはビア底部で規定され、ゲート電極長さとビア上部における断面寸法との比率は約０．５０〜０．９５である。
【０００６】
他の態様において、ショットキーダイオードを提供する。該ショットキーダイオードは、窒化ガリウム材料領域と、窒化ガリウム材料領域の上を覆って形成された電極規定層を含む。電極規定層は、その内部に形成されたビアを包含する。ビア上部における横断面積は、ビア底部における横断面積より大きい。ビアの側壁は、ビア底部から約５度〜約８５度の角度で上側に、ビア上部から約９０度〜約１６０度の角度で下側に伸長している。該ショットキーダイオードはさらに、窒化ガリウム材料領域上およびビア内に形成されたショットキー電極を含み、ここにおいて、電極長さはビア底部で規定される。該ショットキーダイオードはさらに、窒化ガリウム材料領域上に形成されたオーム電極を含む。
【０００７】
他の態様において、半導体構造体の形成方法を提供する。該方法は、窒化ガリウム材料領域上に電極規定層を形成し、該電極規定層内にビアを、ビア上部における断面寸法がビア底部における断面寸法より大きくなるように形成することを含む。該方法はさらに、窒化ガリウム材料領域上およびビア内に電極を形成することを含み、ここにおいて、電極の長さはビア底部により規定される。
【０００８】
他の態様において、トランジスタの形成方法を提供する。該方法は、窒化ガリウム材料領域上に電極規定層を形成し、該電極規定層内にビアを形成することを含む。ビア上部における断面寸法はビア底部における断面寸法より大きく、ビアの側壁は、ビア底部から約５度〜約８５度の角度で上側に、ビア上部から約９０度〜約１６０度の角度で下側に伸長している。該方法はさらに、窒化ガリウム材料領域上にソース電極を形成し、窒化ガリウム材料領域上にドレイン電極を形成し、そして、窒化ガリウム材料領域上およびビア内にゲート電極を形成することを含む。ゲート電極の長さはビア底部で規定され、ゲート電極長さとビア上部における断面寸法との比率は約０．５０〜０．９５である。
【０００９】
他の態様において、ショットキーダイオードの形成方法を提供する。該方法は、窒化ガリウム材料領域上に電極規定層を形成し、該電極規定層内にビアを形成することを含む。ビア上部における断面寸法は、ビア底部における断面寸法より大きい。ビアの側壁は、ビア底部から約５度〜約８５度の角度で上側に、ビア上部から約９０度〜約１６０度の角度で下側に伸長している。該方法はさらに、窒化ガリウム材料領域上にオーム電極を形成し、窒化ガリウム材料領域上およびビア内にショットキー電極を形成することを含み、ここにおいて、電極長さはビア底部で規定される。
【００１０】
本発明の他の観点、態様および特徴は、以下の本発明の詳細な説明を添付図面と併せて考慮することにより明らかになるであろう。添付する図は略図であり、一定の縮尺率で描くことを意図したものではない。図において、さまざまな図に例示されている同一すなわち実質的に同様の各成分は、単一の数字または注釈により表されている。わかりやすくするために、すべての図ですべての成分に表示をつけてはいない。また、当業者が本発明を理解するのを可能にするために例示が必要でない場合、本発明の各態様のすべての成分を図示しているわけではない。本明細書中で参考として援用しているすべての特許出願および特許は、その全体において参考として援用する。矛盾点がある場合、定義を含む本明細書を優先する。
【００１１】
詳細な説明
本発明は、窒化ガリウム材料デバイスおよびその形成方法を提供する。該デバイスは、電極規定層を包含する。電極規定層は典型的にはその内部に形成されたビアを有し、該ビア内に電極が（少なくとも部分的に）形成される。したがって、ビアは、電極の寸法を（少なくとも部分的に）規定する。いくつかの場合において、電極規定層は、窒化ガリウム材料領域上に形成された不動態化層である。
【００１２】
図１Ａおよび１Ｂは、本発明の一態様に従って窒化ガリウム材料領域１２を包含する半導体デバイス１０を例示している。該例示的態様において、デバイス１０は、窒化ガリウム材料領域上に形成されたソース電極１４、ドレイン電極１６およびゲート電極１８を包含する電界効果トランジスタ（ＦＥＴ）である。窒化ガリウム材料領域は基材２０上に形成されており、図示しているように、遷移層２２が基材と窒化ガリウム材料領域の間に形成されていてもよい。該デバイスは、図示しているように、窒化ガリウム材料領域の表面を保護し不動態化する不動態化層である電極規定層２４を包含する。ビア２６は層２４内に形成され、その中にゲート電極が部分的に形成される。さらに以下に記載するように、ビア、したがってゲート電極の形状および寸法を制御すると、デバイスの性質を改善することができる。
【００１３】
図１Ａおよび１Ｂの例示的態様においてデバイス１０はＦＥＴであるが、本発明は、以下にさらに記載するような他のタイプのデバイスを包含する。本発明のＦＥＴ以外の態様では、電極規定層は、ゲート電極以外のタイプの電極、例えばショットキー接点を規定することができることを、理解すべきである。また、図１Ａおよび１Ｂにおける電極規定層は不動態化層として機能するが、他の態様では電極規定層は不動態化層として機能しなくてもよい（例えば図４参照）。
【００１４】
層が他の層または基材の“上に”または“上を覆って”あるとして言及される場合、それは、層もしくは基材の直接上であることができ、あるいは介在層が存在していてもよい。他の層または基材の“直接上に”ある層とは、介在層が存在しないことを意味する。層が他の層または基材の“上に”または“上を覆って”あるとして言及される場合、それは、層もしくは基材の全体、または層もしくは基材の一部を対象とすることも、理解すべきである。
【００１５】
本明細書で用いる“不動態化層”という用語は、下にある層（例えば、窒化ガリウム材料領域１２）の上に成長させると、下にある層のバンドギャップにおける表面／界面状態の数を低減し、および／もしくはその形成を妨げるか、または、下にある層の表面／界面におけるフリーキャリヤー（例えば、電子または正孔）捕捉状態の数を低減し、および／もしくはその形成を妨げる、あらゆる層をさす。例えば、捕捉状態は、停止していない化学結合、表面における貫通転位、または環境から表面に吸着されるイオンにより作り出される表面状態に関連づけることができる。ＦＥＴデバイスにおいて、捕捉状態は、ＤＣまたはＲＦ動作中に、フリーキャリヤーを捕獲する可能性があり、または、望ましくない空乏領域を作り出す可能性がある。これらの影響は、通常なら動作中にＦＥＴのチャンネル内で流れるはずの電流の量を減少させ、したがって、デバイスの性能を低下させる可能性がある。不動態化層は実質的にこれらの影響を低下させ、これによりデバイスの電気性能、例えば増大した出力または効率を改善することができる。不動態化層はまた、デバイスの破壊電圧を増大させることができる。
【００１６】
不動態化層はまた、これに続く処理段階、例えば、フォトリソグラフィー、エッチング、金属（例えば、ゲート、インターコネクト）付着、注入、湿式化学段階、およびレジスト剥離（例えばプラズマ中で）段階中に、下にある層（例えば、窒化ガリウム材料領域１２）を保護することができることを、理解すべきである。したがって、不動態化層は、他の処理種（例えば、液体、イオン、プラズマ、ガス状種）と窒化ガリウム材料の表面との反応および／または相互作用を制限または排除することができる。これらの反応および／または相互作用は、表面形態学、表面状態の数、表面電荷の量、表面電荷の極性、またはこれらのあらゆる組合わせを変化させることにより、デバイスの電気的性質に対し有害になる可能性がある。
【００１７】
電極規定層２４に適した組成物としては、窒化物に基づく化合物（例えば窒化ケイ素化合物）、酸化物に基づく化合物（例えば酸化ケイ素化合物）、ポリイミド、他の誘電体材料、またはこれらの組成物の組合わせ（例えば酸化ケイ素と窒化ケイ素）が挙げられるが、これに限定されない。いくつかの場合において、電極規定層は、窒化ケイ素化合物（例えばＳｉ３Ｎ４）または非化学量論的な窒化ケイ素化合物であることが好ましい可能性がある。これらの化合物は、電極規定層が不動態化層として機能する場合（図１Ａおよび１Ｂに図示しているように）、および同様に電極規定層が不動態化層として機能しない場合に、適していることを理解すべきである。
【００１８】
電極規定層２４の厚さはデバイスの設計に依存する。いくつかの場合において、電極規定層は、約５０オングストローム〜１．０ミクロンの厚さを有することができる。いくつかの場合において、厚さは、約７００オングストローム〜約１２００オングストロームであることができる。
【００１９】
図示しているように、電極規定層２４は、電極領域（ソース１４、ドレイン１６およびゲート１８）を除く窒化ガリウム材料領域１２の表面全体を覆っている。
【００２０】
図１〜２において、以下の表示を用いて上記寸法を表す：ゲート長さ（すなわち、ビア底部におけるゲートの断面寸法）（ａ）、ビア上部における断面寸法（ｂ）、電極規定層厚さ（ｃ）、ソース電極側張出距離（ｄ）、ドレイン電極側張出距離（ｅ）、ゲート−ソース間隔（ｆ）、ゲート−ドレイン間隔（ｇ）、およびゲート電極高さ（ｈ）。
【００２１】
上記断面寸法は、ソース電極およびドレイン電極に垂直な平面Ｐ（図１Ｂ）で測定され、それらの間の最短距離を規定していることを、理解すべきである。
【００２２】
図２は、ビアおよび対応するゲート電極の縦断面図を例示している。角度Ｚは、電極規定層の側壁２８が電極規定層の底部表面３０から上側に伸長している角度であり、角度Ｙは、該側壁が電極規定層の上部表面３２から下側に伸長している角度である。角度ＹおよびＺはそれぞれ底部および上部表面３０、３２において測定され、側壁２８は底部および上部表面から離れた距離においてこれらの角度から逸脱することができることを、理解すべきである。
【００２３】
上記寸法および角度を図１および２のＦＥＴの態様におけるゲート電極に関連して示しているが、これらの寸法および角度のいくつかは、以下にさらに記載するようなＦＥＴ以外の態様において他のタイプの電極に施用することもできる。
【００２４】
有利なことに、以下にさらに記載する本発明のデバイスの形成方法により、ゲート電極の寸法（例えばａ）を完全に電極規定層内に規定することが可能になる。これは、電極規定層の付着前にゲート電極を形成する方法、またはゲート長さ（ａ）以外のゲート電極の一部を電極規定層内に規定する方法とは、区別すべきものである。しかし、ゲート電極の一部を電極規定層内に形成するような方法は、例えば、ゲート電極材料により完全に満たされていない領域（例えば、電極規定層の下を切り取り(undercut)底部表面３０に隣接する領域）をビア内に包含する可能性がある。したがって、これらの方法では、ゲート長さを、電極規定層により完全に規定することはできない。対照的に、本発明のいくつかの好ましい方法では、ビア全体（または、少なくとも底部表面３０におけるビアの領域）がゲート電極材料で満たされ、その結果、ビアの寸法は、ゲートの寸法、詳細にはゲート長さに正確に対応する。したがって、本発明の方法を用いると、電極の限界寸法（例えばゲート長さ）を正確に制御して、デバイスの性能を最適化することができる。本発明の一観点は、特定のゲート電極の寸法（ゲート電極の縦断面を含む）が、ＦＥＴデバイス１０において性能の改善をもたらすという発見である。
【００２５】
本発明の特定の方法において、ゲート電極高さ（ｈ）が電極規定層厚さ（ｃ）に満たない場合、上部表面３２またはこれに隣接するビアの領域をゲート電極材料で満たさなくてもよいことを、理解すべきである（図１５参照）。
【００２６】
図１Ａおよび１Ｂの例示的態様において、ビア上部における断面寸法（ｂ）はゲート長さ（ａ）より小さい。ビア２６（および、したがって、ゲート電極１８）はまた、ビア底部における横断面積より大きなビア上部における横断面積を有する。図示しているように、ビア（および、したがってゲート電極）の横断面積は、ビアの上部からビアの底部に向けて小さくなる。側壁２８はまっすぐな（湾曲していない）傾斜を有することが好ましい可能性がある。いくつかの場合において、側壁２８は湾曲した傾斜を有することが好ましい可能性がある。側壁が湾曲した傾斜を有するいくつかの場合において、側壁は、図示しているように窒化ガリウム材料領域１２に関して上に凹型の形状を有することができる。以下にさらに記載するように、電極規定層のエッチング段階を制御して、望ましいゲート縦断面を提供することができる。
【００２７】
ビア（および電極）の横断面積は、図示するように電極規定層により規定される平面に平行な平面で測定されることを、理解すべきである。
【００２８】
（ａ）／（ｂ）の比率は、破壊電圧に影響を及ぼすデバイス１０の重要な設計パラメーターでありうることが見いだされている。本発明のいくつかの態様では、（ａ）／（ｂ）の比率を、約０．５０〜約０．９５になるように制御する。いくつかの場合では、該比率を約０．７５〜約０．９０に制御することが好ましい可能性がある。これらの範囲内の（ａ）／（ｂ）比率の値は、破壊電圧を改善することができる。（ａ）／（ｂ）比率の最適値は、具体的なデバイスに依存し、他の設計パラメーターに依存することもできる。以下にさらに記載するように、電極規定層のエッチング段階のパラメーターを制御して、所望の（ａ）／（ｂ）比率を提供することができる。
【００２９】
ゲート長さ（ａ）の絶対値は特定のデバイス設計に依存する。例えば、（ａ）は約０．１ミクロン〜約５．０ミクロンであることができる。しかしながら、（ａ）に関する他の値も適していることを、理解すべきである。
【００３０】
角度ＹおよびＺはデバイスの動作に好ましい範囲を有することも見いだされている。角度Ｚは、９０度未満であることが好ましい可能性がある。例えば、角度Ｚは、約５度〜約８５度；いくつかの場合では約１０度〜約６０度；そして、いくつかの場合では約１５度〜約４０度であることが好ましい可能性がある。角度Ｙは、９０度を超えることが好ましい可能性がある。角度Ｙは典型的に、約９０度〜約１６０度である。角度Ｙは、約９０度〜約１３５度；そして、いくつかの場合では約９０度〜約１１０度であることが好ましい可能性がある。
【００３１】
角度ＹおよびＺは、デバイスにより作り出される電界の位置および強度に影響を及ぼすことが、決定されている。ＹおよびＺの値を上記範囲内に制御することにより、デバイスの動作中にゲート電極のドレイン側エッジ付近に構築されるピーク電界を低下させることができる。この改善は、増大した動作電圧および／または減少したゲート漏れ電流をもたらすことができる。ＹおよびＺの値が上記範囲外である場合、ゲート電極のドレイン側エッジ付近に構築されるピーク電界は過度に高くなる可能性があり、このことが、過剰なゲート漏れ電流および／またはデバイスの初期破損をもたらす可能性がある。
【００３２】
角度ＹおよびＺの上記範囲はまた、ビアをゲート電極材料で完全に満たすことを促進するのに重要である。角度ＹおよびＺの最適値（１以上）は具体的デバイスに依存し、他の設計パラメーターにも依存することができる。電極規定層のエッチング段階を制御して、以下にさらに記載するように、角度ＹおよびＺの望ましい値を提供することができる。
【００３３】
以下にさらに記載するように、角度ＹおよびＺは、ショットキーダイオードなどＦＥＴ以外のデバイスにおいても重要であることができる（例えば、図５Ａおよび５Ｂ参照）。
【００３４】
本明細書中で言及する角度は、顕微鏡的規模（例えば、約５０または１００オングストロームを超える寸法）で、例えばＳＥＭを用いて測定される（図１３Ａに示すように）ことを、理解すべきである。角度は、例えばＴＥＭを用いて、角度の値を湾曲しうる表面効果の存在を示す原子的規模（例えば原子の単分子層）で測定することを意図していない。
【００３５】
ゲート電極が、下にある電極規定層２４上に張出す部分を包含するＴ形の設計を有することも好ましい。ドレイン電極側張出距離（ｅ）は、デバイスの破壊電圧を達成するのにとりわけ重要であることが、決定されている。ドレイン電極の方向に電極規定層上に張出しているゲート電極部分は、他の有利な効果のなかでも、デバイスの破壊電圧を増大させる電界プレート(field plate)として機能することができる。破壊電圧は、例えば（ｅ）がゲート−ドレイン間隔（ｇ）の約２パーセント〜約６０パーセントであるときに増大することができると、観察されている。いくつかの場合において、デバイスの破壊電圧をさらに最適化するためには、（ｅ）が（ｇ）の約１０パーセント〜約５０パーセントであることが好ましい可能性がある。（ｅ）の最適値（１以上）は具体的デバイスに依存し、他の設計パラメーターにも依存することができる。
【００３６】
ソース電極側張出距離（ｄ）がドレイン電極側張出距離（ｅ）より短いと有利であることも、観察されている。いくつかの場合では、（ｄ）を（ｅ）の５０パーセント未満であるか、さらに（ｅ）の２０％にすることが好ましい。いくつかの場合では、ビア全体を確実に満たしつつ（ｄ）を最小限に抑えることが有利である。（ｄ）の値を小さくすると、不要なゲート−ソースキャパシタンスが制限すなわち妨げられる。
【００３７】
（ｄ）および（ｅ）の値は、部分的に、以下にさらに記載する金属付着段階およびパターニング段階により制御される。
【００３８】
ソース電極側張出距離（ｄ）、ドレイン電極側張出距離（ｅ）、ゲート−ソース間隔（ｆ）およびゲート−ドレイン間隔（ｇ）の絶対値は、デバイス設計に依存する。（ｆ）および（ｇ）の典型的な値は、約０．１ミクロン〜約１０ミクロンであるが、他の値も可能である。
【００３９】
いくつかの態様において、ゲート電極高さ（ｈ）の値は、電極規定層厚さ（ｃ）の値より大きい（図１Ａ参照）。他の態様では、ゲート電極高さ（ｈ）の値は、電極規定層厚さ（ｃ）の値より小さい（図１５参照）。他のゲート寸法ほど重要でないが、好ましい（ｈ）の値は具体的デバイスに依存し、他の設計パラメーターにも依存することができる。例えば、（ｈ）は約１００オングストローム〜２．０ミクロンであることができる。（ｈ）の値は、以下にさらに記載するようなゲート電極材料を付着させるのに用いられる処理条件により、制御することができる。
【００４０】
ゲート電極１８は、任意の適した伝導性材料、例えば、金属（例えば、Ａｕ、Ｎｉ）、金属化合物（例えば、ＷＳｉ、ＷＳｉＮ）、合金、半導体、ポリシリコン、窒化物、またはこれら材料の組合わせから形成することができる。例えば、ゲート電極を、金、ニッケルまたは両方から形成することができる。ビア２６内にゲート電極を形成すると、ゲート電極が第２の伝導性材料成分も包含している場合であっても、単一の伝導性材料成分（例えばニッケル）をゲート長さ全体にわたり窒化ガリウム材料領域に直接接して包含するゲート電極の形成が可能になり、有利である。例えば、ゲート電極をニッケルと金から形成する場合、ニッケル層は、ゲート長さ全体にわたり窒化ガリウム材料領域に直接接していることができ、金層はニッケル層の上を覆って形成されることができる（例えば、図１３Ａ参照）。対照的に、複数の金属成分を包含するゲート電極を形成するための従来技術は、ゲート長さの内側部分に直接接している第１成分（例えばニッケル）と、ゲート長さのエッジ部分に直接接している第２成分（例えば金）を有する可能性がある（例えば、図１３Ｂ参照）。単一成分をゲート長さ全体にわたり窒化ガリウム材料領域に直接接して提供すると、第２成分がゲート長さの一部に直接接しているときに生じうる損失を排除することにより、ゲート漏れ電流の減少など電気的性質を改善することができる。さらに、複数成分が窒化ガリウム材料領域に直接接している場合、ゲート電極のショットキーバリヤー高さを材料組成により制御することはできない。
【００４１】
ソース電極１４およびドレイン電極１６も、ゲート電極に関連して上記したものと同じ材料ならびにＴｉ、Ａｌ、ＰｔまたはＳｉを包含する任意の適した伝導性材料から形成することができることも、理解すべきである。
【００４２】
特定の好ましい態様において、基材２０はシリコン基材である。本明細書中で用いるシリコン基材は、シリコン表面を包含するあらゆる基材をさす。適したシリコン基材の例としては、とりわけ、完全にシリコンで構成される基材（例えば、バルクシリコンのウエハ）、シリコン・オン・インシュレーター（ＳＯＩ）基材、シリコン・オン・サファイア（ＳＯＳ）基材、およびＳＩＭＯＸ基材が挙げられる。適したシリコン基材としては、他の材料、例えば、ダイヤモンド、ＡＩＮ、または他の多結晶質材料に結合しているシリコンウエハを有する基材も挙げられる。異なる結晶配向を有するシリコン基材を用いてもよい。いくつかの場合において、シリコン（１１１）基材が好ましい。他の場合では、シリコン（１００）基材が好ましい。
【００４３】
他のタイプの基材、例えば、サファイア、炭化ケイ素、窒化ガリウムおよび窒化アルミニウム基材も用いることができることを、理解すべきである。
【００４４】
基材２０は任意の適した寸法を有することができ、その詳細な寸法を本出願により決定する。適した直径としては、２インチ（５０ｍｍ）、４インチ（１００ｍｍ）、６インチ（１５０ｍｍ）および８インチ（２００ｍｍ）が挙げられるが、これに限定されない。いくつかの態様において、基材２０は比較的厚く、例えば、２５０ミクロンを超える。より厚い基材は一般に、より薄い基材でいくつかの場合において起こりうる折曲げに耐えることができる。他の態様では、より薄い基材（例えば２５０ミクロン未満）を用いる。
【００４５】
遷移層２２を、窒化ガリウム材料領域１２の付着に先立ち基材２０上に形成してもよい。遷移層は、以下の１種以上を果たすことができる：窒化ガリウム材料と基材の熱膨張率の差に起因する熱応力を低下させることにより、窒化ガリウム材料領域１２における亀裂形成を減少させる；窒化ガリウム材料と基材の格子定数の差に起因する格子応力(lattice stress)を低下させることにより、窒化ガリウム材料領域における欠陥形成を減少させる；そして、基材と窒化ガリウム材料のバンドギャップの差を小さくすることにより、基材と窒化ガリウム材料領域の間の伝導を増大させる。窒化ガリウム材料とシリコンとの熱膨張率および格子定数の差が大きいため、遷移層の存在はシリコン基材を利用する際とりわけ好ましいことができる。遷移層はまた、他のさまざまな理由から、基材２０と窒化ガリウム材料領域の間に形成してもよいことを、理解すべきである。いくつかの場合において、例えばシリコン基材を用いない場合、デバイスは遷移層を包含していなくてもよい。
【００４６】
遷移層２２の組成は、少なくとも部分的に、基材のタイプおよび窒化ガリウム材料領域１２の組成に依存する。シリコン基材を利用するいくつかの態様において、遷移層は、好ましくは、層の少なくとも一部にわたり変動する組成を有する組成的に段階的な(compositionally-graded)遷移層を含むことができる。適切な組成的に段階的な遷移層は、例えば、２０００年１２月１４日提出で“Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ Ｍａｔｅｒｉａｌｓ ａｎｄ Ｍｅｔｈｏｄｓ”という名称の公有(commonly-owned)米国特許第６６４９２８７号に記載されており、これを本明細書中で参考として援用する。組成的に段階的な遷移層は、窒化ガリウム材料と基材（例えばシリコン）の熱膨張率の差に起因する熱応力を低下させることにより窒化ガリウム材料領域における亀裂形成を減少させるのに、とりわけ有効である。いくつかの態様では、組成的に段階的な遷移層を、ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ、ＡｌｘＧａ（１−ｘ）Ｎ、またはＩｎｙＧａ（１−ｙ）Ｎ［式中、０≦ｘ≦１，０≦ｙ≦１］などの窒化ガリウム合金から形成する。これらの態様において、合金の元素の少なくとも１種（例えば、Ｇａ、Ａｌ、Ｉｎ）の濃度は典型的に、該層の断面厚さの少なくとも一部にわたり変動する。いくつかの場合において、遷移層は単結晶構造を有する。
【００４７】
他の態様において、遷移層２２は、その厚さにわたり一定の（すなわち変動しない）組成を有する。そのような遷移層は、緩衝層ともよぶことができる。
【００４８】
いくつかの態様において、デバイス１０は、図に示していない他の層を所望により包含することもできる。例えば、デバイス１０は、１層以上の中間層を包含することができる。中間層は、例えば、基材と遷移層（例えば、組成的に段階的な遷移層）との間および／または遷移層と窒化ガリウム材料領域との間に形成することができる。適した中間層は、例えば、米国特許第６６４９２８７号に記載かつ例示されており、これを上記参考として援用する。いくつかの態様において、中間層は、一定組成の窒化ガリウム合金（例えば、ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ、ＡｌｘＧａ（１−ｘ）Ｎ、もしくはＩｎｙＧａ（１−ｙ）Ｎ）、窒化アルミニウム、または窒化アルミニウム合金を有することができる。いくつかの場合において、中間層（１以上）は単結晶構造を有する。
【００４９】
窒化ガリウム材料領域１２は、少なくとも１層の窒化ガリウム材料層を含む。本明細書中で用いる“窒化ガリウム材料”という語句は、窒化ガリウム（ＧａＮ）および任意のその合金、例えば、特に窒化アルミニウムガリウム（ＡｌｘＧａ（１−ｘ）Ｎ）、窒化インジウムガリウム（ＩｎｙＧａ（１−ｙ）Ｎ）、窒化アルミニウムインジウムガリウム（ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ）、窒化リン化ヒ化ガリウム（ＧａＡｓａＰｂＮ（１−ａ−ｂ））、窒化リン化ヒ化アルミニウムインジウムガリウム（ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）ＡｓａＰｂＮ（１−ａ−ｂ））をさす。典型的には、存在する場合、ヒ素および／またはリンは低濃度（すなわち、５重量パーセント未満）である。特定の好ましい態様において、窒化ガリウム材料は高濃度のガリウムを有し、アルミニウムおよび／またはインジウムを少量包含するかまたは全く包含しない。高いガリウム濃度の態様において、（ｘ＋ｙ）の合計は、０．４未満、０．２未満、０．１未満、またはさらに小さいことができる。いくつかの場合において、窒化ガリウム材料層はＧａＮ（すなわちｘ＋ｙ＝０）の組成を有することが好ましい。窒化ガリウム材料は、ドープしたｎ型もしくはｐ型であることができ、または真性であることができる。適した窒化ガリウム材料は、米国特許第６６４９２８７号に記載されており、これを上記参考として援用する。
【００５０】
いくつかの場合において、窒化ガリウム材料領域１２は、窒化ガリウム材料層を１層だけ包含する。他の場合において、窒化ガリウム材料領域１２は、１層より多い窒化ガリウム材料層を包含する。異なる層は、半導体デバイスの異なる領域を形成することができる。窒化ガリウム材料領域１２は、窒化ガリウム材料組成物を有さず例えば他のＩＩＩ−Ｖ化合物または合金を有する層、酸化物層、および金属層を１層以上包含することもできる。
【００５１】
窒化ガリウム材料領域１２は、その中にデバイスを形成するのを可能にするのに足る高品質のものである。窒化ガリウム材料領域１２は、低い亀裂レベルおよび低い欠陥レベルを有することが好ましい。上記のように、遷移層２２（とりわけ組成的に段階的である場合）は、亀裂および／または欠陥の形成を減少させることができる。いくつかの態様において、窒化ガリウム材料領域は約１０９個／ｃｍ２の欠陥を有する。低い亀裂レベルを有する窒化ガリウム材料が米国特許第６６４９２８７号に記載されており、これを上記参考として援用する。いくつかの場合において、窒化ガリウム材料領域は、０．００５μｍ／μｍ２未満の亀裂レベルを有する。いくつかの場合において、窒化ガリウム材料領域は、０．００１μｍ／μｍ２未満の非常に低い亀裂レベルを有する。特定の場合、窒化ガリウム材料領域は、０．０００１μｍ／μｍ２未満の亀裂レベルにより規定されるように実質的に亀裂を含まないことが好ましい可能性がある。
【００５２】
特定の場合において、窒化ガリウム材料領域１２は、単結晶構造を有する１層または複数層を包含する。いくつかの場合において、窒化ガリウム材料領域はウルツ鉱型（六方晶系）構造を有する層を１層以上包含する。
【００５３】
窒化ガリウム材料領域１２の厚さおよび異なる層の数は、少なくとも部分的に、具体的デバイスの要件により決定される。最低でも、窒化ガリウム材料領域１２の厚さは、望ましいデバイスの形成を可能にするのに足るものである。窒化ガリウム材料領域１２は一般に、必ずというわけではないが、０．１ミクロンを超える厚さを有する。他の場合において、窒化ガリウム材料領域１２は、０．５ミクロンを超える厚さ、０．７５ミクロンを超える厚さ、１．０ミクロンを超える厚さ、２．０ミクロンを超える厚さ、またはさらに５．０ミクロンを超える厚さを有する。
【００５４】
図３に、本発明の他の態様に従った半導体デバイス４０を例示する。図３の態様において、ビア２６は、電極規定層２４の厚さを貫く道程(way)の一部までしか伸長していない。したがって、電極規定層の一部はゲート電極１８と窒化ガリウム材料領域１２の間に存在し続ける。いくつかの態様において、電極規定層は、酸化ケイ素、窒化ケイ素、ポリイミド、他の誘電体材料、またはこれら組成物の組合わせ（例えば、酸化ケイ素と窒化ケイ素）などの絶縁材料から形成される。電極規定層が絶縁材料から形成される態様において、デバイス４０はＭＩＳＦＥＴ（金属−絶縁体−半導体）を形成する。
【００５５】
図４に、他の態様に従った半導体デバイス４２を例示する。デバイス４２は、電極規定層２４と窒化ガリウム材料領域１２との間に形成された層４３を包含する。層４３は電極規定層２４とは異なる組成を有する。いくつかの場合において、層４３は不動態化層であることが好ましい。適した不動態化層の組成は先に記載している。いくつかの場合において、１層より多い層を電極規定層と窒化ガリウム材料領域との間に形成してもよいことを、理解すべきである。
【００５６】
図５Ａおよび５Ｂに、本発明の他の態様に従った半導体デバイス４４を例示する。この態様において、デバイス４４は、ビア２６内に（部分的に）規定されるショットキー電極（すなわちショットキー接点）を包含するショットキーダイオードである。デバイス４４は、該構造体の直径周囲に形成されるオーム電極４８も包含する。
【００５７】
ＦＥＴの態様に関連して上記した角度ＹおよびＺの範囲は、ショットキーダイオード（および他のデバイス）の態様においても重要である。詳細には、上記範囲内にあるＹおよびＺの値は、他の利点のなかでも、ビアを電極材料で完全に満たすことを促進する。角度ＹおよびＺの最適値（１以上）は具体的デバイスに依存し、他の設計パラメーターにも依存することができる。電極規定層のエッチング段階を制御して、以下にさらに記載するように、角度ＹおよびＺの望ましい値を提供することができる。
【００５８】
ショットキー電極４６が、図１Ａおよび１ＢのＦＥＴの態様に関連して記載したように、下にある電極規定層２４上に張出す部分を包含するＴ形の設計を有することも好ましい。張出距離（ｉ）は、デバイスの破壊電圧に影響を及ぼすのにとりわけ重要であることが、決定されている。オーム電極の方向に電極規定層上に張出しているショットキー電極部分は、他の有利な効果のなかでも、デバイスの破壊電圧を増大させる電界プレートとして機能することができる。破壊電圧は、例えば（ｉ）がショットキー電極とオーム電極の間の距離（ｊ）の約２パーセント〜約６０パーセントであるときに増大することができると、観察されている。いくつかの場合において、デバイスの破壊電圧をさらに最適化するために、（ｉ）が（ｊ）の約１０パーセント〜約５０パーセントであることが好ましい可能性がある。（ｊ）の最適値（１以上）は具体的デバイスに依存し、他の設計パラメーターにも依存することができる。
【００５９】
本発明のショットキーダイオードは非円形の配置(layout)を有することもできることを、理解すべきである。
【００６０】
本発明をトランジスタおよびショットキーダイオードに関連して上記してきたが、本発明は他のデバイスを包含することができることも理解すべきである。例えば、他の電子デバイスまたは電子光学デバイスで、電極規定層（いくつかの場合において不動態化層として機能することもできる）を用いることができる。適したデバイスとしては、ショットキー整流器、ガン効果ダイオード、バラクター(varactor)ダイオード、電圧制御発振器、発光ダイオード、レーザーまたは光検出器が挙げられる。
【００６１】
図６〜１１は、本発明の例示的な一方法に従って異なる処理段階後に得られる半導体構造体の横断面図を示している。図６〜１１は本発明の一方法に従ったＦＥＴの生産を示しているが、本発明の他のデバイスを同様の方法の段階を用いて生産することができることも、理解すべきである。
【００６２】
図６は、基材２０上に窒化ガリウム材料領域１２と遷移層２２を付着させ、ソース電極１４とドレイン電極１６を付着させた後の構造体の横断面図を示している。
【００６３】
遷移層２２および窒化ガリウム材料領域１２は、基材２０上に、例えば他の技術のなかでも有機金属化学蒸着（ＭＯＣＶＤ）、分子線エピタキシー（ＭＢＥ）、および水素化物気相エピタキシー（ＨＶＰＥ）を用いて、付着させることができる。いくつかの場合では、ＭＯＣＶＤ法が好ましい可能性がある。組成的に段階的な遷移層と窒化ガリウム材料領域をシリコン基材の上を覆って形成するのに適したＭＯＣＶＤ法は、上記参考として援用している米国特許第６６４９２８７号に記載されている。窒化ガリウム材料領域１２が異なる層を有する場合、いくつかの場合において、単一の付着段階（例えばＭＯＣＶＤ段階）を用いて領域１２の全体を形成することが好ましい。単一の付着段階を用いる場合、処理パラメーターを適当な時間に適切に変化させて、異なる層を形成する。特定の好ましい場合において、単一の成長段階を用いて、遷移層および窒化ガリウム材料領域を形成することができる。
【００６４】
本発明の他の態様（図示していない）では、横方向エピタキシャル成長(lateral epitaxial overgrowth)（ＬＥＯ）技術を用いて窒化ガリウム材料領域１２を成長させることが可能であり、該技術は、例えば本明細書中で参考として援用する米国特許第６０５１８４９号に記載されているように、下にある窒化ガリウム層をマスク開口部に通して成長させた後、マスクの上を覆って横方向に成長させて、窒化ガリウム材料領域を形成することを包含する。マスク領域は図に示していない。
【００６５】
本発明の他の態様（図示していない）では、ペンデオエピタキシャル(pendeoepitaxial)技術を用いて領域１２を成長させることが可能であり、該技術は、例えば本明細書中で参考として援用する米国特許第６１７７６８８号に記載されているように、窒化ガリウム材料ポスト(post)の側壁を、隣接する側壁からの成長が融合して窒化ガリウム材料領域を形成するまで成長させて、溝(trench)にすることを包含する。これら横方向の成長技術では、欠陥密度の非常に低い窒化ガリウム材料領域が達成可能である。例えば、窒化ガリウム材料領域の少なくとも一部は、約１０５個／ｃｍ２未満の欠陥の欠陥密度を有することができる。
【００６６】
ソース電極１４およびドレイン電極１６は、蒸発技術など公知の技術を用いて窒化ガリウム材料領域上に付着させることができる。電極が２種の金属を包含する場合、金属を典型的には逐次段階で付着させる。付着した金属層を従来法を用いてパターニングして、電極を形成することができる。
【００６７】
図６に示す構造体を、該構造体を例えば約５００℃〜１０００℃の温度に加熱する高速熱アニーリング（ＲＴＡ）段階に付すことができる。場合によっては、温度は約８００℃〜９００℃であってもよい。アニーリング段階は、ソース電極およびドレイン電極中の異なる材料を合金にするのを促進し、これらの電極と下にある窒化ガリウム材料領域との間の密接な接触の形成を促進するために、実施する。
【００６８】
図７は、電極規定層２４の付着後の半導体構造体の横断面図を示している。図示すように、電極規定層２４は、窒化ガリウム材料領域１２を相似的に覆っている。電極規定層は、任意の適した技術を用いて付着させることができる。用いる技術は、部分的に、電極規定層の組成に依存する。適した技術としては、ＣＶＤ、ＰＥＣＶＤ、ＬＰ−ＣＶＤ、ＥＣＲ−ＣＶＤ、ＩＣＰ−ＣＶＤ、蒸発およびスパッタリングが挙げられるが、これに限定されない。電極規定層が窒化ケイ素材料から形成される場合、ＰＥＣＶＤを用いて層を付着させることが好ましい可能性がある。
【００６９】
上記のように、ゲート電極の形成前に電極規定層を付着させると、電極規定層を不動態化して、ゲート電極の形成段階を含むその後の処理段階中に窒化ガリウム材料領域を保護することが可能になり、有利である。本発明の他の方法では、電極規定層を、ソース電極とドレイン電極の付着前に付着させてもよいことを、理解すべきである。これらの態様では、それぞれのビアを例えばエッチング技術を用いて開いて、ソース電極およびドレイン電極と下にある窒化ガリウム材料領域との間の接触を可能にする。
【００７０】
図８は、イオン注入段階中の構造体の横断面を例示している。フォトレジスト層３４ａを、ドレイン電極とソース電極の各側の領域が暴露されるようにパターニングする。例示的態様では、窒素イオンを暴露領域に注入して、該領域の下にある非晶質化した窒化ガリウム材料領域３５を形成する。非晶質化した領域は、該デバイスを、同ウエハ上に形成された隣接するデバイスから電気的に絶縁する。
【００７１】
他のタイプのイオンを注入段階に用いることもでき、または隣接するデバイスを絶縁するための他の技術を利用することができることを、理解すべきである。いくつかの場合において、隣接するデバイスを、電極規定層と窒化ガリウム材料領域の一部とを除去するエッチング段階を用いて絶縁してもよい。エッチング深さの最適値は具体的デバイスに依存し、他の設計パラメーターに依存することもできる。他の場合では、隣接するデバイスを絶縁することが必要でなくてもよく、したがって、注入段階は必要ない。
【００７２】
図９は、フォトレジスト層３４ａを剥離し、第２のフォトレジスト層３４ｂをパターニングした後の構造体の横断面を例示している。
【００７３】
図１０は、フォトレジスト層３４ｂを剥離し、電極規定層２４をエッチングした後の、半導体構造体の横断面を例示している。エッチング段階によりビア２６が形成する。プラズマエッチング技術を用いて、制御された寸法を伴うビアを形成することが好ましい。ある種の従来の湿潤化学的エッチング技術では、ビアの限界寸法が十分に制御されないことが見いだされている。いくつかの方法では、高密度プラズマ技術（例えばＩＣＰまたはＥＣＲ）を用いてプラズマを発生させる。他の方法では、ＲＩＥまたはＣＡＩＢＥ技術を用いることができる。イオン化してプラズマを形成することができる適切なガスとしては、フッ素化炭化水素、フッ素化してあり硫黄に基づくガス、酸素、およびアルゴンが挙げられる。エッチング開始前に、酸素に基づくプラズマまたはアルゴンに基づくプラズマでの処理を用いて、電極規定層の表面上のあらゆる残留炭化水素種を除去することができる。
【００７４】
エッチング条件を制御して、上記のように望ましい寸法および縦断面を伴うビア２６を形成することができる。重要な処理パラメーターの一つはプラズマにおける圧力条件であり、これは、プラズマ種の平均自由行程を主として決定し、その結果として、エッチングの方向性を制御する。エッチングの方向性すなわち異方性は、ビアの他の寸法（例えば、ａ、ｂ）のなかでも、ビアの縦断面、角度Ｙ、角度Ｚを制御する。角度ＹおよびＺを有するビアを生産するのに適した圧力条件は、約１〜１００ｍＴｏｒｒであることができることが、見いだされている。
【００７５】
ＲＦ電力は、乾式エッチング工程のための他の重要な工程パラメーターである。ＲＦ電力は、処理している構造体の表面上に衝突する種のイオンエネルギーに影響を及ぼす。イオンエネルギーはエッチングの異方性に影響を及ぼし、したがって、ビアの他の寸法（例えば、ａ、ｂ）のなかでも、ビアの縦断面、角度ＹおよびＺを制御する。いくつかの場合では、ＲＦ電力を約５０ワット未満に維持することが好ましい可能性があることが見いだされている。いくつかの場合では、ＲＦ電力を約１０ワット未満に維持することが好ましい可能性がある。上記範囲内のＲＦ電力を用いると、通常ならビアの形成時に生じうる、プラズマが誘発する窒化ガリウム材料領域への損傷を、制限すなわち防止することができる。
【００７６】
ＩＣＰ電力は、ＩＣＰプラズマを利用するエッチング工程のための他の重要な処理パラメーターである。ＩＣＰ電力は、プラズマ室の壁の外側の誘導コイルに加えられる電力として測定される。この電力は、濃密なプラズマを閉じ込め且つ作り出す磁界を作り出す。したがって、ＩＣＰ電力はプラズマ密度（イオンエネルギーに比較的依存しない）を制御し、このプラズマ密度を用いると、他のパラメーターのなかでも、電極規定層のエッチング速度を制御することができる。このように、エッチング速度をビアの縦断面から実質的に切り離すことができ、これにより、ビアの寸法を調整することが可能になる。いくつかの場合において、ＩＣＰ電力を約５Ｗ〜約３００Ｗに維持することが好ましいことが見いだされている。いくつかの場合では、ＩＣＰ電力を約１０Ｗ〜約１００Ｗに維持することが好ましい可能性がある。この範囲を超えるＩＣＰ電力の値は、フォトレジスト層３４ｂに有害な影響をもたらす可能性があり、この範囲に満たないＩＣＰ電力の値は、電極規定層２４のエッチング速度を許容し得ないレベルまで低下させる可能性がある。
【００７７】
ＩＣＰプラズマを用いる特定の方法では、ＲＦ電力が上記好ましい範囲内にあることができ、場合によっては０であることができることを、理解すべきである。
【００７８】
このエッチング段階により、電極規定層２４を、他の暴露されている領域、例えば、ソース電極およびドレイン電極上の領域、ならびに注入された領域の上を覆う領域から、除去することもできる。
【００７９】
図１１は、ゲート電極およびインターコネクトのパターニング段階および付着段階後の半導体構造体の横断面を例示している。パターニング段階を制御して、望ましいソース電極側張出距離（ｄ）とドレイン電極側張出距離（ｅ）を提供する。従来のパターニング段階および付着段階を用いてもよい。ゲートおよびインターコネクト３８は、別個の段階または同じ段階でパターニングし付着させることができる。
【００８０】
図１２は、封入層５２の付着後の半導体構造体の横断面を例示している。
【００８１】
本発明は、本明細書中で具体的に記載した方法以外の方法を包含することを、理解すべきである。また、上記方法の変形は当業者に公知であり、本発明の範囲内にある。
【００８２】
以下の実施例は例示を意図したものであり、制限するものではない。
【００８３】
実施例１
この実施例は、本発明のＦＥＴデバイスと従来のＦＥＴデバイスの性質を比較することにより、電気的性質に対するゲート電極の形状および組成の影響を示している。
【００８４】
図１３Ａは、本発明のＦＥＴデバイスのＴ形ゲート電極の横断面図を示している。該ゲート電極は、ビア上部からビア底部にかけて横断面積が減少しているビア内に形成されている。該電極はニッケル成分と金成分から形成される。ニッケル成分は、窒化ガリウム材料領域と、エッジ部分を含むゲート電極全体にわたり、直接接触している。
【００８５】
図１３Ｂは、従来のＦＥＴデバイスの台形をしたゲート電極の横断面図を示している。該電極はニッケル成分と金成分から形成される。ニッケル成分は、ゲート長さの内側部分に直接接しており、金成分はゲート長さのエッジ部分に直接接している。
【００８６】
図１３Ｃおよび１３Ｄは、それぞれ図１０Ａおよび図１０Ｂのゲート電極のドレイン側エッジにおける電界を二次元でシミュレーションした図である。該シミュレーションは、ＶＤＳ＝２８ＶおよびＶＧＳ＝０Ｖで実施した。ピーク電界は、図１０Ｃのゲート電極については２．４×１０６Ｖ／ｃｍ、図１０Ｄのゲート電極については６．４×１０６Ｖ／ｃｍであった。
【００８７】
従来のＦＥＴデバイスに比べて低下した本発明のＦＥＴデバイスに関するピーク電界は、ゲート電極のドレイン側エッジにおける電界の過密さ(crowding)の低下に起因する。この低下は、ゲート電極の形状、詳細には、ビア上部からビア底部にかけてビアの横断面積を低下させるビアの側壁の形状に起因することができる。該低下は、増大した動作電圧および／または減少したゲート漏れ電流を含む改善した電気的性能特性をもたらす。
【００８８】
この実施例は、本発明のＦＥＴデバイスが、従来のＦＥＴデバイスと比較して改善した電気的性質を有することができることを立証している。
【００８９】
実施例２
この実施例は、本発明のＦＥＴデバイスに対するドレイン電極側張出距離（ｅ）の変動の影響(affect)を示している。
【００９０】
ドレイン漏れ電流を、図１Ａおよび１Ｂに示したデバイスと同じ一般的設計を有する２種のＦＥＴデバイス（デバイス１およびデバイス２）に関し、ドレイン−ソース電圧の関数として測定した。測定中、ゲート電圧は−８ボルトの値で一定に保った。
【００９１】
デバイス１および２は以下の寸法を包含していた：
ａ＝０．７ミクロン
ｂ＝０．９ミクロン
ａ／ｂ＝０．７８
ｄ＝０．１ミクロン
ｆ＝１．０ミクロン
ｇ＝３．０ミクロン
ｈ＝５．２ミクロン
ｙ＝１００°
Ｚ＝２０°
デバイス１は、ゲート−ドレイン間隔（ｇ）の５％である０．１５ミクロンのドレイン電極側張出距離（ｅ）を包含していた。
【００９２】
デバイス２は、ゲート−ドレイン間隔（ｇ）の２０％である０．６０ミクロンのドレイン電極側張出距離（ｅ）を包含していた。
【００９３】
図１４は、デバイス１および２のドレイン漏れ電流をドレイン−ソース電圧の関数として示している。どちらのデバイスでも、ドレイン漏れ電流は、このゲート外面を有するＦＥＴデバイスに一般的なすべてのドレイン−ソース電圧において１０ｍＡ未満であった。デバイス２でのドレイン漏れ電流は、デバイス１での漏れ電流より著しく少なかった。このデバイス設計に関しては、張出距離（ｅ）をゲート−ドレイン間隔（ｇ）の５％からゲート−ドレイン間隔の２０％に増大すると、ドレイン漏れ電流の減少がもたらされた。
【００９４】
本発明の少なくとも一態様のいくつかの観点についてこのように記載してきたが、当業者ならさまざまな変更、修正、および改善を容易に思いつくであろうことを、理解すべきである。そのような変更、修正、および改善は本開示の一部であるとし、本発明の精神および範囲内にあるものとする。したがって、前記記載および図面は、一例に過ぎない。
【図面の簡単な説明】
【００９５】
【図１−Ａ】本発明の一態様に従った電極規定層を包含する窒化ガリウム材料デバイスの横断面図である。
【図１−Ｂ】図１−Ａの窒化ガリウム材料デバイスの上面図である。
【図２】本発明の一態様に従った電極規定層の縦断面を示す図である。
【図３】本発明の一態様に従って、電極規定層の厚さを一部だけ貫いて伸長しているビアを包含する電極規定層を包含する、窒化ガリウム材料デバイスの横断面図である。
【図４】本発明の一態様に従って、電極規定層と窒化ガリウム材料領域との間に形成された不動態化層を包含する、窒化ガリウム材料デバイスの横断面図である。
【図５−Ａ】本発明の一態様に従ったショットキーダイオードの上面図である。
【図５−Ｂ】本発明の一態様に従ったショットキーダイオードの横断面図である。
【図６】本発明の方法に従った金属化段階後の半導体構造体の横断面図である。
【図７】本発明の方法に従った電極規定層の付着後の半導体構造体の横断面図である。
【図８】本発明の方法に従った注入段階中の半導体構造体の横断面図である。
【図９】本発明の方法に従ったフォトレジストパターニング段階後の半導体構造体の横断面図である。
【図１０】本発明の方法に従った電極規定層エッチング段階後の半導体構造体の横断面図である。
【図１１】本発明の方法に従った金属化段階後の半導体構造体の横断面図である。
【図１２】本発明の方法に従った封入段階後の半導体構造体の横断面図である。
【図１３−Ａ】実施例１に記載したような本発明のＦＥＴデバイスのＴ形ゲート電極の横断面図である。
【図１３−Ｂ】実施例１に記載したような従来のＦＥＴデバイスの台形をしたゲート電極の横断面図である。
【図１３−Ｃ】実施例１に記載したような図１０Ａのゲート電極のドレイン側エッジにおける電界を二次元でシミュレーションした図である。
【図１３−Ｄ】実施例１に記載したような図１０Ｂのゲート電極のドレイン側エッジにおける電界を二次元でシミュレーションした図である。
【図１４】実施例２に記載したデバイスに関しドレイン漏れ電流をドレイン−ソース電圧の関数として示す図である。
【図１５】本発明の一態様に従って、不動態化層の厚さに満たないゲート電極高さを包含する、窒化ガリウム材料デバイスの横断面図である。
【図１Ａ】
【図１Ｂ】
【発明の詳細な説明】
【０００１】
発明の分野
本発明は一般に窒化ガリウム材料に関し、より詳細には、電極規定層を包含する窒化ガリウム材料デバイスおよびその形成方法に関する。
【０００２】
発明の背景
窒化ガリウム材料は、窒化ガリウム（ＧａＮ）ならびにその合金、例えば、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、および窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）を包含する。これらの材料は、高エネルギー(highly energetic)電子遷移が起こるのを可能にする比較的幅広い直接バンドギャップを有する半導体化合物である。窒化ガリウム材料は、高い電子移動度、効率的に青色を発光する能力、高周波において信号を伝達する能力などを含む多くの興味深い性質を有する。したがって、窒化ガリウム材料は、トランジスタ、電界エミッタ、および光電子デバイスなど多くのマイクロ電子的用途において幅広く研究されている。
【０００３】
発明の概要
本発明は、電極規定層を包含する窒化ガリウム材料デバイスおよびその形成方法を提供する。
【０００４】
一態様において、半導体構造体を提供する。該構造体は、窒化ガリウム材料領域と、窒化ガリウム材料領域の上を覆って形成された電極規定層を含む。電極規定層は、その内部に形成されたビアを包含する。ビア上部における横断面積は、ビア底部における横断面積より大きい。該構造体はさらに、窒化ガリウム材料領域上およびビア内に形成された電極を含み、ここにおいて、電極長さはビア底部で規定される。
【０００５】
他の態様において、トランジスタを提供する。該トランジスタは、窒化ガリウム材料領域と、窒化ガリウム材料領域上に形成された電極規定層を含む。電極規定層は、その内部に形成されたビアを包含する。ビアの横断面積は、ビア底部よりビア上部の方が大きい。ビアの側壁は、ビア底部から約５度〜約８５度の角度で上側に、ビア上部から約９０度〜約１６０度の角度で下側に伸長している。該トランジスタはさらに、窒化ガリウム材料領域上に形成されたソース電極、窒化ガリウム材料領域上に形成されたドレイン電極；ならびに、窒化ガリウム材料領域上およびビア内に形成されたゲート電極を含む。ゲート電極の長さはビア底部で規定され、ゲート電極長さとビア上部における断面寸法との比率は約０．５０〜０．９５である。
【０００６】
他の態様において、ショットキーダイオードを提供する。該ショットキーダイオードは、窒化ガリウム材料領域と、窒化ガリウム材料領域の上を覆って形成された電極規定層を含む。電極規定層は、その内部に形成されたビアを包含する。ビア上部における横断面積は、ビア底部における横断面積より大きい。ビアの側壁は、ビア底部から約５度〜約８５度の角度で上側に、ビア上部から約９０度〜約１６０度の角度で下側に伸長している。該ショットキーダイオードはさらに、窒化ガリウム材料領域上およびビア内に形成されたショットキー電極を含み、ここにおいて、電極長さはビア底部で規定される。該ショットキーダイオードはさらに、窒化ガリウム材料領域上に形成されたオーム電極を含む。
【０００７】
他の態様において、半導体構造体の形成方法を提供する。該方法は、窒化ガリウム材料領域上に電極規定層を形成し、該電極規定層内にビアを、ビア上部における断面寸法がビア底部における断面寸法より大きくなるように形成することを含む。該方法はさらに、窒化ガリウム材料領域上およびビア内に電極を形成することを含み、ここにおいて、電極の長さはビア底部により規定される。
【０００８】
他の態様において、トランジスタの形成方法を提供する。該方法は、窒化ガリウム材料領域上に電極規定層を形成し、該電極規定層内にビアを形成することを含む。ビア上部における断面寸法はビア底部における断面寸法より大きく、ビアの側壁は、ビア底部から約５度〜約８５度の角度で上側に、ビア上部から約９０度〜約１６０度の角度で下側に伸長している。該方法はさらに、窒化ガリウム材料領域上にソース電極を形成し、窒化ガリウム材料領域上にドレイン電極を形成し、そして、窒化ガリウム材料領域上およびビア内にゲート電極を形成することを含む。ゲート電極の長さはビア底部で規定され、ゲート電極長さとビア上部における断面寸法との比率は約０．５０〜０．９５である。
【０００９】
他の態様において、ショットキーダイオードの形成方法を提供する。該方法は、窒化ガリウム材料領域上に電極規定層を形成し、該電極規定層内にビアを形成することを含む。ビア上部における断面寸法は、ビア底部における断面寸法より大きい。ビアの側壁は、ビア底部から約５度〜約８５度の角度で上側に、ビア上部から約９０度〜約１６０度の角度で下側に伸長している。該方法はさらに、窒化ガリウム材料領域上にオーム電極を形成し、窒化ガリウム材料領域上およびビア内にショットキー電極を形成することを含み、ここにおいて、電極長さはビア底部で規定される。
【００１０】
本発明の他の観点、態様および特徴は、以下の本発明の詳細な説明を添付図面と併せて考慮することにより明らかになるであろう。添付する図は略図であり、一定の縮尺率で描くことを意図したものではない。図において、さまざまな図に例示されている同一すなわち実質的に同様の各成分は、単一の数字または注釈により表されている。わかりやすくするために、すべての図ですべての成分に表示をつけてはいない。また、当業者が本発明を理解するのを可能にするために例示が必要でない場合、本発明の各態様のすべての成分を図示しているわけではない。本明細書中で参考として援用しているすべての特許出願および特許は、その全体において参考として援用する。矛盾点がある場合、定義を含む本明細書を優先する。
【００１１】
詳細な説明
本発明は、窒化ガリウム材料デバイスおよびその形成方法を提供する。該デバイスは、電極規定層を包含する。電極規定層は典型的にはその内部に形成されたビアを有し、該ビア内に電極が（少なくとも部分的に）形成される。したがって、ビアは、電極の寸法を（少なくとも部分的に）規定する。いくつかの場合において、電極規定層は、窒化ガリウム材料領域上に形成された不動態化層である。
【００１２】
図１Ａおよび１Ｂは、本発明の一態様に従って窒化ガリウム材料領域１２を包含する半導体デバイス１０を例示している。該例示的態様において、デバイス１０は、窒化ガリウム材料領域上に形成されたソース電極１４、ドレイン電極１６およびゲート電極１８を包含する電界効果トランジスタ（ＦＥＴ）である。窒化ガリウム材料領域は基材２０上に形成されており、図示しているように、遷移層２２が基材と窒化ガリウム材料領域の間に形成されていてもよい。該デバイスは、図示しているように、窒化ガリウム材料領域の表面を保護し不動態化する不動態化層である電極規定層２４を包含する。ビア２６は層２４内に形成され、その中にゲート電極が部分的に形成される。さらに以下に記載するように、ビア、したがってゲート電極の形状および寸法を制御すると、デバイスの性質を改善することができる。
【００１３】
図１Ａおよび１Ｂの例示的態様においてデバイス１０はＦＥＴであるが、本発明は、以下にさらに記載するような他のタイプのデバイスを包含する。本発明のＦＥＴ以外の態様では、電極規定層は、ゲート電極以外のタイプの電極、例えばショットキー接点を規定することができることを、理解すべきである。また、図１Ａおよび１Ｂにおける電極規定層は不動態化層として機能するが、他の態様では電極規定層は不動態化層として機能しなくてもよい（例えば図４参照）。
【００１４】
層が他の層または基材の“上に”または“上を覆って”あるとして言及される場合、それは、層もしくは基材の直接上であることができ、あるいは介在層が存在していてもよい。他の層または基材の“直接上に”ある層とは、介在層が存在しないことを意味する。層が他の層または基材の“上に”または“上を覆って”あるとして言及される場合、それは、層もしくは基材の全体、または層もしくは基材の一部を対象とすることも、理解すべきである。
【００１５】
本明細書で用いる“不動態化層”という用語は、下にある層（例えば、窒化ガリウム材料領域１２）の上に成長させると、下にある層のバンドギャップにおける表面／界面状態の数を低減し、および／もしくはその形成を妨げるか、または、下にある層の表面／界面におけるフリーキャリヤー（例えば、電子または正孔）捕捉状態の数を低減し、および／もしくはその形成を妨げる、あらゆる層をさす。例えば、捕捉状態は、停止していない化学結合、表面における貫通転位、または環境から表面に吸着されるイオンにより作り出される表面状態に関連づけることができる。ＦＥＴデバイスにおいて、捕捉状態は、ＤＣまたはＲＦ動作中に、フリーキャリヤーを捕獲する可能性があり、または、望ましくない空乏領域を作り出す可能性がある。これらの影響は、通常なら動作中にＦＥＴのチャンネル内で流れるはずの電流の量を減少させ、したがって、デバイスの性能を低下させる可能性がある。不動態化層は実質的にこれらの影響を低下させ、これによりデバイスの電気性能、例えば増大した出力または効率を改善することができる。不動態化層はまた、デバイスの破壊電圧を増大させることができる。
【００１６】
不動態化層はまた、これに続く処理段階、例えば、フォトリソグラフィー、エッチング、金属（例えば、ゲート、インターコネクト）付着、注入、湿式化学段階、およびレジスト剥離（例えばプラズマ中で）段階中に、下にある層（例えば、窒化ガリウム材料領域１２）を保護することができることを、理解すべきである。したがって、不動態化層は、他の処理種（例えば、液体、イオン、プラズマ、ガス状種）と窒化ガリウム材料の表面との反応および／または相互作用を制限または排除することができる。これらの反応および／または相互作用は、表面形態学、表面状態の数、表面電荷の量、表面電荷の極性、またはこれらのあらゆる組合わせを変化させることにより、デバイスの電気的性質に対し有害になる可能性がある。
【００１７】
電極規定層２４に適した組成物としては、窒化物に基づく化合物（例えば窒化ケイ素化合物）、酸化物に基づく化合物（例えば酸化ケイ素化合物）、ポリイミド、他の誘電体材料、またはこれらの組成物の組合わせ（例えば酸化ケイ素と窒化ケイ素）が挙げられるが、これに限定されない。いくつかの場合において、電極規定層は、窒化ケイ素化合物（例えばＳｉ３Ｎ４）または非化学量論的な窒化ケイ素化合物であることが好ましい可能性がある。これらの化合物は、電極規定層が不動態化層として機能する場合（図１Ａおよび１Ｂに図示しているように）、および同様に電極規定層が不動態化層として機能しない場合に、適していることを理解すべきである。
【００１８】
電極規定層２４の厚さはデバイスの設計に依存する。いくつかの場合において、電極規定層は、約５０オングストローム〜１．０ミクロンの厚さを有することができる。いくつかの場合において、厚さは、約７００オングストローム〜約１２００オングストロームであることができる。
【００１９】
図示しているように、電極規定層２４は、電極領域（ソース１４、ドレイン１６およびゲート１８）を除く窒化ガリウム材料領域１２の表面全体を覆っている。
【００２０】
図１〜２において、以下の表示を用いて上記寸法を表す：ゲート長さ（すなわち、ビア底部におけるゲートの断面寸法）（ａ）、ビア上部における断面寸法（ｂ）、電極規定層厚さ（ｃ）、ソース電極側張出距離（ｄ）、ドレイン電極側張出距離（ｅ）、ゲート−ソース間隔（ｆ）、ゲート−ドレイン間隔（ｇ）、およびゲート電極高さ（ｈ）。
【００２１】
上記断面寸法は、ソース電極およびドレイン電極に垂直な平面Ｐ（図１Ｂ）で測定され、それらの間の最短距離を規定していることを、理解すべきである。
【００２２】
図２は、ビアおよび対応するゲート電極の縦断面図を例示している。角度Ｚは、電極規定層の側壁２８が電極規定層の底部表面３０から上側に伸長している角度であり、角度Ｙは、該側壁が電極規定層の上部表面３２から下側に伸長している角度である。角度ＹおよびＺはそれぞれ底部および上部表面３０、３２において測定され、側壁２８は底部および上部表面から離れた距離においてこれらの角度から逸脱することができることを、理解すべきである。
【００２３】
上記寸法および角度を図１および２のＦＥＴの態様におけるゲート電極に関連して示しているが、これらの寸法および角度のいくつかは、以下にさらに記載するようなＦＥＴ以外の態様において他のタイプの電極に施用することもできる。
【００２４】
有利なことに、以下にさらに記載する本発明のデバイスの形成方法により、ゲート電極の寸法（例えばａ）を完全に電極規定層内に規定することが可能になる。これは、電極規定層の付着前にゲート電極を形成する方法、またはゲート長さ（ａ）以外のゲート電極の一部を電極規定層内に規定する方法とは、区別すべきものである。しかし、ゲート電極の一部を電極規定層内に形成するような方法は、例えば、ゲート電極材料により完全に満たされていない領域（例えば、電極規定層の下を切り取り(undercut)底部表面３０に隣接する領域）をビア内に包含する可能性がある。したがって、これらの方法では、ゲート長さを、電極規定層により完全に規定することはできない。対照的に、本発明のいくつかの好ましい方法では、ビア全体（または、少なくとも底部表面３０におけるビアの領域）がゲート電極材料で満たされ、その結果、ビアの寸法は、ゲートの寸法、詳細にはゲート長さに正確に対応する。したがって、本発明の方法を用いると、電極の限界寸法（例えばゲート長さ）を正確に制御して、デバイスの性能を最適化することができる。本発明の一観点は、特定のゲート電極の寸法（ゲート電極の縦断面を含む）が、ＦＥＴデバイス１０において性能の改善をもたらすという発見である。
【００２５】
本発明の特定の方法において、ゲート電極高さ（ｈ）が電極規定層厚さ（ｃ）に満たない場合、上部表面３２またはこれに隣接するビアの領域をゲート電極材料で満たさなくてもよいことを、理解すべきである（図１５参照）。
【００２６】
図１Ａおよび１Ｂの例示的態様において、ビア上部における断面寸法（ｂ）はゲート長さ（ａ）より小さい。ビア２６（および、したがって、ゲート電極１８）はまた、ビア底部における横断面積より大きなビア上部における横断面積を有する。図示しているように、ビア（および、したがってゲート電極）の横断面積は、ビアの上部からビアの底部に向けて小さくなる。側壁２８はまっすぐな（湾曲していない）傾斜を有することが好ましい可能性がある。いくつかの場合において、側壁２８は湾曲した傾斜を有することが好ましい可能性がある。側壁が湾曲した傾斜を有するいくつかの場合において、側壁は、図示しているように窒化ガリウム材料領域１２に関して上に凹型の形状を有することができる。以下にさらに記載するように、電極規定層のエッチング段階を制御して、望ましいゲート縦断面を提供することができる。
【００２７】
ビア（および電極）の横断面積は、図示するように電極規定層により規定される平面に平行な平面で測定されることを、理解すべきである。
【００２８】
（ａ）／（ｂ）の比率は、破壊電圧に影響を及ぼすデバイス１０の重要な設計パラメーターでありうることが見いだされている。本発明のいくつかの態様では、（ａ）／（ｂ）の比率を、約０．５０〜約０．９５になるように制御する。いくつかの場合では、該比率を約０．７５〜約０．９０に制御することが好ましい可能性がある。これらの範囲内の（ａ）／（ｂ）比率の値は、破壊電圧を改善することができる。（ａ）／（ｂ）比率の最適値は、具体的なデバイスに依存し、他の設計パラメーターに依存することもできる。以下にさらに記載するように、電極規定層のエッチング段階のパラメーターを制御して、所望の（ａ）／（ｂ）比率を提供することができる。
【００２９】
ゲート長さ（ａ）の絶対値は特定のデバイス設計に依存する。例えば、（ａ）は約０．１ミクロン〜約５．０ミクロンであることができる。しかしながら、（ａ）に関する他の値も適していることを、理解すべきである。
【００３０】
角度ＹおよびＺはデバイスの動作に好ましい範囲を有することも見いだされている。角度Ｚは、９０度未満であることが好ましい可能性がある。例えば、角度Ｚは、約５度〜約８５度；いくつかの場合では約１０度〜約６０度；そして、いくつかの場合では約１５度〜約４０度であることが好ましい可能性がある。角度Ｙは、９０度を超えることが好ましい可能性がある。角度Ｙは典型的に、約９０度〜約１６０度である。角度Ｙは、約９０度〜約１３５度；そして、いくつかの場合では約９０度〜約１１０度であることが好ましい可能性がある。
【００３１】
角度ＹおよびＺは、デバイスにより作り出される電界の位置および強度に影響を及ぼすことが、決定されている。ＹおよびＺの値を上記範囲内に制御することにより、デバイスの動作中にゲート電極のドレイン側エッジ付近に構築されるピーク電界を低下させることができる。この改善は、増大した動作電圧および／または減少したゲート漏れ電流をもたらすことができる。ＹおよびＺの値が上記範囲外である場合、ゲート電極のドレイン側エッジ付近に構築されるピーク電界は過度に高くなる可能性があり、このことが、過剰なゲート漏れ電流および／またはデバイスの初期破損をもたらす可能性がある。
【００３２】
角度ＹおよびＺの上記範囲はまた、ビアをゲート電極材料で完全に満たすことを促進するのに重要である。角度ＹおよびＺの最適値（１以上）は具体的デバイスに依存し、他の設計パラメーターにも依存することができる。電極規定層のエッチング段階を制御して、以下にさらに記載するように、角度ＹおよびＺの望ましい値を提供することができる。
【００３３】
以下にさらに記載するように、角度ＹおよびＺは、ショットキーダイオードなどＦＥＴ以外のデバイスにおいても重要であることができる（例えば、図５Ａおよび５Ｂ参照）。
【００３４】
本明細書中で言及する角度は、顕微鏡的規模（例えば、約５０または１００オングストロームを超える寸法）で、例えばＳＥＭを用いて測定される（図１３Ａに示すように）ことを、理解すべきである。角度は、例えばＴＥＭを用いて、角度の値を湾曲しうる表面効果の存在を示す原子的規模（例えば原子の単分子層）で測定することを意図していない。
【００３５】
ゲート電極が、下にある電極規定層２４上に張出す部分を包含するＴ形の設計を有することも好ましい。ドレイン電極側張出距離（ｅ）は、デバイスの破壊電圧を達成するのにとりわけ重要であることが、決定されている。ドレイン電極の方向に電極規定層上に張出しているゲート電極部分は、他の有利な効果のなかでも、デバイスの破壊電圧を増大させる電界プレート(field plate)として機能することができる。破壊電圧は、例えば（ｅ）がゲート−ドレイン間隔（ｇ）の約２パーセント〜約６０パーセントであるときに増大することができると、観察されている。いくつかの場合において、デバイスの破壊電圧をさらに最適化するためには、（ｅ）が（ｇ）の約１０パーセント〜約５０パーセントであることが好ましい可能性がある。（ｅ）の最適値（１以上）は具体的デバイスに依存し、他の設計パラメーターにも依存することができる。
【００３６】
ソース電極側張出距離（ｄ）がドレイン電極側張出距離（ｅ）より短いと有利であることも、観察されている。いくつかの場合では、（ｄ）を（ｅ）の５０パーセント未満であるか、さらに（ｅ）の２０％にすることが好ましい。いくつかの場合では、ビア全体を確実に満たしつつ（ｄ）を最小限に抑えることが有利である。（ｄ）の値を小さくすると、不要なゲート−ソースキャパシタンスが制限すなわち妨げられる。
【００３７】
（ｄ）および（ｅ）の値は、部分的に、以下にさらに記載する金属付着段階およびパターニング段階により制御される。
【００３８】
ソース電極側張出距離（ｄ）、ドレイン電極側張出距離（ｅ）、ゲート−ソース間隔（ｆ）およびゲート−ドレイン間隔（ｇ）の絶対値は、デバイス設計に依存する。（ｆ）および（ｇ）の典型的な値は、約０．１ミクロン〜約１０ミクロンであるが、他の値も可能である。
【００３９】
いくつかの態様において、ゲート電極高さ（ｈ）の値は、電極規定層厚さ（ｃ）の値より大きい（図１Ａ参照）。他の態様では、ゲート電極高さ（ｈ）の値は、電極規定層厚さ（ｃ）の値より小さい（図１５参照）。他のゲート寸法ほど重要でないが、好ましい（ｈ）の値は具体的デバイスに依存し、他の設計パラメーターにも依存することができる。例えば、（ｈ）は約１００オングストローム〜２．０ミクロンであることができる。（ｈ）の値は、以下にさらに記載するようなゲート電極材料を付着させるのに用いられる処理条件により、制御することができる。
【００４０】
ゲート電極１８は、任意の適した伝導性材料、例えば、金属（例えば、Ａｕ、Ｎｉ）、金属化合物（例えば、ＷＳｉ、ＷＳｉＮ）、合金、半導体、ポリシリコン、窒化物、またはこれら材料の組合わせから形成することができる。例えば、ゲート電極を、金、ニッケルまたは両方から形成することができる。ビア２６内にゲート電極を形成すると、ゲート電極が第２の伝導性材料成分も包含している場合であっても、単一の伝導性材料成分（例えばニッケル）をゲート長さ全体にわたり窒化ガリウム材料領域に直接接して包含するゲート電極の形成が可能になり、有利である。例えば、ゲート電極をニッケルと金から形成する場合、ニッケル層は、ゲート長さ全体にわたり窒化ガリウム材料領域に直接接していることができ、金層はニッケル層の上を覆って形成されることができる（例えば、図１３Ａ参照）。対照的に、複数の金属成分を包含するゲート電極を形成するための従来技術は、ゲート長さの内側部分に直接接している第１成分（例えばニッケル）と、ゲート長さのエッジ部分に直接接している第２成分（例えば金）を有する可能性がある（例えば、図１３Ｂ参照）。単一成分をゲート長さ全体にわたり窒化ガリウム材料領域に直接接して提供すると、第２成分がゲート長さの一部に直接接しているときに生じうる損失を排除することにより、ゲート漏れ電流の減少など電気的性質を改善することができる。さらに、複数成分が窒化ガリウム材料領域に直接接している場合、ゲート電極のショットキーバリヤー高さを材料組成により制御することはできない。
【００４１】
ソース電極１４およびドレイン電極１６も、ゲート電極に関連して上記したものと同じ材料ならびにＴｉ、Ａｌ、ＰｔまたはＳｉを包含する任意の適した伝導性材料から形成することができることも、理解すべきである。
【００４２】
特定の好ましい態様において、基材２０はシリコン基材である。本明細書中で用いるシリコン基材は、シリコン表面を包含するあらゆる基材をさす。適したシリコン基材の例としては、とりわけ、完全にシリコンで構成される基材（例えば、バルクシリコンのウエハ）、シリコン・オン・インシュレーター（ＳＯＩ）基材、シリコン・オン・サファイア（ＳＯＳ）基材、およびＳＩＭＯＸ基材が挙げられる。適したシリコン基材としては、他の材料、例えば、ダイヤモンド、ＡＩＮ、または他の多結晶質材料に結合しているシリコンウエハを有する基材も挙げられる。異なる結晶配向を有するシリコン基材を用いてもよい。いくつかの場合において、シリコン（１１１）基材が好ましい。他の場合では、シリコン（１００）基材が好ましい。
【００４３】
他のタイプの基材、例えば、サファイア、炭化ケイ素、窒化ガリウムおよび窒化アルミニウム基材も用いることができることを、理解すべきである。
【００４４】
基材２０は任意の適した寸法を有することができ、その詳細な寸法を本出願により決定する。適した直径としては、２インチ（５０ｍｍ）、４インチ（１００ｍｍ）、６インチ（１５０ｍｍ）および８インチ（２００ｍｍ）が挙げられるが、これに限定されない。いくつかの態様において、基材２０は比較的厚く、例えば、２５０ミクロンを超える。より厚い基材は一般に、より薄い基材でいくつかの場合において起こりうる折曲げに耐えることができる。他の態様では、より薄い基材（例えば２５０ミクロン未満）を用いる。
【００４５】
遷移層２２を、窒化ガリウム材料領域１２の付着に先立ち基材２０上に形成してもよい。遷移層は、以下の１種以上を果たすことができる：窒化ガリウム材料と基材の熱膨張率の差に起因する熱応力を低下させることにより、窒化ガリウム材料領域１２における亀裂形成を減少させる；窒化ガリウム材料と基材の格子定数の差に起因する格子応力(lattice stress)を低下させることにより、窒化ガリウム材料領域における欠陥形成を減少させる；そして、基材と窒化ガリウム材料のバンドギャップの差を小さくすることにより、基材と窒化ガリウム材料領域の間の伝導を増大させる。窒化ガリウム材料とシリコンとの熱膨張率および格子定数の差が大きいため、遷移層の存在はシリコン基材を利用する際とりわけ好ましいことができる。遷移層はまた、他のさまざまな理由から、基材２０と窒化ガリウム材料領域の間に形成してもよいことを、理解すべきである。いくつかの場合において、例えばシリコン基材を用いない場合、デバイスは遷移層を包含していなくてもよい。
【００４６】
遷移層２２の組成は、少なくとも部分的に、基材のタイプおよび窒化ガリウム材料領域１２の組成に依存する。シリコン基材を利用するいくつかの態様において、遷移層は、好ましくは、層の少なくとも一部にわたり変動する組成を有する組成的に段階的な(compositionally-graded)遷移層を含むことができる。適切な組成的に段階的な遷移層は、例えば、２０００年１２月１４日提出で“Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ Ｍａｔｅｒｉａｌｓ ａｎｄ Ｍｅｔｈｏｄｓ”という名称の公有(commonly-owned)米国特許第６６４９２８７号に記載されており、これを本明細書中で参考として援用する。組成的に段階的な遷移層は、窒化ガリウム材料と基材（例えばシリコン）の熱膨張率の差に起因する熱応力を低下させることにより窒化ガリウム材料領域における亀裂形成を減少させるのに、とりわけ有効である。いくつかの態様では、組成的に段階的な遷移層を、ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ、ＡｌｘＧａ（１−ｘ）Ｎ、またはＩｎｙＧａ（１−ｙ）Ｎ［式中、０≦ｘ≦１，０≦ｙ≦１］などの窒化ガリウム合金から形成する。これらの態様において、合金の元素の少なくとも１種（例えば、Ｇａ、Ａｌ、Ｉｎ）の濃度は典型的に、該層の断面厚さの少なくとも一部にわたり変動する。いくつかの場合において、遷移層は単結晶構造を有する。
【００４７】
他の態様において、遷移層２２は、その厚さにわたり一定の（すなわち変動しない）組成を有する。そのような遷移層は、緩衝層ともよぶことができる。
【００４８】
いくつかの態様において、デバイス１０は、図に示していない他の層を所望により包含することもできる。例えば、デバイス１０は、１層以上の中間層を包含することができる。中間層は、例えば、基材と遷移層（例えば、組成的に段階的な遷移層）との間および／または遷移層と窒化ガリウム材料領域との間に形成することができる。適した中間層は、例えば、米国特許第６６４９２８７号に記載かつ例示されており、これを上記参考として援用する。いくつかの態様において、中間層は、一定組成の窒化ガリウム合金（例えば、ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ、ＡｌｘＧａ（１−ｘ）Ｎ、もしくはＩｎｙＧａ（１−ｙ）Ｎ）、窒化アルミニウム、または窒化アルミニウム合金を有することができる。いくつかの場合において、中間層（１以上）は単結晶構造を有する。
【００４９】
窒化ガリウム材料領域１２は、少なくとも１層の窒化ガリウム材料層を含む。本明細書中で用いる“窒化ガリウム材料”という語句は、窒化ガリウム（ＧａＮ）および任意のその合金、例えば、特に窒化アルミニウムガリウム（ＡｌｘＧａ（１−ｘ）Ｎ）、窒化インジウムガリウム（ＩｎｙＧａ（１−ｙ）Ｎ）、窒化アルミニウムインジウムガリウム（ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ）、窒化リン化ヒ化ガリウム（ＧａＡｓａＰｂＮ（１−ａ−ｂ））、窒化リン化ヒ化アルミニウムインジウムガリウム（ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）ＡｓａＰｂＮ（１−ａ−ｂ））をさす。典型的には、存在する場合、ヒ素および／またはリンは低濃度（すなわち、５重量パーセント未満）である。特定の好ましい態様において、窒化ガリウム材料は高濃度のガリウムを有し、アルミニウムおよび／またはインジウムを少量包含するかまたは全く包含しない。高いガリウム濃度の態様において、（ｘ＋ｙ）の合計は、０．４未満、０．２未満、０．１未満、またはさらに小さいことができる。いくつかの場合において、窒化ガリウム材料層はＧａＮ（すなわちｘ＋ｙ＝０）の組成を有することが好ましい。窒化ガリウム材料は、ドープしたｎ型もしくはｐ型であることができ、または真性であることができる。適した窒化ガリウム材料は、米国特許第６６４９２８７号に記載されており、これを上記参考として援用する。
【００５０】
いくつかの場合において、窒化ガリウム材料領域１２は、窒化ガリウム材料層を１層だけ包含する。他の場合において、窒化ガリウム材料領域１２は、１層より多い窒化ガリウム材料層を包含する。異なる層は、半導体デバイスの異なる領域を形成することができる。窒化ガリウム材料領域１２は、窒化ガリウム材料組成物を有さず例えば他のＩＩＩ−Ｖ化合物または合金を有する層、酸化物層、および金属層を１層以上包含することもできる。
【００５１】
窒化ガリウム材料領域１２は、その中にデバイスを形成するのを可能にするのに足る高品質のものである。窒化ガリウム材料領域１２は、低い亀裂レベルおよび低い欠陥レベルを有することが好ましい。上記のように、遷移層２２（とりわけ組成的に段階的である場合）は、亀裂および／または欠陥の形成を減少させることができる。いくつかの態様において、窒化ガリウム材料領域は約１０９個／ｃｍ２の欠陥を有する。低い亀裂レベルを有する窒化ガリウム材料が米国特許第６６４９２８７号に記載されており、これを上記参考として援用する。いくつかの場合において、窒化ガリウム材料領域は、０．００５μｍ／μｍ２未満の亀裂レベルを有する。いくつかの場合において、窒化ガリウム材料領域は、０．００１μｍ／μｍ２未満の非常に低い亀裂レベルを有する。特定の場合、窒化ガリウム材料領域は、０．０００１μｍ／μｍ２未満の亀裂レベルにより規定されるように実質的に亀裂を含まないことが好ましい可能性がある。
【００５２】
特定の場合において、窒化ガリウム材料領域１２は、単結晶構造を有する１層または複数層を包含する。いくつかの場合において、窒化ガリウム材料領域はウルツ鉱型（六方晶系）構造を有する層を１層以上包含する。
【００５３】
窒化ガリウム材料領域１２の厚さおよび異なる層の数は、少なくとも部分的に、具体的デバイスの要件により決定される。最低でも、窒化ガリウム材料領域１２の厚さは、望ましいデバイスの形成を可能にするのに足るものである。窒化ガリウム材料領域１２は一般に、必ずというわけではないが、０．１ミクロンを超える厚さを有する。他の場合において、窒化ガリウム材料領域１２は、０．５ミクロンを超える厚さ、０．７５ミクロンを超える厚さ、１．０ミクロンを超える厚さ、２．０ミクロンを超える厚さ、またはさらに５．０ミクロンを超える厚さを有する。
【００５４】
図３に、本発明の他の態様に従った半導体デバイス４０を例示する。図３の態様において、ビア２６は、電極規定層２４の厚さを貫く道程(way)の一部までしか伸長していない。したがって、電極規定層の一部はゲート電極１８と窒化ガリウム材料領域１２の間に存在し続ける。いくつかの態様において、電極規定層は、酸化ケイ素、窒化ケイ素、ポリイミド、他の誘電体材料、またはこれら組成物の組合わせ（例えば、酸化ケイ素と窒化ケイ素）などの絶縁材料から形成される。電極規定層が絶縁材料から形成される態様において、デバイス４０はＭＩＳＦＥＴ（金属−絶縁体−半導体）を形成する。
【００５５】
図４に、他の態様に従った半導体デバイス４２を例示する。デバイス４２は、電極規定層２４と窒化ガリウム材料領域１２との間に形成された層４３を包含する。層４３は電極規定層２４とは異なる組成を有する。いくつかの場合において、層４３は不動態化層であることが好ましい。適した不動態化層の組成は先に記載している。いくつかの場合において、１層より多い層を電極規定層と窒化ガリウム材料領域との間に形成してもよいことを、理解すべきである。
【００５６】
図５Ａおよび５Ｂに、本発明の他の態様に従った半導体デバイス４４を例示する。この態様において、デバイス４４は、ビア２６内に（部分的に）規定されるショットキー電極（すなわちショットキー接点）を包含するショットキーダイオードである。デバイス４４は、該構造体の直径周囲に形成されるオーム電極４８も包含する。
【００５７】
ＦＥＴの態様に関連して上記した角度ＹおよびＺの範囲は、ショットキーダイオード（および他のデバイス）の態様においても重要である。詳細には、上記範囲内にあるＹおよびＺの値は、他の利点のなかでも、ビアを電極材料で完全に満たすことを促進する。角度ＹおよびＺの最適値（１以上）は具体的デバイスに依存し、他の設計パラメーターにも依存することができる。電極規定層のエッチング段階を制御して、以下にさらに記載するように、角度ＹおよびＺの望ましい値を提供することができる。
【００５８】
ショットキー電極４６が、図１Ａおよび１ＢのＦＥＴの態様に関連して記載したように、下にある電極規定層２４上に張出す部分を包含するＴ形の設計を有することも好ましい。張出距離（ｉ）は、デバイスの破壊電圧に影響を及ぼすのにとりわけ重要であることが、決定されている。オーム電極の方向に電極規定層上に張出しているショットキー電極部分は、他の有利な効果のなかでも、デバイスの破壊電圧を増大させる電界プレートとして機能することができる。破壊電圧は、例えば（ｉ）がショットキー電極とオーム電極の間の距離（ｊ）の約２パーセント〜約６０パーセントであるときに増大することができると、観察されている。いくつかの場合において、デバイスの破壊電圧をさらに最適化するために、（ｉ）が（ｊ）の約１０パーセント〜約５０パーセントであることが好ましい可能性がある。（ｊ）の最適値（１以上）は具体的デバイスに依存し、他の設計パラメーターにも依存することができる。
【００５９】
本発明のショットキーダイオードは非円形の配置(layout)を有することもできることを、理解すべきである。
【００６０】
本発明をトランジスタおよびショットキーダイオードに関連して上記してきたが、本発明は他のデバイスを包含することができることも理解すべきである。例えば、他の電子デバイスまたは電子光学デバイスで、電極規定層（いくつかの場合において不動態化層として機能することもできる）を用いることができる。適したデバイスとしては、ショットキー整流器、ガン効果ダイオード、バラクター(varactor)ダイオード、電圧制御発振器、発光ダイオード、レーザーまたは光検出器が挙げられる。
【００６１】
図６〜１１は、本発明の例示的な一方法に従って異なる処理段階後に得られる半導体構造体の横断面図を示している。図６〜１１は本発明の一方法に従ったＦＥＴの生産を示しているが、本発明の他のデバイスを同様の方法の段階を用いて生産することができることも、理解すべきである。
【００６２】
図６は、基材２０上に窒化ガリウム材料領域１２と遷移層２２を付着させ、ソース電極１４とドレイン電極１６を付着させた後の構造体の横断面図を示している。
【００６３】
遷移層２２および窒化ガリウム材料領域１２は、基材２０上に、例えば他の技術のなかでも有機金属化学蒸着（ＭＯＣＶＤ）、分子線エピタキシー（ＭＢＥ）、および水素化物気相エピタキシー（ＨＶＰＥ）を用いて、付着させることができる。いくつかの場合では、ＭＯＣＶＤ法が好ましい可能性がある。組成的に段階的な遷移層と窒化ガリウム材料領域をシリコン基材の上を覆って形成するのに適したＭＯＣＶＤ法は、上記参考として援用している米国特許第６６４９２８７号に記載されている。窒化ガリウム材料領域１２が異なる層を有する場合、いくつかの場合において、単一の付着段階（例えばＭＯＣＶＤ段階）を用いて領域１２の全体を形成することが好ましい。単一の付着段階を用いる場合、処理パラメーターを適当な時間に適切に変化させて、異なる層を形成する。特定の好ましい場合において、単一の成長段階を用いて、遷移層および窒化ガリウム材料領域を形成することができる。
【００６４】
本発明の他の態様（図示していない）では、横方向エピタキシャル成長(lateral epitaxial overgrowth)（ＬＥＯ）技術を用いて窒化ガリウム材料領域１２を成長させることが可能であり、該技術は、例えば本明細書中で参考として援用する米国特許第６０５１８４９号に記載されているように、下にある窒化ガリウム層をマスク開口部に通して成長させた後、マスクの上を覆って横方向に成長させて、窒化ガリウム材料領域を形成することを包含する。マスク領域は図に示していない。
【００６５】
本発明の他の態様（図示していない）では、ペンデオエピタキシャル(pendeoepitaxial)技術を用いて領域１２を成長させることが可能であり、該技術は、例えば本明細書中で参考として援用する米国特許第６１７７６８８号に記載されているように、窒化ガリウム材料ポスト(post)の側壁を、隣接する側壁からの成長が融合して窒化ガリウム材料領域を形成するまで成長させて、溝(trench)にすることを包含する。これら横方向の成長技術では、欠陥密度の非常に低い窒化ガリウム材料領域が達成可能である。例えば、窒化ガリウム材料領域の少なくとも一部は、約１０５個／ｃｍ２未満の欠陥の欠陥密度を有することができる。
【００６６】
ソース電極１４およびドレイン電極１６は、蒸発技術など公知の技術を用いて窒化ガリウム材料領域上に付着させることができる。電極が２種の金属を包含する場合、金属を典型的には逐次段階で付着させる。付着した金属層を従来法を用いてパターニングして、電極を形成することができる。
【００６７】
図６に示す構造体を、該構造体を例えば約５００℃〜１０００℃の温度に加熱する高速熱アニーリング（ＲＴＡ）段階に付すことができる。場合によっては、温度は約８００℃〜９００℃であってもよい。アニーリング段階は、ソース電極およびドレイン電極中の異なる材料を合金にするのを促進し、これらの電極と下にある窒化ガリウム材料領域との間の密接な接触の形成を促進するために、実施する。
【００６８】
図７は、電極規定層２４の付着後の半導体構造体の横断面図を示している。図示すように、電極規定層２４は、窒化ガリウム材料領域１２を相似的に覆っている。電極規定層は、任意の適した技術を用いて付着させることができる。用いる技術は、部分的に、電極規定層の組成に依存する。適した技術としては、ＣＶＤ、ＰＥＣＶＤ、ＬＰ−ＣＶＤ、ＥＣＲ−ＣＶＤ、ＩＣＰ−ＣＶＤ、蒸発およびスパッタリングが挙げられるが、これに限定されない。電極規定層が窒化ケイ素材料から形成される場合、ＰＥＣＶＤを用いて層を付着させることが好ましい可能性がある。
【００６９】
上記のように、ゲート電極の形成前に電極規定層を付着させると、電極規定層を不動態化して、ゲート電極の形成段階を含むその後の処理段階中に窒化ガリウム材料領域を保護することが可能になり、有利である。本発明の他の方法では、電極規定層を、ソース電極とドレイン電極の付着前に付着させてもよいことを、理解すべきである。これらの態様では、それぞれのビアを例えばエッチング技術を用いて開いて、ソース電極およびドレイン電極と下にある窒化ガリウム材料領域との間の接触を可能にする。
【００７０】
図８は、イオン注入段階中の構造体の横断面を例示している。フォトレジスト層３４ａを、ドレイン電極とソース電極の各側の領域が暴露されるようにパターニングする。例示的態様では、窒素イオンを暴露領域に注入して、該領域の下にある非晶質化した窒化ガリウム材料領域３５を形成する。非晶質化した領域は、該デバイスを、同ウエハ上に形成された隣接するデバイスから電気的に絶縁する。
【００７１】
他のタイプのイオンを注入段階に用いることもでき、または隣接するデバイスを絶縁するための他の技術を利用することができることを、理解すべきである。いくつかの場合において、隣接するデバイスを、電極規定層と窒化ガリウム材料領域の一部とを除去するエッチング段階を用いて絶縁してもよい。エッチング深さの最適値は具体的デバイスに依存し、他の設計パラメーターに依存することもできる。他の場合では、隣接するデバイスを絶縁することが必要でなくてもよく、したがって、注入段階は必要ない。
【００７２】
図９は、フォトレジスト層３４ａを剥離し、第２のフォトレジスト層３４ｂをパターニングした後の構造体の横断面を例示している。
【００７３】
図１０は、フォトレジスト層３４ｂを剥離し、電極規定層２４をエッチングした後の、半導体構造体の横断面を例示している。エッチング段階によりビア２６が形成する。プラズマエッチング技術を用いて、制御された寸法を伴うビアを形成することが好ましい。ある種の従来の湿潤化学的エッチング技術では、ビアの限界寸法が十分に制御されないことが見いだされている。いくつかの方法では、高密度プラズマ技術（例えばＩＣＰまたはＥＣＲ）を用いてプラズマを発生させる。他の方法では、ＲＩＥまたはＣＡＩＢＥ技術を用いることができる。イオン化してプラズマを形成することができる適切なガスとしては、フッ素化炭化水素、フッ素化してあり硫黄に基づくガス、酸素、およびアルゴンが挙げられる。エッチング開始前に、酸素に基づくプラズマまたはアルゴンに基づくプラズマでの処理を用いて、電極規定層の表面上のあらゆる残留炭化水素種を除去することができる。
【００７４】
エッチング条件を制御して、上記のように望ましい寸法および縦断面を伴うビア２６を形成することができる。重要な処理パラメーターの一つはプラズマにおける圧力条件であり、これは、プラズマ種の平均自由行程を主として決定し、その結果として、エッチングの方向性を制御する。エッチングの方向性すなわち異方性は、ビアの他の寸法（例えば、ａ、ｂ）のなかでも、ビアの縦断面、角度Ｙ、角度Ｚを制御する。角度ＹおよびＺを有するビアを生産するのに適した圧力条件は、約１〜１００ｍＴｏｒｒであることができることが、見いだされている。
【００７５】
ＲＦ電力は、乾式エッチング工程のための他の重要な工程パラメーターである。ＲＦ電力は、処理している構造体の表面上に衝突する種のイオンエネルギーに影響を及ぼす。イオンエネルギーはエッチングの異方性に影響を及ぼし、したがって、ビアの他の寸法（例えば、ａ、ｂ）のなかでも、ビアの縦断面、角度ＹおよびＺを制御する。いくつかの場合では、ＲＦ電力を約５０ワット未満に維持することが好ましい可能性があることが見いだされている。いくつかの場合では、ＲＦ電力を約１０ワット未満に維持することが好ましい可能性がある。上記範囲内のＲＦ電力を用いると、通常ならビアの形成時に生じうる、プラズマが誘発する窒化ガリウム材料領域への損傷を、制限すなわち防止することができる。
【００７６】
ＩＣＰ電力は、ＩＣＰプラズマを利用するエッチング工程のための他の重要な処理パラメーターである。ＩＣＰ電力は、プラズマ室の壁の外側の誘導コイルに加えられる電力として測定される。この電力は、濃密なプラズマを閉じ込め且つ作り出す磁界を作り出す。したがって、ＩＣＰ電力はプラズマ密度（イオンエネルギーに比較的依存しない）を制御し、このプラズマ密度を用いると、他のパラメーターのなかでも、電極規定層のエッチング速度を制御することができる。このように、エッチング速度をビアの縦断面から実質的に切り離すことができ、これにより、ビアの寸法を調整することが可能になる。いくつかの場合において、ＩＣＰ電力を約５Ｗ〜約３００Ｗに維持することが好ましいことが見いだされている。いくつかの場合では、ＩＣＰ電力を約１０Ｗ〜約１００Ｗに維持することが好ましい可能性がある。この範囲を超えるＩＣＰ電力の値は、フォトレジスト層３４ｂに有害な影響をもたらす可能性があり、この範囲に満たないＩＣＰ電力の値は、電極規定層２４のエッチング速度を許容し得ないレベルまで低下させる可能性がある。
【００７７】
ＩＣＰプラズマを用いる特定の方法では、ＲＦ電力が上記好ましい範囲内にあることができ、場合によっては０であることができることを、理解すべきである。
【００７８】
このエッチング段階により、電極規定層２４を、他の暴露されている領域、例えば、ソース電極およびドレイン電極上の領域、ならびに注入された領域の上を覆う領域から、除去することもできる。
【００７９】
図１１は、ゲート電極およびインターコネクトのパターニング段階および付着段階後の半導体構造体の横断面を例示している。パターニング段階を制御して、望ましいソース電極側張出距離（ｄ）とドレイン電極側張出距離（ｅ）を提供する。従来のパターニング段階および付着段階を用いてもよい。ゲートおよびインターコネクト３８は、別個の段階または同じ段階でパターニングし付着させることができる。
【００８０】
図１２は、封入層５２の付着後の半導体構造体の横断面を例示している。
【００８１】
本発明は、本明細書中で具体的に記載した方法以外の方法を包含することを、理解すべきである。また、上記方法の変形は当業者に公知であり、本発明の範囲内にある。
【００８２】
以下の実施例は例示を意図したものであり、制限するものではない。
【００８３】
実施例１
この実施例は、本発明のＦＥＴデバイスと従来のＦＥＴデバイスの性質を比較することにより、電気的性質に対するゲート電極の形状および組成の影響を示している。
【００８４】
図１３Ａは、本発明のＦＥＴデバイスのＴ形ゲート電極の横断面図を示している。該ゲート電極は、ビア上部からビア底部にかけて横断面積が減少しているビア内に形成されている。該電極はニッケル成分と金成分から形成される。ニッケル成分は、窒化ガリウム材料領域と、エッジ部分を含むゲート電極全体にわたり、直接接触している。
【００８５】
図１３Ｂは、従来のＦＥＴデバイスの台形をしたゲート電極の横断面図を示している。該電極はニッケル成分と金成分から形成される。ニッケル成分は、ゲート長さの内側部分に直接接しており、金成分はゲート長さのエッジ部分に直接接している。
【００８６】
図１３Ｃおよび１３Ｄは、それぞれ図１０Ａおよび図１０Ｂのゲート電極のドレイン側エッジにおける電界を二次元でシミュレーションした図である。該シミュレーションは、ＶＤＳ＝２８ＶおよびＶＧＳ＝０Ｖで実施した。ピーク電界は、図１０Ｃのゲート電極については２．４×１０６Ｖ／ｃｍ、図１０Ｄのゲート電極については６．４×１０６Ｖ／ｃｍであった。
【００８７】
従来のＦＥＴデバイスに比べて低下した本発明のＦＥＴデバイスに関するピーク電界は、ゲート電極のドレイン側エッジにおける電界の過密さ(crowding)の低下に起因する。この低下は、ゲート電極の形状、詳細には、ビア上部からビア底部にかけてビアの横断面積を低下させるビアの側壁の形状に起因することができる。該低下は、増大した動作電圧および／または減少したゲート漏れ電流を含む改善した電気的性能特性をもたらす。
【００８８】
この実施例は、本発明のＦＥＴデバイスが、従来のＦＥＴデバイスと比較して改善した電気的性質を有することができることを立証している。
【００８９】
実施例２
この実施例は、本発明のＦＥＴデバイスに対するドレイン電極側張出距離（ｅ）の変動の影響(affect)を示している。
【００９０】
ドレイン漏れ電流を、図１Ａおよび１Ｂに示したデバイスと同じ一般的設計を有する２種のＦＥＴデバイス（デバイス１およびデバイス２）に関し、ドレイン−ソース電圧の関数として測定した。測定中、ゲート電圧は−８ボルトの値で一定に保った。
【００９１】
デバイス１および２は以下の寸法を包含していた：
ａ＝０．７ミクロン
ｂ＝０．９ミクロン
ａ／ｂ＝０．７８
ｄ＝０．１ミクロン
ｆ＝１．０ミクロン
ｇ＝３．０ミクロン
ｈ＝５．２ミクロン
ｙ＝１００°
Ｚ＝２０°
デバイス１は、ゲート−ドレイン間隔（ｇ）の５％である０．１５ミクロンのドレイン電極側張出距離（ｅ）を包含していた。
【００９２】
デバイス２は、ゲート−ドレイン間隔（ｇ）の２０％である０．６０ミクロンのドレイン電極側張出距離（ｅ）を包含していた。
【００９３】
図１４は、デバイス１および２のドレイン漏れ電流をドレイン−ソース電圧の関数として示している。どちらのデバイスでも、ドレイン漏れ電流は、このゲート外面を有するＦＥＴデバイスに一般的なすべてのドレイン−ソース電圧において１０ｍＡ未満であった。デバイス２でのドレイン漏れ電流は、デバイス１での漏れ電流より著しく少なかった。このデバイス設計に関しては、張出距離（ｅ）をゲート−ドレイン間隔（ｇ）の５％からゲート−ドレイン間隔の２０％に増大すると、ドレイン漏れ電流の減少がもたらされた。
【００９４】
本発明の少なくとも一態様のいくつかの観点についてこのように記載してきたが、当業者ならさまざまな変更、修正、および改善を容易に思いつくであろうことを、理解すべきである。そのような変更、修正、および改善は本開示の一部であるとし、本発明の精神および範囲内にあるものとする。したがって、前記記載および図面は、一例に過ぎない。
【図面の簡単な説明】
【００９５】
【図１−Ａ】本発明の一態様に従った電極規定層を包含する窒化ガリウム材料デバイスの横断面図である。
【図１−Ｂ】図１−Ａの窒化ガリウム材料デバイスの上面図である。
【図２】本発明の一態様に従った電極規定層の縦断面を示す図である。
【図３】本発明の一態様に従って、電極規定層の厚さを一部だけ貫いて伸長しているビアを包含する電極規定層を包含する、窒化ガリウム材料デバイスの横断面図である。
【図４】本発明の一態様に従って、電極規定層と窒化ガリウム材料領域との間に形成された不動態化層を包含する、窒化ガリウム材料デバイスの横断面図である。
【図５−Ａ】本発明の一態様に従ったショットキーダイオードの上面図である。
【図５−Ｂ】本発明の一態様に従ったショットキーダイオードの横断面図である。
【図６】本発明の方法に従った金属化段階後の半導体構造体の横断面図である。
【図７】本発明の方法に従った電極規定層の付着後の半導体構造体の横断面図である。
【図８】本発明の方法に従った注入段階中の半導体構造体の横断面図である。
【図９】本発明の方法に従ったフォトレジストパターニング段階後の半導体構造体の横断面図である。
【図１０】本発明の方法に従った電極規定層エッチング段階後の半導体構造体の横断面図である。
【図１１】本発明の方法に従った金属化段階後の半導体構造体の横断面図である。
【図１２】本発明の方法に従った封入段階後の半導体構造体の横断面図である。
【図１３−Ａ】実施例１に記載したような本発明のＦＥＴデバイスのＴ形ゲート電極の横断面図である。
【図１３−Ｂ】実施例１に記載したような従来のＦＥＴデバイスの台形をしたゲート電極の横断面図である。
【図１３−Ｃ】実施例１に記載したような図１０Ａのゲート電極のドレイン側エッジにおける電界を二次元でシミュレーションした図である。
【図１３−Ｄ】実施例１に記載したような図１０Ｂのゲート電極のドレイン側エッジにおける電界を二次元でシミュレーションした図である。
【図１４】実施例２に記載したデバイスに関しドレイン漏れ電流をドレイン−ソース電圧の関数として示す図である。
【図１５】本発明の一態様に従って、不動態化層の厚さに満たないゲート電極高さを包含する、窒化ガリウム材料デバイスの横断面図である。
【図１Ａ】
【図１Ｂ】
【特許請求の範囲】
【請求項１】
半導体構造体であって、
窒化ガリウム材料領域；
窒化ガリウム材料領域の上を覆って形成され、且つ内部に形成されたビアを包含する電極規定層、ここにおいて、ビア上部における横断面積はビア底部における横断面積より大きい；および
窒化ガリウム材料領域上およびビア内に形成された電極、ここにおいて、電極長さはビア底部で規定される、
を含む、前記半導体構造体。
【請求項２】
電極がゲート電極である、請求項１に記載の半導体構造体。
【請求項３】
さらに、窒化ガリウム材料領域上に形成されたソース電極および窒化ガリウム材料領域上に形成されたドレイン電極を含む、請求項２に記載の半導体構造体。
【請求項４】
構造体がトランジスタである、請求項３に記載の半導体構造体。
【請求項５】
電極規定層の側壁が、電極規定層の底部表面から約１０度〜約６０度の角度で上側に伸長している、請求項１に記載の半導体構造体。
【請求項６】
電極規定層の側壁が、電極規定層の底部表面から約１５度〜約４０度の角度で上側に伸長している、請求項１に記載の半導体構造体。
【請求項７】
電極規定層の側壁が、電極規定層の上部表面から約９０度〜約１６０度の角度で下側に伸長している、請求項１に記載の半導体構造体。
【請求項８】
電極規定層の側壁が、電極規定層の上部表面から約９０度〜約１３５度の角度で下側に伸長している、請求項１に記載の半導体構造体。
【請求項９】
さらに基材を含み、ここにおいて、窒化ガリウム材料領域は該基材上に形成されている、請求項１に記載の半導体構造体。
【請求項１０】
基材がシリコンである、請求項９に記載の半導体構造体。
【請求項１１】
さらに、窒化ガリウム材料領域と基材との間に形成された遷移層を含む、請求項９に記載の半導体構造体。
【請求項１２】
遷移層が組成的に段階的である、請求項１１に記載の半導体構造体。
【請求項１３】
電極規定層が不動態化層である、請求項１に記載の半導体構造体。
【請求項１４】
電極規定層が窒化ケイ素化合物を含む、請求項１に記載の半導体構造体。
【請求項１５】
電極規定層が酸化ケイ素化合物を含む、請求項１に記載の半導体構造体。
【請求項１６】
電極規定層が窒化ガリウム材料領域上に直接形成されている、請求項１に記載の半導体構造体。
【請求項１７】
電極が電極規定層の上部表面の一部の上を覆って伸長している、請求項１に記載の半導体構造体。
【請求項１８】
ゲート電極が、電極規定層の上部表面の一部の上を覆って、ドレイン電極の方向に、ゲート電極とドレイン電極との間の距離の約２％〜約６０％の距離まで伸長している、請求項３に記載の半導体構造体。
【請求項１９】
ゲート電極が、電極規定層の上部表面の一部の上を覆って、ドレイン電極の方向に、ソース電極の方向への距離を超える距離まで伸長している、請求項１８に記載の半導体構造体。
【請求項２０】
ゲート電極が、電極規定層の上部表面の一部の上を覆って、ソース電極の方向に、ゲート電極がドレイン電極の方向に電極規定層の上を覆って伸長している距離の５０％未満の距離まで伸長している、請求項１９に記載の半導体構造体。
【請求項２１】
電極長さとビア上部における断面寸法との比率が約０．５０〜０．９５である、請求項１に記載の半導体構造体。
【請求項２２】
電極長さとビア上部における断面寸法との比率が約０．７５〜０．９０である、請求項１に記載の半導体構造体。
【請求項２３】
ビアを規定する電極規定層側壁が、窒化ガリウム材料領域に関して上に凹型をしている、請求項１に記載の半導体構造体。
【請求項２４】
ビアの横断面積が、ビアの上部からビアの底部に向けて継続的に小さくなる、請求項１に記載の半導体構造体。
【請求項２５】
電極が窒化ガリウム材料領域に直接接している、請求項１に記載の半導体構造体。
【請求項２６】
電極が第１金属成分と第２金属成分を含む、請求項１に記載の半導体構造体。
【請求項２７】
電極の第１金属成分が、電極長さ全体にわたり窒化ガリウム材料領域に直接接しており、電極の第２金属成分が、電極長さのいかなる部分にわたっても窒化ガリウム材料領域に直接接していない、請求項２６に記載の半導体構造体。
【請求項２８】
第１金属がニッケルであり、第２金属が金である、請求項２７に記載の半導体構造体。
【請求項２９】
電極長さにわたり、電極が、窒化ガリウム材料領域に直接接して一定組成を有する、請求項２５に記載の半導体構造体。
【請求項３０】
ゲート電極がビアを完全に満たしている、請求項１に記載の半導体構造体。
【請求項３１】
窒化ガリウム材料領域が０．００５μｍ／μｍ２未満の亀裂レベルを有する、請求項１に記載の半導体構造体。
【請求項３２】
窒化ガリウム材料領域が１層を超える窒化ガリウム材料層を包含する、請求項１に記載の半導体構造体。
【請求項３３】
窒化ガリウム材料領域が窒化ガリウム層を包含する、請求項１に記載の半導体構造体。
【請求項３４】
ビアが、電極規定層の上部表面から電極規定層の底部表面まで伸長している、請求項１に記載の半導体構造体。
【請求項３５】
ビアが、電極規定層の上部表面と不動態化層の底部表面との間の距離の一部までしか伸長していない、請求項１に記載の半導体構造体。
【請求項３６】
さらに、電極規定層と窒化ガリウム材料領域との間に形成された層を少なくとも１層含む、請求項１に記載の半導体構造体。
【請求項３７】
さらに、電極規定層と窒化ガリウム材料領域との間に形成された不動態化層を含む、請求項３６に記載の半導体構造体。
【請求項３８】
電極がショットキー接点である、請求項１に記載の半導体構造体。
【請求項３９】
さらに、窒化ガリウム材料領域上に形成されたオーム電極を含む、請求項３８に記載の半導体構造体。
【請求項４０】
トランジスタであって、
窒化ガリウム材料領域；
窒化ガリウム材料領域上に形成され、且つ内部に形成されたビアを包含する電極規定層、ここにおいて、ビアの横断面積は、ビア底部よりビア上部の方が大きく、ビアの側壁は、ビア底部から約５度〜約８５度の角度で上側に、ビア上部から約９０度〜約１６０度の角度で下側に伸長している；
窒化ガリウム材料領域上に形成されたソース電極；
窒化ガリウム材料領域上に形成されたドレイン電極；ならびに
窒化ガリウム材料領域上およびビア内に形成されたゲート電極、ここにおいて、ゲート電極の長さはビア底部で規定され、ゲート電極長さとビア上部における断面寸法との比率は約０．５０〜０．９５である、
を含む、前記トランジスタ。
【請求項４１】
電極規定層の側壁が、電極規定層の底部表面から約１０度〜約６０度の角度で上側に伸長している、請求項４０に記載のトランジスタ。
【請求項４２】
電極規定層の側壁が、電極規定層の上部表面から約９０度〜約１３５度の角度で下側に伸長している、請求項４０に記載のトランジスタ。
【請求項４３】
さらに基材を含み、ここにおいて、窒化ガリウム材料領域は該基材上に形成されている、請求項４０に記載のトランジスタ。
【請求項４４】
基材がシリコンである、請求項４３に記載のトランジスタ。
【請求項４５】
さらに、窒化ガリウム材料領域と基材との間に形成された組成的に段階的な遷移層を含む、請求項４４に記載のトランジスタ。
【請求項４６】
電極規定層が不動態化層である、請求項４０に記載のトランジスタ。
【請求項４７】
電極規定層が窒化ガリウム材料領域上に直接形成されている、請求項４０に記載のトランジスタ。
【請求項４８】
ゲート電極が、電極規定層の上部表面の一部の上を覆って、ドレイン電極の方向に、ゲート電極とドレイン電極との間の距離の約２％〜約６０％の距離まで伸長している、請求項４０に記載のトランジスタ。
【請求項４９】
ゲート電極が、電極規定層の上部表面の一部の上を覆って、ソース電極の方向に、ゲート電極がドレイン電極の方向に電極規定層の上を覆って伸長している距離の５０％未満の距離まで伸長している、請求項４０に記載のトランジスタ。
【請求項５０】
電極長さとビア上部における断面寸法との比率が約０．７５〜０．９０である、請求項４０に記載のトランジスタ。
【請求項５１】
ビアを規定する電極規定層側壁が、窒化ガリウム材料領域に関して上に凹型をしている、請求項４０に記載のトランジスタ。
【請求項５２】
電極が第１金属成分と第２金属成分を含む、請求項４０に記載のトランジスタ。
【請求項５３】
電極の第１金属成分が、ゲート長さ全体にわたり窒化ガリウム材料領域に直接接しており、電極の第２金属成分が、ゲート長さのいかなる部分にわたっても窒化ガリウム材料領域に直接接していない、請求項５２に記載のトランジスタ。
【請求項５４】
第１金属がニッケルであり、第２金属が金である、請求項４０に記載のトランジスタ。
【請求項５５】
ゲート電極がビアを完全に満たしている、請求項４０に記載のトランジスタ。
【請求項５６】
窒化ガリウム材料領域が０．００５μｍ／μｍ２未満の亀裂レベルを有する、請求項４０に記載のトランジスタ。
【請求項５７】
ビアが、電極規定層の上部表面から電極規定層の底部表面まで伸長している、請求項４０に記載のトランジスタ。
【請求項５８】
ビアが、電極規定層の上部表面と不動態化層の底部表面との間の距離の一部までしか伸長していない、請求項４０に記載のトランジスタ。
【請求項５９】
ショットキーダイオードであって、
窒化ガリウム材料領域；
窒化ガリウム材料領域の上を覆って形成され、且つ内部に形成されたビアを包含する電極規定層、ここにおいて、ビア上部における横断面積はビア底部における横断面積より大きく、ビアの側壁は、ビア底部から約５度〜約８５度の角度で上側に、ビア上部から約９０度〜約１６０度の角度で下側に伸長している；
窒化ガリウム材料領域上およびビア内に形成されたショットキー電極、ここにおいて、電極長さはビア底部で規定される；ならびに
窒化ガリウム材料領域上に形成されたオーム電極、
を含む、前記ショットキーダイオード。
【請求項６０】
電極規定層の側壁が、電極規定層の底部表面から約１０度〜約６０度の角度で上側に伸長している、請求項５９に記載のショットキーダイオード。
【請求項６１】
電極規定層の側壁が、電極規定層の上部表面から約９０度〜約１３５度の角度で下側に伸長している、請求項５９に記載のショットキーダイオード。
【請求項６２】
さらに基材を含み、ここにおいて、窒化ガリウム材料領域は該基材上に形成されている、請求項５９に記載のショットキーダイオード。
【請求項６３】
基材がシリコンである、請求項５９に記載のショットキーダイオード。
【請求項６４】
さらに、窒化ガリウム材料領域と基材との間に形成された組成的に段階的な遷移層を含む、請求項５９に記載のショットキーダイオード。
【請求項６５】
電極規定層が不動態化層である、請求項５９に記載のショットキーダイオード。
【請求項６６】
ゲート電極が、電極規定層の上部表面の一部の上を覆って、ドレイン電極の方向に、ゲート電極とドレイン電極との間の距離の約２％〜約６０％の距離まで伸長している、請求項５９に記載のショットキーダイオード。
【請求項６７】
半導体構造体の形成方法であって、
窒化ガリウム材料領域上に電極規定層を形成し；
電極規定層内にビアを、ビア上部における断面寸法がビア底部における断面寸法より大きくなるように形成し；
窒化ガリウム材料領域上およびビア内に電極を形成し、ここにおいて、電極の長さはビア底部により規定される、
ことを含む、前記方法。
【請求項６８】
ビアをプラズマエッチング段階で形成することを含む、請求項６７に記載の方法。
【請求項６９】
プラズマにおける圧力条件が約１ｍＴｏｒｒ〜約１００ｍＴｏｒｒである、請求項６８に記載の方法。
【請求項７０】
プラズマエッチング段階が、約５０ワット未満のＲＦ電力条件を維持することを包含する、請求項６７に記載の方法。
【請求項７１】
さらに、不動態化層の底部表面から上側に伸長する不動態化層の側壁の角度を、約５度〜約８５度になるように制御することを含む、請求項６７に記載の方法。
【請求項７２】
トランジスタの形成方法であって、
窒化ガリウム材料領域上に電極規定層を形成し；
電極規定層内にビアを、ビア上部における断面寸法がビア底部における断面寸法より大きくなり、ビアの側壁が、ビア底部から約５度〜約８５度の角度で上側に、ビア上部から約９０度〜約１６０度の角度で下側に伸長するように形成し；
窒化ガリウム材料領域上にソース電極を形成し；
窒化ガリウム材料領域上にドレイン電極を形成し；そして
窒化ガリウム材料領域上およびビア内にゲート電極を形成し、ここにおいて、ゲート電極の長さはビア底部で規定され、ゲート電極長さとビア上部における断面寸法との比率は約０．５０〜０．９５である、
ことを含む、前記方法。
【請求項７３】
ショットキーダイオードの形成方法であって、
窒化ガリウム材料領域上に電極規定層を形成し；
電極規定層内にビアを、ビア上部における断面寸法がビア底部における断面寸法より大きくなり、ビアの側壁が、ビア底部から約５度〜約８５度の角度で上側に、ビア上部から約９０度〜約１６０度の角度で下側に伸長するように形成し；
窒化ガリウム材料領域上にオーム電極を形成し；そして、
窒化ガリウム材料領域上およびビア内にショットキー電極を形成し、ここにおいて、電極長さはビア底部で規定される、
ことを含む、前記方法。
【請求項１】
半導体構造体であって、
窒化ガリウム材料領域；
窒化ガリウム材料領域の上を覆って形成され、且つ内部に形成されたビアを包含する電極規定層、ここにおいて、ビア上部における横断面積はビア底部における横断面積より大きい；および
窒化ガリウム材料領域上およびビア内に形成された電極、ここにおいて、電極長さはビア底部で規定される、
を含む、前記半導体構造体。
【請求項２】
電極がゲート電極である、請求項１に記載の半導体構造体。
【請求項３】
さらに、窒化ガリウム材料領域上に形成されたソース電極および窒化ガリウム材料領域上に形成されたドレイン電極を含む、請求項２に記載の半導体構造体。
【請求項４】
構造体がトランジスタである、請求項３に記載の半導体構造体。
【請求項５】
電極規定層の側壁が、電極規定層の底部表面から約１０度〜約６０度の角度で上側に伸長している、請求項１に記載の半導体構造体。
【請求項６】
電極規定層の側壁が、電極規定層の底部表面から約１５度〜約４０度の角度で上側に伸長している、請求項１に記載の半導体構造体。
【請求項７】
電極規定層の側壁が、電極規定層の上部表面から約９０度〜約１６０度の角度で下側に伸長している、請求項１に記載の半導体構造体。
【請求項８】
電極規定層の側壁が、電極規定層の上部表面から約９０度〜約１３５度の角度で下側に伸長している、請求項１に記載の半導体構造体。
【請求項９】
さらに基材を含み、ここにおいて、窒化ガリウム材料領域は該基材上に形成されている、請求項１に記載の半導体構造体。
【請求項１０】
基材がシリコンである、請求項９に記載の半導体構造体。
【請求項１１】
さらに、窒化ガリウム材料領域と基材との間に形成された遷移層を含む、請求項９に記載の半導体構造体。
【請求項１２】
遷移層が組成的に段階的である、請求項１１に記載の半導体構造体。
【請求項１３】
電極規定層が不動態化層である、請求項１に記載の半導体構造体。
【請求項１４】
電極規定層が窒化ケイ素化合物を含む、請求項１に記載の半導体構造体。
【請求項１５】
電極規定層が酸化ケイ素化合物を含む、請求項１に記載の半導体構造体。
【請求項１６】
電極規定層が窒化ガリウム材料領域上に直接形成されている、請求項１に記載の半導体構造体。
【請求項１７】
電極が電極規定層の上部表面の一部の上を覆って伸長している、請求項１に記載の半導体構造体。
【請求項１８】
ゲート電極が、電極規定層の上部表面の一部の上を覆って、ドレイン電極の方向に、ゲート電極とドレイン電極との間の距離の約２％〜約６０％の距離まで伸長している、請求項３に記載の半導体構造体。
【請求項１９】
ゲート電極が、電極規定層の上部表面の一部の上を覆って、ドレイン電極の方向に、ソース電極の方向への距離を超える距離まで伸長している、請求項１８に記載の半導体構造体。
【請求項２０】
ゲート電極が、電極規定層の上部表面の一部の上を覆って、ソース電極の方向に、ゲート電極がドレイン電極の方向に電極規定層の上を覆って伸長している距離の５０％未満の距離まで伸長している、請求項１９に記載の半導体構造体。
【請求項２１】
電極長さとビア上部における断面寸法との比率が約０．５０〜０．９５である、請求項１に記載の半導体構造体。
【請求項２２】
電極長さとビア上部における断面寸法との比率が約０．７５〜０．９０である、請求項１に記載の半導体構造体。
【請求項２３】
ビアを規定する電極規定層側壁が、窒化ガリウム材料領域に関して上に凹型をしている、請求項１に記載の半導体構造体。
【請求項２４】
ビアの横断面積が、ビアの上部からビアの底部に向けて継続的に小さくなる、請求項１に記載の半導体構造体。
【請求項２５】
電極が窒化ガリウム材料領域に直接接している、請求項１に記載の半導体構造体。
【請求項２６】
電極が第１金属成分と第２金属成分を含む、請求項１に記載の半導体構造体。
【請求項２７】
電極の第１金属成分が、電極長さ全体にわたり窒化ガリウム材料領域に直接接しており、電極の第２金属成分が、電極長さのいかなる部分にわたっても窒化ガリウム材料領域に直接接していない、請求項２６に記載の半導体構造体。
【請求項２８】
第１金属がニッケルであり、第２金属が金である、請求項２７に記載の半導体構造体。
【請求項２９】
電極長さにわたり、電極が、窒化ガリウム材料領域に直接接して一定組成を有する、請求項２５に記載の半導体構造体。
【請求項３０】
ゲート電極がビアを完全に満たしている、請求項１に記載の半導体構造体。
【請求項３１】
窒化ガリウム材料領域が０．００５μｍ／μｍ２未満の亀裂レベルを有する、請求項１に記載の半導体構造体。
【請求項３２】
窒化ガリウム材料領域が１層を超える窒化ガリウム材料層を包含する、請求項１に記載の半導体構造体。
【請求項３３】
窒化ガリウム材料領域が窒化ガリウム層を包含する、請求項１に記載の半導体構造体。
【請求項３４】
ビアが、電極規定層の上部表面から電極規定層の底部表面まで伸長している、請求項１に記載の半導体構造体。
【請求項３５】
ビアが、電極規定層の上部表面と不動態化層の底部表面との間の距離の一部までしか伸長していない、請求項１に記載の半導体構造体。
【請求項３６】
さらに、電極規定層と窒化ガリウム材料領域との間に形成された層を少なくとも１層含む、請求項１に記載の半導体構造体。
【請求項３７】
さらに、電極規定層と窒化ガリウム材料領域との間に形成された不動態化層を含む、請求項３６に記載の半導体構造体。
【請求項３８】
電極がショットキー接点である、請求項１に記載の半導体構造体。
【請求項３９】
さらに、窒化ガリウム材料領域上に形成されたオーム電極を含む、請求項３８に記載の半導体構造体。
【請求項４０】
トランジスタであって、
窒化ガリウム材料領域；
窒化ガリウム材料領域上に形成され、且つ内部に形成されたビアを包含する電極規定層、ここにおいて、ビアの横断面積は、ビア底部よりビア上部の方が大きく、ビアの側壁は、ビア底部から約５度〜約８５度の角度で上側に、ビア上部から約９０度〜約１６０度の角度で下側に伸長している；
窒化ガリウム材料領域上に形成されたソース電極；
窒化ガリウム材料領域上に形成されたドレイン電極；ならびに
窒化ガリウム材料領域上およびビア内に形成されたゲート電極、ここにおいて、ゲート電極の長さはビア底部で規定され、ゲート電極長さとビア上部における断面寸法との比率は約０．５０〜０．９５である、
を含む、前記トランジスタ。
【請求項４１】
電極規定層の側壁が、電極規定層の底部表面から約１０度〜約６０度の角度で上側に伸長している、請求項４０に記載のトランジスタ。
【請求項４２】
電極規定層の側壁が、電極規定層の上部表面から約９０度〜約１３５度の角度で下側に伸長している、請求項４０に記載のトランジスタ。
【請求項４３】
さらに基材を含み、ここにおいて、窒化ガリウム材料領域は該基材上に形成されている、請求項４０に記載のトランジスタ。
【請求項４４】
基材がシリコンである、請求項４３に記載のトランジスタ。
【請求項４５】
さらに、窒化ガリウム材料領域と基材との間に形成された組成的に段階的な遷移層を含む、請求項４４に記載のトランジスタ。
【請求項４６】
電極規定層が不動態化層である、請求項４０に記載のトランジスタ。
【請求項４７】
電極規定層が窒化ガリウム材料領域上に直接形成されている、請求項４０に記載のトランジスタ。
【請求項４８】
ゲート電極が、電極規定層の上部表面の一部の上を覆って、ドレイン電極の方向に、ゲート電極とドレイン電極との間の距離の約２％〜約６０％の距離まで伸長している、請求項４０に記載のトランジスタ。
【請求項４９】
ゲート電極が、電極規定層の上部表面の一部の上を覆って、ソース電極の方向に、ゲート電極がドレイン電極の方向に電極規定層の上を覆って伸長している距離の５０％未満の距離まで伸長している、請求項４０に記載のトランジスタ。
【請求項５０】
電極長さとビア上部における断面寸法との比率が約０．７５〜０．９０である、請求項４０に記載のトランジスタ。
【請求項５１】
ビアを規定する電極規定層側壁が、窒化ガリウム材料領域に関して上に凹型をしている、請求項４０に記載のトランジスタ。
【請求項５２】
電極が第１金属成分と第２金属成分を含む、請求項４０に記載のトランジスタ。
【請求項５３】
電極の第１金属成分が、ゲート長さ全体にわたり窒化ガリウム材料領域に直接接しており、電極の第２金属成分が、ゲート長さのいかなる部分にわたっても窒化ガリウム材料領域に直接接していない、請求項５２に記載のトランジスタ。
【請求項５４】
第１金属がニッケルであり、第２金属が金である、請求項４０に記載のトランジスタ。
【請求項５５】
ゲート電極がビアを完全に満たしている、請求項４０に記載のトランジスタ。
【請求項５６】
窒化ガリウム材料領域が０．００５μｍ／μｍ２未満の亀裂レベルを有する、請求項４０に記載のトランジスタ。
【請求項５７】
ビアが、電極規定層の上部表面から電極規定層の底部表面まで伸長している、請求項４０に記載のトランジスタ。
【請求項５８】
ビアが、電極規定層の上部表面と不動態化層の底部表面との間の距離の一部までしか伸長していない、請求項４０に記載のトランジスタ。
【請求項５９】
ショットキーダイオードであって、
窒化ガリウム材料領域；
窒化ガリウム材料領域の上を覆って形成され、且つ内部に形成されたビアを包含する電極規定層、ここにおいて、ビア上部における横断面積はビア底部における横断面積より大きく、ビアの側壁は、ビア底部から約５度〜約８５度の角度で上側に、ビア上部から約９０度〜約１６０度の角度で下側に伸長している；
窒化ガリウム材料領域上およびビア内に形成されたショットキー電極、ここにおいて、電極長さはビア底部で規定される；ならびに
窒化ガリウム材料領域上に形成されたオーム電極、
を含む、前記ショットキーダイオード。
【請求項６０】
電極規定層の側壁が、電極規定層の底部表面から約１０度〜約６０度の角度で上側に伸長している、請求項５９に記載のショットキーダイオード。
【請求項６１】
電極規定層の側壁が、電極規定層の上部表面から約９０度〜約１３５度の角度で下側に伸長している、請求項５９に記載のショットキーダイオード。
【請求項６２】
さらに基材を含み、ここにおいて、窒化ガリウム材料領域は該基材上に形成されている、請求項５９に記載のショットキーダイオード。
【請求項６３】
基材がシリコンである、請求項５９に記載のショットキーダイオード。
【請求項６４】
さらに、窒化ガリウム材料領域と基材との間に形成された組成的に段階的な遷移層を含む、請求項５９に記載のショットキーダイオード。
【請求項６５】
電極規定層が不動態化層である、請求項５９に記載のショットキーダイオード。
【請求項６６】
ゲート電極が、電極規定層の上部表面の一部の上を覆って、ドレイン電極の方向に、ゲート電極とドレイン電極との間の距離の約２％〜約６０％の距離まで伸長している、請求項５９に記載のショットキーダイオード。
【請求項６７】
半導体構造体の形成方法であって、
窒化ガリウム材料領域上に電極規定層を形成し；
電極規定層内にビアを、ビア上部における断面寸法がビア底部における断面寸法より大きくなるように形成し；
窒化ガリウム材料領域上およびビア内に電極を形成し、ここにおいて、電極の長さはビア底部により規定される、
ことを含む、前記方法。
【請求項６８】
ビアをプラズマエッチング段階で形成することを含む、請求項６７に記載の方法。
【請求項６９】
プラズマにおける圧力条件が約１ｍＴｏｒｒ〜約１００ｍＴｏｒｒである、請求項６８に記載の方法。
【請求項７０】
プラズマエッチング段階が、約５０ワット未満のＲＦ電力条件を維持することを包含する、請求項６７に記載の方法。
【請求項７１】
さらに、不動態化層の底部表面から上側に伸長する不動態化層の側壁の角度を、約５度〜約８５度になるように制御することを含む、請求項６７に記載の方法。
【請求項７２】
トランジスタの形成方法であって、
窒化ガリウム材料領域上に電極規定層を形成し；
電極規定層内にビアを、ビア上部における断面寸法がビア底部における断面寸法より大きくなり、ビアの側壁が、ビア底部から約５度〜約８５度の角度で上側に、ビア上部から約９０度〜約１６０度の角度で下側に伸長するように形成し；
窒化ガリウム材料領域上にソース電極を形成し；
窒化ガリウム材料領域上にドレイン電極を形成し；そして
窒化ガリウム材料領域上およびビア内にゲート電極を形成し、ここにおいて、ゲート電極の長さはビア底部で規定され、ゲート電極長さとビア上部における断面寸法との比率は約０．５０〜０．９５である、
ことを含む、前記方法。
【請求項７３】
ショットキーダイオードの形成方法であって、
窒化ガリウム材料領域上に電極規定層を形成し；
電極規定層内にビアを、ビア上部における断面寸法がビア底部における断面寸法より大きくなり、ビアの側壁が、ビア底部から約５度〜約８５度の角度で上側に、ビア上部から約９０度〜約１６０度の角度で下側に伸長するように形成し；
窒化ガリウム材料領域上にオーム電極を形成し；そして、
窒化ガリウム材料領域上およびビア内にショットキー電極を形成し、ここにおいて、電極長さはビア底部で規定される、
ことを含む、前記方法。
【図２】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３Ａ】
【図１３Ｂ】
【図１３−Ｃ】
【図１３−Ｄ】
【図１４】
【図１５】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３Ａ】
【図１３Ｂ】
【図１３−Ｃ】
【図１３−Ｄ】
【図１４】
【図１５】
【公表番号】特表２００７−５１６６１５（Ｐ２００７−５１６６１５Ａ）
【公表日】平成１９年６月２１日（２００７．６．２１）
【国際特許分類】
【出願番号】特願２００６−５４５４３１（Ｐ２００６−５４５４３１）
【出願日】平成１６年１２月１６日（２００４．１２．１６）
【国際出願番号】ＰＣＴ／ＵＳ２００４／０４２２６０
【国際公開番号】ＷＯ２００５／０５９９８３
【国際公開日】平成１７年６月３０日（２００５．６．３０）
【出願人】（５０３２１５４５７）ニトロネックス・コーポレーション (1)
【Ｆターム（参考）】
【公表日】平成１９年６月２１日（２００７．６．２１）
【国際特許分類】
【出願日】平成１６年１２月１６日（２００４．１２．１６）
【国際出願番号】ＰＣＴ／ＵＳ２００４／０４２２６０
【国際公開番号】ＷＯ２００５／０５９９８３
【国際公開日】平成１７年６月３０日（２００５．６．３０）
【出願人】（５０３２１５４５７）ニトロネックス・コーポレーション (1)
【Ｆターム（参考）】
[ Back to top ]