半導体装置の作製方法
【課題】オフ電流が小さく、好ましくはオン電流及び移動度も高く、工程が簡略化された半導体装置の作製方法を提供する。
【解決手段】チャネルエッチ型の薄膜トランジスタの作製に際して、ゲート絶縁層上に少なくとも半導体層を形成し、半導体層上に導電膜を形成し、導電膜上にエッチングマスクを形成し、基板を反応室内に搬入し、導電膜を加工してソース電極及びドレイン電極層を形成し、反応室内に半導体エッチング用のガスを導入し、反応室内で半導体エッチング用のガスでエッチングを行い、基板を反応室から搬出し、その後エッチングマスクを除去する。すなわち、導電膜の加工から半導体エッチング用のガスで行うエッチングまでを同一チャンバー内で連続して行い、半導体エッチング用のガスで行うエッチングはエッチングマスクを除去する前に行う。
【解決手段】チャネルエッチ型の薄膜トランジスタの作製に際して、ゲート絶縁層上に少なくとも半導体層を形成し、半導体層上に導電膜を形成し、導電膜上にエッチングマスクを形成し、基板を反応室内に搬入し、導電膜を加工してソース電極及びドレイン電極層を形成し、反応室内に半導体エッチング用のガスを導入し、反応室内で半導体エッチング用のガスでエッチングを行い、基板を反応室から搬出し、その後エッチングマスクを除去する。すなわち、導電膜の加工から半導体エッチング用のガスで行うエッチングまでを同一チャンバー内で連続して行い、半導体エッチング用のガスで行うエッチングはエッチングマスクを除去する前に行う。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の作製方法に関する。なお、本明細書において、半導体装置とは、半導体素子自体または半導体素子を含むものをいい、このような半導体素子として、例えばトランジスタ（薄膜トランジスタなど）が挙げられる。液晶表示装置などの表示装置も半導体装置に含まれる。
【背景技術】
【０００２】
近年、半導体装置は、人間の生活に欠かせないものとなっている。このような半導体装置に含まれる薄膜トランジスタは、基板上に薄膜を形成し、該薄膜をエッチングなどにより所望の形状に加工することで作製される。このような薄膜素子の作製方法は、例えば、液晶表示装置（例えば、液晶テレビ）に適用されている。
【０００３】
従来の液晶テレビの薄膜トランジスタには、半導体膜として非晶質シリコン膜が用いられることが多い。これは、非晶質シリコン膜により形成された薄膜トランジスタが、比較的作りやすい構造とされているからである。
【０００４】
しかしながら、昨今の動画事情（例えば、３Ｄ映画鑑賞や３Ｄスポーツ観戦など）から、非晶質シリコン膜を用いた液晶テレビでは、動画の鮮明さを表現する事が困難になり、高速に応答する薄膜トランジスタの開発が進められている。そのため、キャリア移動度の高い微結晶シリコン膜の開発が進められている。微結晶シリコン膜を用いた薄膜トランジスタが開示されている先行技術文献として、例えば、特許文献１が挙げられる。
【０００５】
薄膜トランジスタの電気的特性は、チャネル形成領域が形成される半導体層の、チャネル形成領域と逆側の部分（以下、「バックチャネル部」と記す。）の状態に大きく左右される。例えば、特許文献１では、微結晶シリコン膜上に非晶質シリコン膜が設けられたチャネルエッチ型薄膜トランジスタのバックチャネル部を形成した後にレジストマスクを除去し、その後更にバックチャネル部をエッチングすることでオフ電流を小さくする薄膜トランジスタの作製方法が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−０８１４２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の一態様は、バックチャネル部の形成を工夫することで、電気的特性を改善した（特に、オフ電流を小さくした）半導体装置の作製方法を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明の一態様は、基板上に設けられたチャネルエッチ型の薄膜トランジスタの作製に際して、ゲート絶縁層上に半導体層を形成し、該半導体層上に導電膜を形成し、該導電膜上にエッチングマスクを形成し、前記基板を反応室に搬入し、前記導電膜を塩素系ガスにより加工してソース電極及びドレイン電極層を形成し、前記反応室に半導体エッチング用のガス（例えば、臭化水素（ＨＢｒ）ガス及び４フッ化メタン（ＣＦ４）ガスの一方または双方）を導入し、前記反応室で半導体エッチング用の前記ガスを用いてエッチングを行い、前記基板を前記反応室から搬出し、その後前記エッチングマスクを除去する半導体装置の作製方法である。すなわち、導電膜の加工から半導体エッチング用のガスを用いるエッチングまでを同一チャンバー内で連続して行い、半導体エッチング用のガスで行うエッチングはエッチングマスクを除去する前に行うため、バックチャネル部が、エッチングマスクの除去に用いる剥離液などに曝露することを防止することができる。
【０００９】
本発明の一態様は、基板上のゲート電極層を覆って設けられたゲート絶縁層上に半導体膜を形成し、前記半導体膜上に第１のエッチングマスクを位置選択的に形成し、前記第１のエッチングマスクと重畳していない部分の前記半導体膜を除去して島状に加工することで半導体層を形成し、前記第１のエッチングマスクを除去し、前記半導体層上に導電膜を形成し、前記導電膜上に第２のエッチングマスクを位置選択的に形成し、前記基板を反応室に搬入し、前記導電膜を塩素系ガスにより加工してソース電極及びドレイン電極層を形成し、前記反応室に半導体エッチング用のガス（例えば、臭化水素（ＨＢｒ）ガスまたは４フッ化メタン（ＣＦ４）ガス）を導入し、前記反応室で半導体エッチング用の前記ガスを用いてエッチングを行い、前記基板を前記反応室から搬出し、その後前記第２のエッチングマスクを除去する半導体装置の作製方法である。
【００１０】
本発明の一態様は、基板上のゲート電極層を覆って設けられたゲート絶縁層上に結晶性半導体膜を形成し、前記結晶性半導体膜上に非晶質半導体膜を形成し、前記非晶質半導体膜上に不純物半導体膜を形成し、前記不純物半導体膜上に第１のエッチングマスクを位置選択的に形成し、前記第１のエッチングマスクと重畳していない部分の前記結晶性半導体膜、前記非晶質半導体膜及び前記不純物半導体膜を除去して島状に加工することで薄膜積層体を形成し、前記第１のエッチングマスクを除去し、前記薄膜積層体上に導電膜を形成し、前記導電膜上に第２のエッチングマスクを位置選択的に形成し、前記基板を反応室に搬入し、前記導電膜を塩素系ガスにより加工してソース電極及びドレイン電極層を形成し、前記反応室に半導体エッチング用のガス（例えば、臭化水素（ＨＢｒ）ガスまたは４フッ化メタン（ＣＦ４）ガス）を導入し、前記反応室で半導体エッチング用の前記ガスを用いてエッチングを行い、前記基板を前記反応室から搬出し、その後前記第２のエッチングマスクを除去する半導体装置の作製方法である。
【００１１】
前記構成の半導体装置の作製方法において、前記反応室に導入する半導体エッチング用の前記ガスは、臭化水素ガス及び４フッ化メタンガスの混合ガスであることが好ましい。前記混合ガスには、さらに、酸素ガスが含まれていてもよい。
【００１２】
前記構成の半導体装置の作製方法において、前記第２のエッチングマスクの除去後に保護絶縁層を形成し、前記ソース電極と前記ドレイン電極の間に重畳する前記保護絶縁層上にバックゲート電極を形成することでデュアルゲート型の半導体装置を作製することができる。
【００１３】
前記構成の半導体装置の作製方法において、前記第２のエッチングマスクを除去する直前に、酸素プラズマ処理を行うことが好ましい。
【００１４】
前記構成の半導体装置の作製方法において、前記第２のエッチングマスクを除去した直後に、水素ガスと酸素ガスの混合ガスを用いてプラズマ処理を行うことが好ましい。
【００１５】
前記構成の半導体装置の作製方法において、前記結晶性半導体膜は、微結晶半導体膜であることが好ましい。
【００１６】
前記構成の半導体装置の作製方法において、前記微結晶半導体膜は微結晶シリコン膜であり、前記非晶質半導体膜は非晶質シリコン膜であればよい。
【００１７】
なお、本明細書において、半導体装置を説明する際にはトランジスタとして画素トランジスタを例示しているが、これに限定されず、本発明の一態様である半導体装置は、画素トランジスタ以外のトランジスタであってもよい。
【００１８】
なお、本明細書において、「膜」とは、ＣＶＤ法（プラズマＣＶＤ法などを含む。）またはスパッタリング法などにより、被形成面の全面に形成されたものをいう。一方で、「層」とは、「膜」が加工されたもの、または被形成面の全面に形成された状態で加工されないものをいう。ただし、「膜」と「層」を特に区別することなく用いることがあるものとする。
【発明の効果】
【００１９】
本発明の一態様によれば、オフ電流が小さい半導体装置を作製することができる。好ましくは半導体装置にバックゲート電極を設けてオン電流を向上させ、電界効果移動度を向上させることができる。まそして、導電膜の加工から半導体エッチング用のガスで行うエッチングまでを同一反応室（チャンバー）内で連続して行うため、半導体装置を簡略な工程で作製することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一態様である半導体装置の作製方法を説明するフローチャート。
【図２】本発明の一態様である半導体装置の作製方法を説明する図。
【図３】本発明の一態様である半導体装置の作製方法を説明する図。
【図４】本発明の一態様である半導体装置を説明する図。
【図５】本発明の一態様である半導体装置を説明する図。
【図６】本発明の一態様である半導体装置を説明する図。
【図７】本発明の一態様である半導体装置を説明する図。
【図８】実施例１における実施例のＩｄｓ−Ｖｇｓカーブ。
【図９】実施例１における実施例のＩｄｓ−Ｖｇｓカーブ。
【図１０】実施例１における実施例のＩｄｓ−Ｖｇｓカーブ。
【図１１】実施例１における比較例のＩｄｓ−Ｖｇｓカーブ。
【発明を実施するための形態】
【００２１】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２２】
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置の作製方法について図１乃至図３を参照して説明する。
【００２３】
図１は、本実施の形態にて説明する本発明の一態様を説明するフローチャートを示す。
【００２４】
まず、ゲート電極層とゲート絶縁層の形成を行う（第１の工程１０２）。次に、ゲート絶縁層上に半導体膜の形成を行う（第２の工程１０４）。次に、半導体膜上に（位置選択的に）第１のエッチングマスクの形成を行う（第３の工程１０６）。次に、半導体膜を島状に加工して薄膜積層体（または半導体層）の形成を行う（第４の工程１０８）。次に、第１のエッチングマスクの除去を行う（第５の工程１１０）。次に、導電膜の形成を行う（第６の工程１１２）。次に、第２のエッチングマスクの形成を行う（第７の工程１１４）。次に、基板を反応室に搬入する（第８の工程１１６）。次に、導電膜を加工してソース電極及びドレイン電極層の形成を行う（第９の工程１１８）。次に、半導体エッチング用のガスを反応室に導入する（第１０の工程１２０）。次に、半導体エッチング用のガスでエッチングを行う（第１１の工程１２２）。次に、基板を反応室から搬出する（第１２の工程１２４）。次に、第２のエッチングマスクの除去を行う（第１３の工程１２６）。ここで、第８の工程１１６から第１２の工程１２４までは、同一の反応室にて連続して行う（点線１２８）。
【００２５】
ここで、エッチングマスクとしては、レジストマスクを用いることが一般的であり、第１３の工程１２６には、レジスト剥離液が用いられることが多い。第１１の工程１２２により、エッチング加工された直後の活性なバックチャネルがレジスト剥離液に暴露されることを防止することができる。
【００２６】
なお、半導体膜は積層膜であることが好ましい。該積層膜では、ゲート絶縁層と接する側に半導体膜が設けられ、導電膜と接する側に不純物半導体膜が設けられているとよい。好ましくは、該積層膜では、ゲート絶縁層と接する側に結晶性半導体膜が設けられ、該結晶性半導体膜上に「非晶質半導体を含む膜」が設けられ、導電膜と接する側に不純物半導体膜が設けられているとよい。または、「非晶質半導体を含む膜」に代えて非晶質半導体膜が設けられていてもよい。
【００２７】
なお、本明細書において「非晶質半導体を含む膜」とは、大部分が非晶質である半導体膜をいう。「非晶質半導体を含む膜」は、好ましくは、非晶質半導体と微小半導体結晶粒を有し、従来の非晶質半導体と比較して、一定光電流法（ＣＰＭ：Ｃｏｎｓｔａｎｔ Ｐｈｏｔｏｃｕｒｒｅｎｔ Ｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体膜である。このような半導体膜は、従来の非晶質半導体膜と比較して欠陥が少なく、価電子帯のバンド端（移動度端）における準位のテイル（裾）の傾きが急峻である秩序性の高い半導体膜である。
【００２８】
なお、本発明の一態様である半導体装置の作製方法は、第８の工程１１６から第１２の工程１２４までは、同一の反応室にて連続して行えば、図１に限定されるものではない。
【００２９】
図１を参照して説明した半導体装置の作製方法について、図２及び図３を参照して、より詳細に説明する。本実施の形態にて説明する本発明の一態様は、基板２００上の第１の導電層２０２を覆って設けられた第１の絶縁層２０４上に第１の半導体膜２０６を形成し、第１の半導体膜２０６上に第２の半導体膜２０８を形成し、第２の半導体膜２０８上に不純物半導体膜２１０を形成し、不純物半導体膜２１０上に第１のエッチングマスク２１２を位置選択的に形成し、第１のエッチングマスク２１２と重畳していない部分の第１の半導体膜２０６、第２の半導体膜２０８及び不純物半導体膜２１０を除去して島状に加工することで薄膜積層体２１４を形成し、第１のエッチングマスク２１２を除去し、薄膜積層体２１４上に導電膜２１６を形成し、導電膜２１６上に第２のエッチングマスク２１８を位置選択的に形成し、基板２００を反応室に搬入し、少なくとも導電膜２１６を加工して第２の導電層２２０を形成し、前記反応室に半導体エッチング用のガスを導入し、前記反応室で半導体エッチング用のガスを用いてエッチングを行い、基板２００を前記反応室から搬出し、その後第２のエッチングマスク２１８を除去する半導体装置の作製方法である。
【００３０】
まず、基板２００上に第１の導電層２０２を形成し、第１の導電層２０２を覆って第１の絶縁層２０４を形成する（図２（Ａ））。なお、この工程は、図１における第１の工程１０２に相当する。
【００３１】
基板２００は、絶縁性基板である。基板２００として、例えば、ガラス基板、石英基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板などを用いることができる。基板２００がガラス基板である場合には、第１世代（例えば、３２０ｍｍ×４００ｍｍ）〜第１０世代（例えば、２９５０ｍｍ×３４００ｍｍ）のものを用いればよいが、これに限定されるものではない。
【００３２】
なお、基板２００上に下地層が設けられていてもよい。
【００３３】
第１の導電層２０２は、例えば、スパッタリング法を用いて導電膜（例えば、金属膜または一導電型の不純物元素が添加された半導体膜など）を形成し、該導電膜上にエッチングマスクを位置選択的に形成してエッチングを行うことで形成すればよい。または、インクジェット法などを用いて位置選択的に形成してもよい。なお、第１の導電層２０２となる導電膜は、単層で形成してもよいし、複数の層を積層して形成してもよい。例えば、Ｔｉ層によりＡｌ層を挟持した３層の積層構造とすればよい。なお、第１の導電層２０２は、少なくとも走査線とゲート電極を構成するため、「ゲート電極層」と呼んでもよい。
【００３４】
第１の絶縁層２０４は、例えば、プラズマＣＶＤ法を用いて絶縁性材料（例えば、窒化シリコン、窒化酸化シリコン、酸化窒化シリコンまたは酸化シリコンなど）膜を形成すればよい。なお、第１の絶縁層２０４は、単層で形成してもよいし、複数の層を積層して形成してもよい。ここでは、例えば、窒化シリコン層上に酸化窒化シリコン層が積層された２層の積層構造とする。なお、第１の絶縁層２０４は、少なくともゲート絶縁層を構成する。
【００３５】
なお、「窒化酸化シリコン」とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。
【００３６】
なお、「酸化窒化シリコン」とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。
【００３７】
ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が前記範囲内に含まれるものとする。
【００３８】
次に、第１の絶縁層２０４上に第１の半導体膜２０６と、第２の半導体膜２０８と、不純物半導体膜２１０と、第１のエッチングマスク２１２と、を形成する（図２（Ｂ））。なお、この工程は、図１における第２の工程１０４及び第３の工程１０６に相当する。なお、第１の半導体膜２０６を形成する前に第１の絶縁層２０４に酸素を含むガスによりプラズマ処理を行うことが好ましい。ここで、酸素を含むガスとは、酸素ガスまたは一酸化二窒素ガスなどが含まれるガスが挙げられる。また、第１のエッチングマスク２１２は、レジスト材料により位置選択的に形成すればよい。
【００３９】
第１の半導体膜２０６は、大部分が結晶性である半導体膜である。結晶性半導体としては、例えば、微結晶半導体が挙げられる。ここで、微結晶半導体とは、非晶質と結晶構造（単結晶、多結晶を含む。）の中間的な構造の半導体をいう。微結晶半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、結晶粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは２０ｎｍ以上５０ｎｍ以下の柱状または針状の結晶粒が基板表面に対して法線方向に成長している半導体である。このため、柱状または針状の結晶粒の界面には、粒界が形成されることもある。なお、ここでの結晶粒径は、基板表面に対して平行な面における結晶粒の最大直径である。そして、結晶粒は、非晶質半導体領域と、単結晶とみなせる微小結晶である結晶子を有する。なお、結晶粒は双晶を有する場合もある。
【００４０】
微結晶半導体としては、例えば、微結晶シリコンを用いればよい。微結晶半導体の一である微結晶シリコンでは、そのラマンスペクトルのピークが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側にシフトしている。すなわち、単結晶シリコンを示す５２０ｃｍ−１と非晶質シリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するために、水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、Ｈｅ、Ａｒ、ＫｒまたはＮｅなどの希ガス元素を含ませて格子歪みを更に助長させると、安定性が増し良好な微結晶半導体が得られる。
【００４１】
なお、結晶性半導体膜に含まれる酸素及び窒素の濃度（二次イオン質量分析法による測定値）を低くし、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とすると、結晶性を高めることができる。
【００４２】
なお、結晶性半導体膜は、２段階または３段階の形成処理により形成することが好ましく、２段階の形成処理においては、例えば、第１段階では５００Ｐａ程度の圧力下で厚さ５ｎｍ程度の微結晶シリコン膜を形成し、第２段階では５０００Ｐａ程度の圧力下で所望の厚さの微結晶シリコン膜を形成するとよい。第２段階においては、第１段階よりもシランの流量比を小さくし、高希釈な条件とするとよい。３段階の形成処理は、第１段階では初期核を発生させ、第２段階では結晶核間の隙間（「鬆」と呼ばれる部分）を充填し、第３段階では結晶性を向上させるとよい。例えば、第１段階では１０００Ｐａ程度の圧力下で厚さ５ｎｍ程度の微結晶シリコン膜を形成し、第２段階では１００００Ｐａ程度の圧力下で厚さ２５ｎｍ程度の微結晶シリコン膜を形成し、第３段階では導入する堆積ガスの流量を大小で交互に切り替えつつ堆積とエッチングを行うことで、結晶性の高い部分のみ成長させるとよい。
【００４３】
第２の半導体膜２０８は、バッファ層として機能し、大部分が非晶質である半導体膜である。好ましくは、前記「非晶質半導体を含む膜」である。
【００４４】
第２の半導体膜２０８には、ハロゲン及び窒素を含んでいてもよい。第２の半導体膜２０８に窒素が含まれる場合には、ＮＨ基またはＮＨ２基として含んでいてもよい。
【００４５】
なお、ここで、第１の半導体膜２０６と第２の半導体膜２０８の界面領域は、微結晶半導体領域と当該微結晶半導体領域の間に充填される非晶質半導体領域を有する。具体的には、第１の半導体膜２０６から錐形状に伸びた微結晶半導体領域と、第２の半導体膜２０８と同様の「非晶質半導体を含む膜」と、で構成される。
【００４６】
本発明の一態様である半導体装置においては、第２の半導体膜２０８によりバッファ層が設けられるため、トランジスタのオフ電流を小さくすることができる。また、前記界面領域において、錐形状に伸びた微結晶半導体領域を有するため、縦方向（厚さ方向）の抵抗、すなわち、第２の半導体膜２０８と、不純物半導体膜２１０により構成されるソース領域またはドレイン領域と、の間の抵抗を低くすることができ、トランジスタのオン電流を高めることができる。すなわち、「非晶質半導体を含む膜」を適用することで従来の非晶質半導体を適用した場合よりも、オフ電流を十分に低減させつつ、オン電流の低下をも抑制することができ、トランジスタのスイッチング特性を高くすることができる。
【００４７】
なお、完成したトランジスタにおいて、第１の半導体膜２０６により形成される第１の半導体層が薄くなるとオン電流が低下し、第１の半導体膜２０６により形成される第１の半導体層が厚くなると、第１の半導体膜２０６により形成される第１の半導体層と後に形成される第２の導電層の接触面が広くなり、オフ電流が増大する。従って、オンオフ比を高くするためには、第１の半導体膜２０６を厚くし、更には後述するように、第１の半導体膜２０６により形成される第１の半導体層を含む薄膜積層体２１４の側壁に絶縁化処理を行うことが好ましい。
【００４８】
前記微結晶半導体領域は、第１の半導体膜２０６から第２の半導体膜２０８に向かって先端が細くなる錐形状の結晶粒により大部分が構成されているとよい。または、第１の半導体膜２０６から第２の半導体膜２０８に向かって幅が広がる結晶粒により大部分が構成されていてもよい。
【００４９】
前記界面領域において、微結晶半導体領域が、第１の半導体膜２０６から第２の半導体膜２０８に向かって先端が細くなる錐形状に伸びた結晶粒である場合には、第１の半導体膜２０６側のほうが、第２の半導体膜２０８側と比較して、微結晶半導体領域の占める割合が高い。微結晶半導体領域は、第１の半導体膜２０６の表面から厚さ方向に成長するが、原料ガスにおいて堆積性ガス（例えば、シラン）に対する水素ガスの流量が小さく（すなわち、希釈率が低く）、または窒素を含む原料ガスの濃度が高いと、微結晶半導体領域における結晶成長が抑制され、結晶粒が錐形状になり、堆積されて形成される半導体は、大部分が非晶質半導体となる。
【００５０】
なお、前記界面領域は、窒素、特にＮＨ基またはＮＨ２基を含有することが好ましい。これは、微結晶半導体領域に含まれる結晶の界面、微結晶半導体領域と非晶質半導体領域の界面において、窒素、特にＮＨ基またはＮＨ２基がシリコン原子のダングリングボンドと結合すると、欠陥を低減させ、キャリアが流れやすくなるためである。このため、窒素、好ましくはＮＨ基またはＮＨ２基を１×１０２０ａｔｏｍｓ／ｃｍ３乃至１×１０２１ａｔｏｍｓ／ｃｍ３の濃度で含有させると、シリコン原子のダングリングボンド間を架橋しやすくなり、キャリアがより流れやすくなる。この結果、結晶粒界や欠陥におけるキャリアの移動を促進する結合ができ、前記界面領域のキャリア移動度が向上する。そのため、トランジスタの電界効果移動度が向上する。
【００５１】
なお、前記界面領域の酸素濃度を低減させることにより、微結晶半導体領域と非晶質半導体領域の界面または結晶粒間の界面における欠陥密度を低減させ、キャリアの移動を阻害する結合を低減させることができる。
【００５２】
不純物半導体膜２１０は、一導電型を付与する不純物元素を添加した半導体により形成する。トランジスタがｎ型である場合には、一導電型を付与する不純物元素を添加した半導体として、例えば、ＰまたはＡｓを添加したシリコンが挙げられる。または、トランジスタがｐ型である場合には、一導電型を付与する不純物元素として、例えば、Ｂを添加することも可能であるが、トランジスタはｎ型とすることが好ましい。そのため、ここでは、一例として、Ｐを添加したシリコンを用いる。なお、不純物半導体膜２１０は、非晶質半導体により形成してもよいし、微結晶半導体などの結晶性半導体により形成してもよい。
【００５３】
不純物半導体膜２１０を非晶質半導体により形成する場合には、堆積性ガスの流量に対する希釈ガスの流量を１倍以上１０倍未満、好ましくは１倍以上５倍以下とすればよい。不純物半導体膜２１０を結晶性半導体により形成する場合には、堆積性ガスの流量に対する希釈ガスの流量を１０倍以上２０００倍以下、好ましくは５０倍以上２００倍以下とすればよい。
【００５４】
なお、第１の絶縁層２０４から不純物半導体膜２１０までは同一反応室（チャンバー）内で連続して形成することが好ましい。第１の絶縁層２０４から不純物半導体膜２１０までの各々の層間の界面に大気成分などが含まれてしまうことを防止するためである。
【００５５】
次に、第１のエッチングマスク２１２を用いて第１の半導体膜２０６と、第２の半導体膜２０８と、不純物半導体膜２１０と、をエッチングする。その後、第１のエッチングマスク２１２を除去することで、薄膜積層体２１４を得ることができる（図２（Ｃ））。なお、これらの工程は、それぞれ図１における第４の工程１０８及び第５の工程１１０に相当する。
【００５６】
なお、ここで、上述したように、薄膜積層体２１４の側壁に対して絶縁化処理を行うことが好ましい。なぜなら、完成したトランジスタの第１の半導体層と第２の導電層（ソース電極及びドレイン電極層）が接するとオフ電流が増大してしまうことが多いからである。ここで絶縁化処理としては、薄膜積層体２１４の側壁を酸素プラズマ若しくは窒素プラズマに曝す処理、または薄膜積層体２１４の側壁が露出された状態で絶縁膜を形成し、該絶縁膜を異方性の高いエッチング方法により基板２００の表面に垂直な方向にエッチングすることで、薄膜積層体２１４の側壁に接してサイドウォール絶縁層を形成する処理が挙げられる。なお、酸素プラズマは、酸素ガスにより発生させるプラズマに限定されず、酸素を含むガスにより発生させるプラズマであればよい。同様に、窒素プラズマは、窒素ガスにより発生させるプラズマに限定されず、窒素を含むガスにより発生させるプラズマであればよい。
【００５７】
次に、第１の絶縁層２０４及び薄膜積層体２１４上に導電膜２１６を形成する。導電膜２１６上には第２のエッチングマスク２１８を形成する（図２（Ｄ））。なお、これらの工程は、図１における第６の工程１１２及び第７の工程１１４に相当する。
【００５８】
導電膜２１６は、第１の導電層２０２と同様に、導電性材料（例えば、金属または一導電型の不純物元素が添加された半導体など）により形成すればよい。なお、導電膜２１６は、単層で形成してもよいし、複数の層を積層して形成してもよい。例えば、Ｔｉ層によりＡｌ層を挟持した３層の積層構造とする。
【００５９】
次に、基板２００を反応室に搬入する。なお、この工程は、図１における第８の工程１１６に相当する。
【００６０】
次に、第２のエッチングマスク２１８を用いて導電膜２１６をエッチングすることで第２の導電層２２０を形成しつつ、薄膜積層体２１４のエッチングを行う（図３（Ａ））。なお、この工程は、図１における第９の工程１１８に相当する。
【００６１】
なお、第２の導電層２２０は、少なくとも信号線、ソース電極及びドレイン電極を構成するため、「ソース電極及びドレイン電極層」と呼んでもよい。
【００６２】
ここで、導電膜２１６及び薄膜積層体２１４のエッチングには塩素系ガスを用いればよく、例えば、三塩化ホウ素ガスと塩素ガスの混合ガスを用いることが好ましい。ただし、これに限定されず、塩素ガスのみを用いてもよい。または、導電膜２１６をエッチングすることができる他のガスを用いてもよい。
【００６３】
なお、薄膜積層体２１４のエッチングによって第１の半導体層２２２を露出させることが好ましい。
【００６４】
次に、第９の工程１１８を行った反応室に半導体エッチング用のガスを導入し、半導体エッチング用のガスでエッチングを行う。なお、この工程は、図１における第１０の工程１２０及び第１１の工程１２２に相当する。
【００６５】
ここで、半導体エッチング用のガスとしては、ＨＢｒガス及びＣＦ４ガスが挙げられるが、これらのうち少なくともいずれか一方を反応室に導入して半導体エッチング用のガスでエッチングを行えばよい。好ましくは、ＨＢｒガスとＣＦ４ガスの混合ガスを用いる。
【００６６】
半導体エッチング用のガスでエッチングすることにより、第１の半導体層２２２のチャネル部が露出される。
【００６７】
次に、基板２００を反応室から搬出する。なお、この工程は、図１における第１２の工程１２４に相当する。
【００６８】
次に、第２のエッチングマスク２１８を除去する（図３（Ｂ））。第２のエッチングマスク２１８は、レジスト剥離液を用いて直接剥離してもよいが、好ましくは酸素プラズマ処理（アッシング）を行った後にレジスト剥離液を用いて剥離する。当該酸素プラズマ処理により、第２のエッチングマスク２１８は縮小される。なお、この工程は、図１における第１３の工程１２６に相当する。
【００６９】
バックチャネル部が半導体エッチング用のガスでエッチングされると、第２のエッチングマスク２１８の除去に用いられるレジスト剥離液によるオフ電流の増大とキャリア移動度の低下を抑制することができる。
【００７０】
ただし、第２のエッチングマスク２１８を除去するに際して、酸素プラズマ処理（アッシング）のみを用いてもよい。
【００７１】
その後、第１の半導体層２２２は、Ｈ２Ｏプラズマに曝すとよい。または、Ｈ２Ｏプラズマに代えて、水素と酸素の混合ガスにより生じさせたプラズマを用いてもよい。
【００７２】
以上説明したように、トランジスタを作製することができる。このようなトランジスタは、表示装置の画素に用いる画素トランジスタに適用することができる。
【００７３】
その後、これらを覆って第２の絶縁層２２８を形成する。なお、第２の絶縁層２２８は、少なくとも第１の半導体層２２２の露出された部分を覆って形成する。その後、第２の絶縁層２２８に開口部２３０を形成する（図３（Ｃ））。
【００７４】
開口部２３０は、第２の絶縁層２２８上にエッチングマスクを形成してエッチングを行うことにより形成する。
【００７５】
次に、開口部２３０を介して第２の導電層２２０により形成されるソース電極及びドレイン電極の一方に電気的に接続されるように第３の導電層２３２を位置選択的に形成する。
【００７６】
第３の導電層２３２は、画素トランジスタに接続される画素電極を構成することから、透光性を有する材料により形成するとよい。第３の導電層２３２は、第２の絶縁層２２８上に導電膜を形成し、この導電膜上にエッチングマスクを形成してエッチングを行うことにより形成する。
【００７７】
第３の導電層２３２は、透光性を有する導電性高分子（導電性ポリマーともいう。）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した第３の導電層２３２は、シート抵抗が１００００Ω／□以下であり、且つ波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【００７８】
なお、導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、またはアニリン、ピロール及びチオフェンの２種以上の共重合体若しくはその誘導体などがあげられる。
【００７９】
第３の導電層２３２は、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと記す。）、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などを用いて形成することができる。
【００８０】
なお、図示していないが、第２の絶縁層２２８と第３の導電層２３２との間に、スピンコーティング法などにより形成した有機樹脂により形成される絶縁層を有していてもよい。
【００８１】
なお、本実施の形態の薄膜トランジスタは好ましい一形態であり、これに限定されるものではない。例えば、第１の半導体膜２０６は微結晶半導体膜でなくてもよいし、第２の半導体膜２０８には微小半導体結晶粒が含まれていなくてもよい。
【００８２】
以上説明したように、電気的特性が良好な（例えば、オフ電流が小さい）薄膜トランジスタを作製することができる。
【００８３】
（実施の形態２）
実施の形態１で説明した薄膜トランジスタには、チャネル形成領域と重畳して第３の導電層２３２が設けられており、これがバックゲート電極として機能する。本実施の形態では、薄膜トランジスタへのバックゲート電極の配し方について説明する。
【００８４】
図４（Ａ）乃至（Ｄ）は、バックゲート電極が設けられた薄膜トランジスタの上面図を示す。なお、断面構造は、実施の形態１で説明したものと同様である。
【００８５】
まず、図４（Ａ）に示すように、バックゲート３０８Ａは、ゲート３００Ａと電気的に接続させることなく、独立に引き回して形成することができる。図４（Ａ）に示すようにバックゲート３０８Ａを配することで、バックゲート３０８Ａに供給する電位と、ゲート３００Ａに供給する電位を制御し、各々の電位を独立したものとすることができる。このため、薄膜トランジスタのしきい値電圧を制御することができる。また、キャリアが流れる領域が、第１の半導体層により構成されるチャネル形成領域のゲート側及びバックゲート側の双方に形成されるため薄膜トランジスタのオン電流を大きくすることができる。
【００８６】
なお、図４（Ａ）に示すゲート３００Ａは、ゲート電極とゲート配線であり、実施の形態１における第１の導電層２０２により構成されるものである。
【００８７】
なお、図４（Ａ）に示す配線３０２Ａは、ソース電極とソース配線であり、実施の形態１における第２の導電層２２０により構成されるものである。
【００８８】
なお、図４（Ａ）に示す電極３０４Ａは、ドレイン電極であり、実施の形態１における第２の導電層２２０により構成されるものである。
【００８９】
なお、図４（Ａ）に示す電極３０６Ａは、画素電極であり、実施の形態１における第３の導電層２３２により構成されるものである。
【００９０】
なお、図４（Ａ）に示すバックゲート３０８Ａは、バックゲート電極とバックゲート配線であり、実施の形態１における第３の導電層２３２により構成されるものである。
【００９１】
なお、図４（Ａ）に示す開口部３１０Ａは、実施の形態１における開口部２３０に相当する。
【００９２】
または、図４（Ｂ）に示すように、バックゲートは、ゲートと電気的に接続させてもよい。図４（Ｂ）では、ゲート３００Ｂとバックゲート３０８Ｂが、開口部３１２で電気的に接続されている。このため、ゲートの電位とバックゲートの電位は、ほぼ等しいものとなる。従って、図４（Ａ）と同様に、キャリアが流れる領域が、第１の半導体層により構成されるチャネル形成領域のゲート側及びバックゲート側の双方に形成されるため薄膜トランジスタのオン電流を大きくすることができる。
【００９３】
なお、図４（Ｂ）に示すゲート３００Ｂは、ゲート電極とゲート配線であり、実施の形態１における第１の導電層２０２により構成されるものである。
【００９４】
なお、図４（Ｂ）に示す配線３０２Ｂは、ソース電極とソース配線であり、実施の形態１における第２の導電層２２０により構成されるものである。
【００９５】
なお、図４（Ｂ）に示す電極３０４Ｂは、ドレイン電極であり、実施の形態１における第２の導電層２２０により構成されるものである。
【００９６】
なお、図４（Ｂ）に示す電極３０６Ｂは、画素電極であり、実施の形態１における第３の導電層２３２により構成されるものである。
【００９７】
なお、図４（Ｂ）に示すバックゲート３０８Ｂは、バックゲート電極であり、実施の形態１における第３の導電層２３２により構成されるものである。
【００９８】
なお、図４（Ｂ）に示す開口部３１０Ｂは、実施の形態１における開口部２３０に相当する。
【００９９】
なお、図４（Ｂ）に示す開口部３１２は、実施の形態１における開口部２３０と同一の工程により設けられたものである。開口部３１２において、ゲート３００Ｂとバックゲート３０８Ｂが接続されている。
【０１００】
または、図４（Ｃ）に示すように、バックゲートは、ゲート電極と電気的に接続させず、且つ独立に引き回すことなく、フローティングにしてもよい。
【０１０１】
なお、図４（Ｃ）に示すゲート３００Ｃは、ゲート電極とゲート配線であり、実施の形態１における第１の導電層２０２により構成されるものである。
【０１０２】
なお、図４（Ｃ）に示す配線３０２Ｃは、ソース電極とソース配線であり、実施の形態１における第２の導電層２２０により構成されるものである。
【０１０３】
なお、図４（Ｃ）に示す電極３０４Ｃは、ドレイン電極であり、実施の形態１における第２の導電層２２０により構成されるものである。
【０１０４】
なお、図４（Ｃ）に示す電極３０６Ｃは、画素電極であり、実施の形態１における第３の導電層２３２により構成されるものである。
【０１０５】
なお、図４（Ｃ）に示すバックゲート３０８Ｃは、バックゲート電極であり、実施の形態１における第３の導電層２３２により構成されるものである。
【０１０６】
なお、図４（Ｃ）に示す開口部３１０Ｃは、実施の形態１における開口部２３０に相当する。
【０１０７】
または、図４（Ｄ）に示すように、バックゲートは、ソース電極及びドレイン電極と重畳して設けられていてもよい。ここでは、図４（Ａ）に示す構造の薄膜トランジスタについて示したが、図４（Ｂ）及び図４（Ｃ）に示すバックゲートも同様に第２の導電層２２０により構成されるソース電極及びドレイン電極と重畳していてもよい。
【０１０８】
なお、図４（Ｄ）に示すゲート３００Ｄは、ゲート電極とゲート配線であり、実施の形態１における第１の導電層２０２により構成されるものである。
【０１０９】
なお、図４（Ｄ）に示す配線３０２Ｄは、ソース電極とソース配線であり、実施の形態１における第２の導電層２２０により構成されるものである。
【０１１０】
なお、図４（Ｄ）に示す電極３０４Ｄは、ドレイン電極であり、実施の形態１における第２の導電層２２０により構成されるものである。
【０１１１】
なお、図４（Ｄ）に示す電極３０６Ｄは、画素電極であり、実施の形態１における第３の導電層２３２により構成されるものである。
【０１１２】
なお、図４（Ｄ）に示すバックゲート３０８Ｄは、バックゲート電極とバックゲート配線であり、実施の形態１における第３の導電層２３２により構成されるものである。
【０１１３】
なお、図４（Ｄ）に示す開口部３１０Ｄは、実施の形態１における開口部２３０に相当する。
【０１１４】
（実施の形態３）
実施の形態１及び実施の形態２にて作製した薄膜トランジスタを適用した半導体装置としては、電子ペーパーが挙げられる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、デジタルサイネージ、ＰＩＤ（Ｐｕｂｌｉｃ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ）、電車などの乗り物の車内広告、クレジットカードなどの各種カードにおける表示などに適用することができる。電子機器の一例を図５に示す。
【０１１５】
図５は、電子書籍の一例を示している。例えば、電子書籍４００は、筐体４０１及び筐体４０３の２つの筐体で構成されている。筐体４０１及び筐体４０３は、軸部４１１により一体とされており、該軸部４１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍と同様に取り扱うことが可能となる。
【０１１６】
筐体４０１には表示部４０５及び光電変換装置４０６が組み込まれ、筐体４０３には表示部４０７及び光電変換装置４０８が組み込まれている。表示部４０５及び表示部４０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図５では表示部４０５）に文章を表示し、左側の表示部（図５では表示部４０７）に画像を表示することができる。
【０１１７】
また、図５では、筐体４０１に操作部などを備えた例を示している。例えば、筐体４０１において、電源４２１、操作キー４２３、スピーカ４２５などを備えている。操作キー４２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍４００は、電子辞書としての機能を持たせた構成としてもよい。
【０１１８】
また、電子書籍４００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０１１９】
（実施の形態４）
実施の形態１及び実施の形態２にて作製した薄膜トランジスタを適用した半導体装置としては、電子ペーパー以外にもさまざまな電子機器（遊技機も含む）が挙げられる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０１２０】
図６（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置５００は、筐体５０１に表示部５０３が組み込まれている。表示部５０３により、映像を表示することが可能である。また、ここでは、スタンド５０５により筐体５０１を支持した構成を示している。
【０１２１】
テレビジョン装置５００の操作は、筐体５０１が備える操作スイッチや、別体のリモコン操作機５１０により行うことができる。リモコン操作機５１０が備える操作キー５０９により、チャンネルや音量の操作を行うことができ、表示部５０３に表示される映像を操作することができる。また、リモコン操作機５１０に、当該リモコン操作機５１０から出力する情報を表示する表示部５０７を設ける構成としてもよい。
【０１２２】
なお、テレビジョン装置５００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０１２３】
図６（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフレーム５２０は、筐体５２１に表示部５２３が組み込まれている。表示部５２３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０１２４】
なお、デジタルフォトフレーム５２０は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部５２３に表示させることができる。
【０１２５】
また、デジタルフォトフレーム５２０は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０１２６】
図７は携帯型のコンピュータの一例を示す斜視図である。
【０１２７】
図７の携帯型のコンピュータは、上部筐体５４１と下部筐体５４２とを接続するヒンジユニットを閉状態として表示部５４３を有する上部筐体５４１と、キーボード５４４を有する下部筐体５４２とを重ねた状態とすることができ、持ち運ぶことが便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態として、表示部５４３を見て入力操作を行うことができる。
【０１２８】
また、下部筐体５４２はキーボード５４４の他に入力操作を行うポインティングデバイス５４６を有する。また、表示部５４３をタッチ入力パネルとすれば、表示部の一部に触れることで入力操作を行うこともできる。また、下部筐体５４２はＣＰＵやハードディスクなどの演算機能部を有している。また、下部筐体５４２は他の機器、例えばＵＳＢの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート５４５を有している。
【０１２９】
上部筐体５４１には更に上部筐体５４１内部にスライドさせて収納可能な表示部５４７を有しており、広い表示画面を実現することができる。また、収納可能な表示部５４７の画面の向きを使用者は調節できる。また、収納可能な表示部５４７をタッチ入力パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
【０１３０】
表示部５４３または収納可能な表示部５４７は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
【０１３１】
また、図７の携帯型のコンピュータは、受信機などを備えた構成として、テレビ放送を受信して映像を表示部に表示することができる。また、上部筐体５４１と下部筐体５４２とを接続するヒンジユニットを閉状態としたまま、表示部５４７をスライドさせて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見ることもできる。この場合には、ヒンジユニットを閉状態として表示部５４３を表示させず、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることができ、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。
【実施例１】
【０１３２】
本実施例では、実施の形態１にて説明した本発明の一態様である半導体装置（薄膜トランジスタ）の作製方法を適用して作製した電気的特性を比較した結果について説明する。作製したサンプルは、本発明の一態様である半導体装置の作製方法を適用した実施例サンプル１乃至実施例サンプル５と、本発明の一態様である半導体装置の作製方法を適用していない比較例サンプルである。
【０１３３】
まず、基板２００上に下地層として厚さ２００ｎｍのＳｉＯＮ膜をプラズマＣＶＤ法により形成した。次に、該下地層上にスパッタリング法により第１の導電層２０２となる導電膜を形成し、該導電膜を加工して第１の導電層２０２を形成した。第１の導電層２０２は、厚さ５０ｎｍのＴｉ層、厚さ１００ｎｍのＡｌ層、厚さ５０ｎｍのＴｉ層が積層された構造とした。
【０１３４】
次に、第１の導電層２０２を覆って厚さ３００ｎｍの窒化シリコンからなる第１の絶縁層２０４をプラズマＣＶＤ法により形成した。ここで、プラズマＣＶＤ法の詳細な条件は以下の通りである。
モノシラン（ＳｉＨ４）ガス流量＝１５ｓｃｃｍ
アンモニア（ＮＨ３）ガス流量＝５００ｓｃｃｍ
窒素（Ｎ２）ガス流量＝１８０ｓｃｃｍ
水素（Ｈ２）ガス流量＝２００ｓｃｃｍ
反応室内圧力＝１００Ｐａ
上部電極と下部電極の間隔＝３０ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝２００Ｗ
上部電極の温度＝２５０℃
下部電極の温度＝２９０℃
【０１３５】
次に、第１の絶縁層２０４の表面に対してプラズマ処理を行った。ここで、プラズマ処理の詳細な条件は以下の通りである。
水素（Ｈ２）ガス流量＝８００ｓｃｃｍ
酸素（Ｏ２）ガス流量＝２００ｓｃｃｍ
反応室内圧力＝１２５０Ｐａ
上部電極と下部電極の間隔＝１５ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝９００Ｗ
上部電極の温度＝２５０℃
下部電極の温度＝２９０℃
【０１３６】
次に、プラズマ処理後の第１の絶縁層２０４上に第１の半導体膜２０６をプラズマＣＶＤ法により形成した。なお、本実施例では、第１の半導体膜２０６は、３段階の形成処理により形成した。３段階の形成処理において、第１段階では厚さ５ｎｍの微結晶シリコン膜を形成し、第２段階では厚さ２５ｎｍの微結晶シリコン膜を形成し、第３段階では厚さ４０ｎｍの微結晶シリコン膜を形成した。ここで、プラズマＣＶＤ法の詳細な条件は以下の通りである。
＜第１段階＞
モノシラン（ＳｉＨ４）ガス流量＝３ｓｃｃｍ
アルゴン（Ａｒ）ガス流量＝７５０ｓｃｃｍ
水素（Ｈ２）ガス流量＝７５０ｓｃｃｍ
反応室内圧力＝１２５０Ｐａ
上部電極と下部電極の間隔＝１５ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝９０Ｗ
上部電極の温度＝２５０℃
下部電極の温度＝２９０℃
＜第２段階＞
モノシラン（ＳｉＨ４）ガス流量＝２ｓｃｃｍ
アルゴン（Ａｒ）ガス流量＝１５００ｓｃｃｍ
水素（Ｈ２）ガス流量＝１５００ｓｃｃｍ
反応室内圧力＝１００００Ｐａ
上部電極と下部電極の間隔＝７ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝３５０Ｗ
上部電極の温度＝２５０℃
下部電極の温度＝２９０℃
＜第３段階＞
モノシラン（ＳｉＨ４）ガス流量＝０．１ｓｃｃｍ、１ｓｃｃｍ
アルゴン（Ａｒ）ガス流量＝１５００ｓｃｃｍ
水素（Ｈ２）ガス流量＝１５００ｓｃｃｍ
反応室内圧力＝１００００Ｐａ
上部電極と下部電極の間隔＝７ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝３５０Ｗ
上部電極の温度＝２５０℃
下部電極の温度＝２９０℃
【０１３７】
なお、第３段階では導入する堆積ガスの流量を０．１ｓｃｃｍと１ｓｃｃｍで交互に切り替えることで、結晶性の高い部分のみを成長させている。
【０１３８】
次に、第１の半導体膜２０６上に厚さ８０ｎｍの第２の半導体膜２０８を形成した。ここで、プラズマＣＶＤ法の詳細な条件は以下の通りである。
モノシラン（ＳｉＨ４）ガス流量＝２０ｓｃｃｍ
水素希釈アンモニアガス流量＝５０ｓｃｃｍ
アルゴン（Ａｒ）ガス流量＝７５０ｓｃｃｍ
水素（Ｈ２）ガス流量＝７００ｓｃｃｍ
反応室内圧力＝３５０Ｐａ
上部電極と下部電極の間隔＝２５ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝６０Ｗ
上部電極の温度＝２５０℃
下部電極の温度＝２９０℃
【０１３９】
なお、ここで、水素希釈アンモニアガスとは、アンモニアガスを水素ガスにより体積比で１０００ｐｐｍまで希釈したガスをいう。
【０１４０】
次に、第２の半導体膜２０８上に厚さ５０ｎｍの不純物半導体膜２１０をプラズマＣＶＤ法により形成した。ここで、プラズマＣＶＤ法の詳細な条件は以下の通りである。
モノシラン（ＳｉＨ４）ガス流量＝９９ｓｃｃｍ
水素希釈ホスフィンガス流量＝１８０ｓｃｃｍ
水素（Ｈ２）ガス流量＝１２２１ｓｃｃｍ
反応室内圧力＝１０５０Ｐａ
上部電極と下部電極の間隔＝１５ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝６０Ｗ
デューティ比＝３０％
正弦波交流波形の周波数＝１ｋＨｚ
上部電極の温度＝２５０℃
下部電極の温度＝２９０℃
【０１４１】
なお、デューティ比とは、パルス周期に対して、上部電極に電圧が掛かっている時間（上部電極に電位が供給されている時間）をいう。すなわち、デューティ比が１００％になると連続放電になる。
【０１４２】
なお、ここで、水素希釈ホスフィンガスとは、ホスフィンガスを水素ガスにより体積比で０．５パーセントまで希釈したガスをいう。
【０１４３】
次に、不純物半導体膜２１０上にレジスト材料により第１のエッチングマスク２１２を形成した。そして、第１のエッチングマスク２１２を用いて、第１の半導体膜２０６、第２の半導体膜２０８及び不純物半導体膜２１０をエッチングして、薄膜積層体２１４を形成した。ここで、該エッチングはＩＣＰにより行った。ここで、エッチングの詳細な条件は以下の通りである。
三塩化ホウ素（ＢＣｌ３）ガス流量＝３６ｓｃｃｍ
四フッ化メタン（ＣＦ４）ガス流量＝３６ｓｃｃｍ
酸素（Ｏ２）ガス流量＝８ｓｃｃｍ
反応室内圧力＝２．０Ｐａ
上部電極と下部電極の間隔＝１２２ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝４５０Ｗ
上部電極と下部電極の間のバイアス電力＝１００Ｗ
上部電極の温度＝１００℃
下部電極の温度＝７０℃
【０１４４】
次に、薄膜積層体２１４に対して酸素プラズマ処理を行った。ここで、プラズマ処理の詳細な条件は以下の通りである。
酸素（Ｏ２）ガス流量＝１００ｓｃｃｍ
反応室内圧力＝０．６７Ｐａ
上部電極と下部電極の間隔＝２００ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝２０００Ｗ
上部電極と下部電極の間のバイアス電力＝３５０Ｗ
上部電極と下部電極の間のバイアス電力周波数＝３．２ＭＨｚ
下部電極の温度＝−１０℃
【０１４５】
その後、第１のエッチングマスク２１２を除去した。
【０１４６】
次に、薄膜積層体２１４を覆って厚さ３００ｎｍの導電膜２１６をスパッタリング法により形成した。導電膜２１６上には、第２のエッチングマスク２１８を形成した。導電膜２１６は、厚さ５０ｎｍのＴｉ層、厚さ２００ｎｍのＡｌ層、厚さ５０ｎｍのＴｉ層が積層された構造とした。
【０１４７】
そして、第２のエッチングマスク２１８を用いて導電膜２１６をエッチングして、第２の導電層２２０を形成しつつ、薄膜積層体２１４の上部もエッチングした。このエッチングは第１の半導体膜２０６により形成される半導体層を露出させない程度に行った。ここで、エッチングの詳細な条件は以下の通りである。
三塩化ホウ素（ＢＣｌ３）ガス流量＝６０ｓｃｃｍ
塩素（Ｃｌ２）ガス流量＝２０ｓｃｃｍ
反応室内圧力＝１．９Ｐａ
上部電極と下部電極の間隔＝１２２ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝４５０Ｗ
上部電極と下部電極の間のバイアス電力＝１００Ｗ
上部電極の温度＝１００℃
下部電極の温度＝７０℃
【０１４８】
ここで、実施例サンプル１乃至実施例サンプル５についてのみ、半導体エッチング用のガスでエッチングを行った。ここで、半導体エッチング用のガスで行ったエッチングの詳細な条件は以下の通りである。
＜実施例サンプル１＞
臭化水素（ＨＢｒ）ガス流量＝１３０ｓｃｃｍ
反応室内圧力＝１．４Ｐａ
上部電極と下部電極の間隔＝１２２ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝５００Ｗ
上部電極と下部電極の間のバイアス電力＝５０Ｗ
上部電極の温度＝１００℃
下部電極の温度＝７０℃
＜実施例サンプル２＞
４フッ化メタン（ＣＦ４）ガス流量＝６０ｓｃｃｍ
反応室内圧力＝１．０Ｐａ
上部電極と下部電極の間隔＝１２２ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝５００Ｗ
上部電極と下部電極の間のバイアス電力＝５０Ｗ
上部電極の温度＝１００℃
下部電極の温度＝７０℃
＜実施例サンプル３＞
臭化水素（ＨＢｒ）ガス流量＝１２５ｓｃｃｍ
酸素（Ｏ２）ガス流量＝５ｓｃｃｍ
反応室内圧力＝１．４Ｐａ
上部電極と下部電極の間隔＝１２２ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝５００Ｗ
上部電極と下部電極の間のバイアス電力＝５０Ｗ
上部電極の温度＝１００℃
下部電極の温度＝７０℃
＜実施例サンプル４＞
臭化水素（ＨＢｒ）ガス流量＝１２５ｓｃｃｍ
４フッ化メタン（ＣＦ４）ガス流量＝５ｓｃｃｍ
反応室内圧力＝１．４Ｐａ
上部電極と下部電極の間隔＝１２２ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝５００Ｗ
上部電極と下部電極の間のバイアス電力＝５０Ｗ
上部電極の温度＝１００℃
下部電極の温度＝７０℃
＜実施例サンプル５＞
臭化水素（ＨＢｒ）ガス流量＝１２０ｓｃｃｍ
４フッ化メタン（ＣＦ４）ガス流量＝５ｓｃｃｍ
酸素（Ｏ２）ガス流量＝５ｓｃｃｍ
反応室内圧力＝１．４Ｐａ
上部電極と下部電極の間隔＝１２２ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝５００Ｗ
上部電極と下部電極の間のバイアス電力＝５０Ｗ
上部電極の温度＝１００℃
下部電極の温度＝７０℃
【０１４９】
次に、酸素（Ｏ２）ガス雰囲気中でアッシングを行った後に第２のエッチングマスク２１８を除去した。ここで、アッシングは反応室内圧力を６６．７Ｐａとして行った。
【０１５０】
次に、第１の半導体層２２２の露出された部分にプラズマ処理を行った。ここで、プラズマ処理の詳細な条件は以下の通りである。
水素（Ｈ２）ガス流量＝８００ｓｃｃｍ
酸素（Ｏ２）ガス流量＝２００ｓｃｃｍ
反応室内圧力＝１２５０Ｐａ
上部電極と下部電極の間隔＝１５ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝６００Ｗ
上部電極の温度＝２５０℃
下部電極の温度＝２９０℃
【０１５１】
次に、第１の半導体層２２２、第２の半導体層２２４、不純物半導体層２２６、第２の導電層２２０を覆って厚さ３００ｎｍの窒化シリコンからなる第２の絶縁層２２８となる絶縁膜をプラズマＣＶＤ法により形成した。ここで、プラズマＣＶＤ法の詳細な条件は以下の通りである。
モノシラン（ＳｉＨ４）ガス流量＝１５ｓｃｃｍ
アンモニア（ＮＨ３）ガス流量＝５００ｓｃｃｍ
窒素（Ｎ２）ガス流量＝１８０ｓｃｃｍ
水素（Ｈ２）ガス流量＝２００ｓｃｃｍ
反応室内圧力＝１００Ｐａ
上部電極と下部電極の間隔＝３０ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝２００Ｗ
上部電極の温度＝２５０℃
下部電極の温度＝２９０℃
【０１５２】
次に、該絶縁膜上にエッチングマスクを形成し、該エッチングマスクを用いて該絶縁膜をエッチングして開口部２３０を形成することで、第２の絶縁層２２８を形成した。開口部２３０は、第２の導電層２２０のソース電極またはドレイン電極となる部分と重畳して形成した。
【０１５３】
次に、第２の絶縁層２２８上に厚さ５０ｎｍの第３の導電層２３２となる導電膜をスパッタリング法により形成した。ここでは、導電膜としてＩＴＯ膜を用いた。その後、該導電膜上にエッチングマスクを形成してエッチングを行い、第３の導電層２３２を形成した。
【０１５４】
以上のように形成した実施例サンプル１乃至実施例サンプル５及び比較例サンプルのＩｄｓ−Ｖｇｓカーブを取得した。図８（Ａ）は、実施例サンプル１について取得したＩｄｓ−Ｖｇｓカーブを示し、図８（Ｂ）は、実施例サンプル２について取得したＩｄｓ−Ｖｇｓカーブを示し、図９（Ａ）は、実施例サンプル３について取得したＩｄｓ−Ｖｇｓカーブを示し、図９（Ｂ）は、実施例サンプル４について取得したＩｄｓ−Ｖｇｓカーブを示し、図１０は、実施例サンプル５について取得したＩｄｓ−Ｖｇｓカーブを示す。図１１は、比較例サンプル１について取得したＩｄｓ−Ｖｇｓカーブを示す。
【０１５５】
ここで、Ｉｄｓは、ソース電極とドレイン電極の間を流れる電流（ドレイン電流）であり、Ｖｇｓは、ソース電極の電位を基準としたゲート電極の電位との電位差（ゲート電圧）である。
【０１５６】
また、実施例サンプル１乃至実施例サンプル５及び比較例サンプルのオン電流、オフ電流、電界効果移動度を表１に示す。
【０１５７】
【表１】
【０１５８】
なお、Ｉｏｎ（Ｖｇ＝１５Ｖ）はゲート電圧Ｖｇが１５Ｖのときのオン電流であり、Ｉｏｆｆ（最小値）はオフ電流の最小値であり、Ｉｏｆｆ（Ｖｇ＝最小値におけるＶｇ−１０Ｖ）は、「ゲート電圧Ｖｇが、オフ電流の最小値におけるゲート電圧よりも１０Ｖ小さいとき」のオフ電流であり、μＦＥ＿ｓａｔ．は電界効果移動度である。
【０１５９】
以上、本実施の形態にて説明したように、本発明の一態様である半導体装置の作製方法を適用することで、オフ電流を小さくし、電界効果移動度を向上させることができる。
【符号の説明】
【０１６０】
１０２ 第１の工程
１０４ 第２の工程
１０６ 第３の工程
１０８ 第４の工程
１１０ 第５の工程
１１２ 第６の工程
１１４ 第７の工程
１１６ 第８の工程
１１８ 第９の工程
１２０ 第１０の工程
１２２ 第１１の工程
１２４ 第１２の工程
１２６ 第１３の工程
１２８ 点線
２００ 基板
２０２ 第１の導電層
２０４ 第１の絶縁層
２０６ 第１の半導体膜
２０８ 第２の半導体膜
２１０ 不純物半導体膜
２１２ 第１のエッチングマスク
２１４ 薄膜積層体
２１６ 導電膜
２１８ 第２のエッチングマスク
２２２ 第１の半導体層
２２０ 第２の導電層
２２４ 第２の半導体層
２２６ 不純物半導体層
２２８ 第２の絶縁層
２３０ 開口部
２３２ 第３の導電層
３００Ａ ゲート
３００Ｂ ゲート
３００Ｃ ゲート
３００Ｄ ゲート
３０２Ａ 配線
３０２Ｂ 配線
３０２Ｃ 配線
３０２Ｄ 配線
３０４Ａ 電極
３０４Ｂ 電極
３０４Ｃ 電極
３０４Ｄ 電極
３０６Ａ 電極
３０６Ｂ 電極
３０６Ｃ 電極
３０６Ｄ 電極
３０８Ａ バックゲート
３０８Ｂ バックゲート
３０８Ｃ バックゲート
３０８Ｄ バックゲート
３１０Ａ 開口部
３１０Ｂ 開口部
３１０Ｃ 開口部
３１０Ｄ 開口部
３１２ 開口部
４００ 電子書籍
４０１ 筐体
４０３ 筐体
４０５ 表示部
４０６ 光電変換装置
４０７ 表示部
４０８ 光電変換装置
４１１ 軸部
４２１ 電源
４２３ 操作キー
４２５ スピーカ
５００ テレビジョン装置
５０１ 筐体
５０３ 表示部
５０５ スタンド
５０７ 表示部
５０９ 操作キー
５１０ リモコン操作機
５２０ デジタルフォトフレーム
５２１ 筐体
５２３ 表示部
５４１ 上部筐体
５４２ 下部筐体
５４３ 表示部
５４４ キーボード
５４５ 外部接続ポート
５４６ ポインティングデバイス
５４７ 表示部
【技術分野】
【０００１】
本発明は、半導体装置の作製方法に関する。なお、本明細書において、半導体装置とは、半導体素子自体または半導体素子を含むものをいい、このような半導体素子として、例えばトランジスタ（薄膜トランジスタなど）が挙げられる。液晶表示装置などの表示装置も半導体装置に含まれる。
【背景技術】
【０００２】
近年、半導体装置は、人間の生活に欠かせないものとなっている。このような半導体装置に含まれる薄膜トランジスタは、基板上に薄膜を形成し、該薄膜をエッチングなどにより所望の形状に加工することで作製される。このような薄膜素子の作製方法は、例えば、液晶表示装置（例えば、液晶テレビ）に適用されている。
【０００３】
従来の液晶テレビの薄膜トランジスタには、半導体膜として非晶質シリコン膜が用いられることが多い。これは、非晶質シリコン膜により形成された薄膜トランジスタが、比較的作りやすい構造とされているからである。
【０００４】
しかしながら、昨今の動画事情（例えば、３Ｄ映画鑑賞や３Ｄスポーツ観戦など）から、非晶質シリコン膜を用いた液晶テレビでは、動画の鮮明さを表現する事が困難になり、高速に応答する薄膜トランジスタの開発が進められている。そのため、キャリア移動度の高い微結晶シリコン膜の開発が進められている。微結晶シリコン膜を用いた薄膜トランジスタが開示されている先行技術文献として、例えば、特許文献１が挙げられる。
【０００５】
薄膜トランジスタの電気的特性は、チャネル形成領域が形成される半導体層の、チャネル形成領域と逆側の部分（以下、「バックチャネル部」と記す。）の状態に大きく左右される。例えば、特許文献１では、微結晶シリコン膜上に非晶質シリコン膜が設けられたチャネルエッチ型薄膜トランジスタのバックチャネル部を形成した後にレジストマスクを除去し、その後更にバックチャネル部をエッチングすることでオフ電流を小さくする薄膜トランジスタの作製方法が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−０８１４２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の一態様は、バックチャネル部の形成を工夫することで、電気的特性を改善した（特に、オフ電流を小さくした）半導体装置の作製方法を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明の一態様は、基板上に設けられたチャネルエッチ型の薄膜トランジスタの作製に際して、ゲート絶縁層上に半導体層を形成し、該半導体層上に導電膜を形成し、該導電膜上にエッチングマスクを形成し、前記基板を反応室に搬入し、前記導電膜を塩素系ガスにより加工してソース電極及びドレイン電極層を形成し、前記反応室に半導体エッチング用のガス（例えば、臭化水素（ＨＢｒ）ガス及び４フッ化メタン（ＣＦ４）ガスの一方または双方）を導入し、前記反応室で半導体エッチング用の前記ガスを用いてエッチングを行い、前記基板を前記反応室から搬出し、その後前記エッチングマスクを除去する半導体装置の作製方法である。すなわち、導電膜の加工から半導体エッチング用のガスを用いるエッチングまでを同一チャンバー内で連続して行い、半導体エッチング用のガスで行うエッチングはエッチングマスクを除去する前に行うため、バックチャネル部が、エッチングマスクの除去に用いる剥離液などに曝露することを防止することができる。
【０００９】
本発明の一態様は、基板上のゲート電極層を覆って設けられたゲート絶縁層上に半導体膜を形成し、前記半導体膜上に第１のエッチングマスクを位置選択的に形成し、前記第１のエッチングマスクと重畳していない部分の前記半導体膜を除去して島状に加工することで半導体層を形成し、前記第１のエッチングマスクを除去し、前記半導体層上に導電膜を形成し、前記導電膜上に第２のエッチングマスクを位置選択的に形成し、前記基板を反応室に搬入し、前記導電膜を塩素系ガスにより加工してソース電極及びドレイン電極層を形成し、前記反応室に半導体エッチング用のガス（例えば、臭化水素（ＨＢｒ）ガスまたは４フッ化メタン（ＣＦ４）ガス）を導入し、前記反応室で半導体エッチング用の前記ガスを用いてエッチングを行い、前記基板を前記反応室から搬出し、その後前記第２のエッチングマスクを除去する半導体装置の作製方法である。
【００１０】
本発明の一態様は、基板上のゲート電極層を覆って設けられたゲート絶縁層上に結晶性半導体膜を形成し、前記結晶性半導体膜上に非晶質半導体膜を形成し、前記非晶質半導体膜上に不純物半導体膜を形成し、前記不純物半導体膜上に第１のエッチングマスクを位置選択的に形成し、前記第１のエッチングマスクと重畳していない部分の前記結晶性半導体膜、前記非晶質半導体膜及び前記不純物半導体膜を除去して島状に加工することで薄膜積層体を形成し、前記第１のエッチングマスクを除去し、前記薄膜積層体上に導電膜を形成し、前記導電膜上に第２のエッチングマスクを位置選択的に形成し、前記基板を反応室に搬入し、前記導電膜を塩素系ガスにより加工してソース電極及びドレイン電極層を形成し、前記反応室に半導体エッチング用のガス（例えば、臭化水素（ＨＢｒ）ガスまたは４フッ化メタン（ＣＦ４）ガス）を導入し、前記反応室で半導体エッチング用の前記ガスを用いてエッチングを行い、前記基板を前記反応室から搬出し、その後前記第２のエッチングマスクを除去する半導体装置の作製方法である。
【００１１】
前記構成の半導体装置の作製方法において、前記反応室に導入する半導体エッチング用の前記ガスは、臭化水素ガス及び４フッ化メタンガスの混合ガスであることが好ましい。前記混合ガスには、さらに、酸素ガスが含まれていてもよい。
【００１２】
前記構成の半導体装置の作製方法において、前記第２のエッチングマスクの除去後に保護絶縁層を形成し、前記ソース電極と前記ドレイン電極の間に重畳する前記保護絶縁層上にバックゲート電極を形成することでデュアルゲート型の半導体装置を作製することができる。
【００１３】
前記構成の半導体装置の作製方法において、前記第２のエッチングマスクを除去する直前に、酸素プラズマ処理を行うことが好ましい。
【００１４】
前記構成の半導体装置の作製方法において、前記第２のエッチングマスクを除去した直後に、水素ガスと酸素ガスの混合ガスを用いてプラズマ処理を行うことが好ましい。
【００１５】
前記構成の半導体装置の作製方法において、前記結晶性半導体膜は、微結晶半導体膜であることが好ましい。
【００１６】
前記構成の半導体装置の作製方法において、前記微結晶半導体膜は微結晶シリコン膜であり、前記非晶質半導体膜は非晶質シリコン膜であればよい。
【００１７】
なお、本明細書において、半導体装置を説明する際にはトランジスタとして画素トランジスタを例示しているが、これに限定されず、本発明の一態様である半導体装置は、画素トランジスタ以外のトランジスタであってもよい。
【００１８】
なお、本明細書において、「膜」とは、ＣＶＤ法（プラズマＣＶＤ法などを含む。）またはスパッタリング法などにより、被形成面の全面に形成されたものをいう。一方で、「層」とは、「膜」が加工されたもの、または被形成面の全面に形成された状態で加工されないものをいう。ただし、「膜」と「層」を特に区別することなく用いることがあるものとする。
【発明の効果】
【００１９】
本発明の一態様によれば、オフ電流が小さい半導体装置を作製することができる。好ましくは半導体装置にバックゲート電極を設けてオン電流を向上させ、電界効果移動度を向上させることができる。まそして、導電膜の加工から半導体エッチング用のガスで行うエッチングまでを同一反応室（チャンバー）内で連続して行うため、半導体装置を簡略な工程で作製することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一態様である半導体装置の作製方法を説明するフローチャート。
【図２】本発明の一態様である半導体装置の作製方法を説明する図。
【図３】本発明の一態様である半導体装置の作製方法を説明する図。
【図４】本発明の一態様である半導体装置を説明する図。
【図５】本発明の一態様である半導体装置を説明する図。
【図６】本発明の一態様である半導体装置を説明する図。
【図７】本発明の一態様である半導体装置を説明する図。
【図８】実施例１における実施例のＩｄｓ−Ｖｇｓカーブ。
【図９】実施例１における実施例のＩｄｓ−Ｖｇｓカーブ。
【図１０】実施例１における実施例のＩｄｓ−Ｖｇｓカーブ。
【図１１】実施例１における比較例のＩｄｓ−Ｖｇｓカーブ。
【発明を実施するための形態】
【００２１】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２２】
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置の作製方法について図１乃至図３を参照して説明する。
【００２３】
図１は、本実施の形態にて説明する本発明の一態様を説明するフローチャートを示す。
【００２４】
まず、ゲート電極層とゲート絶縁層の形成を行う（第１の工程１０２）。次に、ゲート絶縁層上に半導体膜の形成を行う（第２の工程１０４）。次に、半導体膜上に（位置選択的に）第１のエッチングマスクの形成を行う（第３の工程１０６）。次に、半導体膜を島状に加工して薄膜積層体（または半導体層）の形成を行う（第４の工程１０８）。次に、第１のエッチングマスクの除去を行う（第５の工程１１０）。次に、導電膜の形成を行う（第６の工程１１２）。次に、第２のエッチングマスクの形成を行う（第７の工程１１４）。次に、基板を反応室に搬入する（第８の工程１１６）。次に、導電膜を加工してソース電極及びドレイン電極層の形成を行う（第９の工程１１８）。次に、半導体エッチング用のガスを反応室に導入する（第１０の工程１２０）。次に、半導体エッチング用のガスでエッチングを行う（第１１の工程１２２）。次に、基板を反応室から搬出する（第１２の工程１２４）。次に、第２のエッチングマスクの除去を行う（第１３の工程１２６）。ここで、第８の工程１１６から第１２の工程１２４までは、同一の反応室にて連続して行う（点線１２８）。
【００２５】
ここで、エッチングマスクとしては、レジストマスクを用いることが一般的であり、第１３の工程１２６には、レジスト剥離液が用いられることが多い。第１１の工程１２２により、エッチング加工された直後の活性なバックチャネルがレジスト剥離液に暴露されることを防止することができる。
【００２６】
なお、半導体膜は積層膜であることが好ましい。該積層膜では、ゲート絶縁層と接する側に半導体膜が設けられ、導電膜と接する側に不純物半導体膜が設けられているとよい。好ましくは、該積層膜では、ゲート絶縁層と接する側に結晶性半導体膜が設けられ、該結晶性半導体膜上に「非晶質半導体を含む膜」が設けられ、導電膜と接する側に不純物半導体膜が設けられているとよい。または、「非晶質半導体を含む膜」に代えて非晶質半導体膜が設けられていてもよい。
【００２７】
なお、本明細書において「非晶質半導体を含む膜」とは、大部分が非晶質である半導体膜をいう。「非晶質半導体を含む膜」は、好ましくは、非晶質半導体と微小半導体結晶粒を有し、従来の非晶質半導体と比較して、一定光電流法（ＣＰＭ：Ｃｏｎｓｔａｎｔ Ｐｈｏｔｏｃｕｒｒｅｎｔ Ｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体膜である。このような半導体膜は、従来の非晶質半導体膜と比較して欠陥が少なく、価電子帯のバンド端（移動度端）における準位のテイル（裾）の傾きが急峻である秩序性の高い半導体膜である。
【００２８】
なお、本発明の一態様である半導体装置の作製方法は、第８の工程１１６から第１２の工程１２４までは、同一の反応室にて連続して行えば、図１に限定されるものではない。
【００２９】
図１を参照して説明した半導体装置の作製方法について、図２及び図３を参照して、より詳細に説明する。本実施の形態にて説明する本発明の一態様は、基板２００上の第１の導電層２０２を覆って設けられた第１の絶縁層２０４上に第１の半導体膜２０６を形成し、第１の半導体膜２０６上に第２の半導体膜２０８を形成し、第２の半導体膜２０８上に不純物半導体膜２１０を形成し、不純物半導体膜２１０上に第１のエッチングマスク２１２を位置選択的に形成し、第１のエッチングマスク２１２と重畳していない部分の第１の半導体膜２０６、第２の半導体膜２０８及び不純物半導体膜２１０を除去して島状に加工することで薄膜積層体２１４を形成し、第１のエッチングマスク２１２を除去し、薄膜積層体２１４上に導電膜２１６を形成し、導電膜２１６上に第２のエッチングマスク２１８を位置選択的に形成し、基板２００を反応室に搬入し、少なくとも導電膜２１６を加工して第２の導電層２２０を形成し、前記反応室に半導体エッチング用のガスを導入し、前記反応室で半導体エッチング用のガスを用いてエッチングを行い、基板２００を前記反応室から搬出し、その後第２のエッチングマスク２１８を除去する半導体装置の作製方法である。
【００３０】
まず、基板２００上に第１の導電層２０２を形成し、第１の導電層２０２を覆って第１の絶縁層２０４を形成する（図２（Ａ））。なお、この工程は、図１における第１の工程１０２に相当する。
【００３１】
基板２００は、絶縁性基板である。基板２００として、例えば、ガラス基板、石英基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板などを用いることができる。基板２００がガラス基板である場合には、第１世代（例えば、３２０ｍｍ×４００ｍｍ）〜第１０世代（例えば、２９５０ｍｍ×３４００ｍｍ）のものを用いればよいが、これに限定されるものではない。
【００３２】
なお、基板２００上に下地層が設けられていてもよい。
【００３３】
第１の導電層２０２は、例えば、スパッタリング法を用いて導電膜（例えば、金属膜または一導電型の不純物元素が添加された半導体膜など）を形成し、該導電膜上にエッチングマスクを位置選択的に形成してエッチングを行うことで形成すればよい。または、インクジェット法などを用いて位置選択的に形成してもよい。なお、第１の導電層２０２となる導電膜は、単層で形成してもよいし、複数の層を積層して形成してもよい。例えば、Ｔｉ層によりＡｌ層を挟持した３層の積層構造とすればよい。なお、第１の導電層２０２は、少なくとも走査線とゲート電極を構成するため、「ゲート電極層」と呼んでもよい。
【００３４】
第１の絶縁層２０４は、例えば、プラズマＣＶＤ法を用いて絶縁性材料（例えば、窒化シリコン、窒化酸化シリコン、酸化窒化シリコンまたは酸化シリコンなど）膜を形成すればよい。なお、第１の絶縁層２０４は、単層で形成してもよいし、複数の層を積層して形成してもよい。ここでは、例えば、窒化シリコン層上に酸化窒化シリコン層が積層された２層の積層構造とする。なお、第１の絶縁層２０４は、少なくともゲート絶縁層を構成する。
【００３５】
なお、「窒化酸化シリコン」とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。
【００３６】
なお、「酸化窒化シリコン」とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。
【００３７】
ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が前記範囲内に含まれるものとする。
【００３８】
次に、第１の絶縁層２０４上に第１の半導体膜２０６と、第２の半導体膜２０８と、不純物半導体膜２１０と、第１のエッチングマスク２１２と、を形成する（図２（Ｂ））。なお、この工程は、図１における第２の工程１０４及び第３の工程１０６に相当する。なお、第１の半導体膜２０６を形成する前に第１の絶縁層２０４に酸素を含むガスによりプラズマ処理を行うことが好ましい。ここで、酸素を含むガスとは、酸素ガスまたは一酸化二窒素ガスなどが含まれるガスが挙げられる。また、第１のエッチングマスク２１２は、レジスト材料により位置選択的に形成すればよい。
【００３９】
第１の半導体膜２０６は、大部分が結晶性である半導体膜である。結晶性半導体としては、例えば、微結晶半導体が挙げられる。ここで、微結晶半導体とは、非晶質と結晶構造（単結晶、多結晶を含む。）の中間的な構造の半導体をいう。微結晶半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、結晶粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは２０ｎｍ以上５０ｎｍ以下の柱状または針状の結晶粒が基板表面に対して法線方向に成長している半導体である。このため、柱状または針状の結晶粒の界面には、粒界が形成されることもある。なお、ここでの結晶粒径は、基板表面に対して平行な面における結晶粒の最大直径である。そして、結晶粒は、非晶質半導体領域と、単結晶とみなせる微小結晶である結晶子を有する。なお、結晶粒は双晶を有する場合もある。
【００４０】
微結晶半導体としては、例えば、微結晶シリコンを用いればよい。微結晶半導体の一である微結晶シリコンでは、そのラマンスペクトルのピークが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側にシフトしている。すなわち、単結晶シリコンを示す５２０ｃｍ−１と非晶質シリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するために、水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、Ｈｅ、Ａｒ、ＫｒまたはＮｅなどの希ガス元素を含ませて格子歪みを更に助長させると、安定性が増し良好な微結晶半導体が得られる。
【００４１】
なお、結晶性半導体膜に含まれる酸素及び窒素の濃度（二次イオン質量分析法による測定値）を低くし、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とすると、結晶性を高めることができる。
【００４２】
なお、結晶性半導体膜は、２段階または３段階の形成処理により形成することが好ましく、２段階の形成処理においては、例えば、第１段階では５００Ｐａ程度の圧力下で厚さ５ｎｍ程度の微結晶シリコン膜を形成し、第２段階では５０００Ｐａ程度の圧力下で所望の厚さの微結晶シリコン膜を形成するとよい。第２段階においては、第１段階よりもシランの流量比を小さくし、高希釈な条件とするとよい。３段階の形成処理は、第１段階では初期核を発生させ、第２段階では結晶核間の隙間（「鬆」と呼ばれる部分）を充填し、第３段階では結晶性を向上させるとよい。例えば、第１段階では１０００Ｐａ程度の圧力下で厚さ５ｎｍ程度の微結晶シリコン膜を形成し、第２段階では１００００Ｐａ程度の圧力下で厚さ２５ｎｍ程度の微結晶シリコン膜を形成し、第３段階では導入する堆積ガスの流量を大小で交互に切り替えつつ堆積とエッチングを行うことで、結晶性の高い部分のみ成長させるとよい。
【００４３】
第２の半導体膜２０８は、バッファ層として機能し、大部分が非晶質である半導体膜である。好ましくは、前記「非晶質半導体を含む膜」である。
【００４４】
第２の半導体膜２０８には、ハロゲン及び窒素を含んでいてもよい。第２の半導体膜２０８に窒素が含まれる場合には、ＮＨ基またはＮＨ２基として含んでいてもよい。
【００４５】
なお、ここで、第１の半導体膜２０６と第２の半導体膜２０８の界面領域は、微結晶半導体領域と当該微結晶半導体領域の間に充填される非晶質半導体領域を有する。具体的には、第１の半導体膜２０６から錐形状に伸びた微結晶半導体領域と、第２の半導体膜２０８と同様の「非晶質半導体を含む膜」と、で構成される。
【００４６】
本発明の一態様である半導体装置においては、第２の半導体膜２０８によりバッファ層が設けられるため、トランジスタのオフ電流を小さくすることができる。また、前記界面領域において、錐形状に伸びた微結晶半導体領域を有するため、縦方向（厚さ方向）の抵抗、すなわち、第２の半導体膜２０８と、不純物半導体膜２１０により構成されるソース領域またはドレイン領域と、の間の抵抗を低くすることができ、トランジスタのオン電流を高めることができる。すなわち、「非晶質半導体を含む膜」を適用することで従来の非晶質半導体を適用した場合よりも、オフ電流を十分に低減させつつ、オン電流の低下をも抑制することができ、トランジスタのスイッチング特性を高くすることができる。
【００４７】
なお、完成したトランジスタにおいて、第１の半導体膜２０６により形成される第１の半導体層が薄くなるとオン電流が低下し、第１の半導体膜２０６により形成される第１の半導体層が厚くなると、第１の半導体膜２０６により形成される第１の半導体層と後に形成される第２の導電層の接触面が広くなり、オフ電流が増大する。従って、オンオフ比を高くするためには、第１の半導体膜２０６を厚くし、更には後述するように、第１の半導体膜２０６により形成される第１の半導体層を含む薄膜積層体２１４の側壁に絶縁化処理を行うことが好ましい。
【００４８】
前記微結晶半導体領域は、第１の半導体膜２０６から第２の半導体膜２０８に向かって先端が細くなる錐形状の結晶粒により大部分が構成されているとよい。または、第１の半導体膜２０６から第２の半導体膜２０８に向かって幅が広がる結晶粒により大部分が構成されていてもよい。
【００４９】
前記界面領域において、微結晶半導体領域が、第１の半導体膜２０６から第２の半導体膜２０８に向かって先端が細くなる錐形状に伸びた結晶粒である場合には、第１の半導体膜２０６側のほうが、第２の半導体膜２０８側と比較して、微結晶半導体領域の占める割合が高い。微結晶半導体領域は、第１の半導体膜２０６の表面から厚さ方向に成長するが、原料ガスにおいて堆積性ガス（例えば、シラン）に対する水素ガスの流量が小さく（すなわち、希釈率が低く）、または窒素を含む原料ガスの濃度が高いと、微結晶半導体領域における結晶成長が抑制され、結晶粒が錐形状になり、堆積されて形成される半導体は、大部分が非晶質半導体となる。
【００５０】
なお、前記界面領域は、窒素、特にＮＨ基またはＮＨ２基を含有することが好ましい。これは、微結晶半導体領域に含まれる結晶の界面、微結晶半導体領域と非晶質半導体領域の界面において、窒素、特にＮＨ基またはＮＨ２基がシリコン原子のダングリングボンドと結合すると、欠陥を低減させ、キャリアが流れやすくなるためである。このため、窒素、好ましくはＮＨ基またはＮＨ２基を１×１０２０ａｔｏｍｓ／ｃｍ３乃至１×１０２１ａｔｏｍｓ／ｃｍ３の濃度で含有させると、シリコン原子のダングリングボンド間を架橋しやすくなり、キャリアがより流れやすくなる。この結果、結晶粒界や欠陥におけるキャリアの移動を促進する結合ができ、前記界面領域のキャリア移動度が向上する。そのため、トランジスタの電界効果移動度が向上する。
【００５１】
なお、前記界面領域の酸素濃度を低減させることにより、微結晶半導体領域と非晶質半導体領域の界面または結晶粒間の界面における欠陥密度を低減させ、キャリアの移動を阻害する結合を低減させることができる。
【００５２】
不純物半導体膜２１０は、一導電型を付与する不純物元素を添加した半導体により形成する。トランジスタがｎ型である場合には、一導電型を付与する不純物元素を添加した半導体として、例えば、ＰまたはＡｓを添加したシリコンが挙げられる。または、トランジスタがｐ型である場合には、一導電型を付与する不純物元素として、例えば、Ｂを添加することも可能であるが、トランジスタはｎ型とすることが好ましい。そのため、ここでは、一例として、Ｐを添加したシリコンを用いる。なお、不純物半導体膜２１０は、非晶質半導体により形成してもよいし、微結晶半導体などの結晶性半導体により形成してもよい。
【００５３】
不純物半導体膜２１０を非晶質半導体により形成する場合には、堆積性ガスの流量に対する希釈ガスの流量を１倍以上１０倍未満、好ましくは１倍以上５倍以下とすればよい。不純物半導体膜２１０を結晶性半導体により形成する場合には、堆積性ガスの流量に対する希釈ガスの流量を１０倍以上２０００倍以下、好ましくは５０倍以上２００倍以下とすればよい。
【００５４】
なお、第１の絶縁層２０４から不純物半導体膜２１０までは同一反応室（チャンバー）内で連続して形成することが好ましい。第１の絶縁層２０４から不純物半導体膜２１０までの各々の層間の界面に大気成分などが含まれてしまうことを防止するためである。
【００５５】
次に、第１のエッチングマスク２１２を用いて第１の半導体膜２０６と、第２の半導体膜２０８と、不純物半導体膜２１０と、をエッチングする。その後、第１のエッチングマスク２１２を除去することで、薄膜積層体２１４を得ることができる（図２（Ｃ））。なお、これらの工程は、それぞれ図１における第４の工程１０８及び第５の工程１１０に相当する。
【００５６】
なお、ここで、上述したように、薄膜積層体２１４の側壁に対して絶縁化処理を行うことが好ましい。なぜなら、完成したトランジスタの第１の半導体層と第２の導電層（ソース電極及びドレイン電極層）が接するとオフ電流が増大してしまうことが多いからである。ここで絶縁化処理としては、薄膜積層体２１４の側壁を酸素プラズマ若しくは窒素プラズマに曝す処理、または薄膜積層体２１４の側壁が露出された状態で絶縁膜を形成し、該絶縁膜を異方性の高いエッチング方法により基板２００の表面に垂直な方向にエッチングすることで、薄膜積層体２１４の側壁に接してサイドウォール絶縁層を形成する処理が挙げられる。なお、酸素プラズマは、酸素ガスにより発生させるプラズマに限定されず、酸素を含むガスにより発生させるプラズマであればよい。同様に、窒素プラズマは、窒素ガスにより発生させるプラズマに限定されず、窒素を含むガスにより発生させるプラズマであればよい。
【００５７】
次に、第１の絶縁層２０４及び薄膜積層体２１４上に導電膜２１６を形成する。導電膜２１６上には第２のエッチングマスク２１８を形成する（図２（Ｄ））。なお、これらの工程は、図１における第６の工程１１２及び第７の工程１１４に相当する。
【００５８】
導電膜２１６は、第１の導電層２０２と同様に、導電性材料（例えば、金属または一導電型の不純物元素が添加された半導体など）により形成すればよい。なお、導電膜２１６は、単層で形成してもよいし、複数の層を積層して形成してもよい。例えば、Ｔｉ層によりＡｌ層を挟持した３層の積層構造とする。
【００５９】
次に、基板２００を反応室に搬入する。なお、この工程は、図１における第８の工程１１６に相当する。
【００６０】
次に、第２のエッチングマスク２１８を用いて導電膜２１６をエッチングすることで第２の導電層２２０を形成しつつ、薄膜積層体２１４のエッチングを行う（図３（Ａ））。なお、この工程は、図１における第９の工程１１８に相当する。
【００６１】
なお、第２の導電層２２０は、少なくとも信号線、ソース電極及びドレイン電極を構成するため、「ソース電極及びドレイン電極層」と呼んでもよい。
【００６２】
ここで、導電膜２１６及び薄膜積層体２１４のエッチングには塩素系ガスを用いればよく、例えば、三塩化ホウ素ガスと塩素ガスの混合ガスを用いることが好ましい。ただし、これに限定されず、塩素ガスのみを用いてもよい。または、導電膜２１６をエッチングすることができる他のガスを用いてもよい。
【００６３】
なお、薄膜積層体２１４のエッチングによって第１の半導体層２２２を露出させることが好ましい。
【００６４】
次に、第９の工程１１８を行った反応室に半導体エッチング用のガスを導入し、半導体エッチング用のガスでエッチングを行う。なお、この工程は、図１における第１０の工程１２０及び第１１の工程１２２に相当する。
【００６５】
ここで、半導体エッチング用のガスとしては、ＨＢｒガス及びＣＦ４ガスが挙げられるが、これらのうち少なくともいずれか一方を反応室に導入して半導体エッチング用のガスでエッチングを行えばよい。好ましくは、ＨＢｒガスとＣＦ４ガスの混合ガスを用いる。
【００６６】
半導体エッチング用のガスでエッチングすることにより、第１の半導体層２２２のチャネル部が露出される。
【００６７】
次に、基板２００を反応室から搬出する。なお、この工程は、図１における第１２の工程１２４に相当する。
【００６８】
次に、第２のエッチングマスク２１８を除去する（図３（Ｂ））。第２のエッチングマスク２１８は、レジスト剥離液を用いて直接剥離してもよいが、好ましくは酸素プラズマ処理（アッシング）を行った後にレジスト剥離液を用いて剥離する。当該酸素プラズマ処理により、第２のエッチングマスク２１８は縮小される。なお、この工程は、図１における第１３の工程１２６に相当する。
【００６９】
バックチャネル部が半導体エッチング用のガスでエッチングされると、第２のエッチングマスク２１８の除去に用いられるレジスト剥離液によるオフ電流の増大とキャリア移動度の低下を抑制することができる。
【００７０】
ただし、第２のエッチングマスク２１８を除去するに際して、酸素プラズマ処理（アッシング）のみを用いてもよい。
【００７１】
その後、第１の半導体層２２２は、Ｈ２Ｏプラズマに曝すとよい。または、Ｈ２Ｏプラズマに代えて、水素と酸素の混合ガスにより生じさせたプラズマを用いてもよい。
【００７２】
以上説明したように、トランジスタを作製することができる。このようなトランジスタは、表示装置の画素に用いる画素トランジスタに適用することができる。
【００７３】
その後、これらを覆って第２の絶縁層２２８を形成する。なお、第２の絶縁層２２８は、少なくとも第１の半導体層２２２の露出された部分を覆って形成する。その後、第２の絶縁層２２８に開口部２３０を形成する（図３（Ｃ））。
【００７４】
開口部２３０は、第２の絶縁層２２８上にエッチングマスクを形成してエッチングを行うことにより形成する。
【００７５】
次に、開口部２３０を介して第２の導電層２２０により形成されるソース電極及びドレイン電極の一方に電気的に接続されるように第３の導電層２３２を位置選択的に形成する。
【００７６】
第３の導電層２３２は、画素トランジスタに接続される画素電極を構成することから、透光性を有する材料により形成するとよい。第３の導電層２３２は、第２の絶縁層２２８上に導電膜を形成し、この導電膜上にエッチングマスクを形成してエッチングを行うことにより形成する。
【００７７】
第３の導電層２３２は、透光性を有する導電性高分子（導電性ポリマーともいう。）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した第３の導電層２３２は、シート抵抗が１００００Ω／□以下であり、且つ波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【００７８】
なお、導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、またはアニリン、ピロール及びチオフェンの２種以上の共重合体若しくはその誘導体などがあげられる。
【００７９】
第３の導電層２３２は、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと記す。）、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などを用いて形成することができる。
【００８０】
なお、図示していないが、第２の絶縁層２２８と第３の導電層２３２との間に、スピンコーティング法などにより形成した有機樹脂により形成される絶縁層を有していてもよい。
【００８１】
なお、本実施の形態の薄膜トランジスタは好ましい一形態であり、これに限定されるものではない。例えば、第１の半導体膜２０６は微結晶半導体膜でなくてもよいし、第２の半導体膜２０８には微小半導体結晶粒が含まれていなくてもよい。
【００８２】
以上説明したように、電気的特性が良好な（例えば、オフ電流が小さい）薄膜トランジスタを作製することができる。
【００８３】
（実施の形態２）
実施の形態１で説明した薄膜トランジスタには、チャネル形成領域と重畳して第３の導電層２３２が設けられており、これがバックゲート電極として機能する。本実施の形態では、薄膜トランジスタへのバックゲート電極の配し方について説明する。
【００８４】
図４（Ａ）乃至（Ｄ）は、バックゲート電極が設けられた薄膜トランジスタの上面図を示す。なお、断面構造は、実施の形態１で説明したものと同様である。
【００８５】
まず、図４（Ａ）に示すように、バックゲート３０８Ａは、ゲート３００Ａと電気的に接続させることなく、独立に引き回して形成することができる。図４（Ａ）に示すようにバックゲート３０８Ａを配することで、バックゲート３０８Ａに供給する電位と、ゲート３００Ａに供給する電位を制御し、各々の電位を独立したものとすることができる。このため、薄膜トランジスタのしきい値電圧を制御することができる。また、キャリアが流れる領域が、第１の半導体層により構成されるチャネル形成領域のゲート側及びバックゲート側の双方に形成されるため薄膜トランジスタのオン電流を大きくすることができる。
【００８６】
なお、図４（Ａ）に示すゲート３００Ａは、ゲート電極とゲート配線であり、実施の形態１における第１の導電層２０２により構成されるものである。
【００８７】
なお、図４（Ａ）に示す配線３０２Ａは、ソース電極とソース配線であり、実施の形態１における第２の導電層２２０により構成されるものである。
【００８８】
なお、図４（Ａ）に示す電極３０４Ａは、ドレイン電極であり、実施の形態１における第２の導電層２２０により構成されるものである。
【００８９】
なお、図４（Ａ）に示す電極３０６Ａは、画素電極であり、実施の形態１における第３の導電層２３２により構成されるものである。
【００９０】
なお、図４（Ａ）に示すバックゲート３０８Ａは、バックゲート電極とバックゲート配線であり、実施の形態１における第３の導電層２３２により構成されるものである。
【００９１】
なお、図４（Ａ）に示す開口部３１０Ａは、実施の形態１における開口部２３０に相当する。
【００９２】
または、図４（Ｂ）に示すように、バックゲートは、ゲートと電気的に接続させてもよい。図４（Ｂ）では、ゲート３００Ｂとバックゲート３０８Ｂが、開口部３１２で電気的に接続されている。このため、ゲートの電位とバックゲートの電位は、ほぼ等しいものとなる。従って、図４（Ａ）と同様に、キャリアが流れる領域が、第１の半導体層により構成されるチャネル形成領域のゲート側及びバックゲート側の双方に形成されるため薄膜トランジスタのオン電流を大きくすることができる。
【００９３】
なお、図４（Ｂ）に示すゲート３００Ｂは、ゲート電極とゲート配線であり、実施の形態１における第１の導電層２０２により構成されるものである。
【００９４】
なお、図４（Ｂ）に示す配線３０２Ｂは、ソース電極とソース配線であり、実施の形態１における第２の導電層２２０により構成されるものである。
【００９５】
なお、図４（Ｂ）に示す電極３０４Ｂは、ドレイン電極であり、実施の形態１における第２の導電層２２０により構成されるものである。
【００９６】
なお、図４（Ｂ）に示す電極３０６Ｂは、画素電極であり、実施の形態１における第３の導電層２３２により構成されるものである。
【００９７】
なお、図４（Ｂ）に示すバックゲート３０８Ｂは、バックゲート電極であり、実施の形態１における第３の導電層２３２により構成されるものである。
【００９８】
なお、図４（Ｂ）に示す開口部３１０Ｂは、実施の形態１における開口部２３０に相当する。
【００９９】
なお、図４（Ｂ）に示す開口部３１２は、実施の形態１における開口部２３０と同一の工程により設けられたものである。開口部３１２において、ゲート３００Ｂとバックゲート３０８Ｂが接続されている。
【０１００】
または、図４（Ｃ）に示すように、バックゲートは、ゲート電極と電気的に接続させず、且つ独立に引き回すことなく、フローティングにしてもよい。
【０１０１】
なお、図４（Ｃ）に示すゲート３００Ｃは、ゲート電極とゲート配線であり、実施の形態１における第１の導電層２０２により構成されるものである。
【０１０２】
なお、図４（Ｃ）に示す配線３０２Ｃは、ソース電極とソース配線であり、実施の形態１における第２の導電層２２０により構成されるものである。
【０１０３】
なお、図４（Ｃ）に示す電極３０４Ｃは、ドレイン電極であり、実施の形態１における第２の導電層２２０により構成されるものである。
【０１０４】
なお、図４（Ｃ）に示す電極３０６Ｃは、画素電極であり、実施の形態１における第３の導電層２３２により構成されるものである。
【０１０５】
なお、図４（Ｃ）に示すバックゲート３０８Ｃは、バックゲート電極であり、実施の形態１における第３の導電層２３２により構成されるものである。
【０１０６】
なお、図４（Ｃ）に示す開口部３１０Ｃは、実施の形態１における開口部２３０に相当する。
【０１０７】
または、図４（Ｄ）に示すように、バックゲートは、ソース電極及びドレイン電極と重畳して設けられていてもよい。ここでは、図４（Ａ）に示す構造の薄膜トランジスタについて示したが、図４（Ｂ）及び図４（Ｃ）に示すバックゲートも同様に第２の導電層２２０により構成されるソース電極及びドレイン電極と重畳していてもよい。
【０１０８】
なお、図４（Ｄ）に示すゲート３００Ｄは、ゲート電極とゲート配線であり、実施の形態１における第１の導電層２０２により構成されるものである。
【０１０９】
なお、図４（Ｄ）に示す配線３０２Ｄは、ソース電極とソース配線であり、実施の形態１における第２の導電層２２０により構成されるものである。
【０１１０】
なお、図４（Ｄ）に示す電極３０４Ｄは、ドレイン電極であり、実施の形態１における第２の導電層２２０により構成されるものである。
【０１１１】
なお、図４（Ｄ）に示す電極３０６Ｄは、画素電極であり、実施の形態１における第３の導電層２３２により構成されるものである。
【０１１２】
なお、図４（Ｄ）に示すバックゲート３０８Ｄは、バックゲート電極とバックゲート配線であり、実施の形態１における第３の導電層２３２により構成されるものである。
【０１１３】
なお、図４（Ｄ）に示す開口部３１０Ｄは、実施の形態１における開口部２３０に相当する。
【０１１４】
（実施の形態３）
実施の形態１及び実施の形態２にて作製した薄膜トランジスタを適用した半導体装置としては、電子ペーパーが挙げられる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、デジタルサイネージ、ＰＩＤ（Ｐｕｂｌｉｃ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ）、電車などの乗り物の車内広告、クレジットカードなどの各種カードにおける表示などに適用することができる。電子機器の一例を図５に示す。
【０１１５】
図５は、電子書籍の一例を示している。例えば、電子書籍４００は、筐体４０１及び筐体４０３の２つの筐体で構成されている。筐体４０１及び筐体４０３は、軸部４１１により一体とされており、該軸部４１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍と同様に取り扱うことが可能となる。
【０１１６】
筐体４０１には表示部４０５及び光電変換装置４０６が組み込まれ、筐体４０３には表示部４０７及び光電変換装置４０８が組み込まれている。表示部４０５及び表示部４０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図５では表示部４０５）に文章を表示し、左側の表示部（図５では表示部４０７）に画像を表示することができる。
【０１１７】
また、図５では、筐体４０１に操作部などを備えた例を示している。例えば、筐体４０１において、電源４２１、操作キー４２３、スピーカ４２５などを備えている。操作キー４２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍４００は、電子辞書としての機能を持たせた構成としてもよい。
【０１１８】
また、電子書籍４００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０１１９】
（実施の形態４）
実施の形態１及び実施の形態２にて作製した薄膜トランジスタを適用した半導体装置としては、電子ペーパー以外にもさまざまな電子機器（遊技機も含む）が挙げられる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０１２０】
図６（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置５００は、筐体５０１に表示部５０３が組み込まれている。表示部５０３により、映像を表示することが可能である。また、ここでは、スタンド５０５により筐体５０１を支持した構成を示している。
【０１２１】
テレビジョン装置５００の操作は、筐体５０１が備える操作スイッチや、別体のリモコン操作機５１０により行うことができる。リモコン操作機５１０が備える操作キー５０９により、チャンネルや音量の操作を行うことができ、表示部５０３に表示される映像を操作することができる。また、リモコン操作機５１０に、当該リモコン操作機５１０から出力する情報を表示する表示部５０７を設ける構成としてもよい。
【０１２２】
なお、テレビジョン装置５００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０１２３】
図６（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフレーム５２０は、筐体５２１に表示部５２３が組み込まれている。表示部５２３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０１２４】
なお、デジタルフォトフレーム５２０は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部５２３に表示させることができる。
【０１２５】
また、デジタルフォトフレーム５２０は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０１２６】
図７は携帯型のコンピュータの一例を示す斜視図である。
【０１２７】
図７の携帯型のコンピュータは、上部筐体５４１と下部筐体５４２とを接続するヒンジユニットを閉状態として表示部５４３を有する上部筐体５４１と、キーボード５４４を有する下部筐体５４２とを重ねた状態とすることができ、持ち運ぶことが便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態として、表示部５４３を見て入力操作を行うことができる。
【０１２８】
また、下部筐体５４２はキーボード５４４の他に入力操作を行うポインティングデバイス５４６を有する。また、表示部５４３をタッチ入力パネルとすれば、表示部の一部に触れることで入力操作を行うこともできる。また、下部筐体５４２はＣＰＵやハードディスクなどの演算機能部を有している。また、下部筐体５４２は他の機器、例えばＵＳＢの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート５４５を有している。
【０１２９】
上部筐体５４１には更に上部筐体５４１内部にスライドさせて収納可能な表示部５４７を有しており、広い表示画面を実現することができる。また、収納可能な表示部５４７の画面の向きを使用者は調節できる。また、収納可能な表示部５４７をタッチ入力パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
【０１３０】
表示部５４３または収納可能な表示部５４７は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
【０１３１】
また、図７の携帯型のコンピュータは、受信機などを備えた構成として、テレビ放送を受信して映像を表示部に表示することができる。また、上部筐体５４１と下部筐体５４２とを接続するヒンジユニットを閉状態としたまま、表示部５４７をスライドさせて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見ることもできる。この場合には、ヒンジユニットを閉状態として表示部５４３を表示させず、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることができ、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。
【実施例１】
【０１３２】
本実施例では、実施の形態１にて説明した本発明の一態様である半導体装置（薄膜トランジスタ）の作製方法を適用して作製した電気的特性を比較した結果について説明する。作製したサンプルは、本発明の一態様である半導体装置の作製方法を適用した実施例サンプル１乃至実施例サンプル５と、本発明の一態様である半導体装置の作製方法を適用していない比較例サンプルである。
【０１３３】
まず、基板２００上に下地層として厚さ２００ｎｍのＳｉＯＮ膜をプラズマＣＶＤ法により形成した。次に、該下地層上にスパッタリング法により第１の導電層２０２となる導電膜を形成し、該導電膜を加工して第１の導電層２０２を形成した。第１の導電層２０２は、厚さ５０ｎｍのＴｉ層、厚さ１００ｎｍのＡｌ層、厚さ５０ｎｍのＴｉ層が積層された構造とした。
【０１３４】
次に、第１の導電層２０２を覆って厚さ３００ｎｍの窒化シリコンからなる第１の絶縁層２０４をプラズマＣＶＤ法により形成した。ここで、プラズマＣＶＤ法の詳細な条件は以下の通りである。
モノシラン（ＳｉＨ４）ガス流量＝１５ｓｃｃｍ
アンモニア（ＮＨ３）ガス流量＝５００ｓｃｃｍ
窒素（Ｎ２）ガス流量＝１８０ｓｃｃｍ
水素（Ｈ２）ガス流量＝２００ｓｃｃｍ
反応室内圧力＝１００Ｐａ
上部電極と下部電極の間隔＝３０ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝２００Ｗ
上部電極の温度＝２５０℃
下部電極の温度＝２９０℃
【０１３５】
次に、第１の絶縁層２０４の表面に対してプラズマ処理を行った。ここで、プラズマ処理の詳細な条件は以下の通りである。
水素（Ｈ２）ガス流量＝８００ｓｃｃｍ
酸素（Ｏ２）ガス流量＝２００ｓｃｃｍ
反応室内圧力＝１２５０Ｐａ
上部電極と下部電極の間隔＝１５ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝９００Ｗ
上部電極の温度＝２５０℃
下部電極の温度＝２９０℃
【０１３６】
次に、プラズマ処理後の第１の絶縁層２０４上に第１の半導体膜２０６をプラズマＣＶＤ法により形成した。なお、本実施例では、第１の半導体膜２０６は、３段階の形成処理により形成した。３段階の形成処理において、第１段階では厚さ５ｎｍの微結晶シリコン膜を形成し、第２段階では厚さ２５ｎｍの微結晶シリコン膜を形成し、第３段階では厚さ４０ｎｍの微結晶シリコン膜を形成した。ここで、プラズマＣＶＤ法の詳細な条件は以下の通りである。
＜第１段階＞
モノシラン（ＳｉＨ４）ガス流量＝３ｓｃｃｍ
アルゴン（Ａｒ）ガス流量＝７５０ｓｃｃｍ
水素（Ｈ２）ガス流量＝７５０ｓｃｃｍ
反応室内圧力＝１２５０Ｐａ
上部電極と下部電極の間隔＝１５ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝９０Ｗ
上部電極の温度＝２５０℃
下部電極の温度＝２９０℃
＜第２段階＞
モノシラン（ＳｉＨ４）ガス流量＝２ｓｃｃｍ
アルゴン（Ａｒ）ガス流量＝１５００ｓｃｃｍ
水素（Ｈ２）ガス流量＝１５００ｓｃｃｍ
反応室内圧力＝１００００Ｐａ
上部電極と下部電極の間隔＝７ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝３５０Ｗ
上部電極の温度＝２５０℃
下部電極の温度＝２９０℃
＜第３段階＞
モノシラン（ＳｉＨ４）ガス流量＝０．１ｓｃｃｍ、１ｓｃｃｍ
アルゴン（Ａｒ）ガス流量＝１５００ｓｃｃｍ
水素（Ｈ２）ガス流量＝１５００ｓｃｃｍ
反応室内圧力＝１００００Ｐａ
上部電極と下部電極の間隔＝７ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝３５０Ｗ
上部電極の温度＝２５０℃
下部電極の温度＝２９０℃
【０１３７】
なお、第３段階では導入する堆積ガスの流量を０．１ｓｃｃｍと１ｓｃｃｍで交互に切り替えることで、結晶性の高い部分のみを成長させている。
【０１３８】
次に、第１の半導体膜２０６上に厚さ８０ｎｍの第２の半導体膜２０８を形成した。ここで、プラズマＣＶＤ法の詳細な条件は以下の通りである。
モノシラン（ＳｉＨ４）ガス流量＝２０ｓｃｃｍ
水素希釈アンモニアガス流量＝５０ｓｃｃｍ
アルゴン（Ａｒ）ガス流量＝７５０ｓｃｃｍ
水素（Ｈ２）ガス流量＝７００ｓｃｃｍ
反応室内圧力＝３５０Ｐａ
上部電極と下部電極の間隔＝２５ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝６０Ｗ
上部電極の温度＝２５０℃
下部電極の温度＝２９０℃
【０１３９】
なお、ここで、水素希釈アンモニアガスとは、アンモニアガスを水素ガスにより体積比で１０００ｐｐｍまで希釈したガスをいう。
【０１４０】
次に、第２の半導体膜２０８上に厚さ５０ｎｍの不純物半導体膜２１０をプラズマＣＶＤ法により形成した。ここで、プラズマＣＶＤ法の詳細な条件は以下の通りである。
モノシラン（ＳｉＨ４）ガス流量＝９９ｓｃｃｍ
水素希釈ホスフィンガス流量＝１８０ｓｃｃｍ
水素（Ｈ２）ガス流量＝１２２１ｓｃｃｍ
反応室内圧力＝１０５０Ｐａ
上部電極と下部電極の間隔＝１５ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝６０Ｗ
デューティ比＝３０％
正弦波交流波形の周波数＝１ｋＨｚ
上部電極の温度＝２５０℃
下部電極の温度＝２９０℃
【０１４１】
なお、デューティ比とは、パルス周期に対して、上部電極に電圧が掛かっている時間（上部電極に電位が供給されている時間）をいう。すなわち、デューティ比が１００％になると連続放電になる。
【０１４２】
なお、ここで、水素希釈ホスフィンガスとは、ホスフィンガスを水素ガスにより体積比で０．５パーセントまで希釈したガスをいう。
【０１４３】
次に、不純物半導体膜２１０上にレジスト材料により第１のエッチングマスク２１２を形成した。そして、第１のエッチングマスク２１２を用いて、第１の半導体膜２０６、第２の半導体膜２０８及び不純物半導体膜２１０をエッチングして、薄膜積層体２１４を形成した。ここで、該エッチングはＩＣＰにより行った。ここで、エッチングの詳細な条件は以下の通りである。
三塩化ホウ素（ＢＣｌ３）ガス流量＝３６ｓｃｃｍ
四フッ化メタン（ＣＦ４）ガス流量＝３６ｓｃｃｍ
酸素（Ｏ２）ガス流量＝８ｓｃｃｍ
反応室内圧力＝２．０Ｐａ
上部電極と下部電極の間隔＝１２２ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝４５０Ｗ
上部電極と下部電極の間のバイアス電力＝１００Ｗ
上部電極の温度＝１００℃
下部電極の温度＝７０℃
【０１４４】
次に、薄膜積層体２１４に対して酸素プラズマ処理を行った。ここで、プラズマ処理の詳細な条件は以下の通りである。
酸素（Ｏ２）ガス流量＝１００ｓｃｃｍ
反応室内圧力＝０．６７Ｐａ
上部電極と下部電極の間隔＝２００ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝２０００Ｗ
上部電極と下部電極の間のバイアス電力＝３５０Ｗ
上部電極と下部電極の間のバイアス電力周波数＝３．２ＭＨｚ
下部電極の温度＝−１０℃
【０１４５】
その後、第１のエッチングマスク２１２を除去した。
【０１４６】
次に、薄膜積層体２１４を覆って厚さ３００ｎｍの導電膜２１６をスパッタリング法により形成した。導電膜２１６上には、第２のエッチングマスク２１８を形成した。導電膜２１６は、厚さ５０ｎｍのＴｉ層、厚さ２００ｎｍのＡｌ層、厚さ５０ｎｍのＴｉ層が積層された構造とした。
【０１４７】
そして、第２のエッチングマスク２１８を用いて導電膜２１６をエッチングして、第２の導電層２２０を形成しつつ、薄膜積層体２１４の上部もエッチングした。このエッチングは第１の半導体膜２０６により形成される半導体層を露出させない程度に行った。ここで、エッチングの詳細な条件は以下の通りである。
三塩化ホウ素（ＢＣｌ３）ガス流量＝６０ｓｃｃｍ
塩素（Ｃｌ２）ガス流量＝２０ｓｃｃｍ
反応室内圧力＝１．９Ｐａ
上部電極と下部電極の間隔＝１２２ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝４５０Ｗ
上部電極と下部電極の間のバイアス電力＝１００Ｗ
上部電極の温度＝１００℃
下部電極の温度＝７０℃
【０１４８】
ここで、実施例サンプル１乃至実施例サンプル５についてのみ、半導体エッチング用のガスでエッチングを行った。ここで、半導体エッチング用のガスで行ったエッチングの詳細な条件は以下の通りである。
＜実施例サンプル１＞
臭化水素（ＨＢｒ）ガス流量＝１３０ｓｃｃｍ
反応室内圧力＝１．４Ｐａ
上部電極と下部電極の間隔＝１２２ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝５００Ｗ
上部電極と下部電極の間のバイアス電力＝５０Ｗ
上部電極の温度＝１００℃
下部電極の温度＝７０℃
＜実施例サンプル２＞
４フッ化メタン（ＣＦ４）ガス流量＝６０ｓｃｃｍ
反応室内圧力＝１．０Ｐａ
上部電極と下部電極の間隔＝１２２ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝５００Ｗ
上部電極と下部電極の間のバイアス電力＝５０Ｗ
上部電極の温度＝１００℃
下部電極の温度＝７０℃
＜実施例サンプル３＞
臭化水素（ＨＢｒ）ガス流量＝１２５ｓｃｃｍ
酸素（Ｏ２）ガス流量＝５ｓｃｃｍ
反応室内圧力＝１．４Ｐａ
上部電極と下部電極の間隔＝１２２ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝５００Ｗ
上部電極と下部電極の間のバイアス電力＝５０Ｗ
上部電極の温度＝１００℃
下部電極の温度＝７０℃
＜実施例サンプル４＞
臭化水素（ＨＢｒ）ガス流量＝１２５ｓｃｃｍ
４フッ化メタン（ＣＦ４）ガス流量＝５ｓｃｃｍ
反応室内圧力＝１．４Ｐａ
上部電極と下部電極の間隔＝１２２ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝５００Ｗ
上部電極と下部電極の間のバイアス電力＝５０Ｗ
上部電極の温度＝１００℃
下部電極の温度＝７０℃
＜実施例サンプル５＞
臭化水素（ＨＢｒ）ガス流量＝１２０ｓｃｃｍ
４フッ化メタン（ＣＦ４）ガス流量＝５ｓｃｃｍ
酸素（Ｏ２）ガス流量＝５ｓｃｃｍ
反応室内圧力＝１．４Ｐａ
上部電極と下部電極の間隔＝１２２ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝５００Ｗ
上部電極と下部電極の間のバイアス電力＝５０Ｗ
上部電極の温度＝１００℃
下部電極の温度＝７０℃
【０１４９】
次に、酸素（Ｏ２）ガス雰囲気中でアッシングを行った後に第２のエッチングマスク２１８を除去した。ここで、アッシングは反応室内圧力を６６．７Ｐａとして行った。
【０１５０】
次に、第１の半導体層２２２の露出された部分にプラズマ処理を行った。ここで、プラズマ処理の詳細な条件は以下の通りである。
水素（Ｈ２）ガス流量＝８００ｓｃｃｍ
酸素（Ｏ２）ガス流量＝２００ｓｃｃｍ
反応室内圧力＝１２５０Ｐａ
上部電極と下部電極の間隔＝１５ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝６００Ｗ
上部電極の温度＝２５０℃
下部電極の温度＝２９０℃
【０１５１】
次に、第１の半導体層２２２、第２の半導体層２２４、不純物半導体層２２６、第２の導電層２２０を覆って厚さ３００ｎｍの窒化シリコンからなる第２の絶縁層２２８となる絶縁膜をプラズマＣＶＤ法により形成した。ここで、プラズマＣＶＤ法の詳細な条件は以下の通りである。
モノシラン（ＳｉＨ４）ガス流量＝１５ｓｃｃｍ
アンモニア（ＮＨ３）ガス流量＝５００ｓｃｃｍ
窒素（Ｎ２）ガス流量＝１８０ｓｃｃｍ
水素（Ｈ２）ガス流量＝２００ｓｃｃｍ
反応室内圧力＝１００Ｐａ
上部電極と下部電極の間隔＝３０ｍｍ
高周波電力周波数＝１３．５６ＭＨｚ
高周波電力＝２００Ｗ
上部電極の温度＝２５０℃
下部電極の温度＝２９０℃
【０１５２】
次に、該絶縁膜上にエッチングマスクを形成し、該エッチングマスクを用いて該絶縁膜をエッチングして開口部２３０を形成することで、第２の絶縁層２２８を形成した。開口部２３０は、第２の導電層２２０のソース電極またはドレイン電極となる部分と重畳して形成した。
【０１５３】
次に、第２の絶縁層２２８上に厚さ５０ｎｍの第３の導電層２３２となる導電膜をスパッタリング法により形成した。ここでは、導電膜としてＩＴＯ膜を用いた。その後、該導電膜上にエッチングマスクを形成してエッチングを行い、第３の導電層２３２を形成した。
【０１５４】
以上のように形成した実施例サンプル１乃至実施例サンプル５及び比較例サンプルのＩｄｓ−Ｖｇｓカーブを取得した。図８（Ａ）は、実施例サンプル１について取得したＩｄｓ−Ｖｇｓカーブを示し、図８（Ｂ）は、実施例サンプル２について取得したＩｄｓ−Ｖｇｓカーブを示し、図９（Ａ）は、実施例サンプル３について取得したＩｄｓ−Ｖｇｓカーブを示し、図９（Ｂ）は、実施例サンプル４について取得したＩｄｓ−Ｖｇｓカーブを示し、図１０は、実施例サンプル５について取得したＩｄｓ−Ｖｇｓカーブを示す。図１１は、比較例サンプル１について取得したＩｄｓ−Ｖｇｓカーブを示す。
【０１５５】
ここで、Ｉｄｓは、ソース電極とドレイン電極の間を流れる電流（ドレイン電流）であり、Ｖｇｓは、ソース電極の電位を基準としたゲート電極の電位との電位差（ゲート電圧）である。
【０１５６】
また、実施例サンプル１乃至実施例サンプル５及び比較例サンプルのオン電流、オフ電流、電界効果移動度を表１に示す。
【０１５７】
【表１】
【０１５８】
なお、Ｉｏｎ（Ｖｇ＝１５Ｖ）はゲート電圧Ｖｇが１５Ｖのときのオン電流であり、Ｉｏｆｆ（最小値）はオフ電流の最小値であり、Ｉｏｆｆ（Ｖｇ＝最小値におけるＶｇ−１０Ｖ）は、「ゲート電圧Ｖｇが、オフ電流の最小値におけるゲート電圧よりも１０Ｖ小さいとき」のオフ電流であり、μＦＥ＿ｓａｔ．は電界効果移動度である。
【０１５９】
以上、本実施の形態にて説明したように、本発明の一態様である半導体装置の作製方法を適用することで、オフ電流を小さくし、電界効果移動度を向上させることができる。
【符号の説明】
【０１６０】
１０２ 第１の工程
１０４ 第２の工程
１０６ 第３の工程
１０８ 第４の工程
１１０ 第５の工程
１１２ 第６の工程
１１４ 第７の工程
１１６ 第８の工程
１１８ 第９の工程
１２０ 第１０の工程
１２２ 第１１の工程
１２４ 第１２の工程
１２６ 第１３の工程
１２８ 点線
２００ 基板
２０２ 第１の導電層
２０４ 第１の絶縁層
２０６ 第１の半導体膜
２０８ 第２の半導体膜
２１０ 不純物半導体膜
２１２ 第１のエッチングマスク
２１４ 薄膜積層体
２１６ 導電膜
２１８ 第２のエッチングマスク
２２２ 第１の半導体層
２２０ 第２の導電層
２２４ 第２の半導体層
２２６ 不純物半導体層
２２８ 第２の絶縁層
２３０ 開口部
２３２ 第３の導電層
３００Ａ ゲート
３００Ｂ ゲート
３００Ｃ ゲート
３００Ｄ ゲート
３０２Ａ 配線
３０２Ｂ 配線
３０２Ｃ 配線
３０２Ｄ 配線
３０４Ａ 電極
３０４Ｂ 電極
３０４Ｃ 電極
３０４Ｄ 電極
３０６Ａ 電極
３０６Ｂ 電極
３０６Ｃ 電極
３０６Ｄ 電極
３０８Ａ バックゲート
３０８Ｂ バックゲート
３０８Ｃ バックゲート
３０８Ｄ バックゲート
３１０Ａ 開口部
３１０Ｂ 開口部
３１０Ｃ 開口部
３１０Ｄ 開口部
３１２ 開口部
４００ 電子書籍
４０１ 筐体
４０３ 筐体
４０５ 表示部
４０６ 光電変換装置
４０７ 表示部
４０８ 光電変換装置
４１１ 軸部
４２１ 電源
４２３ 操作キー
４２５ スピーカ
５００ テレビジョン装置
５０１ 筐体
５０３ 表示部
５０５ スタンド
５０７ 表示部
５０９ 操作キー
５１０ リモコン操作機
５２０ デジタルフォトフレーム
５２１ 筐体
５２３ 表示部
５４１ 上部筐体
５４２ 下部筐体
５４３ 表示部
５４４ キーボード
５４５ 外部接続ポート
５４６ ポインティングデバイス
５４７ 表示部
【特許請求の範囲】
【請求項１】
基板上のゲート電極層を覆って設けられたゲート絶縁層上に半導体膜を形成し、
前記半導体膜上に第１のエッチングマスクを位置選択的に形成し、
前記第１のエッチングマスクと重畳していない部分の前記半導体膜を除去して島状に加工することで半導体層を形成し、
前記第１のエッチングマスクを除去し、
前記半導体層上に導電膜を形成し、
前記導電膜上に第２のエッチングマスクを位置選択的に形成し、
前記基板を反応室に搬入し、
少なくとも前記導電膜を塩素系ガスにより加工してソース電極及びドレイン電極層を形成し、
前記反応室に臭化水素ガス及び４フッ化メタンガスの少なくともいずれか一方を導入し、
前記反応室で、半導体エッチング用のガスでエッチングを行い、
前記基板を前記反応室から搬出し、その後前記第２のエッチングマスクを除去することを特徴とする半導体装置の作製方法。
【請求項２】
基板上のゲート電極層を覆って設けられたゲート絶縁層上に結晶性半導体膜を形成し、
前記結晶性半導体膜上に非晶質半導体膜を形成し、
前記非晶質半導体膜上に不純物半導体膜を形成し、
前記不純物半導体膜上に第１のエッチングマスクを位置選択的に形成し、
前記第１のエッチングマスクと重畳していない部分の前記結晶性半導体膜、前記非晶質半導体膜及び前記不純物半導体膜を除去して島状に加工することで薄膜積層体を形成し、
前記第１のエッチングマスクを除去し、
前記薄膜積層体上に導電膜を形成し、
前記導電膜上に第２のエッチングマスクを位置選択的に形成し、
前記基板を反応室に搬入し、
少なくとも前記導電膜を塩素系ガスにより加工してソース電極及びドレイン電極層を形成し、
前記反応室に臭化水素ガス及び４フッ化メタンガスの少なくともいずれか一方を導入し、
前記反応室で、半導体エッチング用のガスでエッチングを行い、
前記基板を前記反応室から搬出し、その後前記第２のエッチングマスクを除去することを特徴とする半導体装置の作製方法。
【請求項３】
請求項１または請求項２において、
前記反応室には臭化水素ガス及び４フッ化メタンガスの双方を導入することを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記第２のエッチングマスクの除去後に保護絶縁層を形成し、
前記ソース電極と前記ドレイン電極の間と重畳して前記保護絶縁層上にバックゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記第２のエッチングマスクを除去する直前に、酸素プラズマ処理を行うことを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記塩素系ガスは、三塩化ホウ素ガスと塩素ガスの混合ガスであることを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記第２のエッチングマスクを除去した直後に、水素ガスと酸素ガスの混合ガスによるプラズマ処理を行うことを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記結晶性半導体膜は、微結晶半導体膜であることを特徴とする半導体装置の作製方法。
【請求項９】
請求項８において、
前記微結晶半導体膜は微結晶シリコンであり、
前記非晶質半導体膜は非晶質シリコンであることを特徴とする半導体装置の作製方法。
【請求項１】
基板上のゲート電極層を覆って設けられたゲート絶縁層上に半導体膜を形成し、
前記半導体膜上に第１のエッチングマスクを位置選択的に形成し、
前記第１のエッチングマスクと重畳していない部分の前記半導体膜を除去して島状に加工することで半導体層を形成し、
前記第１のエッチングマスクを除去し、
前記半導体層上に導電膜を形成し、
前記導電膜上に第２のエッチングマスクを位置選択的に形成し、
前記基板を反応室に搬入し、
少なくとも前記導電膜を塩素系ガスにより加工してソース電極及びドレイン電極層を形成し、
前記反応室に臭化水素ガス及び４フッ化メタンガスの少なくともいずれか一方を導入し、
前記反応室で、半導体エッチング用のガスでエッチングを行い、
前記基板を前記反応室から搬出し、その後前記第２のエッチングマスクを除去することを特徴とする半導体装置の作製方法。
【請求項２】
基板上のゲート電極層を覆って設けられたゲート絶縁層上に結晶性半導体膜を形成し、
前記結晶性半導体膜上に非晶質半導体膜を形成し、
前記非晶質半導体膜上に不純物半導体膜を形成し、
前記不純物半導体膜上に第１のエッチングマスクを位置選択的に形成し、
前記第１のエッチングマスクと重畳していない部分の前記結晶性半導体膜、前記非晶質半導体膜及び前記不純物半導体膜を除去して島状に加工することで薄膜積層体を形成し、
前記第１のエッチングマスクを除去し、
前記薄膜積層体上に導電膜を形成し、
前記導電膜上に第２のエッチングマスクを位置選択的に形成し、
前記基板を反応室に搬入し、
少なくとも前記導電膜を塩素系ガスにより加工してソース電極及びドレイン電極層を形成し、
前記反応室に臭化水素ガス及び４フッ化メタンガスの少なくともいずれか一方を導入し、
前記反応室で、半導体エッチング用のガスでエッチングを行い、
前記基板を前記反応室から搬出し、その後前記第２のエッチングマスクを除去することを特徴とする半導体装置の作製方法。
【請求項３】
請求項１または請求項２において、
前記反応室には臭化水素ガス及び４フッ化メタンガスの双方を導入することを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記第２のエッチングマスクの除去後に保護絶縁層を形成し、
前記ソース電極と前記ドレイン電極の間と重畳して前記保護絶縁層上にバックゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記第２のエッチングマスクを除去する直前に、酸素プラズマ処理を行うことを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記塩素系ガスは、三塩化ホウ素ガスと塩素ガスの混合ガスであることを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記第２のエッチングマスクを除去した直後に、水素ガスと酸素ガスの混合ガスによるプラズマ処理を行うことを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記結晶性半導体膜は、微結晶半導体膜であることを特徴とする半導体装置の作製方法。
【請求項９】
請求項８において、
前記微結晶半導体膜は微結晶シリコンであり、
前記非晶質半導体膜は非晶質シリコンであることを特徴とする半導体装置の作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１２−１６９６０１（Ｐ２０１２−１６９６０１Ａ）
【公開日】平成２４年９月６日（２０１２．９．６）
【国際特許分類】
【出願番号】特願２０１２−１１６１２（Ｐ２０１２−１１６１２）
【出願日】平成２４年１月２４日（２０１２．１．２４）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２４年９月６日（２０１２．９．６）
【国際特許分類】
【出願日】平成２４年１月２４日（２０１２．１．２４）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]