ワイドバンドギャップ半導体材料
（ＡｌＮ）x（ＳｉＣ）(1-x)のような金属―有機アロイ薄膜の上に、バッファーなしに、半導体結晶を成長させる基板及び方法が開示されている。出発材料としてＡｌＮとＳｉＣ粉末を用いた蒸着法により、ＳｉＣ基板の上に（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜は形成されることができる。（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜は、ＧａＮまたはＳｉＣのエピタキシャル成長のためのより良い格子整合を与え、よりよい格子整合と相性によりエピタキシャルに成長されたＧａＮにおける欠陥を減少させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的には半導体材料に関し、更に詳しくは、高い特性に改良されたＳｉＣ及びＧａＮ薄膜成長のための結晶基板を製造する方法に関する。
【背景技術】
【０００２】
現代の電子デバイスの発展は、これらデバイスに使用される半導体材料の特性について、常に増加する要求をしている。しかし、今日の技術で製造されたエピタキシャル成長の半導体結晶にはかなり欠陥があり、この結晶を使用するデバイスの性能と信頼性に逆効果を及ぼしている。
【０００３】
エピタキシャル成長の半導体結晶の貧弱な特性は、一般的には、格子が整合しかつ化学的に整合した基板が入手困難であることによる。基板や基礎をなす層の結晶組成が薄膜に反映されるように、薄膜が基板や基礎をなす層の上に成長される時、このように成長された薄膜は、異なる半導体材料から形成された層の間の界面での微構造的な不連続を見せる。薄膜の厚さは基板の厚さよりもかなり小さいので、薄膜と基板の間の格子定数の相違が、薄膜にひずみや欠陥の発生を生じる。
【０００４】
例えば、窒化ガリウム（ＧａＮ）のような窒化物半導体の結晶が、シリコン（Ｓｉ）や類似のものからなる出発基板の上に成長し、その次に標準の温度に冷却された時、熱膨張係数や格子定数の違いより引き起こされるひずみのために、窒化物半導体層に多数の転位やクラックが発生する。もし、多数の転位やクラックが成長層（窒化物半導体層）に起こると、薄膜がその成長層の上にエピタキシャルに形成する際、格子欠陥、多数の転位、変形、クラック等々が薄膜に発生する。このことは、薄膜の特性の劣化を引き起こす。
【０００５】
格子整合を改善するため、バッファー層が基板の上に形成され、その後、半導体の結晶がバッファー層の上に成長される。バッファー層は、結晶における基板表面での欠陥という逆効果を低減することができ、基板に含まれる格子欠陥の伝播を減少させることが出来る。しかし、いくつかのケースでは、基板とバッファー層の界面での微細構造の不連続のために、欠陥がその界面に新たに発生する。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従って、結晶欠陥密度が減少され、エピタキシャル成長された化合物半導体薄膜を望む要求が生じている。
【課題を解決するための手段】
【０００７】
（発明の概要）
本発明の一つの観点は、ワイドバンドギャップ半導体結晶を製造する方法に関する。この方法は、金属―有機アロイ薄膜の上に、蒸着法で半導体材料を堆積するステップからなる。この半導体材料は、窒化物、炭化物、又は、ダイヤモンドであり、ここで、このアロイは（ＡｌＮ）x（ＳｉＣ）(1-x)あるいはＳｉxＧｅ(1-x)Ｃであり、ここで０＜ｘ＜１である。
【０００８】
１つの具体例によれば、アロイ薄膜は、ＧａＮやＳｉＣのエピタキシャル成長のための良い格子整合を与え、エピタキシャルに成長されたＧａＮやＳｉＣの薄膜の欠陥を減少させる。
【０００９】
１つの具体例によれば、この方法は、半導体材料を堆積する前の基板上に蒸着法でアロイ薄膜を形成するステップをさらに含む。
【００１０】
別の具体例によれば、この方法は、金属―有機アロイ薄膜を形成する前に、基板をドープするステップをさらに含む。
【００１１】
別の具体例によれば、ＡｌＮやＳｉＣは、アロイ薄膜の上に、物理気相輸送（ＰＶＴ）、改良型ＰＶＴ（ＡＰＶＴ）又は化学気相堆積（ＣＶＤ）により堆積される。
【００１２】
別の具体例によれば、アロイ薄膜は、物理気相輸送（ＰＶＴ）、改良型ＰＶＴ（ＡＰＶＴ）又は化学気相堆積（ＣＶＤ）により形成される。
【００１３】
本発明の別の観点は、ＡｌＮリッチな（ＡｌＮ）x（ＳｉＣ）(1-x)のアロイ薄膜を基板の上に製造する方法に関する。この方法は、出発材料としてＡｌＮとＧａＮ粉末を用い、１００トール以下のバックグラウンド圧力下でＰＶＴプロセスにより、（ＡｌＮ）x（ＳｉＣ）(1-x)のアロイ薄膜を形成するために、基板の上にＡｌＮとＳｉＣを堆積させるステップを含む。
【００１４】
本発明の別の観点は、ＳｉＣリッチな（ＡｌＮ）x（ＳｉＣ）(1-x)のアロイ薄膜を基板の上に製造する方法に関する。この方法は、出発材料としてＡｌＮとＧａＮ粉末を用い、４００−５００トールのバックグラウンド圧力下で、ＰＶＴプロセスにより、（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜を形成するために、基板の上にＡｌＮとＳｉＣを堆積させるステップを含む。
【００１５】
本発明の更に別の観点は、本発明の方法により製造したＡｌＮとＳｉＣの結晶に関する。
【図面の簡単な説明】
【００１６】
【図１】図１は、基板上に形成された金属―有機アロイ薄膜の上に、半導体結晶を成長させる方法を図式的に示す。
【図２】図２は、アクシス（ａｘｉｓ）ＳｉＣウェハーの上の（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜の写真である。
【図３】図３は、（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜のロッキングカーブである。
【図４】図４は、（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜のω―２０スキャンである。
【図５】図５は、（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜の結晶傾きを決定するための逆空間マップである。
【図６】図６は、（ＡｌＮ）x（ＳｉＣ）(1-x)の基板上に成長されたＧａＮ薄膜の形態を示す。
【図７】図７は、（ＡｌＮ）x（ＳｉＣ）(1-x)の基板上に成長されたＧａＮ薄膜のホトルミネセンスを示す。
【発明を実施するための形態】
【００１７】
図１は、金属−有機アロイ薄膜の上に半導体材料を成長させるプロセス１００を図式的に示す。このプロセスは、基板１１０上に金属―有機アロイ薄膜１２０を成長させ、そして金属―有機アロイ薄膜１２０上に目標の結晶１３０をエピタキシャルに成長させるステップを含む。
【００１８】
基板
基板１１０は、種々の変形（結晶多形）の、炭素、シリコン、又はシリコン・カーバイド（ＳｉＣ）の結晶であってもよい。ＳｉＣの例は、これらに限るものではないが、３Ｃ−ＳｉＣ（立方体単位格子、閃亜鉛鉱）、２Ｈ−ＳｉＣ，４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ（六方晶系単位格子、ウルツ鉱）、１５Ｒ−ＳｉＣ（斜方六面体単位格子）、２１Ｒ−ＳｉＣ，２４Ｒ−ＳｉＣ，及び２７Ｒ−ＳｉＣを含む。成長表面はアクシス（ａｘｉｓ）からはずれていてもよいし、アクシス（ａｘｉｓ）の上であってもいい。１つの例によれば、基板１１０は＜００１＞６ＨＳｉＣである。別の例によれば、基板１１０はアクシス（ａｘｉｓ）上＜００１＞６ＨＳｉＣである。
【００１９】
基板１１０は、ドープされたＳｉＣでもいい。ドープされたＳｉＣの例は、これらに限るものではないが、窒素がドープされたＳｉＣのようにｎ型にドープされたＳｉＣ及びＡｌ、Ｂ，Ｇａ，Ｓｃ，Ｐ，Ｆｅ，及びＶａでドープされたＳｉＣのようにｐ型ＳｉＣを含む。ドーパントは、エピタキシの間か、イオン注入によって導入されてもよい。１つの例によれば、アンモニア（ＮＨ３）またはトリメチル・アルミニウム（ＴＭＡ）が、ＣＶＤによる、それぞれ、ｎ型またはｐ型ドープのためのドーパント源として利用される。Ｐｄセルで精製された水素ガスがキャリアとして使用される。窒素またはアルゴンのような不活性ガスの圧力の下、１−５００トール、望ましくは５−１００トール、更に望ましくは１０−２０トールの圧力の下で、ＣＶＤはなされる。約１６００℃から約２３００℃の温度範囲、望ましくは約１８００℃から約２１００℃の温度範囲、更に望ましくは約１９００℃から約２０００℃の温度範囲で、ＣＶＤはなされる。
【００２０】
金属―有機アロイ
蒸着技術を使って、アロイ１２０は、基板１１０上にエピタキシャル成長させる。蒸着技術を使えば、結晶を融点以下の温度で成長させるという利点がある。蒸着技術の例は、これらに限るものではないが、物理気相輸送（ＰＶＴ）、改良型ＰＶＴ（ＡＰＶＴ）又は化学気相堆積（ＣＶＤ）を含む。ＰＶＴプロセスにおいて、材料の蒸気圧は、結晶が過飽和の蒸気から効率よく成長できる十分高い値に維持される。ＡＰＶＴプロセスにおいて、結晶のその場合成と成長は同時に起こる。
【００２１】
ＣＶＤプロセスでは、ガス相から固体材料を積層するために、化学反応が利用される。ＣＶＤは、大気圧化学蒸着（ＡＰＣＶＤ）、低圧化学蒸着（ＬＰＣＶＤ）、高圧化学蒸着（ＨＴＣＶＤ）、有機金属化学蒸着（ＭＯＣＶＤ）、プラズマ・アシスト化学蒸着（ＰＡＣＶＤ）またはプラズマ化学蒸着（ＰＥＣＶＤ）、レーザー化学蒸着（ＬＣＶＤ）、光化学蒸着（ＬＣＶＤ）、ホットワイヤＣＶＤ（ＨＷＣＶＤ）、化学気相含浸法（ＣＶＩ）及び化学ビームエピタキシ（ＣＢＥ）、並びにハイドライド気相成長（ＨＶＰＥ）を含む。
【００２２】
アロイ１２０は、ＡｌＮとＳｉＣ粉末またはＧｅＣとＳｉＣ粉末のような２つまたはそれ以上の出発材料から製造される。１つの例によれば、（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ（ここで０＜ｘ＜１である）は、ＳｉＣとＡｌＮ粉末を使ってＰＶＴかＡＰＶＴで製造される。ＰＶＴは、窒素またはアルゴンのようなガスの圧力の下、１−５００トールの圧力範囲で、約１６００℃−約２１００℃の温度範囲、望ましくは約１７００℃−約２０００℃の温度範囲、更に望ましくは約１８００℃−約１９００℃の温度範囲で、なされる。
【００２３】
（ＡｌＮ）x（ＳｉＣ）(1-x)アロイのＡｌＮ対ＳｉＣの比率は、ＡｌＮとＳｉＣ粉末のＡｌＮ対ＳｉＣの比率と同様に、蒸着プロセスのバックグラウンド圧力によっても決定される。異なるＡｌＮ対ＳｉＣの比率を有する（ＡｌＮ）x（ＳｉＣ）(1-x)アロイは、出発材料（すなわち、ＡｌＮとＳｉＣ粉末）のＡｌＮ対ＳｉＣの比率を調節し、バックグラウンド圧力を変化させることにより得ることができる。例えば、ＡｌＮとＳｉＣ粉末の１：１の混合物からなる出発材料を用いると、低いバックグラウンド圧力（例えば、５０−１５０トール）で形成された（ＡｌＮ）x（ＳｉＣ）(1-x)アロイは、Ａｌリッチのアロイ（ｘ≧７）になる傾向があり、高いバックグラウンド圧力（例えば、４００−５００トール）で形成された（ＡｌＮ）x（ＳｉＣ）(1-x)アロイは、ＳｉＣリッチのアロイ（ｘ≦０．５）になる傾向がある。
【００２４】
ＡｌＮ対ＳｉＣの比率は、ＧａＮの格子定数及び（ＡｌＮ）x（ＳｉＣ）(1-x)アロイのバンドギャップのような、格子パラメータを決定する。例えば、Ａｌリッチの（ＡｌＮ）x（ＳｉＣ）(1-x)アロイは、ＡｌＮの格子定数及びバンドギャップに近い格子定数及びバンドギャップを有する。一方、ＳｉＣリッチの（ＡｌＮ）x（ＳｉＣ）(1-x)アロイは、ＳｉＣの格子定数及びバンドギャップに近い格子定数及びバンドギャップを有する。従って、出発材料におけるＡｌＮ対ＳｉＣの比率及び蒸着のバックグラウンド圧力は、（ＡｌＮ）x（ＳｉＣ）(1-x)アロイの対象とする用途に基づいて選択される。
【００２５】
例えば、もし（ＡｌＮ）x（ＳｉＣ）(1-x)アロイがＧａＮ結晶を成長させるために基板として使用された場合には、ＡｌＮはＧａＮへの良い格子整合を与えるので、高いＡｌＮ対ＳｉＣの比率が望ましい。ＳｉＣ、ＧａＮ及びＡｌＮへの格子定数は、３．０７３°Ａ，３．１８９°Ａ，及び、３．１１２°Ａである。ＡｌＮの濃度を増加することによって、格子パラメータはＧａＮの格子パラメータに近くなり、従って、より良いエピタキシ成長が可能になる。１つの例では、元の粉末中のＡｌＮ対ＳｉＣの比率は、１：１から５：１の範囲にあり、バックグラウンド圧力は１−２００トールの範囲にある。
【００２６】
他方、もし（ＡｌＮ）x（ＳｉＣ）(1-x)アロイがＳｉＣ結晶を成長させるために使用された場合には、低いＡｌＮ対ＳｉＣの比率が望ましい。１つの例では、元の粉末中のＡｌＮ対ＳｉＣの比率は、１：５から１：１の範囲にあり、バックグラウンド圧力は３００−５００トールの範囲にある。
【００２７】
他の例では、（ＡｌＮ）x（ＳｉＣ）(1-x)アロイは、ＳｉＣウェハー上に、ＭＯＣＶＤにより製造される。ＭＯＣＶＤプロセスによれば、１６００℃−２１００℃の範囲の動作温度を一般的に必要とするＰＶＴプロセスと比較してより低い動作温度（１０００℃−１３００℃）が可能となる。
【００２８】
他の例によれば、（ＡｌＮ）x（ＳｉＣ）(1-x)アロイは、非常に高い温度のＣＶＤを必要とするダイヤモンド薄膜を成長するために使用される。
【００２９】
他の例によれば、そのアロイ薄膜は、ヘキサメチルジシリザン（ＨＭＤＳ）を使ったＣＶＤとＭＯＣＶＤにより成長させることができる。ＨＭＤＳによれば、低い温度での成長が可能になる。ＨＭＤＳは低い温度で分解するので、アンモニアは、窒素を供給するための養分として使用することができ、アルミニウム源としてトリメチルアルミニウム（ＴＭＡ）が利用できる。
【００３０】
他の例によれば、ＳｉxＧｅ(1-x)Ｃ/ＳｉＣと（ＡｌＮ）x（ＳｉＣ）(1-x)のアロイが、ＰＶＤとＳｉＣヘテロ構造デバイスのための他の方法を使って製造される。
【００３１】
目標の結晶
目標の結晶１３０は、広いバンドバンドギャップの半導体材料の結晶である。目標の結晶１３０の例は、これらに限るものではないが、ＧａＮ，ＳｉＣ及びダイヤモンドである。ＰＶＴ，ＡＰＶＴ、またはＣＶＤのような蒸着法を使用して、目標の結晶１３０は、アロイ薄膜１２０上に成長させることができる。ＳｉＣまたはＳｉウェハー上にＧａＮとＳｉＣを成長する従来のプロセスと比較して、このアロイはより大きい熱的伝導性、より大きいバンドギャップ、より良い格子整合、より良い核生成の制御、そして、従ってより良い結晶の品質を与える。
【００３２】
本発明の別の観点は、本発明で説明された方法を用いて（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜上に成長された、ＧａＮとＳｉＣ結晶に関する。一つの例によれば、ＳｉＣ基板上に形成されたＡｌＮリッチの（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜上にＧａＮ結晶がＰＶＴによりエピタキシに成長される。別の例によれば、ＳｉＣ基板上に形成されたＳｉＣリッチの（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜上にＳｉＣ結晶がＰＶＴによりエピタキシに成長される。ここで使用された、”ＡｌＮリッチの（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ”という用語は、ｘ≧０．７の（ＡｌＮ）x（ＳｉＣ）(1-x)アロイを言い、一方、”ＳｉＣリッチの（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ”という用語は、ｘ≦０．５の（ＡｌＮ）x（ＳｉＣ）(1-x)アロイを言う。
【００３３】
本発明の更に別の観点は、蒸着法により基板上に製造されたＡｌＮリッチ及びＳｉＣリッチの（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜に関する。１つの例によれば、ＡｌＮリッチの（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜が、１−１００トールのバックグラウンド圧力の下でＡｌＮとＳｉＣ粉末を用いて、ＳｉＣ基板上にＰＶＴにより製造される。別の例によれば、ＳｉＣリッチの（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜が、４００−５００トールのバックグラウンド圧力の下でＡｌＮとＳｉＣ粉末を用いて、ＳｉＣ基板上にＰＶＴにより製造される。
【００３４】
実施例
実施例１：ドープされたＳｉＣ結晶の製造。
ＳｉＣ結晶が、ＰＶＤプロセスにおいて元素またはアロイでドープされた。事前の成長条件は表１にリストされている。
【００３５】
表１：ドープされたＳｉＣ結晶のための予備の成長条件
【表１】
【００３６】
Ｘ線ロッキングカーブが結晶品質を決定するために使用される。このドープされた結晶の半値全幅は、純粋なＳｉＣ結晶よりも少し高い。
【００３７】
実施例２：アクシス（ａｘｉｓ）ＳｉＣウェハー上の（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜の成長
（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜が、ＡｌＮとＳｉＣ粉末を用いアクシス（ａｘｉｓ）６Ｈ−ＳｉＣ（００１）上に成長された、その粒子サイズは５−１０μｍの範囲であり、純度は金属に関し９９．９９％であった。予備の成長条件を表２に示す。
【００３８】
表２：アクシス（ａｘｉｓ）ＳｉＣウェハー上に（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜の事前の成長条件
【表２】
【００３９】
実施例３：アクシス（ａｘｉｓ）ＳｉＣウエハー上に成長された（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜の特徴づけ
図３に示すように、この実験で得られた（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ試料は、連続的で高品質な薄膜の広大な領域を含んでいた。図４は、（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜のロッキングカーブである。このＸ線ロッキングカーブは、良い結晶化度を示す小さい値を示す。
【００４０】
図５は、（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜のω―２０スキャンを示す。理論上の２θは、純粋のＡｌＮ（００２）反射とＳｉＣ（００６）反射の間の１５１５．９６秒である。測定された２θは、１２４２．９８秒である。これらのデータは、（ＡｌＮ）x（ＳｉＣ）(1-x)アロイが、約８０％のＡｌＮと約２０％のＳｉＣであり、すなわち、ｘ＝０．８であることを示す。
【００４１】
図６は、（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜の結晶の傾きを決定するための逆空間マップである。オメガＲｅｌアクシス（ａｘｉｓ）に沿って分けられたピークは、このアロイ薄膜が、正常なＳｉＣ基板表面から２５４．９アーク秒（Δω＝０．０７０８°）傾いていることを示唆する。
【００４２】
実施例４：（ＡｌＮ）x（ＳｉＣ）(1-x)基板上におけるＧａＮ薄膜の成長
ＧａＮは、一般的にＳｉＣ上にＡｌＮのようなバッファー薄膜を使用することによりＳｉＣ上に成長される。しかし、ＡｌＮのバッファーは、完全な結晶性ではない。この例では、ＡｌＮのバッファー層は使用しない。ＧａＮは、ＭＯＣＶＤプロセスにより、（ＡｌＮ）x（ＳｉＣ）(1-x)基板上に直接に成長させた。（ＡｌＮ）x（ＳｉＣ）(1-x)基板上に成長されたＧａＮの形態を図６に示す。
【００４３】
図７に（ＡｌＮ）x（ＳｉＣ）(1-x)基板上に成長させたＧａＮ薄膜のホトルミネセンスを示す。ＧａＮ結晶は、３６３．９ｎｍか３．４ｅＶでバンド端発光を有し、７．８ｎｍか７２ｍｅＶで半値全幅（ＦＷＨＭ）となる。この値は、ＡｌＮバッファーがＧａＮ成長のために使用されるときの高コストでかつ複雑なプロセスに非常に匹敵するものである。
【００４４】
また、（ＡｌＮ）x（ＳｉＣ）(1-x)は、ダイヤモンド薄膜を成長するための優れた基板である。この基板は、Ｓｉウェハーと比較して非常に高い温度でも安定しているので、ＣＶＤ，ＰＥＣＶＤおよび高温プロセスにより高温を必要とする基板が用いられるダイヤモンド薄膜成長が可能である。
【００４５】
上記の議論は、本発明の多くの例示の方法及び例を開示し説明している。この技術に詳しい人に理解されるであろうから、本発明は、その精神または本質的な特徴を逸脱しなければ、他の特定の形態で具体化されてもよい。従って、本発明の開示は、以下の特許請求の範囲で説明した発明の範囲を限定しない実例であることを意図している。
【技術分野】
【０００１】
本発明は、一般的には半導体材料に関し、更に詳しくは、高い特性に改良されたＳｉＣ及びＧａＮ薄膜成長のための結晶基板を製造する方法に関する。
【背景技術】
【０００２】
現代の電子デバイスの発展は、これらデバイスに使用される半導体材料の特性について、常に増加する要求をしている。しかし、今日の技術で製造されたエピタキシャル成長の半導体結晶にはかなり欠陥があり、この結晶を使用するデバイスの性能と信頼性に逆効果を及ぼしている。
【０００３】
エピタキシャル成長の半導体結晶の貧弱な特性は、一般的には、格子が整合しかつ化学的に整合した基板が入手困難であることによる。基板や基礎をなす層の結晶組成が薄膜に反映されるように、薄膜が基板や基礎をなす層の上に成長される時、このように成長された薄膜は、異なる半導体材料から形成された層の間の界面での微構造的な不連続を見せる。薄膜の厚さは基板の厚さよりもかなり小さいので、薄膜と基板の間の格子定数の相違が、薄膜にひずみや欠陥の発生を生じる。
【０００４】
例えば、窒化ガリウム（ＧａＮ）のような窒化物半導体の結晶が、シリコン（Ｓｉ）や類似のものからなる出発基板の上に成長し、その次に標準の温度に冷却された時、熱膨張係数や格子定数の違いより引き起こされるひずみのために、窒化物半導体層に多数の転位やクラックが発生する。もし、多数の転位やクラックが成長層（窒化物半導体層）に起こると、薄膜がその成長層の上にエピタキシャルに形成する際、格子欠陥、多数の転位、変形、クラック等々が薄膜に発生する。このことは、薄膜の特性の劣化を引き起こす。
【０００５】
格子整合を改善するため、バッファー層が基板の上に形成され、その後、半導体の結晶がバッファー層の上に成長される。バッファー層は、結晶における基板表面での欠陥という逆効果を低減することができ、基板に含まれる格子欠陥の伝播を減少させることが出来る。しかし、いくつかのケースでは、基板とバッファー層の界面での微細構造の不連続のために、欠陥がその界面に新たに発生する。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従って、結晶欠陥密度が減少され、エピタキシャル成長された化合物半導体薄膜を望む要求が生じている。
【課題を解決するための手段】
【０００７】
（発明の概要）
本発明の一つの観点は、ワイドバンドギャップ半導体結晶を製造する方法に関する。この方法は、金属―有機アロイ薄膜の上に、蒸着法で半導体材料を堆積するステップからなる。この半導体材料は、窒化物、炭化物、又は、ダイヤモンドであり、ここで、このアロイは（ＡｌＮ）x（ＳｉＣ）(1-x)あるいはＳｉxＧｅ(1-x)Ｃであり、ここで０＜ｘ＜１である。
【０００８】
１つの具体例によれば、アロイ薄膜は、ＧａＮやＳｉＣのエピタキシャル成長のための良い格子整合を与え、エピタキシャルに成長されたＧａＮやＳｉＣの薄膜の欠陥を減少させる。
【０００９】
１つの具体例によれば、この方法は、半導体材料を堆積する前の基板上に蒸着法でアロイ薄膜を形成するステップをさらに含む。
【００１０】
別の具体例によれば、この方法は、金属―有機アロイ薄膜を形成する前に、基板をドープするステップをさらに含む。
【００１１】
別の具体例によれば、ＡｌＮやＳｉＣは、アロイ薄膜の上に、物理気相輸送（ＰＶＴ）、改良型ＰＶＴ（ＡＰＶＴ）又は化学気相堆積（ＣＶＤ）により堆積される。
【００１２】
別の具体例によれば、アロイ薄膜は、物理気相輸送（ＰＶＴ）、改良型ＰＶＴ（ＡＰＶＴ）又は化学気相堆積（ＣＶＤ）により形成される。
【００１３】
本発明の別の観点は、ＡｌＮリッチな（ＡｌＮ）x（ＳｉＣ）(1-x)のアロイ薄膜を基板の上に製造する方法に関する。この方法は、出発材料としてＡｌＮとＧａＮ粉末を用い、１００トール以下のバックグラウンド圧力下でＰＶＴプロセスにより、（ＡｌＮ）x（ＳｉＣ）(1-x)のアロイ薄膜を形成するために、基板の上にＡｌＮとＳｉＣを堆積させるステップを含む。
【００１４】
本発明の別の観点は、ＳｉＣリッチな（ＡｌＮ）x（ＳｉＣ）(1-x)のアロイ薄膜を基板の上に製造する方法に関する。この方法は、出発材料としてＡｌＮとＧａＮ粉末を用い、４００−５００トールのバックグラウンド圧力下で、ＰＶＴプロセスにより、（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜を形成するために、基板の上にＡｌＮとＳｉＣを堆積させるステップを含む。
【００１５】
本発明の更に別の観点は、本発明の方法により製造したＡｌＮとＳｉＣの結晶に関する。
【図面の簡単な説明】
【００１６】
【図１】図１は、基板上に形成された金属―有機アロイ薄膜の上に、半導体結晶を成長させる方法を図式的に示す。
【図２】図２は、アクシス（ａｘｉｓ）ＳｉＣウェハーの上の（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜の写真である。
【図３】図３は、（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜のロッキングカーブである。
【図４】図４は、（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜のω―２０スキャンである。
【図５】図５は、（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜の結晶傾きを決定するための逆空間マップである。
【図６】図６は、（ＡｌＮ）x（ＳｉＣ）(1-x)の基板上に成長されたＧａＮ薄膜の形態を示す。
【図７】図７は、（ＡｌＮ）x（ＳｉＣ）(1-x)の基板上に成長されたＧａＮ薄膜のホトルミネセンスを示す。
【発明を実施するための形態】
【００１７】
図１は、金属−有機アロイ薄膜の上に半導体材料を成長させるプロセス１００を図式的に示す。このプロセスは、基板１１０上に金属―有機アロイ薄膜１２０を成長させ、そして金属―有機アロイ薄膜１２０上に目標の結晶１３０をエピタキシャルに成長させるステップを含む。
【００１８】
基板
基板１１０は、種々の変形（結晶多形）の、炭素、シリコン、又はシリコン・カーバイド（ＳｉＣ）の結晶であってもよい。ＳｉＣの例は、これらに限るものではないが、３Ｃ−ＳｉＣ（立方体単位格子、閃亜鉛鉱）、２Ｈ−ＳｉＣ，４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ（六方晶系単位格子、ウルツ鉱）、１５Ｒ−ＳｉＣ（斜方六面体単位格子）、２１Ｒ−ＳｉＣ，２４Ｒ−ＳｉＣ，及び２７Ｒ−ＳｉＣを含む。成長表面はアクシス（ａｘｉｓ）からはずれていてもよいし、アクシス（ａｘｉｓ）の上であってもいい。１つの例によれば、基板１１０は＜００１＞６ＨＳｉＣである。別の例によれば、基板１１０はアクシス（ａｘｉｓ）上＜００１＞６ＨＳｉＣである。
【００１９】
基板１１０は、ドープされたＳｉＣでもいい。ドープされたＳｉＣの例は、これらに限るものではないが、窒素がドープされたＳｉＣのようにｎ型にドープされたＳｉＣ及びＡｌ、Ｂ，Ｇａ，Ｓｃ，Ｐ，Ｆｅ，及びＶａでドープされたＳｉＣのようにｐ型ＳｉＣを含む。ドーパントは、エピタキシの間か、イオン注入によって導入されてもよい。１つの例によれば、アンモニア（ＮＨ３）またはトリメチル・アルミニウム（ＴＭＡ）が、ＣＶＤによる、それぞれ、ｎ型またはｐ型ドープのためのドーパント源として利用される。Ｐｄセルで精製された水素ガスがキャリアとして使用される。窒素またはアルゴンのような不活性ガスの圧力の下、１−５００トール、望ましくは５−１００トール、更に望ましくは１０−２０トールの圧力の下で、ＣＶＤはなされる。約１６００℃から約２３００℃の温度範囲、望ましくは約１８００℃から約２１００℃の温度範囲、更に望ましくは約１９００℃から約２０００℃の温度範囲で、ＣＶＤはなされる。
【００２０】
金属―有機アロイ
蒸着技術を使って、アロイ１２０は、基板１１０上にエピタキシャル成長させる。蒸着技術を使えば、結晶を融点以下の温度で成長させるという利点がある。蒸着技術の例は、これらに限るものではないが、物理気相輸送（ＰＶＴ）、改良型ＰＶＴ（ＡＰＶＴ）又は化学気相堆積（ＣＶＤ）を含む。ＰＶＴプロセスにおいて、材料の蒸気圧は、結晶が過飽和の蒸気から効率よく成長できる十分高い値に維持される。ＡＰＶＴプロセスにおいて、結晶のその場合成と成長は同時に起こる。
【００２１】
ＣＶＤプロセスでは、ガス相から固体材料を積層するために、化学反応が利用される。ＣＶＤは、大気圧化学蒸着（ＡＰＣＶＤ）、低圧化学蒸着（ＬＰＣＶＤ）、高圧化学蒸着（ＨＴＣＶＤ）、有機金属化学蒸着（ＭＯＣＶＤ）、プラズマ・アシスト化学蒸着（ＰＡＣＶＤ）またはプラズマ化学蒸着（ＰＥＣＶＤ）、レーザー化学蒸着（ＬＣＶＤ）、光化学蒸着（ＬＣＶＤ）、ホットワイヤＣＶＤ（ＨＷＣＶＤ）、化学気相含浸法（ＣＶＩ）及び化学ビームエピタキシ（ＣＢＥ）、並びにハイドライド気相成長（ＨＶＰＥ）を含む。
【００２２】
アロイ１２０は、ＡｌＮとＳｉＣ粉末またはＧｅＣとＳｉＣ粉末のような２つまたはそれ以上の出発材料から製造される。１つの例によれば、（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ（ここで０＜ｘ＜１である）は、ＳｉＣとＡｌＮ粉末を使ってＰＶＴかＡＰＶＴで製造される。ＰＶＴは、窒素またはアルゴンのようなガスの圧力の下、１−５００トールの圧力範囲で、約１６００℃−約２１００℃の温度範囲、望ましくは約１７００℃−約２０００℃の温度範囲、更に望ましくは約１８００℃−約１９００℃の温度範囲で、なされる。
【００２３】
（ＡｌＮ）x（ＳｉＣ）(1-x)アロイのＡｌＮ対ＳｉＣの比率は、ＡｌＮとＳｉＣ粉末のＡｌＮ対ＳｉＣの比率と同様に、蒸着プロセスのバックグラウンド圧力によっても決定される。異なるＡｌＮ対ＳｉＣの比率を有する（ＡｌＮ）x（ＳｉＣ）(1-x)アロイは、出発材料（すなわち、ＡｌＮとＳｉＣ粉末）のＡｌＮ対ＳｉＣの比率を調節し、バックグラウンド圧力を変化させることにより得ることができる。例えば、ＡｌＮとＳｉＣ粉末の１：１の混合物からなる出発材料を用いると、低いバックグラウンド圧力（例えば、５０−１５０トール）で形成された（ＡｌＮ）x（ＳｉＣ）(1-x)アロイは、Ａｌリッチのアロイ（ｘ≧７）になる傾向があり、高いバックグラウンド圧力（例えば、４００−５００トール）で形成された（ＡｌＮ）x（ＳｉＣ）(1-x)アロイは、ＳｉＣリッチのアロイ（ｘ≦０．５）になる傾向がある。
【００２４】
ＡｌＮ対ＳｉＣの比率は、ＧａＮの格子定数及び（ＡｌＮ）x（ＳｉＣ）(1-x)アロイのバンドギャップのような、格子パラメータを決定する。例えば、Ａｌリッチの（ＡｌＮ）x（ＳｉＣ）(1-x)アロイは、ＡｌＮの格子定数及びバンドギャップに近い格子定数及びバンドギャップを有する。一方、ＳｉＣリッチの（ＡｌＮ）x（ＳｉＣ）(1-x)アロイは、ＳｉＣの格子定数及びバンドギャップに近い格子定数及びバンドギャップを有する。従って、出発材料におけるＡｌＮ対ＳｉＣの比率及び蒸着のバックグラウンド圧力は、（ＡｌＮ）x（ＳｉＣ）(1-x)アロイの対象とする用途に基づいて選択される。
【００２５】
例えば、もし（ＡｌＮ）x（ＳｉＣ）(1-x)アロイがＧａＮ結晶を成長させるために基板として使用された場合には、ＡｌＮはＧａＮへの良い格子整合を与えるので、高いＡｌＮ対ＳｉＣの比率が望ましい。ＳｉＣ、ＧａＮ及びＡｌＮへの格子定数は、３．０７３°Ａ，３．１８９°Ａ，及び、３．１１２°Ａである。ＡｌＮの濃度を増加することによって、格子パラメータはＧａＮの格子パラメータに近くなり、従って、より良いエピタキシ成長が可能になる。１つの例では、元の粉末中のＡｌＮ対ＳｉＣの比率は、１：１から５：１の範囲にあり、バックグラウンド圧力は１−２００トールの範囲にある。
【００２６】
他方、もし（ＡｌＮ）x（ＳｉＣ）(1-x)アロイがＳｉＣ結晶を成長させるために使用された場合には、低いＡｌＮ対ＳｉＣの比率が望ましい。１つの例では、元の粉末中のＡｌＮ対ＳｉＣの比率は、１：５から１：１の範囲にあり、バックグラウンド圧力は３００−５００トールの範囲にある。
【００２７】
他の例では、（ＡｌＮ）x（ＳｉＣ）(1-x)アロイは、ＳｉＣウェハー上に、ＭＯＣＶＤにより製造される。ＭＯＣＶＤプロセスによれば、１６００℃−２１００℃の範囲の動作温度を一般的に必要とするＰＶＴプロセスと比較してより低い動作温度（１０００℃−１３００℃）が可能となる。
【００２８】
他の例によれば、（ＡｌＮ）x（ＳｉＣ）(1-x)アロイは、非常に高い温度のＣＶＤを必要とするダイヤモンド薄膜を成長するために使用される。
【００２９】
他の例によれば、そのアロイ薄膜は、ヘキサメチルジシリザン（ＨＭＤＳ）を使ったＣＶＤとＭＯＣＶＤにより成長させることができる。ＨＭＤＳによれば、低い温度での成長が可能になる。ＨＭＤＳは低い温度で分解するので、アンモニアは、窒素を供給するための養分として使用することができ、アルミニウム源としてトリメチルアルミニウム（ＴＭＡ）が利用できる。
【００３０】
他の例によれば、ＳｉxＧｅ(1-x)Ｃ/ＳｉＣと（ＡｌＮ）x（ＳｉＣ）(1-x)のアロイが、ＰＶＤとＳｉＣヘテロ構造デバイスのための他の方法を使って製造される。
【００３１】
目標の結晶
目標の結晶１３０は、広いバンドバンドギャップの半導体材料の結晶である。目標の結晶１３０の例は、これらに限るものではないが、ＧａＮ，ＳｉＣ及びダイヤモンドである。ＰＶＴ，ＡＰＶＴ、またはＣＶＤのような蒸着法を使用して、目標の結晶１３０は、アロイ薄膜１２０上に成長させることができる。ＳｉＣまたはＳｉウェハー上にＧａＮとＳｉＣを成長する従来のプロセスと比較して、このアロイはより大きい熱的伝導性、より大きいバンドギャップ、より良い格子整合、より良い核生成の制御、そして、従ってより良い結晶の品質を与える。
【００３２】
本発明の別の観点は、本発明で説明された方法を用いて（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜上に成長された、ＧａＮとＳｉＣ結晶に関する。一つの例によれば、ＳｉＣ基板上に形成されたＡｌＮリッチの（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜上にＧａＮ結晶がＰＶＴによりエピタキシに成長される。別の例によれば、ＳｉＣ基板上に形成されたＳｉＣリッチの（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜上にＳｉＣ結晶がＰＶＴによりエピタキシに成長される。ここで使用された、”ＡｌＮリッチの（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ”という用語は、ｘ≧０．７の（ＡｌＮ）x（ＳｉＣ）(1-x)アロイを言い、一方、”ＳｉＣリッチの（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ”という用語は、ｘ≦０．５の（ＡｌＮ）x（ＳｉＣ）(1-x)アロイを言う。
【００３３】
本発明の更に別の観点は、蒸着法により基板上に製造されたＡｌＮリッチ及びＳｉＣリッチの（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜に関する。１つの例によれば、ＡｌＮリッチの（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜が、１−１００トールのバックグラウンド圧力の下でＡｌＮとＳｉＣ粉末を用いて、ＳｉＣ基板上にＰＶＴにより製造される。別の例によれば、ＳｉＣリッチの（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜が、４００−５００トールのバックグラウンド圧力の下でＡｌＮとＳｉＣ粉末を用いて、ＳｉＣ基板上にＰＶＴにより製造される。
【００３４】
実施例
実施例１：ドープされたＳｉＣ結晶の製造。
ＳｉＣ結晶が、ＰＶＤプロセスにおいて元素またはアロイでドープされた。事前の成長条件は表１にリストされている。
【００３５】
表１：ドープされたＳｉＣ結晶のための予備の成長条件
【表１】
【００３６】
Ｘ線ロッキングカーブが結晶品質を決定するために使用される。このドープされた結晶の半値全幅は、純粋なＳｉＣ結晶よりも少し高い。
【００３７】
実施例２：アクシス（ａｘｉｓ）ＳｉＣウェハー上の（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜の成長
（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜が、ＡｌＮとＳｉＣ粉末を用いアクシス（ａｘｉｓ）６Ｈ−ＳｉＣ（００１）上に成長された、その粒子サイズは５−１０μｍの範囲であり、純度は金属に関し９９．９９％であった。予備の成長条件を表２に示す。
【００３８】
表２：アクシス（ａｘｉｓ）ＳｉＣウェハー上に（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜の事前の成長条件
【表２】
【００３９】
実施例３：アクシス（ａｘｉｓ）ＳｉＣウエハー上に成長された（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜の特徴づけ
図３に示すように、この実験で得られた（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ試料は、連続的で高品質な薄膜の広大な領域を含んでいた。図４は、（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜のロッキングカーブである。このＸ線ロッキングカーブは、良い結晶化度を示す小さい値を示す。
【００４０】
図５は、（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜のω―２０スキャンを示す。理論上の２θは、純粋のＡｌＮ（００２）反射とＳｉＣ（００６）反射の間の１５１５．９６秒である。測定された２θは、１２４２．９８秒である。これらのデータは、（ＡｌＮ）x（ＳｉＣ）(1-x)アロイが、約８０％のＡｌＮと約２０％のＳｉＣであり、すなわち、ｘ＝０．８であることを示す。
【００４１】
図６は、（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜の結晶の傾きを決定するための逆空間マップである。オメガＲｅｌアクシス（ａｘｉｓ）に沿って分けられたピークは、このアロイ薄膜が、正常なＳｉＣ基板表面から２５４．９アーク秒（Δω＝０．０７０８°）傾いていることを示唆する。
【００４２】
実施例４：（ＡｌＮ）x（ＳｉＣ）(1-x)基板上におけるＧａＮ薄膜の成長
ＧａＮは、一般的にＳｉＣ上にＡｌＮのようなバッファー薄膜を使用することによりＳｉＣ上に成長される。しかし、ＡｌＮのバッファーは、完全な結晶性ではない。この例では、ＡｌＮのバッファー層は使用しない。ＧａＮは、ＭＯＣＶＤプロセスにより、（ＡｌＮ）x（ＳｉＣ）(1-x)基板上に直接に成長させた。（ＡｌＮ）x（ＳｉＣ）(1-x)基板上に成長されたＧａＮの形態を図６に示す。
【００４３】
図７に（ＡｌＮ）x（ＳｉＣ）(1-x)基板上に成長させたＧａＮ薄膜のホトルミネセンスを示す。ＧａＮ結晶は、３６３．９ｎｍか３．４ｅＶでバンド端発光を有し、７．８ｎｍか７２ｍｅＶで半値全幅（ＦＷＨＭ）となる。この値は、ＡｌＮバッファーがＧａＮ成長のために使用されるときの高コストでかつ複雑なプロセスに非常に匹敵するものである。
【００４４】
また、（ＡｌＮ）x（ＳｉＣ）(1-x)は、ダイヤモンド薄膜を成長するための優れた基板である。この基板は、Ｓｉウェハーと比較して非常に高い温度でも安定しているので、ＣＶＤ，ＰＥＣＶＤおよび高温プロセスにより高温を必要とする基板が用いられるダイヤモンド薄膜成長が可能である。
【００４５】
上記の議論は、本発明の多くの例示の方法及び例を開示し説明している。この技術に詳しい人に理解されるであろうから、本発明は、その精神または本質的な特徴を逸脱しなければ、他の特定の形態で具体化されてもよい。従って、本発明の開示は、以下の特許請求の範囲で説明した発明の範囲を限定しない実例であることを意図している。
【特許請求の範囲】
【請求項１】
蒸着法により金属―有機アロイ薄膜の上に半導体材料を堆積させる工程を含み、
前記半導体材料は、窒化物、炭化物及びダイモンドからなる群より選択され、前記金属―有機アロイ薄膜は、（ＡｌＮ）x（ＳｉＣ）(1-x)またはＳｉxＧｅ(1-x)Ｃであり、ここで０＜ｘ＜１である半導体結晶を製造する方法。
【請求項２】
前記蒸着法は、ＰＶＴ，ＡＰＶＴ，ＭＯＣＶＤ及びＣＶＤからなる群から選択される請求項１に記載の方法。
【請求項３】
前記半導体材料がＧａＮを含み、前記金属―有機アロイが（ＡｌＮ）x（ＳｉＣ）(1-x)を含み、前記蒸着法がＰＶＴである請求項２に記載の方法。
【請求項４】
前記半導体材料を堆積する前に、基板に蒸着法により前記金属―有機アロイ薄膜を形成するステップを更に含む請求項１に記載の方法。
【請求項５】
前記基板は、カーボン、シリコン及びＳｉＣからなる群より選択される請求項４に記載の方法。
【請求項６】
前記基板は、ＳｉＣを含む請求項５に記載の方法。
【請求項７】
前記基板は、オンアクシス（ｏｎ−ａｘｉｓ）６Ｈ−ＳｉＣを含む請求項６に記載の方法。
【請求項８】
前記基板はＳｉＣを含み、前記金属―有機アロイ薄膜はＰＶＴ，ＡＰＶＴ、ＭＯＣＶＤまたはＣＶＤで形成された（ＡｌＮ）x（ＳｉＣ）(1-x)を含む請求項５に記載の方法。
【請求項９】
前記基板上に前記金属―有機アロイ薄膜を形成する前に、前記基板をドープする工程をさらに含む請求項４に記載の方法。
【請求項１０】
前記基板は、ＳｉＣを含みかつＭＯＣＶＤプロセスでアンモニアまたはトリメチルアルミニウムでドープされた請求項９に記載の方法。
【請求項１１】
前記基板上に前記金属―有機アロイ薄膜を形成する前に、ヘキサメチルジシリザンとアンモニアで前記基板を処理するステップをさらに含む請求項４に記載の方法。
【請求項１２】
前記半導体材料はＳｉＣを含み、前記金属―有機アロイは、（ＡｌＮ）x（ＳｉＣ）(1-x)を含む請求項１に記載の方法。
【請求項１３】
前記半導体材料はダイヤモンドを含み、前記金属―有機アロイは（ＡｌＮ）x（ＳｉＣ）(1-x)を含む請求項１に記載の方法。
【請求項１４】
ＡｌＮとＧａＮ粉末を出発材料として用い、１００トール以下のバックグラウンド圧力下で、ＰＶＴプロセスにより、（ＡｌＮ）x（ＳｉＣ）(1-x)アロイを形成するために、基板の上にＡｌＮ及びＳｉＣを堆積する工程を含むＡｌＮリッチの（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜を製造する方法。
【請求項１５】
前記基板は、ドープされたＳｉＣを含む請求項１４に記載の方法。
【請求項１６】
ＡｌＮとＧａＮ粉末を出発材料として用い、４００―５００トールのバックグラウンド圧力下で、ＰＶＴプロセスにより、（ＡｌＮ）x（ＳｉＣ）(1-x)アロイを形成するために、基板上にＡｌＮとＳｉＣを堆積する工程を含む、基板の上にＳｉＣリッチの（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜を製造する方法。
【請求項１７】
前記基板は、ドープされたＳｉＣを含む請求項１６に記載の方法。
【請求項１８】
請求項１に記載の方法により製造された半導体結晶。
【請求項１９】
前記半導体結晶はＧａＮを含む請求項１８に記載の半導体結晶。
【請求項２０】
前記半導体結晶はＳｉＣを含む請求項１８に記載の半導体結晶。
【請求項１】
蒸着法により金属―有機アロイ薄膜の上に半導体材料を堆積させる工程を含み、
前記半導体材料は、窒化物、炭化物及びダイモンドからなる群より選択され、前記金属―有機アロイ薄膜は、（ＡｌＮ）x（ＳｉＣ）(1-x)またはＳｉxＧｅ(1-x)Ｃであり、ここで０＜ｘ＜１である半導体結晶を製造する方法。
【請求項２】
前記蒸着法は、ＰＶＴ，ＡＰＶＴ，ＭＯＣＶＤ及びＣＶＤからなる群から選択される請求項１に記載の方法。
【請求項３】
前記半導体材料がＧａＮを含み、前記金属―有機アロイが（ＡｌＮ）x（ＳｉＣ）(1-x)を含み、前記蒸着法がＰＶＴである請求項２に記載の方法。
【請求項４】
前記半導体材料を堆積する前に、基板に蒸着法により前記金属―有機アロイ薄膜を形成するステップを更に含む請求項１に記載の方法。
【請求項５】
前記基板は、カーボン、シリコン及びＳｉＣからなる群より選択される請求項４に記載の方法。
【請求項６】
前記基板は、ＳｉＣを含む請求項５に記載の方法。
【請求項７】
前記基板は、オンアクシス（ｏｎ−ａｘｉｓ）６Ｈ−ＳｉＣを含む請求項６に記載の方法。
【請求項８】
前記基板はＳｉＣを含み、前記金属―有機アロイ薄膜はＰＶＴ，ＡＰＶＴ、ＭＯＣＶＤまたはＣＶＤで形成された（ＡｌＮ）x（ＳｉＣ）(1-x)を含む請求項５に記載の方法。
【請求項９】
前記基板上に前記金属―有機アロイ薄膜を形成する前に、前記基板をドープする工程をさらに含む請求項４に記載の方法。
【請求項１０】
前記基板は、ＳｉＣを含みかつＭＯＣＶＤプロセスでアンモニアまたはトリメチルアルミニウムでドープされた請求項９に記載の方法。
【請求項１１】
前記基板上に前記金属―有機アロイ薄膜を形成する前に、ヘキサメチルジシリザンとアンモニアで前記基板を処理するステップをさらに含む請求項４に記載の方法。
【請求項１２】
前記半導体材料はＳｉＣを含み、前記金属―有機アロイは、（ＡｌＮ）x（ＳｉＣ）(1-x)を含む請求項１に記載の方法。
【請求項１３】
前記半導体材料はダイヤモンドを含み、前記金属―有機アロイは（ＡｌＮ）x（ＳｉＣ）(1-x)を含む請求項１に記載の方法。
【請求項１４】
ＡｌＮとＧａＮ粉末を出発材料として用い、１００トール以下のバックグラウンド圧力下で、ＰＶＴプロセスにより、（ＡｌＮ）x（ＳｉＣ）(1-x)アロイを形成するために、基板の上にＡｌＮ及びＳｉＣを堆積する工程を含むＡｌＮリッチの（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜を製造する方法。
【請求項１５】
前記基板は、ドープされたＳｉＣを含む請求項１４に記載の方法。
【請求項１６】
ＡｌＮとＧａＮ粉末を出発材料として用い、４００―５００トールのバックグラウンド圧力下で、ＰＶＴプロセスにより、（ＡｌＮ）x（ＳｉＣ）(1-x)アロイを形成するために、基板上にＡｌＮとＳｉＣを堆積する工程を含む、基板の上にＳｉＣリッチの（ＡｌＮ）x（ＳｉＣ）(1-x)アロイ薄膜を製造する方法。
【請求項１７】
前記基板は、ドープされたＳｉＣを含む請求項１６に記載の方法。
【請求項１８】
請求項１に記載の方法により製造された半導体結晶。
【請求項１９】
前記半導体結晶はＧａＮを含む請求項１８に記載の半導体結晶。
【請求項２０】
前記半導体結晶はＳｉＣを含む請求項１８に記載の半導体結晶。
【図１】
【図２】
【図６】
【図３】
【図４】
【図５】
【図７】
【図２】
【図６】
【図３】
【図４】
【図５】
【図７】
【公表番号】特表２００９−５４３９４６（Ｐ２００９−５４３９４６Ａ）
【公表日】平成２１年１２月１０日（２００９．１２．１０）
【国際特許分類】
【出願番号】特願２００９−５１９５１８（Ｐ２００９−５１９５１８）
【出願日】平成１９年７月１２日（２００７．７．１２）
【国際出願番号】ＰＣＴ／ＵＳ２００７／０１５８４３
【国際公開番号】ＷＯ２００８／００８４０７
【国際公開日】平成２０年１月１７日（２００８．１．１７）
【出願人】（５０５３６３３４１）ノースロップ グラマン システムズ コーポレーション (14)
【Ｆターム（参考）】
【公表日】平成２１年１２月１０日（２００９．１２．１０）
【国際特許分類】
【出願日】平成１９年７月１２日（２００７．７．１２）
【国際出願番号】ＰＣＴ／ＵＳ２００７／０１５８４３
【国際公開番号】ＷＯ２００８／００８４０７
【国際公開日】平成２０年１月１７日（２００８．１．１７）
【出願人】（５０５３６３３４１）ノースロップ グラマン システムズ コーポレーション (14)
【Ｆターム（参考）】
[ Back to top ]