半導体装置およびその製造方法
【課題】高誘電率ゲート絶縁膜およびメタルゲート電極を備えたＣＭＩＳＦＥＴの性能を向上させる。
【解決手段】ｎチャネル型ＭＩＳＦＥＴＱｎは、半導体基板１のｐ型ウエルＰＷの表面上に、ゲート絶縁膜として機能するＨｆ含有絶縁膜３ａを介して形成されたゲート電極ＧＥ１を有し、ｐチャネル型ＭＩＳＦＥＴＱｐは、ｎ型ウエルＮＷの表面上に、ゲート絶縁膜として機能するＨｆ含有絶縁膜３ｂを介して形成されたゲート電極ＧＥ２を有している。ゲート電極ＧＥ１，ＧＥ２は、金属膜７とその上のシリコン膜８との積層構造を有している。Ｈｆ含有絶縁膜３ａは、Ｈｆと希土類元素とＳｉとＯとＮとからなる絶縁材料膜またはＨｆと希土類元素とＳｉとＯとからなる絶縁材料膜であり、Ｈｆ含有絶縁膜３ｂは、ＨｆとＡｌとＯとＮとからなる絶縁材料膜またはＨｆとＡｌとＯとからなる絶縁材料膜である。
【解決手段】ｎチャネル型ＭＩＳＦＥＴＱｎは、半導体基板１のｐ型ウエルＰＷの表面上に、ゲート絶縁膜として機能するＨｆ含有絶縁膜３ａを介して形成されたゲート電極ＧＥ１を有し、ｐチャネル型ＭＩＳＦＥＴＱｐは、ｎ型ウエルＮＷの表面上に、ゲート絶縁膜として機能するＨｆ含有絶縁膜３ｂを介して形成されたゲート電極ＧＥ２を有している。ゲート電極ＧＥ１，ＧＥ２は、金属膜７とその上のシリコン膜８との積層構造を有している。Ｈｆ含有絶縁膜３ａは、Ｈｆと希土類元素とＳｉとＯとＮとからなる絶縁材料膜またはＨｆと希土類元素とＳｉとＯとからなる絶縁材料膜であり、Ｈｆ含有絶縁膜３ｂは、ＨｆとＡｌとＯとＮとからなる絶縁材料膜またはＨｆとＡｌとＯとからなる絶縁材料膜である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、高誘電率ゲート絶縁膜およびメタルゲート電極を有するＣＭＩＳＦＥＴを備えた半導体装置およびその製造技術に適用して有効な技術に関する。
【背景技術】
【０００２】
半導体基板上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成し、イオン注入などによりソース・ドレイン領域を形成することで、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）を形成することができる。
【０００３】
また、ＣＭＩＳＦＥＴ（Complementary ＭＩＳＦＥＴ）においては、ｎチャネル型ＭＩＳＦＥＴとｐチャネル型ＭＩＳＦＥＴの両方において低いしきい値電圧を実現するために、互いに異なる仕事関数（ポリシリコンの場合フェルミ準位）を有する材料を使用してゲート電極を形成する、いわゆるデュアルゲート化が行われている。つまり、ｎチャネル型ＭＩＳＦＥＴとｐチャネル型ＭＩＳＦＥＴのゲート電極を形成しているポリシリコン膜に対して、それぞれｎ型不純物とｐ型不純物を導入することにより、ｎチャネル型ＭＩＳＦＥＴのゲート電極材料の仕事関数（フェルミ準位）をシリコンの伝導帯近傍にするとともにｐチャネル型ＭＩＳＦＥＴのゲート電極材料の仕事関数（フェルミ準位）をシリコンの価電子帯近傍にして、しきい値電圧の低下を図っている。
【０００４】
しかしながら、近年、ＣＭＩＳＦＥＴ素子の微細化に伴いゲート絶縁膜の薄膜化が進み、ポリシリコン膜をゲート電極に使用した場合におけるゲート電極の空乏化の影響が無視できなくなってきている。このため、ゲート電極としてメタルゲート電極を用いてゲート電極の空乏化現象を抑制する技術がある。
【０００５】
また、ＣＭＩＳＦＥＴ素子の微細化に伴いゲート絶縁膜の薄膜化が進み、薄い酸化シリコン膜をゲート絶縁膜として使用すると、ＭＩＳＦＥＴのチャネルを流れる電子が酸化シリコン膜によって形成される障壁をトンネルしてゲート電極に流れる、いわゆるトンネル電流が発生してしまう。このため、ゲート絶縁膜として、酸化シリコン膜より誘電率の高い材料（高誘電率材料）を使用することにより、容量を同じにしても物理的膜厚を増加させることで、リーク電流を低減する技術がある。
【０００６】
特開２００４−２９６５３６号公報（特許文献１）には、高誘電体ゲート絶縁膜を、シリコン基板側から、窒素高濃度層、窒素低濃度層および窒素高濃度層がこの順で積層した構造とする技術が記載されている。
【０００７】
特開２００５−６４３１７号公報（特許文献２）には、シリコン基板上に形成されたゲート絶縁膜と、ゲート絶縁膜の上に形成されたゲート電極とを有する半導体装置において、ゲート絶縁膜が第１の絶縁膜と、第１の絶縁膜の上に形成された第２の絶縁膜と、第２の絶縁膜の上に形成された金属酸窒化膜とからなり、この金属酸窒化膜をＡｌＯＮ膜およびＨｆＯＮ膜のいずれか一方とする技術が記載されている。
【０００８】
特開２００８−３０６０５１号公報（特許文献３）には、対称フラットバンド電圧、同一ゲート電極材料かつ高誘電率誘電体層を有するＣＭＩＳＦＥＴに関する技術が記載されている。
【０００９】
非特許文献１には、高誘電率膜上のＬａ２Ｏ３キャップ層に関する技術が記載されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００４−２９６５３６号公報
【特許文献２】特開２００５−６４３１７号公報
【特許文献３】特開２００８−３０６０５１号公報
【非特許文献】
【００１１】
【非特許文献１】T. Kawahara、外１２名，“Application of PVD-La２O３ with Å-scale Contorollability to Metal/Cap/High-k Gate Stacks”，「ＩＷＤＴＦ−０８」，（日本），２００８年，ｐ．３７−３８
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明者の検討によれば、次のことが分かった。
【００１３】
メタルゲート電極を用いた場合、ゲート電極の空乏化の問題は解決できるが、ポリシリコンゲート電極を用いた場合に比べて、ｎチャネル型ＭＩＳＦＥＴおよびｐチャネル型ＭＩＳＦＥＴの両方でしきい値電圧の絶対値が大きくなってしまう。このため、メタルゲート電極を適用する場合には、低しきい値化（しきい値電圧の絶対値の低下）を図ることが望まれる。しかしながら、ｎチャネル型ＭＩＳＦＥＴとｐチャネル型ＭＩＳＦＥＴとでメタルゲート電極とゲート絶縁膜の構成が同じであれば、ｎチャネル型ＭＩＳＦＥＴおよびｐチャネル型ＭＩＳＦＥＴの一方の低しきい値化を図ると、他方は逆に高しきい値化してしまう。
【００１４】
このため、ｎチャネル型ＭＩＳＦＥＴおよびｐチャネル型ＭＩＳＦＥＴのそれぞれのしきい値電圧を独立に制御可能とすることが望まれるが、そのためには、ｎチャネル型ＭＩＳＦＥＴのメタルゲート電極とｐチャネル型ＭＩＳＦＥＴのメタルゲート電極とに、異なるメタルゲート電極材料を選択することが考えられる。しかしながら、ｎチャネル型ＭＩＳＦＥＴのメタルゲート電極とｐチャネル型ＭＩＳＦＥＴのメタルゲート電極とに異なるメタルゲート電極材料を使用することは、半導体装置の製造工程（ゲート電極形成工程）を煩雑化してしまうため、半導体装置のスループットの低下や半導体装置の製造コストの増大を招いてしまう。
【００１５】
そこで、ｎチャネル型ＭＩＳＦＥＴおよびｐチャネル型ＭＩＳＦＥＴのそれぞれのしきい値電圧を独立に制御可能とするために、ｎチャネル型ＭＩＳＦＥＴのゲート絶縁膜とｐチャネル型ＭＩＳＦＥＴのゲート絶縁膜とに異なる絶縁材料を選択することが有効である。
【００１６】
ゲート絶縁膜用の高誘電率膜（Ｈｉｇｈ−ｋ膜）として、Ｈｆを含有する高誘電率膜であるＨｆ系ゲート絶縁膜が優れているが、ｎチャネル型ＭＩＳＦＥＴにおけるＨｆ系ゲート絶縁膜に希土類元素（特に好ましくはランタン）を導入すると、ｎチャネル型ＭＩＳＦＥＴを低しきい値化することができる。また、ｐチャネル型ＭＩＳＦＥＴにおけるＨｆ系ゲート絶縁膜にアルミニウムを導入すると、ｐチャネル型ＭＩＳＦＥＴを低しきい値化することができる。このため、ｎチャネル型ＭＩＳＦＥＴにおけるＨｆ系ゲート絶縁膜に希土類元素（特にランタン）を選択的に導入し、ｐチャネル型ＭＩＳＦＥＴにおけるＨｆ系ゲート絶縁膜にアルミニウムを選択的に導入することにより、ｎチャネル型ＭＩＳＦＥＴとｐチャネル型ＭＩＳＦＥＴの両方を低しきい値化することができる。
【００１７】
しかしながら、単に、ｎチャネル型ＭＩＳＦＥＴのＨｆ系ゲート絶縁膜に希土類元素を選択的に導入し、ｐチャネル型ＭＩＳＦＥＴのＨｆ系ゲート絶縁膜にアルミニウムを選択的に導入した場合には、ｎチャネル型ＭＩＳＦＥＴとｐチャネル型ＭＩＳＦＥＴとでゲート絶縁膜のＥＯＴ（Equivalent Oxide Thickness：等価酸化膜厚）に大きな差がついてしまうことが、本発明者の検討により分かった。例えば、ＨｆＳｉＯＮ膜にＬａを選択的に導入したＨｆＬａＳｉＯＮ膜に比べて、ＨｆＳｉＯＮ膜にＡｌを選択的に導入したＨｆＡｌＳｉＯＮ膜は、比誘電率が小さいことから、ＥＯＴが大きくなってしまうのである。
【００１８】
ＨｆＳｉＯＮ膜のようなＳｉを含有するＨｆ系ゲート絶縁膜よりも、ＨｆＯＮ膜のようなＳｉを含有しないＨｆ系ゲート絶縁膜の方が、比誘電率が高いため、Ｈｆ系ゲート絶縁膜のＥＯＴ低減を図るためには、Ｓｉを含有しないＨｆ系ゲート絶縁膜を用いることが有効である。しかしながら、Ｓｉを含有しないＨｆ系ゲート絶縁膜において、Ｌａのような希土類元素が導入されてＨｆＬａＯＮ膜などになっていると、ＬａとＨｆとの結合力が弱いことに起因して、不具合が生じる虞があることが本発明者の検討により分かった。例えば、ゲート電極を加工する際のドライエッチングや、その後にゲート電極で覆われていない部分のゲート絶縁膜をウェットエッチングする際に、ＨｆＬａＯＮ膜からＬａＯが容易に乖離または溶出してしまい、異物生成やゲート電極の側壁からゲート絶縁膜であるＨｆＬａＯＮ膜が後退してしまうなどの不具合を生じる虞がある。これは、半導体装置の性能を低下させてしまう。また、ｎチャネル型ＭＩＳＦＥＴのＨｆ系ゲート絶縁膜にＬａを導入して低しきい値化を図るには、ＬａがＨｆ系ゲート絶縁膜中を基板方向に十分に拡散していることが好ましいが、ＨｆＬａＳｉＯ膜に比べてＨｆＬａＯＮ膜では、ＬａとＨｆとの結合力が弱いことに起因してＬａが拡散しにくくなる。このため、ＨｆＬａＳｉＯ膜をゲート絶縁膜に用いたｎチャネル型ＭＩＳＦＥＴに比べて、ＨｆＬａＯＮ膜をゲート絶縁膜に用いたｎチャネル型ＭＩＳＦＥＴは、Ｌａを導入したことによる低しきい値化の効果が小さく、しきい値電圧の絶対値が大きくなってしまう。これも、半導体装置の性能を低下させてしまう。
【００１９】
本発明の目的は、高誘電率ゲート絶縁膜とメタルゲート電極を有するＣＭＩＳＦＥＴを備えた半導体装置において、性能向上を図ることができる技術を提供することにある。
【００２０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２２】
代表的な実施の形態による半導体装置は、ｎチャネル型の第１ＭＩＳＦＥＴとｐチャネル型の第２ＭＩＳＦＥＴを備え、前記第１ＭＩＳＦＥＴは、半導体基板上に第１ゲート絶縁膜を介して形成された第１メタルゲート電極を有し、前記第２ＭＩＳＦＥＴは、前記半導体基板上に第２ゲート絶縁膜を介して形成された第２メタルゲート電極を有している。そして、前記第１ゲート絶縁膜は、ハフニウムと希土類元素とシリコンと酸素とを主成分として含有する絶縁材料からなり、前記第２ゲート絶縁膜は、ハフニウムとアルミニウムと酸素とを主成分として含有するがシリコンを主成分として含有しない絶縁材料からなるものである。
【００２３】
また、代表的な実施の形態による半導体装置の製造方法は、ｎチャネル型の第１ＭＩＳＦＥＴを半導体基板の第１領域に有し、ｐチャネル型の第２ＭＩＳＦＥＴを前記半導体基板の第２領域に有する半導体装置の製造方法である。まず、前記第１および第２ＭＩＳＦＥＴのゲート絶縁膜用のＨｆ含有絶縁膜を前記半導体基板の前記第１領域および前記第２領域に形成し、前記第２領域の前記Ｈｆ含有絶縁膜上にＡｌを含有するＡｌ含有膜を形成し、前記第１領域の前記Ｈｆ含有絶縁膜上に希土類元素とシリコンとを含有する希土類含有膜を形成する。そして、熱処理を行うことで、前記第１領域の前記Ｈｆ含有絶縁膜を前記希土類含有膜と反応させ、前記第２領域の前記Ｈｆ含有絶縁膜を前記Ａｌ含有膜と反応させるものである。
【００２４】
また、代表的な実施の形態による半導体装置の製造方法は、ｎチャネル型の第１ＭＩＳＦＥＴを半導体基板の第１領域に有し、ｐチャネル型の第２ＭＩＳＦＥＴを前記半導体基板の第２領域に有する半導体装置の製造方法である。まず、前記第１および第２ＭＩＳＦＥＴのゲート絶縁膜用のＨｆ含有絶縁膜を前記半導体基板の前記第１領域および前記第２領域に形成し、前記第２領域の前記Ｈｆ含有絶縁膜上にＡｌを含有するＡｌ含有膜を形成し、前記第１領域の前記Ｈｆ含有絶縁膜上にシリコンまたは酸化シリコンからなるシリコン含有層を形成する。それから、熱処理を行うことで、前記第１領域の前記Ｈｆ含有絶縁膜を前記シリコン含有層と反応させ、前記第２領域の前記Ｈｆ含有絶縁膜を前記Ａｌ含有膜と反応させる。その後、前記第１領域の前記Ｈｆ含有絶縁膜上に希土類元素を含有する希土類含有膜を形成してから、熱処理を行うことで、前記第１領域の前記Ｈｆ含有絶縁膜を前記希土類含有膜と反応させるものである。
【発明の効果】
【００２５】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２６】
代表的な実施の形態によれば、半導体装置の性能向上を図ることができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施の形態である半導体装置の要部断面図である。
【図２】本発明の一実施の形態である半導体装置の製造工程の一部を示す製造プロセスフロー図である。
【図３】本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。
【図４】図３に続く半導体装置の製造工程中の要部断面図である。
【図５】図４に続く半導体装置の製造工程中の要部断面図である。
【図６】図５に続く半導体装置の製造工程中の要部断面図である。
【図７】図６に続く半導体装置の製造工程中の要部断面図である。
【図８】図７に続く半導体装置の製造工程中の要部断面図である。
【図９】図８に続く半導体装置の製造工程中の要部断面図である。
【図１０】図９に続く半導体装置の製造工程中の要部断面図である。
【図１１】図１０に続く半導体装置の製造工程中の要部断面図である。
【図１２】図１１に続く半導体装置の製造工程中の要部断面図である。
【図１３】図１２に続く半導体装置の製造工程中の要部断面図である。
【図１４】図１３に続く半導体装置の製造工程中の要部断面図である。
【図１５】図１４に続く半導体装置の製造工程中の要部断面図である。
【図１６】図１５に続く半導体装置の製造工程中の要部断面図である。
【図１７】本発明者が検討した第１の比較例の半導体装置の要部断面図である。
【図１８】本発明者が検討した第２の比較例の半導体装置の要部断面図である。
【図１９】本発明の他の実施の形態である半導体装置の製造工程の一部を示す製造プロセスフロー図である。
【図２０】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図２１】図２０に続く半導体装置の製造工程中の要部断面図である。
【図２２】図２１に続く半導体装置の製造工程中の要部断面図である。
【図２３】図２２に続く半導体装置の製造工程中の要部断面図である。
【図２４】図２３に続く半導体装置の製造工程中の要部断面図である。
【図２５】図２４に続く半導体装置の製造工程中の要部断面図である。
【図２６】本発明の他の実施の形態である半導体装置の製造工程の一部を示す製造プロセスフロー図である。
【図２７】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図２８】図２７に続く半導体装置の製造工程中の要部断面図である。
【図２９】図２８に続く半導体装置の製造工程中の要部断面図である。
【図３０】図２９に続く半導体装置の製造工程中の要部断面図である。
【図３１】図３０に続く半導体装置の製造工程中の要部断面図である。
【図３２】図３１に続く半導体装置の製造工程中の要部断面図である。
【発明を実施するための形態】
【００２８】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２９】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００３０】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【００３１】
（実施の形態１）
本実施の形態の半導体装置を図面を参照して説明する。
【００３２】
図１は、本発明の一実施の形態である半導体装置、ここではＣＭＩＳＦＥＴ（Complementary Metal Insulator Semiconductor Field Effect Transistor）を有する半導体装置の要部断面図である。
【００３３】
図１に示されるように、本実施の形態の半導体装置は、半導体基板１のｎＭＩＳ形成領域１Ａに形成されたｎチャネル型ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor：ＭＩＳ型電界効果トランジスタ）Ｑｎと半導体基板１のｐＭＩＳ形成領域１Ｂに形成されたｐチャネル型ＭＩＳＦＥＴＱｐとを有している。
【００３４】
すなわち、ｐ型の単結晶シリコンなどからなる半導体基板１は、素子分離領域２によって規定されて互いに電気的に分離されたｎＭＩＳ形成領域（第１領域）１ＡおよびｐＭＩＳ形成領域（第２領域）１Ｂを有しており、ｎＭＩＳ形成領域１Ａの半導体基板１にｐ型ウエルＰＷが形成され、ｐＭＩＳ形成領域１Ｂの半導体基板１にｎ型ウエルＮＷが形成されている。ｎＭＩＳ形成領域１Ａのｐ型ウエルＰＷの表面上には、ｎチャネル型ＭＩＳＦＥＴ（第１ＭＩＳＦＥＴ）Ｑｎのゲート絶縁膜として機能するＨｆ含有絶縁膜（第１ゲート絶縁膜）３ａを介して、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート電極（第１メタルゲート電極、第１ゲート電極）ＧＥ１が形成されている。また、ｐＭＩＳ形成領域１Ｂのｎ型ウエルＮＷの表面上には、ｐチャネル型ＭＩＳＦＥＴ（第２ＭＩＳＦＥＴ）Ｑｐのゲート絶縁膜として機能するＨｆ含有絶縁膜（第２ゲート絶縁膜）３ｂを介して、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート電極（第２メタルゲート電極、第２ゲート電極）ＧＥ２が形成されている。また、Ｈｆ含有絶縁膜３ａおよびＨｆ含有絶縁膜３ｂは、半導体基板１（ｐ型ウエルＰＷおよびｎ型ウエルＮＷ）の表面（シリコン面）上に直接的に形成することもできるが、Ｈｆ含有絶縁膜３ａおよびＨｆ含有絶縁膜３ｂと半導体基板１（ｐ型ウエルＰＷおよびｎ型ウエルＮＷ）との界面に、薄い酸化シリコン膜（図示せず）を界面層として設けることもできる。この界面層としては、酸化シリコン膜の代わりに酸窒化シリコン膜を用いることもできる。
【００３５】
各ゲート電極ＧＥ１，ＧＥ２は、ゲート絶縁膜（ｎＭＩＳ形成領域１ＡではＨｆ含有絶縁膜３ａ、ｐＭＩＳ形成領域１ＢではＨｆ含有絶縁膜３ｂ）に接する金属膜（メタルゲート膜）７と、この金属膜７上のシリコン膜８との積層膜で構成されている。金属膜７は、好ましくは窒化チタン（ＴｉＮ）膜、窒化タンタル（ＴａＮ）膜または炭化タンタル（ＴａＣ）膜であり、最も好ましくは、窒化チタン（ＴｉＮ）膜である。
【００３６】
ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜として機能するＨｆ含有絶縁膜３ａは、Ｈｆ（ハフニウム）と希土類元素とＳｉ（シリコン）とＯ（酸素）とを主成分として含有する絶縁材料からなる。Ｈｆ含有絶縁膜３ａが、更にＮ（窒素）も含有していれば、リーク電流の更なる低減を図ることができるため、より好ましい。また、Ｈｆ含有絶縁膜３ａが含有する希土類元素は、Ｌａ（ランタン）が特に好ましい。従って、Ｈｆ含有絶縁膜３ａが含有する希土類元素をＬｎとすると、Ｈｆ含有絶縁膜３ａは、好ましくは、ＨｆＬｎＳｉＯＮ膜（Ｌｎ＝Ｌａの場合はＨｆＬａＳｉＯＮ膜）またはＨｆＬｎＳｉＯ膜（Ｌｎ＝Ｌａの場合はＨｆＬａＳｉＯ膜）である。
【００３７】
一方、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜として機能するＨｆ含有絶縁膜３ｂは、Ｈｆ（ハフニウム）とＡｌ（アルミニウム）とＯ（酸素）とを主成分として含有する絶縁材料からなる。Ｈｆ含有絶縁膜３ｂが、更にＮ（窒素）も含有していれば、リーク電流の更なる低減を図ることができるため、より好ましい。従って、Ｈｆ含有絶縁膜３ｂは、好ましくは、ＨｆＡｌＯＮ膜またはＨｆＡｌＯ膜である。
【００３８】
ここで、ＨｆＬｎＳｉＯＮ膜は、ハフニウム（Ｈｆ）と希土類元素（Ｌｎ）とシリコン（ケイ素、Ｓｉ）と酸素（Ｏ）と窒素（Ｎ）とで構成された絶縁材料膜であり、ＨｆＬｎＳｉＯ膜は、ハフニウム（Ｈｆ）と希土類元素（Ｌｎ）とシリコン（Ｓｉ）と酸素（Ｏ）とで構成された絶縁材料膜である。また、ＨｆＬａＳｉＯＮ膜は、ハフニウム（Ｈｆ）とランタン（Ｌａ）とシリコン（Ｓｉ）と酸素（Ｏ）と窒素（Ｎ）とで構成された絶縁材料膜であり、ＨｆＬａＳｉＯ膜は、ハフニウム（Ｈｆ）とランタン（Ｌａ）とシリコン（Ｓｉ）と酸素（Ｏ）とで構成された絶縁材料膜である。また、ＨｆＡｌＯＮ膜は、ハフニウム（Ｈｆ）とアルミニウム（Ａｌ）と酸素（Ｏ）と窒素（Ｎ）とで構成された絶縁材料膜であり、ＨｆＡｌＯ膜は、ハフニウム（Ｈｆ）とアルミニウム（Ａｌ）と酸素（Ｏ）とで構成された絶縁材料膜である。
【００３９】
なお、ＨｆＬｎＳｉＯＮ膜と表記した場合、ＨｆＬｎＳｉＯＮ膜におけるＨｆとＬｎとＳｉとＯとＮの原子比は１：１：１：１：１に限定されるものではない。このことは、ここで述べたＨｆＬｎＳｉＯ膜、ＨｆＬａＳｉＯＮ膜、ＨｆＬａＳｉＯ膜、ＨｆＡｌＯＮ膜およびＨｆＡｌＯ膜や、後述するＨｆＯＮ膜、ＨｆＯ膜、ＨｆＳｉＯＮ膜、ＨｆＳｉＯ膜、ＬｎＳｉＯ膜、ＬａＳｉＯ膜、ＡｌＯＮ膜、ＡｌＯ膜、ＨｆＡｌＳｉＯＮ膜およびＨｆＬａＯＮ膜などについても同様である。
【００４０】
Ｈｆ含有絶縁膜３ａは、ｎチャネル型ＭＩＳＦＥＴＱｎの低しきい値化に有効な希土類元素（特に好ましくはＬａ）を含有し、一方、Ｈｆ含有絶縁膜３ｂは、ｐチャネル型ＭＩＳＦＥＴＱｐの低しきい値化に有効なＡｌを含有しているが、対照的なのは、Ｈｆ含有絶縁膜３ａがＳｉ（シリコン）を主成分として含有しているのに対して、Ｈｆ含有絶縁膜３ｂがＳｉ（シリコン）を主成分として含有していないことである。また、Ｈｆ含有絶縁膜３ａは、Ａｌを含有していないことが好ましく、また、Ｈｆ含有絶縁膜３ｂは、希土類元素（特にＬａ）を含有していないことが好ましい。Ｈｆ含有絶縁膜３ａとＨｆ含有絶縁膜３ｂとは、それぞれ酸化シリコンよりも誘電率（比誘電率）が高い絶縁材料膜、いわゆるＨｉｇｈ−ｋ膜（高誘電率膜）である。
【００４１】
なお、Ｈｆ含有絶縁膜３ｂと後述のＨｆ含有絶縁膜３およびＡｌ含有膜４とは、Ｓｉ（シリコン）を含有していないことを特徴の一つとしているが、ＣＭＩＳＦＥＴデバイス作製フローの全ての処理が施された後は、意図しない程度の微量の不純物としてＳｉが混入していることはあり得る。
【００４２】
ｎＭＩＳ形成領域１Ａのｐ型ウエルＰＷには、ｎチャネル型ＭＩＳＦＥＴＱｎのＬＤＤ（Lightly doped Drain）構造のソース・ドレイン領域として、ｎ−型半導体領域（エクステンション領域、ＬＤＤ領域）ＥＸ１とそれよりも高不純物濃度のｎ＋型半導体領域（ソース・ドレイン領域）ＳＤ１とが形成されている。また、ｐＭＩＳ形成領域１Ｂのｎ型ウエルＮＷには、ｐチャネル型ＭＩＳＦＥＴＱｐのＬＤＤ構造のソース・ドレイン領域として、ｐ−型半導体領域（エクステンション領域、ＬＤＤ領域）ＥＸ２とそれよりも高不純物濃度のｐ＋型半導体領域（ソース・ドレイン領域）ＳＤ２とが形成されている。
【００４３】
ゲート電極ＧＥ１，ＧＥ２の側壁上には、絶縁体からなるサイドウォール（側壁スペーサ、側壁絶縁膜）ＳＷが形成されている。ｎＭＩＳ形成領域１Ａにおいて、ｎ−型半導体領域ＥＸ１は、ゲート電極ＧＥ１に整合して形成され、ｎ＋型半導体領域ＳＤ１はゲート電極ＧＥ１の側壁上に設けられたサイドウォールＳＷに整合して形成されている。また、ｐＭＩＳ形成領域１Ｂにおいて、ｐ−型半導体領域ＥＸ２は、ゲート電極ＧＥ２に整合して形成され、ｐ＋型半導体領域ＳＤ２はゲート電極ＧＥ２の側壁上に設けられたサイドウォールＳＷに整合して形成されている。
【００４４】
ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐを覆うようにして、半導体基板１の主面上に、層間絶縁膜として絶縁膜１１が形成されており、この絶縁膜１１には、コンタクトホールＣＮＴが形成され、コンタクトホールＣＮＴ内にはプラグＰＧが埋め込まれている。プラグＰＧが埋め込まれた絶縁膜１１上には、下から順にストッパ絶縁膜１２および絶縁膜１３からなる積層膜が形成されており、この積層膜に形成された配線溝内に配線Ｍ１が形成され（埋め込まれ）ている。配線Ｍ１は、プラグＰＧを介してｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐのソース・ドレイン用のｎ＋型半導体領域ＳＤ１およびｐ＋型半導体領域ＳＤ２などと電気的に接続されている。更に上層には多層配線構造が形成されているが、ここでは図示およびその説明は省略する。
【００４５】
次に、図１に示されるような本実施の形態の半導体装置の製造工程を図面を参照して説明する。
【００４６】
図２は、本実施の形態の半導体装置、ここではＣＭＩＳＦＥＴを有する半導体装置の製造工程の一部を示す製造プロセスフロー図である。図３〜図１６は、本実施の形態の半導体装置、ここではＣＭＩＳＦＥＴを有する半導体装置の製造工程中の要部断面図である。
【００４７】
まず、図３に示されるように、例えば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンなどからなる半導体基板（半導体ウエハ）１を準備する（図２のステップＳ１）。本実施の形態の半導体装置が形成される半導体基板１は、ｎチャネル型のＭＩＳＦＥＴが形成される領域であるｎＭＩＳ形成領域１Ａと、ｐチャネル型のＭＩＳＦＥＴが形成される領域であるｐＭＩＳ形成領域１Ｂとを有している。それから、半導体基板１の主面に素子分離領域２を形成する（図２のステップＳ２）。素子分離領域２は酸化シリコンなどの絶縁体からなり、例えばＳＴＩ（Shallow Trench Isolation）法により形成される。例えば、半導体基板１に形成された溝（素子分離溝）に埋め込まれた絶縁膜により、素子分離領域２を形成することができる。
【００４８】
次に、半導体基板１のｎチャネル型ＭＩＳＦＥＴを形成する領域（ｎＭＩＳ形成領域１Ａ）にｐ型ウエルＰＷを形成し、ｐチャネル型ＭＩＳＦＥＴを形成する領域（ｐＭＩＳ形成領域１Ｂ）にｎ型ウエルＮＷを形成する（図２のステップＳ３）。このステップＳ３において、ｐ型ウエルＰＷは、例えばホウ素（Ｂ）などのｐ型の不純物をイオン注入することなどによって形成され、ｎ型ウエルＮＷは、例えばリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することなどにより形成される。また、ｐ型ウエルＰＷおよびｎ型ウエルＮＷの形成前または形成後に、半導体基板１の上層部に対して、後で形成されるＭＩＳＦＥＴのしきい値調整用のイオン注入（いわゆるチャネルドープイオン注入）を必要に応じて行なうこともできる。
【００４９】
次に、例えばフッ酸（ＨＦ）水溶液を用いたウェットエッチングなどにより半導体基板１の表面の自然酸化膜を除去することによって、半導体基板１の表面を清浄化（洗浄）する。これにより、半導体基板１（ｐ型ウエルＰＷおよびｎ型ウエルＮＷ）の表面（シリコン面）が露出される。
【００５０】
次に、図４に示されるように、半導体基板１の表面（すなわちｐ型ウエルＰＷおよびｎ型ウエルＮＷの表面）上に、ゲート絶縁膜用のＨｆ含有絶縁膜（第１絶縁膜）３を形成する（図２のステップＳ４）。Ｈｆ含有絶縁膜３は、半導体基板１の主面全面に形成されるため、ｎＭＩＳ形成領域１ＡおよびｐＭＩＳ形成領域１Ｂの両方に形成される。このＨｆ含有絶縁膜３は、上記ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜形成用のベースとなる絶縁膜である。
【００５１】
Ｈｆ含有絶縁膜３は、Ｈｆを含有する絶縁膜であり、Ｈｆ（ハフニウム）を含有する絶縁材料からなるが、Ｓｉ（シリコン）を含有していないことも特徴の一つである。すなわち、Ｈｆ含有絶縁膜３は、Ｈｆを含有しかつＳｉを含有しない絶縁膜である。Ｈｆ含有絶縁膜３は、好ましくはＨｆＯＮ膜（酸窒化ハフニウム膜またはハフニウムオキシナイトライド膜）またはＨｆＯ膜（酸化ハフニウム膜またはハフニウムオキサイド膜、代表的なのはＨｆＯ２膜）とすることができる。従って、Ｈｆ含有絶縁膜３は、ハフニウム（Ｈｆ）に加えて、更に酸素（Ｏ）も含有している。なお、ＨｆＯＮ膜（酸窒化ハフニウム膜）は、ハフニウム（Ｈｆ）と酸素（Ｏ）と窒素（Ｎ）とで構成された絶縁材料膜であり、ＨｆＯ膜（酸化ハフニウム膜）は、ハフニウム（Ｈｆ）と酸素（Ｏ）とで構成された絶縁材料膜である。また、ＨｆＳｉＯＮ膜（ハフニウムシリコンオキシナイトライド膜）やＨｆＳｉＯ膜（ハフニウムシリケート膜）はＳｉを含有しているため、Ｈｆ含有絶縁膜３としてＨｆＳｉＯＮ膜やＨｆＳｉＯ膜は用いないことに注意すべきである。
【００５２】
Ｈｆ含有絶縁膜３がＨｆＯＮ膜の場合には、ＡＬＤ法（Atomic Layer Deposition：原子層堆積）またはＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法を用いてまずＨｆＯ膜（代表的にはＨｆＯ２膜）を堆積してから、このＨｆＯ膜をプラズマ窒化処理のような窒化処理で窒化する（すなわちＨｆＯ膜をＨｆＯＮ膜にする）ことによって、ＨｆＯＮ膜を形成することができる。この窒化処理の後に、不活性または酸化雰囲気中で熱処理する場合もある。
【００５３】
Ｈｆ含有絶縁膜３がＨｆＯ膜（代表的にはＨｆＯ２膜）の場合には、ＡＬＤ法またはＣＶＤ法を用いてＨｆＯ膜（代表的にはＨｆＯ２膜）を堆積すればよく、窒化処理を行う必要はない。
【００５４】
また、Ｈｆ含有絶縁膜３は、リーク電流抑制の観点から、ＨｆＯ膜（酸化ハフニウム膜）よりもＨｆＯＮ膜（酸窒化ハフニウム膜）である方がより好ましく、Ｈｆ含有絶縁膜３としてＨｆＯＮ膜（酸窒化ハフニウム膜）を用いることで、リーク電流の更なる低減を図ることができる。また、Ｈｆ含有絶縁膜３の膜厚は、例えば２〜３ｎｍ程度とすることができる。
【００５５】
また、半導体基板１（ｐ型ウエルＰＷおよびｎ型ウエルＮＷ）の表面（シリコン面）上に直接的にＨｆ含有絶縁膜３を形成することもできるが、ステップＳ４において、Ｈｆ含有絶縁膜３を形成する前に、半導体基板１（ｐ型ウエルＰＷおよびｎ型ウエルＮＷ）の表面（シリコン面）上に、薄い酸化シリコン膜（図示せず）を界面層として形成しておき、この酸化シリコン膜（界面層）上にＨｆ含有絶縁膜３を形成すれば、より好ましい。この酸化シリコン膜を形成する理由は、ゲート絶縁膜と半導体基板の界面をＳｉＯ２／Ｓｉ構造にすることで、これまでのＳｉＯ２ゲート絶縁膜（酸化シリコンからなるゲート絶縁膜）と同等にトラップなどの欠陥数を減らして、駆動能力や信頼性を向上させるためである。この酸化シリコン膜（界面層）は、熱酸化法などを用いて形成することができ、その膜厚は薄く、好ましくは０．３〜１ｎｍ、例えば０．６ｎｍ程度とすることができる。この界面層としては、酸化シリコン膜の代わりに酸窒化シリコン膜を形成することもできる。
【００５６】
次に、図５に示されるように、半導体基板１の主面上に、すなわちＨｆ含有絶縁膜３上に、Ａｌ含有膜（Ａｌ含有層）４を形成する（図２のステップＳ５）。このステップＳ５において、Ａｌ含有膜４は、半導体基板１の主面全面に形成されるため、ｎＭＩＳ形成領域１ＡおよびｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３上に形成される。
【００５７】
Ａｌ含有膜４は、Ａｌ（アルミニウム）を含有する材料膜であり、Ａｌ（アルミニウム）を含有する材料からなるが、Ｓｉ（シリコン）を含有していないことも特徴の一つである。すなわち、Ａｌ含有膜４は、Ａｌを含有しかつＳｉを含有しない膜である。Ａｌ含有膜４としては、酸化アルミニウム膜（ＡｌＯ膜、代表的にはＡｌ２Ｏ３膜）が最も好ましいが、それ以外にも、酸窒化アルミニウム膜（アルミニウム酸窒化物膜、ＡｌＯＮ膜）またはアルミニウム膜（Ａｌ膜）などを用いることもできる。また、ＡｌＳｉＯ膜（アルミニウムシリケート膜）やＡｌＳｉＯＮ膜はＳｉを含有しているため、Ａｌ含有膜４としてＡｌＳｉＯ膜やＡｌＳｉＯＮ膜は用いないことに注意すべきである。Ａｌ含有膜４は、スパッタリング法またはＡＬＤ法などによって形成することができ、その膜厚は、例えば０．５〜１ｎｍ程度とすることができる。
【００５８】
次に、半導体基板１の主面上に、すなわちＡｌ含有膜４上に、反応防止用のマスク層として窒化金属膜（マスク層）５を形成する（図２のステップＳ６）。このステップＳ６において、窒化金属膜５は、半導体基板１の主面全面に形成されるため、ｎＭＩＳ形成領域１ＡおよびｐＭＩＳ形成領域１ＢのＡｌ含有膜４上に形成される。
【００５９】
窒化金属膜５は、好ましくは窒化チタン（ＴｉＮ）膜、窒化ハフニウム（ＨｆＮ）膜または窒化ジルコニウム（ＺｒＮ）膜であり、その中でも特に好ましいのは窒化チタン（ＴｉＮ）膜である。窒化金属膜５は、スパッタリング法などを用いて形成することができ、その膜厚は、例えば５〜２０ｎｍ程度とすることができる。
【００６０】
次に、図６に示されるように、半導体基板１の主面上に、すなわち窒化金属膜５上に、フォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することで、レジストパターンとしてフォトレジストパターン（レジストパターン）ＰＲ１を形成する（図２のステップＳ７）。
【００６１】
フォトレジストパターンＰＲ１は、ｐＭＩＳ形成領域１Ｂの窒化金属膜５上には形成されるが、ｎＭＩＳ形成領域１Ａには形成されない。このため、ｐＭＩＳ形成領域１Ｂの窒化金属膜５はフォトレジストパターンＰＲ１で覆われているが、ｎＭＩＳ形成領域１Ａの窒化金属膜５はフォトレジストパターンＰＲ１で覆われずに露出した状態となる。
【００６２】
次に、図７に示されるように、フォトレジストパターンＰＲ１をエッチングマスクとして用いて、ｎＭＩＳ形成領域１Ａの窒化金属膜５をエッチング（好ましくはウェットエッチング）して除去する（図２のステップＳ８）。続いて、フォトレジストパターンＰＲ１をエッチングマスクとして用いて、ｎＭＩＳ形成領域１ＡのＡｌ含有膜４をエッチング（好ましくはウェットエッチング）して除去する（図２のステップＳ９）。
【００６３】
このステップＳ８，Ｓ９のエッチング工程によって、図７に示されるように、ｎＭＩＳ形成領域１Ａの窒化金属膜５およびＡｌ含有膜４はエッチングされて除去されるが、ｐＭＩＳ形成領域１Ｂの窒化金属膜５およびＡｌ含有膜４はフォトレジストパターンＰＲ１で覆われているので、エッチングされずに残存する。これにより、ｎＭＩＳ形成領域１ＡのＨｆ含有絶縁膜３は露出されるが、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３は、Ａｌ含有膜４および窒化金属膜５の積層膜で覆われた状態（すなわち露出していない状態）が維持される。
【００６４】
次に、図８に示されるように、フォトレジストパターンＰＲ１を除去する（図２のステップＳ１０）。
【００６５】
次に、図９に示されるように、半導体基板１の主面上に、希土類含有膜（希土類含有層）６を形成する（図２のステップＳ１１）。
【００６６】
上記ステップＳ８，Ｓ９のエッチング工程でｎＭＩＳ形成領域１Ａの窒化金属膜５およびＡｌ含有膜４を除去しかつｐＭＩＳ形成領域１Ｂの窒化金属膜５およびＡｌ含有膜４を残していたので、ステップＳ１１では、希土類含有膜６は、ｎＭＩＳ形成領域１ＡではＨｆ含有絶縁膜３上に形成され、ｐＭＩＳ形成領域１Ｂでは窒化金属膜５上に形成される。このため、ｎＭＩＳ形成領域１Ａでは希土類含有膜６とＨｆ含有絶縁膜３とが接触しているが、ｐＭＩＳ形成領域１Ｂでは、希土類含有膜６とＡｌ含有膜４（およびＨｆ含有絶縁膜３）とは、間に窒化金属膜５が介在するため互いに接触していない状態となる。
【００６７】
希土類含有膜６は、希土類元素を含有し、特に好ましくはＬａ（ランタン）を含有しているが、更にＳｉ（シリコン）も含有していることが特徴の一つである。すなわち、希土類含有膜６は、希土類元素（特に好ましくはＬａ）とＳｉ（シリコン）とを含有する膜であり、希土類元素（特に好ましくはＬａ）とＳｉとを含有する材料からなる。希土類含有膜６としては、希土類シリケート膜（ＬｎＳｉＯ膜）が好ましく、希土類含有膜６が含有する希土類としてはＬａが特に好ましいため、希土類含有膜６としては、ランタンシリケート膜（ＬａＳｉＯ膜）が特に好ましい。なお、希土類シリケート膜（ＬｎＳｉＯ膜）は、希土類（Ｌｎ）とシリコン（Ｓｉ）と酸素（Ｏ）とで構成された材料膜であり、ランタンシリケート膜（ＬａＳｉＯ膜）は、ランタン（Ｌａ）とシリコン（Ｓｉ）と酸素（Ｏ）とで構成された材料膜である。希土類含有膜６の膜厚は、例えば０．５〜１ｎｍ程度とすることができる。
【００６８】
なお、本願において、希土類または希土類元素とは、ランタン（Ｌａ）からルテチウム（Ｌｕ）までのランタノイドに、スカンジウム（Ｓｃ）およびイットリウム（Ｙ）を加えたものを言うものとする。また、希土類含有膜６が含有する希土類元素をＬｎと表記するものとする。また、Ｈｆを含有するゲート絶縁膜をＨｆ系ゲート絶縁膜と称するものとする。
【００６９】
希土類含有膜６は、スパッタリング法によって形成することが好ましい。これは、ＣＶＤ法だと、形成された膜中に炭素（Ｃ）や塩素（Ｃｌ）などの不純物が含まれやすいのに対して、スパッタリング法では、形成された膜中へ不純物が含まれにくいためである。また、希土類含有膜６は厚みが薄いが、スパッタリング法は、このような薄い膜を制御性良く形成することができる。
【００７０】
希土類含有膜６としてランタンシリケート膜（ＬａＳｉＯ膜）を用い、このランタンシリケート膜（ＬａＳｉＯ膜）をスパッタリング法で形成する場合、スパッタリングに用いるターゲットには、次の３種類がある。
【００７１】
第１に、シリコンターゲット（Ｓｉターゲット）と酸化ランタンターゲット（ＬａＯｘターゲット）とを用いて、スパッタリングでランタンシリケート膜（ＬａＳｉＯ膜）を成膜する手法である。この場合、室温（半導体基板１の温度が室温）のスパッタリング法でランタンシリケート膜（ＬａＳｉＯ膜）を成膜することで、ＳｉとＬａＯｘとの凝集を生じずに、ＬａＯｘを効率的に基板側に拡散できる。また、ｐＭＩＳ形成領域１Ｂでは窒化金属膜５上にランタンシリケート膜（ＬａＳｉＯ膜）が形成されるが、窒化金属膜５をさほど酸化させないため、後述の窒化金属膜５の除去工程で窒化金属膜５を除去しやすい。
【００７２】
第２に、酸化シリコンターゲット（ＳｉＯｘターゲット）と酸化ランタンターゲット（ＬａＯｘターゲット）とを用いて、スパッタリングでランタンシリケート膜（ＬａＳｉＯ膜）を成膜する手法である。この場合、酸化シリコンターゲット（ＳｉＯｘターゲット）を用いることで、Ｈｉｇｈ−ｋゲート絶縁膜の酸素欠陥を補填でき、ＴＤＤＢ（Time Dependence on Dielectric Breakdown）寿命などを向上させることができる。
【００７３】
第３に、ランタンシリケートターゲット（ＬａＳｉＯターゲット）を用いて、スパッタリングでランタンシリケート膜（ＬａＳｉＯ膜）を成膜する手法である。この場合、ランタンシリケートターゲット（ＬａＳｉＯターゲット）を用いることで、Ｈｉｇｈ−ｋゲート絶縁膜の酸素欠陥を補填でき、ＴＤＤＢ（Time Dependence on Dielectric Breakdown）寿命などを向上させることができる。また、酸化ランタンターゲット（ＬａＯｘターゲット）を用いた場合に懸念される潮解性が、ランタンシリケートターゲット（ＬａＳｉＯターゲット）を用いた場合には抑制されるため、ランタンシリケート膜（ＬａＳｉＯ膜）をより安定して形成することができる。
【００７４】
上述のようにして希土類含有膜６を形成した後、半導体基板１に対して熱処理を施す（図２のステップＳ１２）。ステップＳ１２の熱処理工程は、熱処理温度を好ましくは６００〜１０００℃の範囲内とし、不活性ガス雰囲気中で行うことができる。
【００７５】
このステップＳ１２の熱処理により、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜３を希土類含有膜６と反応させ、ｐＭＩＳ形成領域１Ｂにおいて、Ｈｆ含有絶縁膜３をＡｌ含有膜４と反応させる。すなわち、ステップＳ１２の熱処理工程においては、ｎＭＩＳ形成領域１Ａでは、希土類含有膜６とＨｆ含有絶縁膜３とが接触していたために両者が反応して、希土類含有膜６を構成する希土類元素Ｌｎ（特に好ましくはＬｎ＝Ｌａ）とＳｉとがＨｆ含有絶縁膜３に導入（拡散）される。また、ステップＳ１２の熱処理工程において、ｐＭＩＳ形成領域１Ｂでは、Ａｌ含有膜４とＨｆ含有絶縁膜３とが接触していたために両者が反応して、Ａｌ含有膜４を構成するＡｌがＨｆ含有絶縁膜３に導入（拡散）される。なお、ｐＭＩＳ形成領域１Ｂでは、希土類含有膜６とＡｌ含有膜４（およびＨｆ含有絶縁膜３）とは、間に窒化金属膜５が介在して互いに接触していない状態であるため、Ａｌ含有膜４およびＨｆ含有絶縁膜３は希土類含有膜６と反応せず、希土類含有膜６を構成する希土類元素Ｌｎ（特に好ましくはＬｎ＝Ｌａ）とＳｉとは、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３には導入（拡散）されない。
【００７６】
このステップＳ１２の熱処理により、図１０に示されるように、ｎＭＩＳ形成領域１Ａでは、希土類含有膜６とＨｆ含有絶縁膜３とが反応（混合、ミキシング）してＨｆ含有絶縁膜３ａが形成される。すなわち、ｎＭＩＳ形成領域１Ａでは、希土類含有膜６の希土類元素Ｌｎ（特に好ましくはＬｎ＝Ｌａ）とＳｉがＨｆ含有絶縁膜３に導入されて、Ｈｆ含有絶縁膜３が、Ｈｆ含有絶縁膜３ａとなる。ここで、希土類含有膜６が含有する希土類元素をＬｎと表記しており、例えば、希土類含有膜６がランタンシリケート膜（ＬａＳｉＯ膜）の場合は、Ｌｎ＝Ｌａであり、希土類含有膜６がイットリウムシリケート膜（ＹＳｉＯ膜）の場合は、Ｌｎ＝Ｙである。
【００７７】
また、このステップＳ１２の熱処理により、図１０に示されるように、ｐＭＩＳ形成領域１Ｂでは、Ａｌ含有膜４とＨｆ含有絶縁膜３とが反応（混合、ミキシング）してＨｆ含有絶縁膜３ｂが形成される。すなわち、ｐＭＩＳ形成領域１Ｂでは、Ａｌ含有膜４のＡｌがＨｆ含有絶縁膜３に導入されて、Ｈｆ含有絶縁膜３が、Ｈｆ含有絶縁膜３ｂとなる。
【００７８】
Ｈｆ含有絶縁膜３ａは、Ｈｆ（ハフニウム）と希土類元素Ｌｎ（特に好ましくはＬｎ＝Ｌａ）とＳｉ（シリコン）とＯ（酸素）とを含有する絶縁材料からなり、Ｈｆ含有絶縁膜３ａが含有する希土類元素Ｌｎは、希土類含有膜６が含有していた希土類元素Ｌｎと同じである。従って、Ｈｆ含有絶縁膜３がＨｆＯＮ膜の場合には、Ｈｆ含有絶縁膜３ａはＨｆＬｎＳｉＯＮ膜（Ｌｎ＝Ｌａの場合はＨｆＬａＳｉＯＮ膜）である。Ｈｆ含有絶縁膜３がＨｆＯ膜（代表的にはＨｆＯ２膜）の場合は、Ｈｆ含有絶縁膜３ａは、ＨｆＬｎＳｉＯ膜（Ｌｎ＝Ｌａの場合はＨｆＬａＳｉＯ膜）である。
【００７９】
一方、Ｈｆ含有絶縁膜３ｂは、Ｈｆ（ハフニウム）とＡｌ（アルミニウム）とＯ（酸素）とを含有する絶縁材料からなるが、Ｓｉ（シリコン）を含有していない。Ｈｆ含有絶縁膜３ｂがＳｉ（シリコン）を含有していないのは、Ｈｆ含有絶縁膜３とＡｌ含有膜４のいずれもがＳｉ（シリコン）を含有していなかったためである。従って、Ｈｆ含有絶縁膜３がＨｆＯＮ膜の場合には、Ｈｆ含有絶縁膜３ｂはＨｆＡｌＯＮ膜となり、Ｈｆ含有絶縁膜３がＨｆＯ膜（代表的にはＨｆＯ２膜）の場合は、Ｈｆ含有絶縁膜３ｂは、ＨｆＡｌＯ膜となる。
【００８０】
また、希土類含有膜６は、上述のように好ましくは希土類シリケート膜（特に好ましくはランタンシリケート膜）である。この場合、希土類含有膜６は、希土類元素Ｌｎおよびシリコン（Ｓｉ）以外に酸素（Ｏ）も含有しているが、Ｈｆ含有絶縁膜３も酸素（Ｏ）を含有しているため、ステップＳ１２の熱処理で希土類含有膜６の酸素（Ｏ）がＨｆ含有絶縁膜３に導入されるかどうかにかかわらず、Ｈｆ含有絶縁膜３ａは、酸素（Ｏ）も含有したものとなる。実際には、希土類含有膜６の希土類元素Ｌｎおよびシリコン（Ｓｉ）だけでなく、希土類含有膜６の酸素（Ｏ）もＨｆ含有絶縁膜３に導入されて、Ｈｆ含有絶縁膜３ａが形成される。
【００８１】
また、Ａｌ含有膜４は、上述のように好ましくは酸化アルミニウム膜であり、この場合、Ａｌ含有膜４は、アルミニウム（Ａｌ）以外に酸素（Ｏ）も含有しているが、Ｈｆ含有絶縁膜３も酸素（Ｏ）を含有しているため、ステップＳ１２の熱処理でＡｌ含有膜４の酸素（Ｏ）がＨｆ含有絶縁膜３に導入されるかどうかにかかわらず、Ｈｆ含有絶縁膜３ｂは、酸素（Ｏ）も含有したものとなる。実際には、Ａｌ含有膜４のアルミニウム（Ａｌ）だけでなく、Ａｌ含有膜４の酸素（Ｏ）もＨｆ含有絶縁膜３に導入されて、Ｈｆ含有絶縁膜３ｂが形成される。従って、Ｈｆ含有絶縁膜３がＨｆＯＮ膜でかつＡｌ含有膜４が酸化アルミニウム膜またはアルミニウム膜の場合は、Ｈｆ含有絶縁膜３ｂはＨｆＡｌＯＮ膜であり、Ｈｆ含有絶縁膜３がＨｆＯ膜（代表的にはＨｆＯ２膜）でかつＡｌ含有膜４が酸化アルミニウム膜またはアルミニウム膜の場合は、Ｈｆ含有絶縁膜３ｂは、ＨｆＡｌＯ膜である。
【００８２】
また、Ａｌ含有膜４が酸窒化アルミニウム膜（ＡｌＯＮ膜）の場合には、Ａｌ含有膜４のアルミニウム（Ａｌ）だけでなく、Ａｌ含有膜４の酸素（Ｏ）と窒素（Ｎ）もＨｆ含有絶縁膜３に導入されてＨｆ含有絶縁膜３ｂが形成されるため、Ｈｆ含有絶縁膜３がＨｆＯＮ膜とＨｆＯ膜のいずれであっても、Ｈｆ含有絶縁膜３ｂはＨｆＡｌＯＮ膜となり得る。
【００８３】
また、ｐＭＩＳ形成領域１Ｂでは、希土類含有膜６は窒化金属膜５上に形成されているため、このｐＭＩＳ形成領域１Ｂの希土類含有膜６は、窒化金属膜５とほとんど反応せずに残存する。すなわち、窒化金属膜５の材料として、ステップＳ１２の熱処理工程の熱処理温度でも安定で、Ｈｆ含有絶縁膜３、Ａｌ含有膜４および希土類含有膜６のいずれとも反応し難い材料を選択しておくのである。このような材料として、窒化金属はふさわしく、窒化チタン（ＴｉＮ）、窒化ハフニウム（ＨｆＮ）または窒化ジルコニウム（ＺｒＮ）は特に好ましい。
【００８４】
また、上述のように、ステップＳ４でＨｆ含有絶縁膜３を形成する前に、半導体基板１（ｐ型ウエルＰＷおよびｎ型ウエルＮＷ）の表面（シリコン面）上に、薄い酸化シリコン膜（図示せず）を界面層として形成し、この酸化シリコン膜上にＨｆ含有絶縁膜３を形成した場合には、ステップＳ１２の熱処理時には、Ｈｆ含有絶縁膜３と下部の酸化シリコン膜との反応を抑制して、界面層としての酸化シリコン膜を残存させることが好ましい。すなわち、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜３ａと半導体基板１（ｐ型ウエルＰＷ）との間の界面層として酸化シリコン膜を残存させ、またｐＭＩＳ形成領域１Ｂにおいて、Ｈｆ含有絶縁膜３ｂと半導体基板１（ｎ型ウエルＮＷ）との間の界面層として酸化シリコン膜を残存させることが好ましい。これにより、駆動力や信頼性の劣化を抑制した良好なデバイスを作製することができる。界面層としては、酸化シリコン膜の代わりに酸窒化シリコン膜を用いることもできる。
【００８５】
次に、図１１に示されるように、ステップＳ１２の熱処理工程で反応しなかった希土類含有膜６（未反応の希土類含有膜６）を、エッチング（好ましくはウェットエッチング）によって除去する（図２のステップＳ１３）。それから、窒化金属膜５をエッチング（好ましくはウェットエッチング）によって除去する（図２のステップＳ１４）。
【００８６】
ステップＳ１３の希土類含有膜６のエッチング工程により、ｐＭＩＳ形成領域１Ｂでは、窒化金属膜５上の希土類含有膜６が除去されて窒化金属膜５が露出し、ｎＭＩＳ形成領域１Ａでは、ステップＳ１２の熱処理でＨｆ含有絶縁膜３と反応しきれなかった希土類含有膜６が除去されてＨｆ含有絶縁膜３ａが露出される。希土類含有膜６の形成時の膜厚によっては、ステップＳ１２の熱処理時に、ｎＭＩＳ形成領域１Ａの希土類含有膜６の全厚み分がＨｆ含有絶縁膜３と反応する場合もあるが、この場合も、ステップＳ１３の希土類含有膜６のエッチング工程後には、ｐＭＩＳ形成領域１Ｂでは窒化金属膜５が露出し、ｎＭＩＳ形成領域１ＡではＨｆ含有絶縁膜３ａが露出された状態となる。そして、ステップＳ１４の窒化金属膜５のエッチング工程によって、ｐＭＩＳ形成領域１Ｂに形成されていた窒化金属膜５が除去され、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３ｂが露出される。
【００８７】
また、窒化金属膜５はステップＳ１２の熱処理工程で希土類含有膜６と反応し難い膜であるが、たとえ窒化金属膜５の表層部分（希土類含有膜６に接していた部分）がステップＳ１２の熱処理工程で希土類含有膜６と反応してＴｉＬｎＳｉＯＮ層（窒化金属膜５が窒化チタン膜の場合）などが窒化金属膜５の表面に薄く形成されたとしても、ステップＳ１３またはステップＳ１４のエッチング工程で、除去され得る。また、ステップＳ１３の希土類含有膜６のエッチング工程の後で、ステップＳ１４の窒化金属膜５のエッチング工程の前に、上記ＴｉＬｎＳｉＯＮ層を除去するためのエッチング（好ましくはウェットエッチング）を行うこともできる。なお、窒化金属膜５が窒化チタン以外の窒化金属膜の場合には、上記ＴｉＬｎＳｉＯＮ層は、Ｔｉを窒化金属膜５を構成する金属元素に置換したものとなる。
【００８８】
ステップＳ１４の窒化金属膜５のエッチング工程後には、ｎＭＩＳ形成領域１ＡのＨｆ含有絶縁膜３ａおよびｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３ｂの両者が露出された状態となる。
【００８９】
また、Ａｌ含有膜４の形成時の膜厚によっては、ステップＳ１２の熱処理時に、ｐＭＩＳ形成領域１ＢのＡｌ含有膜４の全厚み分がＨｆ含有絶縁膜３と反応（ミキシング）してＨｆ含有絶縁膜３ｂになる場合と、ｐＭＩＳ形成領域１ＢのＡｌ含有膜４の下層部分のみがＨｆ含有絶縁膜３と反応（ミキシング）してＨｆ含有絶縁膜３ｂになる場合とがあり得る。ステップＳ１２の熱処理の際にｐＭＩＳ形成領域１ＢのＡｌ含有膜４の全厚み分がＨｆ含有絶縁膜３と反応（ミキシング）してＨｆ含有絶縁膜３ｂが形成された場合には、Ｈｆ含有絶縁膜３ｂ上にはＡｌ含有膜４の未反応部分は残存しないため、後述のステップＳ１５で金属膜７はＨｆ含有絶縁膜３ｂ上に直接形成されることになり、金属膜７がＨｆ含有絶縁膜３ｂに接した状態となる。一方、ステップＳ１２の熱処理の際にｐＭＩＳ形成領域１ＢのＡｌ含有膜４の下層部分のみがＨｆ含有絶縁膜３と反応（ミキシング）してＨｆ含有絶縁膜３ｂが形成された場合には、Ｈｆ含有絶縁膜３ｂ上にはＡｌ含有膜４の未反応部分が薄く残存することになるため、後述のステップＳ１５で形成される金属膜７とＨｆ含有絶縁膜３ｂとの間には、Ａｌ含有膜４の未反応部分が介在することになる。Ｈｆ系ゲート絶縁膜およびメタルゲート電極を有するｐチャネル型ＭＩＳＦＥＴにおいては、Ｈｆ系ゲート絶縁膜中にＡｌが導入（ミキシング）されていれば、ｐチャネル型ＭＩＳＦＥＴを低しきい値化することができるが、Ｈｆ系ゲート絶縁膜とメタルゲート電極の間にＡｌ酸化物（Ａｌ含有膜４）が介在していても、このＡｌ酸化物（Ａｌ含有膜４）は、ｐチャネル型ＭＩＳＦＥＴの低しきい値化に寄与する。このため、ステップＳ１２の熱処理の際に、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３ｂ上にＡｌ含有膜４の未反応部分が残存しなかった場合と、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３ｂ上にＡｌ含有膜４の未反応部分が残存した場合のいずれにおいても、ｐチャネル型ＭＩＳＦＥＴＱｐの低しきい値化を図ることができる。すなわち、本実施の形態および後述の実施の形態２，３は、ゲート電極ＧＥ２の金属膜７とＨｆ含有絶縁膜３ｂとの間に、Ａｌ含有膜４の未反応部分が残存（介在）していない場合と残存（介在）している場合のいずれにおいても有効であり、ｐチャネル型ＭＩＳＦＥＴＱｐの低しきい値化を図ることができるのである。
【００９０】
一方、Ｈｆ系ゲート絶縁膜およびメタルゲート電極を有するｎチャネル型ＭＩＳＦＥＴにおいては、Ｈｆ系ゲート絶縁膜中にＬａなどの希土類元素が導入（ミキシング）されていれば、ｎチャネル型ＭＩＳＦＥＴを低しきい値化することができるが、Ｈｆ系ゲート絶縁膜とメタルゲートの間にＬａ酸化物層などが未反応で介在していても、このＬａ酸化物層は、ｎチャネル型ＭＩＳＦＥＴの低しきい値化にはあまり寄与しない。ｎチャネル型ＭＩＳＦＥＴの低しきい値化には、Ｈｆ系ゲート絶縁膜中にＬａなどの希土類元素を導入することが有効なのである。本実施の形態では、ステップＳ１２の熱処理によってｎＭＩＳ形成領域１Ａの希土類含有膜６がＨｆ含有絶縁膜３と反応（ミキシング）して、希土類元素Ｌｎが導入されたＨｆ系ゲート絶縁膜（すなわちＨｆ含有絶縁膜３ａ）を形成することで、ｎチャネル型ＭＩＳＦＥＴＱｎを低しきい値化することができる。そして、たとえステップＳ１２の熱処理の際にｎＭＩＳ形成領域１ＡのＨｆ含有絶縁膜３ａ上に希土類含有膜６の未反応部分が残存した場合であっても、この未反応部分はステップＳ１３の希土類含有膜６のエッチング工程で除去されるため、後述のステップＳ１５で金属膜７はＨｆ含有絶縁膜３ａ上に直接形成されることになり、ゲート電極ＧＥ１の金属膜７はＨｆ含有絶縁膜３ａに接した状態となる。
【００９１】
次に、図１２に示されるように、半導体基板１の主面上に、メタルゲート（金属ゲート電極）用の金属膜（金属層、メタルゲート膜）７を形成する（図２のステップＳ１５）。ステップＳ１５においては、ｎＭＩＳ形成領域１Ａでは、Ｈｆ含有絶縁膜３ａ上に金属膜７が形成され、ｐＭＩＳ形成領域１Ｂでは、Ｈｆ含有絶縁膜３ｂ上に金属膜７が形成される。金属膜７は、好ましくは窒化チタン（ＴｉＮ）膜、窒化タンタル（ＴａＮ）膜または炭化タンタル（ＴａＣ）膜であり、最も好ましくは、窒化チタン（ＴｉＮ）膜である。金属膜７は、例えばスパッタリング法などにより形成することができる。金属膜７の膜厚は、例えば１０〜２０ｎｍ程度とすることができる。
【００９２】
なお、本願において、金属膜（金属層）とは、金属伝導を示す導電膜（導電層）を言い、単体の金属膜や合金膜だけでなく、金属伝導を示す金属化合物膜（窒化金属膜や炭化金属膜など）も含むものとする。このため、金属膜７は、金属伝導を示す導電膜であり、金属級に抵抗率が低く、好ましくは上述のように窒化チタン（ＴｉＮ）膜、窒化タンタル（ＴａＮ）膜または炭化タンタル（ＴａＣ）膜である。
【００９３】
次に、半導体基板１の主面上に、すなわち金属膜７上に、シリコン膜８を形成する（図２のステップＳ１６）。シリコン膜８は、多結晶シリコン膜または非晶質シリコン膜とすることができるが、成膜時には非晶質シリコン膜であった場合でも、成膜後の熱処理（例えばソース・ドレイン用に導入した不純物の活性化アニール）で多結晶シリコン膜となる。シリコン膜８の膜厚は、例えば１００ｎｍ程度とすることができる。
【００９４】
ステップＳ１５で形成する金属膜７の厚みを厚くすることでステップＳ１６のシリコン膜８の形成工程を省略する（すなわちゲート電極ＧＥ１，ＧＥ２をシリコン膜８無しの金属膜７で形成する）ことも可能であるが、ステップＳ１６で金属膜７上にシリコン膜８を形成する（すなわちゲート電極ＧＥ１，ＧＥ２を金属膜７とその上のシリコン膜８との積層膜で形成する）方が、より好ましい。その理由は、金属膜７の厚みが厚すぎると、金属膜７が剥離しやすくなる問題や、あるいは金属膜７をパターニングする際のオーバーエッチングによる基板ダメージの問題が生じる可能性があるが、金属膜７とシリコン膜８との積層膜でゲート電極を形成することで、金属膜７のみでゲート電極を形成する場合に比べて金属膜７の厚みを薄くすることができるため、上記問題を改善できるからである。また、金属膜７上にシリコン膜８を形成した場合、これまでのポリシリコンゲート電極（ポリシリコンからなるゲート電極）の加工方法やプロセスを踏襲できるため、微細加工性、製造コストおよび歩留まりの点でも優位である。
【００９５】
次に、図１３に示されるように、シリコン膜８および金属膜７の積層膜を、フォトリソグラフィ技術およびエッチング（好ましくはドライエッチング）技術を用いてパターニングすることで、金属膜７および金属膜７上のシリコン膜８からなるゲート電極ＧＥ１，ＧＥ２を形成する（図２のステップＳ１７）。
【００９６】
ゲート電極ＧＥ１は、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜３ａ上に形成され、ゲート電極ＧＥ２は、ｐＭＩＳ形成領域１Ｂにおいて、Ｈｆ含有絶縁膜３ｂ上に形成される。すなわち、金属膜７および金属膜７上のシリコン膜８からなるゲート電極ＧＥ１が、ｎＭＩＳ形成領域１Ａのｐ型ウエルＰＷの表面上に、ゲート絶縁膜としてのＨｆ含有絶縁膜３ａを介して形成され、金属膜７および金属膜７上のシリコン膜８からなるゲート電極ＧＥ２が、ｐＭＩＳ形成領域１Ｂのｎ型ウエルＮＷの表面上に、ゲート絶縁膜としてのＨｆ含有絶縁膜３ｂを介して形成されるのである。Ｈｆ含有絶縁膜３ａとＨｆ含有絶縁膜３ｂとは、いずれも酸化シリコンよりも誘電率（比誘電率）が高い。
【００９７】
ステップＳ１７でシリコン膜８および金属膜７をパターニングするドライエッチング工程の後に、ゲート電極ＧＥ１で覆われない部分のＨｆ含有絶縁膜３ａとゲート電極ＧＥ２で覆われない部分のＨｆ含有絶縁膜３ｂとを除去するためのウェットエッチング行うことが、より好ましい。ゲート電極ＧＥ１の下部に位置するＨｆ含有絶縁膜３ａとゲート電極ＧＥ２の下部に位置するＨｆ含有絶縁膜３ｂとは、ステップＳ１７のドライエッチングおよびその後のウェットエッチングで除去されずに残存する。一方、ゲート電極ＧＥ１で覆われない部分のＨｆ含有絶縁膜３ａとゲート電極ＧＥ２で覆われない部分のＨｆ含有絶縁膜３ｂとは、ステップＳ１７でシリコン膜８および金属膜７をパターニングする際のドライエッチングや、その後のウェットエッチングで除去される。
【００９８】
次に、図１４に示されるように、ｎＭＩＳ形成領域１Ａにおけるｐ型ウエルＰＷのゲート電極ＧＥ１の両側の領域にリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することにより、ｎ−型半導体領域ＥＸ１を形成する。このｎ−型半導体領域ＥＸ１形成用のイオン注入時には、ｐＭＩＳ形成領域１Ｂはイオン注入阻止マスクとしてのフォトレジスト膜（図示せず）で覆っておき、ｎＭＩＳ形成領域１Ａの半導体基板１（ｐ型ウエルＰＷ）にゲート電極ＧＥ１をマスクとしてイオン注入する。また、ｐＭＩＳ形成領域１Ｂにおけるｎ型ウエルＮＷのゲート電極ＧＥ２の両側の領域にホウ素（Ｂ）などのｐ型の不純物をイオン注入することにより、ｐ−型半導体領域ＥＸ２を形成する。このｐ−型半導体領域ＥＸ２形成用のイオン注入時には、ｎＭＩＳ形成領域１Ａはイオン注入阻止マスクとしての他のフォトレジスト膜（図示せず）で覆っておき、ｐＭＩＳ形成領域１Ｂの半導体基板１（ｎ型ウエルＮＷ）にゲート電極ＧＥ２をマスクとしてイオン注入する。ｎ−型半導体領域ＥＸ１を先に形成しても、あるいはｐ−型半導体領域ＥＸ２を先に形成してもよい。
【００９９】
次に、ゲート電極ＧＥ１，ＧＥ２の側壁上に、絶縁体からなるサイドウォール（側壁スペーサ、側壁絶縁膜）ＳＷを形成する。例えば、半導体基板１上にゲート電極ＧＥ１，ＧＥ２を覆うように酸化シリコン膜と窒化シリコン膜とを下から順に形成してから、この酸化シリコン膜と窒化シリコン膜との積層膜を異方性エッチング（エッチバック）することによって、ゲート電極ＧＥ１，ＧＥ２の側壁上に残存する酸化シリコン膜および窒化シリコン膜からなるサイドウォールＳＷを形成することができる。なお、図面の簡略化のために、図１４では、サイドウォールＳＷを構成する酸化シリコン膜および窒化シリコン膜を一体化して示してある。
【０１００】
次に、ｎＭＩＳ形成領域１Ａにおけるｐ型ウエルＰＷのゲート電極ＧＥ１およびサイドウォールＳＷの両側の領域にリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することにより、ｎ＋型半導体領域ＳＤ１を形成する。ｎ＋型半導体領域ＳＤ１は、ｎ−型半導体領域ＥＸ１よりも不純物濃度が高くかつ接合深さが深い。このｎ＋型半導体領域ＳＤ１形成用のイオン注入時には、ｐＭＩＳ形成領域１Ｂはイオン注入阻止マスクとしてのフォトレジスト膜（図示せず）で覆っておき、ｎＭＩＳ形成領域１Ａの半導体基板１（ｐ型ウエルＰＷ）に、ゲート電極ＧＥ１およびその側壁上のサイドウォールＳＷをマスクとしてイオン注入する。このため、ｎ−型半導体領域ＥＸ１は、ゲート電極ＧＥ１に整合して形成され、ｎ＋型半導体領域ＳＤ１はサイドウォールＳＷに整合して形成される。また、ｐＭＩＳ形成領域１Ｂにおけるｎ型ウエルＮＷのゲート電極ＧＥ２およびサイドウォールＳＷの両側の領域にホウ素（Ｂ）などのｐ型の不純物をイオン注入することにより、ｐ＋型半導体領域ＳＤ２を形成する。ｐ＋型半導体領域ＳＤ２は、ｐ−型半導体領域ＥＸ２よりも不純物濃度が高くかつ接合深さが深い。このｐ＋型半導体領域ＳＤ２形成用のイオン注入時には、ｎＭＩＳ形成領域１Ａはイオン注入阻止マスクとしての他のフォトレジスト膜（図示せず）で覆っておき、ｐＭＩＳ形成領域１Ｂの半導体基板１（ｎ型ウエルＮＷ）に、ゲート電極ＧＥ２およびその側壁上のサイドウォールＳＷをマスクとしてイオン注入する。このため、ｐ−型半導体領域ＥＸ２は、ゲート電極ＧＥ２に整合して形成され、ｐ＋型半導体領域ＳＤ２はサイドウォールＳＷに整合して形成される。ｎ＋型半導体領域ＳＤ１を先に形成しても、あるいはｐ＋型半導体領域ＳＤ２を先に形成してもよい。
【０１０１】
ｎＭＩＳ形成領域１Ａのゲート電極ＧＥ１を構成するシリコン膜８は、ｎ−型半導体領域ＥＸ１形成用のイオン注入工程やｎ＋型半導体領域ＳＤ１形成用のイオン注入工程でｎ型の不純物が導入されて、ｎ型のシリコン膜となる。また、ｐＭＩＳ形成領域１Ｂのゲート電極ＧＥ２を構成するシリコン膜８は、ｐ−型半導体領域ＥＸ２形成用のイオン注入やｐ＋型半導体領域ＳＤ２形成用のイオン注入工程でｐ型の不純物が導入されて、ｐ型のシリコン膜となる。
【０１０２】
イオン注入後、導入した不純物の活性化のためのアニール処理（活性化アニール、熱処理）を行う。これにより、ｎ−型半導体領域ＥＸ１、ｐ−型半導体領域ＥＸ２、ｎ＋型半導体領域ＳＤ１、ｐ＋型半導体領域ＳＤ２およびシリコン膜８などに導入された不純物を活性化することができる。
【０１０３】
このようにして、図１４に示されるような構造が得られ、ｎＭＩＳ形成領域１Ａに、電界効果トランジスタとしてｎチャネル型ＭＩＳＦＥＴＱｎが形成され、また、ｐＭＩＳ形成領域１Ｂに、電界効果トランジスタとしてｐチャネル型ＭＩＳＦＥＴＱｐが形成される。
【０１０４】
ゲート電極ＧＥ１がｎチャネル型ＭＩＳＦＥＴＱｎのゲート電極として機能し、ゲート電極ＧＥ１の下のＨｆ含有絶縁膜３ａが、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜として機能する。そして、ｎチャネル型ＭＩＳＦＥＴＱｎのソースまたはドレインとして機能するｎ型の半導体領域（不純物拡散層）が、ｎ＋型半導体領域ＳＤ１およびｎ−型半導体領域ＥＸ１により形成される。また、ゲート電極ＧＥ２がｐチャネル型ＭＩＳＦＥＴＱｐのゲート電極として機能し、ゲート電極ＧＥ２の下のＨｆ含有絶縁膜３ｂが、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜として機能する。そして、ｐチャネル型ＭＩＳＦＥＴＱｐのソースまたはドレインとして機能するｐ型の半導体領域（不純物拡散層）が、ｐ＋型半導体領域ＳＤ２およびｐ−型半導体領域ＥＸ２により形成される。
【０１０５】
次に、図１５に示されるように、半導体基板１の主面上に、ゲート電極ＧＥ１，ＧＥ２およびサイドウォールＳＷを覆うように、絶縁膜（層間絶縁膜）１１を形成する。絶縁膜１１は、例えば、酸化シリコン膜の単体膜や、あるいは薄い窒化シリコン膜とその上の厚い酸化シリコン膜との積層膜などからなる。絶縁膜１１の形成後、絶縁膜１１の表面を、例えばＣＭＰ（Chemical Mechanical Polishing）法を使用して平坦化する。
【０１０６】
次に、絶縁膜１１上に形成したフォトレジストパターン（図示せず）をエッチングマスクとして用いて、絶縁膜１１をドライエッチングすることにより、絶縁膜１１にコンタクトホール（貫通孔、孔）ＣＮＴを形成する。コンタクトホールＣＮＴは、ｎ＋型半導体領域ＳＤ１およびｐ＋型半導体領域ＳＤ２や、ゲート電極ＧＥ１，ＧＥ２の上部などに形成される。
【０１０７】
次に、コンタクトホールＣＮＴ内に、タングステン（Ｗ）などからなる導電性のプラグ（接続用導体部）ＰＧを形成する。プラグＰＧを形成するには、例えば、コンタクトホールＣＮＴの内部（底部および側壁上）を含む絶縁膜１１上に、バリア導体膜（例えばチタン膜、窒化チタン膜、あるいはそれらの積層膜）を形成する。それから、このバリア導体膜上にタングステン膜などからなる主導体膜をコンタクトホールＣＮＴを埋めるように形成し、絶縁膜１１上の不要な主導体膜およびバリア導体膜をＣＭＰ法またはエッチバック法などによって除去することにより、プラグＰＧを形成することができる。なお、図面の簡略化のために、図１５では、プラグＰＧを構成するバリア導体膜および主導体膜（タングステン膜）を一体化して示してある。
【０１０８】
次に、図１６に示されるように、プラグＰＧが埋め込まれた絶縁膜１１上に、ストッパ絶縁膜（エッチングストッパ用絶縁膜）１２および配線形成用の絶縁膜（層間絶縁膜）１３を順次形成する。ストッパ絶縁膜１２は、絶縁膜１３への溝加工の際にエッチングストッパとなる膜であり、絶縁膜１３に対してエッチング選択性を有する材料を用い、例えば、ストッパ絶縁膜１２を窒化シリコン膜とし、絶縁膜１３を酸化シリコン膜とすることができる。
【０１０９】
次に、シングルダマシン法により第１層目の配線Ｍ１を形成する。まず、レジストパターン（図示せず）をマスクとしたドライエッチングによって絶縁膜１３およびストッパ絶縁膜１２の所定の領域に配線溝１４を形成した後、半導体基板１の主面上（すなわち配線溝１４の底部および側壁上を含む絶縁膜１３上）にバリア導体膜（例えば窒化チタン膜、タンタル膜または窒化タンタル膜など）を形成する。続いて、ＣＶＤ法またはスパッタリング法などによりバリア導体膜上に銅のシード層を形成し、さらに電解めっき法などを用いてシード層上に銅めっき膜を形成し、銅めっき膜により配線溝１４の内部を埋め込む。それから、配線溝１４内以外の領域の銅めっき膜、シード層およびバリアメタル膜をＣＭＰ法により除去して、銅を主導電材料とする第１層目の配線Ｍ１を形成する。なお、図面の簡略化のために、図１６では、配線Ｍ１を構成する銅めっき膜、シード層およびバリア導体膜を一体化して示してある。
【０１１０】
配線Ｍ１は、プラグＰＧを介してｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐのソースまたはドレイン用のｎ＋型半導体領域ＳＤ１およびｐ＋型半導体領域ＳＤ２などと電気的に接続されている。その後、デュアルダマシン法などにより２層目以降の配線を形成するが、ここでは図示およびその説明は省略する。また、配線Ｍ１およびそれよりも上層の配線は、ダマシン配線に限定されず、配線用の導電体膜をパターニングして形成することもでき、例えばタングステン配線またはアルミニウム配線などとすることもできる。
【０１１１】
次に、本実施の形態の特徴について、より詳細に説明する。
【０１１２】
本実施の形態では、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐのゲート電極ＧＥ１，ＧＥ２は、ゲート絶縁膜（ここではＨｆ含有絶縁膜３ａ，３ｂ）上に位置する金属膜７を有しており、いわゆるメタルゲート電極（金属ゲート電極）である。このため、ゲート電極の空乏化現象を抑制し、寄生容量をなくすことができるため、ＭＩＳＦＥＴ素子の小型化（ゲート絶縁膜の薄膜化）も可能になる。
【０１１３】
また、本実施の形態では、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜として、酸化シリコンよりも誘電率が高いＨｆ含有絶縁膜３ａを用い、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜として、酸化シリコンよりも誘電率が高いＨｆ含有絶縁膜３ｂを用いている。すなわち、酸化シリコンより誘電率（比誘電率）の高い材料膜、いわゆるＨｉｇｈ−ｋ膜（高誘電率膜）であるＨｆ含有絶縁膜３ａとＨｆ含有絶縁膜３ｂとを、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜に用いている。このため、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜に酸化シリコン膜を用いた場合に比べて、Ｈｆ含有絶縁膜３ａとＨｆ含有絶縁膜３ｂの物理的膜厚を増加させることができるため、リーク電流を低減することができる。
【０１１４】
そして、本実施の形態では、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜として、希土類元素Ｌｎ（特に好ましくはＬｎ＝Ｌａ）が導入されたＨｉｇｈ−ｋ膜であるＨｆ含有絶縁膜３ａを用いたことにより、ｎチャネル型ＭＩＳＦＥＴＱｎのしきい値（しきい値電圧）の絶対値を低く（小さく）することができる。すなわち、ｎチャネル型ＭＩＳＦＥＴＱｎを低しきい値化することができる。また、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜として、Ａｌが導入されたＨｉｇｈ−ｋ膜であるＨｆ含有絶縁膜３ｂを用いたことにより、ｐチャネル型ＭＩＳＦＥＴＱｐのしきい値（しきい値電圧）の絶対値を低く（小さく）することができる。すなわち、ｐチャネル型ＭＩＳＦＥＴＱｐを低しきい値化することができる。これにより、ｎチャネル型ＭＩＳＦＥＴＱｎとｐチャネル型ＭＩＳＦＥＴＱｐの両方を低しきい値化することができる。
【０１１５】
また、ｎチャネル型ＭＩＳＦＥＴとｐチャネル型ＭＩＳＦＥＴの両方の低しきい値化を図る上では、ｎチャネル型ＭＩＳＦＥＴのＨｆ系ゲート絶縁膜が希土類元素を含有しかつｐチャネル型ＭＩＳＦＥＴのＨｆ系ゲート絶縁膜がＡｌを含有するだけでなく、ｎチャネル型ＭＩＳＦＥＴのＨｆ系ゲート絶縁膜がＡｌを含有せず、かつｐチャネル型ＭＩＳＦＥＴのＨｆ系ゲート絶縁膜が希土類元素(特にＬａ)を含有しないことが好ましい。このため、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜であるＨｆ含有絶縁膜３ａはＡｌを含有せず、かつｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜であるＨｆ含有絶縁膜３ｂは希土類元素(特にＬａ)を含有しないことが好ましい。
【０１１６】
本実施の形態では、Ｈｆ含有絶縁膜３を、Ｈｆを含有するが希土類元素（特にＬａ）とＡｌを含有しない絶縁膜（好ましくはＨｆＯＮ膜またはＨｆＯ膜）とし、このＨｆ含有絶縁膜３を希土類含有膜６と反応させてＨｆ含有絶縁膜３ａを形成し、また、このＨｆ含有絶縁膜３をＡｌ含有膜４と反応させてＨｆ含有絶縁膜３ｂを形成している。これにより、Ｈｆ含有絶縁膜３ａは、Ｈｆと希土類元素Ｌｎを含有するがＡｌを含有しない絶縁膜（Ｈｆ系ゲート絶縁膜）とすることができ、また、Ｈｆ含有絶縁膜３ｂは、ＨｆとＡｌを含有するが、希土類元素Ｌｎを含有しない絶縁膜（Ｈｆ系ゲート絶縁膜）とすることができる。このため、ｎチャネル型ＭＩＳＦＥＴＱｎとｐチャネル型ＭＩＳＦＥＴＱｐの両方の低しきい値化を効率よく実現することができる。
【０１１７】
また、本実施の形態は、ｎチャネル型ＭＩＳＦＥＴＱｎのＨｆ系ゲート絶縁膜（ここではＨｆ含有絶縁膜３ａ）にＳｉを導入し、一方ｐチャネル型ＭＩＳＦＥＴＱｐのＨｆ系ゲート絶縁膜（ここではＨｆ含有絶縁膜３ｂ）にはＳｉを導入していないことが、主要な特徴の一つである。これについて、図１７および図１８の比較例と対比させて説明する。
【０１１８】
図１７は、本発明者が検討した第１の比較例の半導体装置の要部断面図であり、図１８は、本発明者が検討した第２の比較例の半導体装置の要部断面図であり、それぞれ上記図１に相当するものである。
【０１１９】
図１７に示される第１の比較例の半導体装置は、半導体基板１０１のｎＭＩＳ形成領域１０１Ａに形成されたｎチャネル型ＭＩＳＦＥＴＱｎ１０１と半導体基板１０１のｐＭＩＳ形成領域１０１Ｂに形成されたｐチャネル型ＭＩＳＦＥＴＱｐ１０１とを有している。
【０１２０】
すなわち、素子分離領域１０２によって規定された半導体基板１０１のｎＭＩＳ形成領域１０１ＡおよびｐＭＩＳ形成領域１０１Ｂに、それぞれｐ型ウエルＰＷ１０１およびｎ型ウエルＮＷ１０１が形成され、ｎＭＩＳ形成領域１０１Ａのｐ型ウエルＰＷ１０１の表面上に、ゲート絶縁膜として機能するＨｆＬａＳｉＯＮ膜１０３ａを介して、ｎチャネル型ＭＩＳＦＥＴＱｎ１０１のゲート電極ＧＥ１０１が形成されている。また、ｐＭＩＳ形成領域１０１Ｂのｎ型ウエルＮＷ１０１の表面上に、ゲート絶縁膜として機能するＨｆＡｌＳｉＯＮ膜１０３ｂを介して、ｐチャネル型ＭＩＳＦＥＴＱｐ１０１のゲート電極ＧＥ１０２が形成されている。各ゲート電極ＧＥ１０１，ＧＥ１０２は、金属膜１０７と金属膜１０７上のシリコン膜１０８との積層膜で構成されている。ＨｆＬａＳｉＯＮ膜１０３ａおよびＨｆＡｌＳｉＯＮ膜１０３ｂは、いわゆるＨｉｇｈ−ｋ膜であり、ゲート電極ＧＥ１０１，ＧＥ１０２はメタルゲート電極である。ｎチャネル型ＭＩＳＦＥＴＱｎ１０１のゲート絶縁膜にＬａを含有するＨｆＬａＳｉＯＮ膜１０３ａを用い、ｐチャネル型ＭＩＳＦＥＴＱｐ１０１のゲート絶縁膜にＡｌを含有するＨｆＡｌＳｉＯＮ膜１０３ｂを用いているのは、ｎチャネル型ＭＩＳＦＥＴＱｎ１０１およびｐチャネル型ＭＩＳＦＥＴＱｐ１０１の両方の低しきい値化を図るためである。
【０１２１】
また、ｎＭＩＳ形成領域１０１Ａのｐ型ウエルＰＷ１０１には、ｎチャネル型ＭＩＳＦＥＴＱｎ１０１のＬＤＤ構造のソース・ドレイン領域として、ｎ−型半導体領域ＥＸ１０１とそれよりも高不純物濃度のｎ＋型半導体領域ＳＤ１０１とが形成されている。また、ｐＭＩＳ形成領域１０１Ｂのｎ型ウエルＮＷ１０１には、ｐチャネル型ＭＩＳＦＥＴＱｐ１０１のＬＤＤ構造のソース・ドレイン領域として、ｐ−型半導体領域ＥＸ１０２とそれよりも高不純物濃度のｐ＋型半導体領域ＳＤ１０２とが形成されている。ゲート電極ＧＥ１０１，ＧＥ１０２の側壁上には、絶縁体からなるサイドウォールＳＷ１０１が形成されている。
【０１２２】
図１７の第１の比較例の半導体装置においても、本実施の形態の上記絶縁膜１１、コンタクトホールＣＮＴ、プラグＰＧ、ストッパ絶縁膜１２、絶縁膜１３、配線溝１４および配線Ｍ１に相当するものも形成されるが、簡略化のために、ここでは図示およびその説明は省略する。
【０１２３】
このような構造を有する図１７の第１の比較例の半導体装置は、ｎＭＩＳ形成領域１０１ＡおよびｐＭＩＳ形成領域１０１Ｂに共通のＨｆＳｉＯＮ膜を形成してから、ｎＭＩＳ形成領域１０１ＡのＨｆＳｉＯＮ膜にＬａを選択的に導入してＨｆＬａＳｉＯＮ膜１０３ａとし、ｐＭＩＳ形成領域１０１ＢのＨｆＳｉＯＮ膜にＡｌを選択的に導入してＨｆＡｌＳｉＯＮ膜１０３ｂとすることで、得ることができる。
【０１２４】
しかしながら、図１７に示される第１の比較例の半導体装置においては、次のような課題が生じることが、本発明者の検討により分かった。
【０１２５】
酸化アルミニウムは希土類酸化物に比べて比誘電率がかなり小さい。例えば、Ｌａ酸化物の比誘電率が３８程度であるのに対して、Ａｌ酸化物の比誘電率は１０程度である。このため、図１７の第１の比較例の半導体装置のように、共通のＨｆＳｉＯＮ膜にＬａを選択的に導入してＨｆＬａＳｉＯＮ膜１０３ａとし、Ａｌを選択的に導入してＨｆＡｌＳｉＯＮ膜１０３ｂとした場合、ｎチャネル型ＭＩＳＦＥＴＱｎ１０１のゲート絶縁膜であるＨｆＬａＳｉＯＮ膜１０３ａに比べて、ｐチャネル型ＭＩＳＦＥＴＱｐ１０１のゲート絶縁膜であるＨｆＡｌＳｉＯＮ膜１０３ｂの比誘電率がかなり低くなってしまう。これにより、ｎチャネル型ＭＩＳＦＥＴＱｎ１０１のゲート絶縁膜（ＨｆＬａＳｉＯＮ膜１０３ａ）に比較して、ｐチャネル型ＭＩＳＦＥＴＱｐ１０１のゲート絶縁膜（ＨｆＡｌＳｉＯＮ膜１０３ｂ）は、ＥＯＴ（Equivalent Oxide Thickness）がかなり大きくなってしまい、ｎチャネル型ＭＩＳＦＥＴＱｎ１０１とｐチャネル型ＭＩＳＦＥＴＱｐ１０１とでゲート絶縁膜のＥＯＴに大きな差がついてしまう。従って、ｎチャネル型ＭＩＳＦＥＴＱｎ１０１のゲート絶縁膜（ＨｆＬａＳｉＯＮ膜１０３ａ）のＥＯＴが小さくとも、ｐチャネル型ＭＩＳＦＥＴＱｐ１０１のゲート絶縁膜（ＨｆＡｌＳｉＯＮ膜１０３ｂ）のＥＯＴが大きいことで、ＣＭＩＳＦＥＴの特性の低下を招いてしまうため、半導体装置の性能向上のためには、更なるＥＯＴ低減が望まれる。
【０１２６】
ゲート絶縁膜のＥＯＴ低減には、Ｓｉを含有しないＨｆ系ゲート絶縁膜を用いることが有効である。例えばＨｆＳｉＯＮの比誘電率が２０程度であるのに比べて、ＨｆＯＮの比誘電率は、その倍の４０程度である。このため、図１８に示される第２の比較例の半導体装置のように、ｎチャネル型ＭＩＳＦＥＴＱｎ２０１とｐチャネル型ＭＩＳＦＥＴＱｐ２０１の両方のゲート絶縁膜に、Ｓｉを含有しないＨｆ系ゲート絶縁膜を用いることが考えられる。
【０１２７】
図１８に示される第２の比較例の半導体装置は、ｎチャネル型ＭＩＳＦＥＴＱｎ２０１のゲート絶縁膜として、上記ＨｆＬａＳｉＯＮ膜１０３ａの代わりにＨｆＬａＯＮ膜２０３ａを用い、ｐチャネル型ＭＩＳＦＥＴＱｐ２０１のゲート絶縁膜として、上記ＨｆＡｌＳｉＯＮ膜１０３ｂの代わりにＨｆＡｌＯＮ膜２０３ｂを用いたこと以外は、図１７に示される第１の比較例の半導体装置と同様の構成を有している。このような構造を有する図１８の第２の比較例の半導体装置は、ｎＭＩＳ形成領域１０１ＡおよびｐＭＩＳ形成領域１０１Ｂに共通のＨｆＯＮ膜を形成してから、ｎＭＩＳ形成領域１０１ＡのＨｆＯＮ膜にＬａを選択的に導入してＨｆＬａＯＮ膜２０３ａとし、ｐＭＩＳ形成領域１０１ＢのＨｆＯＮ膜にＡｌを選択的に導入してＨｆＡｌＯＮ膜２０３ｂとすることで、得ることができる。
【０１２８】
図１８の第２の比較例の半導体装置のように、ＨｆＬａＯＮ膜２０３ａおよびＨｆＡｌＯＮ膜２０３ｂを、それぞれｎチャネル型ＭＩＳＦＥＴＱｎ２０１およびｐチャネル型ＭＩＳＦＥＴＱｐ２０１のゲート絶縁膜として用いた場合、ＨｆＬａＳｉＯＮ膜１０３ａおよびＨｆＡｌＳｉＯＮ膜１０３ｂをゲート絶縁膜に用いた図１７の第１の比較例の半導体装置に比べて、ゲート絶縁膜の比誘電率を大きくすることができる。これは、ＨｆＬａＯＮ膜２０３ａの比誘電率がＨｆＬａＳｉＯＮ膜１０３ａの比誘電率よりも大きく、ＨｆＡｌＯＮ膜２０３ｂの比誘電率がＨｆＡｌＳｉＯＮ膜１０３ｂの比誘電率よりも大きいためである。このため、図１７の第１の比較例の半導体装置に比べて、図１８の第２の比較例の半導体装置は、ｎチャネル型ＭＩＳＦＥＴＱｎ２０１とｐチャネル型ＭＩＳＦＥＴＱｐ２０１の両方でゲート絶縁膜のＥＯＴを低減することができる。
【０１２９】
しかしながら、図１８に示される第２の比較例の半導体装置においては、次のような課題が生じることが、本発明者の検討により分かった。
【０１３０】
ＨｆＬａＳｉＯＮ膜においては、ＬａとＨｆとの結合力は、ＬａとＳｉとの結合力に比べて弱い。このため、Ｓｉを含有しないＨｆＬａＯＮ膜２０３ａにおいては、結合力が強いＬａ−Ｓｉ結合が無いため、Ｌａの結合力は、Ｓｉを含有するＨｆＬａＳｉＯＮ膜１０３ａにおけるＬａの結合力に比べて弱い。従って、ゲート電極ＧＥ１０１，ＧＥ１０２を加工（すなわち金属膜１０７とその上のシリコン膜１０８との積層膜をパターニング）する際のドライエッチングや、その後にゲート電極ＧＥ１０１，ＧＥ１０２で覆われていない部分のＨｆＬａＯＮ膜２０３ａおよびＨｆＡｌＯＮ膜２０３ｂをウェットエッチングする際に、ＨｆＬａＯＮ膜２０３ａからＬａＯが容易に乖離または溶出してしまう。これは、異物生成やゲート電極ＧＥ１０１，ＧＥ１０２の側壁からゲート絶縁膜であるＨｆＬａＯＮ膜２０３ａが後退してしまうなどの不具合を生じる虞があり、半導体装置の性能を低下させてしまう。一方、ＨｆＡｌＯＮ膜２０３ｂでは、このようなＨｆＬａＯＮ膜２０３ａで生じる課題は発生しないか、発生してもＨｆＬａＯＮ膜２０３ａに比べてわずかである。これは、ＨｆＡｌＯＮ膜２０３ｂにおけるＡｌとＨｆとの結合力が、ＨｆＬａＯＮ膜２０３ａにおけるＬａとＨｆとの結合力に比べて強いためと考えられる。
【０１３１】
また、図１８の第２の比較例の半導体装置は、ｎＭＩＳ形成領域１０１ＡおよびｐＭＩＳ形成領域１０１Ｂに共通のＨｆＯＮ膜を形成してから、ｎＭＩＳ形成領域１０１ＡのＨｆＯＮ膜にＬａを選択的に導入してＨｆＬａＯＮ膜２０３ａを形成する。具体的には、ｎＭＩＳ形成領域１０１ＡのＨｆＯＮ膜上にＬａ酸化物膜を形成し、このＬａ酸化物膜を熱処理でＨｆＯＮ膜と反応（ミキシング）させて、ＨｆＬａＯＮ膜２０３ａを形成する。一方、図１７の第１の比較例の半導体装置では、ｎＭＩＳ形成領域１０１ＡおよびｐＭＩＳ形成領域１０１Ｂに共通のＨｆＳｉＯＮ膜を形成してから、ｎＭＩＳ形成領域１０１ＡのＨｆＳｉＯＮ膜上にＬａ酸化物膜を形成し、このＬａ酸化物膜を熱処理でＨｆＳｉＯＮ膜と反応（ミキシング）させることで、上記ＨｆＬａＳｉＯＮ膜１０３ａを形成する。
【０１３２】
上記Ｌａ酸化物膜を熱処理で上記ＨｆＯＮ膜または上記ＨｆＳｉＯＮ膜と反応（ミキシング）させる際に、Ｌａ酸化物が上記ＨｆＯＮ膜または上記ＨｆＳｉＯＮ膜中を基板方向（半導体基板１０１に近づく方向）に拡散して上記ＨｆＬａＳｉＯＮ膜１０３ａまたはＨｆＬａＯＮ膜２０３ａが形成されることで、ゲート電極ＧＥ１０１の仕事関数を低下させ、ｎチャネル型ＭＩＳＦＥＴＱｎ１０１，Ｑｐ２０１を低しきい値化することができる。
【０１３３】
しかしながら、本発明者の検討によれば、ＨｆＳｉＯＮ膜とＬａ酸化物膜とを熱処理で反応（ミキシング）させることで形成したＨｆＬａＳｉＯＮ膜１０３ａに比べて、ＨｆＯＮ膜とＬａ酸化物膜とを熱処理で反応（ミキシング）させることで形成したＨｆＬａＯＮ膜２０３ａでは、ＬａとＳｉとの結合力に比べてＬａとＨｆとの結合力が弱いことに起因して、Ｌａ酸化物が基板方向に拡散しにくくなる。ｎチャネル型ＭＩＳＦＥＴのＨｆ系ゲート絶縁膜にＬａを導入して低しきい値化を図る上で、ＬａがＨｆ系ゲート絶縁膜中を基板方向に十分に拡散した方が、しきい値（の絶対値）がより低下する傾向にある。このため、ＨｆＬａＳｉＯＮ膜１０３ａをゲート絶縁膜に用いた第１の比較例のｎチャネル型ＭＩＳＦＥＴＱｎ１０１に比べて、ＨｆＬａＯＮ膜２０３ａをゲート絶縁膜に用いた第２の比較例のｎチャネル型ＭＩＳＦＥＴＱｎ２０１は、Ｈｆ系ゲート絶縁膜にＬａを導入したことによるゲート電極ＧＥ１０１の仕事関数の低減効果が小さくなり、低しきい値化の効果が小さくなる。すなわち、Ｈｆ系ゲート絶縁膜（ＨｆＬａＳｉＯＮ膜１０３ａおよびＨｆＬａＯＮ膜２０３ａ）へのＬａ導入量が同じであれば、ＨｆＬａＳｉＯＮ膜１０３ａをゲート絶縁膜とする第１の比較例の半導体装置のｎチャネル型ＭＩＳＦＥＴＱｎ１０１に比べて、ＨｆＬａＯＮ膜２０３ａをゲート絶縁膜とする第２の比較例の半導体装置のｎチャネル型ＭＩＳＦＥＴＱｎ２０１の方が、しきい値電圧の絶対値が大きくなってしまうのである。一方、ＨｆＡｌＯＮ膜２０３ｂでは、このようなＨｆＬａＯＮ膜２０３ａで生じる課題は発生しないか、発生してもＨｆＬａＯＮ膜２０３ａに比べてわずかである。
【０１３４】
図１７および図１８に示される第１および第２の比較例に関連して説明した課題は、ｎチャネル型ＭＩＳＦＥＴのＨｆ系ゲート絶縁膜に導入するのがＬａの場合に特に顕著であるが、Ｌａ以外の希土類元素の場合にも生じる課題である。また、ＨｆＬａＳｉＯＮ膜１０３ａ、ＨｆＡｌＳｉＯＮ膜１０３ｂ、ＨｆＬａＯＮ膜２０３ａおよびＨｆＡｌＯＮ膜２０３ｂが、それぞれＨｆＬａＳｉＯ膜（１０３ａ）、ＨｆＡｌＳｉＯ膜（１０３ｂ）、ＨｆＬａＯ膜（２０３ａ）およびＨｆＡｌＯ膜（２０３ｂ）である場合にも生じる課題である。
【０１３５】
そこで、本実施の形態では、ｎチャネル型ＭＩＳＦＥＴＱｎのＨｆ系ゲート絶縁膜（ここではＨｆ含有絶縁膜３ａ）にはＳｉを導入するが、ｐチャネル型ＭＩＳＦＥＴＱｐのＨｆ系ゲート絶縁膜（ここではＨｆ含有絶縁膜３ｂ）にはＳｉを導入しないようにしている。すなわち、本実施の形態では、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜であるＨｆ含有絶縁膜３ａは、Ｈｆ，Ｌｎ，Ｓｉ，Ｏを含有しており、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜であるＨｆ含有絶縁膜３ｂは、Ｈｆ，Ａｌ，Ｏを含有するがＳｉは含有していない。
【０１３６】
このため、図１７の第１の比較例の半導体装置においてはｐチャネル型ＭＩＳＦＥＴＱｐ１０１のＨｆ系ゲート絶縁膜の比誘電率の低下が課題となったが、本実施の形態では、ｐチャネル型ＭＩＳＦＥＴＱｐのＨｆ系ゲート絶縁膜（ここではＨｆ含有絶縁膜３ｂ）は、Ｓｉを含有していない分、Ｓｉを含有する場合（第１の比較例）に比べて、比誘電率を大きくすることができる。一方、ｎチャネル型ＭＩＳＦＥＴＱｎのＨｆ系ゲート絶縁膜（Ｈｆ含有絶縁膜３ａ）は、Ａｌではなく希土類元素Ｌｎ（特に好ましくはＬａ）を含有している分、比誘電率が大きくなるため、Ｓｉを含有していても、比誘電率の低下を抑制できる。
【０１３７】
このように、本実施の形態では、ｎチャネル型ＭＩＳＦＥＴＱｎのＨｆ系ゲート絶縁膜（Ｈｆ含有絶縁膜３ａ）は、Ａｌではなく希土類元素Ｌｎ（特に好ましくはＬａ）を含有していることで、比誘電率を高くすることができ、ｐチャネル型ＭＩＳＦＥＴＱｐのＨｆ系ゲート絶縁膜（Ｈｆ含有絶縁膜３ｂ）は、Ｓｉを含有していないことで、比誘電率を高くすることができる。このため、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜（Ｈｆ含有絶縁膜３ａ）とｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜（Ｈｆ含有絶縁膜３ｂ）の両方の比誘電率を高くすることができ、ｎチャネル型ＭＩＳＦＥＴＱｎとｐチャネル型ＭＩＳＦＥＴＱｐとで、ゲート絶縁膜のＥＯＴの差を小さくすることができる。従って、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐを備えたＣＭＩＳＦＥＴの特性を向上でき、半導体装置の性能を向上させることができる。
【０１３８】
また、図１８の第２の比較例の半導体装置においては、ｎチャネル型ＭＩＳＦＥＴＱｎ２０１のＨｆ系ゲート絶縁膜（ＨｆＬａＯＮ膜２０３ａ）がＳｉを含有していなかったために、Ｌａ（希土類元素）の結合力が弱いことに起因した上記課題が生じるが、本実施の形態では、ｎチャネル型ＭＩＳＦＥＴＱｎのＨｆ系ゲート絶縁膜にＳｉを含有するＨｆ含有絶縁膜３ａを用いたことにより、図１８の第２の比較例で生じた課題を防止できる。すなわち、本実施の形態では、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜であるＨｆ含有絶縁膜３ａは、Ｈｆ，Ｌｎ，Ｓｉ，Ｏを含有しているため、希土類元素ＬｎはＳｉと強固に結合でき（結合力が強いＬｎ−Ｓｉ結合を形成でき）、希土類元素Ｌｎの結合力を高めることができる。このため、ゲート電極ＧＥ１，ＧＥ２を加工（すなわち金属膜７とその上のシリコン膜８との積層膜をパターニング）する際のドライエッチングや、その後にゲート電極ＧＥ１，ＧＥ２で覆われていない部分のＨｆ含有絶縁膜３ａ，３ｂをウェットエッチングする際に、Ｈｆ含有絶縁膜３ａからＬｎＯなどが乖離または溶出するのを防止できる。これにより、異物生成を防止でき、また、ゲート電極ＧＥ１，ＧＥ２の側壁からゲート絶縁膜であるＨｆ含有絶縁膜３ａが後退する不具合を防止することができる。また、本実施の形態では、Ｈｆ含有絶縁膜３ａがＨｆ，Ｌｎ，ＯだけでなくＳｉも含有しているため、Ｈｆ系ゲート絶縁膜に希土類元素（特にＬａ）を導入したことによるゲート電極ＧＥ１の仕事関数の低減効果を大きくすることができ、ｎチャネル型ＭＩＳＦＥＴＱｎの低しきい値化の効果を大きくすることができる。すなわち、ｎチャネル型ＭＩＳＦＥＴＱｎのしきい値の絶対値を、第２の比較例の半導体装置のｎチャネル型ＭＩＳＦＥＴＱｎ２０１のしきい値の絶対値よりも小さくすることが可能となる。従って、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐを備えたＣＭＩＳＦＥＴの特性を向上でき、半導体装置の性能を向上させることができる。
【０１３９】
また、本実施の形態では、共通のＨｆ含有絶縁膜３をｎＭＩＳ形成領域１ＡおよびｐＭＩＳ形成領域１Ｂの両方に形成し、ｎＭＩＳ形成領域１ＡのＨｆ含有絶縁膜３を希土類含有膜６と熱処理で反応させ、ｐチャネル型ＭＩＳＦＥＴＱｐのＨｆ含有絶縁膜３をＡｌ含有膜４と熱処理で反応させることで、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜とｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜とを作り分けている。そして、希土類含有膜６が希土類元素ＬｎだけでなくＳｉも含有し、Ａｌ含有膜４がＳｉを含有しないことで、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜（Ｈｆ含有絶縁膜３ａ）に選択的にＳｉを導入することができる。このため、製造工程数を抑制しながら、Ｈｆと希土類元素ＬｎとＳｉとＯとを主成分として含有するｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜（Ｈｆ含有絶縁膜３ａ）と、ＨｆとＡｌとＯとを主成分として含有するがＳｉを主成分として含有しないｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜（Ｈｆ含有絶縁膜３ｂ）とを的確に作り分けることができる。従って、半導体装置の製造時間や製造コストを抑制しながら、半導体装置の性能向上を図ることができる。また、半導体装置のスループットも向上することができる。
【０１４０】
また、本実施の形態では、ｐＭＩＳ形成領域１Ｂにおいて、マスク層（反応防止用マスク層）として窒化金属膜５をＡｌ含有膜４と希土類含有膜６との間に介在させ、この状態でステップＳ１２の熱処理を行うことで、ｐＭＩＳ形成領域１Ｂにおいて、希土類含有膜６がＡｌ含有膜４やＨｆ含有絶縁膜３と反応するのを防止している。このため、ステップＳ１２において一回の熱処理によってｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜（Ｈｆ含有絶縁膜３ａ）とｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜（Ｈｆ含有絶縁膜３ｂ）とを作り分けることができる。従って、半導体装置の製造工程数を低減することができ、半導体装置の製造時間の短縮やスループットの向上を図ることができる。
【０１４１】
（実施の形態２）
図１９は、本実施の形態の製造工程の一部を示す製造プロセスフロー図であり、上記実施の形態１の図１に対応するものである。図２０〜図２５は、本実施の形態の半導体装置の製造工程中の要部断面図である。なお、図１９では、図面の簡略化のために、ステップＳ２〜Ｓ９の図示を省略している。
【０１４２】
本実施の形態の製造工程は、ステップＳ１０でフォトレジストパターンＰＲ１を除去するまでは、上記実施の形態１の製造工程と同様であるので、ここではその説明を省略し、ステップＳ１０のフォトレジストパターンＰＲ１の除去工程以降について説明する。
【０１４３】
上記実施の形態１のステップＳ１〜Ｓ１０と同様の工程を行って上記図８の構造を得た後、本実施の形態では、図２０に示されるように、半導体基板１の主面上に、シリコン含有層（Ｓｉを含有する層）としてシリコン膜（シリコン層）２１を形成する（図１９のステップＳ１１ａ）。
【０１４４】
上記ステップＳ８，Ｓ９のエッチング工程でｎＭＩＳ形成領域１Ａの窒化金属膜５およびＡｌ含有膜４を除去しかつｐＭＩＳ形成領域１Ｂの窒化金属膜５およびＡｌ含有膜４を残していたので、ステップＳ１１ａでは、シリコン膜２１は、ｎＭＩＳ形成領域１ＡではＨｆ含有絶縁膜３上に形成され、ｐＭＩＳ形成領域１Ｂでは窒化金属膜５上に形成される。このため、ｎＭＩＳ形成領域１Ａではシリコン膜２１とＨｆ含有絶縁膜３とが接触しているが、ｐＭＩＳ形成領域１Ｂでは、シリコン膜２１とＡｌ含有膜４（およびＨｆ含有絶縁膜３）とは、間に窒化金属膜５が介在するため互いに接触していない状態となる。シリコン膜２１は、スパッタリング法などで形成することができ、その膜厚は、例えば０．２〜１ｎｍ程度とすることができる。
【０１４５】
次に、半導体基板１に対して熱処理を施す（図１９のステップＳ１２ａ）。このステップＳ１２ａの熱処理工程は、熱処理温度を好ましくは６００〜１０００℃の範囲内とし、不活性ガス雰囲気中で行うことができる。ステップＳ１２ａの熱処理により、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜３をシリコン膜２１と反応させる。すなわち、ステップＳ１２ａの熱処理工程においては、ｎＭＩＳ形成領域１Ａでは、シリコン膜２１とＨｆ含有絶縁膜３とが接触していたために両者が反応して、シリコン膜２１を構成するＳｉがＨｆ含有絶縁膜３に導入（拡散）される。
【０１４６】
このステップＳ１２ａの熱処理により、図２１に示されるように、ｎＭＩＳ形成領域１Ａでは、シリコン膜２１とＨｆ含有絶縁膜３とが反応（混合、ミキシング）してＨｆ含有絶縁膜３ｃが形成される。すなわち、ｎＭＩＳ形成領域１Ａでは、シリコン膜２１のＳｉがＨｆ含有絶縁膜３に導入されて、Ｈｆ含有絶縁膜３が、Ｈｆ含有絶縁膜３ｃとなる。Ｈｆ含有絶縁膜３ｃは、Ｈｆ（ハフニウム）とＳｉ（シリコン）とＯ（酸素）とを含有する絶縁材料からなる。Ｈｆ含有絶縁膜３がＨｆＯＮ膜の場合には、Ｈｆ含有絶縁膜３ｃはＨｆＳｉＯＮ膜（ハフニウムシリコンオキシナイトライド膜）であり、Ｈｆ含有絶縁膜３がＨｆＯ膜（代表的にはＨｆＯ２膜）の場合は、Ｈｆ含有絶縁膜３ｃは、ＨｆＳｉＯ膜（ハフニウムシリケート膜）である。
【０１４７】
なお、ｐＭＩＳ形成領域１Ｂでは、シリコン膜２１とＡｌ含有膜４（およびＨｆ含有絶縁膜３）とは、間に窒化金属膜５が介在して互いに接触していない状態であるため、ステップＳ１２ａの熱処理工程でＡｌ含有膜４およびＨｆ含有絶縁膜３はシリコン膜２１と反応せず、シリコン膜２１を構成するＳｉは、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３には導入（拡散）されない。
【０１４８】
ｐＭＩＳ形成領域１Ｂにおいては、ステップＳ１２ａの熱処理によってＨｆ含有絶縁膜３とＡｌ含有膜４とが反応してＨｆ含有絶縁膜３ｂが形成されるが、これについては、上記実施の形態１のステップＳ１２の熱処理によってＨｆ含有絶縁膜３とＡｌ含有膜４とが反応してＨｆ含有絶縁膜３ｂが形成されるのと同様であるため、ここではその説明は省略する。
【０１４９】
次に、図２２に示されるように、半導体基板１の主面上に希土類含有膜（希土類含有層）６ａを形成する（図１９のステップＳ１１ｂ）。ステップＳ１１ｂでは、希土類含有膜６ａは、ｎＭＩＳ形成領域１ＡではＨｆ含有絶縁膜３ｃ上に形成され、ｐＭＩＳ形成領域１Ｂでは窒化金属膜５上に形成される。
【０１５０】
ステップＳ１２ａの熱処理工程の後で、ステップＳ１１ｂの希土類含有膜６ａの形成工程の前に、ステップＳ１２ａの熱処理工程で反応しなかったシリコン膜２１（未反応のシリコン膜２１）をウェットエッチングなどによって除去することが好ましい。この場合、ｐＭＩＳ形成領域１Ｂの窒化金属膜５上に残存していたシリコン膜２１は除去されるため、ＭＩＳ形成領域１Ｂにおいて、希土類含有膜６ａは窒化金属膜５上に接して形成されることになる（図２２はこの場合が示されている）。また、他の形態として、ステップＳ１２ａの熱処理工程の後で、未反応のシリコン膜２１を除去する工程を行わずにステップＳ１１ｂの希土類含有膜６ａの形成工程を行うこともでき、この場合には、ｐＭＩＳ形成領域１Ｂの窒化金属膜５上にシリコン膜２１が残存しているため、希土類含有膜６ａは、ｐＭＩＳ形成領域１Ｂでは窒化金属膜５上のシリコン膜２１上に形成されることになる。
【０１５１】
希土類含有膜６ａは、希土類元素を含有し、特に好ましくはＬａ（ランタン）を含有している。上記実施の形態１で希土類含有膜６が含有する希土類元素をＬｎと表記したのと同様に、本実施の形態でも、希土類含有膜６ａが含有する希土類元素をＬｎと表記するものとする。しかしながら、本実施の形態の希土類含有膜６ａは、上記実施の形態１の希土類含有膜６ａとは異なり、Ｓｉ（シリコン）を含有する必要は無い。これは、ｎＭＩＳ形成領域１ＡのＨｆ含有絶縁膜３ｃには、既にＳｉが導入されているため、希土類含有膜６ａからＨｆ含有絶縁膜３ｃにＳｉを導入する必要が無いためである。希土類含有膜６ａは、好ましくは希土類酸化物膜（酸化希土類膜）であり、特に好ましくは酸化ランタン膜（酸化ランタンとして代表的なのはＬａ２Ｏ３）である。希土類含有膜６ａは、スパッタリング法またはＡＬＤ法などによって形成することができ、その膜厚（堆積膜厚）は、０．２〜１ｎｍ程度とすることができる。
【０１５２】
次に、半導体基板１に対して熱処理を施す（図１９のステップＳ１２ｂ）。このステップＳ１２ｂの熱処理工程は、熱処理温度を好ましくは６００〜１０００℃の範囲内とし、不活性ガス雰囲気中で行うことができる。ステップＳ１２ｂの熱処理により、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜３ｃと希土類含有膜６ａとを反応させる。
【０１５３】
このステップＳ１２ｂの熱処理により、図２３に示されるように、ｎＭＩＳ形成領域１Ａでは、希土類含有膜６ａとＨｆ含有絶縁膜３ｃとが反応（混合、ミキシング）してＨｆ含有絶縁膜３ａが形成される。すなわち、ｎＭＩＳ形成領域１Ａでは、希土類含有膜６ａの希土類元素ＬｎがＨｆ含有絶縁膜３ｃに導入されて、Ｈｆ含有絶縁膜３ｃが、Ｈｆ含有絶縁膜３ａとなる。
【０１５４】
Ｈｆ含有絶縁膜３ａは、上記実施の形態１と同様、Ｈｆ（ハフニウム）と希土類元素Ｌｎ（特に好ましくはＬｎ＝Ｌａ）とＳｉ（シリコン）とＯ（酸素）を含有する絶縁材料からなり、Ｈｆ含有絶縁膜３ａが含有する希土類元素Ｌｎは、希土類含有膜６ａが含有していた希土類元素Ｌｎと同じである。Ｈｆ含有絶縁膜３がＨｆＯＮ膜の場合には、Ｈｆ含有絶縁膜３ｃはＨｆＳｉＯＮ膜であり、Ｈｆ含有絶縁膜３ａはＨｆＬｎＳｉＯＮ膜（Ｌｎ＝Ｌａの場合はＨｆＬａＳｉＯＮ膜）である。Ｈｆ含有絶縁膜３がＨｆＯ膜（代表的にはＨｆＯ２膜）の場合は、Ｈｆ含有絶縁膜３ｃはＨｆＳｉＯ膜であり、Ｈｆ含有絶縁膜３ａはＨｆＬｎＳｉＯ膜（Ｌｎ＝Ｌａの場合はＨｆＬａＳｉＯ膜）である。
【０１５５】
なお、ｐＭＩＳ形成領域１Ｂでは、希土類含有膜６ａとＨｆ含有絶縁膜３ｂとの間に窒化金属膜５が介在しているため、ステップＳ１２ｂの熱処理工程で希土類含有膜６ａとＨｆ含有絶縁膜３ｂとは反応せず、希土類含有膜６ａを構成する希土類元素Ｌｎは、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３ｂには導入（拡散）されない。
【０１５６】
また、ｐＭＩＳ形成領域１Ｂにおいては、上記ステップＳ１２ａの熱処理によってＨｆ含有絶縁膜３ｂが形成され得るが、ステップＳ１２ｂの熱処理もＨｆ含有絶縁膜３ｂの形成に寄与し得る。このため、上記ステップＳ１２ａの熱処理工程において、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３ｂ上にＡｌ含有膜４の未反応部分が残存した場合には、ステップＳ１２ｂの熱処理工程においてＨｆ含有絶縁膜３と反応しきれなかったＡｌ含有膜４（Ａｌ含有膜４の未反応部分）はｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３ｂと更に反応することができる。従って、本実施の形態では、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３ｂは、ステップＳ１２ａの熱処理とステップＳ１２ｂの熱処理の一方または両方によって形成される。
【０１５７】
次に、図２４に示されるように、ステップＳ１２ｂの熱処理工程で反応しなかった希土類含有膜６ａ（未反応の希土類含有膜６ａ）を、エッチング（好ましくはウェットエッチング）によって除去する（図１９のステップＳ１３）。それから、ｐＭＩＳ形成領域１Ｂに形成されていた窒化金属膜５をエッチング（好ましくはウェットエッチング）によって除去する（図１９のステップＳ１４）。これにより、ｎＭＩＳ形成領域１ＡではＨｆ含有絶縁膜３ａが露出され、ｐＭＩＳ形成領域１ＢではＨｆ含有絶縁膜３ｂが露出された状態となる。
【０１５８】
また、ステップＳ１２ｂの熱処理によって、窒化金属膜５の表層部分が希土類含有膜６ａと反応する場合がある。また、上記ステップＳ１２ａの熱処理工程の後で、未反応のシリコン膜２１を除去する工程を行わずにステップＳ１１ｂの希土類含有膜６ａの形成工程を行った場合には、ｐＭＩＳ形成領域１Ｂにおいて、ステップＳ１２ｂの熱処理によって、窒化金属膜５上のシリコン膜２１と希土類含有膜６ａとが反応したり、あるいは窒化金属膜５の表層部分がシリコン膜２１と反応する場合がある。このような場合であっても、ｐＭＩＳ形成領域１Ｂにおける窒化金属膜５の表層部分と希土類含有膜６ａまたはシリコン膜２１との反応物や希土類含有膜６ａとシリコン膜２１との反応物などは、ステップＳ１３またはステップＳ１４のエッチング工程、あるいはステップＳ１３とステップＳ１４の間に行うウェットエッチング工程によって除去することができる。すなわち、ｐＭＩＳ形成領域１Ｂにおいて、窒化金属膜５およびそれよりも上部の構造は、ステップＳ１４で窒化金属膜５を除去した段階で、全て除去することができる。
【０１５９】
以降の工程は、上記実施の形態１と同様である。すなわち、上記実施の形態１と同様に、半導体基板１の主面上に金属膜７を形成し（図１９のステップＳ１５）、金属膜７上にシリコン膜８を形成し（図１９のステップＳ１６）、シリコン膜８および金属膜７の積層膜をパターニングすることで、図２５に示されるようにゲート電極ＧＥ１，ＧＥ２を形成する（図１９のステップＳ１７）。
【０１６０】
上記実施の形態１と同様に、本実施の形態においても、ゲート電極ＧＥ１は、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜３ａ上に形成され、ゲート電極ＧＥ２は、ｐＭＩＳ形成領域１Ｂにおいて、Ｈｆ含有絶縁膜３ｂ上に形成される。すなわち、金属膜７および金属膜７上のシリコン膜８からなるゲート電極ＧＥ１が、ｎＭＩＳ形成領域１Ａのｐ型ウエルＰＷの表面上に、ゲート絶縁膜としてのＨｆ含有絶縁膜３ａを介して形成され、金属膜７および金属膜７上のシリコン膜８からなるゲート電極ＧＥ２が、ｐＭＩＳ形成領域１Ｂのｎ型ウエルＮＷの表面上に、ゲート絶縁膜としてのＨｆ含有絶縁膜３ｂを介して形成されるのである。
【０１６１】
ゲート電極ＧＥ１，ＧＥ２を形成した後の工程は、上記実施の形態１と同様であるので、ここではその図示および説明は省略する。また、製造された半導体装置の構成は、上記実施の形態１とほぼ同様であるので、ここではその説明を省略する。
【０１６２】
本実施の形態では、上記実施の形態１で得られる効果に加えて、更に次のような効果を得ることができる。
【０１６３】
すなわち、本実施の形態では、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜３とシリコン膜２１とをステップＳ１２ａの熱処理で反応させてＳｉも含有するＨｆ含有絶縁膜３ｃを形成してから、このＨｆ含有絶縁膜３ｃと希土類含有膜６ａとをステップＳ１２ｂの熱処理で反応させてＨｆ含有絶縁膜３ａを形成している。希土類元素Ｌｎ（特にＬａ）とＨｆとの結合力よりも希土類元素Ｌｎ（特にＬａ）とＳｉとの結合力の方が強いため、Ｓｉを含有しないＨｆ系ゲート絶縁膜（例えばＨｆＯＮ膜またはＨｆＯ膜）中では、希土類元素Ｌｎ（特にＬａ）の拡散は抑制されやすいのに対して、Ｓｉを含有するＨｆ系ゲート絶縁膜（好ましくはＨｆＳｉＯＮ膜またはＨｆＳｉＯ膜）中では希土類元素Ｌｎ（特にＬａ）は基板方向へ容易に拡散し得る。このため、本実施の形態のように、ｎＭＩＳ形成領域１Ａにおいて、Ｓｉも含有するＨｆ含有絶縁膜３ｃ（好ましくはＨｆＳｉＯＮ膜またはＨｆＳｉＯ膜）を一旦形成してから、このＨｆ含有絶縁膜３ｃを希土類含有膜６ａとステップＳ１２ｂの熱処理で反応させるようにすれば、希土類含有膜６ａの希土類元素Ｌｎ（特にＬａ）をＨｆ含有絶縁膜３ａにおいて基板方向に十分に拡散させることができる。ｎＭＩＳ形成領域１Ａに形成されるｎチャネル型ＭＩＳＦＥＴＱｎのしきい値（の絶対値）をできるだけ低下させるためには、希土類元素Ｌｎ（特にＬａ）がＨｆ含有絶縁膜３ａにおいて基板方向に十分に拡散することが好ましい。本実施の形態では、形成されたＨｆ含有絶縁膜３ａにおいて希土類元素Ｌｎ（特にＬａ）を基板方向に十分に拡散させることができるため、Ｈｆ系ゲート絶縁膜に希土類元素Ｌｎ（特にＬａ）を導入したことによるｎチャネル型ＭＩＳＦＥＴＱｎの低しきい値化の効果を、より向上させることができ、ｎチャネル型ＭＩＳＦＥＴＱｎのしきい値（の絶対値）をより低下させることが可能になる。このため、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐを備えたＣＭＩＳＦＥＴの特性を更に向上させることができ、半導体装置の性能を更に向上させることができる。
【０１６４】
一方、上記実施の形態１では、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜３と希土類含有膜６とをステップＳ１２の熱処理で反応させてＨｆ含有絶縁膜３ａを形成しているため、半導体装置の製造工程数を低減することができる。このため、半導体装置の製造時間や製造コストを抑制しながら、半導体装置の性能向上を図ることができ、また、半導体装置のスループットも向上させることができる。
【０１６５】
（実施の形態３）
図２６は、本実施の形態の製造工程の一部を示す製造プロセスフロー図であり、上記実施の形態１の図１に対応するものである。図２７〜図３２は、本実施の形態の半導体装置の製造工程中の要部断面図である。
【０１６６】
本実施の形態の製造工程は、ステップＳ１０でフォトレジストパターンＰＲ１を除去するまでは、上記実施の形態１の製造工程と同様であるので、ここではその説明を省略し、ステップＳ１０のフォトレジストパターンＰＲ１の除去工程以降について説明する。
【０１６７】
上記実施の形態１のステップＳ１〜Ｓ１０と同様の工程を行って上記図８の構造を得た後、本実施の形態では、図２７に示されるように、半導体基板１の主面上に、シリコン含有層（Ｓｉを含有する層）として酸化シリコン膜（酸化シリコン層）２２を形成する（図２６のステップＳ１１ｃ）。
【０１６８】
上記ステップＳ８，Ｓ９のエッチング工程でｎＭＩＳ形成領域１Ａの窒化金属膜５およびＡｌ含有膜４を除去しかつｐＭＩＳ形成領域１Ｂの窒化金属膜５およびＡｌ含有膜４を残していたので、ステップＳ１１ｃでは、酸化シリコン膜２２は、ｎＭＩＳ形成領域１ＡではＨｆ含有絶縁膜３上に形成され、ｐＭＩＳ形成領域１Ｂでは窒化金属膜５上に形成される。このため、ｎＭＩＳ形成領域１Ａでは酸化シリコン膜２２とＨｆ含有絶縁膜３とが接触しているが、ｐＭＩＳ形成領域１Ｂでは、酸化シリコン膜２２とＡｌ含有膜４（およびＨｆ含有絶縁膜３）とは、間に窒化金属膜５が介在するため互いに接触していない状態となる。酸化シリコン膜２２は、スパッタリング法などで形成することができ、その膜厚は、例えば０．２〜１ｎｍ程度とすることができる。
【０１６９】
次に、半導体基板１に対して熱処理を施す（図２６のステップＳ１２ｃ）。ステップＳ１２ｃの熱処理工程は、熱処理温度を好ましくは６００〜１０００℃の範囲内とし、不活性ガス雰囲気中で行うことができる。このステップＳ１２ｃの熱処理により、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜３を酸化シリコン膜２２と反応させる。すなわち、ステップＳ１２ｃの熱処理工程においては、ｎＭＩＳ形成領域１Ａでは、酸化シリコン膜２２とＨｆ含有絶縁膜３とが接触していたために両者が反応して、酸化シリコン膜２２を構成するシリコン（Ｓｉ）と酸素（Ｏ）がＨｆ含有絶縁膜３に導入（拡散）される。
【０１７０】
このステップＳ１２ｃの熱処理により、図２８に示されるように、ｎＭＩＳ形成領域１Ａでは、酸化シリコン膜２２とＨｆ含有絶縁膜３とが反応（混合、ミキシング）してＨｆ含有絶縁膜３ｄが形成される。すなわち、ｎＭＩＳ形成領域１Ａでは、酸化シリコン膜２２のシリコン（Ｓｉ）と酸素（Ｏ）がＨｆ含有絶縁膜３に導入されて、Ｈｆ含有絶縁膜３が、Ｈｆ含有絶縁膜３ｄとなる。Ｈｆ含有絶縁膜３ｄは、Ｈｆ（ハフニウム）とＳｉ（シリコン）とＯ（酸素）とを含有する絶縁材料からなる。Ｈｆ含有絶縁膜３がＨｆＯＮ膜の場合には、Ｈｆ含有絶縁膜３ｄはＨｆＳｉＯＮ膜（ハフニウムシリコンオキシナイトライド膜）であり、Ｈｆ含有絶縁膜３がＨｆＯ膜（代表的にはＨｆＯ２膜）の場合は、Ｈｆ含有絶縁膜３ｄは、ＨｆＳｉＯ膜（ハフニウムシリケート膜）である。
【０１７１】
なお、ｐＭＩＳ形成領域１Ｂでは、酸化シリコン膜２２とＡｌ含有膜４とは、間に窒化金属膜５が介在して互いに接触していない状態であるため、ステップＳ１２ｃの熱処理工程でＡｌ含有膜４およびＨｆ含有絶縁膜３は酸化シリコン膜２２とは反応せず、酸化シリコン膜２２を構成するＳｉは、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３には導入（拡散）されない。
【０１７２】
ｐＭＩＳ形成領域１Ｂにおいては、ステップＳ１２ｃの熱処理によってＨｆ含有絶縁膜３とＡｌ含有膜４とが反応してＨｆ含有絶縁膜３ｂが形成されるが、これについては、上記実施の形態１のステップＳ１２の熱処理によってＨｆ含有絶縁膜３とＡｌ含有膜４とが反応してＨｆ含有絶縁膜３ｂが形成されるのと同様であるため、ここではその説明は省略する。
【０１７３】
次に、図２９に示されるように、半導体基板１の主面上に希土類含有膜６ａを形成する（図２６のステップＳ１１ｄ）。ステップＳ１１ｄでは、希土類含有膜６ａは、ｎＭＩＳ形成領域１ＡではＨｆ含有絶縁膜３ｄ上に形成され、ｐＭＩＳ形成領域１Ｂでは窒化金属膜５上に形成される。希土類含有膜６ａの構成、成膜法および厚みなどについては、上記実施の形態２と同様であるので、ここではその説明は省略する。
【０１７４】
ステップＳ１２ｃの熱処理工程の後で、ステップＳ１１ｄの希土類含有膜６ａの形成工程の前に、ステップＳ１２ｃの熱処理工程で反応しなかった酸化シリコン膜２２（未反応の酸化シリコン膜２２）をウェットエッチングなどによって除去することが好ましい。この場合、ｐＭＩＳ形成領域１Ｂの窒化金属膜５上に残存していた酸化シリコン膜２２は除去されるため、ＭＩＳ形成領域１Ｂにおいて、希土類含有膜６ａは窒化金属膜５上に接して形成されることになる（図２９はこの場合が示されている）。また、他の形態として、ステップＳ１２ｃの熱処理工程の後で、未反応の酸化シリコン膜２２を除去する工程を行わずにステップＳ１１ｄの希土類含有膜６ａの形成工程を行うこともでき、この場合には、ｐＭＩＳ形成領域１Ｂの窒化金属膜５上に酸化シリコン膜２２が残存しているため、希土類含有膜６ａは、ｐＭＩＳ形成領域１Ｂでは窒化金属膜５上の酸化シリコン膜２２上に形成されることになる。
【０１７５】
次に、半導体基板１に対して熱処理を施す（図２６のステップＳ１２ｄ）。ステップＳ１２ｄの熱処理工程は、熱処理温度を好ましくは６００〜１０００℃の範囲内とし、不活性ガス雰囲気中で行うことができる。ステップＳ１２ｄの熱処理により、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜３ｄと希土類含有膜６ａとを反応させる。
【０１７６】
このステップＳ１２ｄの熱処理により、図３０に示されるように、ｎＭＩＳ形成領域１Ａでは、希土類含有膜６ａとＨｆ含有絶縁膜３ｄとが反応（混合、ミキシング）してＨｆ含有絶縁膜３ａが形成される。すなわち、ｎＭＩＳ形成領域１Ａでは、希土類含有膜６ａの希土類元素ＬｎがＨｆ含有絶縁膜３ｄに導入されて、Ｈｆ含有絶縁膜３ｄが、Ｈｆ含有絶縁膜３ａとなる。
【０１７７】
Ｈｆ含有絶縁膜３ａは、上記実施の形態１と同様、Ｈｆ（ハフニウム）と希土類元素Ｌｎ（特に好ましくはＬｎ＝Ｌａ）とＳｉ（シリコン）とＯ（酸素）とを含有する絶縁材料からなり、Ｈｆ含有絶縁膜３ａが含有する希土類元素Ｌｎは、希土類含有膜６ａが含有していた希土類元素Ｌｎと同じである。Ｈｆ含有絶縁膜３がＨｆＯＮ膜の場合には、Ｈｆ含有絶縁膜３ｄはＨｆＳｉＯＮ膜であり、Ｈｆ含有絶縁膜３ａはＨｆＬｎＳｉＯＮ膜（Ｌｎ＝Ｌａの場合はＨｆＬａＳｉＯＮ膜）である。Ｈｆ含有絶縁膜３がＨｆＯ膜（代表的にはＨｆＯ２膜）の場合は、Ｈｆ含有絶縁膜３ｄはＨｆＳｉＯ膜であり、Ｈｆ含有絶縁膜３ａはＨｆＬｎＳｉＯ膜（Ｌｎ＝Ｌａの場合はＨｆＬａＳｉＯ膜）である。
【０１７８】
なお、ｐＭＩＳ形成領域１Ｂでは、希土類含有膜６ａとＨｆ含有絶縁膜３ｂとの間に窒化金属膜５が介在しているため、ステップＳ１２ｄの熱処理工程で希土類含有膜６ａとＨｆ含有絶縁膜３ｂとは反応せず、希土類含有膜６ａを構成する希土類元素Ｌｎは、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３ｂには導入（拡散）されない。
【０１７９】
また、ｐＭＩＳ形成領域１Ｂにおいては、上記ステップＳ１２ｃの熱処理によってＨｆ含有絶縁膜３ｂが形成され得るが、ステップＳ１２ｄの熱処理もＨｆ含有絶縁膜３ｂの形成に寄与し得る。このため、上記ステップＳ１２ｃの熱処理工程において、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３ｂ上にＡｌ含有膜４の未反応部分が残存した場合には、ステップＳ１２ｄの熱処理工程においてＨｆ含有絶縁膜３と反応しきれなかったＡｌ含有膜４（Ａｌ含有膜４の未反応部分）はｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３ｂと更に反応することができる。従って、本実施の形態では、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３ｂは、ステップＳ１２ｃの熱処理とステップＳ１２ｄの熱処理の一方または両方によって形成される。
【０１８０】
次に、図３１に示されるように、ステップＳ１２ｄの熱処理工程で反応しなかった希土類含有膜６ａ（未反応の希土類含有膜６ａ）を、エッチング（好ましくはウェットエッチング）によって除去する（図２６のステップＳ１３）。それから、ｐＭＩＳ形成領域１Ｂに形成されていた窒化金属膜５をエッチング（好ましくはウェットエッチング）によって除去する（図２６のステップＳ１４）。これにより、ｎＭＩＳ形成領域１ＡではＨｆ含有絶縁膜３ａが露出され、ｐＭＩＳ形成領域１ＢではＨｆ含有絶縁膜３ｂが露出された状態となる。
【０１８１】
また、ステップＳ１２ｄの熱処理によって、窒化金属膜５の表層部分が希土類含有膜６ａと反応する場合がある。また、上記ステップＳ１２ｃの熱処理工程の後で、未反応の酸化シリコン膜２２を除去する工程を行わずにステップＳ１１ｄの希土類含有膜６ａの形成工程を行った場合には、ｐＭＩＳ形成領域１Ｂにおいて、ステップＳ１２ｄの熱処理によって、窒化金属膜５上の酸化シリコン膜２２と希土類含有膜６ａとが反応したり、あるいは窒化金属膜５の表層部分が酸化シリコン膜２２と反応する場合がある。このような場合であっても、ｐＭＩＳ形成領域１Ｂにおける窒化金属膜５の表層部分と希土類含有膜６ａまたは酸化シリコン膜２２との反応物や希土類含有膜６ａと酸化シリコン膜２２との反応物などは、ステップＳ１３またはステップＳ１４のエッチング工程、あるいはステップＳ１３とステップＳ１４の間に行うウェットエッチング工程によって除去することができる。すなわち、ｐＭＩＳ形成領域１Ｂにおいて、窒化金属膜５およびそれよりも上部の構造は、ステップＳ１４で窒化金属膜５を除去した段階で、全て除去することができる。
【０１８２】
以降の工程は、上記実施の形態１と同様である。すなわち、上記実施の形態１と同様に、半導体基板１の主面上に金属膜７を形成し（図２６のステップＳ１５）、金属膜７上にシリコン膜８を形成し（図２６のステップＳ１６）、シリコン膜８および金属膜７の積層膜をパターニングすることで、図３２に示されるようにゲート電極ＧＥ１，ＧＥ２を形成する（図２６のステップＳ１７）。
【０１８３】
上記実施の形態１，２と同様に、本実施の形態においても、ゲート電極ＧＥ１は、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜３ａ上に形成され、ゲート電極ＧＥ２は、ｐＭＩＳ形成領域１Ｂにおいて、Ｈｆ含有絶縁膜３ｂ上に形成される。すなわち、金属膜７および金属膜７上のシリコン膜８からなるゲート電極ＧＥ１が、ｎＭＩＳ形成領域１Ａのｐ型ウエルＰＷの表面上に、ゲート絶縁膜としてのＨｆ含有絶縁膜３ａを介して形成され、金属膜７および金属膜７上のシリコン膜８からなるゲート電極ＧＥ２が、ｐＭＩＳ形成領域１Ｂのｎ型ウエルＮＷの表面上に、ゲート絶縁膜としてのＨｆ含有絶縁膜３ｂを介して形成されるのである。
【０１８４】
ゲート電極ＧＥ１，ＧＥ２を形成した後の工程は、上記実施の形態１，２と同様であるので、ここではその図示および説明は省略する。また、製造された半導体装置の構成は、上記実施の形態１とほぼ同様であるので、ここではその説明を省略する。
【０１８５】
本実施の形態では、上記実施の形態１で得られる効果に加えて、更に次のような効果を得ることができる。
【０１８６】
すなわち、本実施の形態では、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜３と酸化シリコン膜２２とをステップＳ１２ｃの熱処理で反応させてＨｆ含有絶縁膜３ｄを形成してから、このＨｆ含有絶縁膜３ｄと希土類含有膜６ａとをステップＳ１２ｄの熱処理で反応させてＨｆ含有絶縁膜３ａを形成している。上記実施の形態１と同様、本実施の形態においても、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜３ｄ（好ましくはＨｆＳｉＯＮ膜またはＨｆＳｉＯ膜）を一旦形成してから、このＨｆ含有絶縁膜３ｄを希土類含有膜６ａとステップＳ１２ｄの熱処理で反応させるようにすることで、希土類含有膜６ａの希土類元素Ｌｎ（特にＬａ）をＨｆ含有絶縁膜３ａにおいて基板方向に十分に拡散させることができる。このため、上記実施の形態１と同様に、本実施の形態においても、形成されたＨｆ含有絶縁膜３ａにおいて希土類元素Ｌｎ（特にＬａ）を基板方向に十分に拡散させることができるため、Ｈｆ系ゲート絶縁膜に希土類元素Ｌｎを導入したことによるｎチャネル型ＭＩＳＦＥＴＱｎの低しきい値化の効果を、より向上させることができ、ｎチャネル型ＭＩＳＦＥＴＱｎのしきい値（の絶対値）をより低下させることが可能になる。このため、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐを備えたＣＭＩＳＦＥＴの特性を更に向上させることができ、半導体装置の性能を更に向上させることができる。
【０１８７】
更に、本実施の形態では、Ｈｆ含有絶縁膜３と酸化シリコン膜２２とをステップＳ１２ｃの熱処理で反応させてＨｆ含有絶縁膜３ｄを形成しているため、酸化シリコン膜２２からシリコン（Ｓｉ）だけでなく酸素（Ｏ）もＨｆ含有絶縁膜３に導入してＨｆ含有絶縁膜３ｄ（好ましくはＨｆＳｉＯＮ膜またはＨｆＳｉＯ膜）を形成することができる。このため、Ｈｆ系ゲート絶縁膜の酸素欠陥を補填でき、ＴＤＤＢ寿命などを更に向上させることができる。
【０１８８】
一方、上記実施の形態１では、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜３と希土類含有膜６とをステップＳ１２の熱処理で反応させてＨｆ含有絶縁膜３ａを形成しているため、半導体装置の製造工程数を低減することができる。このため、半導体装置の製造時間や製造コストを抑制しながら、半導体装置の性能向上を図ることができ、また、半導体装置のスループットも向上させることができる。
【０１８９】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【０１９０】
本発明は、半導体装置およびその製造技術に適用して有効である。
【符号の説明】
【０１９１】
１ 半導体基板
１Ａ ｎＭＩＳ形成領域
１Ｂ ｐＭＩＳ形成領域
２ 素子分離領域
３，３ａ，３ｂ，３ｃ，３ｄ Ｈｆ含有絶縁膜
４ Ａｌ含有膜
５ 窒化金属膜
６，６ａ 希土類含有膜
７ 金属膜
８ シリコン膜
１１ 絶縁膜
１２ ストッパ絶縁膜
１３ 絶縁膜
１４ 配線溝
２１ シリコン膜
２２ 酸化シリコン膜
１０３ａ ＨｆＬａＳｉＯＮ膜
１０３ｂ ＨｆＡｌＳｉＯＮ膜
２０３ａ ＨｆＬａＯＮ膜
２０３ｂ ＨｆＡｌＯＮ膜
ＣＮＴ コンタクトホール
ＥＸ１，ＥＸ１０１ ｎ−型半導体領域
ＥＸ２，ＥＸ１０２ ｐ−型半導体領域
ＧＥ１，ＧＥ２，ＧＥ１０１，ＧＥ１０２ ゲート電極
Ｍ１ 配線
ＮＷ，ＮＷ１０１ ｎ型ウエル
ＰＧ プラグ
ＰＲ１ フォトレジストパターン
ＰＷ，ＰＷ１０１ ｐ型ウエル
Ｑｎ，Ｑｎ１０１，Ｑｎ２０１ ｎチャネル型ＭＩＳＦＥＴ
Ｑｐ，Ｑｐ１０１，Ｑｐ２０１ ｐチャネル型ＭＩＳＦＥＴ
ＳＤ１，ＳＤ１０１ ｎ＋型半導体領域
ＳＤ２，ＳＤ１０２ ｐ＋型半導体領域
ＳＷ，ＳＷ１０１ サイドウォール
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、高誘電率ゲート絶縁膜およびメタルゲート電極を有するＣＭＩＳＦＥＴを備えた半導体装置およびその製造技術に適用して有効な技術に関する。
【背景技術】
【０００２】
半導体基板上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成し、イオン注入などによりソース・ドレイン領域を形成することで、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）を形成することができる。
【０００３】
また、ＣＭＩＳＦＥＴ（Complementary ＭＩＳＦＥＴ）においては、ｎチャネル型ＭＩＳＦＥＴとｐチャネル型ＭＩＳＦＥＴの両方において低いしきい値電圧を実現するために、互いに異なる仕事関数（ポリシリコンの場合フェルミ準位）を有する材料を使用してゲート電極を形成する、いわゆるデュアルゲート化が行われている。つまり、ｎチャネル型ＭＩＳＦＥＴとｐチャネル型ＭＩＳＦＥＴのゲート電極を形成しているポリシリコン膜に対して、それぞれｎ型不純物とｐ型不純物を導入することにより、ｎチャネル型ＭＩＳＦＥＴのゲート電極材料の仕事関数（フェルミ準位）をシリコンの伝導帯近傍にするとともにｐチャネル型ＭＩＳＦＥＴのゲート電極材料の仕事関数（フェルミ準位）をシリコンの価電子帯近傍にして、しきい値電圧の低下を図っている。
【０００４】
しかしながら、近年、ＣＭＩＳＦＥＴ素子の微細化に伴いゲート絶縁膜の薄膜化が進み、ポリシリコン膜をゲート電極に使用した場合におけるゲート電極の空乏化の影響が無視できなくなってきている。このため、ゲート電極としてメタルゲート電極を用いてゲート電極の空乏化現象を抑制する技術がある。
【０００５】
また、ＣＭＩＳＦＥＴ素子の微細化に伴いゲート絶縁膜の薄膜化が進み、薄い酸化シリコン膜をゲート絶縁膜として使用すると、ＭＩＳＦＥＴのチャネルを流れる電子が酸化シリコン膜によって形成される障壁をトンネルしてゲート電極に流れる、いわゆるトンネル電流が発生してしまう。このため、ゲート絶縁膜として、酸化シリコン膜より誘電率の高い材料（高誘電率材料）を使用することにより、容量を同じにしても物理的膜厚を増加させることで、リーク電流を低減する技術がある。
【０００６】
特開２００４−２９６５３６号公報（特許文献１）には、高誘電体ゲート絶縁膜を、シリコン基板側から、窒素高濃度層、窒素低濃度層および窒素高濃度層がこの順で積層した構造とする技術が記載されている。
【０００７】
特開２００５−６４３１７号公報（特許文献２）には、シリコン基板上に形成されたゲート絶縁膜と、ゲート絶縁膜の上に形成されたゲート電極とを有する半導体装置において、ゲート絶縁膜が第１の絶縁膜と、第１の絶縁膜の上に形成された第２の絶縁膜と、第２の絶縁膜の上に形成された金属酸窒化膜とからなり、この金属酸窒化膜をＡｌＯＮ膜およびＨｆＯＮ膜のいずれか一方とする技術が記載されている。
【０００８】
特開２００８−３０６０５１号公報（特許文献３）には、対称フラットバンド電圧、同一ゲート電極材料かつ高誘電率誘電体層を有するＣＭＩＳＦＥＴに関する技術が記載されている。
【０００９】
非特許文献１には、高誘電率膜上のＬａ２Ｏ３キャップ層に関する技術が記載されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００４−２９６５３６号公報
【特許文献２】特開２００５−６４３１７号公報
【特許文献３】特開２００８−３０６０５１号公報
【非特許文献】
【００１１】
【非特許文献１】T. Kawahara、外１２名，“Application of PVD-La２O３ with Å-scale Contorollability to Metal/Cap/High-k Gate Stacks”，「ＩＷＤＴＦ−０８」，（日本），２００８年，ｐ．３７−３８
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明者の検討によれば、次のことが分かった。
【００１３】
メタルゲート電極を用いた場合、ゲート電極の空乏化の問題は解決できるが、ポリシリコンゲート電極を用いた場合に比べて、ｎチャネル型ＭＩＳＦＥＴおよびｐチャネル型ＭＩＳＦＥＴの両方でしきい値電圧の絶対値が大きくなってしまう。このため、メタルゲート電極を適用する場合には、低しきい値化（しきい値電圧の絶対値の低下）を図ることが望まれる。しかしながら、ｎチャネル型ＭＩＳＦＥＴとｐチャネル型ＭＩＳＦＥＴとでメタルゲート電極とゲート絶縁膜の構成が同じであれば、ｎチャネル型ＭＩＳＦＥＴおよびｐチャネル型ＭＩＳＦＥＴの一方の低しきい値化を図ると、他方は逆に高しきい値化してしまう。
【００１４】
このため、ｎチャネル型ＭＩＳＦＥＴおよびｐチャネル型ＭＩＳＦＥＴのそれぞれのしきい値電圧を独立に制御可能とすることが望まれるが、そのためには、ｎチャネル型ＭＩＳＦＥＴのメタルゲート電極とｐチャネル型ＭＩＳＦＥＴのメタルゲート電極とに、異なるメタルゲート電極材料を選択することが考えられる。しかしながら、ｎチャネル型ＭＩＳＦＥＴのメタルゲート電極とｐチャネル型ＭＩＳＦＥＴのメタルゲート電極とに異なるメタルゲート電極材料を使用することは、半導体装置の製造工程（ゲート電極形成工程）を煩雑化してしまうため、半導体装置のスループットの低下や半導体装置の製造コストの増大を招いてしまう。
【００１５】
そこで、ｎチャネル型ＭＩＳＦＥＴおよびｐチャネル型ＭＩＳＦＥＴのそれぞれのしきい値電圧を独立に制御可能とするために、ｎチャネル型ＭＩＳＦＥＴのゲート絶縁膜とｐチャネル型ＭＩＳＦＥＴのゲート絶縁膜とに異なる絶縁材料を選択することが有効である。
【００１６】
ゲート絶縁膜用の高誘電率膜（Ｈｉｇｈ−ｋ膜）として、Ｈｆを含有する高誘電率膜であるＨｆ系ゲート絶縁膜が優れているが、ｎチャネル型ＭＩＳＦＥＴにおけるＨｆ系ゲート絶縁膜に希土類元素（特に好ましくはランタン）を導入すると、ｎチャネル型ＭＩＳＦＥＴを低しきい値化することができる。また、ｐチャネル型ＭＩＳＦＥＴにおけるＨｆ系ゲート絶縁膜にアルミニウムを導入すると、ｐチャネル型ＭＩＳＦＥＴを低しきい値化することができる。このため、ｎチャネル型ＭＩＳＦＥＴにおけるＨｆ系ゲート絶縁膜に希土類元素（特にランタン）を選択的に導入し、ｐチャネル型ＭＩＳＦＥＴにおけるＨｆ系ゲート絶縁膜にアルミニウムを選択的に導入することにより、ｎチャネル型ＭＩＳＦＥＴとｐチャネル型ＭＩＳＦＥＴの両方を低しきい値化することができる。
【００１７】
しかしながら、単に、ｎチャネル型ＭＩＳＦＥＴのＨｆ系ゲート絶縁膜に希土類元素を選択的に導入し、ｐチャネル型ＭＩＳＦＥＴのＨｆ系ゲート絶縁膜にアルミニウムを選択的に導入した場合には、ｎチャネル型ＭＩＳＦＥＴとｐチャネル型ＭＩＳＦＥＴとでゲート絶縁膜のＥＯＴ（Equivalent Oxide Thickness：等価酸化膜厚）に大きな差がついてしまうことが、本発明者の検討により分かった。例えば、ＨｆＳｉＯＮ膜にＬａを選択的に導入したＨｆＬａＳｉＯＮ膜に比べて、ＨｆＳｉＯＮ膜にＡｌを選択的に導入したＨｆＡｌＳｉＯＮ膜は、比誘電率が小さいことから、ＥＯＴが大きくなってしまうのである。
【００１８】
ＨｆＳｉＯＮ膜のようなＳｉを含有するＨｆ系ゲート絶縁膜よりも、ＨｆＯＮ膜のようなＳｉを含有しないＨｆ系ゲート絶縁膜の方が、比誘電率が高いため、Ｈｆ系ゲート絶縁膜のＥＯＴ低減を図るためには、Ｓｉを含有しないＨｆ系ゲート絶縁膜を用いることが有効である。しかしながら、Ｓｉを含有しないＨｆ系ゲート絶縁膜において、Ｌａのような希土類元素が導入されてＨｆＬａＯＮ膜などになっていると、ＬａとＨｆとの結合力が弱いことに起因して、不具合が生じる虞があることが本発明者の検討により分かった。例えば、ゲート電極を加工する際のドライエッチングや、その後にゲート電極で覆われていない部分のゲート絶縁膜をウェットエッチングする際に、ＨｆＬａＯＮ膜からＬａＯが容易に乖離または溶出してしまい、異物生成やゲート電極の側壁からゲート絶縁膜であるＨｆＬａＯＮ膜が後退してしまうなどの不具合を生じる虞がある。これは、半導体装置の性能を低下させてしまう。また、ｎチャネル型ＭＩＳＦＥＴのＨｆ系ゲート絶縁膜にＬａを導入して低しきい値化を図るには、ＬａがＨｆ系ゲート絶縁膜中を基板方向に十分に拡散していることが好ましいが、ＨｆＬａＳｉＯ膜に比べてＨｆＬａＯＮ膜では、ＬａとＨｆとの結合力が弱いことに起因してＬａが拡散しにくくなる。このため、ＨｆＬａＳｉＯ膜をゲート絶縁膜に用いたｎチャネル型ＭＩＳＦＥＴに比べて、ＨｆＬａＯＮ膜をゲート絶縁膜に用いたｎチャネル型ＭＩＳＦＥＴは、Ｌａを導入したことによる低しきい値化の効果が小さく、しきい値電圧の絶対値が大きくなってしまう。これも、半導体装置の性能を低下させてしまう。
【００１９】
本発明の目的は、高誘電率ゲート絶縁膜とメタルゲート電極を有するＣＭＩＳＦＥＴを備えた半導体装置において、性能向上を図ることができる技術を提供することにある。
【００２０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２２】
代表的な実施の形態による半導体装置は、ｎチャネル型の第１ＭＩＳＦＥＴとｐチャネル型の第２ＭＩＳＦＥＴを備え、前記第１ＭＩＳＦＥＴは、半導体基板上に第１ゲート絶縁膜を介して形成された第１メタルゲート電極を有し、前記第２ＭＩＳＦＥＴは、前記半導体基板上に第２ゲート絶縁膜を介して形成された第２メタルゲート電極を有している。そして、前記第１ゲート絶縁膜は、ハフニウムと希土類元素とシリコンと酸素とを主成分として含有する絶縁材料からなり、前記第２ゲート絶縁膜は、ハフニウムとアルミニウムと酸素とを主成分として含有するがシリコンを主成分として含有しない絶縁材料からなるものである。
【００２３】
また、代表的な実施の形態による半導体装置の製造方法は、ｎチャネル型の第１ＭＩＳＦＥＴを半導体基板の第１領域に有し、ｐチャネル型の第２ＭＩＳＦＥＴを前記半導体基板の第２領域に有する半導体装置の製造方法である。まず、前記第１および第２ＭＩＳＦＥＴのゲート絶縁膜用のＨｆ含有絶縁膜を前記半導体基板の前記第１領域および前記第２領域に形成し、前記第２領域の前記Ｈｆ含有絶縁膜上にＡｌを含有するＡｌ含有膜を形成し、前記第１領域の前記Ｈｆ含有絶縁膜上に希土類元素とシリコンとを含有する希土類含有膜を形成する。そして、熱処理を行うことで、前記第１領域の前記Ｈｆ含有絶縁膜を前記希土類含有膜と反応させ、前記第２領域の前記Ｈｆ含有絶縁膜を前記Ａｌ含有膜と反応させるものである。
【００２４】
また、代表的な実施の形態による半導体装置の製造方法は、ｎチャネル型の第１ＭＩＳＦＥＴを半導体基板の第１領域に有し、ｐチャネル型の第２ＭＩＳＦＥＴを前記半導体基板の第２領域に有する半導体装置の製造方法である。まず、前記第１および第２ＭＩＳＦＥＴのゲート絶縁膜用のＨｆ含有絶縁膜を前記半導体基板の前記第１領域および前記第２領域に形成し、前記第２領域の前記Ｈｆ含有絶縁膜上にＡｌを含有するＡｌ含有膜を形成し、前記第１領域の前記Ｈｆ含有絶縁膜上にシリコンまたは酸化シリコンからなるシリコン含有層を形成する。それから、熱処理を行うことで、前記第１領域の前記Ｈｆ含有絶縁膜を前記シリコン含有層と反応させ、前記第２領域の前記Ｈｆ含有絶縁膜を前記Ａｌ含有膜と反応させる。その後、前記第１領域の前記Ｈｆ含有絶縁膜上に希土類元素を含有する希土類含有膜を形成してから、熱処理を行うことで、前記第１領域の前記Ｈｆ含有絶縁膜を前記希土類含有膜と反応させるものである。
【発明の効果】
【００２５】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２６】
代表的な実施の形態によれば、半導体装置の性能向上を図ることができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施の形態である半導体装置の要部断面図である。
【図２】本発明の一実施の形態である半導体装置の製造工程の一部を示す製造プロセスフロー図である。
【図３】本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。
【図４】図３に続く半導体装置の製造工程中の要部断面図である。
【図５】図４に続く半導体装置の製造工程中の要部断面図である。
【図６】図５に続く半導体装置の製造工程中の要部断面図である。
【図７】図６に続く半導体装置の製造工程中の要部断面図である。
【図８】図７に続く半導体装置の製造工程中の要部断面図である。
【図９】図８に続く半導体装置の製造工程中の要部断面図である。
【図１０】図９に続く半導体装置の製造工程中の要部断面図である。
【図１１】図１０に続く半導体装置の製造工程中の要部断面図である。
【図１２】図１１に続く半導体装置の製造工程中の要部断面図である。
【図１３】図１２に続く半導体装置の製造工程中の要部断面図である。
【図１４】図１３に続く半導体装置の製造工程中の要部断面図である。
【図１５】図１４に続く半導体装置の製造工程中の要部断面図である。
【図１６】図１５に続く半導体装置の製造工程中の要部断面図である。
【図１７】本発明者が検討した第１の比較例の半導体装置の要部断面図である。
【図１８】本発明者が検討した第２の比較例の半導体装置の要部断面図である。
【図１９】本発明の他の実施の形態である半導体装置の製造工程の一部を示す製造プロセスフロー図である。
【図２０】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図２１】図２０に続く半導体装置の製造工程中の要部断面図である。
【図２２】図２１に続く半導体装置の製造工程中の要部断面図である。
【図２３】図２２に続く半導体装置の製造工程中の要部断面図である。
【図２４】図２３に続く半導体装置の製造工程中の要部断面図である。
【図２５】図２４に続く半導体装置の製造工程中の要部断面図である。
【図２６】本発明の他の実施の形態である半導体装置の製造工程の一部を示す製造プロセスフロー図である。
【図２７】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図２８】図２７に続く半導体装置の製造工程中の要部断面図である。
【図２９】図２８に続く半導体装置の製造工程中の要部断面図である。
【図３０】図２９に続く半導体装置の製造工程中の要部断面図である。
【図３１】図３０に続く半導体装置の製造工程中の要部断面図である。
【図３２】図３１に続く半導体装置の製造工程中の要部断面図である。
【発明を実施するための形態】
【００２８】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２９】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００３０】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【００３１】
（実施の形態１）
本実施の形態の半導体装置を図面を参照して説明する。
【００３２】
図１は、本発明の一実施の形態である半導体装置、ここではＣＭＩＳＦＥＴ（Complementary Metal Insulator Semiconductor Field Effect Transistor）を有する半導体装置の要部断面図である。
【００３３】
図１に示されるように、本実施の形態の半導体装置は、半導体基板１のｎＭＩＳ形成領域１Ａに形成されたｎチャネル型ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor：ＭＩＳ型電界効果トランジスタ）Ｑｎと半導体基板１のｐＭＩＳ形成領域１Ｂに形成されたｐチャネル型ＭＩＳＦＥＴＱｐとを有している。
【００３４】
すなわち、ｐ型の単結晶シリコンなどからなる半導体基板１は、素子分離領域２によって規定されて互いに電気的に分離されたｎＭＩＳ形成領域（第１領域）１ＡおよびｐＭＩＳ形成領域（第２領域）１Ｂを有しており、ｎＭＩＳ形成領域１Ａの半導体基板１にｐ型ウエルＰＷが形成され、ｐＭＩＳ形成領域１Ｂの半導体基板１にｎ型ウエルＮＷが形成されている。ｎＭＩＳ形成領域１Ａのｐ型ウエルＰＷの表面上には、ｎチャネル型ＭＩＳＦＥＴ（第１ＭＩＳＦＥＴ）Ｑｎのゲート絶縁膜として機能するＨｆ含有絶縁膜（第１ゲート絶縁膜）３ａを介して、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート電極（第１メタルゲート電極、第１ゲート電極）ＧＥ１が形成されている。また、ｐＭＩＳ形成領域１Ｂのｎ型ウエルＮＷの表面上には、ｐチャネル型ＭＩＳＦＥＴ（第２ＭＩＳＦＥＴ）Ｑｐのゲート絶縁膜として機能するＨｆ含有絶縁膜（第２ゲート絶縁膜）３ｂを介して、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート電極（第２メタルゲート電極、第２ゲート電極）ＧＥ２が形成されている。また、Ｈｆ含有絶縁膜３ａおよびＨｆ含有絶縁膜３ｂは、半導体基板１（ｐ型ウエルＰＷおよびｎ型ウエルＮＷ）の表面（シリコン面）上に直接的に形成することもできるが、Ｈｆ含有絶縁膜３ａおよびＨｆ含有絶縁膜３ｂと半導体基板１（ｐ型ウエルＰＷおよびｎ型ウエルＮＷ）との界面に、薄い酸化シリコン膜（図示せず）を界面層として設けることもできる。この界面層としては、酸化シリコン膜の代わりに酸窒化シリコン膜を用いることもできる。
【００３５】
各ゲート電極ＧＥ１，ＧＥ２は、ゲート絶縁膜（ｎＭＩＳ形成領域１ＡではＨｆ含有絶縁膜３ａ、ｐＭＩＳ形成領域１ＢではＨｆ含有絶縁膜３ｂ）に接する金属膜（メタルゲート膜）７と、この金属膜７上のシリコン膜８との積層膜で構成されている。金属膜７は、好ましくは窒化チタン（ＴｉＮ）膜、窒化タンタル（ＴａＮ）膜または炭化タンタル（ＴａＣ）膜であり、最も好ましくは、窒化チタン（ＴｉＮ）膜である。
【００３６】
ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜として機能するＨｆ含有絶縁膜３ａは、Ｈｆ（ハフニウム）と希土類元素とＳｉ（シリコン）とＯ（酸素）とを主成分として含有する絶縁材料からなる。Ｈｆ含有絶縁膜３ａが、更にＮ（窒素）も含有していれば、リーク電流の更なる低減を図ることができるため、より好ましい。また、Ｈｆ含有絶縁膜３ａが含有する希土類元素は、Ｌａ（ランタン）が特に好ましい。従って、Ｈｆ含有絶縁膜３ａが含有する希土類元素をＬｎとすると、Ｈｆ含有絶縁膜３ａは、好ましくは、ＨｆＬｎＳｉＯＮ膜（Ｌｎ＝Ｌａの場合はＨｆＬａＳｉＯＮ膜）またはＨｆＬｎＳｉＯ膜（Ｌｎ＝Ｌａの場合はＨｆＬａＳｉＯ膜）である。
【００３７】
一方、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜として機能するＨｆ含有絶縁膜３ｂは、Ｈｆ（ハフニウム）とＡｌ（アルミニウム）とＯ（酸素）とを主成分として含有する絶縁材料からなる。Ｈｆ含有絶縁膜３ｂが、更にＮ（窒素）も含有していれば、リーク電流の更なる低減を図ることができるため、より好ましい。従って、Ｈｆ含有絶縁膜３ｂは、好ましくは、ＨｆＡｌＯＮ膜またはＨｆＡｌＯ膜である。
【００３８】
ここで、ＨｆＬｎＳｉＯＮ膜は、ハフニウム（Ｈｆ）と希土類元素（Ｌｎ）とシリコン（ケイ素、Ｓｉ）と酸素（Ｏ）と窒素（Ｎ）とで構成された絶縁材料膜であり、ＨｆＬｎＳｉＯ膜は、ハフニウム（Ｈｆ）と希土類元素（Ｌｎ）とシリコン（Ｓｉ）と酸素（Ｏ）とで構成された絶縁材料膜である。また、ＨｆＬａＳｉＯＮ膜は、ハフニウム（Ｈｆ）とランタン（Ｌａ）とシリコン（Ｓｉ）と酸素（Ｏ）と窒素（Ｎ）とで構成された絶縁材料膜であり、ＨｆＬａＳｉＯ膜は、ハフニウム（Ｈｆ）とランタン（Ｌａ）とシリコン（Ｓｉ）と酸素（Ｏ）とで構成された絶縁材料膜である。また、ＨｆＡｌＯＮ膜は、ハフニウム（Ｈｆ）とアルミニウム（Ａｌ）と酸素（Ｏ）と窒素（Ｎ）とで構成された絶縁材料膜であり、ＨｆＡｌＯ膜は、ハフニウム（Ｈｆ）とアルミニウム（Ａｌ）と酸素（Ｏ）とで構成された絶縁材料膜である。
【００３９】
なお、ＨｆＬｎＳｉＯＮ膜と表記した場合、ＨｆＬｎＳｉＯＮ膜におけるＨｆとＬｎとＳｉとＯとＮの原子比は１：１：１：１：１に限定されるものではない。このことは、ここで述べたＨｆＬｎＳｉＯ膜、ＨｆＬａＳｉＯＮ膜、ＨｆＬａＳｉＯ膜、ＨｆＡｌＯＮ膜およびＨｆＡｌＯ膜や、後述するＨｆＯＮ膜、ＨｆＯ膜、ＨｆＳｉＯＮ膜、ＨｆＳｉＯ膜、ＬｎＳｉＯ膜、ＬａＳｉＯ膜、ＡｌＯＮ膜、ＡｌＯ膜、ＨｆＡｌＳｉＯＮ膜およびＨｆＬａＯＮ膜などについても同様である。
【００４０】
Ｈｆ含有絶縁膜３ａは、ｎチャネル型ＭＩＳＦＥＴＱｎの低しきい値化に有効な希土類元素（特に好ましくはＬａ）を含有し、一方、Ｈｆ含有絶縁膜３ｂは、ｐチャネル型ＭＩＳＦＥＴＱｐの低しきい値化に有効なＡｌを含有しているが、対照的なのは、Ｈｆ含有絶縁膜３ａがＳｉ（シリコン）を主成分として含有しているのに対して、Ｈｆ含有絶縁膜３ｂがＳｉ（シリコン）を主成分として含有していないことである。また、Ｈｆ含有絶縁膜３ａは、Ａｌを含有していないことが好ましく、また、Ｈｆ含有絶縁膜３ｂは、希土類元素（特にＬａ）を含有していないことが好ましい。Ｈｆ含有絶縁膜３ａとＨｆ含有絶縁膜３ｂとは、それぞれ酸化シリコンよりも誘電率（比誘電率）が高い絶縁材料膜、いわゆるＨｉｇｈ−ｋ膜（高誘電率膜）である。
【００４１】
なお、Ｈｆ含有絶縁膜３ｂと後述のＨｆ含有絶縁膜３およびＡｌ含有膜４とは、Ｓｉ（シリコン）を含有していないことを特徴の一つとしているが、ＣＭＩＳＦＥＴデバイス作製フローの全ての処理が施された後は、意図しない程度の微量の不純物としてＳｉが混入していることはあり得る。
【００４２】
ｎＭＩＳ形成領域１Ａのｐ型ウエルＰＷには、ｎチャネル型ＭＩＳＦＥＴＱｎのＬＤＤ（Lightly doped Drain）構造のソース・ドレイン領域として、ｎ−型半導体領域（エクステンション領域、ＬＤＤ領域）ＥＸ１とそれよりも高不純物濃度のｎ＋型半導体領域（ソース・ドレイン領域）ＳＤ１とが形成されている。また、ｐＭＩＳ形成領域１Ｂのｎ型ウエルＮＷには、ｐチャネル型ＭＩＳＦＥＴＱｐのＬＤＤ構造のソース・ドレイン領域として、ｐ−型半導体領域（エクステンション領域、ＬＤＤ領域）ＥＸ２とそれよりも高不純物濃度のｐ＋型半導体領域（ソース・ドレイン領域）ＳＤ２とが形成されている。
【００４３】
ゲート電極ＧＥ１，ＧＥ２の側壁上には、絶縁体からなるサイドウォール（側壁スペーサ、側壁絶縁膜）ＳＷが形成されている。ｎＭＩＳ形成領域１Ａにおいて、ｎ−型半導体領域ＥＸ１は、ゲート電極ＧＥ１に整合して形成され、ｎ＋型半導体領域ＳＤ１はゲート電極ＧＥ１の側壁上に設けられたサイドウォールＳＷに整合して形成されている。また、ｐＭＩＳ形成領域１Ｂにおいて、ｐ−型半導体領域ＥＸ２は、ゲート電極ＧＥ２に整合して形成され、ｐ＋型半導体領域ＳＤ２はゲート電極ＧＥ２の側壁上に設けられたサイドウォールＳＷに整合して形成されている。
【００４４】
ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐを覆うようにして、半導体基板１の主面上に、層間絶縁膜として絶縁膜１１が形成されており、この絶縁膜１１には、コンタクトホールＣＮＴが形成され、コンタクトホールＣＮＴ内にはプラグＰＧが埋め込まれている。プラグＰＧが埋め込まれた絶縁膜１１上には、下から順にストッパ絶縁膜１２および絶縁膜１３からなる積層膜が形成されており、この積層膜に形成された配線溝内に配線Ｍ１が形成され（埋め込まれ）ている。配線Ｍ１は、プラグＰＧを介してｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐのソース・ドレイン用のｎ＋型半導体領域ＳＤ１およびｐ＋型半導体領域ＳＤ２などと電気的に接続されている。更に上層には多層配線構造が形成されているが、ここでは図示およびその説明は省略する。
【００４５】
次に、図１に示されるような本実施の形態の半導体装置の製造工程を図面を参照して説明する。
【００４６】
図２は、本実施の形態の半導体装置、ここではＣＭＩＳＦＥＴを有する半導体装置の製造工程の一部を示す製造プロセスフロー図である。図３〜図１６は、本実施の形態の半導体装置、ここではＣＭＩＳＦＥＴを有する半導体装置の製造工程中の要部断面図である。
【００４７】
まず、図３に示されるように、例えば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンなどからなる半導体基板（半導体ウエハ）１を準備する（図２のステップＳ１）。本実施の形態の半導体装置が形成される半導体基板１は、ｎチャネル型のＭＩＳＦＥＴが形成される領域であるｎＭＩＳ形成領域１Ａと、ｐチャネル型のＭＩＳＦＥＴが形成される領域であるｐＭＩＳ形成領域１Ｂとを有している。それから、半導体基板１の主面に素子分離領域２を形成する（図２のステップＳ２）。素子分離領域２は酸化シリコンなどの絶縁体からなり、例えばＳＴＩ（Shallow Trench Isolation）法により形成される。例えば、半導体基板１に形成された溝（素子分離溝）に埋め込まれた絶縁膜により、素子分離領域２を形成することができる。
【００４８】
次に、半導体基板１のｎチャネル型ＭＩＳＦＥＴを形成する領域（ｎＭＩＳ形成領域１Ａ）にｐ型ウエルＰＷを形成し、ｐチャネル型ＭＩＳＦＥＴを形成する領域（ｐＭＩＳ形成領域１Ｂ）にｎ型ウエルＮＷを形成する（図２のステップＳ３）。このステップＳ３において、ｐ型ウエルＰＷは、例えばホウ素（Ｂ）などのｐ型の不純物をイオン注入することなどによって形成され、ｎ型ウエルＮＷは、例えばリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することなどにより形成される。また、ｐ型ウエルＰＷおよびｎ型ウエルＮＷの形成前または形成後に、半導体基板１の上層部に対して、後で形成されるＭＩＳＦＥＴのしきい値調整用のイオン注入（いわゆるチャネルドープイオン注入）を必要に応じて行なうこともできる。
【００４９】
次に、例えばフッ酸（ＨＦ）水溶液を用いたウェットエッチングなどにより半導体基板１の表面の自然酸化膜を除去することによって、半導体基板１の表面を清浄化（洗浄）する。これにより、半導体基板１（ｐ型ウエルＰＷおよびｎ型ウエルＮＷ）の表面（シリコン面）が露出される。
【００５０】
次に、図４に示されるように、半導体基板１の表面（すなわちｐ型ウエルＰＷおよびｎ型ウエルＮＷの表面）上に、ゲート絶縁膜用のＨｆ含有絶縁膜（第１絶縁膜）３を形成する（図２のステップＳ４）。Ｈｆ含有絶縁膜３は、半導体基板１の主面全面に形成されるため、ｎＭＩＳ形成領域１ＡおよびｐＭＩＳ形成領域１Ｂの両方に形成される。このＨｆ含有絶縁膜３は、上記ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜形成用のベースとなる絶縁膜である。
【００５１】
Ｈｆ含有絶縁膜３は、Ｈｆを含有する絶縁膜であり、Ｈｆ（ハフニウム）を含有する絶縁材料からなるが、Ｓｉ（シリコン）を含有していないことも特徴の一つである。すなわち、Ｈｆ含有絶縁膜３は、Ｈｆを含有しかつＳｉを含有しない絶縁膜である。Ｈｆ含有絶縁膜３は、好ましくはＨｆＯＮ膜（酸窒化ハフニウム膜またはハフニウムオキシナイトライド膜）またはＨｆＯ膜（酸化ハフニウム膜またはハフニウムオキサイド膜、代表的なのはＨｆＯ２膜）とすることができる。従って、Ｈｆ含有絶縁膜３は、ハフニウム（Ｈｆ）に加えて、更に酸素（Ｏ）も含有している。なお、ＨｆＯＮ膜（酸窒化ハフニウム膜）は、ハフニウム（Ｈｆ）と酸素（Ｏ）と窒素（Ｎ）とで構成された絶縁材料膜であり、ＨｆＯ膜（酸化ハフニウム膜）は、ハフニウム（Ｈｆ）と酸素（Ｏ）とで構成された絶縁材料膜である。また、ＨｆＳｉＯＮ膜（ハフニウムシリコンオキシナイトライド膜）やＨｆＳｉＯ膜（ハフニウムシリケート膜）はＳｉを含有しているため、Ｈｆ含有絶縁膜３としてＨｆＳｉＯＮ膜やＨｆＳｉＯ膜は用いないことに注意すべきである。
【００５２】
Ｈｆ含有絶縁膜３がＨｆＯＮ膜の場合には、ＡＬＤ法（Atomic Layer Deposition：原子層堆積）またはＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法を用いてまずＨｆＯ膜（代表的にはＨｆＯ２膜）を堆積してから、このＨｆＯ膜をプラズマ窒化処理のような窒化処理で窒化する（すなわちＨｆＯ膜をＨｆＯＮ膜にする）ことによって、ＨｆＯＮ膜を形成することができる。この窒化処理の後に、不活性または酸化雰囲気中で熱処理する場合もある。
【００５３】
Ｈｆ含有絶縁膜３がＨｆＯ膜（代表的にはＨｆＯ２膜）の場合には、ＡＬＤ法またはＣＶＤ法を用いてＨｆＯ膜（代表的にはＨｆＯ２膜）を堆積すればよく、窒化処理を行う必要はない。
【００５４】
また、Ｈｆ含有絶縁膜３は、リーク電流抑制の観点から、ＨｆＯ膜（酸化ハフニウム膜）よりもＨｆＯＮ膜（酸窒化ハフニウム膜）である方がより好ましく、Ｈｆ含有絶縁膜３としてＨｆＯＮ膜（酸窒化ハフニウム膜）を用いることで、リーク電流の更なる低減を図ることができる。また、Ｈｆ含有絶縁膜３の膜厚は、例えば２〜３ｎｍ程度とすることができる。
【００５５】
また、半導体基板１（ｐ型ウエルＰＷおよびｎ型ウエルＮＷ）の表面（シリコン面）上に直接的にＨｆ含有絶縁膜３を形成することもできるが、ステップＳ４において、Ｈｆ含有絶縁膜３を形成する前に、半導体基板１（ｐ型ウエルＰＷおよびｎ型ウエルＮＷ）の表面（シリコン面）上に、薄い酸化シリコン膜（図示せず）を界面層として形成しておき、この酸化シリコン膜（界面層）上にＨｆ含有絶縁膜３を形成すれば、より好ましい。この酸化シリコン膜を形成する理由は、ゲート絶縁膜と半導体基板の界面をＳｉＯ２／Ｓｉ構造にすることで、これまでのＳｉＯ２ゲート絶縁膜（酸化シリコンからなるゲート絶縁膜）と同等にトラップなどの欠陥数を減らして、駆動能力や信頼性を向上させるためである。この酸化シリコン膜（界面層）は、熱酸化法などを用いて形成することができ、その膜厚は薄く、好ましくは０．３〜１ｎｍ、例えば０．６ｎｍ程度とすることができる。この界面層としては、酸化シリコン膜の代わりに酸窒化シリコン膜を形成することもできる。
【００５６】
次に、図５に示されるように、半導体基板１の主面上に、すなわちＨｆ含有絶縁膜３上に、Ａｌ含有膜（Ａｌ含有層）４を形成する（図２のステップＳ５）。このステップＳ５において、Ａｌ含有膜４は、半導体基板１の主面全面に形成されるため、ｎＭＩＳ形成領域１ＡおよびｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３上に形成される。
【００５７】
Ａｌ含有膜４は、Ａｌ（アルミニウム）を含有する材料膜であり、Ａｌ（アルミニウム）を含有する材料からなるが、Ｓｉ（シリコン）を含有していないことも特徴の一つである。すなわち、Ａｌ含有膜４は、Ａｌを含有しかつＳｉを含有しない膜である。Ａｌ含有膜４としては、酸化アルミニウム膜（ＡｌＯ膜、代表的にはＡｌ２Ｏ３膜）が最も好ましいが、それ以外にも、酸窒化アルミニウム膜（アルミニウム酸窒化物膜、ＡｌＯＮ膜）またはアルミニウム膜（Ａｌ膜）などを用いることもできる。また、ＡｌＳｉＯ膜（アルミニウムシリケート膜）やＡｌＳｉＯＮ膜はＳｉを含有しているため、Ａｌ含有膜４としてＡｌＳｉＯ膜やＡｌＳｉＯＮ膜は用いないことに注意すべきである。Ａｌ含有膜４は、スパッタリング法またはＡＬＤ法などによって形成することができ、その膜厚は、例えば０．５〜１ｎｍ程度とすることができる。
【００５８】
次に、半導体基板１の主面上に、すなわちＡｌ含有膜４上に、反応防止用のマスク層として窒化金属膜（マスク層）５を形成する（図２のステップＳ６）。このステップＳ６において、窒化金属膜５は、半導体基板１の主面全面に形成されるため、ｎＭＩＳ形成領域１ＡおよびｐＭＩＳ形成領域１ＢのＡｌ含有膜４上に形成される。
【００５９】
窒化金属膜５は、好ましくは窒化チタン（ＴｉＮ）膜、窒化ハフニウム（ＨｆＮ）膜または窒化ジルコニウム（ＺｒＮ）膜であり、その中でも特に好ましいのは窒化チタン（ＴｉＮ）膜である。窒化金属膜５は、スパッタリング法などを用いて形成することができ、その膜厚は、例えば５〜２０ｎｍ程度とすることができる。
【００６０】
次に、図６に示されるように、半導体基板１の主面上に、すなわち窒化金属膜５上に、フォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することで、レジストパターンとしてフォトレジストパターン（レジストパターン）ＰＲ１を形成する（図２のステップＳ７）。
【００６１】
フォトレジストパターンＰＲ１は、ｐＭＩＳ形成領域１Ｂの窒化金属膜５上には形成されるが、ｎＭＩＳ形成領域１Ａには形成されない。このため、ｐＭＩＳ形成領域１Ｂの窒化金属膜５はフォトレジストパターンＰＲ１で覆われているが、ｎＭＩＳ形成領域１Ａの窒化金属膜５はフォトレジストパターンＰＲ１で覆われずに露出した状態となる。
【００６２】
次に、図７に示されるように、フォトレジストパターンＰＲ１をエッチングマスクとして用いて、ｎＭＩＳ形成領域１Ａの窒化金属膜５をエッチング（好ましくはウェットエッチング）して除去する（図２のステップＳ８）。続いて、フォトレジストパターンＰＲ１をエッチングマスクとして用いて、ｎＭＩＳ形成領域１ＡのＡｌ含有膜４をエッチング（好ましくはウェットエッチング）して除去する（図２のステップＳ９）。
【００６３】
このステップＳ８，Ｓ９のエッチング工程によって、図７に示されるように、ｎＭＩＳ形成領域１Ａの窒化金属膜５およびＡｌ含有膜４はエッチングされて除去されるが、ｐＭＩＳ形成領域１Ｂの窒化金属膜５およびＡｌ含有膜４はフォトレジストパターンＰＲ１で覆われているので、エッチングされずに残存する。これにより、ｎＭＩＳ形成領域１ＡのＨｆ含有絶縁膜３は露出されるが、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３は、Ａｌ含有膜４および窒化金属膜５の積層膜で覆われた状態（すなわち露出していない状態）が維持される。
【００６４】
次に、図８に示されるように、フォトレジストパターンＰＲ１を除去する（図２のステップＳ１０）。
【００６５】
次に、図９に示されるように、半導体基板１の主面上に、希土類含有膜（希土類含有層）６を形成する（図２のステップＳ１１）。
【００６６】
上記ステップＳ８，Ｓ９のエッチング工程でｎＭＩＳ形成領域１Ａの窒化金属膜５およびＡｌ含有膜４を除去しかつｐＭＩＳ形成領域１Ｂの窒化金属膜５およびＡｌ含有膜４を残していたので、ステップＳ１１では、希土類含有膜６は、ｎＭＩＳ形成領域１ＡではＨｆ含有絶縁膜３上に形成され、ｐＭＩＳ形成領域１Ｂでは窒化金属膜５上に形成される。このため、ｎＭＩＳ形成領域１Ａでは希土類含有膜６とＨｆ含有絶縁膜３とが接触しているが、ｐＭＩＳ形成領域１Ｂでは、希土類含有膜６とＡｌ含有膜４（およびＨｆ含有絶縁膜３）とは、間に窒化金属膜５が介在するため互いに接触していない状態となる。
【００６７】
希土類含有膜６は、希土類元素を含有し、特に好ましくはＬａ（ランタン）を含有しているが、更にＳｉ（シリコン）も含有していることが特徴の一つである。すなわち、希土類含有膜６は、希土類元素（特に好ましくはＬａ）とＳｉ（シリコン）とを含有する膜であり、希土類元素（特に好ましくはＬａ）とＳｉとを含有する材料からなる。希土類含有膜６としては、希土類シリケート膜（ＬｎＳｉＯ膜）が好ましく、希土類含有膜６が含有する希土類としてはＬａが特に好ましいため、希土類含有膜６としては、ランタンシリケート膜（ＬａＳｉＯ膜）が特に好ましい。なお、希土類シリケート膜（ＬｎＳｉＯ膜）は、希土類（Ｌｎ）とシリコン（Ｓｉ）と酸素（Ｏ）とで構成された材料膜であり、ランタンシリケート膜（ＬａＳｉＯ膜）は、ランタン（Ｌａ）とシリコン（Ｓｉ）と酸素（Ｏ）とで構成された材料膜である。希土類含有膜６の膜厚は、例えば０．５〜１ｎｍ程度とすることができる。
【００６８】
なお、本願において、希土類または希土類元素とは、ランタン（Ｌａ）からルテチウム（Ｌｕ）までのランタノイドに、スカンジウム（Ｓｃ）およびイットリウム（Ｙ）を加えたものを言うものとする。また、希土類含有膜６が含有する希土類元素をＬｎと表記するものとする。また、Ｈｆを含有するゲート絶縁膜をＨｆ系ゲート絶縁膜と称するものとする。
【００６９】
希土類含有膜６は、スパッタリング法によって形成することが好ましい。これは、ＣＶＤ法だと、形成された膜中に炭素（Ｃ）や塩素（Ｃｌ）などの不純物が含まれやすいのに対して、スパッタリング法では、形成された膜中へ不純物が含まれにくいためである。また、希土類含有膜６は厚みが薄いが、スパッタリング法は、このような薄い膜を制御性良く形成することができる。
【００７０】
希土類含有膜６としてランタンシリケート膜（ＬａＳｉＯ膜）を用い、このランタンシリケート膜（ＬａＳｉＯ膜）をスパッタリング法で形成する場合、スパッタリングに用いるターゲットには、次の３種類がある。
【００７１】
第１に、シリコンターゲット（Ｓｉターゲット）と酸化ランタンターゲット（ＬａＯｘターゲット）とを用いて、スパッタリングでランタンシリケート膜（ＬａＳｉＯ膜）を成膜する手法である。この場合、室温（半導体基板１の温度が室温）のスパッタリング法でランタンシリケート膜（ＬａＳｉＯ膜）を成膜することで、ＳｉとＬａＯｘとの凝集を生じずに、ＬａＯｘを効率的に基板側に拡散できる。また、ｐＭＩＳ形成領域１Ｂでは窒化金属膜５上にランタンシリケート膜（ＬａＳｉＯ膜）が形成されるが、窒化金属膜５をさほど酸化させないため、後述の窒化金属膜５の除去工程で窒化金属膜５を除去しやすい。
【００７２】
第２に、酸化シリコンターゲット（ＳｉＯｘターゲット）と酸化ランタンターゲット（ＬａＯｘターゲット）とを用いて、スパッタリングでランタンシリケート膜（ＬａＳｉＯ膜）を成膜する手法である。この場合、酸化シリコンターゲット（ＳｉＯｘターゲット）を用いることで、Ｈｉｇｈ−ｋゲート絶縁膜の酸素欠陥を補填でき、ＴＤＤＢ（Time Dependence on Dielectric Breakdown）寿命などを向上させることができる。
【００７３】
第３に、ランタンシリケートターゲット（ＬａＳｉＯターゲット）を用いて、スパッタリングでランタンシリケート膜（ＬａＳｉＯ膜）を成膜する手法である。この場合、ランタンシリケートターゲット（ＬａＳｉＯターゲット）を用いることで、Ｈｉｇｈ−ｋゲート絶縁膜の酸素欠陥を補填でき、ＴＤＤＢ（Time Dependence on Dielectric Breakdown）寿命などを向上させることができる。また、酸化ランタンターゲット（ＬａＯｘターゲット）を用いた場合に懸念される潮解性が、ランタンシリケートターゲット（ＬａＳｉＯターゲット）を用いた場合には抑制されるため、ランタンシリケート膜（ＬａＳｉＯ膜）をより安定して形成することができる。
【００７４】
上述のようにして希土類含有膜６を形成した後、半導体基板１に対して熱処理を施す（図２のステップＳ１２）。ステップＳ１２の熱処理工程は、熱処理温度を好ましくは６００〜１０００℃の範囲内とし、不活性ガス雰囲気中で行うことができる。
【００７５】
このステップＳ１２の熱処理により、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜３を希土類含有膜６と反応させ、ｐＭＩＳ形成領域１Ｂにおいて、Ｈｆ含有絶縁膜３をＡｌ含有膜４と反応させる。すなわち、ステップＳ１２の熱処理工程においては、ｎＭＩＳ形成領域１Ａでは、希土類含有膜６とＨｆ含有絶縁膜３とが接触していたために両者が反応して、希土類含有膜６を構成する希土類元素Ｌｎ（特に好ましくはＬｎ＝Ｌａ）とＳｉとがＨｆ含有絶縁膜３に導入（拡散）される。また、ステップＳ１２の熱処理工程において、ｐＭＩＳ形成領域１Ｂでは、Ａｌ含有膜４とＨｆ含有絶縁膜３とが接触していたために両者が反応して、Ａｌ含有膜４を構成するＡｌがＨｆ含有絶縁膜３に導入（拡散）される。なお、ｐＭＩＳ形成領域１Ｂでは、希土類含有膜６とＡｌ含有膜４（およびＨｆ含有絶縁膜３）とは、間に窒化金属膜５が介在して互いに接触していない状態であるため、Ａｌ含有膜４およびＨｆ含有絶縁膜３は希土類含有膜６と反応せず、希土類含有膜６を構成する希土類元素Ｌｎ（特に好ましくはＬｎ＝Ｌａ）とＳｉとは、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３には導入（拡散）されない。
【００７６】
このステップＳ１２の熱処理により、図１０に示されるように、ｎＭＩＳ形成領域１Ａでは、希土類含有膜６とＨｆ含有絶縁膜３とが反応（混合、ミキシング）してＨｆ含有絶縁膜３ａが形成される。すなわち、ｎＭＩＳ形成領域１Ａでは、希土類含有膜６の希土類元素Ｌｎ（特に好ましくはＬｎ＝Ｌａ）とＳｉがＨｆ含有絶縁膜３に導入されて、Ｈｆ含有絶縁膜３が、Ｈｆ含有絶縁膜３ａとなる。ここで、希土類含有膜６が含有する希土類元素をＬｎと表記しており、例えば、希土類含有膜６がランタンシリケート膜（ＬａＳｉＯ膜）の場合は、Ｌｎ＝Ｌａであり、希土類含有膜６がイットリウムシリケート膜（ＹＳｉＯ膜）の場合は、Ｌｎ＝Ｙである。
【００７７】
また、このステップＳ１２の熱処理により、図１０に示されるように、ｐＭＩＳ形成領域１Ｂでは、Ａｌ含有膜４とＨｆ含有絶縁膜３とが反応（混合、ミキシング）してＨｆ含有絶縁膜３ｂが形成される。すなわち、ｐＭＩＳ形成領域１Ｂでは、Ａｌ含有膜４のＡｌがＨｆ含有絶縁膜３に導入されて、Ｈｆ含有絶縁膜３が、Ｈｆ含有絶縁膜３ｂとなる。
【００７８】
Ｈｆ含有絶縁膜３ａは、Ｈｆ（ハフニウム）と希土類元素Ｌｎ（特に好ましくはＬｎ＝Ｌａ）とＳｉ（シリコン）とＯ（酸素）とを含有する絶縁材料からなり、Ｈｆ含有絶縁膜３ａが含有する希土類元素Ｌｎは、希土類含有膜６が含有していた希土類元素Ｌｎと同じである。従って、Ｈｆ含有絶縁膜３がＨｆＯＮ膜の場合には、Ｈｆ含有絶縁膜３ａはＨｆＬｎＳｉＯＮ膜（Ｌｎ＝Ｌａの場合はＨｆＬａＳｉＯＮ膜）である。Ｈｆ含有絶縁膜３がＨｆＯ膜（代表的にはＨｆＯ２膜）の場合は、Ｈｆ含有絶縁膜３ａは、ＨｆＬｎＳｉＯ膜（Ｌｎ＝Ｌａの場合はＨｆＬａＳｉＯ膜）である。
【００７９】
一方、Ｈｆ含有絶縁膜３ｂは、Ｈｆ（ハフニウム）とＡｌ（アルミニウム）とＯ（酸素）とを含有する絶縁材料からなるが、Ｓｉ（シリコン）を含有していない。Ｈｆ含有絶縁膜３ｂがＳｉ（シリコン）を含有していないのは、Ｈｆ含有絶縁膜３とＡｌ含有膜４のいずれもがＳｉ（シリコン）を含有していなかったためである。従って、Ｈｆ含有絶縁膜３がＨｆＯＮ膜の場合には、Ｈｆ含有絶縁膜３ｂはＨｆＡｌＯＮ膜となり、Ｈｆ含有絶縁膜３がＨｆＯ膜（代表的にはＨｆＯ２膜）の場合は、Ｈｆ含有絶縁膜３ｂは、ＨｆＡｌＯ膜となる。
【００８０】
また、希土類含有膜６は、上述のように好ましくは希土類シリケート膜（特に好ましくはランタンシリケート膜）である。この場合、希土類含有膜６は、希土類元素Ｌｎおよびシリコン（Ｓｉ）以外に酸素（Ｏ）も含有しているが、Ｈｆ含有絶縁膜３も酸素（Ｏ）を含有しているため、ステップＳ１２の熱処理で希土類含有膜６の酸素（Ｏ）がＨｆ含有絶縁膜３に導入されるかどうかにかかわらず、Ｈｆ含有絶縁膜３ａは、酸素（Ｏ）も含有したものとなる。実際には、希土類含有膜６の希土類元素Ｌｎおよびシリコン（Ｓｉ）だけでなく、希土類含有膜６の酸素（Ｏ）もＨｆ含有絶縁膜３に導入されて、Ｈｆ含有絶縁膜３ａが形成される。
【００８１】
また、Ａｌ含有膜４は、上述のように好ましくは酸化アルミニウム膜であり、この場合、Ａｌ含有膜４は、アルミニウム（Ａｌ）以外に酸素（Ｏ）も含有しているが、Ｈｆ含有絶縁膜３も酸素（Ｏ）を含有しているため、ステップＳ１２の熱処理でＡｌ含有膜４の酸素（Ｏ）がＨｆ含有絶縁膜３に導入されるかどうかにかかわらず、Ｈｆ含有絶縁膜３ｂは、酸素（Ｏ）も含有したものとなる。実際には、Ａｌ含有膜４のアルミニウム（Ａｌ）だけでなく、Ａｌ含有膜４の酸素（Ｏ）もＨｆ含有絶縁膜３に導入されて、Ｈｆ含有絶縁膜３ｂが形成される。従って、Ｈｆ含有絶縁膜３がＨｆＯＮ膜でかつＡｌ含有膜４が酸化アルミニウム膜またはアルミニウム膜の場合は、Ｈｆ含有絶縁膜３ｂはＨｆＡｌＯＮ膜であり、Ｈｆ含有絶縁膜３がＨｆＯ膜（代表的にはＨｆＯ２膜）でかつＡｌ含有膜４が酸化アルミニウム膜またはアルミニウム膜の場合は、Ｈｆ含有絶縁膜３ｂは、ＨｆＡｌＯ膜である。
【００８２】
また、Ａｌ含有膜４が酸窒化アルミニウム膜（ＡｌＯＮ膜）の場合には、Ａｌ含有膜４のアルミニウム（Ａｌ）だけでなく、Ａｌ含有膜４の酸素（Ｏ）と窒素（Ｎ）もＨｆ含有絶縁膜３に導入されてＨｆ含有絶縁膜３ｂが形成されるため、Ｈｆ含有絶縁膜３がＨｆＯＮ膜とＨｆＯ膜のいずれであっても、Ｈｆ含有絶縁膜３ｂはＨｆＡｌＯＮ膜となり得る。
【００８３】
また、ｐＭＩＳ形成領域１Ｂでは、希土類含有膜６は窒化金属膜５上に形成されているため、このｐＭＩＳ形成領域１Ｂの希土類含有膜６は、窒化金属膜５とほとんど反応せずに残存する。すなわち、窒化金属膜５の材料として、ステップＳ１２の熱処理工程の熱処理温度でも安定で、Ｈｆ含有絶縁膜３、Ａｌ含有膜４および希土類含有膜６のいずれとも反応し難い材料を選択しておくのである。このような材料として、窒化金属はふさわしく、窒化チタン（ＴｉＮ）、窒化ハフニウム（ＨｆＮ）または窒化ジルコニウム（ＺｒＮ）は特に好ましい。
【００８４】
また、上述のように、ステップＳ４でＨｆ含有絶縁膜３を形成する前に、半導体基板１（ｐ型ウエルＰＷおよびｎ型ウエルＮＷ）の表面（シリコン面）上に、薄い酸化シリコン膜（図示せず）を界面層として形成し、この酸化シリコン膜上にＨｆ含有絶縁膜３を形成した場合には、ステップＳ１２の熱処理時には、Ｈｆ含有絶縁膜３と下部の酸化シリコン膜との反応を抑制して、界面層としての酸化シリコン膜を残存させることが好ましい。すなわち、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜３ａと半導体基板１（ｐ型ウエルＰＷ）との間の界面層として酸化シリコン膜を残存させ、またｐＭＩＳ形成領域１Ｂにおいて、Ｈｆ含有絶縁膜３ｂと半導体基板１（ｎ型ウエルＮＷ）との間の界面層として酸化シリコン膜を残存させることが好ましい。これにより、駆動力や信頼性の劣化を抑制した良好なデバイスを作製することができる。界面層としては、酸化シリコン膜の代わりに酸窒化シリコン膜を用いることもできる。
【００８５】
次に、図１１に示されるように、ステップＳ１２の熱処理工程で反応しなかった希土類含有膜６（未反応の希土類含有膜６）を、エッチング（好ましくはウェットエッチング）によって除去する（図２のステップＳ１３）。それから、窒化金属膜５をエッチング（好ましくはウェットエッチング）によって除去する（図２のステップＳ１４）。
【００８６】
ステップＳ１３の希土類含有膜６のエッチング工程により、ｐＭＩＳ形成領域１Ｂでは、窒化金属膜５上の希土類含有膜６が除去されて窒化金属膜５が露出し、ｎＭＩＳ形成領域１Ａでは、ステップＳ１２の熱処理でＨｆ含有絶縁膜３と反応しきれなかった希土類含有膜６が除去されてＨｆ含有絶縁膜３ａが露出される。希土類含有膜６の形成時の膜厚によっては、ステップＳ１２の熱処理時に、ｎＭＩＳ形成領域１Ａの希土類含有膜６の全厚み分がＨｆ含有絶縁膜３と反応する場合もあるが、この場合も、ステップＳ１３の希土類含有膜６のエッチング工程後には、ｐＭＩＳ形成領域１Ｂでは窒化金属膜５が露出し、ｎＭＩＳ形成領域１ＡではＨｆ含有絶縁膜３ａが露出された状態となる。そして、ステップＳ１４の窒化金属膜５のエッチング工程によって、ｐＭＩＳ形成領域１Ｂに形成されていた窒化金属膜５が除去され、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３ｂが露出される。
【００８７】
また、窒化金属膜５はステップＳ１２の熱処理工程で希土類含有膜６と反応し難い膜であるが、たとえ窒化金属膜５の表層部分（希土類含有膜６に接していた部分）がステップＳ１２の熱処理工程で希土類含有膜６と反応してＴｉＬｎＳｉＯＮ層（窒化金属膜５が窒化チタン膜の場合）などが窒化金属膜５の表面に薄く形成されたとしても、ステップＳ１３またはステップＳ１４のエッチング工程で、除去され得る。また、ステップＳ１３の希土類含有膜６のエッチング工程の後で、ステップＳ１４の窒化金属膜５のエッチング工程の前に、上記ＴｉＬｎＳｉＯＮ層を除去するためのエッチング（好ましくはウェットエッチング）を行うこともできる。なお、窒化金属膜５が窒化チタン以外の窒化金属膜の場合には、上記ＴｉＬｎＳｉＯＮ層は、Ｔｉを窒化金属膜５を構成する金属元素に置換したものとなる。
【００８８】
ステップＳ１４の窒化金属膜５のエッチング工程後には、ｎＭＩＳ形成領域１ＡのＨｆ含有絶縁膜３ａおよびｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３ｂの両者が露出された状態となる。
【００８９】
また、Ａｌ含有膜４の形成時の膜厚によっては、ステップＳ１２の熱処理時に、ｐＭＩＳ形成領域１ＢのＡｌ含有膜４の全厚み分がＨｆ含有絶縁膜３と反応（ミキシング）してＨｆ含有絶縁膜３ｂになる場合と、ｐＭＩＳ形成領域１ＢのＡｌ含有膜４の下層部分のみがＨｆ含有絶縁膜３と反応（ミキシング）してＨｆ含有絶縁膜３ｂになる場合とがあり得る。ステップＳ１２の熱処理の際にｐＭＩＳ形成領域１ＢのＡｌ含有膜４の全厚み分がＨｆ含有絶縁膜３と反応（ミキシング）してＨｆ含有絶縁膜３ｂが形成された場合には、Ｈｆ含有絶縁膜３ｂ上にはＡｌ含有膜４の未反応部分は残存しないため、後述のステップＳ１５で金属膜７はＨｆ含有絶縁膜３ｂ上に直接形成されることになり、金属膜７がＨｆ含有絶縁膜３ｂに接した状態となる。一方、ステップＳ１２の熱処理の際にｐＭＩＳ形成領域１ＢのＡｌ含有膜４の下層部分のみがＨｆ含有絶縁膜３と反応（ミキシング）してＨｆ含有絶縁膜３ｂが形成された場合には、Ｈｆ含有絶縁膜３ｂ上にはＡｌ含有膜４の未反応部分が薄く残存することになるため、後述のステップＳ１５で形成される金属膜７とＨｆ含有絶縁膜３ｂとの間には、Ａｌ含有膜４の未反応部分が介在することになる。Ｈｆ系ゲート絶縁膜およびメタルゲート電極を有するｐチャネル型ＭＩＳＦＥＴにおいては、Ｈｆ系ゲート絶縁膜中にＡｌが導入（ミキシング）されていれば、ｐチャネル型ＭＩＳＦＥＴを低しきい値化することができるが、Ｈｆ系ゲート絶縁膜とメタルゲート電極の間にＡｌ酸化物（Ａｌ含有膜４）が介在していても、このＡｌ酸化物（Ａｌ含有膜４）は、ｐチャネル型ＭＩＳＦＥＴの低しきい値化に寄与する。このため、ステップＳ１２の熱処理の際に、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３ｂ上にＡｌ含有膜４の未反応部分が残存しなかった場合と、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３ｂ上にＡｌ含有膜４の未反応部分が残存した場合のいずれにおいても、ｐチャネル型ＭＩＳＦＥＴＱｐの低しきい値化を図ることができる。すなわち、本実施の形態および後述の実施の形態２，３は、ゲート電極ＧＥ２の金属膜７とＨｆ含有絶縁膜３ｂとの間に、Ａｌ含有膜４の未反応部分が残存（介在）していない場合と残存（介在）している場合のいずれにおいても有効であり、ｐチャネル型ＭＩＳＦＥＴＱｐの低しきい値化を図ることができるのである。
【００９０】
一方、Ｈｆ系ゲート絶縁膜およびメタルゲート電極を有するｎチャネル型ＭＩＳＦＥＴにおいては、Ｈｆ系ゲート絶縁膜中にＬａなどの希土類元素が導入（ミキシング）されていれば、ｎチャネル型ＭＩＳＦＥＴを低しきい値化することができるが、Ｈｆ系ゲート絶縁膜とメタルゲートの間にＬａ酸化物層などが未反応で介在していても、このＬａ酸化物層は、ｎチャネル型ＭＩＳＦＥＴの低しきい値化にはあまり寄与しない。ｎチャネル型ＭＩＳＦＥＴの低しきい値化には、Ｈｆ系ゲート絶縁膜中にＬａなどの希土類元素を導入することが有効なのである。本実施の形態では、ステップＳ１２の熱処理によってｎＭＩＳ形成領域１Ａの希土類含有膜６がＨｆ含有絶縁膜３と反応（ミキシング）して、希土類元素Ｌｎが導入されたＨｆ系ゲート絶縁膜（すなわちＨｆ含有絶縁膜３ａ）を形成することで、ｎチャネル型ＭＩＳＦＥＴＱｎを低しきい値化することができる。そして、たとえステップＳ１２の熱処理の際にｎＭＩＳ形成領域１ＡのＨｆ含有絶縁膜３ａ上に希土類含有膜６の未反応部分が残存した場合であっても、この未反応部分はステップＳ１３の希土類含有膜６のエッチング工程で除去されるため、後述のステップＳ１５で金属膜７はＨｆ含有絶縁膜３ａ上に直接形成されることになり、ゲート電極ＧＥ１の金属膜７はＨｆ含有絶縁膜３ａに接した状態となる。
【００９１】
次に、図１２に示されるように、半導体基板１の主面上に、メタルゲート（金属ゲート電極）用の金属膜（金属層、メタルゲート膜）７を形成する（図２のステップＳ１５）。ステップＳ１５においては、ｎＭＩＳ形成領域１Ａでは、Ｈｆ含有絶縁膜３ａ上に金属膜７が形成され、ｐＭＩＳ形成領域１Ｂでは、Ｈｆ含有絶縁膜３ｂ上に金属膜７が形成される。金属膜７は、好ましくは窒化チタン（ＴｉＮ）膜、窒化タンタル（ＴａＮ）膜または炭化タンタル（ＴａＣ）膜であり、最も好ましくは、窒化チタン（ＴｉＮ）膜である。金属膜７は、例えばスパッタリング法などにより形成することができる。金属膜７の膜厚は、例えば１０〜２０ｎｍ程度とすることができる。
【００９２】
なお、本願において、金属膜（金属層）とは、金属伝導を示す導電膜（導電層）を言い、単体の金属膜や合金膜だけでなく、金属伝導を示す金属化合物膜（窒化金属膜や炭化金属膜など）も含むものとする。このため、金属膜７は、金属伝導を示す導電膜であり、金属級に抵抗率が低く、好ましくは上述のように窒化チタン（ＴｉＮ）膜、窒化タンタル（ＴａＮ）膜または炭化タンタル（ＴａＣ）膜である。
【００９３】
次に、半導体基板１の主面上に、すなわち金属膜７上に、シリコン膜８を形成する（図２のステップＳ１６）。シリコン膜８は、多結晶シリコン膜または非晶質シリコン膜とすることができるが、成膜時には非晶質シリコン膜であった場合でも、成膜後の熱処理（例えばソース・ドレイン用に導入した不純物の活性化アニール）で多結晶シリコン膜となる。シリコン膜８の膜厚は、例えば１００ｎｍ程度とすることができる。
【００９４】
ステップＳ１５で形成する金属膜７の厚みを厚くすることでステップＳ１６のシリコン膜８の形成工程を省略する（すなわちゲート電極ＧＥ１，ＧＥ２をシリコン膜８無しの金属膜７で形成する）ことも可能であるが、ステップＳ１６で金属膜７上にシリコン膜８を形成する（すなわちゲート電極ＧＥ１，ＧＥ２を金属膜７とその上のシリコン膜８との積層膜で形成する）方が、より好ましい。その理由は、金属膜７の厚みが厚すぎると、金属膜７が剥離しやすくなる問題や、あるいは金属膜７をパターニングする際のオーバーエッチングによる基板ダメージの問題が生じる可能性があるが、金属膜７とシリコン膜８との積層膜でゲート電極を形成することで、金属膜７のみでゲート電極を形成する場合に比べて金属膜７の厚みを薄くすることができるため、上記問題を改善できるからである。また、金属膜７上にシリコン膜８を形成した場合、これまでのポリシリコンゲート電極（ポリシリコンからなるゲート電極）の加工方法やプロセスを踏襲できるため、微細加工性、製造コストおよび歩留まりの点でも優位である。
【００９５】
次に、図１３に示されるように、シリコン膜８および金属膜７の積層膜を、フォトリソグラフィ技術およびエッチング（好ましくはドライエッチング）技術を用いてパターニングすることで、金属膜７および金属膜７上のシリコン膜８からなるゲート電極ＧＥ１，ＧＥ２を形成する（図２のステップＳ１７）。
【００９６】
ゲート電極ＧＥ１は、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜３ａ上に形成され、ゲート電極ＧＥ２は、ｐＭＩＳ形成領域１Ｂにおいて、Ｈｆ含有絶縁膜３ｂ上に形成される。すなわち、金属膜７および金属膜７上のシリコン膜８からなるゲート電極ＧＥ１が、ｎＭＩＳ形成領域１Ａのｐ型ウエルＰＷの表面上に、ゲート絶縁膜としてのＨｆ含有絶縁膜３ａを介して形成され、金属膜７および金属膜７上のシリコン膜８からなるゲート電極ＧＥ２が、ｐＭＩＳ形成領域１Ｂのｎ型ウエルＮＷの表面上に、ゲート絶縁膜としてのＨｆ含有絶縁膜３ｂを介して形成されるのである。Ｈｆ含有絶縁膜３ａとＨｆ含有絶縁膜３ｂとは、いずれも酸化シリコンよりも誘電率（比誘電率）が高い。
【００９７】
ステップＳ１７でシリコン膜８および金属膜７をパターニングするドライエッチング工程の後に、ゲート電極ＧＥ１で覆われない部分のＨｆ含有絶縁膜３ａとゲート電極ＧＥ２で覆われない部分のＨｆ含有絶縁膜３ｂとを除去するためのウェットエッチング行うことが、より好ましい。ゲート電極ＧＥ１の下部に位置するＨｆ含有絶縁膜３ａとゲート電極ＧＥ２の下部に位置するＨｆ含有絶縁膜３ｂとは、ステップＳ１７のドライエッチングおよびその後のウェットエッチングで除去されずに残存する。一方、ゲート電極ＧＥ１で覆われない部分のＨｆ含有絶縁膜３ａとゲート電極ＧＥ２で覆われない部分のＨｆ含有絶縁膜３ｂとは、ステップＳ１７でシリコン膜８および金属膜７をパターニングする際のドライエッチングや、その後のウェットエッチングで除去される。
【００９８】
次に、図１４に示されるように、ｎＭＩＳ形成領域１Ａにおけるｐ型ウエルＰＷのゲート電極ＧＥ１の両側の領域にリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することにより、ｎ−型半導体領域ＥＸ１を形成する。このｎ−型半導体領域ＥＸ１形成用のイオン注入時には、ｐＭＩＳ形成領域１Ｂはイオン注入阻止マスクとしてのフォトレジスト膜（図示せず）で覆っておき、ｎＭＩＳ形成領域１Ａの半導体基板１（ｐ型ウエルＰＷ）にゲート電極ＧＥ１をマスクとしてイオン注入する。また、ｐＭＩＳ形成領域１Ｂにおけるｎ型ウエルＮＷのゲート電極ＧＥ２の両側の領域にホウ素（Ｂ）などのｐ型の不純物をイオン注入することにより、ｐ−型半導体領域ＥＸ２を形成する。このｐ−型半導体領域ＥＸ２形成用のイオン注入時には、ｎＭＩＳ形成領域１Ａはイオン注入阻止マスクとしての他のフォトレジスト膜（図示せず）で覆っておき、ｐＭＩＳ形成領域１Ｂの半導体基板１（ｎ型ウエルＮＷ）にゲート電極ＧＥ２をマスクとしてイオン注入する。ｎ−型半導体領域ＥＸ１を先に形成しても、あるいはｐ−型半導体領域ＥＸ２を先に形成してもよい。
【００９９】
次に、ゲート電極ＧＥ１，ＧＥ２の側壁上に、絶縁体からなるサイドウォール（側壁スペーサ、側壁絶縁膜）ＳＷを形成する。例えば、半導体基板１上にゲート電極ＧＥ１，ＧＥ２を覆うように酸化シリコン膜と窒化シリコン膜とを下から順に形成してから、この酸化シリコン膜と窒化シリコン膜との積層膜を異方性エッチング（エッチバック）することによって、ゲート電極ＧＥ１，ＧＥ２の側壁上に残存する酸化シリコン膜および窒化シリコン膜からなるサイドウォールＳＷを形成することができる。なお、図面の簡略化のために、図１４では、サイドウォールＳＷを構成する酸化シリコン膜および窒化シリコン膜を一体化して示してある。
【０１００】
次に、ｎＭＩＳ形成領域１Ａにおけるｐ型ウエルＰＷのゲート電極ＧＥ１およびサイドウォールＳＷの両側の領域にリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することにより、ｎ＋型半導体領域ＳＤ１を形成する。ｎ＋型半導体領域ＳＤ１は、ｎ−型半導体領域ＥＸ１よりも不純物濃度が高くかつ接合深さが深い。このｎ＋型半導体領域ＳＤ１形成用のイオン注入時には、ｐＭＩＳ形成領域１Ｂはイオン注入阻止マスクとしてのフォトレジスト膜（図示せず）で覆っておき、ｎＭＩＳ形成領域１Ａの半導体基板１（ｐ型ウエルＰＷ）に、ゲート電極ＧＥ１およびその側壁上のサイドウォールＳＷをマスクとしてイオン注入する。このため、ｎ−型半導体領域ＥＸ１は、ゲート電極ＧＥ１に整合して形成され、ｎ＋型半導体領域ＳＤ１はサイドウォールＳＷに整合して形成される。また、ｐＭＩＳ形成領域１Ｂにおけるｎ型ウエルＮＷのゲート電極ＧＥ２およびサイドウォールＳＷの両側の領域にホウ素（Ｂ）などのｐ型の不純物をイオン注入することにより、ｐ＋型半導体領域ＳＤ２を形成する。ｐ＋型半導体領域ＳＤ２は、ｐ−型半導体領域ＥＸ２よりも不純物濃度が高くかつ接合深さが深い。このｐ＋型半導体領域ＳＤ２形成用のイオン注入時には、ｎＭＩＳ形成領域１Ａはイオン注入阻止マスクとしての他のフォトレジスト膜（図示せず）で覆っておき、ｐＭＩＳ形成領域１Ｂの半導体基板１（ｎ型ウエルＮＷ）に、ゲート電極ＧＥ２およびその側壁上のサイドウォールＳＷをマスクとしてイオン注入する。このため、ｐ−型半導体領域ＥＸ２は、ゲート電極ＧＥ２に整合して形成され、ｐ＋型半導体領域ＳＤ２はサイドウォールＳＷに整合して形成される。ｎ＋型半導体領域ＳＤ１を先に形成しても、あるいはｐ＋型半導体領域ＳＤ２を先に形成してもよい。
【０１０１】
ｎＭＩＳ形成領域１Ａのゲート電極ＧＥ１を構成するシリコン膜８は、ｎ−型半導体領域ＥＸ１形成用のイオン注入工程やｎ＋型半導体領域ＳＤ１形成用のイオン注入工程でｎ型の不純物が導入されて、ｎ型のシリコン膜となる。また、ｐＭＩＳ形成領域１Ｂのゲート電極ＧＥ２を構成するシリコン膜８は、ｐ−型半導体領域ＥＸ２形成用のイオン注入やｐ＋型半導体領域ＳＤ２形成用のイオン注入工程でｐ型の不純物が導入されて、ｐ型のシリコン膜となる。
【０１０２】
イオン注入後、導入した不純物の活性化のためのアニール処理（活性化アニール、熱処理）を行う。これにより、ｎ−型半導体領域ＥＸ１、ｐ−型半導体領域ＥＸ２、ｎ＋型半導体領域ＳＤ１、ｐ＋型半導体領域ＳＤ２およびシリコン膜８などに導入された不純物を活性化することができる。
【０１０３】
このようにして、図１４に示されるような構造が得られ、ｎＭＩＳ形成領域１Ａに、電界効果トランジスタとしてｎチャネル型ＭＩＳＦＥＴＱｎが形成され、また、ｐＭＩＳ形成領域１Ｂに、電界効果トランジスタとしてｐチャネル型ＭＩＳＦＥＴＱｐが形成される。
【０１０４】
ゲート電極ＧＥ１がｎチャネル型ＭＩＳＦＥＴＱｎのゲート電極として機能し、ゲート電極ＧＥ１の下のＨｆ含有絶縁膜３ａが、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜として機能する。そして、ｎチャネル型ＭＩＳＦＥＴＱｎのソースまたはドレインとして機能するｎ型の半導体領域（不純物拡散層）が、ｎ＋型半導体領域ＳＤ１およびｎ−型半導体領域ＥＸ１により形成される。また、ゲート電極ＧＥ２がｐチャネル型ＭＩＳＦＥＴＱｐのゲート電極として機能し、ゲート電極ＧＥ２の下のＨｆ含有絶縁膜３ｂが、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜として機能する。そして、ｐチャネル型ＭＩＳＦＥＴＱｐのソースまたはドレインとして機能するｐ型の半導体領域（不純物拡散層）が、ｐ＋型半導体領域ＳＤ２およびｐ−型半導体領域ＥＸ２により形成される。
【０１０５】
次に、図１５に示されるように、半導体基板１の主面上に、ゲート電極ＧＥ１，ＧＥ２およびサイドウォールＳＷを覆うように、絶縁膜（層間絶縁膜）１１を形成する。絶縁膜１１は、例えば、酸化シリコン膜の単体膜や、あるいは薄い窒化シリコン膜とその上の厚い酸化シリコン膜との積層膜などからなる。絶縁膜１１の形成後、絶縁膜１１の表面を、例えばＣＭＰ（Chemical Mechanical Polishing）法を使用して平坦化する。
【０１０６】
次に、絶縁膜１１上に形成したフォトレジストパターン（図示せず）をエッチングマスクとして用いて、絶縁膜１１をドライエッチングすることにより、絶縁膜１１にコンタクトホール（貫通孔、孔）ＣＮＴを形成する。コンタクトホールＣＮＴは、ｎ＋型半導体領域ＳＤ１およびｐ＋型半導体領域ＳＤ２や、ゲート電極ＧＥ１，ＧＥ２の上部などに形成される。
【０１０７】
次に、コンタクトホールＣＮＴ内に、タングステン（Ｗ）などからなる導電性のプラグ（接続用導体部）ＰＧを形成する。プラグＰＧを形成するには、例えば、コンタクトホールＣＮＴの内部（底部および側壁上）を含む絶縁膜１１上に、バリア導体膜（例えばチタン膜、窒化チタン膜、あるいはそれらの積層膜）を形成する。それから、このバリア導体膜上にタングステン膜などからなる主導体膜をコンタクトホールＣＮＴを埋めるように形成し、絶縁膜１１上の不要な主導体膜およびバリア導体膜をＣＭＰ法またはエッチバック法などによって除去することにより、プラグＰＧを形成することができる。なお、図面の簡略化のために、図１５では、プラグＰＧを構成するバリア導体膜および主導体膜（タングステン膜）を一体化して示してある。
【０１０８】
次に、図１６に示されるように、プラグＰＧが埋め込まれた絶縁膜１１上に、ストッパ絶縁膜（エッチングストッパ用絶縁膜）１２および配線形成用の絶縁膜（層間絶縁膜）１３を順次形成する。ストッパ絶縁膜１２は、絶縁膜１３への溝加工の際にエッチングストッパとなる膜であり、絶縁膜１３に対してエッチング選択性を有する材料を用い、例えば、ストッパ絶縁膜１２を窒化シリコン膜とし、絶縁膜１３を酸化シリコン膜とすることができる。
【０１０９】
次に、シングルダマシン法により第１層目の配線Ｍ１を形成する。まず、レジストパターン（図示せず）をマスクとしたドライエッチングによって絶縁膜１３およびストッパ絶縁膜１２の所定の領域に配線溝１４を形成した後、半導体基板１の主面上（すなわち配線溝１４の底部および側壁上を含む絶縁膜１３上）にバリア導体膜（例えば窒化チタン膜、タンタル膜または窒化タンタル膜など）を形成する。続いて、ＣＶＤ法またはスパッタリング法などによりバリア導体膜上に銅のシード層を形成し、さらに電解めっき法などを用いてシード層上に銅めっき膜を形成し、銅めっき膜により配線溝１４の内部を埋め込む。それから、配線溝１４内以外の領域の銅めっき膜、シード層およびバリアメタル膜をＣＭＰ法により除去して、銅を主導電材料とする第１層目の配線Ｍ１を形成する。なお、図面の簡略化のために、図１６では、配線Ｍ１を構成する銅めっき膜、シード層およびバリア導体膜を一体化して示してある。
【０１１０】
配線Ｍ１は、プラグＰＧを介してｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐのソースまたはドレイン用のｎ＋型半導体領域ＳＤ１およびｐ＋型半導体領域ＳＤ２などと電気的に接続されている。その後、デュアルダマシン法などにより２層目以降の配線を形成するが、ここでは図示およびその説明は省略する。また、配線Ｍ１およびそれよりも上層の配線は、ダマシン配線に限定されず、配線用の導電体膜をパターニングして形成することもでき、例えばタングステン配線またはアルミニウム配線などとすることもできる。
【０１１１】
次に、本実施の形態の特徴について、より詳細に説明する。
【０１１２】
本実施の形態では、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐのゲート電極ＧＥ１，ＧＥ２は、ゲート絶縁膜（ここではＨｆ含有絶縁膜３ａ，３ｂ）上に位置する金属膜７を有しており、いわゆるメタルゲート電極（金属ゲート電極）である。このため、ゲート電極の空乏化現象を抑制し、寄生容量をなくすことができるため、ＭＩＳＦＥＴ素子の小型化（ゲート絶縁膜の薄膜化）も可能になる。
【０１１３】
また、本実施の形態では、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜として、酸化シリコンよりも誘電率が高いＨｆ含有絶縁膜３ａを用い、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜として、酸化シリコンよりも誘電率が高いＨｆ含有絶縁膜３ｂを用いている。すなわち、酸化シリコンより誘電率（比誘電率）の高い材料膜、いわゆるＨｉｇｈ−ｋ膜（高誘電率膜）であるＨｆ含有絶縁膜３ａとＨｆ含有絶縁膜３ｂとを、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜に用いている。このため、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜に酸化シリコン膜を用いた場合に比べて、Ｈｆ含有絶縁膜３ａとＨｆ含有絶縁膜３ｂの物理的膜厚を増加させることができるため、リーク電流を低減することができる。
【０１１４】
そして、本実施の形態では、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜として、希土類元素Ｌｎ（特に好ましくはＬｎ＝Ｌａ）が導入されたＨｉｇｈ−ｋ膜であるＨｆ含有絶縁膜３ａを用いたことにより、ｎチャネル型ＭＩＳＦＥＴＱｎのしきい値（しきい値電圧）の絶対値を低く（小さく）することができる。すなわち、ｎチャネル型ＭＩＳＦＥＴＱｎを低しきい値化することができる。また、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜として、Ａｌが導入されたＨｉｇｈ−ｋ膜であるＨｆ含有絶縁膜３ｂを用いたことにより、ｐチャネル型ＭＩＳＦＥＴＱｐのしきい値（しきい値電圧）の絶対値を低く（小さく）することができる。すなわち、ｐチャネル型ＭＩＳＦＥＴＱｐを低しきい値化することができる。これにより、ｎチャネル型ＭＩＳＦＥＴＱｎとｐチャネル型ＭＩＳＦＥＴＱｐの両方を低しきい値化することができる。
【０１１５】
また、ｎチャネル型ＭＩＳＦＥＴとｐチャネル型ＭＩＳＦＥＴの両方の低しきい値化を図る上では、ｎチャネル型ＭＩＳＦＥＴのＨｆ系ゲート絶縁膜が希土類元素を含有しかつｐチャネル型ＭＩＳＦＥＴのＨｆ系ゲート絶縁膜がＡｌを含有するだけでなく、ｎチャネル型ＭＩＳＦＥＴのＨｆ系ゲート絶縁膜がＡｌを含有せず、かつｐチャネル型ＭＩＳＦＥＴのＨｆ系ゲート絶縁膜が希土類元素(特にＬａ)を含有しないことが好ましい。このため、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜であるＨｆ含有絶縁膜３ａはＡｌを含有せず、かつｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜であるＨｆ含有絶縁膜３ｂは希土類元素(特にＬａ)を含有しないことが好ましい。
【０１１６】
本実施の形態では、Ｈｆ含有絶縁膜３を、Ｈｆを含有するが希土類元素（特にＬａ）とＡｌを含有しない絶縁膜（好ましくはＨｆＯＮ膜またはＨｆＯ膜）とし、このＨｆ含有絶縁膜３を希土類含有膜６と反応させてＨｆ含有絶縁膜３ａを形成し、また、このＨｆ含有絶縁膜３をＡｌ含有膜４と反応させてＨｆ含有絶縁膜３ｂを形成している。これにより、Ｈｆ含有絶縁膜３ａは、Ｈｆと希土類元素Ｌｎを含有するがＡｌを含有しない絶縁膜（Ｈｆ系ゲート絶縁膜）とすることができ、また、Ｈｆ含有絶縁膜３ｂは、ＨｆとＡｌを含有するが、希土類元素Ｌｎを含有しない絶縁膜（Ｈｆ系ゲート絶縁膜）とすることができる。このため、ｎチャネル型ＭＩＳＦＥＴＱｎとｐチャネル型ＭＩＳＦＥＴＱｐの両方の低しきい値化を効率よく実現することができる。
【０１１７】
また、本実施の形態は、ｎチャネル型ＭＩＳＦＥＴＱｎのＨｆ系ゲート絶縁膜（ここではＨｆ含有絶縁膜３ａ）にＳｉを導入し、一方ｐチャネル型ＭＩＳＦＥＴＱｐのＨｆ系ゲート絶縁膜（ここではＨｆ含有絶縁膜３ｂ）にはＳｉを導入していないことが、主要な特徴の一つである。これについて、図１７および図１８の比較例と対比させて説明する。
【０１１８】
図１７は、本発明者が検討した第１の比較例の半導体装置の要部断面図であり、図１８は、本発明者が検討した第２の比較例の半導体装置の要部断面図であり、それぞれ上記図１に相当するものである。
【０１１９】
図１７に示される第１の比較例の半導体装置は、半導体基板１０１のｎＭＩＳ形成領域１０１Ａに形成されたｎチャネル型ＭＩＳＦＥＴＱｎ１０１と半導体基板１０１のｐＭＩＳ形成領域１０１Ｂに形成されたｐチャネル型ＭＩＳＦＥＴＱｐ１０１とを有している。
【０１２０】
すなわち、素子分離領域１０２によって規定された半導体基板１０１のｎＭＩＳ形成領域１０１ＡおよびｐＭＩＳ形成領域１０１Ｂに、それぞれｐ型ウエルＰＷ１０１およびｎ型ウエルＮＷ１０１が形成され、ｎＭＩＳ形成領域１０１Ａのｐ型ウエルＰＷ１０１の表面上に、ゲート絶縁膜として機能するＨｆＬａＳｉＯＮ膜１０３ａを介して、ｎチャネル型ＭＩＳＦＥＴＱｎ１０１のゲート電極ＧＥ１０１が形成されている。また、ｐＭＩＳ形成領域１０１Ｂのｎ型ウエルＮＷ１０１の表面上に、ゲート絶縁膜として機能するＨｆＡｌＳｉＯＮ膜１０３ｂを介して、ｐチャネル型ＭＩＳＦＥＴＱｐ１０１のゲート電極ＧＥ１０２が形成されている。各ゲート電極ＧＥ１０１，ＧＥ１０２は、金属膜１０７と金属膜１０７上のシリコン膜１０８との積層膜で構成されている。ＨｆＬａＳｉＯＮ膜１０３ａおよびＨｆＡｌＳｉＯＮ膜１０３ｂは、いわゆるＨｉｇｈ−ｋ膜であり、ゲート電極ＧＥ１０１，ＧＥ１０２はメタルゲート電極である。ｎチャネル型ＭＩＳＦＥＴＱｎ１０１のゲート絶縁膜にＬａを含有するＨｆＬａＳｉＯＮ膜１０３ａを用い、ｐチャネル型ＭＩＳＦＥＴＱｐ１０１のゲート絶縁膜にＡｌを含有するＨｆＡｌＳｉＯＮ膜１０３ｂを用いているのは、ｎチャネル型ＭＩＳＦＥＴＱｎ１０１およびｐチャネル型ＭＩＳＦＥＴＱｐ１０１の両方の低しきい値化を図るためである。
【０１２１】
また、ｎＭＩＳ形成領域１０１Ａのｐ型ウエルＰＷ１０１には、ｎチャネル型ＭＩＳＦＥＴＱｎ１０１のＬＤＤ構造のソース・ドレイン領域として、ｎ−型半導体領域ＥＸ１０１とそれよりも高不純物濃度のｎ＋型半導体領域ＳＤ１０１とが形成されている。また、ｐＭＩＳ形成領域１０１Ｂのｎ型ウエルＮＷ１０１には、ｐチャネル型ＭＩＳＦＥＴＱｐ１０１のＬＤＤ構造のソース・ドレイン領域として、ｐ−型半導体領域ＥＸ１０２とそれよりも高不純物濃度のｐ＋型半導体領域ＳＤ１０２とが形成されている。ゲート電極ＧＥ１０１，ＧＥ１０２の側壁上には、絶縁体からなるサイドウォールＳＷ１０１が形成されている。
【０１２２】
図１７の第１の比較例の半導体装置においても、本実施の形態の上記絶縁膜１１、コンタクトホールＣＮＴ、プラグＰＧ、ストッパ絶縁膜１２、絶縁膜１３、配線溝１４および配線Ｍ１に相当するものも形成されるが、簡略化のために、ここでは図示およびその説明は省略する。
【０１２３】
このような構造を有する図１７の第１の比較例の半導体装置は、ｎＭＩＳ形成領域１０１ＡおよびｐＭＩＳ形成領域１０１Ｂに共通のＨｆＳｉＯＮ膜を形成してから、ｎＭＩＳ形成領域１０１ＡのＨｆＳｉＯＮ膜にＬａを選択的に導入してＨｆＬａＳｉＯＮ膜１０３ａとし、ｐＭＩＳ形成領域１０１ＢのＨｆＳｉＯＮ膜にＡｌを選択的に導入してＨｆＡｌＳｉＯＮ膜１０３ｂとすることで、得ることができる。
【０１２４】
しかしながら、図１７に示される第１の比較例の半導体装置においては、次のような課題が生じることが、本発明者の検討により分かった。
【０１２５】
酸化アルミニウムは希土類酸化物に比べて比誘電率がかなり小さい。例えば、Ｌａ酸化物の比誘電率が３８程度であるのに対して、Ａｌ酸化物の比誘電率は１０程度である。このため、図１７の第１の比較例の半導体装置のように、共通のＨｆＳｉＯＮ膜にＬａを選択的に導入してＨｆＬａＳｉＯＮ膜１０３ａとし、Ａｌを選択的に導入してＨｆＡｌＳｉＯＮ膜１０３ｂとした場合、ｎチャネル型ＭＩＳＦＥＴＱｎ１０１のゲート絶縁膜であるＨｆＬａＳｉＯＮ膜１０３ａに比べて、ｐチャネル型ＭＩＳＦＥＴＱｐ１０１のゲート絶縁膜であるＨｆＡｌＳｉＯＮ膜１０３ｂの比誘電率がかなり低くなってしまう。これにより、ｎチャネル型ＭＩＳＦＥＴＱｎ１０１のゲート絶縁膜（ＨｆＬａＳｉＯＮ膜１０３ａ）に比較して、ｐチャネル型ＭＩＳＦＥＴＱｐ１０１のゲート絶縁膜（ＨｆＡｌＳｉＯＮ膜１０３ｂ）は、ＥＯＴ（Equivalent Oxide Thickness）がかなり大きくなってしまい、ｎチャネル型ＭＩＳＦＥＴＱｎ１０１とｐチャネル型ＭＩＳＦＥＴＱｐ１０１とでゲート絶縁膜のＥＯＴに大きな差がついてしまう。従って、ｎチャネル型ＭＩＳＦＥＴＱｎ１０１のゲート絶縁膜（ＨｆＬａＳｉＯＮ膜１０３ａ）のＥＯＴが小さくとも、ｐチャネル型ＭＩＳＦＥＴＱｐ１０１のゲート絶縁膜（ＨｆＡｌＳｉＯＮ膜１０３ｂ）のＥＯＴが大きいことで、ＣＭＩＳＦＥＴの特性の低下を招いてしまうため、半導体装置の性能向上のためには、更なるＥＯＴ低減が望まれる。
【０１２６】
ゲート絶縁膜のＥＯＴ低減には、Ｓｉを含有しないＨｆ系ゲート絶縁膜を用いることが有効である。例えばＨｆＳｉＯＮの比誘電率が２０程度であるのに比べて、ＨｆＯＮの比誘電率は、その倍の４０程度である。このため、図１８に示される第２の比較例の半導体装置のように、ｎチャネル型ＭＩＳＦＥＴＱｎ２０１とｐチャネル型ＭＩＳＦＥＴＱｐ２０１の両方のゲート絶縁膜に、Ｓｉを含有しないＨｆ系ゲート絶縁膜を用いることが考えられる。
【０１２７】
図１８に示される第２の比較例の半導体装置は、ｎチャネル型ＭＩＳＦＥＴＱｎ２０１のゲート絶縁膜として、上記ＨｆＬａＳｉＯＮ膜１０３ａの代わりにＨｆＬａＯＮ膜２０３ａを用い、ｐチャネル型ＭＩＳＦＥＴＱｐ２０１のゲート絶縁膜として、上記ＨｆＡｌＳｉＯＮ膜１０３ｂの代わりにＨｆＡｌＯＮ膜２０３ｂを用いたこと以外は、図１７に示される第１の比較例の半導体装置と同様の構成を有している。このような構造を有する図１８の第２の比較例の半導体装置は、ｎＭＩＳ形成領域１０１ＡおよびｐＭＩＳ形成領域１０１Ｂに共通のＨｆＯＮ膜を形成してから、ｎＭＩＳ形成領域１０１ＡのＨｆＯＮ膜にＬａを選択的に導入してＨｆＬａＯＮ膜２０３ａとし、ｐＭＩＳ形成領域１０１ＢのＨｆＯＮ膜にＡｌを選択的に導入してＨｆＡｌＯＮ膜２０３ｂとすることで、得ることができる。
【０１２８】
図１８の第２の比較例の半導体装置のように、ＨｆＬａＯＮ膜２０３ａおよびＨｆＡｌＯＮ膜２０３ｂを、それぞれｎチャネル型ＭＩＳＦＥＴＱｎ２０１およびｐチャネル型ＭＩＳＦＥＴＱｐ２０１のゲート絶縁膜として用いた場合、ＨｆＬａＳｉＯＮ膜１０３ａおよびＨｆＡｌＳｉＯＮ膜１０３ｂをゲート絶縁膜に用いた図１７の第１の比較例の半導体装置に比べて、ゲート絶縁膜の比誘電率を大きくすることができる。これは、ＨｆＬａＯＮ膜２０３ａの比誘電率がＨｆＬａＳｉＯＮ膜１０３ａの比誘電率よりも大きく、ＨｆＡｌＯＮ膜２０３ｂの比誘電率がＨｆＡｌＳｉＯＮ膜１０３ｂの比誘電率よりも大きいためである。このため、図１７の第１の比較例の半導体装置に比べて、図１８の第２の比較例の半導体装置は、ｎチャネル型ＭＩＳＦＥＴＱｎ２０１とｐチャネル型ＭＩＳＦＥＴＱｐ２０１の両方でゲート絶縁膜のＥＯＴを低減することができる。
【０１２９】
しかしながら、図１８に示される第２の比較例の半導体装置においては、次のような課題が生じることが、本発明者の検討により分かった。
【０１３０】
ＨｆＬａＳｉＯＮ膜においては、ＬａとＨｆとの結合力は、ＬａとＳｉとの結合力に比べて弱い。このため、Ｓｉを含有しないＨｆＬａＯＮ膜２０３ａにおいては、結合力が強いＬａ−Ｓｉ結合が無いため、Ｌａの結合力は、Ｓｉを含有するＨｆＬａＳｉＯＮ膜１０３ａにおけるＬａの結合力に比べて弱い。従って、ゲート電極ＧＥ１０１，ＧＥ１０２を加工（すなわち金属膜１０７とその上のシリコン膜１０８との積層膜をパターニング）する際のドライエッチングや、その後にゲート電極ＧＥ１０１，ＧＥ１０２で覆われていない部分のＨｆＬａＯＮ膜２０３ａおよびＨｆＡｌＯＮ膜２０３ｂをウェットエッチングする際に、ＨｆＬａＯＮ膜２０３ａからＬａＯが容易に乖離または溶出してしまう。これは、異物生成やゲート電極ＧＥ１０１，ＧＥ１０２の側壁からゲート絶縁膜であるＨｆＬａＯＮ膜２０３ａが後退してしまうなどの不具合を生じる虞があり、半導体装置の性能を低下させてしまう。一方、ＨｆＡｌＯＮ膜２０３ｂでは、このようなＨｆＬａＯＮ膜２０３ａで生じる課題は発生しないか、発生してもＨｆＬａＯＮ膜２０３ａに比べてわずかである。これは、ＨｆＡｌＯＮ膜２０３ｂにおけるＡｌとＨｆとの結合力が、ＨｆＬａＯＮ膜２０３ａにおけるＬａとＨｆとの結合力に比べて強いためと考えられる。
【０１３１】
また、図１８の第２の比較例の半導体装置は、ｎＭＩＳ形成領域１０１ＡおよびｐＭＩＳ形成領域１０１Ｂに共通のＨｆＯＮ膜を形成してから、ｎＭＩＳ形成領域１０１ＡのＨｆＯＮ膜にＬａを選択的に導入してＨｆＬａＯＮ膜２０３ａを形成する。具体的には、ｎＭＩＳ形成領域１０１ＡのＨｆＯＮ膜上にＬａ酸化物膜を形成し、このＬａ酸化物膜を熱処理でＨｆＯＮ膜と反応（ミキシング）させて、ＨｆＬａＯＮ膜２０３ａを形成する。一方、図１７の第１の比較例の半導体装置では、ｎＭＩＳ形成領域１０１ＡおよびｐＭＩＳ形成領域１０１Ｂに共通のＨｆＳｉＯＮ膜を形成してから、ｎＭＩＳ形成領域１０１ＡのＨｆＳｉＯＮ膜上にＬａ酸化物膜を形成し、このＬａ酸化物膜を熱処理でＨｆＳｉＯＮ膜と反応（ミキシング）させることで、上記ＨｆＬａＳｉＯＮ膜１０３ａを形成する。
【０１３２】
上記Ｌａ酸化物膜を熱処理で上記ＨｆＯＮ膜または上記ＨｆＳｉＯＮ膜と反応（ミキシング）させる際に、Ｌａ酸化物が上記ＨｆＯＮ膜または上記ＨｆＳｉＯＮ膜中を基板方向（半導体基板１０１に近づく方向）に拡散して上記ＨｆＬａＳｉＯＮ膜１０３ａまたはＨｆＬａＯＮ膜２０３ａが形成されることで、ゲート電極ＧＥ１０１の仕事関数を低下させ、ｎチャネル型ＭＩＳＦＥＴＱｎ１０１，Ｑｐ２０１を低しきい値化することができる。
【０１３３】
しかしながら、本発明者の検討によれば、ＨｆＳｉＯＮ膜とＬａ酸化物膜とを熱処理で反応（ミキシング）させることで形成したＨｆＬａＳｉＯＮ膜１０３ａに比べて、ＨｆＯＮ膜とＬａ酸化物膜とを熱処理で反応（ミキシング）させることで形成したＨｆＬａＯＮ膜２０３ａでは、ＬａとＳｉとの結合力に比べてＬａとＨｆとの結合力が弱いことに起因して、Ｌａ酸化物が基板方向に拡散しにくくなる。ｎチャネル型ＭＩＳＦＥＴのＨｆ系ゲート絶縁膜にＬａを導入して低しきい値化を図る上で、ＬａがＨｆ系ゲート絶縁膜中を基板方向に十分に拡散した方が、しきい値（の絶対値）がより低下する傾向にある。このため、ＨｆＬａＳｉＯＮ膜１０３ａをゲート絶縁膜に用いた第１の比較例のｎチャネル型ＭＩＳＦＥＴＱｎ１０１に比べて、ＨｆＬａＯＮ膜２０３ａをゲート絶縁膜に用いた第２の比較例のｎチャネル型ＭＩＳＦＥＴＱｎ２０１は、Ｈｆ系ゲート絶縁膜にＬａを導入したことによるゲート電極ＧＥ１０１の仕事関数の低減効果が小さくなり、低しきい値化の効果が小さくなる。すなわち、Ｈｆ系ゲート絶縁膜（ＨｆＬａＳｉＯＮ膜１０３ａおよびＨｆＬａＯＮ膜２０３ａ）へのＬａ導入量が同じであれば、ＨｆＬａＳｉＯＮ膜１０３ａをゲート絶縁膜とする第１の比較例の半導体装置のｎチャネル型ＭＩＳＦＥＴＱｎ１０１に比べて、ＨｆＬａＯＮ膜２０３ａをゲート絶縁膜とする第２の比較例の半導体装置のｎチャネル型ＭＩＳＦＥＴＱｎ２０１の方が、しきい値電圧の絶対値が大きくなってしまうのである。一方、ＨｆＡｌＯＮ膜２０３ｂでは、このようなＨｆＬａＯＮ膜２０３ａで生じる課題は発生しないか、発生してもＨｆＬａＯＮ膜２０３ａに比べてわずかである。
【０１３４】
図１７および図１８に示される第１および第２の比較例に関連して説明した課題は、ｎチャネル型ＭＩＳＦＥＴのＨｆ系ゲート絶縁膜に導入するのがＬａの場合に特に顕著であるが、Ｌａ以外の希土類元素の場合にも生じる課題である。また、ＨｆＬａＳｉＯＮ膜１０３ａ、ＨｆＡｌＳｉＯＮ膜１０３ｂ、ＨｆＬａＯＮ膜２０３ａおよびＨｆＡｌＯＮ膜２０３ｂが、それぞれＨｆＬａＳｉＯ膜（１０３ａ）、ＨｆＡｌＳｉＯ膜（１０３ｂ）、ＨｆＬａＯ膜（２０３ａ）およびＨｆＡｌＯ膜（２０３ｂ）である場合にも生じる課題である。
【０１３５】
そこで、本実施の形態では、ｎチャネル型ＭＩＳＦＥＴＱｎのＨｆ系ゲート絶縁膜（ここではＨｆ含有絶縁膜３ａ）にはＳｉを導入するが、ｐチャネル型ＭＩＳＦＥＴＱｐのＨｆ系ゲート絶縁膜（ここではＨｆ含有絶縁膜３ｂ）にはＳｉを導入しないようにしている。すなわち、本実施の形態では、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜であるＨｆ含有絶縁膜３ａは、Ｈｆ，Ｌｎ，Ｓｉ，Ｏを含有しており、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜であるＨｆ含有絶縁膜３ｂは、Ｈｆ，Ａｌ，Ｏを含有するがＳｉは含有していない。
【０１３６】
このため、図１７の第１の比較例の半導体装置においてはｐチャネル型ＭＩＳＦＥＴＱｐ１０１のＨｆ系ゲート絶縁膜の比誘電率の低下が課題となったが、本実施の形態では、ｐチャネル型ＭＩＳＦＥＴＱｐのＨｆ系ゲート絶縁膜（ここではＨｆ含有絶縁膜３ｂ）は、Ｓｉを含有していない分、Ｓｉを含有する場合（第１の比較例）に比べて、比誘電率を大きくすることができる。一方、ｎチャネル型ＭＩＳＦＥＴＱｎのＨｆ系ゲート絶縁膜（Ｈｆ含有絶縁膜３ａ）は、Ａｌではなく希土類元素Ｌｎ（特に好ましくはＬａ）を含有している分、比誘電率が大きくなるため、Ｓｉを含有していても、比誘電率の低下を抑制できる。
【０１３７】
このように、本実施の形態では、ｎチャネル型ＭＩＳＦＥＴＱｎのＨｆ系ゲート絶縁膜（Ｈｆ含有絶縁膜３ａ）は、Ａｌではなく希土類元素Ｌｎ（特に好ましくはＬａ）を含有していることで、比誘電率を高くすることができ、ｐチャネル型ＭＩＳＦＥＴＱｐのＨｆ系ゲート絶縁膜（Ｈｆ含有絶縁膜３ｂ）は、Ｓｉを含有していないことで、比誘電率を高くすることができる。このため、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜（Ｈｆ含有絶縁膜３ａ）とｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜（Ｈｆ含有絶縁膜３ｂ）の両方の比誘電率を高くすることができ、ｎチャネル型ＭＩＳＦＥＴＱｎとｐチャネル型ＭＩＳＦＥＴＱｐとで、ゲート絶縁膜のＥＯＴの差を小さくすることができる。従って、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐを備えたＣＭＩＳＦＥＴの特性を向上でき、半導体装置の性能を向上させることができる。
【０１３８】
また、図１８の第２の比較例の半導体装置においては、ｎチャネル型ＭＩＳＦＥＴＱｎ２０１のＨｆ系ゲート絶縁膜（ＨｆＬａＯＮ膜２０３ａ）がＳｉを含有していなかったために、Ｌａ（希土類元素）の結合力が弱いことに起因した上記課題が生じるが、本実施の形態では、ｎチャネル型ＭＩＳＦＥＴＱｎのＨｆ系ゲート絶縁膜にＳｉを含有するＨｆ含有絶縁膜３ａを用いたことにより、図１８の第２の比較例で生じた課題を防止できる。すなわち、本実施の形態では、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜であるＨｆ含有絶縁膜３ａは、Ｈｆ，Ｌｎ，Ｓｉ，Ｏを含有しているため、希土類元素ＬｎはＳｉと強固に結合でき（結合力が強いＬｎ−Ｓｉ結合を形成でき）、希土類元素Ｌｎの結合力を高めることができる。このため、ゲート電極ＧＥ１，ＧＥ２を加工（すなわち金属膜７とその上のシリコン膜８との積層膜をパターニング）する際のドライエッチングや、その後にゲート電極ＧＥ１，ＧＥ２で覆われていない部分のＨｆ含有絶縁膜３ａ，３ｂをウェットエッチングする際に、Ｈｆ含有絶縁膜３ａからＬｎＯなどが乖離または溶出するのを防止できる。これにより、異物生成を防止でき、また、ゲート電極ＧＥ１，ＧＥ２の側壁からゲート絶縁膜であるＨｆ含有絶縁膜３ａが後退する不具合を防止することができる。また、本実施の形態では、Ｈｆ含有絶縁膜３ａがＨｆ，Ｌｎ，ＯだけでなくＳｉも含有しているため、Ｈｆ系ゲート絶縁膜に希土類元素（特にＬａ）を導入したことによるゲート電極ＧＥ１の仕事関数の低減効果を大きくすることができ、ｎチャネル型ＭＩＳＦＥＴＱｎの低しきい値化の効果を大きくすることができる。すなわち、ｎチャネル型ＭＩＳＦＥＴＱｎのしきい値の絶対値を、第２の比較例の半導体装置のｎチャネル型ＭＩＳＦＥＴＱｎ２０１のしきい値の絶対値よりも小さくすることが可能となる。従って、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐを備えたＣＭＩＳＦＥＴの特性を向上でき、半導体装置の性能を向上させることができる。
【０１３９】
また、本実施の形態では、共通のＨｆ含有絶縁膜３をｎＭＩＳ形成領域１ＡおよびｐＭＩＳ形成領域１Ｂの両方に形成し、ｎＭＩＳ形成領域１ＡのＨｆ含有絶縁膜３を希土類含有膜６と熱処理で反応させ、ｐチャネル型ＭＩＳＦＥＴＱｐのＨｆ含有絶縁膜３をＡｌ含有膜４と熱処理で反応させることで、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜とｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜とを作り分けている。そして、希土類含有膜６が希土類元素ＬｎだけでなくＳｉも含有し、Ａｌ含有膜４がＳｉを含有しないことで、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜（Ｈｆ含有絶縁膜３ａ）に選択的にＳｉを導入することができる。このため、製造工程数を抑制しながら、Ｈｆと希土類元素ＬｎとＳｉとＯとを主成分として含有するｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜（Ｈｆ含有絶縁膜３ａ）と、ＨｆとＡｌとＯとを主成分として含有するがＳｉを主成分として含有しないｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜（Ｈｆ含有絶縁膜３ｂ）とを的確に作り分けることができる。従って、半導体装置の製造時間や製造コストを抑制しながら、半導体装置の性能向上を図ることができる。また、半導体装置のスループットも向上することができる。
【０１４０】
また、本実施の形態では、ｐＭＩＳ形成領域１Ｂにおいて、マスク層（反応防止用マスク層）として窒化金属膜５をＡｌ含有膜４と希土類含有膜６との間に介在させ、この状態でステップＳ１２の熱処理を行うことで、ｐＭＩＳ形成領域１Ｂにおいて、希土類含有膜６がＡｌ含有膜４やＨｆ含有絶縁膜３と反応するのを防止している。このため、ステップＳ１２において一回の熱処理によってｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜（Ｈｆ含有絶縁膜３ａ）とｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜（Ｈｆ含有絶縁膜３ｂ）とを作り分けることができる。従って、半導体装置の製造工程数を低減することができ、半導体装置の製造時間の短縮やスループットの向上を図ることができる。
【０１４１】
（実施の形態２）
図１９は、本実施の形態の製造工程の一部を示す製造プロセスフロー図であり、上記実施の形態１の図１に対応するものである。図２０〜図２５は、本実施の形態の半導体装置の製造工程中の要部断面図である。なお、図１９では、図面の簡略化のために、ステップＳ２〜Ｓ９の図示を省略している。
【０１４２】
本実施の形態の製造工程は、ステップＳ１０でフォトレジストパターンＰＲ１を除去するまでは、上記実施の形態１の製造工程と同様であるので、ここではその説明を省略し、ステップＳ１０のフォトレジストパターンＰＲ１の除去工程以降について説明する。
【０１４３】
上記実施の形態１のステップＳ１〜Ｓ１０と同様の工程を行って上記図８の構造を得た後、本実施の形態では、図２０に示されるように、半導体基板１の主面上に、シリコン含有層（Ｓｉを含有する層）としてシリコン膜（シリコン層）２１を形成する（図１９のステップＳ１１ａ）。
【０１４４】
上記ステップＳ８，Ｓ９のエッチング工程でｎＭＩＳ形成領域１Ａの窒化金属膜５およびＡｌ含有膜４を除去しかつｐＭＩＳ形成領域１Ｂの窒化金属膜５およびＡｌ含有膜４を残していたので、ステップＳ１１ａでは、シリコン膜２１は、ｎＭＩＳ形成領域１ＡではＨｆ含有絶縁膜３上に形成され、ｐＭＩＳ形成領域１Ｂでは窒化金属膜５上に形成される。このため、ｎＭＩＳ形成領域１Ａではシリコン膜２１とＨｆ含有絶縁膜３とが接触しているが、ｐＭＩＳ形成領域１Ｂでは、シリコン膜２１とＡｌ含有膜４（およびＨｆ含有絶縁膜３）とは、間に窒化金属膜５が介在するため互いに接触していない状態となる。シリコン膜２１は、スパッタリング法などで形成することができ、その膜厚は、例えば０．２〜１ｎｍ程度とすることができる。
【０１４５】
次に、半導体基板１に対して熱処理を施す（図１９のステップＳ１２ａ）。このステップＳ１２ａの熱処理工程は、熱処理温度を好ましくは６００〜１０００℃の範囲内とし、不活性ガス雰囲気中で行うことができる。ステップＳ１２ａの熱処理により、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜３をシリコン膜２１と反応させる。すなわち、ステップＳ１２ａの熱処理工程においては、ｎＭＩＳ形成領域１Ａでは、シリコン膜２１とＨｆ含有絶縁膜３とが接触していたために両者が反応して、シリコン膜２１を構成するＳｉがＨｆ含有絶縁膜３に導入（拡散）される。
【０１４６】
このステップＳ１２ａの熱処理により、図２１に示されるように、ｎＭＩＳ形成領域１Ａでは、シリコン膜２１とＨｆ含有絶縁膜３とが反応（混合、ミキシング）してＨｆ含有絶縁膜３ｃが形成される。すなわち、ｎＭＩＳ形成領域１Ａでは、シリコン膜２１のＳｉがＨｆ含有絶縁膜３に導入されて、Ｈｆ含有絶縁膜３が、Ｈｆ含有絶縁膜３ｃとなる。Ｈｆ含有絶縁膜３ｃは、Ｈｆ（ハフニウム）とＳｉ（シリコン）とＯ（酸素）とを含有する絶縁材料からなる。Ｈｆ含有絶縁膜３がＨｆＯＮ膜の場合には、Ｈｆ含有絶縁膜３ｃはＨｆＳｉＯＮ膜（ハフニウムシリコンオキシナイトライド膜）であり、Ｈｆ含有絶縁膜３がＨｆＯ膜（代表的にはＨｆＯ２膜）の場合は、Ｈｆ含有絶縁膜３ｃは、ＨｆＳｉＯ膜（ハフニウムシリケート膜）である。
【０１４７】
なお、ｐＭＩＳ形成領域１Ｂでは、シリコン膜２１とＡｌ含有膜４（およびＨｆ含有絶縁膜３）とは、間に窒化金属膜５が介在して互いに接触していない状態であるため、ステップＳ１２ａの熱処理工程でＡｌ含有膜４およびＨｆ含有絶縁膜３はシリコン膜２１と反応せず、シリコン膜２１を構成するＳｉは、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３には導入（拡散）されない。
【０１４８】
ｐＭＩＳ形成領域１Ｂにおいては、ステップＳ１２ａの熱処理によってＨｆ含有絶縁膜３とＡｌ含有膜４とが反応してＨｆ含有絶縁膜３ｂが形成されるが、これについては、上記実施の形態１のステップＳ１２の熱処理によってＨｆ含有絶縁膜３とＡｌ含有膜４とが反応してＨｆ含有絶縁膜３ｂが形成されるのと同様であるため、ここではその説明は省略する。
【０１４９】
次に、図２２に示されるように、半導体基板１の主面上に希土類含有膜（希土類含有層）６ａを形成する（図１９のステップＳ１１ｂ）。ステップＳ１１ｂでは、希土類含有膜６ａは、ｎＭＩＳ形成領域１ＡではＨｆ含有絶縁膜３ｃ上に形成され、ｐＭＩＳ形成領域１Ｂでは窒化金属膜５上に形成される。
【０１５０】
ステップＳ１２ａの熱処理工程の後で、ステップＳ１１ｂの希土類含有膜６ａの形成工程の前に、ステップＳ１２ａの熱処理工程で反応しなかったシリコン膜２１（未反応のシリコン膜２１）をウェットエッチングなどによって除去することが好ましい。この場合、ｐＭＩＳ形成領域１Ｂの窒化金属膜５上に残存していたシリコン膜２１は除去されるため、ＭＩＳ形成領域１Ｂにおいて、希土類含有膜６ａは窒化金属膜５上に接して形成されることになる（図２２はこの場合が示されている）。また、他の形態として、ステップＳ１２ａの熱処理工程の後で、未反応のシリコン膜２１を除去する工程を行わずにステップＳ１１ｂの希土類含有膜６ａの形成工程を行うこともでき、この場合には、ｐＭＩＳ形成領域１Ｂの窒化金属膜５上にシリコン膜２１が残存しているため、希土類含有膜６ａは、ｐＭＩＳ形成領域１Ｂでは窒化金属膜５上のシリコン膜２１上に形成されることになる。
【０１５１】
希土類含有膜６ａは、希土類元素を含有し、特に好ましくはＬａ（ランタン）を含有している。上記実施の形態１で希土類含有膜６が含有する希土類元素をＬｎと表記したのと同様に、本実施の形態でも、希土類含有膜６ａが含有する希土類元素をＬｎと表記するものとする。しかしながら、本実施の形態の希土類含有膜６ａは、上記実施の形態１の希土類含有膜６ａとは異なり、Ｓｉ（シリコン）を含有する必要は無い。これは、ｎＭＩＳ形成領域１ＡのＨｆ含有絶縁膜３ｃには、既にＳｉが導入されているため、希土類含有膜６ａからＨｆ含有絶縁膜３ｃにＳｉを導入する必要が無いためである。希土類含有膜６ａは、好ましくは希土類酸化物膜（酸化希土類膜）であり、特に好ましくは酸化ランタン膜（酸化ランタンとして代表的なのはＬａ２Ｏ３）である。希土類含有膜６ａは、スパッタリング法またはＡＬＤ法などによって形成することができ、その膜厚（堆積膜厚）は、０．２〜１ｎｍ程度とすることができる。
【０１５２】
次に、半導体基板１に対して熱処理を施す（図１９のステップＳ１２ｂ）。このステップＳ１２ｂの熱処理工程は、熱処理温度を好ましくは６００〜１０００℃の範囲内とし、不活性ガス雰囲気中で行うことができる。ステップＳ１２ｂの熱処理により、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜３ｃと希土類含有膜６ａとを反応させる。
【０１５３】
このステップＳ１２ｂの熱処理により、図２３に示されるように、ｎＭＩＳ形成領域１Ａでは、希土類含有膜６ａとＨｆ含有絶縁膜３ｃとが反応（混合、ミキシング）してＨｆ含有絶縁膜３ａが形成される。すなわち、ｎＭＩＳ形成領域１Ａでは、希土類含有膜６ａの希土類元素ＬｎがＨｆ含有絶縁膜３ｃに導入されて、Ｈｆ含有絶縁膜３ｃが、Ｈｆ含有絶縁膜３ａとなる。
【０１５４】
Ｈｆ含有絶縁膜３ａは、上記実施の形態１と同様、Ｈｆ（ハフニウム）と希土類元素Ｌｎ（特に好ましくはＬｎ＝Ｌａ）とＳｉ（シリコン）とＯ（酸素）を含有する絶縁材料からなり、Ｈｆ含有絶縁膜３ａが含有する希土類元素Ｌｎは、希土類含有膜６ａが含有していた希土類元素Ｌｎと同じである。Ｈｆ含有絶縁膜３がＨｆＯＮ膜の場合には、Ｈｆ含有絶縁膜３ｃはＨｆＳｉＯＮ膜であり、Ｈｆ含有絶縁膜３ａはＨｆＬｎＳｉＯＮ膜（Ｌｎ＝Ｌａの場合はＨｆＬａＳｉＯＮ膜）である。Ｈｆ含有絶縁膜３がＨｆＯ膜（代表的にはＨｆＯ２膜）の場合は、Ｈｆ含有絶縁膜３ｃはＨｆＳｉＯ膜であり、Ｈｆ含有絶縁膜３ａはＨｆＬｎＳｉＯ膜（Ｌｎ＝Ｌａの場合はＨｆＬａＳｉＯ膜）である。
【０１５５】
なお、ｐＭＩＳ形成領域１Ｂでは、希土類含有膜６ａとＨｆ含有絶縁膜３ｂとの間に窒化金属膜５が介在しているため、ステップＳ１２ｂの熱処理工程で希土類含有膜６ａとＨｆ含有絶縁膜３ｂとは反応せず、希土類含有膜６ａを構成する希土類元素Ｌｎは、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３ｂには導入（拡散）されない。
【０１５６】
また、ｐＭＩＳ形成領域１Ｂにおいては、上記ステップＳ１２ａの熱処理によってＨｆ含有絶縁膜３ｂが形成され得るが、ステップＳ１２ｂの熱処理もＨｆ含有絶縁膜３ｂの形成に寄与し得る。このため、上記ステップＳ１２ａの熱処理工程において、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３ｂ上にＡｌ含有膜４の未反応部分が残存した場合には、ステップＳ１２ｂの熱処理工程においてＨｆ含有絶縁膜３と反応しきれなかったＡｌ含有膜４（Ａｌ含有膜４の未反応部分）はｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３ｂと更に反応することができる。従って、本実施の形態では、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３ｂは、ステップＳ１２ａの熱処理とステップＳ１２ｂの熱処理の一方または両方によって形成される。
【０１５７】
次に、図２４に示されるように、ステップＳ１２ｂの熱処理工程で反応しなかった希土類含有膜６ａ（未反応の希土類含有膜６ａ）を、エッチング（好ましくはウェットエッチング）によって除去する（図１９のステップＳ１３）。それから、ｐＭＩＳ形成領域１Ｂに形成されていた窒化金属膜５をエッチング（好ましくはウェットエッチング）によって除去する（図１９のステップＳ１４）。これにより、ｎＭＩＳ形成領域１ＡではＨｆ含有絶縁膜３ａが露出され、ｐＭＩＳ形成領域１ＢではＨｆ含有絶縁膜３ｂが露出された状態となる。
【０１５８】
また、ステップＳ１２ｂの熱処理によって、窒化金属膜５の表層部分が希土類含有膜６ａと反応する場合がある。また、上記ステップＳ１２ａの熱処理工程の後で、未反応のシリコン膜２１を除去する工程を行わずにステップＳ１１ｂの希土類含有膜６ａの形成工程を行った場合には、ｐＭＩＳ形成領域１Ｂにおいて、ステップＳ１２ｂの熱処理によって、窒化金属膜５上のシリコン膜２１と希土類含有膜６ａとが反応したり、あるいは窒化金属膜５の表層部分がシリコン膜２１と反応する場合がある。このような場合であっても、ｐＭＩＳ形成領域１Ｂにおける窒化金属膜５の表層部分と希土類含有膜６ａまたはシリコン膜２１との反応物や希土類含有膜６ａとシリコン膜２１との反応物などは、ステップＳ１３またはステップＳ１４のエッチング工程、あるいはステップＳ１３とステップＳ１４の間に行うウェットエッチング工程によって除去することができる。すなわち、ｐＭＩＳ形成領域１Ｂにおいて、窒化金属膜５およびそれよりも上部の構造は、ステップＳ１４で窒化金属膜５を除去した段階で、全て除去することができる。
【０１５９】
以降の工程は、上記実施の形態１と同様である。すなわち、上記実施の形態１と同様に、半導体基板１の主面上に金属膜７を形成し（図１９のステップＳ１５）、金属膜７上にシリコン膜８を形成し（図１９のステップＳ１６）、シリコン膜８および金属膜７の積層膜をパターニングすることで、図２５に示されるようにゲート電極ＧＥ１，ＧＥ２を形成する（図１９のステップＳ１７）。
【０１６０】
上記実施の形態１と同様に、本実施の形態においても、ゲート電極ＧＥ１は、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜３ａ上に形成され、ゲート電極ＧＥ２は、ｐＭＩＳ形成領域１Ｂにおいて、Ｈｆ含有絶縁膜３ｂ上に形成される。すなわち、金属膜７および金属膜７上のシリコン膜８からなるゲート電極ＧＥ１が、ｎＭＩＳ形成領域１Ａのｐ型ウエルＰＷの表面上に、ゲート絶縁膜としてのＨｆ含有絶縁膜３ａを介して形成され、金属膜７および金属膜７上のシリコン膜８からなるゲート電極ＧＥ２が、ｐＭＩＳ形成領域１Ｂのｎ型ウエルＮＷの表面上に、ゲート絶縁膜としてのＨｆ含有絶縁膜３ｂを介して形成されるのである。
【０１６１】
ゲート電極ＧＥ１，ＧＥ２を形成した後の工程は、上記実施の形態１と同様であるので、ここではその図示および説明は省略する。また、製造された半導体装置の構成は、上記実施の形態１とほぼ同様であるので、ここではその説明を省略する。
【０１６２】
本実施の形態では、上記実施の形態１で得られる効果に加えて、更に次のような効果を得ることができる。
【０１６３】
すなわち、本実施の形態では、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜３とシリコン膜２１とをステップＳ１２ａの熱処理で反応させてＳｉも含有するＨｆ含有絶縁膜３ｃを形成してから、このＨｆ含有絶縁膜３ｃと希土類含有膜６ａとをステップＳ１２ｂの熱処理で反応させてＨｆ含有絶縁膜３ａを形成している。希土類元素Ｌｎ（特にＬａ）とＨｆとの結合力よりも希土類元素Ｌｎ（特にＬａ）とＳｉとの結合力の方が強いため、Ｓｉを含有しないＨｆ系ゲート絶縁膜（例えばＨｆＯＮ膜またはＨｆＯ膜）中では、希土類元素Ｌｎ（特にＬａ）の拡散は抑制されやすいのに対して、Ｓｉを含有するＨｆ系ゲート絶縁膜（好ましくはＨｆＳｉＯＮ膜またはＨｆＳｉＯ膜）中では希土類元素Ｌｎ（特にＬａ）は基板方向へ容易に拡散し得る。このため、本実施の形態のように、ｎＭＩＳ形成領域１Ａにおいて、Ｓｉも含有するＨｆ含有絶縁膜３ｃ（好ましくはＨｆＳｉＯＮ膜またはＨｆＳｉＯ膜）を一旦形成してから、このＨｆ含有絶縁膜３ｃを希土類含有膜６ａとステップＳ１２ｂの熱処理で反応させるようにすれば、希土類含有膜６ａの希土類元素Ｌｎ（特にＬａ）をＨｆ含有絶縁膜３ａにおいて基板方向に十分に拡散させることができる。ｎＭＩＳ形成領域１Ａに形成されるｎチャネル型ＭＩＳＦＥＴＱｎのしきい値（の絶対値）をできるだけ低下させるためには、希土類元素Ｌｎ（特にＬａ）がＨｆ含有絶縁膜３ａにおいて基板方向に十分に拡散することが好ましい。本実施の形態では、形成されたＨｆ含有絶縁膜３ａにおいて希土類元素Ｌｎ（特にＬａ）を基板方向に十分に拡散させることができるため、Ｈｆ系ゲート絶縁膜に希土類元素Ｌｎ（特にＬａ）を導入したことによるｎチャネル型ＭＩＳＦＥＴＱｎの低しきい値化の効果を、より向上させることができ、ｎチャネル型ＭＩＳＦＥＴＱｎのしきい値（の絶対値）をより低下させることが可能になる。このため、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐを備えたＣＭＩＳＦＥＴの特性を更に向上させることができ、半導体装置の性能を更に向上させることができる。
【０１６４】
一方、上記実施の形態１では、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜３と希土類含有膜６とをステップＳ１２の熱処理で反応させてＨｆ含有絶縁膜３ａを形成しているため、半導体装置の製造工程数を低減することができる。このため、半導体装置の製造時間や製造コストを抑制しながら、半導体装置の性能向上を図ることができ、また、半導体装置のスループットも向上させることができる。
【０１６５】
（実施の形態３）
図２６は、本実施の形態の製造工程の一部を示す製造プロセスフロー図であり、上記実施の形態１の図１に対応するものである。図２７〜図３２は、本実施の形態の半導体装置の製造工程中の要部断面図である。
【０１６６】
本実施の形態の製造工程は、ステップＳ１０でフォトレジストパターンＰＲ１を除去するまでは、上記実施の形態１の製造工程と同様であるので、ここではその説明を省略し、ステップＳ１０のフォトレジストパターンＰＲ１の除去工程以降について説明する。
【０１６７】
上記実施の形態１のステップＳ１〜Ｓ１０と同様の工程を行って上記図８の構造を得た後、本実施の形態では、図２７に示されるように、半導体基板１の主面上に、シリコン含有層（Ｓｉを含有する層）として酸化シリコン膜（酸化シリコン層）２２を形成する（図２６のステップＳ１１ｃ）。
【０１６８】
上記ステップＳ８，Ｓ９のエッチング工程でｎＭＩＳ形成領域１Ａの窒化金属膜５およびＡｌ含有膜４を除去しかつｐＭＩＳ形成領域１Ｂの窒化金属膜５およびＡｌ含有膜４を残していたので、ステップＳ１１ｃでは、酸化シリコン膜２２は、ｎＭＩＳ形成領域１ＡではＨｆ含有絶縁膜３上に形成され、ｐＭＩＳ形成領域１Ｂでは窒化金属膜５上に形成される。このため、ｎＭＩＳ形成領域１Ａでは酸化シリコン膜２２とＨｆ含有絶縁膜３とが接触しているが、ｐＭＩＳ形成領域１Ｂでは、酸化シリコン膜２２とＡｌ含有膜４（およびＨｆ含有絶縁膜３）とは、間に窒化金属膜５が介在するため互いに接触していない状態となる。酸化シリコン膜２２は、スパッタリング法などで形成することができ、その膜厚は、例えば０．２〜１ｎｍ程度とすることができる。
【０１６９】
次に、半導体基板１に対して熱処理を施す（図２６のステップＳ１２ｃ）。ステップＳ１２ｃの熱処理工程は、熱処理温度を好ましくは６００〜１０００℃の範囲内とし、不活性ガス雰囲気中で行うことができる。このステップＳ１２ｃの熱処理により、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜３を酸化シリコン膜２２と反応させる。すなわち、ステップＳ１２ｃの熱処理工程においては、ｎＭＩＳ形成領域１Ａでは、酸化シリコン膜２２とＨｆ含有絶縁膜３とが接触していたために両者が反応して、酸化シリコン膜２２を構成するシリコン（Ｓｉ）と酸素（Ｏ）がＨｆ含有絶縁膜３に導入（拡散）される。
【０１７０】
このステップＳ１２ｃの熱処理により、図２８に示されるように、ｎＭＩＳ形成領域１Ａでは、酸化シリコン膜２２とＨｆ含有絶縁膜３とが反応（混合、ミキシング）してＨｆ含有絶縁膜３ｄが形成される。すなわち、ｎＭＩＳ形成領域１Ａでは、酸化シリコン膜２２のシリコン（Ｓｉ）と酸素（Ｏ）がＨｆ含有絶縁膜３に導入されて、Ｈｆ含有絶縁膜３が、Ｈｆ含有絶縁膜３ｄとなる。Ｈｆ含有絶縁膜３ｄは、Ｈｆ（ハフニウム）とＳｉ（シリコン）とＯ（酸素）とを含有する絶縁材料からなる。Ｈｆ含有絶縁膜３がＨｆＯＮ膜の場合には、Ｈｆ含有絶縁膜３ｄはＨｆＳｉＯＮ膜（ハフニウムシリコンオキシナイトライド膜）であり、Ｈｆ含有絶縁膜３がＨｆＯ膜（代表的にはＨｆＯ２膜）の場合は、Ｈｆ含有絶縁膜３ｄは、ＨｆＳｉＯ膜（ハフニウムシリケート膜）である。
【０１７１】
なお、ｐＭＩＳ形成領域１Ｂでは、酸化シリコン膜２２とＡｌ含有膜４とは、間に窒化金属膜５が介在して互いに接触していない状態であるため、ステップＳ１２ｃの熱処理工程でＡｌ含有膜４およびＨｆ含有絶縁膜３は酸化シリコン膜２２とは反応せず、酸化シリコン膜２２を構成するＳｉは、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３には導入（拡散）されない。
【０１７２】
ｐＭＩＳ形成領域１Ｂにおいては、ステップＳ１２ｃの熱処理によってＨｆ含有絶縁膜３とＡｌ含有膜４とが反応してＨｆ含有絶縁膜３ｂが形成されるが、これについては、上記実施の形態１のステップＳ１２の熱処理によってＨｆ含有絶縁膜３とＡｌ含有膜４とが反応してＨｆ含有絶縁膜３ｂが形成されるのと同様であるため、ここではその説明は省略する。
【０１７３】
次に、図２９に示されるように、半導体基板１の主面上に希土類含有膜６ａを形成する（図２６のステップＳ１１ｄ）。ステップＳ１１ｄでは、希土類含有膜６ａは、ｎＭＩＳ形成領域１ＡではＨｆ含有絶縁膜３ｄ上に形成され、ｐＭＩＳ形成領域１Ｂでは窒化金属膜５上に形成される。希土類含有膜６ａの構成、成膜法および厚みなどについては、上記実施の形態２と同様であるので、ここではその説明は省略する。
【０１７４】
ステップＳ１２ｃの熱処理工程の後で、ステップＳ１１ｄの希土類含有膜６ａの形成工程の前に、ステップＳ１２ｃの熱処理工程で反応しなかった酸化シリコン膜２２（未反応の酸化シリコン膜２２）をウェットエッチングなどによって除去することが好ましい。この場合、ｐＭＩＳ形成領域１Ｂの窒化金属膜５上に残存していた酸化シリコン膜２２は除去されるため、ＭＩＳ形成領域１Ｂにおいて、希土類含有膜６ａは窒化金属膜５上に接して形成されることになる（図２９はこの場合が示されている）。また、他の形態として、ステップＳ１２ｃの熱処理工程の後で、未反応の酸化シリコン膜２２を除去する工程を行わずにステップＳ１１ｄの希土類含有膜６ａの形成工程を行うこともでき、この場合には、ｐＭＩＳ形成領域１Ｂの窒化金属膜５上に酸化シリコン膜２２が残存しているため、希土類含有膜６ａは、ｐＭＩＳ形成領域１Ｂでは窒化金属膜５上の酸化シリコン膜２２上に形成されることになる。
【０１７５】
次に、半導体基板１に対して熱処理を施す（図２６のステップＳ１２ｄ）。ステップＳ１２ｄの熱処理工程は、熱処理温度を好ましくは６００〜１０００℃の範囲内とし、不活性ガス雰囲気中で行うことができる。ステップＳ１２ｄの熱処理により、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜３ｄと希土類含有膜６ａとを反応させる。
【０１７６】
このステップＳ１２ｄの熱処理により、図３０に示されるように、ｎＭＩＳ形成領域１Ａでは、希土類含有膜６ａとＨｆ含有絶縁膜３ｄとが反応（混合、ミキシング）してＨｆ含有絶縁膜３ａが形成される。すなわち、ｎＭＩＳ形成領域１Ａでは、希土類含有膜６ａの希土類元素ＬｎがＨｆ含有絶縁膜３ｄに導入されて、Ｈｆ含有絶縁膜３ｄが、Ｈｆ含有絶縁膜３ａとなる。
【０１７７】
Ｈｆ含有絶縁膜３ａは、上記実施の形態１と同様、Ｈｆ（ハフニウム）と希土類元素Ｌｎ（特に好ましくはＬｎ＝Ｌａ）とＳｉ（シリコン）とＯ（酸素）とを含有する絶縁材料からなり、Ｈｆ含有絶縁膜３ａが含有する希土類元素Ｌｎは、希土類含有膜６ａが含有していた希土類元素Ｌｎと同じである。Ｈｆ含有絶縁膜３がＨｆＯＮ膜の場合には、Ｈｆ含有絶縁膜３ｄはＨｆＳｉＯＮ膜であり、Ｈｆ含有絶縁膜３ａはＨｆＬｎＳｉＯＮ膜（Ｌｎ＝Ｌａの場合はＨｆＬａＳｉＯＮ膜）である。Ｈｆ含有絶縁膜３がＨｆＯ膜（代表的にはＨｆＯ２膜）の場合は、Ｈｆ含有絶縁膜３ｄはＨｆＳｉＯ膜であり、Ｈｆ含有絶縁膜３ａはＨｆＬｎＳｉＯ膜（Ｌｎ＝Ｌａの場合はＨｆＬａＳｉＯ膜）である。
【０１７８】
なお、ｐＭＩＳ形成領域１Ｂでは、希土類含有膜６ａとＨｆ含有絶縁膜３ｂとの間に窒化金属膜５が介在しているため、ステップＳ１２ｄの熱処理工程で希土類含有膜６ａとＨｆ含有絶縁膜３ｂとは反応せず、希土類含有膜６ａを構成する希土類元素Ｌｎは、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３ｂには導入（拡散）されない。
【０１７９】
また、ｐＭＩＳ形成領域１Ｂにおいては、上記ステップＳ１２ｃの熱処理によってＨｆ含有絶縁膜３ｂが形成され得るが、ステップＳ１２ｄの熱処理もＨｆ含有絶縁膜３ｂの形成に寄与し得る。このため、上記ステップＳ１２ｃの熱処理工程において、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３ｂ上にＡｌ含有膜４の未反応部分が残存した場合には、ステップＳ１２ｄの熱処理工程においてＨｆ含有絶縁膜３と反応しきれなかったＡｌ含有膜４（Ａｌ含有膜４の未反応部分）はｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３ｂと更に反応することができる。従って、本実施の形態では、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜３ｂは、ステップＳ１２ｃの熱処理とステップＳ１２ｄの熱処理の一方または両方によって形成される。
【０１８０】
次に、図３１に示されるように、ステップＳ１２ｄの熱処理工程で反応しなかった希土類含有膜６ａ（未反応の希土類含有膜６ａ）を、エッチング（好ましくはウェットエッチング）によって除去する（図２６のステップＳ１３）。それから、ｐＭＩＳ形成領域１Ｂに形成されていた窒化金属膜５をエッチング（好ましくはウェットエッチング）によって除去する（図２６のステップＳ１４）。これにより、ｎＭＩＳ形成領域１ＡではＨｆ含有絶縁膜３ａが露出され、ｐＭＩＳ形成領域１ＢではＨｆ含有絶縁膜３ｂが露出された状態となる。
【０１８１】
また、ステップＳ１２ｄの熱処理によって、窒化金属膜５の表層部分が希土類含有膜６ａと反応する場合がある。また、上記ステップＳ１２ｃの熱処理工程の後で、未反応の酸化シリコン膜２２を除去する工程を行わずにステップＳ１１ｄの希土類含有膜６ａの形成工程を行った場合には、ｐＭＩＳ形成領域１Ｂにおいて、ステップＳ１２ｄの熱処理によって、窒化金属膜５上の酸化シリコン膜２２と希土類含有膜６ａとが反応したり、あるいは窒化金属膜５の表層部分が酸化シリコン膜２２と反応する場合がある。このような場合であっても、ｐＭＩＳ形成領域１Ｂにおける窒化金属膜５の表層部分と希土類含有膜６ａまたは酸化シリコン膜２２との反応物や希土類含有膜６ａと酸化シリコン膜２２との反応物などは、ステップＳ１３またはステップＳ１４のエッチング工程、あるいはステップＳ１３とステップＳ１４の間に行うウェットエッチング工程によって除去することができる。すなわち、ｐＭＩＳ形成領域１Ｂにおいて、窒化金属膜５およびそれよりも上部の構造は、ステップＳ１４で窒化金属膜５を除去した段階で、全て除去することができる。
【０１８２】
以降の工程は、上記実施の形態１と同様である。すなわち、上記実施の形態１と同様に、半導体基板１の主面上に金属膜７を形成し（図２６のステップＳ１５）、金属膜７上にシリコン膜８を形成し（図２６のステップＳ１６）、シリコン膜８および金属膜７の積層膜をパターニングすることで、図３２に示されるようにゲート電極ＧＥ１，ＧＥ２を形成する（図２６のステップＳ１７）。
【０１８３】
上記実施の形態１，２と同様に、本実施の形態においても、ゲート電極ＧＥ１は、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜３ａ上に形成され、ゲート電極ＧＥ２は、ｐＭＩＳ形成領域１Ｂにおいて、Ｈｆ含有絶縁膜３ｂ上に形成される。すなわち、金属膜７および金属膜７上のシリコン膜８からなるゲート電極ＧＥ１が、ｎＭＩＳ形成領域１Ａのｐ型ウエルＰＷの表面上に、ゲート絶縁膜としてのＨｆ含有絶縁膜３ａを介して形成され、金属膜７および金属膜７上のシリコン膜８からなるゲート電極ＧＥ２が、ｐＭＩＳ形成領域１Ｂのｎ型ウエルＮＷの表面上に、ゲート絶縁膜としてのＨｆ含有絶縁膜３ｂを介して形成されるのである。
【０１８４】
ゲート電極ＧＥ１，ＧＥ２を形成した後の工程は、上記実施の形態１，２と同様であるので、ここではその図示および説明は省略する。また、製造された半導体装置の構成は、上記実施の形態１とほぼ同様であるので、ここではその説明を省略する。
【０１８５】
本実施の形態では、上記実施の形態１で得られる効果に加えて、更に次のような効果を得ることができる。
【０１８６】
すなわち、本実施の形態では、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜３と酸化シリコン膜２２とをステップＳ１２ｃの熱処理で反応させてＨｆ含有絶縁膜３ｄを形成してから、このＨｆ含有絶縁膜３ｄと希土類含有膜６ａとをステップＳ１２ｄの熱処理で反応させてＨｆ含有絶縁膜３ａを形成している。上記実施の形態１と同様、本実施の形態においても、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜３ｄ（好ましくはＨｆＳｉＯＮ膜またはＨｆＳｉＯ膜）を一旦形成してから、このＨｆ含有絶縁膜３ｄを希土類含有膜６ａとステップＳ１２ｄの熱処理で反応させるようにすることで、希土類含有膜６ａの希土類元素Ｌｎ（特にＬａ）をＨｆ含有絶縁膜３ａにおいて基板方向に十分に拡散させることができる。このため、上記実施の形態１と同様に、本実施の形態においても、形成されたＨｆ含有絶縁膜３ａにおいて希土類元素Ｌｎ（特にＬａ）を基板方向に十分に拡散させることができるため、Ｈｆ系ゲート絶縁膜に希土類元素Ｌｎを導入したことによるｎチャネル型ＭＩＳＦＥＴＱｎの低しきい値化の効果を、より向上させることができ、ｎチャネル型ＭＩＳＦＥＴＱｎのしきい値（の絶対値）をより低下させることが可能になる。このため、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐを備えたＣＭＩＳＦＥＴの特性を更に向上させることができ、半導体装置の性能を更に向上させることができる。
【０１８７】
更に、本実施の形態では、Ｈｆ含有絶縁膜３と酸化シリコン膜２２とをステップＳ１２ｃの熱処理で反応させてＨｆ含有絶縁膜３ｄを形成しているため、酸化シリコン膜２２からシリコン（Ｓｉ）だけでなく酸素（Ｏ）もＨｆ含有絶縁膜３に導入してＨｆ含有絶縁膜３ｄ（好ましくはＨｆＳｉＯＮ膜またはＨｆＳｉＯ膜）を形成することができる。このため、Ｈｆ系ゲート絶縁膜の酸素欠陥を補填でき、ＴＤＤＢ寿命などを更に向上させることができる。
【０１８８】
一方、上記実施の形態１では、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜３と希土類含有膜６とをステップＳ１２の熱処理で反応させてＨｆ含有絶縁膜３ａを形成しているため、半導体装置の製造工程数を低減することができる。このため、半導体装置の製造時間や製造コストを抑制しながら、半導体装置の性能向上を図ることができ、また、半導体装置のスループットも向上させることができる。
【０１８９】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【０１９０】
本発明は、半導体装置およびその製造技術に適用して有効である。
【符号の説明】
【０１９１】
１ 半導体基板
１Ａ ｎＭＩＳ形成領域
１Ｂ ｐＭＩＳ形成領域
２ 素子分離領域
３，３ａ，３ｂ，３ｃ，３ｄ Ｈｆ含有絶縁膜
４ Ａｌ含有膜
５ 窒化金属膜
６，６ａ 希土類含有膜
７ 金属膜
８ シリコン膜
１１ 絶縁膜
１２ ストッパ絶縁膜
１３ 絶縁膜
１４ 配線溝
２１ シリコン膜
２２ 酸化シリコン膜
１０３ａ ＨｆＬａＳｉＯＮ膜
１０３ｂ ＨｆＡｌＳｉＯＮ膜
２０３ａ ＨｆＬａＯＮ膜
２０３ｂ ＨｆＡｌＯＮ膜
ＣＮＴ コンタクトホール
ＥＸ１，ＥＸ１０１ ｎ−型半導体領域
ＥＸ２，ＥＸ１０２ ｐ−型半導体領域
ＧＥ１，ＧＥ２，ＧＥ１０１，ＧＥ１０２ ゲート電極
Ｍ１ 配線
ＮＷ，ＮＷ１０１ ｎ型ウエル
ＰＧ プラグ
ＰＲ１ フォトレジストパターン
ＰＷ，ＰＷ１０１ ｐ型ウエル
Ｑｎ，Ｑｎ１０１，Ｑｎ２０１ ｎチャネル型ＭＩＳＦＥＴ
Ｑｐ，Ｑｐ１０１，Ｑｐ２０１ ｐチャネル型ＭＩＳＦＥＴ
ＳＤ１，ＳＤ１０１ ｎ＋型半導体領域
ＳＤ２，ＳＤ１０２ ｐ＋型半導体領域
ＳＷ，ＳＷ１０１ サイドウォール
【特許請求の範囲】
【請求項１】
ｎチャネル型の第１ＭＩＳＦＥＴを半導体基板の第１領域に有し、ｐチャネル型の第２ＭＩＳＦＥＴを前記半導体基板の第２領域に有する半導体装置であって、
前記第１ＭＩＳＦＥＴは、前記半導体基板上に第１ゲート絶縁膜を介して形成された第１メタルゲート電極を有し、
前記第２ＭＩＳＦＥＴは、前記半導体基板上に第２ゲート絶縁膜を介して形成された第２メタルゲート電極を有し、
前記第１ゲート絶縁膜は、ハフニウムと希土類元素とシリコンと酸素とを主成分として含有する絶縁材料からなり、
前記第２ゲート絶縁膜は、ハフニウムとアルミニウムと酸素とを主成分として含有するがシリコンを主成分として含有しない絶縁材料からなることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第１ゲート絶縁膜は、ハフニウムと希土類元素とシリコンと酸素と窒素とからなる絶縁材料膜またはハフニウムと希土類元素とシリコンと酸素とからなる絶縁材料膜であり、
前記第２ゲート絶縁膜は、ハフニウムとアルミニウムと酸素と窒素とからなる絶縁材料膜またはハフニウムとアルミニウムと酸素とからなる絶縁材料膜であることを特徴とする半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記第１ゲート絶縁膜が含有する希土類元素がランタンであることを特徴とする半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記第１および第２メタルゲート電極は、金属膜と前記金属膜上のシリコン膜との積層構造を有していることを特徴とする半導体装置。
【請求項５】
請求項４記載の半導体装置において、
前記金属膜は、窒化チタン膜であることを特徴とする半導体装置。
【請求項６】
ｎチャネル型の第１ＭＩＳＦＥＴを半導体基板の第１領域に有し、ｐチャネル型の第２ＭＩＳＦＥＴを前記半導体基板の第２領域に有する半導体装置の製造方法であって、
（ａ）前記第１および第２ＭＩＳＦＥＴのゲート絶縁膜用で、かつＨｆを含有する第１絶縁膜を、前記半導体基板の前記第１領域および前記第２領域に形成する工程、
（ｂ）前記（ａ）工程後、前記第１領域および前記第２領域に形成された前記第１絶縁膜上に、Ａｌを含有するＡｌ含有膜を形成する工程、
（ｃ）前記（ｂ）工程後、前記第１領域および前記第２領域に形成された前記Ａｌ含有膜上にマスク層を形成する工程、
（ｄ）前記（ｃ）工程後、前記第１領域の前記マスク層を除去し、前記第２領域の前記マスク層を残す工程、
（ｅ）前記（ｄ）工程後、前記第１領域の前記Ａｌ含有膜を除去し、前記第２領域の前記Ａｌ含有膜を残す工程、
（ｆ）前記（ｅ）工程後、希土類元素とシリコンとを含有する希土類含有膜を、前記第１領域の前記第１絶縁膜上および前記第２領域の前記マスク層上に形成する工程、
（ｇ）前記（ｆ）工程後、熱処理を行って、前記第１領域の前記第１絶縁膜を前記希土類含有膜と反応させ、前記第２領域の前記第１絶縁膜を前記Ａｌ含有膜と反応させる工程、
（ｈ）前記（ｇ）工程後、前記（ｇ）工程にて反応しなかった前記希土類含有膜を除去する工程、
（ｉ）前記（ｈ）工程後、前記マスク層を除去する工程、
（ｊ）前記（ｉ）工程後、前記第１領域および前記第２領域の前記第１絶縁膜上に、金属膜を形成する工程、
（ｋ）前記（ｊ）工程後、前記金属膜をパターニングして、前記第１領域に前記第１ＭＩＳＦＥＴ用の第１ゲート電極を、前記第２領域に前記第２ＭＩＳＦＥＴ用の第２ゲート電極を形成する工程、
を有することを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、
前記（ｂ）工程で形成された前記Ａｌ含有膜は、シリコンを含有していないことを特徴とする半導体装置の製造方法。
【請求項８】
請求項７記載の半導体装置の製造方法において、
前記第１絶縁膜は、酸窒化ハフニウム膜または酸化ハフニウム膜であることを特徴とする半導体装置の製造方法。
【請求項９】
請求項８記載の半導体装置の製造方法において、
前記（ｆ）工程で形成された前記希土類含有膜は、希土類シリケート膜であることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項９記載の半導体装置の製造方法において、
前記（ｆ）工程で形成された前記希土類含有膜は、ランタンシリケート膜であることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１０記載の半導体装置の製造方法において、
前記（ｂ）工程で形成された前記Ａｌ含有膜は、酸化アルミニウム膜であることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１１記載の半導体装置の製造方法において、
前記（ｃ）工程で形成された前記マスク層は、窒化金属膜であることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１２記載の半導体装置の製造方法において、
前記（ｊ）工程後で、前記（ｋ）工程前に、
（ｊ１）前記金属膜上にシリコン膜を形成する工程、
を更に有し、
前記（ｋ）工程では、前記金属膜および前記金属膜上の前記シリコン膜をパターニングして、前記第１領域に前記第１ゲート電極を、前記第２領域に前記第２ゲート電極を形成することを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１３記載の半導体装置の製造方法において、
前記（ｇ）工程では、前記熱処理により、前記第１領域の前記第１絶縁膜と前記希土類含有膜とが反応してＨｆＬａＳｉＯＮ膜またはＨｆＬａＳｉＯ膜が形成され、前記第２領域の前記第１絶縁膜と前記Ａｌ含有膜とが反応してＨｆＡｌＯＮ膜またはＨｆＡｌＯ膜が形成されることを特徴とする半導体装置の製造方法。
【請求項１５】
ｎチャネル型の第１ＭＩＳＦＥＴを半導体基板の第１領域に有し、ｐチャネル型の第２ＭＩＳＦＥＴを前記半導体基板の第２領域に有する半導体装置の製造方法であって、
（ａ）前記第１および第２ＭＩＳＦＥＴのゲート絶縁膜用で、かつＨｆを含有する第１絶縁膜を、前記半導体基板の前記第１領域および前記第２領域に形成する工程、
（ｂ）前記（ａ）工程後、前記第１領域および前記第２領域に形成された前記第１絶縁膜上に、Ａｌを含有するＡｌ含有膜を形成する工程、
（ｃ）前記（ｂ）工程後、前記第１領域および前記第２領域に形成された前記Ａｌ含有膜上にマスク層を形成する工程、
（ｄ）前記（ｃ）工程後、前記第１領域の前記マスク層を除去し、前記第２領域の前記マスク層を残す工程、
（ｅ）前記（ｄ）工程後、前記第１領域の前記Ａｌ含有膜を除去し、前記第２領域の前記Ａｌ含有膜を残す工程、
（ｆ）前記（ｅ）工程後、前記第１領域の前記第１絶縁膜上および前記第２領域の前記マスク層上にシリコン含有層を形成する工程、
（ｇ）前記（ｆ）工程後、第１の熱処理を行って、前記第１領域の前記第１絶縁膜を前記シリコン含有層と反応させ、前記第２領域の前記第１絶縁膜を前記Ａｌ含有膜と反応させる工程、
（ｈ）前記（ｇ）工程後、希土類元素を含有する希土類含有膜を、前記第１領域の前記第１絶縁膜上および前記第２領域の前記マスク層上に形成する工程、
（ｉ）前記（ｈ）工程後、第２の熱処理を行って、前記第１領域の前記第１絶縁膜を前記希土類含有膜と反応させる工程、
（ｊ）前記（ｉ）工程後、前記（ｉ）工程にて反応しなかった前記希土類含有膜を除去する工程、
（ｋ）前記（ｊ）工程後、前記マスク層を除去する工程、
（ｌ）前記（ｋ）工程後、前記第１領域および前記第２領域の前記第１絶縁膜上に、金属膜を形成する工程、
（ｍ）前記（ｌ）工程後、前記金属膜をパターニングして、前記第１領域に前記第１ＭＩＳＦＥＴ用の第１ゲート電極を、前記第２領域に前記第２ＭＩＳＦＥＴ用の第２ゲート電極を形成する工程、
を有することを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１５記載の半導体装置の製造方法において、
前記シリコン含有層は、シリコン膜または酸化シリコン膜であることを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１６記載の半導体装置の製造方法において、
前記第１絶縁膜は、酸窒化ハフニウム膜または酸化ハフニウム膜であることを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１７記載の半導体装置の製造方法において、
前記（ｈ）工程で形成された前記希土類含有膜は、希土類酸化物膜であることを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１８記載の半導体装置の製造方法において、
前記（ｈ）工程で形成された前記希土類含有膜は、酸化ランタン膜であることを特徴とする半導体装置の製造方法。
【請求項２０】
請求項１９記載の半導体装置の製造方法において、
前記（ｂ）工程で形成された前記Ａｌ含有膜は、酸化アルミニウム膜であることを特徴とする半導体装置の製造方法。
【請求項２１】
請求項２０記載の半導体装置の製造方法において、
前記（ｃ）工程で形成された前記マスク層は、窒化金属膜であることを特徴とする半導体装置の製造方法。
【請求項２２】
請求項２１記載の半導体装置の製造方法において、
前記（ｌ）工程後で、前記（ｍ）工程前に、
（ｌ１）前記金属膜上にシリコン膜を形成する工程、
を更に有し、
前記（ｍ）工程では、前記金属膜および前記金属膜上の前記シリコン膜をパターニングして、前記第１領域に前記第１ゲート電極を、前記第２領域に前記第２ゲート電極を形成することを特徴とする半導体装置の製造方法。
【請求項２３】
請求項２２記載の半導体装置の製造方法において、
前記（ｇ）工程では、前記第１の熱処理により、前記第１領域の前記第１絶縁膜と前記シリコン含有層とが反応してＨｆＳｉＯＮ膜またはＨｆＳｉＯ膜が形成され、前記第２領域の前記第１絶縁膜と前記Ａｌ含有膜とが反応してＨｆＡｌＯＮ膜またはＨｆＡｌＯ膜が形成され、
前記（ｉ）工程では、前記第２の熱処理により、前記第１領域の前記ＨｆＳｉＯＮ膜または前記ＨｆＳｉＯ膜と前記希土類含有膜とが反応してＨｆＬａＳｉＯＮ膜またはＨｆＬａＳｉＯ膜が形成されることを特徴とする半導体装置の製造方法。
【請求項１】
ｎチャネル型の第１ＭＩＳＦＥＴを半導体基板の第１領域に有し、ｐチャネル型の第２ＭＩＳＦＥＴを前記半導体基板の第２領域に有する半導体装置であって、
前記第１ＭＩＳＦＥＴは、前記半導体基板上に第１ゲート絶縁膜を介して形成された第１メタルゲート電極を有し、
前記第２ＭＩＳＦＥＴは、前記半導体基板上に第２ゲート絶縁膜を介して形成された第２メタルゲート電極を有し、
前記第１ゲート絶縁膜は、ハフニウムと希土類元素とシリコンと酸素とを主成分として含有する絶縁材料からなり、
前記第２ゲート絶縁膜は、ハフニウムとアルミニウムと酸素とを主成分として含有するがシリコンを主成分として含有しない絶縁材料からなることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第１ゲート絶縁膜は、ハフニウムと希土類元素とシリコンと酸素と窒素とからなる絶縁材料膜またはハフニウムと希土類元素とシリコンと酸素とからなる絶縁材料膜であり、
前記第２ゲート絶縁膜は、ハフニウムとアルミニウムと酸素と窒素とからなる絶縁材料膜またはハフニウムとアルミニウムと酸素とからなる絶縁材料膜であることを特徴とする半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記第１ゲート絶縁膜が含有する希土類元素がランタンであることを特徴とする半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記第１および第２メタルゲート電極は、金属膜と前記金属膜上のシリコン膜との積層構造を有していることを特徴とする半導体装置。
【請求項５】
請求項４記載の半導体装置において、
前記金属膜は、窒化チタン膜であることを特徴とする半導体装置。
【請求項６】
ｎチャネル型の第１ＭＩＳＦＥＴを半導体基板の第１領域に有し、ｐチャネル型の第２ＭＩＳＦＥＴを前記半導体基板の第２領域に有する半導体装置の製造方法であって、
（ａ）前記第１および第２ＭＩＳＦＥＴのゲート絶縁膜用で、かつＨｆを含有する第１絶縁膜を、前記半導体基板の前記第１領域および前記第２領域に形成する工程、
（ｂ）前記（ａ）工程後、前記第１領域および前記第２領域に形成された前記第１絶縁膜上に、Ａｌを含有するＡｌ含有膜を形成する工程、
（ｃ）前記（ｂ）工程後、前記第１領域および前記第２領域に形成された前記Ａｌ含有膜上にマスク層を形成する工程、
（ｄ）前記（ｃ）工程後、前記第１領域の前記マスク層を除去し、前記第２領域の前記マスク層を残す工程、
（ｅ）前記（ｄ）工程後、前記第１領域の前記Ａｌ含有膜を除去し、前記第２領域の前記Ａｌ含有膜を残す工程、
（ｆ）前記（ｅ）工程後、希土類元素とシリコンとを含有する希土類含有膜を、前記第１領域の前記第１絶縁膜上および前記第２領域の前記マスク層上に形成する工程、
（ｇ）前記（ｆ）工程後、熱処理を行って、前記第１領域の前記第１絶縁膜を前記希土類含有膜と反応させ、前記第２領域の前記第１絶縁膜を前記Ａｌ含有膜と反応させる工程、
（ｈ）前記（ｇ）工程後、前記（ｇ）工程にて反応しなかった前記希土類含有膜を除去する工程、
（ｉ）前記（ｈ）工程後、前記マスク層を除去する工程、
（ｊ）前記（ｉ）工程後、前記第１領域および前記第２領域の前記第１絶縁膜上に、金属膜を形成する工程、
（ｋ）前記（ｊ）工程後、前記金属膜をパターニングして、前記第１領域に前記第１ＭＩＳＦＥＴ用の第１ゲート電極を、前記第２領域に前記第２ＭＩＳＦＥＴ用の第２ゲート電極を形成する工程、
を有することを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、
前記（ｂ）工程で形成された前記Ａｌ含有膜は、シリコンを含有していないことを特徴とする半導体装置の製造方法。
【請求項８】
請求項７記載の半導体装置の製造方法において、
前記第１絶縁膜は、酸窒化ハフニウム膜または酸化ハフニウム膜であることを特徴とする半導体装置の製造方法。
【請求項９】
請求項８記載の半導体装置の製造方法において、
前記（ｆ）工程で形成された前記希土類含有膜は、希土類シリケート膜であることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項９記載の半導体装置の製造方法において、
前記（ｆ）工程で形成された前記希土類含有膜は、ランタンシリケート膜であることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１０記載の半導体装置の製造方法において、
前記（ｂ）工程で形成された前記Ａｌ含有膜は、酸化アルミニウム膜であることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１１記載の半導体装置の製造方法において、
前記（ｃ）工程で形成された前記マスク層は、窒化金属膜であることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１２記載の半導体装置の製造方法において、
前記（ｊ）工程後で、前記（ｋ）工程前に、
（ｊ１）前記金属膜上にシリコン膜を形成する工程、
を更に有し、
前記（ｋ）工程では、前記金属膜および前記金属膜上の前記シリコン膜をパターニングして、前記第１領域に前記第１ゲート電極を、前記第２領域に前記第２ゲート電極を形成することを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１３記載の半導体装置の製造方法において、
前記（ｇ）工程では、前記熱処理により、前記第１領域の前記第１絶縁膜と前記希土類含有膜とが反応してＨｆＬａＳｉＯＮ膜またはＨｆＬａＳｉＯ膜が形成され、前記第２領域の前記第１絶縁膜と前記Ａｌ含有膜とが反応してＨｆＡｌＯＮ膜またはＨｆＡｌＯ膜が形成されることを特徴とする半導体装置の製造方法。
【請求項１５】
ｎチャネル型の第１ＭＩＳＦＥＴを半導体基板の第１領域に有し、ｐチャネル型の第２ＭＩＳＦＥＴを前記半導体基板の第２領域に有する半導体装置の製造方法であって、
（ａ）前記第１および第２ＭＩＳＦＥＴのゲート絶縁膜用で、かつＨｆを含有する第１絶縁膜を、前記半導体基板の前記第１領域および前記第２領域に形成する工程、
（ｂ）前記（ａ）工程後、前記第１領域および前記第２領域に形成された前記第１絶縁膜上に、Ａｌを含有するＡｌ含有膜を形成する工程、
（ｃ）前記（ｂ）工程後、前記第１領域および前記第２領域に形成された前記Ａｌ含有膜上にマスク層を形成する工程、
（ｄ）前記（ｃ）工程後、前記第１領域の前記マスク層を除去し、前記第２領域の前記マスク層を残す工程、
（ｅ）前記（ｄ）工程後、前記第１領域の前記Ａｌ含有膜を除去し、前記第２領域の前記Ａｌ含有膜を残す工程、
（ｆ）前記（ｅ）工程後、前記第１領域の前記第１絶縁膜上および前記第２領域の前記マスク層上にシリコン含有層を形成する工程、
（ｇ）前記（ｆ）工程後、第１の熱処理を行って、前記第１領域の前記第１絶縁膜を前記シリコン含有層と反応させ、前記第２領域の前記第１絶縁膜を前記Ａｌ含有膜と反応させる工程、
（ｈ）前記（ｇ）工程後、希土類元素を含有する希土類含有膜を、前記第１領域の前記第１絶縁膜上および前記第２領域の前記マスク層上に形成する工程、
（ｉ）前記（ｈ）工程後、第２の熱処理を行って、前記第１領域の前記第１絶縁膜を前記希土類含有膜と反応させる工程、
（ｊ）前記（ｉ）工程後、前記（ｉ）工程にて反応しなかった前記希土類含有膜を除去する工程、
（ｋ）前記（ｊ）工程後、前記マスク層を除去する工程、
（ｌ）前記（ｋ）工程後、前記第１領域および前記第２領域の前記第１絶縁膜上に、金属膜を形成する工程、
（ｍ）前記（ｌ）工程後、前記金属膜をパターニングして、前記第１領域に前記第１ＭＩＳＦＥＴ用の第１ゲート電極を、前記第２領域に前記第２ＭＩＳＦＥＴ用の第２ゲート電極を形成する工程、
を有することを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１５記載の半導体装置の製造方法において、
前記シリコン含有層は、シリコン膜または酸化シリコン膜であることを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１６記載の半導体装置の製造方法において、
前記第１絶縁膜は、酸窒化ハフニウム膜または酸化ハフニウム膜であることを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１７記載の半導体装置の製造方法において、
前記（ｈ）工程で形成された前記希土類含有膜は、希土類酸化物膜であることを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１８記載の半導体装置の製造方法において、
前記（ｈ）工程で形成された前記希土類含有膜は、酸化ランタン膜であることを特徴とする半導体装置の製造方法。
【請求項２０】
請求項１９記載の半導体装置の製造方法において、
前記（ｂ）工程で形成された前記Ａｌ含有膜は、酸化アルミニウム膜であることを特徴とする半導体装置の製造方法。
【請求項２１】
請求項２０記載の半導体装置の製造方法において、
前記（ｃ）工程で形成された前記マスク層は、窒化金属膜であることを特徴とする半導体装置の製造方法。
【請求項２２】
請求項２１記載の半導体装置の製造方法において、
前記（ｌ）工程後で、前記（ｍ）工程前に、
（ｌ１）前記金属膜上にシリコン膜を形成する工程、
を更に有し、
前記（ｍ）工程では、前記金属膜および前記金属膜上の前記シリコン膜をパターニングして、前記第１領域に前記第１ゲート電極を、前記第２領域に前記第２ゲート電極を形成することを特徴とする半導体装置の製造方法。
【請求項２３】
請求項２２記載の半導体装置の製造方法において、
前記（ｇ）工程では、前記第１の熱処理により、前記第１領域の前記第１絶縁膜と前記シリコン含有層とが反応してＨｆＳｉＯＮ膜またはＨｆＳｉＯ膜が形成され、前記第２領域の前記第１絶縁膜と前記Ａｌ含有膜とが反応してＨｆＡｌＯＮ膜またはＨｆＡｌＯ膜が形成され、
前記（ｉ）工程では、前記第２の熱処理により、前記第１領域の前記ＨｆＳｉＯＮ膜または前記ＨｆＳｉＯ膜と前記希土類含有膜とが反応してＨｆＬａＳｉＯＮ膜またはＨｆＬａＳｉＯ膜が形成されることを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【公開番号】特開２０１１−３６６４（Ｐ２０１１−３６６４Ａ）
【公開日】平成２３年１月６日（２０１１．１．６）
【国際特許分類】
【出願番号】特願２００９−１４４５１２（Ｐ２００９−１４４５１２）
【出願日】平成２１年６月１７日（２００９．６．１７）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２３年１月６日（２０１１．１．６）
【国際特許分類】
【出願日】平成２１年６月１７日（２００９．６．１７）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]