薄膜トランジスタの作製方法
【課題】絶縁層上に結晶性の高い微結晶半導体層を形成することを課題とする。また、電気特性が良好な薄膜トランジスタを、生産性高く作製する方法を提供することを課題とする。
【解決手段】基板上にゲート電極を形成し、ゲート電極上に、窒素を含む絶縁層を形成する。次に、窒素を含む絶縁層上に、シリコンを含む堆積性気体と、窒素を含む酸化気体と、水素とを用い、プラズマを発生させて、酸化珪素層を形成する。次に、酸化珪素層上に、シリコンまたはゲルマニウムを含む堆積性気体と、水素とを用い、プラズマを発生させて、微結晶半導体層を形成する。
【解決手段】基板上にゲート電極を形成し、ゲート電極上に、窒素を含む絶縁層を形成する。次に、窒素を含む絶縁層上に、シリコンを含む堆積性気体と、窒素を含む酸化気体と、水素とを用い、プラズマを発生させて、酸化珪素層を形成する。次に、酸化珪素層上に、シリコンまたはゲルマニウムを含む堆積性気体と、水素とを用い、プラズマを発生させて、微結晶半導体層を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタの作製方法、及び該薄膜トランジスタを用いた表示装置に関する。
【背景技術】
【０００２】
電界効果トランジスタの一種として、絶縁表面を有する基板上に形成された半導体層にチャネル領域が形成される薄膜トランジスタが知られている。薄膜トランジスタに用いられる半導体層として、非晶質シリコン、微結晶シリコン及び多結晶シリコンを用いる技術が開示されている（特許文献１乃至５参照）。薄膜トランジスタの代表的な応用例は、液晶テレビジョン装置であり、表示画面を構成する各画素のスイッチングトランジスタとして実用化されている。
【０００３】
また、プラズマＣＶＤ装置の処理室内にシリコン含有ガス及び酸素含有ガスを導入し、これらのガスのプラズマを生成してシリコン酸化膜を形成した後、シリコン含有ガスの供給を停止し、反応室内に水素を導入して水素及び酸素のプラズマを生成して、シリコン酸化膜の欠陥を埋めることで良好なシリコン酸化膜を形成している。また、酸素含有ガスとして、酸素ガス、亜酸化窒素等を用いている（特許文献６参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−０５３２８３号公報
【特許文献２】特開平５−１２９６０８号公報
【特許文献３】特開２００５−０４９８３２号公報
【特許文献４】特開平７−１３１０３０号公報
【特許文献５】特開２００５−１９１５４６号公報
【特許文献６】特開平１１−２９３４７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の一態様は、酸化シリコン層上に結晶性の高い微結晶半導体層を形成することを課題とする。また、本発明の一形態は、電気特性が良好な薄膜トランジスタを、生産性高く作製する方法を提供することを課題とする。
【課題を解決するための手段】
【０００６】
基板上にゲート電極を形成し、ゲート電極上に、窒素を含む絶縁層を形成する。次に、窒素を含む絶縁層上に、シリコンを含む堆積性気体と、窒素を含む酸化気体と、水素とを用い、プラズマを発生させて、酸化シリコン層を形成する。次に、酸化シリコン層上に、シリコンまたはゲルマニウムを含む堆積性気体と、水素とを用い、プラズマを発生させて、微結晶半導体層を形成することを要旨とする。
【０００７】
基板上にゲート電極を形成し、ゲート電極上に、窒素を含む絶縁層を形成する。次に、窒素を含む絶縁層上に、シリコンを含む堆積性気体と、窒素を含む酸化気体と、水素とを用い、プラズマを発生させて、酸化シリコン層を形成する。次に、酸化シリコン層上に、シリコンまたはゲルマニウムを含む堆積性気体と、水素とを用い、プラズマを発生させて、厚さ３〜１０ｎｍ、好ましくは３〜５ｎｍの第１の半導体層を形成する。次に、シリコンを含む堆積性気体と、水素と、窒素を含む気体とを用い、プラズマを発生させて、第１の半導体層を種結晶として部分的に結晶成長させて、微結晶半導体で形成される複数の錐形状の凸部を有する第２の半導体層を形成する。次に、一導電型を付与する不純物元素が添加された半導体層（以下、不純物半導体層と示す。）を形成し、導電層を形成して、薄膜トランジスタを作製する。なお、第１の半導体層の原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを用いてもよい。
【０００８】
第１の半導体層としては微結晶半導体層を形成する。第１の半導体層及び第２の半導体層の積層体を第３の半導体層とし、第３の半導体層は、ゲート絶縁層に接する微結晶半導体層と、当該微結晶半導体層に接する混合層とを有する。さらに、混合層に接する非晶質半導体を含む層を有してもよい。なお、ゲート絶縁層に接する微結晶半導体層は、第１の半導体層と、第２の半導体層の堆積において、第１の半導体層を種結晶として結晶成長した微結晶半導体層とを含む。
【０００９】
第３の半導体層に含まれる微結晶半導体層は、薄膜トランジスタのチャネル形成領域として機能し、非晶質半導体を含む層は、高抵抗領域として機能する。不純物半導体層は、薄膜トランジスタのソース領域及びドレイン領域として機能し、導電層は配線として機能する。
【００１０】
ゲート絶縁膜の形成材料に、シリコンを含む堆積性気体と、窒素を含む酸化気体と、水素とを用いて酸化シリコン層を形成すると、窒素を含む酸化気体と水素が反応し、窒素と水が生成される。次に、シリコンを含む堆積気体と、生成された水が反応して、酸化シリコン及び水素が生成される。このため、生成される酸化シリコン層に含まれる窒素含有量を低減することができる。
【００１１】
酸化シリコン層に含まれる窒素量を低減することで、当該酸化シリコン層上に微結晶半導体層を形成する場合、微結晶半導体層の結晶化速度を高めると共に、結晶性を高めることが可能であるため、酸化シリコン層との界面からの結晶性の高い微結晶半導体層を形成することができる。
【発明の効果】
【００１２】
以上のことから、酸化シリコン層上に結晶性の高い微結晶半導体層を形成することができる。また、オン電流及び電界効果移動度が高い薄膜トランジスタを生産性高く作製することができる。さらには、オフ電流が低く、オン電流及び電界効果移動度が高い薄膜トランジスタを生産性高く作製することができる。
【図面の簡単な説明】
【００１３】
【図１】薄膜トランジスタの作製方法を説明する断面図である。
【図２】薄膜トランジスタの作製方法を説明する図である。
【図３】薄膜トランジスタの作製方法を説明する図である。
【図４】薄膜トランジスタの作製方法を説明する図である。
【図５】薄膜トランジスタの作製方法を説明する図である。
【図６】薄膜トランジスタの作製方法を説明する断面図である。
【図７】薄膜トランジスタを形成する工程を説明するタイムチャートの一例である。
【図８】薄膜トランジスタの作製方法に適用可能な多階調マスクを説明する図。
【図９】薄膜トランジスタの作製方法を説明する断面図である。
【図１０】薄膜トランジスタの作製工程に使用可能なＣＶＤ装置の一例を示す図である。
【図１１】薄膜トランジスタを形成する工程を説明するタイムチャートの一例である。
【図１２】薄膜トランジスタを形成する工程を説明するタイムチャートの一例である。
【図１３】薄膜トランジスタを形成する工程を説明するタイムチャートの一例である。
【図１４】薄膜トランジスタの作製方法を説明する断面図である。
【図１５】薄膜トランジスタの作製方法を説明する断面図である。
【図１６】薄膜トランジスタの作製方法を説明する断面図である。
【図１７】表示装置を説明する断面図である。
【図１８】表示装置を説明する断面図である。
【図１９】薄膜トランジスタを適用した電子機器である。
【図２０】薄膜トランジスタの作製方法を説明する図である。
【発明を実施するための形態】
【００１４】
以下、実施の形態について、図面を用いて詳細に説明する。但し、開示される発明は以下の説明に限定されず、開示される発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、開示される発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００１５】
（実施の形態１）
本実施の形態では、薄膜トランジスタの作製方法について、図１乃至図９を用いて示す。薄膜トランジスタは、ｐ型よりもｎ型の方が、キャリアの移動度が高い。また、同一の基板上に形成する薄膜トランジスタを全て同じ極性に統一すると、工程数を抑えることができ、好ましい。そのため、本実施の形態では、ｎ型の薄膜トランジスタの作製方法について説明する。
【００１６】
基板１０１上にゲート電極１０３を形成する。次に、ゲート電極１０３を覆う窒素を含む絶縁層１０４を形成し、窒素を含む絶縁層１０４上に酸化シリコン層１０５を形成する。（図１（Ａ）を参照）。
【００１７】
基板１０１としては、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁層を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。
【００１８】
ゲート電極１０３は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体層やＡｇＰｄＣｕ合金を用いてもよい。
【００１９】
ゲート電極１０３は、基板１０１上に、スパッタリング法または真空蒸着法を用いて上記した材料を用いた導電層を形成し、該導電層上にフォトリソグラフィ法またはインクジェット法等によりマスクを形成し、該マスクを用いて導電層をエッチングして形成することができる。フォトリソグラフィ工程においては、レジストを基板全面に塗布してもよいが、レジストマスクを形成する領域に印刷法によりレジストを印刷した後、露光することで、レジストを節約することが可能であり、コスト削減が可能である。
【００２０】
また、銀、金または銅等の導電性ナノペーストをインクジェット法により基板上に吐出し、焼成することで形成することもできる。なお、ゲート電極１０３と、基板１０１との密着性向上及び下地への拡散を防ぐバリアメタルとして、上記の金属材料の窒化物層を、基板１０１と、ゲート電極１０３との間に設けてもよい。ここでは、基板１０１上に導電層を形成し、フォトマスクを用いて形成したレジストマスクによりエッチングする。
【００２１】
なお、ゲート電極１０３の側面は、テーパー形状とすることが好ましい。ゲート電極１０３上には、後の工程で半導体層及び配線層を形成するので、段差の箇所における配線切れ防止のためである。ゲート電極１０３の側面をテーパー形状にするためには、レジストマスクを後退させつつエッチングを行えばよい。
【００２２】
また、ゲート電極１０３を形成する工程によりゲート配線（走査線）及び容量配線も同時に形成することができる。なお、走査線とは画素を選択する配線をいい、容量配線とは画素の保持容量の一方の電極に接続された配線をいう。ただし、これに限定されず、ゲート配線及び容量配線の一方または双方と、ゲート電極１０３とは別に設けてもよい。
【００２３】
窒素を含む絶縁層１０４は、窒化シリコン層、酸化窒化シリコン層または窒化酸化シリコン層を単層でまたは積層して形成することができる。窒素を含む絶縁層１０４を形成することで、基板からの不純物、特にアルカリ金属イオンが後に形成される微結晶半導体層に混入することを防ぐことが可能であり、薄膜トランジスタのしきい値電圧の変動を低減することができる。
【００２４】
窒素を含む絶縁層１０４は、ＣＶＤ法またはスパッタリング法等を用いて形成することができる。ＣＶＤ法で窒素を含む絶縁層１０４を形成する場合は、３ＭＨｚから３０ＭＨｚ、代表的には１３．５６ＭＨｚ、２７．１２ＭＨｚのＨＦ帯の高周波電力、または３０ＭＨｚより大きく３００ＭＨｚ程度までのＶＨＦ帯の高周波電力、代表的には、６０ＭＨｚを印加することで行われる。また、窒素を含む絶縁層１０４は、高周波数（１ＧＨｚ以上）のマイクロ波プラズマＣＶＤ装置を用いて形成してもよい。マイクロ波プラズマＣＶＤ装置を用いて高い周波数により窒素を含む絶縁層１０４を形成すると、ゲート電極と、ドレイン電極及びソース電極との間の耐圧を向上させることができるため、信頼性の高い薄膜トランジスタを得ることができる。
【００２５】
酸化シリコン層１０５は、ゲート絶縁膜の形成材料に、シリコンを含む堆積性気体と、窒素を含む酸化気体と、水素とを用いたＣＶＤ法を用いて形成することができる。酸化シリコン層１０５は、３ＭＨｚから３０ＭＨｚ、代表的には１３．５６ＭＨｚ、２７．１２ＭＨｚのＨＦ帯の高周波電力、または３０ＭＨｚより大きく３００ＭＨｚ程度までのＶＨＦ帯の高周波電力、代表的には、６０ＭＨｚを印加することで行われる。また、酸化シリコン層１０５は、高周波数（１ＧＨｚ以上）のマイクロ波プラズマＣＶＤ装置を用いて形成してもよい。マイクロ波プラズマＣＶＤ装置を用いて高い周波数により酸化シリコン層１０５を形成すると、ゲート電極と、ドレイン電極及びソース電極との間の耐圧を向上させることができるため、信頼性の高い薄膜トランジスタを得ることができる。
【００２６】
酸化シリコン層１０５は、窒素を含む絶縁層１０４から後に形成される第１の半導体層１０６に窒素が混入しにくい厚さで形成する。または、酸化シリコン層１０５は、酸化シリコン層を形成する際、プラズマ中のラジカルのエッチングにより窒素を含む絶縁層１０４から脱離する窒素の濃度が低くなる厚さで形成する。このような厚さとしては、５ｎｍ以上が好ましい。
【００２７】
シリコンを含む堆積性気体の代表例としては、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＦ４等がある。
【００２８】
酸化シリコン層１０５の原料として、シリコンを含む堆積性気体と、酸素または水を用いると、シリコンを含む堆積気体の反応性が高いため、プラズマＣＶＤ装置の反応室または配管の間で混合すると反応してしまい、酸化シリコンのパーティクルが発生してしまう。酸化シリコン層１０５の原料として、シリコンを含む堆積性気体と、窒素を含む酸化気体、代表的には亜窒化酸素（Ｎ２Ｏ）を用いると、混合しただけでは反応せず、プラズマ中でシリコンを含む堆積気体と反応するため、反応室内の基板上に酸化シリコン層を堆積することができる。
【００２９】
しかしながら、酸化シリコン層の原料として、水素を用いず、シリコンを含む堆積性気体及び窒素を含む酸化気体のみを用いると、窒素が酸化シリコン層に混入してしまう。当該窒素は、後に形成される微結晶半導体層の堆積中の水素ラジカルによって、エッチングされてしまい、堆積する微結晶半導体層に混入してしまう。
【００３０】
そこで、酸化シリコン層の原料として、シリコンを含む堆積性気体及び窒素を含む酸化気体と共に、水素を用いると、数式１に示すように、窒素を含む酸化気体、代表的には亜窒化酸素と水素とが反応して、窒素及び水が生成される。
【００３１】
Ｎ２Ｏ＋Ｈ２→Ｎ２＋Ｈ２Ｏ・・・（数１）
【００３２】
次に、生成された水とシリコンを含む堆積性気体、ここではシランをプラズマ中で反応させることで、数式２に示すように、基板上に窒素含有量の少ない酸化シリコン層を形成することができる。
【００３３】
２Ｈ２Ｏ＋ＳｉＨ４→ＳｉＯ２＋４Ｈ２・・・（数２）
【００３４】
また、酸化シリコン層の原料として、水素を用いることで、プラズマ中で水素ラジカルが多く発生し、水素ラジカルによりエッチングされながら酸化シリコンが堆積するため、緻密で硬度の高い酸化シリコン層を形成することができる。このため、後に第１の半導体層１０７を形成する際に、水素ラジカルのエッチングによる原子の脱離が少なくなるため、不純物の少ない第１の半導体層１０７を形成することができる。
【００３５】
次に、酸化シリコン層１０５上に第１の半導体層１０６を形成する（図１（Ｂ）参照）。第１の半導体層１０６は、微結晶半導体層を用いて形成し、代表的には微結晶シリコン層、微結晶ゲルマニウム層、微結晶シリコンゲルマニウム層を形成する。第１の半導体層１０６は、含有窒素量が低減された酸化シリコン層１０５上に形成するため、結晶成長速度を高めると共に、酸化シリコン層１０５界面からの結晶性を高めた第１の半導体層を形成することができる。
【００３６】
第１の半導体層１０６の厚さは、厚さ３〜１０ｎｍ、好ましくは３〜５ｎｍと薄くすることで、後に形成される第２の半導体層において、微結晶半導体で形成される複数の針状の凸部の長さを制御することができる。
【００３７】
第１の半導体層１０６は、プラズマＣＶＤ装置の処理室内において、シリコンまたはゲルマニウムを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスとを混合し、グロー放電プラズマにより形成する。シリコンまたはゲルマニウムを含む堆積性気体の流量に対して、水素の流量を１０〜２０００倍、好ましくは１０〜２００倍に希釈して、微結晶シリコン、微結晶シリコンゲルマニウム、微結晶ゲルマニウム等を形成する。
【００３８】
シリコンまたはゲルマニウムを含む堆積性気体の代表例としては、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＦ４、ＧｅＨ４、Ｇｅ２Ｈ６等がある。希ガスとしては、ヘリウム、アルゴン、ネオン、クリプトン、及びキセノンの一または複数を用いる。
【００３９】
また、第１の半導体層１０６の原料ガスとして、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを用いることで、プラズマが安定し、シリコンまたはゲルマニウムを含む堆積性気体、及び水素の解離が促進され、活性種の量が増加する。このため、活性種同士の反応が促進され、第１の半導体層の成膜速度が高まる。また、成膜速度が高まると、第１の半導体層１０６が堆積する際に、処理室内の不純物が取り込まれにくくなるため、第１の半導体層１０６に含まれる不純物量が低減し、第１の半導体層１０６の結晶性が高まる。このため、薄膜トランジスタのオン電流及び電界効果移動度が高まると共に、薄膜トランジスタの生産性を高めることができる。
【００４０】
また、第１の半導体層１０６を形成する際の、グロー放電プラズマの生成は、３ＭＨｚから３０ＭＨｚ、代表的には１３．５６ＭＨｚ、２７．１２ＭＨｚのＨＦ帯の高周波電力、または３０ＭＨｚより大きく３００ＭＨｚ程度までのＶＨＦ帯の高周波電力、代表的には、６０ＭＨｚを印加することで行われる。また、１ＧＨｚ以上のマイクロ波の高周波電力を印加することで行われる。なお、ＶＨＦ帯やマイクロ波の高周波電力を用いることで、成膜速度を高めることが可能である。更には、ＨＦ帯の高周波電力と、ＶＨＦ帯の高周波電力を重畳させることで、大面積基板においてもプラズマのムラを低減し、均一性を高めることができると共に、成膜速度を高めることができる。
【００４１】
なお、第１の半導体層１０６を形成する前に、ＣＶＤ装置の処理室内を減圧しながら、シリコンまたはゲルマニウムを含む堆積性気体を導入して、処理室内の不純物元素を除去することができる。または、水素を導入して、処理室内の不純物元素を除去することができる。または、シリコンまたはゲルマニウムを含む堆積性気体、及び水素を導入して、処理室内の不純物元素を除去することができる。第１の半導体層１０６を形成する前に、処理室内の不純物元素を除去することで、後に形成される薄膜トランジスタの第１の酸化シリコン層１０５及び第１の半導体層１０６の界面における不純物元素を低減することが可能であり、薄膜トランジスタの電気特性を向上させることができる。
【００４２】
ここで、第１の半導体層１０６として微結晶シリコン層を形成する際の下地層が、微結晶シリコン層の結晶性に与える影響について、以下に示す。
【００４３】
古典分子動力学計算により、不純物元素（Ｎ原子またはＯ原子）を含む場合のＳｉの結晶化過程の解析を行った。なお、古典分子動力学法では、原子間相互作用を特徴づける経験的ポテンシャルを定義することで、各原子に働く力を評価する。各原子に古典的力学法則を適用し、ニュートンの運動方程式を数値的に解くことにより、各原子の運動（時間発展）を決定論的に追跡できる。
【００４４】
ここでは、ａ−Ｓｉ層中にＳｉの結晶核が生じた後の、Ｓｉの結晶成長の様子を調べるために、図２のように、ａ−Ｓｉ層中に不純物を含まない場合と、不純物元素（Ｎ原子、Ｏ原子）を含む場合の計算モデルを示す。
【００４５】
図２（Ａ）には、不純物元素を含まないａ−Ｓｉに結晶核１４１が生じ、当該結晶核１４１から面方位（１００）の単結晶シリコンが成長するモデルを示す。
【００４６】
また、図２（Ｂ）には、不純物元素として０．５ａｔｏｍ％、約２．５×１０２０ｃｍ−３のＮ原子１４５を含むａ−Ｓｉに結晶核１４１が生じ、当該結晶核１４１から面方位（１００）の単結晶シリコンが成長するモデルを示す。
【００４７】
図２（Ｃ）には、不純物として０．５ａｔｏｍ％、約２．５×１０２０ｃｍ−３のＯ原子１４７を含むａ−Ｓｉに結晶核１４１が生じ、当該結晶核１４１から面方位（１００）の単結晶シリコンが成長するモデルを作成した。
【００４８】
図２に示す上記の３つの計算モデルにおいて、１０２５℃で古典分子動力学シミュレーションを行った。
【００４９】
図２（Ａ）のシミュレーションによる構造変化の様子を図３に示す。具体的には０秒におけるモデルを図３（Ａ）に示し、１０２５℃で０．５ｎ秒におけるモデルを図３（Ｂ）に示し、１０２５℃で１ｎ秒におけるモデルを図３（Ｃ）に示す。
【００５０】
図２（Ｂ）のシミュレーションによる構造変化の様子を図４に示す。具体的には０秒におけるモデルを図４（Ａ）に示し、１０２５℃で１ｎ秒におけるモデルを図４（Ｂ）に示し、１０２５℃で２ｎ秒におけるモデルを図４（Ｃ）に示す。
【００５１】
図２（Ｃ）のシミュレーションによる構造変化の様子を図５に示す。具体的には０秒におけるモデルを図５（Ａ）に示し、１０２５℃で０．５ｎ秒におけるモデルを図５（Ｂ）に示し、１０２５℃で１ｎ秒におけるモデルを図５（Ｃ）に示す。
【００５２】
また、各計算モデルのＳｉの結晶成長速度を表１に示す。
【００５３】
【表１】
【００５４】
図３（Ａ）に示す結晶核１４１が、図３（Ｂ）に示す単結晶シリコンの成長領域１５１ａ、図３（Ｃ）に示す単結晶シリコンの成長領域１５１ｂへと、成長領域が広がっていることより、ａ−Ｓｉ層中に不純物元素を含まない場合は、Ｓｉ１４３が結晶成長していることがわかる。
【００５５】
しかしながら、ａ−Ｓｉ層中にＮ原子が含まれる場合、図４（Ａ）に示す結晶核１４１が、図４（Ｂ）に示す単結晶シリコンの成長領域１５３ａ、図４（Ｃ）に示す単結晶シリコンの成長領域１５３ｂへと、成長領域が広がっているが、図３に示す不純物元素を含まない場合と比較して、結晶成長領域が狭く、結晶成長速度が遅いことが分かる。また、図４（Ｂ）及び図４（Ｃ）に示すように、ａ−Ｓｉ層中にＮ原子１４５があると結晶成長が阻害され、Ｎ原子１４５は単結晶シリコンの成長領域１５３ａ、１５３ｂに取り込まれず、結晶粒界付近に存在していることがわかる。
【００５６】
また、ａ−Ｓｉ層中にＯ原子１４７を有する場合は、図５（Ａ）に示す結晶核１４１が、図５（Ｂ）に示す単結晶シリコンの成長領域１５５ａ、図５（Ｃ）に示す単結晶シリコンの成長領域１５５ｂへと、成長領域が広がっているが、図３に示す不純物元素を含まない場合と比較して、結晶成長領域が狭く、結晶成長速度は遅くなる。しかしながら、図４に示すＮ原子１４５を含む場合と比較して、結晶成長領域が広く、結晶成長速度は速い。さらには、図５（Ｃ）に示すように、Ｏ原子１４７は単結晶シリコンの成長領域１５５ｂに取り込まれており、膜全体における結晶性は比較的良いことがわかる。よって、膜中に含まれるＯ濃度はある程度高くても、Ｓｉの結晶性にはあまり影響しないが、Ｎ濃度が高いとＳｉの結晶性が低くなると考えられる。
【００５７】
次に、単結晶シリコンとＳｉＮとＳｉＯ２それぞれにおけるＳｉ−ＳｉとＳｉ−ＮとＳｉ−Ｏの結合距離を表２に示す。
【００５８】
【表２】
【００５９】
各計算モデルの局所的構造を２次元的に描いた模式図を図２０に示す。図２０（Ａ）は、図３（Ｃ）に示す単結晶シリコンの模式図であり、図２０（Ｂ）は図４（Ｃ）に示すシリコン中にＮ原子を有する領域の模式図であり、図２０（Ｃ）は図５（Ｃ）においてシリコン中にＯ原子を有する領域の模式図である。
【００６０】
単結晶シリコン中において、Ｎ原子もＯ原子も格子間不純物となるが、Ｎ原子は３配位で、Ｓｉ−Ｎ結合距離はＳｉ−Ｏ結合距離より長く、Ｓｉ中で歪みを生じやすい。このため、Ｎ原子は、Ｏ原子よりシリコンの結晶化を抑制すると考えられる。一方、Ｏ原子は２配位であり、且つＳｉ−Ｏ結合距離はＳｉ−Ｎ結合距離よりも短いため、Ｓｉ−Ｓｉ結合の間に割り込みやすく、Ｓｉ−Ｏ−Ｓｉとなっても比較的歪みが小さい。図２０（Ｄ）は、＜１１１＞構造の単結晶シリコン中のＳｉ−Ｓｉ結合において、不純物であるＯ原子が結合している図である。不純物Ｏ原子は単結晶シリコンにおいて格子間位置を占め、＜１１１＞Ｓｉ−Ｓｉ結合の間に割り込む形になっている。
【００６１】
以上のことから、配位数と、Ｓｉとの結合距離に起因する歪みが原因となり、Ｏ原子の格子間不純物よりのＮ原子の方が、シリコンの結晶性を低減すると考えられる。
【００６２】
これらのことから、微結晶半導体層の下地層を本実施の形態のように、シリコンを含む堆積性気体と、窒素を含む酸化気体と、水素とを用いて、窒素含有量の低い酸化シリコン層を形成することで、微結晶半導体層の結晶性を高めることができる。
【００６３】
次に、図１（Ｃ）に示すように、第１の半導体層１０６上に第２の半導体層を堆積して、第１の半導体層１０６及び第２の半導体層で積層される第３の半導体層１０７を形成する。また、第３の半導体層１０７上に不純物半導体層１０９を形成し、不純物半導体層１０９上に導電層１１１を形成し、導電層１１１上にレジストマスク１１３を形成する。
【００６４】
ここでは、第１の半導体層１０６を種結晶として、部分的に結晶成長させる条件で第２の半導体層を形成する。なお、プラズマＣＶＤ装置の処理室内において、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、窒素を含む気体とを混合し、グロー放電プラズマにより形成する。窒素を含む気体としては、アンモニア、窒素、フッ化窒素、塩化窒素等があるが、これに限定されず窒素を有する気体であればよい。
【００６５】
このとき、シリコンまたはゲルマニウムを含む堆積性気体と、水素との流量比は、第１の半導体層１０６と同様に微結晶半導体層を形成する流量比を用い、原料ガスに窒素を含む気体を用いることで、第１の半導体層１０６の成膜条件よりも、結晶成長を低減する条件とすることができる。
【００６６】
ここでは、微結晶半導体層を形成する条件の代表例は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量が１０〜２０００倍、好ましくは５０〜２００倍である。
【００６７】
また、第２の半導体層の原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを導入し、成膜速度を高めることができる。
【００６８】
なお、第２の半導体層の原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを導入する場合は、第２の半導体層の結晶性が上昇してしまい、薄膜トランジスタのオフ電流が高くなるため、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、窒素を含む気体との混合比を制御することが好ましい。代表的には、非晶質性を高める条件である水素に対するシリコンまたはゲルマニウムを含む堆積性気体を増やす条件とすることで、混合層１０７ｂ、及び非晶質半導体を含む層１０７ｃの結晶性と非晶質性を制御することが可能である。
【００６９】
第２の半導体層の堆積初期においては、第１の半導体層１０６を種結晶として、第１の半導体層１０６上に微結晶半導体層が堆積される（堆積初期）。この後、部分的に、結晶成長が抑制され、錐形状の微結晶半導体領域が成長する（堆積中期）。さらに、錐形状の微結晶半導体領域の結晶成長が抑制され、非晶質半導体を含む層が形成される（堆積後期）。
【００７０】
このことから、図１（Ｃ）及び図６（Ａ）に示す第３の半導体層１０７において、酸化シリコン層１０５に接する微結晶半導体層１０７ａが、第１の半導体層１０６及び、第２の半導体層の堆積初期に形成される微結晶半導体層に相当する。
【００７１】
また、図１（Ｃ）及び図６（Ａ）に示す第３の半導体層１０７において、混合層１０７ｂは、第２の半導体層の堆積中期に形成される錐状の微結晶半導体領域１０８ａ、及びその間を充填する非晶質半導体領域１０８ｂに相当する。
【００７２】
また、図１（Ｃ）及び図６（Ａ）に示す第３の半導体層１０７において、非晶質半導体を含む層１０７ｃは、第２の半導体層の堆積後期に形成される非晶質半導体を含む層に相当する。
【００７３】
微結晶半導体層１０７ａは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体で形成される。微結晶半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、結晶粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは、２０ｎｍ以上５０ｎｍ以下の柱状結晶または針状結晶が基板表面に対して法線方向に成長している。このため、柱状結晶または針状結晶の界面には、結晶粒界が形成される場合もある。
【００７４】
微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、ネオン、クリプトン、キセノンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体が得られる。このような微結晶半導体に関する記述は、例えば、米国特許４，４０９，１３４号で開示されている。
【００７５】
非晶質半導体を含む層１０７ｃは、欠陥が少なく秩序性の高い非晶質構造を有する。また、非晶質半導体を含む層１０７ｃは、窒素、ＮＨ基、またはＮＨ２基を有する。このときの、窒素の濃度は、１×１０２０ｃｍ−３乃至１×１０２１ｃｍ−３、好ましくは２×１０２０ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下である。さらには、非晶質構造に加え、粒径が１ｎｍ以上１０ｎｍ以下、好ましくは１ｎｍ以上５ｎｍ以下の結晶粒を含む場合もある。ここでの非晶質半導体を含む層は、シリコンまたはゲルマニウムを含む堆積性気体と、水素との流量比が、第１の半導体層１０６と同様に微結晶半導体層を形成する条件を用い、原料ガスに窒素を含む気体を用いることで形成できる。ここでの非晶質半導体を含む層とは、ＣＰＭや低温ＬＰで測定すると、Ｕｒｂａｃｈ端のエネルギーが小さく、また、バンドギャップにおける準位のテール（裾）の傾きが急峻である半導体層である。即ち、欠陥が少なく、秩序性が高い半導体層である。このような非晶質半導体を含む層は、電子帯のバンド端における準位のテール（裾）の傾きが急峻であるため、バンドギャップが広くなり、トンネル電流が流れにくくなる。この結果、薄膜トランジスタのオフ電流を低減することができる。
【００７６】
なお、非晶質半導体を含む層１０７ｃの非晶質半導体とは、代表的にはアモルファスシリコンである。
【００７７】
図６（Ａ）に示すように、混合層１０７ｂは、微結晶半導体層１０７ａ及び非晶質半導体を含む層１０７ｃの間に設けられる。また、混合層１０７ｂは、微結晶半導体領域１０８ａ、及び当該微結晶半導体領域１０８ａの間に充填される非晶質半導体領域１０８ｂを有する。具体的には、微結晶半導体層１０７ａから凸状に伸びた微結晶半導体領域１０８ａと、非晶質半導体を含む層１０７ｃと同様の半導体で形成される非晶質半導体領域１０８ｂとで形成される。
【００７８】
非晶質半導体を含む層１０７ｃを、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体層で形成することで、薄膜トランジスタのオフ電流を低減することができる。また、混合層１０７ｂにおいて、錐形状の微結晶半導体領域１０８ａを有するため、縦方向（膜厚方向）における抵抗、即ち、混合層１０７ｂと、ソース領域またはドレイン領域との間の抵抗を下げることが可能であり、薄膜トランジスタのオン電流を高めることが可能である。
【００７９】
なお、混合層１０７ｂに含まれる微結晶半導体領域１０８ａは微結晶半導体層１０７ａと概略同質の半導体であり、また、混合層１０７ｂに含まれる非晶質半導体領域１０８ｂは非晶質半導体を含む層１０７ｃと概略同質の半導体である。このため、微結晶半導体層と、非晶質半導体を含む層の界面が、混合層１０７ｂにおける微結晶半導体領域１０８ａ及び非晶質半導体領域１０８ｂの界面に相当するため、微結晶半導体層と、非晶質半導体を含む層の界面が凹凸状であるともいえる。
【００８０】
また、図６（Ｂ）に示すように、混合層１０７ｂは、微結晶半導体層１０７ａ及び不純物半導体層１０９の間に設けられ、混合層１０７ｂと不純物半導体層１０９との間に、非晶質半導体を含む層１０７ｃが形成されない構成となる場合がある。このような場合は、図６（Ｂ）に示す構造においては、非晶質半導体領域１０８ｂに対する微結晶半導体領域１０８ａの割合が低いことが好ましい。この結果、薄膜トランジスタのオフ電流を低減することができる。また、混合層１０７ｂにおいて、縦方向（膜厚方向）における抵抗、即ち、第３の半導体層１０７と、ソース領域またはドレイン領域との間の抵抗を下げることが可能であり、薄膜トランジスタのオン電流を高めることが可能である。
【００８１】
微結晶半導体領域１０８ａは、酸化シリコン層１０５から非晶質半導体を含む層１０７ｃへ向けて、先端が狭まる凸状の微結晶半導体である。なお、酸化シリコン層１０５から非晶質半導体を含む層１０７ｃへ向けて幅が広がる凸の微結晶半導体であってもよい。
【００８２】
混合層１０７ｂにおいては、微結晶半導体領域１０８ａは、酸化シリコン層１０５から非晶質半導体を含む層１０７ｃへ向けて、先端が狭まる凸状の結晶粒の場合は、微結晶半導体層１０７ａ側のほうが、非晶質半導体を含む層１０７ｃ側と比較して、微結晶半導体領域の割合が高い。これは、微結晶半導体層１０７ａの表面から、微結晶半導体領域１０８ａが膜厚方向に成長するが、原料ガスに窒素を含むガスを含ませる、または原料ガスに窒素を含むガスを含ませつつ、微結晶半導体膜の成膜条件よりシランに対する水素の流量を低減すると、微結晶半導体領域１０８ａの結晶粒の成長が抑制され、錐状の結晶粒となるとともに、やがて非晶質半導体を含む層のみが堆積するためである。
【００８３】
また、混合層１０７ｂは、窒素、代表的にはＮＨ基、またはＮＨ２基を有する。これは、微結晶半導体領域１０８ａに含まれる結晶粒の界面、微結晶半導体領域１０８ａと非晶質半導体領域１０８ｂとの界面において、窒素、代表的にはＮＨ基またはＮＨ２基が、シリコン原子のダングリングボンドと結合すると、欠陥が低減するためである。このため、窒素を１×１０２０ｃｍ−３乃至１×１０２１ｃｍ−３、好ましくは２×１０２０ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下とすることで、シリコン原子のダングリングボンドを窒素、好ましくはＮＨ基で架橋しやすくなり、キャリアが流れやすくなる。または、上記した界面における半導体原子のダングリングボンドがＮＨ２基で終端されて、欠陥準位が消失する。この結果、オン状態でソース電極及びドレイン電極の間に電圧が印加されたときの縦方向（厚さ方向）の抵抗が低減する。即ち、薄膜トランジスタの電界効果移動度とオン電流が増加する。
【００８４】
また、混合層１０７ｂの酸素濃度を低減することにより、微結晶半導体領域１０８ａと非晶質半導体領域１０８ｂとの界面や、微結晶半導体領域１０８ａの界面におけるキャリアの移動を阻害する結合を低減することができる。
【００８５】
なお、ここでは、微結晶半導体層１０７ａは、概略厚さが等しい領域をいう。また、微結晶半導体層１０７ａと混合層１０７ｂとの界面は、微結晶半導体領域１０８ａと非晶質半導体領域１０８ｂとの界面における平坦部において、酸化シリコン層１０５に最も近い領域を延長した領域をいう。なお、微結晶半導体層１０７ａと混合層１０７ｂとの間に示す直線状の破線、及び混合層１０７ｂと非晶質半導体を含む層１０７ｃとの間に示す直線状の破線は、それぞれの界面を示すために表したものであり、実際には、微結晶半導体層１０７ａと混合層１０７ｂとの界面、及び混合層１０７ｂと非晶質半導体を含む層１０７ｃとの界面は不明瞭となる。
【００８６】
微結晶半導体層１０７ａ及び混合層１０７ｂの厚さの合計、即ち、酸化シリコン層１０５の界面から、混合層１０７ｂの凸部の先端の距離は、３ｎｍ以上８０ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下とすることで、薄膜トランジスタのオフ電流を低減できる。
【００８７】
また、第２の半導体層の原料ガスとして、シリコンまたはゲルマニウムを含む堆積性気体と、水素と共に、窒素を含む気体を用いることで、混合層１０７ｂ、及び非晶質半導体を含む層１０７ｃの結晶性と非晶質性を制御することが可能である。
【００８８】
次に、第３の半導体層１０７上に不純物半導体層１０９を形成する。不純物半導体層１０９は、プラズマＣＶＤ装置の処理室内において、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、フォスフィン（水素希釈またはシラン希釈）とを混合し、グロー放電プラズマにより形成する。シリコンまたはゲルマニウムを含む堆積性気体を水素で希釈して、リンが添加されたアモルファスシリコン、リンが添加された微結晶シリコン、リンが添加されたアモルファスシリコンゲルマニウム、リンが添加された微結晶シリコンゲルマニウム、リンが添加されたアモルファスゲルマニウム、リンが添加された微結晶ゲルマニウム等を形成する。
【００８９】
また、不純物半導体層１０９の原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを導入し、成膜速度を高めることができる。
【００９０】
なお、第３の半導体層１０７と、後に形成されるソース電極及びドレイン電極１２５とがオーミックコンタクトをする場合は、不純物半導体層１０９を形成しなくともよい。
【００９１】
窒素を含む絶縁層１０４の形成から不純物半導体層の形成までについて、図７に示すタイムチャートを参照して以下に説明する。
【００９２】
まず、ゲート電極１０３が形成された基板を、実施の形態２に示すＣＶＤ装置の処理室２４１内にて加熱しつつ、窒素を含む絶縁層として窒化シリコン層を形成するために、窒化シリコンの堆積に用いる材料ガスを処理室２４１内に導入する（図７の予備処理２０１）。ここでは、一例として、ＳｉＨ４の流量を４０ｓｃｃｍ、Ｈ２の流量を５００ｓｃｃｍ、Ｎ２の流量を５５０ｓｃｃｍ、ＮＨ３の流量を１４０ｓｃｃｍとして材料ガスを導入して安定させ、処理室内の圧力を１００Ｐａ、基板の温度を２８０℃とし、３７０Ｗの出力によりプラズマ放電を行うことで、約１１０ｎｍの窒化シリコン層を形成する。なお、窒化シリコン層の原料ガスは、ＳｉＨ４のほかに、少なくともＮＨ３またはＮ２を用いればよい。
【００９３】
その後、ＳｉＨ４の供給のみを停止して数秒後（ここでは、５秒）にプラズマの放電を停止させる（図７のＳｉＮ形成２０３）。これは、処理室内にＳｉＨ４が存在する状態でプラズマの放電を停止させると、シリコンを主成分とする粒状物又は粉状物が形成され、歩留まりを低下させる原因となるためである。
【００９４】
次に、窒化シリコン層の堆積に用いた材料ガスを排気し、酸化シリコン層の堆積に用いる材料ガスを処理室２４１内に導入する（図７のガス置換２０５）。ここでは、一例として、ＳｉＨ４の流量を１０ｓｃｃｍ、Ｎ２Ｏの流量を８００ｓｃｃｍ、Ｈ２の流量を１５００ｓｃｃｍ、とし、材料ガスを導入して安定させ、処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃として５０Ｗの出力によりプラズマ放電を行うことで、約１１０ｎｍの酸化シリコン層を形成する。その後、窒化シリコン層と同様に、ＳｉＨ４の供給のみを停止し、その数秒後（ここでは、５秒）にプラズマの放電を停止させる（図７のＳｉＯ２形成２０７）。
【００９５】
上記の工程により、窒素含有量を低減した酸化シリコン層１０５を形成することができる。酸化シリコン層１０５の形成後、基板１０１を処理室２４１から搬出する（図７のｕｎｌｏａｄ２２５）。
【００９６】
基板１０１を処理室２４１から搬出した後、処理室２４１に、例えばＮＦ３ガスを導入し、処理室２４１内をクリーニングする（図７のクリーニング処理２２７）。その後、処理室２４１に非晶質シリコン層を形成する処理を行う（図７のプレコート処理２２９）。この処理により、処理室２４１の内壁に非晶質シリコン層が形成される。その後、基板１０１を処理室２４１内に搬入する（図７のｌｏａｄ２３１）。
【００９７】
次に、第１の半導体層１０６の堆積に用いる材料ガスを処理室２４１内に導入する（図７のガス置換２０９）。次に、酸化シリコン層１０５上に第１の半導体層１０６を形成する。ここでは、一例として、ＳｉＨ４の流量を１０ｓｃｃｍ、Ｈ２の流量を１５００ｓｃｃｍ、Ａｒの流量を１５００ｓｃｃｍとして材料ガスを導入して安定させ、処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、５０Ｗの出力によりプラズマ放電を行うことで、第１の半導体層１０６として、約５ｎｍの微結晶シリコン層を形成することができる。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の供給のみを停止し、その数秒後（ここでは、５秒）にプラズマの放電を停止させる（図７の第１の半導体層形成２１１）。
【００９８】
その後、これらのガスを排気し、第２の半導体層の堆積に用いるガスを導入する（図７のガス置換２１５）。
【００９９】
次に、第２の半導体層を形成し、第１の半導体層１０６及び第２の半導体層が積層された第３の半導体層１０７を形成する。ここでは、一例として、ＳｉＨ４の流量を３０ｓｃｃｍ、Ｈ２の流量を１４２５ｓｃｃｍ、１０００ｐｐｍのＮＨ３（水素希釈）の流量を２５ｓｃｃｍとして材料ガスを導入して安定させ、処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数１３．５６ＭＨｚ、ＲＦ電源の電力５０Ｗの出力によりプラズマ放電を行い、約１５０ｎｍの第２の半導体層を形成する。具体的には、微結晶半導体層１０７ａ、混合層１０７ｂ、及び非晶質半導体を含む層１０７ｃを形成する。当該工程において、アンモニアがプラズマ放電により解離し、ＮＨ基またはＮＨ２基を生成する。または、Ｎが脱離する。このため、第３の半導体層１０７には窒素が含まれる。さらには、ＮＨ基またはＮＨ２基が含まれる。このため、第２の半導体層が堆積される際に、ダングリングボンドが架橋または終端され、欠陥準位を低減することができる（図７の第２の半導体層形成２１７）。
【０１００】
なお、処理室に窒素を有するガスとして、第２の半導体層形成２１７において、アンモニアの代わりに、破線２３２で示すように窒素ガスを流してもよい。または、アンモニア及び窒素ガスを流しても良い。この結果、第３の半導体層１０７に窒素が含まれる。さらには、ＮＨ基またはＮＨ２基が含まれる。このため、第３の半導体層１０７のダングリングボンドがＮＨ基で架橋され、欠陥準位が低減する。または、半導体層１０７のダングリングボンドがＮＨ２基で終端され、欠陥準位が低減する。
【０１０１】
このような方法により形成した第３の半導体層１０７において、二次イオン質量分析法によって計測される窒素濃度は、微結晶半導体層１０７ａの上方、または微結晶半導体層１０７ａと、混合層１０７ｂとの界面近傍から、不純物半導体層の界面まで一定の濃度を示す。なお、微結晶半導体層１０７ａの上方、または微結晶半導体層１０７ａと、混合層１０７ｂとの界面近傍にピーク濃度を有する場合もある。
【０１０２】
また、第２の半導体層形成２１７において、破線２３４で示すように、原料ガスとして希ガスを用いてもよい。この結果、第２の半導体層の成長速度を速めることが可能である。
【０１０３】
その後、これらのガスを排気し、不純物半導体層１０９の堆積に用いるガスを導入する（図７のガス置換２１９）。
【０１０４】
次に、第３の半導体層１０７上の全面に不純物半導体層１０９を形成する。不純物半導体層１０９は、後の工程でパターン形成されてソース領域及びドレイン領域１２７となるものである。まず、不純物半導体層１０９の堆積に用いる材料ガスを処理室２４１内に導入する。ここでは、一例として、ＳｉＨ４の流量を１００ｓｃｃｍ、ＰＨ３をＨ２により０．５ｖｏｌ％まで希釈した混合ガスの流量を１７０ｓｃｃｍとして材料ガスを導入して安定させる。処理室２４１内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、６０Ｗの出力によりプラズマ放電を行うことで、約５０ｎｍのリンを含むアモルファスシリコン層を形成することができる。その後、上記した窒化シリコン等の形成と同様に、ＳｉＨ４の供給のみを停止し、その数秒後（ここでは、５秒）にプラズマの放電を停止させる（図７の不純物半導体層形成２２１）。その後、これらのガスを排気する（図７の排気２２３）。
【０１０５】
以上説明したように、不純物半導体層１０９までを形成することができる。
【０１０６】
その後、不純物半導体層１０９の原料ガスを排気する（図７の排気２２３）。
【０１０７】
導電層１１１は、アルミニウム、銅、チタン、ネオジム、スカンジウム、モリブデン、クロム、タンタル若しくはタングステン等により単層で、又は積層して形成することができる。または、ヒロック防止元素が添加されたアルミニウム合金（代表的には、ゲート電極１０３に用いることができるＡｌ−Ｎｄ合金等）により形成してもよい。また、ドナーとなる不純物元素を添加した結晶性シリコンを用いてもよい。ドナーとなる不純物元素が添加された結晶性シリコンと接する側の層を、チタン、タンタル、モリブデン、タングステン又はこれらの元素の窒化物により形成し、その上にアルミニウム又はアルミニウム合金を形成した積層構造としても良い。更には、アルミニウム又はアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステン又はこれらの元素の窒化物で挟んだ積層構造としてもよい。例えば、導電層１２１として、アルミニウム層を窒化チタン層で挟んだ層の積層構造とするとよい。
【０１０８】
導電層１１１は、ＣＶＤ法、スパッタリング法または真空蒸着法を用いて形成する。また、導電層１１１は、銀、金または銅等の導電性ナノペーストを用いてスクリーン印刷法またはインクジェット法等を用いて吐出し、焼成することで形成しても良い。
【０１０９】
次に、フォトリソグラフィ工程により、導電層１１１上に、レジストマスクを形成する。レジストマスク１１３は厚さの異なる領域を有する。このようなレジストマスクは、多階調マスクを用いて形成することができる。多階調マスクを用いることで、使用するフォトマスクの枚数が低減され、作製工程数が減少するため好ましい。本実施の形態において、第３の半導体層１０７のパターンを形成する工程と、ソース領域とドレイン領域を分離する工程において、多階調マスクを用いることができる。
【０１１０】
多階調マスクとは、多段階の光量で露光を行うことが可能なマスクであり、代表的には、露光領域、半露光領域及び未露光領域の３段階の光量で露光を行う。多階調マスクを用いることで、一度の露光及び現像工程によって、複数（代表的には二種類）の厚さを有するレジストマスクを形成することができる。そのため、多階調マスクを用いることで、フォトマスクの枚数を削減することができる。
【０１１１】
図８（Ａ−１）及び図８（Ｂ−１）は、代表的な多階調マスクの断面図を示す。図８（Ａ−１）にはグレートーンマスク１８０を示し、図８（Ｂ−１）にはハーフトーンマスク１８５を示す。
【０１１２】
図８（Ａ−１）に示すグレートーンマスク１８０は、透光性を有する基板１８１上に遮光層により形成された遮光部１８２、及び遮光層のパターンにより設けられた回折格子部１８３で構成されている。
【０１１３】
回折格子部１８３は、露光に用いる光の解像度限界以下の間隔で設けられたスリット、ドットまたはメッシュ等を有することで、光の透過率を制御する。なお、回折格子部１８３に設けられるスリット、ドットまたはメッシュは周期的なものであってもよいし、非周期的なものであってもよい。
【０１１４】
透光性を有する基板１８１としては、石英等を用いることができる。遮光部１８２及び回折格子部１８３を構成する遮光層は、金属を用いて形成すればよく、好ましくはクロムまたは酸化クロム等により設けられる。
【０１１５】
グレートーンマスク１８０に露光するための光を照射した場合、図８（Ａ−２）に示すように、遮光部１８２に重畳する領域における透光率は０％となり、遮光部１８２または回折格子部１８３が設けられていない領域における透光率は１００％となる。また、回折格子部１８３における透光率は、概ね１０〜７０％の範囲であり、回折格子のスリット、ドットまたはメッシュの間隔等により調整可能である。
【０１１６】
図８（Ｂ−１）に示すハーフトーンマスク１８５は、透光性を有する基板１８６上に半透光層により形成された半透光部１８７、及び遮光層により形成された遮光部１８８で構成されている。
【０１１７】
半透光部１８７は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉ等の層を用いて形成することができる。遮光部１８８は、グレートーンマスクの遮光層と同様の金属を用いて形成すればよく、好ましくはクロムまたは酸化クロム等により設けられる。
【０１１８】
ハーフトーンマスク１８５に露光するための光を照射した場合、図８（Ｂ−２）に示すように、遮光部１８８に重畳する領域における透光率は０％となり、遮光部１８８または半透光部１８７が設けられていない領域における透光率は１００％となる。また、半透光部１８７における透光率は、概ね１０〜７０％の範囲であり、形成する材料の種類または形成する膜厚等により、調整可能である。
【０１１９】
多階調マスクを用いて露光して現像を行うことで、厚さの異なる領域を有するレジストマスクを形成することができる。
【０１２０】
次に、レジストマスク１１３を用いて、第３の半導体層１０７、不純物半導体層１０９、及び導電層１１１をエッチングする。この工程により、第３の半導体層１０７、不純物半導体層１０９及び導電層１１１を素子毎に分離し、第３の半導体層１１５、不純物半導体層１１７、及び導電層１１９を形成する。なお、第３の半導体層１１５は、微結晶半導体層１１５ａ、混合層１１５ｂ、及び非晶質半導体を含む層１１５ｃを有する（図１（Ｄ）を参照）。
【０１２１】
次に、レジストマスク１１３を後退させて、分離されたレジストマスク１２３を形成する。レジストマスクの後退には、酸素プラズマによるアッシングを用いればよい。ここでは、ゲート電極上で分離するようにレジストマスク１１３をアッシングすることで、レジストマスク１２３を形成することができる（図９（Ａ）参照）。
【０１２２】
次に、レジストマスク１２３を用いて導電層１１９をエッチングし、ソース電極及びドレイン電極１２５を形成する（図９（Ｂ）を参照）。導電層１１９のエッチングは、ウェットエッチングを用いることが好ましい。ウェットエッチングにより、導電層が等方的にエッチングされる。その結果、導電層はレジストマスク１２３よりも内側に後退し、ソース電極及びドレイン電極１２５が形成される。ソース電極またはドレイン電極１２５は、ソース電極またはドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線とソース電極及びドレイン電極とは別に設けてもよい。
【０１２３】
次に、レジストマスク１２３を用いて、非晶質半導体を含む層１１５ｃ、及び不純物半導体層１１７のそれぞれ一部をエッチングする。ここでは、ドライエッチングを用いる。本工程までで、表面に凹部を有する非晶質半導体を含む層１２９ａ、ソース領域及びドレイン領域１２７を形成する。この後、レジストマスク１２３を除去する（図９（Ｃ）参照）。
【０１２４】
なお、ここでは、導電層１１９をウェットエッチングし、非晶質半導体を含む層１１５ｃ、及び不純物半導体層１１７のそれぞれ一部をドライエッチングしたため、導電層１１９が等方的にエッチングされ、ソース電極及びドレイン電極１２５の側面と、ソース領域及びドレイン領域１２７の側面は一致せず、ソース電極及びドレイン電極１２５の側面の外側に、ソース領域１及びドレイン領域１２７の側面が形成される形状となる。
【０１２５】
また、導電層１１９をエッチングし、ソース電極及びドレイン電極１２５を形成し、第３のレジストマスク１２３を除去した後、不純物半導体層１１７及び非晶質半導体を含む層１１５ｃの一部をエッチングしてもよい。当該エッチングより、ソース電極及びドレイン電極１２５を用いて不純物半導体層１１７をエッチングするため、ソース電極及びソース領域のそれぞれ端部が概略一致する。また、ドレイン電極及びドレイン領域のそれぞれ端部が概略一致する。
【０１２６】
次に、ドライエッチングを行ってもよい。ドライエッチングの条件は、露出している非晶質半導体を含む層１２９ｃにダメージが入らず、且つ非晶質半導体を含む層１２９ｃに対するエッチングレートが低い条件を用いる。つまり、露出している非晶質半導体を含む層１２９ｃ表面にほとんどダメージを与えず、且つ露出している非晶質半導体を含む層１２９ｃの厚さがほとんど減少しない条件を用いる。エッチングガスとしては、代表的にはＣｌ２、ＣＦ４、Ｎ２等を用いる。また、エッチング方法については特に限定はなく、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式、容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式、電子サイクロトン共鳴プラズマ（ＥＣＲ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）方式、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）方式等を用いることができる。
【０１２７】
次に、非晶質半導体を含む層１２９ｃの表面に水プラズマ、アンモニアプラズマ、窒素プラズマ等を照射してもよい。
【０１２８】
水プラズマ処理は、反応空間に水蒸気（Ｈ２Ｏ蒸気）に代表される、水を主成分とするガスを導入し、プラズマを生成して、行うことができる。
【０１２９】
上記したように、ソース領域及びドレイン領域１２７を形成した後に、非晶質半導体を含む層１２９ｃにダメージを与えない条件で更なるドライエッチングを行うことで、露出した非晶質半導体を含む層１２９ｃ上に存在する残渣などの不純物を除去することができる。また、ドライエッチングに続けて水プラズマ処理を行うことで、レジストマスクの残渣を除去することができる。水プラズマ処理を行うことで、ソース領域とドレイン領域との間の絶縁を確実なものにすることができ、完成する薄膜トランジスタのオフ電流を低減し、電気的特性のばらつきを低減することができる。
【０１３０】
以上の工程により、少ないマスク数で、オフ電流が低く、オン電流及び電界効果移動度が高い薄膜トランジスタを生産性高く作製することができる。
【０１３１】
（実施の形態２）
本実施の形態では、窒素を含む絶縁層１０４、酸化シリコン層１０５、第１の半導体層１０６、第２の半導体層、及び不純物半導体層１０９の形成に用いることが可能なプラズマＣＶＤ装置の一形態について詳細に説明する。
【０１３２】
図１０に示すプラズマＣＶＤ装置２６１は、ガス供給手段２５０及び排気手段２５１に接続されている。
【０１３３】
図１０に示すプラズマＣＶＤ装置２６１は、処理室２４１と、ステージ２４２と、ガス供給部２４３と、シャワープレート２４４と、排気口２４５と、上部電極２４６と、下部電極２４７と、交流電源２４８と、温度制御部２４９と、を具備する。
【０１３４】
処理室２４１は剛性のある素材で形成され、内部を真空排気できるように構成されている。処理室２４１には、上部電極２４６と下部電極２４７が備えられている。なお、図１０では、容量結合型（平行平板型）の構成を示しているが、異なる二以上の高周波電力を印加して処理室２４１の内部にプラズマを生成できるものであれば、誘導結合型など他の構成を適用してもよい。
【０１３５】
図１０に示すプラズマＣＶＤ装置により処理を行う際には、所定のガスをガス供給部２４３から供給する。供給されたガスは、シャワープレート２４４を通って、処理室２４１に導入される。上部電極２４６と下部電極２４７に接続された交流電源２４８により、高周波電力が印加されて処理室２４１内のガスが励起され、プラズマが生成される。また、真空ポンプに接続された排気口２４５によって、処理室２４１内のガスが排気されている。また、温度制御部２４９によって、被処理物を加熱しながらプラズマ処理することができる。
【０１３６】
ガス供給手段２５０は、反応ガスが充填されるシリンダ２５２、圧力調整弁２５３、ストップバルブ２５４、マスフローコントローラ２５５などで構成されている。処理室２４１内において、上部電極２４６と基板１０１との間には板状に加工され、複数の細孔が設けられたシャワープレートを有する。上部電極２４６に供給される反応ガスは、中空構造である上部電極２４６の内部の細孔から処理室２４１内に供給される。
【０１３７】
処理室２４１に接続される排気手段２５１は、真空排気と、反応ガスを流す場合において処理室２４１内を所定の圧力に保持するように制御する機能が含まれている。排気手段２５１の構成としては、バタフライバルブ２５６、コンダクタンスバルブ２５７、ターボ分子ポンプ２５８、ドライポンプ２５９などが含まれる。バタフライバルブ２５６とコンダクタンスバルブ２５７を並列に配置する場合には、バタフライバルブ２５６を閉じてコンダクタンスバルブ２５７を動作させることで、反応ガスの排気速度を制御して処理室２４１の圧力を所定の範囲に保つことができる。また、コンダクタンスの大きいバタフライバルブ２５６を開くことで高真空排気が可能となる。
【０１３８】
なお、処理室２４１を１０−５Ｐａよりも低い圧力まで超高真空排気する場合には、クライオポンプ２６０を併用することが好ましい。その他、到達真空度として超高真空まで排気する場合には、処理室２４１の内壁を鏡面加工し、内壁からのガス放出を低減するためにベーキング用のヒータを設けても良い。
【０１３９】
なお、図１０に示すように、処理室２４１の全体を覆う膜が形成（被着）されるようにプレコート処理を行うと、処理室（チャンバー）内壁に付着した不純物元素、または処理室（チャンバー）内壁を構成する不純物元素が素子に混入することを防止することができる。本実施の形態では、プレコート処理はシリコンを主成分とする層を形成すればよく、例えば、非晶質シリコン膜等を形成すればよい。ただし、この膜には酸素が含まれないことが好ましい。
【０１４０】
（実施の形態３）
本実施の形態では、実施の形態１に適用可能な第２の半導体層の形成工程について説明する。
【０１４１】
本実施の形態では、第２の半導体層の形成前に処理室内をクリーニングし、その後チャンバー内壁を窒化シリコン層で覆うことで、第２の半導体層に窒素を含ませる。窒素を含む絶縁層１０４の形成から第１の半導体層１０６の形成方法は実施の形態１と同様であるため、ここでは、第２の半導体層から不純物半導体層１０９の形成までについて、図１１を参照して以下に説明する。
【０１４２】
酸化シリコン層１０５上の全面に第１の半導体層１０６を形成する。まず、第１の半導体層１０６の堆積に用いる材料ガスを処理室内に導入する。ここでは、一例として、実施の形態１と同様の方法により、第１の半導体層１０６として約５ｎｍの微結晶シリコン層を形成する。その後、プラズマの放電を停止させる（図１１の第１の半導体層形成２１１）。その後、基板１０１を処理室２４１から搬出する（図１１のｕｎｌｏａｄ２２５）。
【０１４３】
基板１０１を処理室２４１から搬出した後、処理室２４１に、例えばＮＦ３ガスを導入し、処理室２４１内をクリーニングする（図１１のクリーニング処理２２７）。その後、処理室２４１内に窒化シリコン層を形成する処理を行う（図１１のプレコート処理２３３）。窒化シリコン層としては、実施の形態１のゲート絶縁層で形成した窒化シリコン層と同様の条件を用いる。この処理により、処理室２４１の内壁に窒化シリコン層が形成される。その後、基板１０１を処理室２４１内に搬入する（図１１のｌｏａｄ２３１）。
【０１４４】
なお、クリーニング処理２２７は行わなくてもよい。この結果、スループットを向上させることができる。
【０１４５】
次に、第２の半導体層の堆積に用いる材料ガスを処理室２４１内に導入する（図１１のガス置換２１５）。次に、第２の半導体層を形成し、第１の半導体層１０６及び第２の半導体で積層される第３の半導体層１０７を形成する。処理室内の内壁に形成された窒化シリコン層がプラズマに曝されることにより、窒化シリコンの一部が解離し、ＮＨ基またはＮＨ２基が生成される。または、Ｎが脱離する。このため、第３の半導体層１０７には窒素が含まれる。ここでは、実施の形態１と同様に、厚さ１５０ｎｍの第２の半導体層を形成する。その後、プラズマの放電を停止させる（図１１の第２の半導体層形成２１７）。
【０１４６】
このような方法により形成した第３の半導体層１０７において、二次イオン質量分析法によって計測される窒素濃度は、微結晶半導体層１０７ａの上方、または微結晶半導体層１０７ａと、混合層１０７ｂとの界面近傍で、ピーク濃度を有し、第３の半導体層１０７の堆積方向に対して減少する。
【０１４７】
なお、図１１の破線２３７ａに示すように、第２の半導体層形成２１７において、アンモニアを処理室内に流してもよい。または、破線２３７ｂに示すように、アンモニアの代わりに窒素ガスを流してもよい。または、アンモニア及び窒素ガスを流しても良い。この結果、第３の半導体層１０７に窒素を含ませることができ、第３の半導体層１０７のダングリングボンドが架橋または終端され、欠陥準位が低減する。
【０１４８】
このような方法により形成した第３の半導体層１０７において、二次イオン質量分析法によって計測される窒素濃度は、微結晶半導体層１０７ａの上方、または微結晶半導体層１０７ａと、混合層１０７ｂとの界面近傍で、ピーク濃度を有し、第３の半導体層１０７の堆積方向に対して一定な濃度となる。
【０１４９】
また、第２の半導体層形成２１７において、破線２３８で示すように、原料ガスとして希ガスを用いてもよい。この結果、第２の半導体層の成長速度を速めることが可能である。
【０１５０】
その後、これらのガスを排気し、不純物半導体層１０９の堆積に用いるガスを導入する（図１１のガス置換２１９）。また、実施の形態１と同様に、不純物半導体層１０９を形成する（図１１の不純物半導体層形成２２１）。その後、不純物半導体層１０９の原料ガスを排気する（図１１の排気２２３）。
【０１５１】
本実施の形態において、処理室内にプレコート処理において導入されたアンモニアがプラズマ放電により解離しＮＨ基またはＮＨ２基となる。または、Ｎが脱離する。また、当該窒素ガスからＮが脱離する。また、プラズマ放電により、当該窒素ガスと、非晶質半導体を含む層の原料ガスである、水素ガスとが反応しＮＨ基またはＮＨ２基を生成する。また、処理室内の内壁に形成された窒化シリコン層がプラズマに曝されることにより、窒化シリコンの一部が解離しＮＨ基またはＮＨ２基が生成される。または、Ｎが脱離する。
【０１５２】
本実施の形態において、第２の半導体層を形成する処理室には、窒素を有するガスが供給され、Ｎが脱離する。更にはＮＨ基またはＮＨ２基が生成される。このため、窒素を有するガスを供給した処理室において、第２の半導体層を形成することで、ダングリングボンドが架橋または終端され、欠陥準位を低減することができる。
【０１５３】
さらに、第２の半導体層を形成する直前に処理室の内壁を窒化シリコン層により覆うことで、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くすることが可能であり、窒素及び非晶質半導体を含む層を形成することができる。
【０１５４】
また、処理室の内壁を窒化シリコン層で覆うことで、処理室の内壁を構成する元素等が第２の半導体層に混入することをも防ぐことができる。
【０１５５】
以上の工程により、オフ電流が低く、オン電流及び電界効果移動度が高い薄膜トランジスタを生産性高く作製することができる。
【０１５６】
（実施の形態４）
本実施の形態では、実施の形態１に適用可能な第２の半導体層の形成工程について説明する。
【０１５７】
本実施の形態では、第２の半導体層を形成する前に、処理室に窒素を含む気体を供給することを特徴とする。窒素を含む絶縁層１０４の形成から第１の半導体層１０６の形成方法は、実施の形態１と同様であるため、ここでは、第１の半導体層１０６から不純物半導体層１０９の形成までについて、図１２を参照して以下に説明する。
【０１５８】
窒素を含む絶縁層１０４上の全面に第１の半導体層１０６を形成する。まず、第１の半導体層１０６の堆積に用いる材料ガスを処理室内に導入する。ここでは、一例として、実施の形態１と同様の方法により、第１の半導体層１０６として約５ｎｍの微結晶シリコン層を形成する。その後、プラズマの放電を停止させる（図１２の第１の半導体層形成２１１）。
【０１５９】
次に、第１の半導体層１０６の表面に窒素を供給する。ここでは、第１の半導体層１０６の表面をアンモニアに曝すことで窒素を供給する（ここでは、フラッシュ処理という。）（図１２のフラッシュ処理２１３）。また、アンモニアには破線２３５ａに示すように水素を含ませてもよい。または、アンモニアの代わりに破線２３５ｂに示すように窒素を処理室２４１に導入してもよい。または、アンモニアと窒素を処理室２４１に導入してもよい。ここでは、一例として、処理室２４１内の圧力は概ね２０Ｐａ〜３０Ｐａ、基板の温度は２８０℃とし、処理時間は６０秒間とするとよい。なお、本工程の処理では基板１０１をアンモニアに曝すのみであるが、プラズマ処理を行ってもよい。その後、これらのガスを排気し、第２の半導体層の堆積に用いるガスを導入する（図１２のガス置換２１５）。
【０１６０】
次に、第２の半導体層を形成し、第１の半導体層１０６及び第２の半導体層が積層された第３の半導体層１０７を形成する。ここで、第２の半導体層は、窒素を有する非晶質半導体を含む層を用いて形成する。ここでは、一例として、ＳｉＨ４の流量を３０ｓｃｃｍ、Ｈ２の流量を１５００ｓｃｃｍとして材料ガスを導入して安定させ、処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数１３．５６ＭＨｚ、ＲＦ電源の電力５０Ｗの出力によりプラズマ放電を行うことで、約１５０ｎｍの第２の半導体層を形成することができる。
【０１６１】
第２の半導体層の形成工程において、フラッシュ処理により処理室内に導入されたアンモニアがプラズマ放電により分解され、ＮＨ基またはＮＨ２基が生成される。または、Ｎが脱離する。また、第２の半導体層が堆積される際に、ダングリングボンドが架橋または終端され、欠陥準位を低減することができる。なお、処理室に窒素を有するガスとして、窒素ガスを導入した場合は、プラズマ放電により、Ｎが脱離する。または、当該窒素ガスと、第２の半導体層の原料ガスである、水素ガスとが反応し、ＮＨ基またはＮＨ２基を生成する。
【０１６２】
その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の供給のみを停止し、その数秒後（ここでは、５秒）にプラズマの放電を停止させる（図１２の第２の半導体層形成２１７）。その後、これらのガスを排気し、不純物半導体層１０９の堆積に用いるガスを導入する（図１２のガス置換２１９）。この後、実施の形態１と同様に不純物半導体層１０９を形成する（図１２の不純物半導体層形成２２１）。
【０１６３】
その後、不純物半導体層１０９の原料ガスを排気する（図１２の排気２２３）。
【０１６４】
本実施の形態における第２の半導体層を形成する処理室には、窒素を有するガスが供給されている。窒素を有するガスは、プラズマ放電により、ＮＨ基またはＮＨ２基が形成される。または、Ｎが脱離する。このため、第２の半導体層が堆積される際に、ダングリングボンドが架橋または終端され、欠陥準位を低減することができる。
【０１６５】
このような方法により形成した第３の半導体層１０７において、二次イオン質量分析法によって計測される窒素濃度は、微結晶半導体層１０７ａと、混合層１０７ｂとの界面近傍でピーク濃度を有し、混合層１０７ｂ及び非晶質半導体を含む層１０７ｃの堆積方向に対して減少する濃度となる。
【０１６６】
なお、図１２の破線２３６ａに示すように、第２の半導体層形成２１７において、アンモニアを処理室内に流してもよい。または、アンモニアの代わりに破線２３６ｂに示すように窒素ガスを流してもよい。または、アンモニア及び窒素ガスを流しても良い。この結果、第３の半導体層１０７の窒素濃度が高まり、第３の半導体層１０７に含まれるダングリングボンドが架橋または終端され、欠陥準位が低減する。
【０１６７】
このような方法により形成した第３の半導体層１０７において、二次イオン質量分析法によって計測される窒素濃度は、微結晶半導体層１０７ａ、または微結晶半導体層１０７ａと、混合層１０７ｂとの界面近傍でピーク濃度を有し、混合層１０７ｂ及び非晶質半導体を含む層１０７ｃの堆積方向に対して一定な濃度となる。
【０１６８】
また、第２の半導体層形成２１７において、破線２３６ｃで示すように、原料ガスとして希ガスを用いてもよい。この結果、第２の半導体層の成長速度を速めることが可能である。
【０１６９】
以上の工程により、オフ電流が低く、オン電流及び電界効果移動度が高い薄膜トランジスタを生産性高く作製することができる。
【０１７０】
（実施の形態５）
実施の形態１において、第２の半導体層の作製方法について、図１３を用いて示す。
【０１７１】
本実施の形態では、第２の半導体層を形成する方法として、実施の形態１において、第１の半導体層形成２１１処理工程の後、フラッシュ処理２１３で窒素を有するガスを処理室内に導入すると共に、第２の半導体層を形成している途中で、実線２３９ａで示すように窒素を有するガスを再度処理室内に導入する（図１３参照）。窒素を有するガスとして、ここではアンモニアを用いる。なお、アンモニアの代わりに破線２３９ｂに示すように窒素ガスを用いてもよい。または、アンモニア及び窒素ガスを用いてもよい。この結果、第２の半導体層の堆積初期及び堆積途中において、窒素濃度が高くなり欠陥準位を低減することができる。
【０１７２】
または、第２の半導体層に、窒素、更にはＮＨ基またはＮＨ２基を添加する方法として、実施の形態３において、第１の半導体層１０６を形成した後、処理室内に窒化シリコン層を形成すると共に、第２の半導体層を形成している途中で、窒素を有するガスを再度処理室内に導入してもよい。窒素を有するガスとして、ここではアンモニアを用いる。なお、アンモニアの代わりに窒素ガスを用いてもよい。または、アンモニア及び窒素ガスを用いてもよい。この結果、第２の半導体層の堆積初期及び堆積途中において、窒素濃度が高くなり欠陥準位を低減することができる。
【０１７３】
その後、不純物半導体層１０９の原料ガスを排気する（図１３の排気２２３）。
【０１７４】
以上の工程により、オフ電流が低く、オン電流及び電界効果移動度が高い薄膜トランジスタを生産性高く作製することができる。
【０１７５】
（実施の形態６）
実施の形態１とは異なる薄膜トランジスタの作製方法について、図１４及び図１５を用いて示す。
【０１７６】
実施の形態１と同様に、基板１０１上にゲート電極１０３を形成する。次に、ゲート電極１０３を覆う窒素を含む絶縁層１０４を形成し、窒素を含む絶縁層１０４上に、実施の形態１と同様に酸化シリコン層１０５を形成し、酸化シリコン層１０５上に第１の半導体層１０６を形成する。次に、実施の形態１と同様に、第１の半導体層１０６上に第２の半導体層を形成して、第１の半導体層１０６及び第２の半導体層が積層した第３の半導体層１０７を形成する。次に、第２の半導体層上に不純物半導体層１０９を形成する。その後、不純物半導体層１０９上にレジストマスク（図示せず。）を形成する（図１４（Ａ）を参照）。
【０１７７】
次に、レジストマスクを用いて、第３の半導体層１０７及び不純物半導体層１０９をエッチングする。この工程により、第３の半導体層１０７及び不純物半導体層１０９を素子毎に分離し、第３の半導体層１１５（微結晶半導体層１１５ａ、混合層１１５ｂ、非晶質半導体を含む層１１５ｃ）、及び不純物半導体層１１７を形成する（図１４（Ｂ）を参照）。
【０１７８】
次に、酸化シリコン層１０５、第３の半導体層１１５、及び不純物半導体層１１７上に導電層１１１を形成する（図１４（Ｃ）参照）。
【０１７９】
次に、導電層１１１上にレジストマスク（図示せず。）を形成し、当該レジストマスクを用いて導電層１１１をエッチングして、ソース電極及びドレイン電極１３３を形成する（図１５（Ａ）参照）。
【０１８０】
次に、ソース電極及びドレイン電極１３３をマスクとして、不純物半導体層１１７をエッチングして、ソース領域及びドレイン領域１２７を形成する。また、非晶質半導体を含む層１１５ｃをエッチングして、凹部を有する非晶質半導体を含む層１２９ｃを形成する。こののち、レジストマスクを除去する（図１５（Ｂ）参照）。
【０１８１】
以上の工程により、薄膜トランジスタを作製することができる。
【０１８２】
なお、本実施の形態では、ソース電極及びドレイン電極１３３を形成した後、レジストマスクを除去せず非晶質半導体を含む層１１５ｃの一部をエッチングしたが、当該レジストマスクを除去した後、不純物半導体層１１７及び非晶質半導体を含む層１１５ｃの一部をエッチングしてもよい。当該エッチングより、ソース電極及びドレイン電極１３３を用いて不純物半導体層１１７をエッチングするため、ソース電極及びソース領域のそれぞれ端部が概略一致する。また、ドレイン電極及びドレイン領域のそれぞれ端部が概略一致する。
【０１８３】
なお、本実施の形態に示す第２の半導体層の代わりに、実施の形態３乃至実施の形態５の第２の半導体層の作製方法を適宜適用することができる。
【０１８４】
（実施の形態７）
本実施の形態では、実施の形態１乃至６と比較して、半導体層の積層構造の異なる逆スタガ型薄膜トランジスタの作製工程について、以下に示す。
【０１８５】
実施の形態１と同様に、図１６（Ａ）に示すように、基板１０１上にゲート電極１０３を形成する。次に、ゲート電極１０３を覆う窒素を含む絶縁層１０４を形成し、窒素を含む絶縁層１０４上に酸化シリコン層１０５を形成し、酸化シリコン層１０５上に第１の半導体層１０６を形成する。次に、第１の半導体層１０６上に非晶質半導体層１１０を形成する。
【０１８６】
本実施の形態では、第１の半導体層１０６として、厚さ２０〜２００ｎｍ、好ましくは３０〜１００ｎｍの微結晶半導体層を形成する。
【０１８７】
非晶質半導体層１１０としては、シリコンを含む堆積性気体と、水素とを用いたＣＶＤ法を用いて形成することができる。シリコンを含む堆積性気体に、ヘリウム、アルゴン、ネオン、クリプトン、キセノンから選ばれた一種または複数種の希ガス元素で希釈したＣＶＤ法により形成することができる。非晶質半導体層１１０は、シリコンを含む堆積性気体の流量の０倍以上５倍以下、好ましくは１倍以上３倍以下の流量の水素を用いることで形成できる。非晶質半導体層１１０は、３ＭＨｚから３０ＭＨｚ、代表的には１３．５６ＭＨｚ、２７．１２ＭＨｚのＨＦ帯の高周波電力、または３０ＭＨｚより大きく３００ＭＨｚ程度までのＶＨＦ帯の高周波電力、代表的には、６０ＭＨｚを印加することで行われる。
【０１８８】
また、非晶質半導体層１１０は、半導体ターゲットを、水素、または希ガスでスパッタリングして形成することができる。
【０１８９】
非晶質半導体層１１０としては、厚さ３０〜２００ｎｍ、好ましくは５０〜２００ｎｍのアモルファスシリコン層を形成することができる。
【０１９０】
微結晶半導体層で形成される第１の半導体層１０６上に、抵抗の高い非晶質半導体層１１０を設けることで、後に形成される薄膜トランジスタにおいて、リーク電流を低減することができる。また、薄膜トランジスタの印加電圧の高い（例えば１５Ｖ程度）表示装置、代表的には液晶表示装置において、非晶質半導体層１１０を厚く形成すると、耐圧が高くなり、薄膜トランジスタに高い電圧が印加されても、薄膜トランジスタの劣化を低減することができる。
【０１９１】
この後、実施の形態１または実施の形態６の工程により、図１６（Ｂ）に示すように、薄膜トランジスタを作製することができる。ここでは、実施の形態１と同様の工程により、酸化シリコン層１０５上にチャネル形成領域として機能する微結晶半導体層１１５ａが形成され、微結晶半導体層１１５ａ上に非晶質半導体層１３０が形成される。また、非晶質半導体層１３０上にソース領域及びドレイン領域１２７が形成され、ソース領域及びドレイン領域１２７上にソース電極及びドレイン電極１２５を形成される薄膜トランジスタを作製することができる。
【０１９２】
本実施の形態により形成される薄膜トランジスタは、結晶性の高い微結晶半導体層をチャネル形成領域とするため、オン電流及び電界効果移動度が高い。また、微結晶半導体層上に抵抗の高い非晶質半導体層を有することにより、オフ電流を低減することができる。このため、本実施の形態により、電気特性の良好な薄膜トランジスタを作製することができる。
【０１９３】
（実施の形態８）
本実施の形態では、チャネル長が１０μｍ以下と短い薄膜トランジスタにおいて、ソース領域及びドレイン領域の抵抗を低減することが可能な形態について、以下に示す。ここでは、実施の形態１及び実施の形態６を用いて説明するが、適宜他の実施の形態に適用可能である。
【０１９４】
不純物半導体層１０９を、リンが添加された微結晶シリコン、またはボロンが添加された微結晶シリコンで形成する場合は、図１（Ｃ）に示す混合層１０７ｂまたは非晶質半導体を含む層１０７ｃと、不純物半導体層１０９との間に、微結晶半導体層、代表的には微結晶シリコン層を形成する。また、実施の形態６に示す薄膜トランジスタでは、非晶質半導体層１１０及び不純物半導体層１０９の間に微結晶半導体層、代表的には微結晶シリコン層を形成する。このような構造により、不純物半導体層１０９の堆積初期に低密度層が形成されず、微結晶半導体層を種結晶として、不純物半導体層１０９を結晶成長させることが可能であるため、界面の特性を向上させることができる。この結果、不純物半導体層１０９と、混合層１０７ｂ、非晶質半導体を含む層１０７ｃ、または非晶質半導体層１１０との界面に生じる抵抗を低減することができる。この結果、薄膜トランジスタのソース領域、半導体層、及びドレイン領域を流れる電流量を増加させ、オン電流及び電界効果移動度の増加させることが可能となる。
【０１９５】
（実施の形態９）
本実施の形態では、実施の形態１乃至実施の形態８で示す薄膜トランジスタを用いることが可能な、素子基板、及び当該素子基板を有する表示装置について、以下に示す。表示装置としては、液晶表示装置、発光表示装置、電子ペーパー等があるが、上記実施の形態の薄膜トランジスタは他の表示装置の素子基板にも用いることができる。ここでは、上記実施の形態１で示す薄膜トランジスタを有する液晶表示装置、代表的には、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型の液晶表示装置について、図１７及び図１８を用いて説明する。
【０１９６】
図１７において、液晶表示装置の画素部の断面構造を示す。基板３０１上に、上記実施の形態で作製される薄膜トランジスタ３０３及び容量素子３０５が形成される。また、薄膜トランジスタ３０３上に形成される絶縁層３０８上に画素電極３０９が形成される。薄膜トランジスタ３０３のソース電極またはドレイン電極３０７と、画素電極３０９とは、絶縁層３０８に設けられる開口部において、接続される。画素電極３０９上には配向膜３１１が形成される。
【０１９７】
容量素子３０５は、薄膜トランジスタ３０３のゲート電極３０２と同時に形成される容量配線３０４と、ゲート絶縁層３０６と、画素電極３０９とで構成される。
【０１９８】
基板３０１から配向膜３１１までの積層体を素子基板３１３という。
【０１９９】
対向基板３２１には、薄膜トランジスタ３０３への光の入射を遮断する遮光層３２３と、着色層３２５とが形成される。また、遮光層３２３及び着色層３２５上に平坦化層３２７が形成される。平坦化層３２７上に対向電極３２９が形成され、対向電極３２９上に配向膜３３１が形成される。
【０２００】
なお、対向基板３２１上に、遮光層３２３、着色層３２５、及び平坦化層３２７により、カラーフィルタとして機能する。なお、遮光層３２３、平坦化層３２７の何れか一方、または両方は、対向基板３２１上に形成されていなくともよい。
【０２０１】
また、着色層は、可視光の波長範囲のうち、任意の波長範囲の光を優先的に透過させる機能を有する。通常は、赤色波長範囲の光、青色波長範囲の光、及び緑色波長範囲の光、それぞれを優先的に透過させる着色層を組み合わせて、カラーフィルタに用いることが多い。しかしながら、着色層の組み合わせに関しては、これに限られない。
【０２０２】
基板３０１及び対向基板３２１は、シール材（図示しない）で固定され、基板３０１、対向基板３２１、及びシール材の内側に液晶層３４３が充填される。また、基板３０１及び対向基板３２１の間隔を保つために、スペーサ３４１が設けられている。
【０２０３】
画素電極３０９、液晶層３４３、及び対向電極３２９が重なり合うことで、液晶素子が形成されている。
【０２０４】
図１８に、図１７とは異なる液晶表示装置を示す。ここでは、対向基板３２１側に着色層及び遮光層が形成されず、薄膜トランジスタ３０３が形成される基板３０１側に着色層及び遮光層が形成されることを特徴とする。
【０２０５】
図１８において、液晶表示装置の画素部の断面構造を示す。基板３０１上に、上記実施の形態で作製される薄膜トランジスタ３０３及び容量素子３０５が形成される。
【０２０６】
また、薄膜トランジスタ３０３上に形成される絶縁層３０８上に、遮光層３２３及び着色層３５１が形成される。また、遮光層３２３及び着色層３５１上には、着色層３５１に含まれる不純物が液晶層３４３に混入するのを防ぐために、保護層３５３が形成される。遮光層３２３及び着色層３５１、並びに保護層３５３上に、画素電極３０９が形成される。遮光層３２３は、各画素の薄膜トランジスタ３０３、特に薄膜トランジスタ３０３のチャネル形成領域に外光が入射されるのを防ぐために設けられる。このため、遮光層３２３は、薄膜トランジスタ３０３を覆うように設けられる。なお、図１８においては、遮光層３２３は、薄膜トランジスタ３０３及び画素電極３０９の間に設けられているが、基板３０１及び薄膜トランジスタ３０３の間に設けてもよい。さらには、薄膜トランジスタ３０３及び画素電極３０９の間と、基板３０１及び薄膜トランジスタ３０３の間とに設けてもよい。
【０２０７】
着色層３５１は、各画素毎に、任意の波長範囲の光（赤色、青色、または緑色）を優先的に透過させる層で形成すればよい。
【０２０８】
また、遮光層３２３及び着色層３５１は平坦化層としても機能するため、液晶層３４３の配向ムラを低減することができる。
【０２０９】
薄膜トランジスタ３０３のソース電極またはドレイン電極３０７と、画素電極３０９とは、絶縁層３０８、遮光層３２３、着色層３５１、及び保護層３５３に設けられる開口部において、接続される。画素電極３０９上には配向膜３１１が形成される。
【０２１０】
容量素子３０５は、薄膜トランジスタ３０３のゲート電極３０２と同時に形成される容量配線３０４と、ゲート絶縁層３０６と、画素電極３０９とで構成される。
【０２１１】
基板３０１から配向膜３１１までの積層体を素子基板３５５という。
【０２１２】
対向基板３２１には、絶縁層３２８が形成される。絶縁層３２８上に対向電極３２９が形成され、対向電極３２９上に配向膜３３１が形成される。なお、絶縁層３２８は設けなくともよい。
【０２１３】
画素電極３０９、液晶層３４３、及び対向電極３２９が重なり合うことで、液晶素子が形成されている。
【０２１４】
なお、ここでは、液晶表示装置として、ＶＡ型の液晶表示装置を示したが、これに限定されない。すなわち、実施の形態６に示す薄膜トランジスタを用いて形成した素子基板を、ＦＦＳ型の液晶表示装置、ＩＰＳ型の液晶表示装置、ＴＮ型の液晶表示装置又はその他の液晶表示装置に用いることができる。
【０２１５】
本実施の形態の液晶表示装置は、オン電流及び電解効果移動度が高くオフ電流が低い薄膜トランジスタを画素トランジスタとして用いているため、液晶表示装置の画質が良好（例えば、高コントラスト）の表示画質を高めることができる。また、薄膜トランジスタの大きさを小さくしても、薄膜トランジスタの電気特性が低減されないため、薄膜トランジスタの面積を小さくすることで、液晶表示装置の開口率を向上させることができる。または、画素の面積を小さくすることが可能であり、液晶表示装置の解像度を高めることができる。
【０２１６】
また、図１８に示す液晶表示装置は、遮光層３２３と、着色層３５１を薄膜トランジスタを有する基板上に形成する。このため、薄膜トランジスタを有する基板３０１と、対向基板３２１との位置合わせが容易となる。
【０２１７】
（実施の形態１０）
実施の形態９で示す素子基板３１３において、配向膜３１１を形成せず、発光素子を設けることにより、当該素子基板を発光表示装置や、発光装置に用いることができる。発光表示装置や発光装置は、発光素子として代表的には、エレクトロルミネッセンスを利用する発光素子がある。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって大別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２１８】
本実施の形態の発光表示装置及び発光装置は、オン電流及び電解効果移動度が高くオフ電流が低い薄膜トランジスタを画素トランジスタとして用いているため、画質が良好（例えば、高コントラスト）であり、且つ消費電力の低い発光表示装置及び発光装置を作製することができる。
【０２１９】
（実施の形態１１）
上記実施の形態に係る薄膜トランジスタを有する表示装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、電子ペーパー、デジタルカメラやデジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。特に、実施の形態９及び実施の形態１０で示したように、上記実施の形態に係る薄膜トランジスタを液晶表示装置、発光装置、電気泳動方式表示装置などに適用することにより、電子機器の表示部に用いることができる。以下に具体的に例示する。
【０２２０】
上記実施の形態に係る薄膜トランジスタを有する半導体装置は、電子ペーパーに適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、デジタルサイネージ、ＰＩＤ（Ｐｕｂｌｉｃ Ｉｎｆｏｍａｔｉｏｎ Ｄｉｓｐｌａｙ）、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図１９（Ａ）に示す。
【０２２１】
図１９（Ａ）は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、蝶番２７１１により一体になっており、開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０２２２】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１９（Ａ）では表示部２７０５）に文章を表示し、左側の表示部（図１９（Ａ）では表示部２７０７）に画像を表示することができる。
【０２２３】
また、図１９（Ａ）では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
【０２２４】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０２２５】
図１９（Ｂ）は、デジタルフォトフレーム２８００の一例を示している。例えば、デジタルフォトフレーム２８００は、筐体２８０１に表示部２８０３が組み込まれている。表示部２８０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０２２６】
なお、デジタルフォトフレーム２８００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部２８０３に表示させることができる。
【０２２７】
また、デジタルフォトフレーム２８００は、無線で情報を送受信出来る構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０２２８】
図１９（Ｃ）は、テレビジョン装置２９００の一例を示している。テレビジョン装置２９００は、筐体２９０１に表示部２９０３が組み込まれている。表示部２９０３により、映像を表示することが可能である。また、ここでは、スタンド２９０５により筐体２９０１を支持した構成を示している。表示部２９０３は、実施の形態９及び実施の形態１０に示した表示装置を適用することができる。
【０２２９】
テレビジョン装置２９００の操作は、筐体２９０１が備える操作スイッチや、別体のリモコン操作機により行うことができる。リモコン操作機が備える操作キーにより、チャンネルや音量の操作を行うことができ、表示部２９０３に表示される映像を操作することができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
【０２３０】
なお、テレビジョン装置２９００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して優先または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０２３１】
図１９（Ｄ）は、携帯電話機３０００の一例を示している。携帯電話機３０００は、筐体３００１に組み込まれた表示部３００２の他、操作ボタン３００３、３００７、外部接続ポート３００４、スピーカ３００５、マイク３００６などを備えている。表示部３００２には、実施の形態９及び実施の形態１０に示した表示装置を適用することができる。
【０２３２】
図１９（Ｄ）に示す携帯電話機３０００は、表示部３００２がタッチパネルになっており、指などの接触により、表示部３００２の表示内容を操作することができる。また、電話の発信、或いはメールの作成は、表示部３００２を指などで接触することにより行うことができる。
【０２３３】
表示部３００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
【０２３４】
例えば、電話の発信、或いはメールを作成する場合は、表示部３００２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部３００２の画面の大部分の領域にキーボードまたは番号ボタンを表示させることが好ましい。
【０２３５】
また、携帯電話機３０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機３０００の向き（縦または横）を判断して、表示部３００２の表示情報を自動的に切り替えるようにすることができる。
【０２３６】
また、画面モードの切り替えは、表示部３００２の接触、又は筐体３００１の操作ボタン３００７の操作により行われる。また、表示部３００２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替えることができる。
【０２３７】
また、入力モードにおいて、表示部３００２の光センサで検出される信号を検知し、表示部３００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
【０２３８】
表示部３００２は、イメージセンサとして機能させることもできる。例えば、表示部３００２を掌や指で触れることで、掌紋、指紋等をイメージセンサで撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【０２３９】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【技術分野】
【０００１】
本発明は、薄膜トランジスタの作製方法、及び該薄膜トランジスタを用いた表示装置に関する。
【背景技術】
【０００２】
電界効果トランジスタの一種として、絶縁表面を有する基板上に形成された半導体層にチャネル領域が形成される薄膜トランジスタが知られている。薄膜トランジスタに用いられる半導体層として、非晶質シリコン、微結晶シリコン及び多結晶シリコンを用いる技術が開示されている（特許文献１乃至５参照）。薄膜トランジスタの代表的な応用例は、液晶テレビジョン装置であり、表示画面を構成する各画素のスイッチングトランジスタとして実用化されている。
【０００３】
また、プラズマＣＶＤ装置の処理室内にシリコン含有ガス及び酸素含有ガスを導入し、これらのガスのプラズマを生成してシリコン酸化膜を形成した後、シリコン含有ガスの供給を停止し、反応室内に水素を導入して水素及び酸素のプラズマを生成して、シリコン酸化膜の欠陥を埋めることで良好なシリコン酸化膜を形成している。また、酸素含有ガスとして、酸素ガス、亜酸化窒素等を用いている（特許文献６参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−０５３２８３号公報
【特許文献２】特開平５−１２９６０８号公報
【特許文献３】特開２００５−０４９８３２号公報
【特許文献４】特開平７−１３１０３０号公報
【特許文献５】特開２００５−１９１５４６号公報
【特許文献６】特開平１１−２９３４７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の一態様は、酸化シリコン層上に結晶性の高い微結晶半導体層を形成することを課題とする。また、本発明の一形態は、電気特性が良好な薄膜トランジスタを、生産性高く作製する方法を提供することを課題とする。
【課題を解決するための手段】
【０００６】
基板上にゲート電極を形成し、ゲート電極上に、窒素を含む絶縁層を形成する。次に、窒素を含む絶縁層上に、シリコンを含む堆積性気体と、窒素を含む酸化気体と、水素とを用い、プラズマを発生させて、酸化シリコン層を形成する。次に、酸化シリコン層上に、シリコンまたはゲルマニウムを含む堆積性気体と、水素とを用い、プラズマを発生させて、微結晶半導体層を形成することを要旨とする。
【０００７】
基板上にゲート電極を形成し、ゲート電極上に、窒素を含む絶縁層を形成する。次に、窒素を含む絶縁層上に、シリコンを含む堆積性気体と、窒素を含む酸化気体と、水素とを用い、プラズマを発生させて、酸化シリコン層を形成する。次に、酸化シリコン層上に、シリコンまたはゲルマニウムを含む堆積性気体と、水素とを用い、プラズマを発生させて、厚さ３〜１０ｎｍ、好ましくは３〜５ｎｍの第１の半導体層を形成する。次に、シリコンを含む堆積性気体と、水素と、窒素を含む気体とを用い、プラズマを発生させて、第１の半導体層を種結晶として部分的に結晶成長させて、微結晶半導体で形成される複数の錐形状の凸部を有する第２の半導体層を形成する。次に、一導電型を付与する不純物元素が添加された半導体層（以下、不純物半導体層と示す。）を形成し、導電層を形成して、薄膜トランジスタを作製する。なお、第１の半導体層の原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを用いてもよい。
【０００８】
第１の半導体層としては微結晶半導体層を形成する。第１の半導体層及び第２の半導体層の積層体を第３の半導体層とし、第３の半導体層は、ゲート絶縁層に接する微結晶半導体層と、当該微結晶半導体層に接する混合層とを有する。さらに、混合層に接する非晶質半導体を含む層を有してもよい。なお、ゲート絶縁層に接する微結晶半導体層は、第１の半導体層と、第２の半導体層の堆積において、第１の半導体層を種結晶として結晶成長した微結晶半導体層とを含む。
【０００９】
第３の半導体層に含まれる微結晶半導体層は、薄膜トランジスタのチャネル形成領域として機能し、非晶質半導体を含む層は、高抵抗領域として機能する。不純物半導体層は、薄膜トランジスタのソース領域及びドレイン領域として機能し、導電層は配線として機能する。
【００１０】
ゲート絶縁膜の形成材料に、シリコンを含む堆積性気体と、窒素を含む酸化気体と、水素とを用いて酸化シリコン層を形成すると、窒素を含む酸化気体と水素が反応し、窒素と水が生成される。次に、シリコンを含む堆積気体と、生成された水が反応して、酸化シリコン及び水素が生成される。このため、生成される酸化シリコン層に含まれる窒素含有量を低減することができる。
【００１１】
酸化シリコン層に含まれる窒素量を低減することで、当該酸化シリコン層上に微結晶半導体層を形成する場合、微結晶半導体層の結晶化速度を高めると共に、結晶性を高めることが可能であるため、酸化シリコン層との界面からの結晶性の高い微結晶半導体層を形成することができる。
【発明の効果】
【００１２】
以上のことから、酸化シリコン層上に結晶性の高い微結晶半導体層を形成することができる。また、オン電流及び電界効果移動度が高い薄膜トランジスタを生産性高く作製することができる。さらには、オフ電流が低く、オン電流及び電界効果移動度が高い薄膜トランジスタを生産性高く作製することができる。
【図面の簡単な説明】
【００１３】
【図１】薄膜トランジスタの作製方法を説明する断面図である。
【図２】薄膜トランジスタの作製方法を説明する図である。
【図３】薄膜トランジスタの作製方法を説明する図である。
【図４】薄膜トランジスタの作製方法を説明する図である。
【図５】薄膜トランジスタの作製方法を説明する図である。
【図６】薄膜トランジスタの作製方法を説明する断面図である。
【図７】薄膜トランジスタを形成する工程を説明するタイムチャートの一例である。
【図８】薄膜トランジスタの作製方法に適用可能な多階調マスクを説明する図。
【図９】薄膜トランジスタの作製方法を説明する断面図である。
【図１０】薄膜トランジスタの作製工程に使用可能なＣＶＤ装置の一例を示す図である。
【図１１】薄膜トランジスタを形成する工程を説明するタイムチャートの一例である。
【図１２】薄膜トランジスタを形成する工程を説明するタイムチャートの一例である。
【図１３】薄膜トランジスタを形成する工程を説明するタイムチャートの一例である。
【図１４】薄膜トランジスタの作製方法を説明する断面図である。
【図１５】薄膜トランジスタの作製方法を説明する断面図である。
【図１６】薄膜トランジスタの作製方法を説明する断面図である。
【図１７】表示装置を説明する断面図である。
【図１８】表示装置を説明する断面図である。
【図１９】薄膜トランジスタを適用した電子機器である。
【図２０】薄膜トランジスタの作製方法を説明する図である。
【発明を実施するための形態】
【００１４】
以下、実施の形態について、図面を用いて詳細に説明する。但し、開示される発明は以下の説明に限定されず、開示される発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、開示される発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００１５】
（実施の形態１）
本実施の形態では、薄膜トランジスタの作製方法について、図１乃至図９を用いて示す。薄膜トランジスタは、ｐ型よりもｎ型の方が、キャリアの移動度が高い。また、同一の基板上に形成する薄膜トランジスタを全て同じ極性に統一すると、工程数を抑えることができ、好ましい。そのため、本実施の形態では、ｎ型の薄膜トランジスタの作製方法について説明する。
【００１６】
基板１０１上にゲート電極１０３を形成する。次に、ゲート電極１０３を覆う窒素を含む絶縁層１０４を形成し、窒素を含む絶縁層１０４上に酸化シリコン層１０５を形成する。（図１（Ａ）を参照）。
【００１７】
基板１０１としては、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁層を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。
【００１８】
ゲート電極１０３は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体層やＡｇＰｄＣｕ合金を用いてもよい。
【００１９】
ゲート電極１０３は、基板１０１上に、スパッタリング法または真空蒸着法を用いて上記した材料を用いた導電層を形成し、該導電層上にフォトリソグラフィ法またはインクジェット法等によりマスクを形成し、該マスクを用いて導電層をエッチングして形成することができる。フォトリソグラフィ工程においては、レジストを基板全面に塗布してもよいが、レジストマスクを形成する領域に印刷法によりレジストを印刷した後、露光することで、レジストを節約することが可能であり、コスト削減が可能である。
【００２０】
また、銀、金または銅等の導電性ナノペーストをインクジェット法により基板上に吐出し、焼成することで形成することもできる。なお、ゲート電極１０３と、基板１０１との密着性向上及び下地への拡散を防ぐバリアメタルとして、上記の金属材料の窒化物層を、基板１０１と、ゲート電極１０３との間に設けてもよい。ここでは、基板１０１上に導電層を形成し、フォトマスクを用いて形成したレジストマスクによりエッチングする。
【００２１】
なお、ゲート電極１０３の側面は、テーパー形状とすることが好ましい。ゲート電極１０３上には、後の工程で半導体層及び配線層を形成するので、段差の箇所における配線切れ防止のためである。ゲート電極１０３の側面をテーパー形状にするためには、レジストマスクを後退させつつエッチングを行えばよい。
【００２２】
また、ゲート電極１０３を形成する工程によりゲート配線（走査線）及び容量配線も同時に形成することができる。なお、走査線とは画素を選択する配線をいい、容量配線とは画素の保持容量の一方の電極に接続された配線をいう。ただし、これに限定されず、ゲート配線及び容量配線の一方または双方と、ゲート電極１０３とは別に設けてもよい。
【００２３】
窒素を含む絶縁層１０４は、窒化シリコン層、酸化窒化シリコン層または窒化酸化シリコン層を単層でまたは積層して形成することができる。窒素を含む絶縁層１０４を形成することで、基板からの不純物、特にアルカリ金属イオンが後に形成される微結晶半導体層に混入することを防ぐことが可能であり、薄膜トランジスタのしきい値電圧の変動を低減することができる。
【００２４】
窒素を含む絶縁層１０４は、ＣＶＤ法またはスパッタリング法等を用いて形成することができる。ＣＶＤ法で窒素を含む絶縁層１０４を形成する場合は、３ＭＨｚから３０ＭＨｚ、代表的には１３．５６ＭＨｚ、２７．１２ＭＨｚのＨＦ帯の高周波電力、または３０ＭＨｚより大きく３００ＭＨｚ程度までのＶＨＦ帯の高周波電力、代表的には、６０ＭＨｚを印加することで行われる。また、窒素を含む絶縁層１０４は、高周波数（１ＧＨｚ以上）のマイクロ波プラズマＣＶＤ装置を用いて形成してもよい。マイクロ波プラズマＣＶＤ装置を用いて高い周波数により窒素を含む絶縁層１０４を形成すると、ゲート電極と、ドレイン電極及びソース電極との間の耐圧を向上させることができるため、信頼性の高い薄膜トランジスタを得ることができる。
【００２５】
酸化シリコン層１０５は、ゲート絶縁膜の形成材料に、シリコンを含む堆積性気体と、窒素を含む酸化気体と、水素とを用いたＣＶＤ法を用いて形成することができる。酸化シリコン層１０５は、３ＭＨｚから３０ＭＨｚ、代表的には１３．５６ＭＨｚ、２７．１２ＭＨｚのＨＦ帯の高周波電力、または３０ＭＨｚより大きく３００ＭＨｚ程度までのＶＨＦ帯の高周波電力、代表的には、６０ＭＨｚを印加することで行われる。また、酸化シリコン層１０５は、高周波数（１ＧＨｚ以上）のマイクロ波プラズマＣＶＤ装置を用いて形成してもよい。マイクロ波プラズマＣＶＤ装置を用いて高い周波数により酸化シリコン層１０５を形成すると、ゲート電極と、ドレイン電極及びソース電極との間の耐圧を向上させることができるため、信頼性の高い薄膜トランジスタを得ることができる。
【００２６】
酸化シリコン層１０５は、窒素を含む絶縁層１０４から後に形成される第１の半導体層１０６に窒素が混入しにくい厚さで形成する。または、酸化シリコン層１０５は、酸化シリコン層を形成する際、プラズマ中のラジカルのエッチングにより窒素を含む絶縁層１０４から脱離する窒素の濃度が低くなる厚さで形成する。このような厚さとしては、５ｎｍ以上が好ましい。
【００２７】
シリコンを含む堆積性気体の代表例としては、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＦ４等がある。
【００２８】
酸化シリコン層１０５の原料として、シリコンを含む堆積性気体と、酸素または水を用いると、シリコンを含む堆積気体の反応性が高いため、プラズマＣＶＤ装置の反応室または配管の間で混合すると反応してしまい、酸化シリコンのパーティクルが発生してしまう。酸化シリコン層１０５の原料として、シリコンを含む堆積性気体と、窒素を含む酸化気体、代表的には亜窒化酸素（Ｎ２Ｏ）を用いると、混合しただけでは反応せず、プラズマ中でシリコンを含む堆積気体と反応するため、反応室内の基板上に酸化シリコン層を堆積することができる。
【００２９】
しかしながら、酸化シリコン層の原料として、水素を用いず、シリコンを含む堆積性気体及び窒素を含む酸化気体のみを用いると、窒素が酸化シリコン層に混入してしまう。当該窒素は、後に形成される微結晶半導体層の堆積中の水素ラジカルによって、エッチングされてしまい、堆積する微結晶半導体層に混入してしまう。
【００３０】
そこで、酸化シリコン層の原料として、シリコンを含む堆積性気体及び窒素を含む酸化気体と共に、水素を用いると、数式１に示すように、窒素を含む酸化気体、代表的には亜窒化酸素と水素とが反応して、窒素及び水が生成される。
【００３１】
Ｎ２Ｏ＋Ｈ２→Ｎ２＋Ｈ２Ｏ・・・（数１）
【００３２】
次に、生成された水とシリコンを含む堆積性気体、ここではシランをプラズマ中で反応させることで、数式２に示すように、基板上に窒素含有量の少ない酸化シリコン層を形成することができる。
【００３３】
２Ｈ２Ｏ＋ＳｉＨ４→ＳｉＯ２＋４Ｈ２・・・（数２）
【００３４】
また、酸化シリコン層の原料として、水素を用いることで、プラズマ中で水素ラジカルが多く発生し、水素ラジカルによりエッチングされながら酸化シリコンが堆積するため、緻密で硬度の高い酸化シリコン層を形成することができる。このため、後に第１の半導体層１０７を形成する際に、水素ラジカルのエッチングによる原子の脱離が少なくなるため、不純物の少ない第１の半導体層１０７を形成することができる。
【００３５】
次に、酸化シリコン層１０５上に第１の半導体層１０６を形成する（図１（Ｂ）参照）。第１の半導体層１０６は、微結晶半導体層を用いて形成し、代表的には微結晶シリコン層、微結晶ゲルマニウム層、微結晶シリコンゲルマニウム層を形成する。第１の半導体層１０６は、含有窒素量が低減された酸化シリコン層１０５上に形成するため、結晶成長速度を高めると共に、酸化シリコン層１０５界面からの結晶性を高めた第１の半導体層を形成することができる。
【００３６】
第１の半導体層１０６の厚さは、厚さ３〜１０ｎｍ、好ましくは３〜５ｎｍと薄くすることで、後に形成される第２の半導体層において、微結晶半導体で形成される複数の針状の凸部の長さを制御することができる。
【００３７】
第１の半導体層１０６は、プラズマＣＶＤ装置の処理室内において、シリコンまたはゲルマニウムを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスとを混合し、グロー放電プラズマにより形成する。シリコンまたはゲルマニウムを含む堆積性気体の流量に対して、水素の流量を１０〜２０００倍、好ましくは１０〜２００倍に希釈して、微結晶シリコン、微結晶シリコンゲルマニウム、微結晶ゲルマニウム等を形成する。
【００３８】
シリコンまたはゲルマニウムを含む堆積性気体の代表例としては、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＦ４、ＧｅＨ４、Ｇｅ２Ｈ６等がある。希ガスとしては、ヘリウム、アルゴン、ネオン、クリプトン、及びキセノンの一または複数を用いる。
【００３９】
また、第１の半導体層１０６の原料ガスとして、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを用いることで、プラズマが安定し、シリコンまたはゲルマニウムを含む堆積性気体、及び水素の解離が促進され、活性種の量が増加する。このため、活性種同士の反応が促進され、第１の半導体層の成膜速度が高まる。また、成膜速度が高まると、第１の半導体層１０６が堆積する際に、処理室内の不純物が取り込まれにくくなるため、第１の半導体層１０６に含まれる不純物量が低減し、第１の半導体層１０６の結晶性が高まる。このため、薄膜トランジスタのオン電流及び電界効果移動度が高まると共に、薄膜トランジスタの生産性を高めることができる。
【００４０】
また、第１の半導体層１０６を形成する際の、グロー放電プラズマの生成は、３ＭＨｚから３０ＭＨｚ、代表的には１３．５６ＭＨｚ、２７．１２ＭＨｚのＨＦ帯の高周波電力、または３０ＭＨｚより大きく３００ＭＨｚ程度までのＶＨＦ帯の高周波電力、代表的には、６０ＭＨｚを印加することで行われる。また、１ＧＨｚ以上のマイクロ波の高周波電力を印加することで行われる。なお、ＶＨＦ帯やマイクロ波の高周波電力を用いることで、成膜速度を高めることが可能である。更には、ＨＦ帯の高周波電力と、ＶＨＦ帯の高周波電力を重畳させることで、大面積基板においてもプラズマのムラを低減し、均一性を高めることができると共に、成膜速度を高めることができる。
【００４１】
なお、第１の半導体層１０６を形成する前に、ＣＶＤ装置の処理室内を減圧しながら、シリコンまたはゲルマニウムを含む堆積性気体を導入して、処理室内の不純物元素を除去することができる。または、水素を導入して、処理室内の不純物元素を除去することができる。または、シリコンまたはゲルマニウムを含む堆積性気体、及び水素を導入して、処理室内の不純物元素を除去することができる。第１の半導体層１０６を形成する前に、処理室内の不純物元素を除去することで、後に形成される薄膜トランジスタの第１の酸化シリコン層１０５及び第１の半導体層１０６の界面における不純物元素を低減することが可能であり、薄膜トランジスタの電気特性を向上させることができる。
【００４２】
ここで、第１の半導体層１０６として微結晶シリコン層を形成する際の下地層が、微結晶シリコン層の結晶性に与える影響について、以下に示す。
【００４３】
古典分子動力学計算により、不純物元素（Ｎ原子またはＯ原子）を含む場合のＳｉの結晶化過程の解析を行った。なお、古典分子動力学法では、原子間相互作用を特徴づける経験的ポテンシャルを定義することで、各原子に働く力を評価する。各原子に古典的力学法則を適用し、ニュートンの運動方程式を数値的に解くことにより、各原子の運動（時間発展）を決定論的に追跡できる。
【００４４】
ここでは、ａ−Ｓｉ層中にＳｉの結晶核が生じた後の、Ｓｉの結晶成長の様子を調べるために、図２のように、ａ−Ｓｉ層中に不純物を含まない場合と、不純物元素（Ｎ原子、Ｏ原子）を含む場合の計算モデルを示す。
【００４５】
図２（Ａ）には、不純物元素を含まないａ−Ｓｉに結晶核１４１が生じ、当該結晶核１４１から面方位（１００）の単結晶シリコンが成長するモデルを示す。
【００４６】
また、図２（Ｂ）には、不純物元素として０．５ａｔｏｍ％、約２．５×１０２０ｃｍ−３のＮ原子１４５を含むａ−Ｓｉに結晶核１４１が生じ、当該結晶核１４１から面方位（１００）の単結晶シリコンが成長するモデルを示す。
【００４７】
図２（Ｃ）には、不純物として０．５ａｔｏｍ％、約２．５×１０２０ｃｍ−３のＯ原子１４７を含むａ−Ｓｉに結晶核１４１が生じ、当該結晶核１４１から面方位（１００）の単結晶シリコンが成長するモデルを作成した。
【００４８】
図２に示す上記の３つの計算モデルにおいて、１０２５℃で古典分子動力学シミュレーションを行った。
【００４９】
図２（Ａ）のシミュレーションによる構造変化の様子を図３に示す。具体的には０秒におけるモデルを図３（Ａ）に示し、１０２５℃で０．５ｎ秒におけるモデルを図３（Ｂ）に示し、１０２５℃で１ｎ秒におけるモデルを図３（Ｃ）に示す。
【００５０】
図２（Ｂ）のシミュレーションによる構造変化の様子を図４に示す。具体的には０秒におけるモデルを図４（Ａ）に示し、１０２５℃で１ｎ秒におけるモデルを図４（Ｂ）に示し、１０２５℃で２ｎ秒におけるモデルを図４（Ｃ）に示す。
【００５１】
図２（Ｃ）のシミュレーションによる構造変化の様子を図５に示す。具体的には０秒におけるモデルを図５（Ａ）に示し、１０２５℃で０．５ｎ秒におけるモデルを図５（Ｂ）に示し、１０２５℃で１ｎ秒におけるモデルを図５（Ｃ）に示す。
【００５２】
また、各計算モデルのＳｉの結晶成長速度を表１に示す。
【００５３】
【表１】
【００５４】
図３（Ａ）に示す結晶核１４１が、図３（Ｂ）に示す単結晶シリコンの成長領域１５１ａ、図３（Ｃ）に示す単結晶シリコンの成長領域１５１ｂへと、成長領域が広がっていることより、ａ−Ｓｉ層中に不純物元素を含まない場合は、Ｓｉ１４３が結晶成長していることがわかる。
【００５５】
しかしながら、ａ−Ｓｉ層中にＮ原子が含まれる場合、図４（Ａ）に示す結晶核１４１が、図４（Ｂ）に示す単結晶シリコンの成長領域１５３ａ、図４（Ｃ）に示す単結晶シリコンの成長領域１５３ｂへと、成長領域が広がっているが、図３に示す不純物元素を含まない場合と比較して、結晶成長領域が狭く、結晶成長速度が遅いことが分かる。また、図４（Ｂ）及び図４（Ｃ）に示すように、ａ−Ｓｉ層中にＮ原子１４５があると結晶成長が阻害され、Ｎ原子１４５は単結晶シリコンの成長領域１５３ａ、１５３ｂに取り込まれず、結晶粒界付近に存在していることがわかる。
【００５６】
また、ａ−Ｓｉ層中にＯ原子１４７を有する場合は、図５（Ａ）に示す結晶核１４１が、図５（Ｂ）に示す単結晶シリコンの成長領域１５５ａ、図５（Ｃ）に示す単結晶シリコンの成長領域１５５ｂへと、成長領域が広がっているが、図３に示す不純物元素を含まない場合と比較して、結晶成長領域が狭く、結晶成長速度は遅くなる。しかしながら、図４に示すＮ原子１４５を含む場合と比較して、結晶成長領域が広く、結晶成長速度は速い。さらには、図５（Ｃ）に示すように、Ｏ原子１４７は単結晶シリコンの成長領域１５５ｂに取り込まれており、膜全体における結晶性は比較的良いことがわかる。よって、膜中に含まれるＯ濃度はある程度高くても、Ｓｉの結晶性にはあまり影響しないが、Ｎ濃度が高いとＳｉの結晶性が低くなると考えられる。
【００５７】
次に、単結晶シリコンとＳｉＮとＳｉＯ２それぞれにおけるＳｉ−ＳｉとＳｉ−ＮとＳｉ−Ｏの結合距離を表２に示す。
【００５８】
【表２】
【００５９】
各計算モデルの局所的構造を２次元的に描いた模式図を図２０に示す。図２０（Ａ）は、図３（Ｃ）に示す単結晶シリコンの模式図であり、図２０（Ｂ）は図４（Ｃ）に示すシリコン中にＮ原子を有する領域の模式図であり、図２０（Ｃ）は図５（Ｃ）においてシリコン中にＯ原子を有する領域の模式図である。
【００６０】
単結晶シリコン中において、Ｎ原子もＯ原子も格子間不純物となるが、Ｎ原子は３配位で、Ｓｉ−Ｎ結合距離はＳｉ−Ｏ結合距離より長く、Ｓｉ中で歪みを生じやすい。このため、Ｎ原子は、Ｏ原子よりシリコンの結晶化を抑制すると考えられる。一方、Ｏ原子は２配位であり、且つＳｉ−Ｏ結合距離はＳｉ−Ｎ結合距離よりも短いため、Ｓｉ−Ｓｉ結合の間に割り込みやすく、Ｓｉ−Ｏ−Ｓｉとなっても比較的歪みが小さい。図２０（Ｄ）は、＜１１１＞構造の単結晶シリコン中のＳｉ−Ｓｉ結合において、不純物であるＯ原子が結合している図である。不純物Ｏ原子は単結晶シリコンにおいて格子間位置を占め、＜１１１＞Ｓｉ−Ｓｉ結合の間に割り込む形になっている。
【００６１】
以上のことから、配位数と、Ｓｉとの結合距離に起因する歪みが原因となり、Ｏ原子の格子間不純物よりのＮ原子の方が、シリコンの結晶性を低減すると考えられる。
【００６２】
これらのことから、微結晶半導体層の下地層を本実施の形態のように、シリコンを含む堆積性気体と、窒素を含む酸化気体と、水素とを用いて、窒素含有量の低い酸化シリコン層を形成することで、微結晶半導体層の結晶性を高めることができる。
【００６３】
次に、図１（Ｃ）に示すように、第１の半導体層１０６上に第２の半導体層を堆積して、第１の半導体層１０６及び第２の半導体層で積層される第３の半導体層１０７を形成する。また、第３の半導体層１０７上に不純物半導体層１０９を形成し、不純物半導体層１０９上に導電層１１１を形成し、導電層１１１上にレジストマスク１１３を形成する。
【００６４】
ここでは、第１の半導体層１０６を種結晶として、部分的に結晶成長させる条件で第２の半導体層を形成する。なお、プラズマＣＶＤ装置の処理室内において、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、窒素を含む気体とを混合し、グロー放電プラズマにより形成する。窒素を含む気体としては、アンモニア、窒素、フッ化窒素、塩化窒素等があるが、これに限定されず窒素を有する気体であればよい。
【００６５】
このとき、シリコンまたはゲルマニウムを含む堆積性気体と、水素との流量比は、第１の半導体層１０６と同様に微結晶半導体層を形成する流量比を用い、原料ガスに窒素を含む気体を用いることで、第１の半導体層１０６の成膜条件よりも、結晶成長を低減する条件とすることができる。
【００６６】
ここでは、微結晶半導体層を形成する条件の代表例は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量が１０〜２０００倍、好ましくは５０〜２００倍である。
【００６７】
また、第２の半導体層の原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを導入し、成膜速度を高めることができる。
【００６８】
なお、第２の半導体層の原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを導入する場合は、第２の半導体層の結晶性が上昇してしまい、薄膜トランジスタのオフ電流が高くなるため、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、窒素を含む気体との混合比を制御することが好ましい。代表的には、非晶質性を高める条件である水素に対するシリコンまたはゲルマニウムを含む堆積性気体を増やす条件とすることで、混合層１０７ｂ、及び非晶質半導体を含む層１０７ｃの結晶性と非晶質性を制御することが可能である。
【００６９】
第２の半導体層の堆積初期においては、第１の半導体層１０６を種結晶として、第１の半導体層１０６上に微結晶半導体層が堆積される（堆積初期）。この後、部分的に、結晶成長が抑制され、錐形状の微結晶半導体領域が成長する（堆積中期）。さらに、錐形状の微結晶半導体領域の結晶成長が抑制され、非晶質半導体を含む層が形成される（堆積後期）。
【００７０】
このことから、図１（Ｃ）及び図６（Ａ）に示す第３の半導体層１０７において、酸化シリコン層１０５に接する微結晶半導体層１０７ａが、第１の半導体層１０６及び、第２の半導体層の堆積初期に形成される微結晶半導体層に相当する。
【００７１】
また、図１（Ｃ）及び図６（Ａ）に示す第３の半導体層１０７において、混合層１０７ｂは、第２の半導体層の堆積中期に形成される錐状の微結晶半導体領域１０８ａ、及びその間を充填する非晶質半導体領域１０８ｂに相当する。
【００７２】
また、図１（Ｃ）及び図６（Ａ）に示す第３の半導体層１０７において、非晶質半導体を含む層１０７ｃは、第２の半導体層の堆積後期に形成される非晶質半導体を含む層に相当する。
【００７３】
微結晶半導体層１０７ａは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体で形成される。微結晶半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、結晶粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは、２０ｎｍ以上５０ｎｍ以下の柱状結晶または針状結晶が基板表面に対して法線方向に成長している。このため、柱状結晶または針状結晶の界面には、結晶粒界が形成される場合もある。
【００７４】
微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、ネオン、クリプトン、キセノンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体が得られる。このような微結晶半導体に関する記述は、例えば、米国特許４，４０９，１３４号で開示されている。
【００７５】
非晶質半導体を含む層１０７ｃは、欠陥が少なく秩序性の高い非晶質構造を有する。また、非晶質半導体を含む層１０７ｃは、窒素、ＮＨ基、またはＮＨ２基を有する。このときの、窒素の濃度は、１×１０２０ｃｍ−３乃至１×１０２１ｃｍ−３、好ましくは２×１０２０ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下である。さらには、非晶質構造に加え、粒径が１ｎｍ以上１０ｎｍ以下、好ましくは１ｎｍ以上５ｎｍ以下の結晶粒を含む場合もある。ここでの非晶質半導体を含む層は、シリコンまたはゲルマニウムを含む堆積性気体と、水素との流量比が、第１の半導体層１０６と同様に微結晶半導体層を形成する条件を用い、原料ガスに窒素を含む気体を用いることで形成できる。ここでの非晶質半導体を含む層とは、ＣＰＭや低温ＬＰで測定すると、Ｕｒｂａｃｈ端のエネルギーが小さく、また、バンドギャップにおける準位のテール（裾）の傾きが急峻である半導体層である。即ち、欠陥が少なく、秩序性が高い半導体層である。このような非晶質半導体を含む層は、電子帯のバンド端における準位のテール（裾）の傾きが急峻であるため、バンドギャップが広くなり、トンネル電流が流れにくくなる。この結果、薄膜トランジスタのオフ電流を低減することができる。
【００７６】
なお、非晶質半導体を含む層１０７ｃの非晶質半導体とは、代表的にはアモルファスシリコンである。
【００７７】
図６（Ａ）に示すように、混合層１０７ｂは、微結晶半導体層１０７ａ及び非晶質半導体を含む層１０７ｃの間に設けられる。また、混合層１０７ｂは、微結晶半導体領域１０８ａ、及び当該微結晶半導体領域１０８ａの間に充填される非晶質半導体領域１０８ｂを有する。具体的には、微結晶半導体層１０７ａから凸状に伸びた微結晶半導体領域１０８ａと、非晶質半導体を含む層１０７ｃと同様の半導体で形成される非晶質半導体領域１０８ｂとで形成される。
【００７８】
非晶質半導体を含む層１０７ｃを、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体層で形成することで、薄膜トランジスタのオフ電流を低減することができる。また、混合層１０７ｂにおいて、錐形状の微結晶半導体領域１０８ａを有するため、縦方向（膜厚方向）における抵抗、即ち、混合層１０７ｂと、ソース領域またはドレイン領域との間の抵抗を下げることが可能であり、薄膜トランジスタのオン電流を高めることが可能である。
【００７９】
なお、混合層１０７ｂに含まれる微結晶半導体領域１０８ａは微結晶半導体層１０７ａと概略同質の半導体であり、また、混合層１０７ｂに含まれる非晶質半導体領域１０８ｂは非晶質半導体を含む層１０７ｃと概略同質の半導体である。このため、微結晶半導体層と、非晶質半導体を含む層の界面が、混合層１０７ｂにおける微結晶半導体領域１０８ａ及び非晶質半導体領域１０８ｂの界面に相当するため、微結晶半導体層と、非晶質半導体を含む層の界面が凹凸状であるともいえる。
【００８０】
また、図６（Ｂ）に示すように、混合層１０７ｂは、微結晶半導体層１０７ａ及び不純物半導体層１０９の間に設けられ、混合層１０７ｂと不純物半導体層１０９との間に、非晶質半導体を含む層１０７ｃが形成されない構成となる場合がある。このような場合は、図６（Ｂ）に示す構造においては、非晶質半導体領域１０８ｂに対する微結晶半導体領域１０８ａの割合が低いことが好ましい。この結果、薄膜トランジスタのオフ電流を低減することができる。また、混合層１０７ｂにおいて、縦方向（膜厚方向）における抵抗、即ち、第３の半導体層１０７と、ソース領域またはドレイン領域との間の抵抗を下げることが可能であり、薄膜トランジスタのオン電流を高めることが可能である。
【００８１】
微結晶半導体領域１０８ａは、酸化シリコン層１０５から非晶質半導体を含む層１０７ｃへ向けて、先端が狭まる凸状の微結晶半導体である。なお、酸化シリコン層１０５から非晶質半導体を含む層１０７ｃへ向けて幅が広がる凸の微結晶半導体であってもよい。
【００８２】
混合層１０７ｂにおいては、微結晶半導体領域１０８ａは、酸化シリコン層１０５から非晶質半導体を含む層１０７ｃへ向けて、先端が狭まる凸状の結晶粒の場合は、微結晶半導体層１０７ａ側のほうが、非晶質半導体を含む層１０７ｃ側と比較して、微結晶半導体領域の割合が高い。これは、微結晶半導体層１０７ａの表面から、微結晶半導体領域１０８ａが膜厚方向に成長するが、原料ガスに窒素を含むガスを含ませる、または原料ガスに窒素を含むガスを含ませつつ、微結晶半導体膜の成膜条件よりシランに対する水素の流量を低減すると、微結晶半導体領域１０８ａの結晶粒の成長が抑制され、錐状の結晶粒となるとともに、やがて非晶質半導体を含む層のみが堆積するためである。
【００８３】
また、混合層１０７ｂは、窒素、代表的にはＮＨ基、またはＮＨ２基を有する。これは、微結晶半導体領域１０８ａに含まれる結晶粒の界面、微結晶半導体領域１０８ａと非晶質半導体領域１０８ｂとの界面において、窒素、代表的にはＮＨ基またはＮＨ２基が、シリコン原子のダングリングボンドと結合すると、欠陥が低減するためである。このため、窒素を１×１０２０ｃｍ−３乃至１×１０２１ｃｍ−３、好ましくは２×１０２０ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下とすることで、シリコン原子のダングリングボンドを窒素、好ましくはＮＨ基で架橋しやすくなり、キャリアが流れやすくなる。または、上記した界面における半導体原子のダングリングボンドがＮＨ２基で終端されて、欠陥準位が消失する。この結果、オン状態でソース電極及びドレイン電極の間に電圧が印加されたときの縦方向（厚さ方向）の抵抗が低減する。即ち、薄膜トランジスタの電界効果移動度とオン電流が増加する。
【００８４】
また、混合層１０７ｂの酸素濃度を低減することにより、微結晶半導体領域１０８ａと非晶質半導体領域１０８ｂとの界面や、微結晶半導体領域１０８ａの界面におけるキャリアの移動を阻害する結合を低減することができる。
【００８５】
なお、ここでは、微結晶半導体層１０７ａは、概略厚さが等しい領域をいう。また、微結晶半導体層１０７ａと混合層１０７ｂとの界面は、微結晶半導体領域１０８ａと非晶質半導体領域１０８ｂとの界面における平坦部において、酸化シリコン層１０５に最も近い領域を延長した領域をいう。なお、微結晶半導体層１０７ａと混合層１０７ｂとの間に示す直線状の破線、及び混合層１０７ｂと非晶質半導体を含む層１０７ｃとの間に示す直線状の破線は、それぞれの界面を示すために表したものであり、実際には、微結晶半導体層１０７ａと混合層１０７ｂとの界面、及び混合層１０７ｂと非晶質半導体を含む層１０７ｃとの界面は不明瞭となる。
【００８６】
微結晶半導体層１０７ａ及び混合層１０７ｂの厚さの合計、即ち、酸化シリコン層１０５の界面から、混合層１０７ｂの凸部の先端の距離は、３ｎｍ以上８０ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下とすることで、薄膜トランジスタのオフ電流を低減できる。
【００８７】
また、第２の半導体層の原料ガスとして、シリコンまたはゲルマニウムを含む堆積性気体と、水素と共に、窒素を含む気体を用いることで、混合層１０７ｂ、及び非晶質半導体を含む層１０７ｃの結晶性と非晶質性を制御することが可能である。
【００８８】
次に、第３の半導体層１０７上に不純物半導体層１０９を形成する。不純物半導体層１０９は、プラズマＣＶＤ装置の処理室内において、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、フォスフィン（水素希釈またはシラン希釈）とを混合し、グロー放電プラズマにより形成する。シリコンまたはゲルマニウムを含む堆積性気体を水素で希釈して、リンが添加されたアモルファスシリコン、リンが添加された微結晶シリコン、リンが添加されたアモルファスシリコンゲルマニウム、リンが添加された微結晶シリコンゲルマニウム、リンが添加されたアモルファスゲルマニウム、リンが添加された微結晶ゲルマニウム等を形成する。
【００８９】
また、不純物半導体層１０９の原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを導入し、成膜速度を高めることができる。
【００９０】
なお、第３の半導体層１０７と、後に形成されるソース電極及びドレイン電極１２５とがオーミックコンタクトをする場合は、不純物半導体層１０９を形成しなくともよい。
【００９１】
窒素を含む絶縁層１０４の形成から不純物半導体層の形成までについて、図７に示すタイムチャートを参照して以下に説明する。
【００９２】
まず、ゲート電極１０３が形成された基板を、実施の形態２に示すＣＶＤ装置の処理室２４１内にて加熱しつつ、窒素を含む絶縁層として窒化シリコン層を形成するために、窒化シリコンの堆積に用いる材料ガスを処理室２４１内に導入する（図７の予備処理２０１）。ここでは、一例として、ＳｉＨ４の流量を４０ｓｃｃｍ、Ｈ２の流量を５００ｓｃｃｍ、Ｎ２の流量を５５０ｓｃｃｍ、ＮＨ３の流量を１４０ｓｃｃｍとして材料ガスを導入して安定させ、処理室内の圧力を１００Ｐａ、基板の温度を２８０℃とし、３７０Ｗの出力によりプラズマ放電を行うことで、約１１０ｎｍの窒化シリコン層を形成する。なお、窒化シリコン層の原料ガスは、ＳｉＨ４のほかに、少なくともＮＨ３またはＮ２を用いればよい。
【００９３】
その後、ＳｉＨ４の供給のみを停止して数秒後（ここでは、５秒）にプラズマの放電を停止させる（図７のＳｉＮ形成２０３）。これは、処理室内にＳｉＨ４が存在する状態でプラズマの放電を停止させると、シリコンを主成分とする粒状物又は粉状物が形成され、歩留まりを低下させる原因となるためである。
【００９４】
次に、窒化シリコン層の堆積に用いた材料ガスを排気し、酸化シリコン層の堆積に用いる材料ガスを処理室２４１内に導入する（図７のガス置換２０５）。ここでは、一例として、ＳｉＨ４の流量を１０ｓｃｃｍ、Ｎ２Ｏの流量を８００ｓｃｃｍ、Ｈ２の流量を１５００ｓｃｃｍ、とし、材料ガスを導入して安定させ、処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃として５０Ｗの出力によりプラズマ放電を行うことで、約１１０ｎｍの酸化シリコン層を形成する。その後、窒化シリコン層と同様に、ＳｉＨ４の供給のみを停止し、その数秒後（ここでは、５秒）にプラズマの放電を停止させる（図７のＳｉＯ２形成２０７）。
【００９５】
上記の工程により、窒素含有量を低減した酸化シリコン層１０５を形成することができる。酸化シリコン層１０５の形成後、基板１０１を処理室２４１から搬出する（図７のｕｎｌｏａｄ２２５）。
【００９６】
基板１０１を処理室２４１から搬出した後、処理室２４１に、例えばＮＦ３ガスを導入し、処理室２４１内をクリーニングする（図７のクリーニング処理２２７）。その後、処理室２４１に非晶質シリコン層を形成する処理を行う（図７のプレコート処理２２９）。この処理により、処理室２４１の内壁に非晶質シリコン層が形成される。その後、基板１０１を処理室２４１内に搬入する（図７のｌｏａｄ２３１）。
【００９７】
次に、第１の半導体層１０６の堆積に用いる材料ガスを処理室２４１内に導入する（図７のガス置換２０９）。次に、酸化シリコン層１０５上に第１の半導体層１０６を形成する。ここでは、一例として、ＳｉＨ４の流量を１０ｓｃｃｍ、Ｈ２の流量を１５００ｓｃｃｍ、Ａｒの流量を１５００ｓｃｃｍとして材料ガスを導入して安定させ、処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、５０Ｗの出力によりプラズマ放電を行うことで、第１の半導体層１０６として、約５ｎｍの微結晶シリコン層を形成することができる。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の供給のみを停止し、その数秒後（ここでは、５秒）にプラズマの放電を停止させる（図７の第１の半導体層形成２１１）。
【００９８】
その後、これらのガスを排気し、第２の半導体層の堆積に用いるガスを導入する（図７のガス置換２１５）。
【００９９】
次に、第２の半導体層を形成し、第１の半導体層１０６及び第２の半導体層が積層された第３の半導体層１０７を形成する。ここでは、一例として、ＳｉＨ４の流量を３０ｓｃｃｍ、Ｈ２の流量を１４２５ｓｃｃｍ、１０００ｐｐｍのＮＨ３（水素希釈）の流量を２５ｓｃｃｍとして材料ガスを導入して安定させ、処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数１３．５６ＭＨｚ、ＲＦ電源の電力５０Ｗの出力によりプラズマ放電を行い、約１５０ｎｍの第２の半導体層を形成する。具体的には、微結晶半導体層１０７ａ、混合層１０７ｂ、及び非晶質半導体を含む層１０７ｃを形成する。当該工程において、アンモニアがプラズマ放電により解離し、ＮＨ基またはＮＨ２基を生成する。または、Ｎが脱離する。このため、第３の半導体層１０７には窒素が含まれる。さらには、ＮＨ基またはＮＨ２基が含まれる。このため、第２の半導体層が堆積される際に、ダングリングボンドが架橋または終端され、欠陥準位を低減することができる（図７の第２の半導体層形成２１７）。
【０１００】
なお、処理室に窒素を有するガスとして、第２の半導体層形成２１７において、アンモニアの代わりに、破線２３２で示すように窒素ガスを流してもよい。または、アンモニア及び窒素ガスを流しても良い。この結果、第３の半導体層１０７に窒素が含まれる。さらには、ＮＨ基またはＮＨ２基が含まれる。このため、第３の半導体層１０７のダングリングボンドがＮＨ基で架橋され、欠陥準位が低減する。または、半導体層１０７のダングリングボンドがＮＨ２基で終端され、欠陥準位が低減する。
【０１０１】
このような方法により形成した第３の半導体層１０７において、二次イオン質量分析法によって計測される窒素濃度は、微結晶半導体層１０７ａの上方、または微結晶半導体層１０７ａと、混合層１０７ｂとの界面近傍から、不純物半導体層の界面まで一定の濃度を示す。なお、微結晶半導体層１０７ａの上方、または微結晶半導体層１０７ａと、混合層１０７ｂとの界面近傍にピーク濃度を有する場合もある。
【０１０２】
また、第２の半導体層形成２１７において、破線２３４で示すように、原料ガスとして希ガスを用いてもよい。この結果、第２の半導体層の成長速度を速めることが可能である。
【０１０３】
その後、これらのガスを排気し、不純物半導体層１０９の堆積に用いるガスを導入する（図７のガス置換２１９）。
【０１０４】
次に、第３の半導体層１０７上の全面に不純物半導体層１０９を形成する。不純物半導体層１０９は、後の工程でパターン形成されてソース領域及びドレイン領域１２７となるものである。まず、不純物半導体層１０９の堆積に用いる材料ガスを処理室２４１内に導入する。ここでは、一例として、ＳｉＨ４の流量を１００ｓｃｃｍ、ＰＨ３をＨ２により０．５ｖｏｌ％まで希釈した混合ガスの流量を１７０ｓｃｃｍとして材料ガスを導入して安定させる。処理室２４１内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、６０Ｗの出力によりプラズマ放電を行うことで、約５０ｎｍのリンを含むアモルファスシリコン層を形成することができる。その後、上記した窒化シリコン等の形成と同様に、ＳｉＨ４の供給のみを停止し、その数秒後（ここでは、５秒）にプラズマの放電を停止させる（図７の不純物半導体層形成２２１）。その後、これらのガスを排気する（図７の排気２２３）。
【０１０５】
以上説明したように、不純物半導体層１０９までを形成することができる。
【０１０６】
その後、不純物半導体層１０９の原料ガスを排気する（図７の排気２２３）。
【０１０７】
導電層１１１は、アルミニウム、銅、チタン、ネオジム、スカンジウム、モリブデン、クロム、タンタル若しくはタングステン等により単層で、又は積層して形成することができる。または、ヒロック防止元素が添加されたアルミニウム合金（代表的には、ゲート電極１０３に用いることができるＡｌ−Ｎｄ合金等）により形成してもよい。また、ドナーとなる不純物元素を添加した結晶性シリコンを用いてもよい。ドナーとなる不純物元素が添加された結晶性シリコンと接する側の層を、チタン、タンタル、モリブデン、タングステン又はこれらの元素の窒化物により形成し、その上にアルミニウム又はアルミニウム合金を形成した積層構造としても良い。更には、アルミニウム又はアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステン又はこれらの元素の窒化物で挟んだ積層構造としてもよい。例えば、導電層１２１として、アルミニウム層を窒化チタン層で挟んだ層の積層構造とするとよい。
【０１０８】
導電層１１１は、ＣＶＤ法、スパッタリング法または真空蒸着法を用いて形成する。また、導電層１１１は、銀、金または銅等の導電性ナノペーストを用いてスクリーン印刷法またはインクジェット法等を用いて吐出し、焼成することで形成しても良い。
【０１０９】
次に、フォトリソグラフィ工程により、導電層１１１上に、レジストマスクを形成する。レジストマスク１１３は厚さの異なる領域を有する。このようなレジストマスクは、多階調マスクを用いて形成することができる。多階調マスクを用いることで、使用するフォトマスクの枚数が低減され、作製工程数が減少するため好ましい。本実施の形態において、第３の半導体層１０７のパターンを形成する工程と、ソース領域とドレイン領域を分離する工程において、多階調マスクを用いることができる。
【０１１０】
多階調マスクとは、多段階の光量で露光を行うことが可能なマスクであり、代表的には、露光領域、半露光領域及び未露光領域の３段階の光量で露光を行う。多階調マスクを用いることで、一度の露光及び現像工程によって、複数（代表的には二種類）の厚さを有するレジストマスクを形成することができる。そのため、多階調マスクを用いることで、フォトマスクの枚数を削減することができる。
【０１１１】
図８（Ａ−１）及び図８（Ｂ−１）は、代表的な多階調マスクの断面図を示す。図８（Ａ−１）にはグレートーンマスク１８０を示し、図８（Ｂ−１）にはハーフトーンマスク１８５を示す。
【０１１２】
図８（Ａ−１）に示すグレートーンマスク１８０は、透光性を有する基板１８１上に遮光層により形成された遮光部１８２、及び遮光層のパターンにより設けられた回折格子部１８３で構成されている。
【０１１３】
回折格子部１８３は、露光に用いる光の解像度限界以下の間隔で設けられたスリット、ドットまたはメッシュ等を有することで、光の透過率を制御する。なお、回折格子部１８３に設けられるスリット、ドットまたはメッシュは周期的なものであってもよいし、非周期的なものであってもよい。
【０１１４】
透光性を有する基板１８１としては、石英等を用いることができる。遮光部１８２及び回折格子部１８３を構成する遮光層は、金属を用いて形成すればよく、好ましくはクロムまたは酸化クロム等により設けられる。
【０１１５】
グレートーンマスク１８０に露光するための光を照射した場合、図８（Ａ−２）に示すように、遮光部１８２に重畳する領域における透光率は０％となり、遮光部１８２または回折格子部１８３が設けられていない領域における透光率は１００％となる。また、回折格子部１８３における透光率は、概ね１０〜７０％の範囲であり、回折格子のスリット、ドットまたはメッシュの間隔等により調整可能である。
【０１１６】
図８（Ｂ−１）に示すハーフトーンマスク１８５は、透光性を有する基板１８６上に半透光層により形成された半透光部１８７、及び遮光層により形成された遮光部１８８で構成されている。
【０１１７】
半透光部１８７は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉ等の層を用いて形成することができる。遮光部１８８は、グレートーンマスクの遮光層と同様の金属を用いて形成すればよく、好ましくはクロムまたは酸化クロム等により設けられる。
【０１１８】
ハーフトーンマスク１８５に露光するための光を照射した場合、図８（Ｂ−２）に示すように、遮光部１８８に重畳する領域における透光率は０％となり、遮光部１８８または半透光部１８７が設けられていない領域における透光率は１００％となる。また、半透光部１８７における透光率は、概ね１０〜７０％の範囲であり、形成する材料の種類または形成する膜厚等により、調整可能である。
【０１１９】
多階調マスクを用いて露光して現像を行うことで、厚さの異なる領域を有するレジストマスクを形成することができる。
【０１２０】
次に、レジストマスク１１３を用いて、第３の半導体層１０７、不純物半導体層１０９、及び導電層１１１をエッチングする。この工程により、第３の半導体層１０７、不純物半導体層１０９及び導電層１１１を素子毎に分離し、第３の半導体層１１５、不純物半導体層１１７、及び導電層１１９を形成する。なお、第３の半導体層１１５は、微結晶半導体層１１５ａ、混合層１１５ｂ、及び非晶質半導体を含む層１１５ｃを有する（図１（Ｄ）を参照）。
【０１２１】
次に、レジストマスク１１３を後退させて、分離されたレジストマスク１２３を形成する。レジストマスクの後退には、酸素プラズマによるアッシングを用いればよい。ここでは、ゲート電極上で分離するようにレジストマスク１１３をアッシングすることで、レジストマスク１２３を形成することができる（図９（Ａ）参照）。
【０１２２】
次に、レジストマスク１２３を用いて導電層１１９をエッチングし、ソース電極及びドレイン電極１２５を形成する（図９（Ｂ）を参照）。導電層１１９のエッチングは、ウェットエッチングを用いることが好ましい。ウェットエッチングにより、導電層が等方的にエッチングされる。その結果、導電層はレジストマスク１２３よりも内側に後退し、ソース電極及びドレイン電極１２５が形成される。ソース電極またはドレイン電極１２５は、ソース電極またはドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線とソース電極及びドレイン電極とは別に設けてもよい。
【０１２３】
次に、レジストマスク１２３を用いて、非晶質半導体を含む層１１５ｃ、及び不純物半導体層１１７のそれぞれ一部をエッチングする。ここでは、ドライエッチングを用いる。本工程までで、表面に凹部を有する非晶質半導体を含む層１２９ａ、ソース領域及びドレイン領域１２７を形成する。この後、レジストマスク１２３を除去する（図９（Ｃ）参照）。
【０１２４】
なお、ここでは、導電層１１９をウェットエッチングし、非晶質半導体を含む層１１５ｃ、及び不純物半導体層１１７のそれぞれ一部をドライエッチングしたため、導電層１１９が等方的にエッチングされ、ソース電極及びドレイン電極１２５の側面と、ソース領域及びドレイン領域１２７の側面は一致せず、ソース電極及びドレイン電極１２５の側面の外側に、ソース領域１及びドレイン領域１２７の側面が形成される形状となる。
【０１２５】
また、導電層１１９をエッチングし、ソース電極及びドレイン電極１２５を形成し、第３のレジストマスク１２３を除去した後、不純物半導体層１１７及び非晶質半導体を含む層１１５ｃの一部をエッチングしてもよい。当該エッチングより、ソース電極及びドレイン電極１２５を用いて不純物半導体層１１７をエッチングするため、ソース電極及びソース領域のそれぞれ端部が概略一致する。また、ドレイン電極及びドレイン領域のそれぞれ端部が概略一致する。
【０１２６】
次に、ドライエッチングを行ってもよい。ドライエッチングの条件は、露出している非晶質半導体を含む層１２９ｃにダメージが入らず、且つ非晶質半導体を含む層１２９ｃに対するエッチングレートが低い条件を用いる。つまり、露出している非晶質半導体を含む層１２９ｃ表面にほとんどダメージを与えず、且つ露出している非晶質半導体を含む層１２９ｃの厚さがほとんど減少しない条件を用いる。エッチングガスとしては、代表的にはＣｌ２、ＣＦ４、Ｎ２等を用いる。また、エッチング方法については特に限定はなく、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式、容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式、電子サイクロトン共鳴プラズマ（ＥＣＲ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）方式、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）方式等を用いることができる。
【０１２７】
次に、非晶質半導体を含む層１２９ｃの表面に水プラズマ、アンモニアプラズマ、窒素プラズマ等を照射してもよい。
【０１２８】
水プラズマ処理は、反応空間に水蒸気（Ｈ２Ｏ蒸気）に代表される、水を主成分とするガスを導入し、プラズマを生成して、行うことができる。
【０１２９】
上記したように、ソース領域及びドレイン領域１２７を形成した後に、非晶質半導体を含む層１２９ｃにダメージを与えない条件で更なるドライエッチングを行うことで、露出した非晶質半導体を含む層１２９ｃ上に存在する残渣などの不純物を除去することができる。また、ドライエッチングに続けて水プラズマ処理を行うことで、レジストマスクの残渣を除去することができる。水プラズマ処理を行うことで、ソース領域とドレイン領域との間の絶縁を確実なものにすることができ、完成する薄膜トランジスタのオフ電流を低減し、電気的特性のばらつきを低減することができる。
【０１３０】
以上の工程により、少ないマスク数で、オフ電流が低く、オン電流及び電界効果移動度が高い薄膜トランジスタを生産性高く作製することができる。
【０１３１】
（実施の形態２）
本実施の形態では、窒素を含む絶縁層１０４、酸化シリコン層１０５、第１の半導体層１０６、第２の半導体層、及び不純物半導体層１０９の形成に用いることが可能なプラズマＣＶＤ装置の一形態について詳細に説明する。
【０１３２】
図１０に示すプラズマＣＶＤ装置２６１は、ガス供給手段２５０及び排気手段２５１に接続されている。
【０１３３】
図１０に示すプラズマＣＶＤ装置２６１は、処理室２４１と、ステージ２４２と、ガス供給部２４３と、シャワープレート２４４と、排気口２４５と、上部電極２４６と、下部電極２４７と、交流電源２４８と、温度制御部２４９と、を具備する。
【０１３４】
処理室２４１は剛性のある素材で形成され、内部を真空排気できるように構成されている。処理室２４１には、上部電極２４６と下部電極２４７が備えられている。なお、図１０では、容量結合型（平行平板型）の構成を示しているが、異なる二以上の高周波電力を印加して処理室２４１の内部にプラズマを生成できるものであれば、誘導結合型など他の構成を適用してもよい。
【０１３５】
図１０に示すプラズマＣＶＤ装置により処理を行う際には、所定のガスをガス供給部２４３から供給する。供給されたガスは、シャワープレート２４４を通って、処理室２４１に導入される。上部電極２４６と下部電極２４７に接続された交流電源２４８により、高周波電力が印加されて処理室２４１内のガスが励起され、プラズマが生成される。また、真空ポンプに接続された排気口２４５によって、処理室２４１内のガスが排気されている。また、温度制御部２４９によって、被処理物を加熱しながらプラズマ処理することができる。
【０１３６】
ガス供給手段２５０は、反応ガスが充填されるシリンダ２５２、圧力調整弁２５３、ストップバルブ２５４、マスフローコントローラ２５５などで構成されている。処理室２４１内において、上部電極２４６と基板１０１との間には板状に加工され、複数の細孔が設けられたシャワープレートを有する。上部電極２４６に供給される反応ガスは、中空構造である上部電極２４６の内部の細孔から処理室２４１内に供給される。
【０１３７】
処理室２４１に接続される排気手段２５１は、真空排気と、反応ガスを流す場合において処理室２４１内を所定の圧力に保持するように制御する機能が含まれている。排気手段２５１の構成としては、バタフライバルブ２５６、コンダクタンスバルブ２５７、ターボ分子ポンプ２５８、ドライポンプ２５９などが含まれる。バタフライバルブ２５６とコンダクタンスバルブ２５７を並列に配置する場合には、バタフライバルブ２５６を閉じてコンダクタンスバルブ２５７を動作させることで、反応ガスの排気速度を制御して処理室２４１の圧力を所定の範囲に保つことができる。また、コンダクタンスの大きいバタフライバルブ２５６を開くことで高真空排気が可能となる。
【０１３８】
なお、処理室２４１を１０−５Ｐａよりも低い圧力まで超高真空排気する場合には、クライオポンプ２６０を併用することが好ましい。その他、到達真空度として超高真空まで排気する場合には、処理室２４１の内壁を鏡面加工し、内壁からのガス放出を低減するためにベーキング用のヒータを設けても良い。
【０１３９】
なお、図１０に示すように、処理室２４１の全体を覆う膜が形成（被着）されるようにプレコート処理を行うと、処理室（チャンバー）内壁に付着した不純物元素、または処理室（チャンバー）内壁を構成する不純物元素が素子に混入することを防止することができる。本実施の形態では、プレコート処理はシリコンを主成分とする層を形成すればよく、例えば、非晶質シリコン膜等を形成すればよい。ただし、この膜には酸素が含まれないことが好ましい。
【０１４０】
（実施の形態３）
本実施の形態では、実施の形態１に適用可能な第２の半導体層の形成工程について説明する。
【０１４１】
本実施の形態では、第２の半導体層の形成前に処理室内をクリーニングし、その後チャンバー内壁を窒化シリコン層で覆うことで、第２の半導体層に窒素を含ませる。窒素を含む絶縁層１０４の形成から第１の半導体層１０６の形成方法は実施の形態１と同様であるため、ここでは、第２の半導体層から不純物半導体層１０９の形成までについて、図１１を参照して以下に説明する。
【０１４２】
酸化シリコン層１０５上の全面に第１の半導体層１０６を形成する。まず、第１の半導体層１０６の堆積に用いる材料ガスを処理室内に導入する。ここでは、一例として、実施の形態１と同様の方法により、第１の半導体層１０６として約５ｎｍの微結晶シリコン層を形成する。その後、プラズマの放電を停止させる（図１１の第１の半導体層形成２１１）。その後、基板１０１を処理室２４１から搬出する（図１１のｕｎｌｏａｄ２２５）。
【０１４３】
基板１０１を処理室２４１から搬出した後、処理室２４１に、例えばＮＦ３ガスを導入し、処理室２４１内をクリーニングする（図１１のクリーニング処理２２７）。その後、処理室２４１内に窒化シリコン層を形成する処理を行う（図１１のプレコート処理２３３）。窒化シリコン層としては、実施の形態１のゲート絶縁層で形成した窒化シリコン層と同様の条件を用いる。この処理により、処理室２４１の内壁に窒化シリコン層が形成される。その後、基板１０１を処理室２４１内に搬入する（図１１のｌｏａｄ２３１）。
【０１４４】
なお、クリーニング処理２２７は行わなくてもよい。この結果、スループットを向上させることができる。
【０１４５】
次に、第２の半導体層の堆積に用いる材料ガスを処理室２４１内に導入する（図１１のガス置換２１５）。次に、第２の半導体層を形成し、第１の半導体層１０６及び第２の半導体で積層される第３の半導体層１０７を形成する。処理室内の内壁に形成された窒化シリコン層がプラズマに曝されることにより、窒化シリコンの一部が解離し、ＮＨ基またはＮＨ２基が生成される。または、Ｎが脱離する。このため、第３の半導体層１０７には窒素が含まれる。ここでは、実施の形態１と同様に、厚さ１５０ｎｍの第２の半導体層を形成する。その後、プラズマの放電を停止させる（図１１の第２の半導体層形成２１７）。
【０１４６】
このような方法により形成した第３の半導体層１０７において、二次イオン質量分析法によって計測される窒素濃度は、微結晶半導体層１０７ａの上方、または微結晶半導体層１０７ａと、混合層１０７ｂとの界面近傍で、ピーク濃度を有し、第３の半導体層１０７の堆積方向に対して減少する。
【０１４７】
なお、図１１の破線２３７ａに示すように、第２の半導体層形成２１７において、アンモニアを処理室内に流してもよい。または、破線２３７ｂに示すように、アンモニアの代わりに窒素ガスを流してもよい。または、アンモニア及び窒素ガスを流しても良い。この結果、第３の半導体層１０７に窒素を含ませることができ、第３の半導体層１０７のダングリングボンドが架橋または終端され、欠陥準位が低減する。
【０１４８】
このような方法により形成した第３の半導体層１０７において、二次イオン質量分析法によって計測される窒素濃度は、微結晶半導体層１０７ａの上方、または微結晶半導体層１０７ａと、混合層１０７ｂとの界面近傍で、ピーク濃度を有し、第３の半導体層１０７の堆積方向に対して一定な濃度となる。
【０１４９】
また、第２の半導体層形成２１７において、破線２３８で示すように、原料ガスとして希ガスを用いてもよい。この結果、第２の半導体層の成長速度を速めることが可能である。
【０１５０】
その後、これらのガスを排気し、不純物半導体層１０９の堆積に用いるガスを導入する（図１１のガス置換２１９）。また、実施の形態１と同様に、不純物半導体層１０９を形成する（図１１の不純物半導体層形成２２１）。その後、不純物半導体層１０９の原料ガスを排気する（図１１の排気２２３）。
【０１５１】
本実施の形態において、処理室内にプレコート処理において導入されたアンモニアがプラズマ放電により解離しＮＨ基またはＮＨ２基となる。または、Ｎが脱離する。また、当該窒素ガスからＮが脱離する。また、プラズマ放電により、当該窒素ガスと、非晶質半導体を含む層の原料ガスである、水素ガスとが反応しＮＨ基またはＮＨ２基を生成する。また、処理室内の内壁に形成された窒化シリコン層がプラズマに曝されることにより、窒化シリコンの一部が解離しＮＨ基またはＮＨ２基が生成される。または、Ｎが脱離する。
【０１５２】
本実施の形態において、第２の半導体層を形成する処理室には、窒素を有するガスが供給され、Ｎが脱離する。更にはＮＨ基またはＮＨ２基が生成される。このため、窒素を有するガスを供給した処理室において、第２の半導体層を形成することで、ダングリングボンドが架橋または終端され、欠陥準位を低減することができる。
【０１５３】
さらに、第２の半導体層を形成する直前に処理室の内壁を窒化シリコン層により覆うことで、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くすることが可能であり、窒素及び非晶質半導体を含む層を形成することができる。
【０１５４】
また、処理室の内壁を窒化シリコン層で覆うことで、処理室の内壁を構成する元素等が第２の半導体層に混入することをも防ぐことができる。
【０１５５】
以上の工程により、オフ電流が低く、オン電流及び電界効果移動度が高い薄膜トランジスタを生産性高く作製することができる。
【０１５６】
（実施の形態４）
本実施の形態では、実施の形態１に適用可能な第２の半導体層の形成工程について説明する。
【０１５７】
本実施の形態では、第２の半導体層を形成する前に、処理室に窒素を含む気体を供給することを特徴とする。窒素を含む絶縁層１０４の形成から第１の半導体層１０６の形成方法は、実施の形態１と同様であるため、ここでは、第１の半導体層１０６から不純物半導体層１０９の形成までについて、図１２を参照して以下に説明する。
【０１５８】
窒素を含む絶縁層１０４上の全面に第１の半導体層１０６を形成する。まず、第１の半導体層１０６の堆積に用いる材料ガスを処理室内に導入する。ここでは、一例として、実施の形態１と同様の方法により、第１の半導体層１０６として約５ｎｍの微結晶シリコン層を形成する。その後、プラズマの放電を停止させる（図１２の第１の半導体層形成２１１）。
【０１５９】
次に、第１の半導体層１０６の表面に窒素を供給する。ここでは、第１の半導体層１０６の表面をアンモニアに曝すことで窒素を供給する（ここでは、フラッシュ処理という。）（図１２のフラッシュ処理２１３）。また、アンモニアには破線２３５ａに示すように水素を含ませてもよい。または、アンモニアの代わりに破線２３５ｂに示すように窒素を処理室２４１に導入してもよい。または、アンモニアと窒素を処理室２４１に導入してもよい。ここでは、一例として、処理室２４１内の圧力は概ね２０Ｐａ〜３０Ｐａ、基板の温度は２８０℃とし、処理時間は６０秒間とするとよい。なお、本工程の処理では基板１０１をアンモニアに曝すのみであるが、プラズマ処理を行ってもよい。その後、これらのガスを排気し、第２の半導体層の堆積に用いるガスを導入する（図１２のガス置換２１５）。
【０１６０】
次に、第２の半導体層を形成し、第１の半導体層１０６及び第２の半導体層が積層された第３の半導体層１０７を形成する。ここで、第２の半導体層は、窒素を有する非晶質半導体を含む層を用いて形成する。ここでは、一例として、ＳｉＨ４の流量を３０ｓｃｃｍ、Ｈ２の流量を１５００ｓｃｃｍとして材料ガスを導入して安定させ、処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数１３．５６ＭＨｚ、ＲＦ電源の電力５０Ｗの出力によりプラズマ放電を行うことで、約１５０ｎｍの第２の半導体層を形成することができる。
【０１６１】
第２の半導体層の形成工程において、フラッシュ処理により処理室内に導入されたアンモニアがプラズマ放電により分解され、ＮＨ基またはＮＨ２基が生成される。または、Ｎが脱離する。また、第２の半導体層が堆積される際に、ダングリングボンドが架橋または終端され、欠陥準位を低減することができる。なお、処理室に窒素を有するガスとして、窒素ガスを導入した場合は、プラズマ放電により、Ｎが脱離する。または、当該窒素ガスと、第２の半導体層の原料ガスである、水素ガスとが反応し、ＮＨ基またはＮＨ２基を生成する。
【０１６２】
その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の供給のみを停止し、その数秒後（ここでは、５秒）にプラズマの放電を停止させる（図１２の第２の半導体層形成２１７）。その後、これらのガスを排気し、不純物半導体層１０９の堆積に用いるガスを導入する（図１２のガス置換２１９）。この後、実施の形態１と同様に不純物半導体層１０９を形成する（図１２の不純物半導体層形成２２１）。
【０１６３】
その後、不純物半導体層１０９の原料ガスを排気する（図１２の排気２２３）。
【０１６４】
本実施の形態における第２の半導体層を形成する処理室には、窒素を有するガスが供給されている。窒素を有するガスは、プラズマ放電により、ＮＨ基またはＮＨ２基が形成される。または、Ｎが脱離する。このため、第２の半導体層が堆積される際に、ダングリングボンドが架橋または終端され、欠陥準位を低減することができる。
【０１６５】
このような方法により形成した第３の半導体層１０７において、二次イオン質量分析法によって計測される窒素濃度は、微結晶半導体層１０７ａと、混合層１０７ｂとの界面近傍でピーク濃度を有し、混合層１０７ｂ及び非晶質半導体を含む層１０７ｃの堆積方向に対して減少する濃度となる。
【０１６６】
なお、図１２の破線２３６ａに示すように、第２の半導体層形成２１７において、アンモニアを処理室内に流してもよい。または、アンモニアの代わりに破線２３６ｂに示すように窒素ガスを流してもよい。または、アンモニア及び窒素ガスを流しても良い。この結果、第３の半導体層１０７の窒素濃度が高まり、第３の半導体層１０７に含まれるダングリングボンドが架橋または終端され、欠陥準位が低減する。
【０１６７】
このような方法により形成した第３の半導体層１０７において、二次イオン質量分析法によって計測される窒素濃度は、微結晶半導体層１０７ａ、または微結晶半導体層１０７ａと、混合層１０７ｂとの界面近傍でピーク濃度を有し、混合層１０７ｂ及び非晶質半導体を含む層１０７ｃの堆積方向に対して一定な濃度となる。
【０１６８】
また、第２の半導体層形成２１７において、破線２３６ｃで示すように、原料ガスとして希ガスを用いてもよい。この結果、第２の半導体層の成長速度を速めることが可能である。
【０１６９】
以上の工程により、オフ電流が低く、オン電流及び電界効果移動度が高い薄膜トランジスタを生産性高く作製することができる。
【０１７０】
（実施の形態５）
実施の形態１において、第２の半導体層の作製方法について、図１３を用いて示す。
【０１７１】
本実施の形態では、第２の半導体層を形成する方法として、実施の形態１において、第１の半導体層形成２１１処理工程の後、フラッシュ処理２１３で窒素を有するガスを処理室内に導入すると共に、第２の半導体層を形成している途中で、実線２３９ａで示すように窒素を有するガスを再度処理室内に導入する（図１３参照）。窒素を有するガスとして、ここではアンモニアを用いる。なお、アンモニアの代わりに破線２３９ｂに示すように窒素ガスを用いてもよい。または、アンモニア及び窒素ガスを用いてもよい。この結果、第２の半導体層の堆積初期及び堆積途中において、窒素濃度が高くなり欠陥準位を低減することができる。
【０１７２】
または、第２の半導体層に、窒素、更にはＮＨ基またはＮＨ２基を添加する方法として、実施の形態３において、第１の半導体層１０６を形成した後、処理室内に窒化シリコン層を形成すると共に、第２の半導体層を形成している途中で、窒素を有するガスを再度処理室内に導入してもよい。窒素を有するガスとして、ここではアンモニアを用いる。なお、アンモニアの代わりに窒素ガスを用いてもよい。または、アンモニア及び窒素ガスを用いてもよい。この結果、第２の半導体層の堆積初期及び堆積途中において、窒素濃度が高くなり欠陥準位を低減することができる。
【０１７３】
その後、不純物半導体層１０９の原料ガスを排気する（図１３の排気２２３）。
【０１７４】
以上の工程により、オフ電流が低く、オン電流及び電界効果移動度が高い薄膜トランジスタを生産性高く作製することができる。
【０１７５】
（実施の形態６）
実施の形態１とは異なる薄膜トランジスタの作製方法について、図１４及び図１５を用いて示す。
【０１７６】
実施の形態１と同様に、基板１０１上にゲート電極１０３を形成する。次に、ゲート電極１０３を覆う窒素を含む絶縁層１０４を形成し、窒素を含む絶縁層１０４上に、実施の形態１と同様に酸化シリコン層１０５を形成し、酸化シリコン層１０５上に第１の半導体層１０６を形成する。次に、実施の形態１と同様に、第１の半導体層１０６上に第２の半導体層を形成して、第１の半導体層１０６及び第２の半導体層が積層した第３の半導体層１０７を形成する。次に、第２の半導体層上に不純物半導体層１０９を形成する。その後、不純物半導体層１０９上にレジストマスク（図示せず。）を形成する（図１４（Ａ）を参照）。
【０１７７】
次に、レジストマスクを用いて、第３の半導体層１０７及び不純物半導体層１０９をエッチングする。この工程により、第３の半導体層１０７及び不純物半導体層１０９を素子毎に分離し、第３の半導体層１１５（微結晶半導体層１１５ａ、混合層１１５ｂ、非晶質半導体を含む層１１５ｃ）、及び不純物半導体層１１７を形成する（図１４（Ｂ）を参照）。
【０１７８】
次に、酸化シリコン層１０５、第３の半導体層１１５、及び不純物半導体層１１７上に導電層１１１を形成する（図１４（Ｃ）参照）。
【０１７９】
次に、導電層１１１上にレジストマスク（図示せず。）を形成し、当該レジストマスクを用いて導電層１１１をエッチングして、ソース電極及びドレイン電極１３３を形成する（図１５（Ａ）参照）。
【０１８０】
次に、ソース電極及びドレイン電極１３３をマスクとして、不純物半導体層１１７をエッチングして、ソース領域及びドレイン領域１２７を形成する。また、非晶質半導体を含む層１１５ｃをエッチングして、凹部を有する非晶質半導体を含む層１２９ｃを形成する。こののち、レジストマスクを除去する（図１５（Ｂ）参照）。
【０１８１】
以上の工程により、薄膜トランジスタを作製することができる。
【０１８２】
なお、本実施の形態では、ソース電極及びドレイン電極１３３を形成した後、レジストマスクを除去せず非晶質半導体を含む層１１５ｃの一部をエッチングしたが、当該レジストマスクを除去した後、不純物半導体層１１７及び非晶質半導体を含む層１１５ｃの一部をエッチングしてもよい。当該エッチングより、ソース電極及びドレイン電極１３３を用いて不純物半導体層１１７をエッチングするため、ソース電極及びソース領域のそれぞれ端部が概略一致する。また、ドレイン電極及びドレイン領域のそれぞれ端部が概略一致する。
【０１８３】
なお、本実施の形態に示す第２の半導体層の代わりに、実施の形態３乃至実施の形態５の第２の半導体層の作製方法を適宜適用することができる。
【０１８４】
（実施の形態７）
本実施の形態では、実施の形態１乃至６と比較して、半導体層の積層構造の異なる逆スタガ型薄膜トランジスタの作製工程について、以下に示す。
【０１８５】
実施の形態１と同様に、図１６（Ａ）に示すように、基板１０１上にゲート電極１０３を形成する。次に、ゲート電極１０３を覆う窒素を含む絶縁層１０４を形成し、窒素を含む絶縁層１０４上に酸化シリコン層１０５を形成し、酸化シリコン層１０５上に第１の半導体層１０６を形成する。次に、第１の半導体層１０６上に非晶質半導体層１１０を形成する。
【０１８６】
本実施の形態では、第１の半導体層１０６として、厚さ２０〜２００ｎｍ、好ましくは３０〜１００ｎｍの微結晶半導体層を形成する。
【０１８７】
非晶質半導体層１１０としては、シリコンを含む堆積性気体と、水素とを用いたＣＶＤ法を用いて形成することができる。シリコンを含む堆積性気体に、ヘリウム、アルゴン、ネオン、クリプトン、キセノンから選ばれた一種または複数種の希ガス元素で希釈したＣＶＤ法により形成することができる。非晶質半導体層１１０は、シリコンを含む堆積性気体の流量の０倍以上５倍以下、好ましくは１倍以上３倍以下の流量の水素を用いることで形成できる。非晶質半導体層１１０は、３ＭＨｚから３０ＭＨｚ、代表的には１３．５６ＭＨｚ、２７．１２ＭＨｚのＨＦ帯の高周波電力、または３０ＭＨｚより大きく３００ＭＨｚ程度までのＶＨＦ帯の高周波電力、代表的には、６０ＭＨｚを印加することで行われる。
【０１８８】
また、非晶質半導体層１１０は、半導体ターゲットを、水素、または希ガスでスパッタリングして形成することができる。
【０１８９】
非晶質半導体層１１０としては、厚さ３０〜２００ｎｍ、好ましくは５０〜２００ｎｍのアモルファスシリコン層を形成することができる。
【０１９０】
微結晶半導体層で形成される第１の半導体層１０６上に、抵抗の高い非晶質半導体層１１０を設けることで、後に形成される薄膜トランジスタにおいて、リーク電流を低減することができる。また、薄膜トランジスタの印加電圧の高い（例えば１５Ｖ程度）表示装置、代表的には液晶表示装置において、非晶質半導体層１１０を厚く形成すると、耐圧が高くなり、薄膜トランジスタに高い電圧が印加されても、薄膜トランジスタの劣化を低減することができる。
【０１９１】
この後、実施の形態１または実施の形態６の工程により、図１６（Ｂ）に示すように、薄膜トランジスタを作製することができる。ここでは、実施の形態１と同様の工程により、酸化シリコン層１０５上にチャネル形成領域として機能する微結晶半導体層１１５ａが形成され、微結晶半導体層１１５ａ上に非晶質半導体層１３０が形成される。また、非晶質半導体層１３０上にソース領域及びドレイン領域１２７が形成され、ソース領域及びドレイン領域１２７上にソース電極及びドレイン電極１２５を形成される薄膜トランジスタを作製することができる。
【０１９２】
本実施の形態により形成される薄膜トランジスタは、結晶性の高い微結晶半導体層をチャネル形成領域とするため、オン電流及び電界効果移動度が高い。また、微結晶半導体層上に抵抗の高い非晶質半導体層を有することにより、オフ電流を低減することができる。このため、本実施の形態により、電気特性の良好な薄膜トランジスタを作製することができる。
【０１９３】
（実施の形態８）
本実施の形態では、チャネル長が１０μｍ以下と短い薄膜トランジスタにおいて、ソース領域及びドレイン領域の抵抗を低減することが可能な形態について、以下に示す。ここでは、実施の形態１及び実施の形態６を用いて説明するが、適宜他の実施の形態に適用可能である。
【０１９４】
不純物半導体層１０９を、リンが添加された微結晶シリコン、またはボロンが添加された微結晶シリコンで形成する場合は、図１（Ｃ）に示す混合層１０７ｂまたは非晶質半導体を含む層１０７ｃと、不純物半導体層１０９との間に、微結晶半導体層、代表的には微結晶シリコン層を形成する。また、実施の形態６に示す薄膜トランジスタでは、非晶質半導体層１１０及び不純物半導体層１０９の間に微結晶半導体層、代表的には微結晶シリコン層を形成する。このような構造により、不純物半導体層１０９の堆積初期に低密度層が形成されず、微結晶半導体層を種結晶として、不純物半導体層１０９を結晶成長させることが可能であるため、界面の特性を向上させることができる。この結果、不純物半導体層１０９と、混合層１０７ｂ、非晶質半導体を含む層１０７ｃ、または非晶質半導体層１１０との界面に生じる抵抗を低減することができる。この結果、薄膜トランジスタのソース領域、半導体層、及びドレイン領域を流れる電流量を増加させ、オン電流及び電界効果移動度の増加させることが可能となる。
【０１９５】
（実施の形態９）
本実施の形態では、実施の形態１乃至実施の形態８で示す薄膜トランジスタを用いることが可能な、素子基板、及び当該素子基板を有する表示装置について、以下に示す。表示装置としては、液晶表示装置、発光表示装置、電子ペーパー等があるが、上記実施の形態の薄膜トランジスタは他の表示装置の素子基板にも用いることができる。ここでは、上記実施の形態１で示す薄膜トランジスタを有する液晶表示装置、代表的には、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型の液晶表示装置について、図１７及び図１８を用いて説明する。
【０１９６】
図１７において、液晶表示装置の画素部の断面構造を示す。基板３０１上に、上記実施の形態で作製される薄膜トランジスタ３０３及び容量素子３０５が形成される。また、薄膜トランジスタ３０３上に形成される絶縁層３０８上に画素電極３０９が形成される。薄膜トランジスタ３０３のソース電極またはドレイン電極３０７と、画素電極３０９とは、絶縁層３０８に設けられる開口部において、接続される。画素電極３０９上には配向膜３１１が形成される。
【０１９７】
容量素子３０５は、薄膜トランジスタ３０３のゲート電極３０２と同時に形成される容量配線３０４と、ゲート絶縁層３０６と、画素電極３０９とで構成される。
【０１９８】
基板３０１から配向膜３１１までの積層体を素子基板３１３という。
【０１９９】
対向基板３２１には、薄膜トランジスタ３０３への光の入射を遮断する遮光層３２３と、着色層３２５とが形成される。また、遮光層３２３及び着色層３２５上に平坦化層３２７が形成される。平坦化層３２７上に対向電極３２９が形成され、対向電極３２９上に配向膜３３１が形成される。
【０２００】
なお、対向基板３２１上に、遮光層３２３、着色層３２５、及び平坦化層３２７により、カラーフィルタとして機能する。なお、遮光層３２３、平坦化層３２７の何れか一方、または両方は、対向基板３２１上に形成されていなくともよい。
【０２０１】
また、着色層は、可視光の波長範囲のうち、任意の波長範囲の光を優先的に透過させる機能を有する。通常は、赤色波長範囲の光、青色波長範囲の光、及び緑色波長範囲の光、それぞれを優先的に透過させる着色層を組み合わせて、カラーフィルタに用いることが多い。しかしながら、着色層の組み合わせに関しては、これに限られない。
【０２０２】
基板３０１及び対向基板３２１は、シール材（図示しない）で固定され、基板３０１、対向基板３２１、及びシール材の内側に液晶層３４３が充填される。また、基板３０１及び対向基板３２１の間隔を保つために、スペーサ３４１が設けられている。
【０２０３】
画素電極３０９、液晶層３４３、及び対向電極３２９が重なり合うことで、液晶素子が形成されている。
【０２０４】
図１８に、図１７とは異なる液晶表示装置を示す。ここでは、対向基板３２１側に着色層及び遮光層が形成されず、薄膜トランジスタ３０３が形成される基板３０１側に着色層及び遮光層が形成されることを特徴とする。
【０２０５】
図１８において、液晶表示装置の画素部の断面構造を示す。基板３０１上に、上記実施の形態で作製される薄膜トランジスタ３０３及び容量素子３０５が形成される。
【０２０６】
また、薄膜トランジスタ３０３上に形成される絶縁層３０８上に、遮光層３２３及び着色層３５１が形成される。また、遮光層３２３及び着色層３５１上には、着色層３５１に含まれる不純物が液晶層３４３に混入するのを防ぐために、保護層３５３が形成される。遮光層３２３及び着色層３５１、並びに保護層３５３上に、画素電極３０９が形成される。遮光層３２３は、各画素の薄膜トランジスタ３０３、特に薄膜トランジスタ３０３のチャネル形成領域に外光が入射されるのを防ぐために設けられる。このため、遮光層３２３は、薄膜トランジスタ３０３を覆うように設けられる。なお、図１８においては、遮光層３２３は、薄膜トランジスタ３０３及び画素電極３０９の間に設けられているが、基板３０１及び薄膜トランジスタ３０３の間に設けてもよい。さらには、薄膜トランジスタ３０３及び画素電極３０９の間と、基板３０１及び薄膜トランジスタ３０３の間とに設けてもよい。
【０２０７】
着色層３５１は、各画素毎に、任意の波長範囲の光（赤色、青色、または緑色）を優先的に透過させる層で形成すればよい。
【０２０８】
また、遮光層３２３及び着色層３５１は平坦化層としても機能するため、液晶層３４３の配向ムラを低減することができる。
【０２０９】
薄膜トランジスタ３０３のソース電極またはドレイン電極３０７と、画素電極３０９とは、絶縁層３０８、遮光層３２３、着色層３５１、及び保護層３５３に設けられる開口部において、接続される。画素電極３０９上には配向膜３１１が形成される。
【０２１０】
容量素子３０５は、薄膜トランジスタ３０３のゲート電極３０２と同時に形成される容量配線３０４と、ゲート絶縁層３０６と、画素電極３０９とで構成される。
【０２１１】
基板３０１から配向膜３１１までの積層体を素子基板３５５という。
【０２１２】
対向基板３２１には、絶縁層３２８が形成される。絶縁層３２８上に対向電極３２９が形成され、対向電極３２９上に配向膜３３１が形成される。なお、絶縁層３２８は設けなくともよい。
【０２１３】
画素電極３０９、液晶層３４３、及び対向電極３２９が重なり合うことで、液晶素子が形成されている。
【０２１４】
なお、ここでは、液晶表示装置として、ＶＡ型の液晶表示装置を示したが、これに限定されない。すなわち、実施の形態６に示す薄膜トランジスタを用いて形成した素子基板を、ＦＦＳ型の液晶表示装置、ＩＰＳ型の液晶表示装置、ＴＮ型の液晶表示装置又はその他の液晶表示装置に用いることができる。
【０２１５】
本実施の形態の液晶表示装置は、オン電流及び電解効果移動度が高くオフ電流が低い薄膜トランジスタを画素トランジスタとして用いているため、液晶表示装置の画質が良好（例えば、高コントラスト）の表示画質を高めることができる。また、薄膜トランジスタの大きさを小さくしても、薄膜トランジスタの電気特性が低減されないため、薄膜トランジスタの面積を小さくすることで、液晶表示装置の開口率を向上させることができる。または、画素の面積を小さくすることが可能であり、液晶表示装置の解像度を高めることができる。
【０２１６】
また、図１８に示す液晶表示装置は、遮光層３２３と、着色層３５１を薄膜トランジスタを有する基板上に形成する。このため、薄膜トランジスタを有する基板３０１と、対向基板３２１との位置合わせが容易となる。
【０２１７】
（実施の形態１０）
実施の形態９で示す素子基板３１３において、配向膜３１１を形成せず、発光素子を設けることにより、当該素子基板を発光表示装置や、発光装置に用いることができる。発光表示装置や発光装置は、発光素子として代表的には、エレクトロルミネッセンスを利用する発光素子がある。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって大別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２１８】
本実施の形態の発光表示装置及び発光装置は、オン電流及び電解効果移動度が高くオフ電流が低い薄膜トランジスタを画素トランジスタとして用いているため、画質が良好（例えば、高コントラスト）であり、且つ消費電力の低い発光表示装置及び発光装置を作製することができる。
【０２１９】
（実施の形態１１）
上記実施の形態に係る薄膜トランジスタを有する表示装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、電子ペーパー、デジタルカメラやデジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。特に、実施の形態９及び実施の形態１０で示したように、上記実施の形態に係る薄膜トランジスタを液晶表示装置、発光装置、電気泳動方式表示装置などに適用することにより、電子機器の表示部に用いることができる。以下に具体的に例示する。
【０２２０】
上記実施の形態に係る薄膜トランジスタを有する半導体装置は、電子ペーパーに適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、デジタルサイネージ、ＰＩＤ（Ｐｕｂｌｉｃ Ｉｎｆｏｍａｔｉｏｎ Ｄｉｓｐｌａｙ）、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図１９（Ａ）に示す。
【０２２１】
図１９（Ａ）は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、蝶番２７１１により一体になっており、開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０２２２】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１９（Ａ）では表示部２７０５）に文章を表示し、左側の表示部（図１９（Ａ）では表示部２７０７）に画像を表示することができる。
【０２２３】
また、図１９（Ａ）では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
【０２２４】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０２２５】
図１９（Ｂ）は、デジタルフォトフレーム２８００の一例を示している。例えば、デジタルフォトフレーム２８００は、筐体２８０１に表示部２８０３が組み込まれている。表示部２８０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０２２６】
なお、デジタルフォトフレーム２８００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部２８０３に表示させることができる。
【０２２７】
また、デジタルフォトフレーム２８００は、無線で情報を送受信出来る構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０２２８】
図１９（Ｃ）は、テレビジョン装置２９００の一例を示している。テレビジョン装置２９００は、筐体２９０１に表示部２９０３が組み込まれている。表示部２９０３により、映像を表示することが可能である。また、ここでは、スタンド２９０５により筐体２９０１を支持した構成を示している。表示部２９０３は、実施の形態９及び実施の形態１０に示した表示装置を適用することができる。
【０２２９】
テレビジョン装置２９００の操作は、筐体２９０１が備える操作スイッチや、別体のリモコン操作機により行うことができる。リモコン操作機が備える操作キーにより、チャンネルや音量の操作を行うことができ、表示部２９０３に表示される映像を操作することができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
【０２３０】
なお、テレビジョン装置２９００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して優先または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０２３１】
図１９（Ｄ）は、携帯電話機３０００の一例を示している。携帯電話機３０００は、筐体３００１に組み込まれた表示部３００２の他、操作ボタン３００３、３００７、外部接続ポート３００４、スピーカ３００５、マイク３００６などを備えている。表示部３００２には、実施の形態９及び実施の形態１０に示した表示装置を適用することができる。
【０２３２】
図１９（Ｄ）に示す携帯電話機３０００は、表示部３００２がタッチパネルになっており、指などの接触により、表示部３００２の表示内容を操作することができる。また、電話の発信、或いはメールの作成は、表示部３００２を指などで接触することにより行うことができる。
【０２３３】
表示部３００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
【０２３４】
例えば、電話の発信、或いはメールを作成する場合は、表示部３００２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部３００２の画面の大部分の領域にキーボードまたは番号ボタンを表示させることが好ましい。
【０２３５】
また、携帯電話機３０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機３０００の向き（縦または横）を判断して、表示部３００２の表示情報を自動的に切り替えるようにすることができる。
【０２３６】
また、画面モードの切り替えは、表示部３００２の接触、又は筐体３００１の操作ボタン３００７の操作により行われる。また、表示部３００２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替えることができる。
【０２３７】
また、入力モードにおいて、表示部３００２の光センサで検出される信号を検知し、表示部３００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
【０２３８】
表示部３００２は、イメージセンサとして機能させることもできる。例えば、表示部３００２を掌や指で触れることで、掌紋、指紋等をイメージセンサで撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【０２３９】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【特許請求の範囲】
【請求項１】
基板上に、ゲート電極を形成し、
シリコンを含む堆積性気体、及び窒素を含む気体を混合し、高周波電力を印加して、前記ゲート電極上に窒素を含む絶縁層を形成し、
シリコンを含む堆積性気体、窒素を含む酸化気体、及び水素を混合し、高周波電力を印加して、前記窒素を含む絶縁層上に酸化シリコン層を形成し、
シリコンまたはゲルマニウムを含む堆積性気体と、水素とを混合し、高周波電力を印加して前記酸化シリコン層上に微結晶半導体層を形成することを特徴とする薄膜トランジスタの作製方法。
【請求項２】
基板上に、ゲート電極を形成し、
シリコンを含む堆積性気体、及び窒素を含む気体を混合し、高周波電力を印加して、前記ゲート電極上に窒素を含む絶縁層を形成し、
シリコンを含む堆積性気体、窒素を含む酸化気体、及び水素を混合し、高周波電力を印加して、前記窒素を含む絶縁層上に酸化シリコン層を形成し、
シリコンまたはゲルマニウムを含む堆積性気体と、水素とを混合し、高周波電力を印加して前記酸化シリコン層上に第１の半導体層を形成し、
シリコンまたはゲルマニウムを含む堆積性気体と、水素と、窒素を含む気体を混合し、高周波電力を印加して、前記第１の半導体層上に第２の半導体層を形成して、ゲート絶縁層上に前記第１の半導体層及び前記第２の半導体層が積層された第３の半導体層を形成し、
前記第３の半導体層上に、不純物半導体層を形成し、
前記不純物半導体層上に導電層を形成することを特徴とする薄膜トランジスタの作製方法。
【請求項３】
基板上に、ゲート電極を形成し、
シリコンを含む堆積性気体、及び窒素を含む気体を混合し、高周波電力を印加して、前記ゲート電極上に窒素を含む絶縁層を形成し、
シリコンを含む堆積性気体、窒素を含む酸化気体、及び水素を混合し、高周波電力を印加して、前記窒素を含む絶縁層上に酸化シリコン層を形成し、
シリコンまたはゲルマニウムを含む堆積性気体と、水素と、希ガスとを混合し、高周波電力を印加して前記酸化シリコン層上に第１の半導体層を形成し、
シリコンまたはゲルマニウムを含む堆積性気体と、水素と、希ガスと、窒素を含む気体を混合し、高周波電力を印加して、前記第１の半導体層上に第２の半導体層を形成して、ゲート絶縁層上に前記第１の半導体層及び前記第２の半導体層が積層された第３の半導体層を形成し、
前記第３の半導体層上に、不純物半導体層を形成し、
前記第３の半導体層及び前記不純物半導体層をエッチングした後、導電層を形成し、
前記導電層をエッチングして配線を形成し、
前記エッチングされた不純物半導体層をエッチングしてソース領域及びドレイン領域を形成することを特徴とする薄膜トランジスタの作製方法。
【請求項４】
基板上に、ゲート電極を形成し、
シリコンを含む堆積性気体、及び窒素を含む気体を混合し、高周波電力を印加して、前記ゲート電極上に窒素を含む絶縁層を形成し、
シリコンを含む堆積性気体、窒素を含む酸化気体、及び水素を混合し、高周波電力を印加して、前記窒素を含む絶縁層上に酸化シリコン層を形成し、
シリコンまたはゲルマニウムを含む堆積性気体と、水素と、希ガスとを混合し、高周波電力を印加して前記酸化シリコン層上に第１の半導体層を形成し、
シリコンまたはゲルマニウムを含む堆積性気体と、水素と、希ガスと、窒素を含む気体を混合し、高周波電力を印加して、前記第１の半導体層上に第２の半導体層を形成して、前記酸化シリコン層上に前記第１の半導体層及び前記第２の半導体層が積層された第３の半導体層を形成し、
前記第３の半導体層上に、不純物半導体層を形成し、
前記不純物半導体層上に導電層を形成し、
前記第３の半導体層、前記不純物半導体層、及び前記導電層をエッチングした後、前記エッチングされた導電層をエッチングして配線を形成し、
前記エッチングされた不純物半導体層をエッチングしてソース領域及びドレイン領域を形成することを特徴とする薄膜トランジスタの作製方法。
【請求項５】
請求項２乃至４のいずれか一項において、前記第１の半導体層は微結晶半導体層であることを特徴とする薄膜トランジスタの作製方法。
【請求項６】
請求項２乃至５のいずれか一項において、前記第３の半導体層は、前記酸化シリコン層に接する微結晶半導体層と、前記微結晶半導体層に接する微結晶半導体及び非晶質半導体を有する層とを有することを特徴とする薄膜トランジスタの作製方法。
【請求項７】
請求項１乃至５のいずれか一項において、前記第３の半導体層は、前記酸化シリコン層に接する微結晶半導体層と、前記微結晶半導体層に接する混合層と、前記混合層に接する非晶質半導体を含む層とが積層されていることを特徴とする薄膜トランジスタの作製方法。
【請求項８】
請求項１乃至７のいずれか一項において、前記窒素を含む絶縁層は、窒化シリコン層または窒化酸化シリコン層であることを特徴とする薄膜トランジスタの作製方法。
【請求項９】
請求項１乃至８のいずれか一項において、シリコンまたはゲルマニウムを含む堆積性気体と、水素と共に、希ガスを混合することを特徴とする薄膜トランジスタの作製方法。
【請求項１０】
請求項１乃至９のいずれか一項において、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、窒素を含む気体と共に、希ガスを混合することを特徴とする薄膜トランジスタの作製方法。
【請求項１１】
請求項９または１０において、前記希ガスは、ヘリウム、アルゴン、ネオン、クリプトン、またはキセノンであることを特徴とする薄膜トランジスタの作製方法。
【請求項１２】
請求項２乃至１１のいずれか一項において、前記窒素を含む気体は、アンモニア、窒素ガス、フッ化窒素、または塩化窒素であることを特徴とする薄膜トランジスタの作製方法。
【請求項１】
基板上に、ゲート電極を形成し、
シリコンを含む堆積性気体、及び窒素を含む気体を混合し、高周波電力を印加して、前記ゲート電極上に窒素を含む絶縁層を形成し、
シリコンを含む堆積性気体、窒素を含む酸化気体、及び水素を混合し、高周波電力を印加して、前記窒素を含む絶縁層上に酸化シリコン層を形成し、
シリコンまたはゲルマニウムを含む堆積性気体と、水素とを混合し、高周波電力を印加して前記酸化シリコン層上に微結晶半導体層を形成することを特徴とする薄膜トランジスタの作製方法。
【請求項２】
基板上に、ゲート電極を形成し、
シリコンを含む堆積性気体、及び窒素を含む気体を混合し、高周波電力を印加して、前記ゲート電極上に窒素を含む絶縁層を形成し、
シリコンを含む堆積性気体、窒素を含む酸化気体、及び水素を混合し、高周波電力を印加して、前記窒素を含む絶縁層上に酸化シリコン層を形成し、
シリコンまたはゲルマニウムを含む堆積性気体と、水素とを混合し、高周波電力を印加して前記酸化シリコン層上に第１の半導体層を形成し、
シリコンまたはゲルマニウムを含む堆積性気体と、水素と、窒素を含む気体を混合し、高周波電力を印加して、前記第１の半導体層上に第２の半導体層を形成して、ゲート絶縁層上に前記第１の半導体層及び前記第２の半導体層が積層された第３の半導体層を形成し、
前記第３の半導体層上に、不純物半導体層を形成し、
前記不純物半導体層上に導電層を形成することを特徴とする薄膜トランジスタの作製方法。
【請求項３】
基板上に、ゲート電極を形成し、
シリコンを含む堆積性気体、及び窒素を含む気体を混合し、高周波電力を印加して、前記ゲート電極上に窒素を含む絶縁層を形成し、
シリコンを含む堆積性気体、窒素を含む酸化気体、及び水素を混合し、高周波電力を印加して、前記窒素を含む絶縁層上に酸化シリコン層を形成し、
シリコンまたはゲルマニウムを含む堆積性気体と、水素と、希ガスとを混合し、高周波電力を印加して前記酸化シリコン層上に第１の半導体層を形成し、
シリコンまたはゲルマニウムを含む堆積性気体と、水素と、希ガスと、窒素を含む気体を混合し、高周波電力を印加して、前記第１の半導体層上に第２の半導体層を形成して、ゲート絶縁層上に前記第１の半導体層及び前記第２の半導体層が積層された第３の半導体層を形成し、
前記第３の半導体層上に、不純物半導体層を形成し、
前記第３の半導体層及び前記不純物半導体層をエッチングした後、導電層を形成し、
前記導電層をエッチングして配線を形成し、
前記エッチングされた不純物半導体層をエッチングしてソース領域及びドレイン領域を形成することを特徴とする薄膜トランジスタの作製方法。
【請求項４】
基板上に、ゲート電極を形成し、
シリコンを含む堆積性気体、及び窒素を含む気体を混合し、高周波電力を印加して、前記ゲート電極上に窒素を含む絶縁層を形成し、
シリコンを含む堆積性気体、窒素を含む酸化気体、及び水素を混合し、高周波電力を印加して、前記窒素を含む絶縁層上に酸化シリコン層を形成し、
シリコンまたはゲルマニウムを含む堆積性気体と、水素と、希ガスとを混合し、高周波電力を印加して前記酸化シリコン層上に第１の半導体層を形成し、
シリコンまたはゲルマニウムを含む堆積性気体と、水素と、希ガスと、窒素を含む気体を混合し、高周波電力を印加して、前記第１の半導体層上に第２の半導体層を形成して、前記酸化シリコン層上に前記第１の半導体層及び前記第２の半導体層が積層された第３の半導体層を形成し、
前記第３の半導体層上に、不純物半導体層を形成し、
前記不純物半導体層上に導電層を形成し、
前記第３の半導体層、前記不純物半導体層、及び前記導電層をエッチングした後、前記エッチングされた導電層をエッチングして配線を形成し、
前記エッチングされた不純物半導体層をエッチングしてソース領域及びドレイン領域を形成することを特徴とする薄膜トランジスタの作製方法。
【請求項５】
請求項２乃至４のいずれか一項において、前記第１の半導体層は微結晶半導体層であることを特徴とする薄膜トランジスタの作製方法。
【請求項６】
請求項２乃至５のいずれか一項において、前記第３の半導体層は、前記酸化シリコン層に接する微結晶半導体層と、前記微結晶半導体層に接する微結晶半導体及び非晶質半導体を有する層とを有することを特徴とする薄膜トランジスタの作製方法。
【請求項７】
請求項１乃至５のいずれか一項において、前記第３の半導体層は、前記酸化シリコン層に接する微結晶半導体層と、前記微結晶半導体層に接する混合層と、前記混合層に接する非晶質半導体を含む層とが積層されていることを特徴とする薄膜トランジスタの作製方法。
【請求項８】
請求項１乃至７のいずれか一項において、前記窒素を含む絶縁層は、窒化シリコン層または窒化酸化シリコン層であることを特徴とする薄膜トランジスタの作製方法。
【請求項９】
請求項１乃至８のいずれか一項において、シリコンまたはゲルマニウムを含む堆積性気体と、水素と共に、希ガスを混合することを特徴とする薄膜トランジスタの作製方法。
【請求項１０】
請求項１乃至９のいずれか一項において、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、窒素を含む気体と共に、希ガスを混合することを特徴とする薄膜トランジスタの作製方法。
【請求項１１】
請求項９または１０において、前記希ガスは、ヘリウム、アルゴン、ネオン、クリプトン、またはキセノンであることを特徴とする薄膜トランジスタの作製方法。
【請求項１２】
請求項２乃至１１のいずれか一項において、前記窒素を含む気体は、アンモニア、窒素ガス、フッ化窒素、または塩化窒素であることを特徴とする薄膜トランジスタの作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２０１０−１９２８７７（Ｐ２０１０−１９２８７７Ａ）
【公開日】平成２２年９月２日（２０１０．９．２）
【国際特許分類】
【出願番号】特願２００９−２９１５４７（Ｐ２００９−２９１５４７）
【出願日】平成２１年１２月２３日（２００９．１２．２３）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２２年９月２日（２０１０．９．２）
【国際特許分類】
【出願日】平成２１年１２月２３日（２００９．１２．２３）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]