半導体電子デバイス
【課題】耐圧性が高く反りが小さい半導体電子デバイスを提供すること。
【解決手段】基板と、前記基板上に形成された、前記基板よりも格子定数が小さく熱膨張係数が大きい窒化物系化合物半導体からなる第一半導体層と該第一半導体層よりも格子定数が小さく前記基板よりも熱膨張係数が大きい窒化物系化合物半導体からなる第二半導体層とが交互に積層した2層以上の複合層を有するバッファ層と、前記基板と前記バッファ層との間に形成された、前記第一半導体層よりも格子定数が小さく前記基板よりも熱膨張係数が大きい窒化物系化合物半導体からなる介在層と、前記バッファ層上に形成された、窒化物系化合物半導体からなる半導体動作層と、を備え、前記バッファ層において、前記第一半導体層の層厚が不均一であるとともに、該第一半導体層のうち少なくとも一つが、前記基板に対して発生させる反りの方向が反転する臨界厚さよりも厚い層厚を有する。
【解決手段】基板と、前記基板上に形成された、前記基板よりも格子定数が小さく熱膨張係数が大きい窒化物系化合物半導体からなる第一半導体層と該第一半導体層よりも格子定数が小さく前記基板よりも熱膨張係数が大きい窒化物系化合物半導体からなる第二半導体層とが交互に積層した2層以上の複合層を有するバッファ層と、前記基板と前記バッファ層との間に形成された、前記第一半導体層よりも格子定数が小さく前記基板よりも熱膨張係数が大きい窒化物系化合物半導体からなる介在層と、前記バッファ層上に形成された、窒化物系化合物半導体からなる半導体動作層と、を備え、前記バッファ層において、前記第一半導体層の層厚が不均一であるとともに、該第一半導体層のうち少なくとも一つが、前記基板に対して発生させる反りの方向が反転する臨界厚さよりも厚い層厚を有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、窒化物系化合物半導体を用いた半導体電子デバイスに関するものである。
【背景技術】
【0002】
化学式AlxInyGa1-x-yAsuPvN1-u-v(ただし、0≦x≦1、0≦y≦1、x+y≦1、0≦u≦1、0≦v≦1、u+v<1)で表される窒化物系化合物半導体、たとえばGaN系化合物半導体を用いた電界効果トランジスタ等の電子デバイスは、400℃近い高温環境下においても動作する固体デバイスとして注目されている。GaN系化合物半導体は、SiやGaAsとは異なり、大口径の単結晶基板を作製することが困難である。そのため、GaN系化合物半導体を用いた電子デバイスは、たとえばシリコンカーバイト(SiC)、サファイア、ZnOまたはSiからなる基板を用いて作製されている。特に、Siからなる基板は大口径のものが安価で入手できるため、電子デバイス用の基板としては非常に有効である。
【0003】
しかしながら、SiとGaNとでは格子定数および熱膨張率に非常に大きな差があるため、Si基板上にGaN層を直接エピタキシャル成長させると、GaN層に大きな引っ張り歪みが内在することとなり、GaN層をエピタキシャル成長させたエピタキシャル基板全体に凹形状の反りが発生したり結晶性が悪化したりする原因となる。さらに、内在する歪みが大きいとGaN層にクラックが発生する。そこで、通常はSi基板とGaN層との間に歪緩和層としてのバッファ層を設ける。このようなバッファ層としてはGaN層とAlN層との積層構造が効果的である(特許文献1、2参照)。
【0004】
特許文献1に記載のGaN系電界効果トランジスタの作製方法については、たとえば直径4インチ(101.6mm)のSi単結晶からなる基板上に、MOCVD法などのエピタキシャル結晶成長法で、まず1000〜1100℃程度の基板温度でAlN層を形成し、ついで同程度の温度でGaN層とAlN層とが積層された複合層を形成してバッファ層とする。その後、バッファ層上に電子走行層、電子供給層およびコンタクト層を順次積層して半導体動作層を形成し、さらにソース電極、ドレイン電極およびゲート電極を形成した後に、各デバイスに分離する。このように、GaN層とAlN層との複合層を形成してバッファ層とすることにより、Si基板上にクラックがなく結晶性が良好なGaN層をエピタキシャル成長させることができる。さらに、エピタキシャル基板全体の反りも改善される。なお、バッファ層はGaN層とAlN層との複合層にかぎらず、互いに組成の異なるAlGaN層の複合層としても、両者に適切な量の歪みがあれば同様な効果を得られる。
【0005】
【特許文献1】特開2003−59948号公報
【特許文献2】特開2007−88426号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
ところで、GaN系化合物半導体のエピタキシャル層を有する電子デバイスを利用して電源デバイスを実現するためには、電子デバイスの高耐圧化が重要である。Si基板はたとえばサファイア基板などに比べて比較的抵抗が低いため、Si基板を用いた電子デバイスを高耐圧化するためには、Si基板上に形成するエピタキシャル層の総層厚を厚くする必要がある。しかしながら、このようにエピタキシャル層の総層厚を厚くすると、内在する歪みも増加する。したがって、内在する歪みの悪影響を防止するため、エピタキシャル層の総層厚の増加に応じて、バッファ層における複合層の層数を増加する必要がある。
【0007】
しかしながら、複合層の層数を増加させると、それにしたがってエピタキシャル基板全体が凸方向に大きく反るようになる。したがって、エピタキシャル基板全体の反りを小さくしつつ耐圧性を高めることは困難であるという問題があった。
【0008】
本発明は、上記に鑑みてなされたものであって、耐圧性が高く反りが小さい半導体電子デバイスを提供することを目的とする。
【課題を解決するための手段】
【0009】
上述した課題を解決し、目的を達成するために、本発明に係る半導体電子デバイスは、基板と、前記基板上に形成された、前記基板よりも格子定数が小さく熱膨張係数が大きい窒化物系化合物半導体からなる第一半導体層と該第一半導体層よりも格子定数が小さく前記基板よりも熱膨張係数が大きい窒化物系化合物半導体からなる第二半導体層とが交互に積層した2層以上の複合層を有するバッファ層と、前記基板と前記バッファ層との間に形成された、前記第一半導体層よりも格子定数が小さく前記基板よりも熱膨張係数が大きい窒化物系化合物半導体からなる介在層と、前記バッファ層上に形成された、窒化物系化合物半導体からなる半導体動作層と、を備え、前記バッファ層において、前記第一半導体層の層厚が不均一であるとともに、該第一半導体層のうち少なくとも一つが、前記基板に対して発生させる反りの方向が反転する臨界厚さよりも厚い層厚を有することを特徴とする。
【0010】
また、本発明に係る半導体電子デバイスは、上記の発明において、前記バッファ層は、前記各第一半導体層の層厚が積層方向に向かって増加するように形成されていることを特徴とする。
【0011】
また、本発明に係る半導体電子デバイスは、上記の発明において、前記臨界厚さ以上の層厚を有する第一半導体層は、前記バッファ層において前記複合層の層数の三分の二より上層に位置することを特徴とする。
【0012】
また、本発明に係る半導体電子デバイスは、上記の発明において、前記臨界厚さ以上の層厚を有する第一半導体層は、前記バッファ層において前記複合層の層数の三分の一より下層に位置することを特徴とする。
【0013】
また、本発明に係る半導体電子デバイスは、上記の発明において、前記臨界厚さ以上の層厚を有する第一半導体層は、前記バッファ層において前記複合層の層数の三分の一から三分の二の間に位置することを特徴とする。
【0014】
また、本発明に係る半導体電子デバイスは、上記の発明において、前記臨界厚さ以上の層厚を有する第一半導体層の厚さが400nm以上、3000nm以下であることを特徴とする。
【0015】
また、本発明に係る半導体電子デバイスは、上記の発明において、前記第一半導体層はGaNからなり、前記第二半導体層はAlxGa1-xN(ただし、0<x≦1)からなることを特徴とする。
【0016】
また、本発明に係る半導体電子デバイスは、上記の発明において、前記基板は、Si、SiC、ZnOのいずれかからなることを特徴とする。
【0017】
また、本発明に係る半導体電子デバイスは、上記の発明において、前記第二半導体層は、層厚が0.5nm以上、200nm以下であることを特徴とする。
【発明の効果】
【0018】
本発明によれば、反りを抑制しつつバッファ層における複合層の層数を増加できるので、耐圧性が高く反りが小さい半導体電子デバイスを実現できるという効果を奏する。
【発明を実施するための最良の形態】
【0019】
以下に、図面を参照して本発明に係る半導体電子デバイスの実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【0020】
(実施の形態1)
図1は、本発明の実施の形態1に係る電界効果トランジスタの模式的な断面図である。この電界効果トランジスタ100は、高電子移動度トランジスタ(HEMT)であって、主表面が(111)面のSi単結晶からなる基板10と、基板10上に形成されたバッファ層20と、基板10とバッファ層20との間に形成された介在層30と、バッファ層20上に形成された半導体動作層40と、半導体動作層40上に形成されたソース電極51とドレイン電極52とゲート電極53とを備えている。
【0021】
介在層30は、アンドープのAlNからなる。半導体動作層40は、アンドープのGaNからなる電子走行層41と、Siドープのn型AlGaNからなる電子供給層42と、n+型のGaNからなるコンタクト層43とが順次積層したものである。また、ソース電極51とドレイン電極52とはいずれもTi/Alの積層構造を有し、コンタクト層43上に形成されている。また、ゲート電極53は、Pt/Auの積層構造を有し、コンタクト層43に形成された開口部43aを介して電子供給層42上に形成されている。
【0022】
また、バッファ層20は、アンドープのGaNからなる第一半導体層211、・・・、218と、アンドープのAlNからなる第二半導体層22、・・・、22とが交互に積層している。隣接する第一半導体層と第二半導体層との組を複合層とすると、バッファ層20は複合層を8層有している。なお、GaNからなる第一半導体層211をSiからなる基板10上に直接形成すると、GaとSiが合金を形成してしまうが、介在層30の存在により合金形成が防止されている。
【0023】
Siからなる基板10は、格子定数が0.384nmであり、熱膨張係数が3.59×10−6/Kである。一方、GaNからなる第一半導体層211、・・・、218は、格子定数が0.3189nmであって基板10よりも小さく、膨張係数が5.59×10−6/Kであって基板10よりも大きい。一方、AlNからなる介在層30および第二半導体層22、・・・、22は、格子定数が0.3112nmであって第一半導体層211、・・・、218よりも小さく、熱膨張係数が4.2×10−6/Kであって基板10よりも大きい。
【0024】
この電界効果トランジスタ100は、上述したように、たとえば直径4インチの基板10上に、MOCVD法などのエピタキシャル結晶成長法で、まず1000〜1100℃程度の基板温度で介在層30、バッファ層20、半導体動作層40を順次形成し、さらにソース電極51、ドレイン電極52およびゲート電極53を形成した後に、各デバイスに分離して作製される。
【0025】
ここで、介在層30の層厚はたとえば40nmである。また、第一半導体層211、・・・、218は、積層方向に向かって層厚が指数関数的に増加するように形成されている。図2は、第一半導体層の層数と層厚との関係を示す図である。図2に示すように、基板10から1層目である第一半導体層211は層厚が300nmであり、積層方向に向かって層厚が厚くなり、8層目である第一半導体層218は層厚が2237nmになっている。一方、第二半導体層22、・・・、22は、層厚がいずれも同一の60nmである。したがって、バッファ層20の層厚は、7.18μmとなる。また、半導体動作層40の層厚は1.35μmであり、バッファ層20と合わせたエピタキシャル層の総層厚は8.52μmである。
【0026】
この電界効果トランジスタ100は、上記構成を備えることによって、耐圧性が高く、反りが小さいデバイスとなっている。
【0027】
以下、具体的に説明する。図3は、図1に示す基板10上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。図3において、横軸は積層方向を示し、縦軸は凸方向の反りをプラス、凹方向の反りをマイナスとした反り量を示す。また、線L2は、実施の形態1におけるエピタキシャル成長中の反り量を示し、線L1は、実施の形態1と同様の構造であるが各第一半導体層の層厚を同一とした場合のエピタキシャル成長中の反り量を示している。なお、各層の形成は、上述したように1000〜1100℃程度の基板温度で行なわれる。
【0028】
はじめに、基板10上に介在層30を形成すると、介在層30は基板10よりも格子定数が小さいので、線L2が示すように、反りはマイナスの方向に発生する。つぎに、介在層30上に第1層目の第一半導体層211を形成すると、第一半導体層211は介在層30よりも格子定数が大きいので、第一半導体層211の層厚が薄いうちは反りがプラスの方向に発生する。しかし、第一半導体層211の層厚がある厚さ以上となると、第一半導体層211が基板10よりも格子定数が小さいことによって、プラスの方向の反りを打ち消すように反りがマイナスの方向に発生するようになる。以下では、半導体層がエピタキシャル基板に対して発生させる反りの方向が反転する際の、その半導体層の層厚を臨界厚さと呼ぶ。すなわち、臨界厚さとは、半導体層の層厚の変化に対して反りが極大点となる層厚を意味する。なお、本実施の形態1においては、第一半導体層211における臨界厚さは約200nmである。
【0029】
つぎに、第一半導体層211上に第二半導体層22を形成すると、第二半導体層22は第一半導体層211よりも格子定数が小さいので、反りはマイナスの方向に発生する。
【0030】
つぎに、第二半導体層22上に第一半導体層212を形成すると、第一半導体層211の場合と同様に、第一半導体層212の層厚が薄いうちは反りがプラスの方向に発生し、ある臨界厚さ以上となると、反りがマイナスの方向に発生するようになる。しかしながら、第一半導体層212の臨界厚さは、第一半導体層211の臨界厚さよりも厚くなる。この理由は、第一半導体層212の場合は、その下方に形成されている介在層30、第一半導体層211、第二半導体層22の各半導体層(下地層)の影響を受けるためであると考えられる。
【0031】
ここで、第一半導体層212の層厚と第一半導体層211の層厚が同じ場合は、第一半導体層212において発生するマイナスの方向への反りは小さくなる。しかしながら、本実施の形態1では、上述したように、第一半導体層212は、第一半導体層211よりも厚く形成されている。その結果、第一半導体層212の臨界厚さが第一半導体層211の臨界厚さよりも厚くなっても、第一半導体層212においてマイナスの方向に発生する反りは大きく維持される。
【0032】
同様に、第二半導体層22を挟んで第一半導体層213、214、・・・と形成していくにしたがって、下地層の総層厚が厚くなるので、臨界厚さは厚くなっていく。図4は、ある第一半導体層に対する下地層の総層厚とその第一半導体層の極大点における層厚、すなわち臨界厚さとの関係の一例を示す図である。図4に示すように、下地層の総層厚が厚くなるにつれて臨界厚さは大きくなる。
【0033】
これに対して、この電界効果トランジスタ100においては、図2に示すように、第一半導体層213、214、・・・、218は、積層方向に向かって層厚が増加し、かつ各第一半導体層213、214、・・・、218の層厚は、その積層位置における臨界厚さよりも厚く形成されている。その結果、図3に示すように、各第一半導体層211、・・・、218においてマイナスの方向に発生する反りが大きく維持されるため、プラスの方向に発生する反りは打ち消され、きわめて小さくなる。
【0034】
最後に、半導体動作層40を形成し、エピタキシャル成長を終了するが、半導体動作層40においても反りはトータルとしてプラスの方向に発生する。その後、基板温度を1000〜1100℃から常温に戻すが、バッファ層20、介在層30、半導体動作層40のいずれも、基板10よりも熱膨張係数が大きいので、基板温度の低下につれて反りがマイナスの方向に発生し、最終的な反り量は点P2に示すように小さい値となる。
【0035】
一方、従来のように各第一半導体層の層厚を同一の値、たとえば300nmとした場合は、線L1が示すように、基板に近い第一半導体層においてはマイナス方向への反りを十分に発生させることができず、基板から遠い第一半導体においては反りのプラス方向への発生量を抑制できないので、最終的な反り量は点P1が示すように大きい値となる。さらには、このように反りが大きくなるような状態でバッファ層を厚く積層しようとすると、バッファ層の厚さが6μm程度で線L3に示す反りの許容値を超えてしまい、エピタキシャル基板が割れるおそれもある。
【0036】
また、各第一半導体層の層厚を同一にした場合でも、それらの層厚を薄くすれば、エピタキシャル基板の反りを抑制できる。しかし、この場合は、エピタキシャル層の総層厚が薄くなってしまうため、デバイスの耐圧性を高くすることができない。
【0037】
一方、この電界効果トランジスタ100は、耐圧性が高く、反りが小さいとともに、エピタキシャル基板の割れも防止される。さらに、各第一半導体層211、・・・、218において反りが打ち消しあっているため、内在する歪みがきわめて低減されるという効果も奏する。
【0038】
なお、各第二半導体層の層厚を厚くすれば、各第二半導体層において発生するマイナス方向の反り量を大きくでき、エピタキシャル基板の反りを抑制できるが、AlNの成長速度は非常に遅いため、生産性が低下するおそれがある。
【0039】
ここで、本発明の実施例1として、本実施の形態1に従い、直径4インチのSi基板を用い、エピタキシャル層の総層厚を8.52μmとして電界効果トランジスタを作製したところ、各デバイスに分離する前のエピタキシャル基板の反り量(BOW)は約30μmと良好であった。その結果、各デバイスに分離した後に反りが小さい電界効果トランジスタが得られた。また、得られた電界効果トランジスタの耐圧を測定したところ、2500Vと優れた特性であることが確認された。
【0040】
一方、本発明の比較例1として、実施例1と同様の構造であるが、各第一半導体層の層厚を同一の300nmとし、エピタキシャル層の総層厚が6μmを越える電界効果トランジスタを作製しようとしたところ、エピタキシャル基板の反りが大きくなり過ぎたために、エピタキシャル成長工程中にエピタキシャル基板が割れてしまい、電界効果トランジスタの作製が不可能となった。
【0041】
なお、本実施の形態1において、最も薄い第一半導体層211の層厚は300nmであるが、400nm以上であれば、発生するマイナスの方向の反りの量を十分に大きくすることができるのでさらに好ましい。また、各第一半導体層211、・・・、218の層厚が3000nm以下であれば、成長時間が十分に短いので、生産性が高く好ましい。
【0042】
また、第二半導体層22の層厚は、0.5nm以上200nm以下であれば、第一半導体層211、・・・、218に内在する歪みを十分に抑制できるので好ましい。
【0043】
また、第一半導体層211、・・・、218、第二半導体層22、・・・、22、介在層30の層厚は、上記実施の形態1の値に限られず、これらの組成、基板10との格子定数および熱膨張率差、デバイスに要求される耐圧、許容される反り量などに応じて適宜設定することができる。
【0044】
(実施の形態2)
つぎに、本発明の実施の形態2について説明する。実施の形態1では、第一半導体層が、積層方向に向かって厚さが増加するように形成されていたが、本実施の形態2では、臨界厚さ以上の層厚を有する第一半導体層が、バッファ層において複合層の層数の三分の二より上層に位置する。
【0045】
図5は、本実施の形態2に係る電界効果トランジスタの模式的な断面図である。この電界効果トランジスタ200は、実施の形態1に係る電界効果トランジスタ100と同様の基板10と、介在層30と、電子走行層41と電子供給層42とコンタクト層43とが順次積層した半導体動作層40と、ソース電極51とドレイン電極52とゲート電極53とを備え、バッファ層20のかわりにバッファ層60を備えている。
【0046】
バッファ層60は、アンドープのGaNからなる第一半導体層611、・・・、611、612、612と、アンドープのAlNからなる第二半導体層62、・・・、62とが交互に積層している。このバッファ層60は複合層を8層有している。
【0047】
第二半導体層62、・・・、62は、層厚がいずれも同一の60nmである。一方、図6は、第一半導体層の層数と層厚との関係を示す図である。図6に示すように、基板10から1〜6層目の第一半導体層611、・・・、611は、層厚がいずれも同一の340nmである。また、基板10から7、8層目の第一半導体層612、612は、層厚がいずれも2140nmである。したがって、バッファ層60の厚さは、6.80μmとなり、半導体動作層40とバッファ層60とを合わせたエピタキシャル層の総層厚は8.15μmである。
【0048】
この電界効果トランジスタ200は、バッファ層60において、より基板10に近い第一半導体層611、・・・、611は、層厚が比較的薄く、より上層に位置する第一半導体層612、612の層厚が臨界厚さよりも十分に厚いことによって、耐圧性が高く、反りが小さいデバイスとなっている。
【0049】
図7は、図5に示す基板10上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。線L6は、エピタキシャル成長中の反り量を示している。また、線分L61、L62は、第一半導体層612、612における反り量を示している。図7に示すように、この電界効果トランジスタ200では、より基板10に近い第一半導体層611、・・・、611の層厚を比較的薄くすることによってプラス方向の反りの発生を抑制するとともに、より上層に位置する第一半導体層612、612の層厚を臨界厚さよりも十分に厚くすることによってマイナスの方向へ反りを大きく発生させて、プラスの方向の反りを大きく抑制している。その結果、バッファ層60の複合層の層数を大きくしながらプラス方向への反り量が小さくなるので、最終的な反り量は点P3に示すように小さくなる。その結果、電界効果トランジスタ200は、耐圧性が高く、反りが小さいものとなる。
【0050】
なお、この電界効果トランジスタ200では、基板10から8層目の第一半導体層612において、最も臨界厚さが厚くなるが、その臨界厚さの値は約1500nmである。この第一半導体層612の層厚は2140nmであり、臨界厚さを大きく超えているので、マイナスの方向への十分な反りが発生する。また、基板10から7層目の第一半導体層612においては、臨界厚さはより小さいので、さらに大きいマイナスの方向への反りが発生する。
【0051】
さらに、本実施の形態2では、臨界厚さ以上の層厚を有する第一半導体層612、612が、バッファ層60において、複合層の総層数の三分の二より上層に位置するので、転位の合体、消滅の頻度を増やすことになり、その結果転位が減りその結晶性が良好になるため、その上方に形成される半導体動作層40の結晶性も良好になる。
【0052】
なお、上記の実施の形態1、2に係る電界効果トランジスタにおいて、各バッファ層20、60は、第一半導体層の層厚が不均一であるとともに、第一半導体層のうち少なくとも一つが臨界厚さより厚い層厚を有するバッファ層に置き換えることができる。以下では、他の好適なバッファ層の変形例を説明する。なお、以下に説明するバッファ層は、第一半導体層の材質、第二半導体層の材質および層厚については、特に言及しない限り、上記の実施の形態1、2と同様である。
【0053】
(変形例1)
図8は、実施の形態の変形例1に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図8に示すように、この変形例1では、バッファ層は複合層を8層有している。また、第一半導体層の層厚は、基板から1〜3層目までの下層においては2200nmであり、4〜8層目においては140nmである。したがって、このバッファ層の厚さは、7.30μmとなる。また、半導体動作層とバッファ層とを合わせたエピタキシャル層の総層厚は8.65μmである。
【0054】
図9は、基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。線L7は、エピタキシャル成長中の反り量を示している。図9に示すように、この変形例1に係るバッファ層においては、基板に近く臨界厚さが薄い第一半導体層の厚さを厚くして反りをマイナス方向にできるだけ発生させ、臨界厚さが厚く反りをマイナス方向に発生しにくい第一半導体層の厚さを薄くして反りのプラス方向への発生量を抑制するようにしている。その結果、最終的な反り量は点P4に示すように小さくなる。したがって、変形例1のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りが小さいものとなる。
【0055】
なお、本変形例1に係るバッファ層では、基板から1〜3層目の第一半導体層の臨界厚さはそれぞれ約200nm、600nm、1600nmとなっていることが確認された。すなわち、各第一半導体層は、それぞれ臨界厚さを大きく超える層厚であり、マイナス方向への十分な反りが発生する。
【0056】
また、このように基板に近い第一半導体層において反りをマイナス方向にできるだけ発生させるためには、臨界厚さ以上の層厚を有する第一半導体層を、バッファ層において複合層の層数の三分の一より下層に位置させることが好ましい。
【0057】
(変形例2)
図10は、実施の形態の変形例2に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図10に示すように、この変形例2では、バッファ層は複合層を8層有している。また、第一半導体層の層厚は、基板から1〜3層目までの下層においては240nmであり、4、5層目の中間層においては2140nmであり、6〜8層目の上層においては240nmである。したがって、このバッファ層の厚さは、6.20μmとなる。また、半導体動作層とバッファ層とを合わせたエピタキシャル層の総層厚は7.55μmである。
【0058】
図11は、基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。線L8は、エピタキシャル成長中の反り量を示している。図11に示すように、この変形例2に係るバッファ層においては、より基板に近い下層の第一半導体層の層厚を比較的薄くすることによってプラス方向の反りの発生を抑制し、つぎに中間層の第一半導体層の厚さを厚くして反りをマイナス方向に大きく発生させ、さらに臨界厚さが厚く反りをマイナス方向に発生しにくい上層の第一半導体層の厚さを薄くして反りのプラス方向への発生量を抑制するようにしている。その結果、最終的な反り量は点P5が示すように小さくなる。したがって、変形例2のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りが小さいものとなる。
【0059】
なお、本変形例2に係るバッファ層では、基板から4、5層目の第一半導体層の臨界厚さはそれぞれ約300nm、700nmとなっていることが確認された。すなわち、各第一半導体層は、それぞれ臨界厚さを大きく超える層厚であり、マイナス方向への十分な反りが発生する。
【0060】
また、このように基板に近い第一半導体層においてプラス方向の反りの発生を抑制し、上層において反りのプラス方向への発生量を抑制するためには、臨界厚さ以上の層厚を有する第一半導体層を、バッファ層において複合層の層数の三分の一から三分の二の間に位置させることが好ましい。
【0061】
(変形例3)
図12は、実施の形態の変形例3に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図12に示すように、この変形例3では、バッファ層は複合層を8層有している。また、第一半導体層の層厚は、基板から2、5、8層目においては2000nmであり、その他においては90nmである。すなわち、バッファ層の下層、中間層、上層において層厚が臨界厚さより厚い第一半導体層が形成されている。また、このバッファ層の厚さは6.45μmとなる。また、半導体動作層とバッファ層とを合わせたエピタキシャル層の総層厚は7.80μmである。
【0062】
図13は、基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。線L9は、エピタキシャル成長中の反り量を示している。図13に示すように、この変形例3に係るバッファ層においても、最終的な反り量は点P6に示すように小さくなる。したがって、変形例3のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りが小さいものとなる。
【0063】
なお、本変形例3では、基板から8層目の第一半導体層において、最も臨界厚さが厚くなるが、その臨界厚さの値は約1600nmである。この第一半導体層の層厚は2000nmであり、臨界厚さを大きく超えているのでマイナスの方向への十分な反りが発生する。また、同一の層厚である基板から2、5層目の第一半導体層においても、さらに大きなマイナスの方向への反りが発生する。
【0064】
(変形例4)
図14は、実施の形態の変形例4に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図14に示すように、この変形例4では、バッファ層は複合層を6層有している。また、第一半導体層の層厚は、基板から1層目において186nmであり、積層方向に向かって350nmずつ増加し、基板から6層目においては1936nmである。また、第二半導体層の層厚はいずれも64nmである。したがって、このバッファ層の厚さは6.75μmとなる。また、この変形例4においては、基板から2〜6層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例4のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りが小さいものとなる。
【0065】
(変形例5)
図15は、実施の形態の変形例5に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図15に示すように、この変形例5では、バッファ層は複合層を8層有している。また、第一半導体層の層厚は、基板から1層目において240nmであり、積層方向に向かって2層おきに300nmずつ階段状に増加し、基板から8層目においては1140nmである。したがって、このバッファ層の厚さは6.0μmとなる。また、この変形例5においては、基板から1、3〜7層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例5のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りが小さいものとなる。
【0066】
(変形例6)
図16は、実施の形態の変形例6に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図16に示すように、この変形例6では、バッファ層は複合層を7層有している。また、第一半導体層の層厚は、基板から1層目において140nmであり、積層方向に向かって不規則な階段状に増加し、基板から7層目においては2040nmである。このバッファ層の厚さは5.15μmである。また、この変形例6においては、基板から3〜7層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例6のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りが小さいものとなる。
【0067】
(変形例7)
図17は、実施の形態の変形例7に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。また、図18は、基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。線L10は、エピタキシャル成長中の反り量を示している。図17、18に示すように、この変形例7では、バッファ層は複合層を8層有している。また、第一半導体層の層厚は、基板から1層目において385nmであり、積層方向に向かって不規則に増加するが、4、7層目において、反りの微調整のために層厚の薄い第一半導体層が形成されている。基板から8層目における層厚は1872nmである。また、このバッファ層の厚さは5.85μmである。また、この変形例7においては、基板から1〜3、5、6、8層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例7のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りは、図18の点P7に示すように小さいものとなる。
【0068】
(変形例8)
図19は、実施の形態の変形例8に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図19に示すように、この変形例8では、バッファ層は複合層を9層有している。また、第一半導体層の層厚は、基板から1〜4層目において同一の140nmであり、それより上層では積層方向に向かって増加する。基板から9層目における層厚は1696nmである。また、このバッファ層の厚さは5.85μmである。また、この変形例8においては、基板から5〜9層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例8のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りが小さいものとなる。
【0069】
(変形例9)
図20は、実施の形態の変形例9に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。また、図21は、基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。線L11は、エピタキシャル成長中の反り量を示している。図20、21に示すように、この変形例9では、バッファ層は複合層を10層有している。また、第一半導体層の層厚は、基板から1層目において300nmであり、積層方向に向かって増加し、8層目において2237.709nmまで増加するが、9、10層目においては50nmになっている。このバッファ層の厚さは7.40μmである。また、この変形例9においては、基板から1〜8層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例9のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りは、図21の点P8に示すように小さいものとなる。
【0070】
(変形例10)
図22は、実施の形態の変形例10に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図22に示すように、この変形例10では、バッファ層は、実施の形態1に係るバッファ層において、第一半導体層の5層目と6層目の層厚を入れ替えたものである。したがって、この変形例10のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りが小さいものとなる。
【0071】
(変形例11)
図23は、実施の形態の変形例11に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。また、図24は、基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。線L12は、エピタキシャル成長中の反り量を示している。図23、24に示すように、この変形例11では、バッファ層は複合層を8層有している。また、第一半導体層の層厚は、基板から1層目において440nmであり、それより上層では、反りの微調整のためにジグザクに変化しており、基板から7層目における層厚は2140nmである。また、このバッファ層の厚さは5.74μmである。また、この変形例11においては、基板から1、3、5、7層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例11のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りは、図24の点P9に示すように小さいものとなる。
【0072】
(変形例12)
図25は、実施の形態の変形例12に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。また、図26は、基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。線L13は、エピタキシャル成長中の反り量を示している。図25、26に示すように、この変形例12では、バッファ層は複合層を8層有している。また、第一半導体層の層厚は、基板から1層目において140nmであり、それより上層では、反りの微調整のために、ジグザクに増加するように変化しており、基板から7層目における層厚は1440nmである。また、このバッファ層の厚さは5.8μmである。また、この変形例12においては、基板から3〜7層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例12のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りは、図26の点P10に示すように小さいものとなる。
【0073】
(変形例13)
図27は、実施の形態の変形例13に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図27に示すように、この変形例13では、バッファ層は複合層を8層有している。また、第一半導体層の層厚は、基板から1〜6層目において同一の190nmであり、それより上層では積層方向に向かって増加する。基板から8層目における層厚は2040nmである。また、このバッファ層の厚さは5.5μmである。また、この変形例13においては、基板から7、8層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例13のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りが小さいものとなる。
【0074】
(変形例14)
図28は、実施の形態の変形例14に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図28に示すように、この変形例14では、バッファ層は複合層を12層有している。また、第一半導体層の層厚は、基板から11層目において2040nmであり、それ以外においては290nmである。また、このバッファ層の厚さは5.8μmである。また、この変形例14においては、基板から1、2、11層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例14のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りが小さいものとなる。
【0075】
(変形例15)
図29は、実施の形態の変形例15に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図29に示すように、この変形例15では、バッファ層は複合層を27層有している。また、第一半導体層の層厚は、基板から1〜17層目において5nmであり、19〜27層目において290nmであり、18層目において2140nmである。また、第二半導体層の層厚は、基板から1〜18層目において5nmであり、19〜27層目において60nmである。また、このバッファ層の厚さは5.5μmである。また、この変形例15においては、基板から18層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例15のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りが小さいものとなる。
【0076】
(変形例16)
図30は、実施の形態の変形例16に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図30に示すように、この変形例16では、バッファ層は複合層を29層有している。また、第一半導体層の層厚は、基板から1〜5、7〜11、13〜19層目において5nmであり、21〜29層目において140nmであり、6、12、20層目においてそれぞれ1495nm、295nm、2140nmである。また、第二半導体層の層厚は、基板から1〜19層目において5nmであり、20〜29層目において60nmである。また、このバッファ層の厚さは5.97μmである。また、この変形例16においては、基板から6、20層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例16のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りが小さいものとなる。
【0077】
なお、上記各実施の形態においては、Siからなる基板を用いたが、SiC、ZnOからなる基板を用いてもよい。また、介在層、第一および第二半導体層の材質についても、窒化物系化合物半導体であり、格子定数および熱膨張率が基板も含めて所定の関係を満たすものであれば特に限定されない。たとえば、上記各実施の形態において、第二半導体層はAlNからなるものであったが、AlxGa1-xN(ただし、0<x<1)であってもよい。
【0078】
また、上記各実施の形態においては、半導体電子デバイスがHEMT型の電界効果トランジスタであったが、本発明はこれに限定されず、絶縁ゲート型(MIS型、MOS型)、ショットキーゲート型(MES型)等、種々の電界効果トランジスタに対して適用可能である。また、本発明は、電界効果トランジスタ以外にも、ショットキーダイオード等、各種ダイオードに対しては適用可能である。たとえば、実施の形態1の電界効果トランジスタ100において、ソース電極51、ドレイン電極52およびゲート電極53のかわりにカソード電極およびアノード電極を形成した構造とすれば、本発明を適用したダイオードを実現できる。
【図面の簡単な説明】
【0079】
【図1】本発明の実施の形態1に係る電界効果トランジスタの模式的な断面図である。
【図2】第一半導体層の層数と層厚との関係を示す図である。
【図3】図1に示す基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。
【図4】ある第一半導体層に対する下地層の総層厚とその第一半導体層の極大点における層厚との関係の一例を示す図である。
【図5】本発明の実施の形態2に係る電界効果トランジスタの模式的な断面図である。
【図6】第一半導体層の層数と層厚との関係を示す図である。
【図7】図5に示す基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。
【図8】実施の形態の変形例1に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。
【図9】基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。
【図10】実施の形態の変形例2に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。
【図11】基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。
【図12】実施の形態の変形例3に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。
【図13】基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。
【図14】実施の形態の変形例4に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。
【図15】実施の形態の変形例5に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。
【図16】実施の形態の変形例6に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。
【図17】実施の形態の変形例7に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。
【図18】基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。
【図19】実施の形態の変形例8に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。
【図20】実施の形態の変形例9に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。
【図21】基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。
【図22】実施の形態の変形例10に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。
【図23】実施の形態の変形例11に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。
【図24】基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。
【図25】実施の形態の変形例12に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。
【図26】基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。
【図27】実施の形態の変形例13に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。
【図28】実施の形態の変形例14に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。
【図29】実施の形態の変形例15に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。
【図30】実施の形態の変形例16に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。
【符号の説明】
【0080】
10 基板
20、60 バッファ層
22、62 第二半導体層
30 介在層
40 半導体動作層
41 電子走行層
42 電子供給層
43 コンタクト層
43a 開口部
51 ソース電極
52 ドレイン電極
53 ゲート電極
100、200 電界効果トランジスタ
211〜218、611、612 第一半導体層
L1〜L13 線
L61、L62 線分
P1〜P10 点
【技術分野】
【0001】
本発明は、窒化物系化合物半導体を用いた半導体電子デバイスに関するものである。
【背景技術】
【0002】
化学式AlxInyGa1-x-yAsuPvN1-u-v(ただし、0≦x≦1、0≦y≦1、x+y≦1、0≦u≦1、0≦v≦1、u+v<1)で表される窒化物系化合物半導体、たとえばGaN系化合物半導体を用いた電界効果トランジスタ等の電子デバイスは、400℃近い高温環境下においても動作する固体デバイスとして注目されている。GaN系化合物半導体は、SiやGaAsとは異なり、大口径の単結晶基板を作製することが困難である。そのため、GaN系化合物半導体を用いた電子デバイスは、たとえばシリコンカーバイト(SiC)、サファイア、ZnOまたはSiからなる基板を用いて作製されている。特に、Siからなる基板は大口径のものが安価で入手できるため、電子デバイス用の基板としては非常に有効である。
【0003】
しかしながら、SiとGaNとでは格子定数および熱膨張率に非常に大きな差があるため、Si基板上にGaN層を直接エピタキシャル成長させると、GaN層に大きな引っ張り歪みが内在することとなり、GaN層をエピタキシャル成長させたエピタキシャル基板全体に凹形状の反りが発生したり結晶性が悪化したりする原因となる。さらに、内在する歪みが大きいとGaN層にクラックが発生する。そこで、通常はSi基板とGaN層との間に歪緩和層としてのバッファ層を設ける。このようなバッファ層としてはGaN層とAlN層との積層構造が効果的である(特許文献1、2参照)。
【0004】
特許文献1に記載のGaN系電界効果トランジスタの作製方法については、たとえば直径4インチ(101.6mm)のSi単結晶からなる基板上に、MOCVD法などのエピタキシャル結晶成長法で、まず1000〜1100℃程度の基板温度でAlN層を形成し、ついで同程度の温度でGaN層とAlN層とが積層された複合層を形成してバッファ層とする。その後、バッファ層上に電子走行層、電子供給層およびコンタクト層を順次積層して半導体動作層を形成し、さらにソース電極、ドレイン電極およびゲート電極を形成した後に、各デバイスに分離する。このように、GaN層とAlN層との複合層を形成してバッファ層とすることにより、Si基板上にクラックがなく結晶性が良好なGaN層をエピタキシャル成長させることができる。さらに、エピタキシャル基板全体の反りも改善される。なお、バッファ層はGaN層とAlN層との複合層にかぎらず、互いに組成の異なるAlGaN層の複合層としても、両者に適切な量の歪みがあれば同様な効果を得られる。
【0005】
【特許文献1】特開2003−59948号公報
【特許文献2】特開2007−88426号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
ところで、GaN系化合物半導体のエピタキシャル層を有する電子デバイスを利用して電源デバイスを実現するためには、電子デバイスの高耐圧化が重要である。Si基板はたとえばサファイア基板などに比べて比較的抵抗が低いため、Si基板を用いた電子デバイスを高耐圧化するためには、Si基板上に形成するエピタキシャル層の総層厚を厚くする必要がある。しかしながら、このようにエピタキシャル層の総層厚を厚くすると、内在する歪みも増加する。したがって、内在する歪みの悪影響を防止するため、エピタキシャル層の総層厚の増加に応じて、バッファ層における複合層の層数を増加する必要がある。
【0007】
しかしながら、複合層の層数を増加させると、それにしたがってエピタキシャル基板全体が凸方向に大きく反るようになる。したがって、エピタキシャル基板全体の反りを小さくしつつ耐圧性を高めることは困難であるという問題があった。
【0008】
本発明は、上記に鑑みてなされたものであって、耐圧性が高く反りが小さい半導体電子デバイスを提供することを目的とする。
【課題を解決するための手段】
【0009】
上述した課題を解決し、目的を達成するために、本発明に係る半導体電子デバイスは、基板と、前記基板上に形成された、前記基板よりも格子定数が小さく熱膨張係数が大きい窒化物系化合物半導体からなる第一半導体層と該第一半導体層よりも格子定数が小さく前記基板よりも熱膨張係数が大きい窒化物系化合物半導体からなる第二半導体層とが交互に積層した2層以上の複合層を有するバッファ層と、前記基板と前記バッファ層との間に形成された、前記第一半導体層よりも格子定数が小さく前記基板よりも熱膨張係数が大きい窒化物系化合物半導体からなる介在層と、前記バッファ層上に形成された、窒化物系化合物半導体からなる半導体動作層と、を備え、前記バッファ層において、前記第一半導体層の層厚が不均一であるとともに、該第一半導体層のうち少なくとも一つが、前記基板に対して発生させる反りの方向が反転する臨界厚さよりも厚い層厚を有することを特徴とする。
【0010】
また、本発明に係る半導体電子デバイスは、上記の発明において、前記バッファ層は、前記各第一半導体層の層厚が積層方向に向かって増加するように形成されていることを特徴とする。
【0011】
また、本発明に係る半導体電子デバイスは、上記の発明において、前記臨界厚さ以上の層厚を有する第一半導体層は、前記バッファ層において前記複合層の層数の三分の二より上層に位置することを特徴とする。
【0012】
また、本発明に係る半導体電子デバイスは、上記の発明において、前記臨界厚さ以上の層厚を有する第一半導体層は、前記バッファ層において前記複合層の層数の三分の一より下層に位置することを特徴とする。
【0013】
また、本発明に係る半導体電子デバイスは、上記の発明において、前記臨界厚さ以上の層厚を有する第一半導体層は、前記バッファ層において前記複合層の層数の三分の一から三分の二の間に位置することを特徴とする。
【0014】
また、本発明に係る半導体電子デバイスは、上記の発明において、前記臨界厚さ以上の層厚を有する第一半導体層の厚さが400nm以上、3000nm以下であることを特徴とする。
【0015】
また、本発明に係る半導体電子デバイスは、上記の発明において、前記第一半導体層はGaNからなり、前記第二半導体層はAlxGa1-xN(ただし、0<x≦1)からなることを特徴とする。
【0016】
また、本発明に係る半導体電子デバイスは、上記の発明において、前記基板は、Si、SiC、ZnOのいずれかからなることを特徴とする。
【0017】
また、本発明に係る半導体電子デバイスは、上記の発明において、前記第二半導体層は、層厚が0.5nm以上、200nm以下であることを特徴とする。
【発明の効果】
【0018】
本発明によれば、反りを抑制しつつバッファ層における複合層の層数を増加できるので、耐圧性が高く反りが小さい半導体電子デバイスを実現できるという効果を奏する。
【発明を実施するための最良の形態】
【0019】
以下に、図面を参照して本発明に係る半導体電子デバイスの実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【0020】
(実施の形態1)
図1は、本発明の実施の形態1に係る電界効果トランジスタの模式的な断面図である。この電界効果トランジスタ100は、高電子移動度トランジスタ(HEMT)であって、主表面が(111)面のSi単結晶からなる基板10と、基板10上に形成されたバッファ層20と、基板10とバッファ層20との間に形成された介在層30と、バッファ層20上に形成された半導体動作層40と、半導体動作層40上に形成されたソース電極51とドレイン電極52とゲート電極53とを備えている。
【0021】
介在層30は、アンドープのAlNからなる。半導体動作層40は、アンドープのGaNからなる電子走行層41と、Siドープのn型AlGaNからなる電子供給層42と、n+型のGaNからなるコンタクト層43とが順次積層したものである。また、ソース電極51とドレイン電極52とはいずれもTi/Alの積層構造を有し、コンタクト層43上に形成されている。また、ゲート電極53は、Pt/Auの積層構造を有し、コンタクト層43に形成された開口部43aを介して電子供給層42上に形成されている。
【0022】
また、バッファ層20は、アンドープのGaNからなる第一半導体層211、・・・、218と、アンドープのAlNからなる第二半導体層22、・・・、22とが交互に積層している。隣接する第一半導体層と第二半導体層との組を複合層とすると、バッファ層20は複合層を8層有している。なお、GaNからなる第一半導体層211をSiからなる基板10上に直接形成すると、GaとSiが合金を形成してしまうが、介在層30の存在により合金形成が防止されている。
【0023】
Siからなる基板10は、格子定数が0.384nmであり、熱膨張係数が3.59×10−6/Kである。一方、GaNからなる第一半導体層211、・・・、218は、格子定数が0.3189nmであって基板10よりも小さく、膨張係数が5.59×10−6/Kであって基板10よりも大きい。一方、AlNからなる介在層30および第二半導体層22、・・・、22は、格子定数が0.3112nmであって第一半導体層211、・・・、218よりも小さく、熱膨張係数が4.2×10−6/Kであって基板10よりも大きい。
【0024】
この電界効果トランジスタ100は、上述したように、たとえば直径4インチの基板10上に、MOCVD法などのエピタキシャル結晶成長法で、まず1000〜1100℃程度の基板温度で介在層30、バッファ層20、半導体動作層40を順次形成し、さらにソース電極51、ドレイン電極52およびゲート電極53を形成した後に、各デバイスに分離して作製される。
【0025】
ここで、介在層30の層厚はたとえば40nmである。また、第一半導体層211、・・・、218は、積層方向に向かって層厚が指数関数的に増加するように形成されている。図2は、第一半導体層の層数と層厚との関係を示す図である。図2に示すように、基板10から1層目である第一半導体層211は層厚が300nmであり、積層方向に向かって層厚が厚くなり、8層目である第一半導体層218は層厚が2237nmになっている。一方、第二半導体層22、・・・、22は、層厚がいずれも同一の60nmである。したがって、バッファ層20の層厚は、7.18μmとなる。また、半導体動作層40の層厚は1.35μmであり、バッファ層20と合わせたエピタキシャル層の総層厚は8.52μmである。
【0026】
この電界効果トランジスタ100は、上記構成を備えることによって、耐圧性が高く、反りが小さいデバイスとなっている。
【0027】
以下、具体的に説明する。図3は、図1に示す基板10上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。図3において、横軸は積層方向を示し、縦軸は凸方向の反りをプラス、凹方向の反りをマイナスとした反り量を示す。また、線L2は、実施の形態1におけるエピタキシャル成長中の反り量を示し、線L1は、実施の形態1と同様の構造であるが各第一半導体層の層厚を同一とした場合のエピタキシャル成長中の反り量を示している。なお、各層の形成は、上述したように1000〜1100℃程度の基板温度で行なわれる。
【0028】
はじめに、基板10上に介在層30を形成すると、介在層30は基板10よりも格子定数が小さいので、線L2が示すように、反りはマイナスの方向に発生する。つぎに、介在層30上に第1層目の第一半導体層211を形成すると、第一半導体層211は介在層30よりも格子定数が大きいので、第一半導体層211の層厚が薄いうちは反りがプラスの方向に発生する。しかし、第一半導体層211の層厚がある厚さ以上となると、第一半導体層211が基板10よりも格子定数が小さいことによって、プラスの方向の反りを打ち消すように反りがマイナスの方向に発生するようになる。以下では、半導体層がエピタキシャル基板に対して発生させる反りの方向が反転する際の、その半導体層の層厚を臨界厚さと呼ぶ。すなわち、臨界厚さとは、半導体層の層厚の変化に対して反りが極大点となる層厚を意味する。なお、本実施の形態1においては、第一半導体層211における臨界厚さは約200nmである。
【0029】
つぎに、第一半導体層211上に第二半導体層22を形成すると、第二半導体層22は第一半導体層211よりも格子定数が小さいので、反りはマイナスの方向に発生する。
【0030】
つぎに、第二半導体層22上に第一半導体層212を形成すると、第一半導体層211の場合と同様に、第一半導体層212の層厚が薄いうちは反りがプラスの方向に発生し、ある臨界厚さ以上となると、反りがマイナスの方向に発生するようになる。しかしながら、第一半導体層212の臨界厚さは、第一半導体層211の臨界厚さよりも厚くなる。この理由は、第一半導体層212の場合は、その下方に形成されている介在層30、第一半導体層211、第二半導体層22の各半導体層(下地層)の影響を受けるためであると考えられる。
【0031】
ここで、第一半導体層212の層厚と第一半導体層211の層厚が同じ場合は、第一半導体層212において発生するマイナスの方向への反りは小さくなる。しかしながら、本実施の形態1では、上述したように、第一半導体層212は、第一半導体層211よりも厚く形成されている。その結果、第一半導体層212の臨界厚さが第一半導体層211の臨界厚さよりも厚くなっても、第一半導体層212においてマイナスの方向に発生する反りは大きく維持される。
【0032】
同様に、第二半導体層22を挟んで第一半導体層213、214、・・・と形成していくにしたがって、下地層の総層厚が厚くなるので、臨界厚さは厚くなっていく。図4は、ある第一半導体層に対する下地層の総層厚とその第一半導体層の極大点における層厚、すなわち臨界厚さとの関係の一例を示す図である。図4に示すように、下地層の総層厚が厚くなるにつれて臨界厚さは大きくなる。
【0033】
これに対して、この電界効果トランジスタ100においては、図2に示すように、第一半導体層213、214、・・・、218は、積層方向に向かって層厚が増加し、かつ各第一半導体層213、214、・・・、218の層厚は、その積層位置における臨界厚さよりも厚く形成されている。その結果、図3に示すように、各第一半導体層211、・・・、218においてマイナスの方向に発生する反りが大きく維持されるため、プラスの方向に発生する反りは打ち消され、きわめて小さくなる。
【0034】
最後に、半導体動作層40を形成し、エピタキシャル成長を終了するが、半導体動作層40においても反りはトータルとしてプラスの方向に発生する。その後、基板温度を1000〜1100℃から常温に戻すが、バッファ層20、介在層30、半導体動作層40のいずれも、基板10よりも熱膨張係数が大きいので、基板温度の低下につれて反りがマイナスの方向に発生し、最終的な反り量は点P2に示すように小さい値となる。
【0035】
一方、従来のように各第一半導体層の層厚を同一の値、たとえば300nmとした場合は、線L1が示すように、基板に近い第一半導体層においてはマイナス方向への反りを十分に発生させることができず、基板から遠い第一半導体においては反りのプラス方向への発生量を抑制できないので、最終的な反り量は点P1が示すように大きい値となる。さらには、このように反りが大きくなるような状態でバッファ層を厚く積層しようとすると、バッファ層の厚さが6μm程度で線L3に示す反りの許容値を超えてしまい、エピタキシャル基板が割れるおそれもある。
【0036】
また、各第一半導体層の層厚を同一にした場合でも、それらの層厚を薄くすれば、エピタキシャル基板の反りを抑制できる。しかし、この場合は、エピタキシャル層の総層厚が薄くなってしまうため、デバイスの耐圧性を高くすることができない。
【0037】
一方、この電界効果トランジスタ100は、耐圧性が高く、反りが小さいとともに、エピタキシャル基板の割れも防止される。さらに、各第一半導体層211、・・・、218において反りが打ち消しあっているため、内在する歪みがきわめて低減されるという効果も奏する。
【0038】
なお、各第二半導体層の層厚を厚くすれば、各第二半導体層において発生するマイナス方向の反り量を大きくでき、エピタキシャル基板の反りを抑制できるが、AlNの成長速度は非常に遅いため、生産性が低下するおそれがある。
【0039】
ここで、本発明の実施例1として、本実施の形態1に従い、直径4インチのSi基板を用い、エピタキシャル層の総層厚を8.52μmとして電界効果トランジスタを作製したところ、各デバイスに分離する前のエピタキシャル基板の反り量(BOW)は約30μmと良好であった。その結果、各デバイスに分離した後に反りが小さい電界効果トランジスタが得られた。また、得られた電界効果トランジスタの耐圧を測定したところ、2500Vと優れた特性であることが確認された。
【0040】
一方、本発明の比較例1として、実施例1と同様の構造であるが、各第一半導体層の層厚を同一の300nmとし、エピタキシャル層の総層厚が6μmを越える電界効果トランジスタを作製しようとしたところ、エピタキシャル基板の反りが大きくなり過ぎたために、エピタキシャル成長工程中にエピタキシャル基板が割れてしまい、電界効果トランジスタの作製が不可能となった。
【0041】
なお、本実施の形態1において、最も薄い第一半導体層211の層厚は300nmであるが、400nm以上であれば、発生するマイナスの方向の反りの量を十分に大きくすることができるのでさらに好ましい。また、各第一半導体層211、・・・、218の層厚が3000nm以下であれば、成長時間が十分に短いので、生産性が高く好ましい。
【0042】
また、第二半導体層22の層厚は、0.5nm以上200nm以下であれば、第一半導体層211、・・・、218に内在する歪みを十分に抑制できるので好ましい。
【0043】
また、第一半導体層211、・・・、218、第二半導体層22、・・・、22、介在層30の層厚は、上記実施の形態1の値に限られず、これらの組成、基板10との格子定数および熱膨張率差、デバイスに要求される耐圧、許容される反り量などに応じて適宜設定することができる。
【0044】
(実施の形態2)
つぎに、本発明の実施の形態2について説明する。実施の形態1では、第一半導体層が、積層方向に向かって厚さが増加するように形成されていたが、本実施の形態2では、臨界厚さ以上の層厚を有する第一半導体層が、バッファ層において複合層の層数の三分の二より上層に位置する。
【0045】
図5は、本実施の形態2に係る電界効果トランジスタの模式的な断面図である。この電界効果トランジスタ200は、実施の形態1に係る電界効果トランジスタ100と同様の基板10と、介在層30と、電子走行層41と電子供給層42とコンタクト層43とが順次積層した半導体動作層40と、ソース電極51とドレイン電極52とゲート電極53とを備え、バッファ層20のかわりにバッファ層60を備えている。
【0046】
バッファ層60は、アンドープのGaNからなる第一半導体層611、・・・、611、612、612と、アンドープのAlNからなる第二半導体層62、・・・、62とが交互に積層している。このバッファ層60は複合層を8層有している。
【0047】
第二半導体層62、・・・、62は、層厚がいずれも同一の60nmである。一方、図6は、第一半導体層の層数と層厚との関係を示す図である。図6に示すように、基板10から1〜6層目の第一半導体層611、・・・、611は、層厚がいずれも同一の340nmである。また、基板10から7、8層目の第一半導体層612、612は、層厚がいずれも2140nmである。したがって、バッファ層60の厚さは、6.80μmとなり、半導体動作層40とバッファ層60とを合わせたエピタキシャル層の総層厚は8.15μmである。
【0048】
この電界効果トランジスタ200は、バッファ層60において、より基板10に近い第一半導体層611、・・・、611は、層厚が比較的薄く、より上層に位置する第一半導体層612、612の層厚が臨界厚さよりも十分に厚いことによって、耐圧性が高く、反りが小さいデバイスとなっている。
【0049】
図7は、図5に示す基板10上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。線L6は、エピタキシャル成長中の反り量を示している。また、線分L61、L62は、第一半導体層612、612における反り量を示している。図7に示すように、この電界効果トランジスタ200では、より基板10に近い第一半導体層611、・・・、611の層厚を比較的薄くすることによってプラス方向の反りの発生を抑制するとともに、より上層に位置する第一半導体層612、612の層厚を臨界厚さよりも十分に厚くすることによってマイナスの方向へ反りを大きく発生させて、プラスの方向の反りを大きく抑制している。その結果、バッファ層60の複合層の層数を大きくしながらプラス方向への反り量が小さくなるので、最終的な反り量は点P3に示すように小さくなる。その結果、電界効果トランジスタ200は、耐圧性が高く、反りが小さいものとなる。
【0050】
なお、この電界効果トランジスタ200では、基板10から8層目の第一半導体層612において、最も臨界厚さが厚くなるが、その臨界厚さの値は約1500nmである。この第一半導体層612の層厚は2140nmであり、臨界厚さを大きく超えているので、マイナスの方向への十分な反りが発生する。また、基板10から7層目の第一半導体層612においては、臨界厚さはより小さいので、さらに大きいマイナスの方向への反りが発生する。
【0051】
さらに、本実施の形態2では、臨界厚さ以上の層厚を有する第一半導体層612、612が、バッファ層60において、複合層の総層数の三分の二より上層に位置するので、転位の合体、消滅の頻度を増やすことになり、その結果転位が減りその結晶性が良好になるため、その上方に形成される半導体動作層40の結晶性も良好になる。
【0052】
なお、上記の実施の形態1、2に係る電界効果トランジスタにおいて、各バッファ層20、60は、第一半導体層の層厚が不均一であるとともに、第一半導体層のうち少なくとも一つが臨界厚さより厚い層厚を有するバッファ層に置き換えることができる。以下では、他の好適なバッファ層の変形例を説明する。なお、以下に説明するバッファ層は、第一半導体層の材質、第二半導体層の材質および層厚については、特に言及しない限り、上記の実施の形態1、2と同様である。
【0053】
(変形例1)
図8は、実施の形態の変形例1に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図8に示すように、この変形例1では、バッファ層は複合層を8層有している。また、第一半導体層の層厚は、基板から1〜3層目までの下層においては2200nmであり、4〜8層目においては140nmである。したがって、このバッファ層の厚さは、7.30μmとなる。また、半導体動作層とバッファ層とを合わせたエピタキシャル層の総層厚は8.65μmである。
【0054】
図9は、基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。線L7は、エピタキシャル成長中の反り量を示している。図9に示すように、この変形例1に係るバッファ層においては、基板に近く臨界厚さが薄い第一半導体層の厚さを厚くして反りをマイナス方向にできるだけ発生させ、臨界厚さが厚く反りをマイナス方向に発生しにくい第一半導体層の厚さを薄くして反りのプラス方向への発生量を抑制するようにしている。その結果、最終的な反り量は点P4に示すように小さくなる。したがって、変形例1のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りが小さいものとなる。
【0055】
なお、本変形例1に係るバッファ層では、基板から1〜3層目の第一半導体層の臨界厚さはそれぞれ約200nm、600nm、1600nmとなっていることが確認された。すなわち、各第一半導体層は、それぞれ臨界厚さを大きく超える層厚であり、マイナス方向への十分な反りが発生する。
【0056】
また、このように基板に近い第一半導体層において反りをマイナス方向にできるだけ発生させるためには、臨界厚さ以上の層厚を有する第一半導体層を、バッファ層において複合層の層数の三分の一より下層に位置させることが好ましい。
【0057】
(変形例2)
図10は、実施の形態の変形例2に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図10に示すように、この変形例2では、バッファ層は複合層を8層有している。また、第一半導体層の層厚は、基板から1〜3層目までの下層においては240nmであり、4、5層目の中間層においては2140nmであり、6〜8層目の上層においては240nmである。したがって、このバッファ層の厚さは、6.20μmとなる。また、半導体動作層とバッファ層とを合わせたエピタキシャル層の総層厚は7.55μmである。
【0058】
図11は、基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。線L8は、エピタキシャル成長中の反り量を示している。図11に示すように、この変形例2に係るバッファ層においては、より基板に近い下層の第一半導体層の層厚を比較的薄くすることによってプラス方向の反りの発生を抑制し、つぎに中間層の第一半導体層の厚さを厚くして反りをマイナス方向に大きく発生させ、さらに臨界厚さが厚く反りをマイナス方向に発生しにくい上層の第一半導体層の厚さを薄くして反りのプラス方向への発生量を抑制するようにしている。その結果、最終的な反り量は点P5が示すように小さくなる。したがって、変形例2のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りが小さいものとなる。
【0059】
なお、本変形例2に係るバッファ層では、基板から4、5層目の第一半導体層の臨界厚さはそれぞれ約300nm、700nmとなっていることが確認された。すなわち、各第一半導体層は、それぞれ臨界厚さを大きく超える層厚であり、マイナス方向への十分な反りが発生する。
【0060】
また、このように基板に近い第一半導体層においてプラス方向の反りの発生を抑制し、上層において反りのプラス方向への発生量を抑制するためには、臨界厚さ以上の層厚を有する第一半導体層を、バッファ層において複合層の層数の三分の一から三分の二の間に位置させることが好ましい。
【0061】
(変形例3)
図12は、実施の形態の変形例3に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図12に示すように、この変形例3では、バッファ層は複合層を8層有している。また、第一半導体層の層厚は、基板から2、5、8層目においては2000nmであり、その他においては90nmである。すなわち、バッファ層の下層、中間層、上層において層厚が臨界厚さより厚い第一半導体層が形成されている。また、このバッファ層の厚さは6.45μmとなる。また、半導体動作層とバッファ層とを合わせたエピタキシャル層の総層厚は7.80μmである。
【0062】
図13は、基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。線L9は、エピタキシャル成長中の反り量を示している。図13に示すように、この変形例3に係るバッファ層においても、最終的な反り量は点P6に示すように小さくなる。したがって、変形例3のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りが小さいものとなる。
【0063】
なお、本変形例3では、基板から8層目の第一半導体層において、最も臨界厚さが厚くなるが、その臨界厚さの値は約1600nmである。この第一半導体層の層厚は2000nmであり、臨界厚さを大きく超えているのでマイナスの方向への十分な反りが発生する。また、同一の層厚である基板から2、5層目の第一半導体層においても、さらに大きなマイナスの方向への反りが発生する。
【0064】
(変形例4)
図14は、実施の形態の変形例4に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図14に示すように、この変形例4では、バッファ層は複合層を6層有している。また、第一半導体層の層厚は、基板から1層目において186nmであり、積層方向に向かって350nmずつ増加し、基板から6層目においては1936nmである。また、第二半導体層の層厚はいずれも64nmである。したがって、このバッファ層の厚さは6.75μmとなる。また、この変形例4においては、基板から2〜6層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例4のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りが小さいものとなる。
【0065】
(変形例5)
図15は、実施の形態の変形例5に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図15に示すように、この変形例5では、バッファ層は複合層を8層有している。また、第一半導体層の層厚は、基板から1層目において240nmであり、積層方向に向かって2層おきに300nmずつ階段状に増加し、基板から8層目においては1140nmである。したがって、このバッファ層の厚さは6.0μmとなる。また、この変形例5においては、基板から1、3〜7層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例5のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りが小さいものとなる。
【0066】
(変形例6)
図16は、実施の形態の変形例6に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図16に示すように、この変形例6では、バッファ層は複合層を7層有している。また、第一半導体層の層厚は、基板から1層目において140nmであり、積層方向に向かって不規則な階段状に増加し、基板から7層目においては2040nmである。このバッファ層の厚さは5.15μmである。また、この変形例6においては、基板から3〜7層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例6のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りが小さいものとなる。
【0067】
(変形例7)
図17は、実施の形態の変形例7に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。また、図18は、基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。線L10は、エピタキシャル成長中の反り量を示している。図17、18に示すように、この変形例7では、バッファ層は複合層を8層有している。また、第一半導体層の層厚は、基板から1層目において385nmであり、積層方向に向かって不規則に増加するが、4、7層目において、反りの微調整のために層厚の薄い第一半導体層が形成されている。基板から8層目における層厚は1872nmである。また、このバッファ層の厚さは5.85μmである。また、この変形例7においては、基板から1〜3、5、6、8層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例7のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りは、図18の点P7に示すように小さいものとなる。
【0068】
(変形例8)
図19は、実施の形態の変形例8に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図19に示すように、この変形例8では、バッファ層は複合層を9層有している。また、第一半導体層の層厚は、基板から1〜4層目において同一の140nmであり、それより上層では積層方向に向かって増加する。基板から9層目における層厚は1696nmである。また、このバッファ層の厚さは5.85μmである。また、この変形例8においては、基板から5〜9層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例8のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りが小さいものとなる。
【0069】
(変形例9)
図20は、実施の形態の変形例9に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。また、図21は、基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。線L11は、エピタキシャル成長中の反り量を示している。図20、21に示すように、この変形例9では、バッファ層は複合層を10層有している。また、第一半導体層の層厚は、基板から1層目において300nmであり、積層方向に向かって増加し、8層目において2237.709nmまで増加するが、9、10層目においては50nmになっている。このバッファ層の厚さは7.40μmである。また、この変形例9においては、基板から1〜8層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例9のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りは、図21の点P8に示すように小さいものとなる。
【0070】
(変形例10)
図22は、実施の形態の変形例10に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図22に示すように、この変形例10では、バッファ層は、実施の形態1に係るバッファ層において、第一半導体層の5層目と6層目の層厚を入れ替えたものである。したがって、この変形例10のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りが小さいものとなる。
【0071】
(変形例11)
図23は、実施の形態の変形例11に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。また、図24は、基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。線L12は、エピタキシャル成長中の反り量を示している。図23、24に示すように、この変形例11では、バッファ層は複合層を8層有している。また、第一半導体層の層厚は、基板から1層目において440nmであり、それより上層では、反りの微調整のためにジグザクに変化しており、基板から7層目における層厚は2140nmである。また、このバッファ層の厚さは5.74μmである。また、この変形例11においては、基板から1、3、5、7層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例11のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りは、図24の点P9に示すように小さいものとなる。
【0072】
(変形例12)
図25は、実施の形態の変形例12に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。また、図26は、基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。線L13は、エピタキシャル成長中の反り量を示している。図25、26に示すように、この変形例12では、バッファ層は複合層を8層有している。また、第一半導体層の層厚は、基板から1層目において140nmであり、それより上層では、反りの微調整のために、ジグザクに増加するように変化しており、基板から7層目における層厚は1440nmである。また、このバッファ層の厚さは5.8μmである。また、この変形例12においては、基板から3〜7層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例12のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りは、図26の点P10に示すように小さいものとなる。
【0073】
(変形例13)
図27は、実施の形態の変形例13に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図27に示すように、この変形例13では、バッファ層は複合層を8層有している。また、第一半導体層の層厚は、基板から1〜6層目において同一の190nmであり、それより上層では積層方向に向かって増加する。基板から8層目における層厚は2040nmである。また、このバッファ層の厚さは5.5μmである。また、この変形例13においては、基板から7、8層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例13のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りが小さいものとなる。
【0074】
(変形例14)
図28は、実施の形態の変形例14に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図28に示すように、この変形例14では、バッファ層は複合層を12層有している。また、第一半導体層の層厚は、基板から11層目において2040nmであり、それ以外においては290nmである。また、このバッファ層の厚さは5.8μmである。また、この変形例14においては、基板から1、2、11層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例14のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りが小さいものとなる。
【0075】
(変形例15)
図29は、実施の形態の変形例15に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図29に示すように、この変形例15では、バッファ層は複合層を27層有している。また、第一半導体層の層厚は、基板から1〜17層目において5nmであり、19〜27層目において290nmであり、18層目において2140nmである。また、第二半導体層の層厚は、基板から1〜18層目において5nmであり、19〜27層目において60nmである。また、このバッファ層の厚さは5.5μmである。また、この変形例15においては、基板から18層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例15のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りが小さいものとなる。
【0076】
(変形例16)
図30は、実施の形態の変形例16に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。図30に示すように、この変形例16では、バッファ層は複合層を29層有している。また、第一半導体層の層厚は、基板から1〜5、7〜11、13〜19層目において5nmであり、21〜29層目において140nmであり、6、12、20層目においてそれぞれ1495nm、295nm、2140nmである。また、第二半導体層の層厚は、基板から1〜19層目において5nmであり、20〜29層目において60nmである。また、このバッファ層の厚さは5.97μmである。また、この変形例16においては、基板から6、20層目の第一半導体層がその臨界厚さよりも厚い層厚を有している。したがって、この変形例16のバッファ層を備えることによって、電界効果トランジスタは、耐圧性が高くなり、かつ反りが小さいものとなる。
【0077】
なお、上記各実施の形態においては、Siからなる基板を用いたが、SiC、ZnOからなる基板を用いてもよい。また、介在層、第一および第二半導体層の材質についても、窒化物系化合物半導体であり、格子定数および熱膨張率が基板も含めて所定の関係を満たすものであれば特に限定されない。たとえば、上記各実施の形態において、第二半導体層はAlNからなるものであったが、AlxGa1-xN(ただし、0<x<1)であってもよい。
【0078】
また、上記各実施の形態においては、半導体電子デバイスがHEMT型の電界効果トランジスタであったが、本発明はこれに限定されず、絶縁ゲート型(MIS型、MOS型)、ショットキーゲート型(MES型)等、種々の電界効果トランジスタに対して適用可能である。また、本発明は、電界効果トランジスタ以外にも、ショットキーダイオード等、各種ダイオードに対しては適用可能である。たとえば、実施の形態1の電界効果トランジスタ100において、ソース電極51、ドレイン電極52およびゲート電極53のかわりにカソード電極およびアノード電極を形成した構造とすれば、本発明を適用したダイオードを実現できる。
【図面の簡単な説明】
【0079】
【図1】本発明の実施の形態1に係る電界効果トランジスタの模式的な断面図である。
【図2】第一半導体層の層数と層厚との関係を示す図である。
【図3】図1に示す基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。
【図4】ある第一半導体層に対する下地層の総層厚とその第一半導体層の極大点における層厚との関係の一例を示す図である。
【図5】本発明の実施の形態2に係る電界効果トランジスタの模式的な断面図である。
【図6】第一半導体層の層数と層厚との関係を示す図である。
【図7】図5に示す基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。
【図8】実施の形態の変形例1に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。
【図9】基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。
【図10】実施の形態の変形例2に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。
【図11】基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。
【図12】実施の形態の変形例3に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。
【図13】基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。
【図14】実施の形態の変形例4に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。
【図15】実施の形態の変形例5に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。
【図16】実施の形態の変形例6に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。
【図17】実施の形態の変形例7に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。
【図18】基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。
【図19】実施の形態の変形例8に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。
【図20】実施の形態の変形例9に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。
【図21】基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。
【図22】実施の形態の変形例10に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。
【図23】実施の形態の変形例11に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。
【図24】基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。
【図25】実施の形態の変形例12に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。
【図26】基板上に各層を形成する場合におけるエピタキシャル基板の反りの方向と反り量とを説明する説明図である。
【図27】実施の形態の変形例13に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。
【図28】実施の形態の変形例14に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。
【図29】実施の形態の変形例15に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。
【図30】実施の形態の変形例16に係るバッファ層における第一半導体層の層数と層厚との関係を示す図である。
【符号の説明】
【0080】
10 基板
20、60 バッファ層
22、62 第二半導体層
30 介在層
40 半導体動作層
41 電子走行層
42 電子供給層
43 コンタクト層
43a 開口部
51 ソース電極
52 ドレイン電極
53 ゲート電極
100、200 電界効果トランジスタ
211〜218、611、612 第一半導体層
L1〜L13 線
L61、L62 線分
P1〜P10 点
【特許請求の範囲】
【請求項1】
基板と、
前記基板上に形成された、前記基板よりも格子定数が小さく熱膨張係数が大きい窒化物系化合物半導体からなる第一半導体層と該第一半導体層よりも格子定数が小さく前記基板よりも熱膨張係数が大きい窒化物系化合物半導体からなる第二半導体層とが交互に積層した2層以上の複合層を有するバッファ層と、
前記基板と前記バッファ層との間に形成された、前記第一半導体層よりも格子定数が小さく前記基板よりも熱膨張係数が大きい窒化物系化合物半導体からなる介在層と、
前記バッファ層上に形成された、窒化物系化合物半導体からなる半導体動作層と、
を備え、前記バッファ層において、前記第一半導体層の層厚が不均一であるとともに、該第一半導体層のうち少なくとも一つが、前記基板に対して発生させる反りの方向が反転する臨界厚さよりも厚い層厚を有することを特徴とする半導体電子デバイス。
【請求項2】
前記バッファ層は、前記各第一半導体層の層厚が積層方向に向かって増加するように形成されていることを特徴とする請求項1に記載の半導体電子デバイス。
【請求項3】
前記臨界厚さ以上の層厚を有する第一半導体層は、前記バッファ層において前記複合層の層数の三分の二より上層に位置することを特徴とする請求項1に記載の半導体電子デバイス。
【請求項4】
前記臨界厚さ以上の層厚を有する第一半導体層は、前記バッファ層において前記複合層の層数の三分の一より下層に位置することを特徴とする請求項1に記載の半導体電子デバイス。
【請求項5】
前記臨界厚さ以上の層厚を有する第一半導体層は、前記バッファ層において前記複合層の層数の三分の一から三分の二の間に位置することを特徴とする請求項1に記載の半導体電子デバイス。
【請求項6】
前記臨界厚さ以上の層厚を有する第一半導体層の厚さが400nm以上、3000nm以下であることを特徴とする請求項1〜5のいずれか1つに記載の半導体電子デバイス。
【請求項7】
前記第一半導体層はGaNからなり、前記第二半導体層はAlxGa1-xN(ただし、0<x≦1)からなることを特徴とする請求項1〜6のいずれか1つに記載の半導体電子デバイス。
【請求項8】
前記基板は、Si、SiC、ZnOのいずれかからなることを特徴とする請求項1〜7のいずれか1つに記載の半導体電子デバイス。
【請求項9】
前記第二半導体層は、層厚が0.5nm以上、200nm以下であることを特徴とする請求項1〜8のいずれか1つに記載の半導体電子デバイス。
【請求項1】
基板と、
前記基板上に形成された、前記基板よりも格子定数が小さく熱膨張係数が大きい窒化物系化合物半導体からなる第一半導体層と該第一半導体層よりも格子定数が小さく前記基板よりも熱膨張係数が大きい窒化物系化合物半導体からなる第二半導体層とが交互に積層した2層以上の複合層を有するバッファ層と、
前記基板と前記バッファ層との間に形成された、前記第一半導体層よりも格子定数が小さく前記基板よりも熱膨張係数が大きい窒化物系化合物半導体からなる介在層と、
前記バッファ層上に形成された、窒化物系化合物半導体からなる半導体動作層と、
を備え、前記バッファ層において、前記第一半導体層の層厚が不均一であるとともに、該第一半導体層のうち少なくとも一つが、前記基板に対して発生させる反りの方向が反転する臨界厚さよりも厚い層厚を有することを特徴とする半導体電子デバイス。
【請求項2】
前記バッファ層は、前記各第一半導体層の層厚が積層方向に向かって増加するように形成されていることを特徴とする請求項1に記載の半導体電子デバイス。
【請求項3】
前記臨界厚さ以上の層厚を有する第一半導体層は、前記バッファ層において前記複合層の層数の三分の二より上層に位置することを特徴とする請求項1に記載の半導体電子デバイス。
【請求項4】
前記臨界厚さ以上の層厚を有する第一半導体層は、前記バッファ層において前記複合層の層数の三分の一より下層に位置することを特徴とする請求項1に記載の半導体電子デバイス。
【請求項5】
前記臨界厚さ以上の層厚を有する第一半導体層は、前記バッファ層において前記複合層の層数の三分の一から三分の二の間に位置することを特徴とする請求項1に記載の半導体電子デバイス。
【請求項6】
前記臨界厚さ以上の層厚を有する第一半導体層の厚さが400nm以上、3000nm以下であることを特徴とする請求項1〜5のいずれか1つに記載の半導体電子デバイス。
【請求項7】
前記第一半導体層はGaNからなり、前記第二半導体層はAlxGa1-xN(ただし、0<x≦1)からなることを特徴とする請求項1〜6のいずれか1つに記載の半導体電子デバイス。
【請求項8】
前記基板は、Si、SiC、ZnOのいずれかからなることを特徴とする請求項1〜7のいずれか1つに記載の半導体電子デバイス。
【請求項9】
前記第二半導体層は、層厚が0.5nm以上、200nm以下であることを特徴とする請求項1〜8のいずれか1つに記載の半導体電子デバイス。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【公開番号】特開2009−289956(P2009−289956A)
【公開日】平成21年12月10日(2009.12.10)
【国際特許分類】
【出願番号】特願2008−140649(P2008−140649)
【出願日】平成20年5月29日(2008.5.29)
【出願人】(000005290)古河電気工業株式会社 (4,457)
【Fターム(参考)】
【公開日】平成21年12月10日(2009.12.10)
【国際特許分類】
【出願日】平成20年5月29日(2008.5.29)
【出願人】(000005290)古河電気工業株式会社 (4,457)
【Fターム(参考)】
[ Back to top ]