半導体装置及びその製造方法
【課題】ニッケル膜又はニッケル合金膜を用いてシリサイド化を行う場合において、シリサイド化されたソース／ドレイン拡散層のシート抵抗及びそのばらつきを低減するとともに、接合リーク電流を低減しうる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板上１０に、ゲート電極１６とソース／ドレイン拡散層２４とを有するトランジスタ２６を形成する第１の工程と、半導体基板上に、ゲート電極及びソース／ドレイン拡散層を覆うように、ニッケル又はニッケル合金より成る金属膜２８を、基板温度を２２０℃〜３００℃とした状態で形成する第２の工程と、金属膜とソース／ドレイン拡散層の上部とを反応させ、ソース／ドレイン拡散層上に、ニッケルシリサイド又はニッケル合金シリサイドより成るシリサイド膜３４ｂを形成する第３の工程とを有している。
【解決手段】半導体基板上１０に、ゲート電極１６とソース／ドレイン拡散層２４とを有するトランジスタ２６を形成する第１の工程と、半導体基板上に、ゲート電極及びソース／ドレイン拡散層を覆うように、ニッケル又はニッケル合金より成る金属膜２８を、基板温度を２２０℃〜３００℃とした状態で形成する第２の工程と、金属膜とソース／ドレイン拡散層の上部とを反応させ、ソース／ドレイン拡散層上に、ニッケルシリサイド又はニッケル合金シリサイドより成るシリサイド膜３４ｂを形成する第３の工程とを有している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に係り、特に、シリサイド膜を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
ゲート電極、ソース／ドレイン拡散層の低抵抗化を図る技術として、これらの表面に自己整合的に金属シリサイド膜を形成する、いわゆるサリサイド（Self-Aligned Silicide）プロセスが知られている。サリサイドプロセスにおいてシリコンと反応させる金属材料としては、コバルト（Ｃｏ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）等が用いられている。なかでもニッケルシリサイドは、微細なゲート電極の場合であってもゲート電極の抵抗が安定する等の利点を有することから、大きな注目を集めている。
【特許文献１】特表２００６−５００４７２号公報
【特許文献２】特開２００３−１５８０９１号公報
【非特許文献１】Gi Bum Kim et al., “Improved thermal stability of Ni silicide on Si (100) through reactive deposition of Ni”, J. Vac. Sci. Technol. B, Vol. 21, No.1, pp. 319-322 (2003)
【非特許文献２】R. T. Tung et al., “Formation of Ultrathin Single-Crystal Silicide Films on Si: Surface and Interfacial Stabilization of Si-NiSi2 Epitaxial Structures”, Physical Review Letters, Vol. 50, Number 6, p. 429-432, (1983)
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来は、必ずしも十分に耐熱性の高いニッケルシリサイド膜が得られなかった。即ち、ニッケルシリサイド膜を形成した後に、比較的高温の熱処理が加わると、ニッケルシリサイド膜のシート抵抗が増加し、そのばらつきも大きくなってしまっていた。また、ニッケルシリサイド膜を用いた場合には、ソース／ドレイン拡散層における接合リーク電流が必ずしも十分に低くはなかった。
【０００４】
本発明の目的は、ニッケル膜又はニッケル合金膜を用いてシリサイド化を行う場合において、シリサイド化されたソース／ドレイン拡散層のシート抵抗及びそのばらつきを低減するとともに、接合リーク電流を低減しうる半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の一観点によれば、半導体基板上に、ゲート電極とソース／ドレイン拡散層とを有するトランジスタを形成する第１の工程と、前記半導体基板上に、前記ゲート電極及び前記ソース／ドレイン拡散層を覆うように、ニッケル又はニッケル合金より成る金属膜を、基板温度を２２０℃〜３００℃とした状態で形成する第２の工程と、前記金属膜と前記ソース／ドレイン拡散層の上部とを反応させ、前記ソース／ドレイン拡散層上に、ニッケルシリサイド又はニッケル合金シリサイドより成るシリサイド膜を形成する第３の工程とを有することを特徴とする半導体装置の製造方法が提供される。
【０００６】
また、本発明の他の観点によれば、半導体基板上に、ゲート電極とソース／ドレイン拡散層とを有するトランジスタを形成する第１の工程と、基板温度を２２０℃〜３００℃とした状態でニッケル又はニッケル合金を堆積し、基板温度を低下させた状態でニッケル又はニッケル合金を更に堆積することにより、前記半導体基板上に、前記ゲート電極及び前記ソース／ドレイン拡散層を覆うように、ニッケル又はニッケル合金より成る金属膜を形成する第２の工程と、前記金属膜と前記ソース／ドレイン拡散層の上部とを反応させ、前記ソース／ドレイン拡散層上に、ニッケルシリサイド又はニッケル合金シリサイドより成るシリサイド膜を形成する第３の工程とを有することを特徴とする半導体装置の製造方法が提供される。
【０００７】
また、本発明の更に他の観点によれば、半導体基板上に、ゲート電極とソース／ドレイン拡散層とを有するトランジスタを形成する第１の工程と、前記半導体基板上に、前記ゲート電極及び前記ソース／ドレイン拡散層を覆うように、ニッケル又はニッケル合金より成る金属膜を形成する第２の工程であって、ニッケル又はニッケル合金より成る膜厚４ｎｍ以下の第１の膜を形成し、前記第１の膜に対して２２０℃〜３００℃の熱処理を行い、ニッケル又はニッケル合金より成る第２の膜を更に堆積することにより、前記第１の膜と前記第２の膜とから成る前記金属膜を形成する第２の工程と、前記金属膜と前記ソース／ドレイン拡散層の上部とを反応させ、前記ソース／ドレイン拡散層上に、ニッケルシリサイド又はニッケル合金シリサイドより成るシリサイド膜を形成する第３の工程とを有することを特徴とする半導体装置の製造方法が提供される。
【０００８】
また、本発明の更に他の観点によれば、面方位が（００１）である半導体基板上に、ゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側の前記半導体基板内に形成されたソース／ドレイン拡散層と、前記ソース／ドレイン拡散層上に形成されたニッケルシリサイド又はニッケル合金シリサイドより成るシリサイド膜であって、（０２０）配向の結晶粒と（０１３）配向の結晶粒のいずれをも含まないシリサイド膜とを有することを特徴とする半導体装置が提供される。
【発明の効果】
【０００９】
本発明によれば、基板温度を２２０℃〜３００℃に設定した状態で良質なニッケル膜を形成し、かかるニッケル膜とソース／ドレイン拡散層とを反応させるため、耐熱性の高い極めて良質なニッケルシリサイド膜を形成することができる。また、本発明によれば、ニッケル膜を薄く形成した後、熱処理を行うことによりニッケル膜の膜質を良好し、かかるニッケル膜とソース／ドレイン拡散層とを反応させるため、耐熱性の高い極めて良質なニッケルシリサイド膜を形成することができる。このため、本発明によれば、ニッケルシリサイド膜を形成した後の工程で行われる熱処理において、ニッケルシリサイド膜に凝集が生じることを防止することができる。このため、ニッケルシリサイド膜のシート抵抗が増加してしまうのを抑制することができ、また、ニッケルシリサイド膜のシート抵抗のばらつきを抑制することができる。また、本発明によれば、耐熱性の高い極めて良質なニッケルシリサイド膜を形成し得るため、ニッケルシリサイド膜を形成した後に行われる熱処理においてＮｉの異常拡散が生じることも抑制し得る。このため、ニッケルシリサイド膜の下部に高抵抗なＮｉＳｉ２結晶がソース／ドレイン拡散層の接合部の近傍まで達するようにスパイク状に成長してしまうこともない。このため、本発明によれば、接合リーク電流の増加をも確実に抑制することができる。従って、本発明によれば、電気的特性の良好な半導体装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００１０】
［第１実施形態］
本発明の第１実施形態による半導体装置及びその製造方法を図１乃至図１４を用いて説明する。
【００１１】
（半導体装置）
まず、本実施形態による半導体装置を図１を用いて説明する。図１は、本実施形態による半導体装置を示す断面図である。
【００１２】
図に示すように、所定の導電型のウェル（図示せず）等が形成された半導体基板１０には、素子領域を確定する素子分離領域１２が形成されている。半導体基板１０としては、例えば面方位が（１００）のシリコン基板が用いられている。素子領域における半導体基板１０内には、図示しないチャネルドープ層が形成されている。
【００１３】
素子領域上には、例えば膜厚２ｎｍのシリコン酸化膜より成るゲート絶縁膜１４を介して、ポリシリコンより成るゲート電極１６が形成されている。
【００１４】
ゲート電極１６の両側の半導体基板１０内には、エクステンションソース／ドレイン構造のエクステンション領域を構成する浅い不純物拡散領域２０が形成されている。
【００１５】
ゲート電極１６の側壁部分には、例えばシリコン酸化膜より成るサイドウォール絶縁膜１８が形成されている。
【００１６】
サイドウォール絶縁膜１８が形成されたゲート電極１６の両側の半導体基板１０内には、ソース／ドレイン拡散層の深い領域を構成する不純物拡散領域２２が形成されている。
【００１７】
エクステンション領域、すなわち、浅い不純物拡散領域２０と、深い不純物拡散領域２２とにより、ソース／ドレイン拡散層２４が構成されている。
【００１８】
こうして、ゲート電極１６とソース／ドレイン拡散層２４とを有するＭＯＳトランジスタ２６が構成されている。
【００１９】
ゲート電極１６上には、例えばニッケルシリサイドより成るシリサイド膜３４ａが形成されている。
【００２０】
また、ソース／ドレイン拡散層２４上には、例えばニッケルシリサイドより成るシリサイド膜３４ｂが形成されている。
【００２１】
シリサイド膜３４ｂは、後述するように、基板温度を２２０℃〜３００℃に設定した状態でニッケル膜２８を形成し、かかるニッケル膜２８とソース／ドレイン拡散層２４の上部とを反応させることにより形成されたものである。ソース／ドレイン拡散層２４上に形成されたシリサイド膜３４ｂは、後に詳述するように、（０２０）配向のグレイン（結晶粒）と（０１３）配向のグレインのいずれをも含んでいない良質なシリサイド膜３４ｂである。かかるシリサイド膜３４ｂは、耐熱性が極めて高く、膜厚や膜質も均一である。従って、本実施形態によれば、シート抵抗が低く、シート抵抗のばらつきも小さく、リーク電流も小さい半導体装置を提供することが可能となる。
【００２２】
ＭＯＳトランジスタ２６及びシリサイド膜３４ａ、３４ｂが形成された半導体基板１０上には、例えば膜厚１０ｎｍのシリコン酸化膜３６が形成されている。
【００２３】
シリコン酸化膜３６上には、例えば膜厚５０ｎｍのシリコン窒化膜４４が形成されている。
【００２４】
次に、シリコン窒化膜４４上には、例えば膜厚６００ｎｍのシリコン酸化膜より成る層間絶縁膜４６が形成されている。
【００２５】
層間絶縁膜４６には、ゲート電極１６上のシリサイド膜３４ａに達するコンタクトホール４８ａと、ソース／ドレイン拡散層２４上のシリサイド膜３４ｂに達するコンタクトホール４８ｂとが形成されている。
【００２６】
コンタクトホール４８ａ、４８ｂ内には、バリアメタル５０及びタングステン膜５２より成るコンタクトプラグ５４ａ、５４ｂがそれぞれ埋め込まれている。
【００２７】
層間絶縁膜４６上には、シリコン酸化膜より成る層間絶縁膜５６が形成されている。
【００２８】
層間絶縁膜５６には、配線層５８が埋め込まれている。
【００２９】
こうして、本実施形態による半導体装置が構成されている。
【００３０】
このように、本実施形態による半導体装置は、基板温度を２２０℃〜３００℃に設定した状態で良質なニッケル膜を形成し、かかるニッケル膜とソース／ドレイン拡散層２４とを反応させることにより、ニッケルシリサイドより成るシリサイド膜３４ｂが形成されている。かかるシリサイド膜３４ｂは、（０２０）配向のグレイン（結晶粒）と（０１３）配向のグレインのいずれをも含んでいない良質なシリサイド膜３４ｂである。かかるシリサイド膜３４ｂは、耐熱性が極めて高く、膜厚や膜質も均一である。従って、本実施形態によれば、シート抵抗が低く、シート抵抗のばらつきも小さく、リーク電流も小さい半導体装置を提供することが可能となる。
【００３１】
（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法を図２乃至図６を用いて説明する。図２乃至図６は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【００３２】
まず、所定の導電型のウェル（図示せず）等が形成された半導体基板１０に、例えばＳＴＩ（Shallow Trench Isolation）法により、シリコン酸化膜より成る素子分離領域１２を形成する。半導体基板１０としては、例えば、面方位が（１００）のシリコン基板を用いる。こうして、素子分離領域１２により、ＭＯＳトランジスタが形成される素子領域が画定される。
【００３３】
次に、例えばスピンコート法により、フォトレジスト膜（図示せず）を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜をパターニングする。これにより、チャネルドープ層を形成するためのフォトレジストマスクが形成される。
【００３４】
次に、フォトレジスト膜をマスクとして、例えばイオン注入法により、シリコン基板１０にドーパント不純物を導入する。これにより、シリコン基板１０内に、チャネルドープ層（図示せず）が形成される。ＮＭＯＳトランジスタを形成する場合には、ｐ型のドーパント不純物として例えばボロンを用いる。この場合、イオン注入の条件は、例えば、加速電圧を１５ｋｅＶ、ドーズ量を１×１０１３ｃｍ−２とする。ＰＭＯＳトランジスタを形成する場合には、ｎ型のドーパント不純物として例えば砒素を用いる。この場合、イオン注入の条件は、例えば加速電圧を８０ｋｅＶ、ドーズ量を１×１０１３ｃｍ−２とする。
【００３５】
チャネルドープ層を形成した後、マスクとして用いたフォトレジスト膜を剥離する。
【００３６】
次に、熱処理を行う。熱処理条件は、例えば９５０℃、１０秒間とする。かかる熱処理は、チャネルドープ層中のドーパント不純物を活性化するとともに、シリコン基板１０の表面の結晶性を回復させるためのものである。
【００３７】
次に、シリコン基板１０上に、例えば熱酸化法により、例えば膜厚２ｎｍのシリコン酸化膜より成るゲート絶縁膜１４を形成する。
【００３８】
なお、ここでは、ゲート絶縁膜１４の材料としてシリコン酸化膜を用いたが、ゲート絶縁膜１４の材料はシリコン酸化膜に限定されるものではない。他のあらゆる絶縁膜を、ゲート絶縁膜１４の材料として適宜用いることが可能である。
【００３９】
次に、全面に、例えばＣＶＤ（Chemical Vapor Deposition）法により、例えば膜厚１００ｎｍのポリシリコン膜１６を形成する。
【００４０】
次に、例えばイオン注入法により、ドーパント不純物をポリシリコン膜１６に導入する。ＮＭＯＳトランジスタを形成する場合には、ｎ型のドーパント不純物として例えばリンを用いる。この場合には、加速電圧を例えば１０ｋｅＶとし、ドーズ量を例えば１×１０１６ｃｍ−２とする。ＰＭＯＳトランジスタを形成する場合には、ｐ型のドーパント不純物として、例えばボロンを用いる。この場合には、加速電圧を例えば５ｋｅＶとし、ドーズ量を例えば５×１０１５ｃｍ−２とする。
【００４１】
次に、例えばスピンコート法により、フォトレジスト膜（図示せず）を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜をパターニングする。これにより、ポリシリコン膜１６をパターニングするためのフォトレジストマスク（図示せず）が形成される。
【００４２】
次に、フォトレジスト膜をマスクとして、ポリシリコン膜１６をドライエッチングする。これにより、ポリシリコン膜より成るゲート電極１６が形成される。この後、フォトレジスト膜を剥離する（図２（ａ）参照）。
【００４３】
次に、ゲート電極１６をマスクとして、例えばイオン注入法により、ゲート電極１６の両側のシリコン基板１０にドーパント不純物を導入する。ＮＭＯＳトランジスタを形成する場合には、ｎ型のドーパント不純物として例えば砒素を用いる。この場合には、加速電圧を例えば１ｋｅＶとし、ドーズ量を例えば１×１０１５ｃｍ−２とする。ＰＭＯＳトランジスタを形成する場合には、ｐ型のドーパント不純物として例えばボロンを用いる。この場合には、加速電圧を例えば０．５ｋｅＶとし、ドーズ量を例えば１×１０１５ｃｍ−２とする。これにより、エクステンションソース／ドレイン構造のエクステンション領域を構成する浅い不純物拡散領域２０が形成される（図２（ｂ）参照）。
【００４４】
次に、全面に、例えばＣＶＤ法により、例えば膜厚１００ｎｍのシリコン酸化膜１８を形成する。
【００４５】
次に、例えばＲＩＥ（Reactive Ion Etching、反応性イオンエッチング）法により、シリコン酸化膜１８を異方性エッチングする。これにより、ゲート電極１６の側壁部分に、シリコン酸化膜より成るサイドウォール絶縁膜１８が形成される（図２（ｃ）参照）。
【００４６】
次に、ゲート電極１６及びサイドウォール絶縁膜１８をマスクとして、例えばイオン注入法により、ゲート電極１６及びサイドウォール絶縁膜１８の両側のシリコン基板１０にドーパント不純物を導入する。ＮＭＯＳトランジスタを形成する場合には、ｎ型のドーパント不純物として、例えばリンを用いる。ＰＭＯＳトランジスタを形成する場合には、ｐ型のドーパント不純物として、例えばボロンを用いる。これにより、ソース／ドレイン拡散層の深い領域を構成する不純物拡散領域２２が形成される。また、不純物拡散領域２２に導入するドーパント不純物と反対の導電型のドーパント不純物を導入することにより、いわゆるポケット領域（図示せず）を更に形成してもよい。不純物拡散領域２０を形成するためのイオン注入、不純物拡散層２２を形成するためのイオン注入、更にはポケット領域を形成するためのイオン注入等により、シリコン基板１０の表面の結晶性が損なわれ、シリコン基板１０の表面の結晶状態はアモルファス状態となる。
【００４７】
次に、熱処理を行う。熱処理温度は、例えば、９００〜１１００℃とする。熱処理時間は、例えば、１ミリ秒〜５秒程度とする。ここでは、熱処理温度を例えば１０００℃とし、熱処理時間を例えば１秒間とする。かかる熱処理は、不純物拡散領域２０、２２に導入されたドーパント不純物を活性化するとともに、シリコン基板１０の表面の結晶性を回復するためのものである。
【００４８】
こうして、ゲート電極１６の両側のシリコン基板１０内に、浅い不純物拡散領域（エクステンション領域）２０と深い不純物拡散領域２２とから成るソース／ドレイン拡散層２４が形成される（図３（ａ）参照）。
【００４９】
こうして、素子分離領域１２により確定された素子領域に、ゲート電極１６とソース／ドレイン拡散層２４とを有するＭＯＳトランジスタ２６が形成される。
【００５０】
次に、例えばフッ酸処理により、ゲート電極１６の表面、及び、ソース／ドレイン拡散層２４の表面に形成されている自然酸化膜を除去する。
【００５１】
次に、図３（ｂ）に示すように、全面に、例えばスパッタ法により、基板温度を２２０℃〜３００℃に設定した状態で、膜厚１０〜２０ｎｍ程度のニッケル膜２８を形成する。基板温度を２２０℃〜３００℃に設定した状態でニッケル膜２８を形成するのは、基板温度を２２０℃〜３００℃に設定した状態でニッケル膜２８を形成し、この後、シリサイド化のための熱処理を行うと、耐熱性の高いニッケルシリサイド膜３４ｂを得ることが可能となるためである。
【００５２】
即ち、基板温度を比較的高く設定した状態でニッケル膜２８を堆積した場合には、シリコン基板１０とニッケル膜２８との界面付近においては、シリコン基板１０からＳｉ原子が十分に供給される状態でニッケル膜２８が形成されると考えられる。そうすると、シリコン基板１０とニッケル膜２８との界面近傍には、結晶性の良好なニッケルシリサイド膜（図示せず）が薄く形成されると考えられる。この際に形成されるニッケルシリサイド膜は、シリコンの構成比率が比較的高いニッケルシリサイド膜、即ち、シリコンリッチなニッケルシリサイド膜であると考えられる。このような良質なニッケルシリサイド膜がシリコン基板１０とニッケル膜２８との界面付近に予め形成されていると、後工程における熱処理においてニッケル膜２８とソース／ドレイン拡散層２４の上部とを反応させてニッケルシリサイド膜３４ｂを形成する際に、耐熱性の高い良質なニッケルシリサイド膜３４ｂを形成し得ると考えられる。
【００５３】
なお、ニッケル膜２８を堆積する際の基板温度の下限を２２０℃とする理由については、実験により得られた評価結果を参照しながら、後に詳述することとする。
【００５４】
ニッケル膜２８を堆積する際の基板温度の上限を３００℃とするのは、以下のような理由によるものである。即ち、基板温度を４５０℃に設定した状態でニッケル膜を堆積した場合には、シリコン基板１０とニッケル膜２８との界面に、高抵抗のＮｉＳｉ２相の結晶が不均一に生じる（非特許文献１、２参照）。ＮｉＳｉ２結晶が不均一に生じると、シリコン基板１０とニッケルシリサイド膜との界面におけるラフネスが大きくなり、シート抵抗が大きくばらつく要因となる。また、かかるＮｉＳｉ２結晶はソース／ドレイン拡散層の接合部の近傍まで達するようにスパイク状に成長するため、接合リーク電流の増加の要因となる。従って、４５０℃に対して十分に低く基板温度を設定した状態でニッケル膜を堆積することが極めて必要である。このため、本実施形態では、ニッケル膜を堆積する際の基板温度の上限を３００℃としている。
【００５５】
なお、ニッケル膜２８を堆積する際には、半導体基板１０を静電チャックにより支持し、静電チャックに設けられたヒータ及び温度センサを用いて基板温度を制御することが望ましい。これにより、基板温度を正確に制御することが可能となる。
【００５６】
ニッケル膜２８を堆積する際には、堆積速度を２ｎｍ／秒以下に設定することが望ましい。堆積速度が比較的速いとシリコン基板１０からＳｉが十分に供給されない状態でニッケル膜２８の堆積が進行してしまい、良質なニッケル膜２８を形成し得ないためである。
【００５７】
こうして、膜厚１０〜２０ｎｍ程度の良質なニッケル膜２８が形成される。
【００５８】
次に、図３（ｃ）に示すように、ニッケル膜２８上に、例えばスパッタ法により、例えば膜厚５〜３０ｎｍのＴｉＮ膜より成る保護膜３０を形成する。保護膜３０は、ニッケル膜２８の酸化を防止するためのものである。また、保護膜３０は、後工程で形成されるニッケルシリサイド膜の酸化をも防止する。
【００５９】
なお、ここでは、保護膜３０の材料としてＴｉＮ膜を用いる場合を例に説明したが、保護膜３０の材料はＴｉＮ膜に限定されるものではない。保護膜３０として、例えば膜厚５〜３０ｎｍ程度のＴｉ膜を用いてもよい。
【００６０】
次に、例えばＲＴＡ（Rapid Thermal Annealing）法により、シリサイド化のための１回目の熱処理を行う。熱処理条件は、例えば以下の通りとする。熱処理温度（基板温度）は、例えば２００〜４００℃とする。ここでは、熱処理温度を例えば２６０℃とする。熱処理時間は、例えば３００秒程度とする。これにより、ニッケル膜２８のＮｉとソース／ドレイン拡散層２４の上部のＳｉとを反応させるとともに、ニッケル膜２８のＮｉとゲート電極１６の上部のＳｉとを反応させる。こうして、ソース／ドレイン拡散層２４上にダイニッケルシリサイド（Ｎｉ２Ｓｉ）相のニッケルシリサイド膜３３ｂが形成され、ゲート電極１６上にダイニッケルシリサイド（Ｎｉ２Ｓｉ）相のニッケルシリサイド膜３３ａが形成される（図４（ａ）参照）。本実施形態によれば、基板温度を２２０℃〜３００℃に設定した状態で良質なニッケル膜２８を形成し、かかるニッケル膜２８とソース／ドレイン拡散層２４とを反応させるため、耐熱性の高い極めて良質なニッケルシリサイド膜３３ｂを形成することができる。
【００６１】
次に、ウェットエッチングにより、保護膜３０を除去するとともに、ニッケル膜２８のうちの未反応の部分を選択的に除去する（図４（ｂ）参照）。エッチング溶液としては、例えば、硫酸と過酸化水素水とが混合されて成る薬液（ＳＰＭ液）を用いる。硫酸と過酸化水素水との混合比は、例えば３：１とする。ＳＰＭ液の温度は、例えば８０℃とする。
【００６２】
なお、ここではＳＰＭ液を用いてエッチングする場合を例に説明したが、エッチング液はＳＰＭに限定されるものではない。例えば、塩酸と過酸化水素と水とが混合されて成る薬液（ＨＰＭ液）を用いてもよい。
【００６３】
次に、例えばＲＴＡ法により、シリサイド化のための２回目の熱処理を行う。熱処理条件は、例えば以下の通りとする。熱処理温度（基板温度）は、例えば３００〜５００℃とする。ここでは、熱処理温度を例えば４００℃とする。熱処理を行う際における雰囲気は、例えばＳｉＨ４ガスより成る雰囲気とする。熱処理時間は、例えば３０秒程度とする。これにより、ニッケルシリサイド膜３３ａのＮｉ２Ｓｉとゲート電極１６の上部のＳｉとを反応させるとともに、ニッケルシリサイド膜３３ｂのＮｉ２Ｓｉとソース／ドレイン拡散層２４の上部のＳｉとを反応させる。こうして、ダイニッケルシリサイド（Ｎｉ２Ｓｉ）相のニッケルシリサイド膜３３ａがニッケルモノシリサイド（ＮｉＳｉ）相のニッケルシリサイド膜３４ａに変換され、ダイニッケルシリサイド（Ｎｉ２Ｓｉ）相のニッケルシリサイド膜３３ｂがニッケルモノシリサイド（ＮｉＳｉ）相のニッケルシリサイド膜３４ｂに変換される（図４（ｃ）参照）。本実施形態によれば、基板温度を２２０℃〜３００℃に設定した状態で良質なニッケル膜２８を形成し、かかる良質なニッケル膜２８とソース／ドレイン拡散層３４ｂとを反応させるため、耐熱性の高い極めて良質なニッケルシリサイド膜３４ｂを形成することができる。
【００６４】
なお、ここでは、ＳｉＨ４ガスより成る雰囲気中にて熱処理を行う場合を例に説明したが、熱処理を行う際の雰囲気は、ＳｉＨ４ガスより成る雰囲気に限定されるものではない。
【００６５】
次に、図５（ａ）に示すように、全面に、例えばＣＶＤ法により、例えば膜厚１０ｎｍのシリコン酸化膜３６を形成する。シリコン酸化膜３６の成膜温度は、例えば４００℃とする。
【００６６】
次に、全面に、例えばプラズマＣＶＤ法により、例えば膜厚５０ｎｍのシリコン窒化膜４４を形成する。シリコン窒化膜４４の成膜温度は、例えば５００℃とする。
【００６７】
次に、シリコン窒化膜４４上に、例えばプラズマＣＶＤ法により、例えば膜厚６００ｎｍのシリコン酸化膜４６を形成する。シリコン酸化膜４６の成膜温度は、例えば４００℃とする。
【００６８】
次に、例えばＣＭＰ法により、シリコン酸化膜４６の表面を平坦化する。
【００６９】
次に、フォトリソグラフィ技術及びドライエッチングにより、シリコン窒化膜４４をエッチングストッパとして、シリコン酸化膜４６にコンタクトホール４８ａ、４８ｂを形成する。
【００７０】
次に、コンタクトホール４８ａ、４８ｂ内に露出したシリコン窒化膜４４をエッチング除去する。
【００７１】
次に、コンタクトホール４８ａ、４８ｂ内に露出したシリコン酸化膜３６をエッチング除去する。こうして、シリサイド膜３４ａ、３４ｂに達するコンタクトホール４８ａ、４８ｂが形成される（図５（ｂ）参照）。
【００７２】
次に、コンタクトホール４８ａが形成されたシリコン酸化膜４６上に、例えばスパッタ法により、例えば膜厚５０ｎｍの窒化チタン膜より成るバリアメタル５０を形成する。
【００７３】
次に、バリアメタル５０上に、例えばＣＶＤ法により、例えば膜厚４００ｎｍのタングステン膜５２を形成する。
【００７４】
次に、例えばＣＭＰ法により、シリコン酸化膜４６の表面が露出するまでタングステン膜５２及びバリアメタル５０を研磨する。こうして、コンタクトホール４８ａ、４８ｂ内に、バリアメタル５０及びタングステン膜５２より成るコンタクトプラグ５４ａ、５４ｂがそれぞれ埋め込まれる（図５（ｃ）参照）。
【００７５】
次に、全面に、例えばＣＶＤ法により、層間絶縁膜５６を形成する。
【００７６】
次に、フォトリソグラフィ技術を用い、層間絶縁膜５６に配線層５８を埋め込むための溝を形成する。
【００７７】
次に、例えばダマシン法により、層間絶縁膜５６に配線層５８を埋め込む。
【００７８】
こうして、本実施形態による半導体装置が製造される（図６参照）。
【００７９】
（評価結果）
本実施形態による半導体装置の製造方法の評価結果を図７を用いて説明する。
【００８０】
図７は、ニッケルシリサイド膜の耐熱性を測定した結果を示すグラフ（その１）である。耐熱性の測定を行うためのサンプルとして、基板温度を所定の温度に設定した状態でシリコン基板上に膜厚１０ｎｍのニッケル膜を堆積し、所定の温度で熱処理を行うことによりニッケルシリサイド膜を形成し、未反応のニッケル膜をエッチング除去したものを用意した。このサンプルについて、ニッケルシリサイド膜のシート抵抗をそれぞれ測定した。図７における横軸は熱処理温度を示しており、縦軸はニッケルシリサイド膜のシート抵抗を示している。
【００８１】
図７において◆で示すプロットは、比較例１の場合の測定結果を示している。比較例１では、基板温度を５０℃に設定した状態でシリコン基板上にニッケル膜を形成した。図７において◇で示すプロットは、比較例２の場合の測定結果を示している。比較例２では、基板温度を１６０℃に設定した状態でシリコン基板上にニッケル膜を形成した。図７において▲で示すプロットは、比較例３の場合の測定結果を示している。比較例３では、基板温度を１８０℃に設定した状態でシリコン基板上にニッケル膜を形成した。図７において△で示すプロットは、比較例４の場合の測定結果を示している。比較例４では、基板温度を２００℃に設定した状態でシリコン基板上にニッケル膜を形成した。
【００８２】
図７において●で示すプロットは、実施例１の場合の測定結果を示している。実施例１では、基板温度を２２０℃に設定した状態でシリコン基板上にニッケル膜を形成した。図７において○で示すプロットは、実施例２の場合の測定結果を示している。実施例２では、基板温度を２４０℃に設定した状態でシリコン基板上にニッケル膜を形成した。
【００８３】
図７から分かるように、シリコン基板上にニッケル膜を堆積する際の基板温度を比較的高温に設定することにより、ニッケルシリサイド膜の耐熱性を十分に確保することが可能となる。
【００８４】
図８は、ニッケルシリサイド膜の耐熱性を測定した結果を示すグラフ（その２）である。より具体的には、６５０℃で熱処理した場合のシート抵抗の値を比較したグラフである。図８に示すシート抵抗値は、図７に示す６５０℃での熱処理のシート抵抗値に対応するものである。図８における横軸は、シリコン基板上にニッケル膜を堆積する際における基板温度を示している。図８における縦軸は、ニッケルシリサイド膜のシート抵抗を示している。
【００８５】
図８から分かるように、シリコン基板上にニッケル膜を堆積する際の基板温度を比較的高温に設定することにより、ニッケルシリサイド膜のシート抵抗を低減することが可能となる。
【００８６】
図９は、ニッケルシリサイド膜の結晶性に関する測定結果を示すグラフである。より具体的には、図９は、θ−２θ法により得られたＸ線回折データを示すグラフである。図９において、横軸は、回折角２θの値を示しており、縦軸は、回折Ｘ線強度を示している。
【００８７】
比較例５は、基板温度を５０℃に設定した状態で、面方位が（００１）のシリコン基板上にニッケル膜を形成し、この後、熱処理を行うことによりニッケルシリサイド膜を形成した場合のＸ線回折データを示している。比較例５の場合には、（０１３）面又は（０２０）面に関する強いピークが認められる。このことから、比較例５の場合には、ニッケルシリサイド膜中に（０１３）配向のグレイン（結晶粒）又は（０２０）配向のグレインが存在していると考えられる。
【００８８】
比較例６は、基板温度を２００℃に設定した状態で、面方位が（００１）のシリコン基板上にニッケル膜を形成し、この後、熱処理を行うことによりニッケルシリサイド膜を形成した場合のＸ線回折データを示している。比較例６の場合にも、（０１３）面又は（０２０）面に関するピークが認められる。このことから、比較例４の場合にも、ニッケルシリサイド膜中に（０１３）配向のグレイン又は（０２０）配向のグレインが存在していると考えられる。但し、比較例６の場合には、（０１３）面又は（０２０）面に関するピークは比較的低い。このことから、比較例６の場合には、ニッケルシリサイド膜中に含まれている（０１３）配向のグレイン又は（０２０）配向のグレインは比較的少ないと考えられる。
【００８９】
実施例３は、基板温度を２２０℃に設定した状態で、面方位が（００１）のシリコン基板上にニッケル膜を形成し、この後、熱処理を行うことによりニッケルシリサイド膜を形成した場合のＸ線回折データを示している。実施例３の場合には、（１０２）面又は（１１１）面に関する大きなピークが存在している一方、（０１３）面又は（０２０）面に関するピークは存在していない。このことから、実施例３の場合には、ニッケルシリサイド膜中には、（０１３）配向のグレインや（０２０）配向のグレインはいずれも存在していないと考えられる。
【００９０】
また、実施例４は、基板温度を２４０℃に設定した状態で、面方位が（００１）のシリコン基板上にニッケル膜を形成し、この後、熱処理を行うことによりニッケルシリサイド膜を形成した場合のＸ線回折データを示している。実施例４の場合には、（１０２）面又は（１１１）面に関する大きなピークが存在している一方、（０１３）面又は（０２０）面に関するピークは存在していない。このことから、実施例４の場合にも、ニッケルシリサイド膜中には、（０１３）配向のグレインや（０２０）配向のグレインはいずれも存在していないと考えられる。
【００９１】
図１０は、ニッケルシリサイド膜の平面の電子顕微鏡像を示す図である。測定の際には、透過型電子顕微鏡（ＴＥＭ：Transmission Electron Microscope）を用いた。
【００９２】
図１０（ａ）は、基板温度を５０℃に設定した状態で（００１）のシリコン基板上に膜厚１０ｎｍのニッケル膜を形成し、この後、４００℃の熱処理を行った場合を示している。即ち、図１０（ａ）は、図９における比較例５に対応するものである。
【００９３】
図１０（ｂ）は、基板温度を２４０℃に設定した状態で（００１）のシリコン基板上に膜厚１０ｎｍのニッケル膜を形成し、この後、４００℃の熱処理を行った場合を示している。即ち、図１０（ｂ）は、図９における実施例３に対応するものである。
【００９４】
図１０（ａ）において点線で囲んだ部分は、ある方向に配向したグレイン（結晶粒）が生じている部分であると考えられる。図１０（ａ）に示す電子顕微鏡像は図９における比較例５に対応するものであるため、かかるグレインは（０１３）配向のグレイン又は（０２０）配向のグレインであると考えられる。
【００９５】
これに対し、図１０（ｂ）では、かかるグレインは存在しておらず、良好な結晶が得られている。
【００９６】
これらのことから、ニッケル膜を形成する際における基板温度を比較的高く設定すれば、結晶性の良好なニッケルシリサイドを形成し得ることが分かる。
【００９７】
図１１は、基板表面の結晶性とニッケルシリサイドの耐熱性との関係を示すグラフである。
【００９８】
図１１において●で示すプロットは、比較例７の場合の測定結果を示している。比較例７では、表面にアモルファスシリコン膜が形成されたシリコン基板上に、基板温度を２４０℃に設定した状態で、膜厚１０ｎｍのニッケル膜を形成し、この後、４００℃の熱処理を行った。
【００９９】
図１１において◆で示すプロットは、比較例８の場合の測定結果を示している。比較例８では、表面にポリシリコン膜が形成されたシリコン基板上に、基板温度を２４０℃に設定した状態で、膜厚１０ｎｍのニッケル膜を形成し、この後、４００℃の熱処理を行った。
【０１００】
図１１において■で示すプロットは、実施例５の場合の測定結果を示している。実施例５では、表面が単結晶状態であるシリコン基板上に、基板温度を２４０℃に設定した状態で、膜厚１０ｎｍのニッケル膜を形成し、この後、４００℃の熱処理を行った。
【０１０１】
図１１から分かるように、基板温度を比較的高く設定した状態でニッケル膜を堆積した場合であっても、基板の表面の結晶性が良好でない場合、即ち、アモルファス状態や多結晶状態の場合には、十分な耐熱性を確保し得ないことがわかる。基板の表面の結晶性が良好でない場合に、十分な耐熱性を有するニッケルシリサイド膜を形成し得ないのは、表面の結晶性が良好でない基板上には、結晶性の良好なニッケルシリサイド膜を形成しえないためと考えられる。
【０１０２】
以上の結果を総合的に考察すると、以下のような結論を導き出すことができる。即ち、耐熱性の高いニッケルシリサイド膜は、結晶性が良好なニッケルシリサイド膜である。結晶性が良好なニッケルシリサイド膜を形成するためには、結晶性の良好なニッケル膜を予め形成することが極めて重要である。図９から分かるように、（０２０）配向のグレイン及び（０１３）配向のグレインのいずれをも含まない結晶性の良好なニッケルシリサイド膜を得るためには、ニッケル膜を堆積する際の基板温度を２２０℃以上に設定することが必要である。また、上述したように、ニッケル膜を堆積する際の基板温度の上限は３００℃とすることが望ましい。従って、ニッケル膜を堆積する際の基板温度を２２０℃〜３００℃に設定すれば、結晶性の良好な耐熱性の高いニッケルシリサイド膜を得ることが可能になると考えられる。
【０１０３】
図１２は、シート抵抗の測定結果を示すグラフ（その１）である。より具体的には、図１２は、複数のＮＭＯＳトランジスタを形成し、これらＮＭＯＳトランジスタのシート抵抗を測定し、その累積確率をプロットしたものである。グラフの横軸はシート抵抗を示し、縦軸は累積確率を示している。なお、ＮＭＯＳトランジスタのゲート長は３０ｎｍとした。
【０１０４】
図１２において■印で示すプロットは、比較例９の測定結果を示している。比較例９では、基板温度を５０℃に設定した状態で膜厚２０ｎｍのニッケル膜を形成した後、２４０℃、２００秒の熱処理を行い、未反応のニッケル膜を除去し、この後、４００℃の熱処理を行った。
【０１０５】
図１２において▲印で示すプロットは、実施例６の測定結果を示している。実施例６では、基板温度を２４０℃に設定した状態で膜厚１０ｎｍのニッケル膜を形成した後、２４０℃、３００秒の熱処理を行い、未反応のニッケル膜を除去し、この後、４００℃の熱処理を行った。
【０１０６】
図１２において□印で示すプロットは、実施例７の測定結果を示している。実施例７では、基板温度を２４０℃に設定した状態で膜厚１０ｎｍのニッケル膜を形成した後、４００℃の熱処理を行い、この後、未反応のニッケル膜を除去した。
【０１０７】
図１３は、シート抵抗の測定結果を示すグラフ（その２）である。より具体的には、図１３は、複数のＰＭＯＳトランジスタを形成し、これらＰＭＯＳトランジスタのシート抵抗を測定し、その累積確率をプロットしたものである。グラフの横軸はシート抵抗を示し、縦軸は累積確率を示している。なお、ＰＭＯＳトランジスタのゲート長は３０ｎｍとした。
【０１０８】
図１３において■印で示すプロットは、比較例１０の測定結果を示している。比較例１０では、基板温度を５０℃に設定した状態で膜厚２０ｎｍのニッケル膜を形成した後、２４０℃、２００秒の熱処理を行い、未反応のニッケル膜を除去し、この後、４００℃の熱処理を行った。
【０１０９】
図１３において▲印で示すプロットは、実施例８の測定結果を示している。実施例９では、基板温度を２４０℃に設定した状態で膜厚１０ｎｍのニッケル膜を形成した後、２４０℃、３００秒の熱処理を行い、未反応のニッケル膜を除去し、この後、４００℃の熱処理を行った。
【０１１０】
図１３において□印で示すプロットは、実施例９の測定結果を示している。実施例９では、基板温度を２４０℃に設定した状態で膜厚１０ｎｍのニッケル膜を形成した後、４００℃の熱処理を行い、この後、未反応のニッケル膜を除去した。
【０１１１】
図１３から分かるように、ニッケル膜を堆積する際の基板温度を比較的高く設定した場合には、シート抵抗のばらつきの小さいニッケルシリサイド膜が得られる。
【０１１２】
図１４は、リーク電流の測定結果を示すグラフである。より具体的には、図１４は、複数のトランジスタを形成し、これらトランジスタのリーク電流を測定し、その累積確率をプロットしたものである。リーク電流を測定する際には、ソース領域、ドレイン領域及びゲート電極に所定の正のバイアスを印加し、半導体基板に負のバイアスを印加し、ソース領域、ドレイン領域及びゲート電極から半導体基板に流れ込む電流を測定した。グラフの横軸はリーク電流を示しており、縦軸は累積確率を示している。
【０１１３】
図１４において■印で示すプロットは、比較例１１の測定結果を示している。比較例１１では、基板温度を５０℃に設定した状態で膜厚２０ｎｍのニッケル膜を形成した後、２４０℃、２００秒の熱処理を行い、未反応のニッケル膜を除去し、この後、４００℃の熱処理を行った。
【０１１４】
図１４において▲印で示すプロットは、実施例１０の測定結果を示している。実施例１０では、基板温度を２４０℃に設定した状態で膜厚１０ｎｍのニッケル膜を形成した後、２４０℃、３００秒の熱処理を行い、未反応のニッケル膜を除去し、この後、４００℃の熱処理を行った。
【０１１５】
図１４において□印で示すプロットは、実施例１１の測定結果を示している。実施例１１では、基板温度を２４０℃に設定した状態で膜厚１０ｎｍのニッケル膜を形成した後、４００℃の熱処理を行い、この後、未反応のニッケル膜を除去した。
【０１１６】
図１４から分かるように、ニッケル膜を堆積する際の基板温度を比較的高く設定した場合には、リーク電流のばらつきの小さいニッケルシリサイド膜が得られる。
【０１１７】
このように、本実施形態によれば、基板温度を２２０℃〜３００℃に設定した状態で良質なニッケル膜２８を形成し、かかるニッケル膜とソース／ドレイン拡散層とを反応させるため、耐熱性の高い極めて良質なニッケルシリサイド膜を形成することができる。このため、本実施形態によれば、ニッケルシリサイド膜を形成した後の工程で行われる熱処理において、ニッケルシリサイド膜に凝集が生じることを防止することができる。このため、ニッケルシリサイド膜のシート抵抗が増加してしまうのを抑制することができ、また、ニッケルシリサイド膜のシート抵抗のばらつきを抑制することができる。また、本実施形態によれば、耐熱性の高い極めて良質なニッケルシリサイド膜を形成し得るため、ニッケルシリサイド膜を形成した後に行われる熱処理においてＮｉの異常拡散が生じることも抑制し得る。このため、ニッケルシリサイド膜の下部に高抵抗なＮｉＳｉ２結晶がソース／ドレイン拡散層の接合部の近傍まで達するようにスパイク状に成長してしまうこともない。このため、本実施形態によれば、接合リーク電流の増加をも確実に抑制することができる。従って、本実施形態によれば、電気的特性の良好な半導体装置を提供することが可能となる。
【０１１８】
（変形例（その１））
次に、本実施形態による半導体装置の製造方法の変形例（その１）を図１５を用いて説明する。図１５は、本変形例による半導体装置の製造方法を示す工程断面図である。
【０１１９】
本変形例による半導体装置の製造方法は、シリサイド化のための熱処理を、２段階で行わず、１回行うだけで、ニッケルモノシリサイド（ＮｉＳｉ）相のニッケルシリサイド膜３４ａ、３４ｂを形成することに主な特徴がある。
【０１２０】
まず、半導体基板１０に素子分離領域１２を形成する工程から保護膜３０を形成する工程までは、図２（ａ）乃至図３（ｃ）に示す第１実施形態による半導体装置の製造方法と同様であるので、説明を省略する（図１５（ａ）参照）。
【０１２１】
次に、例えばＲＴＡ法により、シリサイド化のための熱処理を行う。熱処理条件は、例えば以下の通りとする。熱処理温度（基板温度）は、例えば３００〜５００℃とする。ここでは、熱処理温度を例えば４００℃とする。熱処理を行う際における雰囲気は、例えばＳｉＨ４ガスより成る雰囲気とする。熱処理時間は、例えば３０秒程度とする。これにより、ニッケル膜２８のＮｉとゲート電極１６の上部のＳｉとを反応させるとともに、ニッケル膜２８のＮｉとソース／ドレイン拡散層２４の上部のＳｉとを反応させる。こうして、ニッケルモノシリサイド（ＮｉＳｉ）相のニッケルシリサイド膜３４ａ、３４ｂが形成される（図１５（ｂ）参照）。本実施形態によれば、基板温度を２２０℃〜３００℃に設定した状態で良質なニッケル膜２８を形成し、かかる良質なニッケル膜２８とソース／ドレイン拡散層３４ｂとを反応させるため、耐熱性の高い極めて良質なニッケルシリサイド膜３４ｂを形成することができる。
【０１２２】
なお、ここでは、ＳｉＨ４ガスより成る雰囲気中にて熱処理を行う場合を例に説明したが、熱処理を行う際の雰囲気は、ＳｉＨ４ガスより成る雰囲気に限定されるものではない。 次に、ウェットエッチングにより、保護膜３０を除去するとともに、ニッケル膜２８のうちの未反応の部分を選択的に除去する（図１５（ｃ）参照）。エッチング溶液としては、例えば、硫酸と過酸化水素水とが混合されて成る薬液（ＳＰＭ液）を用いる。硫酸と過酸化水素水との混合比は、例えば３：１とする。ＳＰＭ液の温度は、例えば８０℃とする。
【０１２３】
なお、ここではＳＰＭ液を用いてエッチングする場合を例に説明したが、エッチング液はＳＰＭに限定されるものではない。例えば、塩酸と過酸化水素と水とが混合されて成る薬液（ＨＰＭ液）を用いてもよい。
【０１２４】
この後の半導体装置の製造方法は、図５（ａ）乃至図６に示す第１実施形態による半導体装置の製造方法と同様であるので、説明を省略する。
【０１２５】
こうして本変形例による半導体装置が製造される。
【０１２６】
本変形例によれば、１回の熱処理のみでニッケル膜とソース／ドレイン拡散層の上部とを反応させてニッケルモノシリサイド（ＮｉＳｉ）相のニッケルシリサイド膜３４ａ、３４ｂを形成するため、スループットの向上を図ることが可能となる。
【０１２７】
（変形例（その２））
次に、本実施形態による半導体装置の製造方法の変形例（その２）を図１６を用いて説明する。図１６は、本変形例による半導体装置の製造方法を示す工程断面図である。
【０１２８】
本変形例による半導体装置の製造方法は、ニッケル膜２８ａを堆積する初期の段階では、比較的遅い堆積レートでニッケル膜２８ａを堆積し、ある程度の膜厚のニッケル膜２８ａが堆積された後に、比較的速い堆積レートでニッケル膜を堆積することに主な特徴がある。
【０１２９】
まず、半導体基板１０に素子分離領域１２を形成する工程からソース／ドレイン拡散層２４を形成する工程までは、図２（ａ）乃至図３（ａ）に示す第１実施形態による半導体装置の製造方法と同様であるので、説明を省略する（図１６（ａ）参照）。
【０１３０】
次に、図１６（ｂ）に示すように、全面に、例えばスパッタ法により、基板温度を２２０℃〜３００℃に設定した状態で、ニッケル膜２８ａを形成する。ニッケル膜２８ａを堆積する初期の段階では、比較的遅い堆積レートでニッケル膜２８ａを堆積する。具体的には、例えば、２ｎｍ／秒以下の堆積速度でニッケル膜２８ａを堆積する。ここでは、堆積レートを例えば１ｎｍ／秒とする。比較的遅い堆積レートでニッケル膜２８ａを堆積する時間は、例えば２秒とする。これにより、膜厚２ｎｍのニッケル膜２８ａが形成される。比較的遅い堆積レートでニッケル膜２８ａを堆積するため、シリコン基板１０から十分にＳｉが供給される状態でニッケル膜２８ａが堆積され、ニッケル膜２８ａとシリコン基板１０との界面には、シリコンリッチな薄いニッケルシリサイド膜が形成される。比較的遅い堆積レートでニッケル膜２８ａを堆積するため、ソース／ドレイン拡散層２４上には、膜質の良好なニッケル膜２８ａが堆積されることとなる。
【０１３１】
膜質の良好なニッケル膜２８ａをある程度の膜厚で堆積した後には、必ずしも膜質の良好なニッケル膜２８ａを形成する必要はない。このため、ある程度の膜厚のニッケル膜２８ａが堆積された後には、比較的速い堆積レートでニッケル膜を堆積する。ここでは、例えば２ｎｍ／秒以上の堆積レートでニッケル膜を堆積する。ニッケル膜２８ａの堆積の初期の段階以外では、比較的速い堆積レートでニッケル膜２８ａを堆積するため、ニッケル膜２８ａを堆積するのに要する時間を全体として短縮することが可能となる。こうして、全面に、ニッケル膜２８ｂが形成されることとなる。ニッケル膜２８ｂの膜厚は、例えば１０〜２０ｎｍ程度となる（図１６参照）。
【０１３２】
この後の工程は、図３（ｃ）乃至図６に示す第１実施形態による半導体装置の製造方法と同様であるので説明を省略する。
【０１３３】
このように、本変形例によれば、ニッケル膜２８ａを堆積する初期の段階においては比較的遅い堆積速度でニッケル膜２８ａを堆積し、ある程度の膜厚のニッケル膜２８ａが堆積した後には、比較的速い堆積レートでニッケル膜を堆積する。このため、本変形例によれば、ニッケル膜２８ｂを堆積するのに要する時間を全体として短縮することが可能となり、ひいては、スループットの向上を実現することができる。
【０１３４】
（変形例（その３））
次に、本実施形態による半導体装置の製造方法の変形例（その３）を図１７を用いて説明する。図１７は、本変形例による半導体装置の製造方法を示す工程断面図である。
【０１３５】
本変形例による半導体装置の製造方法は、ニッケル膜を堆積する初期の段階では、基板温度を２２０℃〜３００℃に設定した状態でニッケル膜２８ａを堆積し、ある程度の膜厚のニッケル膜２８ａが堆積された後には、比較的低い温度でニッケル膜を更に堆積することに主な特徴がある。
【０１３６】
まず、半導体基板１０に素子分離領域１２を形成する工程からソース／ドレイン拡散層２４を形成する工程までは、図２（ａ）乃至図３（ａ）に示す第１実施形態による半導体装置の製造方法と同様であるので、説明を省略する（図１７（ａ）参照）。
【０１３７】
次に、図１７（ｂ）に示すように、全面に、例えばスパッタ法により、基板温度を２２０℃〜３００℃に設定した状態で、ニッケル膜２８ｃを形成する。ニッケル膜２８ｃを堆積する初期の段階では、基板温度を２２０℃〜３００℃に設定した状態でニッケル膜２８ｃを堆積する。基板温度を２２０℃〜３００℃に設定した状態でニッケル膜２８ｃを堆積するため、シリコン基板１０から十分にＳｉが供給される状態でニッケル膜２８ｃが堆積され、ニッケル膜２８ｃとシリコン基板１０との界面には、シリコンリッチな薄いニッケルシリサイド膜が形成される。基板温度を２２０℃〜３００℃に設定した状態でニッケル膜２８ｃを堆積するため、ソース／ドレイン拡散層２４上には、膜質の良好なニッケル膜２８ｃが堆積されることとなる。
【０１３８】
膜質の良好なニッケル膜２８ｃをある程度の膜厚で堆積した後には、必ずしも膜質の良好なニッケル膜２８ｃを形成する必要はない。このため、ある程度の膜厚のニッケル膜２８ｃが堆積された後には、比較的低い温度でニッケル膜を堆積する。ここでは、例えば基板温度を５０℃に設定した状態でニッケル膜を堆積する。こうして、全面に、ニッケル膜２８ｄが形成されることとなる。ニッケル膜２８ｄの膜厚は、例えば１０〜２０ｎｍ程度となる（図１７（ｃ）参照）。
【０１３９】
この後の工程は、図３（ｃ）乃至図６に示す第１実施形態による半導体装置の製造方法と同様であるので説明を省略する。
【０１４０】
このように、ニッケル膜２８ｃを堆積する初期の段階では、基板温度を２２０℃〜３００℃に設定した状態でニッケル膜２８ｃを堆積し、ある程度の膜厚のニッケル膜２８ｃが堆積された後には、比較的低い温度でニッケル膜を堆積するようにしてもよい。
【０１４１】
（変形例（その４））
次に、本実施形態による半導体装置及びその製造方法の変形例（その４）を図１８乃至図２３を用いて説明する。
【０１４２】
まず、本変形例による半導体装置を図１８を用いて説明する。図１８は、本変形例による半導体装置を示す断面図である。
【０１４３】
本変形例による半導体装置は、シリサイド膜３４ｃ、３４ｄがニッケル合金シリサイド、より具体的には、ニッケルプラチナシリサイドより成ることに主な特徴がある。
【０１４４】
図１８に示すように、ゲート電極１６上には、ニッケル合金シリサイド、より具体的には、ニッケルプラチナシリサイドより成るシリサイド膜３４ｃが形成されている。
【０１４５】
また、ソース／ドレイン拡散層２４上には、ニッケル合金シリサイド、より具体的には、ニッケルプラチナシリサイドより成るシリサイド膜３４ｄが形成されている。
【０１４６】
シリサイド膜３４ｄは、後述するように、基板温度を２２０℃〜３００℃に設定した状態でニッケル合金膜（ニッケルプラチナ膜）２８ａを形成し、かかるニッケル合金膜２８ａとソース／ドレイン拡散層２４の上部とを反応させることにより形成されたものである。ソース／ドレイン拡散層２４上に形成されたシリサイド膜３４ｄは、（０２０）配向のグレインと（０１３）配向のグレインのいずれをも含んでいない良質なシリサイド膜３４ｄである。かかるシリサイド膜３４ｄは、耐熱性が極めて高く、膜厚や膜質も均一である。従って、本実施形態によれば、シート抵抗が低く、シート抵抗のばらつきも小さく、リーク電流も小さい半導体装置を提供することが可能となる。
【０１４７】
こうして、本実施形態による半導体装置が構成されている。
【０１４８】
次に、本変形例による半導体装置の製造方法を図１９乃至図２１を用いて説明する。図１９乃至図２１は、本変形例による半導体装置の製造方法を示す工程断面図である。
【０１４９】
まず、半導体基板１０に素子分離領域１２を形成する工程からソース／ドレイン拡散層２４を形成する工程までは、図２（ａ）乃至図３（ａ）に示す第１実施形態による半導体装置の製造方法と同様であるので、説明を省略する（図１９（ａ）参照）。
【０１５０】
次に、図１９（ｂ）に示すように、全面に、例えばスパッタ法により、基板温度を２２０℃〜３００℃に設定した状態で、膜厚１０〜２０ｎｍ程度のニッケル合金膜２８ａを形成する。かかるニッケル合金膜２８ａとしては、例えば、ニッケルプラチナ膜２８ａを形成する。ターゲットとしては、プラチナ（Ｐｔ）が添加されたニッケルターゲットを用いる。かかるターゲットにおけるＰｔの組成比は、例えば２〜１０原子％（ａｔｏｍ％）とする。このようなターゲットを用いてニッケルプラチナ膜２８ｅを形成すると、ニッケルプラチナ膜２８ｅにおけるＰｔの組成比は、例えば２〜１０ａｔｏｍ％程度となる。なお、基板温度を２２０℃〜３００℃に設定した状態でニッケルプラチナ膜２８ｅを形成するのは、基板温度を２２０℃〜３００℃に設定した状態でニッケルプラチナ膜２８ｅを形成し、この後、シリサイド化のための熱処理を行うと、耐熱性の高いニッケルプラチナシリサイド膜３４ｄを得ることが可能となるためである。
【０１５１】
次に、図１９（ｃ）に示すように、ニッケル合金膜２８ｅ上に、例えばスパッタ法により、例えば膜厚５〜３０ｎｍのＴｉＮ膜より成る保護膜３０を形成する。保護膜３０は、ニッケル合金膜２８ｅの酸化を防止するためのものである。また、保護膜３０は、後工程で形成されるニッケル合金シリサイド膜の酸化をも防止する。
【０１５２】
次に、シリサイド化のための第１回目の熱処理として、例えばＲＴＡ法による熱処理を行う。これにより、ニッケルプラチナ膜２８ｅのＮｉＰｔとゲート電極１６の上部のＳｉとを反応させるとともに、ニッケルプラチナ膜２８ｅのＮｉＰｔとソース／ドレイン拡散層２４の上部のＳｉとを反応させる。熱処理の条件は、例えば２００〜４００℃、３０〜３００秒間とする。こうして、ゲート電極１６上にＮｉ２（Ｐｔ）Ｓｉ相（ダイニッケルプラチナシリサイド相）のニッケルプラチナシリサイド膜３３ｃが形成され、ソース／ドレイン拡散層２４上にＮｉ２（Ｐｔ）Ｓｉ相のニッケルプラチナシリサイド膜３３ｄが形成される（図２０（ａ）参照）。
【０１５３】
次に、過酸化水素を含む比較的高温の薬液を用いて、保護膜３０及びニッケルプラチナ膜２８ｅのうちの未反応の部分をそれぞれ選択的に除去する（図２０（ｂ）参照）。
【０１５４】
次に、シリサイド化のための第２回目の熱処理として、例えばＲＴＡ法による熱処理を行う。熱処理の条件は、例えば３００〜５００℃、３０秒間とする。これにより、Ｎｉ２（Ｐｔ）Ｓｉ相のニッケルプラチナシリサイド膜３３ｃのＮｉ２（Ｐｔ）Ｓｉとゲート電極１６の上部のＳｉとを反応させるとともに、Ｎｉ２（Ｐｔ）Ｓｉ相のニッケルプラチナシリサイド膜３３ｄのＮｉ２（Ｐｔ）Ｓｉとソース／ドレイン拡散層２４の上部のＳｉとを反応させる。こうして、ダイニッケルプラチナシリサイド相のニッケルプラチナシリサイド膜３３ｃがニッケルプラチナモノシリサイド相のニッケルプラチナシリサイド膜３４ｃに変換され、ダイニッケルプラチナシリサイド相のニッケルプラチナシリサイド膜３３ｄがニッケルプラチナモノシリサイド相のニッケルプラチナシリサイド膜３４ｄに変換される（図２０（ｃ）参照）。
【０１５５】
こうして、ゲート電極１６上にニッケルプラチナシリサイドより成るニッケル合金シリサイド膜３４ｃが形成され、ソース／ドレイン拡散層２４上にニッケルプラチナシリサイドより成るニッケル合金シリサイド膜３４ｄが形成される。
【０１５６】
この後の工程は、図５（ａ）乃至図６を用いて上述した第１実施形態による半導体装置の製造方法と同様であるので説明を省略する。
【０１５７】
こうして、本実施形態による半導体装置が製造される（図２１参照）。
【０１５８】
このように、ニッケル合金シリサイド膜より成るシリサイド膜３４ｃ、３４ｄを形成してもよい。
【０１５９】
次に、本変形例による半導体装置及びその製造方法の評価結果を図２２及び図２３を用いて説明する。
【０１６０】
図２２は、ニッケルプラチナシリサイド膜の耐熱性を測定した結果を示すグラフ（その１）である。耐熱性の測定を行うためのサンプルとして、基板温度を所定の温度に設定した状態でシリコン基板上に膜厚１０ｎｍのニッケルプラチナ膜を堆積し、所定の温度で熱処理を行うことによりニッケルプラチナシリサイド膜を形成し、未反応のニッケルプラチナ膜をエッチング除去したものを用意した。このサンプルについて、ニッケルプラチナシリサイド膜のシート抵抗をそれぞれ測定した。図２２における横軸は熱処理温度を示しており、縦軸はニッケルシリサイド膜のシート抵抗を示している。
【０１６１】
図２２において◆で示すプロットは、比較例１２の場合の測定結果を示している。比較例１２では、基板温度を５０℃に設定した状態でシリコン基板上にニッケルプラチナ膜を形成した。図２２において◇で示すプロットは、比較例１３の場合の測定結果を示している。比較例１３では、基板温度を２１０℃に設定した状態でシリコン基板上にニッケルプラチナ膜を形成した。図２２において▲で示すプロットは、比較例１４の場合の測定結果を示している。比較例１４では、基板温度を３１０℃に設定した状態でシリコン基板上にニッケルプラチナ膜を形成した。
【０１６２】
図２２において●で示すプロットは、実施例１２の場合の測定結果を示している。実施例１２では、基板温度を２３０℃に設定した状態でシリコン基板上にニッケルプラチナ膜を形成した。図２２において○で示すプロットは、実施例１３の場合の測定結果を示している。実施例１３では、基板温度を２５０℃に設定した状態でシリコン基板上にニッケルプラチナ膜を形成した。図２２において△で示すプロットは、実施例１４の場合の測定結果を示している。実施例１４では、基板温度を２７０℃に設定した状態でシリコン基板上にニッケルプラチナ膜を形成した。
【０１６３】
図２２から分かるように、シリコン基板上にニッケルプラチナ膜を堆積する際の基板温度を２１０℃に設定した場合には、熱処理温度が高くなるに伴って急激にシート抵抗が上昇する。また、図２１から分かるように、シリコン基板上にニッケルプラチナ膜を堆積する際の基板温度を３１０℃に設定した場合にも、熱処理温度が高くなるに伴って急激にシート抵抗が上昇する。従って、シリコン基板上にニッケルプラチナ膜を堆積する際の基板温度は、２２０℃〜３００℃の範囲内に設定することが望ましい。シリコン基板上にニッケルプラチナ膜を堆積する際の基板温度は、２２０℃〜３００℃の範囲内に設定することにより、ニッケルプラチナシリサイド膜の耐熱性を十分に確保することが可能となる。
【０１６４】
図２３は、ニッケルプラチナシリサイド膜の耐熱性を測定した結果を示すグラフ（その２）である。より具体的には、６５０℃で熱処理した場合のシート抵抗の値を比較したグラフである。図２３に示すシート抵抗値は、図２２に示す６５０℃での熱処理のシート抵抗値に対応するものである。図２３における横軸は、シリコン基板上にニッケルプラチナ膜を堆積する際における基板温度を示している。図２３における縦軸は、ニッケルプラチナシリサイド膜のシート抵抗を示している。
【０１６５】
図２３から分かるように、シリコン基板上にニッケルプラチナ膜を堆積する際の基板温度を比較的高温に設定することにより、ニッケルプラチナシリサイド膜のシート抵抗を低減することが可能となる。図２２に示す測定結果をも考慮して検討すると、シリコン基板上にニッケルプラチナ膜を堆積する際の基板温度は２２０℃〜３００℃の範囲内とすることが望ましい。
【０１６６】
［第２実施形態］
本発明の第２実施形態による半導体装置の製造方法を図２４乃至図２６を用いて説明する。図２４乃至図２６は、本実施形態による半導体装置の製造方法を示す工程断面図である。なお、第１実施形態による半導体装置及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
【０１６７】
本実施形態による半導体装置の製造方法は、ニッケル膜２８ｆを比較的薄く堆積した後に、かかるニッケル膜に対して熱処理を行い、この後、ニッケル膜を更に堆積することに主な特徴がある。
【０１６８】
まず、半導体基板１０に素子分離領域１２を形成する工程からソース／ドレイン拡散層２４を形成する工程までは、図２（ａ）乃至図３（ａ）に示す第１実施形態による半導体装置の製造方法と同様であるので、説明を省略する（図２４（ａ）参照）。
【０１６９】
次に、図２４（ｂ）に示すように、全面に、例えばスパッタ法により、基板温度を５０に設定した状態で、ニッケル膜２８ｆを形成する。ニッケル膜２８ｆの膜厚は、１ｎｍ〜４ｎｍとすることが望ましい。ニッケル膜２８ｆの膜厚があまりに薄すぎる場合、具体的には、１ｎｍより薄い場合には、良質なニッケル膜２８ｆを形成し得ないためである。一方、ニッケル膜２８ｆの膜厚が比較的厚い場合、具体的には４ｎｍより厚い場合には、後工程で熱処理を行っても、ニッケル膜２８ｆの膜質を良好にすることができないためである。こうして、膜厚１〜４ｎｍのニッケル膜２８ｆが形成される。ニッケル膜２８ｆは比較的低温で形成されるため、ニッケル膜２８ｆを形成した段階では、ニッケル膜２８ｆの膜質は必ずしも良質ではない。
【０１７０】
次に、真空中にて、ニッケル膜２８ｆに対する熱処理を行う。熱処理温度（基板温度）は、２２０℃〜３００℃とする。２２０℃〜３００℃の熱処理を行うため、ニッケル膜２８ｆの膜質が極めて良好になる。
【０１７１】
膜質の良好なニッケル膜２８ｆをある程度の膜厚で堆積した後には、必ずしも膜質の良好なニッケル膜を形成する必要はない。但し、十分な厚さのニッケルシリサイド膜３４ａ、３４ｂを得るためには、ある程度の厚さのニッケル膜を形成しておく必要がある。このため、ニッケル膜２８ｆ上に更にニッケル膜を堆積することにより、所望の厚さのニッケル膜２８ｇを形成する。ニッケル膜２８ｆ上に更にニッケル膜を堆積する際の温度は、必ずしも高く設定する必要はない。ここでは、基板温度を例えば５０℃に設定した状態でニッケル膜を更に堆積する。こうして、全面に、ニッケル膜２８ｇが形成されることとなる。ニッケル膜２８ｇの膜厚は、例えば１０〜２０ｎｍ程度となる（図１７（ｃ）参照）。
【０１７２】
この後の工程は、図３（ｃ）乃至図６に示す第１実施形態による半導体装置の製造方法と同様であるので説明を省略する。
【０１７３】
このように、ニッケル膜２８ｆを比較的低い温度で堆積した後、２２０℃〜３００℃の熱処理を行い、この後、比較的低い温度でニッケル膜を更に堆積してもよい。
【０１７４】
（評価結果）
本実施形態による半導体装置の製造方法の評価結果を図２５及び図２６を用いて説明する。
【０１７５】
図２５は、ニッケルシリサイド膜の耐熱性を測定した結果を示すグラフ（その３）である。耐熱性の測定を行うためのサンプルを用意し、このサンプルについてニッケルシリサイド膜のシート抵抗をそれぞれ測定した。図２５における横軸は熱処理温度を示しており、縦軸はニッケルシリサイド膜のシート抵抗を示している。
【０１７６】
図２５において◆で示すプロットは、図７を用いて上述した比較例１と同様のものである。比較例１では、基板温度を５０℃に設定した状態でシリコン基板上にニッケル膜を形成した。
【０１７７】
図２５において△で示すプロットは、図７を用いて上述した比較例４と同様のものである。比較例４では、基板温度を２００℃に設定した状態でシリコン基板上にニッケル膜を形成した。
【０１７８】
図２５において●で示すプロットは、図７を用いて上述した実施例１と同様のものである。実施例１では、基板温度を２２０℃に設定した状態でシリコン基板上にニッケル膜を形成した。
【０１７９】
図２５において○で示すプロットは、図７を用いて上述した実施例２と同様のものである。実施例２では、基板温度を２４０℃に設定した状態でシリコン基板上にニッケル膜を形成した。
【０１８０】
図２５において▲で示すプロットは、実施例１５の場合の測定結果を示している。実施例１５は、本実施形態による半導体装置の製造方法に対応するものである。実施例１５では、基板温度を５０℃に設定した状態でシリコン基板上に膜厚２ｎｍのニッケル膜を形成した後に、２００℃、３０秒の熱処理を行い、この後、基板温度を５０℃に設定した状態で膜厚８ｎｍのニッケル膜を形成した。
【０１８１】
図２５から分かるように、本実施形態によっても、ニッケルシリサイド膜の耐熱性を十分に確保することが可能となる。
【０１８２】
図２６は、ニッケルシリサイド膜の耐熱性を測定した結果を示すグラフ（その４）である。耐熱性の測定を行うためのサンプルを用意し、このサンプルについてニッケルシリサイド膜のシート抵抗をそれぞれ測定した。
【０１８３】
比較例１は、上述した比較例１と同様のものである。比較例１では、基板温度を５０℃に設定した状態でシリコン基板上にニッケル膜を形成し、この後、６５０℃の熱処理を行い、ニッケルシリサイド膜のシート抵抗を測定した。
【０１８４】
実施例１５は、図２５を用いて上述した実施例１５と同様のものである。実施例１５では、基板温度を５０℃に設定した状態でシリコン基板上に膜厚２ｎｍのニッケル膜を形成した後に、２００℃、３０秒の熱処理を行い、更に、基板温度を５０℃に設定した状態で膜厚８ｎｍのニッケル膜を形成し、この後、６５０℃の熱処理を行い、ニッケルシリサイド膜のシート抵抗を測定した。
【０１８５】
実施例１６では、基板温度を５０℃に設定した状態でシリコン基板上に膜厚４ｎｍのニッケル膜を形成した後に、２００℃、１２０秒の熱処理を行い、更に、基板温度を５０℃に設定した状態で膜厚６ｎｍのニッケル膜を形成し、この後、６５０℃の熱処理を行い、ニッケルシリサイド膜のシート抵抗を測定した。
【０１８６】
図２６から分かるように、実施例１５及び実施例１６では、実施例１の場合と比較して、十分に耐熱性を向上させることができる。
【０１８７】
また、実施例１５と実施例１６とを比較して分かるように、膜厚２ｎｍのニッケル膜を形成した後で熱処理を行った場合には、膜厚４ｎｍのニッケル膜を形成した後で熱処理を行った場合と比較して、シート抵抗が低くなっている。即ち、ニッケル膜２８ｆの膜厚を比較的薄く設定することにより、耐熱性の向上を実現し得ることが分かる。
【０１８８】
これらの結果から総合的に判断すると、ニッケル膜２８ｆの膜厚は、１〜４ｎｍとすることが望ましいと考えられる。
【０１８９】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【０１９０】
例えば、上記実施形態では、シリサイド化のための熱処理として、ＲＴＡ法による熱処理を行う場合について説明したが、シリサイド化のための熱処理は、ＲＴＡ法による熱処理に限定されるものではない。例えば、シリサイド化のための熱処理として、炉アニール、スパイクアニール、フラッシュアニール等を行ってもよい。また、２段階の熱処理を行う場合には、第１回目、第２回目の熱処理として、ＲＴＡ法による熱処理、炉アニール、スパイクアニール、フラッシュアニール等を適宜組み合わせて行ってもよい。
【０１９１】
また、上記実施形態では、ニッケル合金膜としてニッケルプラチナ膜２８ｅを形成する場合を例に説明したが、ニッケル合金膜２８ｅの材料は、ニッケルプラチナに限定されるものではない。ニッケル合金膜２８ｅとして、ニッケルプラチナ膜、ニッケルコバルト膜、ニッケルタンタル膜、ニッケルレニウム膜、ニッケルジルコニウム膜、ニッケルチタニウム膜、ニッケルハフニウム膜、ニッケルタングステン膜、ニッケルクロム膜、ニッケルパラジウム膜、ニッケルバナジウム膜、又は、ニッケルニオビウム膜等を形成してもよい。ニッケル合金膜２８ｅの材料としてこれらの材料を用いた場合には、ニッケルプラチナシリサイド膜、ニッケルコバルトシリサイド膜、ニッケルタンタルシリサイド膜、ニッケルレニウムシリサイド膜、ニッケルジルコニウムシリサイド膜、ニッケルチタニウムシリサイド膜、ニッケルハフニウムシリサイド膜、ニッケルタングステンシリサイド膜、ニッケルクロムシリサイド膜、ニッケルパラジウムシリサイド膜、ニッケルバナジウムシリサイド膜、又は、ニッケルニオビウムシリサイド膜等より成るシリサイド膜３４ｃ、３４ｄが形成されることとなる。
【０１９２】
また、上記実施形態では、スパッタ法によりニッケル膜やニッケル合金膜を形成する場合について説明したが、ニッケル膜やニッケル合金膜の形成方法は、スパッタ法に限定されるものではない。例えば電子ビーム蒸着法等によりニッケル膜やニッケル合金膜を形成してもよい。
【０１９３】
また、上記実施形態では、ニッケル膜やニッケル合金膜上に保護膜３０を形成する場合について説明したが、保護膜３０を形成しなくてもよい。
【０１９４】
また、上記実施形態では、ソース／ドレイン拡散層２４がシリコン基板の一部である場合、換言すれば、ソース／ドレイン拡散層２４がシリコン層を含んでいる場合を例に説明したが、これに限定されるものではない。例えば、ソース／ドレイン拡散層２４が、組成比Ｘが０＜Ｘ＜１であるＳｉ１−ＸＧｅＸ層を含んでいてもよい。また、ソース／ドレイン拡散層２４が、組成比Ｘが０＜Ｘ＜１であるＳｉ１−ＸＣＸ層を含んでいてもよい。また、ソース／ドレイン拡散層２４が、組成比Ｘが０＜Ｘ＜１、組成比Ｙが０＜Ｙ＜１であるＳｉ１−Ｘ−ＹＧｅＸＣＹ層を含んでいてもよい。
【０１９５】
以上詳述したように、本発明の特徴をまとめると以下のようになる。
（付記１）
半導体基板上に、ゲート電極とソース／ドレイン拡散層とを有するトランジスタを形成する第１の工程と、
前記半導体基板上に、前記ゲート電極及び前記ソース／ドレイン拡散層を覆うように、ニッケル又はニッケル合金より成る金属膜を、基板温度を２２０℃〜３００℃とした状態で形成する第２の工程と、
前記金属膜と前記ソース／ドレイン拡散層の上部とを反応させ、前記ソース／ドレイン拡散層上に、ニッケルシリサイド又はニッケル合金シリサイドより成るシリサイド膜を形成する第３の工程と
を有することを特徴とする半導体装置の製造方法。
（付記２）
付記１記載の半導体装置の製造方法において、
前記第２の工程では、ニッケル又はニッケル合金を２ｎｍ／秒以下の堆積速度で堆積することにより前記金属膜を形成する
ことを特徴とする半導体装置の製造方法。
（付記３）
付記１又は２記載の半導体装置の製造方法において、
前記第２の工程は、第１の堆積速度でニッケル又はニッケル合金を堆積する工程と；前記第１の堆積速度より速い第２の堆積速度でニッケル又はニッケル合金を更に堆積する工程とを有する
ことを特徴とする半導体装置の製造方法。
（付記４）
付記３記載の半導体装置の製造方法において、
前記第１の堆積速度は２ｎｍ／秒以下であり、
前記第２の堆積速度は２ｎｍ／秒以上である
ことを特徴とする半導体装置の製造方法。
（付記５）
半導体基板上に、ゲート電極とソース／ドレイン拡散層とを有するトランジスタを形成する第１の工程と、
基板温度を２２０℃〜３００℃とした状態でニッケル又はニッケル合金を堆積し、基板温度を低下させた状態でニッケル又はニッケル合金を更に堆積することにより、前記半導体基板上に、前記ゲート電極及び前記ソース／ドレイン拡散層を覆うように、ニッケル又はニッケル合金より成る金属膜を形成する第２の工程と、
前記金属膜と前記ソース／ドレイン拡散層の上部とを反応させ、前記ソース／ドレイン拡散層上に、ニッケルシリサイド又はニッケル合金シリサイドより成るシリサイド膜を形成する第３の工程と
を有することを特徴とする半導体装置の製造方法。
（付記６）
付記５記載の半導体装置の製造方法において、
前記第２の工程では、基板温度を２２０℃〜３００℃とした状態でニッケル又はニッケル合金を堆積する際に、２ｎｍ／秒以下の堆積速度でニッケル又はニッケル合金を堆積する
ことを特徴とする半導体装置の製造方法。
（付記７）
半導体基板上に、ゲート電極とソース／ドレイン拡散層とを有するトランジスタを形成する第１の工程と、
前記半導体基板上に、前記ゲート電極及び前記ソース／ドレイン拡散層を覆うように、ニッケル又はニッケル合金より成る金属膜を形成する第２の工程であって、ニッケル又はニッケル合金より成る膜厚４ｎｍ以下の第１の膜を形成し、前記第１の膜に対して２２０℃〜３００℃の熱処理を行い、ニッケル又はニッケル合金より成る第２の膜を更に堆積することにより、前記第１の膜と前記第２の膜とから成る前記金属膜を形成する第２の工程と、
前記金属膜と前記ソース／ドレイン拡散層の上部とを反応させ、前記ソース／ドレイン拡散層上に、ニッケルシリサイド又はニッケル合金シリサイドより成るシリサイド膜を形成する第３の工程と
を有することを特徴とする半導体装置の製造方法。
（付記８）
付記７記載の半導体装置の製造方法において、
前記第２の工程では、膜厚１ｎｍ〜４ｎｍの前記第１の膜を形成する
ことを特徴とする半導体装置の製造方法。
（付記９）
付記１乃至８のいずれかに記載の半導体装置の製造方法において、
前記第３の工程は、熱処理を行うことにより、前記金属膜と前記ソース／ドレイン拡散層の上部とを反応させ、ニッケルシリサイド又はニッケル合金シリサイドより成る前記シリサイド膜を形成する工程と；前記金属膜のうちの未反応の部分を除去する工程とを有する
ことを特徴とする半導体装置の製造方法。
（付記１０）
付記１乃至８のいずれかに記載の半導体装置の製造方法において、
前記第３の工程は、第１の温度で第１の熱処理を行うことにより、前記金属膜と前記ソース／ドレイン拡散層の上部とを反応させ、ニッケルシリサイド又はニッケル合金シリサイドより成る前記シリサイド膜を形成する工程と；前記金属膜のうちの未反応の部分を除去する工程と；前記第１の温度より高い第２の温度で第２の熱処理を行うことにより、前記シリサイド膜と前記ソース／ドレイン拡散層の上部とを更に反応させる工程とを有する
ことを特徴とする半導体装置の製造方法。
（付記１１）
付記１乃至１０のいずれかに記載の半導体装置の製造方法において、
前記ソース／ドレイン拡散層は、シリコン層、組成比Ｘが０＜Ｘ＜１であるＳｉ１−ＸＧｅＸ層、組成比Ｘが０＜Ｘ＜１であるＳｉ１−ＸＣＸ層、又は、組成比Ｘが０＜Ｘ＜１、組成比Ｙが０＜Ｙ＜１であるＳｉ１−Ｘ−ＹＧｅＸＣＹ層を含む
ことを特徴とする半導体装置の製造方法。
（付記１２）
付記１乃至１１のいずれかに記載の半導体装置の製造方法において、
前記ニッケル合金シリサイドは、ニッケルプラチナシリサイド、ニッケルコバルトシリサイド、ニッケルタンタルシリサイド、ニッケルレニウムシリサイド、ニッケルジルコニウムシリサイド、ニッケルチタニウムシリサイド、ニッケルハフニウムシリサイド、ニッケルタングステンシリサイド、ニッケルクロムシリサイド、ニッケルパラジウムシリサイド、ニッケルバナジウムシリサイド、又は、ニッケルニオビウムシリサイドである
ことを特徴とする半導体装置の製造方法。
（付記１３）
付記１乃至１２のいずれかに記載の半導体装置の製造方法において、
前記第１の工程の後、前記第２の工程の前に、第３の熱処理を行う工程を更に有する
ことを特徴とする半導体装置の製造方法。
（付記１４）
付記１３記載の半導体装置の製造方法において、
前記第３の熱処理を行う工程では、９００℃〜１１００℃で熱処理を行う
ことを特徴とする半導体装置の製造方法。
（付記１５）
面方位が（００１）である半導体基板上に、ゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の両側の前記半導体基板内に形成されたソース／ドレイン拡散層と、
前記ソース／ドレイン拡散層上に形成されたニッケルシリサイド又はニッケル合金シリサイドより成るシリサイド膜であって、（０２０）配向の結晶粒と（０１３）配向の結晶粒のいずれをも含まないシリサイド膜と
を有することを特徴とする半導体装置。
（付記１６）
付記１５記載の半導体装置において、
前記ソース／ドレイン拡散層は、シリコン層、組成比Ｘが０＜Ｘ＜１であるＳｉ１−ＸＧｅＸ層、組成比Ｘが０＜Ｘ＜１であるＳｉ１−ＸＣＸ層、又は、組成比Ｘが０＜Ｘ＜１、組成比Ｙが０＜Ｙ＜１であるＳｉ１−Ｘ−ＹＧｅＸＣＹ層を含む
ことを特徴とする半導体装置。
（付記１７）
付記１５又は１６記載の半導体装置において、
前記ニッケル合金シリサイドは、ニッケルプラチナシリサイド、ニッケルコバルトシリサイド、ニッケルタンタルシリサイド、ニッケルレニウムシリサイド、ニッケルジルコニウムシリサイド、ニッケルチタニウムシリサイド、ニッケルハフニウムシリサイド、ニッケルタングステンシリサイド、ニッケルクロムシリサイド、ニッケルパラジウムシリサイド、ニッケルバナジウムシリサイド、又は、ニッケルニオビウムシリサイドである
ことを特徴とする半導体装置。
【図面の簡単な説明】
【０１９６】
【図１】本発明の第１実施形態による半導体装置を示す断面図である。
【図２】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図３】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図４】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図５】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図６】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その５）である。
【図７】ニッケルシリサイド膜の耐熱性を測定した結果を示すグラフ（その１）である。
【図８】ニッケルシリサイド膜の耐熱性を測定した結果を示すグラフ（その２）である。
【図９】ニッケルシリサイド膜の結晶性に関する測定結果を示すグラフである。
【図１０】ニッケルシリサイド膜の平面の電子顕微鏡像を示す図である。
【図１１】基板表面の結晶性とニッケルシリサイドの耐熱性との関係を示すグラフである。
【図１２】シート抵抗の測定結果を示すグラフ（その１）である。
【図１３】シート抵抗の測定結果を示すグラフ（その２）である。
【図１４】リーク電流の測定結果を示すグラフである。
【図１５】本発明の第１実施形態の変形例（その１）による半導体装置の製造方法を示す工程断面図である。
【図１６】本発明の第１実施形態の変形例（その２）による半導体装置の製造方法を示す工程断面図である。
【図１７】本発明の第１実施形態の変形例（その３）による半導体装置の製造方法を示す工程断面図である。
【図１８】本発明の第１実施形態の変形例（その４）による半導体装置を示す断面図である。
【図１９】本発明の第１実施形態の変形例（その４）による半導体装置の製造方法を示す工程断面図（その１）である。
【図２０】本発明の第１実施形態の変形例（その４）による半導体装置の製造方法を示す工程断面図（その２）である。
【図２１】本発明の第１実施形態の変形例（その４）による半導体装置の製造方法を示す工程断面図（その３）である。
【図２２】ニッケルプラチナシリサイド膜の耐熱性を測定した結果を示すグラフ（その１）である。
【図２３】ニッケルプラチナシリサイド膜の耐熱性を測定した結果を示すグラフ（その２）である。
【図２４】本発明の第２実施形態による半導体装置の製造方法を示す工程断面図である。
【図２５】ニッケルシリサイド膜の耐熱性を測定した結果を示すグラフ（その３）である。
【図２６】ニッケルシリサイド膜の耐熱性を測定した結果を示すグラフ（その４）である。
【符号の説明】
【０１９７】
１０…シリコン基板
１２…素子分離領域
１４…ゲート絶縁膜
１６…ゲート電極
１８…サイドウォール絶縁膜
２０…不純物拡散領域
２２…不純物拡散領域
２４…ソース／ドレイン拡散層
２６…ＭＯＳトランジスタ
２８、２８ａ〜２８ｄ、２８ｆ、２８ｇ…ニッケル膜
２８ｅ…ニッケル合金膜
３０…保護膜
３３ａ、３３ｂ…Ｎｉ２Ｓｉ膜、ニッケルシリサイド膜
３３ｃ、３３ｄ…Ｎｉ２（Ｐｔ）Ｓｉ膜、ニッケルプラチナシリサイド膜
３４ａ〜３４ｄ…シリサイド膜
３６…シリコン酸化膜
４４…シリコン窒化膜
４６…層間絶縁膜
４８ａ、４８ｂ…コンタクトホール
５０…バリアメタル
５２…タングステン膜
５４ａ、５４ｂ…コンタクトプラグ
５６…層間絶縁膜
５８…配線層
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に係り、特に、シリサイド膜を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
ゲート電極、ソース／ドレイン拡散層の低抵抗化を図る技術として、これらの表面に自己整合的に金属シリサイド膜を形成する、いわゆるサリサイド（Self-Aligned Silicide）プロセスが知られている。サリサイドプロセスにおいてシリコンと反応させる金属材料としては、コバルト（Ｃｏ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）等が用いられている。なかでもニッケルシリサイドは、微細なゲート電極の場合であってもゲート電極の抵抗が安定する等の利点を有することから、大きな注目を集めている。
【特許文献１】特表２００６−５００４７２号公報
【特許文献２】特開２００３−１５８０９１号公報
【非特許文献１】Gi Bum Kim et al., “Improved thermal stability of Ni silicide on Si (100) through reactive deposition of Ni”, J. Vac. Sci. Technol. B, Vol. 21, No.1, pp. 319-322 (2003)
【非特許文献２】R. T. Tung et al., “Formation of Ultrathin Single-Crystal Silicide Films on Si: Surface and Interfacial Stabilization of Si-NiSi2 Epitaxial Structures”, Physical Review Letters, Vol. 50, Number 6, p. 429-432, (1983)
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来は、必ずしも十分に耐熱性の高いニッケルシリサイド膜が得られなかった。即ち、ニッケルシリサイド膜を形成した後に、比較的高温の熱処理が加わると、ニッケルシリサイド膜のシート抵抗が増加し、そのばらつきも大きくなってしまっていた。また、ニッケルシリサイド膜を用いた場合には、ソース／ドレイン拡散層における接合リーク電流が必ずしも十分に低くはなかった。
【０００４】
本発明の目的は、ニッケル膜又はニッケル合金膜を用いてシリサイド化を行う場合において、シリサイド化されたソース／ドレイン拡散層のシート抵抗及びそのばらつきを低減するとともに、接合リーク電流を低減しうる半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の一観点によれば、半導体基板上に、ゲート電極とソース／ドレイン拡散層とを有するトランジスタを形成する第１の工程と、前記半導体基板上に、前記ゲート電極及び前記ソース／ドレイン拡散層を覆うように、ニッケル又はニッケル合金より成る金属膜を、基板温度を２２０℃〜３００℃とした状態で形成する第２の工程と、前記金属膜と前記ソース／ドレイン拡散層の上部とを反応させ、前記ソース／ドレイン拡散層上に、ニッケルシリサイド又はニッケル合金シリサイドより成るシリサイド膜を形成する第３の工程とを有することを特徴とする半導体装置の製造方法が提供される。
【０００６】
また、本発明の他の観点によれば、半導体基板上に、ゲート電極とソース／ドレイン拡散層とを有するトランジスタを形成する第１の工程と、基板温度を２２０℃〜３００℃とした状態でニッケル又はニッケル合金を堆積し、基板温度を低下させた状態でニッケル又はニッケル合金を更に堆積することにより、前記半導体基板上に、前記ゲート電極及び前記ソース／ドレイン拡散層を覆うように、ニッケル又はニッケル合金より成る金属膜を形成する第２の工程と、前記金属膜と前記ソース／ドレイン拡散層の上部とを反応させ、前記ソース／ドレイン拡散層上に、ニッケルシリサイド又はニッケル合金シリサイドより成るシリサイド膜を形成する第３の工程とを有することを特徴とする半導体装置の製造方法が提供される。
【０００７】
また、本発明の更に他の観点によれば、半導体基板上に、ゲート電極とソース／ドレイン拡散層とを有するトランジスタを形成する第１の工程と、前記半導体基板上に、前記ゲート電極及び前記ソース／ドレイン拡散層を覆うように、ニッケル又はニッケル合金より成る金属膜を形成する第２の工程であって、ニッケル又はニッケル合金より成る膜厚４ｎｍ以下の第１の膜を形成し、前記第１の膜に対して２２０℃〜３００℃の熱処理を行い、ニッケル又はニッケル合金より成る第２の膜を更に堆積することにより、前記第１の膜と前記第２の膜とから成る前記金属膜を形成する第２の工程と、前記金属膜と前記ソース／ドレイン拡散層の上部とを反応させ、前記ソース／ドレイン拡散層上に、ニッケルシリサイド又はニッケル合金シリサイドより成るシリサイド膜を形成する第３の工程とを有することを特徴とする半導体装置の製造方法が提供される。
【０００８】
また、本発明の更に他の観点によれば、面方位が（００１）である半導体基板上に、ゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側の前記半導体基板内に形成されたソース／ドレイン拡散層と、前記ソース／ドレイン拡散層上に形成されたニッケルシリサイド又はニッケル合金シリサイドより成るシリサイド膜であって、（０２０）配向の結晶粒と（０１３）配向の結晶粒のいずれをも含まないシリサイド膜とを有することを特徴とする半導体装置が提供される。
【発明の効果】
【０００９】
本発明によれば、基板温度を２２０℃〜３００℃に設定した状態で良質なニッケル膜を形成し、かかるニッケル膜とソース／ドレイン拡散層とを反応させるため、耐熱性の高い極めて良質なニッケルシリサイド膜を形成することができる。また、本発明によれば、ニッケル膜を薄く形成した後、熱処理を行うことによりニッケル膜の膜質を良好し、かかるニッケル膜とソース／ドレイン拡散層とを反応させるため、耐熱性の高い極めて良質なニッケルシリサイド膜を形成することができる。このため、本発明によれば、ニッケルシリサイド膜を形成した後の工程で行われる熱処理において、ニッケルシリサイド膜に凝集が生じることを防止することができる。このため、ニッケルシリサイド膜のシート抵抗が増加してしまうのを抑制することができ、また、ニッケルシリサイド膜のシート抵抗のばらつきを抑制することができる。また、本発明によれば、耐熱性の高い極めて良質なニッケルシリサイド膜を形成し得るため、ニッケルシリサイド膜を形成した後に行われる熱処理においてＮｉの異常拡散が生じることも抑制し得る。このため、ニッケルシリサイド膜の下部に高抵抗なＮｉＳｉ２結晶がソース／ドレイン拡散層の接合部の近傍まで達するようにスパイク状に成長してしまうこともない。このため、本発明によれば、接合リーク電流の増加をも確実に抑制することができる。従って、本発明によれば、電気的特性の良好な半導体装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００１０】
［第１実施形態］
本発明の第１実施形態による半導体装置及びその製造方法を図１乃至図１４を用いて説明する。
【００１１】
（半導体装置）
まず、本実施形態による半導体装置を図１を用いて説明する。図１は、本実施形態による半導体装置を示す断面図である。
【００１２】
図に示すように、所定の導電型のウェル（図示せず）等が形成された半導体基板１０には、素子領域を確定する素子分離領域１２が形成されている。半導体基板１０としては、例えば面方位が（１００）のシリコン基板が用いられている。素子領域における半導体基板１０内には、図示しないチャネルドープ層が形成されている。
【００１３】
素子領域上には、例えば膜厚２ｎｍのシリコン酸化膜より成るゲート絶縁膜１４を介して、ポリシリコンより成るゲート電極１６が形成されている。
【００１４】
ゲート電極１６の両側の半導体基板１０内には、エクステンションソース／ドレイン構造のエクステンション領域を構成する浅い不純物拡散領域２０が形成されている。
【００１５】
ゲート電極１６の側壁部分には、例えばシリコン酸化膜より成るサイドウォール絶縁膜１８が形成されている。
【００１６】
サイドウォール絶縁膜１８が形成されたゲート電極１６の両側の半導体基板１０内には、ソース／ドレイン拡散層の深い領域を構成する不純物拡散領域２２が形成されている。
【００１７】
エクステンション領域、すなわち、浅い不純物拡散領域２０と、深い不純物拡散領域２２とにより、ソース／ドレイン拡散層２４が構成されている。
【００１８】
こうして、ゲート電極１６とソース／ドレイン拡散層２４とを有するＭＯＳトランジスタ２６が構成されている。
【００１９】
ゲート電極１６上には、例えばニッケルシリサイドより成るシリサイド膜３４ａが形成されている。
【００２０】
また、ソース／ドレイン拡散層２４上には、例えばニッケルシリサイドより成るシリサイド膜３４ｂが形成されている。
【００２１】
シリサイド膜３４ｂは、後述するように、基板温度を２２０℃〜３００℃に設定した状態でニッケル膜２８を形成し、かかるニッケル膜２８とソース／ドレイン拡散層２４の上部とを反応させることにより形成されたものである。ソース／ドレイン拡散層２４上に形成されたシリサイド膜３４ｂは、後に詳述するように、（０２０）配向のグレイン（結晶粒）と（０１３）配向のグレインのいずれをも含んでいない良質なシリサイド膜３４ｂである。かかるシリサイド膜３４ｂは、耐熱性が極めて高く、膜厚や膜質も均一である。従って、本実施形態によれば、シート抵抗が低く、シート抵抗のばらつきも小さく、リーク電流も小さい半導体装置を提供することが可能となる。
【００２２】
ＭＯＳトランジスタ２６及びシリサイド膜３４ａ、３４ｂが形成された半導体基板１０上には、例えば膜厚１０ｎｍのシリコン酸化膜３６が形成されている。
【００２３】
シリコン酸化膜３６上には、例えば膜厚５０ｎｍのシリコン窒化膜４４が形成されている。
【００２４】
次に、シリコン窒化膜４４上には、例えば膜厚６００ｎｍのシリコン酸化膜より成る層間絶縁膜４６が形成されている。
【００２５】
層間絶縁膜４６には、ゲート電極１６上のシリサイド膜３４ａに達するコンタクトホール４８ａと、ソース／ドレイン拡散層２４上のシリサイド膜３４ｂに達するコンタクトホール４８ｂとが形成されている。
【００２６】
コンタクトホール４８ａ、４８ｂ内には、バリアメタル５０及びタングステン膜５２より成るコンタクトプラグ５４ａ、５４ｂがそれぞれ埋め込まれている。
【００２７】
層間絶縁膜４６上には、シリコン酸化膜より成る層間絶縁膜５６が形成されている。
【００２８】
層間絶縁膜５６には、配線層５８が埋め込まれている。
【００２９】
こうして、本実施形態による半導体装置が構成されている。
【００３０】
このように、本実施形態による半導体装置は、基板温度を２２０℃〜３００℃に設定した状態で良質なニッケル膜を形成し、かかるニッケル膜とソース／ドレイン拡散層２４とを反応させることにより、ニッケルシリサイドより成るシリサイド膜３４ｂが形成されている。かかるシリサイド膜３４ｂは、（０２０）配向のグレイン（結晶粒）と（０１３）配向のグレインのいずれをも含んでいない良質なシリサイド膜３４ｂである。かかるシリサイド膜３４ｂは、耐熱性が極めて高く、膜厚や膜質も均一である。従って、本実施形態によれば、シート抵抗が低く、シート抵抗のばらつきも小さく、リーク電流も小さい半導体装置を提供することが可能となる。
【００３１】
（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法を図２乃至図６を用いて説明する。図２乃至図６は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【００３２】
まず、所定の導電型のウェル（図示せず）等が形成された半導体基板１０に、例えばＳＴＩ（Shallow Trench Isolation）法により、シリコン酸化膜より成る素子分離領域１２を形成する。半導体基板１０としては、例えば、面方位が（１００）のシリコン基板を用いる。こうして、素子分離領域１２により、ＭＯＳトランジスタが形成される素子領域が画定される。
【００３３】
次に、例えばスピンコート法により、フォトレジスト膜（図示せず）を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜をパターニングする。これにより、チャネルドープ層を形成するためのフォトレジストマスクが形成される。
【００３４】
次に、フォトレジスト膜をマスクとして、例えばイオン注入法により、シリコン基板１０にドーパント不純物を導入する。これにより、シリコン基板１０内に、チャネルドープ層（図示せず）が形成される。ＮＭＯＳトランジスタを形成する場合には、ｐ型のドーパント不純物として例えばボロンを用いる。この場合、イオン注入の条件は、例えば、加速電圧を１５ｋｅＶ、ドーズ量を１×１０１３ｃｍ−２とする。ＰＭＯＳトランジスタを形成する場合には、ｎ型のドーパント不純物として例えば砒素を用いる。この場合、イオン注入の条件は、例えば加速電圧を８０ｋｅＶ、ドーズ量を１×１０１３ｃｍ−２とする。
【００３５】
チャネルドープ層を形成した後、マスクとして用いたフォトレジスト膜を剥離する。
【００３６】
次に、熱処理を行う。熱処理条件は、例えば９５０℃、１０秒間とする。かかる熱処理は、チャネルドープ層中のドーパント不純物を活性化するとともに、シリコン基板１０の表面の結晶性を回復させるためのものである。
【００３７】
次に、シリコン基板１０上に、例えば熱酸化法により、例えば膜厚２ｎｍのシリコン酸化膜より成るゲート絶縁膜１４を形成する。
【００３８】
なお、ここでは、ゲート絶縁膜１４の材料としてシリコン酸化膜を用いたが、ゲート絶縁膜１４の材料はシリコン酸化膜に限定されるものではない。他のあらゆる絶縁膜を、ゲート絶縁膜１４の材料として適宜用いることが可能である。
【００３９】
次に、全面に、例えばＣＶＤ（Chemical Vapor Deposition）法により、例えば膜厚１００ｎｍのポリシリコン膜１６を形成する。
【００４０】
次に、例えばイオン注入法により、ドーパント不純物をポリシリコン膜１６に導入する。ＮＭＯＳトランジスタを形成する場合には、ｎ型のドーパント不純物として例えばリンを用いる。この場合には、加速電圧を例えば１０ｋｅＶとし、ドーズ量を例えば１×１０１６ｃｍ−２とする。ＰＭＯＳトランジスタを形成する場合には、ｐ型のドーパント不純物として、例えばボロンを用いる。この場合には、加速電圧を例えば５ｋｅＶとし、ドーズ量を例えば５×１０１５ｃｍ−２とする。
【００４１】
次に、例えばスピンコート法により、フォトレジスト膜（図示せず）を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜をパターニングする。これにより、ポリシリコン膜１６をパターニングするためのフォトレジストマスク（図示せず）が形成される。
【００４２】
次に、フォトレジスト膜をマスクとして、ポリシリコン膜１６をドライエッチングする。これにより、ポリシリコン膜より成るゲート電極１６が形成される。この後、フォトレジスト膜を剥離する（図２（ａ）参照）。
【００４３】
次に、ゲート電極１６をマスクとして、例えばイオン注入法により、ゲート電極１６の両側のシリコン基板１０にドーパント不純物を導入する。ＮＭＯＳトランジスタを形成する場合には、ｎ型のドーパント不純物として例えば砒素を用いる。この場合には、加速電圧を例えば１ｋｅＶとし、ドーズ量を例えば１×１０１５ｃｍ−２とする。ＰＭＯＳトランジスタを形成する場合には、ｐ型のドーパント不純物として例えばボロンを用いる。この場合には、加速電圧を例えば０．５ｋｅＶとし、ドーズ量を例えば１×１０１５ｃｍ−２とする。これにより、エクステンションソース／ドレイン構造のエクステンション領域を構成する浅い不純物拡散領域２０が形成される（図２（ｂ）参照）。
【００４４】
次に、全面に、例えばＣＶＤ法により、例えば膜厚１００ｎｍのシリコン酸化膜１８を形成する。
【００４５】
次に、例えばＲＩＥ（Reactive Ion Etching、反応性イオンエッチング）法により、シリコン酸化膜１８を異方性エッチングする。これにより、ゲート電極１６の側壁部分に、シリコン酸化膜より成るサイドウォール絶縁膜１８が形成される（図２（ｃ）参照）。
【００４６】
次に、ゲート電極１６及びサイドウォール絶縁膜１８をマスクとして、例えばイオン注入法により、ゲート電極１６及びサイドウォール絶縁膜１８の両側のシリコン基板１０にドーパント不純物を導入する。ＮＭＯＳトランジスタを形成する場合には、ｎ型のドーパント不純物として、例えばリンを用いる。ＰＭＯＳトランジスタを形成する場合には、ｐ型のドーパント不純物として、例えばボロンを用いる。これにより、ソース／ドレイン拡散層の深い領域を構成する不純物拡散領域２２が形成される。また、不純物拡散領域２２に導入するドーパント不純物と反対の導電型のドーパント不純物を導入することにより、いわゆるポケット領域（図示せず）を更に形成してもよい。不純物拡散領域２０を形成するためのイオン注入、不純物拡散層２２を形成するためのイオン注入、更にはポケット領域を形成するためのイオン注入等により、シリコン基板１０の表面の結晶性が損なわれ、シリコン基板１０の表面の結晶状態はアモルファス状態となる。
【００４７】
次に、熱処理を行う。熱処理温度は、例えば、９００〜１１００℃とする。熱処理時間は、例えば、１ミリ秒〜５秒程度とする。ここでは、熱処理温度を例えば１０００℃とし、熱処理時間を例えば１秒間とする。かかる熱処理は、不純物拡散領域２０、２２に導入されたドーパント不純物を活性化するとともに、シリコン基板１０の表面の結晶性を回復するためのものである。
【００４８】
こうして、ゲート電極１６の両側のシリコン基板１０内に、浅い不純物拡散領域（エクステンション領域）２０と深い不純物拡散領域２２とから成るソース／ドレイン拡散層２４が形成される（図３（ａ）参照）。
【００４９】
こうして、素子分離領域１２により確定された素子領域に、ゲート電極１６とソース／ドレイン拡散層２４とを有するＭＯＳトランジスタ２６が形成される。
【００５０】
次に、例えばフッ酸処理により、ゲート電極１６の表面、及び、ソース／ドレイン拡散層２４の表面に形成されている自然酸化膜を除去する。
【００５１】
次に、図３（ｂ）に示すように、全面に、例えばスパッタ法により、基板温度を２２０℃〜３００℃に設定した状態で、膜厚１０〜２０ｎｍ程度のニッケル膜２８を形成する。基板温度を２２０℃〜３００℃に設定した状態でニッケル膜２８を形成するのは、基板温度を２２０℃〜３００℃に設定した状態でニッケル膜２８を形成し、この後、シリサイド化のための熱処理を行うと、耐熱性の高いニッケルシリサイド膜３４ｂを得ることが可能となるためである。
【００５２】
即ち、基板温度を比較的高く設定した状態でニッケル膜２８を堆積した場合には、シリコン基板１０とニッケル膜２８との界面付近においては、シリコン基板１０からＳｉ原子が十分に供給される状態でニッケル膜２８が形成されると考えられる。そうすると、シリコン基板１０とニッケル膜２８との界面近傍には、結晶性の良好なニッケルシリサイド膜（図示せず）が薄く形成されると考えられる。この際に形成されるニッケルシリサイド膜は、シリコンの構成比率が比較的高いニッケルシリサイド膜、即ち、シリコンリッチなニッケルシリサイド膜であると考えられる。このような良質なニッケルシリサイド膜がシリコン基板１０とニッケル膜２８との界面付近に予め形成されていると、後工程における熱処理においてニッケル膜２８とソース／ドレイン拡散層２４の上部とを反応させてニッケルシリサイド膜３４ｂを形成する際に、耐熱性の高い良質なニッケルシリサイド膜３４ｂを形成し得ると考えられる。
【００５３】
なお、ニッケル膜２８を堆積する際の基板温度の下限を２２０℃とする理由については、実験により得られた評価結果を参照しながら、後に詳述することとする。
【００５４】
ニッケル膜２８を堆積する際の基板温度の上限を３００℃とするのは、以下のような理由によるものである。即ち、基板温度を４５０℃に設定した状態でニッケル膜を堆積した場合には、シリコン基板１０とニッケル膜２８との界面に、高抵抗のＮｉＳｉ２相の結晶が不均一に生じる（非特許文献１、２参照）。ＮｉＳｉ２結晶が不均一に生じると、シリコン基板１０とニッケルシリサイド膜との界面におけるラフネスが大きくなり、シート抵抗が大きくばらつく要因となる。また、かかるＮｉＳｉ２結晶はソース／ドレイン拡散層の接合部の近傍まで達するようにスパイク状に成長するため、接合リーク電流の増加の要因となる。従って、４５０℃に対して十分に低く基板温度を設定した状態でニッケル膜を堆積することが極めて必要である。このため、本実施形態では、ニッケル膜を堆積する際の基板温度の上限を３００℃としている。
【００５５】
なお、ニッケル膜２８を堆積する際には、半導体基板１０を静電チャックにより支持し、静電チャックに設けられたヒータ及び温度センサを用いて基板温度を制御することが望ましい。これにより、基板温度を正確に制御することが可能となる。
【００５６】
ニッケル膜２８を堆積する際には、堆積速度を２ｎｍ／秒以下に設定することが望ましい。堆積速度が比較的速いとシリコン基板１０からＳｉが十分に供給されない状態でニッケル膜２８の堆積が進行してしまい、良質なニッケル膜２８を形成し得ないためである。
【００５７】
こうして、膜厚１０〜２０ｎｍ程度の良質なニッケル膜２８が形成される。
【００５８】
次に、図３（ｃ）に示すように、ニッケル膜２８上に、例えばスパッタ法により、例えば膜厚５〜３０ｎｍのＴｉＮ膜より成る保護膜３０を形成する。保護膜３０は、ニッケル膜２８の酸化を防止するためのものである。また、保護膜３０は、後工程で形成されるニッケルシリサイド膜の酸化をも防止する。
【００５９】
なお、ここでは、保護膜３０の材料としてＴｉＮ膜を用いる場合を例に説明したが、保護膜３０の材料はＴｉＮ膜に限定されるものではない。保護膜３０として、例えば膜厚５〜３０ｎｍ程度のＴｉ膜を用いてもよい。
【００６０】
次に、例えばＲＴＡ（Rapid Thermal Annealing）法により、シリサイド化のための１回目の熱処理を行う。熱処理条件は、例えば以下の通りとする。熱処理温度（基板温度）は、例えば２００〜４００℃とする。ここでは、熱処理温度を例えば２６０℃とする。熱処理時間は、例えば３００秒程度とする。これにより、ニッケル膜２８のＮｉとソース／ドレイン拡散層２４の上部のＳｉとを反応させるとともに、ニッケル膜２８のＮｉとゲート電極１６の上部のＳｉとを反応させる。こうして、ソース／ドレイン拡散層２４上にダイニッケルシリサイド（Ｎｉ２Ｓｉ）相のニッケルシリサイド膜３３ｂが形成され、ゲート電極１６上にダイニッケルシリサイド（Ｎｉ２Ｓｉ）相のニッケルシリサイド膜３３ａが形成される（図４（ａ）参照）。本実施形態によれば、基板温度を２２０℃〜３００℃に設定した状態で良質なニッケル膜２８を形成し、かかるニッケル膜２８とソース／ドレイン拡散層２４とを反応させるため、耐熱性の高い極めて良質なニッケルシリサイド膜３３ｂを形成することができる。
【００６１】
次に、ウェットエッチングにより、保護膜３０を除去するとともに、ニッケル膜２８のうちの未反応の部分を選択的に除去する（図４（ｂ）参照）。エッチング溶液としては、例えば、硫酸と過酸化水素水とが混合されて成る薬液（ＳＰＭ液）を用いる。硫酸と過酸化水素水との混合比は、例えば３：１とする。ＳＰＭ液の温度は、例えば８０℃とする。
【００６２】
なお、ここではＳＰＭ液を用いてエッチングする場合を例に説明したが、エッチング液はＳＰＭに限定されるものではない。例えば、塩酸と過酸化水素と水とが混合されて成る薬液（ＨＰＭ液）を用いてもよい。
【００６３】
次に、例えばＲＴＡ法により、シリサイド化のための２回目の熱処理を行う。熱処理条件は、例えば以下の通りとする。熱処理温度（基板温度）は、例えば３００〜５００℃とする。ここでは、熱処理温度を例えば４００℃とする。熱処理を行う際における雰囲気は、例えばＳｉＨ４ガスより成る雰囲気とする。熱処理時間は、例えば３０秒程度とする。これにより、ニッケルシリサイド膜３３ａのＮｉ２Ｓｉとゲート電極１６の上部のＳｉとを反応させるとともに、ニッケルシリサイド膜３３ｂのＮｉ２Ｓｉとソース／ドレイン拡散層２４の上部のＳｉとを反応させる。こうして、ダイニッケルシリサイド（Ｎｉ２Ｓｉ）相のニッケルシリサイド膜３３ａがニッケルモノシリサイド（ＮｉＳｉ）相のニッケルシリサイド膜３４ａに変換され、ダイニッケルシリサイド（Ｎｉ２Ｓｉ）相のニッケルシリサイド膜３３ｂがニッケルモノシリサイド（ＮｉＳｉ）相のニッケルシリサイド膜３４ｂに変換される（図４（ｃ）参照）。本実施形態によれば、基板温度を２２０℃〜３００℃に設定した状態で良質なニッケル膜２８を形成し、かかる良質なニッケル膜２８とソース／ドレイン拡散層３４ｂとを反応させるため、耐熱性の高い極めて良質なニッケルシリサイド膜３４ｂを形成することができる。
【００６４】
なお、ここでは、ＳｉＨ４ガスより成る雰囲気中にて熱処理を行う場合を例に説明したが、熱処理を行う際の雰囲気は、ＳｉＨ４ガスより成る雰囲気に限定されるものではない。
【００６５】
次に、図５（ａ）に示すように、全面に、例えばＣＶＤ法により、例えば膜厚１０ｎｍのシリコン酸化膜３６を形成する。シリコン酸化膜３６の成膜温度は、例えば４００℃とする。
【００６６】
次に、全面に、例えばプラズマＣＶＤ法により、例えば膜厚５０ｎｍのシリコン窒化膜４４を形成する。シリコン窒化膜４４の成膜温度は、例えば５００℃とする。
【００６７】
次に、シリコン窒化膜４４上に、例えばプラズマＣＶＤ法により、例えば膜厚６００ｎｍのシリコン酸化膜４６を形成する。シリコン酸化膜４６の成膜温度は、例えば４００℃とする。
【００６８】
次に、例えばＣＭＰ法により、シリコン酸化膜４６の表面を平坦化する。
【００６９】
次に、フォトリソグラフィ技術及びドライエッチングにより、シリコン窒化膜４４をエッチングストッパとして、シリコン酸化膜４６にコンタクトホール４８ａ、４８ｂを形成する。
【００７０】
次に、コンタクトホール４８ａ、４８ｂ内に露出したシリコン窒化膜４４をエッチング除去する。
【００７１】
次に、コンタクトホール４８ａ、４８ｂ内に露出したシリコン酸化膜３６をエッチング除去する。こうして、シリサイド膜３４ａ、３４ｂに達するコンタクトホール４８ａ、４８ｂが形成される（図５（ｂ）参照）。
【００７２】
次に、コンタクトホール４８ａが形成されたシリコン酸化膜４６上に、例えばスパッタ法により、例えば膜厚５０ｎｍの窒化チタン膜より成るバリアメタル５０を形成する。
【００７３】
次に、バリアメタル５０上に、例えばＣＶＤ法により、例えば膜厚４００ｎｍのタングステン膜５２を形成する。
【００７４】
次に、例えばＣＭＰ法により、シリコン酸化膜４６の表面が露出するまでタングステン膜５２及びバリアメタル５０を研磨する。こうして、コンタクトホール４８ａ、４８ｂ内に、バリアメタル５０及びタングステン膜５２より成るコンタクトプラグ５４ａ、５４ｂがそれぞれ埋め込まれる（図５（ｃ）参照）。
【００７５】
次に、全面に、例えばＣＶＤ法により、層間絶縁膜５６を形成する。
【００７６】
次に、フォトリソグラフィ技術を用い、層間絶縁膜５６に配線層５８を埋め込むための溝を形成する。
【００７７】
次に、例えばダマシン法により、層間絶縁膜５６に配線層５８を埋め込む。
【００７８】
こうして、本実施形態による半導体装置が製造される（図６参照）。
【００７９】
（評価結果）
本実施形態による半導体装置の製造方法の評価結果を図７を用いて説明する。
【００８０】
図７は、ニッケルシリサイド膜の耐熱性を測定した結果を示すグラフ（その１）である。耐熱性の測定を行うためのサンプルとして、基板温度を所定の温度に設定した状態でシリコン基板上に膜厚１０ｎｍのニッケル膜を堆積し、所定の温度で熱処理を行うことによりニッケルシリサイド膜を形成し、未反応のニッケル膜をエッチング除去したものを用意した。このサンプルについて、ニッケルシリサイド膜のシート抵抗をそれぞれ測定した。図７における横軸は熱処理温度を示しており、縦軸はニッケルシリサイド膜のシート抵抗を示している。
【００８１】
図７において◆で示すプロットは、比較例１の場合の測定結果を示している。比較例１では、基板温度を５０℃に設定した状態でシリコン基板上にニッケル膜を形成した。図７において◇で示すプロットは、比較例２の場合の測定結果を示している。比較例２では、基板温度を１６０℃に設定した状態でシリコン基板上にニッケル膜を形成した。図７において▲で示すプロットは、比較例３の場合の測定結果を示している。比較例３では、基板温度を１８０℃に設定した状態でシリコン基板上にニッケル膜を形成した。図７において△で示すプロットは、比較例４の場合の測定結果を示している。比較例４では、基板温度を２００℃に設定した状態でシリコン基板上にニッケル膜を形成した。
【００８２】
図７において●で示すプロットは、実施例１の場合の測定結果を示している。実施例１では、基板温度を２２０℃に設定した状態でシリコン基板上にニッケル膜を形成した。図７において○で示すプロットは、実施例２の場合の測定結果を示している。実施例２では、基板温度を２４０℃に設定した状態でシリコン基板上にニッケル膜を形成した。
【００８３】
図７から分かるように、シリコン基板上にニッケル膜を堆積する際の基板温度を比較的高温に設定することにより、ニッケルシリサイド膜の耐熱性を十分に確保することが可能となる。
【００８４】
図８は、ニッケルシリサイド膜の耐熱性を測定した結果を示すグラフ（その２）である。より具体的には、６５０℃で熱処理した場合のシート抵抗の値を比較したグラフである。図８に示すシート抵抗値は、図７に示す６５０℃での熱処理のシート抵抗値に対応するものである。図８における横軸は、シリコン基板上にニッケル膜を堆積する際における基板温度を示している。図８における縦軸は、ニッケルシリサイド膜のシート抵抗を示している。
【００８５】
図８から分かるように、シリコン基板上にニッケル膜を堆積する際の基板温度を比較的高温に設定することにより、ニッケルシリサイド膜のシート抵抗を低減することが可能となる。
【００８６】
図９は、ニッケルシリサイド膜の結晶性に関する測定結果を示すグラフである。より具体的には、図９は、θ−２θ法により得られたＸ線回折データを示すグラフである。図９において、横軸は、回折角２θの値を示しており、縦軸は、回折Ｘ線強度を示している。
【００８７】
比較例５は、基板温度を５０℃に設定した状態で、面方位が（００１）のシリコン基板上にニッケル膜を形成し、この後、熱処理を行うことによりニッケルシリサイド膜を形成した場合のＸ線回折データを示している。比較例５の場合には、（０１３）面又は（０２０）面に関する強いピークが認められる。このことから、比較例５の場合には、ニッケルシリサイド膜中に（０１３）配向のグレイン（結晶粒）又は（０２０）配向のグレインが存在していると考えられる。
【００８８】
比較例６は、基板温度を２００℃に設定した状態で、面方位が（００１）のシリコン基板上にニッケル膜を形成し、この後、熱処理を行うことによりニッケルシリサイド膜を形成した場合のＸ線回折データを示している。比較例６の場合にも、（０１３）面又は（０２０）面に関するピークが認められる。このことから、比較例４の場合にも、ニッケルシリサイド膜中に（０１３）配向のグレイン又は（０２０）配向のグレインが存在していると考えられる。但し、比較例６の場合には、（０１３）面又は（０２０）面に関するピークは比較的低い。このことから、比較例６の場合には、ニッケルシリサイド膜中に含まれている（０１３）配向のグレイン又は（０２０）配向のグレインは比較的少ないと考えられる。
【００８９】
実施例３は、基板温度を２２０℃に設定した状態で、面方位が（００１）のシリコン基板上にニッケル膜を形成し、この後、熱処理を行うことによりニッケルシリサイド膜を形成した場合のＸ線回折データを示している。実施例３の場合には、（１０２）面又は（１１１）面に関する大きなピークが存在している一方、（０１３）面又は（０２０）面に関するピークは存在していない。このことから、実施例３の場合には、ニッケルシリサイド膜中には、（０１３）配向のグレインや（０２０）配向のグレインはいずれも存在していないと考えられる。
【００９０】
また、実施例４は、基板温度を２４０℃に設定した状態で、面方位が（００１）のシリコン基板上にニッケル膜を形成し、この後、熱処理を行うことによりニッケルシリサイド膜を形成した場合のＸ線回折データを示している。実施例４の場合には、（１０２）面又は（１１１）面に関する大きなピークが存在している一方、（０１３）面又は（０２０）面に関するピークは存在していない。このことから、実施例４の場合にも、ニッケルシリサイド膜中には、（０１３）配向のグレインや（０２０）配向のグレインはいずれも存在していないと考えられる。
【００９１】
図１０は、ニッケルシリサイド膜の平面の電子顕微鏡像を示す図である。測定の際には、透過型電子顕微鏡（ＴＥＭ：Transmission Electron Microscope）を用いた。
【００９２】
図１０（ａ）は、基板温度を５０℃に設定した状態で（００１）のシリコン基板上に膜厚１０ｎｍのニッケル膜を形成し、この後、４００℃の熱処理を行った場合を示している。即ち、図１０（ａ）は、図９における比較例５に対応するものである。
【００９３】
図１０（ｂ）は、基板温度を２４０℃に設定した状態で（００１）のシリコン基板上に膜厚１０ｎｍのニッケル膜を形成し、この後、４００℃の熱処理を行った場合を示している。即ち、図１０（ｂ）は、図９における実施例３に対応するものである。
【００９４】
図１０（ａ）において点線で囲んだ部分は、ある方向に配向したグレイン（結晶粒）が生じている部分であると考えられる。図１０（ａ）に示す電子顕微鏡像は図９における比較例５に対応するものであるため、かかるグレインは（０１３）配向のグレイン又は（０２０）配向のグレインであると考えられる。
【００９５】
これに対し、図１０（ｂ）では、かかるグレインは存在しておらず、良好な結晶が得られている。
【００９６】
これらのことから、ニッケル膜を形成する際における基板温度を比較的高く設定すれば、結晶性の良好なニッケルシリサイドを形成し得ることが分かる。
【００９７】
図１１は、基板表面の結晶性とニッケルシリサイドの耐熱性との関係を示すグラフである。
【００９８】
図１１において●で示すプロットは、比較例７の場合の測定結果を示している。比較例７では、表面にアモルファスシリコン膜が形成されたシリコン基板上に、基板温度を２４０℃に設定した状態で、膜厚１０ｎｍのニッケル膜を形成し、この後、４００℃の熱処理を行った。
【００９９】
図１１において◆で示すプロットは、比較例８の場合の測定結果を示している。比較例８では、表面にポリシリコン膜が形成されたシリコン基板上に、基板温度を２４０℃に設定した状態で、膜厚１０ｎｍのニッケル膜を形成し、この後、４００℃の熱処理を行った。
【０１００】
図１１において■で示すプロットは、実施例５の場合の測定結果を示している。実施例５では、表面が単結晶状態であるシリコン基板上に、基板温度を２４０℃に設定した状態で、膜厚１０ｎｍのニッケル膜を形成し、この後、４００℃の熱処理を行った。
【０１０１】
図１１から分かるように、基板温度を比較的高く設定した状態でニッケル膜を堆積した場合であっても、基板の表面の結晶性が良好でない場合、即ち、アモルファス状態や多結晶状態の場合には、十分な耐熱性を確保し得ないことがわかる。基板の表面の結晶性が良好でない場合に、十分な耐熱性を有するニッケルシリサイド膜を形成し得ないのは、表面の結晶性が良好でない基板上には、結晶性の良好なニッケルシリサイド膜を形成しえないためと考えられる。
【０１０２】
以上の結果を総合的に考察すると、以下のような結論を導き出すことができる。即ち、耐熱性の高いニッケルシリサイド膜は、結晶性が良好なニッケルシリサイド膜である。結晶性が良好なニッケルシリサイド膜を形成するためには、結晶性の良好なニッケル膜を予め形成することが極めて重要である。図９から分かるように、（０２０）配向のグレイン及び（０１３）配向のグレインのいずれをも含まない結晶性の良好なニッケルシリサイド膜を得るためには、ニッケル膜を堆積する際の基板温度を２２０℃以上に設定することが必要である。また、上述したように、ニッケル膜を堆積する際の基板温度の上限は３００℃とすることが望ましい。従って、ニッケル膜を堆積する際の基板温度を２２０℃〜３００℃に設定すれば、結晶性の良好な耐熱性の高いニッケルシリサイド膜を得ることが可能になると考えられる。
【０１０３】
図１２は、シート抵抗の測定結果を示すグラフ（その１）である。より具体的には、図１２は、複数のＮＭＯＳトランジスタを形成し、これらＮＭＯＳトランジスタのシート抵抗を測定し、その累積確率をプロットしたものである。グラフの横軸はシート抵抗を示し、縦軸は累積確率を示している。なお、ＮＭＯＳトランジスタのゲート長は３０ｎｍとした。
【０１０４】
図１２において■印で示すプロットは、比較例９の測定結果を示している。比較例９では、基板温度を５０℃に設定した状態で膜厚２０ｎｍのニッケル膜を形成した後、２４０℃、２００秒の熱処理を行い、未反応のニッケル膜を除去し、この後、４００℃の熱処理を行った。
【０１０５】
図１２において▲印で示すプロットは、実施例６の測定結果を示している。実施例６では、基板温度を２４０℃に設定した状態で膜厚１０ｎｍのニッケル膜を形成した後、２４０℃、３００秒の熱処理を行い、未反応のニッケル膜を除去し、この後、４００℃の熱処理を行った。
【０１０６】
図１２において□印で示すプロットは、実施例７の測定結果を示している。実施例７では、基板温度を２４０℃に設定した状態で膜厚１０ｎｍのニッケル膜を形成した後、４００℃の熱処理を行い、この後、未反応のニッケル膜を除去した。
【０１０７】
図１３は、シート抵抗の測定結果を示すグラフ（その２）である。より具体的には、図１３は、複数のＰＭＯＳトランジスタを形成し、これらＰＭＯＳトランジスタのシート抵抗を測定し、その累積確率をプロットしたものである。グラフの横軸はシート抵抗を示し、縦軸は累積確率を示している。なお、ＰＭＯＳトランジスタのゲート長は３０ｎｍとした。
【０１０８】
図１３において■印で示すプロットは、比較例１０の測定結果を示している。比較例１０では、基板温度を５０℃に設定した状態で膜厚２０ｎｍのニッケル膜を形成した後、２４０℃、２００秒の熱処理を行い、未反応のニッケル膜を除去し、この後、４００℃の熱処理を行った。
【０１０９】
図１３において▲印で示すプロットは、実施例８の測定結果を示している。実施例９では、基板温度を２４０℃に設定した状態で膜厚１０ｎｍのニッケル膜を形成した後、２４０℃、３００秒の熱処理を行い、未反応のニッケル膜を除去し、この後、４００℃の熱処理を行った。
【０１１０】
図１３において□印で示すプロットは、実施例９の測定結果を示している。実施例９では、基板温度を２４０℃に設定した状態で膜厚１０ｎｍのニッケル膜を形成した後、４００℃の熱処理を行い、この後、未反応のニッケル膜を除去した。
【０１１１】
図１３から分かるように、ニッケル膜を堆積する際の基板温度を比較的高く設定した場合には、シート抵抗のばらつきの小さいニッケルシリサイド膜が得られる。
【０１１２】
図１４は、リーク電流の測定結果を示すグラフである。より具体的には、図１４は、複数のトランジスタを形成し、これらトランジスタのリーク電流を測定し、その累積確率をプロットしたものである。リーク電流を測定する際には、ソース領域、ドレイン領域及びゲート電極に所定の正のバイアスを印加し、半導体基板に負のバイアスを印加し、ソース領域、ドレイン領域及びゲート電極から半導体基板に流れ込む電流を測定した。グラフの横軸はリーク電流を示しており、縦軸は累積確率を示している。
【０１１３】
図１４において■印で示すプロットは、比較例１１の測定結果を示している。比較例１１では、基板温度を５０℃に設定した状態で膜厚２０ｎｍのニッケル膜を形成した後、２４０℃、２００秒の熱処理を行い、未反応のニッケル膜を除去し、この後、４００℃の熱処理を行った。
【０１１４】
図１４において▲印で示すプロットは、実施例１０の測定結果を示している。実施例１０では、基板温度を２４０℃に設定した状態で膜厚１０ｎｍのニッケル膜を形成した後、２４０℃、３００秒の熱処理を行い、未反応のニッケル膜を除去し、この後、４００℃の熱処理を行った。
【０１１５】
図１４において□印で示すプロットは、実施例１１の測定結果を示している。実施例１１では、基板温度を２４０℃に設定した状態で膜厚１０ｎｍのニッケル膜を形成した後、４００℃の熱処理を行い、この後、未反応のニッケル膜を除去した。
【０１１６】
図１４から分かるように、ニッケル膜を堆積する際の基板温度を比較的高く設定した場合には、リーク電流のばらつきの小さいニッケルシリサイド膜が得られる。
【０１１７】
このように、本実施形態によれば、基板温度を２２０℃〜３００℃に設定した状態で良質なニッケル膜２８を形成し、かかるニッケル膜とソース／ドレイン拡散層とを反応させるため、耐熱性の高い極めて良質なニッケルシリサイド膜を形成することができる。このため、本実施形態によれば、ニッケルシリサイド膜を形成した後の工程で行われる熱処理において、ニッケルシリサイド膜に凝集が生じることを防止することができる。このため、ニッケルシリサイド膜のシート抵抗が増加してしまうのを抑制することができ、また、ニッケルシリサイド膜のシート抵抗のばらつきを抑制することができる。また、本実施形態によれば、耐熱性の高い極めて良質なニッケルシリサイド膜を形成し得るため、ニッケルシリサイド膜を形成した後に行われる熱処理においてＮｉの異常拡散が生じることも抑制し得る。このため、ニッケルシリサイド膜の下部に高抵抗なＮｉＳｉ２結晶がソース／ドレイン拡散層の接合部の近傍まで達するようにスパイク状に成長してしまうこともない。このため、本実施形態によれば、接合リーク電流の増加をも確実に抑制することができる。従って、本実施形態によれば、電気的特性の良好な半導体装置を提供することが可能となる。
【０１１８】
（変形例（その１））
次に、本実施形態による半導体装置の製造方法の変形例（その１）を図１５を用いて説明する。図１５は、本変形例による半導体装置の製造方法を示す工程断面図である。
【０１１９】
本変形例による半導体装置の製造方法は、シリサイド化のための熱処理を、２段階で行わず、１回行うだけで、ニッケルモノシリサイド（ＮｉＳｉ）相のニッケルシリサイド膜３４ａ、３４ｂを形成することに主な特徴がある。
【０１２０】
まず、半導体基板１０に素子分離領域１２を形成する工程から保護膜３０を形成する工程までは、図２（ａ）乃至図３（ｃ）に示す第１実施形態による半導体装置の製造方法と同様であるので、説明を省略する（図１５（ａ）参照）。
【０１２１】
次に、例えばＲＴＡ法により、シリサイド化のための熱処理を行う。熱処理条件は、例えば以下の通りとする。熱処理温度（基板温度）は、例えば３００〜５００℃とする。ここでは、熱処理温度を例えば４００℃とする。熱処理を行う際における雰囲気は、例えばＳｉＨ４ガスより成る雰囲気とする。熱処理時間は、例えば３０秒程度とする。これにより、ニッケル膜２８のＮｉとゲート電極１６の上部のＳｉとを反応させるとともに、ニッケル膜２８のＮｉとソース／ドレイン拡散層２４の上部のＳｉとを反応させる。こうして、ニッケルモノシリサイド（ＮｉＳｉ）相のニッケルシリサイド膜３４ａ、３４ｂが形成される（図１５（ｂ）参照）。本実施形態によれば、基板温度を２２０℃〜３００℃に設定した状態で良質なニッケル膜２８を形成し、かかる良質なニッケル膜２８とソース／ドレイン拡散層３４ｂとを反応させるため、耐熱性の高い極めて良質なニッケルシリサイド膜３４ｂを形成することができる。
【０１２２】
なお、ここでは、ＳｉＨ４ガスより成る雰囲気中にて熱処理を行う場合を例に説明したが、熱処理を行う際の雰囲気は、ＳｉＨ４ガスより成る雰囲気に限定されるものではない。 次に、ウェットエッチングにより、保護膜３０を除去するとともに、ニッケル膜２８のうちの未反応の部分を選択的に除去する（図１５（ｃ）参照）。エッチング溶液としては、例えば、硫酸と過酸化水素水とが混合されて成る薬液（ＳＰＭ液）を用いる。硫酸と過酸化水素水との混合比は、例えば３：１とする。ＳＰＭ液の温度は、例えば８０℃とする。
【０１２３】
なお、ここではＳＰＭ液を用いてエッチングする場合を例に説明したが、エッチング液はＳＰＭに限定されるものではない。例えば、塩酸と過酸化水素と水とが混合されて成る薬液（ＨＰＭ液）を用いてもよい。
【０１２４】
この後の半導体装置の製造方法は、図５（ａ）乃至図６に示す第１実施形態による半導体装置の製造方法と同様であるので、説明を省略する。
【０１２５】
こうして本変形例による半導体装置が製造される。
【０１２６】
本変形例によれば、１回の熱処理のみでニッケル膜とソース／ドレイン拡散層の上部とを反応させてニッケルモノシリサイド（ＮｉＳｉ）相のニッケルシリサイド膜３４ａ、３４ｂを形成するため、スループットの向上を図ることが可能となる。
【０１２７】
（変形例（その２））
次に、本実施形態による半導体装置の製造方法の変形例（その２）を図１６を用いて説明する。図１６は、本変形例による半導体装置の製造方法を示す工程断面図である。
【０１２８】
本変形例による半導体装置の製造方法は、ニッケル膜２８ａを堆積する初期の段階では、比較的遅い堆積レートでニッケル膜２８ａを堆積し、ある程度の膜厚のニッケル膜２８ａが堆積された後に、比較的速い堆積レートでニッケル膜を堆積することに主な特徴がある。
【０１２９】
まず、半導体基板１０に素子分離領域１２を形成する工程からソース／ドレイン拡散層２４を形成する工程までは、図２（ａ）乃至図３（ａ）に示す第１実施形態による半導体装置の製造方法と同様であるので、説明を省略する（図１６（ａ）参照）。
【０１３０】
次に、図１６（ｂ）に示すように、全面に、例えばスパッタ法により、基板温度を２２０℃〜３００℃に設定した状態で、ニッケル膜２８ａを形成する。ニッケル膜２８ａを堆積する初期の段階では、比較的遅い堆積レートでニッケル膜２８ａを堆積する。具体的には、例えば、２ｎｍ／秒以下の堆積速度でニッケル膜２８ａを堆積する。ここでは、堆積レートを例えば１ｎｍ／秒とする。比較的遅い堆積レートでニッケル膜２８ａを堆積する時間は、例えば２秒とする。これにより、膜厚２ｎｍのニッケル膜２８ａが形成される。比較的遅い堆積レートでニッケル膜２８ａを堆積するため、シリコン基板１０から十分にＳｉが供給される状態でニッケル膜２８ａが堆積され、ニッケル膜２８ａとシリコン基板１０との界面には、シリコンリッチな薄いニッケルシリサイド膜が形成される。比較的遅い堆積レートでニッケル膜２８ａを堆積するため、ソース／ドレイン拡散層２４上には、膜質の良好なニッケル膜２８ａが堆積されることとなる。
【０１３１】
膜質の良好なニッケル膜２８ａをある程度の膜厚で堆積した後には、必ずしも膜質の良好なニッケル膜２８ａを形成する必要はない。このため、ある程度の膜厚のニッケル膜２８ａが堆積された後には、比較的速い堆積レートでニッケル膜を堆積する。ここでは、例えば２ｎｍ／秒以上の堆積レートでニッケル膜を堆積する。ニッケル膜２８ａの堆積の初期の段階以外では、比較的速い堆積レートでニッケル膜２８ａを堆積するため、ニッケル膜２８ａを堆積するのに要する時間を全体として短縮することが可能となる。こうして、全面に、ニッケル膜２８ｂが形成されることとなる。ニッケル膜２８ｂの膜厚は、例えば１０〜２０ｎｍ程度となる（図１６参照）。
【０１３２】
この後の工程は、図３（ｃ）乃至図６に示す第１実施形態による半導体装置の製造方法と同様であるので説明を省略する。
【０１３３】
このように、本変形例によれば、ニッケル膜２８ａを堆積する初期の段階においては比較的遅い堆積速度でニッケル膜２８ａを堆積し、ある程度の膜厚のニッケル膜２８ａが堆積した後には、比較的速い堆積レートでニッケル膜を堆積する。このため、本変形例によれば、ニッケル膜２８ｂを堆積するのに要する時間を全体として短縮することが可能となり、ひいては、スループットの向上を実現することができる。
【０１３４】
（変形例（その３））
次に、本実施形態による半導体装置の製造方法の変形例（その３）を図１７を用いて説明する。図１７は、本変形例による半導体装置の製造方法を示す工程断面図である。
【０１３５】
本変形例による半導体装置の製造方法は、ニッケル膜を堆積する初期の段階では、基板温度を２２０℃〜３００℃に設定した状態でニッケル膜２８ａを堆積し、ある程度の膜厚のニッケル膜２８ａが堆積された後には、比較的低い温度でニッケル膜を更に堆積することに主な特徴がある。
【０１３６】
まず、半導体基板１０に素子分離領域１２を形成する工程からソース／ドレイン拡散層２４を形成する工程までは、図２（ａ）乃至図３（ａ）に示す第１実施形態による半導体装置の製造方法と同様であるので、説明を省略する（図１７（ａ）参照）。
【０１３７】
次に、図１７（ｂ）に示すように、全面に、例えばスパッタ法により、基板温度を２２０℃〜３００℃に設定した状態で、ニッケル膜２８ｃを形成する。ニッケル膜２８ｃを堆積する初期の段階では、基板温度を２２０℃〜３００℃に設定した状態でニッケル膜２８ｃを堆積する。基板温度を２２０℃〜３００℃に設定した状態でニッケル膜２８ｃを堆積するため、シリコン基板１０から十分にＳｉが供給される状態でニッケル膜２８ｃが堆積され、ニッケル膜２８ｃとシリコン基板１０との界面には、シリコンリッチな薄いニッケルシリサイド膜が形成される。基板温度を２２０℃〜３００℃に設定した状態でニッケル膜２８ｃを堆積するため、ソース／ドレイン拡散層２４上には、膜質の良好なニッケル膜２８ｃが堆積されることとなる。
【０１３８】
膜質の良好なニッケル膜２８ｃをある程度の膜厚で堆積した後には、必ずしも膜質の良好なニッケル膜２８ｃを形成する必要はない。このため、ある程度の膜厚のニッケル膜２８ｃが堆積された後には、比較的低い温度でニッケル膜を堆積する。ここでは、例えば基板温度を５０℃に設定した状態でニッケル膜を堆積する。こうして、全面に、ニッケル膜２８ｄが形成されることとなる。ニッケル膜２８ｄの膜厚は、例えば１０〜２０ｎｍ程度となる（図１７（ｃ）参照）。
【０１３９】
この後の工程は、図３（ｃ）乃至図６に示す第１実施形態による半導体装置の製造方法と同様であるので説明を省略する。
【０１４０】
このように、ニッケル膜２８ｃを堆積する初期の段階では、基板温度を２２０℃〜３００℃に設定した状態でニッケル膜２８ｃを堆積し、ある程度の膜厚のニッケル膜２８ｃが堆積された後には、比較的低い温度でニッケル膜を堆積するようにしてもよい。
【０１４１】
（変形例（その４））
次に、本実施形態による半導体装置及びその製造方法の変形例（その４）を図１８乃至図２３を用いて説明する。
【０１４２】
まず、本変形例による半導体装置を図１８を用いて説明する。図１８は、本変形例による半導体装置を示す断面図である。
【０１４３】
本変形例による半導体装置は、シリサイド膜３４ｃ、３４ｄがニッケル合金シリサイド、より具体的には、ニッケルプラチナシリサイドより成ることに主な特徴がある。
【０１４４】
図１８に示すように、ゲート電極１６上には、ニッケル合金シリサイド、より具体的には、ニッケルプラチナシリサイドより成るシリサイド膜３４ｃが形成されている。
【０１４５】
また、ソース／ドレイン拡散層２４上には、ニッケル合金シリサイド、より具体的には、ニッケルプラチナシリサイドより成るシリサイド膜３４ｄが形成されている。
【０１４６】
シリサイド膜３４ｄは、後述するように、基板温度を２２０℃〜３００℃に設定した状態でニッケル合金膜（ニッケルプラチナ膜）２８ａを形成し、かかるニッケル合金膜２８ａとソース／ドレイン拡散層２４の上部とを反応させることにより形成されたものである。ソース／ドレイン拡散層２４上に形成されたシリサイド膜３４ｄは、（０２０）配向のグレインと（０１３）配向のグレインのいずれをも含んでいない良質なシリサイド膜３４ｄである。かかるシリサイド膜３４ｄは、耐熱性が極めて高く、膜厚や膜質も均一である。従って、本実施形態によれば、シート抵抗が低く、シート抵抗のばらつきも小さく、リーク電流も小さい半導体装置を提供することが可能となる。
【０１４７】
こうして、本実施形態による半導体装置が構成されている。
【０１４８】
次に、本変形例による半導体装置の製造方法を図１９乃至図２１を用いて説明する。図１９乃至図２１は、本変形例による半導体装置の製造方法を示す工程断面図である。
【０１４９】
まず、半導体基板１０に素子分離領域１２を形成する工程からソース／ドレイン拡散層２４を形成する工程までは、図２（ａ）乃至図３（ａ）に示す第１実施形態による半導体装置の製造方法と同様であるので、説明を省略する（図１９（ａ）参照）。
【０１５０】
次に、図１９（ｂ）に示すように、全面に、例えばスパッタ法により、基板温度を２２０℃〜３００℃に設定した状態で、膜厚１０〜２０ｎｍ程度のニッケル合金膜２８ａを形成する。かかるニッケル合金膜２８ａとしては、例えば、ニッケルプラチナ膜２８ａを形成する。ターゲットとしては、プラチナ（Ｐｔ）が添加されたニッケルターゲットを用いる。かかるターゲットにおけるＰｔの組成比は、例えば２〜１０原子％（ａｔｏｍ％）とする。このようなターゲットを用いてニッケルプラチナ膜２８ｅを形成すると、ニッケルプラチナ膜２８ｅにおけるＰｔの組成比は、例えば２〜１０ａｔｏｍ％程度となる。なお、基板温度を２２０℃〜３００℃に設定した状態でニッケルプラチナ膜２８ｅを形成するのは、基板温度を２２０℃〜３００℃に設定した状態でニッケルプラチナ膜２８ｅを形成し、この後、シリサイド化のための熱処理を行うと、耐熱性の高いニッケルプラチナシリサイド膜３４ｄを得ることが可能となるためである。
【０１５１】
次に、図１９（ｃ）に示すように、ニッケル合金膜２８ｅ上に、例えばスパッタ法により、例えば膜厚５〜３０ｎｍのＴｉＮ膜より成る保護膜３０を形成する。保護膜３０は、ニッケル合金膜２８ｅの酸化を防止するためのものである。また、保護膜３０は、後工程で形成されるニッケル合金シリサイド膜の酸化をも防止する。
【０１５２】
次に、シリサイド化のための第１回目の熱処理として、例えばＲＴＡ法による熱処理を行う。これにより、ニッケルプラチナ膜２８ｅのＮｉＰｔとゲート電極１６の上部のＳｉとを反応させるとともに、ニッケルプラチナ膜２８ｅのＮｉＰｔとソース／ドレイン拡散層２４の上部のＳｉとを反応させる。熱処理の条件は、例えば２００〜４００℃、３０〜３００秒間とする。こうして、ゲート電極１６上にＮｉ２（Ｐｔ）Ｓｉ相（ダイニッケルプラチナシリサイド相）のニッケルプラチナシリサイド膜３３ｃが形成され、ソース／ドレイン拡散層２４上にＮｉ２（Ｐｔ）Ｓｉ相のニッケルプラチナシリサイド膜３３ｄが形成される（図２０（ａ）参照）。
【０１５３】
次に、過酸化水素を含む比較的高温の薬液を用いて、保護膜３０及びニッケルプラチナ膜２８ｅのうちの未反応の部分をそれぞれ選択的に除去する（図２０（ｂ）参照）。
【０１５４】
次に、シリサイド化のための第２回目の熱処理として、例えばＲＴＡ法による熱処理を行う。熱処理の条件は、例えば３００〜５００℃、３０秒間とする。これにより、Ｎｉ２（Ｐｔ）Ｓｉ相のニッケルプラチナシリサイド膜３３ｃのＮｉ２（Ｐｔ）Ｓｉとゲート電極１６の上部のＳｉとを反応させるとともに、Ｎｉ２（Ｐｔ）Ｓｉ相のニッケルプラチナシリサイド膜３３ｄのＮｉ２（Ｐｔ）Ｓｉとソース／ドレイン拡散層２４の上部のＳｉとを反応させる。こうして、ダイニッケルプラチナシリサイド相のニッケルプラチナシリサイド膜３３ｃがニッケルプラチナモノシリサイド相のニッケルプラチナシリサイド膜３４ｃに変換され、ダイニッケルプラチナシリサイド相のニッケルプラチナシリサイド膜３３ｄがニッケルプラチナモノシリサイド相のニッケルプラチナシリサイド膜３４ｄに変換される（図２０（ｃ）参照）。
【０１５５】
こうして、ゲート電極１６上にニッケルプラチナシリサイドより成るニッケル合金シリサイド膜３４ｃが形成され、ソース／ドレイン拡散層２４上にニッケルプラチナシリサイドより成るニッケル合金シリサイド膜３４ｄが形成される。
【０１５６】
この後の工程は、図５（ａ）乃至図６を用いて上述した第１実施形態による半導体装置の製造方法と同様であるので説明を省略する。
【０１５７】
こうして、本実施形態による半導体装置が製造される（図２１参照）。
【０１５８】
このように、ニッケル合金シリサイド膜より成るシリサイド膜３４ｃ、３４ｄを形成してもよい。
【０１５９】
次に、本変形例による半導体装置及びその製造方法の評価結果を図２２及び図２３を用いて説明する。
【０１６０】
図２２は、ニッケルプラチナシリサイド膜の耐熱性を測定した結果を示すグラフ（その１）である。耐熱性の測定を行うためのサンプルとして、基板温度を所定の温度に設定した状態でシリコン基板上に膜厚１０ｎｍのニッケルプラチナ膜を堆積し、所定の温度で熱処理を行うことによりニッケルプラチナシリサイド膜を形成し、未反応のニッケルプラチナ膜をエッチング除去したものを用意した。このサンプルについて、ニッケルプラチナシリサイド膜のシート抵抗をそれぞれ測定した。図２２における横軸は熱処理温度を示しており、縦軸はニッケルシリサイド膜のシート抵抗を示している。
【０１６１】
図２２において◆で示すプロットは、比較例１２の場合の測定結果を示している。比較例１２では、基板温度を５０℃に設定した状態でシリコン基板上にニッケルプラチナ膜を形成した。図２２において◇で示すプロットは、比較例１３の場合の測定結果を示している。比較例１３では、基板温度を２１０℃に設定した状態でシリコン基板上にニッケルプラチナ膜を形成した。図２２において▲で示すプロットは、比較例１４の場合の測定結果を示している。比較例１４では、基板温度を３１０℃に設定した状態でシリコン基板上にニッケルプラチナ膜を形成した。
【０１６２】
図２２において●で示すプロットは、実施例１２の場合の測定結果を示している。実施例１２では、基板温度を２３０℃に設定した状態でシリコン基板上にニッケルプラチナ膜を形成した。図２２において○で示すプロットは、実施例１３の場合の測定結果を示している。実施例１３では、基板温度を２５０℃に設定した状態でシリコン基板上にニッケルプラチナ膜を形成した。図２２において△で示すプロットは、実施例１４の場合の測定結果を示している。実施例１４では、基板温度を２７０℃に設定した状態でシリコン基板上にニッケルプラチナ膜を形成した。
【０１６３】
図２２から分かるように、シリコン基板上にニッケルプラチナ膜を堆積する際の基板温度を２１０℃に設定した場合には、熱処理温度が高くなるに伴って急激にシート抵抗が上昇する。また、図２１から分かるように、シリコン基板上にニッケルプラチナ膜を堆積する際の基板温度を３１０℃に設定した場合にも、熱処理温度が高くなるに伴って急激にシート抵抗が上昇する。従って、シリコン基板上にニッケルプラチナ膜を堆積する際の基板温度は、２２０℃〜３００℃の範囲内に設定することが望ましい。シリコン基板上にニッケルプラチナ膜を堆積する際の基板温度は、２２０℃〜３００℃の範囲内に設定することにより、ニッケルプラチナシリサイド膜の耐熱性を十分に確保することが可能となる。
【０１６４】
図２３は、ニッケルプラチナシリサイド膜の耐熱性を測定した結果を示すグラフ（その２）である。より具体的には、６５０℃で熱処理した場合のシート抵抗の値を比較したグラフである。図２３に示すシート抵抗値は、図２２に示す６５０℃での熱処理のシート抵抗値に対応するものである。図２３における横軸は、シリコン基板上にニッケルプラチナ膜を堆積する際における基板温度を示している。図２３における縦軸は、ニッケルプラチナシリサイド膜のシート抵抗を示している。
【０１６５】
図２３から分かるように、シリコン基板上にニッケルプラチナ膜を堆積する際の基板温度を比較的高温に設定することにより、ニッケルプラチナシリサイド膜のシート抵抗を低減することが可能となる。図２２に示す測定結果をも考慮して検討すると、シリコン基板上にニッケルプラチナ膜を堆積する際の基板温度は２２０℃〜３００℃の範囲内とすることが望ましい。
【０１６６】
［第２実施形態］
本発明の第２実施形態による半導体装置の製造方法を図２４乃至図２６を用いて説明する。図２４乃至図２６は、本実施形態による半導体装置の製造方法を示す工程断面図である。なお、第１実施形態による半導体装置及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
【０１６７】
本実施形態による半導体装置の製造方法は、ニッケル膜２８ｆを比較的薄く堆積した後に、かかるニッケル膜に対して熱処理を行い、この後、ニッケル膜を更に堆積することに主な特徴がある。
【０１６８】
まず、半導体基板１０に素子分離領域１２を形成する工程からソース／ドレイン拡散層２４を形成する工程までは、図２（ａ）乃至図３（ａ）に示す第１実施形態による半導体装置の製造方法と同様であるので、説明を省略する（図２４（ａ）参照）。
【０１６９】
次に、図２４（ｂ）に示すように、全面に、例えばスパッタ法により、基板温度を５０に設定した状態で、ニッケル膜２８ｆを形成する。ニッケル膜２８ｆの膜厚は、１ｎｍ〜４ｎｍとすることが望ましい。ニッケル膜２８ｆの膜厚があまりに薄すぎる場合、具体的には、１ｎｍより薄い場合には、良質なニッケル膜２８ｆを形成し得ないためである。一方、ニッケル膜２８ｆの膜厚が比較的厚い場合、具体的には４ｎｍより厚い場合には、後工程で熱処理を行っても、ニッケル膜２８ｆの膜質を良好にすることができないためである。こうして、膜厚１〜４ｎｍのニッケル膜２８ｆが形成される。ニッケル膜２８ｆは比較的低温で形成されるため、ニッケル膜２８ｆを形成した段階では、ニッケル膜２８ｆの膜質は必ずしも良質ではない。
【０１７０】
次に、真空中にて、ニッケル膜２８ｆに対する熱処理を行う。熱処理温度（基板温度）は、２２０℃〜３００℃とする。２２０℃〜３００℃の熱処理を行うため、ニッケル膜２８ｆの膜質が極めて良好になる。
【０１７１】
膜質の良好なニッケル膜２８ｆをある程度の膜厚で堆積した後には、必ずしも膜質の良好なニッケル膜を形成する必要はない。但し、十分な厚さのニッケルシリサイド膜３４ａ、３４ｂを得るためには、ある程度の厚さのニッケル膜を形成しておく必要がある。このため、ニッケル膜２８ｆ上に更にニッケル膜を堆積することにより、所望の厚さのニッケル膜２８ｇを形成する。ニッケル膜２８ｆ上に更にニッケル膜を堆積する際の温度は、必ずしも高く設定する必要はない。ここでは、基板温度を例えば５０℃に設定した状態でニッケル膜を更に堆積する。こうして、全面に、ニッケル膜２８ｇが形成されることとなる。ニッケル膜２８ｇの膜厚は、例えば１０〜２０ｎｍ程度となる（図１７（ｃ）参照）。
【０１７２】
この後の工程は、図３（ｃ）乃至図６に示す第１実施形態による半導体装置の製造方法と同様であるので説明を省略する。
【０１７３】
このように、ニッケル膜２８ｆを比較的低い温度で堆積した後、２２０℃〜３００℃の熱処理を行い、この後、比較的低い温度でニッケル膜を更に堆積してもよい。
【０１７４】
（評価結果）
本実施形態による半導体装置の製造方法の評価結果を図２５及び図２６を用いて説明する。
【０１７５】
図２５は、ニッケルシリサイド膜の耐熱性を測定した結果を示すグラフ（その３）である。耐熱性の測定を行うためのサンプルを用意し、このサンプルについてニッケルシリサイド膜のシート抵抗をそれぞれ測定した。図２５における横軸は熱処理温度を示しており、縦軸はニッケルシリサイド膜のシート抵抗を示している。
【０１７６】
図２５において◆で示すプロットは、図７を用いて上述した比較例１と同様のものである。比較例１では、基板温度を５０℃に設定した状態でシリコン基板上にニッケル膜を形成した。
【０１７７】
図２５において△で示すプロットは、図７を用いて上述した比較例４と同様のものである。比較例４では、基板温度を２００℃に設定した状態でシリコン基板上にニッケル膜を形成した。
【０１７８】
図２５において●で示すプロットは、図７を用いて上述した実施例１と同様のものである。実施例１では、基板温度を２２０℃に設定した状態でシリコン基板上にニッケル膜を形成した。
【０１７９】
図２５において○で示すプロットは、図７を用いて上述した実施例２と同様のものである。実施例２では、基板温度を２４０℃に設定した状態でシリコン基板上にニッケル膜を形成した。
【０１８０】
図２５において▲で示すプロットは、実施例１５の場合の測定結果を示している。実施例１５は、本実施形態による半導体装置の製造方法に対応するものである。実施例１５では、基板温度を５０℃に設定した状態でシリコン基板上に膜厚２ｎｍのニッケル膜を形成した後に、２００℃、３０秒の熱処理を行い、この後、基板温度を５０℃に設定した状態で膜厚８ｎｍのニッケル膜を形成した。
【０１８１】
図２５から分かるように、本実施形態によっても、ニッケルシリサイド膜の耐熱性を十分に確保することが可能となる。
【０１８２】
図２６は、ニッケルシリサイド膜の耐熱性を測定した結果を示すグラフ（その４）である。耐熱性の測定を行うためのサンプルを用意し、このサンプルについてニッケルシリサイド膜のシート抵抗をそれぞれ測定した。
【０１８３】
比較例１は、上述した比較例１と同様のものである。比較例１では、基板温度を５０℃に設定した状態でシリコン基板上にニッケル膜を形成し、この後、６５０℃の熱処理を行い、ニッケルシリサイド膜のシート抵抗を測定した。
【０１８４】
実施例１５は、図２５を用いて上述した実施例１５と同様のものである。実施例１５では、基板温度を５０℃に設定した状態でシリコン基板上に膜厚２ｎｍのニッケル膜を形成した後に、２００℃、３０秒の熱処理を行い、更に、基板温度を５０℃に設定した状態で膜厚８ｎｍのニッケル膜を形成し、この後、６５０℃の熱処理を行い、ニッケルシリサイド膜のシート抵抗を測定した。
【０１８５】
実施例１６では、基板温度を５０℃に設定した状態でシリコン基板上に膜厚４ｎｍのニッケル膜を形成した後に、２００℃、１２０秒の熱処理を行い、更に、基板温度を５０℃に設定した状態で膜厚６ｎｍのニッケル膜を形成し、この後、６５０℃の熱処理を行い、ニッケルシリサイド膜のシート抵抗を測定した。
【０１８６】
図２６から分かるように、実施例１５及び実施例１６では、実施例１の場合と比較して、十分に耐熱性を向上させることができる。
【０１８７】
また、実施例１５と実施例１６とを比較して分かるように、膜厚２ｎｍのニッケル膜を形成した後で熱処理を行った場合には、膜厚４ｎｍのニッケル膜を形成した後で熱処理を行った場合と比較して、シート抵抗が低くなっている。即ち、ニッケル膜２８ｆの膜厚を比較的薄く設定することにより、耐熱性の向上を実現し得ることが分かる。
【０１８８】
これらの結果から総合的に判断すると、ニッケル膜２８ｆの膜厚は、１〜４ｎｍとすることが望ましいと考えられる。
【０１８９】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【０１９０】
例えば、上記実施形態では、シリサイド化のための熱処理として、ＲＴＡ法による熱処理を行う場合について説明したが、シリサイド化のための熱処理は、ＲＴＡ法による熱処理に限定されるものではない。例えば、シリサイド化のための熱処理として、炉アニール、スパイクアニール、フラッシュアニール等を行ってもよい。また、２段階の熱処理を行う場合には、第１回目、第２回目の熱処理として、ＲＴＡ法による熱処理、炉アニール、スパイクアニール、フラッシュアニール等を適宜組み合わせて行ってもよい。
【０１９１】
また、上記実施形態では、ニッケル合金膜としてニッケルプラチナ膜２８ｅを形成する場合を例に説明したが、ニッケル合金膜２８ｅの材料は、ニッケルプラチナに限定されるものではない。ニッケル合金膜２８ｅとして、ニッケルプラチナ膜、ニッケルコバルト膜、ニッケルタンタル膜、ニッケルレニウム膜、ニッケルジルコニウム膜、ニッケルチタニウム膜、ニッケルハフニウム膜、ニッケルタングステン膜、ニッケルクロム膜、ニッケルパラジウム膜、ニッケルバナジウム膜、又は、ニッケルニオビウム膜等を形成してもよい。ニッケル合金膜２８ｅの材料としてこれらの材料を用いた場合には、ニッケルプラチナシリサイド膜、ニッケルコバルトシリサイド膜、ニッケルタンタルシリサイド膜、ニッケルレニウムシリサイド膜、ニッケルジルコニウムシリサイド膜、ニッケルチタニウムシリサイド膜、ニッケルハフニウムシリサイド膜、ニッケルタングステンシリサイド膜、ニッケルクロムシリサイド膜、ニッケルパラジウムシリサイド膜、ニッケルバナジウムシリサイド膜、又は、ニッケルニオビウムシリサイド膜等より成るシリサイド膜３４ｃ、３４ｄが形成されることとなる。
【０１９２】
また、上記実施形態では、スパッタ法によりニッケル膜やニッケル合金膜を形成する場合について説明したが、ニッケル膜やニッケル合金膜の形成方法は、スパッタ法に限定されるものではない。例えば電子ビーム蒸着法等によりニッケル膜やニッケル合金膜を形成してもよい。
【０１９３】
また、上記実施形態では、ニッケル膜やニッケル合金膜上に保護膜３０を形成する場合について説明したが、保護膜３０を形成しなくてもよい。
【０１９４】
また、上記実施形態では、ソース／ドレイン拡散層２４がシリコン基板の一部である場合、換言すれば、ソース／ドレイン拡散層２４がシリコン層を含んでいる場合を例に説明したが、これに限定されるものではない。例えば、ソース／ドレイン拡散層２４が、組成比Ｘが０＜Ｘ＜１であるＳｉ１−ＸＧｅＸ層を含んでいてもよい。また、ソース／ドレイン拡散層２４が、組成比Ｘが０＜Ｘ＜１であるＳｉ１−ＸＣＸ層を含んでいてもよい。また、ソース／ドレイン拡散層２４が、組成比Ｘが０＜Ｘ＜１、組成比Ｙが０＜Ｙ＜１であるＳｉ１−Ｘ−ＹＧｅＸＣＹ層を含んでいてもよい。
【０１９５】
以上詳述したように、本発明の特徴をまとめると以下のようになる。
（付記１）
半導体基板上に、ゲート電極とソース／ドレイン拡散層とを有するトランジスタを形成する第１の工程と、
前記半導体基板上に、前記ゲート電極及び前記ソース／ドレイン拡散層を覆うように、ニッケル又はニッケル合金より成る金属膜を、基板温度を２２０℃〜３００℃とした状態で形成する第２の工程と、
前記金属膜と前記ソース／ドレイン拡散層の上部とを反応させ、前記ソース／ドレイン拡散層上に、ニッケルシリサイド又はニッケル合金シリサイドより成るシリサイド膜を形成する第３の工程と
を有することを特徴とする半導体装置の製造方法。
（付記２）
付記１記載の半導体装置の製造方法において、
前記第２の工程では、ニッケル又はニッケル合金を２ｎｍ／秒以下の堆積速度で堆積することにより前記金属膜を形成する
ことを特徴とする半導体装置の製造方法。
（付記３）
付記１又は２記載の半導体装置の製造方法において、
前記第２の工程は、第１の堆積速度でニッケル又はニッケル合金を堆積する工程と；前記第１の堆積速度より速い第２の堆積速度でニッケル又はニッケル合金を更に堆積する工程とを有する
ことを特徴とする半導体装置の製造方法。
（付記４）
付記３記載の半導体装置の製造方法において、
前記第１の堆積速度は２ｎｍ／秒以下であり、
前記第２の堆積速度は２ｎｍ／秒以上である
ことを特徴とする半導体装置の製造方法。
（付記５）
半導体基板上に、ゲート電極とソース／ドレイン拡散層とを有するトランジスタを形成する第１の工程と、
基板温度を２２０℃〜３００℃とした状態でニッケル又はニッケル合金を堆積し、基板温度を低下させた状態でニッケル又はニッケル合金を更に堆積することにより、前記半導体基板上に、前記ゲート電極及び前記ソース／ドレイン拡散層を覆うように、ニッケル又はニッケル合金より成る金属膜を形成する第２の工程と、
前記金属膜と前記ソース／ドレイン拡散層の上部とを反応させ、前記ソース／ドレイン拡散層上に、ニッケルシリサイド又はニッケル合金シリサイドより成るシリサイド膜を形成する第３の工程と
を有することを特徴とする半導体装置の製造方法。
（付記６）
付記５記載の半導体装置の製造方法において、
前記第２の工程では、基板温度を２２０℃〜３００℃とした状態でニッケル又はニッケル合金を堆積する際に、２ｎｍ／秒以下の堆積速度でニッケル又はニッケル合金を堆積する
ことを特徴とする半導体装置の製造方法。
（付記７）
半導体基板上に、ゲート電極とソース／ドレイン拡散層とを有するトランジスタを形成する第１の工程と、
前記半導体基板上に、前記ゲート電極及び前記ソース／ドレイン拡散層を覆うように、ニッケル又はニッケル合金より成る金属膜を形成する第２の工程であって、ニッケル又はニッケル合金より成る膜厚４ｎｍ以下の第１の膜を形成し、前記第１の膜に対して２２０℃〜３００℃の熱処理を行い、ニッケル又はニッケル合金より成る第２の膜を更に堆積することにより、前記第１の膜と前記第２の膜とから成る前記金属膜を形成する第２の工程と、
前記金属膜と前記ソース／ドレイン拡散層の上部とを反応させ、前記ソース／ドレイン拡散層上に、ニッケルシリサイド又はニッケル合金シリサイドより成るシリサイド膜を形成する第３の工程と
を有することを特徴とする半導体装置の製造方法。
（付記８）
付記７記載の半導体装置の製造方法において、
前記第２の工程では、膜厚１ｎｍ〜４ｎｍの前記第１の膜を形成する
ことを特徴とする半導体装置の製造方法。
（付記９）
付記１乃至８のいずれかに記載の半導体装置の製造方法において、
前記第３の工程は、熱処理を行うことにより、前記金属膜と前記ソース／ドレイン拡散層の上部とを反応させ、ニッケルシリサイド又はニッケル合金シリサイドより成る前記シリサイド膜を形成する工程と；前記金属膜のうちの未反応の部分を除去する工程とを有する
ことを特徴とする半導体装置の製造方法。
（付記１０）
付記１乃至８のいずれかに記載の半導体装置の製造方法において、
前記第３の工程は、第１の温度で第１の熱処理を行うことにより、前記金属膜と前記ソース／ドレイン拡散層の上部とを反応させ、ニッケルシリサイド又はニッケル合金シリサイドより成る前記シリサイド膜を形成する工程と；前記金属膜のうちの未反応の部分を除去する工程と；前記第１の温度より高い第２の温度で第２の熱処理を行うことにより、前記シリサイド膜と前記ソース／ドレイン拡散層の上部とを更に反応させる工程とを有する
ことを特徴とする半導体装置の製造方法。
（付記１１）
付記１乃至１０のいずれかに記載の半導体装置の製造方法において、
前記ソース／ドレイン拡散層は、シリコン層、組成比Ｘが０＜Ｘ＜１であるＳｉ１−ＸＧｅＸ層、組成比Ｘが０＜Ｘ＜１であるＳｉ１−ＸＣＸ層、又は、組成比Ｘが０＜Ｘ＜１、組成比Ｙが０＜Ｙ＜１であるＳｉ１−Ｘ−ＹＧｅＸＣＹ層を含む
ことを特徴とする半導体装置の製造方法。
（付記１２）
付記１乃至１１のいずれかに記載の半導体装置の製造方法において、
前記ニッケル合金シリサイドは、ニッケルプラチナシリサイド、ニッケルコバルトシリサイド、ニッケルタンタルシリサイド、ニッケルレニウムシリサイド、ニッケルジルコニウムシリサイド、ニッケルチタニウムシリサイド、ニッケルハフニウムシリサイド、ニッケルタングステンシリサイド、ニッケルクロムシリサイド、ニッケルパラジウムシリサイド、ニッケルバナジウムシリサイド、又は、ニッケルニオビウムシリサイドである
ことを特徴とする半導体装置の製造方法。
（付記１３）
付記１乃至１２のいずれかに記載の半導体装置の製造方法において、
前記第１の工程の後、前記第２の工程の前に、第３の熱処理を行う工程を更に有する
ことを特徴とする半導体装置の製造方法。
（付記１４）
付記１３記載の半導体装置の製造方法において、
前記第３の熱処理を行う工程では、９００℃〜１１００℃で熱処理を行う
ことを特徴とする半導体装置の製造方法。
（付記１５）
面方位が（００１）である半導体基板上に、ゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の両側の前記半導体基板内に形成されたソース／ドレイン拡散層と、
前記ソース／ドレイン拡散層上に形成されたニッケルシリサイド又はニッケル合金シリサイドより成るシリサイド膜であって、（０２０）配向の結晶粒と（０１３）配向の結晶粒のいずれをも含まないシリサイド膜と
を有することを特徴とする半導体装置。
（付記１６）
付記１５記載の半導体装置において、
前記ソース／ドレイン拡散層は、シリコン層、組成比Ｘが０＜Ｘ＜１であるＳｉ１−ＸＧｅＸ層、組成比Ｘが０＜Ｘ＜１であるＳｉ１−ＸＣＸ層、又は、組成比Ｘが０＜Ｘ＜１、組成比Ｙが０＜Ｙ＜１であるＳｉ１−Ｘ−ＹＧｅＸＣＹ層を含む
ことを特徴とする半導体装置。
（付記１７）
付記１５又は１６記載の半導体装置において、
前記ニッケル合金シリサイドは、ニッケルプラチナシリサイド、ニッケルコバルトシリサイド、ニッケルタンタルシリサイド、ニッケルレニウムシリサイド、ニッケルジルコニウムシリサイド、ニッケルチタニウムシリサイド、ニッケルハフニウムシリサイド、ニッケルタングステンシリサイド、ニッケルクロムシリサイド、ニッケルパラジウムシリサイド、ニッケルバナジウムシリサイド、又は、ニッケルニオビウムシリサイドである
ことを特徴とする半導体装置。
【図面の簡単な説明】
【０１９６】
【図１】本発明の第１実施形態による半導体装置を示す断面図である。
【図２】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図３】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図４】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図５】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図６】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その５）である。
【図７】ニッケルシリサイド膜の耐熱性を測定した結果を示すグラフ（その１）である。
【図８】ニッケルシリサイド膜の耐熱性を測定した結果を示すグラフ（その２）である。
【図９】ニッケルシリサイド膜の結晶性に関する測定結果を示すグラフである。
【図１０】ニッケルシリサイド膜の平面の電子顕微鏡像を示す図である。
【図１１】基板表面の結晶性とニッケルシリサイドの耐熱性との関係を示すグラフである。
【図１２】シート抵抗の測定結果を示すグラフ（その１）である。
【図１３】シート抵抗の測定結果を示すグラフ（その２）である。
【図１４】リーク電流の測定結果を示すグラフである。
【図１５】本発明の第１実施形態の変形例（その１）による半導体装置の製造方法を示す工程断面図である。
【図１６】本発明の第１実施形態の変形例（その２）による半導体装置の製造方法を示す工程断面図である。
【図１７】本発明の第１実施形態の変形例（その３）による半導体装置の製造方法を示す工程断面図である。
【図１８】本発明の第１実施形態の変形例（その４）による半導体装置を示す断面図である。
【図１９】本発明の第１実施形態の変形例（その４）による半導体装置の製造方法を示す工程断面図（その１）である。
【図２０】本発明の第１実施形態の変形例（その４）による半導体装置の製造方法を示す工程断面図（その２）である。
【図２１】本発明の第１実施形態の変形例（その４）による半導体装置の製造方法を示す工程断面図（その３）である。
【図２２】ニッケルプラチナシリサイド膜の耐熱性を測定した結果を示すグラフ（その１）である。
【図２３】ニッケルプラチナシリサイド膜の耐熱性を測定した結果を示すグラフ（その２）である。
【図２４】本発明の第２実施形態による半導体装置の製造方法を示す工程断面図である。
【図２５】ニッケルシリサイド膜の耐熱性を測定した結果を示すグラフ（その３）である。
【図２６】ニッケルシリサイド膜の耐熱性を測定した結果を示すグラフ（その４）である。
【符号の説明】
【０１９７】
１０…シリコン基板
１２…素子分離領域
１４…ゲート絶縁膜
１６…ゲート電極
１８…サイドウォール絶縁膜
２０…不純物拡散領域
２２…不純物拡散領域
２４…ソース／ドレイン拡散層
２６…ＭＯＳトランジスタ
２８、２８ａ〜２８ｄ、２８ｆ、２８ｇ…ニッケル膜
２８ｅ…ニッケル合金膜
３０…保護膜
３３ａ、３３ｂ…Ｎｉ２Ｓｉ膜、ニッケルシリサイド膜
３３ｃ、３３ｄ…Ｎｉ２（Ｐｔ）Ｓｉ膜、ニッケルプラチナシリサイド膜
３４ａ〜３４ｄ…シリサイド膜
３６…シリコン酸化膜
４４…シリコン窒化膜
４６…層間絶縁膜
４８ａ、４８ｂ…コンタクトホール
５０…バリアメタル
５２…タングステン膜
５４ａ、５４ｂ…コンタクトプラグ
５６…層間絶縁膜
５８…配線層
【特許請求の範囲】
【請求項１】
半導体基板上に、ゲート電極とソース／ドレイン拡散層とを有するトランジスタを形成する第１の工程と、
前記半導体基板上に、前記ゲート電極及び前記ソース／ドレイン拡散層を覆うように、ニッケル又はニッケル合金より成る金属膜を、基板温度を２２０℃〜３００℃とした状態で形成する第２の工程と、
前記金属膜と前記ソース／ドレイン拡散層の上部とを反応させ、前記ソース／ドレイン拡散層上に、ニッケルシリサイド又はニッケル合金シリサイドより成るシリサイド膜を形成する第３の工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記第２の工程では、ニッケル又はニッケル合金を２ｎｍ／秒以下の堆積速度で堆積することにより前記金属膜を形成する
ことを特徴とする半導体装置の製造方法。
【請求項３】
半導体基板上に、ゲート電極とソース／ドレイン拡散層とを有するトランジスタを形成する第１の工程と、
基板温度を２２０℃〜３００℃とした状態でニッケル又はニッケル合金を堆積し、基板温度を低下させた状態でニッケル又はニッケル合金を更に堆積することにより、前記半導体基板上に、前記ゲート電極及び前記ソース／ドレイン拡散層を覆うように、ニッケル又はニッケル合金より成る金属膜を形成する第２の工程と、
前記金属膜と前記ソース／ドレイン拡散層の上部とを反応させ、前記ソース／ドレイン拡散層上に、ニッケルシリサイド又はニッケル合金シリサイドより成るシリサイド膜を形成する第３の工程と
を有することを特徴とする半導体装置の製造方法。
【請求項４】
半導体基板上に、ゲート電極とソース／ドレイン拡散層とを有するトランジスタを形成する第１の工程と、
前記半導体基板上に、前記ゲート電極及び前記ソース／ドレイン拡散層を覆うように、ニッケル又はニッケル合金より成る金属膜を形成する第２の工程であって、ニッケル又はニッケル合金より成る膜厚４ｎｍ以下の第１の膜を形成し、前記第１の膜に対して２２０℃〜３００℃の熱処理を行い、ニッケル又はニッケル合金より成る第２の膜を更に堆積することにより、前記第１の膜と前記第２の膜とから成る前記金属膜を形成する第２の工程と、
前記金属膜と前記ソース／ドレイン拡散層の上部とを反応させ、前記ソース／ドレイン拡散層上に、ニッケルシリサイド又はニッケル合金シリサイドより成るシリサイド膜を形成する第３の工程と
を有することを特徴とする半導体装置の製造方法。
【請求項５】
面方位が（００１）である半導体基板上に、ゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の両側の前記半導体基板内に形成されたソース／ドレイン拡散層と、
前記ソース／ドレイン拡散層上に形成されたニッケルシリサイド又はニッケル合金シリサイドより成るシリサイド膜であって、（０２０）配向の結晶粒と（０１３）配向の結晶粒のいずれをも含まないシリサイド膜と
を有することを特徴とする半導体装置。
【請求項１】
半導体基板上に、ゲート電極とソース／ドレイン拡散層とを有するトランジスタを形成する第１の工程と、
前記半導体基板上に、前記ゲート電極及び前記ソース／ドレイン拡散層を覆うように、ニッケル又はニッケル合金より成る金属膜を、基板温度を２２０℃〜３００℃とした状態で形成する第２の工程と、
前記金属膜と前記ソース／ドレイン拡散層の上部とを反応させ、前記ソース／ドレイン拡散層上に、ニッケルシリサイド又はニッケル合金シリサイドより成るシリサイド膜を形成する第３の工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記第２の工程では、ニッケル又はニッケル合金を２ｎｍ／秒以下の堆積速度で堆積することにより前記金属膜を形成する
ことを特徴とする半導体装置の製造方法。
【請求項３】
半導体基板上に、ゲート電極とソース／ドレイン拡散層とを有するトランジスタを形成する第１の工程と、
基板温度を２２０℃〜３００℃とした状態でニッケル又はニッケル合金を堆積し、基板温度を低下させた状態でニッケル又はニッケル合金を更に堆積することにより、前記半導体基板上に、前記ゲート電極及び前記ソース／ドレイン拡散層を覆うように、ニッケル又はニッケル合金より成る金属膜を形成する第２の工程と、
前記金属膜と前記ソース／ドレイン拡散層の上部とを反応させ、前記ソース／ドレイン拡散層上に、ニッケルシリサイド又はニッケル合金シリサイドより成るシリサイド膜を形成する第３の工程と
を有することを特徴とする半導体装置の製造方法。
【請求項４】
半導体基板上に、ゲート電極とソース／ドレイン拡散層とを有するトランジスタを形成する第１の工程と、
前記半導体基板上に、前記ゲート電極及び前記ソース／ドレイン拡散層を覆うように、ニッケル又はニッケル合金より成る金属膜を形成する第２の工程であって、ニッケル又はニッケル合金より成る膜厚４ｎｍ以下の第１の膜を形成し、前記第１の膜に対して２２０℃〜３００℃の熱処理を行い、ニッケル又はニッケル合金より成る第２の膜を更に堆積することにより、前記第１の膜と前記第２の膜とから成る前記金属膜を形成する第２の工程と、
前記金属膜と前記ソース／ドレイン拡散層の上部とを反応させ、前記ソース／ドレイン拡散層上に、ニッケルシリサイド又はニッケル合金シリサイドより成るシリサイド膜を形成する第３の工程と
を有することを特徴とする半導体装置の製造方法。
【請求項５】
面方位が（００１）である半導体基板上に、ゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の両側の前記半導体基板内に形成されたソース／ドレイン拡散層と、
前記ソース／ドレイン拡散層上に形成されたニッケルシリサイド又はニッケル合金シリサイドより成るシリサイド膜であって、（０２０）配向の結晶粒と（０１３）配向の結晶粒のいずれをも含まないシリサイド膜と
を有することを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図９】
【図１０】
【公開番号】特開２００８−３１１４９０（Ｐ２００８−３１１４９０Ａ）
【公開日】平成２０年１２月２５日（２００８．１２．２５）
【国際特許分類】
【出願番号】特願２００７−１５８８０４（Ｐ２００７−１５８８０４）
【出願日】平成１９年６月１５日（２００７．６．１５）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２０年１２月２５日（２００８．１２．２５）
【国際特許分類】
【出願日】平成１９年６月１５日（２００７．６．１５）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]