【課題】少ない材料で、電流搬送能力に優れた半導体デバイスを提供する。
【解決手段】 異なる平面に、オーミック接点を含む半導体デバイス、およびそのデバイスを製造するための方法であって、連続したステップで、異なる導電タイプの半導体層の半導体スタックをエッチングし、第１半導体層内に、第１の幅の第１開口部を形成し、別の半導体層を露出させ、次に別の層内に、より狭い幅の第２開口部を形成し、オーミック接点を収容するための別の層の一部を、露出した状態で残すことを含む。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスに関し、より詳細には、電力用半導体デバイス、およびこの電力用半導体デバイスを製造するための方法に関する。
【背景技術】
【０００２】
電力に関する用途では、効率は、重要なパラメータである。ポータブル電子デバイス、例えばポータブルコンピュータでは、効率によって、商業的に望ましい機能、例えばより小型のバッテリーパックまたはより長いバッテリー寿命が得られる。
【０００３】
電子デバイスにおける電源の効率を改良するために、電力用半導体デバイスの設計者は、大電力の要求を電力用デバイスが満たすことを可能とし、しかも、電力の散逸を低減するように、電力用半導体デバイスのターンオン時の抵抗値を高めることなく、電力用トランジスタの電流搬送能力を増加しようと努力してきた。
【０００４】
デバイスの電流搬送能力を改善することは、半導体材料の効率的な利用を可能とし、半導体材料のコストを低減できるので、有利でもある。
【０００５】
電流搬送能力のほかに、所定の構造上の特徴により、材料の使用を改善できる。例えば電力用半導体ではスイッチングデバイスを垂直ゲート構造にすると、セルのサイズを小さくでき、材料の消費量を低減できるので好ましい。すなわち、材料の単位面積当たりのセル数を多くし、よって性能を低下することなく、電力用半導体デバイスのコストを低減できる
【０００６】
極めて周知の垂直ゲート構造は、ベース領域に隣接するトレンチ内に、ゲートが存在するトレンチタイプの電力用半導体スイッチングデバイス（例えばパワーＭＯＳＦＥＴ）である。かかるデバイスでは、通常、１つの主要表面の上に１つの電力用電気接点が形成され、対向する別の主要表面の上に、別の電力用電気接点が形成される。従って、かかるデバイスにおける電流パスは、デバイスの本体を貫通する。
【０００７】
かかるデバイスは、電力を良好に取り扱うことができるが、デバイスからの熱を抽出することが、構造上の課題となることが多い。更に、電気接点の位置を決定するには、実装上の検討が必要となり、このことが、製造を複雑にしている。
【０００８】
例えば、電力用半導体デバイスが２つの開口する接点を含むとき、パッケージの電気リード線に電気接点を接続するために、少なくとも２つのステップが必要となることが多い。
【０００９】
従って、１つの表面にすべての接点を設けることが好ましい。かかる構造により、一方の側において、対応するリンク接点に電気接続することが可能となる（この接続は、実装中に１回のステップで実行できる）が、熱スプレッダー、ヒートシンクなどにより、反対側から熱が抽出される。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
垂直を向くゲート構造体と、デバイスの片側にパワー接点を備える半導体パワーデバイスは公知である。このデバイスは、上記した利点を有する。このデバイスの欠点は、ゲート構造体の下で、１つの接点からデバイスの本体の内部まで電流パスを延長させ、次に、第２パワー接点に向かって、上に延長させなければならないことである。このような長い電流パスによって、デバイスのターンオン時の抵抗値が大きくなる。
【００１１】
上記した従来の技術の欠点を有しない電力半導体デバイスを得ることが望まれている。
【課題を解決するための手段】
【００１２】
本発明に係わる半導体デバイスは、１つの導電タイプの導電性領域と、前記導電タイプとは別の導電タイプの導電性領域と、前記導電性領域と前記別の導電性領域との間に位置する別の導電タイプのベース領域と、前記ベース領域に隣接するゲート構造体と、前記導電性領域の表面にオーミック接続されたオーミック接点と、前記別の導電性領域の表面にオーミック接続された別のオーミック接点とを備えている。
【００１３】
各オーミック接点は、ハンダ付け、ワイヤーボンディングなどにより、外部素子に電気接続するための接点表面を有する。双方の接点表面のデバイスに対する電気接続部を、デバイスの同じ側から形成できるように同じ表面を向いている。
【００１４】
本発明の１つの様相によれば、２つの異なる平面に、オーミック接点が配置されている。すなわち、これらのオーミック接点は、同一平面上にはない。そのため、２つの接点の間の電流パスは短縮され、デバイスのターンオン時の抵抗は、従来のデバイスと比較して改善される。
【００１５】
本発明の好ましい実施例に係わるデバイスは、導電性領域がソース領域であり、別の導電性領域がドレイン領域である電界効果トランジスタとなっている。好ましい実施例では、導電性領域、別の導電性領域、およびベース領域は、III族窒化物半導体、例えばＧａＮから構成されている。III族窒化物材料、例えばＧａＮを使用することは、材料のブレークダウン電圧特性が高く、電流搬送能力が高いので望ましいことである。
【００１６】
本発明の別の実施例に係わるデバイスでは、導電性領域、別の導電性領域およびベース領域は、半導体から構成され、移動度を改善するために、ゲート構造体とベースとの間に、別の半導体から形成された別の導電性本体が挟持されている。好ましい実施例では、この別の半導体は、ＡｌＧａＮから構成されている。
【００１７】
本発明の別の様相によれば、相補的半導体デバイスは、
基板と、該基板に設けられた第１半導体デバイスと、前記基板に設けられた第２半導体デバイスとを備えている。第１半導体デバイスおよび前記第２半導体デバイスは、
導電性領域と、
別の導電性領域と、
前記導電性領域と前記別の導電性領域との間に位置し、前記導電性領域および前記別の導電性領域と反対の導電タイプのベース領域と、
前記ベース領域に隣接するゲート構造体と、
ある方向を向く電気接続のための面を含む、前記導電性領域の表面にオーミック接続されたオーミック接点と、
前記方向を向く電気接続のための面を含む、前記別の導電性領域の表面にオーミック接続された別のオーミック接点とを備え、前記導電性領域の前記表面は、第１平面上にあり、前記別の導電性領域の前記表面は、別の平面の上にあり、
前記第１デバイスの導電性領域および前記別の導電性領域は、１つの導電タイプであり、前記第２デバイスの前記導電性領域および前記別の導電性領域は、別の導電タイプである。
【００１８】
好ましい実施例では、第１半導体デバイスおよび第２半導体デバイスは、各半導体デバイスにおける導電性領域がソース領域であり、各半導体デバイスにおける別の導電性領域が、ドレイン領域となっている電界効果トランジスタである。好ましい実施例では、各半導体デバイスにおける導電性領域、別の導電性領域、およびベース領域は、III族窒化物半導体、例えばＧａＮから構成されている。
【００１９】
本発明に係わるデバイスを製造するための方法は、異なる導電タイプの導電性半導体層のスタックを有する半導体本体を設けるステップと、導電性半導体層を少なくとも貫通し、少なくとも別の半導体層で終端する、第１の幅を有する第１開口部を前記半導体本体内に形成するステップと、前記別の導電性半導体層を少なくとも貫通し、前記第１の幅よりも狭い第２の幅を有する第２の開口部を前記半導体本体内に形成し、前記別の導電性半導体層の一部を露出させるステップと、前記別の導電性半導体層の前記露出した部分に第１のオーミック接点を形成するステップと、前記別の半導体の導電層以外の導電性半導体層に第２接点を形成するステップとを備え、前記第１接点と前記第２接点は、異なる平面に配置されているが、同一方向を向いている。
【００２０】
本発明の方法によると、同じダイ上にＰＮＰまたはＮＰＮバイポーラトランジスタ、もしくはＮチャンネルまたはＰチャンネルのＦＥＴを製造することが可能である。すなわち、本発明の方法により、垂直方向だけでなく、横方向にも互いにオフセットできる相補的集積回路を製造することが可能である。
【００２１】
以下、添付図面を参照して行う本発明の次の詳細な説明から、本発明の上記以外の特徴および利点が明らかとなると思う。
【発明を実施するための最良の形態】
【００２２】
まず、図１を参照する。本発明の第１実施例に係わる相補的デバイスは、基板１０と、基板１０の第１主要表面の第１部分に形成された第１電界効果トランジスタ１２と、基板１０の主要第１表面の第２部分に形成された第２電界効果トランジスタ１４とを有する。本発明の第１実施例のデバイスでは、第１電界効果トランジスタ１２と第２電界効果トランジスタ１４とは、開口部１６によって互いに物理的かつ電気的にアイソレートされている。
【００２３】
本発明の第１の様相によれば、第１電界効果トランジスタ１２は、III族窒化物半導体に基づくものである。好ましい実施例では、第１電界効果トランジスタ１２を形成するのに使用されるIII族窒化物材料は、ＧａＮである。
【００２４】
詳細に説明すれば、第１電界効果トランジスタ１２は、Ｎ⁺タイプのＧａＮから構成された第１導電性領域１８と、Ｎ^-タイプのＧａＮから構成された第２導電性領域２０と、Ｐ⁺タイプのＧａＮから構成されたベース領域２２と、Ｎ⁺タイプのＧａＮから構成された第３導電性領域２４とを有している。
【００２５】
第１導電性領域１８は、ドレイン領域であり、第２導電性領域２０は、ドリフト領域であり、第３導電性領域２４は、第１電界効果トランジスタ１２のソース領域である。第１電界効果トランジスタ１２は、更に第１導電性領域１８にオーミック接続された第１オーミック接点２６、すなわちドレイン接点と、第４導電性領域２４にオーミック接続された第２オーミック接点２８、すなわちソース接点と、ゲート構造体３０とを有する。
【００２６】
ゲート構造体３０は、ゲート電極３２と、ゲート電極３２とベース領域２２との間に挟持されたゲート絶縁部３４とを有する。ゲート電極３２は、ゲート接点３６に電気的に接続されている。
【００２７】
本発明の好ましい実施例では、ゲート絶縁部３４は、ＳｉＮ、Ａｌ₂Ｏ₃、ＨｆＯ、ＭｇＯまたはＳｉＯ₂から構成され、オーミック接点２６、２８は、例えばＴｉ、Ａｌ、Ｎｉ、Ａｕ、または任意の適当な金属スタック、例えばＴｉＡｌスタックから構成され、ゲート接点３６は、任意の適当な導電性材料、例えばＴｉＷまたはＮｉＡｕから構成され、ゲート電極３２は、任意の適当な導電体から構成されている。
【００２８】
本発明の第１の様相によれば、第１オーミック接点２６および第２オーミック接点２８は、表面２６Ａ、２６Ｂを有し、これらの表面は、外部電気接続、ハンダ付け、ワイヤーボンディングなどに適している。双方の表面２６Ａ、２６Ｂは、同じ方向を向いているが、異なる平面に配置されているので、これらは同一平面上にはない。その結果、デバイスのすべての接点２６、２８、３６は、デバイスの片側にあるが、第１オーミック接点２６と第２オーミック接点２８との間の電流パスは短縮され、よって、デバイスのターンオン時の抵抗は改善されている。
【００２９】
第２電界効果トランジスタ１４は、Ｐ⁺タイプのＧａＮから構成された第１導電性領域２８と、Ｐ^-タイプのＧａＮから構成された第２導電性領域４０と、Ｎ⁺タイプのＧａＮから構成されたベース領域４０と、Ｐ⁺タイプのＧａＮから構成された第３導電性領域４４とを有する。
【００３０】
第１導電性領域３８は、第２電界効果トランジスタ１４のドレイン領域であり、第２導電性領域４０はドリフト領域であり、第３導電性領域４４はソース領域である。第２電界効果トランジスタは、更に第１オーミック接点４６、すなわちドレイン接点と、第２オーミック接点４８、すなわち、ソース接点と、ゲート構造体５０とを備えている。
【００３１】
ゲート構造体５０は、ゲート電極５２と、このゲート電極５２とベース領域４２との間に挟持されたゲート絶縁部５４とを有する。第２電界効果トランジスタ１４は、ゲート電極５２に電気的に接続されたゲート接点５６を更に含んでいる。
【００３２】
上記説明から容易に明らかとなるように、第１電界効果トランジスタ１２と第２電界効果トランジスタ１４とは、一方の各領域が、他方の対応する領域に対して、導電タイプが逆となっているという点で、相補的デバイスである。従って、第１電界効果トランジスタ１２は、Ｐタイプのベース領域を含み、Ｎチャンネルデバイスとなっているが、他方、第２電界効果トランジスタ１４は、Ｎタイプのベース領域を含み、Ｐチャンネルデバイスとなっている。
【００３３】
本発明に係わるデバイスを製造するには、まず基板１０と、導電性ＧａＮ層のスタック６０を備えるダイ５８を設ける。より詳細に説明すれば、スタック６０は、基板１０の第１主要表面の頂部にある第１のＮ⁺タイプのＧａＮ層６２と、Ｎ^-タイプのＧａＮ層６４と、第１のＰ⁺タイプのＧａＮ層６６と、第２のＮ⁺タイプのＧａＮ層６８と、Ｐ^-タイプのＧａＮ層７０と、第２のＰ⁺タイプのＧａＮ層７２とを含んでいる。基板１０は、任意の公知の基板材料、例えばサファイア、ＳｉＣ、またはＳｉからなり、層６２〜７２は、任意の態様でスタック６０を構成するよう、一方の層上に他方の層を、エピタキシャル成長させることができる。
【００３４】
次に図２Ａを参照する。第１ステップでは、第２のＰ⁺タイプのＧａＮ層７２の一部と、Ｐ^-タイプのＧａＮ層７０の一部とを除去し、第２のＮ⁺タイプのＧａＮ層６８を露出させる。次に、第２のＮ⁺タイプのＧａＮ層６８を除去し、第１のＰ⁺タイプのＧａＮ層６６を露出し、図２Ｃから判るように、Ｐ^-タイプのＧａＮ層の下方に第２のＮ⁺タイプのＧａＮ層６８の第１部分、およびこの第１部分から離間したＮ⁺タイプのＧａＮ層６８の別の部分を残す。すなわち、第２のＮ⁺タイプのＧａＮ層６８の一部を除去し、この層の一部分６８Ａと、この層の別の部分６８Ｂとの間に、開口部７４を形成する。
【００３５】
次に、図２Ｄを参照する。第１のＰ⁺タイプのＧａＮ層６６の一部、およびＮ^-タイプのＧａＮ層６４の一部を除去し、第１のＰ⁺タイプのＧａＮ層の第１部分６６Ａと第２部分６６Ｂとの間、ならびに、Ｎ^-タイプのＧａＮ層の第１部分６４Ａと第２部分６４Ｂとの間に、開口部７６を形成する。この開口部７６は、開口部７４よりも幅が狭く、露出した表面７８と共に、Ｐ⁺タイプの第１ＧａＮ層６６の第１部分６６Ａは残される。
【００３６】
次に図２Ｅを参照する。第１のＮ⁺タイプのＧａＮ層６２の一部を除去し、Ｎ⁺タイプのＧａＮ層の第１部分６２Ａと第２部分６２Ｂの間に開口部８０を形成する。この開口部８０は、開口部７６よりも幅が狭いので、Ｎ⁺タイプのＧａＮ層の第２部分６２Ｂの表面８２は、開口部７６を貫通して露出した状態のままになる。
【００３７】
次に図２Ｆを参照する。第１のＮ⁺タイプのＧａＮ層の第２部分６２Ｂの表面８２に、第１オーミック接点２６を形成し、第２のＮ⁺タイプのＧａＮ層の第２部分６８Ｂに、第２オーミック接点２８を形成し、次にこれら接点をアニール処理する。
【００３８】
次に図２Ｇを参照する。第１のＰ⁺タイプのＧａＮ層の第１部分６６Ａの表面７８の上に、第２電界効果トランジスタ１４の第１接点４６を形成し、第２のＰ⁺タイプのＧａＮ層の上に、第２オーミック接点５０を形成する。その後、第１接点４６と第２接点５０をアニール処理する。次に、ゲート構造体３０およびゲート構造体５０を形成し、図１に示されているような本発明の第１実施例に係わるデバイスを得る。
【００３９】
このプロセスの完了前の、図２Ｇに示された構造と最終デバイスとの関係を示すために、図２Ｇにおける各領域には、図１に示された最終デバイスにおける対応する領域の符号を付けてある。
【００４０】
本発明に係わる方法では、異なる導電タイプの複数の導電性半導体層を含む半導体本体を連続するステップでエッチングし、異なる平面にオーミック接点を形成できるように、種々の幅の開口部を形成する。
【００４１】
次に図３を参照する。本発明の第２実施例のデバイスは、各ゲート構造３０、５０と、隣接する半導体スタックとの間に形成された、III族窒化物材料の半導体層８４を更に有している。従って、この半導体層８４は、ゲート構造体３０と第１デバイス１２の第２導電層２０、ベース層２２および第３導電領域２４を含むスタックとの間に挟持されており、ゲート構造体５０と第２デバイス１４のベース領域４２、第２導電性領域４０、および第１導電性領域３８を含むスタックとの間に、別の半導体層８４が挟持されている。半導体層８４は、各半導体スタック内の頂部半導体層２４、３８の上に更に延びている。
【００４２】
半導体層８４は、この層の上に形成される層の材料よりもバンドギャップが高いIII族窒化物材料から構成することが好ましい。好ましい実施例では、半導体層８４はＡｌＧａＮから構成される。半導体層８４を設けることによって、移動度が改善される。
【００４３】
本発明の第２実施例のデバイスを製造するために、エピタキシャル法または同様の方法により、図２Ｅに示された構造の上に、ＡｌＧａＮ層を形成する。その後、表面７８、８２および開口部８０の底部並びに側壁からＡｌＧａＮの一部を除去する。この同じステップにおいて、第１電界効果トランジスタ１２の第１導電性領域２４、および第２電界効果トランジスタ１４の第３導電性領域３８の上において、ＡｌＧａＮ層内に、オーミック接点２８およびオーミック接点４６をそれぞれ収容する開口部を形成する。
【００４４】
次に図４を参照する。本発明の第３実施例のデバイスでは、第２電界効果トランジスタ１２の第３導電性領域２４の上に、ゲート接点３６を延長させる。ゲート接点３６を第３導電性領域２４から絶縁するために、ゲート接点３６の下方において第３導電性領域２４の上に絶縁部３４を延長させる。更に、第２電界効果トランジスタ１４のゲート構造５０の厚さを薄くし、第２電界効果トランジスタ１４のベース領域４２よりもわずかに厚くするが、第１導電性領域に達する程度には十分厚くならないようにする。更に、開口部８０の底部の上に、オーミック接点２６並びにオーミック接点４８を延長させ、これらを互いにショートさせ、開口部８０を満たすことが好ましい。
【００４５】
次に図５を参照する。本発明の第４実施例のデバイスでは、第２実施例に係わるデバイス内の面積と同じ面積にわたって、半導体層８４を形成する。この半導体層８４は、上部に形成される層の材料のバンド幅よりも高いバンド幅を有するIII族窒化物材料から構成することが好ましい。
【００４６】
本発明の好ましい実施例では、半導体層８４は、ＡｌＧａＮ層から構成される。本発明の第４実施例のデバイスは、他のすべての点では、第３実施例のデバイスと同じである。
【００４７】
次に図６を参照する。本発明の第５実施例のデバイスでは、オーミック接点２６とゲート構造体３０との間に開口部８６が存在する。更にオーミック接点２８は、第３導電性領域２４には直接形成され、これに接続されるのではなく、半導体層８４に直接形成されている。本発明の第５実施例のデバイスは、他のすべての点では、第４実施例のデバイスと同一である。
【００４８】
図１および図３〜図６は、本発明に係わるデバイスの一部の断面を示す。特にこれらの断面図は、本発明に係わるデバイス内の代表的なセルの本体に沿うものである。
【００４９】
本発明に係わるデバイスでは、セルを、角張っていない幾何学的形状、例えば円形、楕円形または多辺幾何学的形状、例えば正方形、長方形、六角形などを含む種々の形状とすることができる。
【００５０】
以上、本発明の特定の実施例に関連して、本発明について説明したが、当業者には、上記以外の多くの変形例、変更例および他の用途が明らかであると思う。従って、本発明は、本明細書中に示した特定の実施例だけに限定されるものではなく、特許請求の範囲のみによって限定される。
【００５１】
関連出願とのクロスレファレンス
本願は、「相補的窒化膜トランジスタの垂直コモンドレイン」を発明の名称とし、２００４年２月１２日に出願された米国仮特許出願第６０／５４４、６２９号の権利を主張するものであり、本明細書では、この出願の内容を参考例として援用する。
【図面の簡単な説明】
【００５２】
【図１】本発明の第１実施例に係わるデバイスの一部の縦断面図である。
【図２Ａ】本発明に係わるデバイスを製造するための方法におけるステップを示す。
【図２Ｂ】本発明に係わるデバイスを製造するための方法におけるステップを示す。
【図２Ｃ】本発明に係わるデバイスを製造するための方法におけるステップを示す。
【図２Ｄ】本発明に係わるデバイスを製造するための方法におけるステップを示す。
【図２Ｅ】本発明に係わるデバイスを製造するための方法におけるステップを示す。
【図２Ｆ】本発明に係わるデバイスを製造するための方法におけるステップを示す。
【図２Ｇ】本発明に係わるデバイスを製造するための方法におけるステップを示す。
【図３】本発明の第２実施例に係わるデバイスの一部の縦断面図である。
【図４】本発明の第３実施例に係わるデバイスの一部の縦断面図である。
【図５】本発明の第４実施例に係わるデバイスの一部の縦断面図である。
【図６】本発明の第５実施例に係わるデバイスの一部の縦断面図である。
【符号の説明】
【００５３】
１０ 基板
１２ 第１電界効果トランジスタ
１４ 第２電界効果トランジスタ
１６ 開口部
１８ 第２導電性領域
２０ 第２導電性領域
２２ ベース領域
２４ 第３導電性領域
２６ 第１オーミック接点
２８ 第２オーミック接点
３０ ゲート構造体
３２ ゲート電極
３４ ゲート絶縁部
３６ ゲート接点
３８ 第１導電性領域
４０ 第２導電性領域
４２ ベース領域
４４ 第３導電性領域
４６ 第１オーミック接点
４８ 第２オーミック接点
５０ ゲート構造体
５２ ゲート電極
５４ ゲート絶縁部
５８ ダイ
６０ スタック
６２ Ｎ⁺タイプのＧａＮ層
６４ Ｎ^-タイプのＧａＮ層
６６ 第１のＰ⁺タイプのＧａＮ層
６８ 第２のＮ⁺タイプのＧａＮ層
７０ Ｐ^-タイプのＧａＮ層
７２ 第２のＰ⁺タイプのＧａＮ層
７４、７６ 開口部
７８ 露出表面
８０ 開口部
８２ 表面
８４ 半導体層

【特許請求の範囲】
【請求項１】
１つの導電タイプの導電性領域と、
前記導電タイプとは別の導電タイプの導電性領域と、
前記導電性領域と前記別の導電性領域との間に位置する別の導電タイプのベース領域と、
前記ベース領域に隣接するゲート構造体と、
ある方向を向く電気接続のための面を含む、前記導電性領域の表面にオーミック接続されたオーミック接点と、
前記方向を向く電気接続のための面を含む、前記別の導電性領域の表面にオーミック接続された別のオーミック接点とを備え、前記導電性領域の前記表面は、第１平面上にあり、前記別の導電性領域の前記表面は、別の平面上にある半導体デバイス。
【請求項２】
前記導電性領域は、ソース領域であり、前記別の導電性領域は、ドレイン領域である、請求項１記載の半導体デバイス。
【請求項３】
前記導電性領域、前記別の導電性領域および前記ベース領域は、III族窒化物半導体から構成されている、請求項１記載の半導体デバイス。
【請求項４】
前記III族窒化物半導体は、ＧａＮである、請求項３記載の半導体デバイス。
【請求項５】
同じ平面に、前記ゲート構造体および前記別のオーミック接点が配置されている、請求項１記載の半導体デバイス。
【請求項６】
サファイア、ＳｉまたはＳｉＣのいずれかから構成された基板を更に含む、請求項１記載の半導体デバイス。
【請求項７】
前記導電性領域、前記別の導電性領域および前記ベース領域は、半導体から構成されており、かつ前記ゲート構造体と前記ベースとの間に挟持された前記半導体とは異なる別の半導体から形成された別の導電性本体を更に備え、移動度を改善するようになっている、請求項１記載の半導体デバイス。
【請求項８】
前記別の半導体は、ＡｌＧａＮ層から構成されている、請求項７記載の半導体デバイス。
【請求項９】
基板と、
前記基板に設けられた第１半導体デバイスと、
前記基板に設けられた第２半導体デバイスと、
前記第１半導体デバイスおよび前記第２半導体デバイスとを備え、
前記各半導体デバイスは、
導電性領域と、
別の導電性領域と、
前記導電性領域と前記別の導電性領域との間に位置し、前記導電性領域および前記別の導電性領域と反対の導電タイプのベース領域と、
前記ベース領域に隣接するゲート構造体と、
ある方向を向く電気接続のための面を含む、前記導電性領域の表面にオーミック接続されたオーミック接点と、
前記方向を向く電気接続のための面を含む、前記別の導電性領域の表面にオーミック接続された別のオーミック接点とを備え、前記導電性領域の前記表面は、第１平面上にあり、前記別の導電性領域の前記表面は、別の平面の上にあり、
前記第１デバイスの導電性領域および前記別の導電性領域は、１つの導電タイプであり、前記第２デバイスの前記導電性領域および前記別の導電性領域は、別の導電タイプである、相補的半導体デバイス。
【請求項１０】
各半導体デバイスにおける前記導電性領域は、ソース領域であり、前記半導体デバイスにおける前記別の導電性領域は、ドレイン領域である、請求項９記載の半導体デバイス。
【請求項１１】
各半導体デバイスにおける前記導電性領域、前記別の導電性領域および前記ベース領域は、III族窒化物半導体から構成されている、請求項９記載の半導体デバイス。
【請求項１２】
前記III族窒化物半導体は、ＧａＮである、請求項１１記載の半導体デバイス。
【請求項１３】
同じ平面に、前記ゲート構造体および前記別のオーミック接点が配置されている、請求項９記載の半導体デバイス。
【請求項１４】
サファイア、Ｓｉ、またはＳｉＣのいずれかから構成された基板を更に含む、請求項９記載の半導体デバイス。
【請求項１５】
各半導体デバイスにおいて、前記導電性領域、前記別の導電性領域および前記ベース領域は、半導体から構成されており、かつ移動度を改善するために、前記ゲート構造体と前記ベースとの間に挟持された前記半導体とは異なる別の半導体から形成された別の導電性本体を更に備える、請求項９記載の半導体デバイス。
【請求項１６】
前記別の半導体は、ＡｌＧａＮ層から構成されている、請求項１５記載の半導体デバイス。
【請求項１７】
各々が２つの導電タイプのうちの少なくとも１つである、導電性半導体材料の複数の層を含む半導体本体を設けるステップと、
１つの導電性半導体層を少なくとも貫通し、少なくとも別の半導体層で終端する、第１の幅の第１開口部を前記半導体本体内に形成するステップと、
前記別の導電性半導体層を少なくとも貫通し、前記第１の幅よりも狭い第２の幅を有する第２の開口部を前記半導体本体内に形成し、前記別の導電性半導体層の一部を露出させるステップと、
前記別の導電性半導体層の前記露出した部分に第１のオーミック接点を形成するステップと、
前記別の半導体の導電層以外の導電性半導体層に第２接点を形成するステップとを備え、前記第１接点と前記第２接点が異なる平面に配置されているが、同一方向を向いている、半導体デバイスを形成する方法。
【請求項１８】
前記第１オーミック接点および前記第２オーミック接点は、同一の導電タイプの半導体層にオーミック接続されており、同一の導電タイプの２つの半導体層の間に、別の導電タイプのベース層が挟持されている、請求項１７記載の方法。
【請求項１９】
前記ベース層に隣接してゲート構造体を形成するステップを更に含む、請求項１８記載の方法。
【請求項２０】
前記導電性半導体層は、III族窒化物半導体から構成されている、請求項１７記載の方法。
【請求項２１】
前記III族窒化物半導体は、ＧａＮである、請求項２０記載の方法。

【図１】

【図２Ａ】

【図２Ｂ】

【図２Ｃ】

【図２Ｄ】

【図２Ｅ】

【図２Ｆ】

【図２Ｇ】

【図３】

【図４】

【図５】

【図６】

【公表番号】特表２００７−５２７６２３（Ｐ２００７−５２７６２３Ａ）
【公表日】平成１９年９月２７日（２００７．９．２７）
【国際特許分類】
【出願番号】特願２００６−５５３３１５（Ｐ２００６−５５３３１５）
【出願日】平成１７年２月１４日（２００５．２．１４）
【国際出願番号】ＰＣＴ／ＵＳ２００５／００４６１０
【国際公開番号】ＷＯ２００５／０７９３６６
【国際公開日】平成１７年９月１日（２００５．９．１）
【出願人】（５０４３９２０８３）インターナショナル　レクティファイアー　コーポレイション (107)
【Ｆターム（参考）】