半導体装置およびその製造方法
【課題】同一の材料のメタルゲート電極をn型MOS領域およびp型MOS領域に用いて高精度で仕事関数を制御することができるCMOS型の半導体装置を提供すること。
【解決手段】半導体基板10の主面に形成されたnMOS領域37およびpMOS領域38を含むCMOS型の半導体装置であって、nMOS領域37は、WSi膜17を含むメタルゲート電極23を有し、pMOS領域38は、WSiN膜35を含むメタルゲート電極25を有し、WSiN膜35のN量を制御してその仕事関数を制御し、pMOS領域38におけるゲート電極25の閾値を制御する。
【解決手段】半導体基板10の主面に形成されたnMOS領域37およびpMOS領域38を含むCMOS型の半導体装置であって、nMOS領域37は、WSi膜17を含むメタルゲート電極23を有し、pMOS領域38は、WSiN膜35を含むメタルゲート電極25を有し、WSiN膜35のN量を制御してその仕事関数を制御し、pMOS領域38におけるゲート電極25の閾値を制御する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、メタルゲート電極を有するMOS型の半導体装置およびその製造方法に関する。
【背景技術】
【0002】
従来から、MOS型半導体装置においては、ゲート電極としてポリシリコン(Poly−Si)が用いられてきたが、素子のスケールダウンにともない、Poly−Siゲート電極における空乏化や、高誘電率(High−k)ゲート絶縁膜との組み合わせでは、フェルミレベルのピニングによる仕事関数の変調が問題となっており、メタルゲート電極への転換が求められている。
【0003】
メタルゲート電極をCMOSトランジスタに適用する場合、Poly−Siのようにイオンインプランテーションによりn,pの2種類の電極を形成することができないため、n型MOS領域とp型MOS領域では、それぞれトランジスタの閾値を設定するために異なる仕事関数のメタル材料が必要とされており、したがって、n,p各領域でそれぞれ必要とされるメタルゲートを造り分ける必要がある。このように各領域に対してメタルゲートを造り分ける際にはエッチングプロセスによるゲート絶縁膜へのダメージを最小限にする必要がある。また、ゲート絶縁膜形成を各領域で個別に行う場合も、工程数やマスクの増加となるため、製造コスト上望ましくない。高精度な加工が求められるゲート加工ではn型MOS領域、p型MOS領域ともに同一の材料系でかつ仕事関数を制御できるメタルゲートがより好ましい。
【0004】
このようなメタルゲート電極としては、ポリシリコンよりも低抵抗で、仕事関数をシリコンのミッド・ギャップ付近に位置させることができるWSi系材料が検討されている。例えば特許文献1には、WSiにバリア層としてWSiNを積層させた二層または三層構造のメタルゲート電極が開示されている。
【特許文献1】特開2000−91579号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかしながら、WSi系のゲート電極は、優れた特性は有するものの、n型MOS領域からp型MOS領域に亘る広い範囲で仕事関数を制御することが困難であり、CMOSトランジスタの両導電型領域のゲート電極をカバーすることはできていない。
【0006】
本発明はかかる事情に鑑みてなされたものであって、メタルゲート電極の仕事関数を広範囲に亘って制御することができる、メタルゲート電極を用いたMOS型の半導体装置およびその製造方法を提供することを目的とする。また、同一の材料のメタルゲート電極をn型MOS領域およびp型MOS領域に用いて高精度で仕事関数を制御することができるCMOS型の半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0007】
上記課題を解決するため、本発明の第1の観点では、半導体基板と、前記半導体基板の主面に絶縁膜を介して形成されたメタルゲート電極と、前記主面に前記メタルゲート電極を挟んでそれぞれ形成されたソース電極およびドレイン電極とを有するMOS型の半導体装置であって、前記メタルゲート電極は、W−Si−N三元系材料(Nを含有しない場合も含む)からなる膜を含み、N含有量および/またはSi含有量を制御することにより仕事関数を制御することを特徴とする半導体装置を提供する。
【0008】
上記第1の観点において、前記MOS型の半導体装置がpMOS型の場合に、前記W−Si−N三元系材料は、SiとWの組成比がSi/W≦0.78で、かつNの組成が25%以上であることが好ましい。また、前記MOS型の半導体装置がnMOS型である場合に、前記W−Si−N三元系材料はNを含まず、SiとWの組成比がSi/W≧2.0であることが好ましい。
【0009】
本発明の第2の観点では、半導体基板の主面に形成されたnMOS領域およびpMOS領域を含むCMOS型の半導体装置であって、前記nMOS領域は、WSi膜を含むメタルゲート電極を有し、前記pMOS領域は、WSiN膜を含むメタルゲート電極を有し、前記WSiN膜のN量を制御してその仕事関数を制御し、前記pMOS領域におけるゲート電極の閾値を制御することを特徴とする半導体装置を提供する。
【0010】
上記第2の観点において、前記WSiN膜は、WSi膜と金属窒化膜との積層体を形成した後、前記金属窒化膜から前記WSi膜へNを固相拡散させることにより形成されたものとすることができ、また、WSi膜にイオン注入またはプラズマ窒化処理によりNを導入して形成されたものとすることができる。また、前記WSi膜のSi量を制御してその仕事関数を制御し、前記nMOS領域におけるゲート電極の閾値を制御するようにすることもできる。
【0011】
本発明の第3の観点では、半導体基板の主面に絶縁膜を介してメタルゲート電極を形成する工程と、前記主面に前記メタルゲート電極を挟んでそれぞれソース電極およびドレイン電極を形成する工程とを有するMOS型の半導体装置を製造する方法あって、前記ゲート電極を形成する工程は、WSi膜を形成する工程と、そのWSi膜にNを導入することによりWSiN膜とする工程とを有し、その際のN濃度を制御することによりWSiN膜の仕事関数を制御することを特徴とする半導体装置の製造方法を提供する。
【0012】
上記第3の観点において、前記WSi膜にNを導入する工程は、前記WSi膜に金属窒化膜を積層し、熱処理することにより、該金属窒化膜から前記WSi膜にNを固相拡散させてもよいし、前記WSi膜にイオン注入によりNを導入してもよいし、前記WSi膜をプラズマ窒化処理することによりNを導入してもよい。この場合に、前記プラズマ窒化処理は、平面アンテナにて処理室内にマイクロ波を導入してNのプラズマを発生させるマイクロ波プラズマ処理装置を用いて行われることが好ましい。
【0013】
本発明の第4の観点では、半導体基板中に素子分離領域を介してnMOS領域形成部とpMOS領域形成部とを形成する工程と、半導体基板の主面のnMOS領域形成部およびpMOS領域形成部にそれぞれ絶縁膜を介してメタルゲート電極を形成する工程と、前記主面に前記メタルゲート電極を挟んでそれぞれソース電極およびドレイン電極を形成する工程とを有し、nMOS領域形成部とpMOS領域とを含むCMOS型の半導体装置を製造する方法あって、半導体基板の主面のnMOS領域形成部およびpMOS領域形成部にそれぞれ絶縁膜を介してメタルゲート電極を形成する工程は、全面にWSi膜を形成する工程と、該WSi膜のpMOS領域形成部に対応する部分のみにNを導入する工程と、前記nMOS領域形成部にWSi膜を含むゲート電極を形成する工程と、前記pMOS領域形成部にWSiN膜を含むゲート電極を形成する工程とを含むことを特徴とする半導体装置の製造方法を提供する。
【0014】
上記第4の観点において、前記WSiN膜を形成する際のN濃度を制御することによりWSiN膜の仕事関数を制御するようにすることが好ましい。また、前記WSi膜のpMOS領域形成部に対応する部分のみにNを導入する工程は、前記WSi膜に金属窒化膜を積層し、熱処理することにより、該金属窒化膜から前記WSi膜にNを固相拡散させてもよいし、前記WSi膜にイオン注入によりNを導入してもよいし、前記WSi膜をプラズマ窒化処理することによりNを導入してもよい。この場合に、前記プラズマ窒化処理は、平面アンテナにて処理室内にマイクロ波を導入してNのプラズマを発生させるマイクロ波プラズマ処理装置を用いて行われることが好ましい。さらに、前記半導体基板の主面のnMOS領域形成部およびpMOS領域形成部にそれぞれ絶縁膜を介してメタルゲート電極を形成する工程は、前記nMOS領域において前記WSi膜にSiを導入する工程をさらに有するようにすることができる。この場合に、前記nMOS領域において前記WSi膜にSiを導入する工程は、前記WSi膜にポリシリコン膜を積層し、熱処理することにより、ポリシリコン膜から前記WSi膜にSiを固相拡散させることにより行うことができる。
【発明の効果】
【0015】
本発明によれば、メタルゲート電極は、W−Si−N三元系材料(Nを含有しない場合も含む)からなる膜を含み、N含有量および/またはSi含有量を制御することにより仕事関数を制御するので、仕事関数を高精度で広範囲に亘って制御することが可能となる。
【0016】
また、本発明によれば、CMOS型の半導体装置において、nMOS領域をWSi膜を含むメタルゲート電極を有するものとし、pMOS領域は、WSiN膜を含むメタルゲート電極を有するものとし、WSiN膜のN量を制御してその仕事関数を制御するので、広範囲で仕事関数を制御することができ、同一の材料系のメタルゲート電極をnMOS領域およびpMOS領域に用いた実用的なCMOS型の半導体装置を実現することができる。
【発明を実施するための最良の形態】
【0017】
以下、添付図面を参照して本発明の好ましい実施形態について説明する。
上述したようにWSi系材料はポリシリコンよりも低抵抗であり、仕事関数をシリコンのミッド・ギャップ付近に位置させることができるが、仕事関数を大きく変化させることが困難である。
【0018】
これに対して、WSi系材料にNを加えたWSiN系材料は、WSi系材料の特性を維持しつつ、仕事関数を広い範囲で変化させることが可能である。図1は、ゲート絶縁膜としてHigh−k材料であるHfSiON膜を用い、その上にW−Si−N三元系材料(Nが0のWSi系材料も含む)からなるゲート電極を形成した場合における、組成と仕事関数との関係を示す図である。この図に示すように、W−Si−N三元系材料(Nが0のWSi系材料も含む)は、仕事関数をシリコンのミッドギャップである4.58eVを挟んで4.37eVから4.93eVの範囲で変化させることができ、nMOS領域からpMOS領域までカバーすることが可能である。このため、本発明においては、MOS型の半導体装置のゲート電極として、W−Si−N三元系材料(Nが0のWSi系材料も含む)を用いる。図1から明らかなように、Nが増加するに従って仕事関数が増加する傾向にあることから、シリコンのミッドギャップよりも高い仕事関数が必要なpMOS領域にはWSiN系材料を用い、シリコンのミッドギャップよりも低い仕事関数が必要なnMOS領域にはWSi系材料を用いることが有効である。
【0019】
より具体的には、W−Si−N三元系材料をWxSiyNzで表した場合に、z=0(Nを含まない)でy/x=0.6(Si/W=0.6)のとき(点A)に仕事関数がシリコンのミッドギャップである4.58eVとなる。そして、仕事関数はSiの増加にともなって減少し、WxSiyNzのz=0でy/x=2.2のとき(点B)に4.45eVとなり、WxSiyNzのz=0でy/x=3.3のとき(点C)に4.37eVとなる。一方、これにNを添加して行くと仕事関数は上昇する傾向にあり、WxSiyNzのx=0.44、y=0.31、z=0.25のとき(点D)に4.81eVとなり、x=0.20、y=0.42、z=0.38のとき(点E)に4.77eVとなり、x=0.20、y=0.42、z=0.38のとき(点F)に4.90eVとなり、x=0.35、y=0.12、z=0.57のとき(点G)に4.93eVとなる。
【0020】
nMOS領域のゲート電極としては、仕事関数が4.0〜4.4eV程度の範囲のものが必要であることを考慮すると、図1からz=0であるWSiで、SiとWの組成比がSi/W≧2.0である範囲が好ましい。一方、pMOS領域のゲート電極としては、仕事関数が4.8〜5.0eV程度の範囲のものが必要であることを考慮すると、図1からWSiN三元系材料で、SiとWの組成比がSi/W≦0.78で、かつNの組成が25%以上である範囲が好ましい。
【0021】
次に、このような材料を用いて実際に半導体装置を製造する具体的な実施形態について説明する。
【0022】
<第1実施形態>
まず、本発明の第1実施形態について説明する。
図2〜9は、本発明の第1実施形態に係る方法を説明するための工程断面図である。まず、図2に示すように、シリコンからなる半導体基板10中に素子分離領域11およびnMOS領域形成部となるp型ウェル12およびpMOS領域形成部となるn型ウェル13を形成する。
【0023】
次に、図3に示すように、半導体基板10の主面上の全面に酸化シリコンまたは酸窒化シリコンからなる下地膜14を形成し、さらにその上に高誘電率膜であるHigh−k膜15を形成する。これら下地膜14とHigh−k膜15によりゲート絶縁膜16が構成される。High−k膜15としては、HfO2、HfSixOy等が好適である。High−k膜15は、従来ゲート絶縁膜として用いられていたSiO2等よりも比誘電率が高いため、SiO2容量換算膜厚(EOT)を小さくすることが可能である。ゲート絶縁膜16の上の全面には、WSi膜17を形成し、その上にTaNやWN等の金属窒化膜18を形成し、さらにその上に、バリア膜としてのTaSiN膜19を形成する。
【0024】
次に、図4に示すように、pMOS領域形成部をエッチングマスクとしてのフォトレジスト膜20で覆い、希フッ酸等を用いたウェットエッチングまたはRIEエッチングによりnMOS領域形成部に対応する部分の金属窒化膜18および拡散防止膜19を除去する。
【0025】
次に、図5に示すように、全面にW膜21を形成し、引き続き、図6に示すように、フォトリソグラフィ法を用いて、メタルゲート電極を形成するためのレジストパターン22を形成し、RIEなどの異方性エッチングにより、nMOS領域形成部ではWSi膜17とW膜21の積層膜からなるメタルゲート電極23を形成し、pMOS領域形成部では、WSi膜17と金属窒化膜18とTaSiN膜19とW膜21の4層構造からなるメタルゲート電極部位24を形成する。このときに、メタルゲート電極23およびメタルゲート電極部位24を保護する目的で、フォトレジストパターン22を形成する前に、シリコン窒化膜やシリコン酸化膜等からなる図示しないキャップ膜を形成することが好ましい。なお、W膜の代わりにポリシリコン膜を用いてもよい。
【0026】
次に、図7に示すように、メタルゲート電極23およびメタルゲート電極部位24の外部基板表面に露出したゲート絶縁膜16をエッチング除去し、nMOS領域形成部のエクステンション26およびpMOS領域形成部のエクステンション28を通常技術で形成する。具体的には、nMOS領域形成部のエクステンション形成時は、pMOS領域形成部をレジストマスクしてイオン注入し、pMOS領域形成部のエクステンション形成時は、nMOS領域形成部をレジストマスクしてイオン注入することにより、エクステンションを形成する。
【0027】
次に、図8に示すように、メタルゲート電極23およびメタルゲート電極部位24に絶縁膜からなるゲート側壁30を形成し、メタルゲート電極23およびメタルゲート電極部位24および側壁30をマスクにしてイオン注入を行うことにより、nMOS領域形成部のソース電極31およびドレイン電極32ならびにpMOS領域形成部のソース電極33およびドレイン電極34を形成する。ゲート側壁30の材料としては、シリコン窒化膜等が好適である。
【0028】
次に、図9に示すように、ソース・ドレイン形成の際のイオン注入後のゲート活性化(イオン注入した不純物を電気的に活性化する)のためのアニールを行う。このアニールは、pMOS領域形成部のゲート電極部位24において、金属窒化膜18からWSi膜17へNを固相拡散させる熱処理の役割も兼備している。この熱処理により、WSi膜17にNが拡散してきてWSiN膜35となり、金属窒化膜18とTaSiN膜19は相互拡散により一体化して金属窒化膜36となる。これにより、WSiN膜35、金属窒化膜36およびW膜21の3層が積層した構造のメタルゲート電極25が形成される。この際のNの拡散を制御してWSiN膜35のN濃度を制御することにより、上述したように仕事関数を制御することができ、閾値の制御が可能となる。このときのアニールの温度は、ゲート活性化の条件に左右されるが、Nの拡散の観点からは600〜1000℃程度が好ましい。また、アニールの時間は10〜600秒程度が好ましい。
【0029】
なお、ゲート活性化のためのアニールでNの拡散が十分でない場合には、別途N拡散のための熱処理を行ってもよい。また、N拡散のための熱処理は、このようなゲート活性化のためのアニールの際に行う場合に限らず、例えば、図5の状態で行うこともできる。
【0030】
その後、通常の技術を用いて層間絶縁膜および配線を形成し、nMOS領域形成部にnMOS領域37が形成され、pMOS領域形成部にpMOS領域38が形成されて、CMOS型FETが完成する。この場合に、先に図1を参照して説明したように、WSi膜17は組成を調整することにより仕事関数を4.4eV以下とすることができるのでnMOS領域37のゲート電極として適したものとなる。また、WSiN膜35は組成を調整することにより仕事関数を4.9eV付近とすることができるのでpMOS領域38のゲート電極として適したものとなる。Nの固相拡散により所望のN濃度のWSiN膜を成膜するためには、金属窒化膜18の組成や厚さを適切に調整することが重要である。メタルゲート電極の厚さは、一般的に、10〜50nmが好適な範囲であるから、この範囲内において所望のN濃度になるように、金属窒化膜18の組成および厚さを調整すればよい。
【0031】
<第2実施形態>
次に、本発明の第2実施形態について説明する。
図10〜16は、本発明の第2実施形態に係る方法を説明するための工程断面図である。まず、図10に示すように、第1実施形態と同様、シリコンからなる半導体基板40中に素子分離領域41およびnMOS領域形成部となるp型ウェル42およびpMOS領域形成部となるn型ウェル43を形成する。
【0032】
次に、図11に示すように、第1実施形態と同様、半導体基板40の主面上の全面に酸化シリコンまたは酸窒化シリコンからなる下地膜44を形成し、さらにその上に高誘電率膜であるHigh−k膜45を形成する。これら下地膜44とHigh−k膜45によりゲート絶縁膜46が構成される。ゲート絶縁膜46の上の全面には、WSi膜47を形成する。
【0033】
次に、図12に示すように、nMOS領域形成部をフォトレジストまたはSiO2からなるマスク49で覆い、イオン注入によりまたはプラズマ窒化処理によりpMOS領域形成部のWSi膜47にNを導入し、WSiN膜48とする。イオン注入の場合には、マスク49はフォトレジストで十分であるが、プラズマ窒化処理の場合にはフォトレジストでは耐性に問題があるためSiO2を用いることが好ましい。
【0034】
プラズマ窒化処理は、複数のスロットを有する平面アンテナ、特にRLSA(Radial
Line Slot Antenna;ラジアルラインスロットアンテナ)にて処理室内にマイクロ波を導入してNのプラズマを発生させるタイプのマイクロ波プラズマ処理装置を用いて行うことが好ましい。このような装置にてプラズマ窒化処理を行う際には、1×1010〜5×1012/cm3の高プラズマ密度で、かつ0.5〜2eVの低電子温度のプラズマによる処理が可能であるため、膜や下地にダメージを与えることなく、高効率で窒化処理を行うことができる。
【0035】
イオン注入の場合には、10nm以上の深い位置までNを注入することができるため、WSi膜47の膜厚は特に制限はないが、プラズマ窒化処理の場合には深い位置まで窒化することが困難であるため、WSi膜47の膜厚は10nm程度以下であることが好ましい。
【0036】
次に、図13に示すように、全面にW膜50を被覆する。これによりnMOS領域形成部ではWSi膜47上にW膜50が形成された状態、pMOS領域形成部ではWSiN膜48上にW膜50が形成された状態となる。なお、W膜の代わりにポリシリコン膜を用いてもよい。
【0037】
次に、図14に示すように、フォトリソグラフィ法を用いて、メタルゲート電極を形成するためのレジストパターン51を形成し、RIEなどの異方性エッチングにより、nMOS領域形成部ではWSi膜47およびW膜50からなるメタルゲート電極53を形成し、pMOS領域形成部では、WSiN膜48とW膜50の2層構造からなるメタルゲート電極55を形成する。このときに、第1実施形態と同様、フォトレジストパターン51を形成する前に、シリコン窒化膜やシリコン酸化膜等からなる図示しないキャップ膜を形成することが好ましい。
【0038】
次に、図15に示すように、メタルゲート電極53および55の外部基板表面に露出したゲート絶縁膜46を除去し、nMOS領域形成部のエクステンション56およびpMOS領域形成部のエクステンション58を通常技術で形成する。
【0039】
次に、図16に示すようにメタルゲート電極53および55に絶縁膜からなるゲート側壁60を形成し、メタルゲート電極53および55および側壁60をマスクにしてイオン注入を行うことにより、nMOS領域形成部のソース電極61およびドレイン電極62ならびにpMOS領域形成部のソース電極63およびドレイン電極64を形成する。そして、ソース・ドレイン形成の際のイオン注入後のゲート活性化のためのアニールを行う。このアニールにより、WSiN膜48のN濃度を膜中で均一にすることができる。なお、このような均一化熱処理は、WSi膜にNを導入した直後に行ってもよい。
【0040】
その後、通常の技術を用いて層間絶縁膜および配線を形成し、nMOS領域形成部にnMOS領域65が形成され、pMOS領域形成部にpMOS領域66が形成されて、CMOS型FETが完成する。
【0041】
この実施形態の場合には、イオン注入のドーズ量や窒化処理の際のN2ガスの流量を変化させてWSiN膜48のN濃度を制御することにより、pMOS領域のゲート電極の仕事関数を高精度で制御することができる。
【0042】
また、第1実施形態では、nMOS領域37のメタルゲート電極が2層の積層体であり、pMOS領域38のメタルゲート電極が4層積層体であるため、両者の厚さの違いが大きく、製造過程で段差が問題になることもあり得るが、本実施形態では、このような大きな段差が生じず、加工上のメリットが大きい。
【0043】
<第3実施形態>
次に、本発明の第3実施形態について説明する。
図17〜25は、本発明の第3実施形態に係る方法を説明するための工程断面図である。まず、図17に示すように、第1実施形態と同様、シリコンからなる半導体基板70中に素子分離領域71およびnMOS領域形成部となるp型ウェル72およびpMOS領域形成部となるn型ウェル73を形成する。
【0044】
次に、図18に示すように、第1実施形態と同様、半導体基板70の主面上の全面に酸化シリコンまたは酸窒化シリコンからなる下地膜74を形成し、さらにその上に高誘電率膜であるHigh−k膜75を形成する。これら下地膜74とHigh−k膜75によりゲート絶縁膜76が構成される。ゲート絶縁膜76の上の全面には、WSi膜77を形成し、さらにその上にポリシリコン膜78を形成する。
【0045】
次に、図19に示すように、nMOS領域形成部をエッチングマスクとしてのフォトレジスト膜79で覆い、希フッ酸等を用いたウェットエッチングまたはRIEエッチングによりpMOS領域形成部に対応する部分のポリシリコン膜78を除去する。
【0046】
次に、図20に示すように、nMOS領域形成部をフォトレジストまたはSiO2からなるマスク80で覆い、第2の実施形態と同様に、イオン注入によりまたはプラズマ窒化処理によりpMOS領域形成部のWSi膜77にNを導入し、WSiN膜81とする。イオン注入の場合には、マスク80はフォトレジストで十分であるが、プラズマ窒化処理の場合にはフォトレジストでは耐性に問題があるためSiO2を用いることが好ましい。可能であれば、上記ポリシリコン膜78をエッチングする工程で使用したフォトレジスト79をそのままマスク80として使用してもよい。本実施形態の場合もプラズマ窒化処理は、複数のスロットを有する平面アンテナ、特にRLSA(Radial Line Slot Antenna;ラジアルラインスロットアンテナ)にて処理室内にマイクロ波を導入してNのプラズマを発生させるタイプのマイクロ波プラズマ処理装置を用いて行うことが好ましい。
【0047】
次に、図21に示すように、熱処理を行ってポリシリコン膜78からWSi膜77へSiの固相拡散を生じさせて、よりSi濃度の高いWSi膜77aを形成する。その後、図22に示すように、全面にW膜82を被覆する。これによりnMOS領域形成部ではWSi膜77a上にW膜82が形成された状態、pMOS領域形成部ではWSiN膜81上にW膜82が形成された状態となる。なお、W膜の代わりにポリシリコン膜を用いてもよい。
【0048】
次に、図23に示すように、フォトリソグラフィ法を用いて、メタルゲート電極を形成するためのレジストパターン83を形成し、RIEなどの異方性エッチングにより、nMOS領域形成部ではWSi膜77aおよびW膜82からなるメタルゲート電極84を形成し、pMOS領域形成部では、WSiN膜81とW膜82の2層構造からなるメタルゲート電極85を形成する。このときに、第1実施形態と同様、フォトレジストパターン83を形成する前に、シリコン窒化膜やシリコン酸化膜等からなる図示しないキャップ膜を形成することが好ましい。
【0049】
次に、図24に示すように、メタルゲート電極84および85の外部基板表面に露出したゲート絶縁膜76を除去し、nMOS領域形成部のエクステンション86およびpMOS領域形成部のエクステンション88を通常技術で形成する。
【0050】
次に、図25に示すようにメタルゲート電極84および85に絶縁膜からなるゲート側壁90を形成し、メタルゲート電極84および85および側壁90をマスクにしてイオン注入を行うことにより、nMOS領域形成部のソース電極91およびドレイン電極92ならびにpMOS領域形成部のソース電極93およびドレイン電極94を形成する。そして、ソース・ドレイン形成の際のイオン注入後のゲート活性化のためのアニールを行う。このアニールにより、WSiN膜81のN濃度を膜中で均一にすることができる。なお、このような均一化熱処理は、WSi膜にNを導入した直後に行ってもよい。
【0051】
その後、通常の技術を用いて層間絶縁膜および配線を形成し、nMOS領域形成部にnMOS領域95が形成され、pMOS領域形成部にpMOS領域96が形成されて、CMOS型FETが完成する。
【0052】
本実施形態においては、nMOS領域95のゲート電極を構成するWSi膜のSi濃度を上昇させて仕事関数を制御することができる。具体的には、先に図1を参照して説明したように、仕事関数を低下させることができ、nMOS領域95においてより適した閾値に制御することができる。
【0053】
なお、ここでは、第2の実施形態の方法をベースに、WSi膜にポリシリコン膜を積層して、よりSi濃度の高いWSi膜を形成したが、このような手法は、上記第1の実施形態の方法に適用することも可能である。
【0054】
なお、本発明は上記実施形態に限定されず種々変形可能である。
例えば、上記実施形態では、本発明をCMOS型の半導体装置に適用したが、必ずしもこれに限らず、MOS型の半導体装置の仕事関数の制御に広く用いることができる。また、上記実施形態では、ゲート電極を先に形成した後に他の素子要素を形成する場合について説明したが、ダミーゲート電極を用いて他の素子要素を形成した後、ダミーゲートを除去し、その後にゲート電極を形成する、いわゆるダマシンゲート法等、ゲート電極を後で形成する手法を採用することもできる。
【図面の簡単な説明】
【0055】
【図1】本発明のゲート電極として適用されるW−Si−N三元系材料の組成と仕事関数との関係を示す組成図。
【図2】本発明の第1実施形態に係る方法を説明するための工程断面図。
【図3】本発明の第1実施形態に係る方法を説明するための工程断面図。
【図4】本発明の第1実施形態に係る方法を説明するための工程断面図。
【図5】本発明の第1実施形態に係る方法を説明するための工程断面図。
【図6】本発明の第1実施形態に係る方法を説明するための工程断面図。
【図7】本発明の第1実施形態に係る方法を説明するための工程断面図。
【図8】本発明の第1実施形態に係る方法を説明するための工程断面図。
【図9】本発明の第1実施形態に係る方法を説明するための工程断面図。
【図10】本発明の第2実施形態に係る方法を説明するための工程断面図。
【図11】本発明の第2実施形態に係る方法を説明するための工程断面図。
【図12】本発明の第2実施形態に係る方法を説明するための工程断面図。
【図13】本発明の第2実施形態に係る方法を説明するための工程断面図。
【図14】本発明の第2実施形態に係る方法を説明するための工程断面図。
【図15】本発明の第2実施形態に係る方法を説明するための工程断面図。
【図16】本発明の第2実施形態に係る方法を説明するための工程断面図。
【図17】本発明の第3実施形態に係る方法を説明するための工程断面図。
【図18】本発明の第3実施形態に係る方法を説明するための工程断面図。
【図19】本発明の第3実施形態に係る方法を説明するための工程断面図。
【図20】本発明の第3実施形態に係る方法を説明するための工程断面図。
【図21】本発明の第3実施形態に係る方法を説明するための工程断面図。
【図22】本発明の第3実施形態に係る方法を説明するための工程断面図。
【図23】本発明の第3実施形態に係る方法を説明するための工程断面図。
【図24】本発明の第3実施形態に係る方法を説明するための工程断面図。
【図25】本発明の第3実施形態に係る方法を説明するための工程断面図。
【符号の説明】
【0056】
10,40,70;半導体基板
11,41,71;素子分離領域
12,42,72;p型ウェル(nMOS領域形成部)
13,43,72;n型ウェル(pMOS領域形成部)
16,46,76;ゲート絶縁膜
17,47,77,77a;WSi膜
18;金属窒化膜
21,50,82;W膜
23,25,53,55,84,85;メタルゲート電極
24;メタルゲート電極部位
26,56,86;nMOS領域のエクステンション
28,58,88;pMOS領域のエクステンション
31,61,91;nMOS領域のソース電極
32,62,92;nMOS領域のドレイン電極
33,63,93;pMOS領域のソース電極
34,64,94;pMOS領域のドレイン電極
35,48,81;WSiN膜
37,65,95;nMOS領域
38,66,96;p型MOS領域
【技術分野】
【0001】
本発明は、メタルゲート電極を有するMOS型の半導体装置およびその製造方法に関する。
【背景技術】
【0002】
従来から、MOS型半導体装置においては、ゲート電極としてポリシリコン(Poly−Si)が用いられてきたが、素子のスケールダウンにともない、Poly−Siゲート電極における空乏化や、高誘電率(High−k)ゲート絶縁膜との組み合わせでは、フェルミレベルのピニングによる仕事関数の変調が問題となっており、メタルゲート電極への転換が求められている。
【0003】
メタルゲート電極をCMOSトランジスタに適用する場合、Poly−Siのようにイオンインプランテーションによりn,pの2種類の電極を形成することができないため、n型MOS領域とp型MOS領域では、それぞれトランジスタの閾値を設定するために異なる仕事関数のメタル材料が必要とされており、したがって、n,p各領域でそれぞれ必要とされるメタルゲートを造り分ける必要がある。このように各領域に対してメタルゲートを造り分ける際にはエッチングプロセスによるゲート絶縁膜へのダメージを最小限にする必要がある。また、ゲート絶縁膜形成を各領域で個別に行う場合も、工程数やマスクの増加となるため、製造コスト上望ましくない。高精度な加工が求められるゲート加工ではn型MOS領域、p型MOS領域ともに同一の材料系でかつ仕事関数を制御できるメタルゲートがより好ましい。
【0004】
このようなメタルゲート電極としては、ポリシリコンよりも低抵抗で、仕事関数をシリコンのミッド・ギャップ付近に位置させることができるWSi系材料が検討されている。例えば特許文献1には、WSiにバリア層としてWSiNを積層させた二層または三層構造のメタルゲート電極が開示されている。
【特許文献1】特開2000−91579号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかしながら、WSi系のゲート電極は、優れた特性は有するものの、n型MOS領域からp型MOS領域に亘る広い範囲で仕事関数を制御することが困難であり、CMOSトランジスタの両導電型領域のゲート電極をカバーすることはできていない。
【0006】
本発明はかかる事情に鑑みてなされたものであって、メタルゲート電極の仕事関数を広範囲に亘って制御することができる、メタルゲート電極を用いたMOS型の半導体装置およびその製造方法を提供することを目的とする。また、同一の材料のメタルゲート電極をn型MOS領域およびp型MOS領域に用いて高精度で仕事関数を制御することができるCMOS型の半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0007】
上記課題を解決するため、本発明の第1の観点では、半導体基板と、前記半導体基板の主面に絶縁膜を介して形成されたメタルゲート電極と、前記主面に前記メタルゲート電極を挟んでそれぞれ形成されたソース電極およびドレイン電極とを有するMOS型の半導体装置であって、前記メタルゲート電極は、W−Si−N三元系材料(Nを含有しない場合も含む)からなる膜を含み、N含有量および/またはSi含有量を制御することにより仕事関数を制御することを特徴とする半導体装置を提供する。
【0008】
上記第1の観点において、前記MOS型の半導体装置がpMOS型の場合に、前記W−Si−N三元系材料は、SiとWの組成比がSi/W≦0.78で、かつNの組成が25%以上であることが好ましい。また、前記MOS型の半導体装置がnMOS型である場合に、前記W−Si−N三元系材料はNを含まず、SiとWの組成比がSi/W≧2.0であることが好ましい。
【0009】
本発明の第2の観点では、半導体基板の主面に形成されたnMOS領域およびpMOS領域を含むCMOS型の半導体装置であって、前記nMOS領域は、WSi膜を含むメタルゲート電極を有し、前記pMOS領域は、WSiN膜を含むメタルゲート電極を有し、前記WSiN膜のN量を制御してその仕事関数を制御し、前記pMOS領域におけるゲート電極の閾値を制御することを特徴とする半導体装置を提供する。
【0010】
上記第2の観点において、前記WSiN膜は、WSi膜と金属窒化膜との積層体を形成した後、前記金属窒化膜から前記WSi膜へNを固相拡散させることにより形成されたものとすることができ、また、WSi膜にイオン注入またはプラズマ窒化処理によりNを導入して形成されたものとすることができる。また、前記WSi膜のSi量を制御してその仕事関数を制御し、前記nMOS領域におけるゲート電極の閾値を制御するようにすることもできる。
【0011】
本発明の第3の観点では、半導体基板の主面に絶縁膜を介してメタルゲート電極を形成する工程と、前記主面に前記メタルゲート電極を挟んでそれぞれソース電極およびドレイン電極を形成する工程とを有するMOS型の半導体装置を製造する方法あって、前記ゲート電極を形成する工程は、WSi膜を形成する工程と、そのWSi膜にNを導入することによりWSiN膜とする工程とを有し、その際のN濃度を制御することによりWSiN膜の仕事関数を制御することを特徴とする半導体装置の製造方法を提供する。
【0012】
上記第3の観点において、前記WSi膜にNを導入する工程は、前記WSi膜に金属窒化膜を積層し、熱処理することにより、該金属窒化膜から前記WSi膜にNを固相拡散させてもよいし、前記WSi膜にイオン注入によりNを導入してもよいし、前記WSi膜をプラズマ窒化処理することによりNを導入してもよい。この場合に、前記プラズマ窒化処理は、平面アンテナにて処理室内にマイクロ波を導入してNのプラズマを発生させるマイクロ波プラズマ処理装置を用いて行われることが好ましい。
【0013】
本発明の第4の観点では、半導体基板中に素子分離領域を介してnMOS領域形成部とpMOS領域形成部とを形成する工程と、半導体基板の主面のnMOS領域形成部およびpMOS領域形成部にそれぞれ絶縁膜を介してメタルゲート電極を形成する工程と、前記主面に前記メタルゲート電極を挟んでそれぞれソース電極およびドレイン電極を形成する工程とを有し、nMOS領域形成部とpMOS領域とを含むCMOS型の半導体装置を製造する方法あって、半導体基板の主面のnMOS領域形成部およびpMOS領域形成部にそれぞれ絶縁膜を介してメタルゲート電極を形成する工程は、全面にWSi膜を形成する工程と、該WSi膜のpMOS領域形成部に対応する部分のみにNを導入する工程と、前記nMOS領域形成部にWSi膜を含むゲート電極を形成する工程と、前記pMOS領域形成部にWSiN膜を含むゲート電極を形成する工程とを含むことを特徴とする半導体装置の製造方法を提供する。
【0014】
上記第4の観点において、前記WSiN膜を形成する際のN濃度を制御することによりWSiN膜の仕事関数を制御するようにすることが好ましい。また、前記WSi膜のpMOS領域形成部に対応する部分のみにNを導入する工程は、前記WSi膜に金属窒化膜を積層し、熱処理することにより、該金属窒化膜から前記WSi膜にNを固相拡散させてもよいし、前記WSi膜にイオン注入によりNを導入してもよいし、前記WSi膜をプラズマ窒化処理することによりNを導入してもよい。この場合に、前記プラズマ窒化処理は、平面アンテナにて処理室内にマイクロ波を導入してNのプラズマを発生させるマイクロ波プラズマ処理装置を用いて行われることが好ましい。さらに、前記半導体基板の主面のnMOS領域形成部およびpMOS領域形成部にそれぞれ絶縁膜を介してメタルゲート電極を形成する工程は、前記nMOS領域において前記WSi膜にSiを導入する工程をさらに有するようにすることができる。この場合に、前記nMOS領域において前記WSi膜にSiを導入する工程は、前記WSi膜にポリシリコン膜を積層し、熱処理することにより、ポリシリコン膜から前記WSi膜にSiを固相拡散させることにより行うことができる。
【発明の効果】
【0015】
本発明によれば、メタルゲート電極は、W−Si−N三元系材料(Nを含有しない場合も含む)からなる膜を含み、N含有量および/またはSi含有量を制御することにより仕事関数を制御するので、仕事関数を高精度で広範囲に亘って制御することが可能となる。
【0016】
また、本発明によれば、CMOS型の半導体装置において、nMOS領域をWSi膜を含むメタルゲート電極を有するものとし、pMOS領域は、WSiN膜を含むメタルゲート電極を有するものとし、WSiN膜のN量を制御してその仕事関数を制御するので、広範囲で仕事関数を制御することができ、同一の材料系のメタルゲート電極をnMOS領域およびpMOS領域に用いた実用的なCMOS型の半導体装置を実現することができる。
【発明を実施するための最良の形態】
【0017】
以下、添付図面を参照して本発明の好ましい実施形態について説明する。
上述したようにWSi系材料はポリシリコンよりも低抵抗であり、仕事関数をシリコンのミッド・ギャップ付近に位置させることができるが、仕事関数を大きく変化させることが困難である。
【0018】
これに対して、WSi系材料にNを加えたWSiN系材料は、WSi系材料の特性を維持しつつ、仕事関数を広い範囲で変化させることが可能である。図1は、ゲート絶縁膜としてHigh−k材料であるHfSiON膜を用い、その上にW−Si−N三元系材料(Nが0のWSi系材料も含む)からなるゲート電極を形成した場合における、組成と仕事関数との関係を示す図である。この図に示すように、W−Si−N三元系材料(Nが0のWSi系材料も含む)は、仕事関数をシリコンのミッドギャップである4.58eVを挟んで4.37eVから4.93eVの範囲で変化させることができ、nMOS領域からpMOS領域までカバーすることが可能である。このため、本発明においては、MOS型の半導体装置のゲート電極として、W−Si−N三元系材料(Nが0のWSi系材料も含む)を用いる。図1から明らかなように、Nが増加するに従って仕事関数が増加する傾向にあることから、シリコンのミッドギャップよりも高い仕事関数が必要なpMOS領域にはWSiN系材料を用い、シリコンのミッドギャップよりも低い仕事関数が必要なnMOS領域にはWSi系材料を用いることが有効である。
【0019】
より具体的には、W−Si−N三元系材料をWxSiyNzで表した場合に、z=0(Nを含まない)でy/x=0.6(Si/W=0.6)のとき(点A)に仕事関数がシリコンのミッドギャップである4.58eVとなる。そして、仕事関数はSiの増加にともなって減少し、WxSiyNzのz=0でy/x=2.2のとき(点B)に4.45eVとなり、WxSiyNzのz=0でy/x=3.3のとき(点C)に4.37eVとなる。一方、これにNを添加して行くと仕事関数は上昇する傾向にあり、WxSiyNzのx=0.44、y=0.31、z=0.25のとき(点D)に4.81eVとなり、x=0.20、y=0.42、z=0.38のとき(点E)に4.77eVとなり、x=0.20、y=0.42、z=0.38のとき(点F)に4.90eVとなり、x=0.35、y=0.12、z=0.57のとき(点G)に4.93eVとなる。
【0020】
nMOS領域のゲート電極としては、仕事関数が4.0〜4.4eV程度の範囲のものが必要であることを考慮すると、図1からz=0であるWSiで、SiとWの組成比がSi/W≧2.0である範囲が好ましい。一方、pMOS領域のゲート電極としては、仕事関数が4.8〜5.0eV程度の範囲のものが必要であることを考慮すると、図1からWSiN三元系材料で、SiとWの組成比がSi/W≦0.78で、かつNの組成が25%以上である範囲が好ましい。
【0021】
次に、このような材料を用いて実際に半導体装置を製造する具体的な実施形態について説明する。
【0022】
<第1実施形態>
まず、本発明の第1実施形態について説明する。
図2〜9は、本発明の第1実施形態に係る方法を説明するための工程断面図である。まず、図2に示すように、シリコンからなる半導体基板10中に素子分離領域11およびnMOS領域形成部となるp型ウェル12およびpMOS領域形成部となるn型ウェル13を形成する。
【0023】
次に、図3に示すように、半導体基板10の主面上の全面に酸化シリコンまたは酸窒化シリコンからなる下地膜14を形成し、さらにその上に高誘電率膜であるHigh−k膜15を形成する。これら下地膜14とHigh−k膜15によりゲート絶縁膜16が構成される。High−k膜15としては、HfO2、HfSixOy等が好適である。High−k膜15は、従来ゲート絶縁膜として用いられていたSiO2等よりも比誘電率が高いため、SiO2容量換算膜厚(EOT)を小さくすることが可能である。ゲート絶縁膜16の上の全面には、WSi膜17を形成し、その上にTaNやWN等の金属窒化膜18を形成し、さらにその上に、バリア膜としてのTaSiN膜19を形成する。
【0024】
次に、図4に示すように、pMOS領域形成部をエッチングマスクとしてのフォトレジスト膜20で覆い、希フッ酸等を用いたウェットエッチングまたはRIEエッチングによりnMOS領域形成部に対応する部分の金属窒化膜18および拡散防止膜19を除去する。
【0025】
次に、図5に示すように、全面にW膜21を形成し、引き続き、図6に示すように、フォトリソグラフィ法を用いて、メタルゲート電極を形成するためのレジストパターン22を形成し、RIEなどの異方性エッチングにより、nMOS領域形成部ではWSi膜17とW膜21の積層膜からなるメタルゲート電極23を形成し、pMOS領域形成部では、WSi膜17と金属窒化膜18とTaSiN膜19とW膜21の4層構造からなるメタルゲート電極部位24を形成する。このときに、メタルゲート電極23およびメタルゲート電極部位24を保護する目的で、フォトレジストパターン22を形成する前に、シリコン窒化膜やシリコン酸化膜等からなる図示しないキャップ膜を形成することが好ましい。なお、W膜の代わりにポリシリコン膜を用いてもよい。
【0026】
次に、図7に示すように、メタルゲート電極23およびメタルゲート電極部位24の外部基板表面に露出したゲート絶縁膜16をエッチング除去し、nMOS領域形成部のエクステンション26およびpMOS領域形成部のエクステンション28を通常技術で形成する。具体的には、nMOS領域形成部のエクステンション形成時は、pMOS領域形成部をレジストマスクしてイオン注入し、pMOS領域形成部のエクステンション形成時は、nMOS領域形成部をレジストマスクしてイオン注入することにより、エクステンションを形成する。
【0027】
次に、図8に示すように、メタルゲート電極23およびメタルゲート電極部位24に絶縁膜からなるゲート側壁30を形成し、メタルゲート電極23およびメタルゲート電極部位24および側壁30をマスクにしてイオン注入を行うことにより、nMOS領域形成部のソース電極31およびドレイン電極32ならびにpMOS領域形成部のソース電極33およびドレイン電極34を形成する。ゲート側壁30の材料としては、シリコン窒化膜等が好適である。
【0028】
次に、図9に示すように、ソース・ドレイン形成の際のイオン注入後のゲート活性化(イオン注入した不純物を電気的に活性化する)のためのアニールを行う。このアニールは、pMOS領域形成部のゲート電極部位24において、金属窒化膜18からWSi膜17へNを固相拡散させる熱処理の役割も兼備している。この熱処理により、WSi膜17にNが拡散してきてWSiN膜35となり、金属窒化膜18とTaSiN膜19は相互拡散により一体化して金属窒化膜36となる。これにより、WSiN膜35、金属窒化膜36およびW膜21の3層が積層した構造のメタルゲート電極25が形成される。この際のNの拡散を制御してWSiN膜35のN濃度を制御することにより、上述したように仕事関数を制御することができ、閾値の制御が可能となる。このときのアニールの温度は、ゲート活性化の条件に左右されるが、Nの拡散の観点からは600〜1000℃程度が好ましい。また、アニールの時間は10〜600秒程度が好ましい。
【0029】
なお、ゲート活性化のためのアニールでNの拡散が十分でない場合には、別途N拡散のための熱処理を行ってもよい。また、N拡散のための熱処理は、このようなゲート活性化のためのアニールの際に行う場合に限らず、例えば、図5の状態で行うこともできる。
【0030】
その後、通常の技術を用いて層間絶縁膜および配線を形成し、nMOS領域形成部にnMOS領域37が形成され、pMOS領域形成部にpMOS領域38が形成されて、CMOS型FETが完成する。この場合に、先に図1を参照して説明したように、WSi膜17は組成を調整することにより仕事関数を4.4eV以下とすることができるのでnMOS領域37のゲート電極として適したものとなる。また、WSiN膜35は組成を調整することにより仕事関数を4.9eV付近とすることができるのでpMOS領域38のゲート電極として適したものとなる。Nの固相拡散により所望のN濃度のWSiN膜を成膜するためには、金属窒化膜18の組成や厚さを適切に調整することが重要である。メタルゲート電極の厚さは、一般的に、10〜50nmが好適な範囲であるから、この範囲内において所望のN濃度になるように、金属窒化膜18の組成および厚さを調整すればよい。
【0031】
<第2実施形態>
次に、本発明の第2実施形態について説明する。
図10〜16は、本発明の第2実施形態に係る方法を説明するための工程断面図である。まず、図10に示すように、第1実施形態と同様、シリコンからなる半導体基板40中に素子分離領域41およびnMOS領域形成部となるp型ウェル42およびpMOS領域形成部となるn型ウェル43を形成する。
【0032】
次に、図11に示すように、第1実施形態と同様、半導体基板40の主面上の全面に酸化シリコンまたは酸窒化シリコンからなる下地膜44を形成し、さらにその上に高誘電率膜であるHigh−k膜45を形成する。これら下地膜44とHigh−k膜45によりゲート絶縁膜46が構成される。ゲート絶縁膜46の上の全面には、WSi膜47を形成する。
【0033】
次に、図12に示すように、nMOS領域形成部をフォトレジストまたはSiO2からなるマスク49で覆い、イオン注入によりまたはプラズマ窒化処理によりpMOS領域形成部のWSi膜47にNを導入し、WSiN膜48とする。イオン注入の場合には、マスク49はフォトレジストで十分であるが、プラズマ窒化処理の場合にはフォトレジストでは耐性に問題があるためSiO2を用いることが好ましい。
【0034】
プラズマ窒化処理は、複数のスロットを有する平面アンテナ、特にRLSA(Radial
Line Slot Antenna;ラジアルラインスロットアンテナ)にて処理室内にマイクロ波を導入してNのプラズマを発生させるタイプのマイクロ波プラズマ処理装置を用いて行うことが好ましい。このような装置にてプラズマ窒化処理を行う際には、1×1010〜5×1012/cm3の高プラズマ密度で、かつ0.5〜2eVの低電子温度のプラズマによる処理が可能であるため、膜や下地にダメージを与えることなく、高効率で窒化処理を行うことができる。
【0035】
イオン注入の場合には、10nm以上の深い位置までNを注入することができるため、WSi膜47の膜厚は特に制限はないが、プラズマ窒化処理の場合には深い位置まで窒化することが困難であるため、WSi膜47の膜厚は10nm程度以下であることが好ましい。
【0036】
次に、図13に示すように、全面にW膜50を被覆する。これによりnMOS領域形成部ではWSi膜47上にW膜50が形成された状態、pMOS領域形成部ではWSiN膜48上にW膜50が形成された状態となる。なお、W膜の代わりにポリシリコン膜を用いてもよい。
【0037】
次に、図14に示すように、フォトリソグラフィ法を用いて、メタルゲート電極を形成するためのレジストパターン51を形成し、RIEなどの異方性エッチングにより、nMOS領域形成部ではWSi膜47およびW膜50からなるメタルゲート電極53を形成し、pMOS領域形成部では、WSiN膜48とW膜50の2層構造からなるメタルゲート電極55を形成する。このときに、第1実施形態と同様、フォトレジストパターン51を形成する前に、シリコン窒化膜やシリコン酸化膜等からなる図示しないキャップ膜を形成することが好ましい。
【0038】
次に、図15に示すように、メタルゲート電極53および55の外部基板表面に露出したゲート絶縁膜46を除去し、nMOS領域形成部のエクステンション56およびpMOS領域形成部のエクステンション58を通常技術で形成する。
【0039】
次に、図16に示すようにメタルゲート電極53および55に絶縁膜からなるゲート側壁60を形成し、メタルゲート電極53および55および側壁60をマスクにしてイオン注入を行うことにより、nMOS領域形成部のソース電極61およびドレイン電極62ならびにpMOS領域形成部のソース電極63およびドレイン電極64を形成する。そして、ソース・ドレイン形成の際のイオン注入後のゲート活性化のためのアニールを行う。このアニールにより、WSiN膜48のN濃度を膜中で均一にすることができる。なお、このような均一化熱処理は、WSi膜にNを導入した直後に行ってもよい。
【0040】
その後、通常の技術を用いて層間絶縁膜および配線を形成し、nMOS領域形成部にnMOS領域65が形成され、pMOS領域形成部にpMOS領域66が形成されて、CMOS型FETが完成する。
【0041】
この実施形態の場合には、イオン注入のドーズ量や窒化処理の際のN2ガスの流量を変化させてWSiN膜48のN濃度を制御することにより、pMOS領域のゲート電極の仕事関数を高精度で制御することができる。
【0042】
また、第1実施形態では、nMOS領域37のメタルゲート電極が2層の積層体であり、pMOS領域38のメタルゲート電極が4層積層体であるため、両者の厚さの違いが大きく、製造過程で段差が問題になることもあり得るが、本実施形態では、このような大きな段差が生じず、加工上のメリットが大きい。
【0043】
<第3実施形態>
次に、本発明の第3実施形態について説明する。
図17〜25は、本発明の第3実施形態に係る方法を説明するための工程断面図である。まず、図17に示すように、第1実施形態と同様、シリコンからなる半導体基板70中に素子分離領域71およびnMOS領域形成部となるp型ウェル72およびpMOS領域形成部となるn型ウェル73を形成する。
【0044】
次に、図18に示すように、第1実施形態と同様、半導体基板70の主面上の全面に酸化シリコンまたは酸窒化シリコンからなる下地膜74を形成し、さらにその上に高誘電率膜であるHigh−k膜75を形成する。これら下地膜74とHigh−k膜75によりゲート絶縁膜76が構成される。ゲート絶縁膜76の上の全面には、WSi膜77を形成し、さらにその上にポリシリコン膜78を形成する。
【0045】
次に、図19に示すように、nMOS領域形成部をエッチングマスクとしてのフォトレジスト膜79で覆い、希フッ酸等を用いたウェットエッチングまたはRIEエッチングによりpMOS領域形成部に対応する部分のポリシリコン膜78を除去する。
【0046】
次に、図20に示すように、nMOS領域形成部をフォトレジストまたはSiO2からなるマスク80で覆い、第2の実施形態と同様に、イオン注入によりまたはプラズマ窒化処理によりpMOS領域形成部のWSi膜77にNを導入し、WSiN膜81とする。イオン注入の場合には、マスク80はフォトレジストで十分であるが、プラズマ窒化処理の場合にはフォトレジストでは耐性に問題があるためSiO2を用いることが好ましい。可能であれば、上記ポリシリコン膜78をエッチングする工程で使用したフォトレジスト79をそのままマスク80として使用してもよい。本実施形態の場合もプラズマ窒化処理は、複数のスロットを有する平面アンテナ、特にRLSA(Radial Line Slot Antenna;ラジアルラインスロットアンテナ)にて処理室内にマイクロ波を導入してNのプラズマを発生させるタイプのマイクロ波プラズマ処理装置を用いて行うことが好ましい。
【0047】
次に、図21に示すように、熱処理を行ってポリシリコン膜78からWSi膜77へSiの固相拡散を生じさせて、よりSi濃度の高いWSi膜77aを形成する。その後、図22に示すように、全面にW膜82を被覆する。これによりnMOS領域形成部ではWSi膜77a上にW膜82が形成された状態、pMOS領域形成部ではWSiN膜81上にW膜82が形成された状態となる。なお、W膜の代わりにポリシリコン膜を用いてもよい。
【0048】
次に、図23に示すように、フォトリソグラフィ法を用いて、メタルゲート電極を形成するためのレジストパターン83を形成し、RIEなどの異方性エッチングにより、nMOS領域形成部ではWSi膜77aおよびW膜82からなるメタルゲート電極84を形成し、pMOS領域形成部では、WSiN膜81とW膜82の2層構造からなるメタルゲート電極85を形成する。このときに、第1実施形態と同様、フォトレジストパターン83を形成する前に、シリコン窒化膜やシリコン酸化膜等からなる図示しないキャップ膜を形成することが好ましい。
【0049】
次に、図24に示すように、メタルゲート電極84および85の外部基板表面に露出したゲート絶縁膜76を除去し、nMOS領域形成部のエクステンション86およびpMOS領域形成部のエクステンション88を通常技術で形成する。
【0050】
次に、図25に示すようにメタルゲート電極84および85に絶縁膜からなるゲート側壁90を形成し、メタルゲート電極84および85および側壁90をマスクにしてイオン注入を行うことにより、nMOS領域形成部のソース電極91およびドレイン電極92ならびにpMOS領域形成部のソース電極93およびドレイン電極94を形成する。そして、ソース・ドレイン形成の際のイオン注入後のゲート活性化のためのアニールを行う。このアニールにより、WSiN膜81のN濃度を膜中で均一にすることができる。なお、このような均一化熱処理は、WSi膜にNを導入した直後に行ってもよい。
【0051】
その後、通常の技術を用いて層間絶縁膜および配線を形成し、nMOS領域形成部にnMOS領域95が形成され、pMOS領域形成部にpMOS領域96が形成されて、CMOS型FETが完成する。
【0052】
本実施形態においては、nMOS領域95のゲート電極を構成するWSi膜のSi濃度を上昇させて仕事関数を制御することができる。具体的には、先に図1を参照して説明したように、仕事関数を低下させることができ、nMOS領域95においてより適した閾値に制御することができる。
【0053】
なお、ここでは、第2の実施形態の方法をベースに、WSi膜にポリシリコン膜を積層して、よりSi濃度の高いWSi膜を形成したが、このような手法は、上記第1の実施形態の方法に適用することも可能である。
【0054】
なお、本発明は上記実施形態に限定されず種々変形可能である。
例えば、上記実施形態では、本発明をCMOS型の半導体装置に適用したが、必ずしもこれに限らず、MOS型の半導体装置の仕事関数の制御に広く用いることができる。また、上記実施形態では、ゲート電極を先に形成した後に他の素子要素を形成する場合について説明したが、ダミーゲート電極を用いて他の素子要素を形成した後、ダミーゲートを除去し、その後にゲート電極を形成する、いわゆるダマシンゲート法等、ゲート電極を後で形成する手法を採用することもできる。
【図面の簡単な説明】
【0055】
【図1】本発明のゲート電極として適用されるW−Si−N三元系材料の組成と仕事関数との関係を示す組成図。
【図2】本発明の第1実施形態に係る方法を説明するための工程断面図。
【図3】本発明の第1実施形態に係る方法を説明するための工程断面図。
【図4】本発明の第1実施形態に係る方法を説明するための工程断面図。
【図5】本発明の第1実施形態に係る方法を説明するための工程断面図。
【図6】本発明の第1実施形態に係る方法を説明するための工程断面図。
【図7】本発明の第1実施形態に係る方法を説明するための工程断面図。
【図8】本発明の第1実施形態に係る方法を説明するための工程断面図。
【図9】本発明の第1実施形態に係る方法を説明するための工程断面図。
【図10】本発明の第2実施形態に係る方法を説明するための工程断面図。
【図11】本発明の第2実施形態に係る方法を説明するための工程断面図。
【図12】本発明の第2実施形態に係る方法を説明するための工程断面図。
【図13】本発明の第2実施形態に係る方法を説明するための工程断面図。
【図14】本発明の第2実施形態に係る方法を説明するための工程断面図。
【図15】本発明の第2実施形態に係る方法を説明するための工程断面図。
【図16】本発明の第2実施形態に係る方法を説明するための工程断面図。
【図17】本発明の第3実施形態に係る方法を説明するための工程断面図。
【図18】本発明の第3実施形態に係る方法を説明するための工程断面図。
【図19】本発明の第3実施形態に係る方法を説明するための工程断面図。
【図20】本発明の第3実施形態に係る方法を説明するための工程断面図。
【図21】本発明の第3実施形態に係る方法を説明するための工程断面図。
【図22】本発明の第3実施形態に係る方法を説明するための工程断面図。
【図23】本発明の第3実施形態に係る方法を説明するための工程断面図。
【図24】本発明の第3実施形態に係る方法を説明するための工程断面図。
【図25】本発明の第3実施形態に係る方法を説明するための工程断面図。
【符号の説明】
【0056】
10,40,70;半導体基板
11,41,71;素子分離領域
12,42,72;p型ウェル(nMOS領域形成部)
13,43,72;n型ウェル(pMOS領域形成部)
16,46,76;ゲート絶縁膜
17,47,77,77a;WSi膜
18;金属窒化膜
21,50,82;W膜
23,25,53,55,84,85;メタルゲート電極
24;メタルゲート電極部位
26,56,86;nMOS領域のエクステンション
28,58,88;pMOS領域のエクステンション
31,61,91;nMOS領域のソース電極
32,62,92;nMOS領域のドレイン電極
33,63,93;pMOS領域のソース電極
34,64,94;pMOS領域のドレイン電極
35,48,81;WSiN膜
37,65,95;nMOS領域
38,66,96;p型MOS領域
【特許請求の範囲】
【請求項1】
半導体基板と、前記半導体基板の主面に絶縁膜を介して形成されたメタルゲート電極と、前記主面に前記メタルゲート電極を挟んでそれぞれ形成されたソース電極およびドレイン電極とを有するMOS型の半導体装置であって、
前記メタルゲート電極は、W−Si−N三元系材料(Nを含有しない場合も含む)からなる膜を含み、N含有量および/またはSi含有量を制御することにより仕事関数を制御することを特徴とする半導体装置。
【請求項2】
前記MOS型の半導体装置はpMOS型であり、前記W−Si−N三元系材料は、SiとWの組成比がSi/W≦0.78で、かつNの組成が25%以上であることを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記MOS型の半導体装置はnMOS型であり、前記W−Si−N三元系材料はNを含まず、SiとWの組成比がSi/W≧2.0であることを特徴とする請求項1に記載の半導体装置。
【請求項4】
半導体基板の主面に形成されたnMOS領域およびpMOS領域を含むCMOS型の半導体装置であって、
前記nMOS領域は、WSi膜を含むメタルゲート電極を有し、
前記pMOS領域は、WSiN膜を含むメタルゲート電極を有し、
前記WSiN膜のN量を制御してその仕事関数を制御し、前記pMOS領域におけるゲート電極の閾値を制御することを特徴とする半導体装置。
【請求項5】
前記WSiN膜は、WSi膜と金属窒化膜との積層体を形成した後、前記金属窒化膜から前記WSi膜へNを固相拡散させることにより形成されたものであることを特徴とする請求項4に記載の半導体装置。
【請求項6】
前記WSiN膜は、WSi膜にイオン注入またはプラズマ窒化処理によりNを導入して形成されたものであることを特徴とする請求項4に記載の半導体装置。
【請求項7】
前記WSi膜のSi量を制御してその仕事関数を制御し、前記nMOS領域におけるゲート電極の閾値を制御することを特徴とする請求項4から請求項6のいずれか1項に記載の半導体装置。
【請求項8】
半導体基板の主面に絶縁膜を介してメタルゲート電極を形成する工程と、前記主面に前記メタルゲート電極を挟んでそれぞれソース電極およびドレイン電極を形成する工程とを有するMOS型の半導体装置を製造する方法あって、
前記ゲート電極を形成する工程は、WSi膜を形成する工程と、そのWSi膜にNを導入することによりWSiN膜とする工程とを有し、その際のN濃度を制御することによりWSiN膜の仕事関数を制御することを特徴とする半導体装置の製造方法。
【請求項9】
前記WSi膜にNを導入する工程は、前記WSi膜に金属窒化膜を積層し、熱処理することにより、該金属窒化膜から前記WSi膜にNを固相拡散させることを特徴とする請求項8に記載の半導体装置の製造方法。
【請求項10】
前記WSi膜にNを導入する工程は、前記WSi膜にイオン注入によりNを導入することを特徴とする請求項8に記載の半導体装置の製造方法。
【請求項11】
前記WSi膜にNを導入する工程は、前記WSi膜をプラズマ窒化処理することによりNを導入することを特徴とする請求項8に記載の半導体装置の製造方法。
【請求項12】
前記プラズマ窒化処理は、平面アンテナにて処理室内にマイクロ波を導入してNのプラズマを発生させるマイクロ波プラズマ処理装置を用いて行われることを特徴とする請求項11に記載の半導体装置の製造方法。
【請求項13】
半導体基板中に素子分離領域を介してnMOS領域形成部とpMOS領域形成部とを形成する工程と、半導体基板の主面のnMOS領域形成部およびpMOS領域形成部にそれぞれ絶縁膜を介してメタルゲート電極を形成する工程と、前記主面に前記メタルゲート電極を挟んでそれぞれソース電極およびドレイン電極を形成する工程とを有し、nMOS領域形成部とpMOS領域とを含むCMOS型の半導体装置を製造する方法あって、
半導体基板の主面のnMOS領域形成部およびpMOS領域形成部にそれぞれ絶縁膜を介してメタルゲート電極を形成する工程は、全面にWSi膜を形成する工程と、該WSi膜のpMOS領域形成部に対応する部分のみにNを導入する工程と、前記nMOS領域形成部にWSi膜を含むゲート電極を形成する工程と、前記pMOS領域形成部にWSiN膜を含むゲート電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項14】
前記WSiN膜を形成する際のN濃度を制御することによりWSiN膜の仕事関数を制御することを特徴とする請求項13に記載の半導体装置の製造方法。
【請求項15】
前記WSi膜のpMOS領域形成部に対応する部分のみにNを導入する工程は、前記WSi膜に金属窒化膜を積層し、熱処理することにより、該金属窒化膜から前記WSi膜にNを固相拡散させることを特徴とする請求項13または請求項14に記載の半導体装置の製造方法。
【請求項16】
前記WSi膜のpMOS領域形成部に対応する部分のみにNを導入する工程は、前記WSi膜にイオン注入によりNを導入することを特徴とする請求項13または請求項14に記載の半導体装置の製造方法。
【請求項17】
前記WSi膜のpMOS領域形成部に対応する部分のみにNを導入する工程は、前記WSi膜をプラズマ窒化処理することによりNを導入することを特徴とする請求項13または請求項14に記載の半導体装置の製造方法。
【請求項18】
前記プラズマ窒化処理は、平面アンテナにて処理室内にマイクロ波を導入してNのプラズマを発生させるマイクロ波プラズマ処理装置を用いて行われることを特徴とする請求項17に記載の半導体装置の製造方法。
【請求項19】
前記半導体基板の主面のnMOS領域形成部およびpMOS領域形成部にそれぞれ絶縁膜を介してメタルゲート電極を形成する工程は、前記nMOS領域において前記WSi膜にSiを導入する工程をさらに有することを特徴とする請求項13から請求項18のいずれか1項に記載の半導体装置の製造方法。
【請求項20】
前記nMOS領域において前記WSi膜にSiを導入する工程は、前記WSi膜にポリシリコン膜を積層し、熱処理することにより、ポリシリコン膜から前記WSi膜にSiを固相拡散させることを特徴とする請求項19に記載の半導体装置の製造方法。
【請求項1】
半導体基板と、前記半導体基板の主面に絶縁膜を介して形成されたメタルゲート電極と、前記主面に前記メタルゲート電極を挟んでそれぞれ形成されたソース電極およびドレイン電極とを有するMOS型の半導体装置であって、
前記メタルゲート電極は、W−Si−N三元系材料(Nを含有しない場合も含む)からなる膜を含み、N含有量および/またはSi含有量を制御することにより仕事関数を制御することを特徴とする半導体装置。
【請求項2】
前記MOS型の半導体装置はpMOS型であり、前記W−Si−N三元系材料は、SiとWの組成比がSi/W≦0.78で、かつNの組成が25%以上であることを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記MOS型の半導体装置はnMOS型であり、前記W−Si−N三元系材料はNを含まず、SiとWの組成比がSi/W≧2.0であることを特徴とする請求項1に記載の半導体装置。
【請求項4】
半導体基板の主面に形成されたnMOS領域およびpMOS領域を含むCMOS型の半導体装置であって、
前記nMOS領域は、WSi膜を含むメタルゲート電極を有し、
前記pMOS領域は、WSiN膜を含むメタルゲート電極を有し、
前記WSiN膜のN量を制御してその仕事関数を制御し、前記pMOS領域におけるゲート電極の閾値を制御することを特徴とする半導体装置。
【請求項5】
前記WSiN膜は、WSi膜と金属窒化膜との積層体を形成した後、前記金属窒化膜から前記WSi膜へNを固相拡散させることにより形成されたものであることを特徴とする請求項4に記載の半導体装置。
【請求項6】
前記WSiN膜は、WSi膜にイオン注入またはプラズマ窒化処理によりNを導入して形成されたものであることを特徴とする請求項4に記載の半導体装置。
【請求項7】
前記WSi膜のSi量を制御してその仕事関数を制御し、前記nMOS領域におけるゲート電極の閾値を制御することを特徴とする請求項4から請求項6のいずれか1項に記載の半導体装置。
【請求項8】
半導体基板の主面に絶縁膜を介してメタルゲート電極を形成する工程と、前記主面に前記メタルゲート電極を挟んでそれぞれソース電極およびドレイン電極を形成する工程とを有するMOS型の半導体装置を製造する方法あって、
前記ゲート電極を形成する工程は、WSi膜を形成する工程と、そのWSi膜にNを導入することによりWSiN膜とする工程とを有し、その際のN濃度を制御することによりWSiN膜の仕事関数を制御することを特徴とする半導体装置の製造方法。
【請求項9】
前記WSi膜にNを導入する工程は、前記WSi膜に金属窒化膜を積層し、熱処理することにより、該金属窒化膜から前記WSi膜にNを固相拡散させることを特徴とする請求項8に記載の半導体装置の製造方法。
【請求項10】
前記WSi膜にNを導入する工程は、前記WSi膜にイオン注入によりNを導入することを特徴とする請求項8に記載の半導体装置の製造方法。
【請求項11】
前記WSi膜にNを導入する工程は、前記WSi膜をプラズマ窒化処理することによりNを導入することを特徴とする請求項8に記載の半導体装置の製造方法。
【請求項12】
前記プラズマ窒化処理は、平面アンテナにて処理室内にマイクロ波を導入してNのプラズマを発生させるマイクロ波プラズマ処理装置を用いて行われることを特徴とする請求項11に記載の半導体装置の製造方法。
【請求項13】
半導体基板中に素子分離領域を介してnMOS領域形成部とpMOS領域形成部とを形成する工程と、半導体基板の主面のnMOS領域形成部およびpMOS領域形成部にそれぞれ絶縁膜を介してメタルゲート電極を形成する工程と、前記主面に前記メタルゲート電極を挟んでそれぞれソース電極およびドレイン電極を形成する工程とを有し、nMOS領域形成部とpMOS領域とを含むCMOS型の半導体装置を製造する方法あって、
半導体基板の主面のnMOS領域形成部およびpMOS領域形成部にそれぞれ絶縁膜を介してメタルゲート電極を形成する工程は、全面にWSi膜を形成する工程と、該WSi膜のpMOS領域形成部に対応する部分のみにNを導入する工程と、前記nMOS領域形成部にWSi膜を含むゲート電極を形成する工程と、前記pMOS領域形成部にWSiN膜を含むゲート電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項14】
前記WSiN膜を形成する際のN濃度を制御することによりWSiN膜の仕事関数を制御することを特徴とする請求項13に記載の半導体装置の製造方法。
【請求項15】
前記WSi膜のpMOS領域形成部に対応する部分のみにNを導入する工程は、前記WSi膜に金属窒化膜を積層し、熱処理することにより、該金属窒化膜から前記WSi膜にNを固相拡散させることを特徴とする請求項13または請求項14に記載の半導体装置の製造方法。
【請求項16】
前記WSi膜のpMOS領域形成部に対応する部分のみにNを導入する工程は、前記WSi膜にイオン注入によりNを導入することを特徴とする請求項13または請求項14に記載の半導体装置の製造方法。
【請求項17】
前記WSi膜のpMOS領域形成部に対応する部分のみにNを導入する工程は、前記WSi膜をプラズマ窒化処理することによりNを導入することを特徴とする請求項13または請求項14に記載の半導体装置の製造方法。
【請求項18】
前記プラズマ窒化処理は、平面アンテナにて処理室内にマイクロ波を導入してNのプラズマを発生させるマイクロ波プラズマ処理装置を用いて行われることを特徴とする請求項17に記載の半導体装置の製造方法。
【請求項19】
前記半導体基板の主面のnMOS領域形成部およびpMOS領域形成部にそれぞれ絶縁膜を介してメタルゲート電極を形成する工程は、前記nMOS領域において前記WSi膜にSiを導入する工程をさらに有することを特徴とする請求項13から請求項18のいずれか1項に記載の半導体装置の製造方法。
【請求項20】
前記nMOS領域において前記WSi膜にSiを導入する工程は、前記WSi膜にポリシリコン膜を積層し、熱処理することにより、ポリシリコン膜から前記WSi膜にSiを固相拡散させることを特徴とする請求項19に記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【公開番号】特開2008−66394(P2008−66394A)
【公開日】平成20年3月21日(2008.3.21)
【国際特許分類】
【出願番号】特願2006−240419(P2006−240419)
【出願日】平成18年9月5日(2006.9.5)
【出願人】(000219967)東京エレクトロン株式会社 (5,184)
【Fターム(参考)】
【公開日】平成20年3月21日(2008.3.21)
【国際特許分類】
【出願日】平成18年9月5日(2006.9.5)
【出願人】(000219967)東京エレクトロン株式会社 (5,184)
【Fターム(参考)】
[ Back to top ]