低エネルギープラズマシステムを用いた高誘電率トランジスタゲートを製造するための方法及び装置
本発明は、一般的には、基板上に高品質誘電体ゲート層を形成するように適合されている方法及び装置を提供する。実施形態は、標準窒化プロセスの代わりに金属プラズマ処理プロセスを用いて、基板上に高誘電率層を形成する方法を企図するものである。実施形態は、更に、二酸化シリコンのようなゲート誘電体層に対するイオン衝撃損傷を減少させるとともに金属原子の下に横たわるシリコンへの混入を避けるために比較的低エネルギーの金属イオンを“注入”するように適合された装置を企図するものである。一般に、プロセスには、高ｋ誘電体を形成するステップと、次に、堆積された物質を処理して、ゲート電極と高ｋ誘電物質との間の良好な接合部を形成するステップとを含む。実施形態は、また、高ｋ誘電物質を形成し、高ｋ誘電物質の表面を終了させ、望ましい後処理ステップを行い、ゲート層を形成するように適合されているクラスタツールを提供するものである。
【発明の詳細な説明】
【発明の背景】
【０００１】
発明の分野
[0001]本発明の実施形態は、一般的には、高ｋ誘電体層を形成する方法及び装置に関する。より詳細には、本発明の実施形態は、ゲート誘電体層を形成する方法に関する。
【０００２】
関連技術の説明
[0002]集積回路は、トランジスタ、キャパシタ、レジスタのような多くの、例えば、何百万というデバイスから構成されている。電界効果トランジスタのようなトランジスタは、典型的には、ソース、ドレイン、ゲートスタックを含んでいる。ゲートスタックは、典型的には、シリコン基板、ゲート誘電体のような基板と、ゲート誘電体上に、多結晶シリコンのようなゲート電極とを含む。ゲート誘電体層は、二酸化シリコン（ＳｉＯ２）のような誘電物質、又はＳｉＯＮ、ＳｉＮ、酸化ハフニウム（ＨｆＯ２）、ケイ酸ハフニウム（ＨｆＳｉＯ２）、酸窒化ハフニウムシリコン（ＨｆＳｉＯＮ）、酸化ジルコニウム（ＺｒＯ２）、ケイ酸ジルコニウム（ＺｒＳｉＯ２）、チタン酸バリウムストロンチウム（ＢａＳｒＴｉＯ３又はＢＳＴ）、チタン酸ジルコン酸鉛（Ｐｂ(ＺｒＴｉ)Ｏ３又はＰＺＴ）等の誘電率が４.０を超える高ｋ誘電物質から形成される。しかしながら、膜スタックは、他の物質から形成された層を含むことができることは留意すべきである。
【０００３】
[0003]図１Ａは、ゲート誘電体層１４を組み込んでいるＦＥＴ（電界効果トランジスタ）を示す断面図である。図面は、ゲート誘電体層１４とゲート電極１６が配置されている基板１２を示している。側壁スペーサ１８は、ゲート誘電体層１４とゲート電極１６の垂直側壁に隣接して示されている。ソース／ドレイン接合部１３は、ゲート電極１６の対向する垂直側壁にほぼ隣接して基板１２内に形成されている。
【０００４】
[0004]集積回路サイズとその上のトランジスタのサイズの縮小するのにつれて、トランジスタの速度を上げるために必要とされるゲート駆動電流が増加してきた。駆動電流は、ゲート容量が増大するのにつれて増加する。容量＝kＡ／ｄ、ここで、ｋはゲートの誘電率であり、ｄは誘導体の厚さであり、Ａはデバイスの面積である。ゲート容量と駆動電流を増加させる方法は、誘電体の厚さを減少させるとともにゲート誘電体の誘電率を上げることである。
【０００５】
[0005]ＳｉＯ２ゲート誘電体の厚さを２０オングストローム未満に縮小することは試みられてきた。しかしながら、２０オングストローム未満のＳｉＯ２ゲート誘電体の使用により、しばしばゲート性能と耐久性に対して望ましくない影響が生じることがわかった。例えば、ホウ素ドープされたゲート電極からのホウ素は、薄いＳｉＯ２ゲート誘電体を通って下に横たわるシリコン基板に浸透することができる。また、ゲートによって消費される電力量が増加する薄い誘電体において、典型的には、ゲート漏れ電流、即ち、トンネル電流が増加する。薄いＳｉＯ２ゲート誘電体は、ＮＭＯＳホットキャリヤ劣化の影響を受けやすいものであり、誘電体全体に進む高エネルギーキャリヤがチャネルを損傷又は破壊することができる。薄いＳｉＯ２ゲート誘電体もまた、ＰＭＯＳ負バイアス温度不安定性（ＮＢＴＩ）の影響を受けやすいものであり、ここで、閾値電圧又は駆動電流は、ゲートの動作と共にドリフトする。
【０００６】
[0006]ＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）におけるゲート誘電体層として用いるのに適した誘電体層を形成する方法は、窒素含有プラズマの酸化シリコン薄膜を窒化することを含む。誘電率を上げるためにゲート酸化物の正味の窒素含量を増加させることは、いくつかの理由から望ましい。例えば、酸化物誘電体の大半は、プラズマ窒化物形成プロセスの間に窒素を容易に組み込むことができ、開始酸化物より酸化物換算膜厚（ＥＯＴ）を減少させる。このことにより、窒化されていない酸化物誘電体と同一のＥＯＴでＦＥＴの動作中のトンネリングのためにゲート漏れの減少をもたらすことができる。同時に、このような窒素含量の増加は、誘電体の厚さがＦ-Ｎトンネリング電流範囲にあるとすれば、続いての処理動作中にＦｏｗｌｅｒ-Ｎｏｒｄｈｅｉｍ（Ｆ-Ｎ）トンネリング電流によって誘導される損傷を減少させることができる。ゲート酸化物の正味の窒素含量を増加させる他の利点は、窒化ゲート誘電体がゲートエッチングアンダカットの問題により耐性があり、ゲートエッジの欠陥状態と漏れ電流を減少させることである。
【０００７】
[0007]“Ｐｌａｓｍａ ＮｉｔｒｉｄａｔｉｏｎＦｏｒ ＲｅｄｕｃｅｄＬｅａｋａｇｅ ＧａｔｅＤｉｅｌｅｃｔｒｉｃ Ｌａｙｅｒｓ”と称する２００３年８月２６日発行の米国特許第６,６１０,６１５号において、ＭｃＦａｄｄｅｎらは、熱とプラズマ双方の窒化プロセスに対する酸化シリコン膜の窒素プロファイルを比較している（図１Ｂを参照のこと）。窒化酸化物膜は、シリコン基板上に配置されている。図１Ｂは、更に、酸化物膜の下の結晶シリコンの窒素プロファイルを示している。熱的に窒化された酸化物の窒素プロファイルデータ２２は、酸化物層の上面における第一窒素濃度、酸化物においてより深いほぼ低下している窒素濃度、酸化物-シリコン接合部における窒素の接合部蓄積、最後に基板への距離と共にほぼ低下している窒素濃度勾配を示している。対照的に、プラズマ窒化プロセスが、酸化物層の上面から酸化物-シリコン接合部を通って基板へ本質的に単調に低下している窒素プロファイル２４を生じることを見ることができる。熱窒化プロセスにおいて見られる望ましくない窒素の接合部蓄積は、窒素プラズマのイオン衝撃で生じない。更に、基板の窒素濃度は、すべての深さで熱窒化プロセスで達成されるより低い。
【０００８】
[0008]前述のように、ゲート電極-ゲート酸化物接合部で増加している窒素濃度の利点は、多結晶シリコンゲート電極からゲート酸化物への又はゲート酸化物を通るホウ素のようなドーパントの外側への拡散が減少することである。このことにより、例えば、ホウ素ドープされた多結晶シリコンゲート電極から内側に拡散されたホウ素によって引き起こされるゲート酸化物の大半で欠陥を減少させることによってデバイスの信頼性が改善される。ゲート酸化物-シリコンチャネル接合部における窒素含量を減少させる他の利点は、固定電荷密度と接合部状態密度の低下である。これにより、チャネル移動度と相互コンダクタンスが改善される。それ故、プラズマ窒素プロセスは、熱窒化プロセスより有利である。
【０００９】
[0009]半導体デバイスが小さくなるにつれて、シリコン窒化ゲート酸化物層のサイズが実用限界に達してきた。しかしながら、窒化された二酸化シリコンゲート誘電体のより小さな物理的厚さ（１０オングストロームから）への縮小化とともに、更に、ゲート漏れが実用的デバイス用途の許容し得ないレベルまで増加した。デバイスサイズの減少の要求が依然としてあるので、新規なゲート誘電物質及び/又はプロセスが求められている。
【００１０】
[0010]二酸化シリコン（ＳｉＯ２）の高ｋ誘電型物質による置換には、課題がある。例えば、高ｋ誘電物質は、典型的には、炭素含有前駆物質と他の汚染物質が堆積された膜内に組み込ませる傾向がある、化学気相堆積（ＣＶＤ）又は原子層堆積（ＡＬＤ）技術を用いて堆積される。炭素と他の汚染物質は、ゲート誘電体層の誘電特性に不利な影響する。また、化学気相堆積（ＣＶＤ）又は原子層堆積（ＡＬＤ）堆積高ｋ膜とチャネル領域の間の接合部の品質は、二酸化シリコン層ほどロバストでない。
【００１１】
[0011]それ故、当該技術において誘電特性の改善とより小さいＥＯＴを有するゲート誘電体層を形成するための方法及び装置が求められている。
【発明の概要】
【００１２】
[0012]本発明は、一般的には、半導体デバイスを形成する方法であって、基板の表面上に所望の厚さを持つ誘電体層を形成するステップと、誘電体層内に低エネルギースパッタリングプロセスを用いて形成された誘電体層の厚さの少なくとも一部を通る濃度勾配を形成する量の第一物質を堆積するステップであって、低エネルギースパッタリングプロセスが第一ＲＦ周波数と第一ＲＦ電力のＲＦエネルギーを低エネルギースパッタリングチャンバの処理領域へ供給するので、ターゲットの第一物質が誘電体層内に配置され得る、前記ステップと、誘電体層の上に第二物質を堆積させるステップと、を含む、前記方法を提供する。
【００１３】
[0013]本発明の実施形態は、更に、高ｋ誘電体層を形成するための装置であって、搬送領域を形成する一つ以上の壁と搬送領域に位置決めされた搬送ロボットを持つ搬送チャンバと、搬送チャンバに結合され且つ窒化チャンバの第一処理領域において基板の表面上に窒化物を形成するように構成されたプラズマ窒化チャンバ（ここで、プラズマ窒化チャンバは、第一処理領域と電気的に連通しているＲＦソースと、第一処理領域と選択的に連通している窒素含有ガスソースとを備える）と、ロボットと搬送可能に連通している搬送チャンバに結合された第一低エネルギープラズマ処理チャンバ（ここで、第一低エネルギープラズマ処理チャンバは、第二処理領域を形成する一つ以上の壁を備える）と、第二処理領域にさらされた表面を持つターゲット（ここで、ターゲットは、第一物質を含む）と、第一ＲＦ周波数でエネルギーを供給するように適合された第一ＲＦジェネレータと、第二処理領域に位置決めされた基板支持体とを備える、前記装置を提供する。
【００１４】
[0014]本発明の実施形態は、更に、高ｋ誘電体層を形成するための装置であって、処理領域を形成する一つ以上の壁、処理領域にさらされる表面を持つターゲット、処理領域に面する少なくとも一つの基板を持つ基板支持体（ここで、基板支持体は、誘電体層が基板の表面上に形成された基板を支持するように適合されている）と、ターゲットと電気的に連通し、約１ＭＨｚ〜約２００ＭＨｚの周波数で第一エネルギー量をターゲットに分配することによって処理領域における容量結合プラズマを維持するように構成されている第一ジェネレータ（ここで、第一ジェネレータは、物質がそこからスパッタされ得るようにターゲットの表面上にバイアスを生じるように構成されている）と、第一ジェネレータによってターゲットに分配される周波数を制御するように構成されたコントローラとを備える、前記装置を提供する。
【００１５】
[0015]本発明の実施形態は、更に、高ｋ誘電体層を形成するための装置であって、処理領域を形成する一つ以上の壁と、処理領域にさらされた表面を持ち且つＤＣ電源と連通しているターゲットと、処理領域と第一ジェネレータと電気的に連通している第一コイル（ここで、第一コイルと第一ジェネレータは、ターゲットの表面に隣接した処理領域においてプラズマを生成するように構成されている）と、処理領域に位置決めされた基板支持体を備える、前記装置を提供する。
【００１６】
[0016]本発明の実施形態は、更に、低エネルギースパッタリングプロセスを用いて高ｋ誘電体層を形成するための方法であって、低エネルギースパッタリングプロセスが、プラズマ処理チャンバの処理領域において誘電体層がその上に形成された基板を位置決めするステップと、低エネルギースパッタリングプロセスを用いて誘電体層内に第一物質を配置するステップであって、低エネルギースパッタリングプロセスが、複数のＲＦエネルギーパルスを第一ＲＦジェネレータから第一物質を含むターゲットに分配する工程を含み、ここで、各パルスのＲＦエネルギーが第一ＲＦ周波数で分配される、前記ステップと、複数のＤＣパルスをＤＣソースアセンブリからのターゲットに分配するステップであって、複数のＲＦエネルギーパルスと複数のＤＣパルスが同期化されている、前記ステップを含む、前記方法を提供する。
【００１７】
[0017]本発明の実施形態は、更に、低エネルギースパッタリングプロセスを用いて高ｋ誘電体層を形成する方法であって、低エネルギースパッタリングプロセスを用いて高ｋ誘電体層を形成するステップであって、低エネルギースパッタリングプロセスが、プラズマ処理チャンバの処理領域に誘電体層がその上に形成された基板を位置決めする工程を含む、前記ステップと、低エネルギースパッタリングプロセスを用いて誘電体層内に第一物質を配置するステップであって、低エネルギースパッタリングプロセスが、第一ＲＦジェネレータから処理領域と電気的に連通しているコイルに複数のＲＦエネルギーパルスを分配する工程を含み、ここで、ＲＦエネルギーが第一ＲＦ周波数と第一電力で分配される、前記ステップと、複数のＤＣパルスをＤＣソースアセンブリからの第一物質を含むターゲットに分配するステップであって、複数のＲＦエネルギーパルスと複数のＤＣパルスが同期化されている、前記ステップを含む、前記方法を提供する。
【００１８】
[0018]本発明の実施形態は、更に、低エネルギースパッタリングプロセスを用いて高ｋ誘電体層を形成するステップであって、低エネルギースパッタリングプロセスが、プラズマ処理チャンバの処理領域において誘電体層がその上に形成された基板の位置決めする工程を含む、前記ステップと、低エネルギースパッタリングプロセスを用いて誘電体層内に第一物質を配置するステップであって、低エネルギースパッタリングプロセスが、第一の複数のＲＦエネルギーパルスを第一周波数での第一ＲＦジェネレータから処理領域と電気的に連通しているコイルに分配する工程を含む、前記ステップと、第二の複数のＲＦエネルギーパルスを第二周波数での第一ＲＦジェネレータから処理領域と電気的に連通しているターゲットに分配するステップであって、複数のＲＦエネルギーパルスと複数のＤＣパルスが同期化されている、前記ステップを含む、前記方法を提供する。
【００１９】
[0019]本発明の上記特徴が詳細に理解され得るように、上で簡単にまとめた本発明のより具体的な説明は、実施形態によって参照することができ、それらの一部は添付の図面に示されている。しかしながら、添付の図面は、単に本発明の典型的な実施形態を示しているだけであるので、本発明の範囲を制限するものとみなされるべきでなく、本発明は他の等しく有効な実施形態を許容し得るものであることは留意すべきである。
【詳細な説明】
【００２０】
[0043]本発明は、一般的には、基板上に高品質誘電体ゲート層を形成するように適合される方法及び装置を提供する。実施形態は、標準窒化プロセスの代わりに金属プラズマ処理プロセスを用いて基板上に高誘電率層を形成する方法を企図するものである。実施形態は、更に、二酸化シリコンのようなゲート誘電体層に対するイオン衝撃損傷を減少させるとともに下に横たわるシリコンへの金属原子の混入を避けるために比較的低エネルギーの金属イオンを“注入する”ように適合された装置を企図するものである。本発明の実施形態は、ロジックデバイス又はメモリデバイスのような半導体デバイスの形成に有用なものである。
【００２１】
高誘電率トランジスタゲートの製造方法
[0044]デバイス製造プロセスの現在の技術状況では、漏れ電流が少ない５-１０オングストロームＥＯＴを持つゲート誘電体層を製造することが困難である。６５ｎｍ〜９０ｎｍのトランジスタノードの１０-１６オングストロームＥＯＴのプロセスの現在の技術状況では、プラズマ窒化プロセスが用いられている。しかしながら、窒化された二酸化シリコンゲート誘電体層がより薄い物理的厚さ、例えば１０オングストロームに縮小されるのにつれて、ゲート漏れは、実用的デバイス用途に許容し得ないレベルに増加することがある。ゲート漏れの問題をより小さい誘電体層の厚さで解決するために、プラズマ窒化プロセスを高ｋ誘電体酸化物又はケイ酸塩を形成する堆積プロセスで置き換えるためにハフニウム（Ｈｆ）、ランタン（Ｌａ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ストロンチウム（Ｓｒ）、鉛（Ｐｂ）、イットリウム（Ｙ）、又はバリウム（Ｂａ）のような物質を含有する以下のプロセスを用いることができる。
【００２２】
[0045]本発明は、薄いゲート誘電体厚さが約５〜１０オングストロームの（電気的）酸化物換算膜厚（ＥＯＴ）であるロジックタイプ用途の電界効果トランジスタにおけるゲート誘電体を製造するための方法を企図するものである。本発明は、また、ゲート誘電体層が約１０オングストローム〜３０オングストロームの（電気的）酸化物換算膜厚（ＥＯＴ）であるメモリタイプ用途の電界効果トランジスタにおけるゲート誘電体層を製造するための方法を企図するものである。このプロセスは、統合した半導体デバイスや回路の製造に用いることができる。
【００２３】
ゲート酸化物層形成方法及び装置
[0046]４５ナノメートル（ｎｍ）以下のＭＯＳタイプデバイスに見られる共通のゲート性能の問題を解決しようと努力して、フェルミ準位ピンニング又は閾値電圧ピンニングのような欠陥を減少及び/又は除去する新規なプロセスが生成された。一般に、プロセスは、高ｋ誘導体を形成するステップと、その後堆積された高ｋ物質の表面を終了させて、ゲート電極と高ｋ誘電物質との間の良好な接合部を形成するステップとを含む。本発明の実施形態は、また、高ｋ誘電物質を形成し、高ｋ誘電物質の表面を終了させ、一つ以上の後処理ステップを行い、多結晶シリコン及び/又は金属ゲート層を形成するように適合されるクラスタツールを提供する。
【００２４】
[0047]図２Ａは、本発明の一実施形態の電界効果トランジスタのゲート誘電体を製造するために用いられる一連の方法ステップを含有するプロセス順序２５１を示す図である。プロセス順序２５１は、一般的には、例示的なＭＯＳタイプデバイスのゲート構造を形成するために基板の上に行われる処理ステップを含む。図３Ａ-図３Ｆは、ゲート酸化物層とゲートが図２Ａに示したプロセス順序２５１におけるステップを用いて形成される基板４０１の領域を示す図である。図３Ａ-図３Ｆの画像は、一定の比率で縮小して示されてなく、例示のために単純化されている。プロセス順序２５１の少なくとも一部は、図７に示したもののような統合した半導体基板処理システム（即ち、クラスタツール）における処理リアクタを用いて行うことができる。
【００２５】
[0048]プロセス順序２５１は、ステップ２５２から始まり、ステップ２６８に進む。ステップ２５２で、シリコン（Ｓｉ）基板４０１（例えば２００ｍｍウエハ、３００ｍｍ半導体ウエハ）を準備し、基板の表面から（図３Ａ）から自然酸化物層４０１Ａ（例えば、二酸化シリコン（ＳｉＯ２））を除去するための洗浄液にさらす。一実施形態において、自然酸化物層４０１Ａを、フッ化水素（ＨＦ）と脱イオン（ＤＩ）水を含む洗浄液を用いて除去する。一実施形態において、洗浄液は、約２０〜約３０℃の温度に維持される約０.１〜約１０質量％のＨＦを含有する水溶液である。一例において、洗浄液は、約２５℃の温度で維持される約０.５ｗｔ％のＨＦを含む。ステップ２５２で、基板４０１を洗浄液に浸漬することができ、その後、脱イオン水ですすぐことができる。ステップ２５２は、処理の間、超音波エネルギーの分配を含むことができる単一基板処理チャンバか又は複数基板バッチタイプ処理チャンバ内で行うことができる。或いは、ステップ２５２は、統合処理システム６００（図７）の単一基板湿式洗浄リアクタを用いて行うこともできる。他の実施形態において、自然酸化物層４０１Ａは、ＲＣＡ洗浄法を用いて除去することができる。ステップ２５２の完了時に、基板４０１を真空ロードロック又は窒素（Ｎ２）でパージされた環境に入れる。或いは、ステップ２５２は、統合処理システム６００（図７）の単一基板湿式洗浄リアクタを用いて行うことができる。
【００２６】
[0049]ステップ２５４で、熱酸化物（ＳｉＯ２）層４０２を基板４０１（図３Ｂ）の洗浄した表面４０１Ｂ上で成長させる。一般に、熱酸化物層４０２の厚さは、約３〜約３５オングストロームである。ロジックタイプの用途において、熱酸化物層４０２の厚さは、約６〜約１５オングストロームであるのがよく、メモリタイプの用途において、熱酸化物層４０２厚さは、約１５〜約４０オングストロームであるのがよい。本発明の実施形態は、熱酸化物層の厚さが３５オングストロームより大きくてもよい用途に用いることができる。熱酸化ステップ２５４によって、シリコン誘電体接合部上に形成する二酸化シリコン（ＳｉＯ２）の副層が形成されることになる。ステップ２５４は、堆積される誘電体層（例えば、図３Ｄにおける高ｋ誘電体層４０４）の上の誘電体／シリコン接合部の品質と信頼性を改善し、表面４０１Ｂの下のチャネル領域の電荷キャリヤの移動度も増大させると考えられる。ステップ２５４は、図７に示した統合処理システム６００における基板処理チャンバ６１４Ａ-６１４Ｆの一つに位置決めされた急速熱処理（ＲＴＰ）リアクタを用いて行うことができる。一つの適切なＲＴＰチャンバは、カリフォルニアのサンタクララのＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できるＲＡＤＩＡＮＣＥ（登録商標）ＲＴＰチャンバである。一例において、６オングストローム二酸化シリコン（ＳｉＯ２）膜は、酸素（Ｏ２）ガスの流量が２ｓｌｍである１８秒、７５０℃、２トールのプロセスを用いて基板４０１の表面４０１Ｂ上に形成される。この例において、熱酸化物層４０２の形成でプロセスチャンバに噴射される反応性ガスは酸素であるが、ある場合には不活性キャリヤガスをプロセスチャンバに加えて、所望のチャンバ圧を得ることができる。或いは、ある場合には、ステップ２５４で、一酸化窒素（ＮＯ）や亜酸化窒素（Ｎ２Ｏ）のような反応性ガス、又は水素（Ｈ２）／酸素（Ｏ２）や亜酸化窒素（Ｎ２Ｏ）／水素（Ｈ２）のような反応性ガス混合物を用いることが望ましいことがある。
【００２７】
[0050]ステップ２５７で、高ｋ誘電体層４０３を形成するのに望ましい物質で熱酸化物層をドープするために用いられる金属イオン含有プラズマに熱酸化物層４０２をさらす。ステップ２５７で形成される高ｋ誘電体層４０３は、ハフニウム（Ｈｆ）、ランタン（Ｌａ）又は他の同様の物質でドープされる二酸化シリコン層であるのがよい。一実施形態において、低エネルギー堆積プロセスは、以下で参照される、図４Ａ-図４Ｃ及び図４Ｆによって記載されるチャンバと同様のプロセスチャンバを用いて行われる。一実施形態において、処理領域５２２に分配されたＲＦエネルギーを用いてプラズマを生成し、その後、ターゲット（例えば、図４Ａの符号５０５又は図４Ｂの符号５７１）上にカソードバイアスを形成してそこからの物質をスパッタすることによってドーパント物質を熱酸化物層４０２に分配することが望ましい。一態様において、スパッタされた又はイオン化された物質を熱酸化物層４０２内の所望範囲の深さに注入させるために基板支持体５６２をＲＦバイアスにかけるか、ＤＣバイアスにかけるか、又は接地することが望ましい。他の態様において、自己バイアスを生成するためにプラズマに相対して基板支持体５６２間に生じる電圧が、熱酸化物層４０２に衝撃するイオン化された物質のエネルギーを減少させるほど低いように基板支持体５６２を電気的に“浮遊させる”ことが望ましい。低エネルギー物質を分配して熱酸化物層４０２をドープする種々の方法は、図４Ａ-図４Ｆ及び図５Ａ-図５Ｃと共に以下に記載される。チャンバ圧、ＲＦ電力、パルスＤＣ電力、基板支持体５６２に印加されたバイアス及び/又は処理時間の注意深い制御によって、熱酸化物層４０２におけるドーパント量とドーパント物質の濃度と深さとを制御することができる。一実施形態において、プラズマとしては、アルゴンイオンと、ハフニウムハフニウム、ランタン、アルミニウム、チタン、ジルコニウム、ストロンチウム、鉛、イットリウム、バリウムのような金属イオンを含有してもよいだけでなく、一つ以上の所望による不活性ガスを含有してもよい。典型的な不活性ガスとしては、ネオン（Ｎｅ）、ヘリウム（Ｈｅ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、窒素（Ｎｅ）等が挙げられるのがよい。一例において、熱酸化物層４０２は、約５〜約３０原子パーセント（原子％）のハフニウム（Ｈｆ）でドープされる。一般的には、熱酸化物層４０２及びシリコンチャネル表面（例えば、表面４０１Ｂ）との間の接合部の前に数オングストローム又は少なくとも数オングストロームのゼロ近くになるように、熱酸化物層４０２のドーパント濃度を低下させることが望ましい。一例において、処理チャンバ（図４Ａにおける符号５００）の誘導結合変形例を用いた場合、１０原子％（平均）濃度のハフニウム（Ｈｆ）が、-１５０ＶＤＣをハフニウムターゲット（符号５０５）に印加し且つ“浮遊している”基板ペデスタルを用いて５％負荷サイクルを用いた１３.５６ＭＨｚの周波数と５０ワットの電力でＲＦエネルギーをコイル（符号５０９）に分配する１８０秒と１０ミリトールのチャンバ圧プロセス（例えば、主としてアルゴンガス）を用いて熱酸化物層４０２内に配置される。他の例において、図４Ｇに示されたものと同様のプロセス構成を用いた場合、７原子％濃度（平均）のハフニウム（Ｈｆ）が、約平均１００ワットのＲＦ電力（即ち、〜５％の負荷サイクルと〜２０００ＷピークＲＦ電力）をハフニウム含有ターゲット５０５に印加し且つ“浮遊している”基板ペデスタルを用いて１３.５６ＭＨｚの周波数で約１００ワット平均ＲＦ電力（即ち、〜５％の負荷サイクルと〜２０００ＷピークＲＦ電力）をコイル５０９に印加する１８０秒と１０ミリトールのチャンバ圧プロセス（主としてアルゴンガス）を用いて熱酸化物層内に配置される。一実施形態において、ステップ２５７で熱酸化物層４０２に対する損傷を防止するために、平均ＲＦ電力を約１０００Ｗ未満のレベルに保持する。他の実施形態において、ステップ２５７で用いられる平均ＲＦ電力は、約２００Ｗ未満である。他の実施形態において、更に、ステップ２５７で用いられる平均ＲＦ電力は、約５０Ｗ未満である。一実施形態において、ステップ２５７は、図７に示した統合処理システム６００における基板処理チャンバ６１４Ａ-６１４Ｆの一つに位置決めされた低エネルギープラズマ処理チャンバ（例えば、処理チャンバ５００又はプロセスチャンバ５０１）を用いて行われる。
【００２８】
[0051]一実施形態において、図２Ａと図３Ｄに示されるように、ステップ２５４とステップ２５７を用いて熱酸化物層４０２から高ｋ誘電体層４０３を形成する代わりに、金属有機化学気相堆積（ＭＯＣＶＤ）プロセス、原子層堆積（ＡＬＤ）プロセス又は他の同様の堆積プロセスを用いて基板４０１の表面４０１Ｂ上に高ｋ誘電体層４０４を堆積させるために代替ステップ２５６を行うことができる。高ｋ誘電体層４０４は、酸化ジルコニウム（ＺｒＯ２）、酸化ハフニウム（ＨｆｘＯｙ）、ハフニウムシリケイトオキシド（ＨｆｘＳｉ１-ｘＯｙ）、酸化ランタン（Ｌａ２Ｏ３）、及び/又は酸化アルミニウム（Ａｌ２Ｏ３）を含有するのがよいが、これらに限定されない。ステップ２５６は、例えば、ＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できるＣｅｎｔｕｒａ ＡＬＤ Ｈｉｇｈ-Ｋシステムのような原子層堆積システムを用いて行うことができる。図７に示した統合処理システム６００における基板処理チャンバ６１４Ａ-６１４Ｆの一つにＡＬＤタイプリアクタを位置決めすることができる。
【００２９】
[0052]ステップ２５９で、プラズマ堆積プロセスを行うことによって高ｋ誘電体層４０３、或いは高ｋ誘電体層４０４の表面を終了して、終端領域４０５を形成する。一般に、層物質を堆積させ及び/又は高ｋ誘電体層４０３、又は高ｋ誘電体層４０４をドープすることによって終端領域４０５を形成する。酸化ランタン（Ｌａ２Ｏ３）又は酸化アルミニウム（Ａｌ２Ｏ３）のような不動態化物質を含有する終端領域４０５の添加は、表面を不動態化し、従来のＡＬＤ又はＭｏＣＶＤ高ｋ膜に一般に見られる問題、フェルミ準位ピンニング又は閾値電圧シフトを解決すると考えられる。一実施形態において、高ｋ誘電体層４０３、又は高ｋ誘電体層４０４は、約０.１〜約１０原子％のランタン（Ｌａ）、及び/又は約０.１〜約１０原子％のアルミニウム（Ａｌ）でドープされる。他の実施形態において、高ｋ誘電体層４０３、又は高ｋ誘電体層４０４は、約０.２５〜約５原子％のランタン（Ｌａ）及び/又は約１〜約１０原子％のアルミニウム（Ａｌ）でドープされる。高ｋ誘電体層４０３又は高ｋ誘電体層４０４のドーパント濃度を低下させることが望ましいので、高ｋ誘電体層４０３、又は高ｋ誘電体層４０４内に数オングストロームだけ広がると考えられる。一実施形態において、以下の図４Ａ-図４Ｃに記載されるプロセスチャンバを用いてランタン（Ｌａ）ドーパントを高ｋ誘電体層４０３に入れる。一例において、-１００ＶＤＣをランタンターゲット（例えば、図４Ａにおける符号５０５）に適用し且つ“浮遊している”基板ペデスタルを用いて５％負荷サイクルを用いた１３.５６ＭＨｚの周波数と５０Ｗの電力でＲＦエネルギーをコイルに分配する、１２０秒と１０ミリトールのチャンバ圧プロセス（例えば、主にアルゴンガス）を用いた１０原子％のハフニウムドープされた高ｋ誘電体層４０３に０.５原子％（平均）濃度のランタン（Ｌａ）を入れる。
【００３０】
[0053]一実施形態において、ステップ２５９は、図４Ａ-図４Ｃに示した処理チャンバ５００又はプロセスチャンバ５０１と同様のプロセスチャンバで行うことができる。この構成において、終端領域４０５は、ステップ２５７で上記プロセスと同様の、低エネルギー注入タイププロセスを行うことによって形成される。一態様において、処理領域５２２に分配されたＲＦエネルギーを用いてプラズマを生成し、その後、ターゲット５０５上にカソードバイアスを形成してそこから物質をスパッタすることよって、ドーパント物質を高ｋ誘電体層４０３の上部のほとんどの領域に分配する。スパッタされイオン化された物質を高ｋ誘電体層４０３に注入させるために、基板支持体５６２はＲＦバイアスをかけても、ＤＣバイアスをかけても、接地されても、浮遊してもよい。低エネルギー物質を分配して高ｋ誘電体層４０３をドープする種々の方法は、以下の図４Ａ-図４Ｆと図５Ａ-図５Ｃと共に後述される。それ故、チャンバ圧、ＲＦ電力、パルスＤＣバイアス、基板支持体５６２に印加される所望によるバイアス及び/又は処理時間を注意深く制御することによって、高ｋ誘電体層におけるドーパント量とドーパント物質の濃度と深さを制御することができる。一実施形態において、ドーパントは、アルミニウム含有物質、ランタン含有物質、又は他の同様の物質である。
【００３１】
[0054]一実施形態において、ステップ２５９は、図７に示した統合処理システム６００の基板処理チャンバ６１４Ａ-６１４Ｆの一つに位置決めされた処理チャンバ５００を用いて行うことができる。一態様において、ステップ２５９を行うために用いられる処理チャンバ５００は、ステップ２５７を行うために用いられるプロセスチャンバと異なる処理チャンバである。他の実施形態において、統合処理システム６００に取り付けられている単一処理チャンバ５００は、ステップ２５７とステップ２５９を行うために用いられるが、各ステップは、処理チャンバ５００の処理領域５２２に配置される異なるターゲット物質を用いて行われる。
【００３２】
[0055]ステップ２５９の他の実施形態において、終端領域４０５は、スパッタリングプロセスを行うことにより高ｋ誘電体層４０３の表面上に堆積される物質の追加の層であるのがよい。一態様において、スパッタリングプロセスは、図４Ａ-図４Ｃに示した処理チャンバ５００又はプロセスチャンバ５０１と同様のプロセスチャンバを用いて行われる。この構造において、終端領域４０５は、処理領域５２２へ分配されるＲＦエネルギーを用いてプラズマを生成させ、その後、ターゲット５０５上にカソードバイアスを形成して、そこから物質をスパッタすることにより、高ｋ誘電体層４０３の最上部上にターゲット物質を堆積させることによって形成される。基板支持体５６２は、高ｋ誘電体層４０３に注入するスパッタされイオン化された物質のエネルギーと深さを制御するためにＲＦバイアスがかけられても、接地されても、又は電気的に浮遊してもよい。一実施形態において、堆積された層は、アルミニウム（Ａｌ）、ランタン（Ｌａ）、又は他の適切な物質を含有する。
【００３３】
[0056]一実施形態において、所望によるステップ２６０は、酸素含有ＲＦプラズマを用いて、さらされた物質を酸化して、それらを誘電体物質に変換する。一例において、高ｋ誘電体層４０３、高ｋ誘電体層４０４及び/又は終端領域４０５は、酸素含有プラズマにさらして、酸化アルミニウム又は酸化ランタンを形成する。他の実施形態において、プラズマは、窒素（Ｎ２）を含有し、Ｏ２、ＮＯ、Ｎ２Ｏのような一つ以上の酸化ガスを含有してもよい。プラズマは、また、アルゴン（Ａｒ）やヘリウム（Ｈｅ）のような一つ以上の所望による不活性ガスを含有してもよい。ステップ２６０は、例えば、統合処理システム６００（図７）の減結合プラズマ窒化（ＤＰＮ）プラズマリアクタを用いて行うことができる。一実施形態において、プラズマ酸化ステップの代わりに熱酸化ステップを用いて、さらされた物質を酸化して、それを誘電物質に変換する。一例において、プラズマ酸化プロセスは、さらされた物質を酸化させるために、約１００ｓｃｃｍの窒素流量と約１００ｓｃｃｍの酸素流量を用いて５％の負荷サイクルと１０００Ｗピーク電力（即ち、平均電力５０Ｗ）を１３.５６ＭＨｚのＲＦ周波数で３０秒間用いて行われる。
【００３４】
[0057]一代替的実施形態において、所望によるステップ２６２は、ステップ２６０の代わりに用いられる。ステップ２６２において、高ｋ誘電体層４０３、又は高ｋ誘電体層４０４と、基板４０１は、約６００℃〜１１００℃の間の温度でアニールされる。約６００℃〜８００℃の温度で行われるアニールのようなより低い温度のアニールは、ハフニウムとシリコン（Ｓｉ）、酸素（Ｏ２）、又はそれらの双方とのような前に堆積された物質の結晶化を防止するために有利に用いることができる。ステップ２６２は、統合処理システム６００のＲＡＤＩＡＮＣＥ（登録商標）又はＲＴＰＸＥ＋リアクタのような適切な熱アニールチャンバ、又は単一基板炉或いはバッチ炉を用いて行うことができる。ステップ２６２により、高ｋ誘電体層４０３又は終端領域４０５にシリケートサブレイヤーが形成される。一実施形態において、ステップ２６２は、約６００℃〜約１１００℃の基板表面温度と、約０.１〜約５０トールのプロセスチャンバ圧を維持しつつ、約２〜約５０００ｓｃｃｍの酸素（Ｏ２）と約１００〜約５０００ｓｃｃｍの一酸化窒化（ＮＯ）の少なくとも一つを供給することよって行われ、所望によりいずれのガスも窒素（Ｎ２）と混合されてもよい。プロセスは、約５-１８０秒間行うことができる。一例において、ステップ２６２は、６０ｓｃｃｍの流量の酸素（Ｏ２）ガスと９４０ｓｃｃｍの流量の窒素（Ｎ２）ガスを持つ、１５秒、９００℃、１トールプロセスである。他の例において、約１０００℃の温度と約１トールの圧力で約１５秒間プロセスチャンバを維持しつつ、Ｏ２を約２００ｓｃｃｍ（例えば、約２００ｍＴの酸素分圧）で供給し、窒素（Ｎ２）を約８００ｓｃｃｍで供給する。更に他の例において、ＮＯは、チャンバを約１０００℃の温度と約０.５トールの圧力で約１５秒間維持しつつ、約５００ｓｃｃｍで供給される。
【００３５】
[0058]一実施形態において、ステップ２５６、２５７、又は２５９のいずれかを行った後、ステップ２６０又は２６２はいずれも行われない。プロセス順序２５１の一実施形態において、ステップ２６０又は２５９と同様の酸化ステップは、終端領域４０５が高ｋ誘電体層４０３の上に堆積される前に、ステップ２５７で堆積されたドーパント物質を再酸化するために、ステップ２５７と２５９の間で行うことができる。
【００３６】
[0059]ステップ２６４で終端領域４０５と高ｋ誘電体層４０３、又は高ｋ誘電体層４０４は、これらの領域における窒素量を増やすために窒素プラズマ中で処理される。プロセスは、約１０〜約２０００ｓｃｃｍの窒素（Ｎ２）、約２０〜約５００℃の基板ペデスタル温度、約５〜約２００ミリトールの反応チャンバの圧力を与えることによって、ＤＮＰリアクタを用いて行うことができる。高周波（ＲＦ）プラズマは、例えば、約１３.５６ＭＨｚ又は６０ＭＨｚで、連続波（ＣＷ）か又は約３〜５ｋＷまでのパルスプラズマ電源を用いて励起される。パルスの間、ピークＲＦ電力、周波数、負荷サイクルは、典型的には、それぞれ、約１０〜３０００Ｗ、約１０ｋＨｚ、２％〜１００％の範囲で選択される。このプロセスは、約１秒〜１８０秒間行うことができる。一例において、Ｎ２は、約２００ｓｃｃｍで供給され、約１０００ＷのピークＲＦ電力は、約１０ｋＨｚで約５％の負荷サイクルでパルスされ、約２５℃の温度と約１０〜約８０ミリトールの圧力で１５秒〜１８０秒間誘導性プラズマソースに印加される。プラズマは、他のプラズマソースの中で、準遠隔プラズマソース、誘導性プラズマソース、又はラジアルラインスロットアンテナ（ＲＬＳＡ）ソースを用いて生成される。代替的実施形態において、ＣＷ及び/又はマイクロ波電力ソースを用いて、窒素含量が高い領域を形成することができる。
【００３７】
[0060]ステップ２６６で、基板４０１は、基板４０１上に形成される層の間の漏れ電流を減少させるためにアニールすることができ、表面４０１Ｂの下のチャネル領域における電荷キャリヤの移動度を増大させるだけでなく、形成されたデバイスの信頼性が改善される。ステップ２６６は、基板４０１上に形成される層内の欠陥の数を減少させることを援助し得る。ステップ２６６でステップ２６４において形成された窒化層をアニールするか又は不活性化する作用もまた、ホウ素ドープされた多結晶シリコンゲート電極からのホウ素の拡散に対する有効なバリアの形成を促進することを援助する。ステップ２６６は、統合処理システム６００のＲＡＤＩＡＮＣＥ（登録商標）又はＲＴＰＸＥ（登録商標）リアクタのような適切な熱アニールチャンバ、又は単一基板炉或いはバッチ炉を用いて行うことができる。一実施形態において、ステップ２６６のアニールプロセスは、約８００℃〜約１１００℃の基板表面温度と、約０.１〜約５０トールの反応チャンバの圧力を維持しつつ、約２〜約５０００ｓｃｃｍの流量の酸素（Ｏ２）と約１００〜約５０００ｓｃｃｍの流量の一酸化窒素（ＮＯ）の少なくとも一つを供給することによって行うことができ、所望によりガスを窒素（Ｎ２）と混合してもよい。プロセスは、約５-１８０秒間行われるのがよい。一実施形態において、酸素（Ｏ２）ガスは、約１０００℃の温度と約０.１トールの圧力で約１５秒間維持しつつ、約５００ｓｃｃｍで供給される。一実施形態において、ステップ２６６は、上記ステップ２６２に用いられたものと同様のプロセス法を用いる。
【００３８】
[0061]ステップ２６０、２６２、２６４又は２６６の完了時に、形成された層の上に一つ以上の層が堆積されて、ステップ２６８を用いて形成されたＭＯＳデバイスのゲート領域、又はゲート電極を形成する。ステップ２６８の一実施形態において、多結晶シリコン層は、ゲート電極を提供するために上記層の上のゲート領域に堆積される。一例において、多結晶シリコン層は、従来の多結晶シリコン堆積プロセスを用いて堆積される。一実施形態において、多結晶シリコン堆積チャンバ（図示せず）は、統合処理システム６００の一部である。一実施形態において、多結晶シリコンは、図７に示される統合処理システム６００の基板処理チャンバ６１４Ａ-６１４Ｆの一つを備える、ＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できるＣｅｎｔｕｒａ ＣＶＤリアクタのようなＣＶＤ又はＡＬＤリアクタを用いてプロセス順序２５１で形成された層の上に堆積される。
【００３９】
[0062]ステップ２６８の他の実施形態において、図３Ｆに示したように、ゲート領域４０８は、薄い金属層４０７と多結晶シリコン層４０６のような複数の導電層を含有する。一実施形態において、ゲート領域４０８は、従来の多結晶シリコンゲート物質より高いキャリヤ濃度を持つゲート物質を提供するためのプロセス順序２５１で形成された層の上に堆積される薄い金属層４０７を含有する。薄い金属層４０７は、約５〜約２００オングストロームの厚さを持つのがよい。一実施形態において、薄い金属層４０７は、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、炭化ランタン（ＬａＣ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）、窒化シリコンタンタル（ＴａＳｉＮ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、ルテニウム（Ｒｕ）、コバルト（Ｃｏ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、窒化アルミニウムチタン（ＴｉＡｌＮ）、窒化ルテニウム（ＲｕＮ）、窒化ハフニウム（ＨｆＮ）、ケイ化ニッケル（ＮｉＳｉ）、窒化チタン（ＴｉＮ）又は他の適切な物質のような金属を含有する。薄い金属層４０７は、図７に示した統合処理システム６００に取り付けられている処理チャンバ５００（図４Ａ）又はプロセスチャンバ５０１（図４Ｂ-図４Ｃ）を用いて有利に形成することができる。この構成において、薄い金属層４０７は、ＲＦエネルギーを用いてプラズマを生成し、ターゲットにバイアスをかけてそこからの金属をスパッタし、その後、所望により基板支持体５６２（図４Ａ-４Ｂ）にバイアスをかけてもよく、スパッタされイオン化された金属物質をあらかじめ形成された層の上に堆積させることによりプロセス順序２５１で形成された層の上にターゲット物質を堆積させることによって形成される。スパッタ堆積プロセスを動かすためのＲＦエネルギーの使用は、非常に少量の物質を基板表面上に確実に堆積させることを可能にする。反対に、薄い金属層を形成するのに充分低いレベルまで堆積速度を低下させるのに必要とされるスパッタリング（ＤＣ）電圧の印加が、通常はスパッタリングプラズマを持続しないので、従来の物理気相堆積、又はスパッタリング技術は、薄い物質層を確実に堆積させる能力が大幅に制限される。他の実施形態において、薄い金属層４０７は、従来のＣＶＤ、ＰＥＣＶＤ又はＡＬＤプロセスを用いて形成することができる。
【００４０】
[0063]図２Ｂは、プロセス順序２５１の他の実施形態を示す図である。図２Ｂに示したプロセス順序２５１は、二つの所望によるステップ２５８Ａ及び/又は２５８Ｂの少なくとも一つがステップ２５７、又はステップ２５６とステップ２５９の間に加えられる以外は、図２Ａに示された方法のステップと同じである。一実施形態において、ステップ２５４、２５６又は２５７の一つで形成された高ｋ誘電体層４０３、又は高ｋ誘電体層４０４に見られる物質の一つ以上を窒化するためにプラズマ窒化ステップがプロセス順序２５１に加えられる。一例において、ステップ２５８Ｂ、２６２、又は２６６のような続いてのアニールステップで、高ｋ誘電体層４０３、又は高ｋ誘電体層４０４に見られるハフニウム物質の結晶化を防止するためにプラズマ窒化プロセスを用いて窒化ハフニウム含有層を形成することは望ましいことである。一実施形態において、ステップ２５８Ａは、ステップ２６４と共に本明細書に記載されるプロセスを用いて行われる。
【００４１】
[0064]一実施形態において、所望による熱アニールステップ、ステップ２５８Ｂは、形成された高ｋ誘電体層４０３又は高ｋ誘電体層４０４における欠陥や応力を減少させて形成されたデバイスの信頼性を改善するためにプロセス順序２５１に加えられる。一実施形態において、ステップ２５８Ｂは、ステップ２６２及び/又はステップ２６６と共に本明細書に記載されるプロセスを用いて行われる。一実施形態において、ステップ２５８Ｂは、上記ステップ２５８Ａを行った後に終了する。一例において、ステップ２５８Ｂは、酸素（Ｏ２）ガスの流量が６０ｓｃｃｍで窒素（Ｎ２）ガスの流量が９４０ｓｃｃｍである、１５秒、９００℃、１トールのプロセスである。
【００４２】
[0065]図２Ｃは、プロセス順序２５１の他の実施形態を示す図である。図２Ｃに示したプロセス順序２５１は、ステップ２５３がステップ２５２とステップ２５４の間に加えられ、ステップ２５６がステップ２５４の後に行われる以外は図２Ａに示したステップと同じである。この実施形態において、プラズマ窒化ステップ、ステップ２５３を、ステップ２５２で自然酸化物層を除去した後にプロセス順序２５１に加えて、ステップ２５４又はステップ２５６を行う前に基板表面を窒化する。窒化されたシリコン基板表面は、続いての熱酸化ステップ（ステップ２５４）で形成される酸化シリコン層の表面に又は酸化シリコン層の近くに残る望ましい酸窒化シリコン（ＳｉＯＮ）を形成することを援助すると考えられる。形成された二酸化シリコン層の表面に又は二酸化シリコン層の近くに残るＳｉＯＮ層の形成は、続いてのプロセスステップでゲート電極物質（ステップ２６８）のゲート誘電体層への拡散を最小にすることを援助することができる。ステップ２５６と２５４がこの実施形態で行われる順序は、ステップ２５６を用いて高ｋ誘電体層を堆積させる前に酸窒化シリコン（ＳｉＯＮ）接合層を形成することを可能にするために変更し、高ｋ誘電体層とデバイスのチャネル領域の間の接合部の特性を改善することを援助する。ステップ２５３は、カリフォルニアのサンタクララのＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できるＤＰＮリアクタで行うことができる。一例において、ステップ２５３は、２５Ｗ平均ＲＦ電力（５００ＷピークＲＦ電力の５％負荷サイクル）、Ｎ２の２００ｓｃｃｍのガス流量、２５℃の基板温度を用いて、１０秒、７０ミリトールプロセスを用いる。また、プロセス順序２５１の一実施形態において、ステップ２５４は、ステップ２５３で行われた窒化されたシリコン表面の望ましい特質が保持されることを確実にするように変えられる。この場合、高品質誘電体膜が形成されることを確実にするためにステップ２５４で酸素と共に窒素（Ｎ２）のような他の反応性ガスをプロセスチャンバに噴射することは望ましいことである。一例において、酸窒化シリコン（ＳｉＯＮ）膜は、１５ｓｃｃｍの流量の酸素（Ｏ２）ガスと、５ｓｌｍ流量の窒素（Ｎ２）ガスを持つ３０秒、１０５０℃、５トール（即ち、１５ミリトールの酸素分圧）のプロセスに続いて、０.５ｓｌｍ流量の酸素（Ｏ２）ガスと４.５ｓｌｍ流量の窒素（Ｎ２）ガスを１５秒間の変更ガス設定を用いて表面４０１Ｂ上に形成される。
【００４３】
[0066]図２Ｄは、プロセス順序２５１の他の実施形態を示す図である。図２Ｄに示したプロセス順序２５１は、二つの所望によるステップ２５５Ａ又はステップ２５５Ｂがステップ２５４と２５７の間に加えることができる以外は、図２Ａに示したステップと同じである。一実施形態において、所望によるプラズマ窒化ステップ、ステップ２５５Ａをステップ２５４とステップ２５７の間に加え、ステップ２５４で形成された熱酸化物層の最上面を窒化して、ＳｉＯＮ層を形成する。ＳｉＯＮ層は、ゲート電極物質がゲート誘電体層に拡散することを防止する拡散バリヤとして作用することができる。一例において、ステップ２５５Ａは、５０Ｗ平均ＲＦ電力（１０００ＷピークのＲＦ電力の５％の負荷サイクル）、Ｎ２の２００ｓｃｃｍのガス流量、約２５℃の基板温度を用いる３０秒、１０ミリトールプロセスを用いる。
【００４４】
[0067]図２Ｄを参照すると、一実施形態において、所望による熱アニールステップ、ステップ２５５Ｂをプロセス順序２５１に加えて、形成された高ｋ誘電体層４０３の欠陥と応力を減少させて、形成されたデバイスの信頼性を改善する。一例において、ステップ２５５Ｂのアニールプロセスは、約１０５０℃の基板温度と、約１〜約５トールの反応チャンバの圧力を維持しつつ、約１５ｓｃｃｍの流量の酸素（Ｏ２）と約５００ｓｃｃｍの流量の窒素（Ｎ２）の少なくとも一つを供給することによって行うことができる。他の実施形態において、ステップ２５５Ｂは、ステップ２６２及び/又はステップ２６６と共に本明細書に記載されたプロセスを用いて行われる。一実施形態において、ステップ２５５Ｂは、上記ステップ２５５を行った後に完了する。
【００４５】
[0068]図２Ｅは、プロセス順序２５１の他の実施形態を示す図である。図２Ｅに示したプロセス順序２５１は、ステップ２５４が除去され、ステップ２５２を変更して（新しいステップ２５２Ａ）、湿式洗浄プロセスが酸化シリコン含有接合層を形成することを可能にする以外、図２Ａに示したステップと同じである。この実施形態において、新しいステップ２５２Ａは、洗浄し、湿式洗浄プロセスを用いて基板の表面４０１Ｂ上に酸化物層を意図的に形成する。新しいステップ２５２Ａは、カリフォルニア、サンタクララのＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できるＥｍｅｒｉｓｏｎＴＭチャンバ内で行うことができる。一例において、４〜５オングストロームの酸化物層は、ステップ２５２Ａで、基板を希フッ化水素酸（ＨＦ）浴に８分間浸漬し、その後、５０℃で６分間維持される標準洗浄１（ＳＣ１）浴（例えば、＜５容積％の水酸化アンモニウム（ＮＨ４ＯＨ）／＜３容積％の過酸化水素（Ｈ２Ｏ２）／残量のＤＩ水）内で洗浄し浸漬し、その後、基板をＤＩ水を含有するメガソニック作動タンク（即ち、１５００Ｗ）内で所望される時間すすぐことにより形成される。他の例において、酸化物層は、オゾン（Ｏ３）含有洗浄液を用いる湿式洗浄プロセスによって形成することができる。
【００４６】
[0069]図２Ｆは、プロセス順序２５１の他の実施形態を示す図である。図２Ｆに示したプロセス順序２５１は、ステップ２５６がステップ２５４の後に行われる以外、図２Ａに示したステップと同じである。この実施形態において、ステップ２５６とステップ２５４が行われる順序は、ステップ２５６で薄い二酸化シリコン（ＳｉＯ２）層（例えば、＜１０オングストローム）が高ｋ誘電体層を堆積する前に形成されることを可能にするように変更されている。一実施形態において、薄い高ｋ誘電体層４０４は、ＡＬＤタイプの堆積プロセスを用いて、ステップ２５４で成長する熱酸化物層４０２上に堆積させる。この構成は、完全なスタックの望ましい誘電特性を示しつつ、ステップ２５４で形成された薄い二酸化シリコン層がデバイスの誘電体層とチャネル領域の間の接合で良好な誘電体／チャネル領域接合部を与えるので有用であると考えられる。
【００４７】
設計のハードウエア態様
[0070]上述したように、上記ステップ２５７とステップ２５９と共に記載されたプラズマ処理プロセスを用いて高ｋ誘電体層を形成することは望ましい。大きなプラズマ電位、例えば、数十ボルト程度で用いるプラズマプロセスは、薄いゲート誘電体層に対する損傷を引き起こし、衝撃金属原子が形成されたＭＯＳデバイスの下に横たわるチャネル領域に混入することさえ引き起こし得る。二酸化シリコンのような誘電体層に対する損傷又は金属原子の下に横たわる領域への混入は、デバイス性能の低下と漏れ電流の増加のために望ましくない。下記の種々の実施形態は、プラズマ処理プロセスを用いてゲート誘電体層を確実に形成するために使用し得る。このような金属プラズマ処理を行うために用いることができる種々の装置の例は、図４Ａ-４Ｃと図４Ｆと共に以下に記載する。
【００４８】
誘導結合プラズマ処理チャンバ
[0071]図４Ａは、上記ステップ２５７及び/又は２５９のプロセスを行うために使用し得るプラズマ処理チャンバ５００の一実施形態の概略断面図を示す図である。この構成において、処理チャンバ５００は、処理領域５２２において、基板４０１（図３Ａ）のような基板５０２を処理することができる誘導結合プラズマ処理チャンバである。一実施形態において、処理チャンバ５００は、誘導結合ＲＦソースを用いる、サンタクララのＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できる変更されたプラズマ窒化（ＤＰＮ）チャンバである。
【００４９】
[0072]処理チャンバ５００は、通常は、誘導ＲＦソースアセンブリ５９１、ＤＣソースアセンブリ５９２、ターゲット５０５、システムコントローラ６０２、プロセスチャンバアセンブリ５９３、及び基板支持アセンブリ５９４を含有する。プロセスチャンバアセンブリ５９３は、通常は、プラズマプロセスがその中で行うことができるように処理領域５２２内に真空を形成し得る要素を含有する。一般に、プロセスチャンバアセンブリ５９３は、処理領域５２２を密封するチャンバベース５２７とチャンバ壁５２８とチャンバリッド５２９を含有する。処理領域５２２は、チャンバベース５２７及び/又はチャンバ壁５２８を通って処理領域５２２に接続される真空ポンプ５１０の使用によって所望の真空圧に排気され得る。一般に、チャンバ壁５２８とチャンバベース５２７は、アルミニウム、又は他の適切な物質のような金属から形成することができる。一実施形態において、チャンバ壁５２８は、ターゲット５０５からスパッタされた物質がチャンバ壁５２８上に載ることを防止する取り外し可能なチャンバシールド（図示せず）を持つことができる。
【００５０】
[0073]誘導ＲＦソースアセンブリ５９１は、通常は、チャンバリッド５２９に隣接して位置決めされているコイル５０９に接続されるＲＦジェネレータ５０８とＲＦ整合５０８Ａを含有する。一実施形態において、ＲＦジェネレータ５０８は、約０〜約３０００Ｗで、約４００ｋＨｚ〜約２０ＭＨｚの周波数で作動させることができる。一例において、ＲＦジェネレータ５０８は、１３.５６ＭＨｚの周波数で動作させる。チャンバリッド５２９は、通常は、誘導ＲＦソースアセンブリ５９１から分配されるＲＦエネルギーが処理領域５２２でプラズマを形成するように適応される誘電体要素（例えば、石英、セラミック物質）である。一実施形態において、コイル５０９は、処理領域５２２に生成されるプラズマがスパッタプロセスでターゲットの活性面の近くに形成されるようにターゲット５０５の近くに位置決めすることができる。活性表面の近くのプラズマの制御は、低エネルギースパッタ堆積プロセスの間でスパッタされるターゲットの領域の近くのプラズマ密度を制御することを援助することができる。この構成は、コイル５０９によって生成されたプラズマのために、極端に薄いゲート誘電体層の望まれていないプラズマ衝撃の量を減少させるのに有用なものである。
【００５１】
[0074]一実施形態において、チャンバリッド５２９は、真空シールされた電気的フィードスルー５０４が処理領域に位置決めされているターゲット５０５と接触させることを可能にするように変更される。この構成において、同軸ケーブル５０６を真空シールされたフィードスルー５０４に接続して、エネルギーをＤＣ電源５０７から分配して、プラズマに生成したイオンが物質をターゲットから基板５０２にスパッタさせる。図５Ａ-図５Ｃと共に以下に記載される一態様において、システムコントローラ６０２は、ＲＦジェネレータ５０８からの出力とＤＣソース５９２アセンブリから分配されるＤＣ電力を同期させるために用いられる。一実施形態において、ターゲット５０５は純粋な物質又はハフニウム（Ｈｆ）、ランタン（Ｌａ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ストロンチウム（Ｓｒ）、鉛（Ｐｂ）、イットリウム（Ｙ）、又はバリウム（Ｂａ）のグループより選択される元素を含有する合金から形成することができる。
【００５２】
[0075]一態様において、プロセスチャンバアセンブリ５９３は、また、チャンバベース５２７とチャンバ壁５２８とチャンバリッド５２９によって形成された処理領域５２２に一つ以上のプロセスガスを分配するように適合されたガス分配システム５５０を含有する。処理領域５２２の圧力は、ガス分配システム５５０とスロットバルブ５１１によって調節される真空ポンプ５１０のポンピング速度によって分配されたガス流量を調整するために用いられるシステムコントローラ６０２の使用によって制御され得る。一態様において、処理中のチャンバ圧は、約５ミリトール〜約１００ミリトールである。
【００５３】
[0076]基板支持アセンブリ５９４は、通常は、基板支持部材５６２Ａを含有する基板支持体５６２を含む。基板支持部材５６２Ａは、基板を処理中に活発に保持するために使用し得る慣用の静電チャックであっても簡単な基板支持ペデスタルであってもよい。温度コントローラ５６１は、通常は、熱交換機（図示せず）に結合される埋め込まれた抵抗加熱素子又は流体冷却チャネルのような慣用の手段の使用による温度コントローラ５６１によって所望の温度設定に基板支持部材５６２Ａを加熱及び/又は冷却するように適合される。一態様において、温度コントローラ５６１は、動作させ、基板支持部材５６２Ａ上に位置決めされた約２０℃〜約８００℃の温度に加熱するように適合される。処理の間、基板支持体５６２は、処理領域５２２において基板５０２の表面に生成されたプラズマ内に有するイオンを引っぱるための基板支持体５６２の部分にＲＦバイアスが印加され得るようにＲＦジェネレータに接続するのがよい。一実施形態において、基板支持部材５６２Ａは、基板５０２のイオン衝撃損傷を最小にするためにプラズマプロセスの間、接地されるか、ＤＣバイアスをかけるか、又は電気的に浮遊している。
【００５４】
[0077]ＲＦエネルギーをＲＦジェネレータ５０８から処理領域５２２に分配すると、イオン化される処理領域においてガス原子を生じる。その後、プラズマ内のイオン化された原子は、物質がターゲット５０５からスパッタされるとともに基板５０２の表面に載ることができるようにＤＣソースアセンブリ５９２によってターゲット５０５に印加されたカソードバイアスのためにターゲット５０５に引きつけられる。誘導ＲＦソースアセンブリ５９１から分配されたＲＦエネルギーとＤＣソースアセンブリ５９２から印加されたＤＣバイアスの干渉と相互作用を減少させる努力において、干渉が最小であり、堆積速度、膜均一性、膜質が最大にされたときに最小化できるように、ＤＣソースアセンブリ５９２及びＲＦソースアセンブリ５９１から分配されたエネルギーパルスを同期することがしばしば望ましい。プラズマを励起するために誘導ＲＦソースをパルスすると、低電子温度と、低エネルギープラズマを生成し維持することによって基板の表面に対する損傷を引き起こす高プラズマ電位と関連した問題を改善する。一般に、パルスＲＦ誘導プラズマによって生成されるイオンは、プラズマ内に位置決めされた基板を損傷しない低イオンエネルギー（例えば、＜１０ｅＶ）でイオンを得る。このことは、２００３年６月１２日出願の共同譲渡された米国特許第６,８３１,０２１号により完全に記載され、この開示内容は本明細書に援用されている。アルゴン（Ａｒ）、ネオン（Ｎｅ）、クリプトン（Ｋｒ）、又はキセノン（Ｘｅ）のようなほとんどの不活性ガスの低イオンエネルギーは、ハフニウム（Ｈｆ）、ランタン（Ｌａ）又は他の重金属又は誘電物質から製造されるターゲットから原子をスパッタするほどパルスＲＦソースから充分なエネルギーを得ない。例えば、アルゴンプラズマについては、ＨｆとＬａターゲットのスパッタリング閾値エネルギーは、それぞれ４２.３ｅＶと２５.５ｅＶであり、ゲート酸化物へのイオン注入の安全なイオンエネルギーは、通常は１０ｅＶ未満である。つまり、ＲＦ誘導プラズマについて、ゲート誘電体層の形成するのに安全である充分低いイオンエネルギーは、ターゲット物質から所望の金属イオンをスパッタするほど充分高くない。それ故、スパッタリングプロセスを行うためのＤＣソースアセンブリ５９２からターゲットに印加したＤＣバイアスを用いることが求められている。種々のパルス堆積プロセスの様態を、図５Ａ-図５Ｃと共に以下に記載する。
【００５５】
容量結合プラズマ処理チャンバ
[0078]図４Ｂ-図４Ｃは、上記ステップ２５７及び/又は２５９に記載したプロセスを行うために使用し得るプラズマ処理チャンバの他の実施形態の概略断面図を示す図である。この構成において、プロセスチャンバ５０１は、処理領域５２２において基板５０２を処理することができる容量結合プラズマ処理チャンバである。プロセスチャンバ５０１は、通常は、ＶＨＦソースアセンブリ５９５と、ターゲットアセンブリ５７３と、システムコントローラ６０２と、プロセスチャンバアセンブリ５９６と、基板支持アセンブリ５９４とを含有する。この構成において、容量結合プラズマは、ターゲット５７１に接続されるＶＨＦソースアセンブリ５９５の使用によってプロセスチャンバアセンブリ５９６内に含有するターゲット５７１と接地チャンバ壁５２８との間の処理領域５２２に形成される。プロセスアセンブリ５９６は、通常は、チャンバリッド５２９をチャンバ壁５２８上に密封して位置決めされるターゲットアセンブリ５７３と電気絶縁体５７２に置き換えた以外は、上の図４Ａと共に記載された要素のすべてを含有する。プロセスチャンバアセンブリ５９６及び基板支持アセンブリ５９４内の要素は、処理チャンバ５００によって記載されものと同一か又は同様のものであり、そのように、適切な場合には同様の符号を用い、下で繰り返さない。
【００５６】
[0079]図４Ｂを参照すると、一実施形態において、ＶＨＦソースアセンブリ５９５は、ターゲットアセンブリ５７３の一つ以上の部分を通って処理領域５２２にＲＦエネルギーを分配するように適合されるＲＦソース５２４と整合５２４Ａを含有する。ターゲットアセンブリ５７３は、通常は、バッキングプレートアセンブリ５７０とターゲット５７１を含有する。バッキングプレート５７０は、プロセス中の熱交換器（図示せず）とターゲット物質の充分な使用を促進するとともに堆積均一性を高めるように適合されるマグネトロンアセンブリ（図示せず）から分配された流体へターゲットを冷却する流体チャネル（図示せず）を含有してもよい。
【００５７】
[0080]プロセスチャンバ５０１の動作中、ＶＨＦソースアセンブリ５９５は、ターゲット５７１が形成される物質内の原子が基板５０２の表面上に堆積され得るようにターゲット５７１にバイアスをかけるために用いられる。一実施形態において、ＶＨＦソースアセンブリ５９５内のＲＦソース５２４は、約１〜約２００ＭＨｚのＲＦ周波数で約０.０１〜約５キロワット（ｋＷ）の電力でターゲットアセンブリ５７３を通って処理領域５２２に電力を分配するように適合される。一実施形態において、プラズマによって生成されたイオンがターゲット５７１の表面から物質をスパッタさせるプラズマシース全体の電圧低下のために、ＶＨＦソースアセンブリ５９５を用いて、充分なエネルギーを供給する容量結合ターゲット５７１上に自己バイアスを生成させる。ＶＨＦソースを用いてバイアスがかけられる容量結合電極、又はターゲットは、通常は、アノードとカソード（例えば、ターゲット５７１）の表面積の差のために、自己バイアス電圧に達する。ターゲット５７１が処理中に達する自己バイアス電圧は、ターゲット５７１のスパッタ速度を最適化するように調整され得る。図４Ｅは、自己バイアス電圧と周波数とのグラフを示す図である。グラフは、通常は、次第により高い周波数でバイアスがかけられたときの電極の自己バイアス電圧に対する周波数の影響を示している。周波数が増加するにつれて自己バイアス電圧の大きさが減少する傾向ので、ＶＨＦソースアセンブリ５９５の周波数が増加することによってターゲットに衝突するイオンのエネルギーが減少され得る。例えば、２７ＭＨｚの周波数でＲＦ信号を用いてバイアスがかけられるターゲットは、アルゴンを用いて５０ミリトールの圧力と３００ＷのＲＦ電力でわずかに約１０Ｖの電圧を持つ。他の例において、ターゲット上のＤＣバイアスは、約４００Ｗの一定のＲＦ電力を用いて約６０ＭＨｚ〜約１００ＭＨｚのＲＦ周波数を変動させることによって約-５０Ｖ〜約-２０Ｖに変動させ得る。
【００５８】
[0081]ＶＨＦ範囲のＲＦ周波数でターゲット５７１にエネルギーを分配すると、ターゲット５７１に分配される周波数の変動とＲＦ電力の変動の関数としてターゲット上のＤＣバイアスの変動が減少するために、より低いＲＦ周波数で行われるプロセスに対してステップ２５７及び/又は２５９のプロセス結果が改善され得る。ＤＣバイアスの変動を減少させることは、低電力スパッタリング動作を行う場合に重要であり得る。それ故、ＲＦエネルギーと電力の周波数の制御することによって、例えば、所望の負荷サイクル（下記）でターゲット５７１に電力を分配することによって、ターゲットのＤＣバイアスが正確に且つ繰り返して行うことができる。ＤＣバイアスの正確で精密な制御は、極端に薄いゲート誘電体層をドープするプロセスが正確に且つ繰り返し行われ得ることを確実にする。
【００５９】
[0082]図４Ｄを参照すると、一例において、スパッタリングガスが主としてアルゴン（Ａｒ）であり、ターゲットがランタン（Ｌａ）から製造される場合には、ターゲット表面からランタン原子をスパッタするのに必要とされるエネルギーは、少なくとも２５.５ｅＶである。このことは、ランタン原子の一部がターゲット表面からスパッタされることを確実にするためにターゲット上に生じた自己バイアス電圧が約２５.５ｅＶのイオンエネルギーを生成するのに充分高いことが必要であることを意味する。それ故、ターゲット５７１に分配される周波数と電力（例えば、ワット）を制御することによって、スパッタ速度、ガス原子イオンエネルギー、スパッタ原子のイオンエネルギー、基板上に堆積される原子のエネルギーが制御され得る。また、プロセスの間、基板支持体５６２に対するバイアスは、スパッタされた原子が、ゲート誘電体層上に堆積するか又はゲート誘電体層内に注入するのにつれて持つエネルギーを制御するために調整され得る。
【００６０】
[0083]一般に、スパッタプロセスは、約１ｓｃｃｍ〜約５００ｓｃｃｍのアルゴン流量を用いた１ミリトール〜１００ミリトールの範囲のチャンバ圧と約２０℃〜約８００℃のヒータ温度でプロセスチャンバ５０１内で行うことができる。望ましくは、基板温度は、約２００℃〜３００℃である。ＲＦソース２５４の励起周波数は、ターゲット物質がプラズマに、また、基板表面にスパッタさせる正しい自己バイアスＤＣ電圧を得るために約１ＭＨｚ〜約２００ＭＨｚに調整され得る。好ましくは、ＲＦソース２５４の励起周波数は、約２７ＭＨｚ〜約１００ＭＨｚの周波数、より好ましくは約３０ＭＨｚ〜約６０ＭＨｚの周波数に調整され得る。一例において、ランタンターゲットの場合、６０ＭＨｚの周波数が所望のスパッタリングエネルギーと低エネルギープラズマを維持することを得るように選択され得る。一実施形態において、基板５０２の表面とターゲット５７１の表面との間の空間を調整して、基板表面上に堆積するスパッタされた原子の均一性とエネルギーを調整することは望ましいものである。一態様において、堆積プロセス中にターゲット５７１の表面に相対して基板５０２の空間を調整して、ゲート酸化物層のスパッタ物質の深さを及び/又は堆積均一性を調整することは望ましいものである。
【００６１】
[0084]図４Ｃは、プロセスチャンバ５０１の第二実施形態を示す図であり、図４Ｂに示したＶＨＦソースアセンブリ５９５が、プロセス中に異なる時間で異なるスパッタリング特性を与える異なる周波数及び/又は電力でプロセスチャンバ５０１の処理領域５２２にエネルギーを分配するようにそれぞれ適合される二つのＲＦジェネレータ５２４、５２５を含有するデュアルＶＨＦソースアセンブリ５９７に置き換えられている。図４Ｃに示したプロセスチャンバ５０１は、通常は、ターゲットアセンブリ５７３に接続されたＲＦソース５２４と、第二ＲＦソース５２５と、ＲＦスイッチ５２６と、整合５２４Ａを含有する。この構成において、デュアルＶＨＦソースアセンブリ５９７からのターゲットアセンブリ５７３に分配されるエネルギーは、ＲＦスイッチ５２６の使用によってＲＦソース５２４と第二ＲＦソース５２５との間でスイッチが切り替えられ得る。スイッチ５２６の状態は、システムコントローラ６０２によって制御される。この実施形態は、最初の導入の間又は長いアイドルタイムの後にターゲット基板上に形成することができる酸化物を除去するために高速開始シージングを必要とするターゲット物質に有用なものである。より低い周波数ソース（例えば、約２７ＭＨｚ以下）にスイッチを切り替える能力は、高自己バイアスＤＣ電圧がターゲット５７１上に形成することを可能にし、より高速なターゲットスパッタリング速度につながる。従って、開始処理後、高い周波数（約６０ＭＨｚ）ソースにスイッチを切り替えてスパッタリング速度を減少させ、且つスパッタされた原子イオンエネルギーを小さくすることによって、デュアルＶＨＦソースアッセンブリ５９７の出力を変化させることができるので、基板表面上のゲート誘電体層に対する潜在的損傷が減少する。一例において、ＲＦソース５２４は、約２７ＭＨｚの周波数で０〜約２０００ワットの電力でのＲＦエネルギーを分配することができ、第二のＲＦソース５２５は、約４０〜約２００ＭＨｚの周波数において０〜約５００ワットの電力でＲＦエネルギーで分配することができる。
【００６２】
[0085]一実施形態において、ＤＣソースアッセンブリ５９２は、任意により、ターゲットアセンブリ５７３に接続してプラズマ処理ステップで一つ以上のＤＣエネルギーパルスを分配してもよい。ＤＣバイアスを、ＶＨＦソースアセンブリ（例えば、符号５９５と５９７）から分配されたＶＨＦ信号の上に重ね合わせてもよい。ターゲット５７１に印加されるＤＣ電圧は、スパッタリングプロセスでターゲット５７１に衝突するイオン化されたガス原子のエネルギーをより直接制御するために使用し得る。
【００６３】
[0086]一実施形態において、上記のように、処理の間、ＲＦ、又はＶＨＦ、バイアスが、プラズマ内に存在するイオンを基板５０２の表面に引っ張るために基板支持体５６２の一部に印加され得るように基板支持体５６２をＲＦジェネレータ５２３に接続することができる。一実施形態において、基板支持部材５６２Ａは、基板５０２のイオン衝撃損傷を最小にするためにプラズマプロセスの間、接地されるか、ＤＣバイアスがかけられるか、又は電気的に浮遊している。
【００６４】
パルスプラズマ処理
[0087]図５Ａ-図５Ｃは、上記ステップ２５７及び/又は２５９で図４Ａに示したターゲット５０５、又は図４Ｂに示したターゲット５７１から基板５０２の表面に、スパッタされた物質を堆積するために使用し得る種々のパルスプラズマプロセスの図表示である。図パルスプラズマプロセスは、図５Ａ-図５Ｃに示されるように、通常は、誘導ＲＦソースアセンブリ５９１又はＶＨＦソースアセンブリ（即ち、、デュアルＶＨＦソースアセンブリ５９７のＶＨＦソースアセンブリ５９５）の使用による時間の関数として処理領域５２２に分配される一連の連続エネルギーパルスと、ＤＣソースアセンブリ５９２からのターゲットに分配されるＤＣエネルギーパルスである。図５Ａは、誘導ＲＦソースアセンブリ５９１又はＶＨＦソースアセンブリから分配されるＲＦエネルギー５３１と、ＤＣソースアセンブリ５９２から分配されるＤＣ電圧５３５が、時間の関数としてプロットされるプロセスを示す図である。図５Ａは、時間の関数として、誘導ＲＦソースアセンブリ５９１又はＶＨＦソースアセンブリ５９５によって分配されるＲＦエネルギー５３１のプロットと、ターゲットに分配されるＤＣ電圧５３５のプロットを示すので、ＤＣと、ＲＦ、又はＶＨＦ（以後ＲＦ／ＶＨＦ）パルスが同期される一実施形態を示す図である。この実施形態において、ＲＦエネルギー５３１とＤＣ電圧５３５のパルスは、同時に印加されないように同期されている。一般に、ＤＣパルス５３２は、プラズマに存在するＲＦ／ＶＨＦ励起イオンに瞬間的な引力を供給し、充分なエネルギーでターゲット５０５に向かって加速するイオンがターゲットからプラズマに物質をスパッタさせる。ターゲット表面を励起するスパッタ物質は、パルスされたＲＦ／ＶＨＦパルス５３３で処理領域５２２に形成されるプラズマへ入り、その後、イオン化することができる。基板支持部材５６２ＡがＲＦ／ＶＨＦバイアスされているか、接地されているか、又は浮遊しているかによって、イオン化されたスパッタ原子は、基板表面近くに生成されたプラズマシースによるエネルギー設定で基板表面に分配され得る。ほとんどの場合、ＤＣ電圧パルス（又はＤＣ電流パルス）が、所望のイオン密度とスパッタ速度が低エネルギーバイアスを用いたときに達成され得ることを確実にするように分配される場合、処理チャンバ内に充分なプラズマがあるように、ＲＦ／ＶＨＦパルス５３３の終わりを同期することが望ましい。
【００６５】
[0088]図５Ａの参照を続けると、通常は、特に誘導結合プラズマチャンバの設計において、ターゲットからの原子をスパッタするのに充分なエネルギーを持たないＲＦ／ＶＨＦパルス５３３でイオンを生成することが望ましいので、スパッタ原子のエネルギーがターゲットへのＤＣバイアスの印加によってより容易に制御され得る。場合によっては、スパッタされたターゲット原子が促進され、基板が位置決めされるペデスタルに印加された低電位バイアスの使用による低エネルギーで基板表面に注入され得るようにイオン化するためにＲＦ／ＶＨＦパルスの使用が望ましいものである。一態様において、ＤＣ電圧パルス（又はＤＣ電流パルス）のターゲットへの印加は、ＤＣエネルギー印加のために、プラズマに生成されたイオンのエネルギーがプラズマエネルギーの正味の増加を減少させることによってより容易に制御されることを可能にするためにパルスＲＦ／ＶＨＦオフサイクルと同期される。ＤＣパルス電圧は、ドーピングプロセスのプラズマにターゲット物質をスパッタするためにアルゴンイオンに充分なエネルギーを供給する値で印加することができる。
【００６６】
[0089]システムコントローラ６０２が、所望のプラズマ密度とスパッタ堆積速度とプラズマイオンエネルギーを達成するためにＲＦ／ＶＨＦパルス５３３とＤＣパルス５３２と負荷サイクルを同期するために使用し得ることは留意すべきである。図５Ａを参照すると、ＲＦエネルギー５３１のパルスの全周期（ｔ３）で割った“オン”時間（ｔ１）である負荷サイクルは、所望の平均密度のプラズマが制御されること確実にするように最適化され得ることが留意される。また、ＤＣ電圧５３５のパルスの全周期（ｔ６）で割った“オン”時間（ｔ４）である負荷サイクルは、所望の平均堆積速度が達成されることを確実にするために最適化され得ることが留意される。
【００６７】
[0090]図４Ｂ-図４Ｃと図５Ａ-図５Ｃを参照すると、一実施形態において、ＶＨＦソースアセンブリ５９５は、１Ｈｚ〜５０ｋＨｚのパルス周波数と０.１〜９９％の負荷サイクルでのパルス方式に設定される。この構成において、平均プラズマ密度とイオンエネルギーを低下させつつ、処理領域５２２に形成されたプラズマを生成し維持するためにパルスＶＨＦソースが用いられる。システムコントローラ６０２は、負荷サイクルと、パルスの周波数と、ＲＦエネルギーの規模（即ち、ＲＦ電力）と、ＲＦエネルギーの周波数を調整して、プラズマイオンとスパッタされた物質のエネルギーを制御するために使用し得る。一実施形態において、基板表面に低エネルギースパッタ物質を分配するために、システムコントローラ６０２を用いて、約１％〜約５０％の負荷サイクルでコイル５０９（図４Ａ）にＲＦエネルギーを分配する。或いは、一実施形態において、ＲＦエネルギーを約１％〜約５０％の負荷サイクルでターゲット５７１（図４Ｂ）に分配することによって低エネルギースパッタ物質を基板の表面に分配する。ある場合には、プラズマ内のイオンに分配されるエネルギーを最小にするために、コイル５０９（図４Ａ）又はターゲット（図４Ｂ）に分配される負荷サイクルを約１％〜約１０％に保つことが望ましい。
【００６８】
[0091]図５Ｂは、ＲＦソースアセンブリ５９１又はＶＨＦソースアセンブリ（即ち、デュアルＶＨＦソースアセンブリ５９７のＶＨＦソースアセンブリ５９５）から分配されるパルスＲＦエネルギー５３１の少なくとも一部の間にＤＣパルス５３２が分配される、パルスプラズマプロセスの他の実施形態を示す図である。更に他の実施形態において、図５Ｃに示されるように、ＲＦエネルギー５３１は、時間ｔ１の周期の一定のレベルに維持され、パルスＤＣ電圧５３５は、ＲＦエネルギーが“オン”の間、ターゲット５０５に分配される。分配された信号の間の可能ないかなる干渉も減少させるためにＤＣパルス５３２中のＲＦエネルギー５３１の大きさを減少させることが望ましいことであることは留意すべきである。一実施形態において、プロセスのＲＦ／ＶＨＦプラズマ生成及び/又はパルスＤＣスパッタリング段階の種々の部分でその上に位置決めされた基板にイオンを引き付けるバイアスを生成するために用いられるＲＦジェネレータ５２３（図４Ａ）を用いて基板支持体５６２にバイアスをかけることは望ましいことである。
【００６９】
[0092]他の実施形態において、プラズマ中に生成されたイオンがターゲット物質をスパッタするほど充分なエネルギーを持たないようにＲＦ／ＶＨＦエネルギーをパルスすることは望ましい。この場合、ターゲットに印加されるＤＣバイアスは、ターゲット物質のスパッタリングを促進するために使用し得る。
【００７０】
[0093]一実施形態において、パルスＲＦ／ＶＨＦ信号を基板支持体５６２に加えて、基板表面を通ってプラズマを生成し維持する。それ故、一実施形態において、同期されたＤＣパルスはターゲット５７１に分配され、同期されたＶＨＦパルスは基板支持体５６２に分配されてゲート誘電体にドープするプラズマにターゲット物質をスパッタする。
【００７１】
接地されたコリメータの設計
[0094]図４Ｆは、ゲート誘電体層の金属プラズマ処理、即ち、ドープされたゲート誘電体層を形成する低エネルギースパッタリングプロセスに用いることができる処理チャンバ５００の他の実施形態の概略断面図を示す図である。この実施形態において、接地されたコリメータ５４０は、帯電した金属イオンを捕獲するために基板５０２とターゲット５０５の間に取り付けられる。接地されたコリメータ５４０の追加は、基板５０２へ達するように主として中性のスパッタされた原子を促進させ、基板表面上の金属薄層、潜在的には単一の単層を形成する。コリメータは、通常は、中性原子と場合によりいくつかのイオンがターゲット近くの処理領域から基板表面に通過させることを可能にする接地されたプレート全体に分配される複数の穴５４０Ａを含有する接地されたプレート又はワイヤメッシュである。中性原子のエネルギーが、通常は、ターゲット表面から原子をスパッタするのに必要とされる一部のエネルギーであり、中性原子がプラズ電位に影響されないので、この方法によるゲート誘電体の表面上のこのような層を堆積させると、通常は、非常に小さいイオン衝撃損傷が生じる。その後、この金属層を、続いて形成された酸化物膜に組み込むことができるので、金属又は窒素イオンの注入と付随する問題、例えば、シリコン損傷や基板の下に横たわるシリコン層への金属の浸透を含まず高誘電率又は“高ｋ”誘電体層が生成される。当業者は、図４Ｂと図４Ｃに示されるプロセスチャンバ５０１が、基板表面を衝突してゲート誘電体層の損傷を減少させる前に、プラズマ中大きなパーセントの帯電パーティクルを捕捉する同じ機能を達成するために、ターゲット５７１と基板５０２の表面の間に接地されたコリメータ５４０を含有するように構成され得ることを理解する。
【００７２】
別のプロセスチャンバの設計
[0095]図４Ｇは、ゲート誘電体層の金属プラズマ処理、即ち、ドープされたゲート誘電体層を形成するための低エネルギースパッタリングプロセスに用いることができる処理チャンバ５００の他の実施形態の概略断面図を示す図である。処理チャンバ５００の一実施形態において、誘導ソースアセンブリ５９１の出力がターゲット５０５に接続されるのでプラズマはコイル５０９と容量結合ターゲット５０５の使用によって処理領域５２２に生成することができる。一実施形態において、ターゲット５０５は、電力がＲＦ整合５０８Ａを通ってジェネレータ５０８によって分配される場合に共鳴を達成するサイズであるコイル５０８Ｂを通ってＲＦ整合５０８Ａの出力に結合する。図４Ａを参照すると、ターゲット５０５のＲＦバイアスを加えると、ターゲット５０５に分配されるＲＦ周波数とＲＦ電力がＤＣバイアス、従ってターゲット５０５に衝突するイオンエネルギーを制御させつつ、コイル５０９がプラズマを生成し形成することが可能になる。また、所望の負荷サイクルでパルスされ得る誘導結合プラズマ生成要素と容量結合プラズマ生成要素の使用により、ターゲット（即ち、自己バイアス）に印加されるＤＣバイアス、スパッタ速度、スパッタイオンエネルギーがより容易に制御させることが可能になる。チャンバ圧、ＲＦ周波数、ＲＦ電力、負荷サイクル、基板支持体５６２に印加されるバイアス及び／又は処理時間のより注意深い制御によって、誘電体層におけるスパッタされた物質の量とスパッタされた物質の濃度と深さを制御することができる。単一のＲＦジェネレータ５０８とＲＦ整合５０８Ａの使用は、チャンバコストとシステムの複雑性を減少させる。一実施形態において、ＤＣパルスがＲＦジェネレータ５０８によって分配されるＲＦパルスの間或いはＲＦパルス間においてターゲット５０５に分配され得るようにＤＣソースアセンブリ５９３がターゲット５０５に結合する。
【００７３】
[0096]図４Ｈに示した、他の実施形態において、ＲＦエネルギーをターゲット５０５に供給する別々のＲＦジェネレータ５６５とＲＦ整合５６５Ａを持つことは望ましいが、コイル５０９はＲＦジェネレータ５０８とＲＦ整合５０８Ａの使用によって別々にＲＦバイアスがかけられる。この構成において、新しいＲＦ整合５６５ＡとＲＦジェネレータ５６５は、システムコントローラ６０２の使用によって誘導結合ソースアセンブリ５９１要素から別々に制御され得る。一態様において、ＤＣソースアセンブリ５９２は、ＤＣパルスが誘導結合ＲＦソースアセンブリ５９１及び/又はＲＦジェネレータによって分配される或いはＲＦパルス間においてターゲット５０５に分配され得るように、ターゲット５０５に結合される。
【００７４】
プラズマプロセスシステム
[0097]上記図４Ａ-図４Ｃ、及び図４Ｆのような一つ以上のプラズマ処理チャンバは、図７に示した統合処理システム６００のようなマルチチャンバ、マルチプロセス基板処理プラットフォームに有益に統合され得る。本発明から利益を得るように適合させることができる統合処理システムの例は、１９９９年３月１６日出願の共同譲渡された米国特許第５,８８２,１６５号；１９９３年２月１６日出願の米国特許第６,４４０,２６１号；２００２年８月２７日出願の米国特許第６,４４０,２６１号に記載され、これらの開示内容は本明細書に全体で援用されている。統合処理システム６００には、ファクトリインタフェース６０４、ロードポート６０５Ａ-Ｄ、システムコントローラ６０２、真空ロードロック６０６Ａ、６０８Ｂ、搬送チャンバ６１０、複数の基板処理チャンバ６１４Ａ-６１４Ｆが含まれるのがよい。基板処理チャンバ６１４Ａ-Ｆの一つ以上は、上記図２-５と共に本明細書に記載されるプラズマ処理を行うために用いられる処理チャンバ５００及び/又は一つ以上のプロセスチャンバ５０１のようなプラズマ処理チャンバとして構成されるのがよい。他の実施形態において、統合処理システム６００には、六つを超えるプロセスチャンバが含まれるのがよい。
【００７５】
[0098]本発明の様態によれば、統合処理システム６００は、通常は、複数のチャンバとロボットを備え、好ましくは、統合処理システム６００において行われる種々の処理法と順序を制御し行うようにプログラムされたシステムコントローラ６０２を備え付けている。システムコントローラ６０２は、通常は、システム全体の制御と自動化を容易にするように設計され、典型的には、中央処理装置（ＣＰＵ）（図示せず）、メモリ（図示せず）、支援回路（又はＩ／Ｏ）（図示せず）が含まれるのがよい。ＣＰＵは、種々のシステム機能、チャンバプロセスとサポートハードウエア（例えば、デテクタ、ロボット、モータ、ガスソースハードウエア）を制御するための産業の設定に用いられるとともにシステムとチャンバプロセス（例えば、チャンバ温度、プロセス順序の処理能力、チャンバ処理時間、Ｉ／Ｏ信号等）をモニタするコンピュータプロセッサの任意の形式の一つであるのがよい。ロボット６１３は、ロードロックチャンバ６０６Ａ又は６０６Ｂから６１４Ａ-Ｆの位置に取り付けられた種々のプロセスチャンバの一つに基板を搬送する搬送チャンバ６１０内の中央に配置される。ロボット６１３は、通常は、ロボット駆動アセンブリ６１３Ｃに取り付けられるブレードアセンブリ６１３Ａ、アームアセンブリ６１３Ｂを含有する。ロボット６１３は、システムコントローラ６０２から送られたコマンドの使用によって種々の処理チャンバに基板“Ｗ”を搬送するように適合される。本発明から利益を得るように適合されるのがよいロボットアセンブリは、１９９４年８月３０日出願の“Ｔｗｏ-ａｘｉｓ ｍａｇｎｅｔｉｃａｌｌｙ ｃｏｕｐｌｅｄｒｏｂｏｔ”と称する共同譲渡された米国特許第５,４６９,０３５号；１９９４年４月１１出願の“ＲｏｂｏｔＡｓｓｅｍｂｌｙ”と称する米国特許第５,４４７,４０９号；２０００年４月１４日出願の“Ｒｏｂｏｔ Ｆｏｒ ＨａｎｄｌｉｎｇＳｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｕｂｓｔｒａｔｅｓ”と称する第６,３７９,０９５号に記載され、これらの開示内容は本明細書に全体で援用されている。複数のスリットバルブ（図示せず）は、本明細書に記載されたプロセス順序の間、各チャンバが真空プロセスを行うために別々に排気されてもよいように、搬送チャンバ６１０からプロセスチャンバ６１４Ａ-６１４Ｆのそれぞれを選択的に分離するように用いることができる。
【００７６】
[0099]プラズマチャンバを統合処理システム６００に組み込む重要な利点は、連続プロセスステップが空気にさらされずに基板上で行うことができることである。これにより、図２-図５と共に上記の基板の表面上にスパッタされた原子を堆積させるようなプロセスが新たに堆積された極端に薄い金属層を酸化させずに行わせることが可能になる。安定化アニールを行う前に新たに堆積された物質の制御されない酸化もまた、アニールステップを行うことができるプロセスチャンバを含む統合処理システム６００に複数のプロセスチャンバを組み込むことによって避けられる。統合システムは、非統合プロセスに存在しない周囲の酸素ソースに基板をさらさないことによって、高ｋ誘電体層４０３、又は高ｋ誘電体層４０４内に見られる物質（例えば、ドーパント物質）の酸化を防止する。従って、非統合プロセスに見られる汚染は、デバイス製造プロセスの再現性と平均デバイス性能へ直接影響し得る。
【００７７】
[0100]統合処理システム６００の一実施形態において、基板処理チャンバ６１４Ａ又はファクトリインタフェース６０４に接続したチャンバは、プロセスステップ２５２で上述したＲＣＡ洗浄を行うように構成されるのがよい。その後、自然酸化物層４０１Ａ（図３Ａを参照のこと）の除去の後、基板は、処理チャンバチャンバ６１４Ｂで行われる慣用の急速熱酸化（ＲＰＯ）プロセス、プラズマ増強型化学気相堆積（ＰＥＣＶＤ）、又はＡＬＤを用いてその上に形成された誘電体層（例えば、熱酸化物層４０２、高ｋ誘電体層４０４）を持つことができる。基板処理チャンバ６１４と６１４Ｄは、プロセスステップ２５７と２５９を行うために上記処理チャンバ５００及び/又はプロセスチャンバ５０１と同様のプラズマ処理チャンバとして構成される。それ故、プラズマプロセスは、真空中で基板の維持しつつ、処理チャンバ６１４Ｃと７１４Ｄ内の基板上で行うことができ、それにより、自然酸化物が基板上に配置された種々の層上で再成長することが防止される。このことは、さらされた層がランタンのような酸素に対する親和性が高い物質を含有する場合に特に重要なことである。一態様において、ステップ２６０は、基板処理チャンバ６１４Ｄ内で形成された金属表面を酸化するために基板処理チャンバ６１４Ｅ内の基板上で連続して行われる。代替的様態において、ステップ２６２は、基板処理チャンバ６１４Ｅ内に置かれたＲＴＰチャンバ内で行うことができる。その後、ＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓから入手できるＤＰＮプロセスのようなプラズマ窒化プロセス（ステップ２６４）が、処理チャンバ６１４Ｆ内で行われるのがよい。他の態様において、ステップ２６６は、利用可能であれば、基板処理チャンバ６１４Ｅ、又は基板処理チャンバ６１４Ｆに置かれたＲＴＰチャンバ内で行うことができる。
【００７８】
[0101]他の実施形態において、ステップ２５２（即ち、自然酸化物除去ステップ）とステップ２５４（即ち、熱酸化層堆積ステップ）は、異なるシステムで行うことができる。この実施形態において、基板処理チャンバ６１４Ａと６１４Ｂは、プロセスステップ２５７と２５９を行うために処理チャンバ５００及び/又はプロセスチャンバ５０１と同様のプラズマ処理チャンバとして構成されてもよい。一態様において、ステップ２６０は、基板処理チャンバ６１４Ｂ内で行った金属表面を酸化するために基板処理チャンバ６１４Ｃ内の基板上で連続して行われる。或いは、他の態様において、ステップ２６２は、ＲＴＰチャンバ６１４で行うことができる。ＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓから入手できるＤＰＮプロセスのようなプラズマ窒化プロセス（ステップ２６４）は、基板処理チャンバ６１４Ｄ内に位置決めされた処理チャンバ内で行うことができる。一態様において、ステップ２６６は、利用可能であれば、ＲＴＰチャンバ６１４Ｅ又は基板処理チャンバ６１４Ｃ内で行うことができる。一態様において、ステップ２６０が基板処理チャンバ６１４Ｃ内で完了した後、表面窒化ステップは、基板の真空から取り出されることなく空気にさらされることなく、基板処理チャンバ６１４Ｄ内で行うことができる。
【００７９】
ゲート酸化物層を形成する別法
[0102]図６Ａは、本発明の一実施形態に従って電界効果トランジスタのゲート誘電体の製造する方法１００を示す図であるプロセスフローダイアグラムである。方法１００には、例示的なＣＭＯＳ電界効果トランジスタのゲート構造の製造で基板上で行われるプロセスステップが含まれる。図６Ａは、方法１００の完全なプロセスを図でまとめたものを示す図である。方法１００の少なくとも一部は、統合半導体基板プロセスシステム（即ち、クラスタツール）の処理リアクタを用いて行うことができる。一つのこのような処理システムは、カリフォルニア、サンタクララのＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できるＣＥＮＴＵＲＡ（登録商標）統合処理システムである。
【００８０】
[0103]図６Ｂ-図６Ｇは、ゲート構造が図６Ａの方法を用いて製造される一連の基板の概略断面図を示す図である。図６Ｂ-図６Ｇの断面図は、トランジスタのより大きいゲート構造（図示せず）におけるゲート誘電体を製造するために行われた個々の処理ステップに関する。図６Ｂ-６Ｇの像は、一定の比率で縮小されてなく、説明のために単純化されている。
【００８１】
[0104]方法１００は、ステップ１０２から開始し、ステップ１１８に進む。最初に図６Ａと図６Ｂを参照すると、ステップ１０４で、シリコン（Ｓｉ）基板２００を準備し（例えば、２００ｍｍウエハ、３００ｍｍウエハ）、基板表面から自然酸化物（ＳｉＯ２）層２０４を除去するために溶液にさらされる。一実施形態において、層２０４を、フッ化水素（ＨＦ）と脱イオン（ＤＩ）水（即ち、フッ化水素酸溶液）を含む洗浄液を用いて除去する。一実施形態において、洗浄液は、約２０℃〜約３０℃の温度で維持される約０.１〜約１０質量％のＨＦを含有する水溶液である。他の実施形態において、洗浄液は、約２５℃の温度に維持される約０.５ｗｔ％のＨＦを持つ。ステップ１０４で、基板２００は、洗浄液内に浸漬され、脱イオン水ですすぐことができる。ステップ１０４は、プロセスの間、超音波エネルギーの分配を含むことができる単一基板処理チャンバ或いは複数の基板バッチタイププロセスチャンバで行うことができる。或いは、ステップ１０４は、統合処理システム６００（図７）の単一基板湿式洗浄リアクタを用いて行うこともできる。他の実施形態において、層２０４は、ＲＣＡ洗浄法を用いて除去することができる。ステップ１０４の完了時に、基板２００は、真空ロードロック又は窒素（Ｎ２）パージ環境に置かれる。
【００８２】
[0105]ステップ１０６において、熱酸化物（ＳｉＯ２）層２０６は、基板２００（図６Ｃ）上で成長する。一般に、熱酸化物層２０６は、約３オングストローム〜約３５オングストロームの厚さを持つものである。一実施形態において、熱酸化物層２０６の厚さは、約６オングストローム〜約１５オングストロームである。ステップ１０６で熱酸化物層を堆積させるプロセスは、図７に示した統合処理システム６００上に位置決めされたＲＡＤＩＡＮＣＥ（登録商標）ＲＴＰリアクタのようなＲＴＰリアクタを用いて行うことができる。ＲＡＤＩＡＮＣＥ（登録商標）ＲＴＰリアクタは、カリフォルニア、サンタクララのＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できる。
【００８３】
[0106]ステップ１０８において、熱酸化物層２０６は、金属イオン含有プラズマへさらされる。説明的に、ステップ１０８は、基板２００上にシリコン金属酸化物、ケイ酸塩、酸窒化物膜の金属サブレイヤー層２０９を形成する（図６Ｄ）。一実施形態において、膜厚が約１オングストローム〜約５オングストロームである金属層２０８は、ステップ１０８で熱酸化物層２０６の表面上に有利に形成することができる。一実施形態において、金属イオン含有プラズマは、不活性ガスとハフニウム又はランタンのような少なくとも一つの金属イオンを含有する。不活性ガスは、アルゴンだけでなく、ネオン（Ｎｅ）、ヘリウム（Ｈｅ）、クリプトン（Ｋｒ）、又はキセノン（Ｘｅ）のような一つ以上の所望による不活性ガスを含有する。一態様において、金属イオン含有プラズマは、窒素（Ｎ２）ガスを含有するのがよい。
【００８４】
[0107]ステップ１１０で、熱酸化物層２０６を酸素含有プラズマにさらして、適用できる場合に金属サブレイヤー２０９と金属層２０８を酸化し、誘導体領域２１０に変換する（図６Ｅ）。他の実施形態において、プラズマは、窒素（Ｎ２）だけでなく、Ｏ２、ＮＯ、Ｎ２Ｏのような一つ以上の酸化ガスを含有するのがよい。プラズマは、アルゴン（Ａｒ）、ネオン（Ｎｅ）、ヘリウム（Ｈｅ）、クリプトン（Ｋｒ）、又はキセノン（Ｘｅ）のような一つ以上の不活性ガスを含有してもよい。ステップ１１０は、例えば、統合処理システム６００のプラズマ窒化（ＤＰＮ）プラズマリアクタを用いて行うことができる（図７）。
【００８５】
[0108]ステップ１１２がステップ１１０の代わりに用いられる代替的実施形態において、基板２００は、約８００〜約１１００℃の温度でアニールされる。ステップ１１２は、統合処理システム６００のＲＡＤＩＡＮＣＥ（登録商標）又はＲＴＰＸＥ＋リアクタのような適切な熱アニールチャンバ、又は単一基板炉或いはバッチ炉を用いて行うことができる。熱酸化ステップ１１２は、誘電物質を含有絶する誘導体領域２１０の形成することになる。一態様において、誘導体領域２１０は、シリケート物質を含有するのがよい。一実施形態において、約８００〜約１１００℃の基板表面温度と、約０.１〜約５０トールの反応チャンバ内圧力を維持しつつ、ステップ１１２のアニールプロセスは、酸素（Ｏ２）ガスを約２〜約５０００ｓｃｃｍの流量で、一酸化窒素（ＮＯ）を約１００から約５０００ｓｃｃｍの間の流量で供給し、所望により窒素（Ｎ２）と混合されてもよいガスを供給することによって行うことができる。アニールプロセスは、約５〜約１８０秒間行うことができる。一例において、チャンバを約１０００℃の温度と約０.１トールの圧力で約１５秒間維持しつつ、酸素（Ｏ２）を約５００ｓｃｃｍの流量で供給する。他の例において、チャンバを約１０００℃の基板温度と約０.５トールの圧力で約１５秒間維持しつつ、窒素酸化物（ＮＯ）を約５００ｓｃｃｍの流量で供給する。
【００８６】
[0109]ステップ１１４で、基板２００の表面を窒素プラズマにさらして形成された構造の最上面の窒素量を高めるために、窒化層２１４を形成する（図６Ｆ）。窒素（Ｎ２）を約１０-２０００ｓｃｃｍ、約２０-５０００℃の基板ペデスタル温度、約５-１０００ミリトールの反応チャンバの圧力で供給することによってＤＰＮリアクタを用いてプロセスを形成することができる。高周波（ＲＦ）プラズマは、約３-５ｋＷまでの連続波（ＣＷ）又はパルスプラズマ電源を用いて、例えば、１３.５６ＭＨｚで励起される。パルスの間、ピークＲＦ電力、周波数、負荷サイクルは、典型的には、それぞれ約１０-３０００Ｗ、約２-１００ｋＨｚ、２-１００％の範囲で選択される。このプロセスは、約１-１８０秒間行われるのがよい。一実施形態において、Ｎ２は、約２００ｓｃｃｍで供給され、約１０００ＷのピークＲＦ電力は、約１０ｋＨｚで負荷サイクルが約５％でパルスされ、約２５℃の温度と約１００-８０ミリトールの圧力で１５-１８０秒間誘導性プラズマソースに適用される。プラズマは、他のプラズマソースの中でも、準遠隔プラズマソース、誘導プラズマソース、又はラジアルラインスロットアンテナ（ＲＬＳＡ）ソースを用いて製造され得る。代替的実施形態において、ＣＷのソース及び/又はパルスマイクロ波電力は、窒化層２１４を形成するために用いることができる。窒化層２１４は、誘電体領域２１０の最上面上に形成されるのがよい（図６Ｅ）。
【００８７】
[0110]ステップ１１６で、ゲート誘電体層２０６、２１４、２０９と基板２００をアニールする。ステップ１１６は、層２０６、２１４、２０９の漏れ電流の減少を改善し、二酸化シリコン（ＳｉＯ２）サブレイヤー２１６の下のチャネル領域内の荷電キャリヤの移動度を増加するだけでなく、ゲート誘電体全体の信頼性を改善する。ステップ１１６は、統合処理システム３００のＲＡＤＩＡＮＣＥ（登録商標）又はＲＴＰＸＥ＋リアクタのような適切な熱アニールチャンバ又は単一基板炉或いはバッチ炉を用いて行うことができる。熱酸化ステップ１１６により、二酸化シリコン（ＳｉＯ２）サブレイヤー２１６が形成され、シリコン誘導体膜接合部上に形成する（図６Ｇ）。ステップ１１６は、二酸化シリコン（ＳｉＯ２）サブレイヤー２１６の下のチャネル領域における荷電キャリヤの移動度を増加するだけでなく、誘電体／シリコン接合部の信頼性を改善する。
【００８８】
[0111]一実施形態において、約８００-１１００℃の基板表面温度と、約０.１-５０トールの反応チャンバの圧力を維持しつつ、ステップ１１６のアニールプロセスは、約２-５０００ｓｃｃｍの酸素（Ｏ２）と約１００-５０００ｓｃｃｍの一酸化窒素（ＮＯ）の少なくとも一つを供給し、任意により窒素（Ｎ２）と混合してもよいガスを供給することによって行うことができる。プロセスは、約５-１８０秒間行うことができる。一例において、チャンバを約１０００℃の温度と約０.１トールの圧力で約１５秒間維持しつつ、酸素（Ｏ２）を約５００ｓｃｃｍで供給する。
【００８９】
[0112]ステップ１１６の完了後、ステップ１１８で、方法１００が終了する。集積回路の製造において、方法１００は、漏れ電流の減少を改善した極端に薄いゲート誘電体を有利に形成し、チャネル領域における電荷キャリヤの移動度を増大する。
【００９０】
[0113]上記は本発明の実施形態に関するが、本発明の他の多くの実施形態は、本発明の基本的な範囲から逸脱せずに構成されてもよく、本発明の範囲は以下の特許請求の範囲によって決定される。
【図面の簡単な説明】
【００９１】
【図１Ａ】図１Ａ（従来の技術）は、ＦＥＴの概略断面図であり、本発明に従って製造され得る。
【図１Ｂ】図１Ｂ（従来の技術）は、二次イオン質量分析計に基づいて、従来の熱窒化プロセスと従来のプラズマ窒化プロセスに対する窒素濃度プロファイルを示すグラフである。
【図２Ａ】図２Ａは、本発明の一実施形態の電界効果トランジスタのゲート誘電体を製造するための方法を示すプロセスフローダイアグラムである。
【図２Ｂ】図２Ｂは、本発明の一実施形態の電界効果トランジスタのゲート誘電体を製造するための方法を示すプロセスフローダイアグラムである。
【図２Ｃ】図２Ｃは、本発明の一実施形態の電界効果トランジスタのゲート誘電体を製造するための方法を示すプロセスフローダイアグラムである。
【図２Ｄ】図２Ｄは、本発明の一実施形態の電界効果トランジスタのゲート誘電体を製造するための方法を示すプロセスフローダイアグラムである。
【図２Ｅ】図２Ｅは、本発明の一実施形態の電界効果トランジスタのゲート誘電体を製造するための方法を示すプロセスフローダイアグラムである。
【図２Ｆ】図２Ｆは、本発明の一実施形態の電界効果トランジスタのゲート誘電体を製造するための方法を示すプロセスフローダイアグラムである。
【図３Ａ】図３Ａは、ゲート構造が図２Ａの方法を用いて製造される基板の一連の概略断面図を示す図である。
【図３Ｂ】図３Ｂは、ゲート構造が図２Ａの方法を用いて製造される基板の一連の概略断面図を示す図である。
【図３Ｃ】図３Ｃは、ゲート構造が図２Ａの方法を用いて製造される基板の一連の概略断面図を示す図である。
【図３Ｄ】図３Ｄは、ゲート構造が図２Ａの方法を用いて製造される基板の一連の概略断面図を示す図である。
【図３Ｅ】図３Ｅは、ゲート構造が図２Ａの方法を用いて製造される基板の一連の概略断面図を示す図である。
【図３Ｆ】図３Ｆは、ゲート構造が図２Ａの方法を用いて製造される基板の一連の概略断面図を示す図である。
【図４Ａ】図４Ａは、本発明の他の実施形態のプラズマ処理チャンバを示す概略断面図である。
【図４Ｂ】図４Ｂは、本発明の他の実施形態のプラズマ処理チャンバを示す概略断面図である。
【図４Ｃ】図４Ｃは、本発明の他の実施形態のプラズマ処理チャンバを示す概略断面図である。
【図４Ｄ】図４Ｄは、本発明の一実施形態のハフニウムとランタンのターゲットの種々の特性を示す理論計算表である。
【図４Ｅ】図４Ｅは、本発明の一実施形態の容量結合プラズマ処理チャンバの自己バイアス電圧と周波数のグラフである。
【図４Ｆ】図４Ｆは、本発明の一実施形態のプラズマ処理チャンバの概略断面図を示す図である。
【図４Ｇ】図４Ｇは、本発明の一実施形態のプラズマ処理チャンバの概略断面図を示す図である。
【図４Ｈ】図４Ｈは、本発明の一実施形態のプラズマ処理チャンバの概略断面図を示す図である。
【図５Ａ】図５Ａは、本発明の他の実施形態に従ってターゲットに印加されたパルスＲＦ／ＶＨＦ励起エネルギーとパルスＤＣ電圧のオフサイクルのタイミングを示す図である。
【図５Ｂ】図５Ｂは、本発明の他の実施形態に従ってターゲットに印加されたパルスＲＦ／ＶＨＦ励起エネルギーとパルスＤＣ電圧のオフサイクルのタイミングを示す図である。
【図５Ｃ】図５Ｃは、本発明の他の実施形態に従ってターゲットに印加されたパルスＤＣ電圧パルスとＲＦ／ＶＨＦ励起エネルギーのオフサイクルのタイミングを示す図である。
【図６Ａ】図６Ａは、本発明の一実施形態の電界効果トランジスタのゲート誘電体を製造するための方法１００を示すプロセスフローダイアグラムである。
【図６Ｂ】図６Ｂは、ゲート構造が図６Ａの方法を用いて製造される基板の一連の概略断面図を示す図である。
【図６Ｃ】図６Ｃは、ゲート構造が図６Ａの方法を用いて製造される基板の一連の概略断面図を示す図である。
【図６Ｄ】図６Ｄは、ゲート構造が図６Ａの方法を用いて製造される基板の一連の概略断面図を示す図である。
【図６Ｅ】図６Ｅは、ゲート構造が図６Ａの方法を用いて製造される基板の一連の概略断面図を示す図である。
【図６Ｆ】図６Ｆは、ゲート構造が図６Ａの方法を用いて製造される基板の一連の概略断面図を示す図である。
【図６Ｇ】図６Ｇは、ゲート構造が図６Ａの方法を用いて製造される基板の一連の概略断面図を示す図である。
【図７】図７は、本発明の一実施形態の統合処理システムを示す図である。
【符号の説明】
【００９２】
１０…電界効果トランジスタ、１２…基板、１３…ソース／ドレイン接合部１４…ゲート誘電体層、１６…ゲート電極、１８…側壁スペーサ、２００…基板、２０４…層、２０６…熱酸化物層、２０８…金属層、２０９…金属サブレイヤー、２１０…誘電体領域、２１４…窒化層、４０１…基板、４０１Ａ…自然酸化物層、４０１Ｂ…洗浄表面、４０２…熱酸化物層、４０３…高ｋ誘電体層、４０４…高ｋ誘電体層、４０５…終端領域、４０７…薄い金属層、５００…処理チャンバ、５０１…プロセスチャンバ、５０２…基板、５０４…電気的フィードスルー、５０５…ターゲット、５０６…同軸ケーブル、５０７…ＤＣ電源、５０８…ＲＦジェネレータ、５０９…コイル、５１０…真空ポンプ、５１１…スロットルバルブ、５２２…処理領域、５２３…ＲＦジェネレータ、５２４…ＲＦソース、５２５…ＲＦジェネレータ、５２６…ＲＦスチッチ、５２７…チャンバベース、５２８…チャンバ壁、５２９…チャンバリッド、５３１…ＲＦエネルギー、５３２…ＤＣパルス、５３３…ＲＦ／ＶＨＦパルス、５３５…ＤＣ電圧、５４０…コリメータ、５４０Ａ…穴、５５０…ガス分配システム、５６１…温度コントローラ、５６２…基板支持体、５６２Ａ…基板支持部材、５７１…ターゲット、５７２…電気絶縁体、５７３…ターゲットアセンブリ、５９１…誘導ＲＦソース、５９２…ＤＣソースアセンブリ、５９３…プロセスチャンバアセンブリ、５９４…基板支持アセンブリ、５９５…ＶＨＦソースアセンブリ、５９６…プロセスチャンバアセンブリ、５９７…ＶＨＦソースアセンブリ、６００…統合処理システム、６０２…システムコントローラ、６０４…ファクトリインタフェース、６０５Ａ-Ｄ…ロードポート、６０６Ａ…ロードロックチャンバ、６０６Ｂ…ロードロックチャンバ、６１０…搬送チャンバ、６１３…ロボット、６１４Ａ-６１４Ｆ…基板処理チャンバ、５７１…ターゲット。
【発明の背景】
【０００１】
発明の分野
[0001]本発明の実施形態は、一般的には、高ｋ誘電体層を形成する方法及び装置に関する。より詳細には、本発明の実施形態は、ゲート誘電体層を形成する方法に関する。
【０００２】
関連技術の説明
[0002]集積回路は、トランジスタ、キャパシタ、レジスタのような多くの、例えば、何百万というデバイスから構成されている。電界効果トランジスタのようなトランジスタは、典型的には、ソース、ドレイン、ゲートスタックを含んでいる。ゲートスタックは、典型的には、シリコン基板、ゲート誘電体のような基板と、ゲート誘電体上に、多結晶シリコンのようなゲート電極とを含む。ゲート誘電体層は、二酸化シリコン（ＳｉＯ２）のような誘電物質、又はＳｉＯＮ、ＳｉＮ、酸化ハフニウム（ＨｆＯ２）、ケイ酸ハフニウム（ＨｆＳｉＯ２）、酸窒化ハフニウムシリコン（ＨｆＳｉＯＮ）、酸化ジルコニウム（ＺｒＯ２）、ケイ酸ジルコニウム（ＺｒＳｉＯ２）、チタン酸バリウムストロンチウム（ＢａＳｒＴｉＯ３又はＢＳＴ）、チタン酸ジルコン酸鉛（Ｐｂ(ＺｒＴｉ)Ｏ３又はＰＺＴ）等の誘電率が４.０を超える高ｋ誘電物質から形成される。しかしながら、膜スタックは、他の物質から形成された層を含むことができることは留意すべきである。
【０００３】
[0003]図１Ａは、ゲート誘電体層１４を組み込んでいるＦＥＴ（電界効果トランジスタ）を示す断面図である。図面は、ゲート誘電体層１４とゲート電極１６が配置されている基板１２を示している。側壁スペーサ１８は、ゲート誘電体層１４とゲート電極１６の垂直側壁に隣接して示されている。ソース／ドレイン接合部１３は、ゲート電極１６の対向する垂直側壁にほぼ隣接して基板１２内に形成されている。
【０００４】
[0004]集積回路サイズとその上のトランジスタのサイズの縮小するのにつれて、トランジスタの速度を上げるために必要とされるゲート駆動電流が増加してきた。駆動電流は、ゲート容量が増大するのにつれて増加する。容量＝kＡ／ｄ、ここで、ｋはゲートの誘電率であり、ｄは誘導体の厚さであり、Ａはデバイスの面積である。ゲート容量と駆動電流を増加させる方法は、誘電体の厚さを減少させるとともにゲート誘電体の誘電率を上げることである。
【０００５】
[0005]ＳｉＯ２ゲート誘電体の厚さを２０オングストローム未満に縮小することは試みられてきた。しかしながら、２０オングストローム未満のＳｉＯ２ゲート誘電体の使用により、しばしばゲート性能と耐久性に対して望ましくない影響が生じることがわかった。例えば、ホウ素ドープされたゲート電極からのホウ素は、薄いＳｉＯ２ゲート誘電体を通って下に横たわるシリコン基板に浸透することができる。また、ゲートによって消費される電力量が増加する薄い誘電体において、典型的には、ゲート漏れ電流、即ち、トンネル電流が増加する。薄いＳｉＯ２ゲート誘電体は、ＮＭＯＳホットキャリヤ劣化の影響を受けやすいものであり、誘電体全体に進む高エネルギーキャリヤがチャネルを損傷又は破壊することができる。薄いＳｉＯ２ゲート誘電体もまた、ＰＭＯＳ負バイアス温度不安定性（ＮＢＴＩ）の影響を受けやすいものであり、ここで、閾値電圧又は駆動電流は、ゲートの動作と共にドリフトする。
【０００６】
[0006]ＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）におけるゲート誘電体層として用いるのに適した誘電体層を形成する方法は、窒素含有プラズマの酸化シリコン薄膜を窒化することを含む。誘電率を上げるためにゲート酸化物の正味の窒素含量を増加させることは、いくつかの理由から望ましい。例えば、酸化物誘電体の大半は、プラズマ窒化物形成プロセスの間に窒素を容易に組み込むことができ、開始酸化物より酸化物換算膜厚（ＥＯＴ）を減少させる。このことにより、窒化されていない酸化物誘電体と同一のＥＯＴでＦＥＴの動作中のトンネリングのためにゲート漏れの減少をもたらすことができる。同時に、このような窒素含量の増加は、誘電体の厚さがＦ-Ｎトンネリング電流範囲にあるとすれば、続いての処理動作中にＦｏｗｌｅｒ-Ｎｏｒｄｈｅｉｍ（Ｆ-Ｎ）トンネリング電流によって誘導される損傷を減少させることができる。ゲート酸化物の正味の窒素含量を増加させる他の利点は、窒化ゲート誘電体がゲートエッチングアンダカットの問題により耐性があり、ゲートエッジの欠陥状態と漏れ電流を減少させることである。
【０００７】
[0007]“Ｐｌａｓｍａ ＮｉｔｒｉｄａｔｉｏｎＦｏｒ ＲｅｄｕｃｅｄＬｅａｋａｇｅ ＧａｔｅＤｉｅｌｅｃｔｒｉｃ Ｌａｙｅｒｓ”と称する２００３年８月２６日発行の米国特許第６,６１０,６１５号において、ＭｃＦａｄｄｅｎらは、熱とプラズマ双方の窒化プロセスに対する酸化シリコン膜の窒素プロファイルを比較している（図１Ｂを参照のこと）。窒化酸化物膜は、シリコン基板上に配置されている。図１Ｂは、更に、酸化物膜の下の結晶シリコンの窒素プロファイルを示している。熱的に窒化された酸化物の窒素プロファイルデータ２２は、酸化物層の上面における第一窒素濃度、酸化物においてより深いほぼ低下している窒素濃度、酸化物-シリコン接合部における窒素の接合部蓄積、最後に基板への距離と共にほぼ低下している窒素濃度勾配を示している。対照的に、プラズマ窒化プロセスが、酸化物層の上面から酸化物-シリコン接合部を通って基板へ本質的に単調に低下している窒素プロファイル２４を生じることを見ることができる。熱窒化プロセスにおいて見られる望ましくない窒素の接合部蓄積は、窒素プラズマのイオン衝撃で生じない。更に、基板の窒素濃度は、すべての深さで熱窒化プロセスで達成されるより低い。
【０００８】
[0008]前述のように、ゲート電極-ゲート酸化物接合部で増加している窒素濃度の利点は、多結晶シリコンゲート電極からゲート酸化物への又はゲート酸化物を通るホウ素のようなドーパントの外側への拡散が減少することである。このことにより、例えば、ホウ素ドープされた多結晶シリコンゲート電極から内側に拡散されたホウ素によって引き起こされるゲート酸化物の大半で欠陥を減少させることによってデバイスの信頼性が改善される。ゲート酸化物-シリコンチャネル接合部における窒素含量を減少させる他の利点は、固定電荷密度と接合部状態密度の低下である。これにより、チャネル移動度と相互コンダクタンスが改善される。それ故、プラズマ窒素プロセスは、熱窒化プロセスより有利である。
【０００９】
[0009]半導体デバイスが小さくなるにつれて、シリコン窒化ゲート酸化物層のサイズが実用限界に達してきた。しかしながら、窒化された二酸化シリコンゲート誘電体のより小さな物理的厚さ（１０オングストロームから）への縮小化とともに、更に、ゲート漏れが実用的デバイス用途の許容し得ないレベルまで増加した。デバイスサイズの減少の要求が依然としてあるので、新規なゲート誘電物質及び/又はプロセスが求められている。
【００１０】
[0010]二酸化シリコン（ＳｉＯ２）の高ｋ誘電型物質による置換には、課題がある。例えば、高ｋ誘電物質は、典型的には、炭素含有前駆物質と他の汚染物質が堆積された膜内に組み込ませる傾向がある、化学気相堆積（ＣＶＤ）又は原子層堆積（ＡＬＤ）技術を用いて堆積される。炭素と他の汚染物質は、ゲート誘電体層の誘電特性に不利な影響する。また、化学気相堆積（ＣＶＤ）又は原子層堆積（ＡＬＤ）堆積高ｋ膜とチャネル領域の間の接合部の品質は、二酸化シリコン層ほどロバストでない。
【００１１】
[0011]それ故、当該技術において誘電特性の改善とより小さいＥＯＴを有するゲート誘電体層を形成するための方法及び装置が求められている。
【発明の概要】
【００１２】
[0012]本発明は、一般的には、半導体デバイスを形成する方法であって、基板の表面上に所望の厚さを持つ誘電体層を形成するステップと、誘電体層内に低エネルギースパッタリングプロセスを用いて形成された誘電体層の厚さの少なくとも一部を通る濃度勾配を形成する量の第一物質を堆積するステップであって、低エネルギースパッタリングプロセスが第一ＲＦ周波数と第一ＲＦ電力のＲＦエネルギーを低エネルギースパッタリングチャンバの処理領域へ供給するので、ターゲットの第一物質が誘電体層内に配置され得る、前記ステップと、誘電体層の上に第二物質を堆積させるステップと、を含む、前記方法を提供する。
【００１３】
[0013]本発明の実施形態は、更に、高ｋ誘電体層を形成するための装置であって、搬送領域を形成する一つ以上の壁と搬送領域に位置決めされた搬送ロボットを持つ搬送チャンバと、搬送チャンバに結合され且つ窒化チャンバの第一処理領域において基板の表面上に窒化物を形成するように構成されたプラズマ窒化チャンバ（ここで、プラズマ窒化チャンバは、第一処理領域と電気的に連通しているＲＦソースと、第一処理領域と選択的に連通している窒素含有ガスソースとを備える）と、ロボットと搬送可能に連通している搬送チャンバに結合された第一低エネルギープラズマ処理チャンバ（ここで、第一低エネルギープラズマ処理チャンバは、第二処理領域を形成する一つ以上の壁を備える）と、第二処理領域にさらされた表面を持つターゲット（ここで、ターゲットは、第一物質を含む）と、第一ＲＦ周波数でエネルギーを供給するように適合された第一ＲＦジェネレータと、第二処理領域に位置決めされた基板支持体とを備える、前記装置を提供する。
【００１４】
[0014]本発明の実施形態は、更に、高ｋ誘電体層を形成するための装置であって、処理領域を形成する一つ以上の壁、処理領域にさらされる表面を持つターゲット、処理領域に面する少なくとも一つの基板を持つ基板支持体（ここで、基板支持体は、誘電体層が基板の表面上に形成された基板を支持するように適合されている）と、ターゲットと電気的に連通し、約１ＭＨｚ〜約２００ＭＨｚの周波数で第一エネルギー量をターゲットに分配することによって処理領域における容量結合プラズマを維持するように構成されている第一ジェネレータ（ここで、第一ジェネレータは、物質がそこからスパッタされ得るようにターゲットの表面上にバイアスを生じるように構成されている）と、第一ジェネレータによってターゲットに分配される周波数を制御するように構成されたコントローラとを備える、前記装置を提供する。
【００１５】
[0015]本発明の実施形態は、更に、高ｋ誘電体層を形成するための装置であって、処理領域を形成する一つ以上の壁と、処理領域にさらされた表面を持ち且つＤＣ電源と連通しているターゲットと、処理領域と第一ジェネレータと電気的に連通している第一コイル（ここで、第一コイルと第一ジェネレータは、ターゲットの表面に隣接した処理領域においてプラズマを生成するように構成されている）と、処理領域に位置決めされた基板支持体を備える、前記装置を提供する。
【００１６】
[0016]本発明の実施形態は、更に、低エネルギースパッタリングプロセスを用いて高ｋ誘電体層を形成するための方法であって、低エネルギースパッタリングプロセスが、プラズマ処理チャンバの処理領域において誘電体層がその上に形成された基板を位置決めするステップと、低エネルギースパッタリングプロセスを用いて誘電体層内に第一物質を配置するステップであって、低エネルギースパッタリングプロセスが、複数のＲＦエネルギーパルスを第一ＲＦジェネレータから第一物質を含むターゲットに分配する工程を含み、ここで、各パルスのＲＦエネルギーが第一ＲＦ周波数で分配される、前記ステップと、複数のＤＣパルスをＤＣソースアセンブリからのターゲットに分配するステップであって、複数のＲＦエネルギーパルスと複数のＤＣパルスが同期化されている、前記ステップを含む、前記方法を提供する。
【００１７】
[0017]本発明の実施形態は、更に、低エネルギースパッタリングプロセスを用いて高ｋ誘電体層を形成する方法であって、低エネルギースパッタリングプロセスを用いて高ｋ誘電体層を形成するステップであって、低エネルギースパッタリングプロセスが、プラズマ処理チャンバの処理領域に誘電体層がその上に形成された基板を位置決めする工程を含む、前記ステップと、低エネルギースパッタリングプロセスを用いて誘電体層内に第一物質を配置するステップであって、低エネルギースパッタリングプロセスが、第一ＲＦジェネレータから処理領域と電気的に連通しているコイルに複数のＲＦエネルギーパルスを分配する工程を含み、ここで、ＲＦエネルギーが第一ＲＦ周波数と第一電力で分配される、前記ステップと、複数のＤＣパルスをＤＣソースアセンブリからの第一物質を含むターゲットに分配するステップであって、複数のＲＦエネルギーパルスと複数のＤＣパルスが同期化されている、前記ステップを含む、前記方法を提供する。
【００１８】
[0018]本発明の実施形態は、更に、低エネルギースパッタリングプロセスを用いて高ｋ誘電体層を形成するステップであって、低エネルギースパッタリングプロセスが、プラズマ処理チャンバの処理領域において誘電体層がその上に形成された基板の位置決めする工程を含む、前記ステップと、低エネルギースパッタリングプロセスを用いて誘電体層内に第一物質を配置するステップであって、低エネルギースパッタリングプロセスが、第一の複数のＲＦエネルギーパルスを第一周波数での第一ＲＦジェネレータから処理領域と電気的に連通しているコイルに分配する工程を含む、前記ステップと、第二の複数のＲＦエネルギーパルスを第二周波数での第一ＲＦジェネレータから処理領域と電気的に連通しているターゲットに分配するステップであって、複数のＲＦエネルギーパルスと複数のＤＣパルスが同期化されている、前記ステップを含む、前記方法を提供する。
【００１９】
[0019]本発明の上記特徴が詳細に理解され得るように、上で簡単にまとめた本発明のより具体的な説明は、実施形態によって参照することができ、それらの一部は添付の図面に示されている。しかしながら、添付の図面は、単に本発明の典型的な実施形態を示しているだけであるので、本発明の範囲を制限するものとみなされるべきでなく、本発明は他の等しく有効な実施形態を許容し得るものであることは留意すべきである。
【詳細な説明】
【００２０】
[0043]本発明は、一般的には、基板上に高品質誘電体ゲート層を形成するように適合される方法及び装置を提供する。実施形態は、標準窒化プロセスの代わりに金属プラズマ処理プロセスを用いて基板上に高誘電率層を形成する方法を企図するものである。実施形態は、更に、二酸化シリコンのようなゲート誘電体層に対するイオン衝撃損傷を減少させるとともに下に横たわるシリコンへの金属原子の混入を避けるために比較的低エネルギーの金属イオンを“注入する”ように適合された装置を企図するものである。本発明の実施形態は、ロジックデバイス又はメモリデバイスのような半導体デバイスの形成に有用なものである。
【００２１】
高誘電率トランジスタゲートの製造方法
[0044]デバイス製造プロセスの現在の技術状況では、漏れ電流が少ない５-１０オングストロームＥＯＴを持つゲート誘電体層を製造することが困難である。６５ｎｍ〜９０ｎｍのトランジスタノードの１０-１６オングストロームＥＯＴのプロセスの現在の技術状況では、プラズマ窒化プロセスが用いられている。しかしながら、窒化された二酸化シリコンゲート誘電体層がより薄い物理的厚さ、例えば１０オングストロームに縮小されるのにつれて、ゲート漏れは、実用的デバイス用途に許容し得ないレベルに増加することがある。ゲート漏れの問題をより小さい誘電体層の厚さで解決するために、プラズマ窒化プロセスを高ｋ誘電体酸化物又はケイ酸塩を形成する堆積プロセスで置き換えるためにハフニウム（Ｈｆ）、ランタン（Ｌａ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ストロンチウム（Ｓｒ）、鉛（Ｐｂ）、イットリウム（Ｙ）、又はバリウム（Ｂａ）のような物質を含有する以下のプロセスを用いることができる。
【００２２】
[0045]本発明は、薄いゲート誘電体厚さが約５〜１０オングストロームの（電気的）酸化物換算膜厚（ＥＯＴ）であるロジックタイプ用途の電界効果トランジスタにおけるゲート誘電体を製造するための方法を企図するものである。本発明は、また、ゲート誘電体層が約１０オングストローム〜３０オングストロームの（電気的）酸化物換算膜厚（ＥＯＴ）であるメモリタイプ用途の電界効果トランジスタにおけるゲート誘電体層を製造するための方法を企図するものである。このプロセスは、統合した半導体デバイスや回路の製造に用いることができる。
【００２３】
ゲート酸化物層形成方法及び装置
[0046]４５ナノメートル（ｎｍ）以下のＭＯＳタイプデバイスに見られる共通のゲート性能の問題を解決しようと努力して、フェルミ準位ピンニング又は閾値電圧ピンニングのような欠陥を減少及び/又は除去する新規なプロセスが生成された。一般に、プロセスは、高ｋ誘導体を形成するステップと、その後堆積された高ｋ物質の表面を終了させて、ゲート電極と高ｋ誘電物質との間の良好な接合部を形成するステップとを含む。本発明の実施形態は、また、高ｋ誘電物質を形成し、高ｋ誘電物質の表面を終了させ、一つ以上の後処理ステップを行い、多結晶シリコン及び/又は金属ゲート層を形成するように適合されるクラスタツールを提供する。
【００２４】
[0047]図２Ａは、本発明の一実施形態の電界効果トランジスタのゲート誘電体を製造するために用いられる一連の方法ステップを含有するプロセス順序２５１を示す図である。プロセス順序２５１は、一般的には、例示的なＭＯＳタイプデバイスのゲート構造を形成するために基板の上に行われる処理ステップを含む。図３Ａ-図３Ｆは、ゲート酸化物層とゲートが図２Ａに示したプロセス順序２５１におけるステップを用いて形成される基板４０１の領域を示す図である。図３Ａ-図３Ｆの画像は、一定の比率で縮小して示されてなく、例示のために単純化されている。プロセス順序２５１の少なくとも一部は、図７に示したもののような統合した半導体基板処理システム（即ち、クラスタツール）における処理リアクタを用いて行うことができる。
【００２５】
[0048]プロセス順序２５１は、ステップ２５２から始まり、ステップ２６８に進む。ステップ２５２で、シリコン（Ｓｉ）基板４０１（例えば２００ｍｍウエハ、３００ｍｍ半導体ウエハ）を準備し、基板の表面から（図３Ａ）から自然酸化物層４０１Ａ（例えば、二酸化シリコン（ＳｉＯ２））を除去するための洗浄液にさらす。一実施形態において、自然酸化物層４０１Ａを、フッ化水素（ＨＦ）と脱イオン（ＤＩ）水を含む洗浄液を用いて除去する。一実施形態において、洗浄液は、約２０〜約３０℃の温度に維持される約０.１〜約１０質量％のＨＦを含有する水溶液である。一例において、洗浄液は、約２５℃の温度で維持される約０.５ｗｔ％のＨＦを含む。ステップ２５２で、基板４０１を洗浄液に浸漬することができ、その後、脱イオン水ですすぐことができる。ステップ２５２は、処理の間、超音波エネルギーの分配を含むことができる単一基板処理チャンバか又は複数基板バッチタイプ処理チャンバ内で行うことができる。或いは、ステップ２５２は、統合処理システム６００（図７）の単一基板湿式洗浄リアクタを用いて行うこともできる。他の実施形態において、自然酸化物層４０１Ａは、ＲＣＡ洗浄法を用いて除去することができる。ステップ２５２の完了時に、基板４０１を真空ロードロック又は窒素（Ｎ２）でパージされた環境に入れる。或いは、ステップ２５２は、統合処理システム６００（図７）の単一基板湿式洗浄リアクタを用いて行うことができる。
【００２６】
[0049]ステップ２５４で、熱酸化物（ＳｉＯ２）層４０２を基板４０１（図３Ｂ）の洗浄した表面４０１Ｂ上で成長させる。一般に、熱酸化物層４０２の厚さは、約３〜約３５オングストロームである。ロジックタイプの用途において、熱酸化物層４０２の厚さは、約６〜約１５オングストロームであるのがよく、メモリタイプの用途において、熱酸化物層４０２厚さは、約１５〜約４０オングストロームであるのがよい。本発明の実施形態は、熱酸化物層の厚さが３５オングストロームより大きくてもよい用途に用いることができる。熱酸化ステップ２５４によって、シリコン誘電体接合部上に形成する二酸化シリコン（ＳｉＯ２）の副層が形成されることになる。ステップ２５４は、堆積される誘電体層（例えば、図３Ｄにおける高ｋ誘電体層４０４）の上の誘電体／シリコン接合部の品質と信頼性を改善し、表面４０１Ｂの下のチャネル領域の電荷キャリヤの移動度も増大させると考えられる。ステップ２５４は、図７に示した統合処理システム６００における基板処理チャンバ６１４Ａ-６１４Ｆの一つに位置決めされた急速熱処理（ＲＴＰ）リアクタを用いて行うことができる。一つの適切なＲＴＰチャンバは、カリフォルニアのサンタクララのＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できるＲＡＤＩＡＮＣＥ（登録商標）ＲＴＰチャンバである。一例において、６オングストローム二酸化シリコン（ＳｉＯ２）膜は、酸素（Ｏ２）ガスの流量が２ｓｌｍである１８秒、７５０℃、２トールのプロセスを用いて基板４０１の表面４０１Ｂ上に形成される。この例において、熱酸化物層４０２の形成でプロセスチャンバに噴射される反応性ガスは酸素であるが、ある場合には不活性キャリヤガスをプロセスチャンバに加えて、所望のチャンバ圧を得ることができる。或いは、ある場合には、ステップ２５４で、一酸化窒素（ＮＯ）や亜酸化窒素（Ｎ２Ｏ）のような反応性ガス、又は水素（Ｈ２）／酸素（Ｏ２）や亜酸化窒素（Ｎ２Ｏ）／水素（Ｈ２）のような反応性ガス混合物を用いることが望ましいことがある。
【００２７】
[0050]ステップ２５７で、高ｋ誘電体層４０３を形成するのに望ましい物質で熱酸化物層をドープするために用いられる金属イオン含有プラズマに熱酸化物層４０２をさらす。ステップ２５７で形成される高ｋ誘電体層４０３は、ハフニウム（Ｈｆ）、ランタン（Ｌａ）又は他の同様の物質でドープされる二酸化シリコン層であるのがよい。一実施形態において、低エネルギー堆積プロセスは、以下で参照される、図４Ａ-図４Ｃ及び図４Ｆによって記載されるチャンバと同様のプロセスチャンバを用いて行われる。一実施形態において、処理領域５２２に分配されたＲＦエネルギーを用いてプラズマを生成し、その後、ターゲット（例えば、図４Ａの符号５０５又は図４Ｂの符号５７１）上にカソードバイアスを形成してそこからの物質をスパッタすることによってドーパント物質を熱酸化物層４０２に分配することが望ましい。一態様において、スパッタされた又はイオン化された物質を熱酸化物層４０２内の所望範囲の深さに注入させるために基板支持体５６２をＲＦバイアスにかけるか、ＤＣバイアスにかけるか、又は接地することが望ましい。他の態様において、自己バイアスを生成するためにプラズマに相対して基板支持体５６２間に生じる電圧が、熱酸化物層４０２に衝撃するイオン化された物質のエネルギーを減少させるほど低いように基板支持体５６２を電気的に“浮遊させる”ことが望ましい。低エネルギー物質を分配して熱酸化物層４０２をドープする種々の方法は、図４Ａ-図４Ｆ及び図５Ａ-図５Ｃと共に以下に記載される。チャンバ圧、ＲＦ電力、パルスＤＣ電力、基板支持体５６２に印加されたバイアス及び/又は処理時間の注意深い制御によって、熱酸化物層４０２におけるドーパント量とドーパント物質の濃度と深さとを制御することができる。一実施形態において、プラズマとしては、アルゴンイオンと、ハフニウムハフニウム、ランタン、アルミニウム、チタン、ジルコニウム、ストロンチウム、鉛、イットリウム、バリウムのような金属イオンを含有してもよいだけでなく、一つ以上の所望による不活性ガスを含有してもよい。典型的な不活性ガスとしては、ネオン（Ｎｅ）、ヘリウム（Ｈｅ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、窒素（Ｎｅ）等が挙げられるのがよい。一例において、熱酸化物層４０２は、約５〜約３０原子パーセント（原子％）のハフニウム（Ｈｆ）でドープされる。一般的には、熱酸化物層４０２及びシリコンチャネル表面（例えば、表面４０１Ｂ）との間の接合部の前に数オングストローム又は少なくとも数オングストロームのゼロ近くになるように、熱酸化物層４０２のドーパント濃度を低下させることが望ましい。一例において、処理チャンバ（図４Ａにおける符号５００）の誘導結合変形例を用いた場合、１０原子％（平均）濃度のハフニウム（Ｈｆ）が、-１５０ＶＤＣをハフニウムターゲット（符号５０５）に印加し且つ“浮遊している”基板ペデスタルを用いて５％負荷サイクルを用いた１３.５６ＭＨｚの周波数と５０ワットの電力でＲＦエネルギーをコイル（符号５０９）に分配する１８０秒と１０ミリトールのチャンバ圧プロセス（例えば、主としてアルゴンガス）を用いて熱酸化物層４０２内に配置される。他の例において、図４Ｇに示されたものと同様のプロセス構成を用いた場合、７原子％濃度（平均）のハフニウム（Ｈｆ）が、約平均１００ワットのＲＦ電力（即ち、〜５％の負荷サイクルと〜２０００ＷピークＲＦ電力）をハフニウム含有ターゲット５０５に印加し且つ“浮遊している”基板ペデスタルを用いて１３.５６ＭＨｚの周波数で約１００ワット平均ＲＦ電力（即ち、〜５％の負荷サイクルと〜２０００ＷピークＲＦ電力）をコイル５０９に印加する１８０秒と１０ミリトールのチャンバ圧プロセス（主としてアルゴンガス）を用いて熱酸化物層内に配置される。一実施形態において、ステップ２５７で熱酸化物層４０２に対する損傷を防止するために、平均ＲＦ電力を約１０００Ｗ未満のレベルに保持する。他の実施形態において、ステップ２５７で用いられる平均ＲＦ電力は、約２００Ｗ未満である。他の実施形態において、更に、ステップ２５７で用いられる平均ＲＦ電力は、約５０Ｗ未満である。一実施形態において、ステップ２５７は、図７に示した統合処理システム６００における基板処理チャンバ６１４Ａ-６１４Ｆの一つに位置決めされた低エネルギープラズマ処理チャンバ（例えば、処理チャンバ５００又はプロセスチャンバ５０１）を用いて行われる。
【００２８】
[0051]一実施形態において、図２Ａと図３Ｄに示されるように、ステップ２５４とステップ２５７を用いて熱酸化物層４０２から高ｋ誘電体層４０３を形成する代わりに、金属有機化学気相堆積（ＭＯＣＶＤ）プロセス、原子層堆積（ＡＬＤ）プロセス又は他の同様の堆積プロセスを用いて基板４０１の表面４０１Ｂ上に高ｋ誘電体層４０４を堆積させるために代替ステップ２５６を行うことができる。高ｋ誘電体層４０４は、酸化ジルコニウム（ＺｒＯ２）、酸化ハフニウム（ＨｆｘＯｙ）、ハフニウムシリケイトオキシド（ＨｆｘＳｉ１-ｘＯｙ）、酸化ランタン（Ｌａ２Ｏ３）、及び/又は酸化アルミニウム（Ａｌ２Ｏ３）を含有するのがよいが、これらに限定されない。ステップ２５６は、例えば、ＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できるＣｅｎｔｕｒａ ＡＬＤ Ｈｉｇｈ-Ｋシステムのような原子層堆積システムを用いて行うことができる。図７に示した統合処理システム６００における基板処理チャンバ６１４Ａ-６１４Ｆの一つにＡＬＤタイプリアクタを位置決めすることができる。
【００２９】
[0052]ステップ２５９で、プラズマ堆積プロセスを行うことによって高ｋ誘電体層４０３、或いは高ｋ誘電体層４０４の表面を終了して、終端領域４０５を形成する。一般に、層物質を堆積させ及び/又は高ｋ誘電体層４０３、又は高ｋ誘電体層４０４をドープすることによって終端領域４０５を形成する。酸化ランタン（Ｌａ２Ｏ３）又は酸化アルミニウム（Ａｌ２Ｏ３）のような不動態化物質を含有する終端領域４０５の添加は、表面を不動態化し、従来のＡＬＤ又はＭｏＣＶＤ高ｋ膜に一般に見られる問題、フェルミ準位ピンニング又は閾値電圧シフトを解決すると考えられる。一実施形態において、高ｋ誘電体層４０３、又は高ｋ誘電体層４０４は、約０.１〜約１０原子％のランタン（Ｌａ）、及び/又は約０.１〜約１０原子％のアルミニウム（Ａｌ）でドープされる。他の実施形態において、高ｋ誘電体層４０３、又は高ｋ誘電体層４０４は、約０.２５〜約５原子％のランタン（Ｌａ）及び/又は約１〜約１０原子％のアルミニウム（Ａｌ）でドープされる。高ｋ誘電体層４０３又は高ｋ誘電体層４０４のドーパント濃度を低下させることが望ましいので、高ｋ誘電体層４０３、又は高ｋ誘電体層４０４内に数オングストロームだけ広がると考えられる。一実施形態において、以下の図４Ａ-図４Ｃに記載されるプロセスチャンバを用いてランタン（Ｌａ）ドーパントを高ｋ誘電体層４０３に入れる。一例において、-１００ＶＤＣをランタンターゲット（例えば、図４Ａにおける符号５０５）に適用し且つ“浮遊している”基板ペデスタルを用いて５％負荷サイクルを用いた１３.５６ＭＨｚの周波数と５０Ｗの電力でＲＦエネルギーをコイルに分配する、１２０秒と１０ミリトールのチャンバ圧プロセス（例えば、主にアルゴンガス）を用いた１０原子％のハフニウムドープされた高ｋ誘電体層４０３に０.５原子％（平均）濃度のランタン（Ｌａ）を入れる。
【００３０】
[0053]一実施形態において、ステップ２５９は、図４Ａ-図４Ｃに示した処理チャンバ５００又はプロセスチャンバ５０１と同様のプロセスチャンバで行うことができる。この構成において、終端領域４０５は、ステップ２５７で上記プロセスと同様の、低エネルギー注入タイププロセスを行うことによって形成される。一態様において、処理領域５２２に分配されたＲＦエネルギーを用いてプラズマを生成し、その後、ターゲット５０５上にカソードバイアスを形成してそこから物質をスパッタすることよって、ドーパント物質を高ｋ誘電体層４０３の上部のほとんどの領域に分配する。スパッタされイオン化された物質を高ｋ誘電体層４０３に注入させるために、基板支持体５６２はＲＦバイアスをかけても、ＤＣバイアスをかけても、接地されても、浮遊してもよい。低エネルギー物質を分配して高ｋ誘電体層４０３をドープする種々の方法は、以下の図４Ａ-図４Ｆと図５Ａ-図５Ｃと共に後述される。それ故、チャンバ圧、ＲＦ電力、パルスＤＣバイアス、基板支持体５６２に印加される所望によるバイアス及び/又は処理時間を注意深く制御することによって、高ｋ誘電体層におけるドーパント量とドーパント物質の濃度と深さを制御することができる。一実施形態において、ドーパントは、アルミニウム含有物質、ランタン含有物質、又は他の同様の物質である。
【００３１】
[0054]一実施形態において、ステップ２５９は、図７に示した統合処理システム６００の基板処理チャンバ６１４Ａ-６１４Ｆの一つに位置決めされた処理チャンバ５００を用いて行うことができる。一態様において、ステップ２５９を行うために用いられる処理チャンバ５００は、ステップ２５７を行うために用いられるプロセスチャンバと異なる処理チャンバである。他の実施形態において、統合処理システム６００に取り付けられている単一処理チャンバ５００は、ステップ２５７とステップ２５９を行うために用いられるが、各ステップは、処理チャンバ５００の処理領域５２２に配置される異なるターゲット物質を用いて行われる。
【００３２】
[0055]ステップ２５９の他の実施形態において、終端領域４０５は、スパッタリングプロセスを行うことにより高ｋ誘電体層４０３の表面上に堆積される物質の追加の層であるのがよい。一態様において、スパッタリングプロセスは、図４Ａ-図４Ｃに示した処理チャンバ５００又はプロセスチャンバ５０１と同様のプロセスチャンバを用いて行われる。この構造において、終端領域４０５は、処理領域５２２へ分配されるＲＦエネルギーを用いてプラズマを生成させ、その後、ターゲット５０５上にカソードバイアスを形成して、そこから物質をスパッタすることにより、高ｋ誘電体層４０３の最上部上にターゲット物質を堆積させることによって形成される。基板支持体５６２は、高ｋ誘電体層４０３に注入するスパッタされイオン化された物質のエネルギーと深さを制御するためにＲＦバイアスがかけられても、接地されても、又は電気的に浮遊してもよい。一実施形態において、堆積された層は、アルミニウム（Ａｌ）、ランタン（Ｌａ）、又は他の適切な物質を含有する。
【００３３】
[0056]一実施形態において、所望によるステップ２６０は、酸素含有ＲＦプラズマを用いて、さらされた物質を酸化して、それらを誘電体物質に変換する。一例において、高ｋ誘電体層４０３、高ｋ誘電体層４０４及び/又は終端領域４０５は、酸素含有プラズマにさらして、酸化アルミニウム又は酸化ランタンを形成する。他の実施形態において、プラズマは、窒素（Ｎ２）を含有し、Ｏ２、ＮＯ、Ｎ２Ｏのような一つ以上の酸化ガスを含有してもよい。プラズマは、また、アルゴン（Ａｒ）やヘリウム（Ｈｅ）のような一つ以上の所望による不活性ガスを含有してもよい。ステップ２６０は、例えば、統合処理システム６００（図７）の減結合プラズマ窒化（ＤＰＮ）プラズマリアクタを用いて行うことができる。一実施形態において、プラズマ酸化ステップの代わりに熱酸化ステップを用いて、さらされた物質を酸化して、それを誘電物質に変換する。一例において、プラズマ酸化プロセスは、さらされた物質を酸化させるために、約１００ｓｃｃｍの窒素流量と約１００ｓｃｃｍの酸素流量を用いて５％の負荷サイクルと１０００Ｗピーク電力（即ち、平均電力５０Ｗ）を１３.５６ＭＨｚのＲＦ周波数で３０秒間用いて行われる。
【００３４】
[0057]一代替的実施形態において、所望によるステップ２６２は、ステップ２６０の代わりに用いられる。ステップ２６２において、高ｋ誘電体層４０３、又は高ｋ誘電体層４０４と、基板４０１は、約６００℃〜１１００℃の間の温度でアニールされる。約６００℃〜８００℃の温度で行われるアニールのようなより低い温度のアニールは、ハフニウムとシリコン（Ｓｉ）、酸素（Ｏ２）、又はそれらの双方とのような前に堆積された物質の結晶化を防止するために有利に用いることができる。ステップ２６２は、統合処理システム６００のＲＡＤＩＡＮＣＥ（登録商標）又はＲＴＰＸＥ＋リアクタのような適切な熱アニールチャンバ、又は単一基板炉或いはバッチ炉を用いて行うことができる。ステップ２６２により、高ｋ誘電体層４０３又は終端領域４０５にシリケートサブレイヤーが形成される。一実施形態において、ステップ２６２は、約６００℃〜約１１００℃の基板表面温度と、約０.１〜約５０トールのプロセスチャンバ圧を維持しつつ、約２〜約５０００ｓｃｃｍの酸素（Ｏ２）と約１００〜約５０００ｓｃｃｍの一酸化窒化（ＮＯ）の少なくとも一つを供給することよって行われ、所望によりいずれのガスも窒素（Ｎ２）と混合されてもよい。プロセスは、約５-１８０秒間行うことができる。一例において、ステップ２６２は、６０ｓｃｃｍの流量の酸素（Ｏ２）ガスと９４０ｓｃｃｍの流量の窒素（Ｎ２）ガスを持つ、１５秒、９００℃、１トールプロセスである。他の例において、約１０００℃の温度と約１トールの圧力で約１５秒間プロセスチャンバを維持しつつ、Ｏ２を約２００ｓｃｃｍ（例えば、約２００ｍＴの酸素分圧）で供給し、窒素（Ｎ２）を約８００ｓｃｃｍで供給する。更に他の例において、ＮＯは、チャンバを約１０００℃の温度と約０.５トールの圧力で約１５秒間維持しつつ、約５００ｓｃｃｍで供給される。
【００３５】
[0058]一実施形態において、ステップ２５６、２５７、又は２５９のいずれかを行った後、ステップ２６０又は２６２はいずれも行われない。プロセス順序２５１の一実施形態において、ステップ２６０又は２５９と同様の酸化ステップは、終端領域４０５が高ｋ誘電体層４０３の上に堆積される前に、ステップ２５７で堆積されたドーパント物質を再酸化するために、ステップ２５７と２５９の間で行うことができる。
【００３６】
[0059]ステップ２６４で終端領域４０５と高ｋ誘電体層４０３、又は高ｋ誘電体層４０４は、これらの領域における窒素量を増やすために窒素プラズマ中で処理される。プロセスは、約１０〜約２０００ｓｃｃｍの窒素（Ｎ２）、約２０〜約５００℃の基板ペデスタル温度、約５〜約２００ミリトールの反応チャンバの圧力を与えることによって、ＤＮＰリアクタを用いて行うことができる。高周波（ＲＦ）プラズマは、例えば、約１３.５６ＭＨｚ又は６０ＭＨｚで、連続波（ＣＷ）か又は約３〜５ｋＷまでのパルスプラズマ電源を用いて励起される。パルスの間、ピークＲＦ電力、周波数、負荷サイクルは、典型的には、それぞれ、約１０〜３０００Ｗ、約１０ｋＨｚ、２％〜１００％の範囲で選択される。このプロセスは、約１秒〜１８０秒間行うことができる。一例において、Ｎ２は、約２００ｓｃｃｍで供給され、約１０００ＷのピークＲＦ電力は、約１０ｋＨｚで約５％の負荷サイクルでパルスされ、約２５℃の温度と約１０〜約８０ミリトールの圧力で１５秒〜１８０秒間誘導性プラズマソースに印加される。プラズマは、他のプラズマソースの中で、準遠隔プラズマソース、誘導性プラズマソース、又はラジアルラインスロットアンテナ（ＲＬＳＡ）ソースを用いて生成される。代替的実施形態において、ＣＷ及び/又はマイクロ波電力ソースを用いて、窒素含量が高い領域を形成することができる。
【００３７】
[0060]ステップ２６６で、基板４０１は、基板４０１上に形成される層の間の漏れ電流を減少させるためにアニールすることができ、表面４０１Ｂの下のチャネル領域における電荷キャリヤの移動度を増大させるだけでなく、形成されたデバイスの信頼性が改善される。ステップ２６６は、基板４０１上に形成される層内の欠陥の数を減少させることを援助し得る。ステップ２６６でステップ２６４において形成された窒化層をアニールするか又は不活性化する作用もまた、ホウ素ドープされた多結晶シリコンゲート電極からのホウ素の拡散に対する有効なバリアの形成を促進することを援助する。ステップ２６６は、統合処理システム６００のＲＡＤＩＡＮＣＥ（登録商標）又はＲＴＰＸＥ（登録商標）リアクタのような適切な熱アニールチャンバ、又は単一基板炉或いはバッチ炉を用いて行うことができる。一実施形態において、ステップ２６６のアニールプロセスは、約８００℃〜約１１００℃の基板表面温度と、約０.１〜約５０トールの反応チャンバの圧力を維持しつつ、約２〜約５０００ｓｃｃｍの流量の酸素（Ｏ２）と約１００〜約５０００ｓｃｃｍの流量の一酸化窒素（ＮＯ）の少なくとも一つを供給することによって行うことができ、所望によりガスを窒素（Ｎ２）と混合してもよい。プロセスは、約５-１８０秒間行われるのがよい。一実施形態において、酸素（Ｏ２）ガスは、約１０００℃の温度と約０.１トールの圧力で約１５秒間維持しつつ、約５００ｓｃｃｍで供給される。一実施形態において、ステップ２６６は、上記ステップ２６２に用いられたものと同様のプロセス法を用いる。
【００３８】
[0061]ステップ２６０、２６２、２６４又は２６６の完了時に、形成された層の上に一つ以上の層が堆積されて、ステップ２６８を用いて形成されたＭＯＳデバイスのゲート領域、又はゲート電極を形成する。ステップ２６８の一実施形態において、多結晶シリコン層は、ゲート電極を提供するために上記層の上のゲート領域に堆積される。一例において、多結晶シリコン層は、従来の多結晶シリコン堆積プロセスを用いて堆積される。一実施形態において、多結晶シリコン堆積チャンバ（図示せず）は、統合処理システム６００の一部である。一実施形態において、多結晶シリコンは、図７に示される統合処理システム６００の基板処理チャンバ６１４Ａ-６１４Ｆの一つを備える、ＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できるＣｅｎｔｕｒａ ＣＶＤリアクタのようなＣＶＤ又はＡＬＤリアクタを用いてプロセス順序２５１で形成された層の上に堆積される。
【００３９】
[0062]ステップ２６８の他の実施形態において、図３Ｆに示したように、ゲート領域４０８は、薄い金属層４０７と多結晶シリコン層４０６のような複数の導電層を含有する。一実施形態において、ゲート領域４０８は、従来の多結晶シリコンゲート物質より高いキャリヤ濃度を持つゲート物質を提供するためのプロセス順序２５１で形成された層の上に堆積される薄い金属層４０７を含有する。薄い金属層４０７は、約５〜約２００オングストロームの厚さを持つのがよい。一実施形態において、薄い金属層４０７は、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、炭化ランタン（ＬａＣ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）、窒化シリコンタンタル（ＴａＳｉＮ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、ルテニウム（Ｒｕ）、コバルト（Ｃｏ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、窒化アルミニウムチタン（ＴｉＡｌＮ）、窒化ルテニウム（ＲｕＮ）、窒化ハフニウム（ＨｆＮ）、ケイ化ニッケル（ＮｉＳｉ）、窒化チタン（ＴｉＮ）又は他の適切な物質のような金属を含有する。薄い金属層４０７は、図７に示した統合処理システム６００に取り付けられている処理チャンバ５００（図４Ａ）又はプロセスチャンバ５０１（図４Ｂ-図４Ｃ）を用いて有利に形成することができる。この構成において、薄い金属層４０７は、ＲＦエネルギーを用いてプラズマを生成し、ターゲットにバイアスをかけてそこからの金属をスパッタし、その後、所望により基板支持体５６２（図４Ａ-４Ｂ）にバイアスをかけてもよく、スパッタされイオン化された金属物質をあらかじめ形成された層の上に堆積させることによりプロセス順序２５１で形成された層の上にターゲット物質を堆積させることによって形成される。スパッタ堆積プロセスを動かすためのＲＦエネルギーの使用は、非常に少量の物質を基板表面上に確実に堆積させることを可能にする。反対に、薄い金属層を形成するのに充分低いレベルまで堆積速度を低下させるのに必要とされるスパッタリング（ＤＣ）電圧の印加が、通常はスパッタリングプラズマを持続しないので、従来の物理気相堆積、又はスパッタリング技術は、薄い物質層を確実に堆積させる能力が大幅に制限される。他の実施形態において、薄い金属層４０７は、従来のＣＶＤ、ＰＥＣＶＤ又はＡＬＤプロセスを用いて形成することができる。
【００４０】
[0063]図２Ｂは、プロセス順序２５１の他の実施形態を示す図である。図２Ｂに示したプロセス順序２５１は、二つの所望によるステップ２５８Ａ及び/又は２５８Ｂの少なくとも一つがステップ２５７、又はステップ２５６とステップ２５９の間に加えられる以外は、図２Ａに示された方法のステップと同じである。一実施形態において、ステップ２５４、２５６又は２５７の一つで形成された高ｋ誘電体層４０３、又は高ｋ誘電体層４０４に見られる物質の一つ以上を窒化するためにプラズマ窒化ステップがプロセス順序２５１に加えられる。一例において、ステップ２５８Ｂ、２６２、又は２６６のような続いてのアニールステップで、高ｋ誘電体層４０３、又は高ｋ誘電体層４０４に見られるハフニウム物質の結晶化を防止するためにプラズマ窒化プロセスを用いて窒化ハフニウム含有層を形成することは望ましいことである。一実施形態において、ステップ２５８Ａは、ステップ２６４と共に本明細書に記載されるプロセスを用いて行われる。
【００４１】
[0064]一実施形態において、所望による熱アニールステップ、ステップ２５８Ｂは、形成された高ｋ誘電体層４０３又は高ｋ誘電体層４０４における欠陥や応力を減少させて形成されたデバイスの信頼性を改善するためにプロセス順序２５１に加えられる。一実施形態において、ステップ２５８Ｂは、ステップ２６２及び/又はステップ２６６と共に本明細書に記載されるプロセスを用いて行われる。一実施形態において、ステップ２５８Ｂは、上記ステップ２５８Ａを行った後に終了する。一例において、ステップ２５８Ｂは、酸素（Ｏ２）ガスの流量が６０ｓｃｃｍで窒素（Ｎ２）ガスの流量が９４０ｓｃｃｍである、１５秒、９００℃、１トールのプロセスである。
【００４２】
[0065]図２Ｃは、プロセス順序２５１の他の実施形態を示す図である。図２Ｃに示したプロセス順序２５１は、ステップ２５３がステップ２５２とステップ２５４の間に加えられ、ステップ２５６がステップ２５４の後に行われる以外は図２Ａに示したステップと同じである。この実施形態において、プラズマ窒化ステップ、ステップ２５３を、ステップ２５２で自然酸化物層を除去した後にプロセス順序２５１に加えて、ステップ２５４又はステップ２５６を行う前に基板表面を窒化する。窒化されたシリコン基板表面は、続いての熱酸化ステップ（ステップ２５４）で形成される酸化シリコン層の表面に又は酸化シリコン層の近くに残る望ましい酸窒化シリコン（ＳｉＯＮ）を形成することを援助すると考えられる。形成された二酸化シリコン層の表面に又は二酸化シリコン層の近くに残るＳｉＯＮ層の形成は、続いてのプロセスステップでゲート電極物質（ステップ２６８）のゲート誘電体層への拡散を最小にすることを援助することができる。ステップ２５６と２５４がこの実施形態で行われる順序は、ステップ２５６を用いて高ｋ誘電体層を堆積させる前に酸窒化シリコン（ＳｉＯＮ）接合層を形成することを可能にするために変更し、高ｋ誘電体層とデバイスのチャネル領域の間の接合部の特性を改善することを援助する。ステップ２５３は、カリフォルニアのサンタクララのＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できるＤＰＮリアクタで行うことができる。一例において、ステップ２５３は、２５Ｗ平均ＲＦ電力（５００ＷピークＲＦ電力の５％負荷サイクル）、Ｎ２の２００ｓｃｃｍのガス流量、２５℃の基板温度を用いて、１０秒、７０ミリトールプロセスを用いる。また、プロセス順序２５１の一実施形態において、ステップ２５４は、ステップ２５３で行われた窒化されたシリコン表面の望ましい特質が保持されることを確実にするように変えられる。この場合、高品質誘電体膜が形成されることを確実にするためにステップ２５４で酸素と共に窒素（Ｎ２）のような他の反応性ガスをプロセスチャンバに噴射することは望ましいことである。一例において、酸窒化シリコン（ＳｉＯＮ）膜は、１５ｓｃｃｍの流量の酸素（Ｏ２）ガスと、５ｓｌｍ流量の窒素（Ｎ２）ガスを持つ３０秒、１０５０℃、５トール（即ち、１５ミリトールの酸素分圧）のプロセスに続いて、０.５ｓｌｍ流量の酸素（Ｏ２）ガスと４.５ｓｌｍ流量の窒素（Ｎ２）ガスを１５秒間の変更ガス設定を用いて表面４０１Ｂ上に形成される。
【００４３】
[0066]図２Ｄは、プロセス順序２５１の他の実施形態を示す図である。図２Ｄに示したプロセス順序２５１は、二つの所望によるステップ２５５Ａ又はステップ２５５Ｂがステップ２５４と２５７の間に加えることができる以外は、図２Ａに示したステップと同じである。一実施形態において、所望によるプラズマ窒化ステップ、ステップ２５５Ａをステップ２５４とステップ２５７の間に加え、ステップ２５４で形成された熱酸化物層の最上面を窒化して、ＳｉＯＮ層を形成する。ＳｉＯＮ層は、ゲート電極物質がゲート誘電体層に拡散することを防止する拡散バリヤとして作用することができる。一例において、ステップ２５５Ａは、５０Ｗ平均ＲＦ電力（１０００ＷピークのＲＦ電力の５％の負荷サイクル）、Ｎ２の２００ｓｃｃｍのガス流量、約２５℃の基板温度を用いる３０秒、１０ミリトールプロセスを用いる。
【００４４】
[0067]図２Ｄを参照すると、一実施形態において、所望による熱アニールステップ、ステップ２５５Ｂをプロセス順序２５１に加えて、形成された高ｋ誘電体層４０３の欠陥と応力を減少させて、形成されたデバイスの信頼性を改善する。一例において、ステップ２５５Ｂのアニールプロセスは、約１０５０℃の基板温度と、約１〜約５トールの反応チャンバの圧力を維持しつつ、約１５ｓｃｃｍの流量の酸素（Ｏ２）と約５００ｓｃｃｍの流量の窒素（Ｎ２）の少なくとも一つを供給することによって行うことができる。他の実施形態において、ステップ２５５Ｂは、ステップ２６２及び/又はステップ２６６と共に本明細書に記載されたプロセスを用いて行われる。一実施形態において、ステップ２５５Ｂは、上記ステップ２５５を行った後に完了する。
【００４５】
[0068]図２Ｅは、プロセス順序２５１の他の実施形態を示す図である。図２Ｅに示したプロセス順序２５１は、ステップ２５４が除去され、ステップ２５２を変更して（新しいステップ２５２Ａ）、湿式洗浄プロセスが酸化シリコン含有接合層を形成することを可能にする以外、図２Ａに示したステップと同じである。この実施形態において、新しいステップ２５２Ａは、洗浄し、湿式洗浄プロセスを用いて基板の表面４０１Ｂ上に酸化物層を意図的に形成する。新しいステップ２５２Ａは、カリフォルニア、サンタクララのＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できるＥｍｅｒｉｓｏｎＴＭチャンバ内で行うことができる。一例において、４〜５オングストロームの酸化物層は、ステップ２５２Ａで、基板を希フッ化水素酸（ＨＦ）浴に８分間浸漬し、その後、５０℃で６分間維持される標準洗浄１（ＳＣ１）浴（例えば、＜５容積％の水酸化アンモニウム（ＮＨ４ＯＨ）／＜３容積％の過酸化水素（Ｈ２Ｏ２）／残量のＤＩ水）内で洗浄し浸漬し、その後、基板をＤＩ水を含有するメガソニック作動タンク（即ち、１５００Ｗ）内で所望される時間すすぐことにより形成される。他の例において、酸化物層は、オゾン（Ｏ３）含有洗浄液を用いる湿式洗浄プロセスによって形成することができる。
【００４６】
[0069]図２Ｆは、プロセス順序２５１の他の実施形態を示す図である。図２Ｆに示したプロセス順序２５１は、ステップ２５６がステップ２５４の後に行われる以外、図２Ａに示したステップと同じである。この実施形態において、ステップ２５６とステップ２５４が行われる順序は、ステップ２５６で薄い二酸化シリコン（ＳｉＯ２）層（例えば、＜１０オングストローム）が高ｋ誘電体層を堆積する前に形成されることを可能にするように変更されている。一実施形態において、薄い高ｋ誘電体層４０４は、ＡＬＤタイプの堆積プロセスを用いて、ステップ２５４で成長する熱酸化物層４０２上に堆積させる。この構成は、完全なスタックの望ましい誘電特性を示しつつ、ステップ２５４で形成された薄い二酸化シリコン層がデバイスの誘電体層とチャネル領域の間の接合で良好な誘電体／チャネル領域接合部を与えるので有用であると考えられる。
【００４７】
設計のハードウエア態様
[0070]上述したように、上記ステップ２５７とステップ２５９と共に記載されたプラズマ処理プロセスを用いて高ｋ誘電体層を形成することは望ましい。大きなプラズマ電位、例えば、数十ボルト程度で用いるプラズマプロセスは、薄いゲート誘電体層に対する損傷を引き起こし、衝撃金属原子が形成されたＭＯＳデバイスの下に横たわるチャネル領域に混入することさえ引き起こし得る。二酸化シリコンのような誘電体層に対する損傷又は金属原子の下に横たわる領域への混入は、デバイス性能の低下と漏れ電流の増加のために望ましくない。下記の種々の実施形態は、プラズマ処理プロセスを用いてゲート誘電体層を確実に形成するために使用し得る。このような金属プラズマ処理を行うために用いることができる種々の装置の例は、図４Ａ-４Ｃと図４Ｆと共に以下に記載する。
【００４８】
誘導結合プラズマ処理チャンバ
[0071]図４Ａは、上記ステップ２５７及び/又は２５９のプロセスを行うために使用し得るプラズマ処理チャンバ５００の一実施形態の概略断面図を示す図である。この構成において、処理チャンバ５００は、処理領域５２２において、基板４０１（図３Ａ）のような基板５０２を処理することができる誘導結合プラズマ処理チャンバである。一実施形態において、処理チャンバ５００は、誘導結合ＲＦソースを用いる、サンタクララのＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できる変更されたプラズマ窒化（ＤＰＮ）チャンバである。
【００４９】
[0072]処理チャンバ５００は、通常は、誘導ＲＦソースアセンブリ５９１、ＤＣソースアセンブリ５９２、ターゲット５０５、システムコントローラ６０２、プロセスチャンバアセンブリ５９３、及び基板支持アセンブリ５９４を含有する。プロセスチャンバアセンブリ５９３は、通常は、プラズマプロセスがその中で行うことができるように処理領域５２２内に真空を形成し得る要素を含有する。一般に、プロセスチャンバアセンブリ５９３は、処理領域５２２を密封するチャンバベース５２７とチャンバ壁５２８とチャンバリッド５２９を含有する。処理領域５２２は、チャンバベース５２７及び/又はチャンバ壁５２８を通って処理領域５２２に接続される真空ポンプ５１０の使用によって所望の真空圧に排気され得る。一般に、チャンバ壁５２８とチャンバベース５２７は、アルミニウム、又は他の適切な物質のような金属から形成することができる。一実施形態において、チャンバ壁５２８は、ターゲット５０５からスパッタされた物質がチャンバ壁５２８上に載ることを防止する取り外し可能なチャンバシールド（図示せず）を持つことができる。
【００５０】
[0073]誘導ＲＦソースアセンブリ５９１は、通常は、チャンバリッド５２９に隣接して位置決めされているコイル５０９に接続されるＲＦジェネレータ５０８とＲＦ整合５０８Ａを含有する。一実施形態において、ＲＦジェネレータ５０８は、約０〜約３０００Ｗで、約４００ｋＨｚ〜約２０ＭＨｚの周波数で作動させることができる。一例において、ＲＦジェネレータ５０８は、１３.５６ＭＨｚの周波数で動作させる。チャンバリッド５２９は、通常は、誘導ＲＦソースアセンブリ５９１から分配されるＲＦエネルギーが処理領域５２２でプラズマを形成するように適応される誘電体要素（例えば、石英、セラミック物質）である。一実施形態において、コイル５０９は、処理領域５２２に生成されるプラズマがスパッタプロセスでターゲットの活性面の近くに形成されるようにターゲット５０５の近くに位置決めすることができる。活性表面の近くのプラズマの制御は、低エネルギースパッタ堆積プロセスの間でスパッタされるターゲットの領域の近くのプラズマ密度を制御することを援助することができる。この構成は、コイル５０９によって生成されたプラズマのために、極端に薄いゲート誘電体層の望まれていないプラズマ衝撃の量を減少させるのに有用なものである。
【００５１】
[0074]一実施形態において、チャンバリッド５２９は、真空シールされた電気的フィードスルー５０４が処理領域に位置決めされているターゲット５０５と接触させることを可能にするように変更される。この構成において、同軸ケーブル５０６を真空シールされたフィードスルー５０４に接続して、エネルギーをＤＣ電源５０７から分配して、プラズマに生成したイオンが物質をターゲットから基板５０２にスパッタさせる。図５Ａ-図５Ｃと共に以下に記載される一態様において、システムコントローラ６０２は、ＲＦジェネレータ５０８からの出力とＤＣソース５９２アセンブリから分配されるＤＣ電力を同期させるために用いられる。一実施形態において、ターゲット５０５は純粋な物質又はハフニウム（Ｈｆ）、ランタン（Ｌａ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ストロンチウム（Ｓｒ）、鉛（Ｐｂ）、イットリウム（Ｙ）、又はバリウム（Ｂａ）のグループより選択される元素を含有する合金から形成することができる。
【００５２】
[0075]一態様において、プロセスチャンバアセンブリ５９３は、また、チャンバベース５２７とチャンバ壁５２８とチャンバリッド５２９によって形成された処理領域５２２に一つ以上のプロセスガスを分配するように適合されたガス分配システム５５０を含有する。処理領域５２２の圧力は、ガス分配システム５５０とスロットバルブ５１１によって調節される真空ポンプ５１０のポンピング速度によって分配されたガス流量を調整するために用いられるシステムコントローラ６０２の使用によって制御され得る。一態様において、処理中のチャンバ圧は、約５ミリトール〜約１００ミリトールである。
【００５３】
[0076]基板支持アセンブリ５９４は、通常は、基板支持部材５６２Ａを含有する基板支持体５６２を含む。基板支持部材５６２Ａは、基板を処理中に活発に保持するために使用し得る慣用の静電チャックであっても簡単な基板支持ペデスタルであってもよい。温度コントローラ５６１は、通常は、熱交換機（図示せず）に結合される埋め込まれた抵抗加熱素子又は流体冷却チャネルのような慣用の手段の使用による温度コントローラ５６１によって所望の温度設定に基板支持部材５６２Ａを加熱及び/又は冷却するように適合される。一態様において、温度コントローラ５６１は、動作させ、基板支持部材５６２Ａ上に位置決めされた約２０℃〜約８００℃の温度に加熱するように適合される。処理の間、基板支持体５６２は、処理領域５２２において基板５０２の表面に生成されたプラズマ内に有するイオンを引っぱるための基板支持体５６２の部分にＲＦバイアスが印加され得るようにＲＦジェネレータに接続するのがよい。一実施形態において、基板支持部材５６２Ａは、基板５０２のイオン衝撃損傷を最小にするためにプラズマプロセスの間、接地されるか、ＤＣバイアスをかけるか、又は電気的に浮遊している。
【００５４】
[0077]ＲＦエネルギーをＲＦジェネレータ５０８から処理領域５２２に分配すると、イオン化される処理領域においてガス原子を生じる。その後、プラズマ内のイオン化された原子は、物質がターゲット５０５からスパッタされるとともに基板５０２の表面に載ることができるようにＤＣソースアセンブリ５９２によってターゲット５０５に印加されたカソードバイアスのためにターゲット５０５に引きつけられる。誘導ＲＦソースアセンブリ５９１から分配されたＲＦエネルギーとＤＣソースアセンブリ５９２から印加されたＤＣバイアスの干渉と相互作用を減少させる努力において、干渉が最小であり、堆積速度、膜均一性、膜質が最大にされたときに最小化できるように、ＤＣソースアセンブリ５９２及びＲＦソースアセンブリ５９１から分配されたエネルギーパルスを同期することがしばしば望ましい。プラズマを励起するために誘導ＲＦソースをパルスすると、低電子温度と、低エネルギープラズマを生成し維持することによって基板の表面に対する損傷を引き起こす高プラズマ電位と関連した問題を改善する。一般に、パルスＲＦ誘導プラズマによって生成されるイオンは、プラズマ内に位置決めされた基板を損傷しない低イオンエネルギー（例えば、＜１０ｅＶ）でイオンを得る。このことは、２００３年６月１２日出願の共同譲渡された米国特許第６,８３１,０２１号により完全に記載され、この開示内容は本明細書に援用されている。アルゴン（Ａｒ）、ネオン（Ｎｅ）、クリプトン（Ｋｒ）、又はキセノン（Ｘｅ）のようなほとんどの不活性ガスの低イオンエネルギーは、ハフニウム（Ｈｆ）、ランタン（Ｌａ）又は他の重金属又は誘電物質から製造されるターゲットから原子をスパッタするほどパルスＲＦソースから充分なエネルギーを得ない。例えば、アルゴンプラズマについては、ＨｆとＬａターゲットのスパッタリング閾値エネルギーは、それぞれ４２.３ｅＶと２５.５ｅＶであり、ゲート酸化物へのイオン注入の安全なイオンエネルギーは、通常は１０ｅＶ未満である。つまり、ＲＦ誘導プラズマについて、ゲート誘電体層の形成するのに安全である充分低いイオンエネルギーは、ターゲット物質から所望の金属イオンをスパッタするほど充分高くない。それ故、スパッタリングプロセスを行うためのＤＣソースアセンブリ５９２からターゲットに印加したＤＣバイアスを用いることが求められている。種々のパルス堆積プロセスの様態を、図５Ａ-図５Ｃと共に以下に記載する。
【００５５】
容量結合プラズマ処理チャンバ
[0078]図４Ｂ-図４Ｃは、上記ステップ２５７及び/又は２５９に記載したプロセスを行うために使用し得るプラズマ処理チャンバの他の実施形態の概略断面図を示す図である。この構成において、プロセスチャンバ５０１は、処理領域５２２において基板５０２を処理することができる容量結合プラズマ処理チャンバである。プロセスチャンバ５０１は、通常は、ＶＨＦソースアセンブリ５９５と、ターゲットアセンブリ５７３と、システムコントローラ６０２と、プロセスチャンバアセンブリ５９６と、基板支持アセンブリ５９４とを含有する。この構成において、容量結合プラズマは、ターゲット５７１に接続されるＶＨＦソースアセンブリ５９５の使用によってプロセスチャンバアセンブリ５９６内に含有するターゲット５７１と接地チャンバ壁５２８との間の処理領域５２２に形成される。プロセスアセンブリ５９６は、通常は、チャンバリッド５２９をチャンバ壁５２８上に密封して位置決めされるターゲットアセンブリ５７３と電気絶縁体５７２に置き換えた以外は、上の図４Ａと共に記載された要素のすべてを含有する。プロセスチャンバアセンブリ５９６及び基板支持アセンブリ５９４内の要素は、処理チャンバ５００によって記載されものと同一か又は同様のものであり、そのように、適切な場合には同様の符号を用い、下で繰り返さない。
【００５６】
[0079]図４Ｂを参照すると、一実施形態において、ＶＨＦソースアセンブリ５９５は、ターゲットアセンブリ５７３の一つ以上の部分を通って処理領域５２２にＲＦエネルギーを分配するように適合されるＲＦソース５２４と整合５２４Ａを含有する。ターゲットアセンブリ５７３は、通常は、バッキングプレートアセンブリ５７０とターゲット５７１を含有する。バッキングプレート５７０は、プロセス中の熱交換器（図示せず）とターゲット物質の充分な使用を促進するとともに堆積均一性を高めるように適合されるマグネトロンアセンブリ（図示せず）から分配された流体へターゲットを冷却する流体チャネル（図示せず）を含有してもよい。
【００５７】
[0080]プロセスチャンバ５０１の動作中、ＶＨＦソースアセンブリ５９５は、ターゲット５７１が形成される物質内の原子が基板５０２の表面上に堆積され得るようにターゲット５７１にバイアスをかけるために用いられる。一実施形態において、ＶＨＦソースアセンブリ５９５内のＲＦソース５２４は、約１〜約２００ＭＨｚのＲＦ周波数で約０.０１〜約５キロワット（ｋＷ）の電力でターゲットアセンブリ５７３を通って処理領域５２２に電力を分配するように適合される。一実施形態において、プラズマによって生成されたイオンがターゲット５７１の表面から物質をスパッタさせるプラズマシース全体の電圧低下のために、ＶＨＦソースアセンブリ５９５を用いて、充分なエネルギーを供給する容量結合ターゲット５７１上に自己バイアスを生成させる。ＶＨＦソースを用いてバイアスがかけられる容量結合電極、又はターゲットは、通常は、アノードとカソード（例えば、ターゲット５７１）の表面積の差のために、自己バイアス電圧に達する。ターゲット５７１が処理中に達する自己バイアス電圧は、ターゲット５７１のスパッタ速度を最適化するように調整され得る。図４Ｅは、自己バイアス電圧と周波数とのグラフを示す図である。グラフは、通常は、次第により高い周波数でバイアスがかけられたときの電極の自己バイアス電圧に対する周波数の影響を示している。周波数が増加するにつれて自己バイアス電圧の大きさが減少する傾向ので、ＶＨＦソースアセンブリ５９５の周波数が増加することによってターゲットに衝突するイオンのエネルギーが減少され得る。例えば、２７ＭＨｚの周波数でＲＦ信号を用いてバイアスがかけられるターゲットは、アルゴンを用いて５０ミリトールの圧力と３００ＷのＲＦ電力でわずかに約１０Ｖの電圧を持つ。他の例において、ターゲット上のＤＣバイアスは、約４００Ｗの一定のＲＦ電力を用いて約６０ＭＨｚ〜約１００ＭＨｚのＲＦ周波数を変動させることによって約-５０Ｖ〜約-２０Ｖに変動させ得る。
【００５８】
[0081]ＶＨＦ範囲のＲＦ周波数でターゲット５７１にエネルギーを分配すると、ターゲット５７１に分配される周波数の変動とＲＦ電力の変動の関数としてターゲット上のＤＣバイアスの変動が減少するために、より低いＲＦ周波数で行われるプロセスに対してステップ２５７及び/又は２５９のプロセス結果が改善され得る。ＤＣバイアスの変動を減少させることは、低電力スパッタリング動作を行う場合に重要であり得る。それ故、ＲＦエネルギーと電力の周波数の制御することによって、例えば、所望の負荷サイクル（下記）でターゲット５７１に電力を分配することによって、ターゲットのＤＣバイアスが正確に且つ繰り返して行うことができる。ＤＣバイアスの正確で精密な制御は、極端に薄いゲート誘電体層をドープするプロセスが正確に且つ繰り返し行われ得ることを確実にする。
【００５９】
[0082]図４Ｄを参照すると、一例において、スパッタリングガスが主としてアルゴン（Ａｒ）であり、ターゲットがランタン（Ｌａ）から製造される場合には、ターゲット表面からランタン原子をスパッタするのに必要とされるエネルギーは、少なくとも２５.５ｅＶである。このことは、ランタン原子の一部がターゲット表面からスパッタされることを確実にするためにターゲット上に生じた自己バイアス電圧が約２５.５ｅＶのイオンエネルギーを生成するのに充分高いことが必要であることを意味する。それ故、ターゲット５７１に分配される周波数と電力（例えば、ワット）を制御することによって、スパッタ速度、ガス原子イオンエネルギー、スパッタ原子のイオンエネルギー、基板上に堆積される原子のエネルギーが制御され得る。また、プロセスの間、基板支持体５６２に対するバイアスは、スパッタされた原子が、ゲート誘電体層上に堆積するか又はゲート誘電体層内に注入するのにつれて持つエネルギーを制御するために調整され得る。
【００６０】
[0083]一般に、スパッタプロセスは、約１ｓｃｃｍ〜約５００ｓｃｃｍのアルゴン流量を用いた１ミリトール〜１００ミリトールの範囲のチャンバ圧と約２０℃〜約８００℃のヒータ温度でプロセスチャンバ５０１内で行うことができる。望ましくは、基板温度は、約２００℃〜３００℃である。ＲＦソース２５４の励起周波数は、ターゲット物質がプラズマに、また、基板表面にスパッタさせる正しい自己バイアスＤＣ電圧を得るために約１ＭＨｚ〜約２００ＭＨｚに調整され得る。好ましくは、ＲＦソース２５４の励起周波数は、約２７ＭＨｚ〜約１００ＭＨｚの周波数、より好ましくは約３０ＭＨｚ〜約６０ＭＨｚの周波数に調整され得る。一例において、ランタンターゲットの場合、６０ＭＨｚの周波数が所望のスパッタリングエネルギーと低エネルギープラズマを維持することを得るように選択され得る。一実施形態において、基板５０２の表面とターゲット５７１の表面との間の空間を調整して、基板表面上に堆積するスパッタされた原子の均一性とエネルギーを調整することは望ましいものである。一態様において、堆積プロセス中にターゲット５７１の表面に相対して基板５０２の空間を調整して、ゲート酸化物層のスパッタ物質の深さを及び/又は堆積均一性を調整することは望ましいものである。
【００６１】
[0084]図４Ｃは、プロセスチャンバ５０１の第二実施形態を示す図であり、図４Ｂに示したＶＨＦソースアセンブリ５９５が、プロセス中に異なる時間で異なるスパッタリング特性を与える異なる周波数及び/又は電力でプロセスチャンバ５０１の処理領域５２２にエネルギーを分配するようにそれぞれ適合される二つのＲＦジェネレータ５２４、５２５を含有するデュアルＶＨＦソースアセンブリ５９７に置き換えられている。図４Ｃに示したプロセスチャンバ５０１は、通常は、ターゲットアセンブリ５７３に接続されたＲＦソース５２４と、第二ＲＦソース５２５と、ＲＦスイッチ５２６と、整合５２４Ａを含有する。この構成において、デュアルＶＨＦソースアセンブリ５９７からのターゲットアセンブリ５７３に分配されるエネルギーは、ＲＦスイッチ５２６の使用によってＲＦソース５２４と第二ＲＦソース５２５との間でスイッチが切り替えられ得る。スイッチ５２６の状態は、システムコントローラ６０２によって制御される。この実施形態は、最初の導入の間又は長いアイドルタイムの後にターゲット基板上に形成することができる酸化物を除去するために高速開始シージングを必要とするターゲット物質に有用なものである。より低い周波数ソース（例えば、約２７ＭＨｚ以下）にスイッチを切り替える能力は、高自己バイアスＤＣ電圧がターゲット５７１上に形成することを可能にし、より高速なターゲットスパッタリング速度につながる。従って、開始処理後、高い周波数（約６０ＭＨｚ）ソースにスイッチを切り替えてスパッタリング速度を減少させ、且つスパッタされた原子イオンエネルギーを小さくすることによって、デュアルＶＨＦソースアッセンブリ５９７の出力を変化させることができるので、基板表面上のゲート誘電体層に対する潜在的損傷が減少する。一例において、ＲＦソース５２４は、約２７ＭＨｚの周波数で０〜約２０００ワットの電力でのＲＦエネルギーを分配することができ、第二のＲＦソース５２５は、約４０〜約２００ＭＨｚの周波数において０〜約５００ワットの電力でＲＦエネルギーで分配することができる。
【００６２】
[0085]一実施形態において、ＤＣソースアッセンブリ５９２は、任意により、ターゲットアセンブリ５７３に接続してプラズマ処理ステップで一つ以上のＤＣエネルギーパルスを分配してもよい。ＤＣバイアスを、ＶＨＦソースアセンブリ（例えば、符号５９５と５９７）から分配されたＶＨＦ信号の上に重ね合わせてもよい。ターゲット５７１に印加されるＤＣ電圧は、スパッタリングプロセスでターゲット５７１に衝突するイオン化されたガス原子のエネルギーをより直接制御するために使用し得る。
【００６３】
[0086]一実施形態において、上記のように、処理の間、ＲＦ、又はＶＨＦ、バイアスが、プラズマ内に存在するイオンを基板５０２の表面に引っ張るために基板支持体５６２の一部に印加され得るように基板支持体５６２をＲＦジェネレータ５２３に接続することができる。一実施形態において、基板支持部材５６２Ａは、基板５０２のイオン衝撃損傷を最小にするためにプラズマプロセスの間、接地されるか、ＤＣバイアスがかけられるか、又は電気的に浮遊している。
【００６４】
パルスプラズマ処理
[0087]図５Ａ-図５Ｃは、上記ステップ２５７及び/又は２５９で図４Ａに示したターゲット５０５、又は図４Ｂに示したターゲット５７１から基板５０２の表面に、スパッタされた物質を堆積するために使用し得る種々のパルスプラズマプロセスの図表示である。図パルスプラズマプロセスは、図５Ａ-図５Ｃに示されるように、通常は、誘導ＲＦソースアセンブリ５９１又はＶＨＦソースアセンブリ（即ち、、デュアルＶＨＦソースアセンブリ５９７のＶＨＦソースアセンブリ５９５）の使用による時間の関数として処理領域５２２に分配される一連の連続エネルギーパルスと、ＤＣソースアセンブリ５９２からのターゲットに分配されるＤＣエネルギーパルスである。図５Ａは、誘導ＲＦソースアセンブリ５９１又はＶＨＦソースアセンブリから分配されるＲＦエネルギー５３１と、ＤＣソースアセンブリ５９２から分配されるＤＣ電圧５３５が、時間の関数としてプロットされるプロセスを示す図である。図５Ａは、時間の関数として、誘導ＲＦソースアセンブリ５９１又はＶＨＦソースアセンブリ５９５によって分配されるＲＦエネルギー５３１のプロットと、ターゲットに分配されるＤＣ電圧５３５のプロットを示すので、ＤＣと、ＲＦ、又はＶＨＦ（以後ＲＦ／ＶＨＦ）パルスが同期される一実施形態を示す図である。この実施形態において、ＲＦエネルギー５３１とＤＣ電圧５３５のパルスは、同時に印加されないように同期されている。一般に、ＤＣパルス５３２は、プラズマに存在するＲＦ／ＶＨＦ励起イオンに瞬間的な引力を供給し、充分なエネルギーでターゲット５０５に向かって加速するイオンがターゲットからプラズマに物質をスパッタさせる。ターゲット表面を励起するスパッタ物質は、パルスされたＲＦ／ＶＨＦパルス５３３で処理領域５２２に形成されるプラズマへ入り、その後、イオン化することができる。基板支持部材５６２ＡがＲＦ／ＶＨＦバイアスされているか、接地されているか、又は浮遊しているかによって、イオン化されたスパッタ原子は、基板表面近くに生成されたプラズマシースによるエネルギー設定で基板表面に分配され得る。ほとんどの場合、ＤＣ電圧パルス（又はＤＣ電流パルス）が、所望のイオン密度とスパッタ速度が低エネルギーバイアスを用いたときに達成され得ることを確実にするように分配される場合、処理チャンバ内に充分なプラズマがあるように、ＲＦ／ＶＨＦパルス５３３の終わりを同期することが望ましい。
【００６５】
[0088]図５Ａの参照を続けると、通常は、特に誘導結合プラズマチャンバの設計において、ターゲットからの原子をスパッタするのに充分なエネルギーを持たないＲＦ／ＶＨＦパルス５３３でイオンを生成することが望ましいので、スパッタ原子のエネルギーがターゲットへのＤＣバイアスの印加によってより容易に制御され得る。場合によっては、スパッタされたターゲット原子が促進され、基板が位置決めされるペデスタルに印加された低電位バイアスの使用による低エネルギーで基板表面に注入され得るようにイオン化するためにＲＦ／ＶＨＦパルスの使用が望ましいものである。一態様において、ＤＣ電圧パルス（又はＤＣ電流パルス）のターゲットへの印加は、ＤＣエネルギー印加のために、プラズマに生成されたイオンのエネルギーがプラズマエネルギーの正味の増加を減少させることによってより容易に制御されることを可能にするためにパルスＲＦ／ＶＨＦオフサイクルと同期される。ＤＣパルス電圧は、ドーピングプロセスのプラズマにターゲット物質をスパッタするためにアルゴンイオンに充分なエネルギーを供給する値で印加することができる。
【００６６】
[0089]システムコントローラ６０２が、所望のプラズマ密度とスパッタ堆積速度とプラズマイオンエネルギーを達成するためにＲＦ／ＶＨＦパルス５３３とＤＣパルス５３２と負荷サイクルを同期するために使用し得ることは留意すべきである。図５Ａを参照すると、ＲＦエネルギー５３１のパルスの全周期（ｔ３）で割った“オン”時間（ｔ１）である負荷サイクルは、所望の平均密度のプラズマが制御されること確実にするように最適化され得ることが留意される。また、ＤＣ電圧５３５のパルスの全周期（ｔ６）で割った“オン”時間（ｔ４）である負荷サイクルは、所望の平均堆積速度が達成されることを確実にするために最適化され得ることが留意される。
【００６７】
[0090]図４Ｂ-図４Ｃと図５Ａ-図５Ｃを参照すると、一実施形態において、ＶＨＦソースアセンブリ５９５は、１Ｈｚ〜５０ｋＨｚのパルス周波数と０.１〜９９％の負荷サイクルでのパルス方式に設定される。この構成において、平均プラズマ密度とイオンエネルギーを低下させつつ、処理領域５２２に形成されたプラズマを生成し維持するためにパルスＶＨＦソースが用いられる。システムコントローラ６０２は、負荷サイクルと、パルスの周波数と、ＲＦエネルギーの規模（即ち、ＲＦ電力）と、ＲＦエネルギーの周波数を調整して、プラズマイオンとスパッタされた物質のエネルギーを制御するために使用し得る。一実施形態において、基板表面に低エネルギースパッタ物質を分配するために、システムコントローラ６０２を用いて、約１％〜約５０％の負荷サイクルでコイル５０９（図４Ａ）にＲＦエネルギーを分配する。或いは、一実施形態において、ＲＦエネルギーを約１％〜約５０％の負荷サイクルでターゲット５７１（図４Ｂ）に分配することによって低エネルギースパッタ物質を基板の表面に分配する。ある場合には、プラズマ内のイオンに分配されるエネルギーを最小にするために、コイル５０９（図４Ａ）又はターゲット（図４Ｂ）に分配される負荷サイクルを約１％〜約１０％に保つことが望ましい。
【００６８】
[0091]図５Ｂは、ＲＦソースアセンブリ５９１又はＶＨＦソースアセンブリ（即ち、デュアルＶＨＦソースアセンブリ５９７のＶＨＦソースアセンブリ５９５）から分配されるパルスＲＦエネルギー５３１の少なくとも一部の間にＤＣパルス５３２が分配される、パルスプラズマプロセスの他の実施形態を示す図である。更に他の実施形態において、図５Ｃに示されるように、ＲＦエネルギー５３１は、時間ｔ１の周期の一定のレベルに維持され、パルスＤＣ電圧５３５は、ＲＦエネルギーが“オン”の間、ターゲット５０５に分配される。分配された信号の間の可能ないかなる干渉も減少させるためにＤＣパルス５３２中のＲＦエネルギー５３１の大きさを減少させることが望ましいことであることは留意すべきである。一実施形態において、プロセスのＲＦ／ＶＨＦプラズマ生成及び/又はパルスＤＣスパッタリング段階の種々の部分でその上に位置決めされた基板にイオンを引き付けるバイアスを生成するために用いられるＲＦジェネレータ５２３（図４Ａ）を用いて基板支持体５６２にバイアスをかけることは望ましいことである。
【００６９】
[0092]他の実施形態において、プラズマ中に生成されたイオンがターゲット物質をスパッタするほど充分なエネルギーを持たないようにＲＦ／ＶＨＦエネルギーをパルスすることは望ましい。この場合、ターゲットに印加されるＤＣバイアスは、ターゲット物質のスパッタリングを促進するために使用し得る。
【００７０】
[0093]一実施形態において、パルスＲＦ／ＶＨＦ信号を基板支持体５６２に加えて、基板表面を通ってプラズマを生成し維持する。それ故、一実施形態において、同期されたＤＣパルスはターゲット５７１に分配され、同期されたＶＨＦパルスは基板支持体５６２に分配されてゲート誘電体にドープするプラズマにターゲット物質をスパッタする。
【００７１】
接地されたコリメータの設計
[0094]図４Ｆは、ゲート誘電体層の金属プラズマ処理、即ち、ドープされたゲート誘電体層を形成する低エネルギースパッタリングプロセスに用いることができる処理チャンバ５００の他の実施形態の概略断面図を示す図である。この実施形態において、接地されたコリメータ５４０は、帯電した金属イオンを捕獲するために基板５０２とターゲット５０５の間に取り付けられる。接地されたコリメータ５４０の追加は、基板５０２へ達するように主として中性のスパッタされた原子を促進させ、基板表面上の金属薄層、潜在的には単一の単層を形成する。コリメータは、通常は、中性原子と場合によりいくつかのイオンがターゲット近くの処理領域から基板表面に通過させることを可能にする接地されたプレート全体に分配される複数の穴５４０Ａを含有する接地されたプレート又はワイヤメッシュである。中性原子のエネルギーが、通常は、ターゲット表面から原子をスパッタするのに必要とされる一部のエネルギーであり、中性原子がプラズ電位に影響されないので、この方法によるゲート誘電体の表面上のこのような層を堆積させると、通常は、非常に小さいイオン衝撃損傷が生じる。その後、この金属層を、続いて形成された酸化物膜に組み込むことができるので、金属又は窒素イオンの注入と付随する問題、例えば、シリコン損傷や基板の下に横たわるシリコン層への金属の浸透を含まず高誘電率又は“高ｋ”誘電体層が生成される。当業者は、図４Ｂと図４Ｃに示されるプロセスチャンバ５０１が、基板表面を衝突してゲート誘電体層の損傷を減少させる前に、プラズマ中大きなパーセントの帯電パーティクルを捕捉する同じ機能を達成するために、ターゲット５７１と基板５０２の表面の間に接地されたコリメータ５４０を含有するように構成され得ることを理解する。
【００７２】
別のプロセスチャンバの設計
[0095]図４Ｇは、ゲート誘電体層の金属プラズマ処理、即ち、ドープされたゲート誘電体層を形成するための低エネルギースパッタリングプロセスに用いることができる処理チャンバ５００の他の実施形態の概略断面図を示す図である。処理チャンバ５００の一実施形態において、誘導ソースアセンブリ５９１の出力がターゲット５０５に接続されるのでプラズマはコイル５０９と容量結合ターゲット５０５の使用によって処理領域５２２に生成することができる。一実施形態において、ターゲット５０５は、電力がＲＦ整合５０８Ａを通ってジェネレータ５０８によって分配される場合に共鳴を達成するサイズであるコイル５０８Ｂを通ってＲＦ整合５０８Ａの出力に結合する。図４Ａを参照すると、ターゲット５０５のＲＦバイアスを加えると、ターゲット５０５に分配されるＲＦ周波数とＲＦ電力がＤＣバイアス、従ってターゲット５０５に衝突するイオンエネルギーを制御させつつ、コイル５０９がプラズマを生成し形成することが可能になる。また、所望の負荷サイクルでパルスされ得る誘導結合プラズマ生成要素と容量結合プラズマ生成要素の使用により、ターゲット（即ち、自己バイアス）に印加されるＤＣバイアス、スパッタ速度、スパッタイオンエネルギーがより容易に制御させることが可能になる。チャンバ圧、ＲＦ周波数、ＲＦ電力、負荷サイクル、基板支持体５６２に印加されるバイアス及び／又は処理時間のより注意深い制御によって、誘電体層におけるスパッタされた物質の量とスパッタされた物質の濃度と深さを制御することができる。単一のＲＦジェネレータ５０８とＲＦ整合５０８Ａの使用は、チャンバコストとシステムの複雑性を減少させる。一実施形態において、ＤＣパルスがＲＦジェネレータ５０８によって分配されるＲＦパルスの間或いはＲＦパルス間においてターゲット５０５に分配され得るようにＤＣソースアセンブリ５９３がターゲット５０５に結合する。
【００７３】
[0096]図４Ｈに示した、他の実施形態において、ＲＦエネルギーをターゲット５０５に供給する別々のＲＦジェネレータ５６５とＲＦ整合５６５Ａを持つことは望ましいが、コイル５０９はＲＦジェネレータ５０８とＲＦ整合５０８Ａの使用によって別々にＲＦバイアスがかけられる。この構成において、新しいＲＦ整合５６５ＡとＲＦジェネレータ５６５は、システムコントローラ６０２の使用によって誘導結合ソースアセンブリ５９１要素から別々に制御され得る。一態様において、ＤＣソースアセンブリ５９２は、ＤＣパルスが誘導結合ＲＦソースアセンブリ５９１及び/又はＲＦジェネレータによって分配される或いはＲＦパルス間においてターゲット５０５に分配され得るように、ターゲット５０５に結合される。
【００７４】
プラズマプロセスシステム
[0097]上記図４Ａ-図４Ｃ、及び図４Ｆのような一つ以上のプラズマ処理チャンバは、図７に示した統合処理システム６００のようなマルチチャンバ、マルチプロセス基板処理プラットフォームに有益に統合され得る。本発明から利益を得るように適合させることができる統合処理システムの例は、１９９９年３月１６日出願の共同譲渡された米国特許第５,８８２,１６５号；１９９３年２月１６日出願の米国特許第６,４４０,２６１号；２００２年８月２７日出願の米国特許第６,４４０,２６１号に記載され、これらの開示内容は本明細書に全体で援用されている。統合処理システム６００には、ファクトリインタフェース６０４、ロードポート６０５Ａ-Ｄ、システムコントローラ６０２、真空ロードロック６０６Ａ、６０８Ｂ、搬送チャンバ６１０、複数の基板処理チャンバ６１４Ａ-６１４Ｆが含まれるのがよい。基板処理チャンバ６１４Ａ-Ｆの一つ以上は、上記図２-５と共に本明細書に記載されるプラズマ処理を行うために用いられる処理チャンバ５００及び/又は一つ以上のプロセスチャンバ５０１のようなプラズマ処理チャンバとして構成されるのがよい。他の実施形態において、統合処理システム６００には、六つを超えるプロセスチャンバが含まれるのがよい。
【００７５】
[0098]本発明の様態によれば、統合処理システム６００は、通常は、複数のチャンバとロボットを備え、好ましくは、統合処理システム６００において行われる種々の処理法と順序を制御し行うようにプログラムされたシステムコントローラ６０２を備え付けている。システムコントローラ６０２は、通常は、システム全体の制御と自動化を容易にするように設計され、典型的には、中央処理装置（ＣＰＵ）（図示せず）、メモリ（図示せず）、支援回路（又はＩ／Ｏ）（図示せず）が含まれるのがよい。ＣＰＵは、種々のシステム機能、チャンバプロセスとサポートハードウエア（例えば、デテクタ、ロボット、モータ、ガスソースハードウエア）を制御するための産業の設定に用いられるとともにシステムとチャンバプロセス（例えば、チャンバ温度、プロセス順序の処理能力、チャンバ処理時間、Ｉ／Ｏ信号等）をモニタするコンピュータプロセッサの任意の形式の一つであるのがよい。ロボット６１３は、ロードロックチャンバ６０６Ａ又は６０６Ｂから６１４Ａ-Ｆの位置に取り付けられた種々のプロセスチャンバの一つに基板を搬送する搬送チャンバ６１０内の中央に配置される。ロボット６１３は、通常は、ロボット駆動アセンブリ６１３Ｃに取り付けられるブレードアセンブリ６１３Ａ、アームアセンブリ６１３Ｂを含有する。ロボット６１３は、システムコントローラ６０２から送られたコマンドの使用によって種々の処理チャンバに基板“Ｗ”を搬送するように適合される。本発明から利益を得るように適合されるのがよいロボットアセンブリは、１９９４年８月３０日出願の“Ｔｗｏ-ａｘｉｓ ｍａｇｎｅｔｉｃａｌｌｙ ｃｏｕｐｌｅｄｒｏｂｏｔ”と称する共同譲渡された米国特許第５,４６９,０３５号；１９９４年４月１１出願の“ＲｏｂｏｔＡｓｓｅｍｂｌｙ”と称する米国特許第５,４４７,４０９号；２０００年４月１４日出願の“Ｒｏｂｏｔ Ｆｏｒ ＨａｎｄｌｉｎｇＳｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｕｂｓｔｒａｔｅｓ”と称する第６,３７９,０９５号に記載され、これらの開示内容は本明細書に全体で援用されている。複数のスリットバルブ（図示せず）は、本明細書に記載されたプロセス順序の間、各チャンバが真空プロセスを行うために別々に排気されてもよいように、搬送チャンバ６１０からプロセスチャンバ６１４Ａ-６１４Ｆのそれぞれを選択的に分離するように用いることができる。
【００７６】
[0099]プラズマチャンバを統合処理システム６００に組み込む重要な利点は、連続プロセスステップが空気にさらされずに基板上で行うことができることである。これにより、図２-図５と共に上記の基板の表面上にスパッタされた原子を堆積させるようなプロセスが新たに堆積された極端に薄い金属層を酸化させずに行わせることが可能になる。安定化アニールを行う前に新たに堆積された物質の制御されない酸化もまた、アニールステップを行うことができるプロセスチャンバを含む統合処理システム６００に複数のプロセスチャンバを組み込むことによって避けられる。統合システムは、非統合プロセスに存在しない周囲の酸素ソースに基板をさらさないことによって、高ｋ誘電体層４０３、又は高ｋ誘電体層４０４内に見られる物質（例えば、ドーパント物質）の酸化を防止する。従って、非統合プロセスに見られる汚染は、デバイス製造プロセスの再現性と平均デバイス性能へ直接影響し得る。
【００７７】
[0100]統合処理システム６００の一実施形態において、基板処理チャンバ６１４Ａ又はファクトリインタフェース６０４に接続したチャンバは、プロセスステップ２５２で上述したＲＣＡ洗浄を行うように構成されるのがよい。その後、自然酸化物層４０１Ａ（図３Ａを参照のこと）の除去の後、基板は、処理チャンバチャンバ６１４Ｂで行われる慣用の急速熱酸化（ＲＰＯ）プロセス、プラズマ増強型化学気相堆積（ＰＥＣＶＤ）、又はＡＬＤを用いてその上に形成された誘電体層（例えば、熱酸化物層４０２、高ｋ誘電体層４０４）を持つことができる。基板処理チャンバ６１４と６１４Ｄは、プロセスステップ２５７と２５９を行うために上記処理チャンバ５００及び/又はプロセスチャンバ５０１と同様のプラズマ処理チャンバとして構成される。それ故、プラズマプロセスは、真空中で基板の維持しつつ、処理チャンバ６１４Ｃと７１４Ｄ内の基板上で行うことができ、それにより、自然酸化物が基板上に配置された種々の層上で再成長することが防止される。このことは、さらされた層がランタンのような酸素に対する親和性が高い物質を含有する場合に特に重要なことである。一態様において、ステップ２６０は、基板処理チャンバ６１４Ｄ内で形成された金属表面を酸化するために基板処理チャンバ６１４Ｅ内の基板上で連続して行われる。代替的様態において、ステップ２６２は、基板処理チャンバ６１４Ｅ内に置かれたＲＴＰチャンバ内で行うことができる。その後、ＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓから入手できるＤＰＮプロセスのようなプラズマ窒化プロセス（ステップ２６４）が、処理チャンバ６１４Ｆ内で行われるのがよい。他の態様において、ステップ２６６は、利用可能であれば、基板処理チャンバ６１４Ｅ、又は基板処理チャンバ６１４Ｆに置かれたＲＴＰチャンバ内で行うことができる。
【００７８】
[0101]他の実施形態において、ステップ２５２（即ち、自然酸化物除去ステップ）とステップ２５４（即ち、熱酸化層堆積ステップ）は、異なるシステムで行うことができる。この実施形態において、基板処理チャンバ６１４Ａと６１４Ｂは、プロセスステップ２５７と２５９を行うために処理チャンバ５００及び/又はプロセスチャンバ５０１と同様のプラズマ処理チャンバとして構成されてもよい。一態様において、ステップ２６０は、基板処理チャンバ６１４Ｂ内で行った金属表面を酸化するために基板処理チャンバ６１４Ｃ内の基板上で連続して行われる。或いは、他の態様において、ステップ２６２は、ＲＴＰチャンバ６１４で行うことができる。ＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓから入手できるＤＰＮプロセスのようなプラズマ窒化プロセス（ステップ２６４）は、基板処理チャンバ６１４Ｄ内に位置決めされた処理チャンバ内で行うことができる。一態様において、ステップ２６６は、利用可能であれば、ＲＴＰチャンバ６１４Ｅ又は基板処理チャンバ６１４Ｃ内で行うことができる。一態様において、ステップ２６０が基板処理チャンバ６１４Ｃ内で完了した後、表面窒化ステップは、基板の真空から取り出されることなく空気にさらされることなく、基板処理チャンバ６１４Ｄ内で行うことができる。
【００７９】
ゲート酸化物層を形成する別法
[0102]図６Ａは、本発明の一実施形態に従って電界効果トランジスタのゲート誘電体の製造する方法１００を示す図であるプロセスフローダイアグラムである。方法１００には、例示的なＣＭＯＳ電界効果トランジスタのゲート構造の製造で基板上で行われるプロセスステップが含まれる。図６Ａは、方法１００の完全なプロセスを図でまとめたものを示す図である。方法１００の少なくとも一部は、統合半導体基板プロセスシステム（即ち、クラスタツール）の処理リアクタを用いて行うことができる。一つのこのような処理システムは、カリフォルニア、サンタクララのＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できるＣＥＮＴＵＲＡ（登録商標）統合処理システムである。
【００８０】
[0103]図６Ｂ-図６Ｇは、ゲート構造が図６Ａの方法を用いて製造される一連の基板の概略断面図を示す図である。図６Ｂ-図６Ｇの断面図は、トランジスタのより大きいゲート構造（図示せず）におけるゲート誘電体を製造するために行われた個々の処理ステップに関する。図６Ｂ-６Ｇの像は、一定の比率で縮小されてなく、説明のために単純化されている。
【００８１】
[0104]方法１００は、ステップ１０２から開始し、ステップ１１８に進む。最初に図６Ａと図６Ｂを参照すると、ステップ１０４で、シリコン（Ｓｉ）基板２００を準備し（例えば、２００ｍｍウエハ、３００ｍｍウエハ）、基板表面から自然酸化物（ＳｉＯ２）層２０４を除去するために溶液にさらされる。一実施形態において、層２０４を、フッ化水素（ＨＦ）と脱イオン（ＤＩ）水（即ち、フッ化水素酸溶液）を含む洗浄液を用いて除去する。一実施形態において、洗浄液は、約２０℃〜約３０℃の温度で維持される約０.１〜約１０質量％のＨＦを含有する水溶液である。他の実施形態において、洗浄液は、約２５℃の温度に維持される約０.５ｗｔ％のＨＦを持つ。ステップ１０４で、基板２００は、洗浄液内に浸漬され、脱イオン水ですすぐことができる。ステップ１０４は、プロセスの間、超音波エネルギーの分配を含むことができる単一基板処理チャンバ或いは複数の基板バッチタイププロセスチャンバで行うことができる。或いは、ステップ１０４は、統合処理システム６００（図７）の単一基板湿式洗浄リアクタを用いて行うこともできる。他の実施形態において、層２０４は、ＲＣＡ洗浄法を用いて除去することができる。ステップ１０４の完了時に、基板２００は、真空ロードロック又は窒素（Ｎ２）パージ環境に置かれる。
【００８２】
[0105]ステップ１０６において、熱酸化物（ＳｉＯ２）層２０６は、基板２００（図６Ｃ）上で成長する。一般に、熱酸化物層２０６は、約３オングストローム〜約３５オングストロームの厚さを持つものである。一実施形態において、熱酸化物層２０６の厚さは、約６オングストローム〜約１５オングストロームである。ステップ１０６で熱酸化物層を堆積させるプロセスは、図７に示した統合処理システム６００上に位置決めされたＲＡＤＩＡＮＣＥ（登録商標）ＲＴＰリアクタのようなＲＴＰリアクタを用いて行うことができる。ＲＡＤＩＡＮＣＥ（登録商標）ＲＴＰリアクタは、カリフォルニア、サンタクララのＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できる。
【００８３】
[0106]ステップ１０８において、熱酸化物層２０６は、金属イオン含有プラズマへさらされる。説明的に、ステップ１０８は、基板２００上にシリコン金属酸化物、ケイ酸塩、酸窒化物膜の金属サブレイヤー層２０９を形成する（図６Ｄ）。一実施形態において、膜厚が約１オングストローム〜約５オングストロームである金属層２０８は、ステップ１０８で熱酸化物層２０６の表面上に有利に形成することができる。一実施形態において、金属イオン含有プラズマは、不活性ガスとハフニウム又はランタンのような少なくとも一つの金属イオンを含有する。不活性ガスは、アルゴンだけでなく、ネオン（Ｎｅ）、ヘリウム（Ｈｅ）、クリプトン（Ｋｒ）、又はキセノン（Ｘｅ）のような一つ以上の所望による不活性ガスを含有する。一態様において、金属イオン含有プラズマは、窒素（Ｎ２）ガスを含有するのがよい。
【００８４】
[0107]ステップ１１０で、熱酸化物層２０６を酸素含有プラズマにさらして、適用できる場合に金属サブレイヤー２０９と金属層２０８を酸化し、誘導体領域２１０に変換する（図６Ｅ）。他の実施形態において、プラズマは、窒素（Ｎ２）だけでなく、Ｏ２、ＮＯ、Ｎ２Ｏのような一つ以上の酸化ガスを含有するのがよい。プラズマは、アルゴン（Ａｒ）、ネオン（Ｎｅ）、ヘリウム（Ｈｅ）、クリプトン（Ｋｒ）、又はキセノン（Ｘｅ）のような一つ以上の不活性ガスを含有してもよい。ステップ１１０は、例えば、統合処理システム６００のプラズマ窒化（ＤＰＮ）プラズマリアクタを用いて行うことができる（図７）。
【００８５】
[0108]ステップ１１２がステップ１１０の代わりに用いられる代替的実施形態において、基板２００は、約８００〜約１１００℃の温度でアニールされる。ステップ１１２は、統合処理システム６００のＲＡＤＩＡＮＣＥ（登録商標）又はＲＴＰＸＥ＋リアクタのような適切な熱アニールチャンバ、又は単一基板炉或いはバッチ炉を用いて行うことができる。熱酸化ステップ１１２は、誘電物質を含有絶する誘導体領域２１０の形成することになる。一態様において、誘導体領域２１０は、シリケート物質を含有するのがよい。一実施形態において、約８００〜約１１００℃の基板表面温度と、約０.１〜約５０トールの反応チャンバ内圧力を維持しつつ、ステップ１１２のアニールプロセスは、酸素（Ｏ２）ガスを約２〜約５０００ｓｃｃｍの流量で、一酸化窒素（ＮＯ）を約１００から約５０００ｓｃｃｍの間の流量で供給し、所望により窒素（Ｎ２）と混合されてもよいガスを供給することによって行うことができる。アニールプロセスは、約５〜約１８０秒間行うことができる。一例において、チャンバを約１０００℃の温度と約０.１トールの圧力で約１５秒間維持しつつ、酸素（Ｏ２）を約５００ｓｃｃｍの流量で供給する。他の例において、チャンバを約１０００℃の基板温度と約０.５トールの圧力で約１５秒間維持しつつ、窒素酸化物（ＮＯ）を約５００ｓｃｃｍの流量で供給する。
【００８６】
[0109]ステップ１１４で、基板２００の表面を窒素プラズマにさらして形成された構造の最上面の窒素量を高めるために、窒化層２１４を形成する（図６Ｆ）。窒素（Ｎ２）を約１０-２０００ｓｃｃｍ、約２０-５０００℃の基板ペデスタル温度、約５-１０００ミリトールの反応チャンバの圧力で供給することによってＤＰＮリアクタを用いてプロセスを形成することができる。高周波（ＲＦ）プラズマは、約３-５ｋＷまでの連続波（ＣＷ）又はパルスプラズマ電源を用いて、例えば、１３.５６ＭＨｚで励起される。パルスの間、ピークＲＦ電力、周波数、負荷サイクルは、典型的には、それぞれ約１０-３０００Ｗ、約２-１００ｋＨｚ、２-１００％の範囲で選択される。このプロセスは、約１-１８０秒間行われるのがよい。一実施形態において、Ｎ２は、約２００ｓｃｃｍで供給され、約１０００ＷのピークＲＦ電力は、約１０ｋＨｚで負荷サイクルが約５％でパルスされ、約２５℃の温度と約１００-８０ミリトールの圧力で１５-１８０秒間誘導性プラズマソースに適用される。プラズマは、他のプラズマソースの中でも、準遠隔プラズマソース、誘導プラズマソース、又はラジアルラインスロットアンテナ（ＲＬＳＡ）ソースを用いて製造され得る。代替的実施形態において、ＣＷのソース及び/又はパルスマイクロ波電力は、窒化層２１４を形成するために用いることができる。窒化層２１４は、誘電体領域２１０の最上面上に形成されるのがよい（図６Ｅ）。
【００８７】
[0110]ステップ１１６で、ゲート誘電体層２０６、２１４、２０９と基板２００をアニールする。ステップ１１６は、層２０６、２１４、２０９の漏れ電流の減少を改善し、二酸化シリコン（ＳｉＯ２）サブレイヤー２１６の下のチャネル領域内の荷電キャリヤの移動度を増加するだけでなく、ゲート誘電体全体の信頼性を改善する。ステップ１１６は、統合処理システム３００のＲＡＤＩＡＮＣＥ（登録商標）又はＲＴＰＸＥ＋リアクタのような適切な熱アニールチャンバ又は単一基板炉或いはバッチ炉を用いて行うことができる。熱酸化ステップ１１６により、二酸化シリコン（ＳｉＯ２）サブレイヤー２１６が形成され、シリコン誘導体膜接合部上に形成する（図６Ｇ）。ステップ１１６は、二酸化シリコン（ＳｉＯ２）サブレイヤー２１６の下のチャネル領域における荷電キャリヤの移動度を増加するだけでなく、誘電体／シリコン接合部の信頼性を改善する。
【００８８】
[0111]一実施形態において、約８００-１１００℃の基板表面温度と、約０.１-５０トールの反応チャンバの圧力を維持しつつ、ステップ１１６のアニールプロセスは、約２-５０００ｓｃｃｍの酸素（Ｏ２）と約１００-５０００ｓｃｃｍの一酸化窒素（ＮＯ）の少なくとも一つを供給し、任意により窒素（Ｎ２）と混合してもよいガスを供給することによって行うことができる。プロセスは、約５-１８０秒間行うことができる。一例において、チャンバを約１０００℃の温度と約０.１トールの圧力で約１５秒間維持しつつ、酸素（Ｏ２）を約５００ｓｃｃｍで供給する。
【００８９】
[0112]ステップ１１６の完了後、ステップ１１８で、方法１００が終了する。集積回路の製造において、方法１００は、漏れ電流の減少を改善した極端に薄いゲート誘電体を有利に形成し、チャネル領域における電荷キャリヤの移動度を増大する。
【００９０】
[0113]上記は本発明の実施形態に関するが、本発明の他の多くの実施形態は、本発明の基本的な範囲から逸脱せずに構成されてもよく、本発明の範囲は以下の特許請求の範囲によって決定される。
【図面の簡単な説明】
【００９１】
【図１Ａ】図１Ａ（従来の技術）は、ＦＥＴの概略断面図であり、本発明に従って製造され得る。
【図１Ｂ】図１Ｂ（従来の技術）は、二次イオン質量分析計に基づいて、従来の熱窒化プロセスと従来のプラズマ窒化プロセスに対する窒素濃度プロファイルを示すグラフである。
【図２Ａ】図２Ａは、本発明の一実施形態の電界効果トランジスタのゲート誘電体を製造するための方法を示すプロセスフローダイアグラムである。
【図２Ｂ】図２Ｂは、本発明の一実施形態の電界効果トランジスタのゲート誘電体を製造するための方法を示すプロセスフローダイアグラムである。
【図２Ｃ】図２Ｃは、本発明の一実施形態の電界効果トランジスタのゲート誘電体を製造するための方法を示すプロセスフローダイアグラムである。
【図２Ｄ】図２Ｄは、本発明の一実施形態の電界効果トランジスタのゲート誘電体を製造するための方法を示すプロセスフローダイアグラムである。
【図２Ｅ】図２Ｅは、本発明の一実施形態の電界効果トランジスタのゲート誘電体を製造するための方法を示すプロセスフローダイアグラムである。
【図２Ｆ】図２Ｆは、本発明の一実施形態の電界効果トランジスタのゲート誘電体を製造するための方法を示すプロセスフローダイアグラムである。
【図３Ａ】図３Ａは、ゲート構造が図２Ａの方法を用いて製造される基板の一連の概略断面図を示す図である。
【図３Ｂ】図３Ｂは、ゲート構造が図２Ａの方法を用いて製造される基板の一連の概略断面図を示す図である。
【図３Ｃ】図３Ｃは、ゲート構造が図２Ａの方法を用いて製造される基板の一連の概略断面図を示す図である。
【図３Ｄ】図３Ｄは、ゲート構造が図２Ａの方法を用いて製造される基板の一連の概略断面図を示す図である。
【図３Ｅ】図３Ｅは、ゲート構造が図２Ａの方法を用いて製造される基板の一連の概略断面図を示す図である。
【図３Ｆ】図３Ｆは、ゲート構造が図２Ａの方法を用いて製造される基板の一連の概略断面図を示す図である。
【図４Ａ】図４Ａは、本発明の他の実施形態のプラズマ処理チャンバを示す概略断面図である。
【図４Ｂ】図４Ｂは、本発明の他の実施形態のプラズマ処理チャンバを示す概略断面図である。
【図４Ｃ】図４Ｃは、本発明の他の実施形態のプラズマ処理チャンバを示す概略断面図である。
【図４Ｄ】図４Ｄは、本発明の一実施形態のハフニウムとランタンのターゲットの種々の特性を示す理論計算表である。
【図４Ｅ】図４Ｅは、本発明の一実施形態の容量結合プラズマ処理チャンバの自己バイアス電圧と周波数のグラフである。
【図４Ｆ】図４Ｆは、本発明の一実施形態のプラズマ処理チャンバの概略断面図を示す図である。
【図４Ｇ】図４Ｇは、本発明の一実施形態のプラズマ処理チャンバの概略断面図を示す図である。
【図４Ｈ】図４Ｈは、本発明の一実施形態のプラズマ処理チャンバの概略断面図を示す図である。
【図５Ａ】図５Ａは、本発明の他の実施形態に従ってターゲットに印加されたパルスＲＦ／ＶＨＦ励起エネルギーとパルスＤＣ電圧のオフサイクルのタイミングを示す図である。
【図５Ｂ】図５Ｂは、本発明の他の実施形態に従ってターゲットに印加されたパルスＲＦ／ＶＨＦ励起エネルギーとパルスＤＣ電圧のオフサイクルのタイミングを示す図である。
【図５Ｃ】図５Ｃは、本発明の他の実施形態に従ってターゲットに印加されたパルスＤＣ電圧パルスとＲＦ／ＶＨＦ励起エネルギーのオフサイクルのタイミングを示す図である。
【図６Ａ】図６Ａは、本発明の一実施形態の電界効果トランジスタのゲート誘電体を製造するための方法１００を示すプロセスフローダイアグラムである。
【図６Ｂ】図６Ｂは、ゲート構造が図６Ａの方法を用いて製造される基板の一連の概略断面図を示す図である。
【図６Ｃ】図６Ｃは、ゲート構造が図６Ａの方法を用いて製造される基板の一連の概略断面図を示す図である。
【図６Ｄ】図６Ｄは、ゲート構造が図６Ａの方法を用いて製造される基板の一連の概略断面図を示す図である。
【図６Ｅ】図６Ｅは、ゲート構造が図６Ａの方法を用いて製造される基板の一連の概略断面図を示す図である。
【図６Ｆ】図６Ｆは、ゲート構造が図６Ａの方法を用いて製造される基板の一連の概略断面図を示す図である。
【図６Ｇ】図６Ｇは、ゲート構造が図６Ａの方法を用いて製造される基板の一連の概略断面図を示す図である。
【図７】図７は、本発明の一実施形態の統合処理システムを示す図である。
【符号の説明】
【００９２】
１０…電界効果トランジスタ、１２…基板、１３…ソース／ドレイン接合部１４…ゲート誘電体層、１６…ゲート電極、１８…側壁スペーサ、２００…基板、２０４…層、２０６…熱酸化物層、２０８…金属層、２０９…金属サブレイヤー、２１０…誘電体領域、２１４…窒化層、４０１…基板、４０１Ａ…自然酸化物層、４０１Ｂ…洗浄表面、４０２…熱酸化物層、４０３…高ｋ誘電体層、４０４…高ｋ誘電体層、４０５…終端領域、４０７…薄い金属層、５００…処理チャンバ、５０１…プロセスチャンバ、５０２…基板、５０４…電気的フィードスルー、５０５…ターゲット、５０６…同軸ケーブル、５０７…ＤＣ電源、５０８…ＲＦジェネレータ、５０９…コイル、５１０…真空ポンプ、５１１…スロットルバルブ、５２２…処理領域、５２３…ＲＦジェネレータ、５２４…ＲＦソース、５２５…ＲＦジェネレータ、５２６…ＲＦスチッチ、５２７…チャンバベース、５２８…チャンバ壁、５２９…チャンバリッド、５３１…ＲＦエネルギー、５３２…ＤＣパルス、５３３…ＲＦ／ＶＨＦパルス、５３５…ＤＣ電圧、５４０…コリメータ、５４０Ａ…穴、５５０…ガス分配システム、５６１…温度コントローラ、５６２…基板支持体、５６２Ａ…基板支持部材、５７１…ターゲット、５７２…電気絶縁体、５７３…ターゲットアセンブリ、５９１…誘導ＲＦソース、５９２…ＤＣソースアセンブリ、５９３…プロセスチャンバアセンブリ、５９４…基板支持アセンブリ、５９５…ＶＨＦソースアセンブリ、５９６…プロセスチャンバアセンブリ、５９７…ＶＨＦソースアセンブリ、６００…統合処理システム、６０２…システムコントローラ、６０４…ファクトリインタフェース、６０５Ａ-Ｄ…ロードポート、６０６Ａ…ロードロックチャンバ、６０６Ｂ…ロードロックチャンバ、６１０…搬送チャンバ、６１３…ロボット、６１４Ａ-６１４Ｆ…基板処理チャンバ、５７１…ターゲット。
【特許請求の範囲】
【請求項１】
半導体デバイスを形成する方法であって：
基板の表面上に所望の厚さを持つ誘電体層を形成するステップと；
該誘電体層内に第一物質の量を配置させて、低エネルギースパッタリングプロセスを用いて形成された該誘電体層の該厚さの少なくとも一部を通って濃度勾配を形成するステップであって、該低エネルギースパッタリングプロセスが、ターゲットの第一物質が該誘電体層内に配置され得るように、ＲＦエネルギーを低エネルギースパッタリングチャンバの処理領域に第一ＲＦ周波数と第一ＲＦ電力で供給する、前記ステップと；
該誘電体層の上に第二物質を堆積させるステップと；
を含む、前記方法。
【請求項２】
該誘電体層と該第一物質を、窒素を含むＲＦプラズマにさらすステップを更に含む、請求項１に記載の方法。
【請求項３】
該誘電体層の該厚さが約４０オングストローム未満である、請求項１に記載の方法。
【請求項４】
該第一物質がハフニウムであり、該誘電体層内の第一物質の該濃度が約３０原子パーセント未満である、請求項１に記載の方法。
【請求項５】
該第一物質が、ジルコニウム、ハフニウム、ランタン、ストロンチウム、鉛、イットリウム、及びバリウムからなる群より選ばれる、請求項１に記載の方法。
【請求項６】
該誘電体層が、二酸化シリコン、酸化ハフニウム、酸化ジルコニウム、ハフニウムシリケイトオキシド、酸化ランタン、及び酸化アルミニウムからなる群より選ばれる物質を含有する、請求項１に記載の方法。
【請求項７】
該誘電体層を窒素を含むＲＦプラズマにさらす前に該誘電体層内に第三物質の量を配置するステップであって、該第三物質が、ハフニウム、ランタン、アルミニウム、チタン、ジルコニウム、ストロンチウム、鉛、イットリウム、及びバリウムからなる群より選ばれる元素を含有する、前記ステップを更に含む、請求項２に記載の方法。
【請求項８】
該誘電体層と該第一物質と該第三物質を酸化環境にさらすステップであって、該酸化環境が熱酸化プロセス又はプラズマ酸化プロセスを用いる、前記ステップを更に含む、請求項６に記載の方法。
【請求項９】
該第二物質が、多結晶シリコン、タンタル、窒化タンタル、炭化タンタル、タングステン、窒化タングステン、窒化シリコンタンタル、ハフニウム、アルミニウム、ルテニウム、コバルト、チタン、ニッケル、及び窒化チタンからなる群より選ばれる物質を含有する、請求項１に記載の方法。
【請求項１０】
該低エネルギースパッタリングプロセスが、
第一周波数においてＲＦジェネレータから分配される該ＲＦエネルギーをパルスするステップと；
ＤＣソースアセンブリから該ターゲットに分配されるＤＣ電圧をパルスするステップと；
パルスした該ＲＦエネルギーとパルスしたＤＣ電圧をシステムコントローラを用いて同期するステップと；
を含む、請求項１に記載の方法。
【請求項１１】
該基板表面上に配置された該誘電体層と該第一物質を約８００℃〜１１００℃の温度でアニールするステップを更に含む、請求項１に記載の方法。
【請求項１２】
該誘電体層を形成する前に、該基板の該表面を窒素を含むＲＦプラズマにさらすステップを更に含む、請求項１に記載の方法。
【請求項１３】
高ｋ誘電体層を形成する装置であって、
搬送領域を形成する一つ以上の壁と該搬送領域内に位置決めされた搬送ロボットを持つ搬送チャンバと；
該搬送チャンバに結合され且つ該窒化チャンバの第一処理領域に基板の表面上に窒化物を形成するように構成されたプラズマ窒化チャンバであって、該プラズマ窒化チャンバが：
該第一処理領域と電気的に連通しているＲＦソースと；
該第一処理領域と選択的に連通している窒素含有ガスソースと；
を備える、前記プラズマ窒化チャンバと；
該ロボットと搬送可能に連通している該搬送チャンバに結合された第一低エネルギープラズマ処理チャンバであって、該第一低エネルギープラズマ処理チャンバが：
第二処理領域を形成する一つ以上の壁と；
表面が該第二処理領域にさらされたターゲットであって、該ターゲットが第一物質を含む、前記ターゲットと；
エネルギーを該第二処理領域に第一ＲＦ周波数で供給するように適合された第一ＲＦジェネレータと；
該第二処理領域に位置決めされた基板支持体と；
を備える、前記第一低エネルギープラズマ処理チャンバと；
を備える、前記装置。
【請求項１４】
搬送領域と搬送可能に連通し且つ該基板の該表面上に多結晶シリコン層を堆積するように構成されている多結晶シリコン堆積チャンバを更に備える、請求項１３に記載の装置。
【請求項１５】
搬送領域と搬送可能に連通し且つ該基板を約８００℃〜約１１００℃の温度でアニールするように構成されているアニールチャンバを更に備える、請求項１３に記載の装置。
【請求項１６】
搬送領域と搬送可能に連通し且つＣＶＤ又はＡＬＤ堆積プロセスを用いて該基板の表面上に高ｋ誘電体層を形成するように構成されている処理チャンバを更に備える、請求項１３に記載の装置。
【請求項１７】
該ロボットと搬送可能に連通している第二低エネルギープラズマ処理チャンバであって、該第二低エネルギープラズマ処理チャンバが：
第三処理領域を形成する一つ以上の壁と；
表面が該第三処理領域にさらされた第二ターゲットと；
エネルギーを該第二処理領域に第二ＲＦ周波数で供給するように構成されている第二ＲＦジェネレータと；
該第三処理領域に位置決めされた基板支持体と；
を備える、前記第二低エネルギープラズマ処理チャンバを更に備える、請求項１３に記載の装置。
【請求項１８】
該第一低エネルギープラズマ処理チャンバ内の該ターゲットが、アルミニウム、ランタン、及びハフニウムからなる群より選ばれる金属を含有する、請求項１３に記載の装置。
【請求項１９】
高ｋ誘電体層を形成する装置であって：
処理領域を形成する一つ以上の壁と；
表面が該処理領域にさらされたターゲットと；
該処理領域に面している少なくとも一つの表面を持つ基板支持体であって、該基板支持体が、誘電体層が該基板表面上に形成された基板を支持するように適合されている、前記基板支持体と；
該ターゲットと電気的に連通し且つ第一エネルギー量を該ターゲットに約１ＭＨｚ〜約２００ＭＨｚである周波数で分配することによって該処理領域に容量結合プラズマを維持するように構成されている第一ジェネレータであって、該第一ジェネレータが、物質がそこからスパッタされ得るように該ターゲットの表面上にバイアスを生じるように構成されている、前記第一ジェネレータと；
該第一ジェネレータによって該ターゲットに分配される該周波数を制御するように構成されるコントローラと；
を備える、前記装置。
【請求項２０】
該第一エネルギー量を約０.１〜約１０００Ｗである第一電力で分配される、請求項１９に記載の装置。
【請求項２１】
該ターゲットが、ハフニウム、ランタン、アルミニウム、チタン、ジルコニウム、ストロンチウム、鉛、イットリウム、及びバリウムの少なくとも一つをさらに含む、請求項１９に記載の装置。
【請求項２２】
該ターゲットに結合されたＤＣ電圧ソースであって、該ＤＣ電圧ソースが、物質がそこからスパッタされ得るように該ターゲットにバイアスをかけるように構成されている、前記ＤＣ電圧ソースを更に備える、請求項１９に記載の装置。
【請求項２３】
高ｋ誘電体層を形成する装置であって：
処理領域を形成する一つ以上の壁と；
表面が該処理領域にさらされ且つＤＣ電源と電気的に連通しているターゲットと；
該処理領域と第一ジェネレータと電気的に連通している第一コイルであって、該第一コイルと該第一ジェネレータが該ターゲットの該表面に隣接して該処理領域にプラズマを生成するように構成されている、前記第一コイルと；
該処理領域に位置決めされた基板支持体と；
を備える、前記装置。
【請求項２４】
ターゲットが製造される該物質が、ハフニウム、ランタン、アルミニウム、チタン、ジルコニウム、ストロンチウム、鉛、イットリウム、及びバリウムの群より選ばれる元素を含有する、請求項２３に記載の装置。
【請求項２５】
低エネルギースパッタリングプロセスを用いて高ｋ誘電体層を形成する方法であって、該低エネルギースパッタリングプロセスが：
プラズマ処理チャンバの処理領域に誘電体層がその上に形成された基板を位置決めするステップと；
低エネルギースパッタリングプロセスを用いて該誘電体層内に第一材料を配置するステップであって、該低エネルギースパッタリングプロセスが：
複数のＲＦエネルギーパルスを第一ＲＦジェネレータから該第一物質を含むターゲットに分配する工程であって、それぞれの該ＲＦエネルギーパルスが第一ＲＦ周波数で分配される、前記工程と；
複数のＤＣパルスをＤＣソースアセンブリから該ターゲットに分配する工程であって、該複数のＲＦエネルギーパルスと該複数のＤＣパルスが同期している、前記工程と；
を含む、前記低エネルギースパッタリングプロセスを含む、前記ステップと；
を含む、前記方法。
【請求項２６】
該第一ＲＦ周波数が、約１ＭＨｚ〜約２００ＭＨｚである、請求項２５に記載の方法。
【請求項２７】
該第一物質が、アルミニウム、チタン、ジルコニウム、ハフニウム、ランタン、ストロンチウム、鉛、イットリウム、及びバリウムからなる群より選ばれる物質を含む、請求項２５に記載の方法。
【請求項２８】
第二複数のＲＦエネルギーパルスを該ターゲットに分配するステップであって、該第二複数のＲＦエネルギーパルスの該ＲＦエネルギーが第二ＲＦ周波数で分配され、ここで、該第二周波数が該第一周波数より大きい、前記ステップを更に含む、請求項２５に記載の方法。
【請求項２９】
低エネルギースパッタリングプロセスを用いて高ｋ誘電体層を形成する方法であって、該低エネルギースパッタリングプロセスが：
プラズマ処理チャンバの処理領域に誘電体層がその上に形成された基板を位置決めするステップと；
低エネルギースパッタリングプロセスを用いて第一物質を該誘電体層に配置するステップであって、該低エネルギースパッタリングプロセスが：
第一ＲＦジェネレータからの複数のＲＦエネルギーパルスを該処理領域と電気的に連通しているコイルに分配する工程であって、該ＲＦエネルギーが第一ＲＦ周波数と第一電力で分配されている、前記工程と；
複数のＤＣパルスをＤＣソースアセンブリからの該第一物質を含むターゲットに分配する工程であって、該複数のＲＦエネルギーパルスと該複数のＤＣパルスが同期している、前記工程と；
を含む、前記ステップと；
を含む、前記方法。
【請求項３０】
該誘電体層の該厚さが約３０オングストローム未満である、請求項２９に記載の方法。
【請求項３１】
該第一物質が、アルミニウム、チタン、ジルコニウム、ハフニウム、ランタン、ストロンチウム、鉛、イットリウム、及びバリウムからなる群より選ばれる物質を含む、請求項２９に記載の方法。
【請求項３２】
低エネルギースパッタリングプロセスを用いて高ｋ誘電体層を形成する方法であって、該低エネルギースパッタリングプロセスが：
プラズマ処理チャンバの処理領域に誘電体層がその上に形成された基板を位置決めするステップと；
低エネルギースパッタリングプロセスを用いて該誘電体層内に第一物質を配置するステップであって、該低エネルギースパッタリングプロセスが：
第一ＲＦ周波数における第一ＲＦジェネレータからの第一複数のＲＦエネルギーパルスを該処理領域と電気的に連通しているコイルに分配する工程と；
第二ＲＦ周波数における第一ＲＦジェネレータからの第二複数のＲＦエネルギーパルスを該処理領域と電気的に連通しているターゲットに分配する工程であって、該複数のＲＦエネルギーパルスと該複数のＤＣパルスが同期している、前記工程と；
を含む、前記ステップと；
を含む、前記方法。
【請求項３３】
該第一ＲＦ周波数が、約４０ｋＨｚ〜約２０ＭＨｚであり、該第二ＲＦ周波数が約１ＭＨｚ〜約２００ＭＨｚである、請求項３２に記載の方法。
【請求項３４】
該誘電体層の該厚さが、約３０オングストローム未満である、請求項３２に記載の方法。
【請求項３５】
該第一物質が、アルミニウム、チタン、ジルコニウム、ハフニウム、ランタン、ストロンチウム、鉛、イットリウム、及びバリウムからなる群より選ばれる物質を含む、請求項３２に記載の方法。
【請求項３６】
該第一複数のＲＦエネルギーパルスと該第二複数のＲＦエネルギーパルスが、約１Ｈｚ〜約５０ｋＨｚのパルス周波数で分配される、請求項３２に記載の方法。
【請求項１】
半導体デバイスを形成する方法であって：
基板の表面上に所望の厚さを持つ誘電体層を形成するステップと；
該誘電体層内に第一物質の量を配置させて、低エネルギースパッタリングプロセスを用いて形成された該誘電体層の該厚さの少なくとも一部を通って濃度勾配を形成するステップであって、該低エネルギースパッタリングプロセスが、ターゲットの第一物質が該誘電体層内に配置され得るように、ＲＦエネルギーを低エネルギースパッタリングチャンバの処理領域に第一ＲＦ周波数と第一ＲＦ電力で供給する、前記ステップと；
該誘電体層の上に第二物質を堆積させるステップと；
を含む、前記方法。
【請求項２】
該誘電体層と該第一物質を、窒素を含むＲＦプラズマにさらすステップを更に含む、請求項１に記載の方法。
【請求項３】
該誘電体層の該厚さが約４０オングストローム未満である、請求項１に記載の方法。
【請求項４】
該第一物質がハフニウムであり、該誘電体層内の第一物質の該濃度が約３０原子パーセント未満である、請求項１に記載の方法。
【請求項５】
該第一物質が、ジルコニウム、ハフニウム、ランタン、ストロンチウム、鉛、イットリウム、及びバリウムからなる群より選ばれる、請求項１に記載の方法。
【請求項６】
該誘電体層が、二酸化シリコン、酸化ハフニウム、酸化ジルコニウム、ハフニウムシリケイトオキシド、酸化ランタン、及び酸化アルミニウムからなる群より選ばれる物質を含有する、請求項１に記載の方法。
【請求項７】
該誘電体層を窒素を含むＲＦプラズマにさらす前に該誘電体層内に第三物質の量を配置するステップであって、該第三物質が、ハフニウム、ランタン、アルミニウム、チタン、ジルコニウム、ストロンチウム、鉛、イットリウム、及びバリウムからなる群より選ばれる元素を含有する、前記ステップを更に含む、請求項２に記載の方法。
【請求項８】
該誘電体層と該第一物質と該第三物質を酸化環境にさらすステップであって、該酸化環境が熱酸化プロセス又はプラズマ酸化プロセスを用いる、前記ステップを更に含む、請求項６に記載の方法。
【請求項９】
該第二物質が、多結晶シリコン、タンタル、窒化タンタル、炭化タンタル、タングステン、窒化タングステン、窒化シリコンタンタル、ハフニウム、アルミニウム、ルテニウム、コバルト、チタン、ニッケル、及び窒化チタンからなる群より選ばれる物質を含有する、請求項１に記載の方法。
【請求項１０】
該低エネルギースパッタリングプロセスが、
第一周波数においてＲＦジェネレータから分配される該ＲＦエネルギーをパルスするステップと；
ＤＣソースアセンブリから該ターゲットに分配されるＤＣ電圧をパルスするステップと；
パルスした該ＲＦエネルギーとパルスしたＤＣ電圧をシステムコントローラを用いて同期するステップと；
を含む、請求項１に記載の方法。
【請求項１１】
該基板表面上に配置された該誘電体層と該第一物質を約８００℃〜１１００℃の温度でアニールするステップを更に含む、請求項１に記載の方法。
【請求項１２】
該誘電体層を形成する前に、該基板の該表面を窒素を含むＲＦプラズマにさらすステップを更に含む、請求項１に記載の方法。
【請求項１３】
高ｋ誘電体層を形成する装置であって、
搬送領域を形成する一つ以上の壁と該搬送領域内に位置決めされた搬送ロボットを持つ搬送チャンバと；
該搬送チャンバに結合され且つ該窒化チャンバの第一処理領域に基板の表面上に窒化物を形成するように構成されたプラズマ窒化チャンバであって、該プラズマ窒化チャンバが：
該第一処理領域と電気的に連通しているＲＦソースと；
該第一処理領域と選択的に連通している窒素含有ガスソースと；
を備える、前記プラズマ窒化チャンバと；
該ロボットと搬送可能に連通している該搬送チャンバに結合された第一低エネルギープラズマ処理チャンバであって、該第一低エネルギープラズマ処理チャンバが：
第二処理領域を形成する一つ以上の壁と；
表面が該第二処理領域にさらされたターゲットであって、該ターゲットが第一物質を含む、前記ターゲットと；
エネルギーを該第二処理領域に第一ＲＦ周波数で供給するように適合された第一ＲＦジェネレータと；
該第二処理領域に位置決めされた基板支持体と；
を備える、前記第一低エネルギープラズマ処理チャンバと；
を備える、前記装置。
【請求項１４】
搬送領域と搬送可能に連通し且つ該基板の該表面上に多結晶シリコン層を堆積するように構成されている多結晶シリコン堆積チャンバを更に備える、請求項１３に記載の装置。
【請求項１５】
搬送領域と搬送可能に連通し且つ該基板を約８００℃〜約１１００℃の温度でアニールするように構成されているアニールチャンバを更に備える、請求項１３に記載の装置。
【請求項１６】
搬送領域と搬送可能に連通し且つＣＶＤ又はＡＬＤ堆積プロセスを用いて該基板の表面上に高ｋ誘電体層を形成するように構成されている処理チャンバを更に備える、請求項１３に記載の装置。
【請求項１７】
該ロボットと搬送可能に連通している第二低エネルギープラズマ処理チャンバであって、該第二低エネルギープラズマ処理チャンバが：
第三処理領域を形成する一つ以上の壁と；
表面が該第三処理領域にさらされた第二ターゲットと；
エネルギーを該第二処理領域に第二ＲＦ周波数で供給するように構成されている第二ＲＦジェネレータと；
該第三処理領域に位置決めされた基板支持体と；
を備える、前記第二低エネルギープラズマ処理チャンバを更に備える、請求項１３に記載の装置。
【請求項１８】
該第一低エネルギープラズマ処理チャンバ内の該ターゲットが、アルミニウム、ランタン、及びハフニウムからなる群より選ばれる金属を含有する、請求項１３に記載の装置。
【請求項１９】
高ｋ誘電体層を形成する装置であって：
処理領域を形成する一つ以上の壁と；
表面が該処理領域にさらされたターゲットと；
該処理領域に面している少なくとも一つの表面を持つ基板支持体であって、該基板支持体が、誘電体層が該基板表面上に形成された基板を支持するように適合されている、前記基板支持体と；
該ターゲットと電気的に連通し且つ第一エネルギー量を該ターゲットに約１ＭＨｚ〜約２００ＭＨｚである周波数で分配することによって該処理領域に容量結合プラズマを維持するように構成されている第一ジェネレータであって、該第一ジェネレータが、物質がそこからスパッタされ得るように該ターゲットの表面上にバイアスを生じるように構成されている、前記第一ジェネレータと；
該第一ジェネレータによって該ターゲットに分配される該周波数を制御するように構成されるコントローラと；
を備える、前記装置。
【請求項２０】
該第一エネルギー量を約０.１〜約１０００Ｗである第一電力で分配される、請求項１９に記載の装置。
【請求項２１】
該ターゲットが、ハフニウム、ランタン、アルミニウム、チタン、ジルコニウム、ストロンチウム、鉛、イットリウム、及びバリウムの少なくとも一つをさらに含む、請求項１９に記載の装置。
【請求項２２】
該ターゲットに結合されたＤＣ電圧ソースであって、該ＤＣ電圧ソースが、物質がそこからスパッタされ得るように該ターゲットにバイアスをかけるように構成されている、前記ＤＣ電圧ソースを更に備える、請求項１９に記載の装置。
【請求項２３】
高ｋ誘電体層を形成する装置であって：
処理領域を形成する一つ以上の壁と；
表面が該処理領域にさらされ且つＤＣ電源と電気的に連通しているターゲットと；
該処理領域と第一ジェネレータと電気的に連通している第一コイルであって、該第一コイルと該第一ジェネレータが該ターゲットの該表面に隣接して該処理領域にプラズマを生成するように構成されている、前記第一コイルと；
該処理領域に位置決めされた基板支持体と；
を備える、前記装置。
【請求項２４】
ターゲットが製造される該物質が、ハフニウム、ランタン、アルミニウム、チタン、ジルコニウム、ストロンチウム、鉛、イットリウム、及びバリウムの群より選ばれる元素を含有する、請求項２３に記載の装置。
【請求項２５】
低エネルギースパッタリングプロセスを用いて高ｋ誘電体層を形成する方法であって、該低エネルギースパッタリングプロセスが：
プラズマ処理チャンバの処理領域に誘電体層がその上に形成された基板を位置決めするステップと；
低エネルギースパッタリングプロセスを用いて該誘電体層内に第一材料を配置するステップであって、該低エネルギースパッタリングプロセスが：
複数のＲＦエネルギーパルスを第一ＲＦジェネレータから該第一物質を含むターゲットに分配する工程であって、それぞれの該ＲＦエネルギーパルスが第一ＲＦ周波数で分配される、前記工程と；
複数のＤＣパルスをＤＣソースアセンブリから該ターゲットに分配する工程であって、該複数のＲＦエネルギーパルスと該複数のＤＣパルスが同期している、前記工程と；
を含む、前記低エネルギースパッタリングプロセスを含む、前記ステップと；
を含む、前記方法。
【請求項２６】
該第一ＲＦ周波数が、約１ＭＨｚ〜約２００ＭＨｚである、請求項２５に記載の方法。
【請求項２７】
該第一物質が、アルミニウム、チタン、ジルコニウム、ハフニウム、ランタン、ストロンチウム、鉛、イットリウム、及びバリウムからなる群より選ばれる物質を含む、請求項２５に記載の方法。
【請求項２８】
第二複数のＲＦエネルギーパルスを該ターゲットに分配するステップであって、該第二複数のＲＦエネルギーパルスの該ＲＦエネルギーが第二ＲＦ周波数で分配され、ここで、該第二周波数が該第一周波数より大きい、前記ステップを更に含む、請求項２５に記載の方法。
【請求項２９】
低エネルギースパッタリングプロセスを用いて高ｋ誘電体層を形成する方法であって、該低エネルギースパッタリングプロセスが：
プラズマ処理チャンバの処理領域に誘電体層がその上に形成された基板を位置決めするステップと；
低エネルギースパッタリングプロセスを用いて第一物質を該誘電体層に配置するステップであって、該低エネルギースパッタリングプロセスが：
第一ＲＦジェネレータからの複数のＲＦエネルギーパルスを該処理領域と電気的に連通しているコイルに分配する工程であって、該ＲＦエネルギーが第一ＲＦ周波数と第一電力で分配されている、前記工程と；
複数のＤＣパルスをＤＣソースアセンブリからの該第一物質を含むターゲットに分配する工程であって、該複数のＲＦエネルギーパルスと該複数のＤＣパルスが同期している、前記工程と；
を含む、前記ステップと；
を含む、前記方法。
【請求項３０】
該誘電体層の該厚さが約３０オングストローム未満である、請求項２９に記載の方法。
【請求項３１】
該第一物質が、アルミニウム、チタン、ジルコニウム、ハフニウム、ランタン、ストロンチウム、鉛、イットリウム、及びバリウムからなる群より選ばれる物質を含む、請求項２９に記載の方法。
【請求項３２】
低エネルギースパッタリングプロセスを用いて高ｋ誘電体層を形成する方法であって、該低エネルギースパッタリングプロセスが：
プラズマ処理チャンバの処理領域に誘電体層がその上に形成された基板を位置決めするステップと；
低エネルギースパッタリングプロセスを用いて該誘電体層内に第一物質を配置するステップであって、該低エネルギースパッタリングプロセスが：
第一ＲＦ周波数における第一ＲＦジェネレータからの第一複数のＲＦエネルギーパルスを該処理領域と電気的に連通しているコイルに分配する工程と；
第二ＲＦ周波数における第一ＲＦジェネレータからの第二複数のＲＦエネルギーパルスを該処理領域と電気的に連通しているターゲットに分配する工程であって、該複数のＲＦエネルギーパルスと該複数のＤＣパルスが同期している、前記工程と；
を含む、前記ステップと；
を含む、前記方法。
【請求項３３】
該第一ＲＦ周波数が、約４０ｋＨｚ〜約２０ＭＨｚであり、該第二ＲＦ周波数が約１ＭＨｚ〜約２００ＭＨｚである、請求項３２に記載の方法。
【請求項３４】
該誘電体層の該厚さが、約３０オングストローム未満である、請求項３２に記載の方法。
【請求項３５】
該第一物質が、アルミニウム、チタン、ジルコニウム、ハフニウム、ランタン、ストロンチウム、鉛、イットリウム、及びバリウムからなる群より選ばれる物質を含む、請求項３２に記載の方法。
【請求項３６】
該第一複数のＲＦエネルギーパルスと該第二複数のＲＦエネルギーパルスが、約１Ｈｚ〜約５０ｋＨｚのパルス周波数で分配される、請求項３２に記載の方法。
【図１Ａ】
【図１Ｂ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図２Ｅ】
【図２Ｆ】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図４Ｆ】
【図４Ｇ】
【図４Ｈ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図６Ｄ】
【図６Ｅ】
【図６Ｆ】
【図６Ｇ】
【図７】
【図１Ｂ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図２Ｅ】
【図２Ｆ】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図４Ｆ】
【図４Ｇ】
【図４Ｈ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図６Ｄ】
【図６Ｅ】
【図６Ｆ】
【図６Ｇ】
【図７】
【公表番号】特表２００９−５２９７８９（Ｐ２００９−５２９７８９Ａ）
【公表日】平成２１年８月２０日（２００９．８．２０）
【国際特許分類】
【出願番号】特願２００８−５５８４５１（Ｐ２００８−５５８４５１）
【出願日】平成１９年２月２７日（２００７．２．２７）
【国際出願番号】ＰＣＴ／ＵＳ２００７／０６２８４１
【国際公開番号】ＷＯ２００７／１０６６６０
【国際公開日】平成１９年９月２０日（２００７．９．２０）
【出願人】（３９００４０６６０）アプライド マテリアルズ インコーポレイテッド (1,346)
【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ
【Ｆターム（参考）】
【公表日】平成２１年８月２０日（２００９．８．２０）
【国際特許分類】
【出願日】平成１９年２月２７日（２００７．２．２７）
【国際出願番号】ＰＣＴ／ＵＳ２００７／０６２８４１
【国際公開番号】ＷＯ２００７／１０６６６０
【国際公開日】平成１９年９月２０日（２００７．９．２０）
【出願人】（３９００４０６６０）アプライド マテリアルズ インコーポレイテッド (1,346)
【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ
【Ｆターム（参考）】
[ Back to top ]