不揮発性半導体記憶装置
【課題】動作の信頼性が高い不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置にメモリセルアレイ及び制御回路を設け、メモリセルアレイには、それぞれ複数の絶縁膜及び電極膜が交互に積層された積層体を設け、この積層体に積層方向に延びる貫通ホールを形成し、その内部にシリコンピラーを埋設し、電極膜とシリコンピラーとの間に電荷蓄積膜を設ける。これにより、電極膜とシリコンピラーとの交差部分毎にメモリセルが形成される。そして、制御回路は、フォーマット時に、全てのメモリセルに値「0」を書き込み、全てのメモリセルに対して値「0」を消去する動作を行い、積層体の最上段に形成されたメモリセルに記憶された値を読み出し、値「0」が読み出されたメモリセルについては、消去動作が不良であったと判定し、以後不使用とする。
【解決手段】不揮発性半導体記憶装置にメモリセルアレイ及び制御回路を設け、メモリセルアレイには、それぞれ複数の絶縁膜及び電極膜が交互に積層された積層体を設け、この積層体に積層方向に延びる貫通ホールを形成し、その内部にシリコンピラーを埋設し、電極膜とシリコンピラーとの間に電荷蓄積膜を設ける。これにより、電極膜とシリコンピラーとの交差部分毎にメモリセルが形成される。そして、制御回路は、フォーマット時に、全てのメモリセルに値「0」を書き込み、全てのメモリセルに対して値「0」を消去する動作を行い、積層体の最上段に形成されたメモリセルに記憶された値を読み出し、値「0」が読み出されたメモリセルについては、消去動作が不良であったと判定し、以後不使用とする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、不揮発性半導体記憶装置に関し、特に、複数の絶縁膜及び電極膜が交互に積層された不揮発性半導体記憶装置に関する。
【背景技術】
【0002】
従来より、フラッシュメモリ等の半導体記憶装置は、シリコン基板の表面にメモリセルを2次元的に集積させることにより作製されてきた。このような半導体記憶装置のビット単価を低減して大容量化を図るためには、メモリセルの高集積化が必要であるが、近年、その高集積化もコスト的、技術的に困難になってきている。
【0003】
高集積化の限界をブレークスルーする技術として、メモリセルを積層して3次元的に集積させる方法がある。但し、単純に一層ずつ積層して加工していく方法では、積層数の増加に伴って工程数が増加してしまい、コストが増加してしまう。特に、トランジスタ構造をパターニングするためのリソグラフィ工程の増加がコストの増加の主な要因となる。このため、積層化による1ビット当たりのチップ面積の低減は、チップ平面における微細化ほどにはビット単価の低減に繋がらず、大容量化の方法としては問題がある。
【0004】
この問題に鑑み、本発明者等は、一括加工型3次元積層メモリを提案した(例えば、特許文献1参照。)。この技術においては、シリコン基板上に、電極膜と絶縁膜とを交互に積層させて積層体を形成した後、この積層体に貫通ホールを一括加工で形成する。そして、貫通ホールの側面上にブロック膜、電荷蓄積膜、トンネル膜をこの順に堆積させてメモリ膜を形成し、貫通ホールの内部にシリコンピラーを埋設する。これにより、各電極膜とシリコンピラーとの交差部分にメモリトランジスタが形成される。
【0005】
この一括加工型3次元積層メモリにおいては、各電極膜及び各シリコンピラーの電位を制御することにより、シリコンピラーから電荷蓄積膜に対して電荷を出し入れし、情報を記憶させることができる。この技術によれば、積層体を一括加工して貫通ホールを形成しているため、電極膜の積層数が増加してもリソグラフィ工程の回数は増加せず、コストの増加を抑えることができる。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2007−266143号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明の目的は、動作の信頼性が高い不揮発性半導体記憶装置を提供することである。
【課題を解決するための手段】
【0008】
本発明の一態様によれば、メモリセルアレイと、制御回路と、を備え、前記メモリセルアレイは、それぞれ複数の絶縁膜及び電極膜が交互に積層され、積層方向に延びる貫通ホールが形成された積層体と、前記貫通ホールの内部に埋設された半導体ピラーと、前記電極膜と前記半導体ピラーとの間に設けられた電荷蓄積膜と、を有し、前記電極膜と前記半導体ピラーとの交差部分毎にメモリセルが形成されており、前記制御回路は、少なくとも一部の前記メモリセルに第1の値を書き込み、前記第1の値を書き込んだ前記メモリセルに対して前記第1の値を消去する動作を行い、前記消去する動作を行ったメモリセルに記憶されたデータを読み出し、前記第1の値が読み出されたメモリセルを不使用とすることを特徴とする不揮発性半導体記憶装置が提供される。
【発明の効果】
【0009】
本発明によれば、動作の信頼性が高い不揮発性半導体記憶装置を実現することができる。
【図面の簡単な説明】
【0010】
【図1】本発明の第1の実施形態に係る不揮発性半導体装置を例示するブロック図である。
【図2】第1の実施形態に係る不揮発性半導体記憶装置を例示する斜視図である。
【図3】第1の実施形態に係る不揮発性半導体記憶装置を例示する断面図である。
【図4】第1の実施形態に係る不揮発性半導体記憶装置のメモリストリングを例示する回路図である。
【図5】第1の実施形態に係る不揮発性半導体記憶装置の電極膜を例示する平面図である。
【図6】第1の実施形態に係る不揮発性半導体記憶装置の動作を例示するフローチャート図である。
【図7】第1の実施形態に係る不揮発性半導体記憶装置の動作において、各電極及び配線に印加する電位を例示する図である。
【図8】本実施形態に係る不揮発性半導体記憶装置において、メモリセル列毎に生成されるデータを例示する図である。
【図9】本発明の第2の実施形態に係る不揮発性半導体記憶装置を例示する模式的断面図である。
【図10】本発明の第3の実施形態に係る不揮発性半導体記憶装置のメモリチップの製造方法を例示する工程断面図である。
【図11】第3の実施形態に係る不揮発性半導体記憶装置のメモリチップの製造方法を例示する工程断面図である。
【図12】第3の実施形態に係る不揮発性半導体記憶装置のメモリチップの製造方法を例示する工程断面図である。
【図13】第3の実施形態に係る不揮発性半導体記憶装置のメモリチップの製造方法を例示する工程断面図である。
【図14】第3の実施形態に係る不揮発性半導体記憶装置のメモリチップの製造方法を例示する工程断面図である。
【図15】第3の実施形態に係る不揮発性半導体記憶装置のメモリチップの製造方法を例示する工程断面図である。
【図16】第3の実施形態に係る不揮発性半導体記憶装置のメモリチップの製造方法を例示する工程断面図である。
【図17】第3の実施形態に係る不揮発性半導体記憶装置のメモリチップの製造方法を例示する工程断面図である。
【図18】第3の実施形態に係る不揮発性半導体記憶装置のメモリチップの製造方法を例示する工程断面図である。
【発明を実施するための形態】
【0011】
以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、本発明の第1の実施形態について説明する。
図1は、本実施形態に係る不揮発性半導体装置を例示するブロック図であり、
図2は、本実施形態に係る不揮発性半導体記憶装置を例示する斜視図であり、
図3は、本実施形態に係る不揮発性半導体記憶装置を例示する断面図であり、
図4は、本実施形態に係る不揮発性半導体記憶装置のメモリストリングを例示する回路図であり、
図5は、本実施形態に係る不揮発性半導体記憶装置の電極膜を例示する平面図である。
なお、図1及び図2においては、図を見やすくするために、導電部分のみを図示し、絶縁部分は図示を省略している。後述する図9についても同様である。また、図2においては、図示の便宜上、シリコンピラーはZ方向の位置に拘わらず同じ太さで描かれている。
【0012】
先ず、本実施形態の特徴部分を概略的に説明する。
本実施形態に係る不揮発性半導体記憶装置の特徴は、データを記憶するメモリセルアレイと、メモリセルアレイを制御する制御回路とが設けられ、メモリセルアレイには、シリコンピラーと制御ゲート電極との交差部分にメモリトランジスタが設けられた一括加工型の3次元積層型記憶装置において、フォーマット時に少なくとも一部のメモリセルに第1の値を書き込み、次いで、これらのメモリセルから第1の値の消去を試みて、その後、これらのメモリセルに書き込まれた値を読み出し、第1の値が読み出されたメモリセルは、消去動作に不良が発生したと判定し、以後不使用とすることである。
【0013】
図1に示すように、本実施形態に係る不揮発性半導体記憶装置1(以下、単に「装置1」ともいう)においては、コントローラチップ6及びメモリチップ7が設けられている。コントローラチップ6においては、シリコン基板70に、制御回路71、誤り検出部72、バッファメモリ73が設けられている。一方、メモリチップ7においては、シリコン基板11に、メモリセルアレイMCAと、周辺回路部CCSとが設けられている。周辺回路部CCSにおいては、コマンド入出力バッファ81、アドレスバッファ82、ロウデコーダ83、ワード線駆動回路84、カラムデコーダ85、ビット線増幅回路86、データバッファ87が設けられている。
【0014】
先ず、コントローラチップ6の構成について説明する。
コントローラチップ6の制御回路71は、例えば、FPGA(field programmable gate array)により構成されている。又は、制御回路71は、CPU(central processing unit:中央演算処理装置)、RAM(random access memory)及び不揮発性メモリ(non volatile memory)が組み合わされて構成されていてもよい。又は、制御回路71は、CPU及びNOR型フラッシュメモリが組み合わされて構成されていてもよい。NOR型フラッシュメモリは、ランダムアクセス可能な不揮発性メモリである。
【0015】
制御回路71は、装置1の外部から入力されたデータを、メモリセルアレイMCAのどのメモリセルに記憶させるかを決定する。すなわち、入力されたデータに含まれる論理アドレスを、物理アドレスに対応させる。また、制御回路71は、メモリセルアレイMCAから読み出したデータが正しいか否かを判断する誤り検出動作、及び、メモリセルアレイMCA全体について、書き込み領域を均一にするウェーハレベリングを行う。そして、処理の内容、すなわち、データを書き込むのか、読み出すのか、消去するのかを指示するコマンドをコマンド入出力バッファ81に対して出力し、処理の対象となるメモリセルを表す物理アドレスをアドレスバッファ82に対して出力する。
【0016】
更に、制御回路71は、上述の処理の他に、装置1のフォーマット時に、メモリセルアレイMCAの一部のメモリセルに値「0」を書き込み、値「0」を書き込んだメモリセルに対して値「0」を消去する動作を行い、これらのメモリセルに記憶されたデータを読み出し、値「0」が読み出されたメモリセルのアドレスを記録する判定動作を行う。そして、制御回路71は、値「0」が読み出されたメモリセルを、以後の書込動作及び読出動作において不使用とする。制御回路71には、これらの処理を行うプログラムが格納されているか、又は、処理シーケンスを有している。
【0017】
誤り検出部72は、制御回路71と共に、メモリチップ7から読み出されたデータの誤り検出処理を行う回路である。バッファメモリ73は、誤り検出処理の対象となるデータを一時的に記憶するメモリである。
【0018】
次に、メモリチップ7の構成について説明する。
メモリチップ7の特徴は、メモリセルアレイMCAにおいて、メモリセルが3次元的に配列された積層体ML(図3参照)が設けられており、積層体MLを貫く貫通ホール21の直径が、下方に行くほど細くなっていることである。以下、メモリセルアレイMCAの構成を詳細に説明する。
【0019】
図2及び図3に示すように、メモリセルアレイMCAにおいては、シリコン基板11上に絶縁膜10が設けられており、その上に導電膜、例えば、ポリシリコン膜12が形成されており、これがバックゲートBGとなっている。バックゲートBG上においては、それぞれ複数の電極膜14と絶縁膜15とが交互に積層されて、積層体MLが構成されている。
【0020】
以下、本明細書においては、説明の便宜上、XYZ直交座標系を導入する。この座標系においては、シリコン基板11の上面に平行な方向であって相互に直交する2方向をX方向及びY方向とし、X方向及びY方向の双方に対して直交する方向、すなわち各層の積層方向をZ方向とする。
【0021】
電極膜14は例えばポリシリコンにより形成されている。積層体MLにおけるX方向中央部においては、電極膜14はY方向に沿って分断され、X方向に延びる複数本の制御ゲート電極CGとなっている。上方、すなわち、Z方向から見て、各層の電極膜14は同じパターンでパターニングされている。なお、後述するように、積層体MLにおけるX方向両端部においては、電極膜14はY方向に沿っては分断されておらず、1対の櫛状の形状をなしている。一方、絶縁膜15は例えばシリコン酸化物(SiO2)からなり、電極膜14同士を絶縁する層間絶縁膜として機能する。
【0022】
積層体ML上には、絶縁膜16、導電膜17及び絶縁膜18がこの順に成膜されている。導電膜17は例えばポリシリコンからなり、Y方向に沿って分断され、X方向に延びる複数本の選択ゲート電極SGとなっている。選択ゲート電極SGは、最上層の制御ゲート電極CGの直上域に2本ずつ設けられている。すなわち、選択ゲート電極SGは制御ゲート電極CGと同じ方向(X方向)に延びているが、配列周期は半分である。なお、後述するように、選択ゲート電極SGには、ビット線側の選択ゲート電極SGbとソース線側の選択ゲート電極SGsとがある。
【0023】
絶縁膜18上には絶縁膜19が設けられており、絶縁膜19上には、X方向に延びるソース線SLが設けられている。ソース線SLは、Y方向に沿って配列された最上層の制御ゲート電極CGのうち、1つおきの制御ゲート電極CGの直上域に配置されている。また、絶縁膜19上には、ソース線SLを覆うように絶縁膜20が設けられており、絶縁膜20上には、Y方向に延びる複数本のビット線BLが設けられている。ソース線SL及びビット線BLは、それぞれ金属膜により形成されている。
【0024】
そして、積層体MLを貫くように、各層の積層方向(Z方向)に延びる複数本の貫通ホール21が形成されている。Z方向から見て、貫通ホール21の形状は例えば円形である。一方、貫通ホール21の側面は垂直方向に対して傾斜しており、貫通ホール21は下方にいくほど細くなっている。各貫通ホール21は各段の制御ゲート電極CGを貫き、下端はバックゲートBGに到達している。また、貫通ホール21はX方向及びY方向に沿ってマトリクス状に配列されている。そして、制御ゲート電極CGはX方向に延びているため、X方向に配列された複数本の貫通ホール21は、同一の制御ゲート電極CGを貫いている。また、Y方向における貫通ホール21の配列周期は、制御ゲート電極CGの配列周期の半分である。これにより、Y方向に配列された貫通ホール21は2個で1組となり、同じ組に属する貫通ホール21は同じ制御ゲート電極CGを貫いている。
【0025】
また、バックゲートBGの上層部分内には、1本の貫通ホール21の下端部を、この貫通ホール21から見てY方向に1列分離隔した他の1本の貫通ホール21の下端部に連通させるように、連通孔22が形成されている。これにより、Y方向において隣り合う1対の貫通ホール21と、それらを相互に連通させる連通孔22とにより、1本の連続したU字孔23が形成されている。積層体ML内には、複数本のU字孔23が形成されている。
【0026】
U字孔23の内面上には、例えばシリコン窒化物からなるバリア膜(図示せず)を介して、ONO膜(Oxide Nitride Oxide film:酸化物−窒化物−酸化物膜)24が設けられている。ONO膜24においては、外側から順に、絶縁性のブロック膜25、電荷蓄積膜26、絶縁性のトンネル膜27が積層されている。ブロック膜25は、装置1の駆動電圧の範囲内にある電圧が印加されても実質的に電流を流さない膜であり、例えば、誘電率が電荷蓄積膜26を形成する材料の誘電率よりも高い高誘電率材料によって形成されており、例えば、シリコン酸化物によって形成されている。電荷蓄積膜26は、電荷をトラップする能力がある膜であり、例えば、シリコン窒化物により形成されている。トンネル膜27は、通常は絶縁性であるが、装置1の駆動電圧の範囲内にある所定の電圧が印加されるとトンネル電流を流す膜であり、例えばシリコン酸化物により形成されている。U字孔23の内面上の全領域において、ONO膜24の膜厚はほぼ均一である。
【0027】
また、U字孔23の内部には、不純物がドープされた半導体材料、例えば、ポリシリコンが埋め込まれている。これにより、U字孔23の内部には、U字シリコン部材33が設けられている。U字シリコン部材33のうち、貫通ホール21内に位置する部分はシリコンピラー31となっており、連通孔22内に位置する部分は接続部材32となっている。シリコンピラー31の形状はZ方向に延びる柱状であり、例えば円柱状である。但し、上述の如く、貫通ホール21の直径は下方にいくほど細くなっているため、その内部に埋め込まれたシリコンピラー31の直径も、下方にいくほど細くなっている。また、接続部材32の形状はY方向に延びる柱形であり、例えば四角柱形である。U字シリコン部材33を構成する2本のシリコンピラー31及び1本の接続部材32は一体的に形成されており、従って、U字シリコン部材33は、その長手方向に沿って切れ目無く連続的に形成されている。更に、U字シリコン部材33は、ONO膜24によってバックゲートBG及び制御ゲート電極CGから絶縁されている。
【0028】
また、絶縁膜16、選択ゲート電極SG及び絶縁膜18には、複数の貫通ホール51が形成されている。各貫通ホール51は各貫通ホール21の直上域に形成されており、各貫通ホール21に連通されている。ここで、選択ゲート電極SGはX方向に延びているため、X方向に配列された貫通ホール51は、同一の選択ゲート電極SGを貫いている。また、Y方向における貫通ホール51の配列周期は、選択ゲート電極SGの配列周期と同じであり、配列の位相も同じである。従って、Y方向に配列された複数本の貫通ホール51は、選択ゲート電極SGと1対1で対応し、相互に異なる選択ゲート電極SGを貫いている。
【0029】
貫通ホール51の内面上には、ゲート絶縁膜28が形成されている。また、貫通ホール51の内部には、例えばポリシリコンが埋め込まれており、シリコンピラー34となっている。シリコンピラー34の形状は、Z方向に延びる柱形であり、例えば円柱形である。シリコンピラー34の下端部は、その直下域に形成されたシリコンピラー31の上端部に接続されている。更に、シリコンピラー34は、ゲート絶縁膜28によって制御ゲート電極SGから絶縁されている。そして、U字シリコン部材33と、その上端部に接続された1対のシリコンピラー34により、U字ピラー30が構成されている。
【0030】
以下、U字ピラー30と、制御ゲート電極CG、選択ゲート電極SG、ソース線SL及びビット線BLとの位置関係を説明する。上述の如く、U字ピラー30は、Y方向において隣り合う1対のシリコンピラー34及び31が、接続部材32によって相互に接続されて構成されている。一方、制御ゲート電極CG、選択ゲート電極SG及びソース線SLはX方向に延びており、ビット線BLはY方向に延びている。そして、U字ピラー30と制御ゲート電極CGのY方向における配列周期は同じであるが、位相が半周期分ずれているため、各U字ピラー30に属する1対のシリコンピラー31、すなわち、接続部材32によって相互に接続された2本のシリコンピラー31は、相互に異なる制御ゲート電極CGを貫いている。一方、Y方向において隣り合う2本のU字ピラー30に属する2本のシリコンピラー31であって、隣り合う2本のシリコンピラー31は、共通の制御ゲート電極CGを貫いている。
【0031】
また、Y方向に配列された複数本のシリコンピラー34は相互に異なる選択ゲートSGを貫いており、従って、各U字ピラー30に属する1対のシリコンピラー34も、相互に異なる選択ゲート電極SGを貫いている。一方、X方向に配列された複数本のU字ピラー30は、共通の1対の選択ゲートSGを貫いている。
【0032】
更に、各U字ピラー30に属する1対のシリコンピラー34のうち、1本のシリコンピラー34は絶縁膜19内に埋設されたソースプラグSPを介してソース線SLに接続されており、他の1本のシリコンピラー34は絶縁膜19及び20内に埋設されたビットプラグBPを介してビット線BLに接続されている。従って、U字ピラー30は、ビット線BLとソース線SLとの間に接続されている。図1乃至図4においては、U字ピラー30が貫く選択ゲート電極SGのうち、ビット線側に配置された選択ゲート電極SGを選択ゲート電極SGbと表記し、ソース線側に配置された選択ゲート電極SGを選択ゲート電極SGsと表記する。そして、X方向に配列されたU字ピラー30は、共通のソース線SLに接続され、相互に異なるビット線BLに接続されている。ここで、X方向におけるU字ピラー30の配列周期は、ビット線BLの配列周期と同じであるため、X方向において、U字ピラー30とビット線BLとは1対1で対応している。一方、Y方向に配列されたU字ピラー30は、2本1組で各ソース線SLに接続され、共通のビット線BLに接続されている。
【0033】
そして、図1乃至図4に示すように、装置1においては、シリコンピラー31がチャネルとして機能し、制御ゲート電極CGがゲート電極として機能することにより、シリコンピラー31と制御ゲート電極CGとの交差部分に、縦型のメモリトランジスタ35が形成される。各メモリトランジスタ35は、シリコンピラー31と制御ゲート電極CGとの間に配置された電荷蓄積膜26に電子を蓄積することにより、メモリセルとして機能する。積層体ML内には、複数本のシリコンピラー31がX方向及びY方向に沿ってマトリクス状に配列されているため、複数のメモリトランジスタ35が、X方向、Y方向、Z方向に沿って、3次元的に配列される。
【0034】
また、シリコンピラー34と選択ゲート電極SGとの交差部分には、シリコンピラー34をチャネルとし、選択ゲート電極SGをゲート電極とし、ゲート絶縁膜28をゲート絶縁膜とした選択トランジスタ36が形成される。この選択トランジスタ36も、上述のメモリトランジスタ35と同様に、縦型トランジスタである。
【0035】
更に、接続部材32とバックゲートBGとの間には、ONO膜24が介在するため、接続部材32をチャネルとし、バックゲートBGをゲート電極とし、ONO膜24をゲート絶縁膜としたバックゲートトランジスタ37が形成される。すなわち、バックゲートBGは、電界によって接続部材32の導通状態を制御する電極として機能する。
【0036】
この結果、図4に示すように、各U字ピラー30に沿って、ビット線BLとソース線SLとの間に接続されたメモリストリング38が構成される。メモリストリング38においては、両端部に選択トランジスタ36が設けられ、中央部にバックゲートトランジスタ37が設けられ、各選択トランジスタ36とバックゲートトランジスタ37との間に、電極膜14の積層数と同数のメモリトランジスタ35が直列に接続される。すなわち、積層体ML内に3次元的に配列された複数のメモリトランジスタ35は、U字シリコン部材33毎にメモリストリング38としてまとめられる。
【0037】
そして、図5に示すように、メモリセルアレイMCAは、複数のブロック50に分けられている。以下、ブロック50と各導電部材との位置関係について説明する。
図5に示すように、メモリセルアレイMCAにおいて設定された複数のブロック50は、Y方向に沿って配列されている。そして、装置1に設けられた導電部材のうち、X方向に延びる導電部材、すなわち、制御ゲート電極CG及び選択ゲート電極SGと、Z方向に延びるU字ピラー30は、ブロック50毎に組分けされている。また、XY平面に沿って形成されているバックゲートBGは、ブロック50毎に分割されており、相互に電気的に分離されている。一方、Y方向に延びるビット線BLは、全てのブロック50を通過するように延びており、全てのブロック50で共有されている。更にまた、シリコン基板11におけるブロック50間の領域には、素子分離膜(図示せず)が形成されている。
【0038】
また、各ブロック50に属する制御ゲート電極CGは、更に2つのグループに組分けされている。すなわち、制御ゲート電極CGは、ソース線SLの直下域に配置され、上端部がソース線SLに接続されたシリコンピラーによって貫かれた制御ゲート電極CG(図5では「制御ゲート電極CGs」と表記する)と、ソース線SLの直下域から外れた領域に配置され、上端部がビット線BLに接続されたシリコンピラーによって貫かれた制御ゲート電極CG(図5では「制御ゲート電極CGb」と表記する)とに分かれている。そして、制御ゲート電極CGsと制御ゲート電極CGbとはY方向に沿って交互に配列されており、制御ゲート電極CGs同士は共通接続されており、制御ゲート電極CGb同士も共通接続されている。また、制御ゲート電極CGsと制御ゲート電極CGbとは電気的に分離されている。
【0039】
具体的には、図5に示すように、電極膜14(図1参照)は、積層体MLのX方向両端部においてはY方向に沿って分断されておらず、X方向に延びる切込が断続的に形成されている。これにより、各ブロック50において、電極膜14は相互に噛み合った1対の櫛状のパターンに分割されており、それぞれ、制御ゲート電極CGs及び制御ゲート電極CGbとなっている。なお、図5においては、図を簡略化するために、制御ゲート電極CGsの櫛の歯は3本とし、制御ゲートCGbの櫛の歯は2本としているが、本実施形態はこれに限定されず、櫛の歯の数はより多くてもよい。
【0040】
次に、図1を参照して、メモリチップ7の周辺回路部CCSについて説明する。
コマンド入出力バッファ81は、制御回路71から出力されたコマンドを一時的に記憶し、アドレスバッファ82、ワード線駆動回路84及びビット線増幅回路86に対して出力する回路である。アドレスバッファ82は、制御回路71から出力されたメモリセルの物理アドレスを一時的に記憶し、ロウデコーダ83及びカラムデコーダ85に対して出力する回路である。ロウデコーダ83は、アドレスバッファ82から入力された物理アドレスに基づいて、このメモリセルに対応するワード線(制御ゲート電極CG)を選択し、その結果をワード線駆動回路84に対して出力する回路である。ワード線駆動回路84は、ロウデコーダ83から入力された信号に基づいて、各制御ゲート電極CGに供給する電位を生成する回路である。
【0041】
カラムデコーダ85は、アドレスバッファ82から入力された物理アドレスに基づいて、このメモリセルに対応するビット線BLを選択する回路である。ビット線増幅回路86は、データの書込時においては、カラムデコーダ85から入力された信号に基づいて、各ビット線BLに供給する電位を生成し、データの読出時においては、ビット線BLの電位を増幅する回路である。データバッファ87は、ビット線増幅回路86によって読み出されたデータを一時的に記憶し、コントローラチップ6の誤り検出部72に対して出力する回路である。周辺回路部CCSには、メモリセルアレイMCAの選択ゲート電極SG及びバックゲートBGに所定の電位を印加する駆動回路(図示せず)も設けられている。
【0042】
次に、上述の如く構成された本実施形態に係る不揮発性半導体記憶装置1の動作について説明する。
先ず、装置1の動作を概略的に説明する。なお、以下の概略的な説明においては、メモリセルアレイMCA内部の動作の説明は省略しているが、これについては後で詳細に説明する。
図6は、本実施形態に係る不揮発性半導体記憶装置の動作を例示するフローチャート図である。
【0043】
先ず、図1及び図6のステップS1に示すように、装置1の外部からコントローラチップ6の制御回路71に対して、プログラムコマンドが投入される。このプログラムコマンドは、例えば、装置1のフォーマット命令である。これにより、制御回路71は、ステップS2以降の動作を実行する。
【0044】
すなわち、制御回路71は、ステップS2に示すように、メモリセルアレイMCAの全てのメモリセルに対して値「0」のデータを書き込む。次に、ステップS3に示すように、全てのメモリセルに対して消去動作を施す。このとき、消去動作が正常に実行されたメモリセルの値は、「1」となる。一方、消去動作が正常に実行されなかったメモリセルの値は、「0」のままとなる。
【0045】
次に、ステップS4に示すように、制御回路71は、最上段のメモリセルに対して、データの読出動作を実行する。上述の如く、積層体MLにおいて、貫通ホール21は下方にいくほど細くなっている。このため、積層体MLの最上段に形成されたメモリセルにおいては、最上段以外の段に形成されたメモリセルと比較して、貫通ホール21が太く、貫通ホール21の側面の曲率が小さいため、ONO膜24に印加される電界が弱くなる。従って、最上段のメモリセルにおいては、それ以外の段のメモリセルと比較して、消去動作の際に動作不良が発生する可能性が高い。このため、ステップS4においては、積層体MLの最上段のメモリセルについてのみ、データの読出動作を行う。
【0046】
この結果、値が「0」であったメモリセルについては、ステップS3において消去動作が正常に実行されなかったものとして、ステップS5において、「NG」と判定する。そして、ステップS6に示すように、「NG」と判定されたメモリセルのアドレス情報を、バッファメモリ72に記憶させる。一方、値が「1」であったメモリセルについては、ステップS3において消去動作が正常に実行されたものとして、ステップS7において、「OK」と判定する。最上段の全てのメモリセルについてデータの読出動作が終了したら、図6に示す判定動作を終了する。
【0047】
これにより、積層体MLに形成されたメモリセルのうち、動作不良のメモリセルのアドレス情報がバッファメモリ73に記憶される。以後、制御回路71が通常の書込動作及び読出動作を行う際に、アドレス情報がバッファメモリ73に記憶されたメモリセルを処理の対象から除外する。具体的には、制御回路71が装置1の外部から入力されたデータの論理アドレスに各メモリセルの物理アドレスを順次割り振っていく際、及び、制御回路71がメモリチップ7から読み出したデータの物理アドレスに論理アドレスを順次割り振っていく際に、バッファメモリ73に記憶されたメモリセルの物理アドレスは飛ばして割り振る。これにより、動作不良のメモリセルは除外され、正常なメモリセルのみが使用される。
【0048】
このように、本実施形態においては、動作不良が生じるメモリセルを除外することができ、不揮発性半導体記憶装置1の動作の信頼性を担保することができる。また、装置1を製造する際に、過度のマージンを見込む必要がないため、1回の加工で形成する貫通ホールのアスペクト比を高くすることができる。これにより、装置1の動作信頼性を維持しつつ、ビット単価を低減し、製造コストを低減することが可能となる。
【0049】
次に、上述の書込動作、消去動作及び読出動作におけるメモリセルアレイMCA内部の動作について詳細に説明する。
図7は、本実施形態に係る不揮発性半導体記憶装置の動作において、各電極及び配線に印加する電位を例示する図であり、
図8は、本実施形態に係る不揮発性半導体記憶装置において、メモリセル列毎に生成されるデータを例示する図である。
【0050】
以下の説明では、メモリトランジスタ35はnチャネル型の電界効果トランジスタであるものとする。また、メモリトランジスタ35において、電荷蓄積膜26に電子が蓄積され、閾値が正にシフトした状態を値「0」とし、電荷蓄積膜26に電子が蓄積されておらず、閾値がシフトしていない状態を値「1」とする。更に、初期状態においては、全てのメモリセルに電子が蓄積されておらず、従って、値「1」が書き込まれているものとする。更にまた、制御ゲート電極の段数は4であるものとし、データの書込及び読出の対象となるメモリトランジスタ35(以下、「選択セル」という)は、上端部がビット線BLに接続されたシリコンピラーにおける下から3段目のメモリトランジスタであるものとする。すなわち、下から3段目の制御ゲート電極CGbが選択セルのゲート電極となる。
【0051】
(書込動作)
先ず、各メモリトランジスタ35に任意のデータを書き込む書込動作について説明する。データの書込は、1ブロックずつ順番に、X方向に配列された複数個の選択セルに対して同時に行う。図2に示すように、これらの複数個の選択セルは、相互に異なるメモリストリング38に属しているが、同一の制御ゲート電極CGを共有している。また、これらの選択セルが属する複数本のメモリストリング38は、相互に異なるビット線BLに接続されているが、共通の選択ゲート電極SGを貫いており、共通のソース線SLに接続されている。
【0052】
先ず、書込対象となるメモリトランジスタ35(選択セル)が属するメモリストリング38(以下、「選択ストリング」という)のY座標を選択する。具体的には、図7に示すように、周辺回路部CCSが、選択ストリングの選択ゲート電極SGbに対して選択ゲート電位Vsgを印加し、選択ゲート電極SGsに対してオフ電位Voffを印加する。また、非選択のメモリストリング38の選択ゲート電極SGb及びSGsに対してオフ電位Voffを印加する。オフ電位Voffとは、そのゲート電極が構成するトランジスタがオフ状態となるような電位であり、例えば、基準電位Vssである。基準電位Vssは、例えば接地電位(0V)である。選択ゲート電位Vsgとは、その選択ゲート電極SGが構成する選択トランジスタ36の導通状態が、シリコンピラーの電位(ボディ電位)によって決定されるような電位であり、例えば、基準電位Vssよりも高い電位である。更に、バックゲートBGの電位はオン電位Vonとする。オン電位Vonとは、そのゲート電極が構成するトランジスタがオン状態となるような電位であり、例えば、電源電位Vdd(例えば、3.0V)である。
【0053】
これにより、選択ストリングのビット線側の選択トランジスタ36は、ビット線BLの電位によってオン状態とオフ状態とが切り替わる状態となり、ソース線側の選択トランジスタ36はオフ状態となる。また、非選択のメモリストリング38の選択トランジスタ36は全てオフ状態となる。更に、全てのメモリストリング38のバックゲートトランジスタ37がオン状態となる。
【0054】
次に、ビット線BLのうち、値「0」を書き込む選択セルが接続されたビット線BLには基準電位Vss(例えば、0V)を印加し、値「1」を書き込む選択セルが接続されたビット線BLには電源電位Vdd(例えば、3.0V)を印加する。図6に示すステップS2においては、全てのメモリセルに対して値「0」を書き込むため、全てのビット線BLに基準電位Vssを印加する。一方、全てのソース線SLに電源電位Vddを印加する。
【0055】
この状態で、選択ストリングにおける選択セルの位置を選択する。具体的には、選択セルを構成する制御ゲート電極CGの電位を書込電位Vpgm(例えば、18V)に昇圧させ、それ以外の制御ゲート電極CGの電位を中間電位Vpass(例えば、10V)とする。このとき、選択セルが属する層の制御ゲート電極CGb同士は互いに接続されているため、非選択のメモリストリングにおいても、この層の制御ゲート電極CGbには書込電位Vpgmが印加される。書込電位Vpgmは、シリコンピラー31からONO膜24の電荷蓄積膜26に対して電子を注入することができる十分に高い電位であり、基準電位Vss及び選択ゲート電位Vsgよりも高い電位である。すなわち、Vss<Vsg<Vpgmである。また、中間電位Vpassは基準電位Vssよりは高い電位であるが、書込電位Vpgmよりは低い電位である。すなわち、Vss<Vpass<Vpgmである。
【0056】
これにより、値「0」を書き込む選択セルについては、ビット線BLの電位が基準電位Vss(例えば、0V)であり、ビット線側の選択ゲート電極SGbの電位が基準電位Vssよりも高い選択ゲート電位Vsgであるため、ビット線側の選択トランジスタ36のソース電位とゲート電位との電位差が閾値を超え、この選択トランジスタ36はオン状態となる。この結果、選択セルのボディ電位Vbodyは基準電位Vssに近くなる。また、選択セルの制御ゲート電極CGの電位は書込電位Vpgm(例えば、18V)である。従って、選択セルにおけるゲート電位とボディ電位との差(Vpgm−Vbody)は十分に大きくなり、この電位差によって高温の電子が生成され、シリコンピラー31からトンネル膜27を介して電荷蓄積膜26に注入される。これにより、この選択セルに値「0」が書き込まれる。なお、図6に示すステップS2においては、全てのメモリセルに値「0」を書き込む。
【0057】
一方、値「1」を書き込む選択セルについては、ビット線BLの電位が正電位Vdd(例えば、3.0V)であり、ビット線側の選択ゲート電極SGbの電位が基準電位Vssよりも高い選択ゲート電位Vsgであるため、ビット線側の選択トランジスタ36のソース電位とゲート電位との電位差は小さく、この選択トランジスタ36はバックゲート効果によりオフ状態となる。これにより、シリコンピラー31はフローティング状態となり、選択セルのボディ電位Vbodyは、中間電位Vpass(例えば、10V)が印加された制御ゲート電極CGとのカップリングにより、高い値に維持される。このため、選択セルにおける制御ゲート電極CG3の書込電位Vpgm(例えば、18V)とボディ電位Vbodyとの差(Vpgm−Vbody)は小さくなり、電荷蓄積膜26に電子は注入されない。この結果、この選択セルに値「1」が書き込まれる。
【0058】
また、非選択のメモリストリング38においては、両端部の選択トランジスタ36が共にオフ状態となるため、シリコンピラー31の電位はフローティング状態となる。この場合、シリコンピラー31のボディ電位Vbodyは、制御ゲート電極CGに印加する電位及びその昇圧レートと、選択ゲート電極SGの電位とにより制御することができ、高い電位に維持することができる。この結果、メモリトランジスタ35におけるゲート電位とボディ電位との差(Vpgm−Vbody)は小さくなり、電荷蓄積膜26には電子が注入されず、元の値が保持される。
【0059】
このように、本実施形態においては、選択トランジスタの導通状態を制御して書き込む行(Y座標)を選択し、X方向に配列されたメモリストリング38の行単位で順番にデータを書き込む。このとき、制御ゲート電極の電位は、ブロック単位で制御される。このため、書込時のディスターブは、ブロック内のメモリストリングにデータを書き込むために必要な時間の合計量を考慮すればよいことになる。これにより、ブロックサイズを調整することにより、ディスターブ時間を制御することが可能となる。
【0060】
(消去動作)
次に、メモリトランジスタに書き込まれたデータを消去する消去動作について説明する。データの消去はブロック単位で行う。図7に示すように、周辺回路部CCSは、バックゲートBGにオン電位Vonを印加して、バックゲートトランジスタ37をオン状態とする。また、消去対象となるブロック(以下、「選択ブロック」ともいう)の全ての制御ゲート電極CGに基準電位Vss(例えば、0V)を印加する。更に、ビット線BL及びソース線SLの電位を消去電位Verase(例えば、15V)に昇圧する。更にまた、選択ゲート電極SGb及びSGsに消去電位Veraseよりも低い選択ゲート電位Vsgを印加する。すなわち、Vsg<Veraseとする。
【0061】
これにより、ビット線BL及びソース線SLの電位は消去電位Verase(例えば、15V)となり、選択ゲート電極SGb及びSGsの電位は選択ゲート電位Vsgとなるため、ビット線BLと選択ゲート電極SGbとの電位差、及び、ソース線SLと選択ゲート電極SGsとの電位差によるバンド間トンネリングによってホール電流が発生し、シリコンピラー31の電位、すなわち、ボディ電位が昇圧する。一方、消去対象となるブロック(選択ブロック)の制御ゲート電極CGには基準電位Vss(例えば、0V)が印加されているため、シリコンピラー31と制御ゲート電極CGとの間の電位差により、ホール(正孔)がメモリトランジスタ35の電荷蓄積膜26に注入され、電荷蓄積膜26内の電子が対消滅する。この結果、データが消去される。
【0062】
但し、最上段に形成されたメモリトランジスタ35においては、貫通ホール21の直径が大きいため、貫通ホール21の側面の曲率が小さく、シリコンピラー31と制御ゲート電極CGとの間に十分な電界が発生しない場合がある。この場合は、電荷蓄積膜26に十分な量のホールが注入されず、消去が不十分となる。なお、ホール電流の注入によりボディ電位が上昇するため、電荷蓄積膜26に十分なホールを注入するためには、消去電位Veraseと選択ゲート電位Vsgとの電位差を十分にとる必要があるが、同時に、過剰な電位差により選択トランジスタ36のゲート絶縁膜38が破壊されないように調整する必要がある。
【0063】
一方、消去対象としないブロック(非選択のブロック)においては、選択ゲート電極SGb及びSGsの電位をビット線BL及びソース線SLの電位に近い電位まで昇圧させて、ビット線BL又はソース線SLに接続された拡散層と選択ゲート電極SGb又はSGsとの間の電界を弱め、ホール電流が発生しないようにする。又は、制御ゲート電極CGの電位をシリコンピラー31と同時に昇圧させて、シリコンピラー31内のホールが電荷蓄積膜26に注入されないようにする。これにより、非選択のブロックにおいては、メモリトランジスタ35に既に書き込まれている値がそのまま保持される。
【0064】
(読出動作)
次に、任意のメモリトランジスタ35に書き込まれたデータを読み出す読出動作について説明する。図7に示すように、周辺回路部CCSが、バックゲートBGにオン電位Vonを印加して、バックゲートトランジスタ37をオン状態とする。また、選択ストリングの選択ゲート電極SGs及びSGbにオン電位Von(例えば、3.0V)を印加して、選択トランジスタ36をオン状態とする。一方、非選択のメモリストリング38の選択ゲート電極SGs及びSGbにはオフ電位Voff(例えば、0V)を印加して、選択トランジスタ36をオフ状態とする。
【0065】
そして、周辺回路部CCSが、選択セルの制御ゲート電極CG、例えば、下から3層目の制御ゲート電極CGbに対して、選択セルの値によって導通状態が異なるような電位を印加する。この電位は、選択セルの値が「0」、すなわち、電荷蓄積膜26に電子が蓄積されていて閾値が正にシフトしている場合はボディに電流が流れず、選択セルの値が「1」、すなわち、電荷蓄積膜26に電子が蓄積されておらず閾値がシフトしていなければボディに電流が流れるような電位であり、例えば、基準電位Vss(例えば、0V)である。また、選択セル以外のメモリトランジスタ35を構成する制御ゲート電極に対して、これらのメモリトランジスタ35がその値によらずオン状態となるような読出電位Vread(例えば、4.5V)を印加する。
【0066】
この状態で、各ビット線BLに電位Vbl(例えば、0.7V)、各ソース線SLに基準電位Vss(例えば、0V)を印加する。この結果、選択セルの値が「1」であれば選択ストリングに電流が流れ、選択セルの値が「0」であれば選択ストリングに電流が流れない。従って、ビット線BLから選択ストリングを介してソース線SLに流れる電流を検出するか、ビット線BLの電位降下を検出することにより、選択セルの値を読み出すことができる。例えば、選択セルの値が「1」であれば、ビット線BLの電位が変化するため、その変化をビット線増幅回路86によって増幅して検出し、その検出結果をデータとしてデータバッファ87に蓄積する。なお、非選択のメモリストリング38については、選択トランジスタ36がオフ状態であるため、メモリトランジスタ35に記憶された値に拘わらず、電流は流れない。
【0067】
このようにして、X方向に沿って1列に配列された複数のメモリセルからなるメモリセル列A、すなわち、共通の選択ゲート電極SGs及びSGbを貫く複数本のメモリストリング38に属するメモリセルであって、共通の制御ゲート電極CG、例えば、下から3層目の制御ゲート電極CGbによって構成される複数のメモリセルからなるメモリセル列Aから、データが同時に読み出される。以後、メモリセル列Aに蓄積されていたデータの集合体を、蓄積データ91という。
【0068】
図8に示すように、データバッファ87は、メモリセル列Aから読み出された蓄積データ91に対して、ECC(error correcting code:誤り訂正符号)92を付加して、誤り検出部72に対して出力する。誤り検出部72は、入力されたデータのうち、ECC92に基づいて蓄積データ91に誤りがないかどうかを判断し、誤りが無い場合には、そのままバッファメモリ73に記憶させ、誤りがある場合には、誤りを訂正可能であれば訂正した後、バッファメモリ73に記憶させる。制御回路71は、メモリバッファ73からデータを読み出し、蓄積データ91の物理アドレスを論理アドレスに変換して、装置1の外部に対して出力する。
【0069】
また、制御回路71は、図6に示す判定動作において、判定の結果を判定結果93として、各メモリセル列Aに対応する蓄積データ91に付加する。判定結果93は、例えば1ビットのデータである。例えば、あるメモリセル列Aに対応するデータ90の全体の大きさは約2キロビットであり、そのうち、蓄積データ91の大きさは約1.7キロビットであり、ECC92の大きさは256ビットであり、判定結果93の大きさは1ビットである。制御回路71は、あるメモリセル列Aについて、図6に示す判定動作において不良(NG)と判定されたメモリセルが1つ以上含まれる場合は、このメモリセル列Aについての判定結果93の値を、不良を表す値、例えば「1」とする。一方、メモリセル列Aに不良と判定されたメモリセルが含まれない場合は、このメモリセル列Aについての判定結果93の値を、正常を表す値、例えば「0」とする。
【0070】
そして、制御回路71は、以後の書込動作及び読出動作において、データ90のうち判定結果93を最初に読み込み、判定結果93の値が「1」であるデータ90は読込動作の対象とせず、また、このデータ90に対応するメモリセル列Aは書込動作の対象としない。具体的には、書込動作においては、制御回路71が装置1の外部から入力されたデータの論理アドレスに各メモリセルの物理アドレスを順次割り振っていくときに、判定結果93の値が「1」であるメモリセル列Aの物理アドレスは飛ばしていき、この物理アドレスには論理アドレスを割り振らない。また、読出動作においては、制御回路71がメモリチップ7から読み出したデータの物理アドレスに論理アドレスを順次割り振っていくときに、判定結果93の値が「1」であるデータ90は飛ばしていき、このデータ90は読み出さない。
【0071】
このように、本実施形態によれば、データ90のうち、最初の1ビットを読み出すだけで、そのデータ90又はメモリセル列Aを処理の対象とするか否かを判断できるため、この判断を短時間に行うことができ、高速動作が可能となる。
【0072】
なお、本実施形態においては、積層体MLの最上段に形成されたメモリセルのみを判定の対象とする例を示したが、本発明はこれに限定されず、全てのメモリセルを判定の対象としてもよい。また、一部のメモリセルのみを判定の対象とする場合には、動作不良が生じる可能性が高いメモリセルを優先的に判定の対象とすると効果的である。すなわち、貫通ホールが上部は太く下部が細い逆円錐形に近い円柱状となることを考慮すると、最上段に形成されたメモリセルのみを判定の対象とする方法の他に、例えば、最上段及び上から2段目に形成されたメモリセルを判定の対象とする方法が考えられる。
【0073】
また、本実施形態においては、図6に示すステップS2において、全てのメモリセルに対して値「0」を書き込み、ステップS3において、全てのメモリセルに対して消去動作を実施する例を示したが、判定動作のみを実施してフォーマット動作を実施しない場合には、少なくとも判定動作の対象となるメモリセルについてのみ、上述の書込動作及び消去動作を行えばよい。
【0074】
更に、本実施形態においては、判定結果に基づいて、以後の書込動作及び読出動作の対象とするか否かを判断する単位を、同時に読み出される複数のメモリセル、すなわち、X方向に沿って1列に配列された複数のメモリセルからなるメモリセル列Aとする例を示したが、本発明はこれに限定されない。例えば、X方向及びZ方向に沿って平面状に配列された複数のメモリセル、すなわち、X方向に沿って配列された複数本のシリコンピラー31のそれぞれを共有する複数のメモリセルを一単位として、以後の書込動作及び読出動作の対象とするか否かを判断してもよい。又は、ブロック50全体を一単位として、以後の書込動作及び読出動作の対象とするか否かを判断してもよい。
【0075】
更にまた、データ90において、蓄積データ91には、ECC92及び判定結果93の他に、誤り符号として、CRC(cyclic redundancy check:巡回冗長検査)を付加してもよい。更にまた、上述の判定動作の実行はフォーマット時には限定されず、製品の出荷時に実行してもよい。
【0076】
次に、本発明の第2の実施形態について説明する。
図9は、本実施形態に係る不揮発性半導体記憶装置を例示する模式的断面図である。
図9に示すように、本実施形態に係る不揮発性半導体記憶装置2においては、貫通ホールが2段構成になっており、各段において、下方に行くほど細くなっている。すなわち、積層体MLは、Z方向に配列された2つの部分積層体ML1及びML2からなり、部分積層体ML1上に部分積層体ML2が積み重ねられている。部分積層体ML1及びML2においては、それぞれ複数枚の絶縁膜15及び電極膜14が積層されている。また、貫通ホール21のうち、部分積層体ML1内に形成された下部21aと、部分積層体ML2内に形成された上部21bは、それぞれ、下方に行くほど細いテーパー状になっている。このため、下部21aの上端部は上部21bの下端部よりも太くなっており、貫通ホール21の内面における下部21aと上部21bとの境界部分には段差が形成されている。そして、制御回路71(図1参照)は、各部分積層体ML1及びML2における最上段のメモリセルに対して、前述の判定動作を行う。本実施形態における上記以外の構成、動作及び効果は、前述の第1の実施形態と同様である。なお、部分積層体は3段以上積み重ねられていてもよい。この場合も、制御回路71は、各部分積層体の最上段のメモリセルに対して、前述の判定動作を行えばよい。
【0077】
次に、本発明の第3の実施形態について説明する。
本実施形態は、前述の第1の実施形態に係る不揮発性半導体記憶装置1の製造方法の実施形態である。
以下、メモリチップ7の製造方法について説明する。
図10乃至図18は、本実施形態に係る不揮発性半導体記憶装置のメモリチップの製造方法を例示する工程断面図である。
なお、図10乃至図18は、図3と同じ断面を示している。
【0078】
先ず、図10に示すように、シリコン基板11を用意する。このシリコン基板11には、メモリセルアレイMCAの形成領域が設定されており、その周囲には、周辺回路部CCSの形成領域が設定されている。そして、シリコン基板11の上層部分の所定の領域に、素子分離膜を形成する。次に、周辺回路部CCSの形成領域において、高耐圧トランジスタのための厚膜ゲート絶縁膜と低耐圧トランジスタのための薄膜ゲート絶縁膜を作り分ける。このとき、メモリセルアレイMCAの形成領域においても、シリコン基板11上に絶縁膜10を形成する。
【0079】
次に、絶縁膜10上に、導電膜としてのポリシリコン膜12を例えば200nmの厚さに堆積させる。そして、メモリセル形成領域において、ポリシリコン膜12の上層部分に対してフォトリソグラフィ及びRIE(Reactive Ion Etching:反応性イオンエッチング)を行い、ポリシリコン膜12の上面にY方向に延びる短冊状の溝52を複数本形成する。溝52はX方向及びY方向に沿ってマトリクス状に配列させる。溝52は、ポリシリコン膜12の上面に形成された凹部である。
【0080】
次に、図11に示すように、例えば、CVD法(Chemical Vapor Deposition法:化学気相成長法)によりシリコン窒化膜を堆積させることにより、ポリシリコン膜12上に犠牲膜53を成膜する。このとき、犠牲膜53は溝52内にも埋め込まれる。次に、犠牲膜53及びポリシリコン膜12を例えばフォトリソグラフィ及びRIEにより加工する。これにより、メモリセル形成領域においてポリシリコン膜12をブロック50(図5参照)毎に分断し、各ブロック50にポリシリコン膜12からなる平板状のバックゲートBGを形成すると共に、周辺回路部CCSの形成領域においてポリシリコン膜12からなるゲート電極を形成する。
【0081】
その後、周辺回路部CCSの形成領域において、シリコン酸化物からなるスペーサを形成し、イオン注入を行って拡散層を形成する。次に、層間絶縁膜を堆積させ、平坦化し、上面がポリシリコン膜12の上面と同じ高さになるようにリセスする。次に、犠牲膜53をリセスして、ポリシリコン膜12上から除去し、溝52の内部のみに残留させる。
【0082】
次に、図12に示すように、メモリセルアレイMCAの形成領域において、バックゲートBG(ポリシリコン膜12)上に、例えばシリコン酸化物からなる絶縁膜15と、例えばポリシリコンからなる電極膜14とを、交互に堆積させ、積層体MLを形成する。
【0083】
次に、図13に示すように、例えばRIEにより、積層体MLにZ方向に延びる複数本の貫通ホール21を一括で形成する。貫通ホール21はX方向及びY方向に沿ってマトリクス状に配列させる。また、貫通ホール21の底部は溝52内に埋め込まれた犠牲膜53の両端部に到達するようにする。これにより、各犠牲材53に対して、それぞれY方向において隣り合う2本の貫通ホール21を到達させる。更に、Z方向から見て、貫通ホール21の形状は円形とする。このとき、貫通ホール21の内側面は、不可避的にZ方向に対して傾斜したテーパー状になる。この結果、貫通ホール21は、上端部が最も太く、下方に行くほど細くなる逆円錐台形状に形成される。
【0084】
次に、図14に示すように、貫通ホール21を介してウェットエッチングを行い、溝52内の犠牲膜53(図13参照)を除去する。これにより、溝52が連通孔22となり、連通孔22とその両端部に連通された2本の貫通ホール21により、1本の連続したU字孔23が形成される。
【0085】
次に、図15に示すように、例えばシリコン窒化物からなるバリア膜(図示せず)を形成した後、シリコン酸化膜、シリコン窒化膜、シリコン酸化膜を連続的に堆積させる。これにより、U字孔23の内面上に、バリア膜を介して、シリコン酸化膜からなるブロック膜25、シリコン窒化膜からなる電荷蓄積膜26、シリコン酸化膜からなるトンネル膜27がこの順に積層され、ONO膜24が形成される。
【0086】
次に、全面にアモルファスシリコンを堆積させる。これにより、U字孔23内にアモルファスシリコンが埋め込まれ、U字シリコン部材33が形成される。U字シリコン部材33は、貫通ホール21内に埋め込まれた1対のシリコンピラー31と、連通孔22内に埋め込まれた1本の接続部材32とから構成される。その後、積層体ML上に堆積されたアモルファスシリコン、シリコン酸化膜、シリコン窒化膜、シリコン酸化膜を除去する。
【0087】
次に、図16に示すように、積層体MLを例えばRIEによって加工し、積層体MLに溝54を形成する。溝54は、接続部材32に接続された2本のシリコンピラー31の間の領域をつなぐようにX方向に延び、最下層の絶縁膜15まで到達するように形成する。
【0088】
このとき、図5に示すように、溝54は、電極膜14を相互に噛み合った1対の櫛状のパターンに分断するように形成する。すなわち、積層体MLのX方向中央部においては、溝54はX方向に延びるように形成する。これにより、電極膜14を、X方向に延びる複数本の制御ゲート電極CGに分断する。このとき、Y方向における接続部材32間の領域の直上域には、溝54を形成しない。これにより、各制御ゲート電極CGは、Y方向に沿って配列された2本のシリコンピラー31によって貫通される。また、積層体MLのX方向両端部においては、溝54はX方向には延ばさずに、Y方向に断続的に延びるように形成する。これにより、積層体MLのX方向中央部においてY方向に沿って交互に配置された制御ゲート電極CGb及びCGsが、積層体MLのX方向の各端部において、それぞれ共通接続される。
【0089】
次に、図17に示すように、積層体ML上に絶縁膜16を堆積させて平坦化する。絶縁膜16は溝54内にも埋め込まれる。次いで、例えばアモルファスシリコンからなる導電膜17を堆積し、エッチングしてメモリセル領域のみに残留させる。
【0090】
次に、例えば、導電膜17上にレジスト膜(図示せず)を形成し、このレジスト膜をマスクとしたエッチングとレジスト膜のスリミングとを繰り返すことにより、積層体MLを階段状に加工する。これにより、上方(Z方向)から見て、各段の制御ゲート電極CGのX方向両端部がそれより上段の制御ゲート電極CGによって覆われなくなり、後の工程において、上方から各段の制御ゲート電極CGに対してコンタクトを形成することが可能となる。次に、階段状に加工した積層体MLを覆うように、例えばシリコン窒化物からなるエッチングストッパ膜(図示せず)を成膜し、その上に層間絶縁膜(図示せず)を形成し、上面を平坦化する。これにより、積層体MLの周囲が層間絶縁膜によって埋め込まれる。
【0091】
その後、導電膜17上に絶縁膜18を形成する。そして、絶縁膜18、導電膜17及び絶縁膜16を貫通し、積層体ML内の貫通ホール21の上端に到達するように、貫通ホール51を形成する。
【0092】
次に、図18に示すように、全面に絶縁膜を堆積させ、アモルファスシリコンを堆積させる。そして、アモルファスシリコン及び絶縁膜をエッチバックして、貫通ホール51内にのみ残留させる。これにより、貫通ホール51の内面上にゲート絶縁膜28が形成されると共に、アモルファスシリコンが埋め込まれる。次に、温度が例えば600℃の熱処理を行い、貫通ホール51内のアモルファスシリコンを結晶化させてポリシリコンとする。そして、このポリシリコンに対して、ヒ素(As)を例えば加速電圧を40keV、ドーズ量を3×1015cm−2としてイオン注入し、ドレイン拡散層(図示せず)を形成する。これにより、貫通ホール51内にシリコンピラー34が形成される。シリコンピラー34はシリコンピラー31に接続される。
【0093】
次に、絶縁膜18及び導電膜17に対してRIE等の加工を行い、Y方向において隣り合うシリコンピラー34間の領域に、X方向に延びる溝55を形成する。これにより、導電膜17をY方向に沿って分断し、X方向に延びる複数本の選択ゲート電極SGを形成する。
【0094】
次に、図3に示すように、絶縁膜18上に絶縁膜19を形成し、絶縁膜19内にソースプラグSPを埋設すると共に、絶縁膜19上にX方向に延びるソース線SLを形成する。このとき、ソース線SLはソースプラグSPを介して、一部のシリコンピラー34のドレイン拡散層に接続される。また、積層体MLの周囲に設けられた層間絶縁膜(図示せず)に、上方から各制御ゲート電極CG及び各選択ゲート電極SGに接続されるコンタクト(図示せず)を形成する。次に、絶縁膜19上に、ソース線SLを覆うように絶縁膜20を形成する。次に、絶縁膜20及び19内にビットプラグBPを埋設すると共に、絶縁膜20上にY方向に延びるビット線BLを形成する。このとき、ビット線BLはビットプラグBPを介して、残りのシリコンピラー34のドレイン拡散層に接続される。一方、通常の方法により、周辺回路部CCS(図1参照)を形成する。これにより、不揮発性半導体記憶装置1が製造される。
【0095】
本実施形態によれば、前述の第1の実施形態に係る不揮発性半導体記憶装置1を製造することができる。そして、本実施形態によれば、動作不良が生じるメモリセルを装置1の製造後に動作の対象から除外することができるため、貫通ホール21の直径を過剰に均一化する必要がない。このため、貫通ホール21のアスペクト比を大きくすることができ、電極膜14の積層数を増やし、単位面積当たりのメモリセル数を増大させることができる。この結果、不揮発性半導体記憶装置1のビット単価及び製造コストを低減することができる。
【0096】
なお、上述の積層体MLを形成し、積層体MLに貫通ホール21を形成し、貫通ホール21内にシリコンピラー31を埋め込む一連の工程を2回繰り返すことにより、前述の第2の実施形態に係る不揮発性半導体装置2を製造することができる。また、上述の工程を3回以上繰り返せば、部分積層体が3段以上積み重ねられた不揮発性半導体記憶装置を製造することができる。この場合も、所定の段数の電極膜14が積層された装置1を製造する際に、貫通ホール21の形成回数を減らすことができ、従って、リソグラフィ工程の回数を減らすことができる。この結果、不揮発性半導体記憶装置の製造コストを低減することができる。
【0097】
以上、実施形態を参照して本発明を説明したが、本発明はこれらの実施形態に限定されるものではない。前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
【符号の説明】
【0098】
1、2 不揮発性半導体記憶装置、6 コントローラチップ、7 メモリチップ、10 絶縁膜、11 シリコン基板、12 ポリシリコン膜、14 電極膜、15、16、18、19、20 絶縁膜、17、導電膜、21 貫通ホール、22 連通孔、23 U字孔、24 ONO膜、25 ブロック膜、26 電荷蓄積膜、27 トンネル膜、28 ゲート絶縁膜、30 U字ピラー、31 シリコンピラー、32 接続部材、33 U字シリコン部材、34 シリコンピラー、35 メモリトランジスタ、36 選択トランジスタ、37 バックゲートトランジスタ、38 メモリストリング、50 ブロック、51 貫通ホール、52、54、55 溝、53 犠牲膜、70 シリコン基板、71 制御回路、72 誤り検出部、73 バッファメモリ、81 コマンド入出力バッファ、82 アドレスバッファ、83 ロウデコーダ、84 ワード線駆動回路、85 カラムデコーダ、86 ビット線増幅回路、87 データバッファ、90 データ、91 蓄積データ、92 ECC、93 判定結果、A メモリセル列、BG バックゲート、BL ビット線、BP ビットプラグ、CCS 周辺回路部、CG、CGb、CGs 制御ゲート電極、MCA メモリセルアレイ、ML 積層体、ML1、ML2 部分積層体、SG、SGb、SGs 選択ゲート電極、SL ソース線、SP ソースプラグ
【技術分野】
【0001】
本発明は、不揮発性半導体記憶装置に関し、特に、複数の絶縁膜及び電極膜が交互に積層された不揮発性半導体記憶装置に関する。
【背景技術】
【0002】
従来より、フラッシュメモリ等の半導体記憶装置は、シリコン基板の表面にメモリセルを2次元的に集積させることにより作製されてきた。このような半導体記憶装置のビット単価を低減して大容量化を図るためには、メモリセルの高集積化が必要であるが、近年、その高集積化もコスト的、技術的に困難になってきている。
【0003】
高集積化の限界をブレークスルーする技術として、メモリセルを積層して3次元的に集積させる方法がある。但し、単純に一層ずつ積層して加工していく方法では、積層数の増加に伴って工程数が増加してしまい、コストが増加してしまう。特に、トランジスタ構造をパターニングするためのリソグラフィ工程の増加がコストの増加の主な要因となる。このため、積層化による1ビット当たりのチップ面積の低減は、チップ平面における微細化ほどにはビット単価の低減に繋がらず、大容量化の方法としては問題がある。
【0004】
この問題に鑑み、本発明者等は、一括加工型3次元積層メモリを提案した(例えば、特許文献1参照。)。この技術においては、シリコン基板上に、電極膜と絶縁膜とを交互に積層させて積層体を形成した後、この積層体に貫通ホールを一括加工で形成する。そして、貫通ホールの側面上にブロック膜、電荷蓄積膜、トンネル膜をこの順に堆積させてメモリ膜を形成し、貫通ホールの内部にシリコンピラーを埋設する。これにより、各電極膜とシリコンピラーとの交差部分にメモリトランジスタが形成される。
【0005】
この一括加工型3次元積層メモリにおいては、各電極膜及び各シリコンピラーの電位を制御することにより、シリコンピラーから電荷蓄積膜に対して電荷を出し入れし、情報を記憶させることができる。この技術によれば、積層体を一括加工して貫通ホールを形成しているため、電極膜の積層数が増加してもリソグラフィ工程の回数は増加せず、コストの増加を抑えることができる。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2007−266143号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明の目的は、動作の信頼性が高い不揮発性半導体記憶装置を提供することである。
【課題を解決するための手段】
【0008】
本発明の一態様によれば、メモリセルアレイと、制御回路と、を備え、前記メモリセルアレイは、それぞれ複数の絶縁膜及び電極膜が交互に積層され、積層方向に延びる貫通ホールが形成された積層体と、前記貫通ホールの内部に埋設された半導体ピラーと、前記電極膜と前記半導体ピラーとの間に設けられた電荷蓄積膜と、を有し、前記電極膜と前記半導体ピラーとの交差部分毎にメモリセルが形成されており、前記制御回路は、少なくとも一部の前記メモリセルに第1の値を書き込み、前記第1の値を書き込んだ前記メモリセルに対して前記第1の値を消去する動作を行い、前記消去する動作を行ったメモリセルに記憶されたデータを読み出し、前記第1の値が読み出されたメモリセルを不使用とすることを特徴とする不揮発性半導体記憶装置が提供される。
【発明の効果】
【0009】
本発明によれば、動作の信頼性が高い不揮発性半導体記憶装置を実現することができる。
【図面の簡単な説明】
【0010】
【図1】本発明の第1の実施形態に係る不揮発性半導体装置を例示するブロック図である。
【図2】第1の実施形態に係る不揮発性半導体記憶装置を例示する斜視図である。
【図3】第1の実施形態に係る不揮発性半導体記憶装置を例示する断面図である。
【図4】第1の実施形態に係る不揮発性半導体記憶装置のメモリストリングを例示する回路図である。
【図5】第1の実施形態に係る不揮発性半導体記憶装置の電極膜を例示する平面図である。
【図6】第1の実施形態に係る不揮発性半導体記憶装置の動作を例示するフローチャート図である。
【図7】第1の実施形態に係る不揮発性半導体記憶装置の動作において、各電極及び配線に印加する電位を例示する図である。
【図8】本実施形態に係る不揮発性半導体記憶装置において、メモリセル列毎に生成されるデータを例示する図である。
【図9】本発明の第2の実施形態に係る不揮発性半導体記憶装置を例示する模式的断面図である。
【図10】本発明の第3の実施形態に係る不揮発性半導体記憶装置のメモリチップの製造方法を例示する工程断面図である。
【図11】第3の実施形態に係る不揮発性半導体記憶装置のメモリチップの製造方法を例示する工程断面図である。
【図12】第3の実施形態に係る不揮発性半導体記憶装置のメモリチップの製造方法を例示する工程断面図である。
【図13】第3の実施形態に係る不揮発性半導体記憶装置のメモリチップの製造方法を例示する工程断面図である。
【図14】第3の実施形態に係る不揮発性半導体記憶装置のメモリチップの製造方法を例示する工程断面図である。
【図15】第3の実施形態に係る不揮発性半導体記憶装置のメモリチップの製造方法を例示する工程断面図である。
【図16】第3の実施形態に係る不揮発性半導体記憶装置のメモリチップの製造方法を例示する工程断面図である。
【図17】第3の実施形態に係る不揮発性半導体記憶装置のメモリチップの製造方法を例示する工程断面図である。
【図18】第3の実施形態に係る不揮発性半導体記憶装置のメモリチップの製造方法を例示する工程断面図である。
【発明を実施するための形態】
【0011】
以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、本発明の第1の実施形態について説明する。
図1は、本実施形態に係る不揮発性半導体装置を例示するブロック図であり、
図2は、本実施形態に係る不揮発性半導体記憶装置を例示する斜視図であり、
図3は、本実施形態に係る不揮発性半導体記憶装置を例示する断面図であり、
図4は、本実施形態に係る不揮発性半導体記憶装置のメモリストリングを例示する回路図であり、
図5は、本実施形態に係る不揮発性半導体記憶装置の電極膜を例示する平面図である。
なお、図1及び図2においては、図を見やすくするために、導電部分のみを図示し、絶縁部分は図示を省略している。後述する図9についても同様である。また、図2においては、図示の便宜上、シリコンピラーはZ方向の位置に拘わらず同じ太さで描かれている。
【0012】
先ず、本実施形態の特徴部分を概略的に説明する。
本実施形態に係る不揮発性半導体記憶装置の特徴は、データを記憶するメモリセルアレイと、メモリセルアレイを制御する制御回路とが設けられ、メモリセルアレイには、シリコンピラーと制御ゲート電極との交差部分にメモリトランジスタが設けられた一括加工型の3次元積層型記憶装置において、フォーマット時に少なくとも一部のメモリセルに第1の値を書き込み、次いで、これらのメモリセルから第1の値の消去を試みて、その後、これらのメモリセルに書き込まれた値を読み出し、第1の値が読み出されたメモリセルは、消去動作に不良が発生したと判定し、以後不使用とすることである。
【0013】
図1に示すように、本実施形態に係る不揮発性半導体記憶装置1(以下、単に「装置1」ともいう)においては、コントローラチップ6及びメモリチップ7が設けられている。コントローラチップ6においては、シリコン基板70に、制御回路71、誤り検出部72、バッファメモリ73が設けられている。一方、メモリチップ7においては、シリコン基板11に、メモリセルアレイMCAと、周辺回路部CCSとが設けられている。周辺回路部CCSにおいては、コマンド入出力バッファ81、アドレスバッファ82、ロウデコーダ83、ワード線駆動回路84、カラムデコーダ85、ビット線増幅回路86、データバッファ87が設けられている。
【0014】
先ず、コントローラチップ6の構成について説明する。
コントローラチップ6の制御回路71は、例えば、FPGA(field programmable gate array)により構成されている。又は、制御回路71は、CPU(central processing unit:中央演算処理装置)、RAM(random access memory)及び不揮発性メモリ(non volatile memory)が組み合わされて構成されていてもよい。又は、制御回路71は、CPU及びNOR型フラッシュメモリが組み合わされて構成されていてもよい。NOR型フラッシュメモリは、ランダムアクセス可能な不揮発性メモリである。
【0015】
制御回路71は、装置1の外部から入力されたデータを、メモリセルアレイMCAのどのメモリセルに記憶させるかを決定する。すなわち、入力されたデータに含まれる論理アドレスを、物理アドレスに対応させる。また、制御回路71は、メモリセルアレイMCAから読み出したデータが正しいか否かを判断する誤り検出動作、及び、メモリセルアレイMCA全体について、書き込み領域を均一にするウェーハレベリングを行う。そして、処理の内容、すなわち、データを書き込むのか、読み出すのか、消去するのかを指示するコマンドをコマンド入出力バッファ81に対して出力し、処理の対象となるメモリセルを表す物理アドレスをアドレスバッファ82に対して出力する。
【0016】
更に、制御回路71は、上述の処理の他に、装置1のフォーマット時に、メモリセルアレイMCAの一部のメモリセルに値「0」を書き込み、値「0」を書き込んだメモリセルに対して値「0」を消去する動作を行い、これらのメモリセルに記憶されたデータを読み出し、値「0」が読み出されたメモリセルのアドレスを記録する判定動作を行う。そして、制御回路71は、値「0」が読み出されたメモリセルを、以後の書込動作及び読出動作において不使用とする。制御回路71には、これらの処理を行うプログラムが格納されているか、又は、処理シーケンスを有している。
【0017】
誤り検出部72は、制御回路71と共に、メモリチップ7から読み出されたデータの誤り検出処理を行う回路である。バッファメモリ73は、誤り検出処理の対象となるデータを一時的に記憶するメモリである。
【0018】
次に、メモリチップ7の構成について説明する。
メモリチップ7の特徴は、メモリセルアレイMCAにおいて、メモリセルが3次元的に配列された積層体ML(図3参照)が設けられており、積層体MLを貫く貫通ホール21の直径が、下方に行くほど細くなっていることである。以下、メモリセルアレイMCAの構成を詳細に説明する。
【0019】
図2及び図3に示すように、メモリセルアレイMCAにおいては、シリコン基板11上に絶縁膜10が設けられており、その上に導電膜、例えば、ポリシリコン膜12が形成されており、これがバックゲートBGとなっている。バックゲートBG上においては、それぞれ複数の電極膜14と絶縁膜15とが交互に積層されて、積層体MLが構成されている。
【0020】
以下、本明細書においては、説明の便宜上、XYZ直交座標系を導入する。この座標系においては、シリコン基板11の上面に平行な方向であって相互に直交する2方向をX方向及びY方向とし、X方向及びY方向の双方に対して直交する方向、すなわち各層の積層方向をZ方向とする。
【0021】
電極膜14は例えばポリシリコンにより形成されている。積層体MLにおけるX方向中央部においては、電極膜14はY方向に沿って分断され、X方向に延びる複数本の制御ゲート電極CGとなっている。上方、すなわち、Z方向から見て、各層の電極膜14は同じパターンでパターニングされている。なお、後述するように、積層体MLにおけるX方向両端部においては、電極膜14はY方向に沿っては分断されておらず、1対の櫛状の形状をなしている。一方、絶縁膜15は例えばシリコン酸化物(SiO2)からなり、電極膜14同士を絶縁する層間絶縁膜として機能する。
【0022】
積層体ML上には、絶縁膜16、導電膜17及び絶縁膜18がこの順に成膜されている。導電膜17は例えばポリシリコンからなり、Y方向に沿って分断され、X方向に延びる複数本の選択ゲート電極SGとなっている。選択ゲート電極SGは、最上層の制御ゲート電極CGの直上域に2本ずつ設けられている。すなわち、選択ゲート電極SGは制御ゲート電極CGと同じ方向(X方向)に延びているが、配列周期は半分である。なお、後述するように、選択ゲート電極SGには、ビット線側の選択ゲート電極SGbとソース線側の選択ゲート電極SGsとがある。
【0023】
絶縁膜18上には絶縁膜19が設けられており、絶縁膜19上には、X方向に延びるソース線SLが設けられている。ソース線SLは、Y方向に沿って配列された最上層の制御ゲート電極CGのうち、1つおきの制御ゲート電極CGの直上域に配置されている。また、絶縁膜19上には、ソース線SLを覆うように絶縁膜20が設けられており、絶縁膜20上には、Y方向に延びる複数本のビット線BLが設けられている。ソース線SL及びビット線BLは、それぞれ金属膜により形成されている。
【0024】
そして、積層体MLを貫くように、各層の積層方向(Z方向)に延びる複数本の貫通ホール21が形成されている。Z方向から見て、貫通ホール21の形状は例えば円形である。一方、貫通ホール21の側面は垂直方向に対して傾斜しており、貫通ホール21は下方にいくほど細くなっている。各貫通ホール21は各段の制御ゲート電極CGを貫き、下端はバックゲートBGに到達している。また、貫通ホール21はX方向及びY方向に沿ってマトリクス状に配列されている。そして、制御ゲート電極CGはX方向に延びているため、X方向に配列された複数本の貫通ホール21は、同一の制御ゲート電極CGを貫いている。また、Y方向における貫通ホール21の配列周期は、制御ゲート電極CGの配列周期の半分である。これにより、Y方向に配列された貫通ホール21は2個で1組となり、同じ組に属する貫通ホール21は同じ制御ゲート電極CGを貫いている。
【0025】
また、バックゲートBGの上層部分内には、1本の貫通ホール21の下端部を、この貫通ホール21から見てY方向に1列分離隔した他の1本の貫通ホール21の下端部に連通させるように、連通孔22が形成されている。これにより、Y方向において隣り合う1対の貫通ホール21と、それらを相互に連通させる連通孔22とにより、1本の連続したU字孔23が形成されている。積層体ML内には、複数本のU字孔23が形成されている。
【0026】
U字孔23の内面上には、例えばシリコン窒化物からなるバリア膜(図示せず)を介して、ONO膜(Oxide Nitride Oxide film:酸化物−窒化物−酸化物膜)24が設けられている。ONO膜24においては、外側から順に、絶縁性のブロック膜25、電荷蓄積膜26、絶縁性のトンネル膜27が積層されている。ブロック膜25は、装置1の駆動電圧の範囲内にある電圧が印加されても実質的に電流を流さない膜であり、例えば、誘電率が電荷蓄積膜26を形成する材料の誘電率よりも高い高誘電率材料によって形成されており、例えば、シリコン酸化物によって形成されている。電荷蓄積膜26は、電荷をトラップする能力がある膜であり、例えば、シリコン窒化物により形成されている。トンネル膜27は、通常は絶縁性であるが、装置1の駆動電圧の範囲内にある所定の電圧が印加されるとトンネル電流を流す膜であり、例えばシリコン酸化物により形成されている。U字孔23の内面上の全領域において、ONO膜24の膜厚はほぼ均一である。
【0027】
また、U字孔23の内部には、不純物がドープされた半導体材料、例えば、ポリシリコンが埋め込まれている。これにより、U字孔23の内部には、U字シリコン部材33が設けられている。U字シリコン部材33のうち、貫通ホール21内に位置する部分はシリコンピラー31となっており、連通孔22内に位置する部分は接続部材32となっている。シリコンピラー31の形状はZ方向に延びる柱状であり、例えば円柱状である。但し、上述の如く、貫通ホール21の直径は下方にいくほど細くなっているため、その内部に埋め込まれたシリコンピラー31の直径も、下方にいくほど細くなっている。また、接続部材32の形状はY方向に延びる柱形であり、例えば四角柱形である。U字シリコン部材33を構成する2本のシリコンピラー31及び1本の接続部材32は一体的に形成されており、従って、U字シリコン部材33は、その長手方向に沿って切れ目無く連続的に形成されている。更に、U字シリコン部材33は、ONO膜24によってバックゲートBG及び制御ゲート電極CGから絶縁されている。
【0028】
また、絶縁膜16、選択ゲート電極SG及び絶縁膜18には、複数の貫通ホール51が形成されている。各貫通ホール51は各貫通ホール21の直上域に形成されており、各貫通ホール21に連通されている。ここで、選択ゲート電極SGはX方向に延びているため、X方向に配列された貫通ホール51は、同一の選択ゲート電極SGを貫いている。また、Y方向における貫通ホール51の配列周期は、選択ゲート電極SGの配列周期と同じであり、配列の位相も同じである。従って、Y方向に配列された複数本の貫通ホール51は、選択ゲート電極SGと1対1で対応し、相互に異なる選択ゲート電極SGを貫いている。
【0029】
貫通ホール51の内面上には、ゲート絶縁膜28が形成されている。また、貫通ホール51の内部には、例えばポリシリコンが埋め込まれており、シリコンピラー34となっている。シリコンピラー34の形状は、Z方向に延びる柱形であり、例えば円柱形である。シリコンピラー34の下端部は、その直下域に形成されたシリコンピラー31の上端部に接続されている。更に、シリコンピラー34は、ゲート絶縁膜28によって制御ゲート電極SGから絶縁されている。そして、U字シリコン部材33と、その上端部に接続された1対のシリコンピラー34により、U字ピラー30が構成されている。
【0030】
以下、U字ピラー30と、制御ゲート電極CG、選択ゲート電極SG、ソース線SL及びビット線BLとの位置関係を説明する。上述の如く、U字ピラー30は、Y方向において隣り合う1対のシリコンピラー34及び31が、接続部材32によって相互に接続されて構成されている。一方、制御ゲート電極CG、選択ゲート電極SG及びソース線SLはX方向に延びており、ビット線BLはY方向に延びている。そして、U字ピラー30と制御ゲート電極CGのY方向における配列周期は同じであるが、位相が半周期分ずれているため、各U字ピラー30に属する1対のシリコンピラー31、すなわち、接続部材32によって相互に接続された2本のシリコンピラー31は、相互に異なる制御ゲート電極CGを貫いている。一方、Y方向において隣り合う2本のU字ピラー30に属する2本のシリコンピラー31であって、隣り合う2本のシリコンピラー31は、共通の制御ゲート電極CGを貫いている。
【0031】
また、Y方向に配列された複数本のシリコンピラー34は相互に異なる選択ゲートSGを貫いており、従って、各U字ピラー30に属する1対のシリコンピラー34も、相互に異なる選択ゲート電極SGを貫いている。一方、X方向に配列された複数本のU字ピラー30は、共通の1対の選択ゲートSGを貫いている。
【0032】
更に、各U字ピラー30に属する1対のシリコンピラー34のうち、1本のシリコンピラー34は絶縁膜19内に埋設されたソースプラグSPを介してソース線SLに接続されており、他の1本のシリコンピラー34は絶縁膜19及び20内に埋設されたビットプラグBPを介してビット線BLに接続されている。従って、U字ピラー30は、ビット線BLとソース線SLとの間に接続されている。図1乃至図4においては、U字ピラー30が貫く選択ゲート電極SGのうち、ビット線側に配置された選択ゲート電極SGを選択ゲート電極SGbと表記し、ソース線側に配置された選択ゲート電極SGを選択ゲート電極SGsと表記する。そして、X方向に配列されたU字ピラー30は、共通のソース線SLに接続され、相互に異なるビット線BLに接続されている。ここで、X方向におけるU字ピラー30の配列周期は、ビット線BLの配列周期と同じであるため、X方向において、U字ピラー30とビット線BLとは1対1で対応している。一方、Y方向に配列されたU字ピラー30は、2本1組で各ソース線SLに接続され、共通のビット線BLに接続されている。
【0033】
そして、図1乃至図4に示すように、装置1においては、シリコンピラー31がチャネルとして機能し、制御ゲート電極CGがゲート電極として機能することにより、シリコンピラー31と制御ゲート電極CGとの交差部分に、縦型のメモリトランジスタ35が形成される。各メモリトランジスタ35は、シリコンピラー31と制御ゲート電極CGとの間に配置された電荷蓄積膜26に電子を蓄積することにより、メモリセルとして機能する。積層体ML内には、複数本のシリコンピラー31がX方向及びY方向に沿ってマトリクス状に配列されているため、複数のメモリトランジスタ35が、X方向、Y方向、Z方向に沿って、3次元的に配列される。
【0034】
また、シリコンピラー34と選択ゲート電極SGとの交差部分には、シリコンピラー34をチャネルとし、選択ゲート電極SGをゲート電極とし、ゲート絶縁膜28をゲート絶縁膜とした選択トランジスタ36が形成される。この選択トランジスタ36も、上述のメモリトランジスタ35と同様に、縦型トランジスタである。
【0035】
更に、接続部材32とバックゲートBGとの間には、ONO膜24が介在するため、接続部材32をチャネルとし、バックゲートBGをゲート電極とし、ONO膜24をゲート絶縁膜としたバックゲートトランジスタ37が形成される。すなわち、バックゲートBGは、電界によって接続部材32の導通状態を制御する電極として機能する。
【0036】
この結果、図4に示すように、各U字ピラー30に沿って、ビット線BLとソース線SLとの間に接続されたメモリストリング38が構成される。メモリストリング38においては、両端部に選択トランジスタ36が設けられ、中央部にバックゲートトランジスタ37が設けられ、各選択トランジスタ36とバックゲートトランジスタ37との間に、電極膜14の積層数と同数のメモリトランジスタ35が直列に接続される。すなわち、積層体ML内に3次元的に配列された複数のメモリトランジスタ35は、U字シリコン部材33毎にメモリストリング38としてまとめられる。
【0037】
そして、図5に示すように、メモリセルアレイMCAは、複数のブロック50に分けられている。以下、ブロック50と各導電部材との位置関係について説明する。
図5に示すように、メモリセルアレイMCAにおいて設定された複数のブロック50は、Y方向に沿って配列されている。そして、装置1に設けられた導電部材のうち、X方向に延びる導電部材、すなわち、制御ゲート電極CG及び選択ゲート電極SGと、Z方向に延びるU字ピラー30は、ブロック50毎に組分けされている。また、XY平面に沿って形成されているバックゲートBGは、ブロック50毎に分割されており、相互に電気的に分離されている。一方、Y方向に延びるビット線BLは、全てのブロック50を通過するように延びており、全てのブロック50で共有されている。更にまた、シリコン基板11におけるブロック50間の領域には、素子分離膜(図示せず)が形成されている。
【0038】
また、各ブロック50に属する制御ゲート電極CGは、更に2つのグループに組分けされている。すなわち、制御ゲート電極CGは、ソース線SLの直下域に配置され、上端部がソース線SLに接続されたシリコンピラーによって貫かれた制御ゲート電極CG(図5では「制御ゲート電極CGs」と表記する)と、ソース線SLの直下域から外れた領域に配置され、上端部がビット線BLに接続されたシリコンピラーによって貫かれた制御ゲート電極CG(図5では「制御ゲート電極CGb」と表記する)とに分かれている。そして、制御ゲート電極CGsと制御ゲート電極CGbとはY方向に沿って交互に配列されており、制御ゲート電極CGs同士は共通接続されており、制御ゲート電極CGb同士も共通接続されている。また、制御ゲート電極CGsと制御ゲート電極CGbとは電気的に分離されている。
【0039】
具体的には、図5に示すように、電極膜14(図1参照)は、積層体MLのX方向両端部においてはY方向に沿って分断されておらず、X方向に延びる切込が断続的に形成されている。これにより、各ブロック50において、電極膜14は相互に噛み合った1対の櫛状のパターンに分割されており、それぞれ、制御ゲート電極CGs及び制御ゲート電極CGbとなっている。なお、図5においては、図を簡略化するために、制御ゲート電極CGsの櫛の歯は3本とし、制御ゲートCGbの櫛の歯は2本としているが、本実施形態はこれに限定されず、櫛の歯の数はより多くてもよい。
【0040】
次に、図1を参照して、メモリチップ7の周辺回路部CCSについて説明する。
コマンド入出力バッファ81は、制御回路71から出力されたコマンドを一時的に記憶し、アドレスバッファ82、ワード線駆動回路84及びビット線増幅回路86に対して出力する回路である。アドレスバッファ82は、制御回路71から出力されたメモリセルの物理アドレスを一時的に記憶し、ロウデコーダ83及びカラムデコーダ85に対して出力する回路である。ロウデコーダ83は、アドレスバッファ82から入力された物理アドレスに基づいて、このメモリセルに対応するワード線(制御ゲート電極CG)を選択し、その結果をワード線駆動回路84に対して出力する回路である。ワード線駆動回路84は、ロウデコーダ83から入力された信号に基づいて、各制御ゲート電極CGに供給する電位を生成する回路である。
【0041】
カラムデコーダ85は、アドレスバッファ82から入力された物理アドレスに基づいて、このメモリセルに対応するビット線BLを選択する回路である。ビット線増幅回路86は、データの書込時においては、カラムデコーダ85から入力された信号に基づいて、各ビット線BLに供給する電位を生成し、データの読出時においては、ビット線BLの電位を増幅する回路である。データバッファ87は、ビット線増幅回路86によって読み出されたデータを一時的に記憶し、コントローラチップ6の誤り検出部72に対して出力する回路である。周辺回路部CCSには、メモリセルアレイMCAの選択ゲート電極SG及びバックゲートBGに所定の電位を印加する駆動回路(図示せず)も設けられている。
【0042】
次に、上述の如く構成された本実施形態に係る不揮発性半導体記憶装置1の動作について説明する。
先ず、装置1の動作を概略的に説明する。なお、以下の概略的な説明においては、メモリセルアレイMCA内部の動作の説明は省略しているが、これについては後で詳細に説明する。
図6は、本実施形態に係る不揮発性半導体記憶装置の動作を例示するフローチャート図である。
【0043】
先ず、図1及び図6のステップS1に示すように、装置1の外部からコントローラチップ6の制御回路71に対して、プログラムコマンドが投入される。このプログラムコマンドは、例えば、装置1のフォーマット命令である。これにより、制御回路71は、ステップS2以降の動作を実行する。
【0044】
すなわち、制御回路71は、ステップS2に示すように、メモリセルアレイMCAの全てのメモリセルに対して値「0」のデータを書き込む。次に、ステップS3に示すように、全てのメモリセルに対して消去動作を施す。このとき、消去動作が正常に実行されたメモリセルの値は、「1」となる。一方、消去動作が正常に実行されなかったメモリセルの値は、「0」のままとなる。
【0045】
次に、ステップS4に示すように、制御回路71は、最上段のメモリセルに対して、データの読出動作を実行する。上述の如く、積層体MLにおいて、貫通ホール21は下方にいくほど細くなっている。このため、積層体MLの最上段に形成されたメモリセルにおいては、最上段以外の段に形成されたメモリセルと比較して、貫通ホール21が太く、貫通ホール21の側面の曲率が小さいため、ONO膜24に印加される電界が弱くなる。従って、最上段のメモリセルにおいては、それ以外の段のメモリセルと比較して、消去動作の際に動作不良が発生する可能性が高い。このため、ステップS4においては、積層体MLの最上段のメモリセルについてのみ、データの読出動作を行う。
【0046】
この結果、値が「0」であったメモリセルについては、ステップS3において消去動作が正常に実行されなかったものとして、ステップS5において、「NG」と判定する。そして、ステップS6に示すように、「NG」と判定されたメモリセルのアドレス情報を、バッファメモリ72に記憶させる。一方、値が「1」であったメモリセルについては、ステップS3において消去動作が正常に実行されたものとして、ステップS7において、「OK」と判定する。最上段の全てのメモリセルについてデータの読出動作が終了したら、図6に示す判定動作を終了する。
【0047】
これにより、積層体MLに形成されたメモリセルのうち、動作不良のメモリセルのアドレス情報がバッファメモリ73に記憶される。以後、制御回路71が通常の書込動作及び読出動作を行う際に、アドレス情報がバッファメモリ73に記憶されたメモリセルを処理の対象から除外する。具体的には、制御回路71が装置1の外部から入力されたデータの論理アドレスに各メモリセルの物理アドレスを順次割り振っていく際、及び、制御回路71がメモリチップ7から読み出したデータの物理アドレスに論理アドレスを順次割り振っていく際に、バッファメモリ73に記憶されたメモリセルの物理アドレスは飛ばして割り振る。これにより、動作不良のメモリセルは除外され、正常なメモリセルのみが使用される。
【0048】
このように、本実施形態においては、動作不良が生じるメモリセルを除外することができ、不揮発性半導体記憶装置1の動作の信頼性を担保することができる。また、装置1を製造する際に、過度のマージンを見込む必要がないため、1回の加工で形成する貫通ホールのアスペクト比を高くすることができる。これにより、装置1の動作信頼性を維持しつつ、ビット単価を低減し、製造コストを低減することが可能となる。
【0049】
次に、上述の書込動作、消去動作及び読出動作におけるメモリセルアレイMCA内部の動作について詳細に説明する。
図7は、本実施形態に係る不揮発性半導体記憶装置の動作において、各電極及び配線に印加する電位を例示する図であり、
図8は、本実施形態に係る不揮発性半導体記憶装置において、メモリセル列毎に生成されるデータを例示する図である。
【0050】
以下の説明では、メモリトランジスタ35はnチャネル型の電界効果トランジスタであるものとする。また、メモリトランジスタ35において、電荷蓄積膜26に電子が蓄積され、閾値が正にシフトした状態を値「0」とし、電荷蓄積膜26に電子が蓄積されておらず、閾値がシフトしていない状態を値「1」とする。更に、初期状態においては、全てのメモリセルに電子が蓄積されておらず、従って、値「1」が書き込まれているものとする。更にまた、制御ゲート電極の段数は4であるものとし、データの書込及び読出の対象となるメモリトランジスタ35(以下、「選択セル」という)は、上端部がビット線BLに接続されたシリコンピラーにおける下から3段目のメモリトランジスタであるものとする。すなわち、下から3段目の制御ゲート電極CGbが選択セルのゲート電極となる。
【0051】
(書込動作)
先ず、各メモリトランジスタ35に任意のデータを書き込む書込動作について説明する。データの書込は、1ブロックずつ順番に、X方向に配列された複数個の選択セルに対して同時に行う。図2に示すように、これらの複数個の選択セルは、相互に異なるメモリストリング38に属しているが、同一の制御ゲート電極CGを共有している。また、これらの選択セルが属する複数本のメモリストリング38は、相互に異なるビット線BLに接続されているが、共通の選択ゲート電極SGを貫いており、共通のソース線SLに接続されている。
【0052】
先ず、書込対象となるメモリトランジスタ35(選択セル)が属するメモリストリング38(以下、「選択ストリング」という)のY座標を選択する。具体的には、図7に示すように、周辺回路部CCSが、選択ストリングの選択ゲート電極SGbに対して選択ゲート電位Vsgを印加し、選択ゲート電極SGsに対してオフ電位Voffを印加する。また、非選択のメモリストリング38の選択ゲート電極SGb及びSGsに対してオフ電位Voffを印加する。オフ電位Voffとは、そのゲート電極が構成するトランジスタがオフ状態となるような電位であり、例えば、基準電位Vssである。基準電位Vssは、例えば接地電位(0V)である。選択ゲート電位Vsgとは、その選択ゲート電極SGが構成する選択トランジスタ36の導通状態が、シリコンピラーの電位(ボディ電位)によって決定されるような電位であり、例えば、基準電位Vssよりも高い電位である。更に、バックゲートBGの電位はオン電位Vonとする。オン電位Vonとは、そのゲート電極が構成するトランジスタがオン状態となるような電位であり、例えば、電源電位Vdd(例えば、3.0V)である。
【0053】
これにより、選択ストリングのビット線側の選択トランジスタ36は、ビット線BLの電位によってオン状態とオフ状態とが切り替わる状態となり、ソース線側の選択トランジスタ36はオフ状態となる。また、非選択のメモリストリング38の選択トランジスタ36は全てオフ状態となる。更に、全てのメモリストリング38のバックゲートトランジスタ37がオン状態となる。
【0054】
次に、ビット線BLのうち、値「0」を書き込む選択セルが接続されたビット線BLには基準電位Vss(例えば、0V)を印加し、値「1」を書き込む選択セルが接続されたビット線BLには電源電位Vdd(例えば、3.0V)を印加する。図6に示すステップS2においては、全てのメモリセルに対して値「0」を書き込むため、全てのビット線BLに基準電位Vssを印加する。一方、全てのソース線SLに電源電位Vddを印加する。
【0055】
この状態で、選択ストリングにおける選択セルの位置を選択する。具体的には、選択セルを構成する制御ゲート電極CGの電位を書込電位Vpgm(例えば、18V)に昇圧させ、それ以外の制御ゲート電極CGの電位を中間電位Vpass(例えば、10V)とする。このとき、選択セルが属する層の制御ゲート電極CGb同士は互いに接続されているため、非選択のメモリストリングにおいても、この層の制御ゲート電極CGbには書込電位Vpgmが印加される。書込電位Vpgmは、シリコンピラー31からONO膜24の電荷蓄積膜26に対して電子を注入することができる十分に高い電位であり、基準電位Vss及び選択ゲート電位Vsgよりも高い電位である。すなわち、Vss<Vsg<Vpgmである。また、中間電位Vpassは基準電位Vssよりは高い電位であるが、書込電位Vpgmよりは低い電位である。すなわち、Vss<Vpass<Vpgmである。
【0056】
これにより、値「0」を書き込む選択セルについては、ビット線BLの電位が基準電位Vss(例えば、0V)であり、ビット線側の選択ゲート電極SGbの電位が基準電位Vssよりも高い選択ゲート電位Vsgであるため、ビット線側の選択トランジスタ36のソース電位とゲート電位との電位差が閾値を超え、この選択トランジスタ36はオン状態となる。この結果、選択セルのボディ電位Vbodyは基準電位Vssに近くなる。また、選択セルの制御ゲート電極CGの電位は書込電位Vpgm(例えば、18V)である。従って、選択セルにおけるゲート電位とボディ電位との差(Vpgm−Vbody)は十分に大きくなり、この電位差によって高温の電子が生成され、シリコンピラー31からトンネル膜27を介して電荷蓄積膜26に注入される。これにより、この選択セルに値「0」が書き込まれる。なお、図6に示すステップS2においては、全てのメモリセルに値「0」を書き込む。
【0057】
一方、値「1」を書き込む選択セルについては、ビット線BLの電位が正電位Vdd(例えば、3.0V)であり、ビット線側の選択ゲート電極SGbの電位が基準電位Vssよりも高い選択ゲート電位Vsgであるため、ビット線側の選択トランジスタ36のソース電位とゲート電位との電位差は小さく、この選択トランジスタ36はバックゲート効果によりオフ状態となる。これにより、シリコンピラー31はフローティング状態となり、選択セルのボディ電位Vbodyは、中間電位Vpass(例えば、10V)が印加された制御ゲート電極CGとのカップリングにより、高い値に維持される。このため、選択セルにおける制御ゲート電極CG3の書込電位Vpgm(例えば、18V)とボディ電位Vbodyとの差(Vpgm−Vbody)は小さくなり、電荷蓄積膜26に電子は注入されない。この結果、この選択セルに値「1」が書き込まれる。
【0058】
また、非選択のメモリストリング38においては、両端部の選択トランジスタ36が共にオフ状態となるため、シリコンピラー31の電位はフローティング状態となる。この場合、シリコンピラー31のボディ電位Vbodyは、制御ゲート電極CGに印加する電位及びその昇圧レートと、選択ゲート電極SGの電位とにより制御することができ、高い電位に維持することができる。この結果、メモリトランジスタ35におけるゲート電位とボディ電位との差(Vpgm−Vbody)は小さくなり、電荷蓄積膜26には電子が注入されず、元の値が保持される。
【0059】
このように、本実施形態においては、選択トランジスタの導通状態を制御して書き込む行(Y座標)を選択し、X方向に配列されたメモリストリング38の行単位で順番にデータを書き込む。このとき、制御ゲート電極の電位は、ブロック単位で制御される。このため、書込時のディスターブは、ブロック内のメモリストリングにデータを書き込むために必要な時間の合計量を考慮すればよいことになる。これにより、ブロックサイズを調整することにより、ディスターブ時間を制御することが可能となる。
【0060】
(消去動作)
次に、メモリトランジスタに書き込まれたデータを消去する消去動作について説明する。データの消去はブロック単位で行う。図7に示すように、周辺回路部CCSは、バックゲートBGにオン電位Vonを印加して、バックゲートトランジスタ37をオン状態とする。また、消去対象となるブロック(以下、「選択ブロック」ともいう)の全ての制御ゲート電極CGに基準電位Vss(例えば、0V)を印加する。更に、ビット線BL及びソース線SLの電位を消去電位Verase(例えば、15V)に昇圧する。更にまた、選択ゲート電極SGb及びSGsに消去電位Veraseよりも低い選択ゲート電位Vsgを印加する。すなわち、Vsg<Veraseとする。
【0061】
これにより、ビット線BL及びソース線SLの電位は消去電位Verase(例えば、15V)となり、選択ゲート電極SGb及びSGsの電位は選択ゲート電位Vsgとなるため、ビット線BLと選択ゲート電極SGbとの電位差、及び、ソース線SLと選択ゲート電極SGsとの電位差によるバンド間トンネリングによってホール電流が発生し、シリコンピラー31の電位、すなわち、ボディ電位が昇圧する。一方、消去対象となるブロック(選択ブロック)の制御ゲート電極CGには基準電位Vss(例えば、0V)が印加されているため、シリコンピラー31と制御ゲート電極CGとの間の電位差により、ホール(正孔)がメモリトランジスタ35の電荷蓄積膜26に注入され、電荷蓄積膜26内の電子が対消滅する。この結果、データが消去される。
【0062】
但し、最上段に形成されたメモリトランジスタ35においては、貫通ホール21の直径が大きいため、貫通ホール21の側面の曲率が小さく、シリコンピラー31と制御ゲート電極CGとの間に十分な電界が発生しない場合がある。この場合は、電荷蓄積膜26に十分な量のホールが注入されず、消去が不十分となる。なお、ホール電流の注入によりボディ電位が上昇するため、電荷蓄積膜26に十分なホールを注入するためには、消去電位Veraseと選択ゲート電位Vsgとの電位差を十分にとる必要があるが、同時に、過剰な電位差により選択トランジスタ36のゲート絶縁膜38が破壊されないように調整する必要がある。
【0063】
一方、消去対象としないブロック(非選択のブロック)においては、選択ゲート電極SGb及びSGsの電位をビット線BL及びソース線SLの電位に近い電位まで昇圧させて、ビット線BL又はソース線SLに接続された拡散層と選択ゲート電極SGb又はSGsとの間の電界を弱め、ホール電流が発生しないようにする。又は、制御ゲート電極CGの電位をシリコンピラー31と同時に昇圧させて、シリコンピラー31内のホールが電荷蓄積膜26に注入されないようにする。これにより、非選択のブロックにおいては、メモリトランジスタ35に既に書き込まれている値がそのまま保持される。
【0064】
(読出動作)
次に、任意のメモリトランジスタ35に書き込まれたデータを読み出す読出動作について説明する。図7に示すように、周辺回路部CCSが、バックゲートBGにオン電位Vonを印加して、バックゲートトランジスタ37をオン状態とする。また、選択ストリングの選択ゲート電極SGs及びSGbにオン電位Von(例えば、3.0V)を印加して、選択トランジスタ36をオン状態とする。一方、非選択のメモリストリング38の選択ゲート電極SGs及びSGbにはオフ電位Voff(例えば、0V)を印加して、選択トランジスタ36をオフ状態とする。
【0065】
そして、周辺回路部CCSが、選択セルの制御ゲート電極CG、例えば、下から3層目の制御ゲート電極CGbに対して、選択セルの値によって導通状態が異なるような電位を印加する。この電位は、選択セルの値が「0」、すなわち、電荷蓄積膜26に電子が蓄積されていて閾値が正にシフトしている場合はボディに電流が流れず、選択セルの値が「1」、すなわち、電荷蓄積膜26に電子が蓄積されておらず閾値がシフトしていなければボディに電流が流れるような電位であり、例えば、基準電位Vss(例えば、0V)である。また、選択セル以外のメモリトランジスタ35を構成する制御ゲート電極に対して、これらのメモリトランジスタ35がその値によらずオン状態となるような読出電位Vread(例えば、4.5V)を印加する。
【0066】
この状態で、各ビット線BLに電位Vbl(例えば、0.7V)、各ソース線SLに基準電位Vss(例えば、0V)を印加する。この結果、選択セルの値が「1」であれば選択ストリングに電流が流れ、選択セルの値が「0」であれば選択ストリングに電流が流れない。従って、ビット線BLから選択ストリングを介してソース線SLに流れる電流を検出するか、ビット線BLの電位降下を検出することにより、選択セルの値を読み出すことができる。例えば、選択セルの値が「1」であれば、ビット線BLの電位が変化するため、その変化をビット線増幅回路86によって増幅して検出し、その検出結果をデータとしてデータバッファ87に蓄積する。なお、非選択のメモリストリング38については、選択トランジスタ36がオフ状態であるため、メモリトランジスタ35に記憶された値に拘わらず、電流は流れない。
【0067】
このようにして、X方向に沿って1列に配列された複数のメモリセルからなるメモリセル列A、すなわち、共通の選択ゲート電極SGs及びSGbを貫く複数本のメモリストリング38に属するメモリセルであって、共通の制御ゲート電極CG、例えば、下から3層目の制御ゲート電極CGbによって構成される複数のメモリセルからなるメモリセル列Aから、データが同時に読み出される。以後、メモリセル列Aに蓄積されていたデータの集合体を、蓄積データ91という。
【0068】
図8に示すように、データバッファ87は、メモリセル列Aから読み出された蓄積データ91に対して、ECC(error correcting code:誤り訂正符号)92を付加して、誤り検出部72に対して出力する。誤り検出部72は、入力されたデータのうち、ECC92に基づいて蓄積データ91に誤りがないかどうかを判断し、誤りが無い場合には、そのままバッファメモリ73に記憶させ、誤りがある場合には、誤りを訂正可能であれば訂正した後、バッファメモリ73に記憶させる。制御回路71は、メモリバッファ73からデータを読み出し、蓄積データ91の物理アドレスを論理アドレスに変換して、装置1の外部に対して出力する。
【0069】
また、制御回路71は、図6に示す判定動作において、判定の結果を判定結果93として、各メモリセル列Aに対応する蓄積データ91に付加する。判定結果93は、例えば1ビットのデータである。例えば、あるメモリセル列Aに対応するデータ90の全体の大きさは約2キロビットであり、そのうち、蓄積データ91の大きさは約1.7キロビットであり、ECC92の大きさは256ビットであり、判定結果93の大きさは1ビットである。制御回路71は、あるメモリセル列Aについて、図6に示す判定動作において不良(NG)と判定されたメモリセルが1つ以上含まれる場合は、このメモリセル列Aについての判定結果93の値を、不良を表す値、例えば「1」とする。一方、メモリセル列Aに不良と判定されたメモリセルが含まれない場合は、このメモリセル列Aについての判定結果93の値を、正常を表す値、例えば「0」とする。
【0070】
そして、制御回路71は、以後の書込動作及び読出動作において、データ90のうち判定結果93を最初に読み込み、判定結果93の値が「1」であるデータ90は読込動作の対象とせず、また、このデータ90に対応するメモリセル列Aは書込動作の対象としない。具体的には、書込動作においては、制御回路71が装置1の外部から入力されたデータの論理アドレスに各メモリセルの物理アドレスを順次割り振っていくときに、判定結果93の値が「1」であるメモリセル列Aの物理アドレスは飛ばしていき、この物理アドレスには論理アドレスを割り振らない。また、読出動作においては、制御回路71がメモリチップ7から読み出したデータの物理アドレスに論理アドレスを順次割り振っていくときに、判定結果93の値が「1」であるデータ90は飛ばしていき、このデータ90は読み出さない。
【0071】
このように、本実施形態によれば、データ90のうち、最初の1ビットを読み出すだけで、そのデータ90又はメモリセル列Aを処理の対象とするか否かを判断できるため、この判断を短時間に行うことができ、高速動作が可能となる。
【0072】
なお、本実施形態においては、積層体MLの最上段に形成されたメモリセルのみを判定の対象とする例を示したが、本発明はこれに限定されず、全てのメモリセルを判定の対象としてもよい。また、一部のメモリセルのみを判定の対象とする場合には、動作不良が生じる可能性が高いメモリセルを優先的に判定の対象とすると効果的である。すなわち、貫通ホールが上部は太く下部が細い逆円錐形に近い円柱状となることを考慮すると、最上段に形成されたメモリセルのみを判定の対象とする方法の他に、例えば、最上段及び上から2段目に形成されたメモリセルを判定の対象とする方法が考えられる。
【0073】
また、本実施形態においては、図6に示すステップS2において、全てのメモリセルに対して値「0」を書き込み、ステップS3において、全てのメモリセルに対して消去動作を実施する例を示したが、判定動作のみを実施してフォーマット動作を実施しない場合には、少なくとも判定動作の対象となるメモリセルについてのみ、上述の書込動作及び消去動作を行えばよい。
【0074】
更に、本実施形態においては、判定結果に基づいて、以後の書込動作及び読出動作の対象とするか否かを判断する単位を、同時に読み出される複数のメモリセル、すなわち、X方向に沿って1列に配列された複数のメモリセルからなるメモリセル列Aとする例を示したが、本発明はこれに限定されない。例えば、X方向及びZ方向に沿って平面状に配列された複数のメモリセル、すなわち、X方向に沿って配列された複数本のシリコンピラー31のそれぞれを共有する複数のメモリセルを一単位として、以後の書込動作及び読出動作の対象とするか否かを判断してもよい。又は、ブロック50全体を一単位として、以後の書込動作及び読出動作の対象とするか否かを判断してもよい。
【0075】
更にまた、データ90において、蓄積データ91には、ECC92及び判定結果93の他に、誤り符号として、CRC(cyclic redundancy check:巡回冗長検査)を付加してもよい。更にまた、上述の判定動作の実行はフォーマット時には限定されず、製品の出荷時に実行してもよい。
【0076】
次に、本発明の第2の実施形態について説明する。
図9は、本実施形態に係る不揮発性半導体記憶装置を例示する模式的断面図である。
図9に示すように、本実施形態に係る不揮発性半導体記憶装置2においては、貫通ホールが2段構成になっており、各段において、下方に行くほど細くなっている。すなわち、積層体MLは、Z方向に配列された2つの部分積層体ML1及びML2からなり、部分積層体ML1上に部分積層体ML2が積み重ねられている。部分積層体ML1及びML2においては、それぞれ複数枚の絶縁膜15及び電極膜14が積層されている。また、貫通ホール21のうち、部分積層体ML1内に形成された下部21aと、部分積層体ML2内に形成された上部21bは、それぞれ、下方に行くほど細いテーパー状になっている。このため、下部21aの上端部は上部21bの下端部よりも太くなっており、貫通ホール21の内面における下部21aと上部21bとの境界部分には段差が形成されている。そして、制御回路71(図1参照)は、各部分積層体ML1及びML2における最上段のメモリセルに対して、前述の判定動作を行う。本実施形態における上記以外の構成、動作及び効果は、前述の第1の実施形態と同様である。なお、部分積層体は3段以上積み重ねられていてもよい。この場合も、制御回路71は、各部分積層体の最上段のメモリセルに対して、前述の判定動作を行えばよい。
【0077】
次に、本発明の第3の実施形態について説明する。
本実施形態は、前述の第1の実施形態に係る不揮発性半導体記憶装置1の製造方法の実施形態である。
以下、メモリチップ7の製造方法について説明する。
図10乃至図18は、本実施形態に係る不揮発性半導体記憶装置のメモリチップの製造方法を例示する工程断面図である。
なお、図10乃至図18は、図3と同じ断面を示している。
【0078】
先ず、図10に示すように、シリコン基板11を用意する。このシリコン基板11には、メモリセルアレイMCAの形成領域が設定されており、その周囲には、周辺回路部CCSの形成領域が設定されている。そして、シリコン基板11の上層部分の所定の領域に、素子分離膜を形成する。次に、周辺回路部CCSの形成領域において、高耐圧トランジスタのための厚膜ゲート絶縁膜と低耐圧トランジスタのための薄膜ゲート絶縁膜を作り分ける。このとき、メモリセルアレイMCAの形成領域においても、シリコン基板11上に絶縁膜10を形成する。
【0079】
次に、絶縁膜10上に、導電膜としてのポリシリコン膜12を例えば200nmの厚さに堆積させる。そして、メモリセル形成領域において、ポリシリコン膜12の上層部分に対してフォトリソグラフィ及びRIE(Reactive Ion Etching:反応性イオンエッチング)を行い、ポリシリコン膜12の上面にY方向に延びる短冊状の溝52を複数本形成する。溝52はX方向及びY方向に沿ってマトリクス状に配列させる。溝52は、ポリシリコン膜12の上面に形成された凹部である。
【0080】
次に、図11に示すように、例えば、CVD法(Chemical Vapor Deposition法:化学気相成長法)によりシリコン窒化膜を堆積させることにより、ポリシリコン膜12上に犠牲膜53を成膜する。このとき、犠牲膜53は溝52内にも埋め込まれる。次に、犠牲膜53及びポリシリコン膜12を例えばフォトリソグラフィ及びRIEにより加工する。これにより、メモリセル形成領域においてポリシリコン膜12をブロック50(図5参照)毎に分断し、各ブロック50にポリシリコン膜12からなる平板状のバックゲートBGを形成すると共に、周辺回路部CCSの形成領域においてポリシリコン膜12からなるゲート電極を形成する。
【0081】
その後、周辺回路部CCSの形成領域において、シリコン酸化物からなるスペーサを形成し、イオン注入を行って拡散層を形成する。次に、層間絶縁膜を堆積させ、平坦化し、上面がポリシリコン膜12の上面と同じ高さになるようにリセスする。次に、犠牲膜53をリセスして、ポリシリコン膜12上から除去し、溝52の内部のみに残留させる。
【0082】
次に、図12に示すように、メモリセルアレイMCAの形成領域において、バックゲートBG(ポリシリコン膜12)上に、例えばシリコン酸化物からなる絶縁膜15と、例えばポリシリコンからなる電極膜14とを、交互に堆積させ、積層体MLを形成する。
【0083】
次に、図13に示すように、例えばRIEにより、積層体MLにZ方向に延びる複数本の貫通ホール21を一括で形成する。貫通ホール21はX方向及びY方向に沿ってマトリクス状に配列させる。また、貫通ホール21の底部は溝52内に埋め込まれた犠牲膜53の両端部に到達するようにする。これにより、各犠牲材53に対して、それぞれY方向において隣り合う2本の貫通ホール21を到達させる。更に、Z方向から見て、貫通ホール21の形状は円形とする。このとき、貫通ホール21の内側面は、不可避的にZ方向に対して傾斜したテーパー状になる。この結果、貫通ホール21は、上端部が最も太く、下方に行くほど細くなる逆円錐台形状に形成される。
【0084】
次に、図14に示すように、貫通ホール21を介してウェットエッチングを行い、溝52内の犠牲膜53(図13参照)を除去する。これにより、溝52が連通孔22となり、連通孔22とその両端部に連通された2本の貫通ホール21により、1本の連続したU字孔23が形成される。
【0085】
次に、図15に示すように、例えばシリコン窒化物からなるバリア膜(図示せず)を形成した後、シリコン酸化膜、シリコン窒化膜、シリコン酸化膜を連続的に堆積させる。これにより、U字孔23の内面上に、バリア膜を介して、シリコン酸化膜からなるブロック膜25、シリコン窒化膜からなる電荷蓄積膜26、シリコン酸化膜からなるトンネル膜27がこの順に積層され、ONO膜24が形成される。
【0086】
次に、全面にアモルファスシリコンを堆積させる。これにより、U字孔23内にアモルファスシリコンが埋め込まれ、U字シリコン部材33が形成される。U字シリコン部材33は、貫通ホール21内に埋め込まれた1対のシリコンピラー31と、連通孔22内に埋め込まれた1本の接続部材32とから構成される。その後、積層体ML上に堆積されたアモルファスシリコン、シリコン酸化膜、シリコン窒化膜、シリコン酸化膜を除去する。
【0087】
次に、図16に示すように、積層体MLを例えばRIEによって加工し、積層体MLに溝54を形成する。溝54は、接続部材32に接続された2本のシリコンピラー31の間の領域をつなぐようにX方向に延び、最下層の絶縁膜15まで到達するように形成する。
【0088】
このとき、図5に示すように、溝54は、電極膜14を相互に噛み合った1対の櫛状のパターンに分断するように形成する。すなわち、積層体MLのX方向中央部においては、溝54はX方向に延びるように形成する。これにより、電極膜14を、X方向に延びる複数本の制御ゲート電極CGに分断する。このとき、Y方向における接続部材32間の領域の直上域には、溝54を形成しない。これにより、各制御ゲート電極CGは、Y方向に沿って配列された2本のシリコンピラー31によって貫通される。また、積層体MLのX方向両端部においては、溝54はX方向には延ばさずに、Y方向に断続的に延びるように形成する。これにより、積層体MLのX方向中央部においてY方向に沿って交互に配置された制御ゲート電極CGb及びCGsが、積層体MLのX方向の各端部において、それぞれ共通接続される。
【0089】
次に、図17に示すように、積層体ML上に絶縁膜16を堆積させて平坦化する。絶縁膜16は溝54内にも埋め込まれる。次いで、例えばアモルファスシリコンからなる導電膜17を堆積し、エッチングしてメモリセル領域のみに残留させる。
【0090】
次に、例えば、導電膜17上にレジスト膜(図示せず)を形成し、このレジスト膜をマスクとしたエッチングとレジスト膜のスリミングとを繰り返すことにより、積層体MLを階段状に加工する。これにより、上方(Z方向)から見て、各段の制御ゲート電極CGのX方向両端部がそれより上段の制御ゲート電極CGによって覆われなくなり、後の工程において、上方から各段の制御ゲート電極CGに対してコンタクトを形成することが可能となる。次に、階段状に加工した積層体MLを覆うように、例えばシリコン窒化物からなるエッチングストッパ膜(図示せず)を成膜し、その上に層間絶縁膜(図示せず)を形成し、上面を平坦化する。これにより、積層体MLの周囲が層間絶縁膜によって埋め込まれる。
【0091】
その後、導電膜17上に絶縁膜18を形成する。そして、絶縁膜18、導電膜17及び絶縁膜16を貫通し、積層体ML内の貫通ホール21の上端に到達するように、貫通ホール51を形成する。
【0092】
次に、図18に示すように、全面に絶縁膜を堆積させ、アモルファスシリコンを堆積させる。そして、アモルファスシリコン及び絶縁膜をエッチバックして、貫通ホール51内にのみ残留させる。これにより、貫通ホール51の内面上にゲート絶縁膜28が形成されると共に、アモルファスシリコンが埋め込まれる。次に、温度が例えば600℃の熱処理を行い、貫通ホール51内のアモルファスシリコンを結晶化させてポリシリコンとする。そして、このポリシリコンに対して、ヒ素(As)を例えば加速電圧を40keV、ドーズ量を3×1015cm−2としてイオン注入し、ドレイン拡散層(図示せず)を形成する。これにより、貫通ホール51内にシリコンピラー34が形成される。シリコンピラー34はシリコンピラー31に接続される。
【0093】
次に、絶縁膜18及び導電膜17に対してRIE等の加工を行い、Y方向において隣り合うシリコンピラー34間の領域に、X方向に延びる溝55を形成する。これにより、導電膜17をY方向に沿って分断し、X方向に延びる複数本の選択ゲート電極SGを形成する。
【0094】
次に、図3に示すように、絶縁膜18上に絶縁膜19を形成し、絶縁膜19内にソースプラグSPを埋設すると共に、絶縁膜19上にX方向に延びるソース線SLを形成する。このとき、ソース線SLはソースプラグSPを介して、一部のシリコンピラー34のドレイン拡散層に接続される。また、積層体MLの周囲に設けられた層間絶縁膜(図示せず)に、上方から各制御ゲート電極CG及び各選択ゲート電極SGに接続されるコンタクト(図示せず)を形成する。次に、絶縁膜19上に、ソース線SLを覆うように絶縁膜20を形成する。次に、絶縁膜20及び19内にビットプラグBPを埋設すると共に、絶縁膜20上にY方向に延びるビット線BLを形成する。このとき、ビット線BLはビットプラグBPを介して、残りのシリコンピラー34のドレイン拡散層に接続される。一方、通常の方法により、周辺回路部CCS(図1参照)を形成する。これにより、不揮発性半導体記憶装置1が製造される。
【0095】
本実施形態によれば、前述の第1の実施形態に係る不揮発性半導体記憶装置1を製造することができる。そして、本実施形態によれば、動作不良が生じるメモリセルを装置1の製造後に動作の対象から除外することができるため、貫通ホール21の直径を過剰に均一化する必要がない。このため、貫通ホール21のアスペクト比を大きくすることができ、電極膜14の積層数を増やし、単位面積当たりのメモリセル数を増大させることができる。この結果、不揮発性半導体記憶装置1のビット単価及び製造コストを低減することができる。
【0096】
なお、上述の積層体MLを形成し、積層体MLに貫通ホール21を形成し、貫通ホール21内にシリコンピラー31を埋め込む一連の工程を2回繰り返すことにより、前述の第2の実施形態に係る不揮発性半導体装置2を製造することができる。また、上述の工程を3回以上繰り返せば、部分積層体が3段以上積み重ねられた不揮発性半導体記憶装置を製造することができる。この場合も、所定の段数の電極膜14が積層された装置1を製造する際に、貫通ホール21の形成回数を減らすことができ、従って、リソグラフィ工程の回数を減らすことができる。この結果、不揮発性半導体記憶装置の製造コストを低減することができる。
【0097】
以上、実施形態を参照して本発明を説明したが、本発明はこれらの実施形態に限定されるものではない。前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
【符号の説明】
【0098】
1、2 不揮発性半導体記憶装置、6 コントローラチップ、7 メモリチップ、10 絶縁膜、11 シリコン基板、12 ポリシリコン膜、14 電極膜、15、16、18、19、20 絶縁膜、17、導電膜、21 貫通ホール、22 連通孔、23 U字孔、24 ONO膜、25 ブロック膜、26 電荷蓄積膜、27 トンネル膜、28 ゲート絶縁膜、30 U字ピラー、31 シリコンピラー、32 接続部材、33 U字シリコン部材、34 シリコンピラー、35 メモリトランジスタ、36 選択トランジスタ、37 バックゲートトランジスタ、38 メモリストリング、50 ブロック、51 貫通ホール、52、54、55 溝、53 犠牲膜、70 シリコン基板、71 制御回路、72 誤り検出部、73 バッファメモリ、81 コマンド入出力バッファ、82 アドレスバッファ、83 ロウデコーダ、84 ワード線駆動回路、85 カラムデコーダ、86 ビット線増幅回路、87 データバッファ、90 データ、91 蓄積データ、92 ECC、93 判定結果、A メモリセル列、BG バックゲート、BL ビット線、BP ビットプラグ、CCS 周辺回路部、CG、CGb、CGs 制御ゲート電極、MCA メモリセルアレイ、ML 積層体、ML1、ML2 部分積層体、SG、SGb、SGs 選択ゲート電極、SL ソース線、SP ソースプラグ
【特許請求の範囲】
【請求項1】
メモリセルアレイと、
制御回路と、
を備え、
前記メモリセルアレイは、
それぞれ複数の絶縁膜及び電極膜が交互に積層され、積層方向に延びる貫通ホールが形成された積層体と、
前記貫通ホールの内部に埋設された半導体ピラーと、
前記電極膜と前記半導体ピラーとの間に設けられた電荷蓄積膜と、
を有し、
前記電極膜と前記半導体ピラーとの交差部分毎にメモリセルが形成されており、
前記制御回路は、少なくとも一部の前記メモリセルに第1の値を書き込み、前記第1の値を書き込んだ前記メモリセルに対して前記第1の値を消去する動作を行い、前記消去する動作を行ったメモリセルに記憶されたデータを読み出し、前記第1の値が読み出されたメモリセルを不使用とすることを特徴とする不揮発性半導体記憶装置。
【請求項2】
前記第1の値の書き込みは、前記電荷蓄積膜に対して電子を注入することによって行い、前記第1の値の消去は、前記電荷蓄積膜に対して正孔を注入することによって行うことを特徴とする請求項1記載の不揮発性半導体記憶装置。
【請求項3】
前記制御回路は、複数のメモリセルに対して前記データの読み出しを同時に行い、前記複数のメモリセルの少なくとも1つにおいて前記第1の値が読み出されたときは、前記複数のメモリセルの全てを不使用とすることを特徴とする請求項1または2に記載の不揮発性半導体記憶装置。
【請求項4】
その上に前記積層体が形成された基板をさらに備え、
前記貫通ホールの径は前記基板に近いほど小さく、
前記制御回路は、最上段の前記メモリセルに対して、前記第1の値の書き込み、前記第1の値を消去する動作、及び前記データの読み出しを行うことを特徴とする請求項1〜3のいずれか1つに記載の不揮発性半導体記憶装置。
【請求項5】
その上に前記積層体が形成された基板をさらに備え、
前記積層体は、前記積層方向に配列され、それぞれ複数の前記電極膜が積層された複数の部分積層体を有し、
各前記部分積層体において、前記貫通ホールの径は前記基板に近いほど小さく、
前記制御回路は、各前記部分積層体における最上段のメモリセルに対して、前記第1の値の書き込み、前記第1の値を消去する動作、及び前記データの読み出しを行うことを特徴とする請求項1〜3のいずれか1つに記載の不揮発性半導体記憶装置。
【請求項1】
メモリセルアレイと、
制御回路と、
を備え、
前記メモリセルアレイは、
それぞれ複数の絶縁膜及び電極膜が交互に積層され、積層方向に延びる貫通ホールが形成された積層体と、
前記貫通ホールの内部に埋設された半導体ピラーと、
前記電極膜と前記半導体ピラーとの間に設けられた電荷蓄積膜と、
を有し、
前記電極膜と前記半導体ピラーとの交差部分毎にメモリセルが形成されており、
前記制御回路は、少なくとも一部の前記メモリセルに第1の値を書き込み、前記第1の値を書き込んだ前記メモリセルに対して前記第1の値を消去する動作を行い、前記消去する動作を行ったメモリセルに記憶されたデータを読み出し、前記第1の値が読み出されたメモリセルを不使用とすることを特徴とする不揮発性半導体記憶装置。
【請求項2】
前記第1の値の書き込みは、前記電荷蓄積膜に対して電子を注入することによって行い、前記第1の値の消去は、前記電荷蓄積膜に対して正孔を注入することによって行うことを特徴とする請求項1記載の不揮発性半導体記憶装置。
【請求項3】
前記制御回路は、複数のメモリセルに対して前記データの読み出しを同時に行い、前記複数のメモリセルの少なくとも1つにおいて前記第1の値が読み出されたときは、前記複数のメモリセルの全てを不使用とすることを特徴とする請求項1または2に記載の不揮発性半導体記憶装置。
【請求項4】
その上に前記積層体が形成された基板をさらに備え、
前記貫通ホールの径は前記基板に近いほど小さく、
前記制御回路は、最上段の前記メモリセルに対して、前記第1の値の書き込み、前記第1の値を消去する動作、及び前記データの読み出しを行うことを特徴とする請求項1〜3のいずれか1つに記載の不揮発性半導体記憶装置。
【請求項5】
その上に前記積層体が形成された基板をさらに備え、
前記積層体は、前記積層方向に配列され、それぞれ複数の前記電極膜が積層された複数の部分積層体を有し、
各前記部分積層体において、前記貫通ホールの径は前記基板に近いほど小さく、
前記制御回路は、各前記部分積層体における最上段のメモリセルに対して、前記第1の値の書き込み、前記第1の値を消去する動作、及び前記データの読み出しを行うことを特徴とする請求項1〜3のいずれか1つに記載の不揮発性半導体記憶装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【公開番号】特開2011−96341(P2011−96341A)
【公開日】平成23年5月12日(2011.5.12)
【国際特許分類】
【出願番号】特願2009−251892(P2009−251892)
【出願日】平成21年11月2日(2009.11.2)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成23年5月12日(2011.5.12)
【国際特許分類】
【出願日】平成21年11月2日(2009.11.2)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]