ＩＧＺＯ系アモルファス酸化物薄膜の製造方法及びそれを用いた電界効果型トランジスタの製造方法
【課題】導電体領域から絶縁体領域までの範囲内で所望の電気抵抗値有し、且つ、電気的ストレスに対して安定性の良好なＩＧＺＯ系アモルファス酸化物薄膜を製造する
【解決手段】ＩＧＺＯ系アモルファス酸化物薄膜を基板上にスパッタ成膜し、その後アニール処理してＩＧＺＯ系アモルファス酸化物薄膜を製造する方法であって、成膜装置内の水分量とアニール処理の温度の組み合わせを変化させて、導電体領域から絶縁体領域の範囲内の任意の電気抵抗値を有するアモルファス酸化物薄膜を製造する。
【解決手段】ＩＧＺＯ系アモルファス酸化物薄膜を基板上にスパッタ成膜し、その後アニール処理してＩＧＺＯ系アモルファス酸化物薄膜を製造する方法であって、成膜装置内の水分量とアニール処理の温度の組み合わせを変化させて、導電体領域から絶縁体領域の範囲内の任意の電気抵抗値を有するアモルファス酸化物薄膜を製造する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＧＺＯ系アモルファス酸化物薄膜の製造方法及びこの製造方法を用いた電界効果型トランジスタの製造方法に関するものである。
【背景技術】
【０００２】
電界効果型トランジスタは、半導体メモリ用集積回路の単位素子、高周波信号増幅素子、液晶駆動用素子等に用いられており、特に薄膜化したものは薄膜トランジスタ（ＴＦＴ）として幅広い分野で用いられている。
【０００３】
電界効果型トランジスタを形成する半導体チャネル層（活性層）としては、シリコン半導体やその化合物が多く用いられており、高速動作が必要な高周波増幅素子、集積回路等には単結晶シリコン、低速動作で十分であるが、ディスプレイ用途等大面積化への対応が要求される液晶駆動装置用にはアモルファスシリコンが用いられている。
【０００４】
ディスプレイ分野では、近年、軽量かつ曲げられるフレキシブルディスプレイが注目を浴びている。かかるフレキシブルデバイスには、可撓性の高い樹脂基板が主に用いられるが、樹脂基板は、その耐熱温度が通常１５０〜２００℃、耐熱性の高いポリイミド系樹脂でも３００℃程度とガラス基板等の無機基板に比して低い。アモルファスシリコンは、その製造工程において３００℃を超える高温の加熱処理が通常必要とされていることから、耐熱性の低い現在のディスプレイにおけるフレキシブル基板などの支持基板には用いることが難しい。
【０００５】
一方、室温にて成膜可能であり、かつアモルファスでも半導体としての性能を出すことが可能なＩｎ-Ｇａ-Ｚｎ-Ｏ系（ＩＧＺＯ系）の酸化物半導体が東工大細野らにより発見され、次世代ディスプレイ用のＴＦＴ材料として有望視されている（非特許文献1,2）。
【０００６】
また、ＩＧＺＯ系酸化物は、半導体のみならず、導電体や絶縁体の電気抵抗値となりうることが知られている。例えば、特許文献１の図４（本明細書図６）には、室温での真空成膜後に半導体膜であったアモルファスＩＧＺＯ膜に１２０℃〜２５０℃のアニール処理（熱処理）を施すと、１桁〜３桁以上低抵抗化することが示されている。
【０００７】
また、特許文献２には、ＩＧＺＯ系アモルファス酸化物薄膜からなる半導体層とゲート絶縁膜を備えたトランジスタが開示されており、スパッタ成膜時のスパッタガス中の酸素流量比を１０％以下として半導体膜を、２０％以上としてゲート絶縁膜を成膜することが開示されている。特許文献２では、ＩＧＺＯ系アモルファス酸化物半導体膜を活性層とするトランジスタにおいて、ゲート絶縁膜を同じＩＧＺＯ系酸化物膜とすることにより、製造プロセスを簡略化して低コスト化を図っている。製造プロセスの簡略化及び低コスト化の観点からは、このように同一元素からなる膜により半導体膜と絶縁体膜、更には導電体膜までを製造可能であることが好ましい。
【０００８】
しかしながら、特許文献２では、いずれの膜も室温成膜したものを、アニール処理を施すことなくそのまま用いている。室温成膜後にアニール処理等の安定化処理を施していないＩＧＺＯ系のアモルファス酸化物半導体は、ＴＦＴの活性層として機能するものの、駆動時の電気的ストレスにより閾値電圧がシフトしやすく素子安定性に問題があることが知られている。
【０００９】
特許文献１には、１５０℃より高く２８１℃未満のアニール処理を施すにより、駆動時の電気的ストレスによる閾値電圧のシフトを抑制できることが記載されているが、上記したように、かかる温度範囲でのアニール処理では、アニール処理により半導体層が低抵抗化するため良好な半導体特性を得ることが難しい。素子安定性の優れた活性層としては、非特許文献３や非特許文献４等に記載されているように、成膜後３５０℃〜４００℃にてアニール処理を施されたＩＧＺＯ系アモルファス酸化物半導体が好適であるとされている。かかる傾向は、本発明者らも確認している。（後記実施例図５を参照）。
【００１０】
また、特許文献３には、アモルファス酸化物膜を半導体層として備えた電界効果型トランジスタにおいて、素子安定性を良好にするために、電極部及び半導体層に水素又は重水素を添加することが開示されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００９−９９８４７号公報
【特許文献２】特開２００７−１０９９１８号公報
【特許文献３】特許第４３３２５４５号公報
【非特許文献】
【００１２】
【非特許文献１】K. Nomura et al, Science, 300 (2003) 1269.
【非特許文献２】K. Nomura et al, Nature, 432 (2004) 488
【非特許文献３】K. Nomura et al, Applied Physics Letters 93 (2008) 192107
【非特許文献４】D.Kang et al, Applied Physics Letters 90 (2008) 192101
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、成膜後３５０℃〜４００℃でのアニール処理は、耐熱性の低い樹脂基板を用いた場合に適用することができない。また、水素や重水素の導入するためには新たな設備及びプロセスが必要となるため、プロセスの簡易性及びコスト面において課題がある。
【００１４】
本発明は上記事情に鑑みてなされたものであり、樹脂基板等の耐熱温度以下の条件でも製造可能であり、且つ、導電体領域から絶縁体領域までの範囲内で所望の電気抵抗値有し、且つ、電気的ストレスに対して安定性の良好なＩＧＺＯ系アモルファス酸化物薄膜を製造する方法、及び、素子安定性に優れ、簡易な製造プロセスにて低コストに製造可能なＩＧＺＯ系電界効果型トランジスタの製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１５】
本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法は、
ＩＧＺＯ系アモルファス酸化物薄膜を基板上にスパッタ成膜し、その後前記薄膜をアニール処理してＩＧＺＯ系アモルファス酸化物薄膜を製造する方法であって、成膜装置内の水分量と前記アニール処理の温度の組み合わせを変化させて、任意の電気抵抗値を有する前記アモルファス酸化物薄膜を製造することを特徴とするものである。
【００１６】
本明細書において、ＩＧＺＯ系アモルファス酸化物薄膜とは、Ｉｎ，Ｇａを含むアモルファス酸化物薄膜を意味し、好ましくは更にＺｎを含むアモルファス酸化物薄膜を意味する。これらの金属元素以外に、ドーパントや置換元素等の他の元素を含んでいてもよい。
【００１７】
本明細書において、アニール処理とは、スパッタ成膜後のアニール処理に加え、スパッタ成膜された薄膜が加熱されるすべての処理を含むものとし、例えば、フォトリソグラフィ等のパターニング工程や、積層される膜の成膜工程における加熱処理等を含むものとする。
【００１８】
本明細書において、「任意の電気抵抗値」とは、導電体から絶縁体までの電気抵抗値の領域における任意の電気抵抗値を意味する。
【００１９】
本明細書において、「導電体」は、比抵抗値が１００Ω・ｃｍ以下のものを意味する。また、「半導体」は、比抵抗値が１０３〜１０６Ω・ｃｍの範囲内のものを意味する。また、「絶縁体」は、比抵抗値が１０７Ω・ｃｍ以上のものを意味する。
【００２０】
本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法において、前記水分量と前記アニール処理の温度の組み合わせのうち、前記アニール処理の温度を一定とすることが好ましく、前記水分量は、前記スパッタ成膜における背圧により変化させることが好ましい。
【００２１】
ここで、「スパッタ成膜における背圧」とは、スパッタ成膜する際に基板が設置される真空容器（成膜装置）内の到達真空度であり、成膜開始前、すなわち、成膜装置中に成膜ガスを導入する前の成膜装置内の真空度を意味する。
【００２２】
本明細書において、到達真空度（背圧）は、スパッタ成膜装置に設置されているイオンゲージ（電離真空計）の値を読み取った値としている。成膜装置内の到達真空度（背圧）は、成膜装置内の水分量（水分圧）と概ね等価であるため、質量分析計（例えば、アルバック社のＱｕｌｅｅ ＣＧＭシリーズ等）を用いて測定された水分圧から求めた値としてもよい。
【００２３】
本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法によれば、前記基板上に製造する前記アモルファス酸化物薄膜が、所定の電気抵抗値を有する第１のアモルファス酸化物薄膜と、該第１のアモルファス酸化物薄膜と異なる電気抵抗値を有する第２のアモルファス酸化物薄膜とを含む場合に、同一のスパッタ成膜装置にて第1及び第２のアモルファス酸化物薄膜を成膜することができ、好ましい。
【００２４】
本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法において、前記アニール処理の温度を３００℃以下とすることが好ましい。かかる構成では、前記基板が、樹脂基板である場合にも適用することができる。また、前記アニール処理の温度を１００℃以上とすることがより好ましい。
【００２５】
また、本発明において、前記背圧は２×１０−３Ｐａ以下であることが好ましい。
【００２６】
本発明において、前記スパッタ成膜を、成膜圧力１０Ｐａ以下で実施することが好ましい。また、前記スパッタ成膜において、成膜ガスがＡｒとＯ２とを含むものであり、該成膜ガス中のＡｒとＯ２との流量比がＯ２／Ａｒ≦１／１５であることが好ましい。
【００２７】
本発明の電界効果型トランジスタの製造方法は、基板上に活性層を含む半導体層と，ソース／ドレイン電極と，ゲート電極と，ゲート絶縁膜とを備えてなる電界効果型トランジスタの製造方法において、
前記半導体層と、
前記ソース／ドレイン電極の少なくとも前記半導体層に接する面側の導電層，前記ゲート電極の少なくとも前記半導体層に接する面側の導電層，及び前記ゲート絶縁膜のうち少なくとも１つを、上記本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法により製造することを特徴とするものである。
【００２８】
本発明の電界効果型トランジスタの製造方法において、前記半導体層を下記式（１）及び（２）を満足する条件で、前記ゲート絶縁膜を下記式（２）及び（３）を満足する条件で、前記ソース／ドレイン電極又はゲート電極の少なくとも前記半導体層に接する面側の導電層を下記式（２）及び（４）を満足する条件で製造することが好ましい（Ｐは前記背圧、Ｔは前記アニール処理の温度である。）。前記半導体層は、更に下記式（５）を満足する条件で製造することがより好ましい。
【００２９】
１×１０−５≦Ｐ（Ｐａ）≦５×１０−４ ・・・（１）、
１００≦Ｔ（℃）≦３００ ・・・（２）、
５×１０−４＜Ｐ（Ｐａ） ・・・（３）、
Ｐ（Ｐａ）＜１×１０−５ ・・・（４）、
２×１０−５≦Ｐ（Ｐａ）≦１×１０−４ ・・・（５）
【００３０】
例えば、上記式（１）及び（２）を満足する条件で前記半導体膜を成膜可能な条件としては、下記式（６）及び（７）を満足する条件，下記式（８）及び（９）を満足する条件，下記式（１０）及び（１１）を満足する条件，及び下記式（１２）及び（１３）を満足する条件が挙げられる（Ｐは前記背圧、Ｔは前記アニール処理の温度である。）。
【００３１】
Ｐ（Ｐａ）＝２×１０−５ ・・・（６）、
２００≦Ｔ（℃）≦３００ ・・・（７）、
Ｐ（Ｐａ）＝５×１０−５ ・・・（８）、
１２０≦Ｔ（℃）≦２７０ ・・・（９）、
Ｐ（Ｐａ）＝６．５×１０−５ ・・・（１０）、
１００≦Ｔ（℃）≦２４０ ・・・（１１）、
Ｐ（Ｐａ）＝１×１０−４ ・・・（１２）、
１００≦Ｔ（℃）≦１９５ ・・・（１３）
なお、上記式（６），（８），（１０），（１２）の背圧Ｐの値は、±１０％の幅を有するものとする。
【発明の効果】
【００３２】
本発明者は、ＩＧＺＯ系アモルファス酸化物薄膜を基板上にスパッタ成膜する際に、スパッタ成膜時の背圧と、スパッタ成膜後のアニール処理温度とを好適化することにより、導電体領域から絶縁体領域の範囲内の任意の電気抵抗値を有し、且つ、電気的ストレスに対して安定性の良好なＩＧＺＯ系アモルファス酸化物薄膜を製造可能であることを見出した。本発明では、スパッタ成膜時の背圧を変化させてスパッタ成膜を行い、その後アニール処理をするだけの簡易な方法により導電体領域から絶縁体領域の範囲内において信頼性を向上させたＩＧＺＯ系アモルファス酸化物薄膜を製造することができる。
【００３３】
また、本発明では、アニール処理温度を１００℃〜３００℃の範囲としても、背圧とアニール処理温度の組み合わせを選択して所望の電気抵抗値が得ることができるので、成膜基板として、耐熱温度が３００℃以下の樹脂基板を適用することができる。
【００３４】
従って、本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法を用いることにより、半導体層のみならず、ゲート絶縁膜や層間絶縁膜等の絶縁層、各種電極層、又は異種電極層と半導体層との間のコンタクト層等の複数の層を、アニールを施すことで、信頼性を向上させたＩＧＺＯ系アモルファス酸化物薄膜により構成することができるため、素子安定性に優れ、ＩＧＺＯ系電界効果型トランジスタを、簡易な製造プロセスにて低コストに製造することができる。また、基板として樹脂基板などのフレキシブル基板を用いた構成では、素子安定性に優れ、且つ、フレキシブルなＩＧＺＯ系電界効果型トランジスタを、簡易な製造プロセスにて低コストに製造することができる。
【図面の簡単な説明】
【００３５】
【図１】スパッタ成膜時に背圧を変化させた時の成膜装置中の水分量と成膜されるＩＧＺＯ系アモルファス酸化物薄膜中の水分量との関係を模式的に示す図
【図２Ａ】本発明に係る一実施形態の半導体装置（薄膜素子）の製造工程を示す断面図（その１）
【図２Ｂ】本発明に係る一実施形態の半導体装置の製造工程を示す断面図（その２）
【図２Ｃ】本発明に係る一実施形態の半導体装置の製造工程を示す断面図（その３）
【図２Ｄ】本発明に係る一実施形態の半導体装置の製造工程を示す断面図（その４）
【図３】実施例１において異なる背圧でスパッタ成膜されたＩＧＺＯ系アモルファス酸化物薄膜の電気抵抗値とアニール処理温度との関係を示す図
【図４】図３に示されるスパッタ成膜後のＩＧＺＯ系アモルファス酸化物薄膜表面のＯＨ基のピーク波長付近のＩＲスペクトルを示す図
【図５】比較例１において異なる酸素流量でスパッタ成膜されたＩＧＺＯ系アモルファス酸化物薄膜の電気抵抗値とアニール処理温度との関係を示す図
【図６】特許文献１の図４
【発明を実施するための形態】
【００３６】
「ＩＧＺＯ系アモルファス酸化物薄膜の製造方法」
本発明者は、電気的ストレスに対して安定性の良好なＩＧＺＯ系アモルファス酸化物薄膜を製造する方法について鋭意検討を行った。その結果、成膜装置内の水分量によって成膜されるＩＧＺＯ系アモルファス酸化物薄膜の電気抵抗値が変化すること、更に、その値は、スパッタ成膜後のアニール処理温度によって変化すること、つまり、成膜装置内の水分量とスパッタ成膜後のアニール処理温度の組み合わせを好適化することにより、導電体領域から絶縁体領域の範囲内の任意の電気抵抗値を有し、且つ、電気的ストレスに対して安定性の良好なＩＧＺＯ系アモルファス酸化物薄膜を製造可能であることを見出した。（後記実施例１、図３を参照）。
【００３７】
スパッタ成膜において、成膜装置内の水含有量（水分圧）は、スパッタ成膜における背圧と相関があることが知られており、背圧が低い、すなわち高真空であるほど水分圧が低くなることが知られている。本発明者は、スパッタ成膜時の背圧を変化させて成膜した電気抵抗値の異なる各ＩＧＺＯ系アモルファス酸化物薄膜についてＦＴ−ＩＲ測定による組成分析を実施し、その結果、それぞれの膜において、ＯＨ基のピーク面積が異なり、背圧を高くすると、ＯＨ基の量が増加すること、つまり、水含有量が増加していることを確認した（後記実施例、図４を参照）。
【００３８】
図１は、背圧（成膜装置内の到達真空度）を変化させた時の、成膜装置内の水分量と、成膜されたＩＧＺＯ系アモルファス酸化物薄膜内の水分量との関係を示すイメージ図である。図示されるように、背圧が高いほど成膜装置内の水分量が多くなる。従って、膜中に取り込まれる水分が多くなり、薄膜の電気抵抗値に影響を及ぼすものと考えられる。
【００３９】
図１及び後記実施例図４より、スパッタ成膜直後のＩＧＺＯ系アモルファス酸化物薄膜中の水分量（ＯＨ基量）は、スパッタ成膜時の背圧により変化することが確認できる。そして、図３には、スパッタ成膜時の背圧の違いとその後のアニール温度とにより導電体領域から絶縁体領域までの領域において様々な電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を製造できることが示されている。
【００４０】
成膜装置内の水分量の制御方法は、上記したスパッタ成膜における背圧による制御に限定されるものではなく、例えば、成膜中に水分直接を導入する方法等でも制御することが可能である。「課題を解決するための手段」の項において述べたように、背圧は、成膜ガスを導入する前の成膜装置内の真空度であり、容易に設定変更が可能なファクターであることから、本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法においては、背圧により酸化物薄膜中の水分量を制御することが好ましい。以下、背圧を制御して水分量を制御する方法を例に説明する。
【００４１】
図３には、アニール処理を施していない状態のスパッタ成膜直後のＩＧＺＯ系アモルファス酸化物薄膜においても、背圧の違いにより異なる電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を成膜できることが示されているが、「背景技術」の項において述べたように、なんらかの安定化処理を施していないスパッタ成膜のみの膜は、素子の駆動等による電気的ストレス信頼性に問題がある。従って本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法では、スパッタ成膜後、安定化処理としてアニール処理を実施する。
【００４２】
すなわち、本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法は、スパッタ成膜時に薄膜中に取り込まれる水分量を、成膜装置内の水分量により制御し、その後、その水分量に応じて好適な温度にてアニール処理を施すことにより、導電体から絶縁体の領域で任意の電気抵抗値を有する前記アモルファス酸化物薄膜を製造する。
【００４３】
本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法において、水分量とアニール処理の温度の組み合わせのうち、アニール処理の温度を一定とし、水分量を変化させる方が、複数の層を本発明により製造する場合に、同一のアニール処理温度にて実施することができるため好ましい。
【００４４】
アニール処理の温度は、アニール処理による安定化効果が得られればよいが、信頼性の高いＩＧＺＯ系アモルファス酸化物薄膜とするに充分な効果を短時間に得るためには、１００℃以上が好ましく、１５０℃以上がより好ましい。
【００４５】
また、本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法は、樹脂基板等の耐熱性の低い基板上に成膜可能であることが好ましい。従って、本発明では、３００℃以下の温度にてアニール処理を施すことが好ましい。
【００４６】
アニール処理の方法は特に制限されないが、常圧でのアニールで充分であるため、ホットプレート等での加熱処理が容易な方法である。その他、クリーンオーブンや真空チャンバーを用いてもよい。
【００４７】
上記したように、本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法では、スパッタ成膜においては、その背圧を変化させるだけであり、成膜装置内の水分量は、いずれのスパッタ成膜方法を用いても背圧により変化する。従って、本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法において、スパッタ成膜の方法は特に制限されず適用することができる。
【００４８】
スパッタ成膜方法としては、例えば、２極スパッタリング法、３極スパッタリング法、直流スパッタリング法、高周波スパッタリング法（ＲＦスパッタリング法）、ＥＣＲスパッタリング法、マグネトロンスパッタリング法、対向ターゲットスパッタリング法、パルススパッタ法、及びイオンビームスパッタリング法等が挙げられる。
【００４９】
また、成膜を行う基板としては特に制限されず、Ｓｉ基板、ガラス基板、各種フレキシブル基板等、用途に応じて選択すればよい。本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法は、３００℃以下の低温プロセスにより実施することができるので、耐熱性の低い樹脂基板にも好適に適用することができる。従って、本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法は、フレキシブルディスプレイ等に用いられる薄膜トランジスタ（ＴＦＴ）の製造にも適用することが可能である。
【００５０】
フレキシブル基板としては、ポリビニルアルコール系樹脂，ポリカーボネート誘導体（帝人（株）：ＷＲＦ），セルロース誘導体（セルローストリアセテート，セルロースジアセテート），ポリオレフィン系樹脂（日本ゼオン（株）：ゼオノア、ゼオネックス），ポリサルホン系樹脂（ポリエーテルサルホン，ポリサルホン），ノルボルネン系樹脂（ＪＳＲ（株）： アートン），ポリエステル系樹脂（ＰＥＴ，ＰＥＮ，架橋フマル酸ジエステル）ポリイミド系樹脂，ポリアミド系樹脂，ポリアミドイミド系樹脂，ポリアリレート系樹脂，アクリル系樹脂，エポキシ系樹脂，エピスルフィド系樹脂，フッ素系樹脂，シリコーン系樹脂フィルム，ポリベンズアゾ-ル系樹脂，シアネート系樹脂，芳香族エーテル系樹脂（ポリエーテルケトン），マレイミド−オレフィン系樹脂等の樹脂基板、液晶ポリマー基板、
また、これら樹脂基板中に酸化ケイ素粒子，金属ナノ粒子，無機酸化物ナノ粒子，無機窒化物ナノ粒子, 金属系・無機系のナノファイバー又はマイクロファイバー，カーボン繊維，カーボンナノチューブ，ガラスフェレーク，ガラスファイバー，ガラスビーズ，粘土鉱物、雲母派生結晶構造を含んだ複合樹脂基板、
薄いガラスと上記単独有機材料との間に少なくとも1回の接合界面を有する積層プラスチック材料、無機層（ex.SiO2, Al2O3, SiOxNy）と有機層（上記）を交互に積層することで少なくとも１回以上の接合界面を有するバリア性能を有する複合材料、
ステンレス基板、あるいはステンレスと異種金属を積層した金属多層基板、アルミニウム基板、あるいは、表面に酸化処理（例えば、陽極酸化処理）を施すことで、表面の絶縁性を向上してある酸化被膜付きのアルミニウム基板等を挙げることができる。
【００５１】
ＩＧＺＯ系アモルファス酸化物としては、下記一般式（Ｐ１）で表されるＩｎＧａＺｎＯ４（ＩＧＺＯ）等のホモロガス化合物が一例として挙げられる。
【００５２】
（Ｉｎ２−ｘＧａｘ）Ｏ３・（ＺｎＯ）ｍ・・・（Ｐ１）
（式中０≦ｘ≦２かつｍは自然数）
【００５３】
電界効果型トランジスタ等に適用する場合、本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法は、導電体領域から絶縁体領域の範囲内の任意の電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を製造することができるので、基板上に、所定の電気抵抗値を有する複数のＩＧＺＯ系アモルファス酸化物薄膜を、スパッタ成膜において背圧を変化させるだけの簡易な方法で成膜することができ、好ましい。
【００５４】
例えば、基板上に半導体領域の所定の電気抵抗値を有する第１のＩＧＺＯ系アモルファス酸化物薄膜を本発明の製造方法により製造した後、スパッタ成膜における背圧を上げて本発明の製造方法により、絶縁体領域の所定の電気抵抗値を有する第２のＩＧＺＯ系アモルファス酸化物薄膜を製造することができる。
【００５５】
スパッタ成膜時の背圧は、所望の電気抵抗値が得られれば特に制限されないが、後記実施例１の図３に示されるように、背圧が２×１０−３Ｐａ以下であれば、アニール処理の温度を調整することによって、導電体領域から絶縁体領域までの領域の任意の電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を製造することができる。
【００５６】
ＩＧＺＯ系アモルファス酸化物薄膜は、スパッタ成膜では、加熱することなく良好な半導体特性を有するものを得ることができる。従って、成膜温度は通常室温で成膜する。ここで室温で成膜するとは、加熱することなく成膜するとの意であり、例えば、後記実施例１では約２５℃にて成膜を実施している。
【００５７】
成膜時の成膜圧力は特に制限されないが、成膜圧力が高すぎると成膜速度が遅くなり生産性が悪くなることから、１０Ｐａ以下であることが好ましく、５Ｐａ以下であることがより好ましく、１Ｐａ以下であることが更に好ましい。
【００５８】
スパッタ成膜時の成膜ガスは特に制限されないが、ＡｒとＯ２とを含むものが挙げられる。
「背景技術」の項目において述べたように、かかる成膜ガス中のＡｒとＯ２の流量比により、スパッタ成膜される膜の電気抵抗値が変化するので、本発明の成膜方法において、背圧に加えてこの流量比も変化させて電気抵抗値を制御してもよいが、酸素分圧を高くすることにより成膜速度が低下する傾向があり、後記比較例１の図５に示されるように、背圧及びアニール処理温度によっては、成膜時の酸素分圧の電気抵抗値への影響はほとんどなくなる場合もある。本発明では、背圧とアニール処理温度を好適化するだけで、導電体領域から絶縁体領域の任意の電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を製造することができるので、酸素分圧Ｏ２／Ａｒは１／１５以下の一定値とすることが好ましい。
【００５９】
後記実施例１では、成膜圧力０．８Ｐａ，投入電力ＤＣ５０Ｗ，Ａｒ:３０ｓｃｃｍ、Ｏ２：０．２５ｓｃｃｍの条件で、背圧及びアニール処理温度を変化させてＩＧＺＯ系アモルファス酸化物薄膜を製造した。図３に示されるように、背圧が高い範囲と低い範囲、そしてその中間領域とで、アニール処理温度に対する電気抵抗値（比抵抗値）の変化の仕方が異なる。
【００６０】
例えば、図３の▲，◇のプロット（背圧６×１０−６Ｐａ，１×１０−５Ｐａ：背圧の低い領域（高真空））はアニール温度１００℃〜３００℃の範囲で極小値を有し、その後４００℃付近では1×１０６付近の電気抵抗値まで上昇して、ほぼ一定値を示す傾向がある。ここで、極小値付近の電気抵抗値は導電体領域（電気抵抗値１００Ω・ｃｍ以下、好ましくは１０Ω・ｃｍ以下）のものであることから、１×１０−５Ｐａ以下の背圧で１００℃〜３００℃の範囲内の好適な温度でアニール処理をすることにより、導電体領域の電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を製造することができる。
【００６１】
更に、極小値付近の温度でのアニール処理は、アニール処理温度の面内均一性が及ぼす電気抵抗値への影響が少なくなるため好ましい。アニール処理温度の面内均一性が及ぼす電気抵抗値への影響が少なければ、アニール処理をホットプレートにより実施する場合など、アニール処理中の薄膜の膜面内に温度分布がある場合であっても、膜面内の電気抵抗値の均一性への影響を小さくすることができる。アニール処理温度は、用いる基板の耐熱温度によって、上限が決まってくるため、基板の耐熱性に応じて、アニール処理温度を決定し、そのアニール処理温度付近に極小値を有するような背圧とすることにより、膜面内の導電性の均一性が高い、信頼性の優れた導電膜を製造することができる。
【００６２】
極小値を示すアニール処理温度は、図３に示されるように背圧によって異なると考えられる。従って、極小値を示すアニール処理温度が不明な背圧条件である場合は、背圧を１×１０−５Ｐａ以下の所定値としてＩＧＺＯ系アモルファス酸化物層をスパッタ成膜し、１００℃以上、３００℃以下の範囲でアニール処理した場合における、ＩＧＺＯ系アモルファス酸化物層の電気抵抗値のアニール処理温度依存性を予め取得し、電気抵抗値の変化率が０となる温度付近（±５℃）でアニール処理を行うことが好ましい。
【００６３】
それとは逆に、図３の○，●のプロット（背圧５×１０−４Ｐａ，２×１０−３Ｐａ）はアニール温度１００℃〜３００℃の範囲で極大値を有しその後４００℃付近では1×１０−６付近の電気抵抗値まで減少して、ほぼ一定値を示す傾向がある。極大値付近の電気抵抗値は絶縁体領域（電気抵抗値１０７Ω以上）のものであることから、５×１０−４Ｐａ以上の背圧で１００℃〜３００℃の範囲内の好適な温度でアニール処理をすることにより、絶縁体領域の電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を製造することができる。
【００６４】
極小値と同様、極大値付近の温度でのアニール処理は、アニール処理温度の面内均一性が及ぼす電気抵抗値への影響が少なくなるため好ましい。基板の耐熱性に応じて、アニール処理温度を決定し、そのアニール処理温度付近に極大値を有するような背圧とすることにより、膜面内の絶縁性の均一性が高く、信頼性の優れた絶縁膜を製造することができる。
【００６５】
図３の■，□，◆，△のプロット（背圧１×１０−４Ｐａ，６．５×１０−５Ｐａ，５×１０−５Ｐａ，２×１０−５Ｐａ）では、アニール温度を上昇させることで、電気抵抗値が３００℃までの領域で連続的に増大している。また、◆のプロットについては、１５０℃〜２５０℃のアニール処理温度範囲において、傾きが非常に緩やかになって１０４〜１０５Ω・ｃｍの範囲のほぼ一定な値を示す形となっている。
【００６６】
１０４〜１０５Ω・ｃｍの電気抵抗値は、一般に良好なＯＮ−ＯＦＦ特性が得られる半導体領域の電気抵抗値１０３〜１０６Ω・ｃｍの範囲内の値である。更に、本発明者は電気抵抗値とキャリア密度とは相関があることを確認している。従って、かかる背圧条件及びアニール処理温度範囲とすることにより、膜面内のキャリア密度の均一性が高く、ＯＮ−ＯＦＦ特性の良好な信頼性の優れたＩＧＺＯ系アモルファス酸化物半導体膜を製造することができる。
【００６７】
図３には、背圧１×１０−５Ｐａ以上、５×１０−４Ｐａ以下、好ましくは、２×１０−５Ｐａ以上、１×１０−４Ｐａ以下、アニール処理温度１００℃〜３００℃の範囲において、好適な背圧とアニール処理温度との組み合わせを選択することにより、電気抵抗値１０３〜１０６Ω・ｃｍの範囲内の良好なＯＮ−ＯＦＦ特性が得られる半導体膜を製造することができることが示されている。
【００６８】
また、背圧５×１０−５Ｐａとした場合は、１５０℃〜２５０℃のアニール処理温度範囲において、アニール処理温度の面内均一性が及ぼす電気抵抗値への影響が少なく、アニール処理中の薄膜の膜面内の温度分布などによる、膜面内の電気抵抗値の均一性への影響を小さくすることができることも示されている。
【００６９】
更に、図３には、アニール処理温度を４００℃以上とすれば、スパッタ成膜時の背圧に関わらず、良好なＯＮ−ＯＦＦ特性が得られる半導体領域の電気抵抗値を有し、膜面内のキャリア密度の均一性が高く、信頼性の優れたＩＧＺＯ系アモルファス酸化物薄膜を製造できることが示されている。
【００７０】
以上のように、実施例１では、５種類の背圧にてスパッタ成膜した場合について本発明の製造方法によりＩＧＺＯ系アモルファス酸化物膜を製造しており、上述のようなアニール処理温度と薄膜の電気抵抗値との関係を得ることができている。
【００７１】
上記した、本発明により半導体膜、絶縁膜、導電膜を製造する際の好適な背圧とアニール処理温度の条件を纏めると、半導体膜は下記式（１）及び（２）を満足する条件で、絶縁膜は下記式（２）及び（３）を満足する条件で、導電膜は下記式（２）及び（４）を満足する条件で製造することが好ましい。また、半導体膜は、更に、下記式（５）を満足する条件で製造することがより好ましい。
【００７２】
図３に示されるように、電気抵抗値１０３〜１０６Ω・ｃｍの範囲内の良好なＯＮ−ＯＦＦ特性が得られる半導体膜を、下記式（１）及び（２）、又は、（３）及び（２）を満足する範囲全てにおいて得られるわけではない。図３には、下記式（１）を満足する範囲において背圧が低いほど（高真空に近いほど）、良好なＯＮ−ＯＦＦ特性が得られる半導体膜を製造可能なアニール温度は、下記式（２）を満足する範囲において高くなる傾向が示されている。
【００７３】
例えば、かかる半導体膜を成膜可能な条件としては、例えば、下記式（６）及び（７）を満足する条件，下記式（８）及び（９）を満足する条件，下記式（１０）及び（１１）を満足する条件，及び下記式（１２）及び（１３）を満足する条件が挙げられる（Ｐは前記背圧、Ｔは前記アニール処理の温度である。）。下記式（６）〜（１３）に示された範囲外であっても、下記式（１）を満足する任意の背圧における（２）式を満足するアニール温度と電気抵抗値との関係を調べ、その結果見出される、背圧とアニール温度との組あわせであれば、良好なＯＮ−ＯＦＦ特性が得られる半導体膜を製造することができる。
【００７４】
１×１０−５≦Ｐ（Ｐａ）≦５×１０−４ ・・・（１）、
１００≦Ｔ（℃）≦３００ ・・・（２）、
５×１０−４≦Ｐ（Ｐａ） ・・・（３）、
Ｐ（Ｐａ）≦１×１０−５ ・・・（４）、
２×１０−５≦Ｐ（Ｐａ）≦１×１０−４ ・・・（５）、
Ｐ（Ｐａ）＝２×１０−５ ・・・（６）、
２００≦Ｔ（℃）≦３００ ・・・（７）、
Ｐ（Ｐａ）＝５×１０−５ ・・・（８）、
１２０≦Ｔ（℃）≦２７０ ・・・（９）、
Ｐ（Ｐａ）＝６．５×１０−５ ・・・（１０）、
１００≦Ｔ（℃）≦２４０ ・・・（１１）、
Ｐ（Ｐａ）＝１×１０−４ ・・・（１２）、
１００≦Ｔ（℃）≦１９５ ・・・（１３）
【００７５】
図３の▲，◇のプロット（背圧６．５×１０−６Ｐａ，１×１０−５Ｐａ）は、通常スパッタ成膜を実施している高真空な状態の背圧であることから、実施例１により、スパッタ成膜時の背圧と、アニール処理温度の組み合わせを好適化することにより、導電体領域から絶縁体領域までの任意の電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を製造できるとすることができる。
【００７６】
更に、通常の高真空による成膜では、アニール処理温度を１００℃〜３００℃の範囲とすると低抵抗化してしまい、アニール処理は４００℃以上の温度で行わなければ良好なＯＮ−ＯＦＦ特性を有する半導体膜を得ることができないことが示されている。このことは比較例１の図５よりも明らかであるが、成膜時の酸素流量を制御し、as-depoの抵抗値を変化させることで、導電膜となる領域を狭くすることは可能である。例えば、比較例１の図５で示すと、成膜時のＯ２流量０．２５ｓｃｃｍの場合は、３００℃以下の領域であるが、０．３３ｓｃｃｍ、０．４ｓｃｃｍとすると２００℃以上３００以下の領域となる。これは、言い換えれば半導体領域として得られる膜のアニール温度領域を広げることが可能となる。
【００７７】
このように、スパッタ成膜時の背圧によってアニール処理温度に対する電気抵抗値の変化の仕方が異なることはこれまでに報告された例はなく、本発明によって初めて、良好なＯＮ−ＯＦＦ特性を有するＩＧＺＯ半導体膜を耐熱温度が３００℃以下の樹脂基板等のフレキシブル基板上に成膜することを可能となった。
【００７８】
以上説明したように、本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法によれば、スパッタ成膜時の背圧を変化させてスパッタ成膜を行い、その後アニール処理をするだけの簡易な方法により、導電体領域から絶縁体領域の範囲内において信頼性の高いアモルファス酸化物薄膜を製造することができる。また、本発明では、アニール処理温度を１００℃〜３００℃の範囲としても、背圧とアニール処理温度の組み合わせを選択して所望の電気抵抗値が得ることができるので、成膜基板として、耐熱温度が３００℃以下の樹脂基板を適用することができる。
【００７９】
「電界効果型トランジスタ（薄膜トランジスタ：ＴＦＴ）」
図２Ａから図２Ｄを参照して、上記本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法により製造されたＩＧＺＯ系アモルファス酸化物薄膜を備えた電界効果型トランジスタ及びその製造方法について説明する。本実施形態では、ボトムゲート型を例として説明する。図２Ａから図２Ｄは、電界効果型トランジスタ（ＴＦＴ）の製造工程図（基板の厚み方向の断面図）である。視認しやすくするため、構成要素の縮尺は実際のものとは適宜異ならせてある。
【００８０】
本実施形態の電界効果型トランジスタ（ＴＦＴ）２は、基板Ｂ上に、上記本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法により製造されたＩＧＺＯ系アモルファス酸化物薄膜１からなる活性層（半導体層）１１及びゲート絶縁膜３１を備えたものである。
【００８１】
まず、図２Ａに示すように、基板Ｂを用意し、ｎ＋Ｓｉ等からなるゲート電極２１を形成した後、上記本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法により、ＩＧＺＯ系アモルファス酸化物薄膜１からなる（不可避不純物を含んでもよい。）ゲート絶縁膜３１を形成する。ゲート絶縁膜３１の形成方法は、上記実施形態において説明したとおりであり、例えば、基板Ｂが、ガラス転移温度が２２０℃付近の樹脂基板である場合は、背圧５×１０−４Ｐａとして、２００℃のアニール処理をすることにより、絶縁性の良好なゲート絶縁膜３１を形成することができる。基板Ｂは、上記実施形態で説明したのと同様の基板が使用できる。
【００８２】
次いで、図２Ｂに示すように、ＩＧＺＯ系アモルファス酸化物薄膜１からなる（不可避不純物を含んでもよい）半導体層１１（活性層１１）を形成する。半導体層１１（活性層１１）の形成方法についても、上記実施形態において説明したとおりである。プロセスがより容易となるように、ゲート絶縁膜３１と同様の装置にて半導体層１も形成することが好ましい。背圧５×１０−5Ｐａの場合は、１５０℃〜２２０℃（耐熱性が２２０℃のため）のアニール処理において良好な半導体層１（活性層１１）を製造することができる。また、スパッタ成膜はゲート絶縁膜と同様の条件とし、その後アニール処理を１００℃程度で実施することによってもり、容易なプロセスにて半導体層１を形成することができる。
【００８３】
次に、図２Ｃに示すように、活性層１１上にソース電極２２及びドレイン電極２３を形成する。
【００８４】
最後に、図２Ｄに示すように、活性層１１、ソース電極２２及びドレイン電極２３上に保護膜（絶縁膜）３２を形成する。
以上の工程により、本実施形態のＴＦＴ２が製造される。
【００８５】
本実施形態の電界効果型トランジスタ（ＴＦＴ）２は、上記本発明のＩＧＺＯ系アモルファス酸化物薄膜１の製造方法を用いて、活性層１１のみならず、ゲート絶縁膜３１を製造している。従って、これらの層を、信頼性の高いＩＧＺＯ系アモルファス酸化物薄膜により構成することができるため、素子安定性に優れるＩＧＺＯ系電界効果型トランジスタを、簡易な製造プロセスにて低コストに製造することができる。
【００８６】
また、基板として樹脂基板などのフレキシブル基板を用いた構成では、素子安定性に優れ、且つ、フレキシブルなＩＧＺＯ系電界効果型トランジスタを、簡易な製造プロセスにて低コストに製造することができる。
【００８７】
また、上記実施形態では、活性層１１及びゲート絶縁膜３１を上記本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法により製造した場合について説明したが、保護膜３２や層間絶縁膜等の絶縁膜、ゲート電極２１やソース／ドレイン電極（２２，２３），又はこれらの電極の半導体層１１と接する面側に形成されたコンタクト層等の導電層を、それぞれ、又は、すべて上記本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法により製造した構成としてもよい。
【００８８】
本実施形態において、アニール処理の温度は、全ての層を同じとするか、又は、上層の層のアニール温度の方が、下層の層のアニール温度よりも低い温度となるようにすることが好ましい。
【００８９】
製造プロセスの簡易化の点では、できるだけ多くの層を上記本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法により製造することが好ましい。
【００９０】
上記実施形態では、ボトムゲート型の電界効果型トランジスタについて説明したが、トップゲート型の電界効果型トランジスタにも好適に適用することができる。
【実施例】
【００９１】
本発明に係る実施例及び比較例について説明する。
（実施例１）
約１ｃｍ２の正方形の市販の合成石英基板（１ｍｍ厚，Ｔ−４０４０合成石英基板）上に、ＩｎＧａＺｎＯ４（ａｔ比）多結晶ターゲットを用いて、基板上に膜厚５０ｎｍのＩＧＺＯ膜を成膜した。
【００９２】
背圧及びアニール処理温度によるＩＧＺＯ膜の電気抵抗値への影響を調べるために、背圧（成膜前到達真空度）を、それぞれ、６×１０−６Ｐａ，１×１０−５Ｐａ，２×１０−５Ｐａ，５×１０−５Ｐａ，６×１０−５Ｐａ，１×１０−４Ｐａ，５×１０−４Ｐａ，２×１０−３Ｐａとして、それぞれサンプルを用意した。この時、背圧の設定は、スパッタ装置の成膜室を大気解放後に真空排気を開始し、スパッタ装置備え付けイオンゲージにて所望の背圧条件に到達確認後に成膜を開始することで行った。その他の成膜条件は、基板温度Ｔｓ＝常温、Ａｒ／Ｏ２混合雰囲気（Ａｒ流量３０ｓｃｃｍ，Ｏ２流量０．２５ｓｃｃｍ）、成膜圧力０．８Ｐａ、基板―ターゲット間距離１５０ｍｍ、ターゲット投入電力ＤＣ５０Ｗ（ＩＧＺＯ）、成膜時間約１９分であった。
【００９３】
スパッタ成膜後、アニール処理をする前の５種類のサンプルについて膜厚及び組成をＸＲＦにより測定した結果、いずれのサンプルも、Ｉｎ：Ｇａ：Ｚｎ＝１：０．９：０．７、膜厚約５０ｎｍであることを確認した。
【００９４】
次に、上記サンプルに対してホットプレートを用いて、各種アニール処理温度（１００℃，１５０℃，２００℃，２５０℃，３００℃，３５０℃，４００℃，４５０℃，５００℃，６００℃）にて５分間アニールを施し、ハイレスタ（三菱化学製，ＭＣＰ−ＨＴ４５０（プローブタイプＵＲＳ））を用いて電気抵抗値（比抵抗）測定を行った。その結果を図３に示す。
【００９５】
図３には、例えば、アニール処理温度２５０℃の場合、電気抵抗値が背圧条件により約９桁変化していることが示されている。図３より、スパッタ成膜時の背圧とアニール処理温度とを好適化することにより、導電体領域〜絶縁体領域において任意の電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を製造できることが確認された。
【００９６】
スパッタ成膜時の背圧が膜特性に与える要因を調べるために、スパッタ成膜後アニール未処理の５種類のサンプル及びリファレンスとして用いた石英基板について表面のＦＴ−ＩＲ測定（ＴｈｅｒｍｏＦｉｓｈｅｒ製Ｎｉｃｏｌｅｔ４７００）をＡＴＲ法により実施した。その結果を図４に示す。図４に示されるように、いずれのサンプルもＯＨ基の伸縮振動に由来するピーク（２５００ｃｍ−１〜４０００ｃｍ−１までの範囲のブロードなピーク）が観測され、背圧が高くなるにつれてそのピーク面積が大きくなることが確認された。
【００９７】
なお、上記傾向は、ターゲットとして複数のターゲットを用いる共スパッタにおいても同様であることを確認してある。
【００９８】
（比較例１）
背圧を１×１０−６Ｐａの一定条件とし、成膜ガスの酸素流量を０．２５ｓｃｃｍ，０．３３ｓｃｃｍ，０．４ｓｃｃｍと変化させた以外は実施例１と同様としてＩＧＺＯアモルファス酸化物薄膜のサンプルを作製し、実施例１と同様のアニール条件でアニールしてそれぞれの電気抵抗値を測定した。その結果を図５に示す。
【００９９】
図５に示されるように、酸素流量を増加させることにより、スパッタ成膜後のＩＧＺＯ薄膜の電気抵抗値は高くなっているが、いずれも２５０℃のアニール処理により極小値となり導電体領域まで低抵抗化していることが確認された。
【産業上の利用可能性】
【０１００】
本発明は、液晶ディスプレイや有機ＥＬディスプレイに搭載される電界効果型トランジスタや、Ｘ線センサ、アクチュエータの製造に好ましく適用することができる。
【符号の説明】
【０１０１】
１ ＩＧＺＯ系アモルファス酸化物薄膜（ＩＧＺＯ系アモルファス酸化物薄膜）
２ 電界効果型トランジスタ（薄膜トランジスタ：ＴＦＴ）
１１ 活性層（半導体層）
２１ ゲート電極
２２ ソース電極
２３ ドレイン電極
３１ ゲート絶縁膜
３２ 保護膜
Ｂ 成膜基板
【技術分野】
【０００１】
本発明は、ＩＧＺＯ系アモルファス酸化物薄膜の製造方法及びこの製造方法を用いた電界効果型トランジスタの製造方法に関するものである。
【背景技術】
【０００２】
電界効果型トランジスタは、半導体メモリ用集積回路の単位素子、高周波信号増幅素子、液晶駆動用素子等に用いられており、特に薄膜化したものは薄膜トランジスタ（ＴＦＴ）として幅広い分野で用いられている。
【０００３】
電界効果型トランジスタを形成する半導体チャネル層（活性層）としては、シリコン半導体やその化合物が多く用いられており、高速動作が必要な高周波増幅素子、集積回路等には単結晶シリコン、低速動作で十分であるが、ディスプレイ用途等大面積化への対応が要求される液晶駆動装置用にはアモルファスシリコンが用いられている。
【０００４】
ディスプレイ分野では、近年、軽量かつ曲げられるフレキシブルディスプレイが注目を浴びている。かかるフレキシブルデバイスには、可撓性の高い樹脂基板が主に用いられるが、樹脂基板は、その耐熱温度が通常１５０〜２００℃、耐熱性の高いポリイミド系樹脂でも３００℃程度とガラス基板等の無機基板に比して低い。アモルファスシリコンは、その製造工程において３００℃を超える高温の加熱処理が通常必要とされていることから、耐熱性の低い現在のディスプレイにおけるフレキシブル基板などの支持基板には用いることが難しい。
【０００５】
一方、室温にて成膜可能であり、かつアモルファスでも半導体としての性能を出すことが可能なＩｎ-Ｇａ-Ｚｎ-Ｏ系（ＩＧＺＯ系）の酸化物半導体が東工大細野らにより発見され、次世代ディスプレイ用のＴＦＴ材料として有望視されている（非特許文献1,2）。
【０００６】
また、ＩＧＺＯ系酸化物は、半導体のみならず、導電体や絶縁体の電気抵抗値となりうることが知られている。例えば、特許文献１の図４（本明細書図６）には、室温での真空成膜後に半導体膜であったアモルファスＩＧＺＯ膜に１２０℃〜２５０℃のアニール処理（熱処理）を施すと、１桁〜３桁以上低抵抗化することが示されている。
【０００７】
また、特許文献２には、ＩＧＺＯ系アモルファス酸化物薄膜からなる半導体層とゲート絶縁膜を備えたトランジスタが開示されており、スパッタ成膜時のスパッタガス中の酸素流量比を１０％以下として半導体膜を、２０％以上としてゲート絶縁膜を成膜することが開示されている。特許文献２では、ＩＧＺＯ系アモルファス酸化物半導体膜を活性層とするトランジスタにおいて、ゲート絶縁膜を同じＩＧＺＯ系酸化物膜とすることにより、製造プロセスを簡略化して低コスト化を図っている。製造プロセスの簡略化及び低コスト化の観点からは、このように同一元素からなる膜により半導体膜と絶縁体膜、更には導電体膜までを製造可能であることが好ましい。
【０００８】
しかしながら、特許文献２では、いずれの膜も室温成膜したものを、アニール処理を施すことなくそのまま用いている。室温成膜後にアニール処理等の安定化処理を施していないＩＧＺＯ系のアモルファス酸化物半導体は、ＴＦＴの活性層として機能するものの、駆動時の電気的ストレスにより閾値電圧がシフトしやすく素子安定性に問題があることが知られている。
【０００９】
特許文献１には、１５０℃より高く２８１℃未満のアニール処理を施すにより、駆動時の電気的ストレスによる閾値電圧のシフトを抑制できることが記載されているが、上記したように、かかる温度範囲でのアニール処理では、アニール処理により半導体層が低抵抗化するため良好な半導体特性を得ることが難しい。素子安定性の優れた活性層としては、非特許文献３や非特許文献４等に記載されているように、成膜後３５０℃〜４００℃にてアニール処理を施されたＩＧＺＯ系アモルファス酸化物半導体が好適であるとされている。かかる傾向は、本発明者らも確認している。（後記実施例図５を参照）。
【００１０】
また、特許文献３には、アモルファス酸化物膜を半導体層として備えた電界効果型トランジスタにおいて、素子安定性を良好にするために、電極部及び半導体層に水素又は重水素を添加することが開示されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００９−９９８４７号公報
【特許文献２】特開２００７−１０９９１８号公報
【特許文献３】特許第４３３２５４５号公報
【非特許文献】
【００１２】
【非特許文献１】K. Nomura et al, Science, 300 (2003) 1269.
【非特許文献２】K. Nomura et al, Nature, 432 (2004) 488
【非特許文献３】K. Nomura et al, Applied Physics Letters 93 (2008) 192107
【非特許文献４】D.Kang et al, Applied Physics Letters 90 (2008) 192101
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、成膜後３５０℃〜４００℃でのアニール処理は、耐熱性の低い樹脂基板を用いた場合に適用することができない。また、水素や重水素の導入するためには新たな設備及びプロセスが必要となるため、プロセスの簡易性及びコスト面において課題がある。
【００１４】
本発明は上記事情に鑑みてなされたものであり、樹脂基板等の耐熱温度以下の条件でも製造可能であり、且つ、導電体領域から絶縁体領域までの範囲内で所望の電気抵抗値有し、且つ、電気的ストレスに対して安定性の良好なＩＧＺＯ系アモルファス酸化物薄膜を製造する方法、及び、素子安定性に優れ、簡易な製造プロセスにて低コストに製造可能なＩＧＺＯ系電界効果型トランジスタの製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１５】
本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法は、
ＩＧＺＯ系アモルファス酸化物薄膜を基板上にスパッタ成膜し、その後前記薄膜をアニール処理してＩＧＺＯ系アモルファス酸化物薄膜を製造する方法であって、成膜装置内の水分量と前記アニール処理の温度の組み合わせを変化させて、任意の電気抵抗値を有する前記アモルファス酸化物薄膜を製造することを特徴とするものである。
【００１６】
本明細書において、ＩＧＺＯ系アモルファス酸化物薄膜とは、Ｉｎ，Ｇａを含むアモルファス酸化物薄膜を意味し、好ましくは更にＺｎを含むアモルファス酸化物薄膜を意味する。これらの金属元素以外に、ドーパントや置換元素等の他の元素を含んでいてもよい。
【００１７】
本明細書において、アニール処理とは、スパッタ成膜後のアニール処理に加え、スパッタ成膜された薄膜が加熱されるすべての処理を含むものとし、例えば、フォトリソグラフィ等のパターニング工程や、積層される膜の成膜工程における加熱処理等を含むものとする。
【００１８】
本明細書において、「任意の電気抵抗値」とは、導電体から絶縁体までの電気抵抗値の領域における任意の電気抵抗値を意味する。
【００１９】
本明細書において、「導電体」は、比抵抗値が１００Ω・ｃｍ以下のものを意味する。また、「半導体」は、比抵抗値が１０３〜１０６Ω・ｃｍの範囲内のものを意味する。また、「絶縁体」は、比抵抗値が１０７Ω・ｃｍ以上のものを意味する。
【００２０】
本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法において、前記水分量と前記アニール処理の温度の組み合わせのうち、前記アニール処理の温度を一定とすることが好ましく、前記水分量は、前記スパッタ成膜における背圧により変化させることが好ましい。
【００２１】
ここで、「スパッタ成膜における背圧」とは、スパッタ成膜する際に基板が設置される真空容器（成膜装置）内の到達真空度であり、成膜開始前、すなわち、成膜装置中に成膜ガスを導入する前の成膜装置内の真空度を意味する。
【００２２】
本明細書において、到達真空度（背圧）は、スパッタ成膜装置に設置されているイオンゲージ（電離真空計）の値を読み取った値としている。成膜装置内の到達真空度（背圧）は、成膜装置内の水分量（水分圧）と概ね等価であるため、質量分析計（例えば、アルバック社のＱｕｌｅｅ ＣＧＭシリーズ等）を用いて測定された水分圧から求めた値としてもよい。
【００２３】
本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法によれば、前記基板上に製造する前記アモルファス酸化物薄膜が、所定の電気抵抗値を有する第１のアモルファス酸化物薄膜と、該第１のアモルファス酸化物薄膜と異なる電気抵抗値を有する第２のアモルファス酸化物薄膜とを含む場合に、同一のスパッタ成膜装置にて第1及び第２のアモルファス酸化物薄膜を成膜することができ、好ましい。
【００２４】
本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法において、前記アニール処理の温度を３００℃以下とすることが好ましい。かかる構成では、前記基板が、樹脂基板である場合にも適用することができる。また、前記アニール処理の温度を１００℃以上とすることがより好ましい。
【００２５】
また、本発明において、前記背圧は２×１０−３Ｐａ以下であることが好ましい。
【００２６】
本発明において、前記スパッタ成膜を、成膜圧力１０Ｐａ以下で実施することが好ましい。また、前記スパッタ成膜において、成膜ガスがＡｒとＯ２とを含むものであり、該成膜ガス中のＡｒとＯ２との流量比がＯ２／Ａｒ≦１／１５であることが好ましい。
【００２７】
本発明の電界効果型トランジスタの製造方法は、基板上に活性層を含む半導体層と，ソース／ドレイン電極と，ゲート電極と，ゲート絶縁膜とを備えてなる電界効果型トランジスタの製造方法において、
前記半導体層と、
前記ソース／ドレイン電極の少なくとも前記半導体層に接する面側の導電層，前記ゲート電極の少なくとも前記半導体層に接する面側の導電層，及び前記ゲート絶縁膜のうち少なくとも１つを、上記本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法により製造することを特徴とするものである。
【００２８】
本発明の電界効果型トランジスタの製造方法において、前記半導体層を下記式（１）及び（２）を満足する条件で、前記ゲート絶縁膜を下記式（２）及び（３）を満足する条件で、前記ソース／ドレイン電極又はゲート電極の少なくとも前記半導体層に接する面側の導電層を下記式（２）及び（４）を満足する条件で製造することが好ましい（Ｐは前記背圧、Ｔは前記アニール処理の温度である。）。前記半導体層は、更に下記式（５）を満足する条件で製造することがより好ましい。
【００２９】
１×１０−５≦Ｐ（Ｐａ）≦５×１０−４ ・・・（１）、
１００≦Ｔ（℃）≦３００ ・・・（２）、
５×１０−４＜Ｐ（Ｐａ） ・・・（３）、
Ｐ（Ｐａ）＜１×１０−５ ・・・（４）、
２×１０−５≦Ｐ（Ｐａ）≦１×１０−４ ・・・（５）
【００３０】
例えば、上記式（１）及び（２）を満足する条件で前記半導体膜を成膜可能な条件としては、下記式（６）及び（７）を満足する条件，下記式（８）及び（９）を満足する条件，下記式（１０）及び（１１）を満足する条件，及び下記式（１２）及び（１３）を満足する条件が挙げられる（Ｐは前記背圧、Ｔは前記アニール処理の温度である。）。
【００３１】
Ｐ（Ｐａ）＝２×１０−５ ・・・（６）、
２００≦Ｔ（℃）≦３００ ・・・（７）、
Ｐ（Ｐａ）＝５×１０−５ ・・・（８）、
１２０≦Ｔ（℃）≦２７０ ・・・（９）、
Ｐ（Ｐａ）＝６．５×１０−５ ・・・（１０）、
１００≦Ｔ（℃）≦２４０ ・・・（１１）、
Ｐ（Ｐａ）＝１×１０−４ ・・・（１２）、
１００≦Ｔ（℃）≦１９５ ・・・（１３）
なお、上記式（６），（８），（１０），（１２）の背圧Ｐの値は、±１０％の幅を有するものとする。
【発明の効果】
【００３２】
本発明者は、ＩＧＺＯ系アモルファス酸化物薄膜を基板上にスパッタ成膜する際に、スパッタ成膜時の背圧と、スパッタ成膜後のアニール処理温度とを好適化することにより、導電体領域から絶縁体領域の範囲内の任意の電気抵抗値を有し、且つ、電気的ストレスに対して安定性の良好なＩＧＺＯ系アモルファス酸化物薄膜を製造可能であることを見出した。本発明では、スパッタ成膜時の背圧を変化させてスパッタ成膜を行い、その後アニール処理をするだけの簡易な方法により導電体領域から絶縁体領域の範囲内において信頼性を向上させたＩＧＺＯ系アモルファス酸化物薄膜を製造することができる。
【００３３】
また、本発明では、アニール処理温度を１００℃〜３００℃の範囲としても、背圧とアニール処理温度の組み合わせを選択して所望の電気抵抗値が得ることができるので、成膜基板として、耐熱温度が３００℃以下の樹脂基板を適用することができる。
【００３４】
従って、本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法を用いることにより、半導体層のみならず、ゲート絶縁膜や層間絶縁膜等の絶縁層、各種電極層、又は異種電極層と半導体層との間のコンタクト層等の複数の層を、アニールを施すことで、信頼性を向上させたＩＧＺＯ系アモルファス酸化物薄膜により構成することができるため、素子安定性に優れ、ＩＧＺＯ系電界効果型トランジスタを、簡易な製造プロセスにて低コストに製造することができる。また、基板として樹脂基板などのフレキシブル基板を用いた構成では、素子安定性に優れ、且つ、フレキシブルなＩＧＺＯ系電界効果型トランジスタを、簡易な製造プロセスにて低コストに製造することができる。
【図面の簡単な説明】
【００３５】
【図１】スパッタ成膜時に背圧を変化させた時の成膜装置中の水分量と成膜されるＩＧＺＯ系アモルファス酸化物薄膜中の水分量との関係を模式的に示す図
【図２Ａ】本発明に係る一実施形態の半導体装置（薄膜素子）の製造工程を示す断面図（その１）
【図２Ｂ】本発明に係る一実施形態の半導体装置の製造工程を示す断面図（その２）
【図２Ｃ】本発明に係る一実施形態の半導体装置の製造工程を示す断面図（その３）
【図２Ｄ】本発明に係る一実施形態の半導体装置の製造工程を示す断面図（その４）
【図３】実施例１において異なる背圧でスパッタ成膜されたＩＧＺＯ系アモルファス酸化物薄膜の電気抵抗値とアニール処理温度との関係を示す図
【図４】図３に示されるスパッタ成膜後のＩＧＺＯ系アモルファス酸化物薄膜表面のＯＨ基のピーク波長付近のＩＲスペクトルを示す図
【図５】比較例１において異なる酸素流量でスパッタ成膜されたＩＧＺＯ系アモルファス酸化物薄膜の電気抵抗値とアニール処理温度との関係を示す図
【図６】特許文献１の図４
【発明を実施するための形態】
【００３６】
「ＩＧＺＯ系アモルファス酸化物薄膜の製造方法」
本発明者は、電気的ストレスに対して安定性の良好なＩＧＺＯ系アモルファス酸化物薄膜を製造する方法について鋭意検討を行った。その結果、成膜装置内の水分量によって成膜されるＩＧＺＯ系アモルファス酸化物薄膜の電気抵抗値が変化すること、更に、その値は、スパッタ成膜後のアニール処理温度によって変化すること、つまり、成膜装置内の水分量とスパッタ成膜後のアニール処理温度の組み合わせを好適化することにより、導電体領域から絶縁体領域の範囲内の任意の電気抵抗値を有し、且つ、電気的ストレスに対して安定性の良好なＩＧＺＯ系アモルファス酸化物薄膜を製造可能であることを見出した。（後記実施例１、図３を参照）。
【００３７】
スパッタ成膜において、成膜装置内の水含有量（水分圧）は、スパッタ成膜における背圧と相関があることが知られており、背圧が低い、すなわち高真空であるほど水分圧が低くなることが知られている。本発明者は、スパッタ成膜時の背圧を変化させて成膜した電気抵抗値の異なる各ＩＧＺＯ系アモルファス酸化物薄膜についてＦＴ−ＩＲ測定による組成分析を実施し、その結果、それぞれの膜において、ＯＨ基のピーク面積が異なり、背圧を高くすると、ＯＨ基の量が増加すること、つまり、水含有量が増加していることを確認した（後記実施例、図４を参照）。
【００３８】
図１は、背圧（成膜装置内の到達真空度）を変化させた時の、成膜装置内の水分量と、成膜されたＩＧＺＯ系アモルファス酸化物薄膜内の水分量との関係を示すイメージ図である。図示されるように、背圧が高いほど成膜装置内の水分量が多くなる。従って、膜中に取り込まれる水分が多くなり、薄膜の電気抵抗値に影響を及ぼすものと考えられる。
【００３９】
図１及び後記実施例図４より、スパッタ成膜直後のＩＧＺＯ系アモルファス酸化物薄膜中の水分量（ＯＨ基量）は、スパッタ成膜時の背圧により変化することが確認できる。そして、図３には、スパッタ成膜時の背圧の違いとその後のアニール温度とにより導電体領域から絶縁体領域までの領域において様々な電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を製造できることが示されている。
【００４０】
成膜装置内の水分量の制御方法は、上記したスパッタ成膜における背圧による制御に限定されるものではなく、例えば、成膜中に水分直接を導入する方法等でも制御することが可能である。「課題を解決するための手段」の項において述べたように、背圧は、成膜ガスを導入する前の成膜装置内の真空度であり、容易に設定変更が可能なファクターであることから、本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法においては、背圧により酸化物薄膜中の水分量を制御することが好ましい。以下、背圧を制御して水分量を制御する方法を例に説明する。
【００４１】
図３には、アニール処理を施していない状態のスパッタ成膜直後のＩＧＺＯ系アモルファス酸化物薄膜においても、背圧の違いにより異なる電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を成膜できることが示されているが、「背景技術」の項において述べたように、なんらかの安定化処理を施していないスパッタ成膜のみの膜は、素子の駆動等による電気的ストレス信頼性に問題がある。従って本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法では、スパッタ成膜後、安定化処理としてアニール処理を実施する。
【００４２】
すなわち、本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法は、スパッタ成膜時に薄膜中に取り込まれる水分量を、成膜装置内の水分量により制御し、その後、その水分量に応じて好適な温度にてアニール処理を施すことにより、導電体から絶縁体の領域で任意の電気抵抗値を有する前記アモルファス酸化物薄膜を製造する。
【００４３】
本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法において、水分量とアニール処理の温度の組み合わせのうち、アニール処理の温度を一定とし、水分量を変化させる方が、複数の層を本発明により製造する場合に、同一のアニール処理温度にて実施することができるため好ましい。
【００４４】
アニール処理の温度は、アニール処理による安定化効果が得られればよいが、信頼性の高いＩＧＺＯ系アモルファス酸化物薄膜とするに充分な効果を短時間に得るためには、１００℃以上が好ましく、１５０℃以上がより好ましい。
【００４５】
また、本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法は、樹脂基板等の耐熱性の低い基板上に成膜可能であることが好ましい。従って、本発明では、３００℃以下の温度にてアニール処理を施すことが好ましい。
【００４６】
アニール処理の方法は特に制限されないが、常圧でのアニールで充分であるため、ホットプレート等での加熱処理が容易な方法である。その他、クリーンオーブンや真空チャンバーを用いてもよい。
【００４７】
上記したように、本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法では、スパッタ成膜においては、その背圧を変化させるだけであり、成膜装置内の水分量は、いずれのスパッタ成膜方法を用いても背圧により変化する。従って、本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法において、スパッタ成膜の方法は特に制限されず適用することができる。
【００４８】
スパッタ成膜方法としては、例えば、２極スパッタリング法、３極スパッタリング法、直流スパッタリング法、高周波スパッタリング法（ＲＦスパッタリング法）、ＥＣＲスパッタリング法、マグネトロンスパッタリング法、対向ターゲットスパッタリング法、パルススパッタ法、及びイオンビームスパッタリング法等が挙げられる。
【００４９】
また、成膜を行う基板としては特に制限されず、Ｓｉ基板、ガラス基板、各種フレキシブル基板等、用途に応じて選択すればよい。本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法は、３００℃以下の低温プロセスにより実施することができるので、耐熱性の低い樹脂基板にも好適に適用することができる。従って、本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法は、フレキシブルディスプレイ等に用いられる薄膜トランジスタ（ＴＦＴ）の製造にも適用することが可能である。
【００５０】
フレキシブル基板としては、ポリビニルアルコール系樹脂，ポリカーボネート誘導体（帝人（株）：ＷＲＦ），セルロース誘導体（セルローストリアセテート，セルロースジアセテート），ポリオレフィン系樹脂（日本ゼオン（株）：ゼオノア、ゼオネックス），ポリサルホン系樹脂（ポリエーテルサルホン，ポリサルホン），ノルボルネン系樹脂（ＪＳＲ（株）： アートン），ポリエステル系樹脂（ＰＥＴ，ＰＥＮ，架橋フマル酸ジエステル）ポリイミド系樹脂，ポリアミド系樹脂，ポリアミドイミド系樹脂，ポリアリレート系樹脂，アクリル系樹脂，エポキシ系樹脂，エピスルフィド系樹脂，フッ素系樹脂，シリコーン系樹脂フィルム，ポリベンズアゾ-ル系樹脂，シアネート系樹脂，芳香族エーテル系樹脂（ポリエーテルケトン），マレイミド−オレフィン系樹脂等の樹脂基板、液晶ポリマー基板、
また、これら樹脂基板中に酸化ケイ素粒子，金属ナノ粒子，無機酸化物ナノ粒子，無機窒化物ナノ粒子, 金属系・無機系のナノファイバー又はマイクロファイバー，カーボン繊維，カーボンナノチューブ，ガラスフェレーク，ガラスファイバー，ガラスビーズ，粘土鉱物、雲母派生結晶構造を含んだ複合樹脂基板、
薄いガラスと上記単独有機材料との間に少なくとも1回の接合界面を有する積層プラスチック材料、無機層（ex.SiO2, Al2O3, SiOxNy）と有機層（上記）を交互に積層することで少なくとも１回以上の接合界面を有するバリア性能を有する複合材料、
ステンレス基板、あるいはステンレスと異種金属を積層した金属多層基板、アルミニウム基板、あるいは、表面に酸化処理（例えば、陽極酸化処理）を施すことで、表面の絶縁性を向上してある酸化被膜付きのアルミニウム基板等を挙げることができる。
【００５１】
ＩＧＺＯ系アモルファス酸化物としては、下記一般式（Ｐ１）で表されるＩｎＧａＺｎＯ４（ＩＧＺＯ）等のホモロガス化合物が一例として挙げられる。
【００５２】
（Ｉｎ２−ｘＧａｘ）Ｏ３・（ＺｎＯ）ｍ・・・（Ｐ１）
（式中０≦ｘ≦２かつｍは自然数）
【００５３】
電界効果型トランジスタ等に適用する場合、本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法は、導電体領域から絶縁体領域の範囲内の任意の電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を製造することができるので、基板上に、所定の電気抵抗値を有する複数のＩＧＺＯ系アモルファス酸化物薄膜を、スパッタ成膜において背圧を変化させるだけの簡易な方法で成膜することができ、好ましい。
【００５４】
例えば、基板上に半導体領域の所定の電気抵抗値を有する第１のＩＧＺＯ系アモルファス酸化物薄膜を本発明の製造方法により製造した後、スパッタ成膜における背圧を上げて本発明の製造方法により、絶縁体領域の所定の電気抵抗値を有する第２のＩＧＺＯ系アモルファス酸化物薄膜を製造することができる。
【００５５】
スパッタ成膜時の背圧は、所望の電気抵抗値が得られれば特に制限されないが、後記実施例１の図３に示されるように、背圧が２×１０−３Ｐａ以下であれば、アニール処理の温度を調整することによって、導電体領域から絶縁体領域までの領域の任意の電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を製造することができる。
【００５６】
ＩＧＺＯ系アモルファス酸化物薄膜は、スパッタ成膜では、加熱することなく良好な半導体特性を有するものを得ることができる。従って、成膜温度は通常室温で成膜する。ここで室温で成膜するとは、加熱することなく成膜するとの意であり、例えば、後記実施例１では約２５℃にて成膜を実施している。
【００５７】
成膜時の成膜圧力は特に制限されないが、成膜圧力が高すぎると成膜速度が遅くなり生産性が悪くなることから、１０Ｐａ以下であることが好ましく、５Ｐａ以下であることがより好ましく、１Ｐａ以下であることが更に好ましい。
【００５８】
スパッタ成膜時の成膜ガスは特に制限されないが、ＡｒとＯ２とを含むものが挙げられる。
「背景技術」の項目において述べたように、かかる成膜ガス中のＡｒとＯ２の流量比により、スパッタ成膜される膜の電気抵抗値が変化するので、本発明の成膜方法において、背圧に加えてこの流量比も変化させて電気抵抗値を制御してもよいが、酸素分圧を高くすることにより成膜速度が低下する傾向があり、後記比較例１の図５に示されるように、背圧及びアニール処理温度によっては、成膜時の酸素分圧の電気抵抗値への影響はほとんどなくなる場合もある。本発明では、背圧とアニール処理温度を好適化するだけで、導電体領域から絶縁体領域の任意の電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を製造することができるので、酸素分圧Ｏ２／Ａｒは１／１５以下の一定値とすることが好ましい。
【００５９】
後記実施例１では、成膜圧力０．８Ｐａ，投入電力ＤＣ５０Ｗ，Ａｒ:３０ｓｃｃｍ、Ｏ２：０．２５ｓｃｃｍの条件で、背圧及びアニール処理温度を変化させてＩＧＺＯ系アモルファス酸化物薄膜を製造した。図３に示されるように、背圧が高い範囲と低い範囲、そしてその中間領域とで、アニール処理温度に対する電気抵抗値（比抵抗値）の変化の仕方が異なる。
【００６０】
例えば、図３の▲，◇のプロット（背圧６×１０−６Ｐａ，１×１０−５Ｐａ：背圧の低い領域（高真空））はアニール温度１００℃〜３００℃の範囲で極小値を有し、その後４００℃付近では1×１０６付近の電気抵抗値まで上昇して、ほぼ一定値を示す傾向がある。ここで、極小値付近の電気抵抗値は導電体領域（電気抵抗値１００Ω・ｃｍ以下、好ましくは１０Ω・ｃｍ以下）のものであることから、１×１０−５Ｐａ以下の背圧で１００℃〜３００℃の範囲内の好適な温度でアニール処理をすることにより、導電体領域の電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を製造することができる。
【００６１】
更に、極小値付近の温度でのアニール処理は、アニール処理温度の面内均一性が及ぼす電気抵抗値への影響が少なくなるため好ましい。アニール処理温度の面内均一性が及ぼす電気抵抗値への影響が少なければ、アニール処理をホットプレートにより実施する場合など、アニール処理中の薄膜の膜面内に温度分布がある場合であっても、膜面内の電気抵抗値の均一性への影響を小さくすることができる。アニール処理温度は、用いる基板の耐熱温度によって、上限が決まってくるため、基板の耐熱性に応じて、アニール処理温度を決定し、そのアニール処理温度付近に極小値を有するような背圧とすることにより、膜面内の導電性の均一性が高い、信頼性の優れた導電膜を製造することができる。
【００６２】
極小値を示すアニール処理温度は、図３に示されるように背圧によって異なると考えられる。従って、極小値を示すアニール処理温度が不明な背圧条件である場合は、背圧を１×１０−５Ｐａ以下の所定値としてＩＧＺＯ系アモルファス酸化物層をスパッタ成膜し、１００℃以上、３００℃以下の範囲でアニール処理した場合における、ＩＧＺＯ系アモルファス酸化物層の電気抵抗値のアニール処理温度依存性を予め取得し、電気抵抗値の変化率が０となる温度付近（±５℃）でアニール処理を行うことが好ましい。
【００６３】
それとは逆に、図３の○，●のプロット（背圧５×１０−４Ｐａ，２×１０−３Ｐａ）はアニール温度１００℃〜３００℃の範囲で極大値を有しその後４００℃付近では1×１０−６付近の電気抵抗値まで減少して、ほぼ一定値を示す傾向がある。極大値付近の電気抵抗値は絶縁体領域（電気抵抗値１０７Ω以上）のものであることから、５×１０−４Ｐａ以上の背圧で１００℃〜３００℃の範囲内の好適な温度でアニール処理をすることにより、絶縁体領域の電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を製造することができる。
【００６４】
極小値と同様、極大値付近の温度でのアニール処理は、アニール処理温度の面内均一性が及ぼす電気抵抗値への影響が少なくなるため好ましい。基板の耐熱性に応じて、アニール処理温度を決定し、そのアニール処理温度付近に極大値を有するような背圧とすることにより、膜面内の絶縁性の均一性が高く、信頼性の優れた絶縁膜を製造することができる。
【００６５】
図３の■，□，◆，△のプロット（背圧１×１０−４Ｐａ，６．５×１０−５Ｐａ，５×１０−５Ｐａ，２×１０−５Ｐａ）では、アニール温度を上昇させることで、電気抵抗値が３００℃までの領域で連続的に増大している。また、◆のプロットについては、１５０℃〜２５０℃のアニール処理温度範囲において、傾きが非常に緩やかになって１０４〜１０５Ω・ｃｍの範囲のほぼ一定な値を示す形となっている。
【００６６】
１０４〜１０５Ω・ｃｍの電気抵抗値は、一般に良好なＯＮ−ＯＦＦ特性が得られる半導体領域の電気抵抗値１０３〜１０６Ω・ｃｍの範囲内の値である。更に、本発明者は電気抵抗値とキャリア密度とは相関があることを確認している。従って、かかる背圧条件及びアニール処理温度範囲とすることにより、膜面内のキャリア密度の均一性が高く、ＯＮ−ＯＦＦ特性の良好な信頼性の優れたＩＧＺＯ系アモルファス酸化物半導体膜を製造することができる。
【００６７】
図３には、背圧１×１０−５Ｐａ以上、５×１０−４Ｐａ以下、好ましくは、２×１０−５Ｐａ以上、１×１０−４Ｐａ以下、アニール処理温度１００℃〜３００℃の範囲において、好適な背圧とアニール処理温度との組み合わせを選択することにより、電気抵抗値１０３〜１０６Ω・ｃｍの範囲内の良好なＯＮ−ＯＦＦ特性が得られる半導体膜を製造することができることが示されている。
【００６８】
また、背圧５×１０−５Ｐａとした場合は、１５０℃〜２５０℃のアニール処理温度範囲において、アニール処理温度の面内均一性が及ぼす電気抵抗値への影響が少なく、アニール処理中の薄膜の膜面内の温度分布などによる、膜面内の電気抵抗値の均一性への影響を小さくすることができることも示されている。
【００６９】
更に、図３には、アニール処理温度を４００℃以上とすれば、スパッタ成膜時の背圧に関わらず、良好なＯＮ−ＯＦＦ特性が得られる半導体領域の電気抵抗値を有し、膜面内のキャリア密度の均一性が高く、信頼性の優れたＩＧＺＯ系アモルファス酸化物薄膜を製造できることが示されている。
【００７０】
以上のように、実施例１では、５種類の背圧にてスパッタ成膜した場合について本発明の製造方法によりＩＧＺＯ系アモルファス酸化物膜を製造しており、上述のようなアニール処理温度と薄膜の電気抵抗値との関係を得ることができている。
【００７１】
上記した、本発明により半導体膜、絶縁膜、導電膜を製造する際の好適な背圧とアニール処理温度の条件を纏めると、半導体膜は下記式（１）及び（２）を満足する条件で、絶縁膜は下記式（２）及び（３）を満足する条件で、導電膜は下記式（２）及び（４）を満足する条件で製造することが好ましい。また、半導体膜は、更に、下記式（５）を満足する条件で製造することがより好ましい。
【００７２】
図３に示されるように、電気抵抗値１０３〜１０６Ω・ｃｍの範囲内の良好なＯＮ−ＯＦＦ特性が得られる半導体膜を、下記式（１）及び（２）、又は、（３）及び（２）を満足する範囲全てにおいて得られるわけではない。図３には、下記式（１）を満足する範囲において背圧が低いほど（高真空に近いほど）、良好なＯＮ−ＯＦＦ特性が得られる半導体膜を製造可能なアニール温度は、下記式（２）を満足する範囲において高くなる傾向が示されている。
【００７３】
例えば、かかる半導体膜を成膜可能な条件としては、例えば、下記式（６）及び（７）を満足する条件，下記式（８）及び（９）を満足する条件，下記式（１０）及び（１１）を満足する条件，及び下記式（１２）及び（１３）を満足する条件が挙げられる（Ｐは前記背圧、Ｔは前記アニール処理の温度である。）。下記式（６）〜（１３）に示された範囲外であっても、下記式（１）を満足する任意の背圧における（２）式を満足するアニール温度と電気抵抗値との関係を調べ、その結果見出される、背圧とアニール温度との組あわせであれば、良好なＯＮ−ＯＦＦ特性が得られる半導体膜を製造することができる。
【００７４】
１×１０−５≦Ｐ（Ｐａ）≦５×１０−４ ・・・（１）、
１００≦Ｔ（℃）≦３００ ・・・（２）、
５×１０−４≦Ｐ（Ｐａ） ・・・（３）、
Ｐ（Ｐａ）≦１×１０−５ ・・・（４）、
２×１０−５≦Ｐ（Ｐａ）≦１×１０−４ ・・・（５）、
Ｐ（Ｐａ）＝２×１０−５ ・・・（６）、
２００≦Ｔ（℃）≦３００ ・・・（７）、
Ｐ（Ｐａ）＝５×１０−５ ・・・（８）、
１２０≦Ｔ（℃）≦２７０ ・・・（９）、
Ｐ（Ｐａ）＝６．５×１０−５ ・・・（１０）、
１００≦Ｔ（℃）≦２４０ ・・・（１１）、
Ｐ（Ｐａ）＝１×１０−４ ・・・（１２）、
１００≦Ｔ（℃）≦１９５ ・・・（１３）
【００７５】
図３の▲，◇のプロット（背圧６．５×１０−６Ｐａ，１×１０−５Ｐａ）は、通常スパッタ成膜を実施している高真空な状態の背圧であることから、実施例１により、スパッタ成膜時の背圧と、アニール処理温度の組み合わせを好適化することにより、導電体領域から絶縁体領域までの任意の電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を製造できるとすることができる。
【００７６】
更に、通常の高真空による成膜では、アニール処理温度を１００℃〜３００℃の範囲とすると低抵抗化してしまい、アニール処理は４００℃以上の温度で行わなければ良好なＯＮ−ＯＦＦ特性を有する半導体膜を得ることができないことが示されている。このことは比較例１の図５よりも明らかであるが、成膜時の酸素流量を制御し、as-depoの抵抗値を変化させることで、導電膜となる領域を狭くすることは可能である。例えば、比較例１の図５で示すと、成膜時のＯ２流量０．２５ｓｃｃｍの場合は、３００℃以下の領域であるが、０．３３ｓｃｃｍ、０．４ｓｃｃｍとすると２００℃以上３００以下の領域となる。これは、言い換えれば半導体領域として得られる膜のアニール温度領域を広げることが可能となる。
【００７７】
このように、スパッタ成膜時の背圧によってアニール処理温度に対する電気抵抗値の変化の仕方が異なることはこれまでに報告された例はなく、本発明によって初めて、良好なＯＮ−ＯＦＦ特性を有するＩＧＺＯ半導体膜を耐熱温度が３００℃以下の樹脂基板等のフレキシブル基板上に成膜することを可能となった。
【００７８】
以上説明したように、本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法によれば、スパッタ成膜時の背圧を変化させてスパッタ成膜を行い、その後アニール処理をするだけの簡易な方法により、導電体領域から絶縁体領域の範囲内において信頼性の高いアモルファス酸化物薄膜を製造することができる。また、本発明では、アニール処理温度を１００℃〜３００℃の範囲としても、背圧とアニール処理温度の組み合わせを選択して所望の電気抵抗値が得ることができるので、成膜基板として、耐熱温度が３００℃以下の樹脂基板を適用することができる。
【００７９】
「電界効果型トランジスタ（薄膜トランジスタ：ＴＦＴ）」
図２Ａから図２Ｄを参照して、上記本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法により製造されたＩＧＺＯ系アモルファス酸化物薄膜を備えた電界効果型トランジスタ及びその製造方法について説明する。本実施形態では、ボトムゲート型を例として説明する。図２Ａから図２Ｄは、電界効果型トランジスタ（ＴＦＴ）の製造工程図（基板の厚み方向の断面図）である。視認しやすくするため、構成要素の縮尺は実際のものとは適宜異ならせてある。
【００８０】
本実施形態の電界効果型トランジスタ（ＴＦＴ）２は、基板Ｂ上に、上記本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法により製造されたＩＧＺＯ系アモルファス酸化物薄膜１からなる活性層（半導体層）１１及びゲート絶縁膜３１を備えたものである。
【００８１】
まず、図２Ａに示すように、基板Ｂを用意し、ｎ＋Ｓｉ等からなるゲート電極２１を形成した後、上記本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法により、ＩＧＺＯ系アモルファス酸化物薄膜１からなる（不可避不純物を含んでもよい。）ゲート絶縁膜３１を形成する。ゲート絶縁膜３１の形成方法は、上記実施形態において説明したとおりであり、例えば、基板Ｂが、ガラス転移温度が２２０℃付近の樹脂基板である場合は、背圧５×１０−４Ｐａとして、２００℃のアニール処理をすることにより、絶縁性の良好なゲート絶縁膜３１を形成することができる。基板Ｂは、上記実施形態で説明したのと同様の基板が使用できる。
【００８２】
次いで、図２Ｂに示すように、ＩＧＺＯ系アモルファス酸化物薄膜１からなる（不可避不純物を含んでもよい）半導体層１１（活性層１１）を形成する。半導体層１１（活性層１１）の形成方法についても、上記実施形態において説明したとおりである。プロセスがより容易となるように、ゲート絶縁膜３１と同様の装置にて半導体層１も形成することが好ましい。背圧５×１０−5Ｐａの場合は、１５０℃〜２２０℃（耐熱性が２２０℃のため）のアニール処理において良好な半導体層１（活性層１１）を製造することができる。また、スパッタ成膜はゲート絶縁膜と同様の条件とし、その後アニール処理を１００℃程度で実施することによってもり、容易なプロセスにて半導体層１を形成することができる。
【００８３】
次に、図２Ｃに示すように、活性層１１上にソース電極２２及びドレイン電極２３を形成する。
【００８４】
最後に、図２Ｄに示すように、活性層１１、ソース電極２２及びドレイン電極２３上に保護膜（絶縁膜）３２を形成する。
以上の工程により、本実施形態のＴＦＴ２が製造される。
【００８５】
本実施形態の電界効果型トランジスタ（ＴＦＴ）２は、上記本発明のＩＧＺＯ系アモルファス酸化物薄膜１の製造方法を用いて、活性層１１のみならず、ゲート絶縁膜３１を製造している。従って、これらの層を、信頼性の高いＩＧＺＯ系アモルファス酸化物薄膜により構成することができるため、素子安定性に優れるＩＧＺＯ系電界効果型トランジスタを、簡易な製造プロセスにて低コストに製造することができる。
【００８６】
また、基板として樹脂基板などのフレキシブル基板を用いた構成では、素子安定性に優れ、且つ、フレキシブルなＩＧＺＯ系電界効果型トランジスタを、簡易な製造プロセスにて低コストに製造することができる。
【００８７】
また、上記実施形態では、活性層１１及びゲート絶縁膜３１を上記本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法により製造した場合について説明したが、保護膜３２や層間絶縁膜等の絶縁膜、ゲート電極２１やソース／ドレイン電極（２２，２３），又はこれらの電極の半導体層１１と接する面側に形成されたコンタクト層等の導電層を、それぞれ、又は、すべて上記本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法により製造した構成としてもよい。
【００８８】
本実施形態において、アニール処理の温度は、全ての層を同じとするか、又は、上層の層のアニール温度の方が、下層の層のアニール温度よりも低い温度となるようにすることが好ましい。
【００８９】
製造プロセスの簡易化の点では、できるだけ多くの層を上記本発明のＩＧＺＯ系アモルファス酸化物薄膜の製造方法により製造することが好ましい。
【００９０】
上記実施形態では、ボトムゲート型の電界効果型トランジスタについて説明したが、トップゲート型の電界効果型トランジスタにも好適に適用することができる。
【実施例】
【００９１】
本発明に係る実施例及び比較例について説明する。
（実施例１）
約１ｃｍ２の正方形の市販の合成石英基板（１ｍｍ厚，Ｔ−４０４０合成石英基板）上に、ＩｎＧａＺｎＯ４（ａｔ比）多結晶ターゲットを用いて、基板上に膜厚５０ｎｍのＩＧＺＯ膜を成膜した。
【００９２】
背圧及びアニール処理温度によるＩＧＺＯ膜の電気抵抗値への影響を調べるために、背圧（成膜前到達真空度）を、それぞれ、６×１０−６Ｐａ，１×１０−５Ｐａ，２×１０−５Ｐａ，５×１０−５Ｐａ，６×１０−５Ｐａ，１×１０−４Ｐａ，５×１０−４Ｐａ，２×１０−３Ｐａとして、それぞれサンプルを用意した。この時、背圧の設定は、スパッタ装置の成膜室を大気解放後に真空排気を開始し、スパッタ装置備え付けイオンゲージにて所望の背圧条件に到達確認後に成膜を開始することで行った。その他の成膜条件は、基板温度Ｔｓ＝常温、Ａｒ／Ｏ２混合雰囲気（Ａｒ流量３０ｓｃｃｍ，Ｏ２流量０．２５ｓｃｃｍ）、成膜圧力０．８Ｐａ、基板―ターゲット間距離１５０ｍｍ、ターゲット投入電力ＤＣ５０Ｗ（ＩＧＺＯ）、成膜時間約１９分であった。
【００９３】
スパッタ成膜後、アニール処理をする前の５種類のサンプルについて膜厚及び組成をＸＲＦにより測定した結果、いずれのサンプルも、Ｉｎ：Ｇａ：Ｚｎ＝１：０．９：０．７、膜厚約５０ｎｍであることを確認した。
【００９４】
次に、上記サンプルに対してホットプレートを用いて、各種アニール処理温度（１００℃，１５０℃，２００℃，２５０℃，３００℃，３５０℃，４００℃，４５０℃，５００℃，６００℃）にて５分間アニールを施し、ハイレスタ（三菱化学製，ＭＣＰ−ＨＴ４５０（プローブタイプＵＲＳ））を用いて電気抵抗値（比抵抗）測定を行った。その結果を図３に示す。
【００９５】
図３には、例えば、アニール処理温度２５０℃の場合、電気抵抗値が背圧条件により約９桁変化していることが示されている。図３より、スパッタ成膜時の背圧とアニール処理温度とを好適化することにより、導電体領域〜絶縁体領域において任意の電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を製造できることが確認された。
【００９６】
スパッタ成膜時の背圧が膜特性に与える要因を調べるために、スパッタ成膜後アニール未処理の５種類のサンプル及びリファレンスとして用いた石英基板について表面のＦＴ−ＩＲ測定（ＴｈｅｒｍｏＦｉｓｈｅｒ製Ｎｉｃｏｌｅｔ４７００）をＡＴＲ法により実施した。その結果を図４に示す。図４に示されるように、いずれのサンプルもＯＨ基の伸縮振動に由来するピーク（２５００ｃｍ−１〜４０００ｃｍ−１までの範囲のブロードなピーク）が観測され、背圧が高くなるにつれてそのピーク面積が大きくなることが確認された。
【００９７】
なお、上記傾向は、ターゲットとして複数のターゲットを用いる共スパッタにおいても同様であることを確認してある。
【００９８】
（比較例１）
背圧を１×１０−６Ｐａの一定条件とし、成膜ガスの酸素流量を０．２５ｓｃｃｍ，０．３３ｓｃｃｍ，０．４ｓｃｃｍと変化させた以外は実施例１と同様としてＩＧＺＯアモルファス酸化物薄膜のサンプルを作製し、実施例１と同様のアニール条件でアニールしてそれぞれの電気抵抗値を測定した。その結果を図５に示す。
【００９９】
図５に示されるように、酸素流量を増加させることにより、スパッタ成膜後のＩＧＺＯ薄膜の電気抵抗値は高くなっているが、いずれも２５０℃のアニール処理により極小値となり導電体領域まで低抵抗化していることが確認された。
【産業上の利用可能性】
【０１００】
本発明は、液晶ディスプレイや有機ＥＬディスプレイに搭載される電界効果型トランジスタや、Ｘ線センサ、アクチュエータの製造に好ましく適用することができる。
【符号の説明】
【０１０１】
１ ＩＧＺＯ系アモルファス酸化物薄膜（ＩＧＺＯ系アモルファス酸化物薄膜）
２ 電界効果型トランジスタ（薄膜トランジスタ：ＴＦＴ）
１１ 活性層（半導体層）
２１ ゲート電極
２２ ソース電極
２３ ドレイン電極
３１ ゲート絶縁膜
３２ 保護膜
Ｂ 成膜基板
【特許請求の範囲】
【請求項１】
ＩＧＺＯ系アモルファス酸化物薄膜を基板上にスパッタ成膜し、その後前記薄膜をアニール処理してＩＧＺＯ系アモルファス酸化物薄膜を製造する方法であって、
成膜装置内の水分量と前記アニール処理の温度の組み合わせを変化させて、任意の電気抵抗値を有する前記アモルファス酸化物薄膜を製造することを特徴とするＩＧＺＯ系アモルファス酸化物薄膜の製造方法。
【請求項２】
前記水分量と前記アニール処理の温度の組み合わせのうち、前記アニール処理の温度を一定とすることを特徴とする請求項１に記載のＩＧＺＯ系アモルファス酸化物薄膜の製造方法。
【請求項３】
前記基板上にスパッタ成膜する前記アモルファス酸化物薄膜が、所定の電気抵抗値を有する第１のアモルファス酸化物薄膜と、該第１のアモルファス酸化物薄膜と異なる電気抵抗値を有する第２のアモルファス酸化物薄膜とを含むことを特徴とする請求項１又は２に記載のＩＧＺＯ系アモルファス酸化物薄膜の製造方法。
【請求項４】
前記アニール処理の温度を１００℃以上３００℃以下とすることを特徴とする請求項１〜３のいずれかに記載のＩＧＺＯ系アモルファス酸化物薄膜の製造方法。
【請求項５】
前記基板として、可とう性基板を用いることを特徴とする請求項４に記載のＩＧＺＯ系アモルファス酸化物薄膜の成膜方法。
【請求項６】
前記スパッタ成膜を、成膜圧力１０Ｐａ以下で実施することを特徴とする請求項１〜５のいずれかに記載のＩＧＺＯ系アモルファス酸化物薄膜の製造方法。
【請求項７】
前記スパッタ成膜において、成膜ガスがＡｒとＯ２とを含むものであり、
該成膜ガス中のＡｒとＯ２との流量比がＯ２／Ａｒ≦１／１５であることを特徴とする請求項１〜６のいずれかに記載のＩＧＺＯ系アモルファス酸化物薄膜の製造方法。
【請求項８】
前記水分量を、前記スパッタ成膜における背圧により変化させることを特徴とする請求項１〜７のいずれかに記載のＩＧＺＯ系アモルファス酸化物薄膜の製造方法。
【請求項９】
前記背圧が２×１０−３Ｐａ以下であることを特徴とする請求項１〜８のいずれかに記載のＩＧＺＯ系アモルファス酸化物薄膜の製造方法。
【請求項１０】
基板上に、ＩＧＺＯ系アモルファス酸化物からなる半導体層，ソース／ドレイン電極，ゲート電極，及びゲート絶縁膜を備えてなる電界効果型トランジスタの製造方法において、
前記半導体層と、
前記ソース／ドレイン電極，前記ゲート電極，及び前記ゲート絶縁膜のうち少なくとも１つを、
請求項１〜９のいずれかに記載のＩＧＺＯ系アモルファス酸化物薄膜の製造方法により製造することを特徴とする電界効果型トランジスタの製造方法。
【請求項１１】
前記半導体層を下記式（１）及び（２）を満足する条件で製造し、前記ゲート絶縁膜を下記式（２）及び（３）を満足する条件で製造することを特徴とする請求項１０に記載の電界効果型トランジスタの製造方法。
１×１０−５≦Ｐ（Ｐａ）≦５×１０−４ ・・・（１）、
１００≦Ｔ（℃）≦３００ ・・・（２）、
５×１０−４≦Ｐ（Ｐａ） ・・・（３）
（Ｐは前記スパッタ成膜における背圧、Ｔは前記アニール処理の温度である。）
【請求項１２】
前記半導体層を下記式（１）及び（２）を満足する条件で製造し、前記ソース／ドレイン電極又はゲート電極の少なくとも前記半導体層に接する面側の導電層を下記式（２）及び（４）を満足する条件で製造することを特徴とする請求項１０に記載の電界効果型トランジスタの製造方法。
１×１０−５≦Ｐ（Ｐａ）≦５×１０−４ ・・・（１）、
１００≦Ｔ（℃）≦３００ ・・・（２）、
Ｐ（Ｐａ）＜１×１０−５ ・・・（４）
（Ｐは前記背圧、Ｔは前記アニール処理の温度である。）
【請求項１３】
前記半導体層を、下記式（１）及び（２）を満足する条件で製造し、前記ゲート絶縁膜を下記式（２）及び（３）を満足する条件で製造し、前記ソース／ドレイン電極又はゲート電極の少なくとも前記半導体層に接する面側の導電層を下記式（２）及び（４）を満足する条件で製造することを特徴とする請求項１０に記載の電界効果型トランジスタの製造方法。
１×１０−５≦Ｐ（Ｐａ）≦５×１０−４ ・・・（１）、
１００≦Ｔ（℃）≦３００ ・・・（２）、
５×１０−４＜Ｐ（Ｐａ） ・・・（３）、
Ｐ（Ｐａ）＜１×１０−５ ・・・（４）、
（Ｐは前記背圧、Ｔは前記アニール処理の温度である。）
【請求項１４】
更に下記式（５）を満足する条件で前記半導体層を製造することを特徴とする請求項１１〜１３のいずれかに記載の電界効果型トランジスタの製造方法。
２×１０−５≦Ｐ（Ｐａ）≦１×１０−４ ・・・（５）
【請求項１５】
前記半導体層を、下記式（６）及び（７）を満足する条件で製造することを特徴とする請求項１４に記載の電界効果型トランジスタの製造方法。
Ｐ（Ｐａ）＝２×１０−５ ・・・（６）、
２００≦Ｔ（℃）≦３００ ・・・（７）
【請求項１６】
前記半導体層を、下記式（８）及び（９）を満足する条件で製造することを特徴とする請求項１４に記載の電界効果型トランジスタの製造方法。
Ｐ（Ｐａ）＝５×１０−５ ・・・（８）、
１２０≦Ｔ（℃）≦２７０ ・・・（９）
【請求項１７】
前記半導体層を、下記式（１０）及び（１１）を満足する条件で製造することを特徴とする請求項１４に記載の電界効果型トランジスタの製造方法。
Ｐ（Ｐａ）＝６×１０−５ ・・・（１０）、
１００≦Ｔ（℃）≦２４０ ・・・（１１）
【請求項１８】
前記半導体層を、下記式（１２）及び（１３）を満足する条件で製造することを特徴とする請求項１４に記載の電界効果型トランジスタの製造方法。
Ｐ（Ｐａ）＝１×１０−４ ・・・（１２）、
１００≦Ｔ（℃）≦１９５ ・・・（１３）
【請求項１】
ＩＧＺＯ系アモルファス酸化物薄膜を基板上にスパッタ成膜し、その後前記薄膜をアニール処理してＩＧＺＯ系アモルファス酸化物薄膜を製造する方法であって、
成膜装置内の水分量と前記アニール処理の温度の組み合わせを変化させて、任意の電気抵抗値を有する前記アモルファス酸化物薄膜を製造することを特徴とするＩＧＺＯ系アモルファス酸化物薄膜の製造方法。
【請求項２】
前記水分量と前記アニール処理の温度の組み合わせのうち、前記アニール処理の温度を一定とすることを特徴とする請求項１に記載のＩＧＺＯ系アモルファス酸化物薄膜の製造方法。
【請求項３】
前記基板上にスパッタ成膜する前記アモルファス酸化物薄膜が、所定の電気抵抗値を有する第１のアモルファス酸化物薄膜と、該第１のアモルファス酸化物薄膜と異なる電気抵抗値を有する第２のアモルファス酸化物薄膜とを含むことを特徴とする請求項１又は２に記載のＩＧＺＯ系アモルファス酸化物薄膜の製造方法。
【請求項４】
前記アニール処理の温度を１００℃以上３００℃以下とすることを特徴とする請求項１〜３のいずれかに記載のＩＧＺＯ系アモルファス酸化物薄膜の製造方法。
【請求項５】
前記基板として、可とう性基板を用いることを特徴とする請求項４に記載のＩＧＺＯ系アモルファス酸化物薄膜の成膜方法。
【請求項６】
前記スパッタ成膜を、成膜圧力１０Ｐａ以下で実施することを特徴とする請求項１〜５のいずれかに記載のＩＧＺＯ系アモルファス酸化物薄膜の製造方法。
【請求項７】
前記スパッタ成膜において、成膜ガスがＡｒとＯ２とを含むものであり、
該成膜ガス中のＡｒとＯ２との流量比がＯ２／Ａｒ≦１／１５であることを特徴とする請求項１〜６のいずれかに記載のＩＧＺＯ系アモルファス酸化物薄膜の製造方法。
【請求項８】
前記水分量を、前記スパッタ成膜における背圧により変化させることを特徴とする請求項１〜７のいずれかに記載のＩＧＺＯ系アモルファス酸化物薄膜の製造方法。
【請求項９】
前記背圧が２×１０−３Ｐａ以下であることを特徴とする請求項１〜８のいずれかに記載のＩＧＺＯ系アモルファス酸化物薄膜の製造方法。
【請求項１０】
基板上に、ＩＧＺＯ系アモルファス酸化物からなる半導体層，ソース／ドレイン電極，ゲート電極，及びゲート絶縁膜を備えてなる電界効果型トランジスタの製造方法において、
前記半導体層と、
前記ソース／ドレイン電極，前記ゲート電極，及び前記ゲート絶縁膜のうち少なくとも１つを、
請求項１〜９のいずれかに記載のＩＧＺＯ系アモルファス酸化物薄膜の製造方法により製造することを特徴とする電界効果型トランジスタの製造方法。
【請求項１１】
前記半導体層を下記式（１）及び（２）を満足する条件で製造し、前記ゲート絶縁膜を下記式（２）及び（３）を満足する条件で製造することを特徴とする請求項１０に記載の電界効果型トランジスタの製造方法。
１×１０−５≦Ｐ（Ｐａ）≦５×１０−４ ・・・（１）、
１００≦Ｔ（℃）≦３００ ・・・（２）、
５×１０−４≦Ｐ（Ｐａ） ・・・（３）
（Ｐは前記スパッタ成膜における背圧、Ｔは前記アニール処理の温度である。）
【請求項１２】
前記半導体層を下記式（１）及び（２）を満足する条件で製造し、前記ソース／ドレイン電極又はゲート電極の少なくとも前記半導体層に接する面側の導電層を下記式（２）及び（４）を満足する条件で製造することを特徴とする請求項１０に記載の電界効果型トランジスタの製造方法。
１×１０−５≦Ｐ（Ｐａ）≦５×１０−４ ・・・（１）、
１００≦Ｔ（℃）≦３００ ・・・（２）、
Ｐ（Ｐａ）＜１×１０−５ ・・・（４）
（Ｐは前記背圧、Ｔは前記アニール処理の温度である。）
【請求項１３】
前記半導体層を、下記式（１）及び（２）を満足する条件で製造し、前記ゲート絶縁膜を下記式（２）及び（３）を満足する条件で製造し、前記ソース／ドレイン電極又はゲート電極の少なくとも前記半導体層に接する面側の導電層を下記式（２）及び（４）を満足する条件で製造することを特徴とする請求項１０に記載の電界効果型トランジスタの製造方法。
１×１０−５≦Ｐ（Ｐａ）≦５×１０−４ ・・・（１）、
１００≦Ｔ（℃）≦３００ ・・・（２）、
５×１０−４＜Ｐ（Ｐａ） ・・・（３）、
Ｐ（Ｐａ）＜１×１０−５ ・・・（４）、
（Ｐは前記背圧、Ｔは前記アニール処理の温度である。）
【請求項１４】
更に下記式（５）を満足する条件で前記半導体層を製造することを特徴とする請求項１１〜１３のいずれかに記載の電界効果型トランジスタの製造方法。
２×１０−５≦Ｐ（Ｐａ）≦１×１０−４ ・・・（５）
【請求項１５】
前記半導体層を、下記式（６）及び（７）を満足する条件で製造することを特徴とする請求項１４に記載の電界効果型トランジスタの製造方法。
Ｐ（Ｐａ）＝２×１０−５ ・・・（６）、
２００≦Ｔ（℃）≦３００ ・・・（７）
【請求項１６】
前記半導体層を、下記式（８）及び（９）を満足する条件で製造することを特徴とする請求項１４に記載の電界効果型トランジスタの製造方法。
Ｐ（Ｐａ）＝５×１０−５ ・・・（８）、
１２０≦Ｔ（℃）≦２７０ ・・・（９）
【請求項１７】
前記半導体層を、下記式（１０）及び（１１）を満足する条件で製造することを特徴とする請求項１４に記載の電界効果型トランジスタの製造方法。
Ｐ（Ｐａ）＝６×１０−５ ・・・（１０）、
１００≦Ｔ（℃）≦２４０ ・・・（１１）
【請求項１８】
前記半導体層を、下記式（１２）及び（１３）を満足する条件で製造することを特徴とする請求項１４に記載の電界効果型トランジスタの製造方法。
Ｐ（Ｐａ）＝１×１０−４ ・・・（１２）、
１００≦Ｔ（℃）≦１９５ ・・・（１３）
【図１】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図３】
【図４】
【図５】
【図６】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１１−１８１８０３（Ｐ２０１１−１８１８０３Ａ）
【公開日】平成２３年９月１５日（２０１１．９．１５）
【国際特許分類】
【出願番号】特願２０１０−４６３１５（Ｐ２０１０−４６３１５）
【出願日】平成２２年３月３日（２０１０．３．３）
【出願人】（３０６０３７３１１）富士フイルム株式会社 (25,513)
【Ｆターム（参考）】
【公開日】平成２３年９月１５日（２０１１．９．１５）
【国際特許分類】
【出願日】平成２２年３月３日（２０１０．３．３）
【出願人】（３０６０３７３１１）富士フイルム株式会社 (25,513)
【Ｆターム（参考）】
[ Back to top ]