半導体装置
【課題】画像表示機能と画像取り込み機能を同一基板上に備えた半導体装置を提供すること。
【解決手段】半導体装置は、画素マトリクス、イメージセンサ、およびそれらを駆動するための周辺回路を同一基板上に備えている。かつ半導体装置は、イメージセンサの構造・製造プロセスを、画素マトリクスおよび周辺駆動回路の構造・製造プロセスと整合性を持たせることにより安価に作製することができる。また、センサ機能を搭載しても、従来のパネルと基板形状及び大きさは変化しない。そのため、小型化、軽量化することができる。
【解決手段】半導体装置は、画素マトリクス、イメージセンサ、およびそれらを駆動するための周辺回路を同一基板上に備えている。かつ半導体装置は、イメージセンサの構造・製造プロセスを、画素マトリクスおよび周辺駆動回路の構造・製造プロセスと整合性を持たせることにより安価に作製することができる。また、センサ機能を搭載しても、従来のパネルと基板形状及び大きさは変化しない。そのため、小型化、軽量化することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサ機能と、画像の表示機能とを併せ持つ半導体装置に関する。特に、マトリクス状に配置された複数の薄膜トランジスタ（ＴＦＴ）によって構成されるアクティブマトリクス型半導体装置に関する。
【背景技術】
【０００２】
近年、ポリシリコンＴＦＴと呼ばれる多結晶シリコンを用いたＴＦＴ技術が鋭意研究されている。その成果として、ポリシリコンＴＦＴによって、シフトレジスタ回路等を有する駆動回路を作製することが可能になり、画素部と、画素部を駆動する周辺駆動回路とを同一基板上に集積したアクティブマトリクス型の液晶パネルが実用化に至っている。そのため、液晶パネルが小型化、軽量化され、パーソナルコンピュータ、ビデオカメラやデジタルカメラ等の各種情報機器、携帯機器の表示部に用いられている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
また、最近では、ノート型パソコンよりも携帯性に優れ、安価なポケットサイズの小型携帯用情報処理端末装置（モバイルコンピュータ）が人気を博しており、その表示部にはアクティブマトリクス型液晶パネルが用いられている。このような情報処理端末装置は表示部からタッチペン方式でデータを入力可能となっているが、紙面上の文字・図画情報や、映像情報を入力するには、スキャナーやデジタルカメラ等の画像を読み込むための周辺機器と接続することが必要である。そのため、情報処理端末装置の携帯性が損なわれている。また、使用者に周辺機器を購入するための経済的な負担をかけている。
【０００４】
また、アクティブマトリクス型液晶表示装置は、ＴＶ会議システム、ＴＶ電話、インターネット用端末等の表示部にも用いられている。これらシステムや端末では、対話者や使用者の映像を撮影するカメラ（ＣＣＤカメラ）を備えているが、表示部と読み取り部（センサ部）は個別に製造され、モジュール化されているため、製造コストが高いものとなっていた。
【０００５】
そこで本発明の目的は、上述の問題を鑑みてなされたものであり、画素マトリクス、イメージセンサ、およびそれらを駆動するための周辺回路を有する、すなわち、撮像機能と表示機能とを兼ね備え、インテリジェント化された新規な半導体装置を提供することにある。
【０００６】
更に本発明の目的は、イメージセンサの構造・製造プロセスを、画素マトリクスおよび周辺駆動回路の構造・製造プロセスと整合性を持たせることにより、インテリジェント化された新規な半導体装置を安価に作製することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明は、画像を表示するための表示用半導体装置と、画像を取り込む為の受光用半導体装置とを同一基板上に設ける構成とした。本発明の構成は、以下に記す通りである。
【０００８】
本発明のある実施形態によると、
マトリクス状に配置された複数の画素部と、マトリクス状に配置された複数のセンサ部と、を有するアクティブマトリクス基板と、
バックライトと、
を有する半導体装置であって、
前記センサ部は、光電変換素子を有しており、
外部の画像を読み取る際の光源には、前記バックライトを用いることが可能である半導体装置が提供される。このことによって上記目的が達成される。
【０００９】
また、本発明のある実施形態によると、
マトリクス状に配置された複数の画素部と、マトリクス状に配置された複数のセンサ部と、を有するアクティブマトリクス基板と、
バックライトと、
を有する半導体装置であって、
前記画素部は、画素反射電極を有しており、かつ前記画素反射電極は、光りを通すための複数の窓が設けられており、
前記センサ部は、光電変換素子を有しており、
外部の画像を読み取る際の光源には、前記バックライトを用いることが可能である半導体装置が提供される。このことによって上記目的が達成される。
【発明の効果】
【００１０】
本発明の半導体装置の製造プロセスは、光電変換素子の作製工程の追加以外、従来の表示装置と同じである。よって、従来の製造プロセスを用いることができるので、容易に、且つ、安価に作製することができる。また、本発明により作製した半導体装置は、センサ機能を搭載しても、従来のパネルと基板形状及び大きさは変化しない。そのため、小型化、軽量化することができる。
【００１１】
また、センサセルの受光面積は、表示セルの画素面積の概略同程度であり、単結晶ＣＣＤと比較して大きいため、本発明のセンサは高感度とすることができる。さらに、本発明の半導体装置のイメージセンサで消費される電力もＣＣＤ構造に比較すれば小さいものとすることができる。
【発明を実施するための最良の形態】
【００１２】
以下に本発明の半導体装置装置の代表的な実施形態を示す。なお、本発明の半導体装置は、以下に示す実施形態に限定されるわけではない。
【００１３】
図１を参照する。図１には、本発明の半導体装置の回路構成の一例を示す。説明の便宜上、図１においては、２×２（縦×横）画素の半導体装置の回路構成が示されている。また、周辺駆動回路は、簡単にブロックで示した。
【００１４】
１０１は画素ＴＦＴ、１０２は液晶、１０３は補助容量、１０４はセンサＴＦＴ、１０５はフォトダイオードＰＤ、１０６は補助容量、１０７は信号増幅用ＴＦＴ、１０８はリセットＴＦＴ、１０９および１１０はアナログスイッチである。これら１０１〜１０８によって構成される回路をマトリクス回路と呼ぶことにする。また、１０１および１０３を画素部Ａ、１０４、１０５、１０６、１０７および１０８をセンサ部Ｂとする。１１１はセンサ出力信号線であり、１１２は画像入力信号線である。１１３および１１４は固定電位線である。また、１１５は画素ソース信号線側駆動回路、１１６は画素ゲイト信号線側駆動回路、１１７はセンサ水平駆動回路、１１８はセンサ垂直駆動回路である。
【００１５】
本発明の半導体装置は、画像を表示する場合には、画像入力信号線から入力される画像信号（階調電圧）を、画素ソース信号線側駆動回路１１５および画素ゲイト信号線側駆動回路１１６によって画素ＴＦＴに供給し、画素ＴＦＴに接続された画素電極と対向電極とに挟まれた液晶を駆動し、画像を表示することができる。図１においては、画素ソース信号線側駆動回路１１５および画素ゲイト信号線側駆動回路１１６は、アナログ画像信号を扱うアナログ駆動回路が示されているが、これに限定されるわけではない。つまり、デジタル映像信号を取り扱うＤ／Ａ変換回路を搭載したデジタル駆動回路を用いても良い。
【００１６】
また、本発明の半導体装置は、入射する外部の映像（光信号）をフォトダイオードＰＤ１０５で読み取り、電気信号に変換し、センサ水平駆動回路１１７およびセンサ垂直駆動回路１１８によって映像が取り込まれる。この映像信号は、センサ出力信号線１１１より他の周辺回路（メモリ、ＣＰＵなど）に取り込まれる。
【００１７】
図２および図３には、本発明の半導体装置を構成部品に分解した様子を示している。図２および図３においては、各構成部品間の間隔は、説明の便宜上、大きく示されている。また、図２および図３においては、本発明の半導体装置をＴＮ（ツイストネマチック）モードのノーマリホワイト（電圧が印加されていない時、白表示）として用いている。また、ＳＴＮモードやＥＣＢモード等他のモードの液晶表示方法を用いることもできる、また、ノーマリブラック（電圧が印加されていない時、黒表示）で用いるようにしても良い。
【００１８】
図２を参照する。図２には、本発明の半導体装置を画像表示モードで用いた場合の様子が示されている。２０１はアクティブマトリクス基板であり、図１で説明したマトリクス回路２０１−１、画素ソース信号線側駆動回路２０１−２、画素ゲイト信号線側駆動回路２０１−３、センサ水平駆動回路２１０−４、センサ垂直駆動回路２１０−５、および他の周辺回路２０１−５を有している。なお、アクティブマトリクス基板の上面には、配向膜などが形成されているが、ここでは図示しない。２０２は液晶である。２０３は対向基板であり、透明電極および配向膜（共に図示せず）を有している。２０４および２０５は偏光板であり、お互いクロスニコルとなるように配置されている。２０６はバックライトである。また、２０７は使用者（の目）を模式的に示したものであり、使用者が本発明の半導体装置を上部から観察している様子を示したものである。なお、偏光板に傷やほこりが付くのを防ぐために、上側偏光板２０７の上部には、ガラス基板やプラスチック基板などが設けられる（図示せず）。
【００１９】
本発明の半導体装置が画像表示モードで用いられている場合、供給される映像信号（内蔵のメモリなどに記憶されている信号でもよいし、外部かろ供給される信号でもよい）に基づいて画素ＴＦＴに階調電圧を供給し、液晶２０２を駆動する。なお、カラーフィルタを用いてカラー表示を行うこともできる。
【００２０】
次に、図３を参照する。図３には、本発明の半導体装置を画像読み取りモードで用いた場合の様子が示されている。半導体装置を構成する構成部品については、図２の説明を参照されたい。なお、３０１は画像読み取り対象物であり、例えば名刺や写真のようなものである。また、図３においては、画像読み取り対象物３０１は偏光板（あるいは図示されていないがガラス基板やプラスチック基板）と間隔をおいて示されているが、密着させるように配置するのが好ましい。
【００２１】
本発明の半導体装置が画像読み取りモードで用いられている場合、画素ＴＦＴには電圧は印加されず、全ての画素による表示が白表示となるようにする。こうすることによって、画像読み取り対象物３０１の表面に光を照射する。画像読み取り対象物３０１の表面に照射された光は、画像読み取り対象物３０１の表面で反射する。この時、この反射光は、画像読み取り対象物３０１の画像情報を有している。この反射光が、ガラス基板（図示せず）、偏光板、対向基板、液晶を通過し、アクティブマトリクス基板のアクティブマトリクス回路のセンサ部ＢにあるフォトダイオードＰＤによって検知され、電気信号に変換される。電気信号に変換された画像情報は、前述のようにセンサ出力信号線から取り出され、メモリ（同一基板上に形成されていても良いし、外部に配置されていても良い）に記憶される。このようにして、画像読み取り対象物３０１の画像が取り込まれる。
【００２２】
また、名刺や写真を本発明の半導体装置に密着させた場合について説明したが、景色や人物像などをデジタルカメラ感覚で撮像し、その画像を取り込むこともできる。
【００２３】
なお、センサ部Ｂによって電気信号に変換された画像を、画素部Ａによって表示することによって、ほぼリアルタイムで表示することもできる。また、画素部Ａにおいては、半導体装置外部からのデータを表示することが可能な構成としてもよい。
【００２４】
次に、本発明の半導体装置のアクティブマトリクス基板の断面構造について説明する。図４を参照する。本発明の半導体装置のアクティブマトリクス基板は、図２に示すように、１画素内に画素部Ａとセンサ部Ｂとを有している。図４においては、画素ＴＦＴとセンサＴＦＴとが示されている。基板４００上には、遮光膜４０４が設けられており、裏面から入射する光から画素ＴＦＴを保護する構造としている。また、図のように、センサ部Ｂ側のセンサＴＦＴに遮光膜１０５を設ける構成としてもよい。また、センサ部ＢのリセットＴＦＴあるいは信号増幅用ＴＦＴ（共に図示せず）にも遮光膜（図示せず）を設ける構成にしてもよい。また、これらの遮光膜は、基板４００の裏面に直接設ける構成としてもよい。
【００２５】
この遮光膜４０４、４０５上に下地膜４０１を形成した後、表示部Ａの画素ＴＦＴ、センサ部ＢのセンサＴＦＴ、信号増幅用ＴＦＴならびにリセットＴＦＴ、および駆動回路や周辺回路を構成するＴＦＴを同時に作製する。なお、ここでは、基板４００の裏面とは、ＴＦＴが形成されていない基板面のことを指している。また、これらＴＦＴの構成は、トップゲート型ＴＦＴであってもボトムゲート型ＴＦＴであっても構わない。図４においては、トップゲート型ＴＦＴの場合を例にとって示している。
【００２６】
そして、センサＴＦＴの電極４１９と接続する下部電極４２０を設ける。この下部電極４２０は、フォトダイオード（光電変換素子）の下部電極をなし、画素ＴＦＴの上部以外の画素領域に形成する。この下部電極４２０に光電変換層４２１を設け、さらにその上に上部電極４２２を設けることで、フォトダイオードを完成させる。なお、上部電極４２２には、透明電極を用いる。
【００２７】
一方、画素部の画素ＴＦＴは、電極４１６と接続する画素透明電極４２１を設ける。この画素透明電極はセンサ部Ｂおよび配線を覆う構成としてもよい。また、配線を覆う構成とした場合には、配線と画素透明電極との間に存在する絶縁膜を誘電体として、容量が形成される。
【００２８】
本発明の半導体装置の製造プロセスは、フォトダイオードの作製工程が追加されたこと以外、従来の表示装置の作製工程と概略同じである。よって、従来の製造プロセスを用いることができるので、容易に、且つ、安価に作製することができる。また、本発明により作製したｈ半導体装置は、センサ機能を搭載しても、従来のパネルと形状及び大きさは変化しない。そのため、小型化、軽量化することができる。
【００２９】
以下に、本発明の半導体装置のある実施形態を説明するが、本発明が以下の実施例に限定されるわけではない。
【実施例１】
【００３０】
本実施例においては、本発明の半導体装置の作製方法の一実施形態について、図５および図６を用いて説明する。なお、以下の説明では、画素ＴＦＴとセンサＴＦＴとを代表的に取り挙げるが、リセットＴＦＴ、信号増幅用ＴＦＴ、アナログスイッチ、駆動回路、および周辺回路を構成するＰチャネル型ＴＦＴおよびＮチャネル型ＴＦＴも同時に作製され得る。
【００３１】
図５を参照する。まず、透明基板４００全面に下地膜４０１を形成する。透明基板４００としては、透明性を有するガラス基板や石英基板を用いることができる。下地膜４０１として、プラズマＣＶＤ法によって、酸化珪素膜を１５０ｎｍの厚さに形成した。本実施例では、この下地膜形成工程前に、画素ＴＦＴを裏面からの光から保護するための遮光膜４０４、センサＴＦＴを裏面からの光から保護するための遮光膜４０５を設けた。
【００３２】
次に、プラズマＣＶＤ法によって非晶質珪素膜を３０〜１００ｎｍ好ましくは３０ｎｍの厚さに成膜し、エキシマレーザ光を照射して、多結晶珪素膜を形成した。なお、非晶質珪素膜の結晶化方法として、ＳＰＣと呼ばれる熱結晶化法、赤外線を照射するＲＴＡ法、熱結晶化とレーザアニールとの用いる方法等を用いてもよい。
【００３３】
次に、多結晶珪素膜をパターニングして、画素ＴＦＴのソース領域、ドレイン領域、チャネル形成領域を構成する島状の半導体層４０２、およびセンサＴＦＴのソース領域、ドレイン領域、チャネル形成領域を構成する島状の半導体層４０３を形成する。そして、これら半導体層を覆うゲイト絶縁膜４０６を形成する。ゲイト絶縁膜４０６はシラン（ＳｉＨ4 ）とＮ2 Ｏを原料ガスに用いて、プラズマＣＶＤ法で１００ｎｍの厚さに形成する（図５（Ａ））。
【００３４】
次に、導電膜を形成する。ここでは、導電膜材料として、アルミニウムを用いたが、チタン、または、シリコンを主成分とする膜、もしくは、それらの積層膜であってもよい。本実施例では、スパッタ法でアルミニウム膜を２００〜５００ｎｍの厚さ、代表的には３００ｎｍに形成する。ヒロックやウィスカーの発生を抑制するために、アルミニウム膜にはスカンジウム（Ｓｃ）やチタン（Ｔｉ）やイットリウム（Ｙ）を０．０４〜１．０重量％含有させる。
【００３５】
次に、レジストマスクを形成し、前記アルミニウム膜をパターニングして、電極パターンを形成し、画素ＴＦＴゲイト電極４０７、センサＴＦＴゲイト電極４０８を形成する。
【００３６】
次に、公知の方法によりオフセット構造を形成する。更に、公知の方法により、ＬＤＤ構造を形成してもよい。このようにして不純物領域（ソース・ドレイン領域）４０９、４１０、４１２、４１３、およびチャネル領域４１１、４１４が形成される（図５（Ｂ））。なお、図５においては、説明の便宜上、Ｎチャネル型ＴＦＴであるセンサＴＦＴと画素ＴＦＴとだけが示されているが、Ｐチャネル型ＴＦＴも作製される。不純物元素としてはＮチャネル型ならばＰ（リン）またはＡｓ（砒素）、Ｐ型ならばＢ（ボロン）またはＧａ（ガリウム）を用いれば良い。
【００３７】
そして、第１の層間絶縁膜４１５を形成し、不純物領域４０９、４１０、４１２、４１３に達するコンタクトホールを形成する。しかる後、金属膜を形成し、パターニングして、電極４１６〜４１９を形成する。このとき、複数のＴＦＴを接続する配線が同時に形成される。
【００３８】
本実施例では、第１の層間絶縁膜４１５を厚さ５００ｎｍの窒化珪素膜で形成する。第１の層間絶縁膜として、窒化珪素膜の他に、酸化珪素膜、窒化珪素膜を用いることができる。また、これらの絶縁膜の多層膜としても良い。
【００３９】
また、電極および配線の出発膜となる金属膜として、本実施例では、スパッタ法で、チタン膜、アルミニウム膜、チタン膜でなる積層膜を形成する。これらの膜厚はそれぞれ１００ｎｍ、３００ｎｍ、１００ｎｍとする。
【００４０】
以上のプロセスを経て、画素ＴＦＴとセンサＴＦＴが同時に完成する（図５（Ｃ））。
【００４１】
次に、第１の層間絶縁膜４１５とセンサＴＦＴのドレイン電極４１９に接して金属膜を形成する。金属膜を成膜し、パターニングして、光電変換素子の下部電極４２０を形成する。本実施例では、この金属膜にスパッタ法によるアルミニウムを用いたが、その他の金属を用いることができる。例えば、チタン膜、アルミニウム膜、チタン膜でなる積層膜を用いてもよい。
【００４２】
図６を参照する。次に、光電変換層として機能する、水素を含有する非晶質珪素膜（以下、ａ−Ｓｉ：Ｈ膜と表記する）を基板全面に成膜し、パターニングをし、光電変換層４２１を作製する（図６（Ａ））。
【００４３】
次に、基板全面に透明導電膜を形成する。本実施例では透明導電膜として厚さ２００ｎｍのＩＴＯをスパッタ法で成膜する。透明導電膜をパターニングし、上部電極４２１を形成する（図６（Ａ））。
【００４４】
そして、第２の層間絶縁膜４２３を形成する。第２の層間絶縁膜を構成する絶縁被膜として、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等の樹脂膜を形成すると平坦な表面を得ることができるため、好ましい。あるいは積層構造とし、第２の層間絶縁膜の上層は上記の樹脂膜、下層は酸化珪素、窒化珪素、酸化窒化珪素等の無機絶縁材料の単層、多層膜を成膜してもよい。本実施例では、絶縁被膜として厚さ０．７μｍのポリイミド膜を基板全面に形成した（図６（Ｂ））。
【００４５】
更に、第２の層間絶縁膜４２３にドレイン電極４１６に達するコンタクトホールを形成する。再度、基板全面に透明導電膜を成膜し、パターニングして、画素ＴＦＴに接続された画素透明電極４２４を形成する。
【００４６】
以上の工程を経て、図６（Ｃ）、または図４に示すような素子基板が完成する。
【００４７】
そして、この素子基板と、対向基板とをシール材とで貼り合わせ、液晶を封入して半導体装置が完成する。この対向基板は、透過性基板上に透明導電膜、配向膜を形成して構成される。これ以外にも必要に応じてブラックマスクやカラーフィルタを設けることができる。
【実施例２】
【００４８】
本実施では、実施例１において、画素電極を金属膜からなる反射電極とし、反射型の表示部を有する半導体装置を作製した。
【００４９】
本実施例の半導体装置のアクティブマトリクス基板の断面図を図７に示す。図７には、図４と同様、画素部Ａとセンサ部Ｂの断面が示されている。７００は基板、７０１は下地膜、７０４は画素ＴＦＴの保護遮光膜、７０５はセンサＴＦＴの保護遮光膜、７０６はゲイト絶縁膜、７０７および７０８はゲイト電極、７０９、７１０、７１２、７１３は不純物領域（ソース・ドレイン領域）、７１１および７１４はチャネル領域、７１５は第１層間絶縁膜、７１６〜７１９は電極（ソース・ドレイン電極）、７２０、７２１、７２２はそれぞれフォトダイオードの下部電極、光電変換層、上部透明電極、７２３は第２層間絶縁膜、７２４は画素ＴＦＴの反射電極である。７２５および７２６は、反射電極に設けられた窓（孔）である。この窓を通して、アクティブマトリクス基板下部からのバックライトの光が半導体装置の上部に通り抜けることになる。また、窓７２６を通して、読み取り対象物からの反射光が入射し、フォトダイオードに入射する。なお、この窓７２５および７２６には、透明導電性材料や透明樹脂膜が形成されてもよい。
【００５０】
よって、本実施例の半導体装置の場合、液晶をＥＣＢモードで駆動させ、ノーマリブラックとする。本実施例の場合においても、画像読み取りモードの場合は、表示が白表示となるようにする。また、液晶を他の駆動モードで駆動した場合も、同様に、画像読み取りモードの場合は、表示が白表示となるようにする。
【００５１】
本実施例の半導体装置の製造方法については、実施例１を参照することができる。
【図面の簡単な説明】
【００５２】
【図１】本発明の半導体装置のある実施形態の回路図である。
【図２】本発明の半導体装置の分解図である。
【図３】本発明の半導体装置の分解図である。
【図４】本発明の半導体装置のある実施形態のアクティブマトリクス基板の断面図である。
【図５】本発明の半導体装置の一作製方法を示す図である。
【図６】本発明の半導体装置の一作製方法を示す図である。
【図７】本発明の半導体装置のある実施形態のアクティブマトリクス基板の断面図である。
【符号の説明】
【００５３】
１０１ 画素ＴＦＴ
１０２ 液晶
１０３ 補助容量
１０４ センサＴＦＴ
１０５ フォトダイオード
１０６ 補助容量
１０７ 信号増幅用ＴＦＴ
１０８ リセットＴＦＴ
１０９ アナログスイッチ
１１０ アナログスイッチ
１１１ センサ出力信号線
１１２ 画像入力信号線
１１３、１１４ 固定電位線
１１５ 画素ソース信号線側駆動回路
１１６ 画素ゲイト信号線側駆動回路
１１７ センサ水平駆動回路
１１８ センサ垂直駆動回路
【技術分野】
【０００１】
本発明は、イメージセンサ機能と、画像の表示機能とを併せ持つ半導体装置に関する。特に、マトリクス状に配置された複数の薄膜トランジスタ（ＴＦＴ）によって構成されるアクティブマトリクス型半導体装置に関する。
【背景技術】
【０００２】
近年、ポリシリコンＴＦＴと呼ばれる多結晶シリコンを用いたＴＦＴ技術が鋭意研究されている。その成果として、ポリシリコンＴＦＴによって、シフトレジスタ回路等を有する駆動回路を作製することが可能になり、画素部と、画素部を駆動する周辺駆動回路とを同一基板上に集積したアクティブマトリクス型の液晶パネルが実用化に至っている。そのため、液晶パネルが小型化、軽量化され、パーソナルコンピュータ、ビデオカメラやデジタルカメラ等の各種情報機器、携帯機器の表示部に用いられている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
また、最近では、ノート型パソコンよりも携帯性に優れ、安価なポケットサイズの小型携帯用情報処理端末装置（モバイルコンピュータ）が人気を博しており、その表示部にはアクティブマトリクス型液晶パネルが用いられている。このような情報処理端末装置は表示部からタッチペン方式でデータを入力可能となっているが、紙面上の文字・図画情報や、映像情報を入力するには、スキャナーやデジタルカメラ等の画像を読み込むための周辺機器と接続することが必要である。そのため、情報処理端末装置の携帯性が損なわれている。また、使用者に周辺機器を購入するための経済的な負担をかけている。
【０００４】
また、アクティブマトリクス型液晶表示装置は、ＴＶ会議システム、ＴＶ電話、インターネット用端末等の表示部にも用いられている。これらシステムや端末では、対話者や使用者の映像を撮影するカメラ（ＣＣＤカメラ）を備えているが、表示部と読み取り部（センサ部）は個別に製造され、モジュール化されているため、製造コストが高いものとなっていた。
【０００５】
そこで本発明の目的は、上述の問題を鑑みてなされたものであり、画素マトリクス、イメージセンサ、およびそれらを駆動するための周辺回路を有する、すなわち、撮像機能と表示機能とを兼ね備え、インテリジェント化された新規な半導体装置を提供することにある。
【０００６】
更に本発明の目的は、イメージセンサの構造・製造プロセスを、画素マトリクスおよび周辺駆動回路の構造・製造プロセスと整合性を持たせることにより、インテリジェント化された新規な半導体装置を安価に作製することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明は、画像を表示するための表示用半導体装置と、画像を取り込む為の受光用半導体装置とを同一基板上に設ける構成とした。本発明の構成は、以下に記す通りである。
【０００８】
本発明のある実施形態によると、
マトリクス状に配置された複数の画素部と、マトリクス状に配置された複数のセンサ部と、を有するアクティブマトリクス基板と、
バックライトと、
を有する半導体装置であって、
前記センサ部は、光電変換素子を有しており、
外部の画像を読み取る際の光源には、前記バックライトを用いることが可能である半導体装置が提供される。このことによって上記目的が達成される。
【０００９】
また、本発明のある実施形態によると、
マトリクス状に配置された複数の画素部と、マトリクス状に配置された複数のセンサ部と、を有するアクティブマトリクス基板と、
バックライトと、
を有する半導体装置であって、
前記画素部は、画素反射電極を有しており、かつ前記画素反射電極は、光りを通すための複数の窓が設けられており、
前記センサ部は、光電変換素子を有しており、
外部の画像を読み取る際の光源には、前記バックライトを用いることが可能である半導体装置が提供される。このことによって上記目的が達成される。
【発明の効果】
【００１０】
本発明の半導体装置の製造プロセスは、光電変換素子の作製工程の追加以外、従来の表示装置と同じである。よって、従来の製造プロセスを用いることができるので、容易に、且つ、安価に作製することができる。また、本発明により作製した半導体装置は、センサ機能を搭載しても、従来のパネルと基板形状及び大きさは変化しない。そのため、小型化、軽量化することができる。
【００１１】
また、センサセルの受光面積は、表示セルの画素面積の概略同程度であり、単結晶ＣＣＤと比較して大きいため、本発明のセンサは高感度とすることができる。さらに、本発明の半導体装置のイメージセンサで消費される電力もＣＣＤ構造に比較すれば小さいものとすることができる。
【発明を実施するための最良の形態】
【００１２】
以下に本発明の半導体装置装置の代表的な実施形態を示す。なお、本発明の半導体装置は、以下に示す実施形態に限定されるわけではない。
【００１３】
図１を参照する。図１には、本発明の半導体装置の回路構成の一例を示す。説明の便宜上、図１においては、２×２（縦×横）画素の半導体装置の回路構成が示されている。また、周辺駆動回路は、簡単にブロックで示した。
【００１４】
１０１は画素ＴＦＴ、１０２は液晶、１０３は補助容量、１０４はセンサＴＦＴ、１０５はフォトダイオードＰＤ、１０６は補助容量、１０７は信号増幅用ＴＦＴ、１０８はリセットＴＦＴ、１０９および１１０はアナログスイッチである。これら１０１〜１０８によって構成される回路をマトリクス回路と呼ぶことにする。また、１０１および１０３を画素部Ａ、１０４、１０５、１０６、１０７および１０８をセンサ部Ｂとする。１１１はセンサ出力信号線であり、１１２は画像入力信号線である。１１３および１１４は固定電位線である。また、１１５は画素ソース信号線側駆動回路、１１６は画素ゲイト信号線側駆動回路、１１７はセンサ水平駆動回路、１１８はセンサ垂直駆動回路である。
【００１５】
本発明の半導体装置は、画像を表示する場合には、画像入力信号線から入力される画像信号（階調電圧）を、画素ソース信号線側駆動回路１１５および画素ゲイト信号線側駆動回路１１６によって画素ＴＦＴに供給し、画素ＴＦＴに接続された画素電極と対向電極とに挟まれた液晶を駆動し、画像を表示することができる。図１においては、画素ソース信号線側駆動回路１１５および画素ゲイト信号線側駆動回路１１６は、アナログ画像信号を扱うアナログ駆動回路が示されているが、これに限定されるわけではない。つまり、デジタル映像信号を取り扱うＤ／Ａ変換回路を搭載したデジタル駆動回路を用いても良い。
【００１６】
また、本発明の半導体装置は、入射する外部の映像（光信号）をフォトダイオードＰＤ１０５で読み取り、電気信号に変換し、センサ水平駆動回路１１７およびセンサ垂直駆動回路１１８によって映像が取り込まれる。この映像信号は、センサ出力信号線１１１より他の周辺回路（メモリ、ＣＰＵなど）に取り込まれる。
【００１７】
図２および図３には、本発明の半導体装置を構成部品に分解した様子を示している。図２および図３においては、各構成部品間の間隔は、説明の便宜上、大きく示されている。また、図２および図３においては、本発明の半導体装置をＴＮ（ツイストネマチック）モードのノーマリホワイト（電圧が印加されていない時、白表示）として用いている。また、ＳＴＮモードやＥＣＢモード等他のモードの液晶表示方法を用いることもできる、また、ノーマリブラック（電圧が印加されていない時、黒表示）で用いるようにしても良い。
【００１８】
図２を参照する。図２には、本発明の半導体装置を画像表示モードで用いた場合の様子が示されている。２０１はアクティブマトリクス基板であり、図１で説明したマトリクス回路２０１−１、画素ソース信号線側駆動回路２０１−２、画素ゲイト信号線側駆動回路２０１−３、センサ水平駆動回路２１０−４、センサ垂直駆動回路２１０−５、および他の周辺回路２０１−５を有している。なお、アクティブマトリクス基板の上面には、配向膜などが形成されているが、ここでは図示しない。２０２は液晶である。２０３は対向基板であり、透明電極および配向膜（共に図示せず）を有している。２０４および２０５は偏光板であり、お互いクロスニコルとなるように配置されている。２０６はバックライトである。また、２０７は使用者（の目）を模式的に示したものであり、使用者が本発明の半導体装置を上部から観察している様子を示したものである。なお、偏光板に傷やほこりが付くのを防ぐために、上側偏光板２０７の上部には、ガラス基板やプラスチック基板などが設けられる（図示せず）。
【００１９】
本発明の半導体装置が画像表示モードで用いられている場合、供給される映像信号（内蔵のメモリなどに記憶されている信号でもよいし、外部かろ供給される信号でもよい）に基づいて画素ＴＦＴに階調電圧を供給し、液晶２０２を駆動する。なお、カラーフィルタを用いてカラー表示を行うこともできる。
【００２０】
次に、図３を参照する。図３には、本発明の半導体装置を画像読み取りモードで用いた場合の様子が示されている。半導体装置を構成する構成部品については、図２の説明を参照されたい。なお、３０１は画像読み取り対象物であり、例えば名刺や写真のようなものである。また、図３においては、画像読み取り対象物３０１は偏光板（あるいは図示されていないがガラス基板やプラスチック基板）と間隔をおいて示されているが、密着させるように配置するのが好ましい。
【００２１】
本発明の半導体装置が画像読み取りモードで用いられている場合、画素ＴＦＴには電圧は印加されず、全ての画素による表示が白表示となるようにする。こうすることによって、画像読み取り対象物３０１の表面に光を照射する。画像読み取り対象物３０１の表面に照射された光は、画像読み取り対象物３０１の表面で反射する。この時、この反射光は、画像読み取り対象物３０１の画像情報を有している。この反射光が、ガラス基板（図示せず）、偏光板、対向基板、液晶を通過し、アクティブマトリクス基板のアクティブマトリクス回路のセンサ部ＢにあるフォトダイオードＰＤによって検知され、電気信号に変換される。電気信号に変換された画像情報は、前述のようにセンサ出力信号線から取り出され、メモリ（同一基板上に形成されていても良いし、外部に配置されていても良い）に記憶される。このようにして、画像読み取り対象物３０１の画像が取り込まれる。
【００２２】
また、名刺や写真を本発明の半導体装置に密着させた場合について説明したが、景色や人物像などをデジタルカメラ感覚で撮像し、その画像を取り込むこともできる。
【００２３】
なお、センサ部Ｂによって電気信号に変換された画像を、画素部Ａによって表示することによって、ほぼリアルタイムで表示することもできる。また、画素部Ａにおいては、半導体装置外部からのデータを表示することが可能な構成としてもよい。
【００２４】
次に、本発明の半導体装置のアクティブマトリクス基板の断面構造について説明する。図４を参照する。本発明の半導体装置のアクティブマトリクス基板は、図２に示すように、１画素内に画素部Ａとセンサ部Ｂとを有している。図４においては、画素ＴＦＴとセンサＴＦＴとが示されている。基板４００上には、遮光膜４０４が設けられており、裏面から入射する光から画素ＴＦＴを保護する構造としている。また、図のように、センサ部Ｂ側のセンサＴＦＴに遮光膜１０５を設ける構成としてもよい。また、センサ部ＢのリセットＴＦＴあるいは信号増幅用ＴＦＴ（共に図示せず）にも遮光膜（図示せず）を設ける構成にしてもよい。また、これらの遮光膜は、基板４００の裏面に直接設ける構成としてもよい。
【００２５】
この遮光膜４０４、４０５上に下地膜４０１を形成した後、表示部Ａの画素ＴＦＴ、センサ部ＢのセンサＴＦＴ、信号増幅用ＴＦＴならびにリセットＴＦＴ、および駆動回路や周辺回路を構成するＴＦＴを同時に作製する。なお、ここでは、基板４００の裏面とは、ＴＦＴが形成されていない基板面のことを指している。また、これらＴＦＴの構成は、トップゲート型ＴＦＴであってもボトムゲート型ＴＦＴであっても構わない。図４においては、トップゲート型ＴＦＴの場合を例にとって示している。
【００２６】
そして、センサＴＦＴの電極４１９と接続する下部電極４２０を設ける。この下部電極４２０は、フォトダイオード（光電変換素子）の下部電極をなし、画素ＴＦＴの上部以外の画素領域に形成する。この下部電極４２０に光電変換層４２１を設け、さらにその上に上部電極４２２を設けることで、フォトダイオードを完成させる。なお、上部電極４２２には、透明電極を用いる。
【００２７】
一方、画素部の画素ＴＦＴは、電極４１６と接続する画素透明電極４２１を設ける。この画素透明電極はセンサ部Ｂおよび配線を覆う構成としてもよい。また、配線を覆う構成とした場合には、配線と画素透明電極との間に存在する絶縁膜を誘電体として、容量が形成される。
【００２８】
本発明の半導体装置の製造プロセスは、フォトダイオードの作製工程が追加されたこと以外、従来の表示装置の作製工程と概略同じである。よって、従来の製造プロセスを用いることができるので、容易に、且つ、安価に作製することができる。また、本発明により作製したｈ半導体装置は、センサ機能を搭載しても、従来のパネルと形状及び大きさは変化しない。そのため、小型化、軽量化することができる。
【００２９】
以下に、本発明の半導体装置のある実施形態を説明するが、本発明が以下の実施例に限定されるわけではない。
【実施例１】
【００３０】
本実施例においては、本発明の半導体装置の作製方法の一実施形態について、図５および図６を用いて説明する。なお、以下の説明では、画素ＴＦＴとセンサＴＦＴとを代表的に取り挙げるが、リセットＴＦＴ、信号増幅用ＴＦＴ、アナログスイッチ、駆動回路、および周辺回路を構成するＰチャネル型ＴＦＴおよびＮチャネル型ＴＦＴも同時に作製され得る。
【００３１】
図５を参照する。まず、透明基板４００全面に下地膜４０１を形成する。透明基板４００としては、透明性を有するガラス基板や石英基板を用いることができる。下地膜４０１として、プラズマＣＶＤ法によって、酸化珪素膜を１５０ｎｍの厚さに形成した。本実施例では、この下地膜形成工程前に、画素ＴＦＴを裏面からの光から保護するための遮光膜４０４、センサＴＦＴを裏面からの光から保護するための遮光膜４０５を設けた。
【００３２】
次に、プラズマＣＶＤ法によって非晶質珪素膜を３０〜１００ｎｍ好ましくは３０ｎｍの厚さに成膜し、エキシマレーザ光を照射して、多結晶珪素膜を形成した。なお、非晶質珪素膜の結晶化方法として、ＳＰＣと呼ばれる熱結晶化法、赤外線を照射するＲＴＡ法、熱結晶化とレーザアニールとの用いる方法等を用いてもよい。
【００３３】
次に、多結晶珪素膜をパターニングして、画素ＴＦＴのソース領域、ドレイン領域、チャネル形成領域を構成する島状の半導体層４０２、およびセンサＴＦＴのソース領域、ドレイン領域、チャネル形成領域を構成する島状の半導体層４０３を形成する。そして、これら半導体層を覆うゲイト絶縁膜４０６を形成する。ゲイト絶縁膜４０６はシラン（ＳｉＨ4 ）とＮ2 Ｏを原料ガスに用いて、プラズマＣＶＤ法で１００ｎｍの厚さに形成する（図５（Ａ））。
【００３４】
次に、導電膜を形成する。ここでは、導電膜材料として、アルミニウムを用いたが、チタン、または、シリコンを主成分とする膜、もしくは、それらの積層膜であってもよい。本実施例では、スパッタ法でアルミニウム膜を２００〜５００ｎｍの厚さ、代表的には３００ｎｍに形成する。ヒロックやウィスカーの発生を抑制するために、アルミニウム膜にはスカンジウム（Ｓｃ）やチタン（Ｔｉ）やイットリウム（Ｙ）を０．０４〜１．０重量％含有させる。
【００３５】
次に、レジストマスクを形成し、前記アルミニウム膜をパターニングして、電極パターンを形成し、画素ＴＦＴゲイト電極４０７、センサＴＦＴゲイト電極４０８を形成する。
【００３６】
次に、公知の方法によりオフセット構造を形成する。更に、公知の方法により、ＬＤＤ構造を形成してもよい。このようにして不純物領域（ソース・ドレイン領域）４０９、４１０、４１２、４１３、およびチャネル領域４１１、４１４が形成される（図５（Ｂ））。なお、図５においては、説明の便宜上、Ｎチャネル型ＴＦＴであるセンサＴＦＴと画素ＴＦＴとだけが示されているが、Ｐチャネル型ＴＦＴも作製される。不純物元素としてはＮチャネル型ならばＰ（リン）またはＡｓ（砒素）、Ｐ型ならばＢ（ボロン）またはＧａ（ガリウム）を用いれば良い。
【００３７】
そして、第１の層間絶縁膜４１５を形成し、不純物領域４０９、４１０、４１２、４１３に達するコンタクトホールを形成する。しかる後、金属膜を形成し、パターニングして、電極４１６〜４１９を形成する。このとき、複数のＴＦＴを接続する配線が同時に形成される。
【００３８】
本実施例では、第１の層間絶縁膜４１５を厚さ５００ｎｍの窒化珪素膜で形成する。第１の層間絶縁膜として、窒化珪素膜の他に、酸化珪素膜、窒化珪素膜を用いることができる。また、これらの絶縁膜の多層膜としても良い。
【００３９】
また、電極および配線の出発膜となる金属膜として、本実施例では、スパッタ法で、チタン膜、アルミニウム膜、チタン膜でなる積層膜を形成する。これらの膜厚はそれぞれ１００ｎｍ、３００ｎｍ、１００ｎｍとする。
【００４０】
以上のプロセスを経て、画素ＴＦＴとセンサＴＦＴが同時に完成する（図５（Ｃ））。
【００４１】
次に、第１の層間絶縁膜４１５とセンサＴＦＴのドレイン電極４１９に接して金属膜を形成する。金属膜を成膜し、パターニングして、光電変換素子の下部電極４２０を形成する。本実施例では、この金属膜にスパッタ法によるアルミニウムを用いたが、その他の金属を用いることができる。例えば、チタン膜、アルミニウム膜、チタン膜でなる積層膜を用いてもよい。
【００４２】
図６を参照する。次に、光電変換層として機能する、水素を含有する非晶質珪素膜（以下、ａ−Ｓｉ：Ｈ膜と表記する）を基板全面に成膜し、パターニングをし、光電変換層４２１を作製する（図６（Ａ））。
【００４３】
次に、基板全面に透明導電膜を形成する。本実施例では透明導電膜として厚さ２００ｎｍのＩＴＯをスパッタ法で成膜する。透明導電膜をパターニングし、上部電極４２１を形成する（図６（Ａ））。
【００４４】
そして、第２の層間絶縁膜４２３を形成する。第２の層間絶縁膜を構成する絶縁被膜として、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等の樹脂膜を形成すると平坦な表面を得ることができるため、好ましい。あるいは積層構造とし、第２の層間絶縁膜の上層は上記の樹脂膜、下層は酸化珪素、窒化珪素、酸化窒化珪素等の無機絶縁材料の単層、多層膜を成膜してもよい。本実施例では、絶縁被膜として厚さ０．７μｍのポリイミド膜を基板全面に形成した（図６（Ｂ））。
【００４５】
更に、第２の層間絶縁膜４２３にドレイン電極４１６に達するコンタクトホールを形成する。再度、基板全面に透明導電膜を成膜し、パターニングして、画素ＴＦＴに接続された画素透明電極４２４を形成する。
【００４６】
以上の工程を経て、図６（Ｃ）、または図４に示すような素子基板が完成する。
【００４７】
そして、この素子基板と、対向基板とをシール材とで貼り合わせ、液晶を封入して半導体装置が完成する。この対向基板は、透過性基板上に透明導電膜、配向膜を形成して構成される。これ以外にも必要に応じてブラックマスクやカラーフィルタを設けることができる。
【実施例２】
【００４８】
本実施では、実施例１において、画素電極を金属膜からなる反射電極とし、反射型の表示部を有する半導体装置を作製した。
【００４９】
本実施例の半導体装置のアクティブマトリクス基板の断面図を図７に示す。図７には、図４と同様、画素部Ａとセンサ部Ｂの断面が示されている。７００は基板、７０１は下地膜、７０４は画素ＴＦＴの保護遮光膜、７０５はセンサＴＦＴの保護遮光膜、７０６はゲイト絶縁膜、７０７および７０８はゲイト電極、７０９、７１０、７１２、７１３は不純物領域（ソース・ドレイン領域）、７１１および７１４はチャネル領域、７１５は第１層間絶縁膜、７１６〜７１９は電極（ソース・ドレイン電極）、７２０、７２１、７２２はそれぞれフォトダイオードの下部電極、光電変換層、上部透明電極、７２３は第２層間絶縁膜、７２４は画素ＴＦＴの反射電極である。７２５および７２６は、反射電極に設けられた窓（孔）である。この窓を通して、アクティブマトリクス基板下部からのバックライトの光が半導体装置の上部に通り抜けることになる。また、窓７２６を通して、読み取り対象物からの反射光が入射し、フォトダイオードに入射する。なお、この窓７２５および７２６には、透明導電性材料や透明樹脂膜が形成されてもよい。
【００５０】
よって、本実施例の半導体装置の場合、液晶をＥＣＢモードで駆動させ、ノーマリブラックとする。本実施例の場合においても、画像読み取りモードの場合は、表示が白表示となるようにする。また、液晶を他の駆動モードで駆動した場合も、同様に、画像読み取りモードの場合は、表示が白表示となるようにする。
【００５１】
本実施例の半導体装置の製造方法については、実施例１を参照することができる。
【図面の簡単な説明】
【００５２】
【図１】本発明の半導体装置のある実施形態の回路図である。
【図２】本発明の半導体装置の分解図である。
【図３】本発明の半導体装置の分解図である。
【図４】本発明の半導体装置のある実施形態のアクティブマトリクス基板の断面図である。
【図５】本発明の半導体装置の一作製方法を示す図である。
【図６】本発明の半導体装置の一作製方法を示す図である。
【図７】本発明の半導体装置のある実施形態のアクティブマトリクス基板の断面図である。
【符号の説明】
【００５３】
１０１ 画素ＴＦＴ
１０２ 液晶
１０３ 補助容量
１０４ センサＴＦＴ
１０５ フォトダイオード
１０６ 補助容量
１０７ 信号増幅用ＴＦＴ
１０８ リセットＴＦＴ
１０９ アナログスイッチ
１１０ アナログスイッチ
１１１ センサ出力信号線
１１２ 画像入力信号線
１１３、１１４ 固定電位線
１１５ 画素ソース信号線側駆動回路
１１６ 画素ゲイト信号線側駆動回路
１１７ センサ水平駆動回路
１１８ センサ垂直駆動回路
【特許請求の範囲】
【請求項１】
基板上にマトリクス状に配置された複数の画素を有し、
前記複数の画素はそれぞれ１画素内に、第１のトランジスタを有する画素部と、第２のトランジスタ及び前記第２のトランジスタと電気的に接続する光電変換素子を有するセンサ部とを有し、
前記第１のトランジスタと電気的に接続する透明導電膜でなる画素電極を有し、
前記第２のトランジスタ上に前記光電変換素子は設けられ、
前記光電変換素子上に前記光電変換素子と重なるように前記画素電極は設けられることを特徴とする半導体装置。
【請求項２】
基板上にマトリクス状に配置された複数の画素を有し、
前記複数の画素はそれぞれ１画素内に、第１のトランジスタを有する画素部と、第２のトランジスタ及び前記第２のトランジスタと電気的に接続する光電変換素子を有するセンサ部とを有し、
前記第１のトランジスタと電気的に接続する透明導電膜でなる画素電極を有し、
前記第２のトランジスタ上に前記光電変換素子は設けられ、
前記第２のトランジスタ及び前記光電変換素子上に樹脂膜が設けられ、
前記樹脂膜を介して前記光電変換素子と重なるように前記画素電極は設けられることを特徴とする半導体装置。
【請求項３】
基板上にマトリクス状に配置された複数の画素を有し、
前記複数の画素はそれぞれ１画素内に、第１のトランジスタを有する画素部と、第２のトランジスタ及び前記第２のトランジスタと電気的に接続する光電変換素子を有するセンサ部とを有し、
前記第１のトランジスタと電気的に接続する透明導電膜でなる画素電極を有し、
前記第２のトランジスタ上に前記光電変換素子は設けられ、
前記光電変換素子上に前記光電変換素子と重なるように前記画素電極は設けられ、
前記光電変換素子は前記基板側から順に、下部電極、光電変換層及び透明導電膜でなる上部電極を有することを特徴とする半導体装置。
【請求項４】
基板上にマトリクス状に配置された複数の画素を有し、
前記複数の画素はそれぞれ１画素内に、第１のトランジスタを有する画素部と、第２のトランジスタ及び前記第２のトランジスタと電気的に接続する光電変換素子を有するセンサ部とを有し、
前記第１のトランジスタと電気的に接続する透明導電膜でなる画素電極を有し、
前記第２のトランジスタ上に前記光電変換素子は設けられ、
前記第２のトランジスタ及び前記光電変換素子上に樹脂膜が設けられ、
前記樹脂膜を介して前記光電変換素子と重なるように前記画素電極は設けられ、
前記光電変換素子は前記基板側から順に、下部電極、光電変換層及び透明導電膜でなる上部電極を有することを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、前記第１のトランジスタ及び前記第２のトランジスタのそれぞれの島状の半導体層、ゲート絶縁膜及びゲート電極は、互いに同一層から形成されることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、前記基板と前記第１のトランジスタの間及び前記基板と前記第２のトランジスタの間にはそれぞれ、遮光膜があることを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一において、前記基板上には、前記第１のトランジスタと電気的に接続する画素ソース信号線側駆動回路及び画素ゲイト信号線側駆動回路が配置されていることを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項７のいずれか一において、前記センサ部は信号増幅用のトランジスタを有することを特徴とする半導体装置。
【請求項１】
基板上にマトリクス状に配置された複数の画素を有し、
前記複数の画素はそれぞれ１画素内に、第１のトランジスタを有する画素部と、第２のトランジスタ及び前記第２のトランジスタと電気的に接続する光電変換素子を有するセンサ部とを有し、
前記第１のトランジスタと電気的に接続する透明導電膜でなる画素電極を有し、
前記第２のトランジスタ上に前記光電変換素子は設けられ、
前記光電変換素子上に前記光電変換素子と重なるように前記画素電極は設けられることを特徴とする半導体装置。
【請求項２】
基板上にマトリクス状に配置された複数の画素を有し、
前記複数の画素はそれぞれ１画素内に、第１のトランジスタを有する画素部と、第２のトランジスタ及び前記第２のトランジスタと電気的に接続する光電変換素子を有するセンサ部とを有し、
前記第１のトランジスタと電気的に接続する透明導電膜でなる画素電極を有し、
前記第２のトランジスタ上に前記光電変換素子は設けられ、
前記第２のトランジスタ及び前記光電変換素子上に樹脂膜が設けられ、
前記樹脂膜を介して前記光電変換素子と重なるように前記画素電極は設けられることを特徴とする半導体装置。
【請求項３】
基板上にマトリクス状に配置された複数の画素を有し、
前記複数の画素はそれぞれ１画素内に、第１のトランジスタを有する画素部と、第２のトランジスタ及び前記第２のトランジスタと電気的に接続する光電変換素子を有するセンサ部とを有し、
前記第１のトランジスタと電気的に接続する透明導電膜でなる画素電極を有し、
前記第２のトランジスタ上に前記光電変換素子は設けられ、
前記光電変換素子上に前記光電変換素子と重なるように前記画素電極は設けられ、
前記光電変換素子は前記基板側から順に、下部電極、光電変換層及び透明導電膜でなる上部電極を有することを特徴とする半導体装置。
【請求項４】
基板上にマトリクス状に配置された複数の画素を有し、
前記複数の画素はそれぞれ１画素内に、第１のトランジスタを有する画素部と、第２のトランジスタ及び前記第２のトランジスタと電気的に接続する光電変換素子を有するセンサ部とを有し、
前記第１のトランジスタと電気的に接続する透明導電膜でなる画素電極を有し、
前記第２のトランジスタ上に前記光電変換素子は設けられ、
前記第２のトランジスタ及び前記光電変換素子上に樹脂膜が設けられ、
前記樹脂膜を介して前記光電変換素子と重なるように前記画素電極は設けられ、
前記光電変換素子は前記基板側から順に、下部電極、光電変換層及び透明導電膜でなる上部電極を有することを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、前記第１のトランジスタ及び前記第２のトランジスタのそれぞれの島状の半導体層、ゲート絶縁膜及びゲート電極は、互いに同一層から形成されることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、前記基板と前記第１のトランジスタの間及び前記基板と前記第２のトランジスタの間にはそれぞれ、遮光膜があることを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一において、前記基板上には、前記第１のトランジスタと電気的に接続する画素ソース信号線側駆動回路及び画素ゲイト信号線側駆動回路が配置されていることを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項７のいずれか一において、前記センサ部は信号増幅用のトランジスタを有することを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００８−５８９７６（Ｐ２００８−５８９７６Ａ）
【公開日】平成２０年３月１３日（２００８．３．１３）
【国際特許分類】
【出願番号】特願２００７−２３３７１０（Ｐ２００７−２３３７１０）
【出願日】平成１９年９月１０日（２００７．９．１０）
【分割の表示】特願平１０−１５２３１８の分割
【原出願日】平成１０年５月１５日（１９９８．５．１５）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２０年３月１３日（２００８．３．１３）
【国際特許分類】
【出願日】平成１９年９月１０日（２００７．９．１０）
【分割の表示】特願平１０−１５２３１８の分割
【原出願日】平成１０年５月１５日（１９９８．５．１５）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]