半導体装置
【課題】ソース・ドレイン領域のエクステンション領域の不純物濃度プロファイルが急峻なp型トランジスタを有する半導体装置を提供する。
【解決手段】本発明の一態様に係る半導体装置1aは、半導体基板2上に形成された結晶層13と、結晶層13上にゲート絶縁膜14を介して形成されたゲート電極15と、半導体基板2と結晶層13との間に形成された、ゲート電極15の下方の領域において第1の不純物を含むC含有Si系結晶からなる不純物拡散抑制層12と、半導体基板2、不純物拡散抑制層12、および結晶層13内のゲート電極15の両側に形成され、結晶層13内にエクステンション領域を有する、p導電型を有する第2の不純物を含むp型ソース・ドレイン領域17と、を有し、C含有Si系結晶は第2の不純物の拡散を抑制する機能を有し、第1の不純物は、C含有Si系結晶内の固定電荷の発生を抑制する機能を有する。
【解決手段】本発明の一態様に係る半導体装置1aは、半導体基板2上に形成された結晶層13と、結晶層13上にゲート絶縁膜14を介して形成されたゲート電極15と、半導体基板2と結晶層13との間に形成された、ゲート電極15の下方の領域において第1の不純物を含むC含有Si系結晶からなる不純物拡散抑制層12と、半導体基板2、不純物拡散抑制層12、および結晶層13内のゲート電極15の両側に形成され、結晶層13内にエクステンション領域を有する、p導電型を有する第2の不純物を含むp型ソース・ドレイン領域17と、を有し、C含有Si系結晶は第2の不純物の拡散を抑制する機能を有し、第1の不純物は、C含有Si系結晶内の固定電荷の発生を抑制する機能を有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置に関する。
【背景技術】
【0002】
従来のn型トランジスタの構造として、チャネル不純物としてのB(ホウ素)を拡散させた領域上に、Si:C、SiGe:C等からなる層を形成し、その上に意図的に不純物を注入しないSi層を形成したものが知られている(例えば、非特許文献1、2)。
【0003】
非特許文献1、2に記載のn型トランジスタによれば、Si:C層中においてBの拡散が抑制されるため、チャネル領域におけるSi層へのBの拡散を抑制し、急峻な不純物濃度分布を有するチャネル領域を形成することができる。
【先行技術文献】
【非特許文献】
【0004】
【非特許文献1】Hong-Jyh Li et al., “Mat. Res. Soc. Symp. Proc.”, vol. 737, p. 643, 2003.
【非特許文献2】F. Ducroquet et al., “2004 IEDM Technical Digest.”, p. 437.
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明の目的は、ソース・ドレイン領域のエクステンション領域の不純物濃度プロファイルが浅く急峻なp型トランジスタを有する半導体装置を提供することにある。
【課題を解決するための手段】
【0006】
本発明の一態様は、半導体基板上に形成された結晶層と、前記結晶層上にゲート絶縁膜を介して形成されたゲート電極と、前記半導体基板と前記結晶層との間に形成された、前記ゲート電極の下方の領域において第1の不純物を含むC含有Si系結晶からなる不純物拡散抑制層と、前記半導体基板、前記不純物拡散抑制層、および前記結晶層内の前記ゲート電極の両側に形成され、前記結晶層内にエクステンション領域を有する、p導電型を有する第2の不純物を含むp型ソース・ドレイン領域と、を有し、前記C含有Si系結晶は前記第2の不純物の拡散を抑制する機能を有し、前記第1の不純物は、前記C含有Si系結晶内の固定電荷の発生を抑制する機能を有する、半導体装置を提供する。
【0007】
また、本発明の他の一態様は、p型トランジスタ領域およびn型トランジスタ領域を有する半導体基板と、前記p型トランジスタ領域の前記半導体基板上に形成された第1の結晶層と、前記第1の結晶層上に第1のゲート絶縁膜を介して形成された第1のゲート電極と、前記半導体基板と前記第1の結晶層との間に形成された、前記第1のゲート電極の下方の領域において第1の不純物を含むC含有Si系結晶からなる第1の不純物拡散抑制層と、前記p型トランジスタ領域の前記半導体基板、前記第1の不純物拡散抑制層、および前記第1の結晶層内の、前記第1のゲート電極の両側に形成され、前記第1の結晶層内にエクステンション領域を有する、p導電型を有する第2の不純物を含むp型ソース・ドレイン領域と、前記p型ソース・ドレイン領域の間に形成されたn型チャネル領域と、前記n型トランジスタ領域の前記半導体基板上に形成された第2の結晶層と、前記第2の結晶層上に第2のゲート絶縁膜を介して形成された第2のゲート電極と、前記半導体基板と前記第2の結晶層との間に形成された、前記第2のゲート電極の下方の領域において前記第1の不純物を含む前記C含有Si系結晶からなる第2の不純物拡散抑制層と、前記n型トランジスタ領域の前記半導体基板、前記第2の不純物拡散抑制層、および前記第2の結晶層内の、前記第2のゲート電極の両側に形成されたn型ソース・ドレイン領域と、前記n型ソース・ドレイン領域の間に形成され、前記第2の不純物を含み、前記第2の不純物拡散抑制層上の領域における前記第2の不純物の濃度が、前記第2の不純物拡散抑制層下の領域における前記第2の不純物の濃度よりも小さいp型チャネル領域と、を有し、前記C含有Si系結晶は前記第2の不純物の拡散を抑制する機能を有し、前記第1の不純物は、前記C含有Si系結晶内の固定電荷の発生を抑制する機能を有する、半導体装置を提供する。
【発明の効果】
【0008】
本発明によれば、ソース・ドレイン領域のエクステンション領域の不純物濃度プロファイルが急峻なp型トランジスタを有する半導体装置を提供することができる。
【図面の簡単な説明】
【0009】
【図1】本発明の第1の実施の形態に係る半導体装置の断面図。
【図2】本発明の第1の実施の形態に係る半導体装置のp型トランジスタ領域のチャネル領域周辺の部分断面図。
【図3A】(a)〜(d)は、本発明の第1の実施の形態に係る半導体装置の製造工程を示す断面図。
【図3B】(e)、(f)は、本発明の第1の実施の形態に係る半導体装置の製造工程を示す断面図。
【図4】(a)〜(c)は、本発明の第2の実施の形態に係る半導体装置の製造工程を示す断面図。
【図5】本発明の第3の実施の形態に係る半導体装置の断面図。
【図6】(a)〜(c)は、本発明の第3の実施の形態に係る半導体装置の製造工程を示す断面図。
【図7】本発明の第4の実施の形態に係る半導体装置の断面図。
【図8】(a)、(b)は、本発明の第4の実施の形態に係る半導体装置のp型およびn型トランジスタ領域におけるチャネル領域周辺の部分断面図。
【図9A】(a)〜(d)は、本発明の第4の実施の形態に係る半導体装置の製造工程を示す断面図。
【図9B】(e)、(f)は、本発明の第4の実施の形態に係る半導体装置の製造工程を示す断面図。
【発明を実施するための形態】
【0010】
〔第1の実施の形態〕
(半導体装置の構成)
図1は、本発明の第1の実施の形態に係る半導体装置1aの断面図である。また、図2は、半導体装置1aのp型トランジスタ領域10のチャネル領域18周辺の部分断面図である。
【0011】
本実施の形態に係る半導体装置1aは、半導体基板2上に、素子分離領域3によって他の素子領域から分離されたp型トランジスタ領域10を有する。
【0012】
p型トランジスタ領域10には、半導体基板2上に形成された不純物供給層11と、不純物供給層11上に形成された不純物拡散抑制層12と、不純物拡散抑制層12上に形成された結晶層13と、結晶層13上にゲート絶縁膜14を介して形成されたゲート電極15と、ゲート電極15の側面に形成されたゲート側壁16と、半導体基板2、不純物供給層11、不純物拡散抑制層12、および結晶層13内のゲート電極15の両側に形成されたソース・ドレイン領域17と、ソース・ドレイン領域17の間に形成されたチャネル領域18と、が含まれる。
【0013】
半導体基板2には、Si基板等のSi系基板が用いられる。
【0014】
素子分離絶縁膜3は、SiO2等の絶縁材料からなり、例えば、深さ200〜300nmのSTI(Shallow Trench Isolation)構造を有する。
【0015】
ソース・ドレイン領域17(およびそのエクステンション領域17e)は、B等のp型不純物を含む。また、ソース・ドレイン領域17の形成された結晶層13の上面にはNi、Co、Er、Pt、Pd等の金属を含む金属シリサイド層が形成されてもよい。
【0016】
p型トランジスタ領域10のチャネル領域18は、閾値電圧の調整等を目的として注入されたAs等のn型不純物を含む。
【0017】
不純物拡散抑制層12は、その内部においてソース・ドレイン領域17に含まれるB等のp型不純物の拡散を抑制する性質を有する。そのため、不純物拡散抑制層12上に位置するエクステンション領域17eに含まれるp型不純物の下層への拡散が不純物拡散抑制層12により抑制され、エクステンション領域17eの不純物濃度プロファイルを浅く急峻に保つことができる。
【0018】
不純物拡散抑制層12の材料としては、その内部においてソース・ドレイン領域17に含まれるBが拡散しにくい性質を有するSi:C、SiGe:C等のC含有Si系結晶にB、N、F等の不純物を導入したものが用いられる。また、不純物拡散抑制層12は、例えば、2〜10nmの厚さを有する。
【0019】
なお、不純物拡散抑制層12をSi:C結晶により形成する場合、Cの濃度は0.05〜3原子%であることが好ましい。Si:C結晶のC濃度が0.05原子%未満の場合は、Bの拡散を抑制する機能が不十分となり、3原子%を超える場合は、トランジスタの動作特性が劣化するおそれがある。これは、Cの濃度が大きくなるほど、Si:Cの格子間距離が小さくなるため、上層の結晶層13と不純物拡散抑制層12との格子定数の違いによりエピタキシャル結晶層13に欠陥が発生するおそれがあるためである。
【0020】
また、一般に、Si:C、SiGe:C層がチャネル領域内に形成されると、Si:C、SiGe:C内に固定電荷が発生することが知られている。不純物拡散抑制層12は、この固定電荷の発生を抑えるために、B、N、F等の不純物(以下、抑制不純物と記す)を含む。抑制不純物を導入したSi:CまたはSiGe:Cを不純物拡散抑制層12の材料として用いることにより、不純物拡散抑制層12内部での固定電荷の発生を抑制することができる。なお、固定電荷の発生を効果的に抑制するためには、不純物拡散抑制層12における抑制不純物の濃度は5.0×1017原子cm−2以上であることが好ましい。
【0021】
また、不純物拡散抑制層12内の抑制不純物の濃度分布は、不純物拡散抑制層12の厚さ方向の中間よりも下側にピークがあることが好ましい。これは、不純物拡散抑制層12内の抑制不純物がチャネル領域18内に拡散しにくくなるためである。
【0022】
不純物供給層11は、抑制不純物を含むSi系結晶からなる。不純物拡散抑制層12に含まれる抑制不純物は、半導体装置1の製造工程において不純物供給層11から供給されるものである。ここで、不純物供給層11が不純物拡散抑制層12の下にあるために、抑制不純物が不純物拡散抑制層12の下側から供給され、不純物拡散抑制層12内の抑制不純物の濃度分布のピークを不純物拡散抑制層12の厚さ方向の中間よりも下側に設定することができる。不純物供給層11は不純物拡散抑制層12の上にある場合も、不純物拡散抑制層12内の固定電荷の発生を抑制することはできるが、不純物供給層11が不純物拡散抑制層12の下にある場合と比較して、不純物拡散抑制層12内の抑制不純物がチャネル領域18内に拡散しやすくなる。
【0023】
なお、ソース・ドレイン領域17がBを含む場合、不純物拡散抑制層12にはソース・ドレイン領域17からもBが供給されるが、ソース・ドレイン領域17に隣接しない領域(ゲート電極15の下方のチャネル領域18に隣接する領域)には供給されないため、不純物供給層11が必要となる。
【0024】
なお、Si:C、SiGe:C内での固定電荷の発生は、Si:C、SiGe:Cにおいて、Si結晶の格子間に侵入したCが電荷をトラップすることに起因すると考えられている。また、B、N、F等の不純物が固定電荷の発生を抑制するのは、これらの不純物がSi結晶の格子間のCと結合するためであると考えられる。そのため、不純物供給層11が含む不純物としては、B、N、F等のように、Si結晶、SiGe結晶等のSi系結晶の格子間に侵入することができる程度に原子半径が小さく、かつCと結合する性質を有するものを用いることができる。
【0025】
結晶層13は、不純物拡散抑制層12を下地としてエピタキシャル結晶成長法により形成されたSi結晶等のSi系結晶からなる。また、結晶層13は、例えば、5〜15nmの厚さを有する。
【0026】
ゲート絶縁膜14は、例えば、SiO2、SiN、SiON等の絶縁材料からなる。また、ゲート絶縁膜14は、例えば、0.5〜6nmの厚さを有する。
【0027】
ゲート電極15は、例えば、導電型不純物を含む多結晶シリコン等のSi系多結晶からなる。これらの導電型不純物としては、n型の場合は、As、P等が用いられ、p型の場合は、B、BF2等が用いられる。また、ゲート電極15の上面にはNi、Co、Er、Pt、Pd等の金属を含むシリサイド層が形成されてもよい。また、ゲート電極15は、例えば、50〜200nmの厚さを有する。
【0028】
ゲート側壁16は、例えばSiN等の絶縁材料からなる。また、SiN、SiO2、TEOS(Tetraethoxysilane)等の複数種の絶縁材料からなる2層構造、更には3層以上の構造であってもよい。
【0029】
以下に、本実施の形態に係る半導体装置の製造方法の一例について説明するが、実際にはこれに限られるものではない。
【0030】
(半導体装置の製造)
図3A(a)〜(d)、図3B(e)、(f)は、本発明の第1の実施の形態に係る半導体装置の製造工程を示す断面図である。
【0031】
まず、図3A(a)に示すように、半導体基板2内に埋め込み素子分離法により素子分離領域3を形成し、p型トランジスタ領域10を他の素子から分離する。続いて、厚さ10nm以下の自然酸化膜(図示しない)を形成した後、イオン注入法により導電型不純物を半導体基板2表面に注入し、n型ウェル(図示しない)およびチャネル領域18を形成する。その後、RTA(Rapid Thermal Annealing)等の熱処理を行い、n型ウェルおよびチャネル領域18内の導電型不純物を活性化させる。
【0032】
ここで、例えば、Pを用いてn型ウェルを形成する場合は、注入エネルギー500keV、注入量3.0×1013cm−2の条件でイオン注入を行う。また、Asを用いてn型のチャネル領域18を形成する場合は、注入エネルギー80keV、注入量1.0×1013cm−2の条件でイオン注入を行う。
【0033】
次に、図3A(b)に示すように、半導体基板2の上面の自然酸化膜を除去した後、p型トランジスタ領域10のチャネル領域18上に不純物供給層11を形成する。
【0034】
不純物供給層11は、B、N、F等の不純物をインサイチュドーピングしながら半導体基板2の表面を下地としてSi結晶をエピタキシャル成長させることにより形成される。このエピタキシャル結晶成長は、例えば、700℃以上の高温下で、水素雰囲気中において行われる。
【0035】
ここで、ソース・ドレイン領域17間にオフリーク電流を発生させないために、不純物供給層11に残るB、N、F等の不純物の濃度がチャネル領域18中のn型不純物の濃度よりも十分に小さくなるようにB、N、F等の不純物の注入量を制御する必要がある。
【0036】
例えば、不純物供給層11としてBを添加したSi結晶をエピタキシャル成長させる場合、例えば、モノシラン(SiH4)、ジクロロシラン(SiH2Cl2)、トリクロロシラン(SiHCl3)等のSiの原料となるガス、ジボラン(B2H6)等のBの原料となるガス、および塩化水素(HCl)ガスを反応ガスとして用いる。
【0037】
次に、図3A(c)に示すように、不純物供給層11上に不純物拡散抑制層12および結晶層13を形成する。
【0038】
不純物拡散抑制層12は、不純物供給層11を下地として、Si:C結晶等をエピタキシャル成長させることにより形成される。また、結晶層13は、不純物拡散抑制層12を下地として、Si結晶等をエピタキシャル成長させることにより形成される。なお、これらのエピタキシャル結晶成長は、例えば、700℃以上の高温下で、水素雰囲気中において行われる。
【0039】
例えば、不純物拡散抑制層12としてSi:C結晶をエピタキシャル成長させる場合、例えば、上記のSiの原料となるガス、アセチレン(C2H2)、モノメチルシラン(SiH3CH3)等のCの原料となるガス、および塩化水素(HCl)ガスを反応ガスとして用いる。なお、Si:C結晶は、Si結晶を形成した後に、イオン注入法等によりCを注入することにより形成されてもよい。
【0040】
また、エピタキシャル結晶層13としてSi結晶をエピタキシャル成長させる場合、例えば、上記のSiの原料となるガス、および塩化水素(HCl)ガスを反応ガスとして用いる。
【0041】
なお、不純物供給層11、不純物拡散抑制層12および結晶層13は、反応ガスを切り替えながら連続的にエピタキシャル成長させることができる。
【0042】
次に、図3A(d)に示すように、結晶層13上にゲート絶縁膜14およびゲート電極15を形成する。
【0043】
ここで、ゲート絶縁膜14およびゲート電極15は、例えば、以下のような方法により形成される。まず、熱酸化法、LPCVD(Low-Pressure Chemical Vapor Deposition)法等によりSiO2膜等のゲート絶縁膜14の材料膜を半導体基板1上の全面に形成し、その上にLPCVD法により多結晶Si膜等のゲート電極15の材料膜を形成する。次に、光リソグラフィ法、X線リソグラフィ法、電子ビームリソグラフィ法等によりゲート電極15の材料膜をパターニングし、さらにRIE(Reactive Ion Etching)法等によりゲート絶縁膜14の材料膜をパターニングすることにより、ゲート絶縁膜14およびゲート電極15を得る。
【0044】
次に、図3B(e)に示すように、結晶層13中にエクステンション領域17eを含むソース・ドレイン領域17の浅い領域を形成する。
【0045】
ここで、ソース・ドレイン領域17の浅い領域は、例えば、以下のような方法により形成される。まず、熱酸化法等によりゲート電極15の表面にSiO2膜(図示しない)を1〜2nmの厚さに形成した後、その上にLPCVD法等によりSiO2膜等のオフセットスペーサの材料膜(図示しない)を3〜12nmの厚さに形成する。次に、形成したオフセットスペーサの材料膜およびSiO2膜をRIE法等によりオフセットスペーサ(図示しない)に加工する。
【0046】
次に、オフセットスペーサおよびゲート電極15をマスクとして、イオン注入法等により半導体基板2上の全面にp型不純物を注入し、ソース・ドレイン領域17の浅い領域を形成する。具体的には、例えば、Asを注入エネルギー40keV、注入量3.0×1013cm−2、注入角度30°(半導体基板1の表面に垂直な方向を基準とした角度)の条件で注入することによりハロー領域を形成し、続いて、BF2を注入エネルギー1〜3keV、注入量5.0×1014〜1.5×1015cm−2の条件で注入することによりソース・ドレイン領域17の浅い領域を形成し、活性化のためにRTA(Rapid Thermal Annealing)等の熱処理を行う。
【0047】
ここで、熱処理によりソース・ドレイン領域17の浅い領域(エクステンション領域17e)中のBを活性化させた際にも、Bの下層への拡散を不純物拡散抑制層12が抑制するため、エクステンション領域17eの不純物濃度プロファイルを急峻に保つことができる。
【0048】
次に、図3B(f)に示すように、ゲート電極15の側面にゲート側壁16を形成し、p型トランジスタ領域10の半導体基板2、不純物供給層11、不純物拡散抑制層12および結晶層13中にソース・ドレイン領域17の深い高濃度領域を形成する。これにより、図1に示される半導体装置1aが得られる。
【0049】
ここで、ゲート側壁16およびソース・ドレイン領域17の深い高濃度領域は、例えば、以下のような方法により形成される。まず、LPCVD法等によりSiO2等のゲート側壁16の材料膜をゲート電極15およびその側面のオフセットスペーサ(図示しない)を覆うように形成し、RIE法等によりこれをゲート側壁16に加工する。
【0050】
次に、ゲート側壁16およびゲート電極15をマスクとして、イオン注入法等により半導体基板2上の全面に導電型不純物を注入し、ソース・ドレイン領域17の深い高濃度領域を形成する。具体的には、例えば、Bを注入エネルギー2〜5keV、注入量1.0×1015〜5.0×1015cm−2の条件で注入することによりソース・ドレイン領域17の深い高濃度領域を形成し、活性化のためにRTA等の熱処理を行う。
【0051】
ここで、熱処理によりソース・ドレイン領域17の深い高濃度領域中のBを活性化させた際にも、ソース・ドレイン領域17の浅い領域(エクステンション領域17e)中のBの下層への拡散を不純物拡散抑制層12が抑制するため、エクステンション領域17eの不純物濃度プロファイルを急峻に保つことができる。
【0052】
なお、ソース・ドレイン領域17の深い高濃度領域を形成する前後において、エピタキシャル結晶層13上にSi結晶、SiGe結晶等をエピタキシャル成長させる工程を行ってもよい。
【0053】
なお、この後、ゲート電極15の上面、および結晶層13の上面の露出部分にシリサイド層を形成してもよい。具体的には、例えば、シリサイド層としてNiシリサイド層を形成する場合、以下のような方法により形成される。まず、フッ酸処理によりゲート電極15の上面および結晶層13の上面の自然酸化膜を除去する。次に、スパッタ法等により半導体基板2上の全面にNi膜を形成した後、温度条件400〜500℃のRTA等の熱処理によりNi膜と、ゲート電極15および結晶層13とをシリサイド反応させ、シリサイド層を形成する。次に、硫酸と過酸化水素水との混合溶液等を用いて未反応のNiを除去する。
【0054】
なお、Niシリサイド層を形成する場合、Ni膜を形成した後に、その上にTiN膜を形成する工程や、Ni膜を形成し、一度250℃〜400℃の低温RTAを行った後に、これを硫酸と過酸化水素水との混合溶液を用いてエッチングし、再度、低シート抵抗化のために400〜550℃のRTAを行う工程(2ステップアニール)を行ってもよい。また、Ni膜にPtを添加してもよい。
【0055】
さらに、図示しないが、図1に示した半導体装置1aを得た後、半導体基板1上の全面にTEOS(Tetraethoxysilane)、BPSG(B、Pを添加したSiO2)、SiN等からなる絶縁膜を堆積させ、CMP(Chemical Mechanical Polishing)法等により平坦化し、層間絶縁膜を形成する。続いて、例えば、フォトリソグラフィ法およびRIE法によりコンタクトホールを形成し、このコンタクトホール内を埋めるようにTi、TiN等のバリアメタルの材料膜およびW等のコンタクトプラグの材料膜を形成し、CMP等を施してこれをコンタクトプラグに加工する。続いて、金属膜を層間絶縁膜およびコンタクトプラグ上に形成し、例えば、フォトリソグラフィ法およびRIE法によりこの金属膜を配線に加工する。
【0056】
(第1の実施の形態の効果)
本発明の第1の実施の形態によれば、不純物拡散抑制層12を形成することにより、ソース・ドレイン領域17のエクステンション領域17eに含まれるp型不純物の下層への拡散を抑制し、エクステンション領域17eの不純物濃度プロファイルを急峻に保つことができる。
【0057】
また、B、N、F等の不純物を不純物供給層11から不純物拡散抑制層12に供給することにより、不純物拡散抑制層12内部での固定電荷の発生を抑制することができる。
【0058】
〔第2の実施の形態〕
本発明の第2の実施の形態は、不純物供給層をイオン注入法により形成する点において第1の実施の形態と異なる。なお、第1の実施の形態と同様の点については、説明を省略または簡略化する。
【0059】
(半導体装置の製造)
図4(a)〜(c)は、本発明の第2の実施の形態に係る半導体装置の製造工程を示す断面図である。
【0060】
まず、図4(a)に示すように、半導体基板2内に埋め込み素子分離法により素子分離領域3を形成し、p型トランジスタ領域10を他の素子から分離する。続いて、厚さ10nm以下の自然酸化膜(図示しない)を形成した後、イオン注入法により導電型不純物を半導体基板2表面に注入し、n型ウェル(図示しない)およびチャネル領域18を形成する。その後、RTA等の熱処理を行い、n型ウェルおよびチャネル領域18内の導電型不純物を活性化させる。
【0061】
次に、図4(b)に示すように、自然酸化膜を除去した後、p型トランジスタ領域10のチャネル領域18上に不純物拡散抑制層12および結晶層13を形成する。
【0062】
不純物拡散抑制層12は、p型トランジスタ領域10の半導体基板2を下地として、Si:C結晶等をエピタキシャル成長させることにより形成される。また、結晶層13は、不純物拡散抑制層12を下地として、Si結晶等をエピタキシャル成長させることにより形成される。
【0063】
次に、図4(c)に示すように、イオン注入法によりB、N、F等の不純物を半導体基板2の不純物拡散抑制層12下の領域に導入し、不純物供給層31を形成する。具体的には、例えば、Bを注入エネルギー5keV、注入量2.0×1012cm−2の条件で注入することにより不純物供給層31を形成する。ここで、不純物供給層31は、第1の実施の形態の不純物供給層11と同様の機能を有する。
【0064】
その後、図3A(d)に示したゲート絶縁膜14およびゲート電極15を形成する工程以降の工程を第1の実施の形態と同様に行う。
【0065】
(第2の実施の形態の効果)
本発明の第2の実施の形態によれば、第1の実施の形態と異なる方法により不純物供給層を形成し、第1の実施の形態と同様の効果を得ることができる。
【0066】
〔第3の実施の形態〕
本発明の第3の実施の形態は、結晶層がSiGe結晶からなる点において第1の実施の形態と異なる。なお、第1の実施の形態と同様の点については、説明を省略または簡略化する。
【0067】
(半導体装置の構成)
図5は、本発明の第3の実施の形態に係る半導体装置1bの断面図である。
【0068】
半導体装置1bにおいては、第1の実施の形態の半導体装置1aの結晶層13の代わりに、結晶層33が形成される。
【0069】
結晶層13は、不純物拡散抑制層12を下地としてエピタキシャル結晶成長法により形成されたSiGe結晶からなる。
【0070】
以下に、本実施の形態に係る半導体装置の製造方法の一例について説明するが、実際にはこれに限られるものではない。
【0071】
(半導体装置の製造)
図6(a)〜(c)は、本発明の第3の実施の形態に係る半導体装置の製造工程を示す断面図である。
【0072】
まず、図3A(a)に示した素子分離領域3、チャネル領域18を形成する工程を第1の実施の形態と同様に行う。
【0073】
次に、図6(a)に示すように、半導体基板2の上面の自然酸化膜を除去した後、第1の実施の形態と同様に不純物供給層11および不純物拡散抑制層12を形成する。
【0074】
次に、図6(b)に示すように、不純物拡散抑制層12上にSi層33a、SiGe層33b、およびSi層33cを積層する。
【0075】
Si層33aは、不純物拡散抑制層12を下地として、Si結晶をエピタキシャル成長させることにより形成される。また、SiGe層33bは、Si層33aを下地として、SiGe結晶をエピタキシャル成長させることにより形成される。また、Si層33cは、SiGe層33bを下地として、Si結晶をエピタキシャル成長させることにより形成される。なお、これらのエピタキシャル結晶成長は、例えば、700℃以上の高温下で、水素雰囲気中において行われる。
【0076】
ここで、Si層33a、33cの成長条件は第1の実施の形態の結晶層13と同様である。また、SiGe層33bは、Si層33a、33cの原料ガスに加えて、モノゲルマン(GeH4)等のGeの原料となるガスを用いて形成される。
【0077】
SiGe層33bは、Ge濃度が5〜40原子%となるように形成される。また、Si層33aは2〜3nmの厚さに形成され、SiGe層33bは5〜15nmの厚さに形成され、Si層33cは2〜3nmの厚さに形成される。
【0078】
その後、図6(c)に示すように、酸化膜を形成する工程や熱工程において加えられる熱により、SiGe層33b中のGeがSi層33a、33c中に拡散し、SiGe結晶からなる結晶層33が得られる。なお、図6(c)はSi層33a、SiGe層33b、およびSi層33cから結晶層33が形成される様子を概略的に示した図であり、どのようなタイミングでSiGe層33b中のGeが拡散して結晶層33が形成されてもよい。
【0079】
その後、ゲート絶縁膜14およびゲート電極15を形成工程以降の工程を第1の実施の形態と同様に行う。
【0080】
(第3の実施の形態の効果)
本発明の第3の実施の形態によれば、SiGe結晶からなる結晶層33を用いることにより、Si結晶からなる結晶層を用いた場合よりも閾値電圧を低く設定することができる。
【0081】
〔第4の実施の形態〕
本発明の第4の実施の形態は、半導体装置がp型トランジスタに加えてn型トランジスタを有する点において第1の実施の形態と異なる。なお、p型半導体領域10の構成等、第1の実施の形態と同様の点については説明を省略または簡略化する。
【0082】
(半導体装置の構成)
図7は、本発明の第4の実施の形態に係る半導体装置1cの断面図である。また、図8(a)、(b)は、それぞれp型およびn型トランジスタ領域10、20におけるチャネル領域周辺の部分断面図である。
【0083】
本実施の形態に係る半導体装置1cは、半導体基板2上に、素子分離領域3によって電気的に分離されたp型トランジスタ領域10およびn型トランジスタ領域20を有する。
【0084】
n型トランジスタ領域20には、半導体基板2上に形成された不純物供給層21と、不純物供給層21上に形成された不純物拡散抑制層22と、不純物拡散抑制層22上に形成された結晶層23と、結晶層23上にゲート絶縁膜24を介して形成されたゲート電極25と、ゲート電極25の側面に形成されたゲート側壁26と、半導体基板2、不純物供給層21、不純物拡散抑制層22、および結晶層23内のゲート電極25の両側に形成されたソース・ドレイン領域27と、ソース・ドレイン領域27の間に形成されたチャネル領域28と、が含まれる。
【0085】
n型トランジスタ領域20のチャネル領域28は、不純物拡散抑制層22上に位置する第1の領域28aと、不純物拡散抑制層22下に位置する第2の領域28bとを含む。チャネル領域28の第2の領域28bには、閾値電圧の調整等を目的として注入されたB、In等のp型不純物が含まれる。一方、第1の領域28aには、p型不純物が第2の領域28bよりも低い濃度で含まれ、好ましくはほとんど含まれない。
【0086】
ここで、第2の領域28bは、その製造工程において、p型不純物が直接注入される領域である。一方、第1の領域28aは、製造工程において、p型不純物が直接注入されない領域であり、第1の領域28aに含まれるp型不純物は、第2の領域28bから拡散移動したものである。
【0087】
不純物拡散抑制層22は、p型トランジスタ領域10の不純物拡散抑制層12と同一の材料からなり、その内部においてチャネル領域28に含まれるB、In等のp型不純物の拡散を抑制する性質を有する。そのため、p型不純物の第2の領域28bから第1の領域28aへの拡散移動は、不純物拡散抑制層22により抑制される。その結果、第1の領域28aに含まれるp型不純物の濃度は、第2の領域28bに含まれるp型不純物の濃度よりも低くなる。第1の領域28aの不純物濃度を第2の領域28bの不純物濃度よりも十分に小さくすることにより、チャネル領域28の不純物濃度プロファイルを急峻に保つことができる。
【0088】
不純物供給層21は、p型トランジスタ領域10の不純物供給層11と同一の材料からなり、B、N、F等の不純物を不純物拡散抑制層22に供給することができるが、チャネル領域28がBを含む場合には、不純物拡散抑制層22にチャネル領域28からBが供給されるため、不純物供給層21が形成されない場合であっても不純物拡散抑制層22内のチャネル領域28に隣接する領域における固定電荷の発生は抑制される。そのため、不純物供給層21は形成されなくてもよい。ただし、p型トランジスタ領域10の不純物供給層11のみを選択的に形成するためには、リソグラフィ工程等を用いてn型トランジスタ領域20をマスクする必要があるため、工程数が増加してしまう。そのため、不純物拡散抑制層12と同時に不純物拡散抑制層22を形成することが好ましい。
【0089】
ソース・ドレイン領域27は、As等のn型不純物を含む。また、結晶層23の上面にはNi、Co、Er、Pt、Pd等の金属を含む金属シリサイド層が形成されてもよい。
【0090】
ゲート電極25は、例えば、n型不純物を含む多結晶シリコン等のSi系多結晶からなる。n型不純物としては、As、P等が用いられる。また、ゲート電極25の上面にはNi、Co、Er、Pt、Pd等の金属を含むシリサイド層が形成されてもよい。
【0091】
結晶層23、ゲート絶縁膜24、およびゲート側壁26は、p型トランジスタ領域10の結晶層13、ゲート絶縁膜14、およびゲート側壁16とそれぞれ同一の材料からなる。
【0092】
以下に、本実施の形態に係る半導体装置の製造方法の一例について説明するが、実際にはこれに限られるものではない。
【0093】
(半導体装置の製造)
図9A(a)〜(d)、図9B(e)、(f)は、本発明の第4の実施の形態に係る半導体装置1cの製造工程を示す断面図である。
【0094】
まず、図9A(a)に示すように、半導体基板2内に埋め込み素子分離法により素子分離領域3を形成し、p型トランジスタ領域10とn型トランジスタ領域20を分離する。続いて、厚さ10nm以下の自然酸化膜(図示しない)を形成した後、イオン注入法により導電型不純物を半導体基板2表面に注入し、p型トランジスタ領域10にn型ウェル(図示しない)およびチャネル領域18を形成し、n型トランジスタ領域20にp型ウェル(図示しない)および第2の領域28bを形成する。その後、RTA(Rapid Thermal Annealing)等の熱処理を行い、p型ウェル、n型ウェル、チャネル領域18、および第2の領域28b内の導電型不純物を活性化させる。
【0095】
次に、図9A(b)に示すように、半導体基板2の上面の自然酸化膜を除去した後、p型トランジスタ領域10のチャネル領域18上に不純物供給層11を形成し、n型トランジスタ領域20の第2の領域28b上に不純物供給層21を形成する。
【0096】
不純物供給層11、21は、B、N、F等の不純物をインサイチュドーピングしながら半導体基板2の表面を下地としてSi結晶をエピタキシャル成長させることにより、同時に形成される。
【0097】
次に、図9A(c)に示すように、不純物供給層11、21上に不純物拡散抑制層12、22および結晶層13、23を形成する。
【0098】
不純物拡散抑制層12、22は、不純物供給層11、21を下地として、Si:C結晶等をエピタキシャル成長させることにより、同時に形成される。また、結晶層13、23は、不純物拡散抑制層12、22を下地として、Si結晶等をエピタキシャル成長させることにより、同時に形成される。
【0099】
次に、図9A(d)に示すように、結晶層13、23上にゲート絶縁膜14、24およびゲート電極15、25を形成する。
【0100】
次に、図9B(e)に示すように、結晶層13、23中にエクステンション領域17e、27eを含むソース・ドレイン領域17、27の浅い領域をそれぞれ形成する。
【0101】
次に、図9B(f)に示すように、ゲート電極15、25の側面にゲート側壁16、26を形成し、p型トランジスタ領域10の半導体基板2、不純物供給層11、不純物拡散抑制層12および結晶層13中にソース・ドレイン領域17の深い高濃度領域を形成し、n型トランジスタ領域20の半導体基板2、不純物供給層21、不純物拡散抑制層22および結晶層23中にソース・ドレイン領域27の深い高濃度領域を形成する。これにより、図6に示される半導体装置1cが得られる。
【0102】
なお、この後、ゲート電極15、25の上面、および結晶層13、23の上面の露出部分にシリサイド層を形成してもよい。
【0103】
(第4の実施の形態の効果)
本発明の第4の実施の形態によれば、不純物拡散抑制層12を形成することにより、ソース・ドレイン領域17のエクステンション領域17eに含まれるp型不純物の下層への拡散を抑制し、エクステンション領域17eの不純物濃度プロファイルを急峻に保つことができる。
【0104】
また、不純物拡散抑制層22を形成することにより、チャネル領域28の第2の領域28bに含まれるp型不純物の第1の領域28aへの拡散を抑制し、チャネル領域28の不純物濃度プロファイルを急峻に保つことができる。
【0105】
〔他の実施の形態〕
本発明は、上記各実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
【0106】
また、発明の主旨を逸脱しない範囲内において上記各実施の形態の構成要素を任意に組み合わせることができる。
【符号の説明】
【0107】
1a、1b、1c 半導体装置、 2 半導体基板、 10 p型トランジスタ領域、 20 n型トランジスタ領域、 11、21 不純物供給層、 12、22 不純物拡散抑制層、 13、23 結晶層、 14、24 ゲート絶縁膜、 15、25 ゲート電極、 17、27 ソース・ドレイン領域、 18、28 チャネル領域、 28a 第1の領域、 28b 第2の領域
【技術分野】
【0001】
本発明は、半導体装置に関する。
【背景技術】
【0002】
従来のn型トランジスタの構造として、チャネル不純物としてのB(ホウ素)を拡散させた領域上に、Si:C、SiGe:C等からなる層を形成し、その上に意図的に不純物を注入しないSi層を形成したものが知られている(例えば、非特許文献1、2)。
【0003】
非特許文献1、2に記載のn型トランジスタによれば、Si:C層中においてBの拡散が抑制されるため、チャネル領域におけるSi層へのBの拡散を抑制し、急峻な不純物濃度分布を有するチャネル領域を形成することができる。
【先行技術文献】
【非特許文献】
【0004】
【非特許文献1】Hong-Jyh Li et al., “Mat. Res. Soc. Symp. Proc.”, vol. 737, p. 643, 2003.
【非特許文献2】F. Ducroquet et al., “2004 IEDM Technical Digest.”, p. 437.
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明の目的は、ソース・ドレイン領域のエクステンション領域の不純物濃度プロファイルが浅く急峻なp型トランジスタを有する半導体装置を提供することにある。
【課題を解決するための手段】
【0006】
本発明の一態様は、半導体基板上に形成された結晶層と、前記結晶層上にゲート絶縁膜を介して形成されたゲート電極と、前記半導体基板と前記結晶層との間に形成された、前記ゲート電極の下方の領域において第1の不純物を含むC含有Si系結晶からなる不純物拡散抑制層と、前記半導体基板、前記不純物拡散抑制層、および前記結晶層内の前記ゲート電極の両側に形成され、前記結晶層内にエクステンション領域を有する、p導電型を有する第2の不純物を含むp型ソース・ドレイン領域と、を有し、前記C含有Si系結晶は前記第2の不純物の拡散を抑制する機能を有し、前記第1の不純物は、前記C含有Si系結晶内の固定電荷の発生を抑制する機能を有する、半導体装置を提供する。
【0007】
また、本発明の他の一態様は、p型トランジスタ領域およびn型トランジスタ領域を有する半導体基板と、前記p型トランジスタ領域の前記半導体基板上に形成された第1の結晶層と、前記第1の結晶層上に第1のゲート絶縁膜を介して形成された第1のゲート電極と、前記半導体基板と前記第1の結晶層との間に形成された、前記第1のゲート電極の下方の領域において第1の不純物を含むC含有Si系結晶からなる第1の不純物拡散抑制層と、前記p型トランジスタ領域の前記半導体基板、前記第1の不純物拡散抑制層、および前記第1の結晶層内の、前記第1のゲート電極の両側に形成され、前記第1の結晶層内にエクステンション領域を有する、p導電型を有する第2の不純物を含むp型ソース・ドレイン領域と、前記p型ソース・ドレイン領域の間に形成されたn型チャネル領域と、前記n型トランジスタ領域の前記半導体基板上に形成された第2の結晶層と、前記第2の結晶層上に第2のゲート絶縁膜を介して形成された第2のゲート電極と、前記半導体基板と前記第2の結晶層との間に形成された、前記第2のゲート電極の下方の領域において前記第1の不純物を含む前記C含有Si系結晶からなる第2の不純物拡散抑制層と、前記n型トランジスタ領域の前記半導体基板、前記第2の不純物拡散抑制層、および前記第2の結晶層内の、前記第2のゲート電極の両側に形成されたn型ソース・ドレイン領域と、前記n型ソース・ドレイン領域の間に形成され、前記第2の不純物を含み、前記第2の不純物拡散抑制層上の領域における前記第2の不純物の濃度が、前記第2の不純物拡散抑制層下の領域における前記第2の不純物の濃度よりも小さいp型チャネル領域と、を有し、前記C含有Si系結晶は前記第2の不純物の拡散を抑制する機能を有し、前記第1の不純物は、前記C含有Si系結晶内の固定電荷の発生を抑制する機能を有する、半導体装置を提供する。
【発明の効果】
【0008】
本発明によれば、ソース・ドレイン領域のエクステンション領域の不純物濃度プロファイルが急峻なp型トランジスタを有する半導体装置を提供することができる。
【図面の簡単な説明】
【0009】
【図1】本発明の第1の実施の形態に係る半導体装置の断面図。
【図2】本発明の第1の実施の形態に係る半導体装置のp型トランジスタ領域のチャネル領域周辺の部分断面図。
【図3A】(a)〜(d)は、本発明の第1の実施の形態に係る半導体装置の製造工程を示す断面図。
【図3B】(e)、(f)は、本発明の第1の実施の形態に係る半導体装置の製造工程を示す断面図。
【図4】(a)〜(c)は、本発明の第2の実施の形態に係る半導体装置の製造工程を示す断面図。
【図5】本発明の第3の実施の形態に係る半導体装置の断面図。
【図6】(a)〜(c)は、本発明の第3の実施の形態に係る半導体装置の製造工程を示す断面図。
【図7】本発明の第4の実施の形態に係る半導体装置の断面図。
【図8】(a)、(b)は、本発明の第4の実施の形態に係る半導体装置のp型およびn型トランジスタ領域におけるチャネル領域周辺の部分断面図。
【図9A】(a)〜(d)は、本発明の第4の実施の形態に係る半導体装置の製造工程を示す断面図。
【図9B】(e)、(f)は、本発明の第4の実施の形態に係る半導体装置の製造工程を示す断面図。
【発明を実施するための形態】
【0010】
〔第1の実施の形態〕
(半導体装置の構成)
図1は、本発明の第1の実施の形態に係る半導体装置1aの断面図である。また、図2は、半導体装置1aのp型トランジスタ領域10のチャネル領域18周辺の部分断面図である。
【0011】
本実施の形態に係る半導体装置1aは、半導体基板2上に、素子分離領域3によって他の素子領域から分離されたp型トランジスタ領域10を有する。
【0012】
p型トランジスタ領域10には、半導体基板2上に形成された不純物供給層11と、不純物供給層11上に形成された不純物拡散抑制層12と、不純物拡散抑制層12上に形成された結晶層13と、結晶層13上にゲート絶縁膜14を介して形成されたゲート電極15と、ゲート電極15の側面に形成されたゲート側壁16と、半導体基板2、不純物供給層11、不純物拡散抑制層12、および結晶層13内のゲート電極15の両側に形成されたソース・ドレイン領域17と、ソース・ドレイン領域17の間に形成されたチャネル領域18と、が含まれる。
【0013】
半導体基板2には、Si基板等のSi系基板が用いられる。
【0014】
素子分離絶縁膜3は、SiO2等の絶縁材料からなり、例えば、深さ200〜300nmのSTI(Shallow Trench Isolation)構造を有する。
【0015】
ソース・ドレイン領域17(およびそのエクステンション領域17e)は、B等のp型不純物を含む。また、ソース・ドレイン領域17の形成された結晶層13の上面にはNi、Co、Er、Pt、Pd等の金属を含む金属シリサイド層が形成されてもよい。
【0016】
p型トランジスタ領域10のチャネル領域18は、閾値電圧の調整等を目的として注入されたAs等のn型不純物を含む。
【0017】
不純物拡散抑制層12は、その内部においてソース・ドレイン領域17に含まれるB等のp型不純物の拡散を抑制する性質を有する。そのため、不純物拡散抑制層12上に位置するエクステンション領域17eに含まれるp型不純物の下層への拡散が不純物拡散抑制層12により抑制され、エクステンション領域17eの不純物濃度プロファイルを浅く急峻に保つことができる。
【0018】
不純物拡散抑制層12の材料としては、その内部においてソース・ドレイン領域17に含まれるBが拡散しにくい性質を有するSi:C、SiGe:C等のC含有Si系結晶にB、N、F等の不純物を導入したものが用いられる。また、不純物拡散抑制層12は、例えば、2〜10nmの厚さを有する。
【0019】
なお、不純物拡散抑制層12をSi:C結晶により形成する場合、Cの濃度は0.05〜3原子%であることが好ましい。Si:C結晶のC濃度が0.05原子%未満の場合は、Bの拡散を抑制する機能が不十分となり、3原子%を超える場合は、トランジスタの動作特性が劣化するおそれがある。これは、Cの濃度が大きくなるほど、Si:Cの格子間距離が小さくなるため、上層の結晶層13と不純物拡散抑制層12との格子定数の違いによりエピタキシャル結晶層13に欠陥が発生するおそれがあるためである。
【0020】
また、一般に、Si:C、SiGe:C層がチャネル領域内に形成されると、Si:C、SiGe:C内に固定電荷が発生することが知られている。不純物拡散抑制層12は、この固定電荷の発生を抑えるために、B、N、F等の不純物(以下、抑制不純物と記す)を含む。抑制不純物を導入したSi:CまたはSiGe:Cを不純物拡散抑制層12の材料として用いることにより、不純物拡散抑制層12内部での固定電荷の発生を抑制することができる。なお、固定電荷の発生を効果的に抑制するためには、不純物拡散抑制層12における抑制不純物の濃度は5.0×1017原子cm−2以上であることが好ましい。
【0021】
また、不純物拡散抑制層12内の抑制不純物の濃度分布は、不純物拡散抑制層12の厚さ方向の中間よりも下側にピークがあることが好ましい。これは、不純物拡散抑制層12内の抑制不純物がチャネル領域18内に拡散しにくくなるためである。
【0022】
不純物供給層11は、抑制不純物を含むSi系結晶からなる。不純物拡散抑制層12に含まれる抑制不純物は、半導体装置1の製造工程において不純物供給層11から供給されるものである。ここで、不純物供給層11が不純物拡散抑制層12の下にあるために、抑制不純物が不純物拡散抑制層12の下側から供給され、不純物拡散抑制層12内の抑制不純物の濃度分布のピークを不純物拡散抑制層12の厚さ方向の中間よりも下側に設定することができる。不純物供給層11は不純物拡散抑制層12の上にある場合も、不純物拡散抑制層12内の固定電荷の発生を抑制することはできるが、不純物供給層11が不純物拡散抑制層12の下にある場合と比較して、不純物拡散抑制層12内の抑制不純物がチャネル領域18内に拡散しやすくなる。
【0023】
なお、ソース・ドレイン領域17がBを含む場合、不純物拡散抑制層12にはソース・ドレイン領域17からもBが供給されるが、ソース・ドレイン領域17に隣接しない領域(ゲート電極15の下方のチャネル領域18に隣接する領域)には供給されないため、不純物供給層11が必要となる。
【0024】
なお、Si:C、SiGe:C内での固定電荷の発生は、Si:C、SiGe:Cにおいて、Si結晶の格子間に侵入したCが電荷をトラップすることに起因すると考えられている。また、B、N、F等の不純物が固定電荷の発生を抑制するのは、これらの不純物がSi結晶の格子間のCと結合するためであると考えられる。そのため、不純物供給層11が含む不純物としては、B、N、F等のように、Si結晶、SiGe結晶等のSi系結晶の格子間に侵入することができる程度に原子半径が小さく、かつCと結合する性質を有するものを用いることができる。
【0025】
結晶層13は、不純物拡散抑制層12を下地としてエピタキシャル結晶成長法により形成されたSi結晶等のSi系結晶からなる。また、結晶層13は、例えば、5〜15nmの厚さを有する。
【0026】
ゲート絶縁膜14は、例えば、SiO2、SiN、SiON等の絶縁材料からなる。また、ゲート絶縁膜14は、例えば、0.5〜6nmの厚さを有する。
【0027】
ゲート電極15は、例えば、導電型不純物を含む多結晶シリコン等のSi系多結晶からなる。これらの導電型不純物としては、n型の場合は、As、P等が用いられ、p型の場合は、B、BF2等が用いられる。また、ゲート電極15の上面にはNi、Co、Er、Pt、Pd等の金属を含むシリサイド層が形成されてもよい。また、ゲート電極15は、例えば、50〜200nmの厚さを有する。
【0028】
ゲート側壁16は、例えばSiN等の絶縁材料からなる。また、SiN、SiO2、TEOS(Tetraethoxysilane)等の複数種の絶縁材料からなる2層構造、更には3層以上の構造であってもよい。
【0029】
以下に、本実施の形態に係る半導体装置の製造方法の一例について説明するが、実際にはこれに限られるものではない。
【0030】
(半導体装置の製造)
図3A(a)〜(d)、図3B(e)、(f)は、本発明の第1の実施の形態に係る半導体装置の製造工程を示す断面図である。
【0031】
まず、図3A(a)に示すように、半導体基板2内に埋め込み素子分離法により素子分離領域3を形成し、p型トランジスタ領域10を他の素子から分離する。続いて、厚さ10nm以下の自然酸化膜(図示しない)を形成した後、イオン注入法により導電型不純物を半導体基板2表面に注入し、n型ウェル(図示しない)およびチャネル領域18を形成する。その後、RTA(Rapid Thermal Annealing)等の熱処理を行い、n型ウェルおよびチャネル領域18内の導電型不純物を活性化させる。
【0032】
ここで、例えば、Pを用いてn型ウェルを形成する場合は、注入エネルギー500keV、注入量3.0×1013cm−2の条件でイオン注入を行う。また、Asを用いてn型のチャネル領域18を形成する場合は、注入エネルギー80keV、注入量1.0×1013cm−2の条件でイオン注入を行う。
【0033】
次に、図3A(b)に示すように、半導体基板2の上面の自然酸化膜を除去した後、p型トランジスタ領域10のチャネル領域18上に不純物供給層11を形成する。
【0034】
不純物供給層11は、B、N、F等の不純物をインサイチュドーピングしながら半導体基板2の表面を下地としてSi結晶をエピタキシャル成長させることにより形成される。このエピタキシャル結晶成長は、例えば、700℃以上の高温下で、水素雰囲気中において行われる。
【0035】
ここで、ソース・ドレイン領域17間にオフリーク電流を発生させないために、不純物供給層11に残るB、N、F等の不純物の濃度がチャネル領域18中のn型不純物の濃度よりも十分に小さくなるようにB、N、F等の不純物の注入量を制御する必要がある。
【0036】
例えば、不純物供給層11としてBを添加したSi結晶をエピタキシャル成長させる場合、例えば、モノシラン(SiH4)、ジクロロシラン(SiH2Cl2)、トリクロロシラン(SiHCl3)等のSiの原料となるガス、ジボラン(B2H6)等のBの原料となるガス、および塩化水素(HCl)ガスを反応ガスとして用いる。
【0037】
次に、図3A(c)に示すように、不純物供給層11上に不純物拡散抑制層12および結晶層13を形成する。
【0038】
不純物拡散抑制層12は、不純物供給層11を下地として、Si:C結晶等をエピタキシャル成長させることにより形成される。また、結晶層13は、不純物拡散抑制層12を下地として、Si結晶等をエピタキシャル成長させることにより形成される。なお、これらのエピタキシャル結晶成長は、例えば、700℃以上の高温下で、水素雰囲気中において行われる。
【0039】
例えば、不純物拡散抑制層12としてSi:C結晶をエピタキシャル成長させる場合、例えば、上記のSiの原料となるガス、アセチレン(C2H2)、モノメチルシラン(SiH3CH3)等のCの原料となるガス、および塩化水素(HCl)ガスを反応ガスとして用いる。なお、Si:C結晶は、Si結晶を形成した後に、イオン注入法等によりCを注入することにより形成されてもよい。
【0040】
また、エピタキシャル結晶層13としてSi結晶をエピタキシャル成長させる場合、例えば、上記のSiの原料となるガス、および塩化水素(HCl)ガスを反応ガスとして用いる。
【0041】
なお、不純物供給層11、不純物拡散抑制層12および結晶層13は、反応ガスを切り替えながら連続的にエピタキシャル成長させることができる。
【0042】
次に、図3A(d)に示すように、結晶層13上にゲート絶縁膜14およびゲート電極15を形成する。
【0043】
ここで、ゲート絶縁膜14およびゲート電極15は、例えば、以下のような方法により形成される。まず、熱酸化法、LPCVD(Low-Pressure Chemical Vapor Deposition)法等によりSiO2膜等のゲート絶縁膜14の材料膜を半導体基板1上の全面に形成し、その上にLPCVD法により多結晶Si膜等のゲート電極15の材料膜を形成する。次に、光リソグラフィ法、X線リソグラフィ法、電子ビームリソグラフィ法等によりゲート電極15の材料膜をパターニングし、さらにRIE(Reactive Ion Etching)法等によりゲート絶縁膜14の材料膜をパターニングすることにより、ゲート絶縁膜14およびゲート電極15を得る。
【0044】
次に、図3B(e)に示すように、結晶層13中にエクステンション領域17eを含むソース・ドレイン領域17の浅い領域を形成する。
【0045】
ここで、ソース・ドレイン領域17の浅い領域は、例えば、以下のような方法により形成される。まず、熱酸化法等によりゲート電極15の表面にSiO2膜(図示しない)を1〜2nmの厚さに形成した後、その上にLPCVD法等によりSiO2膜等のオフセットスペーサの材料膜(図示しない)を3〜12nmの厚さに形成する。次に、形成したオフセットスペーサの材料膜およびSiO2膜をRIE法等によりオフセットスペーサ(図示しない)に加工する。
【0046】
次に、オフセットスペーサおよびゲート電極15をマスクとして、イオン注入法等により半導体基板2上の全面にp型不純物を注入し、ソース・ドレイン領域17の浅い領域を形成する。具体的には、例えば、Asを注入エネルギー40keV、注入量3.0×1013cm−2、注入角度30°(半導体基板1の表面に垂直な方向を基準とした角度)の条件で注入することによりハロー領域を形成し、続いて、BF2を注入エネルギー1〜3keV、注入量5.0×1014〜1.5×1015cm−2の条件で注入することによりソース・ドレイン領域17の浅い領域を形成し、活性化のためにRTA(Rapid Thermal Annealing)等の熱処理を行う。
【0047】
ここで、熱処理によりソース・ドレイン領域17の浅い領域(エクステンション領域17e)中のBを活性化させた際にも、Bの下層への拡散を不純物拡散抑制層12が抑制するため、エクステンション領域17eの不純物濃度プロファイルを急峻に保つことができる。
【0048】
次に、図3B(f)に示すように、ゲート電極15の側面にゲート側壁16を形成し、p型トランジスタ領域10の半導体基板2、不純物供給層11、不純物拡散抑制層12および結晶層13中にソース・ドレイン領域17の深い高濃度領域を形成する。これにより、図1に示される半導体装置1aが得られる。
【0049】
ここで、ゲート側壁16およびソース・ドレイン領域17の深い高濃度領域は、例えば、以下のような方法により形成される。まず、LPCVD法等によりSiO2等のゲート側壁16の材料膜をゲート電極15およびその側面のオフセットスペーサ(図示しない)を覆うように形成し、RIE法等によりこれをゲート側壁16に加工する。
【0050】
次に、ゲート側壁16およびゲート電極15をマスクとして、イオン注入法等により半導体基板2上の全面に導電型不純物を注入し、ソース・ドレイン領域17の深い高濃度領域を形成する。具体的には、例えば、Bを注入エネルギー2〜5keV、注入量1.0×1015〜5.0×1015cm−2の条件で注入することによりソース・ドレイン領域17の深い高濃度領域を形成し、活性化のためにRTA等の熱処理を行う。
【0051】
ここで、熱処理によりソース・ドレイン領域17の深い高濃度領域中のBを活性化させた際にも、ソース・ドレイン領域17の浅い領域(エクステンション領域17e)中のBの下層への拡散を不純物拡散抑制層12が抑制するため、エクステンション領域17eの不純物濃度プロファイルを急峻に保つことができる。
【0052】
なお、ソース・ドレイン領域17の深い高濃度領域を形成する前後において、エピタキシャル結晶層13上にSi結晶、SiGe結晶等をエピタキシャル成長させる工程を行ってもよい。
【0053】
なお、この後、ゲート電極15の上面、および結晶層13の上面の露出部分にシリサイド層を形成してもよい。具体的には、例えば、シリサイド層としてNiシリサイド層を形成する場合、以下のような方法により形成される。まず、フッ酸処理によりゲート電極15の上面および結晶層13の上面の自然酸化膜を除去する。次に、スパッタ法等により半導体基板2上の全面にNi膜を形成した後、温度条件400〜500℃のRTA等の熱処理によりNi膜と、ゲート電極15および結晶層13とをシリサイド反応させ、シリサイド層を形成する。次に、硫酸と過酸化水素水との混合溶液等を用いて未反応のNiを除去する。
【0054】
なお、Niシリサイド層を形成する場合、Ni膜を形成した後に、その上にTiN膜を形成する工程や、Ni膜を形成し、一度250℃〜400℃の低温RTAを行った後に、これを硫酸と過酸化水素水との混合溶液を用いてエッチングし、再度、低シート抵抗化のために400〜550℃のRTAを行う工程(2ステップアニール)を行ってもよい。また、Ni膜にPtを添加してもよい。
【0055】
さらに、図示しないが、図1に示した半導体装置1aを得た後、半導体基板1上の全面にTEOS(Tetraethoxysilane)、BPSG(B、Pを添加したSiO2)、SiN等からなる絶縁膜を堆積させ、CMP(Chemical Mechanical Polishing)法等により平坦化し、層間絶縁膜を形成する。続いて、例えば、フォトリソグラフィ法およびRIE法によりコンタクトホールを形成し、このコンタクトホール内を埋めるようにTi、TiN等のバリアメタルの材料膜およびW等のコンタクトプラグの材料膜を形成し、CMP等を施してこれをコンタクトプラグに加工する。続いて、金属膜を層間絶縁膜およびコンタクトプラグ上に形成し、例えば、フォトリソグラフィ法およびRIE法によりこの金属膜を配線に加工する。
【0056】
(第1の実施の形態の効果)
本発明の第1の実施の形態によれば、不純物拡散抑制層12を形成することにより、ソース・ドレイン領域17のエクステンション領域17eに含まれるp型不純物の下層への拡散を抑制し、エクステンション領域17eの不純物濃度プロファイルを急峻に保つことができる。
【0057】
また、B、N、F等の不純物を不純物供給層11から不純物拡散抑制層12に供給することにより、不純物拡散抑制層12内部での固定電荷の発生を抑制することができる。
【0058】
〔第2の実施の形態〕
本発明の第2の実施の形態は、不純物供給層をイオン注入法により形成する点において第1の実施の形態と異なる。なお、第1の実施の形態と同様の点については、説明を省略または簡略化する。
【0059】
(半導体装置の製造)
図4(a)〜(c)は、本発明の第2の実施の形態に係る半導体装置の製造工程を示す断面図である。
【0060】
まず、図4(a)に示すように、半導体基板2内に埋め込み素子分離法により素子分離領域3を形成し、p型トランジスタ領域10を他の素子から分離する。続いて、厚さ10nm以下の自然酸化膜(図示しない)を形成した後、イオン注入法により導電型不純物を半導体基板2表面に注入し、n型ウェル(図示しない)およびチャネル領域18を形成する。その後、RTA等の熱処理を行い、n型ウェルおよびチャネル領域18内の導電型不純物を活性化させる。
【0061】
次に、図4(b)に示すように、自然酸化膜を除去した後、p型トランジスタ領域10のチャネル領域18上に不純物拡散抑制層12および結晶層13を形成する。
【0062】
不純物拡散抑制層12は、p型トランジスタ領域10の半導体基板2を下地として、Si:C結晶等をエピタキシャル成長させることにより形成される。また、結晶層13は、不純物拡散抑制層12を下地として、Si結晶等をエピタキシャル成長させることにより形成される。
【0063】
次に、図4(c)に示すように、イオン注入法によりB、N、F等の不純物を半導体基板2の不純物拡散抑制層12下の領域に導入し、不純物供給層31を形成する。具体的には、例えば、Bを注入エネルギー5keV、注入量2.0×1012cm−2の条件で注入することにより不純物供給層31を形成する。ここで、不純物供給層31は、第1の実施の形態の不純物供給層11と同様の機能を有する。
【0064】
その後、図3A(d)に示したゲート絶縁膜14およびゲート電極15を形成する工程以降の工程を第1の実施の形態と同様に行う。
【0065】
(第2の実施の形態の効果)
本発明の第2の実施の形態によれば、第1の実施の形態と異なる方法により不純物供給層を形成し、第1の実施の形態と同様の効果を得ることができる。
【0066】
〔第3の実施の形態〕
本発明の第3の実施の形態は、結晶層がSiGe結晶からなる点において第1の実施の形態と異なる。なお、第1の実施の形態と同様の点については、説明を省略または簡略化する。
【0067】
(半導体装置の構成)
図5は、本発明の第3の実施の形態に係る半導体装置1bの断面図である。
【0068】
半導体装置1bにおいては、第1の実施の形態の半導体装置1aの結晶層13の代わりに、結晶層33が形成される。
【0069】
結晶層13は、不純物拡散抑制層12を下地としてエピタキシャル結晶成長法により形成されたSiGe結晶からなる。
【0070】
以下に、本実施の形態に係る半導体装置の製造方法の一例について説明するが、実際にはこれに限られるものではない。
【0071】
(半導体装置の製造)
図6(a)〜(c)は、本発明の第3の実施の形態に係る半導体装置の製造工程を示す断面図である。
【0072】
まず、図3A(a)に示した素子分離領域3、チャネル領域18を形成する工程を第1の実施の形態と同様に行う。
【0073】
次に、図6(a)に示すように、半導体基板2の上面の自然酸化膜を除去した後、第1の実施の形態と同様に不純物供給層11および不純物拡散抑制層12を形成する。
【0074】
次に、図6(b)に示すように、不純物拡散抑制層12上にSi層33a、SiGe層33b、およびSi層33cを積層する。
【0075】
Si層33aは、不純物拡散抑制層12を下地として、Si結晶をエピタキシャル成長させることにより形成される。また、SiGe層33bは、Si層33aを下地として、SiGe結晶をエピタキシャル成長させることにより形成される。また、Si層33cは、SiGe層33bを下地として、Si結晶をエピタキシャル成長させることにより形成される。なお、これらのエピタキシャル結晶成長は、例えば、700℃以上の高温下で、水素雰囲気中において行われる。
【0076】
ここで、Si層33a、33cの成長条件は第1の実施の形態の結晶層13と同様である。また、SiGe層33bは、Si層33a、33cの原料ガスに加えて、モノゲルマン(GeH4)等のGeの原料となるガスを用いて形成される。
【0077】
SiGe層33bは、Ge濃度が5〜40原子%となるように形成される。また、Si層33aは2〜3nmの厚さに形成され、SiGe層33bは5〜15nmの厚さに形成され、Si層33cは2〜3nmの厚さに形成される。
【0078】
その後、図6(c)に示すように、酸化膜を形成する工程や熱工程において加えられる熱により、SiGe層33b中のGeがSi層33a、33c中に拡散し、SiGe結晶からなる結晶層33が得られる。なお、図6(c)はSi層33a、SiGe層33b、およびSi層33cから結晶層33が形成される様子を概略的に示した図であり、どのようなタイミングでSiGe層33b中のGeが拡散して結晶層33が形成されてもよい。
【0079】
その後、ゲート絶縁膜14およびゲート電極15を形成工程以降の工程を第1の実施の形態と同様に行う。
【0080】
(第3の実施の形態の効果)
本発明の第3の実施の形態によれば、SiGe結晶からなる結晶層33を用いることにより、Si結晶からなる結晶層を用いた場合よりも閾値電圧を低く設定することができる。
【0081】
〔第4の実施の形態〕
本発明の第4の実施の形態は、半導体装置がp型トランジスタに加えてn型トランジスタを有する点において第1の実施の形態と異なる。なお、p型半導体領域10の構成等、第1の実施の形態と同様の点については説明を省略または簡略化する。
【0082】
(半導体装置の構成)
図7は、本発明の第4の実施の形態に係る半導体装置1cの断面図である。また、図8(a)、(b)は、それぞれp型およびn型トランジスタ領域10、20におけるチャネル領域周辺の部分断面図である。
【0083】
本実施の形態に係る半導体装置1cは、半導体基板2上に、素子分離領域3によって電気的に分離されたp型トランジスタ領域10およびn型トランジスタ領域20を有する。
【0084】
n型トランジスタ領域20には、半導体基板2上に形成された不純物供給層21と、不純物供給層21上に形成された不純物拡散抑制層22と、不純物拡散抑制層22上に形成された結晶層23と、結晶層23上にゲート絶縁膜24を介して形成されたゲート電極25と、ゲート電極25の側面に形成されたゲート側壁26と、半導体基板2、不純物供給層21、不純物拡散抑制層22、および結晶層23内のゲート電極25の両側に形成されたソース・ドレイン領域27と、ソース・ドレイン領域27の間に形成されたチャネル領域28と、が含まれる。
【0085】
n型トランジスタ領域20のチャネル領域28は、不純物拡散抑制層22上に位置する第1の領域28aと、不純物拡散抑制層22下に位置する第2の領域28bとを含む。チャネル領域28の第2の領域28bには、閾値電圧の調整等を目的として注入されたB、In等のp型不純物が含まれる。一方、第1の領域28aには、p型不純物が第2の領域28bよりも低い濃度で含まれ、好ましくはほとんど含まれない。
【0086】
ここで、第2の領域28bは、その製造工程において、p型不純物が直接注入される領域である。一方、第1の領域28aは、製造工程において、p型不純物が直接注入されない領域であり、第1の領域28aに含まれるp型不純物は、第2の領域28bから拡散移動したものである。
【0087】
不純物拡散抑制層22は、p型トランジスタ領域10の不純物拡散抑制層12と同一の材料からなり、その内部においてチャネル領域28に含まれるB、In等のp型不純物の拡散を抑制する性質を有する。そのため、p型不純物の第2の領域28bから第1の領域28aへの拡散移動は、不純物拡散抑制層22により抑制される。その結果、第1の領域28aに含まれるp型不純物の濃度は、第2の領域28bに含まれるp型不純物の濃度よりも低くなる。第1の領域28aの不純物濃度を第2の領域28bの不純物濃度よりも十分に小さくすることにより、チャネル領域28の不純物濃度プロファイルを急峻に保つことができる。
【0088】
不純物供給層21は、p型トランジスタ領域10の不純物供給層11と同一の材料からなり、B、N、F等の不純物を不純物拡散抑制層22に供給することができるが、チャネル領域28がBを含む場合には、不純物拡散抑制層22にチャネル領域28からBが供給されるため、不純物供給層21が形成されない場合であっても不純物拡散抑制層22内のチャネル領域28に隣接する領域における固定電荷の発生は抑制される。そのため、不純物供給層21は形成されなくてもよい。ただし、p型トランジスタ領域10の不純物供給層11のみを選択的に形成するためには、リソグラフィ工程等を用いてn型トランジスタ領域20をマスクする必要があるため、工程数が増加してしまう。そのため、不純物拡散抑制層12と同時に不純物拡散抑制層22を形成することが好ましい。
【0089】
ソース・ドレイン領域27は、As等のn型不純物を含む。また、結晶層23の上面にはNi、Co、Er、Pt、Pd等の金属を含む金属シリサイド層が形成されてもよい。
【0090】
ゲート電極25は、例えば、n型不純物を含む多結晶シリコン等のSi系多結晶からなる。n型不純物としては、As、P等が用いられる。また、ゲート電極25の上面にはNi、Co、Er、Pt、Pd等の金属を含むシリサイド層が形成されてもよい。
【0091】
結晶層23、ゲート絶縁膜24、およびゲート側壁26は、p型トランジスタ領域10の結晶層13、ゲート絶縁膜14、およびゲート側壁16とそれぞれ同一の材料からなる。
【0092】
以下に、本実施の形態に係る半導体装置の製造方法の一例について説明するが、実際にはこれに限られるものではない。
【0093】
(半導体装置の製造)
図9A(a)〜(d)、図9B(e)、(f)は、本発明の第4の実施の形態に係る半導体装置1cの製造工程を示す断面図である。
【0094】
まず、図9A(a)に示すように、半導体基板2内に埋め込み素子分離法により素子分離領域3を形成し、p型トランジスタ領域10とn型トランジスタ領域20を分離する。続いて、厚さ10nm以下の自然酸化膜(図示しない)を形成した後、イオン注入法により導電型不純物を半導体基板2表面に注入し、p型トランジスタ領域10にn型ウェル(図示しない)およびチャネル領域18を形成し、n型トランジスタ領域20にp型ウェル(図示しない)および第2の領域28bを形成する。その後、RTA(Rapid Thermal Annealing)等の熱処理を行い、p型ウェル、n型ウェル、チャネル領域18、および第2の領域28b内の導電型不純物を活性化させる。
【0095】
次に、図9A(b)に示すように、半導体基板2の上面の自然酸化膜を除去した後、p型トランジスタ領域10のチャネル領域18上に不純物供給層11を形成し、n型トランジスタ領域20の第2の領域28b上に不純物供給層21を形成する。
【0096】
不純物供給層11、21は、B、N、F等の不純物をインサイチュドーピングしながら半導体基板2の表面を下地としてSi結晶をエピタキシャル成長させることにより、同時に形成される。
【0097】
次に、図9A(c)に示すように、不純物供給層11、21上に不純物拡散抑制層12、22および結晶層13、23を形成する。
【0098】
不純物拡散抑制層12、22は、不純物供給層11、21を下地として、Si:C結晶等をエピタキシャル成長させることにより、同時に形成される。また、結晶層13、23は、不純物拡散抑制層12、22を下地として、Si結晶等をエピタキシャル成長させることにより、同時に形成される。
【0099】
次に、図9A(d)に示すように、結晶層13、23上にゲート絶縁膜14、24およびゲート電極15、25を形成する。
【0100】
次に、図9B(e)に示すように、結晶層13、23中にエクステンション領域17e、27eを含むソース・ドレイン領域17、27の浅い領域をそれぞれ形成する。
【0101】
次に、図9B(f)に示すように、ゲート電極15、25の側面にゲート側壁16、26を形成し、p型トランジスタ領域10の半導体基板2、不純物供給層11、不純物拡散抑制層12および結晶層13中にソース・ドレイン領域17の深い高濃度領域を形成し、n型トランジスタ領域20の半導体基板2、不純物供給層21、不純物拡散抑制層22および結晶層23中にソース・ドレイン領域27の深い高濃度領域を形成する。これにより、図6に示される半導体装置1cが得られる。
【0102】
なお、この後、ゲート電極15、25の上面、および結晶層13、23の上面の露出部分にシリサイド層を形成してもよい。
【0103】
(第4の実施の形態の効果)
本発明の第4の実施の形態によれば、不純物拡散抑制層12を形成することにより、ソース・ドレイン領域17のエクステンション領域17eに含まれるp型不純物の下層への拡散を抑制し、エクステンション領域17eの不純物濃度プロファイルを急峻に保つことができる。
【0104】
また、不純物拡散抑制層22を形成することにより、チャネル領域28の第2の領域28bに含まれるp型不純物の第1の領域28aへの拡散を抑制し、チャネル領域28の不純物濃度プロファイルを急峻に保つことができる。
【0105】
〔他の実施の形態〕
本発明は、上記各実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
【0106】
また、発明の主旨を逸脱しない範囲内において上記各実施の形態の構成要素を任意に組み合わせることができる。
【符号の説明】
【0107】
1a、1b、1c 半導体装置、 2 半導体基板、 10 p型トランジスタ領域、 20 n型トランジスタ領域、 11、21 不純物供給層、 12、22 不純物拡散抑制層、 13、23 結晶層、 14、24 ゲート絶縁膜、 15、25 ゲート電極、 17、27 ソース・ドレイン領域、 18、28 チャネル領域、 28a 第1の領域、 28b 第2の領域
【特許請求の範囲】
【請求項1】
半導体基板上に形成された結晶層と、
前記結晶層上にゲート絶縁膜を介して形成されたゲート電極と、
前記半導体基板と前記結晶層との間に形成された、前記ゲート電極の下方の領域において第1の不純物を含むC含有Si系結晶からなる不純物拡散抑制層と、
前記半導体基板、前記不純物拡散抑制層、および前記結晶層内の前記ゲート電極の両側に形成され、前記結晶層内にエクステンション領域を有する、p導電型を有する第2の不純物を含むp型ソース・ドレイン領域と、
を有し、
前記C含有Si系結晶は前記第2の不純物の拡散を抑制する機能を有し、
前記第1の不純物は、前記C含有Si系結晶内の固定電荷の発生を抑制する機能を有する、半導体装置。
【請求項2】
p型トランジスタ領域およびn型トランジスタ領域を有する半導体基板と、
前記p型トランジスタ領域の前記半導体基板上に形成された第1の結晶層と、
前記第1の結晶層上に第1のゲート絶縁膜を介して形成された第1のゲート電極と、
前記半導体基板と前記第1の結晶層との間に形成された、前記第1のゲート電極の下方の領域において第1の不純物を含むC含有Si系結晶からなる第1の不純物拡散抑制層と、
前記p型トランジスタ領域の前記半導体基板、前記第1の不純物拡散抑制層、および前記第1の結晶層内の、前記第1のゲート電極の両側に形成され、前記第1の結晶層内にエクステンション領域を有する、p導電型を有する第2の不純物を含むp型ソース・ドレイン領域と、
前記p型ソース・ドレイン領域の間に形成されたn型チャネル領域と、
前記n型トランジスタ領域の前記半導体基板上に形成された第2の結晶層と、
前記第2の結晶層上に第2のゲート絶縁膜を介して形成された第2のゲート電極と、
前記半導体基板と前記第2の結晶層との間に形成された、前記第2のゲート電極の下方の領域において前記第1の不純物を含む前記C含有Si系結晶からなる第2の不純物拡散抑制層と、
前記n型トランジスタ領域の前記半導体基板、前記第2の不純物拡散抑制層、および前記第2の結晶層内の、前記第2のゲート電極の両側に形成されたn型ソース・ドレイン領域と、
前記n型ソース・ドレイン領域の間に形成され、前記第2の不純物を含み、前記第2の不純物拡散抑制層上の領域における前記第2の不純物の濃度が、前記第2の不純物拡散抑制層下の領域における前記第2の不純物の濃度よりも小さいp型チャネル領域と、
を有し、
前記C含有Si系結晶は前記第2の不純物の拡散を抑制する機能を有し、
前記第1の不純物は、前記C含有Si系結晶内の固定電荷の発生を抑制する機能を有する、半導体装置。
【請求項3】
前記第1の不純物は、Si系結晶の格子間に侵入することができる程度に原子半径が小さく、かつCと結合する性質を有する元素である、
請求項1または2に記載の半導体装置。
【請求項4】
前記第1の不純物は、B、N、およびFのうち、少なくともいずれか1つから選択される、
請求項3に記載の半導体装置。
【請求項5】
前記不純物拡散抑制層の下に前記第1の不純物を含む不純物供給層が形成され、
前記不純物拡散抑制層内の前記第1の不純物の濃度分布は、前記不純物拡散抑制層の厚さ方向の中間よりも下側にピークがある、
請求項1に記載の半導体装置。
【請求項1】
半導体基板上に形成された結晶層と、
前記結晶層上にゲート絶縁膜を介して形成されたゲート電極と、
前記半導体基板と前記結晶層との間に形成された、前記ゲート電極の下方の領域において第1の不純物を含むC含有Si系結晶からなる不純物拡散抑制層と、
前記半導体基板、前記不純物拡散抑制層、および前記結晶層内の前記ゲート電極の両側に形成され、前記結晶層内にエクステンション領域を有する、p導電型を有する第2の不純物を含むp型ソース・ドレイン領域と、
を有し、
前記C含有Si系結晶は前記第2の不純物の拡散を抑制する機能を有し、
前記第1の不純物は、前記C含有Si系結晶内の固定電荷の発生を抑制する機能を有する、半導体装置。
【請求項2】
p型トランジスタ領域およびn型トランジスタ領域を有する半導体基板と、
前記p型トランジスタ領域の前記半導体基板上に形成された第1の結晶層と、
前記第1の結晶層上に第1のゲート絶縁膜を介して形成された第1のゲート電極と、
前記半導体基板と前記第1の結晶層との間に形成された、前記第1のゲート電極の下方の領域において第1の不純物を含むC含有Si系結晶からなる第1の不純物拡散抑制層と、
前記p型トランジスタ領域の前記半導体基板、前記第1の不純物拡散抑制層、および前記第1の結晶層内の、前記第1のゲート電極の両側に形成され、前記第1の結晶層内にエクステンション領域を有する、p導電型を有する第2の不純物を含むp型ソース・ドレイン領域と、
前記p型ソース・ドレイン領域の間に形成されたn型チャネル領域と、
前記n型トランジスタ領域の前記半導体基板上に形成された第2の結晶層と、
前記第2の結晶層上に第2のゲート絶縁膜を介して形成された第2のゲート電極と、
前記半導体基板と前記第2の結晶層との間に形成された、前記第2のゲート電極の下方の領域において前記第1の不純物を含む前記C含有Si系結晶からなる第2の不純物拡散抑制層と、
前記n型トランジスタ領域の前記半導体基板、前記第2の不純物拡散抑制層、および前記第2の結晶層内の、前記第2のゲート電極の両側に形成されたn型ソース・ドレイン領域と、
前記n型ソース・ドレイン領域の間に形成され、前記第2の不純物を含み、前記第2の不純物拡散抑制層上の領域における前記第2の不純物の濃度が、前記第2の不純物拡散抑制層下の領域における前記第2の不純物の濃度よりも小さいp型チャネル領域と、
を有し、
前記C含有Si系結晶は前記第2の不純物の拡散を抑制する機能を有し、
前記第1の不純物は、前記C含有Si系結晶内の固定電荷の発生を抑制する機能を有する、半導体装置。
【請求項3】
前記第1の不純物は、Si系結晶の格子間に侵入することができる程度に原子半径が小さく、かつCと結合する性質を有する元素である、
請求項1または2に記載の半導体装置。
【請求項4】
前記第1の不純物は、B、N、およびFのうち、少なくともいずれか1つから選択される、
請求項3に記載の半導体装置。
【請求項5】
前記不純物拡散抑制層の下に前記第1の不純物を含む不純物供給層が形成され、
前記不純物拡散抑制層内の前記第1の不純物の濃度分布は、前記不純物拡散抑制層の厚さ方向の中間よりも下側にピークがある、
請求項1に記載の半導体装置。
【図1】
【図2】
【図3A】
【図3B】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9A】
【図9B】
【図2】
【図3A】
【図3B】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9A】
【図9B】
【公開番号】特開2010−171174(P2010−171174A)
【公開日】平成22年8月5日(2010.8.5)
【国際特許分類】
【出願番号】特願2009−11768(P2009−11768)
【出願日】平成21年1月22日(2009.1.22)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成22年8月5日(2010.8.5)
【国際特許分類】
【出願日】平成21年1月22日(2009.1.22)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]