半導体装置およびその製造方法
【課題】素子分離領域の深さを抑制しながら耐圧の低下を抑制できるNAND型フラッシュメモリ等の半導体装置を提供する。
【解決手段】ゲート電極PGが、隣り合う素子分離膜間のアクティブエリアAA上にゲート絶縁膜11を介してゲート長方向に離間して並設されている。ゲート電極PGを構成する多結晶シリコン層14は、アクティブエリアAAの片脇に位置する素子分離膜の上面上に張り出す一端部14aと、アクティブエリアAAの逆脇に位置する素子分離膜の上面上に張り出す他端部14bとを備えており、一端部14aの長さL1と一端部14bの長さL2が互いに異なっている。
【解決手段】ゲート電極PGが、隣り合う素子分離膜間のアクティブエリアAA上にゲート絶縁膜11を介してゲート長方向に離間して並設されている。ゲート電極PGを構成する多結晶シリコン層14は、アクティブエリアAAの片脇に位置する素子分離膜の上面上に張り出す一端部14aと、アクティブエリアAAの逆脇に位置する素子分離膜の上面上に張り出す他端部14bとを備えており、一端部14aの長さL1と一端部14bの長さL2が互いに異なっている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、絶縁ゲート型電界効果トランジスタなどのトランジスタを備えた半導体装置およびその製造方法に関する。
【背景技術】
【0002】
絶縁ゲート型電界効果トランジスタなどのトランジスタを複数形成して半導体回路を構成する場合、当該複数のトランジスタ間の絶縁耐圧を確保するため、シールド用のポリシリコン配線パターンを隣り合うトランジスタ間に配置することで絶縁耐圧を確保することが提案されている(例えば、特許文献1参照)。
【0003】
しかしながら、シールドポリシリコン配線パターンが十分な絶縁分離能力を発揮するためにはゲート電極とシールドポリシリコン配線パターンとを構造的に接触させないだけの距離を確保する必要がある。この距離が十分確保されていないと、絶縁分離能力の低下を招き、シールドポリシリコン配線パターンとゲート電極配線との間に大きなリーク電流が生じフィールド部における耐圧が悪化し、歩留まりが著しく低下する。
【0004】
このため、近年の設計ルールの縮小化に伴いチップ面積が縮小化すると、加工およびリソグラフィ加工マージンを確保するため当該パターンを縮小することが困難である。しかも、チップ面積が縮小化するとプロセス中にゴミ、コンタミネーションの影響によってショートしてしまう虞もある。
【0005】
素子分離領域によるフィールド部の耐圧を向上させるため、素子分離領域の深さをより深くする方法が考えられるが、たとえSTI構造の素子分離領域を適用し深さをより深くしたとしても素子分離領域の体積が増大するため、半導体基板の応力が強くなりDC不良(スタンバイ不良)を引き起こす可能性がある。したがって、応力を減少させるためには素子分離領域の深さを浅くして素子分離領域内の埋込材の体積を減少させる必要があるものの逆にフィールド部の耐圧が低下するという問題を生じる。
【特許文献1】特開2006−59978号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
本発明は、素子分離領域の深さを抑制しながら耐圧の低下を抑制できるようにした半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明の一態様は、アクティブエリアを島状に分断する素子分離溝が表層に形成された半導体基板と、前記半導体基板の素子分離溝内に埋め込まれることにより前記アクティブエリアに隣接して形成された素子分離膜と、前記アクティブエリア上にゲート絶縁膜を介して形成されたゲート電極であって、一端部および他端部を有し、前記一端部および前記他端部がそれぞれ前記アクティブエリアに隣接した前記素子分離膜上に張り出したゲート電極とを備え、前記素子分離膜上に張り出した前記ゲート電極の一端部の長さが前記前記素子分離膜上に張り出した前記ゲート電極の他端部の長さと異なる長さに形成されていることを特徴としている。
【0008】
本発明の別の態様は、チャネル領域を挟んだソース/ドレイン領域を含むアクティブエリアを複数の島状に分断する素子分離溝が形成された半導体基板と、前記半導体基板の素子分離溝内にそれぞれ埋め込まれた素子分離膜であって、上面が前記半導体基板の上面から上方に突出して構成された素子分離膜と、前記半導体基板の第1アクティブエリア上にゲート絶縁膜を介して当該第1アクティブエリアを平面的に横切って形成された第1のゲート電極であって、当該第1アクティブエリアの片脇に位置する前記素子分離膜上に所定の第1長さで張り出した第1張出部と、当該第1アクティブエリアの片脇とは逆脇に位置する素子分離膜上に前記第1長さとは異なる第2長さで張り出した第2張出部とを備えた第1のゲート電極と、前記半導体基板の第2アクティブエリア上にゲート絶縁膜を介して当該第2アクティブエリアを平面的に横切って形成された第2のゲート電極であって、当該第2アクティブエリアの片脇に位置する前記素子分離膜上に所定の第3長さで張り出した第3張出部と、当該第2アクティブエリアの片脇とは逆脇に位置する素子分離膜上に前記第3長さとは異なる第4長さで張り出した第4張出部とを備えた第2のゲート電極と、前記第1のゲート電極の第1張出部の上面上に構成された第1ヴィアプラグと、前記第1のゲート電極の第2張出部の上面上に構成された第2ヴィアプラグと、前記第2のゲート電極の第3張出部の上面上に構成された第3ヴィアプラグと、前記第2のゲート電極の第4張出部の上面上に構成された第4ヴィアプラグと、前記第2および第3ヴィアプラグの上面上を連結しつつ前記第1および第4ヴィアプラグを非連結にした導電層とを備えたことを特徴としている。
【0009】
本発明の別の態様は、チャネル領域を挟んだソース/ドレイン領域をそれぞれ半導体基板に含む第1および第2のアクティブエリア上にゲート絶縁膜を介してそれぞれのアクティブエリアを平面的に横切って第1および第2のゲート電極を形成する工程であって、第1のアクティブエリアを島状に分断する素子分離溝内に埋め込まれると共に前記半導体基板の上面から上方に突出して当該第1のアクティブエリアの両脇に構成された素子分離膜上に対し互いに異なる長さだけ張り出した第1および第2張出部を備えてなる第1のゲート電極を形成すると共に、第2のアクティブエリアを島状に分断する素子分離溝内に埋め込まれると共に前記半導体基板の上面から上方に突出して当該第2のアクティブエリアの両脇に構成された素子分離膜上に対し互いに異なる長さだけ張り出した第3および第4張出部を備えてなる第2のゲート電極を形成する工程と、前記第1および第2のゲート電極上に層間絶縁膜を形成する工程と、前記層間絶縁膜に前記第1のゲート電極の第1および第2張出部の上面上にそれぞれ達する第1および第2ホールを形成すると共に、前記層間絶縁膜に前記第2のゲート電極の第3および第4張出部の上面上にそれぞれ達する第3および第4ホールを形成する工程と、前記第1ないし第4ホール内にそれぞれ第1ないし第4プラグを形成する工程と、前記層間絶縁膜上に前記第2および第3のプラグの上面上を連結しつつ前記第1および第2のプラグを非連結にした導電層を形成する工程とを備えたことを特徴としている。
【発明の効果】
【0010】
本発明によれば、素子分離領域の深さを抑制しながら耐圧の低下を抑制できる。
【発明を実施するための最良の形態】
【0011】
(第1の実施形態)
以下、本発明をNAND型フラッシュメモリ装置の周辺回路領域を構成するワード線転送トランジスタ部の構造に適用した第1の実施形態について図面を参照しながら説明する。
【0012】
図1は、NAND型のフラッシュメモリ装置の電気的構成をブロック図によって概略的に示している。
この図1に示すように、フラッシュメモリ装置1は、多数のメモリセルをマトリクス状に配設して構成されたメモリセルアレイArと、このメモリセルアレイArの各メモリセルの読出/書込/消去を行う周辺回路PCとを具備して構成される。尚、メモリセルアレイArはメモリセル領域M内に構成され、周辺回路PCは周辺回路領域P内に構成される。
【0013】
メモリセル領域M内のメモリセルアレイArは、セルユニットUCが多数配設されることによって構成されている。セルユニットUCは、ビット線BL0…BLn−1側にそれぞれ接続された選択ゲートトランジスタSTDと、ソース線SL側に接続された選択ゲートトランジスタSTSと、当該2個(複数)の選択ゲートトランジスタSTD−STS間に2のk乗個(例えばm=32個)直列接続されたメモリセルトランジスタMT0…MTm−1とを備えてなる。
【0014】
これらのセルユニットUCは、行方向にn列並列に配列されることによって1つのブロックBを構成している。メモリセルアレイArは、1つのブロックBが列方向に複数ブロック配列されることによって構成されている。尚、メモリセルアレイArは単一の構成である実施形態を示すが、複数のプレーンに分割構成されていても良い。
【0015】
周辺回路領域Pはメモリセル領域Mの周辺に設けられており、周辺回路PCはメモリセルアレイArの周辺に構成されている。周辺回路PCは、制御回路CCと、この制御回路CCに電気的に接続された高耐圧系のワード線転送トランジスタ部WTBと、センスアンプSAとを具備して構成されている。
【0016】
転送トランジスタ部WTBは、選択ゲートトランジスタSTDに対応して設けられた転送ゲートトランジスタWTGDと、選択ゲートトランジスタSTSに対応して設けられた転送ゲートトランジスタWTGSと、各メモリセルトランジスタMT0〜MTm−1に対応してそれぞれ設けられたワード線転送ゲートトランジスタWT0〜WTm−1(以降必要に応じてWTと略す)とを備えており、これらのトランジスタは1つのブロックB毎に設けられる。
【0017】
制御回路CCは、アドレス信号が与えられると、図示しない昇圧回路を介して駆動電圧(例えば、20V)を必要に応じて昇圧し、転送ゲート線TGを介して各転送ゲートトランジスタWTGD、WTGS、WTのゲートに適切な所定電圧を供給することで、複数のブロックのうちの1つのブロックBを選択する。
【0018】
転送ゲートトランジスタWTGDは、ドレイン/ソースのうち一方が選択ゲートドライバ線SG2に接続されており、他方が選択ゲート線SGLDに接続されている。転送ゲートトランジスタWTGSは、ドレイン/ソースのうち一方が選択ゲートドライバ線SG1に接続されており、他方が選択ゲート線SGLSに接続されている。
【0019】
また、転送ゲートトランジスタWT0〜WTm−1は、ドレイン/ソースのうち一方がワード線駆動信号線WDL0〜WDLm−1にそれぞれ接続されており、他方がメモリセルアレイAr(メモリセル領域M)内に設けられるワード線WL0〜WLm−1にそれぞれ接続されている。
【0020】
行方向に配列された複数のセルユニットUCの選択ゲートトランジスタSTDは、そのゲート電極(選択ゲート電極SGD:図2参照)が選択ゲート線SGLDによって電気的に接続されている。行方向に配列された複数のセルユニットUCの選択ゲートトランジスタSTSは、そのゲート電極(選択ゲート電極SGS:図2参照)が選択ゲート線SGLSによって電気的に接続されている。
【0021】
行方向に配列された複数のセルユニットUCのメモリセルトランジスタMT0〜MTm−1は、それぞれ、そのゲート電極(制御ゲート電極CG:図2参照)がワード線WL0〜WLm−1によって電気的に接続されている。行方向に配列された複数のセルユニットUCの選択ゲートトランジスタSTSは、そのソース側がソース線SLに共通接続されている。尚、ソース線SLは、図示しないがソース線ドライバに電気的に接続されている。センスアンプSAは、ビット線BL0〜BLn−1に接続されており、データの読出時に当該データを一時的に保存するラッチ回路を接続している。
【0022】
図2は、セルユニットUCの半導体断面構造を模式的に示している。p型のシリコン基板2には、その表層にnウェル領域2aが構成されていると共に、そのさらに表層にpウェル領域2bが構成されている。このpウェル領域2bには、上述の選択ゲートトランジスタSTD、STS、メモリセルトランジスタMT0〜MTm−1(以降、必要に応じてMTと略す)が構成されている。このようなウェル構造を採用することにより、pウェル領域2aに消去用の高電圧を印加することができる。
【0023】
pウェル領域2b上には、ゲート絶縁膜3を介して選択ゲートトランジスタSTD、STSの選択ゲート電極SGD、SGSがそれぞれY方向に離間して構成されていると共に、選択ゲート電極SGD−SGS間のpウェル領域2b上にゲート絶縁膜3を介してメモリセルトランジスタMT0〜MTm−1のゲート電極MGがY方向に並設して構成されている。
【0024】
メモリセルトランジスタMTのゲート電極MGは、例えば多結晶シリコン層4からなる浮遊ゲート電極FGと、例えばONO膜からなるゲート間絶縁膜5と、このゲート間絶縁膜5上に形成された制御ゲート電極CGとによって構成されスタックゲート構造をなしている。
【0025】
選択ゲートトランジスタSTDの選択ゲート電極SGD、および選択ゲートトランジスタSTSの選択ゲート電極SGSは、メモリセルトランジスタMT0〜MTm−1のゲート電極MGの構造とほぼ同様の構造をなしているが、ゲート間絶縁膜5に開口5aが構成されており、ゲート電極MGの浮遊ゲート電極FGと制御ゲート電極CGとが構造的および電気的に接触した構造をなしている。
【0026】
各ゲート電極MG−MG間、ゲート電極MG−SGD間、ゲート電極MG−SGS間にはpウェル領域2bの表層にソース/ドレインとなる不純物拡散層2cが形成されている。選択ゲート電極SGDのドレイン側のpウェル領域2bの表層には高濃度の不純物拡散層2dがコンタクト領域として形成されており、この拡散層2d上にはビット線コンタクトCBを介してビット線BL0〜BLn−1が構成されている。
【0027】
選択ゲート電極SGLSのソース側のpウェル領域2bの表層には、高濃度の不純物拡散層2dがコンタクト領域として形成されており、この拡散層2d上にはソース線コンタクトCSを介してソース線SLの配線構造が構成されている。
【0028】
図3は、メモリセル領域内の構造のうち特に図2のE−E線に沿う断面を特にゲート電極部分のみを模式的に示している。この図3に示すように、シリコン基板2のpウェル領域2bに素子分離膜10が構成されている。この素子分離膜10は、シリコン基板2の表層に形成された素子分離溝内に埋め込まれたSOG膜などのシリコン酸化膜を含んで構成されておりシリコン基板2の上面から上方に突出して構成されている。この素子分離膜10は、その上側面がX方向(Y方向に交差)に隣り合う多結晶シリコン層4(浮遊ゲート電極FG)の下側面およびゲート絶縁膜3の側面に沿って形成されている。ゲート間絶縁膜5は、浮遊ゲート電極FGの上側面、素子分離膜10の上面に沿って形成されている。このゲート間絶縁膜5の上には制御ゲート電極CGが構成されており、ワード線WLによって連結されている。
【0029】
図1に示すように、書込/読出/消去時において、周辺回路PCは書込/読出/消去時のそれぞれに応じて選択ゲートドライバ線SG1、SG2、ワード線駆動信号線WDL0〜WDLm−1やpウェル2b、ビット線BL0〜BLn−1に対して必要に応じて適切な所定電圧を与えると共に、アドレスデコーダADCがブロックBを選択するための選択信号を転送ゲート線TGからブロック選択された転送トランジスタ部WTBの各転送ゲートトランジスタWTGD、WTGS、WTのゲートに電圧を印加することで、ドライバ線SG1、SG2、WDL0〜WDLm−1から選択ブロックB内の選択ゲート線SGLD、SGLSやワード線WL0〜WLm−1に信号を転送する。
【0030】
図4(a)は、転送ゲートトランジスタの配列構造を平面図によって概略的に示しており、図4(b)は、図4のA−A線に沿うゲート長方向断面を模式的に示している。
図4(b)に示すように、複数の転送ゲートトランジスタWTは、シリコン基板2の表層に設けられるシャロートレンチアイソレーション(Shallow Trench Isolation)構造の素子分離領域STIによって素子分離されたそれぞれ島状の複数のアクティブエリアAAに対し高耐圧トランジスタとして構成されている。複数の転送ゲートトランジスタWTは、所定の一方向(ゲート長方向)に並設されており、これら一行のトランジスタWTが直交方向(ゲート幅方向)に複数行配列されている。
【0031】
図4(b)に示すように、素子分離領域STIには素子分離膜10が埋め込まれている。この素子分離膜10は、シリコン基板2の表層に形成された溝内に埋め込まれたシリコン酸化膜を含んで構成されており、その上面はシリコン基板2の上面より上方に突出して構成されている。すなわち、これらの素子分離膜10の構造は、メモリセル領域M内の構造と同様である。尚、図4(a)に示すように、ゲート幅方向に隣り合うトランジスタWTのアクティブエリアAA間には、素子分離領域STI上にシールド層SLDが形成されている。このシールド層SLDは、ゲート長方向に沿って形成されており、周辺回路PCが例えば0Vまたは所定の負のバイアスを印加することでパンチスルーリーク電流を抑制すると共にフィールド反転を防止するための構成であり、これにより信頼性を向上できる。
【0032】
図4(b)に示すように、複数のトランジスタWTは、それぞれ、シリコン基板2上に形成されたゲート絶縁膜11と、このゲート絶縁膜11上に形成されたゲート電極PGと、このゲート電極PG脇のシリコン基板2の表層に形成されたソース領域S/ドレイン領域D(図4(a)参照)とを備えている。尚、ソース/ドレイン領域S/Dは、図4(b)のゲート電極PG断面の掲載面の交差方向(奥行方向))脇に構成されているもので図4(b)には図示していない。
【0033】
ゲート電極PGは、ゲート長方向に隣り合う素子分離膜10間に挟まれて構成された多結晶シリコン層12と、この多結晶シリコン層12の上面上に直接形成された絶縁膜13と、この絶縁膜13の上面上に直接形成された多結晶シリコン層14とを備えている。尚、絶縁膜13には貫通孔(スリット)が設けられており、多結晶シリコン層12および14が当該貫通孔を通じて構造的に接触するように構成されている。
【0034】
尚、本実施形態においては、各ゲート電極CG、PGの材質についてポリゲートに適用した実施形態を示すが、多結晶シリコン層14の上部に必要に応じてタングステン、コバルトなどの金属をシリサイド化してゲート電極PGを構成してもよい。ゲート電極CGについても同様である。また、多結晶シリコン層4を浮遊ゲート電極FGとして構成した実施形態を示すが、この浮遊ゲート電極FGに代えてシリコン窒化膜を適用し所謂SONOS、MONOS構造に適用してもよい。このように、ゲート電極PG、MGを構成する電極材料は適宜変更してもよい。
【0035】
多結晶シリコン層12は、その上面が素子分離膜10の上面とほぼ面一に構成されている。多結晶シリコン層14は、ゲート長方向両脇に位置する素子分離膜10の上面上の一部に張り出して構成されており、アクティブエリアAAの一部上方を横切って所定の直線方向に沿って延設されている。ゲート電極PGは、トランジスタWTのチャネル領域上にゲート絶縁膜11を介して形成されている。
【0036】
多結晶シリコン層14の一方の張出部(一端部)14aは、その張り出した長さL1が逆側の他方の張出部(他端部)14bの長さL2に比較して長く、張出部14a、14bのゲート長方向の両方向の長さL1、L2が互いに異なる長さで非対称構造に構成されている。張出部14aは、複数のトランジスタWTのゲート電極PGにおいて互いに同一方向側(図4(b)では左方向側)に設けられている。
【0037】
各トランジスタWTの張出部14aの上面上に位置してそれぞれヴィアプラグ15が構成されている。これらのヴィアプラグ15は素子分離領域STIの上方に位置して構成されている。これらのヴィアプラグ15は、それぞれ例えばタングステン(W)およびタングステンを覆うバリアメタル膜により構成されており上下方向に延伸して構成されている。
【0038】
タングステン(W)層16が複数のヴィアプラグ15の上面上を連結して導電層として構成されている。このタングステン層16は、転送ゲート線TGとして機能する。各電気的要素12、14〜16間には、層間絶縁膜17が構成されている。この層間絶縁膜17は例えばシリコン酸化膜により構成されている。尚、タングステン層16と層間絶縁膜17との間にはバリアメタル膜(図示せず)が形成されている。
【0039】
次に、上記構成の製造方法について図5〜図10を参照しながら説明する。尚、図5〜図10の各図面において、(a)を付した図面は、メモリセル領域M内の構造について現しており、(b)を付した図面は、周辺回路領域P内の構造について現している。
【0040】
尚、本実施形態は、ゲート電極PG、MGの構造およびその製造方法に特徴を備えるものであり、当該部分の製造方法以外については適宜説明を省略して示す。したがって、本発明においては、当該説明に記載しない他の領域の構造についての製造方法を付加した方法に適用しても良いし、工程を省略した製造方法に適用してもよいし、必要に応じて工程を入れ替えて適用しても良い。
【0041】
まず、図5(a)および図5(b)に示す構造を構成するまでの工程を概略的に説明する。シリコン基板2のメモリセル領域Mにウェル2a、2bを形成するための不純物イオンを注入し熱処理して活性化し、また、シリコン基板2の上面を熱酸化処理することで高耐圧トランジスタ(転送ゲートトランジスタWT)用のゲート絶縁膜11を厚く形成する。次に、メモリセル領域M内において、ゲート絶縁膜11を剥離し、シリコン基板2の上面を熱酸化処理することでメモリセルトランジスタMT用のゲート絶縁膜3をゲート絶縁膜11の膜厚よりも薄く形成する。
【0042】
次に、全面にLP−CVD法を用いて、メモリセル領域M内においてゲート絶縁膜3の上に多結晶シリコン層4を堆積すると同時に、周辺回路領域P内においてゲート絶縁膜11の上に多結晶シリコン層12を堆積する。次に、両領域MおよびP内において異方性エッチング処理して素子分離溝を形成することでアクティブエリアAAを複数に分断する。このとき、メモリセル領域M内のアクティブエリアAAは帯状に分離され、周辺回路領域P内のアクティブエリアAAは島状に分離されマトリクス状に配設される。
【0043】
次に、分断された素子分離溝内に素子分離膜10を埋込み、素子分離膜10の上面位置を調整する。このとき、メモリセル領域M内においては、素子分離膜10の上面位置を多結晶シリコン層4の上面位置よりも下方で且つゲート絶縁膜3の上面位置よりも上方に位置するように調整する。周辺回路領域P内においては、素子分離膜10の上面が多結晶シリコン層12の上面とほぼ一致するように調整する。
【0044】
次に、ゲート間絶縁膜5、13、多結晶シリコン層6、14、シリコン窒化膜21、マスクパターン22の材料を順に堆積し、マスクパターン22を形成する。なお、周辺回路領域P内のゲート間絶縁膜13にはスリットが形成され、多結晶シリコン層12と多結晶シリコン層14が導通している。
【0045】
図6(a)は、この段階のメモリセル領域M内におけるマスク22の形成領域を平面図によって示しており、図6(b)は、この段階の周辺回路領域P内におけるマスクパターン22の形成領域を平面図により示している。これらの図6(a)および図6(b)に示すように、マスクパターン22は各領域MおよびP内において図中の横方向(X方向、ゲート長方向)に延伸し、当該横方向に交差する縦方向(Y方向、ゲート幅方向)に離間して形成される。尚、X方向とゲート長方向、および、Y方向とゲート幅方向は一致している実施形態を示す。
【0046】
特に周辺回路領域P内においては、図6(b)に示すように、マスクパターン22は、1の島状のアクティブエリアAAの中央を一方向に横切るように形成されている。また、マスクパターン22は、当該アクティブエリアAAの中央を横切るマスクパターン22とは別に当該マスクパターン22の延伸方向に交差する方向に離間した平面領域に位置して素子分離領域STIの上方に形成される。
【0047】
次に、図7(a)、図7(b)に、それぞれ図6(a)のC−C線に沿う断面、図6(b)のD−D線に沿う断面を示すように、メモリセル領域M内においては、マスクパターン22をマスクとしてシリコン窒化膜21、制御ゲート電極CGを構成する多結晶シリコン層6、ゲート間絶縁膜5、浮遊ゲート電極FG(多結晶シリコン層4)を異方性エッチング処理する。また、これと同時に、周辺回路領域P内においては、マスクパターン22をマスクとしてシリコン窒化膜21、ゲート電極PGを構成する多結晶シリコン層14、ゲート間絶縁膜13、多結晶シリコン層12を異方性エッチング処理する。
【0048】
このエッチング処理により、メモリセル領域M内においては、制御ゲート電極CG、ゲート間絶縁膜5、浮遊ゲート電極FGが複数に分断され、周辺回路領域P内においては、ゲート電極PGが複数に分断形成される。その後、マスクパターン22をアッシング処理などを用いて除去する。
【0049】
このとき、図6(a)のB−B線に沿う断面および図6(b)のA−A線に沿う断面においては、それぞれ図5(a)および図5(b)に示す断面構造からシリコン窒化膜22が除去された状態に形成されるため、図8(a)および図8(b)に示すように各膜3〜6、21、11〜14は残留する。
【0050】
次に、図9(a)および図9(b)に示すように、マスクパターン23を形成する。マスクパターン23の形成領域は、図10(a)および図10(b)に平面的に示している。図10(a)および図10(b)には、ハッチングされている領域がマスクパターン23によって覆われている領域となっている。
【0051】
このマスクパターン23の形成領域を具体的に説明すると、メモリセル領域M全体を覆い、周辺回路領域P内においてアクティブエリアAAの中央をゲート長方向に横切った多結晶シリコン層14、シリコン窒化膜21を素子分離領域STIの一部上で分断するための領域を開口領域Rとしたそれ以外の領域である。この開口領域Rは、ゲート長方向の幅が同一幅に形成されていると共に、ゲート長方向に対して互いに等間隔で設けられている。
【0052】
マスクパターン23の開口領域Rは、平面的には素子分離領域STIの一部領域の上方に位置して構成されている。また、図10(b)に示すように、マスクパターン23の開口領域Rのゲート長方向中心は、隣り合うアクティブエリアAA−AA間の中央からゲート長方向にずれている。
【0053】
次に、図11(a)および図11(b)に示すように、マスクパターン23をマスクとしてシリコン窒化膜21、多結晶シリコン層14を異方性エッチング処理する。このエッチング処理により、図11(b)に示すように、周辺回路領域P内においてトランジスタWTのゲート電極PGが複数に分断される。
【0054】
その後、マスクパターン23をアッシング処理などによって除去する。このようにして、メモリセルゲート電極MG、選択ゲート電極SG、周辺回路領域P内のゲート電極PGの基部として多結晶シリコン層6、14が形成されるが、この後、必要に応じてシリコン窒化膜21の除去工程、多結晶シリコン層6、14の上部の金属シリサイド化工程、各ゲート電極MG、SG、PG間に層間絶縁膜17を埋込む工程、不純物通過抑制用のバリア膜を成膜する工程、ビット線コンタクトCB、ソース線コンタクトCS、ヴィアプラグ15(タングステン)などのプラグ形成工程、タングステン層16(転送ゲート線TG)の形成工程などが行われる。
【0055】
ここでは、図4を参照してゲート電極PGの上面上にヴィアプラグ15を構造的に接続するための方法について説明する。ゲート電極MG、SG、PGを形成した後、CVD法を用いて層間絶縁膜17を堆積する。次に、層間絶縁膜17の上面上にマスクパターン(図示せず)を形成し、異方性エッチング処理することでゲート電極PGの上面上に達するヴィアホールを形成する。
【0056】
このとき、図4(a)、図4(b)に示すように、平面的に素子分離領域STIに包含する領域内にヴィアホールを形成するため、多少のマスク合わせずれがゲート幅方向に生じたとしてもヴィアホールがアクティブエリアAA上に達する虞がなくなる。したがって、ヴィアホール内にヴィアプラグ15の構成材料としてタングステンを埋め込んだとしても当該ヴィアプラグ15がアクティブエリアAAに構造的に接触する虞がなくなる。すなわち、ヴィアプラグ15の平面的な構成領域を素子分離領域STIの一部領域に包含するように構成することで合わせずれマージンを大きくすることができリソグラフィ処理の信頼性を向上できる。
【0057】
次に、ヴィアプラグ15を層間絶縁膜17の上面上でCMP(Chemical Mechanical Polishing)法により平坦化処理し、層間絶縁膜17上および複数のヴィアプラグ15上を渡るようにCVD法を用いてタングステン層16を成膜する。このようにしてフラッシュメモリ装置1の主電気的要素を構成することができる。
【0058】
発明者らは、このように形成された構造についてシミュレーションを行っている。図12は、前述説明したゲート電極非対称構造と、比較対象となるゲート電極対称構造を適用した場合のリーク電流Id−ゲート電圧Vgをシミュレーションした結果を示している。特に、ゲート電極PGに電圧Vgを印加すると、隣り合うトランジスタWTのドレインD−D間(図4参照)に電流が検出されるが、この図12に示すシミュレーションではゲート長方向に隣り合うゲート電極PG−PG間に電圧Vgを印加したときに、当該隣り合うトランジスタWTのドレインD−D間に流れる電流を電流Idとして示している。
【0059】
図12に示すデータは、以下に示すシミュレーション条件にて得られたシミュレーション結果を示している。
(1−1)ゲート長方向に隣り合う両ゲート電極PG−PG(14)間が構造的に接続(離間距離D1=0)
(1−2)ゲート長方向に隣り合うゲート電極間距離D2(>D1)、但し、素子分離領域STI上で対称構造(張出部14aの長さL1=張出部14bの長さL2)
(1−3)ゲート長方向に隣り合うゲート電極間距離D3(D>D3>D2、Dは素子分離領域STIのゲート長方向幅)、但し、素子分離領域STI上で対称構造(張出部14aの長さL1=張出部14bの長さL2)
(2−1)ゲート長方向に隣り合うゲート電極間距離D4(=D/2)、但し、素子分離領域STI上で非対称構造(張出部14aの長さL1<>張出部14bの長さL2)
(2−2)ゲート長方向に隣り合うゲート電極間距離D5(=(D+D2)/2)、但し、素子分離領域STI上で非対称構造(張出部14aの長さL1<>張出部14bの長さL2)
(2−3)ゲート長方向に隣り合うゲート電極間距離D6(=(D+D3)/2)、但し、素子分離領域STI上で非対称構造(張出部14aの長さL1<>張出部14bの長さL2)
(3)ゲート長方向に隣り合うゲート電極間距離D(素子分離領域STIの幅とほぼ同一幅)
この図12に示すように、ゲート電極PGの印加電圧Vgを増加すると電流Idが増加するが、この傾向が張出部14a、14bの張出長L1、L2によって変化することが確認されている。
【0060】
このシミュレーション結果に示すように、ゲート電極PGに対する印加電圧Vgに対する耐圧を増加するにはゲート電極間距離を素子分離領域STIの幅である距離Dにまで拡大することが理想であることが判明している。しかし、ゲート電極PGがアクティブエリアAAの端部付近に位置するように設計すると合わせずれマージンが小さくなるという問題を生じる。
【0061】
そこで、(2−1)〜(2−3)の非対称構造を適用すると、合わせずれマージンを大きくすることができる。しかも、非対称構造を適用すると(1−1)〜(1−3)に示すように対称構造を適用した場合に比較して電流を抑制できることが確認されている。したがって、張出部14a、14bの張出長が互いに異なる長さL1、L2で構成されていることが電流を抑制し耐圧を向上するためには好ましい。
【0062】
このような本実施形態によれば、チャネル領域を挟んだソースS/ドレインDを含むアクティブエリアAAが島状に分断されており、素子分離膜10が分断された素子分離領域STI内に埋め込まれており、当該アクティブエリアAA上方を横切ってゲート長方向に沿って延設されており、その張出部14a、14bが互いに異なる長さに形成されているため、隣り合うトランジスタWT−WT間に流れるリーク電流を抑制することができる。
【0063】
ゲート電極PGは、そのゲート長方向の長さが互いに同一長に形成されているため、トランジスタWTの素子の特性ばらつきを抑制することができ、素子特性をほぼ同一に形成することができる。
【0064】
多結晶シリコン層14は、その張出部14aがゲート長方向のうちの片側方向(図4(b)の左方向)に延設した張出長L1が同一長さで形成されているため、トランジスタWTのばらつきを抑制でき素子特性を均等に保持することができる。
【0065】
多結晶シリコン層14は、その張出部14bがゲート長方向のうちの片側方向とは逆方向(図4(b)の右方向)に延設した張出長L2が同一長さで形成されているため、トランジスタWTのばらつきを抑制でき素子特性を均等に保持することができる。
【0066】
多結晶シリコン層14は、その張出部14aの端部がゲート幅方向(図4(a)の上下方向)に隣り合うトランジスタWT間で同一箇所に位置しているため、トランジスタ素子のばらつきを抑制でき、ゲート幅方向に並設されたトランジスタWT素子の特性を均等に保持することができる。尚、張出部14aの端部が必ずしも同一箇所に位置していなくても良い。
【0067】
多結晶シリコン層14は、その張出部14bの端部がゲート幅方向(図4(a)の上下方向)に隣り合うトランジスタWT間で同一箇所に位置しているため、トランジスタ素子のばらつきを抑制でき、ゲート幅方向に並設されたトランジスタWT素子の特性を均等に保持することができる。尚、張出部14bの端部が必ずしも同一箇所に位置していなくても良い。
【0068】
素子分離膜10上に張り出したゲート電極PGの張出部14aの直上に位置してヴィアプラグ15が形成されるため、フォトリソグラフィ処理による合わせずれに起因してヴィアプラグ15がアクティブエリアAAに接触する虞がなくなる。
引用文献1に記載の技術思想に比較して素子分離領域STI上のシールドSLDを無くして構成することができ、ゲート長方向のアクティブエリアAA−AA間のデザインルールの余裕度を向上することができる。
素子分離領域STIのゲート長方向中央ではなく何れか一方に片寄った非対称に分断した構造を適用しているため、素子分離領域STIの構造がたとえ浅くてもフィールド反転を防ぐことができる。
【0069】
(第2の実施形態)
図13は、本発明の第2の実施形態を示すもので、前述実施形態と異なるところは、ヴィアプラグがゲート電極上で且つチャネル領域直上方に形成されているところにある。図13に示すように、ヴィアプラグ15がゲート電極PGを構成する多結晶シリコン層14の上に直接形成されており、トランジスタWTのチャネル領域の直上方に位置して構成されている。なお、前述実施形態と同一部分については同一符号を付して説明を省略する。このような実施形態においても前述実施形態とほぼ同様の作用効果を奏する。
【0070】
(第3の実施形態)
図14は、本発明の第3の実施形態を示すもので、前述実施形態と異なるところは、ヴィアプラグの直上を渡る連結ゲート線(転送ゲート線)が、互いに隣り合う2つのゲート電極毎に分断されている点にある。前述実施形態と同一部分については同一符号または必要に応じて添え字「a〜d」を付加した類似符号を付して説明を省略する。
【0071】
図14に示すように、多結晶シリコン層14に代えて、多結晶シリコン層30a、30b、30cが導電層として構成されている。前述実施形態と同様に各多結晶シリコン層30a〜30cの上部がタングステンまたはコバルトなどの金属によってシリサイド化されても良い。
【0072】
多結晶シリコン層30aは、その張出部30abは素子分離膜10aの一端側の上側端部上に張り出して構成されている。多結晶シリコン層30bは、その張出部30baが素子分離膜10aの他端側の上側端部上に張り出して構成されており、その張出部30bbが素子分離膜10bの一端側の上側端部上に張り出して構成されている。
【0073】
多結晶シリコン層30cは、その張出部30caが素子分離膜10bの一端側の上側端部上に張り出して構成されている。張出部30caは張出部30baと同一長L1に形成されている。張出部30abは張出部30bbと同一長L1に形成されている。張出部30abは張出部30baの長さL1よりも短い長さL2で形成されている。張出部30bbは張出部30caの長さL1よりも短い長さL2で形成されている。
【0074】
多結晶シリコン層30aの張出部30abの上面上にはヴィアプラグ15aが直接形成されている。多結晶シリコン層30bの張出部30baの上面上にはヴィアプラグ15bが直接形成されている。多結晶シリコン層30bの張出部30bbの上面上にはヴィアプラグ15cが直接形成されている。多結晶シリコン層30cの張出部30caの上面上にはヴィアプラグ15dが直接形成されている。
【0075】
ヴィアプラグ15a〜15dは、互いに同一層に形成されており、それらのヴィアプラグ15a〜15dの上面上はほぼ同一高さに構成されている。タングステン層31aがヴィアプラグ15aおよび15bの上面上を連結して構成されている。また、タングステン層31bがヴィアプラグ15cおよび15dの上面上を連結して構成されている。これらのタングステン層31aおよび31bは、その間の多結晶シリコン層30bの上方の層間絶縁膜17の上面上において構造的に分断されている。
【0076】
したがって、多結晶シリコン層30a〜30cの形成層と、タングステン層31aおよび31bの形成層との間をヴィアプラグ15a〜15dが連結することによって転送ゲート線TGが構成されている。この場合、転送ゲート線TGに流れる電流は、多結晶シリコン層30a→ヴィアプラグ15a→タングステン層31a→ヴィアプラグ15b→多結晶シリコン層30b→ヴィアプラグ15c→タングステン層31b→ヴィアプラグ15d→多結晶シリコン層30cの順に流れることになり、上下層に渡ってジグザグに流れるようになる。
【0077】
本実施形態によれば、次のような構成上の特徴を備えている。アクティブエリアAA上にゲート絶縁膜11を介して形成されたゲート電極PGを構成する多結晶シリコン層30bは、アクティブエリアAAの片脇に位置する素子分離膜10aの上に所定長L1で張り出した張出部30baと、アクティブエリアAAの片脇とは逆脇に位置する素子分離膜10bの上に所定長L1よりも短い所定長L2で張り出した張出部30bbとを備えている。また他のゲート電極PGを構成する多結晶シリコン層30cは、アクティブエリアAAの片脇に位置する素子分離膜10bの上に所定長L1で張り出した張出部30caを備えており、図示しないがその逆脇には素子分離膜上に所定長L2で張り出した張出部を備えている。張出部30ba、30bb、30caの上面上にはそれぞれヴィアプラグ15b、15c、15dが形成されている。そして、ヴィアプラグ15cおよび15dの上面上にはタングステン層31bが連結されており、このタングステン層31bは、その他のヴィアプラグ(15a、15bなど)には構造的に非連結で接続していない。
【0078】
このような構造を適用すると、前述実施形態とほぼ同様の作用効果が得られる。しかも、配線パターンによるアンテナ比を低減することができ、製造フロー途中にチャージ電圧によるダメージでトランジスタが破損するリスクを低減することができる。
上記構造の製造方法としては、タングステン層31aおよび31bを連結した1層のタングステン層をCVD法によって形成した後、連結したタングステン層31aおよび31b間の構造を分断するようにエッチング処理する。このようにして上記構造を製造することができる。
【図面の簡単な説明】
【0079】
【図1】本発明の第1の実施形態を示す電気的構成図
【図2】セルユニットの半導体構造を模式的に示す縦断面図
【図3】図2のE−E線に沿って示す縦断面図
【図4】(a)は周辺回路領域の一部レイアウトを概略的に示す平面図、(b)は図4のA−A線に沿って模式的に示す縦断面図
【図5】一製造段階について模式的に示す縦断面図((a)はメモリセル領域、(b)は周辺回路領域)(その1)
【図6】(a)はメモリセル領域のパターン構成状態を模式的に示す平面図、(b)は周辺回路領域のパターン構成状態を模式的に示す平面図(その1)
【図7】一製造段階において模式的に示す縦断面図((a)は図6(a)のC−C線に沿って模式的に示す断面図、(b)は図6(b)のD−D線に沿って模式的に示す断面図)(その1)
【図8】一製造段階について模式的に示す縦断面図((a)はメモリセル領域、(b)は周辺回路領域)(その2)
【図9】一製造段階について模式的に示す縦断面図((a)はメモリセル領域、(b)は周辺回路領域)(その3)
【図10】(a)はメモリセル領域のパターン構成状態を模式的に示す平面図、(b)は周辺回路領域のパターン構成状態を模式的に示す平面図(その2)
【図11】一製造段階について模式的に示す縦断面図((a)はメモリセル領域、(b)は周辺回路領域)(その4)
【図12】シミュレーション結果を示す図
【図13】本発明の第2の実施形態について示す図4相当図
【図14】本発明の第3の実施形態について示す図4相当図
【符号の説明】
【0080】
図面中、2はシリコン基板(半導体基板)、3はゲート絶縁膜、4、6、12、14は多結晶シリコン層、10、10a、10bは素子分離膜、14a、14b、30ab、30ba、30bb、30caは張出部、15、15a〜15dはヴィアプラグ、16はタングステン層(導電層)、AAはアクティブエリア、STIは素子分離領域、MG、PGはゲート電極、Sはソース領域、Dはドレイン領域を示す。
【技術分野】
【0001】
本発明は、絶縁ゲート型電界効果トランジスタなどのトランジスタを備えた半導体装置およびその製造方法に関する。
【背景技術】
【0002】
絶縁ゲート型電界効果トランジスタなどのトランジスタを複数形成して半導体回路を構成する場合、当該複数のトランジスタ間の絶縁耐圧を確保するため、シールド用のポリシリコン配線パターンを隣り合うトランジスタ間に配置することで絶縁耐圧を確保することが提案されている(例えば、特許文献1参照)。
【0003】
しかしながら、シールドポリシリコン配線パターンが十分な絶縁分離能力を発揮するためにはゲート電極とシールドポリシリコン配線パターンとを構造的に接触させないだけの距離を確保する必要がある。この距離が十分確保されていないと、絶縁分離能力の低下を招き、シールドポリシリコン配線パターンとゲート電極配線との間に大きなリーク電流が生じフィールド部における耐圧が悪化し、歩留まりが著しく低下する。
【0004】
このため、近年の設計ルールの縮小化に伴いチップ面積が縮小化すると、加工およびリソグラフィ加工マージンを確保するため当該パターンを縮小することが困難である。しかも、チップ面積が縮小化するとプロセス中にゴミ、コンタミネーションの影響によってショートしてしまう虞もある。
【0005】
素子分離領域によるフィールド部の耐圧を向上させるため、素子分離領域の深さをより深くする方法が考えられるが、たとえSTI構造の素子分離領域を適用し深さをより深くしたとしても素子分離領域の体積が増大するため、半導体基板の応力が強くなりDC不良(スタンバイ不良)を引き起こす可能性がある。したがって、応力を減少させるためには素子分離領域の深さを浅くして素子分離領域内の埋込材の体積を減少させる必要があるものの逆にフィールド部の耐圧が低下するという問題を生じる。
【特許文献1】特開2006−59978号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
本発明は、素子分離領域の深さを抑制しながら耐圧の低下を抑制できるようにした半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明の一態様は、アクティブエリアを島状に分断する素子分離溝が表層に形成された半導体基板と、前記半導体基板の素子分離溝内に埋め込まれることにより前記アクティブエリアに隣接して形成された素子分離膜と、前記アクティブエリア上にゲート絶縁膜を介して形成されたゲート電極であって、一端部および他端部を有し、前記一端部および前記他端部がそれぞれ前記アクティブエリアに隣接した前記素子分離膜上に張り出したゲート電極とを備え、前記素子分離膜上に張り出した前記ゲート電極の一端部の長さが前記前記素子分離膜上に張り出した前記ゲート電極の他端部の長さと異なる長さに形成されていることを特徴としている。
【0008】
本発明の別の態様は、チャネル領域を挟んだソース/ドレイン領域を含むアクティブエリアを複数の島状に分断する素子分離溝が形成された半導体基板と、前記半導体基板の素子分離溝内にそれぞれ埋め込まれた素子分離膜であって、上面が前記半導体基板の上面から上方に突出して構成された素子分離膜と、前記半導体基板の第1アクティブエリア上にゲート絶縁膜を介して当該第1アクティブエリアを平面的に横切って形成された第1のゲート電極であって、当該第1アクティブエリアの片脇に位置する前記素子分離膜上に所定の第1長さで張り出した第1張出部と、当該第1アクティブエリアの片脇とは逆脇に位置する素子分離膜上に前記第1長さとは異なる第2長さで張り出した第2張出部とを備えた第1のゲート電極と、前記半導体基板の第2アクティブエリア上にゲート絶縁膜を介して当該第2アクティブエリアを平面的に横切って形成された第2のゲート電極であって、当該第2アクティブエリアの片脇に位置する前記素子分離膜上に所定の第3長さで張り出した第3張出部と、当該第2アクティブエリアの片脇とは逆脇に位置する素子分離膜上に前記第3長さとは異なる第4長さで張り出した第4張出部とを備えた第2のゲート電極と、前記第1のゲート電極の第1張出部の上面上に構成された第1ヴィアプラグと、前記第1のゲート電極の第2張出部の上面上に構成された第2ヴィアプラグと、前記第2のゲート電極の第3張出部の上面上に構成された第3ヴィアプラグと、前記第2のゲート電極の第4張出部の上面上に構成された第4ヴィアプラグと、前記第2および第3ヴィアプラグの上面上を連結しつつ前記第1および第4ヴィアプラグを非連結にした導電層とを備えたことを特徴としている。
【0009】
本発明の別の態様は、チャネル領域を挟んだソース/ドレイン領域をそれぞれ半導体基板に含む第1および第2のアクティブエリア上にゲート絶縁膜を介してそれぞれのアクティブエリアを平面的に横切って第1および第2のゲート電極を形成する工程であって、第1のアクティブエリアを島状に分断する素子分離溝内に埋め込まれると共に前記半導体基板の上面から上方に突出して当該第1のアクティブエリアの両脇に構成された素子分離膜上に対し互いに異なる長さだけ張り出した第1および第2張出部を備えてなる第1のゲート電極を形成すると共に、第2のアクティブエリアを島状に分断する素子分離溝内に埋め込まれると共に前記半導体基板の上面から上方に突出して当該第2のアクティブエリアの両脇に構成された素子分離膜上に対し互いに異なる長さだけ張り出した第3および第4張出部を備えてなる第2のゲート電極を形成する工程と、前記第1および第2のゲート電極上に層間絶縁膜を形成する工程と、前記層間絶縁膜に前記第1のゲート電極の第1および第2張出部の上面上にそれぞれ達する第1および第2ホールを形成すると共に、前記層間絶縁膜に前記第2のゲート電極の第3および第4張出部の上面上にそれぞれ達する第3および第4ホールを形成する工程と、前記第1ないし第4ホール内にそれぞれ第1ないし第4プラグを形成する工程と、前記層間絶縁膜上に前記第2および第3のプラグの上面上を連結しつつ前記第1および第2のプラグを非連結にした導電層を形成する工程とを備えたことを特徴としている。
【発明の効果】
【0010】
本発明によれば、素子分離領域の深さを抑制しながら耐圧の低下を抑制できる。
【発明を実施するための最良の形態】
【0011】
(第1の実施形態)
以下、本発明をNAND型フラッシュメモリ装置の周辺回路領域を構成するワード線転送トランジスタ部の構造に適用した第1の実施形態について図面を参照しながら説明する。
【0012】
図1は、NAND型のフラッシュメモリ装置の電気的構成をブロック図によって概略的に示している。
この図1に示すように、フラッシュメモリ装置1は、多数のメモリセルをマトリクス状に配設して構成されたメモリセルアレイArと、このメモリセルアレイArの各メモリセルの読出/書込/消去を行う周辺回路PCとを具備して構成される。尚、メモリセルアレイArはメモリセル領域M内に構成され、周辺回路PCは周辺回路領域P内に構成される。
【0013】
メモリセル領域M内のメモリセルアレイArは、セルユニットUCが多数配設されることによって構成されている。セルユニットUCは、ビット線BL0…BLn−1側にそれぞれ接続された選択ゲートトランジスタSTDと、ソース線SL側に接続された選択ゲートトランジスタSTSと、当該2個(複数)の選択ゲートトランジスタSTD−STS間に2のk乗個(例えばm=32個)直列接続されたメモリセルトランジスタMT0…MTm−1とを備えてなる。
【0014】
これらのセルユニットUCは、行方向にn列並列に配列されることによって1つのブロックBを構成している。メモリセルアレイArは、1つのブロックBが列方向に複数ブロック配列されることによって構成されている。尚、メモリセルアレイArは単一の構成である実施形態を示すが、複数のプレーンに分割構成されていても良い。
【0015】
周辺回路領域Pはメモリセル領域Mの周辺に設けられており、周辺回路PCはメモリセルアレイArの周辺に構成されている。周辺回路PCは、制御回路CCと、この制御回路CCに電気的に接続された高耐圧系のワード線転送トランジスタ部WTBと、センスアンプSAとを具備して構成されている。
【0016】
転送トランジスタ部WTBは、選択ゲートトランジスタSTDに対応して設けられた転送ゲートトランジスタWTGDと、選択ゲートトランジスタSTSに対応して設けられた転送ゲートトランジスタWTGSと、各メモリセルトランジスタMT0〜MTm−1に対応してそれぞれ設けられたワード線転送ゲートトランジスタWT0〜WTm−1(以降必要に応じてWTと略す)とを備えており、これらのトランジスタは1つのブロックB毎に設けられる。
【0017】
制御回路CCは、アドレス信号が与えられると、図示しない昇圧回路を介して駆動電圧(例えば、20V)を必要に応じて昇圧し、転送ゲート線TGを介して各転送ゲートトランジスタWTGD、WTGS、WTのゲートに適切な所定電圧を供給することで、複数のブロックのうちの1つのブロックBを選択する。
【0018】
転送ゲートトランジスタWTGDは、ドレイン/ソースのうち一方が選択ゲートドライバ線SG2に接続されており、他方が選択ゲート線SGLDに接続されている。転送ゲートトランジスタWTGSは、ドレイン/ソースのうち一方が選択ゲートドライバ線SG1に接続されており、他方が選択ゲート線SGLSに接続されている。
【0019】
また、転送ゲートトランジスタWT0〜WTm−1は、ドレイン/ソースのうち一方がワード線駆動信号線WDL0〜WDLm−1にそれぞれ接続されており、他方がメモリセルアレイAr(メモリセル領域M)内に設けられるワード線WL0〜WLm−1にそれぞれ接続されている。
【0020】
行方向に配列された複数のセルユニットUCの選択ゲートトランジスタSTDは、そのゲート電極(選択ゲート電極SGD:図2参照)が選択ゲート線SGLDによって電気的に接続されている。行方向に配列された複数のセルユニットUCの選択ゲートトランジスタSTSは、そのゲート電極(選択ゲート電極SGS:図2参照)が選択ゲート線SGLSによって電気的に接続されている。
【0021】
行方向に配列された複数のセルユニットUCのメモリセルトランジスタMT0〜MTm−1は、それぞれ、そのゲート電極(制御ゲート電極CG:図2参照)がワード線WL0〜WLm−1によって電気的に接続されている。行方向に配列された複数のセルユニットUCの選択ゲートトランジスタSTSは、そのソース側がソース線SLに共通接続されている。尚、ソース線SLは、図示しないがソース線ドライバに電気的に接続されている。センスアンプSAは、ビット線BL0〜BLn−1に接続されており、データの読出時に当該データを一時的に保存するラッチ回路を接続している。
【0022】
図2は、セルユニットUCの半導体断面構造を模式的に示している。p型のシリコン基板2には、その表層にnウェル領域2aが構成されていると共に、そのさらに表層にpウェル領域2bが構成されている。このpウェル領域2bには、上述の選択ゲートトランジスタSTD、STS、メモリセルトランジスタMT0〜MTm−1(以降、必要に応じてMTと略す)が構成されている。このようなウェル構造を採用することにより、pウェル領域2aに消去用の高電圧を印加することができる。
【0023】
pウェル領域2b上には、ゲート絶縁膜3を介して選択ゲートトランジスタSTD、STSの選択ゲート電極SGD、SGSがそれぞれY方向に離間して構成されていると共に、選択ゲート電極SGD−SGS間のpウェル領域2b上にゲート絶縁膜3を介してメモリセルトランジスタMT0〜MTm−1のゲート電極MGがY方向に並設して構成されている。
【0024】
メモリセルトランジスタMTのゲート電極MGは、例えば多結晶シリコン層4からなる浮遊ゲート電極FGと、例えばONO膜からなるゲート間絶縁膜5と、このゲート間絶縁膜5上に形成された制御ゲート電極CGとによって構成されスタックゲート構造をなしている。
【0025】
選択ゲートトランジスタSTDの選択ゲート電極SGD、および選択ゲートトランジスタSTSの選択ゲート電極SGSは、メモリセルトランジスタMT0〜MTm−1のゲート電極MGの構造とほぼ同様の構造をなしているが、ゲート間絶縁膜5に開口5aが構成されており、ゲート電極MGの浮遊ゲート電極FGと制御ゲート電極CGとが構造的および電気的に接触した構造をなしている。
【0026】
各ゲート電極MG−MG間、ゲート電極MG−SGD間、ゲート電極MG−SGS間にはpウェル領域2bの表層にソース/ドレインとなる不純物拡散層2cが形成されている。選択ゲート電極SGDのドレイン側のpウェル領域2bの表層には高濃度の不純物拡散層2dがコンタクト領域として形成されており、この拡散層2d上にはビット線コンタクトCBを介してビット線BL0〜BLn−1が構成されている。
【0027】
選択ゲート電極SGLSのソース側のpウェル領域2bの表層には、高濃度の不純物拡散層2dがコンタクト領域として形成されており、この拡散層2d上にはソース線コンタクトCSを介してソース線SLの配線構造が構成されている。
【0028】
図3は、メモリセル領域内の構造のうち特に図2のE−E線に沿う断面を特にゲート電極部分のみを模式的に示している。この図3に示すように、シリコン基板2のpウェル領域2bに素子分離膜10が構成されている。この素子分離膜10は、シリコン基板2の表層に形成された素子分離溝内に埋め込まれたSOG膜などのシリコン酸化膜を含んで構成されておりシリコン基板2の上面から上方に突出して構成されている。この素子分離膜10は、その上側面がX方向(Y方向に交差)に隣り合う多結晶シリコン層4(浮遊ゲート電極FG)の下側面およびゲート絶縁膜3の側面に沿って形成されている。ゲート間絶縁膜5は、浮遊ゲート電極FGの上側面、素子分離膜10の上面に沿って形成されている。このゲート間絶縁膜5の上には制御ゲート電極CGが構成されており、ワード線WLによって連結されている。
【0029】
図1に示すように、書込/読出/消去時において、周辺回路PCは書込/読出/消去時のそれぞれに応じて選択ゲートドライバ線SG1、SG2、ワード線駆動信号線WDL0〜WDLm−1やpウェル2b、ビット線BL0〜BLn−1に対して必要に応じて適切な所定電圧を与えると共に、アドレスデコーダADCがブロックBを選択するための選択信号を転送ゲート線TGからブロック選択された転送トランジスタ部WTBの各転送ゲートトランジスタWTGD、WTGS、WTのゲートに電圧を印加することで、ドライバ線SG1、SG2、WDL0〜WDLm−1から選択ブロックB内の選択ゲート線SGLD、SGLSやワード線WL0〜WLm−1に信号を転送する。
【0030】
図4(a)は、転送ゲートトランジスタの配列構造を平面図によって概略的に示しており、図4(b)は、図4のA−A線に沿うゲート長方向断面を模式的に示している。
図4(b)に示すように、複数の転送ゲートトランジスタWTは、シリコン基板2の表層に設けられるシャロートレンチアイソレーション(Shallow Trench Isolation)構造の素子分離領域STIによって素子分離されたそれぞれ島状の複数のアクティブエリアAAに対し高耐圧トランジスタとして構成されている。複数の転送ゲートトランジスタWTは、所定の一方向(ゲート長方向)に並設されており、これら一行のトランジスタWTが直交方向(ゲート幅方向)に複数行配列されている。
【0031】
図4(b)に示すように、素子分離領域STIには素子分離膜10が埋め込まれている。この素子分離膜10は、シリコン基板2の表層に形成された溝内に埋め込まれたシリコン酸化膜を含んで構成されており、その上面はシリコン基板2の上面より上方に突出して構成されている。すなわち、これらの素子分離膜10の構造は、メモリセル領域M内の構造と同様である。尚、図4(a)に示すように、ゲート幅方向に隣り合うトランジスタWTのアクティブエリアAA間には、素子分離領域STI上にシールド層SLDが形成されている。このシールド層SLDは、ゲート長方向に沿って形成されており、周辺回路PCが例えば0Vまたは所定の負のバイアスを印加することでパンチスルーリーク電流を抑制すると共にフィールド反転を防止するための構成であり、これにより信頼性を向上できる。
【0032】
図4(b)に示すように、複数のトランジスタWTは、それぞれ、シリコン基板2上に形成されたゲート絶縁膜11と、このゲート絶縁膜11上に形成されたゲート電極PGと、このゲート電極PG脇のシリコン基板2の表層に形成されたソース領域S/ドレイン領域D(図4(a)参照)とを備えている。尚、ソース/ドレイン領域S/Dは、図4(b)のゲート電極PG断面の掲載面の交差方向(奥行方向))脇に構成されているもので図4(b)には図示していない。
【0033】
ゲート電極PGは、ゲート長方向に隣り合う素子分離膜10間に挟まれて構成された多結晶シリコン層12と、この多結晶シリコン層12の上面上に直接形成された絶縁膜13と、この絶縁膜13の上面上に直接形成された多結晶シリコン層14とを備えている。尚、絶縁膜13には貫通孔(スリット)が設けられており、多結晶シリコン層12および14が当該貫通孔を通じて構造的に接触するように構成されている。
【0034】
尚、本実施形態においては、各ゲート電極CG、PGの材質についてポリゲートに適用した実施形態を示すが、多結晶シリコン層14の上部に必要に応じてタングステン、コバルトなどの金属をシリサイド化してゲート電極PGを構成してもよい。ゲート電極CGについても同様である。また、多結晶シリコン層4を浮遊ゲート電極FGとして構成した実施形態を示すが、この浮遊ゲート電極FGに代えてシリコン窒化膜を適用し所謂SONOS、MONOS構造に適用してもよい。このように、ゲート電極PG、MGを構成する電極材料は適宜変更してもよい。
【0035】
多結晶シリコン層12は、その上面が素子分離膜10の上面とほぼ面一に構成されている。多結晶シリコン層14は、ゲート長方向両脇に位置する素子分離膜10の上面上の一部に張り出して構成されており、アクティブエリアAAの一部上方を横切って所定の直線方向に沿って延設されている。ゲート電極PGは、トランジスタWTのチャネル領域上にゲート絶縁膜11を介して形成されている。
【0036】
多結晶シリコン層14の一方の張出部(一端部)14aは、その張り出した長さL1が逆側の他方の張出部(他端部)14bの長さL2に比較して長く、張出部14a、14bのゲート長方向の両方向の長さL1、L2が互いに異なる長さで非対称構造に構成されている。張出部14aは、複数のトランジスタWTのゲート電極PGにおいて互いに同一方向側(図4(b)では左方向側)に設けられている。
【0037】
各トランジスタWTの張出部14aの上面上に位置してそれぞれヴィアプラグ15が構成されている。これらのヴィアプラグ15は素子分離領域STIの上方に位置して構成されている。これらのヴィアプラグ15は、それぞれ例えばタングステン(W)およびタングステンを覆うバリアメタル膜により構成されており上下方向に延伸して構成されている。
【0038】
タングステン(W)層16が複数のヴィアプラグ15の上面上を連結して導電層として構成されている。このタングステン層16は、転送ゲート線TGとして機能する。各電気的要素12、14〜16間には、層間絶縁膜17が構成されている。この層間絶縁膜17は例えばシリコン酸化膜により構成されている。尚、タングステン層16と層間絶縁膜17との間にはバリアメタル膜(図示せず)が形成されている。
【0039】
次に、上記構成の製造方法について図5〜図10を参照しながら説明する。尚、図5〜図10の各図面において、(a)を付した図面は、メモリセル領域M内の構造について現しており、(b)を付した図面は、周辺回路領域P内の構造について現している。
【0040】
尚、本実施形態は、ゲート電極PG、MGの構造およびその製造方法に特徴を備えるものであり、当該部分の製造方法以外については適宜説明を省略して示す。したがって、本発明においては、当該説明に記載しない他の領域の構造についての製造方法を付加した方法に適用しても良いし、工程を省略した製造方法に適用してもよいし、必要に応じて工程を入れ替えて適用しても良い。
【0041】
まず、図5(a)および図5(b)に示す構造を構成するまでの工程を概略的に説明する。シリコン基板2のメモリセル領域Mにウェル2a、2bを形成するための不純物イオンを注入し熱処理して活性化し、また、シリコン基板2の上面を熱酸化処理することで高耐圧トランジスタ(転送ゲートトランジスタWT)用のゲート絶縁膜11を厚く形成する。次に、メモリセル領域M内において、ゲート絶縁膜11を剥離し、シリコン基板2の上面を熱酸化処理することでメモリセルトランジスタMT用のゲート絶縁膜3をゲート絶縁膜11の膜厚よりも薄く形成する。
【0042】
次に、全面にLP−CVD法を用いて、メモリセル領域M内においてゲート絶縁膜3の上に多結晶シリコン層4を堆積すると同時に、周辺回路領域P内においてゲート絶縁膜11の上に多結晶シリコン層12を堆積する。次に、両領域MおよびP内において異方性エッチング処理して素子分離溝を形成することでアクティブエリアAAを複数に分断する。このとき、メモリセル領域M内のアクティブエリアAAは帯状に分離され、周辺回路領域P内のアクティブエリアAAは島状に分離されマトリクス状に配設される。
【0043】
次に、分断された素子分離溝内に素子分離膜10を埋込み、素子分離膜10の上面位置を調整する。このとき、メモリセル領域M内においては、素子分離膜10の上面位置を多結晶シリコン層4の上面位置よりも下方で且つゲート絶縁膜3の上面位置よりも上方に位置するように調整する。周辺回路領域P内においては、素子分離膜10の上面が多結晶シリコン層12の上面とほぼ一致するように調整する。
【0044】
次に、ゲート間絶縁膜5、13、多結晶シリコン層6、14、シリコン窒化膜21、マスクパターン22の材料を順に堆積し、マスクパターン22を形成する。なお、周辺回路領域P内のゲート間絶縁膜13にはスリットが形成され、多結晶シリコン層12と多結晶シリコン層14が導通している。
【0045】
図6(a)は、この段階のメモリセル領域M内におけるマスク22の形成領域を平面図によって示しており、図6(b)は、この段階の周辺回路領域P内におけるマスクパターン22の形成領域を平面図により示している。これらの図6(a)および図6(b)に示すように、マスクパターン22は各領域MおよびP内において図中の横方向(X方向、ゲート長方向)に延伸し、当該横方向に交差する縦方向(Y方向、ゲート幅方向)に離間して形成される。尚、X方向とゲート長方向、および、Y方向とゲート幅方向は一致している実施形態を示す。
【0046】
特に周辺回路領域P内においては、図6(b)に示すように、マスクパターン22は、1の島状のアクティブエリアAAの中央を一方向に横切るように形成されている。また、マスクパターン22は、当該アクティブエリアAAの中央を横切るマスクパターン22とは別に当該マスクパターン22の延伸方向に交差する方向に離間した平面領域に位置して素子分離領域STIの上方に形成される。
【0047】
次に、図7(a)、図7(b)に、それぞれ図6(a)のC−C線に沿う断面、図6(b)のD−D線に沿う断面を示すように、メモリセル領域M内においては、マスクパターン22をマスクとしてシリコン窒化膜21、制御ゲート電極CGを構成する多結晶シリコン層6、ゲート間絶縁膜5、浮遊ゲート電極FG(多結晶シリコン層4)を異方性エッチング処理する。また、これと同時に、周辺回路領域P内においては、マスクパターン22をマスクとしてシリコン窒化膜21、ゲート電極PGを構成する多結晶シリコン層14、ゲート間絶縁膜13、多結晶シリコン層12を異方性エッチング処理する。
【0048】
このエッチング処理により、メモリセル領域M内においては、制御ゲート電極CG、ゲート間絶縁膜5、浮遊ゲート電極FGが複数に分断され、周辺回路領域P内においては、ゲート電極PGが複数に分断形成される。その後、マスクパターン22をアッシング処理などを用いて除去する。
【0049】
このとき、図6(a)のB−B線に沿う断面および図6(b)のA−A線に沿う断面においては、それぞれ図5(a)および図5(b)に示す断面構造からシリコン窒化膜22が除去された状態に形成されるため、図8(a)および図8(b)に示すように各膜3〜6、21、11〜14は残留する。
【0050】
次に、図9(a)および図9(b)に示すように、マスクパターン23を形成する。マスクパターン23の形成領域は、図10(a)および図10(b)に平面的に示している。図10(a)および図10(b)には、ハッチングされている領域がマスクパターン23によって覆われている領域となっている。
【0051】
このマスクパターン23の形成領域を具体的に説明すると、メモリセル領域M全体を覆い、周辺回路領域P内においてアクティブエリアAAの中央をゲート長方向に横切った多結晶シリコン層14、シリコン窒化膜21を素子分離領域STIの一部上で分断するための領域を開口領域Rとしたそれ以外の領域である。この開口領域Rは、ゲート長方向の幅が同一幅に形成されていると共に、ゲート長方向に対して互いに等間隔で設けられている。
【0052】
マスクパターン23の開口領域Rは、平面的には素子分離領域STIの一部領域の上方に位置して構成されている。また、図10(b)に示すように、マスクパターン23の開口領域Rのゲート長方向中心は、隣り合うアクティブエリアAA−AA間の中央からゲート長方向にずれている。
【0053】
次に、図11(a)および図11(b)に示すように、マスクパターン23をマスクとしてシリコン窒化膜21、多結晶シリコン層14を異方性エッチング処理する。このエッチング処理により、図11(b)に示すように、周辺回路領域P内においてトランジスタWTのゲート電極PGが複数に分断される。
【0054】
その後、マスクパターン23をアッシング処理などによって除去する。このようにして、メモリセルゲート電極MG、選択ゲート電極SG、周辺回路領域P内のゲート電極PGの基部として多結晶シリコン層6、14が形成されるが、この後、必要に応じてシリコン窒化膜21の除去工程、多結晶シリコン層6、14の上部の金属シリサイド化工程、各ゲート電極MG、SG、PG間に層間絶縁膜17を埋込む工程、不純物通過抑制用のバリア膜を成膜する工程、ビット線コンタクトCB、ソース線コンタクトCS、ヴィアプラグ15(タングステン)などのプラグ形成工程、タングステン層16(転送ゲート線TG)の形成工程などが行われる。
【0055】
ここでは、図4を参照してゲート電極PGの上面上にヴィアプラグ15を構造的に接続するための方法について説明する。ゲート電極MG、SG、PGを形成した後、CVD法を用いて層間絶縁膜17を堆積する。次に、層間絶縁膜17の上面上にマスクパターン(図示せず)を形成し、異方性エッチング処理することでゲート電極PGの上面上に達するヴィアホールを形成する。
【0056】
このとき、図4(a)、図4(b)に示すように、平面的に素子分離領域STIに包含する領域内にヴィアホールを形成するため、多少のマスク合わせずれがゲート幅方向に生じたとしてもヴィアホールがアクティブエリアAA上に達する虞がなくなる。したがって、ヴィアホール内にヴィアプラグ15の構成材料としてタングステンを埋め込んだとしても当該ヴィアプラグ15がアクティブエリアAAに構造的に接触する虞がなくなる。すなわち、ヴィアプラグ15の平面的な構成領域を素子分離領域STIの一部領域に包含するように構成することで合わせずれマージンを大きくすることができリソグラフィ処理の信頼性を向上できる。
【0057】
次に、ヴィアプラグ15を層間絶縁膜17の上面上でCMP(Chemical Mechanical Polishing)法により平坦化処理し、層間絶縁膜17上および複数のヴィアプラグ15上を渡るようにCVD法を用いてタングステン層16を成膜する。このようにしてフラッシュメモリ装置1の主電気的要素を構成することができる。
【0058】
発明者らは、このように形成された構造についてシミュレーションを行っている。図12は、前述説明したゲート電極非対称構造と、比較対象となるゲート電極対称構造を適用した場合のリーク電流Id−ゲート電圧Vgをシミュレーションした結果を示している。特に、ゲート電極PGに電圧Vgを印加すると、隣り合うトランジスタWTのドレインD−D間(図4参照)に電流が検出されるが、この図12に示すシミュレーションではゲート長方向に隣り合うゲート電極PG−PG間に電圧Vgを印加したときに、当該隣り合うトランジスタWTのドレインD−D間に流れる電流を電流Idとして示している。
【0059】
図12に示すデータは、以下に示すシミュレーション条件にて得られたシミュレーション結果を示している。
(1−1)ゲート長方向に隣り合う両ゲート電極PG−PG(14)間が構造的に接続(離間距離D1=0)
(1−2)ゲート長方向に隣り合うゲート電極間距離D2(>D1)、但し、素子分離領域STI上で対称構造(張出部14aの長さL1=張出部14bの長さL2)
(1−3)ゲート長方向に隣り合うゲート電極間距離D3(D>D3>D2、Dは素子分離領域STIのゲート長方向幅)、但し、素子分離領域STI上で対称構造(張出部14aの長さL1=張出部14bの長さL2)
(2−1)ゲート長方向に隣り合うゲート電極間距離D4(=D/2)、但し、素子分離領域STI上で非対称構造(張出部14aの長さL1<>張出部14bの長さL2)
(2−2)ゲート長方向に隣り合うゲート電極間距離D5(=(D+D2)/2)、但し、素子分離領域STI上で非対称構造(張出部14aの長さL1<>張出部14bの長さL2)
(2−3)ゲート長方向に隣り合うゲート電極間距離D6(=(D+D3)/2)、但し、素子分離領域STI上で非対称構造(張出部14aの長さL1<>張出部14bの長さL2)
(3)ゲート長方向に隣り合うゲート電極間距離D(素子分離領域STIの幅とほぼ同一幅)
この図12に示すように、ゲート電極PGの印加電圧Vgを増加すると電流Idが増加するが、この傾向が張出部14a、14bの張出長L1、L2によって変化することが確認されている。
【0060】
このシミュレーション結果に示すように、ゲート電極PGに対する印加電圧Vgに対する耐圧を増加するにはゲート電極間距離を素子分離領域STIの幅である距離Dにまで拡大することが理想であることが判明している。しかし、ゲート電極PGがアクティブエリアAAの端部付近に位置するように設計すると合わせずれマージンが小さくなるという問題を生じる。
【0061】
そこで、(2−1)〜(2−3)の非対称構造を適用すると、合わせずれマージンを大きくすることができる。しかも、非対称構造を適用すると(1−1)〜(1−3)に示すように対称構造を適用した場合に比較して電流を抑制できることが確認されている。したがって、張出部14a、14bの張出長が互いに異なる長さL1、L2で構成されていることが電流を抑制し耐圧を向上するためには好ましい。
【0062】
このような本実施形態によれば、チャネル領域を挟んだソースS/ドレインDを含むアクティブエリアAAが島状に分断されており、素子分離膜10が分断された素子分離領域STI内に埋め込まれており、当該アクティブエリアAA上方を横切ってゲート長方向に沿って延設されており、その張出部14a、14bが互いに異なる長さに形成されているため、隣り合うトランジスタWT−WT間に流れるリーク電流を抑制することができる。
【0063】
ゲート電極PGは、そのゲート長方向の長さが互いに同一長に形成されているため、トランジスタWTの素子の特性ばらつきを抑制することができ、素子特性をほぼ同一に形成することができる。
【0064】
多結晶シリコン層14は、その張出部14aがゲート長方向のうちの片側方向(図4(b)の左方向)に延設した張出長L1が同一長さで形成されているため、トランジスタWTのばらつきを抑制でき素子特性を均等に保持することができる。
【0065】
多結晶シリコン層14は、その張出部14bがゲート長方向のうちの片側方向とは逆方向(図4(b)の右方向)に延設した張出長L2が同一長さで形成されているため、トランジスタWTのばらつきを抑制でき素子特性を均等に保持することができる。
【0066】
多結晶シリコン層14は、その張出部14aの端部がゲート幅方向(図4(a)の上下方向)に隣り合うトランジスタWT間で同一箇所に位置しているため、トランジスタ素子のばらつきを抑制でき、ゲート幅方向に並設されたトランジスタWT素子の特性を均等に保持することができる。尚、張出部14aの端部が必ずしも同一箇所に位置していなくても良い。
【0067】
多結晶シリコン層14は、その張出部14bの端部がゲート幅方向(図4(a)の上下方向)に隣り合うトランジスタWT間で同一箇所に位置しているため、トランジスタ素子のばらつきを抑制でき、ゲート幅方向に並設されたトランジスタWT素子の特性を均等に保持することができる。尚、張出部14bの端部が必ずしも同一箇所に位置していなくても良い。
【0068】
素子分離膜10上に張り出したゲート電極PGの張出部14aの直上に位置してヴィアプラグ15が形成されるため、フォトリソグラフィ処理による合わせずれに起因してヴィアプラグ15がアクティブエリアAAに接触する虞がなくなる。
引用文献1に記載の技術思想に比較して素子分離領域STI上のシールドSLDを無くして構成することができ、ゲート長方向のアクティブエリアAA−AA間のデザインルールの余裕度を向上することができる。
素子分離領域STIのゲート長方向中央ではなく何れか一方に片寄った非対称に分断した構造を適用しているため、素子分離領域STIの構造がたとえ浅くてもフィールド反転を防ぐことができる。
【0069】
(第2の実施形態)
図13は、本発明の第2の実施形態を示すもので、前述実施形態と異なるところは、ヴィアプラグがゲート電極上で且つチャネル領域直上方に形成されているところにある。図13に示すように、ヴィアプラグ15がゲート電極PGを構成する多結晶シリコン層14の上に直接形成されており、トランジスタWTのチャネル領域の直上方に位置して構成されている。なお、前述実施形態と同一部分については同一符号を付して説明を省略する。このような実施形態においても前述実施形態とほぼ同様の作用効果を奏する。
【0070】
(第3の実施形態)
図14は、本発明の第3の実施形態を示すもので、前述実施形態と異なるところは、ヴィアプラグの直上を渡る連結ゲート線(転送ゲート線)が、互いに隣り合う2つのゲート電極毎に分断されている点にある。前述実施形態と同一部分については同一符号または必要に応じて添え字「a〜d」を付加した類似符号を付して説明を省略する。
【0071】
図14に示すように、多結晶シリコン層14に代えて、多結晶シリコン層30a、30b、30cが導電層として構成されている。前述実施形態と同様に各多結晶シリコン層30a〜30cの上部がタングステンまたはコバルトなどの金属によってシリサイド化されても良い。
【0072】
多結晶シリコン層30aは、その張出部30abは素子分離膜10aの一端側の上側端部上に張り出して構成されている。多結晶シリコン層30bは、その張出部30baが素子分離膜10aの他端側の上側端部上に張り出して構成されており、その張出部30bbが素子分離膜10bの一端側の上側端部上に張り出して構成されている。
【0073】
多結晶シリコン層30cは、その張出部30caが素子分離膜10bの一端側の上側端部上に張り出して構成されている。張出部30caは張出部30baと同一長L1に形成されている。張出部30abは張出部30bbと同一長L1に形成されている。張出部30abは張出部30baの長さL1よりも短い長さL2で形成されている。張出部30bbは張出部30caの長さL1よりも短い長さL2で形成されている。
【0074】
多結晶シリコン層30aの張出部30abの上面上にはヴィアプラグ15aが直接形成されている。多結晶シリコン層30bの張出部30baの上面上にはヴィアプラグ15bが直接形成されている。多結晶シリコン層30bの張出部30bbの上面上にはヴィアプラグ15cが直接形成されている。多結晶シリコン層30cの張出部30caの上面上にはヴィアプラグ15dが直接形成されている。
【0075】
ヴィアプラグ15a〜15dは、互いに同一層に形成されており、それらのヴィアプラグ15a〜15dの上面上はほぼ同一高さに構成されている。タングステン層31aがヴィアプラグ15aおよび15bの上面上を連結して構成されている。また、タングステン層31bがヴィアプラグ15cおよび15dの上面上を連結して構成されている。これらのタングステン層31aおよび31bは、その間の多結晶シリコン層30bの上方の層間絶縁膜17の上面上において構造的に分断されている。
【0076】
したがって、多結晶シリコン層30a〜30cの形成層と、タングステン層31aおよび31bの形成層との間をヴィアプラグ15a〜15dが連結することによって転送ゲート線TGが構成されている。この場合、転送ゲート線TGに流れる電流は、多結晶シリコン層30a→ヴィアプラグ15a→タングステン層31a→ヴィアプラグ15b→多結晶シリコン層30b→ヴィアプラグ15c→タングステン層31b→ヴィアプラグ15d→多結晶シリコン層30cの順に流れることになり、上下層に渡ってジグザグに流れるようになる。
【0077】
本実施形態によれば、次のような構成上の特徴を備えている。アクティブエリアAA上にゲート絶縁膜11を介して形成されたゲート電極PGを構成する多結晶シリコン層30bは、アクティブエリアAAの片脇に位置する素子分離膜10aの上に所定長L1で張り出した張出部30baと、アクティブエリアAAの片脇とは逆脇に位置する素子分離膜10bの上に所定長L1よりも短い所定長L2で張り出した張出部30bbとを備えている。また他のゲート電極PGを構成する多結晶シリコン層30cは、アクティブエリアAAの片脇に位置する素子分離膜10bの上に所定長L1で張り出した張出部30caを備えており、図示しないがその逆脇には素子分離膜上に所定長L2で張り出した張出部を備えている。張出部30ba、30bb、30caの上面上にはそれぞれヴィアプラグ15b、15c、15dが形成されている。そして、ヴィアプラグ15cおよび15dの上面上にはタングステン層31bが連結されており、このタングステン層31bは、その他のヴィアプラグ(15a、15bなど)には構造的に非連結で接続していない。
【0078】
このような構造を適用すると、前述実施形態とほぼ同様の作用効果が得られる。しかも、配線パターンによるアンテナ比を低減することができ、製造フロー途中にチャージ電圧によるダメージでトランジスタが破損するリスクを低減することができる。
上記構造の製造方法としては、タングステン層31aおよび31bを連結した1層のタングステン層をCVD法によって形成した後、連結したタングステン層31aおよび31b間の構造を分断するようにエッチング処理する。このようにして上記構造を製造することができる。
【図面の簡単な説明】
【0079】
【図1】本発明の第1の実施形態を示す電気的構成図
【図2】セルユニットの半導体構造を模式的に示す縦断面図
【図3】図2のE−E線に沿って示す縦断面図
【図4】(a)は周辺回路領域の一部レイアウトを概略的に示す平面図、(b)は図4のA−A線に沿って模式的に示す縦断面図
【図5】一製造段階について模式的に示す縦断面図((a)はメモリセル領域、(b)は周辺回路領域)(その1)
【図6】(a)はメモリセル領域のパターン構成状態を模式的に示す平面図、(b)は周辺回路領域のパターン構成状態を模式的に示す平面図(その1)
【図7】一製造段階において模式的に示す縦断面図((a)は図6(a)のC−C線に沿って模式的に示す断面図、(b)は図6(b)のD−D線に沿って模式的に示す断面図)(その1)
【図8】一製造段階について模式的に示す縦断面図((a)はメモリセル領域、(b)は周辺回路領域)(その2)
【図9】一製造段階について模式的に示す縦断面図((a)はメモリセル領域、(b)は周辺回路領域)(その3)
【図10】(a)はメモリセル領域のパターン構成状態を模式的に示す平面図、(b)は周辺回路領域のパターン構成状態を模式的に示す平面図(その2)
【図11】一製造段階について模式的に示す縦断面図((a)はメモリセル領域、(b)は周辺回路領域)(その4)
【図12】シミュレーション結果を示す図
【図13】本発明の第2の実施形態について示す図4相当図
【図14】本発明の第3の実施形態について示す図4相当図
【符号の説明】
【0080】
図面中、2はシリコン基板(半導体基板)、3はゲート絶縁膜、4、6、12、14は多結晶シリコン層、10、10a、10bは素子分離膜、14a、14b、30ab、30ba、30bb、30caは張出部、15、15a〜15dはヴィアプラグ、16はタングステン層(導電層)、AAはアクティブエリア、STIは素子分離領域、MG、PGはゲート電極、Sはソース領域、Dはドレイン領域を示す。
【特許請求の範囲】
【請求項1】
アクティブエリアを島状に分断する素子分離溝が表層に形成された半導体基板と、
前記半導体基板の素子分離溝内に埋め込まれることにより前記アクティブエリアに隣接して形成された素子分離膜と、
前記アクティブエリア上にゲート絶縁膜を介して形成されたゲート電極であって、一端部および他端部を有し、前記一端部および前記他端部がそれぞれ前記アクティブエリアに隣接した前記素子分離膜上に張り出したゲート電極とを備え、
前記素子分離膜上に張り出した前記ゲート電極の一端部の長さが前記前記素子分離膜上に張り出した前記ゲート電極の他端部の長さと異なる長さに形成されていることを特徴とする半導体装置。
【請求項2】
前記素子分離膜は、前記所定方向に前記アクティブエリアを複数に分断する素子分離溝内に設けられ、前記アクティブエリアに隣接して形成されることによって前記アクティブエリアが前記所定方向に複数並設され、
前記ゲート電極は、前記複数のアクティブエリア上にゲート絶縁膜を介してそれぞれ前記所定方向に沿って形成され、
前記それぞれのゲート電極は、前記所定方向に沿って互いに同一長に形成されていることを特徴とする請求項1記載の半導体装置。
【請求項3】
前記素子分離膜上に張り出したゲート電極直上に形成されたヴィアプラグを備えたことを特徴とする請求項1または2記載の半導体装置。
【請求項4】
チャネル領域を挟んだソース/ドレイン領域を含むアクティブエリアを複数の島状に分断する素子分離溝が形成された半導体基板と、
前記半導体基板の素子分離溝内にそれぞれ埋め込まれた素子分離膜であって、上面が前記半導体基板の上面から上方に突出して構成された素子分離膜と、
前記半導体基板の第1アクティブエリア上にゲート絶縁膜を介して当該第1アクティブエリアを平面的に横切って形成された第1のゲート電極であって、当該第1アクティブエリアの片脇に位置する前記素子分離膜上に所定の第1長さで張り出した第1張出部と、当該第1アクティブエリアの片脇とは逆脇に位置する素子分離膜上に前記第1長さとは異なる第2長さで張り出した第2張出部とを備えた第1のゲート電極と、
前記半導体基板の第2アクティブエリア上にゲート絶縁膜を介して当該第2アクティブエリアを平面的に横切って形成された第2のゲート電極であって、当該第2アクティブエリアの片脇に位置する前記素子分離膜上に所定の第3長さで張り出した第3張出部と、当該第2アクティブエリアの片脇とは逆脇に位置する素子分離膜上に前記第3長さとは異なる第4長さで張り出した第4張出部とを備えた第2のゲート電極と、
前記第1のゲート電極の第1張出部の上面上に構成された第1ヴィアプラグと、
前記第1のゲート電極の第2張出部の上面上に構成された第2ヴィアプラグと、
前記第2のゲート電極の第3張出部の上面上に構成された第3ヴィアプラグと、
前記第2のゲート電極の第4張出部の上面上に構成された第4ヴィアプラグと、
前記第2および第3ヴィアプラグの上面上を連結しつつ前記第1および第4ヴィアプラグを非連結にした導電層とを備えたことを特徴とする半導体装置。
【請求項5】
チャネル領域を挟んだソース/ドレイン領域をそれぞれ半導体基板に含む第1および第2のアクティブエリア上にゲート絶縁膜を介してそれぞれのアクティブエリアを平面的に横切って第1および第2のゲート電極を形成する工程であって、第1のアクティブエリアを島状に分断する素子分離溝内に埋め込まれると共に前記半導体基板の上面から上方に突出して当該第1のアクティブエリアの両脇に構成された素子分離膜上に対し互いに異なる長さだけ張り出した第1および第2張出部を備えてなる第1のゲート電極を形成すると共に、第2のアクティブエリアを島状に分断する素子分離溝内に埋め込まれると共に前記半導体基板の上面から上方に突出して当該第2のアクティブエリアの両脇に構成された素子分離膜上に対し互いに異なる長さだけ張り出した第3および第4張出部を備えてなる第2のゲート電極を形成する工程と、
前記第1および第2のゲート電極上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に前記第1のゲート電極の第1および第2張出部の上面上にそれぞれ達する第1および第2ホールを形成すると共に、前記層間絶縁膜に前記第2のゲート電極の第3および第4張出部の上面上にそれぞれ達する第3および第4ホールを形成する工程と、
前記第1ないし第4ホール内にそれぞれ第1ないし第4プラグを形成する工程と、
前記層間絶縁膜上に前記第2および第3のプラグの上面上を連結しつつ前記第1および第2のプラグを非連結にした導電層を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
【請求項1】
アクティブエリアを島状に分断する素子分離溝が表層に形成された半導体基板と、
前記半導体基板の素子分離溝内に埋め込まれることにより前記アクティブエリアに隣接して形成された素子分離膜と、
前記アクティブエリア上にゲート絶縁膜を介して形成されたゲート電極であって、一端部および他端部を有し、前記一端部および前記他端部がそれぞれ前記アクティブエリアに隣接した前記素子分離膜上に張り出したゲート電極とを備え、
前記素子分離膜上に張り出した前記ゲート電極の一端部の長さが前記前記素子分離膜上に張り出した前記ゲート電極の他端部の長さと異なる長さに形成されていることを特徴とする半導体装置。
【請求項2】
前記素子分離膜は、前記所定方向に前記アクティブエリアを複数に分断する素子分離溝内に設けられ、前記アクティブエリアに隣接して形成されることによって前記アクティブエリアが前記所定方向に複数並設され、
前記ゲート電極は、前記複数のアクティブエリア上にゲート絶縁膜を介してそれぞれ前記所定方向に沿って形成され、
前記それぞれのゲート電極は、前記所定方向に沿って互いに同一長に形成されていることを特徴とする請求項1記載の半導体装置。
【請求項3】
前記素子分離膜上に張り出したゲート電極直上に形成されたヴィアプラグを備えたことを特徴とする請求項1または2記載の半導体装置。
【請求項4】
チャネル領域を挟んだソース/ドレイン領域を含むアクティブエリアを複数の島状に分断する素子分離溝が形成された半導体基板と、
前記半導体基板の素子分離溝内にそれぞれ埋め込まれた素子分離膜であって、上面が前記半導体基板の上面から上方に突出して構成された素子分離膜と、
前記半導体基板の第1アクティブエリア上にゲート絶縁膜を介して当該第1アクティブエリアを平面的に横切って形成された第1のゲート電極であって、当該第1アクティブエリアの片脇に位置する前記素子分離膜上に所定の第1長さで張り出した第1張出部と、当該第1アクティブエリアの片脇とは逆脇に位置する素子分離膜上に前記第1長さとは異なる第2長さで張り出した第2張出部とを備えた第1のゲート電極と、
前記半導体基板の第2アクティブエリア上にゲート絶縁膜を介して当該第2アクティブエリアを平面的に横切って形成された第2のゲート電極であって、当該第2アクティブエリアの片脇に位置する前記素子分離膜上に所定の第3長さで張り出した第3張出部と、当該第2アクティブエリアの片脇とは逆脇に位置する素子分離膜上に前記第3長さとは異なる第4長さで張り出した第4張出部とを備えた第2のゲート電極と、
前記第1のゲート電極の第1張出部の上面上に構成された第1ヴィアプラグと、
前記第1のゲート電極の第2張出部の上面上に構成された第2ヴィアプラグと、
前記第2のゲート電極の第3張出部の上面上に構成された第3ヴィアプラグと、
前記第2のゲート電極の第4張出部の上面上に構成された第4ヴィアプラグと、
前記第2および第3ヴィアプラグの上面上を連結しつつ前記第1および第4ヴィアプラグを非連結にした導電層とを備えたことを特徴とする半導体装置。
【請求項5】
チャネル領域を挟んだソース/ドレイン領域をそれぞれ半導体基板に含む第1および第2のアクティブエリア上にゲート絶縁膜を介してそれぞれのアクティブエリアを平面的に横切って第1および第2のゲート電極を形成する工程であって、第1のアクティブエリアを島状に分断する素子分離溝内に埋め込まれると共に前記半導体基板の上面から上方に突出して当該第1のアクティブエリアの両脇に構成された素子分離膜上に対し互いに異なる長さだけ張り出した第1および第2張出部を備えてなる第1のゲート電極を形成すると共に、第2のアクティブエリアを島状に分断する素子分離溝内に埋め込まれると共に前記半導体基板の上面から上方に突出して当該第2のアクティブエリアの両脇に構成された素子分離膜上に対し互いに異なる長さだけ張り出した第3および第4張出部を備えてなる第2のゲート電極を形成する工程と、
前記第1および第2のゲート電極上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に前記第1のゲート電極の第1および第2張出部の上面上にそれぞれ達する第1および第2ホールを形成すると共に、前記層間絶縁膜に前記第2のゲート電極の第3および第4張出部の上面上にそれぞれ達する第3および第4ホールを形成する工程と、
前記第1ないし第4ホール内にそれぞれ第1ないし第4プラグを形成する工程と、
前記層間絶縁膜上に前記第2および第3のプラグの上面上を連結しつつ前記第1および第2のプラグを非連結にした導電層を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2009−253144(P2009−253144A)
【公開日】平成21年10月29日(2009.10.29)
【国際特許分類】
【出願番号】特願2008−101379(P2008−101379)
【出願日】平成20年4月9日(2008.4.9)
【出願人】(000003078)株式会社東芝 (54,554)
【出願人】(598082433)中部東芝エンジニアリング株式会社 (19)
【出願人】(000221199)東芝マイクロエレクトロニクス株式会社 (376)
【Fターム(参考)】
【公開日】平成21年10月29日(2009.10.29)
【国際特許分類】
【出願日】平成20年4月9日(2008.4.9)
【出願人】(000003078)株式会社東芝 (54,554)
【出願人】(598082433)中部東芝エンジニアリング株式会社 (19)
【出願人】(000221199)東芝マイクロエレクトロニクス株式会社 (376)
【Fターム(参考)】
[ Back to top ]