半導体装置
【課題】ゲート絶縁膜近傍の酸化物半導体膜に含まれる不純物元素濃度を低減する。また、ゲート絶縁膜近傍の酸化物半導体膜の結晶性を向上させる。また、当該酸化物半導体膜を用いることにより、安定した電気特性を有する半導体装置を提供する。
【解決手段】下地絶縁膜と、下地絶縁膜上に形成された酸化物半導体膜と、酸化物半導体膜上に形成されたソース電極、及びドレイン電極と、酸化物半導体膜、ソース電極、及びドレイン電極上に形成されたシリコン酸化物を含むゲート絶縁膜と、ゲート絶縁膜と接し、少なくとも前記酸化物半導体膜と重畳する領域に設けられたゲート電極と、を有し、酸化物半導体膜は、ゲート絶縁膜との界面から酸化物半導体膜に向けてシリコン濃度が１．０原子％以下の濃度である領域を有し、少なくとも領域内に、結晶部を含む半導体装置である。
【解決手段】下地絶縁膜と、下地絶縁膜上に形成された酸化物半導体膜と、酸化物半導体膜上に形成されたソース電極、及びドレイン電極と、酸化物半導体膜、ソース電極、及びドレイン電極上に形成されたシリコン酸化物を含むゲート絶縁膜と、ゲート絶縁膜と接し、少なくとも前記酸化物半導体膜と重畳する領域に設けられたゲート電極と、を有し、酸化物半導体膜は、ゲート絶縁膜との界面から酸化物半導体膜に向けてシリコン濃度が１．０原子％以下の濃度である領域を有し、少なくとも領域内に、結晶部を含む半導体装置である。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置、及び半導体装置の作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
絶縁表面を有する基板上に形成された半導体薄膜を用いて、トランジスタを構成する技術が注目されている。該トランジスタは、集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。例えば、トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
【０００４】
例えば、トランジスタの活性層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物を用いたトランジスタが開示されている（特許文献１参照）。
【０００５】
酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタよりも高いオン特性（オン電流など）を有する。当該酸化物半導体を用いたトランジスタを、高機能デバイスに応用するために、さらなる特性の向上が求められており、酸化物半導体の結晶化の技術が進められている（特許文献２参照）。特許文献２においては、酸化物半導体を熱処理することによって、結晶化する技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１６５５２８号公報
【特許文献２】特開２００８−３１１３４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
酸化物半導体膜を用いたトランジスタにおいて、トップゲート構造のトランジスタを構成する場合、当該酸化物半導体膜上に、ゲート絶縁膜が形成される。ゲート絶縁膜を形成する際に、被形成面となる酸化物半導体膜中に、ゲート絶縁膜の構成元素が混入することがある。
【０００８】
例えば、酸化物半導体膜を形成後に、ゲート絶縁膜として、スパッタリング法を用いて酸化シリコン（ＳｉＯｘ、ｘ＝２以上）を形成した際に、当該酸化シリコンの構成元素であるシリコンが、スパッタリング時に用いる希ガス元素（例えば、アルゴン等）と、ともに酸化物半導体膜に打ち込まれ、酸化物半導体膜の構成元素であるＩｎ−Ｏの結合を切って、酸化物半導体膜に不純物元素として取り込まれてしまう。特に、酸化物半導体膜とゲート絶縁膜との界面近傍には不純物元素が高い濃度で取り込まれるおそれがある。酸化物半導体膜とゲート絶縁膜との界面近傍には、チャネル領域が形成されるため、シリコンなどの不純物元素が取り込まれると、酸化物半導体膜が高抵抗化してしまう。その結果、トランジスタの電気特性の一であるオン電流が低下してしまう。このように、酸化物半導体膜に不純物元素が残存すると、トランジスタの電気特性に影響を与える要因になる。
【０００９】
また、酸化物半導体膜が結晶部を含む構成である場合、ゲート絶縁膜の構成元素が酸化物半導体膜に混入すると、酸化物半導体膜の結晶部の結合が切れ、ゲート絶縁膜近傍の酸化物半導体膜において、非晶質領域が多く形成されてしまう。
【００１０】
このような問題に鑑み、ゲート絶縁膜近傍の酸化物半導体膜に含まれる不純物元素の濃度を低減することを目的の一とする。また、ゲート絶縁膜近傍の酸化物半導体膜の結晶性を向上させることを目的の一とする。また、当該酸化物半導体膜を用いることにより、安定した電気特性を有する半導体装置を提供することを目的の一とする。
【課題を解決するための手段】
【００１１】
開示する本発明の一態様は、下地絶縁膜と、下地絶縁膜上に形成された酸化物半導体膜と、酸化物半導体膜上に形成されたソース電極、及びドレイン電極と、酸化物半導体膜、ソース電極、及びドレイン電極上に形成されたシリコン酸化物を含むゲート絶縁膜と、ゲート絶縁膜と接し、少なくとも酸化物半導体膜と重畳する領域に設けられたゲート電極と、を有し、酸化物半導体膜は、ゲート絶縁膜との界面から酸化物半導体膜に向けてシリコン濃度が１．０原子％以下の濃度で分布する領域を有し、少なくとも領域内に、結晶部を含む半導体装置である。
【００１２】
また、開示する本発明の他の一態様は、下地絶縁膜と、下地絶縁膜上に形成された酸化物半導体膜と、酸化物半導体膜上に形成されたシリコン酸化物を含むゲート絶縁膜と、ゲート絶縁膜と接し、少なくとも酸化物半導体膜と重畳する領域に設けられたゲート電極と、ゲート絶縁膜、及びゲート電極上に形成された層間絶縁膜と、層間絶縁膜上に形成され、少なくとも酸化物半導体膜と電気的に接続するソース電極、及びドレイン電極と、を有し、酸化物半導体膜は、ゲート絶縁膜との界面から酸化物半導体膜に向けてシリコン濃度が１．０原子％以下の濃度で分布する領域を有し、少なくとも領域内に、結晶部を含む半導体装置である。
【００１３】
上記各構成において、領域は、ゲート絶縁膜に接して厚さが５ｎｍ以下になるよう形成されることが好ましい。また、酸化物半導体膜は、領域以外にも、結晶部を含むことが好ましく、結晶部は、ｃ軸が下地絶縁膜と酸化物半導体膜との界面に対して垂直な方向に揃うことが好ましい。
【００１４】
また、上記各構成において、領域は、シリコン濃度が０．１原子％以下となることが好ましい。また、領域は、炭素濃度が１．０×１０２０ａｔｏｍｓ／ｃｍ３以下となることが好ましい。
【００１５】
ゲート絶縁膜近傍の酸化物半導体膜を、上述したシリコン濃度、または炭素濃度とすることによって、酸化物半導体膜の高抵抗化の抑制、及び結晶性を向上させることができる。その結果、安定した電気特性を有する半導体装置とすることができる。
【発明の効果】
【００１６】
開示する本発明の一態様によれば、ゲート絶縁膜近傍の酸化物半導体膜に含まれる不純物元素の濃度を低減することができる。また、ゲート絶縁膜近傍の酸化物半導体膜の結晶性を向上させることができる。また、安定した電気特性を有する半導体装置を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】半導体装置の一態様を示す平面図及び断面図。
【図２】半導体装置の作製工程の一例を示す断面図。
【図３】半導体装置の一態様を示す平面図及び断面図。
【図４】半導体装置の作製工程の一例を示す断面図。
【図５】半導体装置の作製工程の一例を示す断面図。
【図６】半導体装置の一形態を説明する図。
【図７】半導体装置の一形態を説明する図。
【図８】半導体装置の一形態を説明する図。
【図９】半導体装置の一形態を説明する図。
【図１０】半導体装置の一形態を説明する図。
【図１１】半導体装置の一形態を説明する図。
【図１２】計算に用いたモデル図。
【図１３】計算に用いたモデル図。
【図１４】計算結果を示す図。
【図１５】計算に用いたモデル図。
【図１６】計算結果を示す図。
【図１７】本発明の実施例に係る測定結果を示す図。
【図１８】本発明の実施例に係る測定結果を示す図。
【発明を実施するための形態】
【００１８】
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなく、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００１９】
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
【００２０】
なお、本明細書等における「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。
【００２１】
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。
【００２２】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【００２３】
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
【００２４】
なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
【００２５】
（実施の形態１）
本実施の形態では、半導体装置、及び半導体装置の作製方法の一形態を、図１、及び図２を用いて説明する。
【００２６】
〈半導体装置の構成例〉
図１（Ａ）、及び図１（Ｂ）に、半導体装置の一例として、トップゲート構造のトランジスタの平面図および断面図を示す。図１（Ａ）は平面図であり、図１（Ｂ）は、図１（Ａ）における破線Ｘ１−Ｙ１に係る断面図に相当する。なお、図１（Ａ）では、煩雑になることを避けるため、トランジスタ１５０の構成要素の一部（例えば、ゲート絶縁膜１１０など）を省略している。
【００２７】
図１（Ａ）、及び図１（Ｂ）に示すトランジスタ１５０は、基板１０２上に、下地絶縁膜１０４と、下地絶縁膜１０４上に形成された領域１０６ａ、及び領域１０６ｂを含む酸化物半導体膜１０６と、下地絶縁膜１０４、及び酸化物半導体膜１０６上に形成されたソース電極１０８ａ、及びドレイン電極１０８ｂと、酸化物半導体膜１０６、ソース電極１０８ａ、及びドレイン電極１０８ｂ上に形成されたゲート絶縁膜１１０と、ゲート絶縁膜１１０と接し、少なくとも酸化物半導体膜１０６と重畳する領域に設けられたゲート電極１１２と、を含む。また、トランジスタ１５０上に層間絶縁膜１１４が形成されている。
【００２８】
また、酸化物半導体膜１０６の膜厚は、５ｎｍより大きく２００ｎｍ以下とし、好ましくは１０ｎｍ以上３０ｎｍ以下とする。また、酸化物半導体膜１０６は、単結晶、または微結晶などの結晶性を有する構造とすることが好ましい。
【００２９】
また、酸化物半導体膜１０６は、図１（Ｂ）に示すように、端部に２０°乃至５０°のテーパーを有していることが好ましい。酸化物半導体膜１０６の端部が垂直であると酸化物半導体膜１０６の端部から酸素が抜けやすく酸素欠損を生じやすいが、酸化物半導体膜１０６の端部にテーパーを有することで酸素欠損の発生を抑制し、トランジスタ１５０のリーク電流の発生を低減することができる。
【００３０】
また、本実施の形態において、酸化物半導体膜１０６は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜であることが好ましい。なお、ＣＡＡＣ−ＯＳ膜については、後述するトランジスタ１５０の作製方法において、詳細な説明を行う。
【００３１】
また、ゲート絶縁膜１１０は、十分な耐圧および絶縁性を有するシリコンを含む酸化物を用いることが好ましい。ゲート絶縁膜１１０を単層構造とする場合には、例えば、酸化シリコンのような絶縁膜を用いればよい。
【００３２】
また、ゲート絶縁膜１１０を積層構造としても良い。ゲート絶縁膜１１０を積層構造とする場合、例えば、シリコンを含む酸化物上に、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、酸化イットリウム、酸化ランタンまたは窒化酸化シリコンなどを積層すれば良い。また、シリコンを含む酸化物上に、酸化ハフニウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））などのｈｉｇｈ−ｋ材料を積層すれば良い。
【００３３】
なお、ゲート絶縁膜１１０としてシリコンを含む酸化物を用いることにより、当該絶縁膜を加熱することにより酸素の一部を脱離させることができるので、酸化物半導体膜１０６に酸素を供給し、酸化物半導体膜１０６中の酸素欠損を補填することができる。特に、ゲート絶縁膜１１０中に少なくとも化学量論的組成を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁膜１１０として、ＳｉＯ２＋α（ただし、α＞０）で表される酸化シリコン膜を用いることが好ましい。このような酸化シリコン膜をゲート絶縁膜１１０として用いることで、酸化物半導体膜１０６に酸素を供給することができ、当該酸化物半導体膜１０６を用いたトランジスタ１５０のトランジスタ特性を良好にすることができる。
【００３４】
しかしながら、ゲート絶縁膜１１０として酸化シリコン膜を用いる場合、ゲート絶縁膜１１０の構成元素であるシリコンなどが不純物として酸化物半導体膜１０６に取り込まれるおそれがある。酸化物半導体膜１０６にゲート絶縁膜１１０の構成元素であるシリコンなどが不純物として取り込まれることにより、トランジスタの特性に影響を与える要因になる。
【００３５】
また、酸化物半導体膜１０６をＣＡＡＣ−ＯＳ膜とする場合、ゲート絶縁膜１１０の構成元素であるシリコンなどが酸化物半導体膜１０６に混入し、酸化物半導体膜１０６の結晶部の結合が切れ、ゲート絶縁膜１１０近傍の酸化物半導体膜１０６において、非晶質領域が多く形成されてしまう。
【００３６】
特に、酸化物半導体膜１０６とゲート絶縁膜１１０との界面近傍においては、シリコンなどの不純物が取り込まれやすい。酸化物半導体膜１０６とゲート絶縁膜１１０との界面近傍にはトランジスタ１５０のチャネル領域が形成されるため、酸化物半導体膜１０６とゲート絶縁膜１１０との界面近傍にシリコンなどの不純物が取り込まれると、トランジスタ１５０の電気特性を変動させてしまうおそれがある。
【００３７】
ここで、酸化物半導体膜１０６に、不純物としてシリコン酸化物であるＳｉＯ２が添加されると、どのような構造変化が起こるかについて、古典分子動力学計算により調査した結果について、図１２乃至図１４を用いて説明する。なお、上記計算を行うため、古典分子動力学計算ソフトウェアとして、富士通株式会社製ＳＣＩＧＲＥＳＳ ＭＥを用いた。古典分子動力学法では、原子間相互作用を特徴づける経験的ポテンシャルを定義することで、各原子に働く力を評価する。ニュートンの運動方程式を数値的に解くことにより、各原子の運動（時間発展）を決定論的に追跡できる。
【００３８】
以下に、計算モデルと計算条件を述べる。なお、本計算においては、Ｂｏｒｎ−Ｍａｙｅｒ−Ｈｕｇｇｉｎｓポテンシャルを用いた。
【００３９】
計算モデルとして、１６８０原子数からなるＩｎＧａＺｎＯ４の単結晶構造（図１２（Ａ）参照）と、１６８０原子数からなるＩｎＧａＺｎＯ４のＩｎ、Ｇａ、Ｚｎのそれぞれ２０原子ずつをシリコン（Ｓｉ）原子で置換した構造（図１２（Ｂ）参照）を作製した。図１２（Ｂ）に示すシリコン（Ｓｉ）置換モデルにおいて、シリコン（Ｓｉ）は、３．５７ａｔｏｍ％（２．３４重量％）である。また、図１２（Ａ）に示す単結晶モデルの密度は、６．３６ｇ／ｃｍ３であり、図１２（Ｂ）に示すシリコン（Ｓｉ）置換モデルの密度は、６．０８ｇ／ｃｍ３である。
【００４０】
図１２（Ａ）、及び図１２（Ｂ）に示す計算モデルに対して、ＩｎＧａＺｎＯ４の単結晶の融点（古典分子動力学計算による見積もりでは約２０００℃）より小さい１７２７℃において、圧力一定（１ａｔｏｍ）で、１５０ｐｓｅｃ間（時間刻み幅０．２ｆｓｅｃ×７５万ステップ）の古典分子動力学計算により、構造緩和を行った。また、これら２つの構造に対して動径分布関数ｇ（ｒ）を求めた。なお、動径分布関数ｇ（ｒ）とは、ある原子から距離ｒ離れた位置において、他の原子が存在する確率密度を表す関数である。原子同士の相関が無くなっていくと、ｇ（ｒ）は１に近づく。
【００４１】
上記の２つの計算モデルを、１５０ｐｓｅｃ間の古典分子動力学計算を行うことにより得られた最終構造をそれぞれ図１３（Ａ）、及び図１３（Ｂ）に示す。また、それぞれの構造における動径分布関数ｇ（ｒ）を図１４に示す。
【００４２】
図１３（Ａ）に示す単結晶モデルは安定で、最終構造においても結晶構造を保っているが、図１３（Ｂ）に示すシリコン（Ｓｉ）置換モデルは不安定で、時間経過とともに結晶構造が崩れていき、アモルファス構造へと変化することが確認できる。また、図１４において、各構造モデルの動径分布関数ｇ（ｒ）を比較すると、単結晶モデルでは、長距離でもピークがあり、長距離秩序があることがわかる。一方、シリコン（Ｓｉ）置換モデルでは、０．６ｎｍ近傍でピークが消え、長距離秩序がないことがわかる。
【００４３】
これらの計算結果により、ＩｎＧａＺｎＯ４にシリコン（Ｓｉ）が含まれることにより、ＩｎＧａＺｎＯ４のアモルファス化が起こりやすくなることが示唆された。また、ＩｎＧａＺｎＯ４にシリコン（Ｓｉ）が含まれた状態で高温加熱を行っても、ＩｎＧａＺｎＯ４は結晶化しないことが確認された。
【００４４】
次に、酸化物半導体膜１０６に炭素原子（Ｃ）が添加されると、どのような構造変化が起こるかについて、古典分子動力学計算により調査した結果について、図１２（Ａ）、図１５、及び図１６を用いて説明する。なお、上記計算を行うため、古典分子動力学計算ソフトウェアとして、富士通株式会社製ＳＣＩＧＲＥＳＳ ＭＥを用いた。
【００４５】
以下に、計算モデルと計算条件を述べる。なお、本計算においては、Ｂｏｒｎ−Ｍａｙｅｒ−Ｈｕｇｇｉｎｓポテンシャルを用いた。また、炭素原子（Ｃ）との原子間相互作用にはＬｅｎｎａｒｄ−Ｊｏｎｅｓポテンシャルを用いた。
【００４６】
計算モデルとして、１６８０原子数からなるＩｎＧａＺｎＯ４の単結晶構造（図１２（Ａ）参照）と、１６８０原子数からなるＩｎＧａＺｎＯ４のＩｎ、Ｇａ、Ｚｎのそれぞれ２０原子ずつを炭素原子（Ｃ）で置換し、酸素（Ｏ）の８０原子を炭素原子（Ｃ）で置換した構造（図１５（Ａ）参照）を作製した。図１５（Ａ）に示す炭素（Ｃ）置換モデルにおいて、炭素原子（Ｃ）は、８．３３ａｔｏｍ％である。また、図１２（Ａ）に示す単結晶モデルの密度は、６．３６ｇ／ｃｍ３であり、図１５（Ａ）に示す炭素（Ｃ）置換モデルの密度は、５．８９ｇ／ｃｍ３である。
【００４７】
図１２（Ａ）、及び図１５（Ａ）に示す計算モデルに対して、ＩｎＧａＺｎＯ４の単結晶の融点（古典分子動力学計算による見積もりでは約２０００℃）より小さい１７２７℃において、圧力一定（１ａｔｏｍ）で、１５０ｐｓｅｃ間（時間刻み幅０．２ｆｓｅｃ×７５万ステップ）の古典分子動力学計算により、構造緩和を行った。また、これら２つの構造に対して動径分布関数ｇ（ｒ）を求めた。なお、動径分布関数ｇ（ｒ）とは、ある原子から距離ｒ離れた位置において、他の原子が存在する確率密度を表す関数である。原子同士の相関が無くなっていくと、ｇ（ｒ）は１に近づく。
【００４８】
上記の２つの計算モデルを、１５０ｐｓｅｃ間の古典分子動力学計算を行うことにより得られた最終構造をそれぞれ、図１３（Ａ）、及び図１５（Ｂ）に示す。また、それぞれの構造における動径分布関数ｇ（ｒ）を図１６に示す。
【００４９】
図１３（Ａ）に示す単結晶モデルは安定で、最終構造においても結晶構造を保っているが、図１５（Ｂ）に示す炭素（Ｃ）置換モデルは不安定で、時間経過とともに結晶構造が崩れていき、アモルファス構造へと変化することが確認できる。また、図１６において、各構造モデルの動径分布関数ｇ（ｒ）を比較すると、単結晶モデルでは、長距離でもピークがあり、長距離秩序があることがわかる。一方、炭素（Ｃ）置換モデルでは、０．７ｎｍ近傍でピークが消え、長距離秩序がないことがわかる。
【００５０】
これらの計算結果により、ＩｎＧａＺｎＯ４に炭素（Ｃ）が含まれることによって、ＩｎＧａＺｎＯ４のアモルファス化が起こりやすくなることが示唆された。また、ＩｎＧａＺｎＯ４に炭素（Ｃ）が含まれた状態で高温加熱を行っても、ＩｎＧａＺｎＯ４は結晶化しないことが確認された。
【００５１】
そこで、本実施の形態に示す半導体装置において、酸化物半導体膜１０６のゲート絶縁膜１１０との界面近傍に取り込まれるシリコンなどの不純物を抑制する。その結果、酸化物半導体膜１０６において、ゲート絶縁膜１１０との界面から酸化物半導体膜１０６に向けたシリコン濃度が１．０原子％以下の濃度で分布する領域が形成される。当該領域は、図１（Ｂ）において、領域１０６ａと示す。また、領域１０６ａに含まれるシリコン濃度は、０．１原子％以下であるとより好ましい。また、領域１０６ａは、ゲート絶縁膜１１０に接して厚さが５ｎｍ以下で存在する。
【００５２】
なお、図１（Ｂ）において、酸化物半導体膜１０６の領域１０６ａ以外の領域を領域１０６ｂと示す。
【００５３】
また、ゲート絶縁膜１１０に炭素などの不純物が含まれる場合、これも上記のシリコンと同様に酸化物半導体膜１０６に不純物として取り込まれるおそれがある。そこで、領域１０６ａに含まれる炭素濃度は、１．０×１０２０ａｔｏｍｓ／ｃｍ３以下、より好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以下とする。
【００５４】
シリコンなどの不純物を酸化物半導体膜１０６に混入させないためには、ゲート絶縁膜１１０を形成の際に、酸化物半導体膜１０６にダメージが入らないように形成すればよい。例えば、ゲート絶縁膜１１０をスパッタリング法で酸化シリコン膜を形成する場合、ゲート絶縁膜１１０の構成元素であるシリコンが酸化物半導体膜１０６に衝突する勢いを弱くすればよい。具体的には、ゲート絶縁膜１１０成膜時の成膜電力を低くする、ゲート絶縁膜１１０成膜時の成膜圧力を高くする、またはゲート絶縁膜１１０成膜時のターゲットと基板間距離（Ｔ−Ｓ間距離）を長くする等の方法がある。ただし、ゲート絶縁膜１１０の形成方法は、これに限定されない。例えば、ＰＥ−ＣＶＤ法により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜等を用いることができる。ＰＥ−ＣＶＤ法は、スパッタリング法に比べ、下地膜となる酸化物半導体膜１０６にダメージが少ないため好ましい。
【００５５】
このように、酸化物半導体膜１０６の領域１０６ａに取り込まれるシリコン、及び炭素などの不純物濃度を低減することにより、トランジスタ１５０の電気特性の変動を抑制することができる。また、酸化物半導体膜１０６をＣＡＡＣ−ＯＳ膜とする場合、ゲート絶縁膜１１０との界面近傍まで、結晶部を形成することができる。このような酸化物半導体膜１０６を用いてトランジスタ１５０を作製することにより、安定した電気特性を有する半導体装置とすることができる。
【００５６】
なお、その他の構成要素の詳細については、後述するトランジスタ１５０の作製方法において、図２を用いて説明する。
【００５７】
〈トランジスタ１５０の作製方法〉
以下、図２を用いて、本実施の形態に係る図１に示すトランジスタ１５０の作製方法の一例について説明する。
【００５８】
まず、基板１０２を準備する。基板１０２に使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などの基板を用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することも可能である。
【００５９】
また、基板１０２として、可撓性基板を用いてもよい。可撓性基板を用いる場合、可撓性基板上に酸化物半導体膜１０６を含むトランジスタを直接作製してもよいし、他の作製基板に酸化物半導体膜１０６を含むトランジスタを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体膜１０６を含むトランジスタとの間に剥離層を設けるとよい。
【００６０】
次に、基板１０２上に下地絶縁膜１０４を形成する（図２（Ａ）参照）。下地絶縁膜１０４は、基板１０２からの水素、水分などの不純物元素の拡散を防止する効果があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、または酸化窒化シリコン膜から選ばれた一、または複数の膜による積層構造により形成することができる。
【００６１】
また、下地絶縁膜１０４のその他の効果としては、のちに形成される酸化物半導体膜１０６に酸素を供給することができる。例えば、下地絶縁膜１０４として、酸化物を含む絶縁膜を用いた場合、当該下地絶縁膜１０４を加熱することにより酸素の一部を脱離させることができるので、酸化物半導体膜１０６に酸素を供給し、酸化物半導体膜１０６中の酸素欠損を補填することができる。特に、下地絶縁膜１０４中に少なくとも化学量論的組成を超える量の酸素が存在することが好ましく、例えば、下地絶縁膜１０４として、ＳｉＯ２＋α（ただし、α＞０）で表される酸化シリコン膜を用いることが好ましい。このような酸化シリコン膜を下地絶縁膜１０４として用いることで、酸化物半導体膜１０６に酸素を供給することができ、当該酸化物半導体膜１０６を用いたトランジスタ１５０のトランジスタ特性を良好にすることができる。
【００６２】
また、下地絶縁膜１０４を形成する前に、基板１０２に対してプラズマ処理等を行っても良い。プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板１０２側にＲＦ電源を用いて電圧を印加して基板１０２近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリングを行うと、基板１０２表面に付着している粉状物質（パーティクル、ごみともいう）を除去することができる。
【００６３】
次いで、下地絶縁膜１０４上に酸化物半導体膜１０６を形成する（図２（Ａ）参照）。また、酸化物半導体膜１０６は、ＣＡＡＣ−ＯＳ膜とすることが好ましい。なお、下地絶縁膜１０４、及び酸化物半導体膜１０６は、大気に触れさせることなく連続して成膜するのが好ましい。
【００６４】
ここで、酸化物半導体膜１０６に用いることができるＣＡＡＣ−ＯＳ膜について、以下詳細な説明を行う。
【００６５】
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動の低下が抑制される。
【００６６】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸及びｂ軸の向きが異なっていてもよい。本明細書等において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
【００６７】
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、表面の近傍では結晶部の占める割合が高くなることがある。
【００６８】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
【００６９】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射によるトランジスタの電気特性の変動を低減することが可能である。また、しきい値の変動、及びバラツキを抑制できる。よって、当該トランジスタは、信頼性が高い。
【００７０】
また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができる。さらに、結晶性を有する酸化物半導体膜表面の平坦性を高めることによって、該酸化物半導体を用いたトップゲート構造のトランジスタは、アモルファス状態の酸化物半導体を用いたトランジスタ以上の電界効果移動度を得ることができる。酸化物半導体膜表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が０．１５ｎｍ以下、好ましくは０．１ｎｍ以下の表面上に形成するとよい。
【００７１】
なお、Ｒａは、算術平均粗さを面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、以下の式にて定義される。
【００７２】
【数１】
【００７３】
ここで、指定面とは、粗さ計測の対象となる面であり、座標（ｘ１，ｙ１，ｆ（ｘ１，ｙ１）），（ｘ１，ｙ２，ｆ（ｘ１，ｙ２）），（ｘ２，ｙ１，ｆ（ｘ２，ｙ１）），（ｘ２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて測定可能である。
【００７４】
また、酸化物半導体膜１０６に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体膜を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（例えば、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ガドリニウム（Ｇｄ））から選ばれた一種、または複数種が含まれていることが好ましい。
【００７５】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【００７６】
ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【００７７】
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素、若しくは上記のスタビライザーとしての元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
【００７８】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、あるいはＩｎ：Ｇａ：Ｚｎ＝２：１：３の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【００７９】
また、酸化物半導体膜１０６の成膜工程において、酸化物半導体膜１０６に水素、または水がなるべく含まれないことが好ましい。例えば、酸化物半導体膜１０６の成膜工程の前処理として、スパッタリング装置の予備加熱室で下地絶縁膜１０４が形成された基板１０２を予備加熱し、基板１０２、及び下地絶縁膜１０４に吸着した水素、水分などの不純物を脱離し排気することが好ましい。また、酸化物半導体膜１０６の成膜時、残留水分が排気された成膜室（成膜チャンバーともいう）で行うことが好ましい。
【００８０】
なお、予備加熱室、及び成膜室の水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段は、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した、予備加熱室、及び成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、酸化物半導体膜１０６に含まれる水素、水分などの不純物の濃度を低減できる。
【００８１】
なお、本実施の形態では、酸化物半導体膜１０６としてＩｎ−Ｇａ−Ｚｎ系酸化物をスパッタリング法により成膜する。また、酸化物半導体膜１０６は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下においてスパッタリング法により形成することができる。
【００８２】
酸化物半導体膜１０６として、Ｉｎ−Ｇａ−Ｚｎ系酸化物をスパッタリング法で作製するためのターゲットとしては、例えば、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットや、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２の金属酸化物ターゲットや、原子数比がＩｎ：Ｇａ：Ｚｎ＝２：１：３の金属酸化物ターゲットを用いることができる。ただし、酸化物半導体膜１０６に用いることのできるターゲットは、これらのターゲットの材料、及び組成比に限定されるものではない。
【００８３】
また、酸化物半導体膜１０６を上述した金属酸化物ターゲットを用いて形成した場合、ターゲットの組成と、基板上に形成される薄膜の組成と、が異なる場合がある。例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］の金属酸化物ターゲットを用いた場合、成膜条件にも依存するが、薄膜である酸化物半導体膜１０６の組成比は、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：０．６〜０．８［ｍｏｌ比］となる場合がある。これは、酸化物半導体膜１０６の成膜中において、ＺｎＯが昇華する、またはＩｎ２Ｏ３、Ｇａ２Ｏ３、ＺｎＯの各成分のスパッタリングレートが異なるためだと考えられる。
【００８４】
したがって、所望の組成比の薄膜を形成したい場合においては、予め金属酸化物ターゲットの組成比を調整する必要がある。例えば、薄膜である酸化物半導体膜１０６の組成比を、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］とする場合においては、金属酸化物ターゲットの組成比を、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１．５［ｍｏｌ比］とすればよい。すなわち、金属酸化物ターゲットのＺｎＯの含有量を予め多くすればよい。ただし、ターゲットの組成比は、上記数値に限定されず、成膜条件や、形成される薄膜の組成により適宜調整することができる。また、金属酸化物ターゲットのＺｎＯの含有量を多くすることにより、得られる薄膜の結晶性が向上するため好ましい。
【００８５】
また、金属酸化物ターゲットの相対密度は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。相対密度の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜１０６は緻密な膜とすることができる。
【００８６】
また、酸化物半導体膜１０６を成膜する際に用いるスパッタリングガスとしては、水素、水、水酸基、または水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
【００８７】
酸化物半導体膜１０６として、ＣＡＡＣ−ＯＳ膜を適用する場合、該ＣＡＡＣ−ＯＳ膜を形成する方法としては、三つ挙げられる。一つめは、成膜温度を１００℃以上４５０℃以下として酸化物半導体膜の成膜を行うことで、ｃ軸が酸化物半導体膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。二つめは、酸化物半導体膜を薄い膜厚で成膜した後、２００℃以上７００℃以下の熱処理を行うことで、ｃ軸が酸化物半導体膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。三つめは、一層目の酸化物半導体膜を薄く成膜した後、２００℃以上７００℃以下の熱処理を行い、さらに二層目の酸化物半導体膜の成膜を行うことで、ｃ軸が酸化物半導体膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
【００８８】
また、ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。
【００８９】
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
【００９０】
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
【００９１】
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは１５０℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。
【００９２】
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
【００９３】
なお、酸化物半導体膜１０６として、ＣＡＡＣ−ＯＳ膜以外の結晶性を有する酸化物半導体膜（単結晶または微結晶）を成膜する場合には、成膜温度は特に限定されない。
【００９４】
次いで、下地絶縁膜１０４、及び酸化物半導体膜１０６上にソース電極及びドレイン電極（これと同じ層で形成される配線を含む）に用いる導電膜を成膜する。ソース電極及びドレイン電極に用いる導電膜としては、例えば、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、アルミニウム、銅などの金属膜の下側、または上側の一方または双方にチタン、モリブデン、タングステンなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、ソース電極及びドレイン電極に用いる導電膜は、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（Ｉｎ２Ｏ３−ＳｎＯ２、ＩＴＯと略記する）、インジウム亜鉛酸化物（Ｉｎ２Ｏ３−ＺｎＯ）を用いることができる。ソース電極及びドレイン電極に用いる導電膜は、上記の材料を用いて単層、または積層して成膜することができる。形成方法も特に限定されず、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる
【００９５】
次いで、フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極１０８ａ、及びドレイン電極１０８ｂを形成した後、レジストマスクを除去する（図２（Ｂ）参照）。当該フォトリソグラフィ工程におけるレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いることが好ましい。
【００９６】
また、上記工程により、酸化物半導体膜１０６上で隣り合うソース電極１０８ａの下端部とドレイン電極１０８ｂの下端部との間隔幅によって、後に形成されるトランジスタ１５０のチャネル長Ｌが決定される。よって、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、例えば、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いてフォトリソグラフィ工程でのレジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタ１５０のチャネル長Ｌを微細化することが可能であり、回路の動作速度を高速化できる。
【００９７】
また、フォトリソグラフィ工程で用いるフォトマスク数、及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【００９８】
なお、導電膜のエッチングの際に、酸化物半導体膜１０６がエッチングされ、分断することのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみをエッチングし、酸化物半導体膜１０６を全くエッチングしないという条件を得ることは難しく、導電膜のエッチングの際に酸化物半導体膜１０６は、一部のみがエッチングされ、例えば、酸化物半導体膜１０６の膜厚の５％乃至５０％がエッチングされ、溝部（凹部）を有する酸化物半導体膜１０６となることもある。
【００９９】
次いで、酸化物半導体膜１０６、ソース電極１０８ａ、及びドレイン電極１０８ｂを覆って、ゲート絶縁膜１１０を形成する。ここで、ゲート絶縁膜１１０の膜厚は、例えば１ｎｍ以上５００ｎｍ以下とすることができる。また、ゲート絶縁膜１１０の作製方法に特に限定はないが、例えば、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いてゲート絶縁膜１１０を作製することができる。
【０１００】
ゲート絶縁膜１１０は、十分な耐圧および絶縁性を有する酸化物絶縁膜を用いることが好ましい。ゲート絶縁膜１１０を単層構造とする場合には、例えば、酸化シリコンのようなシリコンを含む酸化物を用いればよい。
【０１０１】
また、ゲート絶縁膜１１０形成時に、酸化物半導体膜１０６のゲート絶縁膜１１０との界面近傍にシリコンなどの不純物が取り込まれる。その結果、酸化物半導体膜１０６は、ゲート絶縁膜１１０との界面近傍に、領域１０６ａが形成され、領域１０６ａ以外の酸化物半導体膜１０６は、領域１０６ｂとなる。
【０１０２】
なお、領域１０６ａに含まれるシリコン濃度は、１．０原子％以下、より好ましくは、０．１原子％以下とする。また、領域１０６ａは、ゲート絶縁膜１１０に接して厚さが５ｎｍ以下の範囲に存在する。
【０１０３】
また、ゲート絶縁膜１１０に炭素などの不純物が含まれる場合、これも上記のシリコンと同様に酸化物半導体膜１０６の領域１０６ａに不純物として取り込まれる。そこで、領域１０６ａに含まれる炭素濃度は、１．０×１０２０ａｔｏｍｓ／ｃｍ３以下、より好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以下とする。
【０１０４】
また、ゲート絶縁膜１１０を積層構造としても良い。ゲート絶縁膜１１０を積層構造とする場合、例えば、シリコンを含む酸化物上に、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、酸化イットリウム、酸化ランタンまたは窒化酸化シリコンなどを積層すれば良い。また、シリコンを含む酸化物上に、酸化ハフニウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））などのｈｉｇｈ−ｋ材料を積層すれば良い。
【０１０５】
ゲート絶縁膜１１０としてシリコンを含む酸化物を用いることにより、当該絶縁膜を加熱することにより酸素の一部を脱離させることができるので、酸化物半導体膜１０６に酸素を供給し、酸化物半導体膜１０６中の酸素欠損を補填することができる。特に、ゲート絶縁膜１１０中に少なくとも化学量論的組成を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁膜１１０として、ＳｉＯ２＋α（ただし、α＞０）で表される酸化シリコン膜を用いることが好ましい。このような酸化シリコン膜をゲート絶縁膜１１０として用いることで、酸化物半導体膜１０６に酸素を供給することができ、当該酸化物半導体膜１０６を用いたトランジスタ１５０のトランジスタ特性を良好にすることができる。
【０１０６】
また、ゲート絶縁膜１１０は、シリコンなどの不純物を酸化物半導体膜１０６に混入させないために、ゲート絶縁膜１１０を形成の際に、酸化物半導体膜１０６にダメージが入らないように形成すればよい。例えば、ゲート絶縁膜１１０をスパッタリング法で酸化シリコン膜を形成する場合、ゲート絶縁膜１１０の構成元素であるシリコンが酸化物半導体膜１０６に衝突する勢いを弱くすればよい。具体的には、ゲート絶縁膜１１０成膜時の成膜電力を低くする、ゲート絶縁膜１１０成膜時の成膜圧力を高くする、またはゲート絶縁膜１１０成膜時のターゲットと基板間距離（Ｔ−Ｓ間距離）を長くする等の方法がある。ただし、ゲート絶縁膜１１０の形成方法は、これに限定されない。例えば、ＰＥ−ＣＶＤ法により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜等を用いることができる。ＰＥ−ＣＶＤ法は、スパッタリング法に比べ、下地膜となる酸化物半導体膜１０６にダメージが少ないため好ましい。
【０１０７】
次いで、ゲート絶縁膜１１０上に、ゲート電極（これと同じ層で形成される配線を含む）を形成するための導電膜を形成する。ゲート電極に用いる導電膜としては、例えば、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料、またはこれらを主成分とする合金材料を用いることができる。ゲート電極に用いる導電膜としては、導電性の金属酸化物を用いて形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（Ｉｎ２Ｏ３−ＳｎＯ２、ＩＴＯと略記する場合がある）、インジウム亜鉛酸化物（Ｉｎ２Ｏ３−ＺｎＯ）、または、これらの金属酸化物材料にシリコン若しくは酸化シリコンを含有させたものを用いることができる。ゲート電極は、上記の材料を用いて単層、または積層して形成することができる。形成方法も特に限定されず、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる。
【０１０８】
次いで、フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行って、ゲート電極１１２を形成した後、レジストマスクを除去する（図２（Ｃ）参照）。また、ゲート電極１１２を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。なお、ゲート電極１１２のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。なお、ゲート電極１１２が形成された段階で、トランジスタ１５０が形成される。
【０１０９】
次いで、ゲート絶縁膜１１０、及びゲート電極１１２上に層間絶縁膜１１４を形成する（図２（Ｄ）参照）。
【０１１０】
層間絶縁膜１１４としては、無機絶縁膜を用いることが好ましく、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化ハフニウム膜などの酸化物絶縁膜を単層、或いは積層して用いればよい。また、上述の酸化物絶縁膜上に、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜などの窒化物絶縁膜の単層、または積層をさらに形成してもよい。例えば、スパッタリング法を用いて、ゲート電極１１２側から順に酸化シリコン膜、及び酸化アルミニウム膜の積層を形成する。
【０１１１】
層間絶縁膜１１４の成膜後、酸化物半導体膜１０６に対して熱処理を行うのが好ましい。当該熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。
【０１１２】
当該熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウムなど）の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰囲気に水、水素などが含まれないことが好ましい。また、熱処理装置に導入する窒素、酸素、または希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１１３】
酸化物半導体膜成膜後の熱処理によって、酸化物半導体を構成する主成分材料の一つである酸素が同時に減少してしまう可能性がある。しかし、当該熱処理において、下地絶縁膜１０４、またはシリコンを含む酸化物を用いて形成されるゲート絶縁膜１１０より、酸素を酸化物半導体膜１０６へ供給することができるので、酸化物半導体膜１０６の酸素欠損を補完することができる。
【０１１４】
上述のような熱処理を行うことで、酸化物半導体膜１０６を、その主成分以外の不純物が極力含まれないように高純度化することができる。高純度化された酸化物半導体膜１０６中にはドナーに由来するキャリアが極めて少なく（ゼロに近い）、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満である。このようにして、ｉ型（真性）化された酸化物半導体膜１０６を形成することができる。
【０１１５】
以上の工程でトランジスタ１５０が形成される。トランジスタ１５０は、酸化物半導体膜１０６の領域１０６ａに取り込まれるシリコンなどの不純物濃度が低減されている。また、酸化物半導体膜をＣＡＡＣ−ＯＳ膜とする場合、ゲート絶縁膜１１０との界面近傍まで、結晶部を形成することができる。これにより、トランジスタ１５０を、安定した電気特性を有するものとすることができる。
【０１１６】
また、層間絶縁膜１１４上に、さらに平坦化絶縁膜を設けても良い。平坦化絶縁膜としては、アクリル系樹脂、ポリイミド系樹脂、ベンゾシクロブテン系樹脂、ポリアミド系樹脂、エポキシ系樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させてもよい。
【０１１７】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１１８】
（実施の形態２）
本実施の形態においては、実施の形態１の図１、及び図２に示した半導体装置、及び半導体装置の作製方法の変形例について、図３乃至図５を用いて説明を行う。なお、図１、及び図２で示した符号については、同様の符号を用い、その繰り返しの説明は省略する。
【０１１９】
〈半導体装置の構成例（変形例）〉
図３（Ａ）、及び図３（Ｂ）に、半導体装置の一例として、トップゲート構造のトランジスタの平面図、および断面図を示す。図３（Ａ）は平面図であり、図３（Ｂ）は、図３（Ａ）における破線Ｘ２−Ｙ２に係る断面図に相当する。なお、図３（Ａ）では、煩雑になることを避けるため、トランジスタ１６０の構成要素の一部（例えば、ゲート絶縁膜１１０など）を省略している。
【０１２０】
図３（Ａ）、及び図３（Ｂ）に示すトランジスタ１６０は、基板１０２上に、下地絶縁膜１０４と、下地絶縁膜１０４上に形成された領域１０６ｃ、領域１０６ｄ、領域１０６ｅ、及び領域１０６ｆを含む酸化物半導体膜１０６と、酸化物半導体膜１０６上に形成されたゲート絶縁膜１１０と、ゲート絶縁膜１１０と接し、少なくとも酸化物半導体膜１０６と重畳する領域に設けられたゲート電極１１２と、ゲート絶縁膜１１０、及びゲート電極１１２上に形成された層間絶縁膜１１４と、層間絶縁膜１１４上に設けられ、酸化物半導体膜１０６と電気的に接続されたソース電極１０８ａ、及びドレイン電極１０８ｂを含む。
【０１２１】
酸化物半導体膜１０６は、チャネル形成領域として機能する領域１０６ｃ、及び領域１０６ｄを含み、チャネル形成領域を挟んで一対の低抵抗領域として機能する領域１０６ｅ、及び領域１０６ｆを含む。
【０１２２】
また、酸化物半導体膜１０６は、図３（Ｂ）に示すように、端部に２０°乃至５０°のテーパーを有していることが好ましい。酸化物半導体膜１０６の端部が垂直であると酸化物半導体膜１０６の端部から酸素が抜けやすく酸素欠損を生じやすいが、酸化物半導体膜１０６の端部にテーパーを有することで酸素欠損の発生を抑制し、トランジスタ１６０のリーク電流の発生を低減することができる。
【０１２３】
また、ゲート絶縁膜１１０は、十分な耐圧および絶縁性を有する酸化物絶縁膜を用いることが好ましい。ゲート絶縁膜１１０を単層構造とする場合には、例えば、酸化シリコンのようなシリコンを含む酸化物を用いればよい。
【０１２４】
なお、ゲート絶縁膜１１０としてシリコンを含む酸化物を用いることにより、当該絶縁膜を加熱することにより酸素の一部を脱離させることができるので、酸化物半導体膜１０６に酸素を供給し、酸化物半導体膜１０６中の酸素欠損を補填することができる。特に、ゲート絶縁膜１１０中に少なくとも化学量論的組成を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁膜１１０として、ＳｉＯ２＋α（ただし、α＞０）で表される酸化シリコン膜を用いることが好ましい。このような酸化シリコン膜をゲート絶縁膜１１０として用いることで、酸化物半導体膜１０６に酸素を供給することができ、当該酸化物半導体膜１０６を用いたトランジスタ１６０のトランジスタ特性を良好にすることができる。
【０１２５】
しかしながら、ゲート絶縁膜１１０として酸化シリコン膜を用いる場合、ゲート絶縁膜１１０中のシリコンが不純物として酸化物半導体膜１０６に取り込まれるおそれがある。酸化物半導体膜１０６にゲート絶縁膜１１０の構成元素であるシリコンなどが不純物として取り込まれることにより、トランジスタの特性に影響を与える要因になる。また、酸化物半導体膜１０６をＣＡＡＣ−ＯＳ膜とする場合、ゲート絶縁膜１１０の構成元素が酸化物半導体膜１０６に混入し、酸化物半導体膜１０６の結晶部の結合が切れ、ゲート絶縁膜１１０近傍の酸化物半導体膜１０６において、非晶質領域が多く形成されてしまう。
【０１２６】
特に、酸化物半導体膜１０６とゲート絶縁膜１１０との界面近傍においては、シリコンなどの不純物が取り込まれやすい。酸化物半導体膜１０６とゲート絶縁膜１１０との界面近傍にはトランジスタ１６０のチャネル領域が形成されるため、酸化物半導体膜１０６とゲート絶縁膜１１０との界面近傍にシリコンなどの不純物が取り込まれると、トランジスタ１５０の電気特性を変動させてしまうおそれがある。
【０１２７】
そこで、本実施の形態に示す半導体装置において、酸化物半導体膜１０６のゲート絶縁膜１１０との界面近傍に取り込まれるシリコンなどの不純物を抑制する。その結果、酸化物半導体膜１０６において、ゲート絶縁膜１１０との界面から酸化物半導体膜１０６に向けたシリコン濃度が１．０原子％以下の濃度で分布する領域が形成される。当該領域は、図３（Ｂ）において、領域１０６ｃ、及び領域１０６ｅと示す。また、領域１０６ｃ、及び領域１０６ｅに含まれるシリコン濃度は、０．１原子％以下であるとより好ましい。また、領域１０６ｃ、及び領域１０６ｅは、ゲート絶縁膜１１０に接して５ｎｍ以下の厚さで存在する。
【０１２８】
なお、図３（Ｂ）において、酸化物半導体膜１０６中、下地絶縁膜１０４側の領域を領域１０６ｄ及び領域１０６ｆとして示し、ゲート絶縁膜１１０に近い領域を領域１０６ｃ及び領域１０６ｅとして、それぞれ示す。
【０１２９】
また、ゲート絶縁膜１１０に炭素などの不純物が含まれる場合、これも上記のシリコンと同様に酸化物半導体膜１０６に不純物として取り込まれるおそれがある。そこで、領域１０６ｃ、及び領域１０６ｅに含まれる炭素濃度は、１．０×１０２０ａｔｏｍｓ／ｃｍ３以下、より好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以下とする。
【０１３０】
シリコンなどの不純物を酸化物半導体膜１０６に混入させないためには、ゲート絶縁膜１１０を形成の際に、酸化物半導体膜１０６にダメージが入らないように形成すればよい。例えば、ゲート絶縁膜１１０をスパッタリング法で酸化シリコン膜を形成する場合、ゲート絶縁膜１１０の構成元素であるシリコンが酸化物半導体膜１０６に衝突する勢いを弱くすればよい。具体的には、ゲート絶縁膜１１０成膜時の成膜電力を低くする、ゲート絶縁膜１１０成膜時の成膜圧力を高くする、またはゲート絶縁膜１１０成膜時のターゲットと基板間距離（Ｔ−Ｓ間距離）を長くする等の方法がある。ただし、ゲート絶縁膜１１０の形成方法は、これに限定されない。例えば、ＰＥ−ＣＶＤ法により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜等を用いることができる。ＰＥ−ＣＶＤ法は、スパッタリング法に比べ、下地膜となる酸化物半導体膜１０６にダメージが少ないため好ましい。
【０１３１】
このように、酸化物半導体膜１０６の領域１０６ｃ、及び領域１０６ｅに取り込まれるシリコン、及び炭素などの不純物濃度を低減することにより、トランジスタ１６０の電気特性の変動を抑制することができる。また、酸化物半導体膜１０６をＣＡＡＣ−ＯＳ膜とする場合、ゲート絶縁膜１１０との界面近傍まで、結晶部を形成することができる。このような酸化物半導体膜１０６を用いてトランジスタ１６０を作製することにより、安定した電気特性を有する半導体装置とすることができる。
【０１３２】
なお、その他の構成要素の詳細については、後述するトランジスタ１６０の作製方法において、図４、及び図５を用いて説明する。
【０１３３】
〈トランジスタ１６０の作製方法〉
以下、図４、及び図５を用いて、本実施の形態に係る図３に示すトランジスタ１６０の作製方法の一例について説明する。
【０１３４】
まず、基板１０２を準備する。基板１０２については、実施の形態１に記載した構成と、同様の構成とすることができる。
【０１３５】
次に、基板１０２上に下地絶縁膜１０４を形成する（図４（Ａ）参照）。下地絶縁膜１０４は、基板１０２からの水素、水分などの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、または酸化窒化シリコン膜から選ばれた一、または複数の膜による積層構造により形成することができる。
【０１３６】
また、下地絶縁膜１０４のその他の効果としては、のちに形成される酸化物半導体膜１０６に酸素を供給することができる。例えば、下地絶縁膜１０４として、酸化物を含む絶縁膜を用いた場合、当該下地絶縁膜１０４を加熱することにより酸素の一部を脱離させることができるので、酸化物半導体膜１０６に酸素を供給し、酸化物半導体膜１０６中の酸素欠損を補填することができる。特に、下地絶縁膜１０４中に少なくとも化学量論的組成を超える量の酸素が存在することが好ましく、例えば、下地絶縁膜１０４として、ＳｉＯ２＋α（ただし、α＞０）で表される酸化シリコン膜を用いることが好ましい。このような酸化シリコン膜を下地絶縁膜１０４として用いることで、酸化物半導体膜１０６に酸素を供給することができ、当該酸化物半導体膜１０６を用いたトランジスタ１６０のトランジスタ特性を良好にすることができる。
【０１３７】
また、下地絶縁膜１０４を形成する前に、基板１０２に対してプラズマ処理等を行っても良い。プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板１０２側にＲＦ電源を用いて電圧を印加して基板１０２近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリングを行うと、基板１０２表面に付着している粉状物質（パーティクル、ごみともいう）を除去することができる。
【０１３８】
次いで、下地絶縁膜１０４上に酸化物半導体膜１０６を形成する（図４（Ａ）参照）。また、酸化物半導体膜１０６は、ＣＡＡＣ−ＯＳ膜とすることが好ましい。なお、下地絶縁膜１０４、及び酸化物半導体膜１０６は、大気に触れさせることなく連続して成膜するのが好ましい。
【０１３９】
酸化物半導体膜１０６については、実施の形態１に記載した構成と、同様の構成とすることができる。
【０１４０】
次いで、酸化物半導体膜１０６を覆って、ゲート絶縁膜１１０を形成する（図４（Ｂ）参照）。ここで、ゲート絶縁膜１１０の膜厚は、例えば１ｎｍ以上５００ｎｍ以下とすることができる。また、ゲート絶縁膜１１０の作製方法に特に限定はないが、例えば、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いてゲート絶縁膜１１０を作製することができる。
【０１４１】
ゲート絶縁膜１１０は、十分な耐圧および絶縁性を有する酸化物絶縁膜を用いることが好ましい。ゲート絶縁膜１１０を単層構造とする場合には、例えば、酸化シリコンのようなシリコンを含む酸化物を用いればよい。
【０１４２】
また、ゲート絶縁膜１１０形成時に、酸化物半導体膜１０６のゲート絶縁膜１１０との界面近傍にシリコンなどの不純物が取り込まれる。その結果、酸化物半導体膜１０６は、ゲート絶縁膜１１０との界面近傍に、領域１０６ｇが形成され、領域１０６ｇ以外の酸化物半導体膜１０６は、領域１０６ｈとなる。なお、領域１０６ｇは、のちに領域１０６ｃ、及び領域１０６ｅとなる部分であり、領域１０６ｈは、のちに領域１０６ｄ、及び領域１０６ｆとなる部分である。
【０１４３】
なお、領域１０６ｇに含まれるシリコン濃度は、１．０原子％以下、より好ましくは、０．１原子％以下とする。また、領域１０６ｇは、ゲート絶縁膜１１０に接して５ｎｍ以下の厚さで存在する。
【０１４４】
また、ゲート絶縁膜１１０に炭素などの不純物が含まれる場合、これも上記のシリコンと同様に酸化物半導体膜１０６の領域１０６ｇに不純物として取り込まれる。そこで、領域１０６ｇに含まれる炭素濃度は、１．０×１０２０ａｔｏｍｓ／ｃｍ３以下、より好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以下とする。
【０１４５】
また、ゲート絶縁膜１１０を積層構造としても良い。ゲート絶縁膜１１０を積層構造とする場合、例えば、シリコンを含む酸化物上に、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、酸化イットリウム、酸化ランタンまたは窒化酸化シリコンなどを積層すれば良い。また、シリコンを含む酸化物上に、酸化ハフニウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））などのｈｉｇｈ−ｋ材料を積層すれば良い。
【０１４６】
ゲート絶縁膜１１０として、シリコンを含む酸化物を用いることにより、当該絶縁膜を加熱することにより酸素の一部を脱離させることができるので、酸化物半導体膜１０６に酸素を供給し、酸化物半導体膜１０６中の酸素欠損を補填することができる。特に、ゲート絶縁膜１１０中に少なくとも化学量論的組成を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁膜１１０として、ＳｉＯ２＋α（ただし、α＞０）で表される酸化シリコン膜を用いることが好ましい。このような酸化シリコン膜をゲート絶縁膜１１０として用いることで、酸化物半導体膜１０６に酸素を供給することができ、当該酸化物半導体膜１０６を用いたトランジスタ１６０のトランジスタ特性を良好にすることができる。
【０１４７】
また、ゲート絶縁膜１１０は、シリコンなどの不純物を酸化物半導体膜１０６に混入させないために、ゲート絶縁膜１１０を形成の際に、酸化物半導体膜１０６にダメージが入らないように形成すればよい。例えば、ゲート絶縁膜１１０をスパッタリング法で酸化シリコン膜を形成する場合、ゲート絶縁膜１１０の構成元素であるシリコンが酸化物半導体膜１０６に衝突する勢いを弱くすればよい。具体的には、ゲート絶縁膜１１０成膜時の成膜電力を低くする、ゲート絶縁膜１１０成膜時の成膜圧力を高くする、またはゲート絶縁膜１１０成膜時のターゲットと基板間距離（Ｔ−Ｓ間距離）を長くする等の方法がある。ただし、ゲート絶縁膜１１０の形成方法は、これに限定されない。例えば、ＰＥ−ＣＶＤ法により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜等を用いることができる。ＰＥ−ＣＶＤ法は、スパッタリング法に比べ、下地膜となる酸化物半導体膜１０６にダメージが少ないため好ましい。
【０１４８】
次いで、ゲート絶縁膜１１０上に、ゲート電極（これと同じ層で形成される配線を含む）を形成するための導電膜を形成する。ゲート電極に用いる導電膜としては、実施の形態１に記載の材料等と同様の構成とすればよい。
【０１４９】
次いで、フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行って、ゲート電極１１２を形成した後、レジストマスクを除去する（図４（Ｃ）参照）。また、ゲート電極１１２を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。なお、ゲート電極１１２のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。
【０１５０】
次に、ゲート電極１１２をマスクとして酸化物半導体膜１０６にドーパント１８１を導入し、一対の低抵抗領域として機能する１０６ｅ、及び１０６ｆを形成する（図４（Ｄ）参照）。
【０１５１】
ドーパント１８１は、酸化物半導体膜１０６の導電率を変化させる不純物である。ドーパント１８１としては、１５族元素（代表的にはリン（Ｐ）、砒素（Ａｓ）、およびアンチモン（Ｓｂ））、ホウ素（Ｂ）、アルミニウム（Ａｌ）、窒素（Ｎ）、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃｌ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）のいずれかから選択される一以上を用いることができる。
【０１５２】
ドーパント１８１は、注入法により、他の膜（例えばゲート絶縁膜１１０）を通過して、酸化物半導体膜１０６に導入することもできる。ドーパント１８１の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。その際には、ドーパント１８１の単体のイオンあるいはフッ化物、塩化物のイオンを用いると好ましい。
【０１５３】
ドーパント１８１の導入工程は、加速電圧、ドーズ量などの注入条件、また通過させる膜の膜厚を適宜設定して制御すればよい。本実施の形態では、ドーパント１８１としてリンを用いて、イオン注入法でリンイオンの注入を行う。なお、ドーパント１８１のドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい。
【０１５４】
低抵抗領域におけるドーパント１８１の濃度は、５×１０１８／ｃｍ３以上１×１０２２／ｃｍ３以下であることが好ましい。
【０１５５】
また、ドーパント１８１を導入する際に、基板１０２を加熱しながら行ってもよい。
【０１５６】
なお、酸化物半導体膜１０６にドーパント１８１を導入する処理は、複数回行ってもよく、ドーパントの種類も複数種用いてもよい。
【０１５７】
また、ドーパント１８１の導入処理後、加熱処理を行ってもよい。加熱条件としては、温度３００℃以上７００℃以下、好ましくは３００℃以上４５０℃以下で１時間、酸素雰囲気下で行うことが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で加熱処理を行ってもよい。
【０１５８】
酸化物半導体膜１０６を結晶性酸化物半導体膜、またはＣＡＡＣ−ＯＳ膜とした場合、ドーパント１８１の導入により、一部非晶質化する場合がある。この場合、ドーパント１８１の導入後に加熱処理を行うことによって、酸化物半導体膜１０６の結晶性を回復することができる。
【０１５９】
よって、酸化物半導体膜１０６において、チャネル形成領域として機能する領域１０６ｃ、及び領域１０６ｄを挟んで低抵抗領域として機能する領域１０６ｅ、及び領域１０６ｆが設けられた酸化物半導体膜１０６が形成される。
【０１６０】
次いで、ゲート絶縁膜１１０、及びゲート電極１１２上に層間絶縁膜１１４を形成する（図５（Ａ）参照）。
【０１６１】
層間絶縁膜１１４としては、無機絶縁膜を用いることが好ましく、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化ハフニウム膜などの酸化物絶縁膜を単層、或いは積層して用いればよい。また、上述の酸化物絶縁膜上に、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜などの窒化物絶縁膜の単層、或いは積層をさらに形成してもよい。例えば、スパッタリング法を用いて、ゲート電極１１２側から順に酸化シリコン膜及び酸化アルミニウム膜の積層を形成する。
【０１６２】
層間絶縁膜として、酸化アルミニウム膜を用いた場合、酸化アルミニウム膜は、作製工程中及び作製後において、トランジスタ１６０の電気特性の変動要因となる水素、水分などの不純物を、酸化物半導体膜１０６へ混入するのを防止することができる。また、酸化アルミニウム膜は、作製工程中及び作製後において、酸化物半導体を構成する主成分材料である酸素を、酸化物半導体膜１０６から放出するのを防止することができる。
【０１６３】
また、層間絶縁膜１１４の成膜後、酸化物半導体膜１０６に対して熱処理を行うのが好ましい。当該熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。
【０１６４】
当該熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウムなど）の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰囲気に水、水素などが含まれないことが好ましい。また、熱処理装置に導入する窒素、酸素、または希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１６５】
酸化物半導体膜成膜後の熱処理によって、酸化物半導体を構成する主成分材料の一つである酸素が同時に減少してしまう可能性がある。しかし、当該熱処理において、下地絶縁膜１０４、またはシリコンを含む酸化物を用いて形成されるゲート絶縁膜１１０より、酸素を酸化物半導体膜１０６へ供給することができるので、酸化物半導体膜１０６の酸素欠損を補完することができる。
【０１６６】
上述のような熱処理を行うことで、酸化物半導体膜１０６を、その主成分以外の不純物が極力含まれないように高純度化することができる。高純度化された酸化物半導体膜１０６中にはドナーに由来するキャリアが極めて少なく（ゼロに近い）、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満である。このようにして、ｉ型（真性）化された酸化物半導体膜１０６を形成することができる。
【０１６７】
次いで、ゲート絶縁膜１１０、及び層間絶縁膜１１４に酸化物半導体膜１０６（領域１０６ｅ、または領域１０６ｆ）に達する開口部を形成し、開口部にソース電極、及びドレイン電極（これと同じ層で形成される配線を含む）に用いる導電膜を成膜する。ソース電極、及びドレイン電極に用いる導電膜としては、実施の形態１に記載の材料等と同様の構成とすればよい。
【０１６８】
次いで、フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極１０８ａ、及びドレイン電極１０８ｂを形成した後、レジストマスクを除去する（図５（Ｂ）参照）。
【０１６９】
以上の工程でトランジスタ１６０が形成される（図５（Ｂ）参照）。トランジスタ１６０は、酸化物半導体膜１０６の領域１０６ｃ、及び領域１０６ｅに取り込まれるシリコンなどの不純物濃度が低減されている。また、酸化物半導体膜１０６をＣＡＡＣ−ＯＳ膜とする場合、ゲート絶縁膜１１０との界面近傍まで、結晶部を形成することができる。これにより、トランジスタ１６０を、安定した電気特性を有するものとすることができる。
【０１７０】
また、トランジスタ１６０上に平坦化絶縁膜を設けても良い。平坦化絶縁膜としては、アクリル系樹脂、ポリイミド系樹脂、ベンゾシクロブテン系樹脂、ポリアミド系樹脂、エポキシ系樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させてもよい。
【０１７１】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１７２】
（実施の形態３）
本実施の形態では、本明細書に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置の一例を、図面を用いて説明する。
【０１７３】
図６は、半導体装置の構成の一例である。図６（Ａ）に、半導体装置の断面図を、図６（Ｂ）に半導体装置の平面図を、図６（Ｃ）に半導体装置の回路図をそれぞれ示す。ここで、図６（Ａ）は、図６（Ｂ）のＣ１−Ｃ２、及びＤ１−Ｄ２における断面に相当する。
【０１７４】
図６（Ａ）及び図６（Ｂ）に示す半導体装置は、下部に第１の半導体材料を用いたトランジスタ２６０を有し、上部に第２の半導体材料を用いたトランジスタ１５０を有するものである。トランジスタ１５０としては、実施の形態１で示すトランジスタの構造を適用することができるが、トランジスタ１５０は酸化物半導体膜１０６と接してソース電極１０８ａ、及びドレイン電極１０８ｂが設けられた例である。なお、本実施の形態においては、記載していないが、実施の形態２で用いたトランジスタを適用することもできる。
【０１７５】
ここで、第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（例えば、単結晶シリコンなど）とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料として、単結晶シリコンを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
【０１７６】
なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明するが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。また、情報を保持するために酸化物半導体を用いた実施の形態１に示すようなトランジスタ１５０に用いる他、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。
【０１７７】
図６（Ａ）におけるトランジスタ２６０は、半導体材料（例えば、シリコンなど）を含む基板２００に設けられたチャネル形成領域２１６と、チャネル形成領域２１６を挟むように設けられた不純物領域２２０と、不純物領域２２０に接する金属間化合物領域２２４と、チャネル形成領域２１６上に設けられたゲート絶縁膜２０８と、ゲート絶縁膜２０８上に設けられたゲート電極２１０と、を有する。なお、図において、明示的にはソース電極やドレイン電極を有しない場合があるが、便宜上、このような状態を含めてトランジスタと呼ぶ場合がある。また、この場合、トランジスタの接続関係を説明するために、ソース領域やドレイン領域を含めてソース電極やドレイン電極と表現することがある。つまり、本明細書において、ソース電極との記載には、ソース領域が含まれうる。
【０１７８】
基板２００上にはトランジスタ２６０を囲むように素子分離絶縁膜２０６が設けられており、トランジスタ２６０を覆うように絶縁膜２２８、及び絶縁膜２３０が設けられている。なお、高集積化を実現するためには、図６（Ａ）に示すようにトランジスタ２６０がサイドウォール絶縁膜を有しない構成とすることが望ましい。一方で、トランジスタ２６０の特性を重視する場合には、ゲート電極２１０の側面にサイドウォール絶縁膜を設け、不純物濃度が異なる領域を含む不純物領域２２０としてもよい。
【０１７９】
単結晶半導体基板を用いたトランジスタ２６０は、高速動作が可能である。このため、当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。トランジスタ２６０を覆うように絶縁膜を２層形成する。トランジスタ１５０、および容量素子２６４の形成前の処理として、該絶縁膜２層にＣＭＰ処理を施して、平坦化した絶縁膜２２８、絶縁膜２３０を形成し、同時にゲート電極２１０の上面を露出させる。
【０１８０】
絶縁膜２２８、絶縁膜２３０は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。絶縁膜２２８、絶縁膜２３０は、プラズマＣＶＤ法、またはスパッタリング法等を用いて形成することができる。
【０１８１】
また、ポリイミド系樹脂、アクリル系樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。有機材料を用いる場合、スピンコート法、印刷法などの湿式法によって絶縁膜２２８、及び絶縁膜２３０を形成してもよい。
【０１８２】
なお、本実施の形態において、絶縁膜２２８として窒化シリコン膜を用い、絶縁膜２３０として酸化シリコン膜を用いる。
【０１８３】
研磨処理（例えばＣＭＰ処理）により十分に平坦化した絶縁膜２３０上に酸化物半導体膜１０６を形成する。なお、絶縁膜２３０表面の平均面粗さは、０．１５ｎｍ以下が好ましい。
【０１８４】
図６（Ａ）に示すトランジスタ１５０は、酸化物半導体をチャネル形成領域に用いたトランジスタである。ここで、トランジスタ１５０に含まれる酸化物半導体膜１０６は、高純度化されたものであることが望ましい。高純度化された酸化物半導体を用いることで、極めて優れたオフ特性のトランジスタ１５０を得ることができる。
【０１８５】
トランジスタ１５０は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、または、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。
【０１８６】
トランジスタ１５０上には、絶縁膜１８０が単層または積層で設けられている。本実施の形態では、絶縁膜１８０として、ゲート電極１１２側から酸化アルミニウム膜と酸化シリコン膜との積層を用いる。なお、酸化アルミニウム膜を高密度（例えば、膜密度３．２ｇ／ｃｍ３以上、好ましくは３．６ｇ／ｃｍ３以上）とすることによって、トランジスタ１５０に安定な電気特性を付与することができるため好ましい。
【０１８７】
また、ゲート絶縁膜１１０、及び絶縁膜１８０を介して、トランジスタ１５０のソース電極１０８ａと重畳する領域には、導電膜１８２が設けられており、ソース電極１０８ａと、ゲート絶縁膜１１０と、絶縁膜１８０と、導電膜１８２とによって、容量素子２６４が構成される。すなわち、トランジスタ１５０のソース電極１０８ａは、容量素子２６４の一方の電極として機能し、導電膜１８２は、容量素子２６４の他方の電極として機能する。なお、容量が不要の場合には、容量素子２６４を設けない構成とすることもできる。また、容量素子２６４は、別途、トランジスタ１５０の上方に設けてもよい。
【０１８８】
トランジスタ１５０、及び容量素子２６４の上には絶縁膜１８４が設けられている。そして、絶縁膜１８４上にはトランジスタ１５０と、他のトランジスタを接続するための配線１８６が設けられている。図６（Ａ）には図示しないが、配線１８６は、絶縁膜１８０、ゲート絶縁膜１１０などに形成された開口に形成された電極を介してドレイン電極１０８ｂと電気的に接続される。ここで、該電極は、少なくともトランジスタ１５０の酸化物半導体膜１０６の一部と重畳するように設けられることが好ましい。
【０１８９】
図６（Ａ）、及び図６（Ｂ）において、トランジスタ２６０と、トランジスタ１５０とは、少なくとも一部が重畳するように設けられており、トランジスタ２６０のソース領域、またはドレイン領域と酸化物半導体膜１０６の一部が重畳するように設けられているのが好ましい。また、トランジスタ１５０、及び容量素子２６４が、トランジスタ２６０の少なくとも一部と重畳するように設けられている。例えば、容量素子２６４の導電膜１８２は、トランジスタ２６０のゲート電極２１０と少なくとも一部が重畳して設けられている。このような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。
【０１９０】
なお、ドレイン電極１０８ｂ、及び配線１８６の電気的接続は、ドレイン電極１０８ｂ、及び配線１８６を直接接触させて行ってもよいし、間の絶縁膜に電極を設けて、該電極を介して行ってもよい。また、間に介する電極は、複数でもよい。
【０１９１】
次に、図６（Ａ）及び図６（Ｂ）に対応する回路構成の一例を図６（Ｃ）に示す。
【０１９２】
図６（Ｃ）において、第１の配線（１ｓｔ Ｌｉｎｅ）とトランジスタ２６０のソース電極、またはドレイン電極の一方とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ）とトランジスタ２６０のソース電極、またはドレイン電極の他方とは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ）とトランジスタ１５０のソース電極またはドレイン電極の一方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ）と、トランジスタ１５０のゲート電極とは、電気的に接続されている。そして、トランジスタ２６０のゲート電極と、トランジスタ１５０のソース電極、またはドレイン電極の他方は、容量素子２６４の電極の一方と電気的に接続され、第５の配線（５ｔｈ Ｌｉｎｅ）と、容量素子２６４の電極の他方は電気的に接続されている。
【０１９３】
図６（Ｃ）に示す半導体装置では、トランジスタ２６０のゲート電極の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
【０１９４】
情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ１５０がオン状態となる電位にして、トランジスタ１５０をオン状態とする。これにより、第３の配線の電位が、トランジスタ２６０のゲート電極、および容量素子２６４に与えられる。すなわち、トランジスタ２６０のゲート電極には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ１５０がオフ状態となる電位にして、トランジスタ１５０をオフ状態とすることにより、トランジスタ２６０のゲート電極に与えられた電荷が保持される（保持）。
【０１９５】
トランジスタ１５０のオフ電流は極めて小さいため、トランジスタ２６０のゲート電極の電荷は長時間にわたって保持される。
【０１９６】
次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ２６０のゲート電極に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジスタ２６０をｎチャネル型とすると、トランジスタ２６０のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ２６０のゲート電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ２６０を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ２６０のゲート電極に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ２６０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ２６０は「オフ状態」のままである。このため、第２の配線の電位を見ることで、保持されている情報を読み出すことができる。
【０１９７】
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。情報を読み出さないメモリセルの場合には、ゲート電極の状態にかかわらずトランジスタ２６０が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線に与えればよい。または、ゲート電極の状態にかかわらずトランジスタ２６０が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配線に与えればよい。
【０１９８】
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。
【０１９９】
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁層の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。
【０２００】
また、トランジスタ１５０は、酸化物半導体膜１０６の領域１０６ａに取り込まれるシリコンなどの不純物濃度が低減されている。また、酸化物半導体膜１０６をＣＡＡＣ−ＯＳ膜とする場合、ゲート絶縁膜１１０との界面近傍まで、結晶部を形成することができる。これにより、トランジスタ１５０を、安定した電気特性を有するものとすることができる。
【０２０１】
従って、微細化及び高集積化を実現し、かつ高い電気特性を付与された半導体装置を提供することができる。
【０２０２】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０２０３】
（実施の形態４）
本実施の形態においては、実施の形態１、または実施の形態２に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置について、実施の形態３に示した構成と異なる構成について、図７を用いて説明を行う。
【０２０４】
図７（Ａ）は、半導体装置の回路構成の一例を示し、図７（Ｂ）は半導体装置の一例を示す概念図である。まず、図７（Ａ）に示す半導体装置について説明を行い、続けて図７（Ｂ）に示す半導体装置について、以下説明を行う。
【０２０５】
図７（Ａ）に示す半導体装置において、ビット線ＢＬとトランジスタ１５０のソース電極、またはドレイン電極とは電気的に接続され、ワード線ＷＬとトランジスタ１５０のゲート電極とは電気的に接続され、トランジスタ１５０のソース電極、またはドレイン電極と容量素子３５４の第１の端子とは電気的に接続されている。
【０２０６】
酸化物半導体を用いたトランジスタ１５０は、オフ電流が極めて小さいという特徴を有している。このため、トランジスタ１５０をオフ状態とすることで、容量素子３５４の第１の端子の電位（あるいは、容量素子３５４に蓄積された電荷）を極めて長時間にわたって保持することが可能である。
【０２０７】
次に、図７（Ａ）に示す半導体装置（メモリセル３５０）に、情報の書き込みおよび保持を行う場合について説明する。
【０２０８】
まず、ワード線ＷＬの電位を、トランジスタ１５０がオン状態となる電位として、トランジスタ１５０をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子３５４の第１の端子に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ１５０がオフ状態となる電位として、トランジスタ１５０をオフ状態とすることにより、容量素子３５４の第１の端子の電位が保持される（保持）。
【０２０９】
トランジスタ１５０のオフ電流は極めて小さいから、容量素子３５４の第１の端子の電位（あるいは容量素子に蓄積された電荷）は長時間にわたって保持することができる。
【０２１０】
次に、情報の読み出しについて説明する。トランジスタ１５０がオン状態となると、浮遊状態であるビット線ＢＬと容量素子３５４とが導通し、ビット線ＢＬと容量素子３５４の間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電位の変化量は、容量素子３５４の第１の端子の電位（あるいは容量素子３５４に蓄積された電荷）によって、異なる値をとる。
【０２１１】
例えば、容量素子３５４の第１の端子の電位をＶ、容量素子３５４の容量をＣ、ビット線ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前のビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、（ＣＢ＊ＶＢ０＋Ｃ＊Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセル３５０の状態として、容量素子３５４の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝ＣＢ＊ＶＢ０＋Ｃ＊Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝ＣＢ＊ＶＢ０＋Ｃ＊Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
【０２１２】
そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができる。
【０２１３】
このように、図７（Ａ）に示す半導体装置は、トランジスタ１５０のオフ電流が極めて小さいという特徴から、容量素子３５４に蓄積された電荷は長時間にわたって保持することができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。
【０２１４】
次に、図７（Ｂ）に示す半導体装置について、説明を行う。
【０２１５】
図７（Ｂ）に示す半導体装置は、上部に記憶回路として図７（Ａ）に示したメモリセル３５０を複数有するメモリセルアレイ３５１ａ、及び３５１ｂを有し、下部に、メモリセルアレイ３５１（メモリセルアレイ３５１ａ、及び３５１ｂ）を動作させるために必要な周辺回路３５３を有する。なお、周辺回路３５３は、メモリセルアレイ３５１と電気的に接続されている。
【０２１６】
図７（Ｂ）に示した構成とすることにより、周辺回路３５３をメモリセルアレイ３５１（メモリセルアレイ３５１ａ、及び３５１ｂ）の直下に設けることができるため半導体装置の小型化を図ることができる。
【０２１７】
周辺回路３５３に設けられるトランジスタは、トランジスタ１５０とは異なる半導体材料を用いるのがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、十分な高速動作が可能である。したがって、該トランジスタにより、高速動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能である。
【０２１８】
なお、図７（Ｂ）に示した半導体装置では、２つのメモリセルアレイ３５１（メモリセルアレイ３５１ａと、メモリセルアレイ３５１ｂ）が積層された構成を例示したが、積層するメモリセルアレイの数はこれに限定されない。３つ以上のメモリセルアレイを積層する構成としても良い。
【０２１９】
このように、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速動作が可能なトランジスタ）を用いた周辺回路と、酸化物半導体を用いたトランジスタ（より広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶回路とを一体に備えることで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺回路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。
【０２２０】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２２１】
（実施の形態５）
本実施の形態では、先の実施の形態で示した半導体装置を携帯電話、スマートフォン、電子書籍などの携帯機器に応用した場合の例を図８乃至図１１を用いて説明する。
【０２２２】
携帯電話、スマートフォン、電子書籍などの携帯機器においては、画像データの一時記憶などにＳＲＡＭまたはＤＲＡＭが使用されている。ＳＲＡＭまたはＤＲＡＭが使用される理由としてはフラッシュメモリでは応答が遅く、画像処理では不向きであるためである。一方で、ＳＲＡＭまたはＤＲＡＭを画像データの一時記憶に用いた場合、以下の特徴がある。
【０２２３】
通常のＳＲＡＭは、図８（Ａ）に示すように１つのメモリセルがトランジスタ８０１〜８０６の６個のトランジスタで構成されており、それをＸデコーダー８０７、Ｙデコーダー８０８にて駆動している。トランジスタ８０３とトランジスタ８０５、トランジスタ８０４とトランジスタ８０６はインバータを構成し、高速駆動を可能としている。しかし１つのメモリセルが６トランジスタで構成されているため、セル面積が大きいという欠点がある。デザインルールの最小寸法をＦとしたときにＳＲＡＭのメモリセル面積は通常１００〜１５０Ｆ２である。このためＳＲＡＭはビットあたりの単価が各種メモリの中で最も高い。
【０２２４】
それに対して、ＤＲＡＭはメモリセルが図８（Ｂ）に示すようにトランジスタ８１１、保持容量８１２によって構成され、それをＸデコーダー８１３、Ｙデコーダー８１４にて駆動している。１つのセルが１トランジスタ１容量の構成になっており、面積が小さい。ＤＲＡＭのメモリセル面積は通常１０Ｆ２以下である。ただし、ＤＲＡＭは常にリフレッシュが必要であり、書き換えをおこなわない場合でも電力を消費する。
【０２２５】
しかし、先の実施の形態で説明した半導体装置のメモリセル面積は、１０Ｆ２前後であり、且つ頻繁なリフレッシュは不要である。したがって、メモリセル面積が縮小され、且つ消費電力を低減することができる。
【０２２６】
次に、図９に携帯機器のブロック図を示す。図９に示す携帯機器はＲＦ回路９０１、アナログベースバンド回路９０２、デジタルベースバンド回路９０３、バッテリー９０４、電源回路９０５、アプリケーションプロセッサ９０６、フラッシュメモリ９１０、ディスプレイコントローラ９１１、メモリ回路９１２、ディスプレイ９１３、タッチセンサ９１９、音声回路９１７、キーボード９１８などより構成されている。ディスプレイ９１３は表示部９１４、ソースドライバ９１５、ゲートドライバ９１６によって構成されている。アプリケーションプロセッサ９０６はＣＰＵ９０７、ＤＳＰ９０８、インターフェイス９０９（ＩＦ９０９）を有している。一般にメモリ回路９１２はＳＲＡＭまたはＤＲＡＭで構成されており、この部分に先の実施の形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
【０２２７】
次に、図１０にディスプレイのメモリ回路９５０に先の実施の形態で説明した半導体装置を使用した例を示す。図１０に示すメモリ回路９５０は、メモリ９５２、メモリ９５３、スイッチ９５４、スイッチ９５５およびメモリコントローラ９５１により構成されている。また、メモリ回路は、信号線から入力された画像データ（入力画像データ）、メモリ９５２、及びメモリ９５３に記憶されたデータ（記憶画像データ）を読み出し、及び制御を行うディスプレイコントローラ９５６と、ディスプレイコントローラ９５６からの信号により表示するディスプレイ９５７が接続されている。
【０２２８】
まず、ある画像データがアプリケーションプロセッサ（図示しない）によって、形成される（入力画像データＡ）。入力画像データＡは、スイッチ９５４を介してメモリ９５２に記憶される。そしてメモリ９５２に記憶された画像データ（記憶画像データＡ）は、スイッチ９５５、及びディスプレイコントローラ９５６を介してディスプレイ９５７に送られ、表示される。
【０２２９】
入力画像データＡに変更が無い場合、記憶画像データＡは、通常３０〜６０Ｈｚ程度の周期でメモリ９５２からスイッチ９５５を介して、ディスプレイコントローラ９５６から読み出される。
【０２３０】
次に、例えばユーザーが画面を書き換える操作をしたとき（すなわち、入力画像データＡに変更が有る場合）、アプリケーションプロセッサは新たな画像データ（入力画像データＢ）を形成する。入力画像データＢはスイッチ９５４を介してメモリ９５３に記憶される。この間も定期的にメモリ９５２からスイッチ９５５を介して記憶画像データＡは読み出されている。メモリ９５３に新たな画像データ（記憶画像データＢ）が記憶し終わると、ディスプレイ９５７の次のフレームより、記憶画像データＢは読み出され、スイッチ９５５、及びディスプレイコントローラ９５６を介して、ディスプレイ９５７に記憶画像データＢが送られ、表示がおこなわれる。この読み出しはさらに次に新たな画像データがメモリ９５２に記憶されるまで継続される。
【０２３１】
このようにメモリ９５２、及びメモリ９５３は交互に画像データの書き込みと、画像データの読み出しを行うことによって、ディスプレイ９５７の表示をおこなう。なお、メモリ９５２、及びメモリ９５３はそれぞれ別のメモリには限定されず、１つのメモリを分割して使用してもよい。先の実施の形態で説明した半導体装置をメモリ９５２及びメモリ９５３に採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
【０２３２】
次に、図１１に電子書籍のブロック図を示す。図１１はバッテリー１００１、電源回路１００２、マイクロプロセッサ１００３、フラッシュメモリ１００４、音声回路１００５、キーボード１００６、メモリ回路１００７、タッチパネル１００８、ディスプレイ１００９、ディスプレイコントローラ１０１０によって構成される。
【０２３３】
ここでは、図１１のメモリ回路１００７に先の実施の形態で説明した半導体装置を使用することができる。メモリ回路１００７の役割は書籍の内容を一時的に保持する機能を持つ。機能の例としては、ユーザーがハイライト機能を使用する場合などがある。ユーザーが電子書籍を読んでいるときに、特定の箇所にマーキングをしたい場合がある。このマーキング機能をハイライト機能と言い、表示の色を変える、アンダーラインを引く、文字を太くする、文字の書体を変えるなどによって、周囲との違いを示すことである。ユーザーが指定した箇所の情報を記憶し、保持する機能である。この情報を長期に保存する場合にはフラッシュメモリ１００４にコピーしても良い。このような場合においても、先の実施の形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
【０２３４】
以上のように、本実施の形態に示す携帯機器には、先の実施の形態に係る半導体装置が搭載されている。このため、読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を低減した携帯機器が実現される。
【０２３５】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【実施例】
【０２３６】
本実施例においては、酸化物半導体膜に意図的にシリコン（Ｓｉ）を添加し、その特性について評価を行った。以下に評価方法の詳細について説明を行う。
【０２３７】
まず、酸化物半導体膜は、スパッタリング装置にて形成を行うこととした。そのため、スパッタリング装置に用いる金属酸化物ターゲットに対し、意図的にＳｉを添加した。金属酸化物ターゲットとしては、Ｉｎ−Ｇａ−Ｚｎ系酸化物（以下、ＩＧＺＯ）にＳｉＯ２を添加したターゲットを作製した。すなわち、Ｉｎ−Ｇａ−Ｚｎ−Ｓｉ系酸化物のターゲットである。
【０２３８】
本実施例においては、ＩＧＺＯターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の組成比のターゲットに、ＳｉＯ２を２重量％添加したターゲットＡと、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の組成比のターゲットに、ＳｉＯ２を５重量％添加したターゲットＢと、ＳｉＯ２を添加しないターゲットＣ（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の３つのターゲットを用いた。
【０２３９】
なお、ターゲットＡを用いて作製した薄膜を、ＩＧＺＯ−ＳｉＯｘ（２ｗｔ．％）と記載し、ターゲットＢを用いて作製した薄膜を、ＩＧＺＯ−ＳｉＯｘ（５ｗｔ．％）と記載し、ターゲットＣを用いて作製した薄膜を、ＩＧＺＯと、以下記載する場合がある。
【０２４０】
次に、上記ターゲットＡ、ターゲットＢ、及びターゲットＣを用いて、酸化物半導体薄膜を形成し、各種評価を行った。評価手法としては、得られた薄膜のシート抵抗、組成、及び結晶性について、それぞれ評価を行った。
【０２４１】
（シート抵抗評価）
ガラス基板上にターゲットＣを用いてスパッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝１０／５ｓｃｃｍ（Ｏ２＝３３％）の条件下で酸化物半導体膜を形成し、その後、窒素雰囲気中で１時間の４５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の４５０℃の熱処理を実施した試料１と、ガラス基板上にターゲットＣを用いてスパッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝０／１５ｓｃｃｍ（Ｏ２＝１００％）の条件下で酸化物半導体膜を形成し、その後、窒素雰囲気中で１時間の４５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の４５０℃の熱処理を実施した試料２と、ガラス基板上にターゲットＡを用いてスパッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝１０／５ｓｃｃｍ（Ｏ２＝３３％）の条件下で酸化物半導体膜を形成し、その後、窒素雰囲気中で１時間の４５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の４５０℃の熱処理を実施した試料３と、ガラス基板上にターゲットＡを用いてスパッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝０／１５ｓｃｃｍ（Ｏ２＝１００％）の条件下で酸化物半導体膜を形成し、その後、窒素雰囲気中で１時間の４５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の４５０℃の熱処理を実施した試料４と、ガラス基板上にターゲットＢを用いてスパッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝１０／５ｓｃｃｍ（Ｏ２＝３３％）の条件下で酸化物半導体膜を形成し、その後、窒素雰囲気中で１時間の４５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の４５０℃の熱処理を実施した試料５と、ガラス基板上にターゲットＢを用いてスパッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝０／１５ｓｃｃｍ（Ｏ２＝１００％）の条件下で酸化物半導体膜を形成し、その後、窒素雰囲気中で１時間の４５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の４５０℃の熱処理を実施した試料６と、をそれぞれ作製した。
【０２４２】
なお、試料１乃至試料６の形成した酸化物半導体膜の膜厚は、１００ｎｍとした。作製した試料の条件、及び構造等について、表１に示す。
【０２４３】
【表１】
【０２４４】
次に、上記試料１乃至試料６のシート抵抗測定を行った。なお、シート抵抗評価としては、シート抵抗測定器を用いた。試料１乃至試料６のシート抵抗測定結果を図１７に示す。なお、図１７において、横軸は、項目（作製した薄膜）を、縦軸は、シート抵抗を、それぞれ示す。
【０２４５】
図１７より、ＩＧＺＯ中にＳｉを添加した薄膜においては、シート抵抗が上昇しているのが分かる。特に試料５については、測定装置の測定上限（５×１０５Ω／ｃｍ２）を超え、測定することができなかった。なお、試料６についても、測定装置の測定上限を超えているが、測定装置の原理上、測定上限近傍の数値が算出されている。ただし、測定装置上限の数値に関しては、正確な測定が出来ているとは限らない。
【０２４６】
（組成評価）
ガラス基板上にターゲットＡを用いてスパッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝０／１５ｓｃｃｍ（Ｏ２＝１００％）の条件下で酸化物半導体膜を形成した試料７と、ガラス基板上にターゲットＢを用いてスパッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝０／１５ｓｃｃｍ（Ｏ２＝１００％）の条件下で酸化物半導体膜を形成した試料８と、をそれぞれ作製した。
【０２４７】
なお、試料７、及び試料８の形成した酸化物半導体膜の膜厚は、１００ｎｍとした。
【０２４８】
次に、上記試料７、及び試料８の組成分析を行った。なお、組成分析としては、Ｘ線光電子分光法（ＸＰＳ：Ｘ−Ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いた。ＸＰＳは、試料表面にＸ線を照射することで生じる光電子エネルギーを測定し、試料の構成元素と、その電子状態を分析できる測定方法である。試料７、及び試料８の条件、構造、及び組成分析の結果を表２に示す。
【０２４９】
【表２】
【０２５０】
表２より、ターゲットＡを用いて作製した試料７は、Ｉｎ＝１８．０（原子％）、Ｇａ＝１５．３（原子％）、Ｚｎ＝４．６（原子％）、Ｏ＝６１．０（原子％）、Ｓｉ＝１．１（原子％）の組成であることが分かった。また、ターゲットＢを用いて作製した試料８は、Ｉｎ＝１６．７（原子％）、Ｇａ＝１４．４（原子％）、Ｚｎ＝４．３（原子％）、Ｏ＝６２．０（原子％）、Ｓｉ＝２．６（原子％）の組成であることが分かった。
【０２５１】
（結晶性評価）
ガラス基板上にターゲットＡを用いてスパッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝０／１５ｓｃｃｍ（Ｏ２＝１００％）の条件下で酸化物半導体膜を形成した試料９と、ガラス基板上にターゲットＡを用いてスパッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝０／１５ｓｃｃｍ（Ｏ２＝１００％）の条件下で酸化物半導体膜を形成し、その後、窒素雰囲気中で１時間の４５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の４５０℃の熱処理を実施した試料１０と、ガラス基板上にターゲットＡを用いてスパッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝０／１５ｓｃｃｍ（Ｏ２＝１００％）の条件下で酸化物半導体膜を形成し、その後、窒素雰囲気中で１時間の６５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の６５０℃の熱処理を実施した試料１１と、ガラス基板上にターゲットＢ用いてスパッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝０／１５ｓｃｃｍ（Ｏ２＝１００％）の条件下で酸化物半導体膜を形成した試料１２と、ガラス基板上にターゲットＢを用いてスパッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝０／１５ｓｃｃｍ（Ｏ２＝１００％）の条件下で酸化物半導体膜を形成し、その後、窒素雰囲気中で１時間の４５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の４５０℃の熱処理を実施した試料１３と、ガラス基板上にターゲットＢを用いてスパッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝０／１５ｓｃｃｍ（Ｏ２＝１００％）の条件下で酸化物半導体膜を形成し、その後、窒素雰囲気中で１時間の６５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の６５０℃の熱処理を実施した試料１４と、をそれぞれ作製した。
【０２５２】
また、試料９乃至試料１４の形成した酸化物半導体膜の膜厚は、１００ｎｍとした。作製した試料の条件、及び構造等について、表３に示す。なお、試料９乃至試料１１については、先に記載した試料７と同様の組成の酸化物半導体膜であり、試料１２乃至試料１４については、先に記載した試料８と同様の組成の酸化物半導体膜である。
【０２５３】
【表３】
【０２５４】
次に、上記試料９乃至試料１４の結晶性について分析を行った。なお、結晶性の分析としては、Ｘ線回折法（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）を用いた。ＸＲＤは、Ｘ線が結晶格子で回折を示す現象であるため、測定試料の結晶性を測定することができる。試料９乃至試料１１の結晶性分析結果を図１８（Ａ）に、試料１２乃至試料１４の結晶性分析結果を図１８（Ｂ）にそれぞれ示す。
【０２５５】
図１８（Ａ）より、ターゲットＡを用いて作製した試料９乃至試料１１においては、熱処理なしの試料９、及び４５０℃の熱処理を行った試料１０では、明確な結晶性を示す回折ピークが確認されなかった。一方、６５０℃の熱処理を行った試料１１では、２θ＝３１°付近に結晶化を示す回折ピークが確認された。
【０２５６】
また、図１８（Ｂ）より、ターゲットＢを用いた試料１２乃至試料１４においては、熱処理なしの試料１２、４５０℃の熱処理を行った試料１３、及び６５０℃の熱処理を行った試料１４では、明確な結晶性を示す回折ピークが確認されなかった。
【０２５７】
以上の結果から、ターゲットＡを用いて作製した試料９乃至試料１１は、酸化物半導体膜中のシリコン（Ｓｉ）濃度が１．１原子％であり、ターゲットＢを用いて作製した試料１２乃至試料１４は、酸化物半導体膜中のシリコン（Ｓｉ）濃度が２．６原子％である。このように、酸化物半導体膜中のＳｉ濃度が多く含有されることで、結晶化が阻害されることが分かった。
【符号の説明】
【０２５８】
１０２ 基板
１０４ 下地絶縁膜
１０６ 酸化物半導体膜
１０６ａ 領域
１０６ｂ 領域
１０６ｃ 領域
１０６ｄ 領域
１０６ｅ 領域
１０６ｆ 領域
１０６ｇ 領域
１０６ｈ 領域
１０８ａ ソース電極
１０８ｂ ドレイン電極
１１０ ゲート絶縁膜
１１２ ゲート電極
１１４ 層間絶縁膜
１５０ トランジスタ
１６０ トランジスタ
１８０ 絶縁膜
１８１ ドーパント
１８２ 導電膜
１８４ 絶縁膜
１８６ 配線
２００ 基板
２０６ 素子分離絶縁膜
２０８ ゲート絶縁膜
２１０ ゲート電極
２１６ チャネル形成領域
２２０ 不純物領域
２２４ 金属間化合物領域
２２８ 絶縁膜
２３０ 絶縁膜
２６０ トランジスタ
２６４ 容量素子
３５０ メモリセル
３５１ メモリセルアレイ
３５１ａ メモリセルアレイ
３５１ｂ メモリセルアレイ
３５３ 周辺回路
３５４ 容量素子
８０１ トランジスタ
８０３ トランジスタ
８０４ トランジスタ
８０５ トランジスタ
８０６ トランジスタ
８０７ Ｘデコーダー
８０８ Ｙデコーダー
８１１ トランジスタ
８１２ 保持容量
８１３ Ｘデコーダー
８１４ Ｙデコーダー
９０１ ＲＦ回路
９０２ アナログベースバンド回路
９０３ デジタルベースバンド回路
９０４ バッテリー
９０５ 電源回路
９０６ アプリケーションプロセッサ
９０７ ＣＰＵ
９０８ ＤＳＰ
９０９ インターフェイス
９１０ フラッシュメモリ
９１１ ディスプレイコントローラ
９１２ メモリ回路
９１３ ディスプレイ
９１４ 表示部
９１５ ソースドライバ
９１６ ゲートドライバ
９１７ 音声回路
９１８ キーボード
９１９ タッチセンサ
９５０ メモリ回路
９５１ メモリコントローラ
９５２ メモリ
９５３ メモリ
９５４ スイッチ
９５５ スイッチ
９５６ ディスプレイコントローラ
９５７ ディスプレイ
１００１ バッテリー
１００２ 電源回路
１００３ マイクロプロセッサ
１００４ フラッシュメモリ
１００５ 音声回路
１００６ キーボード
１００７ メモリ回路
１００８ タッチパネル
１００９ ディスプレイ
１０１０ ディスプレイコントローラ
【技術分野】
【０００１】
半導体装置、及び半導体装置の作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
絶縁表面を有する基板上に形成された半導体薄膜を用いて、トランジスタを構成する技術が注目されている。該トランジスタは、集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。例えば、トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
【０００４】
例えば、トランジスタの活性層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物を用いたトランジスタが開示されている（特許文献１参照）。
【０００５】
酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタよりも高いオン特性（オン電流など）を有する。当該酸化物半導体を用いたトランジスタを、高機能デバイスに応用するために、さらなる特性の向上が求められており、酸化物半導体の結晶化の技術が進められている（特許文献２参照）。特許文献２においては、酸化物半導体を熱処理することによって、結晶化する技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１６５５２８号公報
【特許文献２】特開２００８−３１１３４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
酸化物半導体膜を用いたトランジスタにおいて、トップゲート構造のトランジスタを構成する場合、当該酸化物半導体膜上に、ゲート絶縁膜が形成される。ゲート絶縁膜を形成する際に、被形成面となる酸化物半導体膜中に、ゲート絶縁膜の構成元素が混入することがある。
【０００８】
例えば、酸化物半導体膜を形成後に、ゲート絶縁膜として、スパッタリング法を用いて酸化シリコン（ＳｉＯｘ、ｘ＝２以上）を形成した際に、当該酸化シリコンの構成元素であるシリコンが、スパッタリング時に用いる希ガス元素（例えば、アルゴン等）と、ともに酸化物半導体膜に打ち込まれ、酸化物半導体膜の構成元素であるＩｎ−Ｏの結合を切って、酸化物半導体膜に不純物元素として取り込まれてしまう。特に、酸化物半導体膜とゲート絶縁膜との界面近傍には不純物元素が高い濃度で取り込まれるおそれがある。酸化物半導体膜とゲート絶縁膜との界面近傍には、チャネル領域が形成されるため、シリコンなどの不純物元素が取り込まれると、酸化物半導体膜が高抵抗化してしまう。その結果、トランジスタの電気特性の一であるオン電流が低下してしまう。このように、酸化物半導体膜に不純物元素が残存すると、トランジスタの電気特性に影響を与える要因になる。
【０００９】
また、酸化物半導体膜が結晶部を含む構成である場合、ゲート絶縁膜の構成元素が酸化物半導体膜に混入すると、酸化物半導体膜の結晶部の結合が切れ、ゲート絶縁膜近傍の酸化物半導体膜において、非晶質領域が多く形成されてしまう。
【００１０】
このような問題に鑑み、ゲート絶縁膜近傍の酸化物半導体膜に含まれる不純物元素の濃度を低減することを目的の一とする。また、ゲート絶縁膜近傍の酸化物半導体膜の結晶性を向上させることを目的の一とする。また、当該酸化物半導体膜を用いることにより、安定した電気特性を有する半導体装置を提供することを目的の一とする。
【課題を解決するための手段】
【００１１】
開示する本発明の一態様は、下地絶縁膜と、下地絶縁膜上に形成された酸化物半導体膜と、酸化物半導体膜上に形成されたソース電極、及びドレイン電極と、酸化物半導体膜、ソース電極、及びドレイン電極上に形成されたシリコン酸化物を含むゲート絶縁膜と、ゲート絶縁膜と接し、少なくとも酸化物半導体膜と重畳する領域に設けられたゲート電極と、を有し、酸化物半導体膜は、ゲート絶縁膜との界面から酸化物半導体膜に向けてシリコン濃度が１．０原子％以下の濃度で分布する領域を有し、少なくとも領域内に、結晶部を含む半導体装置である。
【００１２】
また、開示する本発明の他の一態様は、下地絶縁膜と、下地絶縁膜上に形成された酸化物半導体膜と、酸化物半導体膜上に形成されたシリコン酸化物を含むゲート絶縁膜と、ゲート絶縁膜と接し、少なくとも酸化物半導体膜と重畳する領域に設けられたゲート電極と、ゲート絶縁膜、及びゲート電極上に形成された層間絶縁膜と、層間絶縁膜上に形成され、少なくとも酸化物半導体膜と電気的に接続するソース電極、及びドレイン電極と、を有し、酸化物半導体膜は、ゲート絶縁膜との界面から酸化物半導体膜に向けてシリコン濃度が１．０原子％以下の濃度で分布する領域を有し、少なくとも領域内に、結晶部を含む半導体装置である。
【００１３】
上記各構成において、領域は、ゲート絶縁膜に接して厚さが５ｎｍ以下になるよう形成されることが好ましい。また、酸化物半導体膜は、領域以外にも、結晶部を含むことが好ましく、結晶部は、ｃ軸が下地絶縁膜と酸化物半導体膜との界面に対して垂直な方向に揃うことが好ましい。
【００１４】
また、上記各構成において、領域は、シリコン濃度が０．１原子％以下となることが好ましい。また、領域は、炭素濃度が１．０×１０２０ａｔｏｍｓ／ｃｍ３以下となることが好ましい。
【００１５】
ゲート絶縁膜近傍の酸化物半導体膜を、上述したシリコン濃度、または炭素濃度とすることによって、酸化物半導体膜の高抵抗化の抑制、及び結晶性を向上させることができる。その結果、安定した電気特性を有する半導体装置とすることができる。
【発明の効果】
【００１６】
開示する本発明の一態様によれば、ゲート絶縁膜近傍の酸化物半導体膜に含まれる不純物元素の濃度を低減することができる。また、ゲート絶縁膜近傍の酸化物半導体膜の結晶性を向上させることができる。また、安定した電気特性を有する半導体装置を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】半導体装置の一態様を示す平面図及び断面図。
【図２】半導体装置の作製工程の一例を示す断面図。
【図３】半導体装置の一態様を示す平面図及び断面図。
【図４】半導体装置の作製工程の一例を示す断面図。
【図５】半導体装置の作製工程の一例を示す断面図。
【図６】半導体装置の一形態を説明する図。
【図７】半導体装置の一形態を説明する図。
【図８】半導体装置の一形態を説明する図。
【図９】半導体装置の一形態を説明する図。
【図１０】半導体装置の一形態を説明する図。
【図１１】半導体装置の一形態を説明する図。
【図１２】計算に用いたモデル図。
【図１３】計算に用いたモデル図。
【図１４】計算結果を示す図。
【図１５】計算に用いたモデル図。
【図１６】計算結果を示す図。
【図１７】本発明の実施例に係る測定結果を示す図。
【図１８】本発明の実施例に係る測定結果を示す図。
【発明を実施するための形態】
【００１８】
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなく、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００１９】
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
【００２０】
なお、本明細書等における「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。
【００２１】
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。
【００２２】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【００２３】
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
【００２４】
なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
【００２５】
（実施の形態１）
本実施の形態では、半導体装置、及び半導体装置の作製方法の一形態を、図１、及び図２を用いて説明する。
【００２６】
〈半導体装置の構成例〉
図１（Ａ）、及び図１（Ｂ）に、半導体装置の一例として、トップゲート構造のトランジスタの平面図および断面図を示す。図１（Ａ）は平面図であり、図１（Ｂ）は、図１（Ａ）における破線Ｘ１−Ｙ１に係る断面図に相当する。なお、図１（Ａ）では、煩雑になることを避けるため、トランジスタ１５０の構成要素の一部（例えば、ゲート絶縁膜１１０など）を省略している。
【００２７】
図１（Ａ）、及び図１（Ｂ）に示すトランジスタ１５０は、基板１０２上に、下地絶縁膜１０４と、下地絶縁膜１０４上に形成された領域１０６ａ、及び領域１０６ｂを含む酸化物半導体膜１０６と、下地絶縁膜１０４、及び酸化物半導体膜１０６上に形成されたソース電極１０８ａ、及びドレイン電極１０８ｂと、酸化物半導体膜１０６、ソース電極１０８ａ、及びドレイン電極１０８ｂ上に形成されたゲート絶縁膜１１０と、ゲート絶縁膜１１０と接し、少なくとも酸化物半導体膜１０６と重畳する領域に設けられたゲート電極１１２と、を含む。また、トランジスタ１５０上に層間絶縁膜１１４が形成されている。
【００２８】
また、酸化物半導体膜１０６の膜厚は、５ｎｍより大きく２００ｎｍ以下とし、好ましくは１０ｎｍ以上３０ｎｍ以下とする。また、酸化物半導体膜１０６は、単結晶、または微結晶などの結晶性を有する構造とすることが好ましい。
【００２９】
また、酸化物半導体膜１０６は、図１（Ｂ）に示すように、端部に２０°乃至５０°のテーパーを有していることが好ましい。酸化物半導体膜１０６の端部が垂直であると酸化物半導体膜１０６の端部から酸素が抜けやすく酸素欠損を生じやすいが、酸化物半導体膜１０６の端部にテーパーを有することで酸素欠損の発生を抑制し、トランジスタ１５０のリーク電流の発生を低減することができる。
【００３０】
また、本実施の形態において、酸化物半導体膜１０６は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜であることが好ましい。なお、ＣＡＡＣ−ＯＳ膜については、後述するトランジスタ１５０の作製方法において、詳細な説明を行う。
【００３１】
また、ゲート絶縁膜１１０は、十分な耐圧および絶縁性を有するシリコンを含む酸化物を用いることが好ましい。ゲート絶縁膜１１０を単層構造とする場合には、例えば、酸化シリコンのような絶縁膜を用いればよい。
【００３２】
また、ゲート絶縁膜１１０を積層構造としても良い。ゲート絶縁膜１１０を積層構造とする場合、例えば、シリコンを含む酸化物上に、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、酸化イットリウム、酸化ランタンまたは窒化酸化シリコンなどを積層すれば良い。また、シリコンを含む酸化物上に、酸化ハフニウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））などのｈｉｇｈ−ｋ材料を積層すれば良い。
【００３３】
なお、ゲート絶縁膜１１０としてシリコンを含む酸化物を用いることにより、当該絶縁膜を加熱することにより酸素の一部を脱離させることができるので、酸化物半導体膜１０６に酸素を供給し、酸化物半導体膜１０６中の酸素欠損を補填することができる。特に、ゲート絶縁膜１１０中に少なくとも化学量論的組成を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁膜１１０として、ＳｉＯ２＋α（ただし、α＞０）で表される酸化シリコン膜を用いることが好ましい。このような酸化シリコン膜をゲート絶縁膜１１０として用いることで、酸化物半導体膜１０６に酸素を供給することができ、当該酸化物半導体膜１０６を用いたトランジスタ１５０のトランジスタ特性を良好にすることができる。
【００３４】
しかしながら、ゲート絶縁膜１１０として酸化シリコン膜を用いる場合、ゲート絶縁膜１１０の構成元素であるシリコンなどが不純物として酸化物半導体膜１０６に取り込まれるおそれがある。酸化物半導体膜１０６にゲート絶縁膜１１０の構成元素であるシリコンなどが不純物として取り込まれることにより、トランジスタの特性に影響を与える要因になる。
【００３５】
また、酸化物半導体膜１０６をＣＡＡＣ−ＯＳ膜とする場合、ゲート絶縁膜１１０の構成元素であるシリコンなどが酸化物半導体膜１０６に混入し、酸化物半導体膜１０６の結晶部の結合が切れ、ゲート絶縁膜１１０近傍の酸化物半導体膜１０６において、非晶質領域が多く形成されてしまう。
【００３６】
特に、酸化物半導体膜１０６とゲート絶縁膜１１０との界面近傍においては、シリコンなどの不純物が取り込まれやすい。酸化物半導体膜１０６とゲート絶縁膜１１０との界面近傍にはトランジスタ１５０のチャネル領域が形成されるため、酸化物半導体膜１０６とゲート絶縁膜１１０との界面近傍にシリコンなどの不純物が取り込まれると、トランジスタ１５０の電気特性を変動させてしまうおそれがある。
【００３７】
ここで、酸化物半導体膜１０６に、不純物としてシリコン酸化物であるＳｉＯ２が添加されると、どのような構造変化が起こるかについて、古典分子動力学計算により調査した結果について、図１２乃至図１４を用いて説明する。なお、上記計算を行うため、古典分子動力学計算ソフトウェアとして、富士通株式会社製ＳＣＩＧＲＥＳＳ ＭＥを用いた。古典分子動力学法では、原子間相互作用を特徴づける経験的ポテンシャルを定義することで、各原子に働く力を評価する。ニュートンの運動方程式を数値的に解くことにより、各原子の運動（時間発展）を決定論的に追跡できる。
【００３８】
以下に、計算モデルと計算条件を述べる。なお、本計算においては、Ｂｏｒｎ−Ｍａｙｅｒ−Ｈｕｇｇｉｎｓポテンシャルを用いた。
【００３９】
計算モデルとして、１６８０原子数からなるＩｎＧａＺｎＯ４の単結晶構造（図１２（Ａ）参照）と、１６８０原子数からなるＩｎＧａＺｎＯ４のＩｎ、Ｇａ、Ｚｎのそれぞれ２０原子ずつをシリコン（Ｓｉ）原子で置換した構造（図１２（Ｂ）参照）を作製した。図１２（Ｂ）に示すシリコン（Ｓｉ）置換モデルにおいて、シリコン（Ｓｉ）は、３．５７ａｔｏｍ％（２．３４重量％）である。また、図１２（Ａ）に示す単結晶モデルの密度は、６．３６ｇ／ｃｍ３であり、図１２（Ｂ）に示すシリコン（Ｓｉ）置換モデルの密度は、６．０８ｇ／ｃｍ３である。
【００４０】
図１２（Ａ）、及び図１２（Ｂ）に示す計算モデルに対して、ＩｎＧａＺｎＯ４の単結晶の融点（古典分子動力学計算による見積もりでは約２０００℃）より小さい１７２７℃において、圧力一定（１ａｔｏｍ）で、１５０ｐｓｅｃ間（時間刻み幅０．２ｆｓｅｃ×７５万ステップ）の古典分子動力学計算により、構造緩和を行った。また、これら２つの構造に対して動径分布関数ｇ（ｒ）を求めた。なお、動径分布関数ｇ（ｒ）とは、ある原子から距離ｒ離れた位置において、他の原子が存在する確率密度を表す関数である。原子同士の相関が無くなっていくと、ｇ（ｒ）は１に近づく。
【００４１】
上記の２つの計算モデルを、１５０ｐｓｅｃ間の古典分子動力学計算を行うことにより得られた最終構造をそれぞれ図１３（Ａ）、及び図１３（Ｂ）に示す。また、それぞれの構造における動径分布関数ｇ（ｒ）を図１４に示す。
【００４２】
図１３（Ａ）に示す単結晶モデルは安定で、最終構造においても結晶構造を保っているが、図１３（Ｂ）に示すシリコン（Ｓｉ）置換モデルは不安定で、時間経過とともに結晶構造が崩れていき、アモルファス構造へと変化することが確認できる。また、図１４において、各構造モデルの動径分布関数ｇ（ｒ）を比較すると、単結晶モデルでは、長距離でもピークがあり、長距離秩序があることがわかる。一方、シリコン（Ｓｉ）置換モデルでは、０．６ｎｍ近傍でピークが消え、長距離秩序がないことがわかる。
【００４３】
これらの計算結果により、ＩｎＧａＺｎＯ４にシリコン（Ｓｉ）が含まれることにより、ＩｎＧａＺｎＯ４のアモルファス化が起こりやすくなることが示唆された。また、ＩｎＧａＺｎＯ４にシリコン（Ｓｉ）が含まれた状態で高温加熱を行っても、ＩｎＧａＺｎＯ４は結晶化しないことが確認された。
【００４４】
次に、酸化物半導体膜１０６に炭素原子（Ｃ）が添加されると、どのような構造変化が起こるかについて、古典分子動力学計算により調査した結果について、図１２（Ａ）、図１５、及び図１６を用いて説明する。なお、上記計算を行うため、古典分子動力学計算ソフトウェアとして、富士通株式会社製ＳＣＩＧＲＥＳＳ ＭＥを用いた。
【００４５】
以下に、計算モデルと計算条件を述べる。なお、本計算においては、Ｂｏｒｎ−Ｍａｙｅｒ−Ｈｕｇｇｉｎｓポテンシャルを用いた。また、炭素原子（Ｃ）との原子間相互作用にはＬｅｎｎａｒｄ−Ｊｏｎｅｓポテンシャルを用いた。
【００４６】
計算モデルとして、１６８０原子数からなるＩｎＧａＺｎＯ４の単結晶構造（図１２（Ａ）参照）と、１６８０原子数からなるＩｎＧａＺｎＯ４のＩｎ、Ｇａ、Ｚｎのそれぞれ２０原子ずつを炭素原子（Ｃ）で置換し、酸素（Ｏ）の８０原子を炭素原子（Ｃ）で置換した構造（図１５（Ａ）参照）を作製した。図１５（Ａ）に示す炭素（Ｃ）置換モデルにおいて、炭素原子（Ｃ）は、８．３３ａｔｏｍ％である。また、図１２（Ａ）に示す単結晶モデルの密度は、６．３６ｇ／ｃｍ３であり、図１５（Ａ）に示す炭素（Ｃ）置換モデルの密度は、５．８９ｇ／ｃｍ３である。
【００４７】
図１２（Ａ）、及び図１５（Ａ）に示す計算モデルに対して、ＩｎＧａＺｎＯ４の単結晶の融点（古典分子動力学計算による見積もりでは約２０００℃）より小さい１７２７℃において、圧力一定（１ａｔｏｍ）で、１５０ｐｓｅｃ間（時間刻み幅０．２ｆｓｅｃ×７５万ステップ）の古典分子動力学計算により、構造緩和を行った。また、これら２つの構造に対して動径分布関数ｇ（ｒ）を求めた。なお、動径分布関数ｇ（ｒ）とは、ある原子から距離ｒ離れた位置において、他の原子が存在する確率密度を表す関数である。原子同士の相関が無くなっていくと、ｇ（ｒ）は１に近づく。
【００４８】
上記の２つの計算モデルを、１５０ｐｓｅｃ間の古典分子動力学計算を行うことにより得られた最終構造をそれぞれ、図１３（Ａ）、及び図１５（Ｂ）に示す。また、それぞれの構造における動径分布関数ｇ（ｒ）を図１６に示す。
【００４９】
図１３（Ａ）に示す単結晶モデルは安定で、最終構造においても結晶構造を保っているが、図１５（Ｂ）に示す炭素（Ｃ）置換モデルは不安定で、時間経過とともに結晶構造が崩れていき、アモルファス構造へと変化することが確認できる。また、図１６において、各構造モデルの動径分布関数ｇ（ｒ）を比較すると、単結晶モデルでは、長距離でもピークがあり、長距離秩序があることがわかる。一方、炭素（Ｃ）置換モデルでは、０．７ｎｍ近傍でピークが消え、長距離秩序がないことがわかる。
【００５０】
これらの計算結果により、ＩｎＧａＺｎＯ４に炭素（Ｃ）が含まれることによって、ＩｎＧａＺｎＯ４のアモルファス化が起こりやすくなることが示唆された。また、ＩｎＧａＺｎＯ４に炭素（Ｃ）が含まれた状態で高温加熱を行っても、ＩｎＧａＺｎＯ４は結晶化しないことが確認された。
【００５１】
そこで、本実施の形態に示す半導体装置において、酸化物半導体膜１０６のゲート絶縁膜１１０との界面近傍に取り込まれるシリコンなどの不純物を抑制する。その結果、酸化物半導体膜１０６において、ゲート絶縁膜１１０との界面から酸化物半導体膜１０６に向けたシリコン濃度が１．０原子％以下の濃度で分布する領域が形成される。当該領域は、図１（Ｂ）において、領域１０６ａと示す。また、領域１０６ａに含まれるシリコン濃度は、０．１原子％以下であるとより好ましい。また、領域１０６ａは、ゲート絶縁膜１１０に接して厚さが５ｎｍ以下で存在する。
【００５２】
なお、図１（Ｂ）において、酸化物半導体膜１０６の領域１０６ａ以外の領域を領域１０６ｂと示す。
【００５３】
また、ゲート絶縁膜１１０に炭素などの不純物が含まれる場合、これも上記のシリコンと同様に酸化物半導体膜１０６に不純物として取り込まれるおそれがある。そこで、領域１０６ａに含まれる炭素濃度は、１．０×１０２０ａｔｏｍｓ／ｃｍ３以下、より好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以下とする。
【００５４】
シリコンなどの不純物を酸化物半導体膜１０６に混入させないためには、ゲート絶縁膜１１０を形成の際に、酸化物半導体膜１０６にダメージが入らないように形成すればよい。例えば、ゲート絶縁膜１１０をスパッタリング法で酸化シリコン膜を形成する場合、ゲート絶縁膜１１０の構成元素であるシリコンが酸化物半導体膜１０６に衝突する勢いを弱くすればよい。具体的には、ゲート絶縁膜１１０成膜時の成膜電力を低くする、ゲート絶縁膜１１０成膜時の成膜圧力を高くする、またはゲート絶縁膜１１０成膜時のターゲットと基板間距離（Ｔ−Ｓ間距離）を長くする等の方法がある。ただし、ゲート絶縁膜１１０の形成方法は、これに限定されない。例えば、ＰＥ−ＣＶＤ法により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜等を用いることができる。ＰＥ−ＣＶＤ法は、スパッタリング法に比べ、下地膜となる酸化物半導体膜１０６にダメージが少ないため好ましい。
【００５５】
このように、酸化物半導体膜１０６の領域１０６ａに取り込まれるシリコン、及び炭素などの不純物濃度を低減することにより、トランジスタ１５０の電気特性の変動を抑制することができる。また、酸化物半導体膜１０６をＣＡＡＣ−ＯＳ膜とする場合、ゲート絶縁膜１１０との界面近傍まで、結晶部を形成することができる。このような酸化物半導体膜１０６を用いてトランジスタ１５０を作製することにより、安定した電気特性を有する半導体装置とすることができる。
【００５６】
なお、その他の構成要素の詳細については、後述するトランジスタ１５０の作製方法において、図２を用いて説明する。
【００５７】
〈トランジスタ１５０の作製方法〉
以下、図２を用いて、本実施の形態に係る図１に示すトランジスタ１５０の作製方法の一例について説明する。
【００５８】
まず、基板１０２を準備する。基板１０２に使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などの基板を用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することも可能である。
【００５９】
また、基板１０２として、可撓性基板を用いてもよい。可撓性基板を用いる場合、可撓性基板上に酸化物半導体膜１０６を含むトランジスタを直接作製してもよいし、他の作製基板に酸化物半導体膜１０６を含むトランジスタを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体膜１０６を含むトランジスタとの間に剥離層を設けるとよい。
【００６０】
次に、基板１０２上に下地絶縁膜１０４を形成する（図２（Ａ）参照）。下地絶縁膜１０４は、基板１０２からの水素、水分などの不純物元素の拡散を防止する効果があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、または酸化窒化シリコン膜から選ばれた一、または複数の膜による積層構造により形成することができる。
【００６１】
また、下地絶縁膜１０４のその他の効果としては、のちに形成される酸化物半導体膜１０６に酸素を供給することができる。例えば、下地絶縁膜１０４として、酸化物を含む絶縁膜を用いた場合、当該下地絶縁膜１０４を加熱することにより酸素の一部を脱離させることができるので、酸化物半導体膜１０６に酸素を供給し、酸化物半導体膜１０６中の酸素欠損を補填することができる。特に、下地絶縁膜１０４中に少なくとも化学量論的組成を超える量の酸素が存在することが好ましく、例えば、下地絶縁膜１０４として、ＳｉＯ２＋α（ただし、α＞０）で表される酸化シリコン膜を用いることが好ましい。このような酸化シリコン膜を下地絶縁膜１０４として用いることで、酸化物半導体膜１０６に酸素を供給することができ、当該酸化物半導体膜１０６を用いたトランジスタ１５０のトランジスタ特性を良好にすることができる。
【００６２】
また、下地絶縁膜１０４を形成する前に、基板１０２に対してプラズマ処理等を行っても良い。プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板１０２側にＲＦ電源を用いて電圧を印加して基板１０２近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリングを行うと、基板１０２表面に付着している粉状物質（パーティクル、ごみともいう）を除去することができる。
【００６３】
次いで、下地絶縁膜１０４上に酸化物半導体膜１０６を形成する（図２（Ａ）参照）。また、酸化物半導体膜１０６は、ＣＡＡＣ−ＯＳ膜とすることが好ましい。なお、下地絶縁膜１０４、及び酸化物半導体膜１０６は、大気に触れさせることなく連続して成膜するのが好ましい。
【００６４】
ここで、酸化物半導体膜１０６に用いることができるＣＡＡＣ−ＯＳ膜について、以下詳細な説明を行う。
【００６５】
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動の低下が抑制される。
【００６６】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸及びｂ軸の向きが異なっていてもよい。本明細書等において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
【００６７】
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、表面の近傍では結晶部の占める割合が高くなることがある。
【００６８】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
【００６９】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射によるトランジスタの電気特性の変動を低減することが可能である。また、しきい値の変動、及びバラツキを抑制できる。よって、当該トランジスタは、信頼性が高い。
【００７０】
また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができる。さらに、結晶性を有する酸化物半導体膜表面の平坦性を高めることによって、該酸化物半導体を用いたトップゲート構造のトランジスタは、アモルファス状態の酸化物半導体を用いたトランジスタ以上の電界効果移動度を得ることができる。酸化物半導体膜表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が０．１５ｎｍ以下、好ましくは０．１ｎｍ以下の表面上に形成するとよい。
【００７１】
なお、Ｒａは、算術平均粗さを面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、以下の式にて定義される。
【００７２】
【数１】
【００７３】
ここで、指定面とは、粗さ計測の対象となる面であり、座標（ｘ１，ｙ１，ｆ（ｘ１，ｙ１）），（ｘ１，ｙ２，ｆ（ｘ１，ｙ２）），（ｘ２，ｙ１，ｆ（ｘ２，ｙ１）），（ｘ２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて測定可能である。
【００７４】
また、酸化物半導体膜１０６に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体膜を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（例えば、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ガドリニウム（Ｇｄ））から選ばれた一種、または複数種が含まれていることが好ましい。
【００７５】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【００７６】
ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【００７７】
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素、若しくは上記のスタビライザーとしての元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
【００７８】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、あるいはＩｎ：Ｇａ：Ｚｎ＝２：１：３の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【００７９】
また、酸化物半導体膜１０６の成膜工程において、酸化物半導体膜１０６に水素、または水がなるべく含まれないことが好ましい。例えば、酸化物半導体膜１０６の成膜工程の前処理として、スパッタリング装置の予備加熱室で下地絶縁膜１０４が形成された基板１０２を予備加熱し、基板１０２、及び下地絶縁膜１０４に吸着した水素、水分などの不純物を脱離し排気することが好ましい。また、酸化物半導体膜１０６の成膜時、残留水分が排気された成膜室（成膜チャンバーともいう）で行うことが好ましい。
【００８０】
なお、予備加熱室、及び成膜室の水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段は、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した、予備加熱室、及び成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、酸化物半導体膜１０６に含まれる水素、水分などの不純物の濃度を低減できる。
【００８１】
なお、本実施の形態では、酸化物半導体膜１０６としてＩｎ−Ｇａ−Ｚｎ系酸化物をスパッタリング法により成膜する。また、酸化物半導体膜１０６は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下においてスパッタリング法により形成することができる。
【００８２】
酸化物半導体膜１０６として、Ｉｎ−Ｇａ−Ｚｎ系酸化物をスパッタリング法で作製するためのターゲットとしては、例えば、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットや、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２の金属酸化物ターゲットや、原子数比がＩｎ：Ｇａ：Ｚｎ＝２：１：３の金属酸化物ターゲットを用いることができる。ただし、酸化物半導体膜１０６に用いることのできるターゲットは、これらのターゲットの材料、及び組成比に限定されるものではない。
【００８３】
また、酸化物半導体膜１０６を上述した金属酸化物ターゲットを用いて形成した場合、ターゲットの組成と、基板上に形成される薄膜の組成と、が異なる場合がある。例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］の金属酸化物ターゲットを用いた場合、成膜条件にも依存するが、薄膜である酸化物半導体膜１０６の組成比は、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：０．６〜０．８［ｍｏｌ比］となる場合がある。これは、酸化物半導体膜１０６の成膜中において、ＺｎＯが昇華する、またはＩｎ２Ｏ３、Ｇａ２Ｏ３、ＺｎＯの各成分のスパッタリングレートが異なるためだと考えられる。
【００８４】
したがって、所望の組成比の薄膜を形成したい場合においては、予め金属酸化物ターゲットの組成比を調整する必要がある。例えば、薄膜である酸化物半導体膜１０６の組成比を、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］とする場合においては、金属酸化物ターゲットの組成比を、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１．５［ｍｏｌ比］とすればよい。すなわち、金属酸化物ターゲットのＺｎＯの含有量を予め多くすればよい。ただし、ターゲットの組成比は、上記数値に限定されず、成膜条件や、形成される薄膜の組成により適宜調整することができる。また、金属酸化物ターゲットのＺｎＯの含有量を多くすることにより、得られる薄膜の結晶性が向上するため好ましい。
【００８５】
また、金属酸化物ターゲットの相対密度は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。相対密度の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜１０６は緻密な膜とすることができる。
【００８６】
また、酸化物半導体膜１０６を成膜する際に用いるスパッタリングガスとしては、水素、水、水酸基、または水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
【００８７】
酸化物半導体膜１０６として、ＣＡＡＣ−ＯＳ膜を適用する場合、該ＣＡＡＣ−ＯＳ膜を形成する方法としては、三つ挙げられる。一つめは、成膜温度を１００℃以上４５０℃以下として酸化物半導体膜の成膜を行うことで、ｃ軸が酸化物半導体膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。二つめは、酸化物半導体膜を薄い膜厚で成膜した後、２００℃以上７００℃以下の熱処理を行うことで、ｃ軸が酸化物半導体膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。三つめは、一層目の酸化物半導体膜を薄く成膜した後、２００℃以上７００℃以下の熱処理を行い、さらに二層目の酸化物半導体膜の成膜を行うことで、ｃ軸が酸化物半導体膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
【００８８】
また、ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。
【００８９】
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
【００９０】
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
【００９１】
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは１５０℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。
【００９２】
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
【００９３】
なお、酸化物半導体膜１０６として、ＣＡＡＣ−ＯＳ膜以外の結晶性を有する酸化物半導体膜（単結晶または微結晶）を成膜する場合には、成膜温度は特に限定されない。
【００９４】
次いで、下地絶縁膜１０４、及び酸化物半導体膜１０６上にソース電極及びドレイン電極（これと同じ層で形成される配線を含む）に用いる導電膜を成膜する。ソース電極及びドレイン電極に用いる導電膜としては、例えば、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、アルミニウム、銅などの金属膜の下側、または上側の一方または双方にチタン、モリブデン、タングステンなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、ソース電極及びドレイン電極に用いる導電膜は、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（Ｉｎ２Ｏ３−ＳｎＯ２、ＩＴＯと略記する）、インジウム亜鉛酸化物（Ｉｎ２Ｏ３−ＺｎＯ）を用いることができる。ソース電極及びドレイン電極に用いる導電膜は、上記の材料を用いて単層、または積層して成膜することができる。形成方法も特に限定されず、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる
【００９５】
次いで、フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極１０８ａ、及びドレイン電極１０８ｂを形成した後、レジストマスクを除去する（図２（Ｂ）参照）。当該フォトリソグラフィ工程におけるレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いることが好ましい。
【００９６】
また、上記工程により、酸化物半導体膜１０６上で隣り合うソース電極１０８ａの下端部とドレイン電極１０８ｂの下端部との間隔幅によって、後に形成されるトランジスタ１５０のチャネル長Ｌが決定される。よって、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、例えば、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いてフォトリソグラフィ工程でのレジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタ１５０のチャネル長Ｌを微細化することが可能であり、回路の動作速度を高速化できる。
【００９７】
また、フォトリソグラフィ工程で用いるフォトマスク数、及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【００９８】
なお、導電膜のエッチングの際に、酸化物半導体膜１０６がエッチングされ、分断することのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみをエッチングし、酸化物半導体膜１０６を全くエッチングしないという条件を得ることは難しく、導電膜のエッチングの際に酸化物半導体膜１０６は、一部のみがエッチングされ、例えば、酸化物半導体膜１０６の膜厚の５％乃至５０％がエッチングされ、溝部（凹部）を有する酸化物半導体膜１０６となることもある。
【００９９】
次いで、酸化物半導体膜１０６、ソース電極１０８ａ、及びドレイン電極１０８ｂを覆って、ゲート絶縁膜１１０を形成する。ここで、ゲート絶縁膜１１０の膜厚は、例えば１ｎｍ以上５００ｎｍ以下とすることができる。また、ゲート絶縁膜１１０の作製方法に特に限定はないが、例えば、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いてゲート絶縁膜１１０を作製することができる。
【０１００】
ゲート絶縁膜１１０は、十分な耐圧および絶縁性を有する酸化物絶縁膜を用いることが好ましい。ゲート絶縁膜１１０を単層構造とする場合には、例えば、酸化シリコンのようなシリコンを含む酸化物を用いればよい。
【０１０１】
また、ゲート絶縁膜１１０形成時に、酸化物半導体膜１０６のゲート絶縁膜１１０との界面近傍にシリコンなどの不純物が取り込まれる。その結果、酸化物半導体膜１０６は、ゲート絶縁膜１１０との界面近傍に、領域１０６ａが形成され、領域１０６ａ以外の酸化物半導体膜１０６は、領域１０６ｂとなる。
【０１０２】
なお、領域１０６ａに含まれるシリコン濃度は、１．０原子％以下、より好ましくは、０．１原子％以下とする。また、領域１０６ａは、ゲート絶縁膜１１０に接して厚さが５ｎｍ以下の範囲に存在する。
【０１０３】
また、ゲート絶縁膜１１０に炭素などの不純物が含まれる場合、これも上記のシリコンと同様に酸化物半導体膜１０６の領域１０６ａに不純物として取り込まれる。そこで、領域１０６ａに含まれる炭素濃度は、１．０×１０２０ａｔｏｍｓ／ｃｍ３以下、より好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以下とする。
【０１０４】
また、ゲート絶縁膜１１０を積層構造としても良い。ゲート絶縁膜１１０を積層構造とする場合、例えば、シリコンを含む酸化物上に、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、酸化イットリウム、酸化ランタンまたは窒化酸化シリコンなどを積層すれば良い。また、シリコンを含む酸化物上に、酸化ハフニウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））などのｈｉｇｈ−ｋ材料を積層すれば良い。
【０１０５】
ゲート絶縁膜１１０としてシリコンを含む酸化物を用いることにより、当該絶縁膜を加熱することにより酸素の一部を脱離させることができるので、酸化物半導体膜１０６に酸素を供給し、酸化物半導体膜１０６中の酸素欠損を補填することができる。特に、ゲート絶縁膜１１０中に少なくとも化学量論的組成を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁膜１１０として、ＳｉＯ２＋α（ただし、α＞０）で表される酸化シリコン膜を用いることが好ましい。このような酸化シリコン膜をゲート絶縁膜１１０として用いることで、酸化物半導体膜１０６に酸素を供給することができ、当該酸化物半導体膜１０６を用いたトランジスタ１５０のトランジスタ特性を良好にすることができる。
【０１０６】
また、ゲート絶縁膜１１０は、シリコンなどの不純物を酸化物半導体膜１０６に混入させないために、ゲート絶縁膜１１０を形成の際に、酸化物半導体膜１０６にダメージが入らないように形成すればよい。例えば、ゲート絶縁膜１１０をスパッタリング法で酸化シリコン膜を形成する場合、ゲート絶縁膜１１０の構成元素であるシリコンが酸化物半導体膜１０６に衝突する勢いを弱くすればよい。具体的には、ゲート絶縁膜１１０成膜時の成膜電力を低くする、ゲート絶縁膜１１０成膜時の成膜圧力を高くする、またはゲート絶縁膜１１０成膜時のターゲットと基板間距離（Ｔ−Ｓ間距離）を長くする等の方法がある。ただし、ゲート絶縁膜１１０の形成方法は、これに限定されない。例えば、ＰＥ−ＣＶＤ法により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜等を用いることができる。ＰＥ−ＣＶＤ法は、スパッタリング法に比べ、下地膜となる酸化物半導体膜１０６にダメージが少ないため好ましい。
【０１０７】
次いで、ゲート絶縁膜１１０上に、ゲート電極（これと同じ層で形成される配線を含む）を形成するための導電膜を形成する。ゲート電極に用いる導電膜としては、例えば、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料、またはこれらを主成分とする合金材料を用いることができる。ゲート電極に用いる導電膜としては、導電性の金属酸化物を用いて形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（Ｉｎ２Ｏ３−ＳｎＯ２、ＩＴＯと略記する場合がある）、インジウム亜鉛酸化物（Ｉｎ２Ｏ３−ＺｎＯ）、または、これらの金属酸化物材料にシリコン若しくは酸化シリコンを含有させたものを用いることができる。ゲート電極は、上記の材料を用いて単層、または積層して形成することができる。形成方法も特に限定されず、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる。
【０１０８】
次いで、フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行って、ゲート電極１１２を形成した後、レジストマスクを除去する（図２（Ｃ）参照）。また、ゲート電極１１２を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。なお、ゲート電極１１２のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。なお、ゲート電極１１２が形成された段階で、トランジスタ１５０が形成される。
【０１０９】
次いで、ゲート絶縁膜１１０、及びゲート電極１１２上に層間絶縁膜１１４を形成する（図２（Ｄ）参照）。
【０１１０】
層間絶縁膜１１４としては、無機絶縁膜を用いることが好ましく、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化ハフニウム膜などの酸化物絶縁膜を単層、或いは積層して用いればよい。また、上述の酸化物絶縁膜上に、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜などの窒化物絶縁膜の単層、または積層をさらに形成してもよい。例えば、スパッタリング法を用いて、ゲート電極１１２側から順に酸化シリコン膜、及び酸化アルミニウム膜の積層を形成する。
【０１１１】
層間絶縁膜１１４の成膜後、酸化物半導体膜１０６に対して熱処理を行うのが好ましい。当該熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。
【０１１２】
当該熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウムなど）の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰囲気に水、水素などが含まれないことが好ましい。また、熱処理装置に導入する窒素、酸素、または希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１１３】
酸化物半導体膜成膜後の熱処理によって、酸化物半導体を構成する主成分材料の一つである酸素が同時に減少してしまう可能性がある。しかし、当該熱処理において、下地絶縁膜１０４、またはシリコンを含む酸化物を用いて形成されるゲート絶縁膜１１０より、酸素を酸化物半導体膜１０６へ供給することができるので、酸化物半導体膜１０６の酸素欠損を補完することができる。
【０１１４】
上述のような熱処理を行うことで、酸化物半導体膜１０６を、その主成分以外の不純物が極力含まれないように高純度化することができる。高純度化された酸化物半導体膜１０６中にはドナーに由来するキャリアが極めて少なく（ゼロに近い）、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満である。このようにして、ｉ型（真性）化された酸化物半導体膜１０６を形成することができる。
【０１１５】
以上の工程でトランジスタ１５０が形成される。トランジスタ１５０は、酸化物半導体膜１０６の領域１０６ａに取り込まれるシリコンなどの不純物濃度が低減されている。また、酸化物半導体膜をＣＡＡＣ−ＯＳ膜とする場合、ゲート絶縁膜１１０との界面近傍まで、結晶部を形成することができる。これにより、トランジスタ１５０を、安定した電気特性を有するものとすることができる。
【０１１６】
また、層間絶縁膜１１４上に、さらに平坦化絶縁膜を設けても良い。平坦化絶縁膜としては、アクリル系樹脂、ポリイミド系樹脂、ベンゾシクロブテン系樹脂、ポリアミド系樹脂、エポキシ系樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させてもよい。
【０１１７】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１１８】
（実施の形態２）
本実施の形態においては、実施の形態１の図１、及び図２に示した半導体装置、及び半導体装置の作製方法の変形例について、図３乃至図５を用いて説明を行う。なお、図１、及び図２で示した符号については、同様の符号を用い、その繰り返しの説明は省略する。
【０１１９】
〈半導体装置の構成例（変形例）〉
図３（Ａ）、及び図３（Ｂ）に、半導体装置の一例として、トップゲート構造のトランジスタの平面図、および断面図を示す。図３（Ａ）は平面図であり、図３（Ｂ）は、図３（Ａ）における破線Ｘ２−Ｙ２に係る断面図に相当する。なお、図３（Ａ）では、煩雑になることを避けるため、トランジスタ１６０の構成要素の一部（例えば、ゲート絶縁膜１１０など）を省略している。
【０１２０】
図３（Ａ）、及び図３（Ｂ）に示すトランジスタ１６０は、基板１０２上に、下地絶縁膜１０４と、下地絶縁膜１０４上に形成された領域１０６ｃ、領域１０６ｄ、領域１０６ｅ、及び領域１０６ｆを含む酸化物半導体膜１０６と、酸化物半導体膜１０６上に形成されたゲート絶縁膜１１０と、ゲート絶縁膜１１０と接し、少なくとも酸化物半導体膜１０６と重畳する領域に設けられたゲート電極１１２と、ゲート絶縁膜１１０、及びゲート電極１１２上に形成された層間絶縁膜１１４と、層間絶縁膜１１４上に設けられ、酸化物半導体膜１０６と電気的に接続されたソース電極１０８ａ、及びドレイン電極１０８ｂを含む。
【０１２１】
酸化物半導体膜１０６は、チャネル形成領域として機能する領域１０６ｃ、及び領域１０６ｄを含み、チャネル形成領域を挟んで一対の低抵抗領域として機能する領域１０６ｅ、及び領域１０６ｆを含む。
【０１２２】
また、酸化物半導体膜１０６は、図３（Ｂ）に示すように、端部に２０°乃至５０°のテーパーを有していることが好ましい。酸化物半導体膜１０６の端部が垂直であると酸化物半導体膜１０６の端部から酸素が抜けやすく酸素欠損を生じやすいが、酸化物半導体膜１０６の端部にテーパーを有することで酸素欠損の発生を抑制し、トランジスタ１６０のリーク電流の発生を低減することができる。
【０１２３】
また、ゲート絶縁膜１１０は、十分な耐圧および絶縁性を有する酸化物絶縁膜を用いることが好ましい。ゲート絶縁膜１１０を単層構造とする場合には、例えば、酸化シリコンのようなシリコンを含む酸化物を用いればよい。
【０１２４】
なお、ゲート絶縁膜１１０としてシリコンを含む酸化物を用いることにより、当該絶縁膜を加熱することにより酸素の一部を脱離させることができるので、酸化物半導体膜１０６に酸素を供給し、酸化物半導体膜１０６中の酸素欠損を補填することができる。特に、ゲート絶縁膜１１０中に少なくとも化学量論的組成を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁膜１１０として、ＳｉＯ２＋α（ただし、α＞０）で表される酸化シリコン膜を用いることが好ましい。このような酸化シリコン膜をゲート絶縁膜１１０として用いることで、酸化物半導体膜１０６に酸素を供給することができ、当該酸化物半導体膜１０６を用いたトランジスタ１６０のトランジスタ特性を良好にすることができる。
【０１２５】
しかしながら、ゲート絶縁膜１１０として酸化シリコン膜を用いる場合、ゲート絶縁膜１１０中のシリコンが不純物として酸化物半導体膜１０６に取り込まれるおそれがある。酸化物半導体膜１０６にゲート絶縁膜１１０の構成元素であるシリコンなどが不純物として取り込まれることにより、トランジスタの特性に影響を与える要因になる。また、酸化物半導体膜１０６をＣＡＡＣ−ＯＳ膜とする場合、ゲート絶縁膜１１０の構成元素が酸化物半導体膜１０６に混入し、酸化物半導体膜１０６の結晶部の結合が切れ、ゲート絶縁膜１１０近傍の酸化物半導体膜１０６において、非晶質領域が多く形成されてしまう。
【０１２６】
特に、酸化物半導体膜１０６とゲート絶縁膜１１０との界面近傍においては、シリコンなどの不純物が取り込まれやすい。酸化物半導体膜１０６とゲート絶縁膜１１０との界面近傍にはトランジスタ１６０のチャネル領域が形成されるため、酸化物半導体膜１０６とゲート絶縁膜１１０との界面近傍にシリコンなどの不純物が取り込まれると、トランジスタ１５０の電気特性を変動させてしまうおそれがある。
【０１２７】
そこで、本実施の形態に示す半導体装置において、酸化物半導体膜１０６のゲート絶縁膜１１０との界面近傍に取り込まれるシリコンなどの不純物を抑制する。その結果、酸化物半導体膜１０６において、ゲート絶縁膜１１０との界面から酸化物半導体膜１０６に向けたシリコン濃度が１．０原子％以下の濃度で分布する領域が形成される。当該領域は、図３（Ｂ）において、領域１０６ｃ、及び領域１０６ｅと示す。また、領域１０６ｃ、及び領域１０６ｅに含まれるシリコン濃度は、０．１原子％以下であるとより好ましい。また、領域１０６ｃ、及び領域１０６ｅは、ゲート絶縁膜１１０に接して５ｎｍ以下の厚さで存在する。
【０１２８】
なお、図３（Ｂ）において、酸化物半導体膜１０６中、下地絶縁膜１０４側の領域を領域１０６ｄ及び領域１０６ｆとして示し、ゲート絶縁膜１１０に近い領域を領域１０６ｃ及び領域１０６ｅとして、それぞれ示す。
【０１２９】
また、ゲート絶縁膜１１０に炭素などの不純物が含まれる場合、これも上記のシリコンと同様に酸化物半導体膜１０６に不純物として取り込まれるおそれがある。そこで、領域１０６ｃ、及び領域１０６ｅに含まれる炭素濃度は、１．０×１０２０ａｔｏｍｓ／ｃｍ３以下、より好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以下とする。
【０１３０】
シリコンなどの不純物を酸化物半導体膜１０６に混入させないためには、ゲート絶縁膜１１０を形成の際に、酸化物半導体膜１０６にダメージが入らないように形成すればよい。例えば、ゲート絶縁膜１１０をスパッタリング法で酸化シリコン膜を形成する場合、ゲート絶縁膜１１０の構成元素であるシリコンが酸化物半導体膜１０６に衝突する勢いを弱くすればよい。具体的には、ゲート絶縁膜１１０成膜時の成膜電力を低くする、ゲート絶縁膜１１０成膜時の成膜圧力を高くする、またはゲート絶縁膜１１０成膜時のターゲットと基板間距離（Ｔ−Ｓ間距離）を長くする等の方法がある。ただし、ゲート絶縁膜１１０の形成方法は、これに限定されない。例えば、ＰＥ−ＣＶＤ法により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜等を用いることができる。ＰＥ−ＣＶＤ法は、スパッタリング法に比べ、下地膜となる酸化物半導体膜１０６にダメージが少ないため好ましい。
【０１３１】
このように、酸化物半導体膜１０６の領域１０６ｃ、及び領域１０６ｅに取り込まれるシリコン、及び炭素などの不純物濃度を低減することにより、トランジスタ１６０の電気特性の変動を抑制することができる。また、酸化物半導体膜１０６をＣＡＡＣ−ＯＳ膜とする場合、ゲート絶縁膜１１０との界面近傍まで、結晶部を形成することができる。このような酸化物半導体膜１０６を用いてトランジスタ１６０を作製することにより、安定した電気特性を有する半導体装置とすることができる。
【０１３２】
なお、その他の構成要素の詳細については、後述するトランジスタ１６０の作製方法において、図４、及び図５を用いて説明する。
【０１３３】
〈トランジスタ１６０の作製方法〉
以下、図４、及び図５を用いて、本実施の形態に係る図３に示すトランジスタ１６０の作製方法の一例について説明する。
【０１３４】
まず、基板１０２を準備する。基板１０２については、実施の形態１に記載した構成と、同様の構成とすることができる。
【０１３５】
次に、基板１０２上に下地絶縁膜１０４を形成する（図４（Ａ）参照）。下地絶縁膜１０４は、基板１０２からの水素、水分などの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、または酸化窒化シリコン膜から選ばれた一、または複数の膜による積層構造により形成することができる。
【０１３６】
また、下地絶縁膜１０４のその他の効果としては、のちに形成される酸化物半導体膜１０６に酸素を供給することができる。例えば、下地絶縁膜１０４として、酸化物を含む絶縁膜を用いた場合、当該下地絶縁膜１０４を加熱することにより酸素の一部を脱離させることができるので、酸化物半導体膜１０６に酸素を供給し、酸化物半導体膜１０６中の酸素欠損を補填することができる。特に、下地絶縁膜１０４中に少なくとも化学量論的組成を超える量の酸素が存在することが好ましく、例えば、下地絶縁膜１０４として、ＳｉＯ２＋α（ただし、α＞０）で表される酸化シリコン膜を用いることが好ましい。このような酸化シリコン膜を下地絶縁膜１０４として用いることで、酸化物半導体膜１０６に酸素を供給することができ、当該酸化物半導体膜１０６を用いたトランジスタ１６０のトランジスタ特性を良好にすることができる。
【０１３７】
また、下地絶縁膜１０４を形成する前に、基板１０２に対してプラズマ処理等を行っても良い。プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板１０２側にＲＦ電源を用いて電圧を印加して基板１０２近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリングを行うと、基板１０２表面に付着している粉状物質（パーティクル、ごみともいう）を除去することができる。
【０１３８】
次いで、下地絶縁膜１０４上に酸化物半導体膜１０６を形成する（図４（Ａ）参照）。また、酸化物半導体膜１０６は、ＣＡＡＣ−ＯＳ膜とすることが好ましい。なお、下地絶縁膜１０４、及び酸化物半導体膜１０６は、大気に触れさせることなく連続して成膜するのが好ましい。
【０１３９】
酸化物半導体膜１０６については、実施の形態１に記載した構成と、同様の構成とすることができる。
【０１４０】
次いで、酸化物半導体膜１０６を覆って、ゲート絶縁膜１１０を形成する（図４（Ｂ）参照）。ここで、ゲート絶縁膜１１０の膜厚は、例えば１ｎｍ以上５００ｎｍ以下とすることができる。また、ゲート絶縁膜１１０の作製方法に特に限定はないが、例えば、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いてゲート絶縁膜１１０を作製することができる。
【０１４１】
ゲート絶縁膜１１０は、十分な耐圧および絶縁性を有する酸化物絶縁膜を用いることが好ましい。ゲート絶縁膜１１０を単層構造とする場合には、例えば、酸化シリコンのようなシリコンを含む酸化物を用いればよい。
【０１４２】
また、ゲート絶縁膜１１０形成時に、酸化物半導体膜１０６のゲート絶縁膜１１０との界面近傍にシリコンなどの不純物が取り込まれる。その結果、酸化物半導体膜１０６は、ゲート絶縁膜１１０との界面近傍に、領域１０６ｇが形成され、領域１０６ｇ以外の酸化物半導体膜１０６は、領域１０６ｈとなる。なお、領域１０６ｇは、のちに領域１０６ｃ、及び領域１０６ｅとなる部分であり、領域１０６ｈは、のちに領域１０６ｄ、及び領域１０６ｆとなる部分である。
【０１４３】
なお、領域１０６ｇに含まれるシリコン濃度は、１．０原子％以下、より好ましくは、０．１原子％以下とする。また、領域１０６ｇは、ゲート絶縁膜１１０に接して５ｎｍ以下の厚さで存在する。
【０１４４】
また、ゲート絶縁膜１１０に炭素などの不純物が含まれる場合、これも上記のシリコンと同様に酸化物半導体膜１０６の領域１０６ｇに不純物として取り込まれる。そこで、領域１０６ｇに含まれる炭素濃度は、１．０×１０２０ａｔｏｍｓ／ｃｍ３以下、より好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以下とする。
【０１４５】
また、ゲート絶縁膜１１０を積層構造としても良い。ゲート絶縁膜１１０を積層構造とする場合、例えば、シリコンを含む酸化物上に、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、酸化イットリウム、酸化ランタンまたは窒化酸化シリコンなどを積層すれば良い。また、シリコンを含む酸化物上に、酸化ハフニウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））などのｈｉｇｈ−ｋ材料を積層すれば良い。
【０１４６】
ゲート絶縁膜１１０として、シリコンを含む酸化物を用いることにより、当該絶縁膜を加熱することにより酸素の一部を脱離させることができるので、酸化物半導体膜１０６に酸素を供給し、酸化物半導体膜１０６中の酸素欠損を補填することができる。特に、ゲート絶縁膜１１０中に少なくとも化学量論的組成を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁膜１１０として、ＳｉＯ２＋α（ただし、α＞０）で表される酸化シリコン膜を用いることが好ましい。このような酸化シリコン膜をゲート絶縁膜１１０として用いることで、酸化物半導体膜１０６に酸素を供給することができ、当該酸化物半導体膜１０６を用いたトランジスタ１６０のトランジスタ特性を良好にすることができる。
【０１４７】
また、ゲート絶縁膜１１０は、シリコンなどの不純物を酸化物半導体膜１０６に混入させないために、ゲート絶縁膜１１０を形成の際に、酸化物半導体膜１０６にダメージが入らないように形成すればよい。例えば、ゲート絶縁膜１１０をスパッタリング法で酸化シリコン膜を形成する場合、ゲート絶縁膜１１０の構成元素であるシリコンが酸化物半導体膜１０６に衝突する勢いを弱くすればよい。具体的には、ゲート絶縁膜１１０成膜時の成膜電力を低くする、ゲート絶縁膜１１０成膜時の成膜圧力を高くする、またはゲート絶縁膜１１０成膜時のターゲットと基板間距離（Ｔ−Ｓ間距離）を長くする等の方法がある。ただし、ゲート絶縁膜１１０の形成方法は、これに限定されない。例えば、ＰＥ−ＣＶＤ法により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜等を用いることができる。ＰＥ−ＣＶＤ法は、スパッタリング法に比べ、下地膜となる酸化物半導体膜１０６にダメージが少ないため好ましい。
【０１４８】
次いで、ゲート絶縁膜１１０上に、ゲート電極（これと同じ層で形成される配線を含む）を形成するための導電膜を形成する。ゲート電極に用いる導電膜としては、実施の形態１に記載の材料等と同様の構成とすればよい。
【０１４９】
次いで、フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行って、ゲート電極１１２を形成した後、レジストマスクを除去する（図４（Ｃ）参照）。また、ゲート電極１１２を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。なお、ゲート電極１１２のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。
【０１５０】
次に、ゲート電極１１２をマスクとして酸化物半導体膜１０６にドーパント１８１を導入し、一対の低抵抗領域として機能する１０６ｅ、及び１０６ｆを形成する（図４（Ｄ）参照）。
【０１５１】
ドーパント１８１は、酸化物半導体膜１０６の導電率を変化させる不純物である。ドーパント１８１としては、１５族元素（代表的にはリン（Ｐ）、砒素（Ａｓ）、およびアンチモン（Ｓｂ））、ホウ素（Ｂ）、アルミニウム（Ａｌ）、窒素（Ｎ）、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃｌ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）のいずれかから選択される一以上を用いることができる。
【０１５２】
ドーパント１８１は、注入法により、他の膜（例えばゲート絶縁膜１１０）を通過して、酸化物半導体膜１０６に導入することもできる。ドーパント１８１の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。その際には、ドーパント１８１の単体のイオンあるいはフッ化物、塩化物のイオンを用いると好ましい。
【０１５３】
ドーパント１８１の導入工程は、加速電圧、ドーズ量などの注入条件、また通過させる膜の膜厚を適宜設定して制御すればよい。本実施の形態では、ドーパント１８１としてリンを用いて、イオン注入法でリンイオンの注入を行う。なお、ドーパント１８１のドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい。
【０１５４】
低抵抗領域におけるドーパント１８１の濃度は、５×１０１８／ｃｍ３以上１×１０２２／ｃｍ３以下であることが好ましい。
【０１５５】
また、ドーパント１８１を導入する際に、基板１０２を加熱しながら行ってもよい。
【０１５６】
なお、酸化物半導体膜１０６にドーパント１８１を導入する処理は、複数回行ってもよく、ドーパントの種類も複数種用いてもよい。
【０１５７】
また、ドーパント１８１の導入処理後、加熱処理を行ってもよい。加熱条件としては、温度３００℃以上７００℃以下、好ましくは３００℃以上４５０℃以下で１時間、酸素雰囲気下で行うことが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で加熱処理を行ってもよい。
【０１５８】
酸化物半導体膜１０６を結晶性酸化物半導体膜、またはＣＡＡＣ−ＯＳ膜とした場合、ドーパント１８１の導入により、一部非晶質化する場合がある。この場合、ドーパント１８１の導入後に加熱処理を行うことによって、酸化物半導体膜１０６の結晶性を回復することができる。
【０１５９】
よって、酸化物半導体膜１０６において、チャネル形成領域として機能する領域１０６ｃ、及び領域１０６ｄを挟んで低抵抗領域として機能する領域１０６ｅ、及び領域１０６ｆが設けられた酸化物半導体膜１０６が形成される。
【０１６０】
次いで、ゲート絶縁膜１１０、及びゲート電極１１２上に層間絶縁膜１１４を形成する（図５（Ａ）参照）。
【０１６１】
層間絶縁膜１１４としては、無機絶縁膜を用いることが好ましく、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化ハフニウム膜などの酸化物絶縁膜を単層、或いは積層して用いればよい。また、上述の酸化物絶縁膜上に、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜などの窒化物絶縁膜の単層、或いは積層をさらに形成してもよい。例えば、スパッタリング法を用いて、ゲート電極１１２側から順に酸化シリコン膜及び酸化アルミニウム膜の積層を形成する。
【０１６２】
層間絶縁膜として、酸化アルミニウム膜を用いた場合、酸化アルミニウム膜は、作製工程中及び作製後において、トランジスタ１６０の電気特性の変動要因となる水素、水分などの不純物を、酸化物半導体膜１０６へ混入するのを防止することができる。また、酸化アルミニウム膜は、作製工程中及び作製後において、酸化物半導体を構成する主成分材料である酸素を、酸化物半導体膜１０６から放出するのを防止することができる。
【０１６３】
また、層間絶縁膜１１４の成膜後、酸化物半導体膜１０６に対して熱処理を行うのが好ましい。当該熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。
【０１６４】
当該熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウムなど）の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰囲気に水、水素などが含まれないことが好ましい。また、熱処理装置に導入する窒素、酸素、または希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１６５】
酸化物半導体膜成膜後の熱処理によって、酸化物半導体を構成する主成分材料の一つである酸素が同時に減少してしまう可能性がある。しかし、当該熱処理において、下地絶縁膜１０４、またはシリコンを含む酸化物を用いて形成されるゲート絶縁膜１１０より、酸素を酸化物半導体膜１０６へ供給することができるので、酸化物半導体膜１０６の酸素欠損を補完することができる。
【０１６６】
上述のような熱処理を行うことで、酸化物半導体膜１０６を、その主成分以外の不純物が極力含まれないように高純度化することができる。高純度化された酸化物半導体膜１０６中にはドナーに由来するキャリアが極めて少なく（ゼロに近い）、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満である。このようにして、ｉ型（真性）化された酸化物半導体膜１０６を形成することができる。
【０１６７】
次いで、ゲート絶縁膜１１０、及び層間絶縁膜１１４に酸化物半導体膜１０６（領域１０６ｅ、または領域１０６ｆ）に達する開口部を形成し、開口部にソース電極、及びドレイン電極（これと同じ層で形成される配線を含む）に用いる導電膜を成膜する。ソース電極、及びドレイン電極に用いる導電膜としては、実施の形態１に記載の材料等と同様の構成とすればよい。
【０１６８】
次いで、フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極１０８ａ、及びドレイン電極１０８ｂを形成した後、レジストマスクを除去する（図５（Ｂ）参照）。
【０１６９】
以上の工程でトランジスタ１６０が形成される（図５（Ｂ）参照）。トランジスタ１６０は、酸化物半導体膜１０６の領域１０６ｃ、及び領域１０６ｅに取り込まれるシリコンなどの不純物濃度が低減されている。また、酸化物半導体膜１０６をＣＡＡＣ−ＯＳ膜とする場合、ゲート絶縁膜１１０との界面近傍まで、結晶部を形成することができる。これにより、トランジスタ１６０を、安定した電気特性を有するものとすることができる。
【０１７０】
また、トランジスタ１６０上に平坦化絶縁膜を設けても良い。平坦化絶縁膜としては、アクリル系樹脂、ポリイミド系樹脂、ベンゾシクロブテン系樹脂、ポリアミド系樹脂、エポキシ系樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させてもよい。
【０１７１】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１７２】
（実施の形態３）
本実施の形態では、本明細書に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置の一例を、図面を用いて説明する。
【０１７３】
図６は、半導体装置の構成の一例である。図６（Ａ）に、半導体装置の断面図を、図６（Ｂ）に半導体装置の平面図を、図６（Ｃ）に半導体装置の回路図をそれぞれ示す。ここで、図６（Ａ）は、図６（Ｂ）のＣ１−Ｃ２、及びＤ１−Ｄ２における断面に相当する。
【０１７４】
図６（Ａ）及び図６（Ｂ）に示す半導体装置は、下部に第１の半導体材料を用いたトランジスタ２６０を有し、上部に第２の半導体材料を用いたトランジスタ１５０を有するものである。トランジスタ１５０としては、実施の形態１で示すトランジスタの構造を適用することができるが、トランジスタ１５０は酸化物半導体膜１０６と接してソース電極１０８ａ、及びドレイン電極１０８ｂが設けられた例である。なお、本実施の形態においては、記載していないが、実施の形態２で用いたトランジスタを適用することもできる。
【０１７５】
ここで、第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（例えば、単結晶シリコンなど）とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料として、単結晶シリコンを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
【０１７６】
なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明するが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。また、情報を保持するために酸化物半導体を用いた実施の形態１に示すようなトランジスタ１５０に用いる他、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。
【０１７７】
図６（Ａ）におけるトランジスタ２６０は、半導体材料（例えば、シリコンなど）を含む基板２００に設けられたチャネル形成領域２１６と、チャネル形成領域２１６を挟むように設けられた不純物領域２２０と、不純物領域２２０に接する金属間化合物領域２２４と、チャネル形成領域２１６上に設けられたゲート絶縁膜２０８と、ゲート絶縁膜２０８上に設けられたゲート電極２１０と、を有する。なお、図において、明示的にはソース電極やドレイン電極を有しない場合があるが、便宜上、このような状態を含めてトランジスタと呼ぶ場合がある。また、この場合、トランジスタの接続関係を説明するために、ソース領域やドレイン領域を含めてソース電極やドレイン電極と表現することがある。つまり、本明細書において、ソース電極との記載には、ソース領域が含まれうる。
【０１７８】
基板２００上にはトランジスタ２６０を囲むように素子分離絶縁膜２０６が設けられており、トランジスタ２６０を覆うように絶縁膜２２８、及び絶縁膜２３０が設けられている。なお、高集積化を実現するためには、図６（Ａ）に示すようにトランジスタ２６０がサイドウォール絶縁膜を有しない構成とすることが望ましい。一方で、トランジスタ２６０の特性を重視する場合には、ゲート電極２１０の側面にサイドウォール絶縁膜を設け、不純物濃度が異なる領域を含む不純物領域２２０としてもよい。
【０１７９】
単結晶半導体基板を用いたトランジスタ２６０は、高速動作が可能である。このため、当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。トランジスタ２６０を覆うように絶縁膜を２層形成する。トランジスタ１５０、および容量素子２６４の形成前の処理として、該絶縁膜２層にＣＭＰ処理を施して、平坦化した絶縁膜２２８、絶縁膜２３０を形成し、同時にゲート電極２１０の上面を露出させる。
【０１８０】
絶縁膜２２８、絶縁膜２３０は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。絶縁膜２２８、絶縁膜２３０は、プラズマＣＶＤ法、またはスパッタリング法等を用いて形成することができる。
【０１８１】
また、ポリイミド系樹脂、アクリル系樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。有機材料を用いる場合、スピンコート法、印刷法などの湿式法によって絶縁膜２２８、及び絶縁膜２３０を形成してもよい。
【０１８２】
なお、本実施の形態において、絶縁膜２２８として窒化シリコン膜を用い、絶縁膜２３０として酸化シリコン膜を用いる。
【０１８３】
研磨処理（例えばＣＭＰ処理）により十分に平坦化した絶縁膜２３０上に酸化物半導体膜１０６を形成する。なお、絶縁膜２３０表面の平均面粗さは、０．１５ｎｍ以下が好ましい。
【０１８４】
図６（Ａ）に示すトランジスタ１５０は、酸化物半導体をチャネル形成領域に用いたトランジスタである。ここで、トランジスタ１５０に含まれる酸化物半導体膜１０６は、高純度化されたものであることが望ましい。高純度化された酸化物半導体を用いることで、極めて優れたオフ特性のトランジスタ１５０を得ることができる。
【０１８５】
トランジスタ１５０は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、または、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。
【０１８６】
トランジスタ１５０上には、絶縁膜１８０が単層または積層で設けられている。本実施の形態では、絶縁膜１８０として、ゲート電極１１２側から酸化アルミニウム膜と酸化シリコン膜との積層を用いる。なお、酸化アルミニウム膜を高密度（例えば、膜密度３．２ｇ／ｃｍ３以上、好ましくは３．６ｇ／ｃｍ３以上）とすることによって、トランジスタ１５０に安定な電気特性を付与することができるため好ましい。
【０１８７】
また、ゲート絶縁膜１１０、及び絶縁膜１８０を介して、トランジスタ１５０のソース電極１０８ａと重畳する領域には、導電膜１８２が設けられており、ソース電極１０８ａと、ゲート絶縁膜１１０と、絶縁膜１８０と、導電膜１８２とによって、容量素子２６４が構成される。すなわち、トランジスタ１５０のソース電極１０８ａは、容量素子２６４の一方の電極として機能し、導電膜１８２は、容量素子２６４の他方の電極として機能する。なお、容量が不要の場合には、容量素子２６４を設けない構成とすることもできる。また、容量素子２６４は、別途、トランジスタ１５０の上方に設けてもよい。
【０１８８】
トランジスタ１５０、及び容量素子２６４の上には絶縁膜１８４が設けられている。そして、絶縁膜１８４上にはトランジスタ１５０と、他のトランジスタを接続するための配線１８６が設けられている。図６（Ａ）には図示しないが、配線１８６は、絶縁膜１８０、ゲート絶縁膜１１０などに形成された開口に形成された電極を介してドレイン電極１０８ｂと電気的に接続される。ここで、該電極は、少なくともトランジスタ１５０の酸化物半導体膜１０６の一部と重畳するように設けられることが好ましい。
【０１８９】
図６（Ａ）、及び図６（Ｂ）において、トランジスタ２６０と、トランジスタ１５０とは、少なくとも一部が重畳するように設けられており、トランジスタ２６０のソース領域、またはドレイン領域と酸化物半導体膜１０６の一部が重畳するように設けられているのが好ましい。また、トランジスタ１５０、及び容量素子２６４が、トランジスタ２６０の少なくとも一部と重畳するように設けられている。例えば、容量素子２６４の導電膜１８２は、トランジスタ２６０のゲート電極２１０と少なくとも一部が重畳して設けられている。このような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。
【０１９０】
なお、ドレイン電極１０８ｂ、及び配線１８６の電気的接続は、ドレイン電極１０８ｂ、及び配線１８６を直接接触させて行ってもよいし、間の絶縁膜に電極を設けて、該電極を介して行ってもよい。また、間に介する電極は、複数でもよい。
【０１９１】
次に、図６（Ａ）及び図６（Ｂ）に対応する回路構成の一例を図６（Ｃ）に示す。
【０１９２】
図６（Ｃ）において、第１の配線（１ｓｔ Ｌｉｎｅ）とトランジスタ２６０のソース電極、またはドレイン電極の一方とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ）とトランジスタ２６０のソース電極、またはドレイン電極の他方とは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ）とトランジスタ１５０のソース電極またはドレイン電極の一方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ）と、トランジスタ１５０のゲート電極とは、電気的に接続されている。そして、トランジスタ２６０のゲート電極と、トランジスタ１５０のソース電極、またはドレイン電極の他方は、容量素子２６４の電極の一方と電気的に接続され、第５の配線（５ｔｈ Ｌｉｎｅ）と、容量素子２６４の電極の他方は電気的に接続されている。
【０１９３】
図６（Ｃ）に示す半導体装置では、トランジスタ２６０のゲート電極の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
【０１９４】
情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ１５０がオン状態となる電位にして、トランジスタ１５０をオン状態とする。これにより、第３の配線の電位が、トランジスタ２６０のゲート電極、および容量素子２６４に与えられる。すなわち、トランジスタ２６０のゲート電極には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ１５０がオフ状態となる電位にして、トランジスタ１５０をオフ状態とすることにより、トランジスタ２６０のゲート電極に与えられた電荷が保持される（保持）。
【０１９５】
トランジスタ１５０のオフ電流は極めて小さいため、トランジスタ２６０のゲート電極の電荷は長時間にわたって保持される。
【０１９６】
次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ２６０のゲート電極に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジスタ２６０をｎチャネル型とすると、トランジスタ２６０のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ２６０のゲート電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ２６０を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ２６０のゲート電極に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ２６０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ２６０は「オフ状態」のままである。このため、第２の配線の電位を見ることで、保持されている情報を読み出すことができる。
【０１９７】
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。情報を読み出さないメモリセルの場合には、ゲート電極の状態にかかわらずトランジスタ２６０が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線に与えればよい。または、ゲート電極の状態にかかわらずトランジスタ２６０が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配線に与えればよい。
【０１９８】
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。
【０１９９】
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁層の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。
【０２００】
また、トランジスタ１５０は、酸化物半導体膜１０６の領域１０６ａに取り込まれるシリコンなどの不純物濃度が低減されている。また、酸化物半導体膜１０６をＣＡＡＣ−ＯＳ膜とする場合、ゲート絶縁膜１１０との界面近傍まで、結晶部を形成することができる。これにより、トランジスタ１５０を、安定した電気特性を有するものとすることができる。
【０２０１】
従って、微細化及び高集積化を実現し、かつ高い電気特性を付与された半導体装置を提供することができる。
【０２０２】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０２０３】
（実施の形態４）
本実施の形態においては、実施の形態１、または実施の形態２に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置について、実施の形態３に示した構成と異なる構成について、図７を用いて説明を行う。
【０２０４】
図７（Ａ）は、半導体装置の回路構成の一例を示し、図７（Ｂ）は半導体装置の一例を示す概念図である。まず、図７（Ａ）に示す半導体装置について説明を行い、続けて図７（Ｂ）に示す半導体装置について、以下説明を行う。
【０２０５】
図７（Ａ）に示す半導体装置において、ビット線ＢＬとトランジスタ１５０のソース電極、またはドレイン電極とは電気的に接続され、ワード線ＷＬとトランジスタ１５０のゲート電極とは電気的に接続され、トランジスタ１５０のソース電極、またはドレイン電極と容量素子３５４の第１の端子とは電気的に接続されている。
【０２０６】
酸化物半導体を用いたトランジスタ１５０は、オフ電流が極めて小さいという特徴を有している。このため、トランジスタ１５０をオフ状態とすることで、容量素子３５４の第１の端子の電位（あるいは、容量素子３５４に蓄積された電荷）を極めて長時間にわたって保持することが可能である。
【０２０７】
次に、図７（Ａ）に示す半導体装置（メモリセル３５０）に、情報の書き込みおよび保持を行う場合について説明する。
【０２０８】
まず、ワード線ＷＬの電位を、トランジスタ１５０がオン状態となる電位として、トランジスタ１５０をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子３５４の第１の端子に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ１５０がオフ状態となる電位として、トランジスタ１５０をオフ状態とすることにより、容量素子３５４の第１の端子の電位が保持される（保持）。
【０２０９】
トランジスタ１５０のオフ電流は極めて小さいから、容量素子３５４の第１の端子の電位（あるいは容量素子に蓄積された電荷）は長時間にわたって保持することができる。
【０２１０】
次に、情報の読み出しについて説明する。トランジスタ１５０がオン状態となると、浮遊状態であるビット線ＢＬと容量素子３５４とが導通し、ビット線ＢＬと容量素子３５４の間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電位の変化量は、容量素子３５４の第１の端子の電位（あるいは容量素子３５４に蓄積された電荷）によって、異なる値をとる。
【０２１１】
例えば、容量素子３５４の第１の端子の電位をＶ、容量素子３５４の容量をＣ、ビット線ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前のビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、（ＣＢ＊ＶＢ０＋Ｃ＊Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセル３５０の状態として、容量素子３５４の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝ＣＢ＊ＶＢ０＋Ｃ＊Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝ＣＢ＊ＶＢ０＋Ｃ＊Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
【０２１２】
そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができる。
【０２１３】
このように、図７（Ａ）に示す半導体装置は、トランジスタ１５０のオフ電流が極めて小さいという特徴から、容量素子３５４に蓄積された電荷は長時間にわたって保持することができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。
【０２１４】
次に、図７（Ｂ）に示す半導体装置について、説明を行う。
【０２１５】
図７（Ｂ）に示す半導体装置は、上部に記憶回路として図７（Ａ）に示したメモリセル３５０を複数有するメモリセルアレイ３５１ａ、及び３５１ｂを有し、下部に、メモリセルアレイ３５１（メモリセルアレイ３５１ａ、及び３５１ｂ）を動作させるために必要な周辺回路３５３を有する。なお、周辺回路３５３は、メモリセルアレイ３５１と電気的に接続されている。
【０２１６】
図７（Ｂ）に示した構成とすることにより、周辺回路３５３をメモリセルアレイ３５１（メモリセルアレイ３５１ａ、及び３５１ｂ）の直下に設けることができるため半導体装置の小型化を図ることができる。
【０２１７】
周辺回路３５３に設けられるトランジスタは、トランジスタ１５０とは異なる半導体材料を用いるのがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、十分な高速動作が可能である。したがって、該トランジスタにより、高速動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能である。
【０２１８】
なお、図７（Ｂ）に示した半導体装置では、２つのメモリセルアレイ３５１（メモリセルアレイ３５１ａと、メモリセルアレイ３５１ｂ）が積層された構成を例示したが、積層するメモリセルアレイの数はこれに限定されない。３つ以上のメモリセルアレイを積層する構成としても良い。
【０２１９】
このように、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速動作が可能なトランジスタ）を用いた周辺回路と、酸化物半導体を用いたトランジスタ（より広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶回路とを一体に備えることで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺回路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。
【０２２０】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２２１】
（実施の形態５）
本実施の形態では、先の実施の形態で示した半導体装置を携帯電話、スマートフォン、電子書籍などの携帯機器に応用した場合の例を図８乃至図１１を用いて説明する。
【０２２２】
携帯電話、スマートフォン、電子書籍などの携帯機器においては、画像データの一時記憶などにＳＲＡＭまたはＤＲＡＭが使用されている。ＳＲＡＭまたはＤＲＡＭが使用される理由としてはフラッシュメモリでは応答が遅く、画像処理では不向きであるためである。一方で、ＳＲＡＭまたはＤＲＡＭを画像データの一時記憶に用いた場合、以下の特徴がある。
【０２２３】
通常のＳＲＡＭは、図８（Ａ）に示すように１つのメモリセルがトランジスタ８０１〜８０６の６個のトランジスタで構成されており、それをＸデコーダー８０７、Ｙデコーダー８０８にて駆動している。トランジスタ８０３とトランジスタ８０５、トランジスタ８０４とトランジスタ８０６はインバータを構成し、高速駆動を可能としている。しかし１つのメモリセルが６トランジスタで構成されているため、セル面積が大きいという欠点がある。デザインルールの最小寸法をＦとしたときにＳＲＡＭのメモリセル面積は通常１００〜１５０Ｆ２である。このためＳＲＡＭはビットあたりの単価が各種メモリの中で最も高い。
【０２２４】
それに対して、ＤＲＡＭはメモリセルが図８（Ｂ）に示すようにトランジスタ８１１、保持容量８１２によって構成され、それをＸデコーダー８１３、Ｙデコーダー８１４にて駆動している。１つのセルが１トランジスタ１容量の構成になっており、面積が小さい。ＤＲＡＭのメモリセル面積は通常１０Ｆ２以下である。ただし、ＤＲＡＭは常にリフレッシュが必要であり、書き換えをおこなわない場合でも電力を消費する。
【０２２５】
しかし、先の実施の形態で説明した半導体装置のメモリセル面積は、１０Ｆ２前後であり、且つ頻繁なリフレッシュは不要である。したがって、メモリセル面積が縮小され、且つ消費電力を低減することができる。
【０２２６】
次に、図９に携帯機器のブロック図を示す。図９に示す携帯機器はＲＦ回路９０１、アナログベースバンド回路９０２、デジタルベースバンド回路９０３、バッテリー９０４、電源回路９０５、アプリケーションプロセッサ９０６、フラッシュメモリ９１０、ディスプレイコントローラ９１１、メモリ回路９１２、ディスプレイ９１３、タッチセンサ９１９、音声回路９１７、キーボード９１８などより構成されている。ディスプレイ９１３は表示部９１４、ソースドライバ９１５、ゲートドライバ９１６によって構成されている。アプリケーションプロセッサ９０６はＣＰＵ９０７、ＤＳＰ９０８、インターフェイス９０９（ＩＦ９０９）を有している。一般にメモリ回路９１２はＳＲＡＭまたはＤＲＡＭで構成されており、この部分に先の実施の形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
【０２２７】
次に、図１０にディスプレイのメモリ回路９５０に先の実施の形態で説明した半導体装置を使用した例を示す。図１０に示すメモリ回路９５０は、メモリ９５２、メモリ９５３、スイッチ９５４、スイッチ９５５およびメモリコントローラ９５１により構成されている。また、メモリ回路は、信号線から入力された画像データ（入力画像データ）、メモリ９５２、及びメモリ９５３に記憶されたデータ（記憶画像データ）を読み出し、及び制御を行うディスプレイコントローラ９５６と、ディスプレイコントローラ９５６からの信号により表示するディスプレイ９５７が接続されている。
【０２２８】
まず、ある画像データがアプリケーションプロセッサ（図示しない）によって、形成される（入力画像データＡ）。入力画像データＡは、スイッチ９５４を介してメモリ９５２に記憶される。そしてメモリ９５２に記憶された画像データ（記憶画像データＡ）は、スイッチ９５５、及びディスプレイコントローラ９５６を介してディスプレイ９５７に送られ、表示される。
【０２２９】
入力画像データＡに変更が無い場合、記憶画像データＡは、通常３０〜６０Ｈｚ程度の周期でメモリ９５２からスイッチ９５５を介して、ディスプレイコントローラ９５６から読み出される。
【０２３０】
次に、例えばユーザーが画面を書き換える操作をしたとき（すなわち、入力画像データＡに変更が有る場合）、アプリケーションプロセッサは新たな画像データ（入力画像データＢ）を形成する。入力画像データＢはスイッチ９５４を介してメモリ９５３に記憶される。この間も定期的にメモリ９５２からスイッチ９５５を介して記憶画像データＡは読み出されている。メモリ９５３に新たな画像データ（記憶画像データＢ）が記憶し終わると、ディスプレイ９５７の次のフレームより、記憶画像データＢは読み出され、スイッチ９５５、及びディスプレイコントローラ９５６を介して、ディスプレイ９５７に記憶画像データＢが送られ、表示がおこなわれる。この読み出しはさらに次に新たな画像データがメモリ９５２に記憶されるまで継続される。
【０２３１】
このようにメモリ９５２、及びメモリ９５３は交互に画像データの書き込みと、画像データの読み出しを行うことによって、ディスプレイ９５７の表示をおこなう。なお、メモリ９５２、及びメモリ９５３はそれぞれ別のメモリには限定されず、１つのメモリを分割して使用してもよい。先の実施の形態で説明した半導体装置をメモリ９５２及びメモリ９５３に採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
【０２３２】
次に、図１１に電子書籍のブロック図を示す。図１１はバッテリー１００１、電源回路１００２、マイクロプロセッサ１００３、フラッシュメモリ１００４、音声回路１００５、キーボード１００６、メモリ回路１００７、タッチパネル１００８、ディスプレイ１００９、ディスプレイコントローラ１０１０によって構成される。
【０２３３】
ここでは、図１１のメモリ回路１００７に先の実施の形態で説明した半導体装置を使用することができる。メモリ回路１００７の役割は書籍の内容を一時的に保持する機能を持つ。機能の例としては、ユーザーがハイライト機能を使用する場合などがある。ユーザーが電子書籍を読んでいるときに、特定の箇所にマーキングをしたい場合がある。このマーキング機能をハイライト機能と言い、表示の色を変える、アンダーラインを引く、文字を太くする、文字の書体を変えるなどによって、周囲との違いを示すことである。ユーザーが指定した箇所の情報を記憶し、保持する機能である。この情報を長期に保存する場合にはフラッシュメモリ１００４にコピーしても良い。このような場合においても、先の実施の形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
【０２３４】
以上のように、本実施の形態に示す携帯機器には、先の実施の形態に係る半導体装置が搭載されている。このため、読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を低減した携帯機器が実現される。
【０２３５】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【実施例】
【０２３６】
本実施例においては、酸化物半導体膜に意図的にシリコン（Ｓｉ）を添加し、その特性について評価を行った。以下に評価方法の詳細について説明を行う。
【０２３７】
まず、酸化物半導体膜は、スパッタリング装置にて形成を行うこととした。そのため、スパッタリング装置に用いる金属酸化物ターゲットに対し、意図的にＳｉを添加した。金属酸化物ターゲットとしては、Ｉｎ−Ｇａ−Ｚｎ系酸化物（以下、ＩＧＺＯ）にＳｉＯ２を添加したターゲットを作製した。すなわち、Ｉｎ−Ｇａ−Ｚｎ−Ｓｉ系酸化物のターゲットである。
【０２３８】
本実施例においては、ＩＧＺＯターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の組成比のターゲットに、ＳｉＯ２を２重量％添加したターゲットＡと、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の組成比のターゲットに、ＳｉＯ２を５重量％添加したターゲットＢと、ＳｉＯ２を添加しないターゲットＣ（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の３つのターゲットを用いた。
【０２３９】
なお、ターゲットＡを用いて作製した薄膜を、ＩＧＺＯ−ＳｉＯｘ（２ｗｔ．％）と記載し、ターゲットＢを用いて作製した薄膜を、ＩＧＺＯ−ＳｉＯｘ（５ｗｔ．％）と記載し、ターゲットＣを用いて作製した薄膜を、ＩＧＺＯと、以下記載する場合がある。
【０２４０】
次に、上記ターゲットＡ、ターゲットＢ、及びターゲットＣを用いて、酸化物半導体薄膜を形成し、各種評価を行った。評価手法としては、得られた薄膜のシート抵抗、組成、及び結晶性について、それぞれ評価を行った。
【０２４１】
（シート抵抗評価）
ガラス基板上にターゲットＣを用いてスパッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝１０／５ｓｃｃｍ（Ｏ２＝３３％）の条件下で酸化物半導体膜を形成し、その後、窒素雰囲気中で１時間の４５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の４５０℃の熱処理を実施した試料１と、ガラス基板上にターゲットＣを用いてスパッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝０／１５ｓｃｃｍ（Ｏ２＝１００％）の条件下で酸化物半導体膜を形成し、その後、窒素雰囲気中で１時間の４５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の４５０℃の熱処理を実施した試料２と、ガラス基板上にターゲットＡを用いてスパッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝１０／５ｓｃｃｍ（Ｏ２＝３３％）の条件下で酸化物半導体膜を形成し、その後、窒素雰囲気中で１時間の４５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の４５０℃の熱処理を実施した試料３と、ガラス基板上にターゲットＡを用いてスパッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝０／１５ｓｃｃｍ（Ｏ２＝１００％）の条件下で酸化物半導体膜を形成し、その後、窒素雰囲気中で１時間の４５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の４５０℃の熱処理を実施した試料４と、ガラス基板上にターゲットＢを用いてスパッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝１０／５ｓｃｃｍ（Ｏ２＝３３％）の条件下で酸化物半導体膜を形成し、その後、窒素雰囲気中で１時間の４５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の４５０℃の熱処理を実施した試料５と、ガラス基板上にターゲットＢを用いてスパッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝０／１５ｓｃｃｍ（Ｏ２＝１００％）の条件下で酸化物半導体膜を形成し、その後、窒素雰囲気中で１時間の４５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の４５０℃の熱処理を実施した試料６と、をそれぞれ作製した。
【０２４２】
なお、試料１乃至試料６の形成した酸化物半導体膜の膜厚は、１００ｎｍとした。作製した試料の条件、及び構造等について、表１に示す。
【０２４３】
【表１】
【０２４４】
次に、上記試料１乃至試料６のシート抵抗測定を行った。なお、シート抵抗評価としては、シート抵抗測定器を用いた。試料１乃至試料６のシート抵抗測定結果を図１７に示す。なお、図１７において、横軸は、項目（作製した薄膜）を、縦軸は、シート抵抗を、それぞれ示す。
【０２４５】
図１７より、ＩＧＺＯ中にＳｉを添加した薄膜においては、シート抵抗が上昇しているのが分かる。特に試料５については、測定装置の測定上限（５×１０５Ω／ｃｍ２）を超え、測定することができなかった。なお、試料６についても、測定装置の測定上限を超えているが、測定装置の原理上、測定上限近傍の数値が算出されている。ただし、測定装置上限の数値に関しては、正確な測定が出来ているとは限らない。
【０２４６】
（組成評価）
ガラス基板上にターゲットＡを用いてスパッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝０／１５ｓｃｃｍ（Ｏ２＝１００％）の条件下で酸化物半導体膜を形成した試料７と、ガラス基板上にターゲットＢを用いてスパッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝０／１５ｓｃｃｍ（Ｏ２＝１００％）の条件下で酸化物半導体膜を形成した試料８と、をそれぞれ作製した。
【０２４７】
なお、試料７、及び試料８の形成した酸化物半導体膜の膜厚は、１００ｎｍとした。
【０２４８】
次に、上記試料７、及び試料８の組成分析を行った。なお、組成分析としては、Ｘ線光電子分光法（ＸＰＳ：Ｘ−Ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いた。ＸＰＳは、試料表面にＸ線を照射することで生じる光電子エネルギーを測定し、試料の構成元素と、その電子状態を分析できる測定方法である。試料７、及び試料８の条件、構造、及び組成分析の結果を表２に示す。
【０２４９】
【表２】
【０２５０】
表２より、ターゲットＡを用いて作製した試料７は、Ｉｎ＝１８．０（原子％）、Ｇａ＝１５．３（原子％）、Ｚｎ＝４．６（原子％）、Ｏ＝６１．０（原子％）、Ｓｉ＝１．１（原子％）の組成であることが分かった。また、ターゲットＢを用いて作製した試料８は、Ｉｎ＝１６．７（原子％）、Ｇａ＝１４．４（原子％）、Ｚｎ＝４．３（原子％）、Ｏ＝６２．０（原子％）、Ｓｉ＝２．６（原子％）の組成であることが分かった。
【０２５１】
（結晶性評価）
ガラス基板上にターゲットＡを用いてスパッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝０／１５ｓｃｃｍ（Ｏ２＝１００％）の条件下で酸化物半導体膜を形成した試料９と、ガラス基板上にターゲットＡを用いてスパッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝０／１５ｓｃｃｍ（Ｏ２＝１００％）の条件下で酸化物半導体膜を形成し、その後、窒素雰囲気中で１時間の４５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の４５０℃の熱処理を実施した試料１０と、ガラス基板上にターゲットＡを用いてスパッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝０／１５ｓｃｃｍ（Ｏ２＝１００％）の条件下で酸化物半導体膜を形成し、その後、窒素雰囲気中で１時間の６５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の６５０℃の熱処理を実施した試料１１と、ガラス基板上にターゲットＢ用いてスパッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝０／１５ｓｃｃｍ（Ｏ２＝１００％）の条件下で酸化物半導体膜を形成した試料１２と、ガラス基板上にターゲットＢを用いてスパッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝０／１５ｓｃｃｍ（Ｏ２＝１００％）の条件下で酸化物半導体膜を形成し、その後、窒素雰囲気中で１時間の４５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の４５０℃の熱処理を実施した試料１３と、ガラス基板上にターゲットＢを用いてスパッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝０／１５ｓｃｃｍ（Ｏ２＝１００％）の条件下で酸化物半導体膜を形成し、その後、窒素雰囲気中で１時間の６５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の６５０℃の熱処理を実施した試料１４と、をそれぞれ作製した。
【０２５２】
また、試料９乃至試料１４の形成した酸化物半導体膜の膜厚は、１００ｎｍとした。作製した試料の条件、及び構造等について、表３に示す。なお、試料９乃至試料１１については、先に記載した試料７と同様の組成の酸化物半導体膜であり、試料１２乃至試料１４については、先に記載した試料８と同様の組成の酸化物半導体膜である。
【０２５３】
【表３】
【０２５４】
次に、上記試料９乃至試料１４の結晶性について分析を行った。なお、結晶性の分析としては、Ｘ線回折法（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）を用いた。ＸＲＤは、Ｘ線が結晶格子で回折を示す現象であるため、測定試料の結晶性を測定することができる。試料９乃至試料１１の結晶性分析結果を図１８（Ａ）に、試料１２乃至試料１４の結晶性分析結果を図１８（Ｂ）にそれぞれ示す。
【０２５５】
図１８（Ａ）より、ターゲットＡを用いて作製した試料９乃至試料１１においては、熱処理なしの試料９、及び４５０℃の熱処理を行った試料１０では、明確な結晶性を示す回折ピークが確認されなかった。一方、６５０℃の熱処理を行った試料１１では、２θ＝３１°付近に結晶化を示す回折ピークが確認された。
【０２５６】
また、図１８（Ｂ）より、ターゲットＢを用いた試料１２乃至試料１４においては、熱処理なしの試料１２、４５０℃の熱処理を行った試料１３、及び６５０℃の熱処理を行った試料１４では、明確な結晶性を示す回折ピークが確認されなかった。
【０２５７】
以上の結果から、ターゲットＡを用いて作製した試料９乃至試料１１は、酸化物半導体膜中のシリコン（Ｓｉ）濃度が１．１原子％であり、ターゲットＢを用いて作製した試料１２乃至試料１４は、酸化物半導体膜中のシリコン（Ｓｉ）濃度が２．６原子％である。このように、酸化物半導体膜中のＳｉ濃度が多く含有されることで、結晶化が阻害されることが分かった。
【符号の説明】
【０２５８】
１０２ 基板
１０４ 下地絶縁膜
１０６ 酸化物半導体膜
１０６ａ 領域
１０６ｂ 領域
１０６ｃ 領域
１０６ｄ 領域
１０６ｅ 領域
１０６ｆ 領域
１０６ｇ 領域
１０６ｈ 領域
１０８ａ ソース電極
１０８ｂ ドレイン電極
１１０ ゲート絶縁膜
１１２ ゲート電極
１１４ 層間絶縁膜
１５０ トランジスタ
１６０ トランジスタ
１８０ 絶縁膜
１８１ ドーパント
１８２ 導電膜
１８４ 絶縁膜
１８６ 配線
２００ 基板
２０６ 素子分離絶縁膜
２０８ ゲート絶縁膜
２１０ ゲート電極
２１６ チャネル形成領域
２２０ 不純物領域
２２４ 金属間化合物領域
２２８ 絶縁膜
２３０ 絶縁膜
２６０ トランジスタ
２６４ 容量素子
３５０ メモリセル
３５１ メモリセルアレイ
３５１ａ メモリセルアレイ
３５１ｂ メモリセルアレイ
３５３ 周辺回路
３５４ 容量素子
８０１ トランジスタ
８０３ トランジスタ
８０４ トランジスタ
８０５ トランジスタ
８０６ トランジスタ
８０７ Ｘデコーダー
８０８ Ｙデコーダー
８１１ トランジスタ
８１２ 保持容量
８１３ Ｘデコーダー
８１４ Ｙデコーダー
９０１ ＲＦ回路
９０２ アナログベースバンド回路
９０３ デジタルベースバンド回路
９０４ バッテリー
９０５ 電源回路
９０６ アプリケーションプロセッサ
９０７ ＣＰＵ
９０８ ＤＳＰ
９０９ インターフェイス
９１０ フラッシュメモリ
９１１ ディスプレイコントローラ
９１２ メモリ回路
９１３ ディスプレイ
９１４ 表示部
９１５ ソースドライバ
９１６ ゲートドライバ
９１７ 音声回路
９１８ キーボード
９１９ タッチセンサ
９５０ メモリ回路
９５１ メモリコントローラ
９５２ メモリ
９５３ メモリ
９５４ スイッチ
９５５ スイッチ
９５６ ディスプレイコントローラ
９５７ ディスプレイ
１００１ バッテリー
１００２ 電源回路
１００３ マイクロプロセッサ
１００４ フラッシュメモリ
１００５ 音声回路
１００６ キーボード
１００７ メモリ回路
１００８ タッチパネル
１００９ ディスプレイ
１０１０ ディスプレイコントローラ
【特許請求の範囲】
【請求項１】
下地絶縁膜と、
前記下地絶縁膜上に形成された酸化物半導体膜と、
前記酸化物半導体膜上に形成されたソース電極、及びドレイン電極と、
前記酸化物半導体膜、前記ソース電極、及び前記ドレイン電極上に形成されたシリコン酸化物を含むゲート絶縁膜と、
前記ゲート絶縁膜と接し、少なくとも前記酸化物半導体膜と重畳する領域に設けられたゲート電極と、を有し、
前記酸化物半導体膜は、
前記ゲート絶縁膜との界面から前記酸化物半導体膜に向けてシリコン濃度が１．０原子％以下の濃度である領域を有し、
少なくとも前記領域内に、結晶部を含む半導体装置。
【請求項２】
下地絶縁膜と、
前記下地絶縁膜上に形成された酸化物半導体膜と、
前記酸化物半導体膜上に形成されたシリコン酸化物を含むゲート絶縁膜と、
前記ゲート絶縁膜と接し、少なくとも前記酸化物半導体膜と重畳する領域に設けられたゲート電極と、
前記ゲート絶縁膜、及び前記ゲート電極上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、少なくとも前記酸化物半導体膜と電気的に接続するソース電極、及びドレイン電極と、を有し、
前記酸化物半導体膜は、
前記ゲート絶縁膜との界面から前記酸化物半導体膜に向けてシリコン濃度が１．０原子％以下の濃度である領域を有し、
少なくとも前記領域内に、結晶部を含む半導体装置。
【請求項３】
請求項１または請求項２において、
前記領域は、前記ゲート絶縁膜の界面に接して厚さが５ｎｍ以下で形成される半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記酸化物半導体膜は、前記領域以外にも、結晶部を含む半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記結晶部は、
ｃ軸が前記下地絶縁膜と前記酸化物半導体膜との界面に対して垂直な方向に揃う半導体装置。
【請求項６】
請求項１乃至請求項４のいずれか一において、
前記領域は、
シリコン濃度が０．１原子％以下である半導体装置。
【請求項７】
請求項１乃至請求項４のいずれか一において、
前記領域は、
炭素濃度が１．０×１０２０ａｔｏｍｓ／ｃｍ３以下である半導体装置。
【請求項１】
下地絶縁膜と、
前記下地絶縁膜上に形成された酸化物半導体膜と、
前記酸化物半導体膜上に形成されたソース電極、及びドレイン電極と、
前記酸化物半導体膜、前記ソース電極、及び前記ドレイン電極上に形成されたシリコン酸化物を含むゲート絶縁膜と、
前記ゲート絶縁膜と接し、少なくとも前記酸化物半導体膜と重畳する領域に設けられたゲート電極と、を有し、
前記酸化物半導体膜は、
前記ゲート絶縁膜との界面から前記酸化物半導体膜に向けてシリコン濃度が１．０原子％以下の濃度である領域を有し、
少なくとも前記領域内に、結晶部を含む半導体装置。
【請求項２】
下地絶縁膜と、
前記下地絶縁膜上に形成された酸化物半導体膜と、
前記酸化物半導体膜上に形成されたシリコン酸化物を含むゲート絶縁膜と、
前記ゲート絶縁膜と接し、少なくとも前記酸化物半導体膜と重畳する領域に設けられたゲート電極と、
前記ゲート絶縁膜、及び前記ゲート電極上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、少なくとも前記酸化物半導体膜と電気的に接続するソース電極、及びドレイン電極と、を有し、
前記酸化物半導体膜は、
前記ゲート絶縁膜との界面から前記酸化物半導体膜に向けてシリコン濃度が１．０原子％以下の濃度である領域を有し、
少なくとも前記領域内に、結晶部を含む半導体装置。
【請求項３】
請求項１または請求項２において、
前記領域は、前記ゲート絶縁膜の界面に接して厚さが５ｎｍ以下で形成される半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記酸化物半導体膜は、前記領域以外にも、結晶部を含む半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記結晶部は、
ｃ軸が前記下地絶縁膜と前記酸化物半導体膜との界面に対して垂直な方向に揃う半導体装置。
【請求項６】
請求項１乃至請求項４のいずれか一において、
前記領域は、
シリコン濃度が０．１原子％以下である半導体装置。
【請求項７】
請求項１乃至請求項４のいずれか一において、
前記領域は、
炭素濃度が１．０×１０２０ａｔｏｍｓ／ｃｍ３以下である半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１４】
【図１６】
【図１７】
【図１８】
【図１２】
【図１３】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１４】
【図１６】
【図１７】
【図１８】
【図１２】
【図１３】
【図１５】
【公開番号】特開２０１３−１０２１５２（Ｐ２０１３−１０２１５２Ａ）
【公開日】平成２５年５月２３日（２０１３．５．２３）
【国際特許分類】
【出願番号】特願２０１２−２２６７５８（Ｐ２０１２−２２６７５８）
【出願日】平成２４年１０月１２日（２０１２．１０．１２）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２５年５月２３日（２０１３．５．２３）
【国際特許分類】
【出願日】平成２４年１０月１２日（２０１２．１０．１２）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]