半導体装置、半導体装置の製造方法およびデータ処理システム
【課題】本発明はコンタクト開口をエッチングにより形成した場合にその下に位置する埋込絶縁膜がエッチングされないようにした構造の提供を目的とする。
【解決手段】本発明は、半導体基板と、半導体基板の主面に形成され活性領域を横断して素子分離領域まで延在するトレンチと、トレンチの下部側に形成された埋込型ゲート電極と、活性領域において埋込型ゲート電極の上方のトレンチ内を充填し、かつ、素子分離領域において埋込型ゲート電極の上方のトレンチ内を完全には充填せずにトレンチの内側面に接して配置されるサイドウォールを構成するキャップ絶縁膜と、素子分離領域においてサイドウォールの内側のトレンチを埋めて埋込型ゲート電極に接続形成されたパッドコンタクトプラグと、パッドコンタクトプラグおよびキャップ絶縁膜上を覆う層間膜と、パッドコンタクトプラグに接続するゲートコンタクトプラグとを具備してなる。
【解決手段】本発明は、半導体基板と、半導体基板の主面に形成され活性領域を横断して素子分離領域まで延在するトレンチと、トレンチの下部側に形成された埋込型ゲート電極と、活性領域において埋込型ゲート電極の上方のトレンチ内を充填し、かつ、素子分離領域において埋込型ゲート電極の上方のトレンチ内を完全には充填せずにトレンチの内側面に接して配置されるサイドウォールを構成するキャップ絶縁膜と、素子分離領域においてサイドウォールの内側のトレンチを埋めて埋込型ゲート電極に接続形成されたパッドコンタクトプラグと、パッドコンタクトプラグおよびキャップ絶縁膜上を覆う層間膜と、パッドコンタクトプラグに接続するゲートコンタクトプラグとを具備してなる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置、半導体装置の製造方法およびデータ処理システムに関する。
【背景技術】
【0002】
半導体装置の高集積化に対応するために、MOSトランジスタの微細化が進められている。DRAM(Dynamic Random Access Memory)等に代表される、メモリセル領域を備えた半導体装置においては、メモリセル領域に高密度にMOSトランジスタを配置する必要がある。このような、微細化および高密度配置に適したMOSトランジスタの構造として、半導体基板に設けたトレンチ(溝)の下部にゲート電極を埋め込み、トレンチの上部は絶縁膜で覆う技術が知られている(特許文献1)。
また、MOSトランジスタの高密度配置に対応した技術として、コンタクトホールの内壁に絶縁膜をサイドウォール状に形成する技術が知られている(特許文献2)。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2008−300843号公報
【特許文献2】特開2003−060028号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明者は、半導体基板に設けたトレンチの下部にゲート電極を埋め込んだ構造のMOSトランジスタの形成方法について検討を行った結果、以下のような問題点のあることを見出した。
まず、一般的なプレーナ型のMOSトランジスタを平面視した模式図を図28に示す。半導体基板の活性領域600に交差するようにゲート電極601が配置されている。ゲート電極601は、所定のゲート長を有して活性領域と交差している領域Gと、ゲート電極601に電位を与えるためのコンタクトプラグを接続する領域Pの、2つの部分から構成されている。領域Pはパッドとも呼ばれる部分である。領域Pは、コンタクトプラグ形成時のアライメントずれの影響を考慮して、領域Gよりも幅が広くなるように形成されることが一般的である。
トレンチ構造のゲート電極を形成する場合にも、図28に示すようなゲート電極601の配置がそのまま用いられ、領域Gと領域Pに対応するトレンチが形成される。幅の広い領域Pを設けることにより、コンタクトホール形成時のアライメントずれの余裕を確保することができる。
【0005】
一方、領域Gと領域Pではトレンチの幅が異なるため、トレンチ内にゲート電極の材料を均等に埋め込むことが難しい。すなわちトレンチの幅の広い領域Pでは、領域Gに比べてトレンチ内に埋め込んだゲート電極材料の膜厚が薄くなってしまうと言う現象が生じやすい。このため、領域Pに接続するコンタクトプラグを形成する際に、コンタクトホール形成時のオーバーエッチングでトレンチ内のゲート電極を突き抜けてしまい、半導体基板とコンタクトプラグが短絡すると言う問題がおきやすかった。これにより、トレンチの下部にゲート電極を埋め込んだ構造のMOSトランジスタを用いた半導体装置では製造歩留まりの低下が起き易いと言う問題があった。
【0006】
前記コンタクトホール形成時のオーバーエッチングによる短絡の問題とは、詳しく説明すると以下のことを意味する。
半導体装置において、図29Aに示す如く半導体基板700に形成した活性領域701、702に対して交差するように均一幅のトレンチ703を活性領域701、702の周囲の素子分離絶縁膜704の領域まで形成し、図29Bに示す如くこのトレンチ703の内部に埋込電極層705を形成し、図29Cに示す如く層間膜706を形成後、活性領域外の埋込電極層705の部分にコンタクトプラグ707を形成することがある。
ところが、この構造を採用しようとして、層間膜706にコンタクトホール708を形成する場合、アライメント位置ずれなどに起因して目ずれ状態で図29Dに示す如くコンタクトホール708を形成してしまうと、コンタクトホール708の一部がトレンチ703の部分から外れてその脇の素子分離膜704の部分を積極的にエッチングする結果、コンタクトホール708の一部が半導体基板700に到達してしまうことがある。この状態から、コンタクトプラグ710を形成すると、コンタクトプラグ710の一部710aが半導体基板700に到達してショートしてしまう問題がある。
【0007】
このため、図30Aに示す如く半導体基板800に形成した活性領域801、802に対して交差するようにトレンチ803を活性領域801、802の周囲の素子分離絶縁膜804の領域まで形成し、活性領域801、802の外側のトレンチ803に幅広部803aを形成しておくと、上述のアライメントずれなどに起因する目ずれを吸収し、短絡が生じないようにできる。
ところが、上述した如くこのトレンチ803の内部に埋込電極層805を形成し、図30Cに示す如く層間膜806を形成後、活性領域外の埋込電極層805の部分に接続するためのコンタクトプラグ807を形成する際、以下のような問題を生じる。
【0008】
幅広部803aの部分に形成されている埋込電極層805は幅の狭いトレンチ803の部分に比べて埋め込んだゲート電極材料の中央部の膜厚が薄くなってしまうと言う現象が生じやすい。このため、幅広部803aに接続するコンタクトプラグ807を形成する際に、コンタクトホール形成時のオーバーエッチングでトレンチ内の埋込電極層805の薄い部分を突き抜けてコンタクトホールの一部が形成されてしまい、ここに形成したコンタクトプラグ807の一部807aが半導体基板800に到達して短絡すると言う問題がおきやすかった。なお、コンタクトホールを形成する際、エッチングの条件を厳格に制御して突き抜けを防止するように加工すれば良いと思われるが、素子分離絶縁膜804の上に更に層間膜806を形成した上に埋込電極層805まで達する深いエッチングを行う場合にエッチング不足を起こすと埋込電極層805の上に層間膜が残ってしまい、コンタクトプラグ807の接触不良となるので、導通を確実に取るためのエッチングはオーバーエッチングする傾向が高く、この場合に特に問題となりやすい傾向がある。
【課題を解決するための手段】
【0009】
上記の課題を解決するために本願発明は、 半導体基板と、該半導体基板の主面に形成された素子分離領域によって区画された活性領域と、前記半導体基板の主面に形成され前記活性領域を横断して前記素子分離領域まで延在するトレンチと、前記トレンチの下部側に形成された埋込型ゲート電極と、前記活性領域において前記埋込型ゲート電極の上方の前記トレンチ内を充填し、かつ、前記素子分離領域において前記埋込型ゲート電極の上方の前記トレンチ内を完全には充填せずに前記トレンチの内側面に接して配置されるサイドウォールを構成するキャップ絶縁膜と、前記素子分離領域において前記サイドウォールの内側のトレンチを埋めて前記埋込型ゲート電極に接続するように形成されたパッドコンタクトプラグと、前記パッドコンタクトプラグおよび前記キャップ絶縁膜上を覆う層間膜と、前記パッドコンタクトプラグに接続するように前記層間膜を貫通して形成されたゲートコンタクトプラグとを具備してなることを特徴とする。
【発明の効果】
【0010】
本発明によれば、半導体基板に設けたトレンチの下部に埋込型ゲート電極を埋め込んだ構造を備える半導体装置において、埋込型ゲート電極に電位を与えるためのコンタクトプラグを形成する際、埋込型ゲート電極上にパッドコンタクトプラグを設けておくので、ゲートコンタクトプラグが埋込型ゲート電極を突き抜けて半導体基板と短絡することを防止できる。これにより、半導体装置の製造の際の歩留まりの低下を防止できる。
【図面の簡単な説明】
【0011】
【図1A】本発明に係る第1実施形態を説明するための図であり、半導体基板に素子分離膜を埋め込んで活性領域と絶縁領域である素子分離領域を形成した状態を示す断面図。
【図1B】本発明に係る第1実施形態を説明するための図であり、半導体基板に素子分離膜を埋め込んで活性領域と絶縁領域である素子分離領域を形成した状態を示す平面図。
【図2】半導体基板表面にイオン注入法により拡散層を形成している状態を示す断面図。
【図3A】半導体基板上に保護膜とレジストマスクを形成し、レジストマスクにゲート開口部を形成した状態を示す図3DのA−A‘線に沿う断面図。
【図3B】半導体基板上に保護膜とレジストマスクを形成し、レジストマスクにゲート開口部を形成した状態を示す図3DのB−B‘線に沿う断面図。
【図3C】半導体基板上に保護膜とレジストマスクを形成し、レジストマスクにゲート開口部を形成した状態を示す図3DのC−C‘線に沿う断面図。
【図3D】半導体基板上に保護膜とレジストマスクを形成し、レジストマスクにゲート開口部を形成した状態を示す上面図。
【図4A】図3に示すゲート開口部を基に半導体基板にゲートトレンチを形成した状態を示すA−A‘線に沿う断面図。
【図4B】図3に示すゲート開口部を基に半導体基板にゲートトレンチを形成した状態を示すB−B‘線に沿う断面図。
【図4C】図3に示すゲート開口部を基に半導体基板にゲートトレンチを形成した状態を示すC−C‘線に沿う断面図。
【図5A】前記ゲートトレンチを埋めるように半導体基板上にゲート電極膜を形成した状態を示すA−A‘線に沿う断面図。
【図5B】前記ゲートトレンチを埋めるように半導体基板上にゲート電極膜を形成した状態を示すB−B‘線に沿う断面図。
【図5C】前記ゲートトレンチを埋めるように半導体基板上にゲート電極膜を形成した状態を示すC−C‘線に沿う断面図。
【図6A】エッチングにより前記ゲートトレンチの下部にゲート電極を形成した状態を示すA−A‘線に沿う断面図。
【図6B】エッチングにより前記ゲートトレンチの下部にゲート電極を形成した状態を示すB−B‘線に沿う断面図。
【図6C】エッチングにより前記ゲートトレンチの下部にゲート電極を形成した状態を示すC−C‘線に沿う断面図。
【図7A】前記ゲート電極を形成したゲートトレンチの上部を埋めるように半導体基板上にキャップ絶縁膜を形成した状態を示すA−A‘線に沿う断面図。
【図7B】前記ゲート電極を形成したゲートトレンチの上部を埋めるように半導体基板上にキャップ絶縁膜を形成した状態を示すB−B‘線に沿う断面図。
【図7C】前記ゲート電極を形成したゲートトレンチの幅広部において上部を完全に埋めないように半導体基板上にキャップ絶縁膜を形成した状態を示すC−C‘線に沿う断面図。
【図8A】前記半導体基板上のキャップ絶縁膜を除去してゲートトレンチの上部にキャップ絶縁膜を形成した状態を示すA−A‘線に沿う断面図。
【図8B】前記半導体基板上のキャップ絶縁膜を除去してゲートトレンチの上部にキャップ絶縁膜を形成した状態を示すB−B‘線に沿う断面図。
【図8C】前記ゲート電極を形成したゲートトレンチの幅広部において絶縁膜サイドウォールを形成した状態を示すC−C‘線に沿う断面図。
【図8D】前記半導体基板上のキャップ絶縁膜を除去してゲートトレンチの上部にキャップ絶縁膜を形成し幅広部において絶縁膜サイドウォールを形成した状態を示す平面図。
【図9】半導体基板上にパッドコンタクトプラグ層を積層した状態を示すC−C‘線に沿う断面図。
【図10A】前記半導体基板上のパッドコンタクトプラグ層の一部を除去してゲートトレンチの幅広部にパッドコンタクトプラグを形成した状態を示すC−C‘線に沿う断面図。
【図10B】前記半導体基板上のパッドコンタクトプラグ層の一部を除去してゲートトレンチの幅広部にパッドコンタクトプラグを形成した状態を示す平面図。
【図11A】前記半導体基板上に層間膜を形成した状態を示すA−A‘線に沿う断面図。
【図11B】前記半導体基板上に層間膜を形成した状態を示すB−B‘線に沿う断面図。
【図11C】前記半導体基板上に層間膜を形成した状態を示すC−C‘線に沿う断面図。
【図12A】前記層間膜に拡散層コンタクトホールを形成した状態を示すA−A‘線に沿う断面図。
【図12B】前記層間膜にパッドコンタクトホールを形成した状態を示すC−C‘線に沿う断面図。
【図12C】前記層間膜に拡散層コンタクトホールとゲートコンタクトホールを形成した状態を示す上面図。
【図13A】前記拡散層コンタクトホールに拡散層コンタクトプラグを形成した状態を示すA−A‘線に沿う断面図。
【図13B】前記ゲートコンタクトホールにゲートコンタクトプラグを形成した状態を示すB−B‘線に沿う断面図。
【図14A】前記層間膜上に拡散層コンタクトプラグに接続する金属配線を形成した状態を示すA−A‘線に沿う断面図。
【図14B】前記層間膜上にゲートコンタクトプラグに接続する金属配線を形成した状態を示すC−C‘線に沿う断面図。
【図14C】前記層間膜上に金属配線を形成した状態を示す上面図。
【図15A】本発明に係る第2実施形態を説明するための図であり、半導体基板に素子分離膜を埋め込んで活性領域と絶縁領域である素子分離領域を形成した状態を示す図15CのA−A‘線に沿う断面図。
【図15B】本発明に係る第2実施形態を説明するための図であり、半導体基板に素子分離膜を埋め込んで活性領域と絶縁領域である素子分離領域を形成した状態を示す図15CのC−C‘線に沿う断面図。
【図15C】本発明に係る第2実施形態を説明するための図であり、半導体基板に素子分離膜を埋め込んで活性領域と絶縁領域である素子分離領域を形成した状態を示す上面図。
【図16A】半導体基板上に保護膜とレジストマスクを形成し、ゲートトレンチを形成した状態を示す図16CのA−A‘線に沿う断面図。
【図16B】半導体基板上に保護膜とレジストマスクを形成し、ゲートトレンチを形成した状態を示す図16CのC−C‘線に沿う断面図。
【図16C】半導体基板上に保護膜とレジストマスクを形成し、ゲートトレンチを形成した状態を示す上面図。
【図17A】エッチングにより前記ゲートトレンチの下部にゲート電極を形成した状態を示すA−A‘線に沿う断面図。
【図17B】エッチングにより前記ゲートトレンチの下部にゲート電極を形成した状態を示すC−C‘線に沿う断面図。
【図18A】前記ゲートトレンチの上部にキャップ絶縁膜を形成した状態を示すA−A‘線に沿う断面図。
【図18B】前記ゲートトレンチの幅広部において絶縁膜サイドウォールを形成した状態を示すC−C‘線に沿う断面図。
【図19A】前記半導体基板上に形成したパッドコンタクトプラグ層を除去した状態を示A−A‘線に沿う断面図。
【図19B】前記半導体基板上に形成したパッドコンタクトプラグ層の一部を除去してゲートトレンチの幅広部にパッドコンタクトプラグを形成した状態を示す断面図。
【図19C】前記半導体基板上に形成したパッドコンタクトプラグ層の一部を除去してゲートトレンチの幅広部にパッドコンタクトプラグを形成した状態を示す平面図。
【図20A】前記層間膜上にソースコンタクトプラグに接続するビット配線を形成した状態を示すA−A‘線に沿う断面図。
【図20B】同状態を示すC−C‘線に沿う断面図。
【図21A】前記層間膜上に第2層間膜を形成した状態を示すA−A‘線に沿う断面図。
【図21B】同状態を示すC−C‘線に沿う断面図。
【図22A】前記層間膜を貫通して半導体基板の拡散部に達するソース、ドレインコンタクトホールを形成した状態を示すA−A‘線に沿う断面図。
【図22B】前記層間膜を貫通してパッドコンタクトプラグに達するコンタクトホールを形成した状態を示すC−C‘線に沿う断面図。
【図23A】前記層間膜を貫通して半導体基板の拡散部に達するソース、ドレインコンタクトプラグを形成した状態を示すA−A‘線に沿う断面図。
【図23B】前記層間膜を貫通してパッドコンタクトプラグに達するゲートコンタクトプラグを形成した状態を示すC−C‘線に沿う断面図。
【図24A】前記ソース、ドレインコンタクトプラグに接続するキャパシタパッドを形成した状態を示すA−A‘線に沿う断面図。
【図24B】前記ゲートコンタクトプラグに接続する局所配線を形成した状態を示すC−C‘線に沿う断面図。
【図24C】前記各コンタクトプラグに接続するキャパシタパッドと局所配線を形成した状態を示す上面図。
【図25A】前記パッド上にキャパシタを形成してなるDRAMのA−A‘線に沿う断面図。
【図25B】前記パッド上にキャパシタを形成してなるDRAMのC−C‘線に沿う断面図。
【図26】前記DRAMとして動作する半導体チップを備えたパッケージの側面図。
【図27】本発明に係るデータ処理システムの概略構成図。
【図28】従来のMOSトランジスタにおける活性領域とゲート電極の一例の状態を示す模式図。
【図29A】従来のMOSトランジスタにおける活性領域とゲート電極の一例の状態を示す上面図。
【図29B】図29AのA−A‘線に沿う断面図。
【図29C】図29Bの状態から層間膜を形成しコンタクトプラグを形成した状態を示す断面図。
【図29D】図29Bの状態から層間膜を形成しコンタクトプラグを形成した状態において目ずれを起こした状態を示す断面図。
【図30A】従来のMOSトランジスタにおける活性領域とゲート電極の他の例の状態を示す上面図。
【図30B】図30AのB−B‘線に沿う断面図。
【図30C】図30Bの状態から層間膜を形成しコンタクトプラグを形成した状態において目ずれを起こした状態を示す断面図。
【発明を実施するための形態】
【0012】
「第1実施形態」
以下に本発明の第1実施形態に係るNチャネル型のMOSトランジスタを形成する場合について図1〜図14を参照して説明する。
本実施形態では、図1A、図1Bに示す半導体基板111に対し、図2〜図14に基づき以下に説明する方法を実施して図14A、B、Cに示す構造のMOSトランジスタを製造することができる。
以下、説明の便宜のために、半導体基板111に平行な平面においてX方向、Y方向を図1B、図3Dに示す如く定義する。なお、X方向とY方向は直交する方向とする。
【0013】
本実施形態では、図1に示す如きP型のシリコン基板などの半導体基板111を用意したならば、活性領域113を区画するためのシリコン酸化膜(SiO2)等の絶縁膜からなる素子分離膜112を、公知のSTI(Shallow Trench Isolation)法などにより半導体基板111の表面(主面)に埋め込むように形成する。素子分離膜112は、例えば半導体基板111を平面視した場合に、図1Bの矩形状の活性領域113の周囲に存在するように形成される。
素子分離膜112が構成する素子分離領域114で区画された領域が、MOSトランジスタが形成される活性領域113となる。
【0014】
図2に示す如く活性領域113の半導体基板111表面に、イオン注入法によりN型の拡散層121を形成する。拡散層121の形成には、不純物にリンを用い、エネルギーは80KeV、ドーズ量は2×1013atoms/cm2の条件を例示できる。拡散層121の深さは、およそ100nmに形成できる。
【0015】
図3に示す如く半導体基板111上、素子分離膜112上に保護膜131を形成する。保護膜131はシリコン酸化膜で構成することができ、その膜厚は20nm程度に形成できる。
半導体基板111上にトレンチを形成するためのレジストマスク132を形成する。レジストマスク132においてトレンチを形成するべき対応部分にレジスト開口部135を形成する。
レジスト開口部135は、図3Dに示したように、平面視でY方向に延在して開口されるパターン形状を持つゲート開口部133と、矩形状のパッド開口部134から成る。ゲート開口部133のY方向に沿った端部でパッド開口部134に繋がって形成されている。ゲート開口部133は、トランジスタの活性領域113をY方向に横断するように配置され、Y方向の中央領域では活性領域113上に位置し、中央領域のY方向に沿った両側では素子分離膜112上に位置する。
【0016】
ゲート開口部133のX方向開口幅をLg、パッド開口部134のX方向開口幅をLpと記載する。パッド開口部134は後の工程でコンタクトプラグを接続する領域であり、LpはLgよりも大きくなるように形成する。LgはMOSトランジスタに要求される電気特性に応じて決定されるゲート長に対応する。本実施例では、Lgを50nm、Lpを150nmに形成できる。
【0017】
レジストマスク132をマスクに、保護膜131をエッチングして、活性領域113の半導体基板111表面と、素子分離領域114の素子分離膜112を露出させる。
引き続き、露出した半導体基板111と素子分離膜112を、エッチングしてトレンチを形成する。レジスト開口部135で開口された部分に、活性領域113から素子分離領域114内にかけて連なってトレンチ143が形成される。ゲート開口部133の下に形成されるトレンチをゲートトレンチ141、パッド開口部134の下に形成されるトレンチをパッドトレンチ142と呼ぶ。ここで、半導体基板111に形成されたゲートトレンチ141(図4A参照)と、素子分離膜112内に形成されたゲートトレンチ141およびパッドトレンチ142(図4B、図4C参照)の深さは、互いにほぼ等しい深さになるようにエッチングする。また素子分離膜112内に形成されるトレンチの深さが、素子分離膜112の底面よりも上に位置するように制御する。これにより、トレンチ143の延在する方向(Y方向)の端部にパッド開口部134の幅Lpに対応した幅広部(パッドトレンチ)142が形成される。この幅広部142は、前記活性領域113を横断する方向(Y方向)と直交する方向(X方向)において、前記活性領域113上の前記ゲートトレンチ141の幅よりも大きい幅に形成されている。
【0018】
本実施形態では、トレンチ143の深さは、保護膜131の下の半導体基板111又は素子分離膜112の部分で150nm程度に形成できる。
トレンチ143の形成により、活性領域113の表面に形成された拡散層121は、図4Aに示したように左右に分離される。分離された拡散層121は、それぞれソース/ドレイン電極の一方として機能する。
【0019】
次に、レジストマスク132を除去する。ここで露出された半導体基板111上にゲート絶縁膜151を形成する。形成は熱酸化法で、膜厚5nm程度形成できる。尚、ゲート絶縁膜151の形成材料及び形成方法はこれに限定されず、CVD法やALD法を用いて、高誘電率膜(High−K膜)を形成し、ゲート絶縁膜151を構成しても良い。
次に、トレンチ143の内部を充填するようにゲート電極膜152を形成する。ゲート電極膜152の形成材料は、窒化チタン(TiN)膜とタングステン(W)膜から成る積層膜を用い、膜厚はそれぞれ5nm、100nm程度の積層膜を形成できる。
尚、ゲート電極膜152の形成材料はこれに限定されず、窒化チタン膜、チタン膜、タングステン膜などの高融点金属膜、不純物を含有したシリコン膜(ドープトシリコン膜)、または、これらの膜から成る積層膜を用いることができる。成膜は、ステップカバレッジに優れるCVD法を用いて行うことができる。
【0020】
トレンチ143の内部を充填し、ゲート電極膜152の上面の形状が、ゲートトレンチ141上で十分に平坦になるように形成するにはトレンチ143の開口幅の2〜3倍程度以上の膜厚が必要とされる。例えば、本実施形態では、幅の広いパッドトレンチ142上で平坦になるように形成するには、300nm程度以上の非常に厚いゲート電極膜152を成膜しなければならない。しかしながら、膜厚を厚くするに従い、成膜装置のスループットが悪くなり製造コストが上昇する。また、膜厚を厚くするに従い、堆積した膜に起因の応力によってウエハが反りやすくなるため、後続の製造工程において、真空チャックでの基板保持エラーが発生しやすくなる。これらの問題のため、パッドトレンチ142の上部を十分に平坦化できるだけの厚いゲート電極膜152を形成することは難しい状況にある。このため、幅の狭いゲートトレンチ141の上部だけを平坦化できる膜厚に設定して、ゲート電極膜152の形成を行なうことが好ましい。
【0021】
パッドトレンチ142においては、図5Cに示したように、ゲート電極膜152の膜厚の不足により、パッドトレンチ142の上部側に凹部142aが形成された状態となる。
ゲート電極膜152をエッチバックして、トレンチ143内にゲート電極膜152を埋め込む。ゲートトレンチ141内に形成される電極をゲート電極161、パッドトレンチ142内に形成される電極をパッド電極162と呼ぶ。
ゲート電極161はMOSトランジスタのゲート電極として機能し、ゲートトレンチ141の内面をチャネル領域とし、トレンチにより左右に分離された拡散層121をソース/ドレイン電極とするトランジスタが形成される。
【0022】
トレンチ141内に埋め込まれるゲート電極161の上面は、半導体基板111の主表面の位置よりも低い位置になるように掘り下げて、ゲート電極161の上面と、トレンチ141の側壁で囲まれて形成された空間(リセス部163と呼ぶ)を形成する。これにより、素子分離膜112上のトレンチ141内に形成されている前記埋込型ゲート電極161の厚さより、前記幅広部(パッドトレンチ)142に形成されている埋込型ゲート電極であるパッド電極162の厚さが小さく形成される。
このリセス部163には、後の工程でキャップ絶縁膜171が埋め込まれ、半導体基板111上に形成されるコンタクトプラグや配線と、ゲート電極との間の絶縁耐圧が確保される。
このように、ゲート電極161を半導体基板111内に埋め込むことにより、半導体基板上に形成するコンタクトプラグ及び配線の加工性が従来よりも改善される。すなわち、ソース/ドレイン電極(拡散層121)と接続するコンタクトプラグの形成においては、従来のプレーナ型のようにゲート電極を避けて配置する必要がなくなるので、コンタクトプラグを配置する場所の余裕が増す。さらに、ゲート電極とコンタクトプラグ間の短絡を抑制できる。
【0023】
本実施形態において、ゲート電極161の上面は、半導体基板111主表面から50nm程度(保護膜131表面から70nm程度)以上低い位置になるように形成する。半導体基板111の表面(保護膜131表面)からゲート電極上面までの距離をリセス深さ164と呼ぶ。
パッド電極162上では、ゲート電極のリセス深さ164よりも深いリセス部163(リセス深さ165)が形成される。これは、図5Cの説明で述べたように、ゲート電極膜152の成膜後にパッドトレンチ142上が凹部形状となっているためである。また、トレンチの幅が狭いゲートトレンチ141内ではエッチング時のマイクロローディング効果により、ゲート電極膜152のエッチング速度が遅くなる。このような要因により、パッド電極162は、ゲート電極161に比べて膜厚が薄く残存するように、かつ中央部に凹部162aが形成される。
【0024】
次に図7に示す如くキャップ絶縁膜171を、ゲート電極161の上のリセス部163を埋め込み、且つ、パッド電極162の上のリセス部163では完全には埋め込まない様に、膜厚を調整して形成する。パッド電極162の上のリセス部163においては、キャップ絶縁膜171の内側に中空部172が形成される。
本実施形態において、キャップ絶縁膜171は、その形成材料をシリコン酸化膜で、成長はCVD法を用い、膜厚を40nmで形成できる。
【0025】
キャップ絶縁膜171をエッチバックして、ゲート電極161上のリセス部163にキャップ絶縁膜171を埋め込むと共に、パッド電極162上では、パッドトレンチ142の内周面にキャップ絶縁膜を残存させた絶縁膜サイドウォール181を形成する。絶縁膜サイドウォール181で覆われていないパッド電極162の上面は露出する。これにより、図8Dに示したように、パッド電極162の中央部分にパッドコンタクトホール182が形成される。
【0026】
パッドコンタクトホール182の形成に際しては、膜厚の薄いキャップ絶縁膜171をエッチバックして形成するので、十分なオーバーエッチングを加えた場合でも、パッド電極162がエッチングのガス雰囲気にさらされることによって、パッド電極162がすべて除去されるまでには至らない。すなわち、エッチバックによってパッド部コンタクトホール182がパッド電極162を突き抜けてしまわないように制御することは容易である。
また、パッドトレンチ142の側面を利用してセルフアライン(自己整合的)にパッドコンタクトホール182を形成するので、アライメントずれの問題を起こすことなく、パッド電極162の中央部分にパッドコンタクトホール182を設けることができる。
さらに、パッドコンタクトホール182の形成に際しては、フォトリソグラフィ技術を用いたマスク製造の工程を追加する必要がないので、製造コストの増加を抑制できると言う利点も持つ。
【0027】
図9に示す如くパッドコンタクトホール182内を埋めこむようにパッドコンタクトプラグ材191を形成する。パッドコンタクトプラグ材191の形成材料には、タングステン膜を例示できる。タングステン膜の下層にバリア膜として窒化チタン膜等を設けてもよい。また、タングステン以外の高融点金属膜やドープトシリコン膜などの導電膜を用いてプラグを形成してもよい。
【0028】
図10に示す如くパッドコンタクトプラグ材191をエッチバックして、パッドコンタクトホール182内に、パッドコンタクトプラグ材191を埋めこみ、パッドコンタクトプラグ201を形成する。尚、エッチバックに代えて、CMP法を用いても良い。パッドコンタクトプラグ201の一例において、その下のパッド電極162の中央に凹部162が形成されているので、パッドコンタクトプラグ201の下端部は下向きの凸部201aが形成されている。
【0029】
図11に示す如く半導体基板上に層間膜211を形成する。層間膜211の形成材料は、シリコン酸化膜を用いることができ、膜厚を100nmとして形成できる。
図12に示す如く層間膜211および保護膜131を貫いて拡散層121上面を露出する拡散層コンタクトホール221と、層間膜211を貫いてパッドコンタクトプラグ201の上部を露出するゲートコンタクトホール222を形成する。
【0030】
拡散層コンタクトホール221、ゲートコンタクトホール222を埋めこむように層間コンタクトプラグ材を形成する。層間コンタクトプラグ材には、タングステン膜を例示できる。タングステン膜の下層にバリア膜として窒化チタン膜等を設けてもよい。また、タングステン以外の高融点金属膜やドープトシリコン膜などの導電膜を用いてプラグを形成してもよい。
CMP法により、図13に示す如く層間コンタクトプラグ材を研磨除去して、拡散層コンタクトホール221内に拡散層コンタクトプラグ231を、ゲートコンタクトホール222内にゲートコンタクトプラグ232を形成する。
パッド電極162は、パッドコンタクトプラグ201とゲートコンタクトプラグ232を介して層間膜211の上面に引き出される。
【0031】
図14に示す如く拡散層コンタクトプラグ231上面に接続するか、ゲートコンタクトプラグ232上面に接続する金属配線431を、アルミニウム(Al)、銅(Cu)、タングステン(W)等で形成する。
以上の工程を経て、トレンチ内に形成されるゲート電極161、ソース/ドレイン電極として機能する拡散層121に接続する配線を形成することができる。
尚、本実施例では、図10に示す工程でパッドコンタクトプラグ201を形成した後、層間膜211を形成したが、この層間膜211を形成しないで、図10に示す工程の後、パッドコンタクトプラグ201と直接に接続する、ゲート電極引き出し用の局所配線層を先に形成しておいてもよい。
この後、必要に応じてさらに上層の層間膜や配線層、表面のパッシベーション膜等を形成すれば、半導体装置が完成する。
【0032】
以上説明した本実施形態の半導体装置の製造方法に対し、従来の製造方法では、図11Cに示した状態で、パッドコンタクトプラグ201が形成されていない。このため、ゲートコンタクトホール222は、パッドトレンチの底部に埋め込まれているパッド電極162に直に到達するように、深いコンタクトホールを形成する必要がある。
深いコンタクトホールを形成する際のエッチングにおいては、半導体基板上に形成されている層間膜211の膜厚のばらつき(基板面内ばらつき)を考慮して、ホールの抜け不良を防止するために十分な時間のオーバーエッチングを実施する必要がある。コンタクトホールを形成する絶縁膜の膜厚が厚くなるに従い、オーバーエッチング時間を長く設定する必要がある。このために、従来の製造方法では、パッド電極162上に直接達するように形成するゲートコンタクトホール222のエッチング時間が長くなることによって、パッド電極162もエッチングされてしまい、ゲートコンタクトホール222の突き抜けが発生する要因となっていた。ゲートコンタクトホール222の突き抜けが発生すると、その下方の素子分離膜112もエッチングされてしまうため、ゲートコンタクトプラグ232と半導体基板111が短絡してしまう。
【0033】
これに対し本発明では、あらかじめパッドコンタクトプラグ201を形成しておくので、ゲートコンタクトホール222を形成する際の突きぬけを防止することができる。パッドコンタクトプラグ201の形成に際しては、図8の工程で説明したように、エッチングする保護膜131の膜厚が薄いため、過度なオーバーエッチングにさらす必要はなく、突き抜けを容易に防止できる。
【0034】
以上説明した製造方法は、本発明の主旨を逸脱しない範囲で変形が可能である。
例えば、ソース/ドレイン電極として機能する拡散層121は、図2の工程で形成する代わりに、パッドコンタクトプラグ201まで形成した後(図10に示す状態)に、イオン注入で導入するようにしてもよい。また、拡散層121にLDD領域(低濃度不純物拡散領域:Lightly-Doped-Drain)等を形成するイオン注入を追加で実施してもよい。
【0035】
「第2実施形態」
以下に本発明をDRAMのメモリセルに配置するMOSトランジスタに適用した実施形態について説明する。
本実施形態では、図15A、図15Bに示す半導体基板211に対し、図15〜図25に基づき以下に説明する方法を実施して図25A、Bに示す構造のMOSトランジスタを備えたDRAMのメモリセルを製造する場合について説明する。
以下、説明の便宜のために、半導体基板211に平行な面においてX方向、Y方向を図15C、図16Dに示す如く定義する。なお、X方向とY方向は直交する方向とする。
【0036】
先に説明した第1実施形態の場合と同様に半導体基板211上に、素子分離膜212から成る素子分離領域214を形成する。これにより素子分離領域214で区画された活性領域213が形成される。本実施形態では、半導体基板211には、P型のシリコン基板を用いる。メモリセルが形成される活性領域213は、X方向と所定の角度で交差する第1の方向に延在する細長いパターンを有し、該パターンは第1の方向に並んで複数形成されると共に、Y方向にも並んで複数形成する。
図15Cに示すC−C’線はメモリセル領域の端部であって、ワード線(ゲート電極)に電位を与えるためのパッドが配置される位置での断面に相当する。
【0037】
図15Cに示すように配列されている活性領域213に対応する半導体基板211の表面部分に、先の第1実施形態の場合と同様に拡散層を形成し、第1実施形態と同様に保護膜を形成する。第1実施形態と同様に、レジスト開口部235が形成されたレジストマスク232を形成する。図16Cに示す如く本実施形態のレジスト開口部235は、平面で見て、Y方向に延在するゲート開口部233と、該ゲート開口部233の端部に接続されたパッド開口部234から成る。
ゲート開口部233はX方向に並設され、各活性領域213に2つのゲート開口部233が交差するように配置される。隣接する活性領域213間には1つのゲート開口部233が形成される。図16Cにおいて、左から1、3、4本目のパッド開口部234は、Y方向に沿って図16Cとは反対側のメモリセル領域端部に配置されているので図16Cでは描かれていない。活性領域213の間にもゲート開口部234を設けることにより、パターニングの際の連続性が向上するので、微細化した場合のパターニング精度が向上する。
【0038】
図16A、Bに示す如くゲート開口部233のX方向開口幅をLg、パッド開口部234のX方向開口幅をLpと定義する。LpはLgよりも大きく形成する。本実施形態では、先の第1実施形態と同様に、Lgは50nm、Lpは120nmに形成できる。
レジストマスク232を用いて、第1実施形態において図4に示した工程と同様に、保護膜131をエッチングして、活性領域213に対応する半導体基板211の表面と、素子分離領域214の素子分離膜212を露出させ、引き続き、露出された半導体基板211と素子分離膜212を、エッチングしてトレンチを形成する。この結果、レジスト開口部で開口された部分にトレンチが形成される。
本実施形態では、先の第1実施形態において図4に示した工程同様に、半導体基板表面からのトレンチの深さは、約150nmとなるように形成できる。
【0039】
各活性領域213をY方向に横断する2本のトレンチ内には、後の工程でトランジスタのゲート電極が埋め込まれる。この2本のトレンチをゲートトレンチ241と記載する。X方向に隣接する活性領域213間に形成されるトレンチ内にも同時にゲート電極が埋め込まれるが、MOSトランジスタとしては機能しないので、このトレンチをダミートレンチ264と記載する。
パッド開口部234に形成されるトレンチをパッドトレンチ242と記載する。活性領域213の半導体基板211表面に形成された拡散層220は、2本のゲートトレンチ273によりX方向に3つの領域に分割される。便宜上、中央部をソース拡散層251、左右の2つをドレイン拡散層252と呼ぶ。後に、ソース拡散層251を共通として、その左右に2つのMOSトランジスタが形成される。
【0040】
次に、レジストマスク132を除去する。第1実施形態において図5を基に説明した工程と同様に、トレンチ内に露出された半導体基板211上にゲート絶縁膜151を形成する。続いて、各トレンチ内にゲート電極膜を形成した後に、エッチバックを行う。第1実施形態の図6を基に説明した工程同様に、ゲートトレンチ241およびダミートレンチ264の内部に埋め込まれたゲート電極261と、パッドトレンチ242の底部に残存するパッド電極262が形成される。ゲートトレンチ241内のゲート電極161はY方向に延在し、ワード線として機能する。パッド電極262は各ワード線の端部に位置し、ワード線に所定の電位を与えるために使用される。
ダミートレンチ264内のゲート電極には、端部のパッド電極を介して固定電位(例えば接地電位0V)を印加することが、DRAMの動作を安定させる観点から好ましい。先の第1実施形態と同様に、ゲート電極261およびパッド電極262の上部にはリセス部263が形成される。パッド電極262はゲート電極261よりも半導体基板211の表面から深い位置に残存するように形成されている。
【0041】
第1実施形態の図7を基に説明した工程と同様に、図18に示す如くゲート電極261上のリセス部263を埋めこみ、且つ、パッド電極262の上のリセス部263は埋め込まないように、膜厚を調整して、キャップ絶縁膜271を形成する。本実施形態では、キャップ絶縁膜271の形成材料はシリコン酸化膜を選択し、成長はCVD法を用いて形成できる。
第1実施形態において図8を基に説明した工程と同様に、キャップ絶縁膜271をエッチバックして、図18Aに示す如くゲート電極261の上のリセス部263にキャップ絶縁膜271を埋め込むと共に、図18Bに示す如くパッド電極262上のトレンチ内周面に絶縁膜サイドウォール281を形成する。これにより、パッド電極262の中央部分が露出したパッドコンタクトホール282が形成される。
【0042】
パッドコンタクトホール282内を埋め込んで、パッドコンタクトプラグ材を形成した後に、エッチバックを行い、図19Bに示す如くパッドコンタクトプラグ201を形成する。エッチバックの代わりにCMPを行ってもよい。コンタクトプラグの材料には、タングステン膜等を例示できる。
【0043】
次に、図20に示す如く半導体基板上に第1層間膜301を形成する。第1層間膜301の材料はシリコン酸化膜を用いることができ、膜厚を30nmで形成できる。なお、簡略化のため、保護膜131と第1層間絶縁膜301の境界線は記載を省略し、保護膜131の部分を含めて第1層間膜301として説明する。
ソース拡散層251上を露出するソースコンタクトホールを形成し、ソースコンタクトホール内に導電膜を埋めこみ、ソースコンタクトプラグ302を形成する。
ソースコンタクトプラグ302と接続する配線を形成して、ビット線303とする。ビット線303の材料にはタングステン等を用いることができる。ビット線303の平面パターンは、図24Cに示すように、X方向に沿って蛇行するように形成される。
ビット線303を覆うように、第2層間膜311を形成する。第2層間膜311の形成材料はシリコン酸化膜を用いることができ、膜厚を100nmとして形成できる。
【0044】
図22Aに示す如く第2層間膜311と第1層間膜301を貫きドレイン拡散層252上面を開口するドレインコンタクトホール321を形成し、図22Bに示す如く第2層間膜311と第1層間膜301を貫きパッドコンタクトプラグ201上部を露出するゲートコンタクトホール222を形成する。ドレインコンタクトホール321は、図24Cに示されるように、Y方向に隣接するビット線303間に形成され、ビット線303を露出しないように形成される。
ドレインコンタクトホール321、ゲートコンタクトホール222内にタングステン等の導電膜を埋め込んで、図23A、図23Bに示す如くドレインコンタクトプラグ331、ゲートコンタクトプラグ232を形成する。
【0045】
ゲートコンタクトプラグ232上に局所配線342、ドレインコンタクトプラグ331上にキャパシタパッド341を形成する。これらの配線材料には窒化タングステン(WN)上にタングステンを堆積した積層膜等を使用し、局所配線342とキャパシタパッド341を同時にパターニングすることで形成できる。
【0046】
次に、第3層間膜351を形成する。第3層間膜351の形成材料はシリコン酸化膜とすることができ、膜厚を2μmとすることができる。第3層間膜351を貫き、キャパシタパッド341上面を露出するキャパシタホールを形成する。
各キャパシタホール内に、キャパシタホール内壁を覆うキャパシタ下部電極352を形成する。キャパシタ下部電極352の形成材料としては窒化チタンを例示できる。
次に、キャパシタ絶縁膜353を、酸化ジルコニウム(ZrO2)等の高誘電体膜で形成する。キャパシタ上部電極形成用の電極膜を形成しパターニングし、キャパシタ上部電極354を形成する。上部電極形成用材料としては窒化チタンを例示できる。
【0047】
第4層間膜355を形成し、第4層間膜355と第3層間膜351を貫き、局所配線342の上面を露出する周辺コンタクトホールを形成する。
図25Bに示す如く周辺コンタクトホール内にタングステン等の導電膜を埋めこみ、周辺コンタクトプラグ357を形成する。なお、周辺コンタクトプラグ357は、必ずしもゲートコンタクトプラグ232の真上に形成する必要はなく、局所配線342を利用して平面視でずれた場所に配置してもよい。
周辺コンタクトプラグ357上面と接続する金属配線356を、アルミニウムまたは銅等の導電材料で形成する。
この後、必要に応じてさらに上層の層間膜、配線層、表面の保護膜等を形成すれば、DRAMのメモリセルが完成する。
【0048】
本第2実施形態においても、パッド電極262上にあらかじめパッドコンタクトプラグ201を配置しておくことで、パッド電極262上に形成するゲートコンタクトプラグ232の突き抜けを防止することが可能となる。
本発明を第2実施形態の如く用いることにより、高集積度のメモリセル領域を備えたDRAMの製造歩留まりの低下を防止することが可能となる。
なお、本発明はDRAM以外の半導体装置であっても、MOSトランジスタが埋込構造のゲート電極を備えている場合には適用可能である。
【0049】
「応用例」
次に、本発明に係る半導体装置の応用例について説明する。
図26は、第2の実施形態で説明した方法で製造した、DRAMとして動作する半導体チップを備えるメモリモジュールの模式図である。
符号402は、DRAMとして動作する半導体チップを内包するパッケージで、プリント基板400上に搭載されている。パッケージの種類としては、例えばBGA構造を例示でき、公知の手段により、個片化した半導体チップを用いて形成されている。
プリント基板400には、メモリモジュールを外部の装置に電気的に接続するための複数の入出力端子(I/O端子)401が設けられている。入出力端子401を介して、各DRAMパッケージ402へのデータの入出力が行われる。
【0050】
メモリモジュールには、各DRAMパッケージへのデータの入出力を制御する制御チップ403を備えている。制御チップ403は、メモリモジュールの外部から入力されたクロック信号のタイミング調整や信号波形の整形等を行って、各DRAMパッケージへ供給する機能を有している。なお、制御チップ403をプリント基板400上に配置せず、複数のDRAMパッケージだけを搭載するようにしてもよい。
本発明を用いることにより、メモリセルの微細化が容易となるため、DRAMの製造に適用した場合には、大容量のデータ記憶に対応したメモリモジュールを形成することが可能となる。
【0051】
本発明を用いて形成したDRAMチップを備える、上述のメモリモジュールを用いることで、例えば、次に説明するデータ処理システムを形成することができる。
図27は本実施例のデータ処理システム500の概略構成図である。
データ処理システム500には、演算処理デバイス520とDRAMメモリモジュール530が含まれており、システムバス510を介して相互に接続されている。
演算処理デバイス520は、MPU(Micro Processing Unit)や、DSP(Digital Signal Processor)等である。DRAMメモリモジュール530は、本発明を用いて形成したDRAMチップを備えている。
【0052】
また、固定データの格納用に、ROM(Read Only Memory)540がシステムバス510に接続されていてもよい。
図27ではシステムバス510は簡便のため1本しか記載していないが、必要に応じてコネクタなどを介し、シリアルないしパラレルに接続される。また各デバイスは、システムバス510を介さずに、ローカルなバスによって相互に接続されてもよい。
またデータ処理システム500では、必要に応じて、不揮発性記憶デバイス550、入出力装置560がシステムバス510に接続される。不揮発性記憶デバイスとしては、ハードディスクや光ドライブ、SSD(Solid State Drive)などを利用できる。
入出力装置560には、例えば液晶ディスプレイなどの表示装置や、キーボード等のデータ入力装置が含まれる。
【0053】
データ処理システム500の各構成要素の個数は、図27では簡略化のため1つの記載にとどめているが、それに限定されず、全てまたはいずれかが複数個の場合も含まれる。
データ処理システム500には、例えばコンピュータシステムを含むが、これに限定されない。
本発明を用いることにより、微細化に対応した集積度の高いDRAMチップを容易に形成できるため、高性能なデータ処理システムを構成することが可能となる。
【符号の説明】
【0054】
111、211…半導体基板、112、212…素子分離膜、113、213…活性領域、114、214…素子分離領域、121…拡散層、131…保護膜、133…ゲート開口部、134…パッド開口部、135…レジスト開口部、141…ゲートトレンチ、142…パッドトレンチ、151…ゲート絶縁膜、152…ゲート電極膜、161…ゲート電極、162…パッド電極、163、…リセス部、164…リセス深さ、171…キャップ絶縁膜、172…中空部、181…絶縁膜サイドウォール、182…パッドコンタクトホール、201…パッドコンタクトプラグ、211…層間膜、220…拡散層、231…拡散層コンタクトプラグ、232…ゲートコンタクトプラグ、233…ゲート開口部、234…パッド開口部、241…ゲートトレンチ、242…パッドトレンチ、251…ソース拡散層、251…ドレイン拡散層、261…ゲート電極、262…パッド電極、263…リセス部、331…ドレインコンタクトプラグ。
【技術分野】
【0001】
本発明は、半導体装置、半導体装置の製造方法およびデータ処理システムに関する。
【背景技術】
【0002】
半導体装置の高集積化に対応するために、MOSトランジスタの微細化が進められている。DRAM(Dynamic Random Access Memory)等に代表される、メモリセル領域を備えた半導体装置においては、メモリセル領域に高密度にMOSトランジスタを配置する必要がある。このような、微細化および高密度配置に適したMOSトランジスタの構造として、半導体基板に設けたトレンチ(溝)の下部にゲート電極を埋め込み、トレンチの上部は絶縁膜で覆う技術が知られている(特許文献1)。
また、MOSトランジスタの高密度配置に対応した技術として、コンタクトホールの内壁に絶縁膜をサイドウォール状に形成する技術が知られている(特許文献2)。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2008−300843号公報
【特許文献2】特開2003−060028号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明者は、半導体基板に設けたトレンチの下部にゲート電極を埋め込んだ構造のMOSトランジスタの形成方法について検討を行った結果、以下のような問題点のあることを見出した。
まず、一般的なプレーナ型のMOSトランジスタを平面視した模式図を図28に示す。半導体基板の活性領域600に交差するようにゲート電極601が配置されている。ゲート電極601は、所定のゲート長を有して活性領域と交差している領域Gと、ゲート電極601に電位を与えるためのコンタクトプラグを接続する領域Pの、2つの部分から構成されている。領域Pはパッドとも呼ばれる部分である。領域Pは、コンタクトプラグ形成時のアライメントずれの影響を考慮して、領域Gよりも幅が広くなるように形成されることが一般的である。
トレンチ構造のゲート電極を形成する場合にも、図28に示すようなゲート電極601の配置がそのまま用いられ、領域Gと領域Pに対応するトレンチが形成される。幅の広い領域Pを設けることにより、コンタクトホール形成時のアライメントずれの余裕を確保することができる。
【0005】
一方、領域Gと領域Pではトレンチの幅が異なるため、トレンチ内にゲート電極の材料を均等に埋め込むことが難しい。すなわちトレンチの幅の広い領域Pでは、領域Gに比べてトレンチ内に埋め込んだゲート電極材料の膜厚が薄くなってしまうと言う現象が生じやすい。このため、領域Pに接続するコンタクトプラグを形成する際に、コンタクトホール形成時のオーバーエッチングでトレンチ内のゲート電極を突き抜けてしまい、半導体基板とコンタクトプラグが短絡すると言う問題がおきやすかった。これにより、トレンチの下部にゲート電極を埋め込んだ構造のMOSトランジスタを用いた半導体装置では製造歩留まりの低下が起き易いと言う問題があった。
【0006】
前記コンタクトホール形成時のオーバーエッチングによる短絡の問題とは、詳しく説明すると以下のことを意味する。
半導体装置において、図29Aに示す如く半導体基板700に形成した活性領域701、702に対して交差するように均一幅のトレンチ703を活性領域701、702の周囲の素子分離絶縁膜704の領域まで形成し、図29Bに示す如くこのトレンチ703の内部に埋込電極層705を形成し、図29Cに示す如く層間膜706を形成後、活性領域外の埋込電極層705の部分にコンタクトプラグ707を形成することがある。
ところが、この構造を採用しようとして、層間膜706にコンタクトホール708を形成する場合、アライメント位置ずれなどに起因して目ずれ状態で図29Dに示す如くコンタクトホール708を形成してしまうと、コンタクトホール708の一部がトレンチ703の部分から外れてその脇の素子分離膜704の部分を積極的にエッチングする結果、コンタクトホール708の一部が半導体基板700に到達してしまうことがある。この状態から、コンタクトプラグ710を形成すると、コンタクトプラグ710の一部710aが半導体基板700に到達してショートしてしまう問題がある。
【0007】
このため、図30Aに示す如く半導体基板800に形成した活性領域801、802に対して交差するようにトレンチ803を活性領域801、802の周囲の素子分離絶縁膜804の領域まで形成し、活性領域801、802の外側のトレンチ803に幅広部803aを形成しておくと、上述のアライメントずれなどに起因する目ずれを吸収し、短絡が生じないようにできる。
ところが、上述した如くこのトレンチ803の内部に埋込電極層805を形成し、図30Cに示す如く層間膜806を形成後、活性領域外の埋込電極層805の部分に接続するためのコンタクトプラグ807を形成する際、以下のような問題を生じる。
【0008】
幅広部803aの部分に形成されている埋込電極層805は幅の狭いトレンチ803の部分に比べて埋め込んだゲート電極材料の中央部の膜厚が薄くなってしまうと言う現象が生じやすい。このため、幅広部803aに接続するコンタクトプラグ807を形成する際に、コンタクトホール形成時のオーバーエッチングでトレンチ内の埋込電極層805の薄い部分を突き抜けてコンタクトホールの一部が形成されてしまい、ここに形成したコンタクトプラグ807の一部807aが半導体基板800に到達して短絡すると言う問題がおきやすかった。なお、コンタクトホールを形成する際、エッチングの条件を厳格に制御して突き抜けを防止するように加工すれば良いと思われるが、素子分離絶縁膜804の上に更に層間膜806を形成した上に埋込電極層805まで達する深いエッチングを行う場合にエッチング不足を起こすと埋込電極層805の上に層間膜が残ってしまい、コンタクトプラグ807の接触不良となるので、導通を確実に取るためのエッチングはオーバーエッチングする傾向が高く、この場合に特に問題となりやすい傾向がある。
【課題を解決するための手段】
【0009】
上記の課題を解決するために本願発明は、 半導体基板と、該半導体基板の主面に形成された素子分離領域によって区画された活性領域と、前記半導体基板の主面に形成され前記活性領域を横断して前記素子分離領域まで延在するトレンチと、前記トレンチの下部側に形成された埋込型ゲート電極と、前記活性領域において前記埋込型ゲート電極の上方の前記トレンチ内を充填し、かつ、前記素子分離領域において前記埋込型ゲート電極の上方の前記トレンチ内を完全には充填せずに前記トレンチの内側面に接して配置されるサイドウォールを構成するキャップ絶縁膜と、前記素子分離領域において前記サイドウォールの内側のトレンチを埋めて前記埋込型ゲート電極に接続するように形成されたパッドコンタクトプラグと、前記パッドコンタクトプラグおよび前記キャップ絶縁膜上を覆う層間膜と、前記パッドコンタクトプラグに接続するように前記層間膜を貫通して形成されたゲートコンタクトプラグとを具備してなることを特徴とする。
【発明の効果】
【0010】
本発明によれば、半導体基板に設けたトレンチの下部に埋込型ゲート電極を埋め込んだ構造を備える半導体装置において、埋込型ゲート電極に電位を与えるためのコンタクトプラグを形成する際、埋込型ゲート電極上にパッドコンタクトプラグを設けておくので、ゲートコンタクトプラグが埋込型ゲート電極を突き抜けて半導体基板と短絡することを防止できる。これにより、半導体装置の製造の際の歩留まりの低下を防止できる。
【図面の簡単な説明】
【0011】
【図1A】本発明に係る第1実施形態を説明するための図であり、半導体基板に素子分離膜を埋め込んで活性領域と絶縁領域である素子分離領域を形成した状態を示す断面図。
【図1B】本発明に係る第1実施形態を説明するための図であり、半導体基板に素子分離膜を埋め込んで活性領域と絶縁領域である素子分離領域を形成した状態を示す平面図。
【図2】半導体基板表面にイオン注入法により拡散層を形成している状態を示す断面図。
【図3A】半導体基板上に保護膜とレジストマスクを形成し、レジストマスクにゲート開口部を形成した状態を示す図3DのA−A‘線に沿う断面図。
【図3B】半導体基板上に保護膜とレジストマスクを形成し、レジストマスクにゲート開口部を形成した状態を示す図3DのB−B‘線に沿う断面図。
【図3C】半導体基板上に保護膜とレジストマスクを形成し、レジストマスクにゲート開口部を形成した状態を示す図3DのC−C‘線に沿う断面図。
【図3D】半導体基板上に保護膜とレジストマスクを形成し、レジストマスクにゲート開口部を形成した状態を示す上面図。
【図4A】図3に示すゲート開口部を基に半導体基板にゲートトレンチを形成した状態を示すA−A‘線に沿う断面図。
【図4B】図3に示すゲート開口部を基に半導体基板にゲートトレンチを形成した状態を示すB−B‘線に沿う断面図。
【図4C】図3に示すゲート開口部を基に半導体基板にゲートトレンチを形成した状態を示すC−C‘線に沿う断面図。
【図5A】前記ゲートトレンチを埋めるように半導体基板上にゲート電極膜を形成した状態を示すA−A‘線に沿う断面図。
【図5B】前記ゲートトレンチを埋めるように半導体基板上にゲート電極膜を形成した状態を示すB−B‘線に沿う断面図。
【図5C】前記ゲートトレンチを埋めるように半導体基板上にゲート電極膜を形成した状態を示すC−C‘線に沿う断面図。
【図6A】エッチングにより前記ゲートトレンチの下部にゲート電極を形成した状態を示すA−A‘線に沿う断面図。
【図6B】エッチングにより前記ゲートトレンチの下部にゲート電極を形成した状態を示すB−B‘線に沿う断面図。
【図6C】エッチングにより前記ゲートトレンチの下部にゲート電極を形成した状態を示すC−C‘線に沿う断面図。
【図7A】前記ゲート電極を形成したゲートトレンチの上部を埋めるように半導体基板上にキャップ絶縁膜を形成した状態を示すA−A‘線に沿う断面図。
【図7B】前記ゲート電極を形成したゲートトレンチの上部を埋めるように半導体基板上にキャップ絶縁膜を形成した状態を示すB−B‘線に沿う断面図。
【図7C】前記ゲート電極を形成したゲートトレンチの幅広部において上部を完全に埋めないように半導体基板上にキャップ絶縁膜を形成した状態を示すC−C‘線に沿う断面図。
【図8A】前記半導体基板上のキャップ絶縁膜を除去してゲートトレンチの上部にキャップ絶縁膜を形成した状態を示すA−A‘線に沿う断面図。
【図8B】前記半導体基板上のキャップ絶縁膜を除去してゲートトレンチの上部にキャップ絶縁膜を形成した状態を示すB−B‘線に沿う断面図。
【図8C】前記ゲート電極を形成したゲートトレンチの幅広部において絶縁膜サイドウォールを形成した状態を示すC−C‘線に沿う断面図。
【図8D】前記半導体基板上のキャップ絶縁膜を除去してゲートトレンチの上部にキャップ絶縁膜を形成し幅広部において絶縁膜サイドウォールを形成した状態を示す平面図。
【図9】半導体基板上にパッドコンタクトプラグ層を積層した状態を示すC−C‘線に沿う断面図。
【図10A】前記半導体基板上のパッドコンタクトプラグ層の一部を除去してゲートトレンチの幅広部にパッドコンタクトプラグを形成した状態を示すC−C‘線に沿う断面図。
【図10B】前記半導体基板上のパッドコンタクトプラグ層の一部を除去してゲートトレンチの幅広部にパッドコンタクトプラグを形成した状態を示す平面図。
【図11A】前記半導体基板上に層間膜を形成した状態を示すA−A‘線に沿う断面図。
【図11B】前記半導体基板上に層間膜を形成した状態を示すB−B‘線に沿う断面図。
【図11C】前記半導体基板上に層間膜を形成した状態を示すC−C‘線に沿う断面図。
【図12A】前記層間膜に拡散層コンタクトホールを形成した状態を示すA−A‘線に沿う断面図。
【図12B】前記層間膜にパッドコンタクトホールを形成した状態を示すC−C‘線に沿う断面図。
【図12C】前記層間膜に拡散層コンタクトホールとゲートコンタクトホールを形成した状態を示す上面図。
【図13A】前記拡散層コンタクトホールに拡散層コンタクトプラグを形成した状態を示すA−A‘線に沿う断面図。
【図13B】前記ゲートコンタクトホールにゲートコンタクトプラグを形成した状態を示すB−B‘線に沿う断面図。
【図14A】前記層間膜上に拡散層コンタクトプラグに接続する金属配線を形成した状態を示すA−A‘線に沿う断面図。
【図14B】前記層間膜上にゲートコンタクトプラグに接続する金属配線を形成した状態を示すC−C‘線に沿う断面図。
【図14C】前記層間膜上に金属配線を形成した状態を示す上面図。
【図15A】本発明に係る第2実施形態を説明するための図であり、半導体基板に素子分離膜を埋め込んで活性領域と絶縁領域である素子分離領域を形成した状態を示す図15CのA−A‘線に沿う断面図。
【図15B】本発明に係る第2実施形態を説明するための図であり、半導体基板に素子分離膜を埋め込んで活性領域と絶縁領域である素子分離領域を形成した状態を示す図15CのC−C‘線に沿う断面図。
【図15C】本発明に係る第2実施形態を説明するための図であり、半導体基板に素子分離膜を埋め込んで活性領域と絶縁領域である素子分離領域を形成した状態を示す上面図。
【図16A】半導体基板上に保護膜とレジストマスクを形成し、ゲートトレンチを形成した状態を示す図16CのA−A‘線に沿う断面図。
【図16B】半導体基板上に保護膜とレジストマスクを形成し、ゲートトレンチを形成した状態を示す図16CのC−C‘線に沿う断面図。
【図16C】半導体基板上に保護膜とレジストマスクを形成し、ゲートトレンチを形成した状態を示す上面図。
【図17A】エッチングにより前記ゲートトレンチの下部にゲート電極を形成した状態を示すA−A‘線に沿う断面図。
【図17B】エッチングにより前記ゲートトレンチの下部にゲート電極を形成した状態を示すC−C‘線に沿う断面図。
【図18A】前記ゲートトレンチの上部にキャップ絶縁膜を形成した状態を示すA−A‘線に沿う断面図。
【図18B】前記ゲートトレンチの幅広部において絶縁膜サイドウォールを形成した状態を示すC−C‘線に沿う断面図。
【図19A】前記半導体基板上に形成したパッドコンタクトプラグ層を除去した状態を示A−A‘線に沿う断面図。
【図19B】前記半導体基板上に形成したパッドコンタクトプラグ層の一部を除去してゲートトレンチの幅広部にパッドコンタクトプラグを形成した状態を示す断面図。
【図19C】前記半導体基板上に形成したパッドコンタクトプラグ層の一部を除去してゲートトレンチの幅広部にパッドコンタクトプラグを形成した状態を示す平面図。
【図20A】前記層間膜上にソースコンタクトプラグに接続するビット配線を形成した状態を示すA−A‘線に沿う断面図。
【図20B】同状態を示すC−C‘線に沿う断面図。
【図21A】前記層間膜上に第2層間膜を形成した状態を示すA−A‘線に沿う断面図。
【図21B】同状態を示すC−C‘線に沿う断面図。
【図22A】前記層間膜を貫通して半導体基板の拡散部に達するソース、ドレインコンタクトホールを形成した状態を示すA−A‘線に沿う断面図。
【図22B】前記層間膜を貫通してパッドコンタクトプラグに達するコンタクトホールを形成した状態を示すC−C‘線に沿う断面図。
【図23A】前記層間膜を貫通して半導体基板の拡散部に達するソース、ドレインコンタクトプラグを形成した状態を示すA−A‘線に沿う断面図。
【図23B】前記層間膜を貫通してパッドコンタクトプラグに達するゲートコンタクトプラグを形成した状態を示すC−C‘線に沿う断面図。
【図24A】前記ソース、ドレインコンタクトプラグに接続するキャパシタパッドを形成した状態を示すA−A‘線に沿う断面図。
【図24B】前記ゲートコンタクトプラグに接続する局所配線を形成した状態を示すC−C‘線に沿う断面図。
【図24C】前記各コンタクトプラグに接続するキャパシタパッドと局所配線を形成した状態を示す上面図。
【図25A】前記パッド上にキャパシタを形成してなるDRAMのA−A‘線に沿う断面図。
【図25B】前記パッド上にキャパシタを形成してなるDRAMのC−C‘線に沿う断面図。
【図26】前記DRAMとして動作する半導体チップを備えたパッケージの側面図。
【図27】本発明に係るデータ処理システムの概略構成図。
【図28】従来のMOSトランジスタにおける活性領域とゲート電極の一例の状態を示す模式図。
【図29A】従来のMOSトランジスタにおける活性領域とゲート電極の一例の状態を示す上面図。
【図29B】図29AのA−A‘線に沿う断面図。
【図29C】図29Bの状態から層間膜を形成しコンタクトプラグを形成した状態を示す断面図。
【図29D】図29Bの状態から層間膜を形成しコンタクトプラグを形成した状態において目ずれを起こした状態を示す断面図。
【図30A】従来のMOSトランジスタにおける活性領域とゲート電極の他の例の状態を示す上面図。
【図30B】図30AのB−B‘線に沿う断面図。
【図30C】図30Bの状態から層間膜を形成しコンタクトプラグを形成した状態において目ずれを起こした状態を示す断面図。
【発明を実施するための形態】
【0012】
「第1実施形態」
以下に本発明の第1実施形態に係るNチャネル型のMOSトランジスタを形成する場合について図1〜図14を参照して説明する。
本実施形態では、図1A、図1Bに示す半導体基板111に対し、図2〜図14に基づき以下に説明する方法を実施して図14A、B、Cに示す構造のMOSトランジスタを製造することができる。
以下、説明の便宜のために、半導体基板111に平行な平面においてX方向、Y方向を図1B、図3Dに示す如く定義する。なお、X方向とY方向は直交する方向とする。
【0013】
本実施形態では、図1に示す如きP型のシリコン基板などの半導体基板111を用意したならば、活性領域113を区画するためのシリコン酸化膜(SiO2)等の絶縁膜からなる素子分離膜112を、公知のSTI(Shallow Trench Isolation)法などにより半導体基板111の表面(主面)に埋め込むように形成する。素子分離膜112は、例えば半導体基板111を平面視した場合に、図1Bの矩形状の活性領域113の周囲に存在するように形成される。
素子分離膜112が構成する素子分離領域114で区画された領域が、MOSトランジスタが形成される活性領域113となる。
【0014】
図2に示す如く活性領域113の半導体基板111表面に、イオン注入法によりN型の拡散層121を形成する。拡散層121の形成には、不純物にリンを用い、エネルギーは80KeV、ドーズ量は2×1013atoms/cm2の条件を例示できる。拡散層121の深さは、およそ100nmに形成できる。
【0015】
図3に示す如く半導体基板111上、素子分離膜112上に保護膜131を形成する。保護膜131はシリコン酸化膜で構成することができ、その膜厚は20nm程度に形成できる。
半導体基板111上にトレンチを形成するためのレジストマスク132を形成する。レジストマスク132においてトレンチを形成するべき対応部分にレジスト開口部135を形成する。
レジスト開口部135は、図3Dに示したように、平面視でY方向に延在して開口されるパターン形状を持つゲート開口部133と、矩形状のパッド開口部134から成る。ゲート開口部133のY方向に沿った端部でパッド開口部134に繋がって形成されている。ゲート開口部133は、トランジスタの活性領域113をY方向に横断するように配置され、Y方向の中央領域では活性領域113上に位置し、中央領域のY方向に沿った両側では素子分離膜112上に位置する。
【0016】
ゲート開口部133のX方向開口幅をLg、パッド開口部134のX方向開口幅をLpと記載する。パッド開口部134は後の工程でコンタクトプラグを接続する領域であり、LpはLgよりも大きくなるように形成する。LgはMOSトランジスタに要求される電気特性に応じて決定されるゲート長に対応する。本実施例では、Lgを50nm、Lpを150nmに形成できる。
【0017】
レジストマスク132をマスクに、保護膜131をエッチングして、活性領域113の半導体基板111表面と、素子分離領域114の素子分離膜112を露出させる。
引き続き、露出した半導体基板111と素子分離膜112を、エッチングしてトレンチを形成する。レジスト開口部135で開口された部分に、活性領域113から素子分離領域114内にかけて連なってトレンチ143が形成される。ゲート開口部133の下に形成されるトレンチをゲートトレンチ141、パッド開口部134の下に形成されるトレンチをパッドトレンチ142と呼ぶ。ここで、半導体基板111に形成されたゲートトレンチ141(図4A参照)と、素子分離膜112内に形成されたゲートトレンチ141およびパッドトレンチ142(図4B、図4C参照)の深さは、互いにほぼ等しい深さになるようにエッチングする。また素子分離膜112内に形成されるトレンチの深さが、素子分離膜112の底面よりも上に位置するように制御する。これにより、トレンチ143の延在する方向(Y方向)の端部にパッド開口部134の幅Lpに対応した幅広部(パッドトレンチ)142が形成される。この幅広部142は、前記活性領域113を横断する方向(Y方向)と直交する方向(X方向)において、前記活性領域113上の前記ゲートトレンチ141の幅よりも大きい幅に形成されている。
【0018】
本実施形態では、トレンチ143の深さは、保護膜131の下の半導体基板111又は素子分離膜112の部分で150nm程度に形成できる。
トレンチ143の形成により、活性領域113の表面に形成された拡散層121は、図4Aに示したように左右に分離される。分離された拡散層121は、それぞれソース/ドレイン電極の一方として機能する。
【0019】
次に、レジストマスク132を除去する。ここで露出された半導体基板111上にゲート絶縁膜151を形成する。形成は熱酸化法で、膜厚5nm程度形成できる。尚、ゲート絶縁膜151の形成材料及び形成方法はこれに限定されず、CVD法やALD法を用いて、高誘電率膜(High−K膜)を形成し、ゲート絶縁膜151を構成しても良い。
次に、トレンチ143の内部を充填するようにゲート電極膜152を形成する。ゲート電極膜152の形成材料は、窒化チタン(TiN)膜とタングステン(W)膜から成る積層膜を用い、膜厚はそれぞれ5nm、100nm程度の積層膜を形成できる。
尚、ゲート電極膜152の形成材料はこれに限定されず、窒化チタン膜、チタン膜、タングステン膜などの高融点金属膜、不純物を含有したシリコン膜(ドープトシリコン膜)、または、これらの膜から成る積層膜を用いることができる。成膜は、ステップカバレッジに優れるCVD法を用いて行うことができる。
【0020】
トレンチ143の内部を充填し、ゲート電極膜152の上面の形状が、ゲートトレンチ141上で十分に平坦になるように形成するにはトレンチ143の開口幅の2〜3倍程度以上の膜厚が必要とされる。例えば、本実施形態では、幅の広いパッドトレンチ142上で平坦になるように形成するには、300nm程度以上の非常に厚いゲート電極膜152を成膜しなければならない。しかしながら、膜厚を厚くするに従い、成膜装置のスループットが悪くなり製造コストが上昇する。また、膜厚を厚くするに従い、堆積した膜に起因の応力によってウエハが反りやすくなるため、後続の製造工程において、真空チャックでの基板保持エラーが発生しやすくなる。これらの問題のため、パッドトレンチ142の上部を十分に平坦化できるだけの厚いゲート電極膜152を形成することは難しい状況にある。このため、幅の狭いゲートトレンチ141の上部だけを平坦化できる膜厚に設定して、ゲート電極膜152の形成を行なうことが好ましい。
【0021】
パッドトレンチ142においては、図5Cに示したように、ゲート電極膜152の膜厚の不足により、パッドトレンチ142の上部側に凹部142aが形成された状態となる。
ゲート電極膜152をエッチバックして、トレンチ143内にゲート電極膜152を埋め込む。ゲートトレンチ141内に形成される電極をゲート電極161、パッドトレンチ142内に形成される電極をパッド電極162と呼ぶ。
ゲート電極161はMOSトランジスタのゲート電極として機能し、ゲートトレンチ141の内面をチャネル領域とし、トレンチにより左右に分離された拡散層121をソース/ドレイン電極とするトランジスタが形成される。
【0022】
トレンチ141内に埋め込まれるゲート電極161の上面は、半導体基板111の主表面の位置よりも低い位置になるように掘り下げて、ゲート電極161の上面と、トレンチ141の側壁で囲まれて形成された空間(リセス部163と呼ぶ)を形成する。これにより、素子分離膜112上のトレンチ141内に形成されている前記埋込型ゲート電極161の厚さより、前記幅広部(パッドトレンチ)142に形成されている埋込型ゲート電極であるパッド電極162の厚さが小さく形成される。
このリセス部163には、後の工程でキャップ絶縁膜171が埋め込まれ、半導体基板111上に形成されるコンタクトプラグや配線と、ゲート電極との間の絶縁耐圧が確保される。
このように、ゲート電極161を半導体基板111内に埋め込むことにより、半導体基板上に形成するコンタクトプラグ及び配線の加工性が従来よりも改善される。すなわち、ソース/ドレイン電極(拡散層121)と接続するコンタクトプラグの形成においては、従来のプレーナ型のようにゲート電極を避けて配置する必要がなくなるので、コンタクトプラグを配置する場所の余裕が増す。さらに、ゲート電極とコンタクトプラグ間の短絡を抑制できる。
【0023】
本実施形態において、ゲート電極161の上面は、半導体基板111主表面から50nm程度(保護膜131表面から70nm程度)以上低い位置になるように形成する。半導体基板111の表面(保護膜131表面)からゲート電極上面までの距離をリセス深さ164と呼ぶ。
パッド電極162上では、ゲート電極のリセス深さ164よりも深いリセス部163(リセス深さ165)が形成される。これは、図5Cの説明で述べたように、ゲート電極膜152の成膜後にパッドトレンチ142上が凹部形状となっているためである。また、トレンチの幅が狭いゲートトレンチ141内ではエッチング時のマイクロローディング効果により、ゲート電極膜152のエッチング速度が遅くなる。このような要因により、パッド電極162は、ゲート電極161に比べて膜厚が薄く残存するように、かつ中央部に凹部162aが形成される。
【0024】
次に図7に示す如くキャップ絶縁膜171を、ゲート電極161の上のリセス部163を埋め込み、且つ、パッド電極162の上のリセス部163では完全には埋め込まない様に、膜厚を調整して形成する。パッド電極162の上のリセス部163においては、キャップ絶縁膜171の内側に中空部172が形成される。
本実施形態において、キャップ絶縁膜171は、その形成材料をシリコン酸化膜で、成長はCVD法を用い、膜厚を40nmで形成できる。
【0025】
キャップ絶縁膜171をエッチバックして、ゲート電極161上のリセス部163にキャップ絶縁膜171を埋め込むと共に、パッド電極162上では、パッドトレンチ142の内周面にキャップ絶縁膜を残存させた絶縁膜サイドウォール181を形成する。絶縁膜サイドウォール181で覆われていないパッド電極162の上面は露出する。これにより、図8Dに示したように、パッド電極162の中央部分にパッドコンタクトホール182が形成される。
【0026】
パッドコンタクトホール182の形成に際しては、膜厚の薄いキャップ絶縁膜171をエッチバックして形成するので、十分なオーバーエッチングを加えた場合でも、パッド電極162がエッチングのガス雰囲気にさらされることによって、パッド電極162がすべて除去されるまでには至らない。すなわち、エッチバックによってパッド部コンタクトホール182がパッド電極162を突き抜けてしまわないように制御することは容易である。
また、パッドトレンチ142の側面を利用してセルフアライン(自己整合的)にパッドコンタクトホール182を形成するので、アライメントずれの問題を起こすことなく、パッド電極162の中央部分にパッドコンタクトホール182を設けることができる。
さらに、パッドコンタクトホール182の形成に際しては、フォトリソグラフィ技術を用いたマスク製造の工程を追加する必要がないので、製造コストの増加を抑制できると言う利点も持つ。
【0027】
図9に示す如くパッドコンタクトホール182内を埋めこむようにパッドコンタクトプラグ材191を形成する。パッドコンタクトプラグ材191の形成材料には、タングステン膜を例示できる。タングステン膜の下層にバリア膜として窒化チタン膜等を設けてもよい。また、タングステン以外の高融点金属膜やドープトシリコン膜などの導電膜を用いてプラグを形成してもよい。
【0028】
図10に示す如くパッドコンタクトプラグ材191をエッチバックして、パッドコンタクトホール182内に、パッドコンタクトプラグ材191を埋めこみ、パッドコンタクトプラグ201を形成する。尚、エッチバックに代えて、CMP法を用いても良い。パッドコンタクトプラグ201の一例において、その下のパッド電極162の中央に凹部162が形成されているので、パッドコンタクトプラグ201の下端部は下向きの凸部201aが形成されている。
【0029】
図11に示す如く半導体基板上に層間膜211を形成する。層間膜211の形成材料は、シリコン酸化膜を用いることができ、膜厚を100nmとして形成できる。
図12に示す如く層間膜211および保護膜131を貫いて拡散層121上面を露出する拡散層コンタクトホール221と、層間膜211を貫いてパッドコンタクトプラグ201の上部を露出するゲートコンタクトホール222を形成する。
【0030】
拡散層コンタクトホール221、ゲートコンタクトホール222を埋めこむように層間コンタクトプラグ材を形成する。層間コンタクトプラグ材には、タングステン膜を例示できる。タングステン膜の下層にバリア膜として窒化チタン膜等を設けてもよい。また、タングステン以外の高融点金属膜やドープトシリコン膜などの導電膜を用いてプラグを形成してもよい。
CMP法により、図13に示す如く層間コンタクトプラグ材を研磨除去して、拡散層コンタクトホール221内に拡散層コンタクトプラグ231を、ゲートコンタクトホール222内にゲートコンタクトプラグ232を形成する。
パッド電極162は、パッドコンタクトプラグ201とゲートコンタクトプラグ232を介して層間膜211の上面に引き出される。
【0031】
図14に示す如く拡散層コンタクトプラグ231上面に接続するか、ゲートコンタクトプラグ232上面に接続する金属配線431を、アルミニウム(Al)、銅(Cu)、タングステン(W)等で形成する。
以上の工程を経て、トレンチ内に形成されるゲート電極161、ソース/ドレイン電極として機能する拡散層121に接続する配線を形成することができる。
尚、本実施例では、図10に示す工程でパッドコンタクトプラグ201を形成した後、層間膜211を形成したが、この層間膜211を形成しないで、図10に示す工程の後、パッドコンタクトプラグ201と直接に接続する、ゲート電極引き出し用の局所配線層を先に形成しておいてもよい。
この後、必要に応じてさらに上層の層間膜や配線層、表面のパッシベーション膜等を形成すれば、半導体装置が完成する。
【0032】
以上説明した本実施形態の半導体装置の製造方法に対し、従来の製造方法では、図11Cに示した状態で、パッドコンタクトプラグ201が形成されていない。このため、ゲートコンタクトホール222は、パッドトレンチの底部に埋め込まれているパッド電極162に直に到達するように、深いコンタクトホールを形成する必要がある。
深いコンタクトホールを形成する際のエッチングにおいては、半導体基板上に形成されている層間膜211の膜厚のばらつき(基板面内ばらつき)を考慮して、ホールの抜け不良を防止するために十分な時間のオーバーエッチングを実施する必要がある。コンタクトホールを形成する絶縁膜の膜厚が厚くなるに従い、オーバーエッチング時間を長く設定する必要がある。このために、従来の製造方法では、パッド電極162上に直接達するように形成するゲートコンタクトホール222のエッチング時間が長くなることによって、パッド電極162もエッチングされてしまい、ゲートコンタクトホール222の突き抜けが発生する要因となっていた。ゲートコンタクトホール222の突き抜けが発生すると、その下方の素子分離膜112もエッチングされてしまうため、ゲートコンタクトプラグ232と半導体基板111が短絡してしまう。
【0033】
これに対し本発明では、あらかじめパッドコンタクトプラグ201を形成しておくので、ゲートコンタクトホール222を形成する際の突きぬけを防止することができる。パッドコンタクトプラグ201の形成に際しては、図8の工程で説明したように、エッチングする保護膜131の膜厚が薄いため、過度なオーバーエッチングにさらす必要はなく、突き抜けを容易に防止できる。
【0034】
以上説明した製造方法は、本発明の主旨を逸脱しない範囲で変形が可能である。
例えば、ソース/ドレイン電極として機能する拡散層121は、図2の工程で形成する代わりに、パッドコンタクトプラグ201まで形成した後(図10に示す状態)に、イオン注入で導入するようにしてもよい。また、拡散層121にLDD領域(低濃度不純物拡散領域:Lightly-Doped-Drain)等を形成するイオン注入を追加で実施してもよい。
【0035】
「第2実施形態」
以下に本発明をDRAMのメモリセルに配置するMOSトランジスタに適用した実施形態について説明する。
本実施形態では、図15A、図15Bに示す半導体基板211に対し、図15〜図25に基づき以下に説明する方法を実施して図25A、Bに示す構造のMOSトランジスタを備えたDRAMのメモリセルを製造する場合について説明する。
以下、説明の便宜のために、半導体基板211に平行な面においてX方向、Y方向を図15C、図16Dに示す如く定義する。なお、X方向とY方向は直交する方向とする。
【0036】
先に説明した第1実施形態の場合と同様に半導体基板211上に、素子分離膜212から成る素子分離領域214を形成する。これにより素子分離領域214で区画された活性領域213が形成される。本実施形態では、半導体基板211には、P型のシリコン基板を用いる。メモリセルが形成される活性領域213は、X方向と所定の角度で交差する第1の方向に延在する細長いパターンを有し、該パターンは第1の方向に並んで複数形成されると共に、Y方向にも並んで複数形成する。
図15Cに示すC−C’線はメモリセル領域の端部であって、ワード線(ゲート電極)に電位を与えるためのパッドが配置される位置での断面に相当する。
【0037】
図15Cに示すように配列されている活性領域213に対応する半導体基板211の表面部分に、先の第1実施形態の場合と同様に拡散層を形成し、第1実施形態と同様に保護膜を形成する。第1実施形態と同様に、レジスト開口部235が形成されたレジストマスク232を形成する。図16Cに示す如く本実施形態のレジスト開口部235は、平面で見て、Y方向に延在するゲート開口部233と、該ゲート開口部233の端部に接続されたパッド開口部234から成る。
ゲート開口部233はX方向に並設され、各活性領域213に2つのゲート開口部233が交差するように配置される。隣接する活性領域213間には1つのゲート開口部233が形成される。図16Cにおいて、左から1、3、4本目のパッド開口部234は、Y方向に沿って図16Cとは反対側のメモリセル領域端部に配置されているので図16Cでは描かれていない。活性領域213の間にもゲート開口部234を設けることにより、パターニングの際の連続性が向上するので、微細化した場合のパターニング精度が向上する。
【0038】
図16A、Bに示す如くゲート開口部233のX方向開口幅をLg、パッド開口部234のX方向開口幅をLpと定義する。LpはLgよりも大きく形成する。本実施形態では、先の第1実施形態と同様に、Lgは50nm、Lpは120nmに形成できる。
レジストマスク232を用いて、第1実施形態において図4に示した工程と同様に、保護膜131をエッチングして、活性領域213に対応する半導体基板211の表面と、素子分離領域214の素子分離膜212を露出させ、引き続き、露出された半導体基板211と素子分離膜212を、エッチングしてトレンチを形成する。この結果、レジスト開口部で開口された部分にトレンチが形成される。
本実施形態では、先の第1実施形態において図4に示した工程同様に、半導体基板表面からのトレンチの深さは、約150nmとなるように形成できる。
【0039】
各活性領域213をY方向に横断する2本のトレンチ内には、後の工程でトランジスタのゲート電極が埋め込まれる。この2本のトレンチをゲートトレンチ241と記載する。X方向に隣接する活性領域213間に形成されるトレンチ内にも同時にゲート電極が埋め込まれるが、MOSトランジスタとしては機能しないので、このトレンチをダミートレンチ264と記載する。
パッド開口部234に形成されるトレンチをパッドトレンチ242と記載する。活性領域213の半導体基板211表面に形成された拡散層220は、2本のゲートトレンチ273によりX方向に3つの領域に分割される。便宜上、中央部をソース拡散層251、左右の2つをドレイン拡散層252と呼ぶ。後に、ソース拡散層251を共通として、その左右に2つのMOSトランジスタが形成される。
【0040】
次に、レジストマスク132を除去する。第1実施形態において図5を基に説明した工程と同様に、トレンチ内に露出された半導体基板211上にゲート絶縁膜151を形成する。続いて、各トレンチ内にゲート電極膜を形成した後に、エッチバックを行う。第1実施形態の図6を基に説明した工程同様に、ゲートトレンチ241およびダミートレンチ264の内部に埋め込まれたゲート電極261と、パッドトレンチ242の底部に残存するパッド電極262が形成される。ゲートトレンチ241内のゲート電極161はY方向に延在し、ワード線として機能する。パッド電極262は各ワード線の端部に位置し、ワード線に所定の電位を与えるために使用される。
ダミートレンチ264内のゲート電極には、端部のパッド電極を介して固定電位(例えば接地電位0V)を印加することが、DRAMの動作を安定させる観点から好ましい。先の第1実施形態と同様に、ゲート電極261およびパッド電極262の上部にはリセス部263が形成される。パッド電極262はゲート電極261よりも半導体基板211の表面から深い位置に残存するように形成されている。
【0041】
第1実施形態の図7を基に説明した工程と同様に、図18に示す如くゲート電極261上のリセス部263を埋めこみ、且つ、パッド電極262の上のリセス部263は埋め込まないように、膜厚を調整して、キャップ絶縁膜271を形成する。本実施形態では、キャップ絶縁膜271の形成材料はシリコン酸化膜を選択し、成長はCVD法を用いて形成できる。
第1実施形態において図8を基に説明した工程と同様に、キャップ絶縁膜271をエッチバックして、図18Aに示す如くゲート電極261の上のリセス部263にキャップ絶縁膜271を埋め込むと共に、図18Bに示す如くパッド電極262上のトレンチ内周面に絶縁膜サイドウォール281を形成する。これにより、パッド電極262の中央部分が露出したパッドコンタクトホール282が形成される。
【0042】
パッドコンタクトホール282内を埋め込んで、パッドコンタクトプラグ材を形成した後に、エッチバックを行い、図19Bに示す如くパッドコンタクトプラグ201を形成する。エッチバックの代わりにCMPを行ってもよい。コンタクトプラグの材料には、タングステン膜等を例示できる。
【0043】
次に、図20に示す如く半導体基板上に第1層間膜301を形成する。第1層間膜301の材料はシリコン酸化膜を用いることができ、膜厚を30nmで形成できる。なお、簡略化のため、保護膜131と第1層間絶縁膜301の境界線は記載を省略し、保護膜131の部分を含めて第1層間膜301として説明する。
ソース拡散層251上を露出するソースコンタクトホールを形成し、ソースコンタクトホール内に導電膜を埋めこみ、ソースコンタクトプラグ302を形成する。
ソースコンタクトプラグ302と接続する配線を形成して、ビット線303とする。ビット線303の材料にはタングステン等を用いることができる。ビット線303の平面パターンは、図24Cに示すように、X方向に沿って蛇行するように形成される。
ビット線303を覆うように、第2層間膜311を形成する。第2層間膜311の形成材料はシリコン酸化膜を用いることができ、膜厚を100nmとして形成できる。
【0044】
図22Aに示す如く第2層間膜311と第1層間膜301を貫きドレイン拡散層252上面を開口するドレインコンタクトホール321を形成し、図22Bに示す如く第2層間膜311と第1層間膜301を貫きパッドコンタクトプラグ201上部を露出するゲートコンタクトホール222を形成する。ドレインコンタクトホール321は、図24Cに示されるように、Y方向に隣接するビット線303間に形成され、ビット線303を露出しないように形成される。
ドレインコンタクトホール321、ゲートコンタクトホール222内にタングステン等の導電膜を埋め込んで、図23A、図23Bに示す如くドレインコンタクトプラグ331、ゲートコンタクトプラグ232を形成する。
【0045】
ゲートコンタクトプラグ232上に局所配線342、ドレインコンタクトプラグ331上にキャパシタパッド341を形成する。これらの配線材料には窒化タングステン(WN)上にタングステンを堆積した積層膜等を使用し、局所配線342とキャパシタパッド341を同時にパターニングすることで形成できる。
【0046】
次に、第3層間膜351を形成する。第3層間膜351の形成材料はシリコン酸化膜とすることができ、膜厚を2μmとすることができる。第3層間膜351を貫き、キャパシタパッド341上面を露出するキャパシタホールを形成する。
各キャパシタホール内に、キャパシタホール内壁を覆うキャパシタ下部電極352を形成する。キャパシタ下部電極352の形成材料としては窒化チタンを例示できる。
次に、キャパシタ絶縁膜353を、酸化ジルコニウム(ZrO2)等の高誘電体膜で形成する。キャパシタ上部電極形成用の電極膜を形成しパターニングし、キャパシタ上部電極354を形成する。上部電極形成用材料としては窒化チタンを例示できる。
【0047】
第4層間膜355を形成し、第4層間膜355と第3層間膜351を貫き、局所配線342の上面を露出する周辺コンタクトホールを形成する。
図25Bに示す如く周辺コンタクトホール内にタングステン等の導電膜を埋めこみ、周辺コンタクトプラグ357を形成する。なお、周辺コンタクトプラグ357は、必ずしもゲートコンタクトプラグ232の真上に形成する必要はなく、局所配線342を利用して平面視でずれた場所に配置してもよい。
周辺コンタクトプラグ357上面と接続する金属配線356を、アルミニウムまたは銅等の導電材料で形成する。
この後、必要に応じてさらに上層の層間膜、配線層、表面の保護膜等を形成すれば、DRAMのメモリセルが完成する。
【0048】
本第2実施形態においても、パッド電極262上にあらかじめパッドコンタクトプラグ201を配置しておくことで、パッド電極262上に形成するゲートコンタクトプラグ232の突き抜けを防止することが可能となる。
本発明を第2実施形態の如く用いることにより、高集積度のメモリセル領域を備えたDRAMの製造歩留まりの低下を防止することが可能となる。
なお、本発明はDRAM以外の半導体装置であっても、MOSトランジスタが埋込構造のゲート電極を備えている場合には適用可能である。
【0049】
「応用例」
次に、本発明に係る半導体装置の応用例について説明する。
図26は、第2の実施形態で説明した方法で製造した、DRAMとして動作する半導体チップを備えるメモリモジュールの模式図である。
符号402は、DRAMとして動作する半導体チップを内包するパッケージで、プリント基板400上に搭載されている。パッケージの種類としては、例えばBGA構造を例示でき、公知の手段により、個片化した半導体チップを用いて形成されている。
プリント基板400には、メモリモジュールを外部の装置に電気的に接続するための複数の入出力端子(I/O端子)401が設けられている。入出力端子401を介して、各DRAMパッケージ402へのデータの入出力が行われる。
【0050】
メモリモジュールには、各DRAMパッケージへのデータの入出力を制御する制御チップ403を備えている。制御チップ403は、メモリモジュールの外部から入力されたクロック信号のタイミング調整や信号波形の整形等を行って、各DRAMパッケージへ供給する機能を有している。なお、制御チップ403をプリント基板400上に配置せず、複数のDRAMパッケージだけを搭載するようにしてもよい。
本発明を用いることにより、メモリセルの微細化が容易となるため、DRAMの製造に適用した場合には、大容量のデータ記憶に対応したメモリモジュールを形成することが可能となる。
【0051】
本発明を用いて形成したDRAMチップを備える、上述のメモリモジュールを用いることで、例えば、次に説明するデータ処理システムを形成することができる。
図27は本実施例のデータ処理システム500の概略構成図である。
データ処理システム500には、演算処理デバイス520とDRAMメモリモジュール530が含まれており、システムバス510を介して相互に接続されている。
演算処理デバイス520は、MPU(Micro Processing Unit)や、DSP(Digital Signal Processor)等である。DRAMメモリモジュール530は、本発明を用いて形成したDRAMチップを備えている。
【0052】
また、固定データの格納用に、ROM(Read Only Memory)540がシステムバス510に接続されていてもよい。
図27ではシステムバス510は簡便のため1本しか記載していないが、必要に応じてコネクタなどを介し、シリアルないしパラレルに接続される。また各デバイスは、システムバス510を介さずに、ローカルなバスによって相互に接続されてもよい。
またデータ処理システム500では、必要に応じて、不揮発性記憶デバイス550、入出力装置560がシステムバス510に接続される。不揮発性記憶デバイスとしては、ハードディスクや光ドライブ、SSD(Solid State Drive)などを利用できる。
入出力装置560には、例えば液晶ディスプレイなどの表示装置や、キーボード等のデータ入力装置が含まれる。
【0053】
データ処理システム500の各構成要素の個数は、図27では簡略化のため1つの記載にとどめているが、それに限定されず、全てまたはいずれかが複数個の場合も含まれる。
データ処理システム500には、例えばコンピュータシステムを含むが、これに限定されない。
本発明を用いることにより、微細化に対応した集積度の高いDRAMチップを容易に形成できるため、高性能なデータ処理システムを構成することが可能となる。
【符号の説明】
【0054】
111、211…半導体基板、112、212…素子分離膜、113、213…活性領域、114、214…素子分離領域、121…拡散層、131…保護膜、133…ゲート開口部、134…パッド開口部、135…レジスト開口部、141…ゲートトレンチ、142…パッドトレンチ、151…ゲート絶縁膜、152…ゲート電極膜、161…ゲート電極、162…パッド電極、163、…リセス部、164…リセス深さ、171…キャップ絶縁膜、172…中空部、181…絶縁膜サイドウォール、182…パッドコンタクトホール、201…パッドコンタクトプラグ、211…層間膜、220…拡散層、231…拡散層コンタクトプラグ、232…ゲートコンタクトプラグ、233…ゲート開口部、234…パッド開口部、241…ゲートトレンチ、242…パッドトレンチ、251…ソース拡散層、251…ドレイン拡散層、261…ゲート電極、262…パッド電極、263…リセス部、331…ドレインコンタクトプラグ。
【特許請求の範囲】
【請求項1】
半導体基板と、該半導体基板の主面に形成された素子分離領域によって区画された活性領域と、前記半導体基板の主面に形成され前記活性領域を横断して前記素子分離領域まで延在するトレンチと、
前記トレンチの下部側に形成された埋込型ゲート電極と、前記活性領域において前記埋込型ゲート電極の上方の前記トレンチ内を充填し、かつ、前記素子分離領域において前記埋込型ゲート電極の上方の前記トレンチ内を完全には充填せずに前記トレンチの内側面に接して配置されるサイドウォールを構成するキャップ絶縁膜と、
前記素子分離領域において前記サイドウォールの内側のトレンチを埋めて前記埋込型ゲート電極に接続するように形成されたパッドコンタクトプラグと、前記パッドコンタクトプラグおよび前記キャップ絶縁膜上を覆う層間膜と、前記パッドコンタクトプラグに接続するように前記層間膜を貫通して形成されたゲートコンタクトプラグとを具備してなることを特徴とする半導体装置。
【請求項2】
前記素子分離領域に形成された前記トレンチの少なくとも一部に、前記活性領域を横断する方向と直交する方向において前記活性領域上の前記トレンチの幅よりも大きい幅を有する幅広部が形成され、該幅広部に前記サイドウォールと前記パッドコンタクトプラグが形成されてなる請求項1に記載の半導体装置。
【請求項3】
前記素子分離領域上の前記トレンチ内に形成されている前記埋込型ゲート電極の厚さより、前記幅広部に形成されている前記埋込型ゲート電極の厚さが小さく形成されてなる請求項2に記載の半導体装置。
【請求項4】
前記活性領域において、前記埋込型ゲート電極の側面および底面と前記トレンチを構成する前記半導体基板表面との間を絶縁するゲート絶縁膜を備え、前記埋込型ゲート電極を挟むようにソース拡散層とドレイン拡散層が前記活性領域内に形成されてなる請求項1〜3のいずれか一項に記載の半導体装置。
【請求項5】
前記半導体基板上に複数の前記活性領域と、該複数の活性領域を横断する少なくとも1つの前記埋込型ゲート電極を備え、前記ゲート電極の延在する方向のいずれか一方の端部に前記幅広部が配置されていることを特徴とする請求項2に記載の半導体装置。
【請求項6】
前記複数の活性領域の各々において、前記埋込型ゲート電極を挟むようにソース拡散層とドレイン拡散層が前記活性領域内に形成され、前記ソース拡散層およびドレイン拡散層のいずれか一方と接続するキャパシタを備えていることを特徴とする請求項5に記載の半導体装置。
【請求項7】
前記複数の活性領域が前記半導体基板上のメモリセル領域に配置され、前記埋込型ゲート電極をワード線として用いることを特徴とする請求項6に記載の半導体装置。
【請求項8】
半導体基板の主面に素子分離領域を形成して活性領域を区画する工程と、
前記半導体基板の一部を除去して、前記活性領域を横断して前記素子分離領域まで延在し、かつ、前記素子分離領域に幅広部を有するトレンチを形成する工程と、
前記トレンチ内にゲート絶縁膜を介して導電体を埋め込む工程と、
前記導電体の一部を除去して前記トレンチ内の下部側に前記導電体を残存させて埋込型ゲート電極を形成する工程と、
前記幅広部を完全には埋め込まず、前記幅広部以外の前記トレンチ内を埋め込む膜厚でキャップ絶縁膜を形成する工程と、
前記キャップ絶縁膜のエッチバックを行い、前記幅広部において前記トレンチの内壁を覆うサイドウォールを形成すると共に、前記幅広部以外の前記トレンチ内を埋め込むキャップ絶縁膜を残存させる工程と、
前記幅広部において前記サイドウォールの内側の前記トレンチを埋め込むようにパッドコンタクトプラグを形成する工程と、
前記パッドコンタクトプラグおよび前記キャップ絶縁膜上を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜を貫通して前記パッドコンタクトプラグに接続するゲートコンタクトプラグを形成する工程を備えることを特徴とする半導体装置の製造方法。
【請求項9】
前記トレンチを形成する工程の前に、イオン注入法で前記半導体基板に不純物を導入し、前記活性領域内にソース/ドレイン領域を形成することを特徴とする請求項8に記載の半導体装置の製造方法。
【請求項10】
前記パッドコンタクトプラグを形成する工程の後に、イオン注入法で前記半導体基板に不純物を導入し、前記活性領域内にソース/ドレイン領域を形成することを特徴とする請求項8に記載の半導体装置の製造方法。
【請求項11】
前記層間絶縁膜を貫通して前記ソース/ドレイン領域のいずれか一方に接続する拡散層コンタクトプラグを形成する工程と、前記拡散層コンタクトプラグに接続するキャパシタを形成する工程とを備えたことを特徴とする請求項9または10に記載の半導体装置の製造方法。
【請求項12】
前記パッドコンタクトプラグを形成する工程において、導電性のパッドコンタクトプラグ材を堆積する工程と、エッチバックを行い、前記幅広部上にのみ前記パッドコンタクトプラグ材を残存させる工程とを含むことを特徴とする請求項8〜11のいずれか一項に記載の半導体装置の製造方法。
【請求項13】
請求項1〜7のいずれか1項に記載の半導体装置を備えたことを特徴とするデータ処理システム。
【請求項1】
半導体基板と、該半導体基板の主面に形成された素子分離領域によって区画された活性領域と、前記半導体基板の主面に形成され前記活性領域を横断して前記素子分離領域まで延在するトレンチと、
前記トレンチの下部側に形成された埋込型ゲート電極と、前記活性領域において前記埋込型ゲート電極の上方の前記トレンチ内を充填し、かつ、前記素子分離領域において前記埋込型ゲート電極の上方の前記トレンチ内を完全には充填せずに前記トレンチの内側面に接して配置されるサイドウォールを構成するキャップ絶縁膜と、
前記素子分離領域において前記サイドウォールの内側のトレンチを埋めて前記埋込型ゲート電極に接続するように形成されたパッドコンタクトプラグと、前記パッドコンタクトプラグおよび前記キャップ絶縁膜上を覆う層間膜と、前記パッドコンタクトプラグに接続するように前記層間膜を貫通して形成されたゲートコンタクトプラグとを具備してなることを特徴とする半導体装置。
【請求項2】
前記素子分離領域に形成された前記トレンチの少なくとも一部に、前記活性領域を横断する方向と直交する方向において前記活性領域上の前記トレンチの幅よりも大きい幅を有する幅広部が形成され、該幅広部に前記サイドウォールと前記パッドコンタクトプラグが形成されてなる請求項1に記載の半導体装置。
【請求項3】
前記素子分離領域上の前記トレンチ内に形成されている前記埋込型ゲート電極の厚さより、前記幅広部に形成されている前記埋込型ゲート電極の厚さが小さく形成されてなる請求項2に記載の半導体装置。
【請求項4】
前記活性領域において、前記埋込型ゲート電極の側面および底面と前記トレンチを構成する前記半導体基板表面との間を絶縁するゲート絶縁膜を備え、前記埋込型ゲート電極を挟むようにソース拡散層とドレイン拡散層が前記活性領域内に形成されてなる請求項1〜3のいずれか一項に記載の半導体装置。
【請求項5】
前記半導体基板上に複数の前記活性領域と、該複数の活性領域を横断する少なくとも1つの前記埋込型ゲート電極を備え、前記ゲート電極の延在する方向のいずれか一方の端部に前記幅広部が配置されていることを特徴とする請求項2に記載の半導体装置。
【請求項6】
前記複数の活性領域の各々において、前記埋込型ゲート電極を挟むようにソース拡散層とドレイン拡散層が前記活性領域内に形成され、前記ソース拡散層およびドレイン拡散層のいずれか一方と接続するキャパシタを備えていることを特徴とする請求項5に記載の半導体装置。
【請求項7】
前記複数の活性領域が前記半導体基板上のメモリセル領域に配置され、前記埋込型ゲート電極をワード線として用いることを特徴とする請求項6に記載の半導体装置。
【請求項8】
半導体基板の主面に素子分離領域を形成して活性領域を区画する工程と、
前記半導体基板の一部を除去して、前記活性領域を横断して前記素子分離領域まで延在し、かつ、前記素子分離領域に幅広部を有するトレンチを形成する工程と、
前記トレンチ内にゲート絶縁膜を介して導電体を埋め込む工程と、
前記導電体の一部を除去して前記トレンチ内の下部側に前記導電体を残存させて埋込型ゲート電極を形成する工程と、
前記幅広部を完全には埋め込まず、前記幅広部以外の前記トレンチ内を埋め込む膜厚でキャップ絶縁膜を形成する工程と、
前記キャップ絶縁膜のエッチバックを行い、前記幅広部において前記トレンチの内壁を覆うサイドウォールを形成すると共に、前記幅広部以外の前記トレンチ内を埋め込むキャップ絶縁膜を残存させる工程と、
前記幅広部において前記サイドウォールの内側の前記トレンチを埋め込むようにパッドコンタクトプラグを形成する工程と、
前記パッドコンタクトプラグおよび前記キャップ絶縁膜上を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜を貫通して前記パッドコンタクトプラグに接続するゲートコンタクトプラグを形成する工程を備えることを特徴とする半導体装置の製造方法。
【請求項9】
前記トレンチを形成する工程の前に、イオン注入法で前記半導体基板に不純物を導入し、前記活性領域内にソース/ドレイン領域を形成することを特徴とする請求項8に記載の半導体装置の製造方法。
【請求項10】
前記パッドコンタクトプラグを形成する工程の後に、イオン注入法で前記半導体基板に不純物を導入し、前記活性領域内にソース/ドレイン領域を形成することを特徴とする請求項8に記載の半導体装置の製造方法。
【請求項11】
前記層間絶縁膜を貫通して前記ソース/ドレイン領域のいずれか一方に接続する拡散層コンタクトプラグを形成する工程と、前記拡散層コンタクトプラグに接続するキャパシタを形成する工程とを備えたことを特徴とする請求項9または10に記載の半導体装置の製造方法。
【請求項12】
前記パッドコンタクトプラグを形成する工程において、導電性のパッドコンタクトプラグ材を堆積する工程と、エッチバックを行い、前記幅広部上にのみ前記パッドコンタクトプラグ材を残存させる工程とを含むことを特徴とする請求項8〜11のいずれか一項に記載の半導体装置の製造方法。
【請求項13】
請求項1〜7のいずれか1項に記載の半導体装置を備えたことを特徴とするデータ処理システム。
【図1A】
【図1B】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図4A】
【図4B】
【図4C】
【図5A】
【図5B】
【図5C】
【図6A】
【図6B】
【図6C】
【図7A】
【図7B】
【図7C】
【図8A】
【図8B】
【図8C】
【図8D】
【図9】
【図10A】
【図10B】
【図11A】
【図11B】
【図11C】
【図12A】
【図12B】
【図12C】
【図13A】
【図13B】
【図14A】
【図14B】
【図14C】
【図15A】
【図15B】
【図15C】
【図16A】
【図16B】
【図16C】
【図17A】
【図17B】
【図18A】
【図18B】
【図19A】
【図19B】
【図19C】
【図20A】
【図20B】
【図21A】
【図21B】
【図22A】
【図22B】
【図23A】
【図23B】
【図24A】
【図24B】
【図24C】
【図25A】
【図25B】
【図26】
【図27】
【図28】
【図29A】
【図29B】
【図29C】
【図29D】
【図30A】
【図30B】
【図30C】
【図1B】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図4A】
【図4B】
【図4C】
【図5A】
【図5B】
【図5C】
【図6A】
【図6B】
【図6C】
【図7A】
【図7B】
【図7C】
【図8A】
【図8B】
【図8C】
【図8D】
【図9】
【図10A】
【図10B】
【図11A】
【図11B】
【図11C】
【図12A】
【図12B】
【図12C】
【図13A】
【図13B】
【図14A】
【図14B】
【図14C】
【図15A】
【図15B】
【図15C】
【図16A】
【図16B】
【図16C】
【図17A】
【図17B】
【図18A】
【図18B】
【図19A】
【図19B】
【図19C】
【図20A】
【図20B】
【図21A】
【図21B】
【図22A】
【図22B】
【図23A】
【図23B】
【図24A】
【図24B】
【図24C】
【図25A】
【図25B】
【図26】
【図27】
【図28】
【図29A】
【図29B】
【図29C】
【図29D】
【図30A】
【図30B】
【図30C】
【公開番号】特開2012−104519(P2012−104519A)
【公開日】平成24年5月31日(2012.5.31)
【国際特許分類】
【出願番号】特願2010−249049(P2010−249049)
【出願日】平成22年11月5日(2010.11.5)
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【Fターム(参考)】
【公開日】平成24年5月31日(2012.5.31)
【国際特許分類】
【出願日】平成22年11月5日(2010.11.5)
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【Fターム(参考)】
[ Back to top ]