半導体装置およびその製造方法
【課題】チャネル領域に印加される応力分布のピークとソース領域近傍に発生する電位分布のピークの位置を最適化することで、キャリア速度を向上させて飽和電流特性を向上させることを可能にする。
【解決手段】半導体基板11に形成されたチャネル領域12と、前記チャネル領域12の一方側に形成されたソース領域19と、前記チャネル領域12の他方側に形成されたドレイン領域20と、前記チャネル領域12上にゲート絶縁膜13を介して形成されたゲート電極14と、前記チャネル領域12に応力を印加する第1、第2応力導入層21、23を有し、前記チャネル領域12と前記ソース領域19とのpn接合境界と、前記チャネル領域12と前記ドレイン領域20とのpn接合境界の間に、前記ソース領域19側の応力分布のピークと前記ドレイン領域20側の応力分布のピークが位置する。
【解決手段】半導体基板11に形成されたチャネル領域12と、前記チャネル領域12の一方側に形成されたソース領域19と、前記チャネル領域12の他方側に形成されたドレイン領域20と、前記チャネル領域12上にゲート絶縁膜13を介して形成されたゲート電極14と、前記チャネル領域12に応力を印加する第1、第2応力導入層21、23を有し、前記チャネル領域12と前記ソース領域19とのpn接合境界と、前記チャネル領域12と前記ドレイン領域20とのpn接合境界の間に、前記ソース領域19側の応力分布のピークと前記ドレイン領域20側の応力分布のピークが位置する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置およびその製造方法に関するものである。
【背景技術】
【0002】
近年の半導体集積回路では、回路を構成するトランジスタの特性向上を目的として、応力膜材料を用いてチャネル領域へ応力を印加することで、キャリアの移動度を上げてトランジスタの特性向上を実現している(例えば、特許文献1、2参照)。また、チャネルに印加される応力により発生する歪を考慮してキャリアの電子状態を算出できるシミュレータの技術が実現されている(例えば、特許文献3参照)。
【0003】
従来技術では、応力膜材料によるトランジスタの特性向上方法や応力によるキャリアの電子状態の把握方法が提案されているが、チャネル領域に印加される応力とソース領域近傍の電子状態の位置関係が最適化されたMOSFETが実現されていない。そのため、チャネル領域に印加される応力による特性向上が効果的に行われていない。
【0004】
ゲート電極をソース領域およびドレイン領域よりも先に形成する、いわゆる、ゲートファーストプロセスを用いた従来技術例を、図13の概略構成断面図、キャリア濃度分布図、電位分布図、応力分布図等によって説明する。
【0005】
図13(1)に示すように、半導体基板111上にゲート絶縁膜113を介してゲート電極114が形成されている。
上記ゲート電極114の側壁には、第1側壁絶縁膜115が形成され、上記ゲート電極114の一方側の上記半導体基板111にはソース側エクステンション領域116が形成され、他方側の上記半導体基板111にはドレイン側エクステンション領域117が形成されている。上記ソース側エクステンション領域116およびドレイン側エクステンション領域117はともに、ゲート電極114端下部側に入り込むように形成されている。
【0006】
さらに上記ゲート電極114の両側には上記第1側壁絶縁膜115を介して第2側壁絶縁膜118が形成されている。そして上記ゲート電極114の一方側には上記ソース側エクステンション領域116を介してソース領域119が形成され、上記ゲート電極114の他方側にはドレイン側エクステンション領域117を介してドレイン領域120が形成されている。上記ソース領域119および上記ドレイン領域120は、上記第2側壁絶縁膜118下部にソース側エクステンション領域116、ドレイン側エクステンション領域117を残すように形成されている。
【0007】
また、上記ソース領域119が形成される上記半導体基板111および上記ドレイン領域120が形成される上記半導体基板111には、それぞれに第1応力導入層121(121S,121D)が形成されている。例えば、上記ソース領域119は第1応力導入層121S内に形成され、上記ドレイン領域120は第1応力導入層121D内に形成されている。そして、それぞれの第1応力導入層121の端部はほぼ上記第2側壁絶縁膜118端部下方に位置している。
【0008】
また、上記ゲート電極114上、上記ソース領域119上、上記ドレイン領域120上には、それぞれにシリサイド層122が形成されている。
【0009】
さらに、上記ゲート電極114上、上記ソース領域119上、ドレイン領域120上を被覆するように、第2応力導入層123が形成されている。この第2応力導入層123上に層間絶縁膜124が形成されている。
【0010】
上記構成の半導体装置101では、上記ソース領域119とドレイン領域120間の半導体基板111にチャネル領域112が形成される。
【0011】
上記構成の半導体装置101では、図13(2)に示すように、ショートチャンル特性を向上させるために、ソース側エクステンション領域116とドレイン側エクステンション領域117のキャリア濃度分布のピークがゲート電極114のゲート長方向の端部よりも内側に入り込んでいる。
このため、図13(3)に示すように、ソース側エクステンション領域116近傍に発生する電位分布のピークはさらに内側に位置する。なお、この図13(3)は、nFETにおいて、ソースに対してドレインに正電位を印加したときの伝導帯の電位分布を示している。
一方、図13(4)に示すように、第1応力導入層121や第2応力導入層123からチャネル領域112に印加される応力分布のピークは、第2側壁絶縁膜118のソース領域119側およびドレイン領域120側のそれぞれの端部近傍に偏在する。このように、応力導入膜によるチャネル領域の応力分布は不連続となっている(例えば、非特許文献1参照)。このため、チャネル領域112に印加される応力分布のピークは、チャネル領域112とソース側エクステンション領域116の間の不純物境界よりも外側(ソース領域119側)に位置している。
【先行技術文献】
【特許文献】
【0012】
【特許文献1】特開2005−57301号公報
【特許文献2】特表2008−539591号公報
【特許文献3】特開2008−527745号公報
【非特許文献】
【0013】
【非特許文献1】D.Kosemura et al.,“Characterization of Strain for High Performance MOSFETs”, SSDM、pp.390、(2007年)
【発明の概要】
【発明が解決しようとする課題】
【0014】
解決しようとする問題点は、チャネル領域に印加される応力の応力分布のピークが、チャネル領域とソース側エクステンション領域の間の不純物境界よりも外側(ソース領域側)に位置しているため、キャリア速度が遅くなっている点である。
【0015】
本発明は、チャネル領域に印加される応力分布のピークとソース領域近傍に発生する電位分布のピークの位置を最適化することで、キャリア速度を向上させて飽和電流特性を向上させることを可能にする。
【課題を解決するための手段】
【0016】
本発明の半導体装置は、半導体基板に形成されたチャネル領域と、前記チャネル領域の一方側に形成されたソース領域と、前記チャネル領域の他方側に形成されたドレイン領域と、前記チャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、前記チャネル領域に応力を印加する応力導入層を有し、前記チャネル領域と前記ソース領域とのpn接合境界と、前記チャネル領域と前記ドレイン領域とのpn接合境界の間に、前記ソース領域側の応力分布のピークと前記ドレイン領域側の応力分布のピークが位置する。
【0017】
本発明の半導体装置では、チャネル領域とソース領域とのpn接合境界と、チャネル領域とドレイン領域とのpn接合境界の間で、ゲート電極のゲート長方向の端部よりも内側に、ソース領域側の応力分布のピークとドレイン領域側の応力分布のピークが位置する。これによって、チャネル領域にかかる応力の応力分布ピークとソース領域近傍の電位分布のピークが重なる構造となるので、キャリア速度が向上して飽和電流特性が向上する。
例えば、p型半導体に印加する圧縮応力が高くなるにつれて伝導帯のトップサブバンドへのキャリア充填率が高くなることがシミュレーションによって分かっている。このシミュレーションは、例えば、S.E.Thompson,et al.,“Uniaxial-Process-Induced Strained-Si:Extending the CMOS Roadmap”,IEEE Trans. Electron. Device, Vol.53、pp.1010(2006年)に開示されている。
そのため、応力分布のピーク位置とソース領域近傍の電位分布のピーク位置を重ね合わせることで、チャネル領域に注入されるキャリア量を増やすことができる。
【0018】
本発明の半導体装置の製造方法は、半導体基板上にダミーゲートパターンを形成した後、該ダミーゲートパターンの両側の該半導体基板に第1応力導入層を形成する工程と、前記ダミーゲートパターンの側壁に側壁絶縁膜を形成する工程と、前記一方の第1応力導入層の少なくとも一部にソース側エクステンション領域を介してソース領域を形成し、前記他方の第1応力導入層の少なくとも一部にドレイン側エクステンション領域を介してドレイン領域を形成する工程と、前記ソース領域側の側壁絶縁膜上から前記ソース領域上にかけて、かつ前記ドレイン領域側の側壁絶縁膜上から前記ドレイン領域上にかけて第2応力導入層を形成する工程と、前記ダミーゲートパターンを除去して形成した凹部内にゲート絶縁膜を介してゲート電極を形成する工程を有し、前記第1応力導入層と前記第2応力導入層により前記ソース領域と前記ドレイン領域との間の前記半導体基板に形成されるチャネル領域に印加される応力値に応じて、ソース側エクステンション領域とドレイン側エクステンション領域の不純物濃度を調整して、前記チャネル領域と前記ソース領域との不純物境界と、前記チャネル領域と前記ドレイン領域との不純物境界の間に、前記ソース領域側の応力分布のピークと前記ドレイン領域側の応力分布のピークを位置させる。
【0019】
本発明の半導体装置の製造方法は、半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極の両側の前記半導体基板に第1応力導入層を形成する工程と、前記ゲート電極の側壁に側壁絶縁膜を形成する工程と、前記ゲート電極の両側に、前記側壁絶縁膜を介して一方の前記第1応力導入層の少なくとも一部にソース側エクステンション領域を介してソース領域を形成し、他方の前記第1応力導入層の少なくとも一部にドレイン側エクステンション領域を介してドレイン領域を形成する工程と、前記ソース領域側の側壁絶縁膜上から前記ソース領域上にかけて、および前記ドレイン領域側の側壁絶縁膜上から前記ドレイン領域上にかけて第2応力導入層を形成する工程を有し、前記第1応力導入層と前記第2応力導入層により前記ソース領域と前記ドレイン領域との間の前記半導体基板に形成されるチャネル領域に印加される応力値に応じて、ソース側エクステンション領域とドレイン側エクステンション領域の不純物濃度を調整して、前記チャネル領域と前記ソース領域との不純物境界と、前記チャネル領域と前記ドレイン領域との不純物境界の間に、前記ソース領域側の応力分布のピークと前記ドレイン領域側の応力分布のピークを位置させる。
【0020】
本発明の半導体装置の製造方法では、チャネル領域とソース領域との不純物境界と、チャネル領域とドレイン領域との不純物境界に、ソース領域側の応力分布のピークとドレイン領域側の応力分布のピークが位置するようになる。これによって、チャネル領域にかかる応力の応力分布ピークとソース領域近傍の電位分布のピークが重なる構造となるので、キャリア速度が向上して飽和電流特性が向上する。
【発明の効果】
【0021】
本発明の半導体装置は、チャネル領域に注入されるキャリア量を増やすことができるので、キャリア速度が向上して、トランジスタの駆動能力が高くなる。そのため、チャネル領域に印加される応力での特性向上効果を最大化することができる。また、nおよびpチャネル型半導体装置の両方に対して効果が期待できるという利点がある。
【0022】
本発明の半導体装置の製造方法は、チャネル領域に注入されるキャリア量を増やすことができるので、キャリア速度を向上させて、トランジスタの駆動能力を高くすることができる。そのため、チャネル領域に印加される応力での特性向上効果を最大化することができる。また、nおよびpチャネル型半導体装置の両方に対して効果が期待できるという利点がある。
【図面の簡単な説明】
【0023】
【図1】本発明の第1実施の形態に係る半導体装置の第1例を示した図である。
【図2】本発明の第1実施の形態に係る半導体装置の第2例を示した図である。
【図3】本発明の第1実施の形態に係る半導体装置の第3例を示した図である。
【図4】本発明の第2実施の形態に係る半導体装置の製造方法の第1例を示した製造工程断面図である。
【図5】本発明の第2実施の形態に係る半導体装置の製造方法の第1例を示した製造工程断面図である。
【図6】本発明の第2実施の形態に係る半導体装置の製造方法の第1例を示した製造工程断面図である。
【図7】本発明の第2実施の形態に係る半導体装置の製造方法の第2例を示した製造工程断面図である。
【図8】本発明の第2実施の形態に係る半導体装置の製造方法の第3例を示した製造工程断面図である。
【図9】本発明の第2実施の形態に係る半導体装置の製造方法の第3例を示した製造工程断面図である。
【図10】半導体装置1のキャリアに対する移動度向上率とキャリア速度向上率の関係を示した図である。
【図11】図10に示した各プロットの傾き値を示した図である。
【図12】実施例2の半導体装置2と実施例3の半導体装置3の効果について示したシミュレーション結果の応力分布図である。
【図13】従来の半導体装置を示した図である。
【発明を実施するための形態】
【0024】
以下、発明を実施するための形態(以下、実施の形態とする)について説明する。
【0025】
<1.第1の実施の形態>
[半導体装置の構成の第1例]
本発明の第1実施の形態に係る半導体装置の構成の第1例を、図1によって説明する。図1では、(1)に概略構成断面図を示し、(2)にキャリア濃度分布を示し、(3)に電位分布を示し、(4)にチャネル領域の応力分布を示す。
【0026】
図1(1)に示すように、半導体基板11の一部領域にチャネル領域12が形成されていて、このチャネル領域12上にはゲート絶縁膜13を介してゲート電極14が形成されている。上記半導体基板1には、例えばシリコン基板を用いる。
【0027】
上記ゲート絶縁膜13は、酸化ハフニウム(HfO2)、酸化アルミニウムハフニウム(HfAlO2)、酸化シリコンハフニウム(HfSiO)、酸化タンタル(Ta2O5)や酸化アルミニウム(Al2O3)、酸化ジルコニウム(ZrO2)等の高誘電率(High-k)膜、酸化シリコン(SiO2)または酸窒化シリコン(SiON)で形成されている。その膜厚は1nm〜3nm程度に形成されている。本実施例では、一例として、酸化ハフニウム(HfO2)を用いた。
【0028】
上記ゲート電極14は、多結晶シリコンや金属層、金属化合物層で形成することができる。
例えば、金属層や金属化合物層としては、窒化チタン(TiN)、チタン(Ti)、チタンシリコン(TiSi)、ニッケル(Ni)、ニッケルシリコン(NiSi)、ハフニウム(Hf)、ハフニウムシリサイド(HfSi)、タングステン(W)、タンタル(Ta)、タンタルシリコン(TaSi)、窒化タンタルシリコン(TaSiN)、コバルト(Co)、コバルトシリコン(CoSi)、ルテニウム(Ru)もしくはインジウム(Ir)が挙げられる。本実施例では、一例として、窒化チタン(TiN)膜を用いた。
さらに、本実施例では、ゲート絶縁膜13とゲート電極14のそれぞれを単層膜で形成しているが、しきい値電圧や抵抗値の調整のために、いくつかの材料層を積層して形成してもよい。
【0029】
上記ゲート電極14の側壁には、第1側壁絶縁膜15が形成されている。さらに上記ゲート電極14の両側には上記第1側壁絶縁膜15を介して第2側壁絶縁膜18が形成されている。例えば、第1側壁絶縁膜15と第2側壁絶縁膜18には、酸化シリコン(SiO2)膜や窒化シリコン膜等を単層や積層で用いることができ、それぞれ2nm〜10nmおよび20nm〜100nm程度の厚さに形成されている。また、ゲート容量を低減するために、配線絶縁膜等に用いられる低誘電率膜(Low-k)を用いることもできる。
なお、上記ゲート絶縁膜13、上記ゲート電極14は、第1側壁絶縁膜15と上記第2側壁絶縁膜18に形成された凹部(後の製造方法で説明する。)内に形成されたものである。
【0030】
上記ゲート電極14の一方側の上記半導体基板11には、ソース側エクステンション領域16が形成され、他方側の上記半導体基板11にはドレイン側エクステンション領域17が形成されている。上記ソース側エクステンション領域16および上記ドレイン側エクステンション領域17はともに、上記ゲート電極14のゲート長方向の端部下方側に入り込むように形成されている。したがって、チャネル領域12の両側に、上記ソース側エクステンション領域16と上記ドレイン側エクステンション領域17が形成されている。
【0031】
また、上記ゲート電極14の両側の上記半導体基板11には、第1応力導入層21が形成されている。したがって、上記ソース側エクステンション領域16の一部およびドレイン側エクステンション領域17の一部は、すなわち第2側壁絶縁膜18下部の第1応力導入層21の上部に形成されている。
【0032】
さらに上記ゲート電極14の一方側には上記ソース側エクステンション領域16を介してソース領域19が形成され、上記ゲート電極14の他方側にはドレイン側エクステンション領域17を介してドレイン領域20が形成されている。
したがって、上記ソース領域19および上記ドレイン領域20は、上記第2側壁絶縁膜18下部にソース側エクステンション領域16、ドレイン側エクステンション領域17を残すように形成されている。
そして上記ソース領域19および上記ドレイン領域20は、それぞれ上記第1応力導入層21に形成されている。
上記第1応力導入層21は、炭素(C)やゲルマニウム(Ge)等とそれらのシリコン化合物からなり、例えば30nm〜100nm程度の厚さで形成されている。そして、チャネル領域12に印加したい応力に応じて、炭素(C)とゲルマニウム(Ge)の含有量が調整される。
例えばPMOSトランジスタの場合にはSiGeを用い、チャネル領域に圧縮応力を発生させる。nMOSトランジスタの場合にはSiCを用い、チャネル領域に引張応力を発生させる。
【0033】
上記チャネル領域12とソース側エクステンション領域16およびドレイン側エクステンション領域17には、n型トランジスタの場合にはそれぞれp型不純物とn型不純物、p型トランジスタの場合にはそれぞれn型不純物とp型不純物が導入されている。例えば、n型不純物としてはリン(P)やヒ素(As)等が用いられ、p型不純物としては、ボロン(B)、フッ化ボロン(BF2)やインジウム(In)等が用いられる。またソース領域19およびドレイン領域20には、ソース側エクステンション領域16、ドレイン側エクステンション領域17と同型不純物が導入されている。
【0034】
また、ソース領域19およびドレイン領域20のそれぞれの上部には、シリサイド層22が形成されている。シリサイド層22は、例えばチタン(Ti)、コバルト(Co)、ニッケル(Ni)、白金(Pt)またはそれらの化合物により、20nm〜70nm程度の厚さに形成されたシリサイド層からなる。
また、第2側壁絶縁膜18とシリサイド層22を覆うように第2応力導入層23が形成されている。
【0035】
上記第2応力導入層23は、1.5GPa〜2.2GPa程度の引張応力や圧縮応力を持った膜で形成される。例えば30nm〜70nm程度の膜厚の窒化シリコンで形成される。
また、第2応力導入層23の一部または全部を覆うように、層間絶縁膜24が形成されている。上記層間絶縁膜24は、例えばTEOSやNSG等で形成される。この層間絶縁膜24は、応力を強化するために、第2応力導入層23と同材料で形成される場合もある。
【0036】
また、図示はしていないが、ゲート電極14とシリサイド層22は、それぞれ配線層と接続され、配線層から電位が供給できるようになっている。
このように、半導体装置1は構成されている。
【0037】
次に、キャリア濃度分布、電位分布、応力分布について説明する。図1(2a)〜(4a)にpFETの場合のそれぞれの波形を示し、図1(2b)〜(4b)にnFETの場合のそれぞれの波形を示した。
上記半導体装置1では、図1(2a)、(2b)に示すように、pFET、nFETともに、ソース側エクステンション領域16およびドレイン側エクステンション領域17は、チャネル領域12においてゲート電極14の端部より内側にキャリア濃度のピークが位置するように形成されている。
【0038】
図1(2)〜(4)に示すように、第1応力導入層21と第2応力導入層23よりチャネル領域12へ印加される応力分布のピークは、ソース側エクステンション領域16近傍のキャリア濃度分布のピークより内側に位置する。(3b)図は、n型FETにおいて、ソースに対してドレインに正電位を印加したときの伝導帯の電位分布を示しており、(4b)図は、n型FETにおいて、正の応力(引張応力)分布を示している。(3a)図は、p型FETにおいて、ソースに対してドレインに負電位を印加したときの価電子帯の電位分布を示しており、(4a)図は、p型FETにおいて、負の応力(圧縮応力)分布を示している。
言い換えれば、チャネル領域12におけるソース領域19側のキャリア濃度分布のピークの位置とドレイン領域20側のキャリア濃度分布のピークの位置との間に、ソース領域19側の応力分布のピークとドレイン領域20側の応力分布のピークが位置する。
またソース側エクステンション領域16近傍の電位のピークが、チャネル領域12へ印加される応力分布のピークと重なるようになっている。
【0039】
近年、上記実施例1で説明したソース側エクステンション領域16やドレイン側エクステンション領域17のキャリア濃度やチャネル領域12に印加された応力は、デバイス断面からの物理解析により測定が可能となっている。
例えば、キャリア濃度測定は走査型拡がり抵抗顕微鏡(Scanning Spread Resistance Microscopy:SSRM)や走査型容量顕微鏡像(Scanning Capacitance Microscope:SCM)、応力測定はUV-Raman spectroscopy(例えば、前記非特許文献1参照)やNano-Beam Diffraction(NBD)などといった方法がある。これらの方法を用いることで、ソース側エクステンション領域16近傍の電位(ポテンシャル)分布のピークの位置とチャネル領域12に印加された応力分布のピークの位置を合わせこむことが可能となる。
そして、前記したように、ソース側エクステンション領域16近傍の電位分布のピークがチャネル領域12に印加された応力分布のピークと重なることが重要である。
そのため、ソース側エクステンション領域16とドレイン側エクステンション領域17が非対称な構造となる場合は、ドレイン側エクステンション領域17のキャリア濃度分布のピーク位置がずれる場合もある。
【0040】
上記半導体装置1では、チャネル領域12とソース領域19との不純物境界(pn接合境界)と、チャネル領域12とドレイン領域20との不純物境界(pn接合境界)の間に、ソース領域19側の応力分布のピークとドレイン領域20側の応力分布のピークが位置する。これによって、チャネル領域12にかかる応力の応力分布ピークとソース領域19(ソース側エクステンション領域16)近傍の電位分布のピークが重なる構造となるので、チャネル領域12に注入されるキャリア量を増やすことができる。
【0041】
よって、チャネル領域12に注入されるキャリア量が増えることにより、キャリア速度が向上して、トランジスタの駆動能力が高くなる。そのため、チャネル領域12に印加される応力での特性向上効果を最大化することができる。n型FET、p型FETいずれにおいて同様の効果が期待できる。
【0042】
[半導体装置の構成の第2例]
本発明の第2実施の形態に係る半導体装置の構成の第2例を、図2によって説明する。図2では、(1)に概略構成断面図を示し、(2)にキャリア濃度分布を示し、(3)に電位分布を示し、(4)にチャネル領域の応力分布を示す。なお、(2)〜(4)図は、一例としてnFETの場合の波形を示した。
【0043】
図2に示すように、半導体基板11の一部領域にチャネル領域12が形成されていて、このチャネル領域12上にはゲート絶縁膜13を介してゲート電極14が形成されている。上記半導体基板1には、例えばシリコン基板を用いる。
【0044】
上記ゲート絶縁膜13は、酸化ハフニウム(HfO2)、酸化アルミニウムハフニウム(HfAlO2)、酸化シリコンハフニウム(HfSiO)、酸化タンタル(Ta2O5)や酸化アルミニウム(Al2O3)、酸化ジルコニウム(ZrO2)等の高誘電率(High-k)膜、酸化シリコン(SiO2)または酸窒化シリコン(SiON)で形成されている。その膜厚は1nm〜3nm程度に形成されている。本実施例では、一例として、酸化ハフニウム(HfO2)を用いた。
【0045】
上記ゲート電極14は、多結晶シリコンや金属層、金属化合物層で形成することができる。
例えば、金属層や金属化合物層としては、窒化チタン(TiN)、チタン(Ti)、チタンシリコン(TiSi)、ニッケル(Ni)、ニッケルシリコン(NiSi)、ハフニウム(Hf)、ハフニウムシリサイド(HfSi)、タングステン(W)、タンタル(Ta)、タンタルシリコン(TaSi)、窒化タンタルシリコン(TaSiN)、コバルト(Co)、コバルトシリコン(CoSi)、ルテニウム(Ru)もしくはインジウム(Ir)が挙げられる。本実施例では、一例として、窒化チタン(TiN)膜を用いた。
さらに、本実施例では、ゲート絶縁膜13とゲート電極14のそれぞれを単層膜で形成しているが、しきい値電圧や抵抗値の調整のために、いくつかの材料層を積層して形成してもよい。
【0046】
上記ゲート電極14の側壁には、第1側壁絶縁膜15が形成されている。さらに上記ゲート電極14の両側には上記第1側壁絶縁膜15を介して第2側壁絶縁膜18が形成されている。さらに、上記第2側壁絶縁膜18の内側には、上記第3側壁絶縁膜25が形成されている。
例えば、上記第1側壁絶縁膜15、第2側壁絶縁膜18、第3側壁絶縁膜25には、酸化シリコン(SiO2)膜や窒化シリコン膜等を単層や積層で用いることができる。また、上記第1側壁絶縁膜15は、例えば2nm〜10nm程度の厚さに形成され、上記第2側壁絶縁膜18は、例えば20nm〜100nm程度の厚さに形成されている。また上記第3側壁絶縁膜25は、2nm〜6nm程度の厚さに形成されている。また、これらの側壁絶縁膜は、ゲート容量を低減するために、配線絶縁膜等に用いられる低誘電率膜(Low-k)を用いることもできる。
なお、上記ゲート絶縁膜13、上記ゲート電極14は、上記第2側壁絶縁膜18に形成された凹部(後の製造方法で説明する。)内に形成されたものである。
【0047】
上記ゲート電極14の一方側の上記半導体基板11には、ソース側エクステンション領域16が形成され、他方側の上記半導体基板11にはドレイン側エクステンション領域17が形成されている。上記ソース側エクステンション領域16および上記ドレイン側エクステンション領域17はともに、上記ゲート電極14のゲート長方向の端部下方側に入り込むように形成されている。したがって、チャネル領域12の両側に、上記ソース側エクステンション領域16と上記ドレイン側エクステンション領域17が形成されている。
【0048】
また、上記ゲート電極14の両側の上記半導体基板11には、第1応力導入層21が形成されている。したがって、上記ソース側エクステンション領域16の一部およびドレイン側エクステンション領域17の一部は、すなわち第2側壁絶縁膜18下部の第1応力導入層21の上部に形成されている。
【0049】
さらに上記ゲート電極14の一方側には上記ソース側エクステンション領域16を介してソース領域19が形成され、上記ゲート電極14の他方側にはドレイン側エクステンション領域17を介してドレイン領域20が形成されている。
したがって、上記ソース領域19および上記ドレイン領域20は、上記第2側壁絶縁膜18下部にソース側エクステンション領域16、ドレイン側エクステンション領域17を残すように形成されている。
そして上記ソース領域19および上記ドレイン領域20は、それぞれ上記第1応力導入層21に形成されている。
上記第1応力導入層21は、炭素(C)やゲルマニウム(Ge)等とそれらのシリコン化合物からなり、例えば30nm〜100nm程度の厚さで形成されている。そして、チャネル領域12に印加したい応力に応じて、炭素(C)とゲルマニウム(Ge)の含有量が調整される。
例えばPMOSトランジスタの場合にはSiGeを用い、nMOSトランジスタの場合にはSiCを用いる。
【0050】
上記チャネル領域12とソース側エクステンション領域16およびドレイン側エクステンション領域17には、n型トランジスタの場合にはそれぞれp型不純物とn型不純物、p型トランジスタの場合にはそれぞれn型不純物とp型不純物が導入されている。例えば、n型不純物としてはリン(P)やヒ素(As)等が用いられ、p型不純物としては、ボロン(B)、フッ化ボロン(BF2)やインジウム(In)等が用いられる。またソース領域19およびドレイン領域20には、ソース側エクステンション領域16、ドレイン側エクステンション領域17と同型不純物が導入されている。
【0051】
また、ソース領域19およびドレイン領域20のそれぞれの上部には、シリサイド層22が形成されている。シリサイド層22は、例えばチタン(Ti)、コバルト(Co)、ニッケル(Ni)、白金(Pt)またはそれらの化合物により、20nm〜70nm程度の厚さに形成されたシリサイド層からなる。
また、第2側壁絶縁膜18とシリサイド層22を覆うように第2応力導入層23が形成されている。
【0052】
上記第2応力導入層23は、1.5GPa〜2.2GPa程度の引張応力や圧縮応力を持った膜で形成される。例えば30nm〜70nm程度の膜厚の窒化シリコンで形成される。
また、第2応力導入層23の一部または全部を覆うように、層間絶縁膜24が形成されている。上記層間絶縁膜24は、例えばTEOSやNSG等で形成される。この層間絶縁膜24は、応力を強化するために、第2応力導入層23と同材料で形成される場合もある。
【0053】
また、図示はしていないが、ゲート電極14とシリサイド層22は、それぞれ配線層と接続され、配線層から電位が供給できるようになっている。
このように、半導体装置2は構成されている。
【0054】
そして上記半導体装置2では、図2(2)に示すように、ソース側エクステンション領域16およびドレイン側エクステンション領域17は、チャネル領域12においてゲート電極14の端部より内側にキャリア濃度が位置するように形成されている。
【0055】
さらに図2(2)〜(4)に示すように、ソース側エクステンション領域16近傍のキャリア濃度分布のピークがゲート電極14の端部にある。また、第1応力導入層21と第2応力導入層23よりチャネル領域12にて印加される応力の応力分布のピークがソース側エクステンション領域16近傍のキャリア濃度分布のピークよりも内側に位置している。そのため、ゲート電極14の端部より内側で、チャネル領域12に印加される応力の応力分布のピークとソース側エクステンション領域16近傍の電位分布のピークが重なる構造となっている。
【0056】
このような構造となっていることから、実施例1の半導体装置1よりも、ゲート電極14とソース側エクステンション領域16およびドレイン側エクステンション領域17間のオーバーラップ容量を低減することができる。
【0057】
また、上記半導体装置2では、チャネル領域12とソース領域19との不純物境界(pn接合境界)と、チャネル領域12とドレイン領域20との不純物境界(pn接合境界)の間に、ソース領域19側の応力分布のピークとドレイン領域20側の応力分布のピークが位置する。これによって、チャネル領域12にかかる応力の応力分布ピークとソース領域19(ソース側エクステンション領域16)近傍の電位分布のピークが重なる構造となるので、キャリア速度が向上して飽和電流特性が向上する。
【0058】
よって、チャネル領域12に注入されるキャリア量を増やすことができるので、キャリア速度が向上して、トランジスタの駆動能力が高くなる。そのため、チャネル領域12に印加される応力での特性向上効果を最大化することができる。また、nチャネル型半導体装置に対しても同様の効果が期待できるという利点がある。
【0059】
[半導体装置の構成の第3例]
本発明の第2実施の形態に係る半導体装置の構成の第3例を、図3によって説明する。図3では、(1)に概略構成断面図を示し、(2)にキャリア濃度分布を示し、(3)に電位分布を示し、(4)にチャネル領域の応力分布を示す。なお、(2)〜(4)図は、一例としてnFETの場合の波形を示した。
【0060】
図3に示すように、半導体基板11の一部領域にチャネル領域12が形成されていて、このチャネル領域12上にはゲート絶縁膜13を介してゲート電極14が形成されている。上記半導体基板1には、例えばシリコン基板を用いる。
【0061】
上記ゲート絶縁膜13は、酸化ハフニウム(HfO2)、酸化アルミニウムハフニウム(HfAlO2)、酸化シリコンハフニウム(HfSiO)、酸化タンタル(Ta2O5)や酸化アルミニウム(Al2O3)、酸化ジルコニウム(ZrO2)等の高誘電率(High-k)膜、酸化シリコン(SiO2)または酸窒化シリコン(SiON)で形成されている。その膜厚は1nm〜3nm程度に形成されている。本実施例では、一例として、酸化ハフニウム(HfO2)を用いた。
【0062】
上記ゲート電極14は、多結晶シリコンや金属層、金属化合物層で形成することができる。
例えば、金属層や金属化合物層としては、窒化チタン(TiN)、チタン(Ti)、チタンシリコン(TiSi)、ニッケル(Ni)、ニッケルシリコン(NiSi)、ハフニウム(Hf)、ハフニウムシリサイド(HfSi)、タングステン(W)、タンタル(Ta)、タンタルシリコン(TaSi)、窒化タンタルシリコン(TaSiN)、コバルト(Co)、コバルトシリコン(CoSi)、ルテニウム(Ru)もしくはインジウム(Ir)が挙げられる。本実施例では、一例として、窒化チタン(TiN)膜を用いた。
さらに、本実施例では、ゲート絶縁膜13とゲート電極14のそれぞれを単層膜で形成しているが、しきい値電圧や抵抗値の調整のために、いくつかの材料層を積層して形成してもよい。
【0063】
上記ゲート電極14の側壁には、第1側壁絶縁膜15が形成されている。さらに上記ゲート電極14の両側には上記第1側壁絶縁膜15を介して第2側壁絶縁膜18が形成されている。例えば、第1側壁絶縁膜15と第2側壁絶縁膜18には、酸化シリコン(SiO2)膜や窒化シリコン膜等を単層や積層で用いることができ、それぞれ20nm〜50nmおよび20nm〜100nm程度の厚さに形成されている。また、ゲート容量を低減するために、配線絶縁膜等に用いられる低誘電率膜(Low-k)を用いることもできる。
【0064】
上記ゲート電極14の一方側の上記半導体基板11には、ソース側エクステンション領域16が形成され、他方側の上記半導体基板11にはドレイン側エクステンション領域17が形成されている。上記ソース側エクステンション領域16および上記ドレイン側エクステンション領域17はともに、上記ゲート電極14の端下部側に入り込むように形成されている。
【0065】
上記ゲート電極14の一方側には上記ソース側エクステンション領域16を介してソース領域19が形成され、上記ゲート電極14の他方側にはドレイン側エクステンション領域17を介してドレイン領域20が形成されている。上記ソース領域19および上記ドレイン領域20は、上記第2側壁絶縁膜18下部にソース側エクステンション領域16、ドレイン側エクステンション領域17を残すように形成されている。
【0066】
また、上記ソース領域19が形成される上記半導体基板11および上記ドレイン領域20が形成される上記半導体基板11には、それぞれに第1応力導入層21(21S,21D)が形成されている。
【0067】
例えば、上記ソース領域19は第1応力導入層21S内に形成され、上記ドレイン領域20は第1応力導入層21D内に形成されている。そして、それぞれの第1応力導入層21の端部はほぼ上記ゲート電極14端部下方に位置している。したがって、上記第1応力導入層21には、上記第2側壁絶縁膜18の下方に形成されたソース側エクステンション領域16およびドレイン側エクステンション領域17が形成されている。
【0068】
上記チャネル領域12とソース側エクステンション領域16およびドレイン側エクステンション領域17には、n型トランジスタの場合にはそれぞれp型不純物とn型不純物、p型トランジスタの場合にはそれぞれn型不純物とp型不純物が導入されている。例えば、n型不純物としてはリン(P)やヒ素(As)等が用いられ、p型不純物としては、ボロン(B)、フッ化ボロン(BF2)やインジウム(In)等が用いられる。またソース領域19およびドレイン領域20には、ソース側エクステンション領域16、ドレイン側エクステンション領域17と同型不純物が導入されている。
【0069】
上記第1応力導入層21は、炭素(C)やゲルマニウム(Ge)等とそれらのシリコン化合物からなり、例えば30nm〜100nm程度の厚さで形成されている。そして、チャネル領域12に印加したい応力に応じて、炭素(C)とゲルマニウム(Ge)の含有量が調整される。
例えばPMOSトランジスタの場合にはSiGeを用い、nMOSトランジスタの場合にはSiCを用いる。
【0070】
また、上記ソース領域19上、上記ドレイン領域20上には、それぞれにシリサイド層22(22S)、22(22D)が形成されている。また、ゲート電極14に多結晶シリコン層を用いている場合には、ゲート電極14上部にもシリサイド層22(22G)が形成されていても構わない。上記シリサイド層22は、例えばチタン(Ti)、コバルト(Co)、ニッケル(Ni)、白金(Pt)またはそれらの化合物により、20nm〜70nm程度の厚さに形成されたシリサイド層からなる。
【0071】
さらに、上記ゲート電極14上、上記ソース領域19上、ドレイン領域20上を被覆するように、第2応力導入層23が形成されている。すなわち、上記第2応力導入層23は、ソース領域19のシリサイド層22上から、第2側壁絶縁膜18上およびゲート電極14上を通って、ドレイン領域20のシリサイド層22上に繋がって形成された構造となっている。
上記第2応力導入層23上に層間絶縁膜24が形成されている。
【0072】
上記第2応力導入層23は、1.5GPa〜2.2GPa程度の引張応力や圧縮応力を持った膜で形成される。例えば30nm〜70nm程度の膜厚の窒化シリコンで形成される。上記層間絶縁膜24は、例えばTEOSやNSG等で形成される。この層間絶縁膜24は、応力を強化するために、第2応力導入層23と同材料で形成される場合もある。
【0073】
上記構成の半導体装置3では、上記ソース領域19とドレイン領域20間の半導体基板11にチャネル領域12が形成される。
【0074】
また、図示はしていないが、ゲート電極14とシリサイド層22は、それぞれ配線層と接続され、配線層から電位が供給できるようになっている。
このように、半導体装置3は構成されている。
【0075】
図3(2)〜(4)に示すように、ソース側エクステンション領域16近傍のキャリア濃度分布のピークがゲート電極14端部より内側に入り込んでいる。また、チャネル領域12へ印加される応力の応力分布のピークがソース側エクステンション領域16近傍のキャリア濃度分布のピークよりも内側に位置している。このため、チャネル領域12へ印加される応力の応力分布のピークが、ゲート電極14の端部より内側でソース側エクステンション領域16の近傍の電位分布のピークと重なる構造となっている。
【0076】
上記半導体装置3では、チャネル領域12とソース領域19との不純物境界(pn接合境界)と、チャネル領域12とドレイン領域20との不純物境界(pn接合境界)の間に、ソース領域19側の応力分布のピークとドレイン領域20側の応力分布のピークが位置する。これによって、チャネル領域12にかかる応力の応力分布ピークとソース領域19(ソース側エクステンション領域16)近傍の電位分布のピークが重なる構造となるので、キャリア速度が向上して飽和電流特性が向上する。
【0077】
よって、チャネル領域12に注入されるキャリア量を増やすことができるので、キャリア速度が向上して、トランジスタの駆動能力が高くなる。そのため、チャネル領域12に印加される応力での特性向上効果を最大化することができる。また、nチャネル型半導体装置に対しても同様の効果が期待できるという利点がある。
【0078】
<2.第2の実施の形態>
[半導体装置の製造方法の第1例]
本発明の第2実施の形態に係る半導体装置の製造方法の第1例を、図4〜図6の製造工程断面図によって説明する。この製造方法は、前記第1例の半導体装置1を製造する一例である。
【0079】
図4(1)に示すように、半導体基板11上にダミーゲートパターン41を形成する。このダミーゲートパターン41は、下層にダミー絶縁膜42を形成し、さらにダミーゲート電極膜43、ハードマスク膜44を順に積層した後、それらの膜をパターニングして形成される。
【0080】
なお、図示はしていないが、ダミーパ絶縁膜42を形成する前に、半導体基板11中に素子分離領域を形成後、イオン注入法によって上記半導体基板11中に不純物を導入してウェル領域を形成しておいてもよい。このときダミー絶縁膜42は、例えば酸化シリコン(SiO2)膜で形成される。この酸化シリコン膜の膜厚は、例えば1nm〜3nm程度とする。その形成方法は、例えば熱酸化法や化学気相成長法(CVD)を用いる。
【0081】
上記ダミーゲート電極膜43は、例えば多結晶シリコン膜で形成される。この多結晶シリコン膜は、例えば80nm〜150nm程度の厚さに形成され、例えばCVD法などにより形成される。
【0082】
本実施例では、後の工程でダミー絶縁膜42を除去してゲート絶縁膜を形成するので、この時点でダミー絶縁膜42を形成せずにゲート絶縁膜を形成しておいてもよい。この場合、ゲート絶縁膜には、酸化ハフニウム(HfO2)、酸化アルミニウムハフニウム(HfAlO2)、酸化シリコンハフニウム(HfSiO)、酸化タンタル(Ta2O5)や酸化アルミニウム(Al2O3)、酸化ジルコニウム(ZrO2)等の高誘電率(High-k)膜、酸化シリコン(SiO2)、酸窒化シリコン(SiON)などを用いることができる。また、これらの膜は、例えば1nm〜3nmの膜厚に形成される。
【0083】
上記ハードマスク膜44には、例えば窒化シリコン膜で形成される。この窒化シリコン膜は、例えば50nm〜150nm程度に膜厚に形成される。その成膜方法としては、CVD法が採用される。
【0084】
その後、光リソグラフィー技術や電子線リソグラフィー技術を用いてレジストパターン(図示せず)を形成する。
次に、上記レジストパターンをエッチングマスクに用いたドライエッチング法によって、上記ハードマスク膜44をエッチングしてハードマスク45を形成する。
次に、上記レジストパターンを除去した後、ハードマスク45をエッチングマスクとしてダミーゲート電極膜43とダミー絶縁膜42をエッチングして、ダミーゲート電極46、ダミーゲート絶縁膜47を形成する。このとき、レジストパターンを除去せずに、ダミーゲート電極膜43とダミー絶縁膜42をエッチングする場合もある。
このようにして、下層よりダミーゲート絶縁膜47、ダミーゲート電極46、ハードマスク45からなるダミーゲートパターン41が形成される。
【0085】
次に、図4(2)に示すように、ダミーゲートパターン41の側壁にダミー側壁絶縁膜48を形成する。このダミー側壁絶縁膜48は、上記半導体基板11上の全面に絶縁膜を形成した後、その絶縁膜をドライエッチング法などによりエッチバックすることで、上記ダミーパターン41の側壁に絶縁膜を残して形成される。
上記ダミー側壁絶縁膜48は、例えば窒化シリコン膜やSiO2膜、TEOS(Tetra Ethyl Ortho Silicate)膜、NSG膜で形成され、例えば50nm〜150nm程度の厚さに形成される。その成膜方法は、例えばCVD法による。
【0086】
その後、上記半導体基板11の全面をドライエッチング法などによりリセスエッチングする。この時、半導体基板11に対してハードマスク45とダミー側壁絶縁膜48のエッチバック選択比を高くすることで、半導体基板11のみエッチングすることを可能にする。
また、素子分離領域(図示せず)を形成している場合は、素子分離領域を構成する材料との選択比もできるだけ高くしておくことが望ましい。この時、半導体基板11に50nm〜100nm程度の溝49を形成する。
その後、上記溝49内へ選択的に第1応力導入層21を形成する。第1応力導入層21は、例えば、圧縮応力を導入する際にはシリコンゲルマニウム(SiGe)、引っ張り応力を導入する際には炭化シリコン(SiC)を選択エピタキシャル成長法にて形成する。そのエピタキシャル成長の堆積厚は、例えば50nm〜200nm程度とする。
【0087】
また、本実施例のように、SiGeやSiC上にシリサイド電極を形成する場合には、上記第1応力導入層21上にシリコン層(図示せず)を30nm〜50nm程度の厚さで積層させておくことが好ましい。
【0088】
さらに、この第1応力導入層21を形成する際に、ソース・ドレイン領域を形成するために同時に不純物を導入しておく場合もある。例えば、n型トランジスタの場合にはそれぞれn型不純物、p型トランジスタの場合にはそれぞれp型不純物を導入しておく。
【0089】
次に、図4(3)に示すように、上記ダミー側壁絶縁膜48(前記図4(2)参照)を、例えばウェットエッチング法によって除去する。続いて、上記ダミーゲートパターン41を被覆するように上記半導体基板11の全面に絶縁膜を形成する。その後、ドライエッチング法等によりこの絶縁膜をエッチバックして、上記ダミーゲートパターン41の側壁に、第1側壁絶縁膜15を形成する。この第1側壁絶縁膜15は、窒化シリコン、TEOS、NSG、SiO2等で形成され、例えば2nm〜10nm程度の厚さに形成される。またこの第1側壁絶縁膜15を形成する絶縁膜の成膜方法は、例えばCVD法による。
なお、本例では第1側壁絶縁膜15を用いているが、第1側壁絶縁膜15を形成しない場合もある。
【0090】
次に、図5(4)に示すように、上記ダミーゲートパターン41、第1側壁絶縁膜15、素子分離領域(図示せず)等をマスクにしてイオン注入を行い、上記半導体基板11に、ソース側エクステンション領域16とドレイン側エクステンション領域17を同時形成する。ソース側エクステンション領域16およびドレイン側エクステンション領域17は、n型トランジスタの場合にはそれぞれn型不純物を、p型トランジスタの場合にはp型不純物を導入しておく。
また、トランジスタ形成時に、チャネル領域12に印加する応力の分布を事前に把握しておき、その応力分布のピークとソース側エクステンション領域16近傍に形成させる電位分布のピークの位置が重なるように、上記イオン注入により不純物を導入する。その際、前述した第1側壁絶縁膜15の膜厚を調整する場合もある。
例えば、本実施例では、n型不純物にはヒ素(As)等を用い、1keV〜2keVのエネルギーで7×1014cm-2〜2×1015cm-2程度のドーズ量で注入する。
また、p型不純物には、フッ化ボロン(BF2)等を用い、1keV〜3keVのエネルギーで8×1014cm-2〜3×1015cm-2程度のドーズ量で注入する。
その際、それぞれの不純物は半導体基板11に対して例えば0度の注入角度(半導体基板11表面に対して鉛直方向)で注入する。
【0091】
さらに、場合によっては、ソース側エクステンション領域16およびドレイン側エクステンション領域17の不純物とは逆導電型の不純物をソース側エクステンション領域16およびドレイン側エクステンション領域17よりも深い位置に注入する。こうすることで、ソース側エクステンション領域16およびドレイン側エクステンション領域17の深さ方向の不純物プロファイルをさらに急峻にすることもできる。
【0092】
ソース側エクステンション領域16およびドレイン側エクステンション領域17を形成するためのイオン注入条件は、チャネル領域12に印加される応力の分布のピークに合わせて調整する必要があるので、上記一例に限定されるものではない。本実施例では、第1応力導入層21と、後に説明する第2応力導入層を組み合わせた場合で調整している。
【0093】
次に、図5(5)に示すように、半導体基板11上の全面に絶縁膜を形成した後、ドライエッチング法を用いてエッチバックを行い、第1側壁絶縁膜15の側面に第2側壁絶縁膜18を形成する。
上記第2側壁絶縁膜18となる絶縁膜は、例えば窒化シリコン膜、TEOS、NSG、SiO2等により形成され、例えば20nm〜100nm程度の厚さでけされるその成膜方法は、例えばCVD法による。上記第2側壁絶縁膜18は1層の絶縁膜で形成されているが、絶縁膜を複数層に積層して形成することもできる。
【0094】
次に、上記ハードマスク45、第1側壁絶縁膜15、第2側壁絶縁膜18等をマスクにしたイオン注入法によって、上記半導体基板11(実質的には上記第1応力導入層21)にソース領域19とドレイン領域20を形成する。すなわち、ダミーパターン41の一方側に、上記ソース側エクステンション領域16を介してソース領域19が形成され、上記ダミーパターン41の他方側に、上記ドレイン側エクステンション領域17を介してドレイン領域20が形成される。上記ソース領域19と上記ドレイン領域20は、上記ソース側エクステンション領域16および上記ドレイン側エクステンション領域17と同型の不純物を注入して形成される。
その後、アニール処理を行って、上記ソース側エクステンション領域16、上記ドレイン側エクステンション領域17、上記ソース領域19および上記ドレイン領域20に注入された不純物を活性化する。この活性化により、不純物が拡散してダミーゲート電極46のゲート長方向の端部下方までソース側エクステンション領域16およびドレイン側エクステンション領域17が広がっていく。この活性化アニールは、例えば1000℃〜1100℃程度の急速熱処理(RTA)により行う。
上記ソース側エクステンション領域16と上記ドレイン側エクステンション領域17の位置は、この活性化により最終的な位置が決定する。このため、上記アニール条件は、ソース側エクステンション領域16と上記ドレイン側エクステンション領域17の形成時のイオン注入条件とチャネル領域12に印加される応力に合わせて調整される。
すなわち、チャネル領域12へ印加される応力分布のピークが、後に形成されるゲート電極の端部より内側で上記ソース側エクステンション領域16の近傍の電位分布のピークと重なるようにする。
【0095】
次に、サリサイドプロセス技術により、上記ソース領域19上、ドレイン領域20上のそれぞれに、シリサイド層22(22S)、22(22D)を形成する。このシリサイド層22は、例えば、チタン(Ti)、コバルト(Co)、ニッケル(Ni)、白金(Pt)またはそれらの化合物をシリサイド化して形成され、例えば20nm〜70nm程度の厚さに形成される。
【0096】
次に、図5(6)に示すように、上記半導体基板11上の全面に上記ダミーゲートパターン41、上記シリサイド層22等を被覆する第2応力導入層23を形成し、さらに層間絶縁膜24を形成する。
上記第2応力導入層23は、1.5GPa〜2.2GPa程度の引張応力や圧縮応力を持った膜で形成される。例えば30nm〜70nm程度の膜厚の窒化シリコンで形成される。
また、上記層間絶縁膜24は、例えばTEOSやNSG等で形成される。この層間絶縁膜24は、応力を強化するために、第2応力導入層23と同材料で形成する場合もある。
【0097】
次に、図6(7)に示すように、ダミーゲート電極46上部が露出するように、上記層間絶縁膜24、第2応力導入層23、ハードマスク45(前記図4、5等参照)を除去する。この除去加工は、例えば化学的機械研磨(CMP)法により、それぞれの膜を研磨除去する。
【0098】
次に、図6(8)に示すように、エッチングによって、ダミーゲート電極46(前記図6(7)等参照)とダミーゲート絶縁膜47(前記図4、5等参照)を除去して、凹部50を形成する。上記ダミーゲート電極46は、例えばドライエッチング法を用いて選択的に除去される。また、上記ダミーゲート絶縁膜47は、例えばドライエッチング法やウェットエッチング法を用いて選択的に除去される。
【0099】
次に、図6(9)に示すように、上記凹部50の内面にゲート絶縁膜13を形成する。このとき、上記層間絶縁膜24、第2応力導入層23、第2側壁絶縁膜18、第1側壁絶縁膜15上等にも上記ゲート絶縁膜13は形成される。続いて、上記凹部50を埋め込むようにゲート電極形成膜51を形成する。このゲート電極形成膜51は、上記層間絶縁膜24、第2応力導入層23上等のゲート絶縁膜13上にも形成される。
その後、化学的機械研磨(CMP)法によって、上記余剰な上記ゲート電極形成膜51、ゲート絶縁膜13等を除去して、凹部50の内部に、上記ゲート絶縁膜13を介してゲート電極14を形成する。
上記ゲート絶縁膜13は、酸化ハフニウム(HfO2)、酸化アルミニウムハフニウム(HfAlO2)、酸化シリコンハフニウム(HfSiO)、酸化タンタル(Ta2O5)や酸化アルミニウム(Al2O3)、酸化ジルコニウム(ZrO2)等の高誘電率(High-k)膜、酸化シリコン(SiO2)または酸窒化シリコン(SiON)で形成される。その膜厚は1nm〜3nm程度に形成される。また成膜方法は、例えば原子層堆積(Atomic layer deposition :ALD)法や化学的気相成長(CVD)法を用いる。また、酸化シリコンを形成する場合には熱酸化法を用いることもできる。さらに、各膜を積層にして用いることもできる。本実施例では、酸化ハフニウム(HfO2)を用いた。
【0100】
また、上記ゲート電極14(ゲート電極形成膜51)は、窒化チタン(TiN)、チタン(Ti)、チタンシリコン(TiSi)、ニッケル(Ni)、ニッケルシリコン(NiSi)、ハフニウム(Hf)、ハフニウムシリサイド(HfSi)、タングステン(W)、タンタル(Ta)、タンタルシリコン(TaSi)、窒化タンタルシリコン(TaSiN)、コバルト(Co)、コバルトシリコン(CoSi)、ルテニウム(Ru)もしくはインジウム(Ir)で形成される。その成膜方法は、例えば、ALD法、物理的気相堆積(Physical Vapor Deposition:PVD)法、化学気相成長(CVD)法等を用いることができる。本実施例では、PVD法により窒化チタン(TiN)膜を成膜して用いた。
さらに、本実施例では、ゲート絶縁膜13とゲート電極14のそれぞれを単層膜で形成しているが、いくつかの材料層を積層して形成することもできる。
また、上記第2応力導入層23、上記層間絶縁膜24等の上部に形成されている上記ゲート電極14やゲート絶縁膜13の除去には、化学的機械研磨(CMP)法を用いる。
【0101】
また、図示はしていないが、この後に上記ゲート電極14、第2応力導入層23、層間絶縁膜24等の上部に配線層間絶縁膜を形成して、上記ゲート電極14と各シリサイド層22に配線層を接続し、この配線層から電位が供給できるようにする。
また、上記ゲート電極14を多結晶シリコンで形成した場合は、ゲート電極14上にシリサイド層を形成する場合もある。
上記のように製造することで、チャネル領域12に印加される応力分布のピークは、ソース側エクステンション領域16のキャリア濃度分布のピークよりも内側に位置して、ゲート電極14のゲート長方向の端部から15nm程度入り込んだところで、ソース側エクステンション領域16近傍に発生するポテンシャル分布のピークと重なる。
上記のように、半導体装置1は形成される。
【0102】
本発明の半導体装置の製造方法では、チャネル領域12とソース領域19との不純物境界(pn接合境界)と、チャネル領域12とドレイン領域20との不純物境界(pn接合境界)の間で、ゲート電極のゲート長方向の端部よりも内側に、ソース領域19側の応力分布のピークとドレイン領域20側の応力分布のピークが位置するようになる。これによって、チャネル領域12にかかる応力の応力分布ピークとソース領域19(ソース側エクステンション領域16)近傍の電位分布のピークが重なる構造となるので、キャリア速度が向上して飽和電流特性が向上する。
【0103】
よって、チャネル領域12に注入されるキャリア量を増やすことができるので、キャリア速度を向上させて、トランジスタの駆動能力を高くすることができる。そのため、チャネル領域12に印加される応力での特性向上効果を最大化することができる。また、n型チャネル型半導体装置に対しても同様の効果が期待できるという利点がある。
【0104】
[半導体装置の製造方法の第2例]
本発明の第2実施の形態に係る半導体装置の製造方法の第2例を、図7の製造工程断面図によって説明する。この製造方法は、前記第2例の半導体装置2を製造する一例である。
【0105】
前記図4(1)〜図6(8)によって説明した半導体装置の製造方法の第1例の製造方法によって、ダミーパターン41を除去して、図7(1)に示すように、凹部50を形成する。この凹部50は、その幅が40nm〜60nmに形成される。次いで、上記凹部50の内面に側壁絶縁膜形成膜52を形成する。この側壁絶縁膜形成膜52は、上記層間絶縁膜24上、上記第2応力導入層23上、上記第2側壁絶縁膜18上、第1側壁絶縁膜15上等にも形成される。上記側壁絶縁膜形成膜52はその膜厚が2nm〜6nmに形成される。
また、上記側壁絶縁膜形成膜52は、例えば、SiO2、TEOS、NSG、窒化シリコンで形成され、例えば化学的気相成長(CVD)法によって形成される。さらに、上記凹部50の幅や上記側壁絶縁膜形成膜52の膜厚は、チャネル領域12に印加される応力により調整可能であり、この例に示したものに限定されるものではない。
【0106】
次に、図7(2)に示すように、上記側壁絶縁膜形成膜52をドライエッチングによってエッチバックして、上記凹部50の側面上記側壁絶縁膜形成膜52を残して第3側壁絶縁膜25を形成する。これにより、凹部50の領域が確定される。
【0107】
次に、図7(3)に示すように、上記凹部50の内面にゲート絶縁膜13を形成する。このとき、上記層間絶縁膜24、第2応力導入層23、第2側壁絶縁膜18、第1側壁絶縁膜15等の上面にも上記ゲート絶縁膜13は形成される。続いて、上記凹部50を埋め込むようにゲート電極形成膜51を形成する。このゲート電極形成膜51は、上記層間絶縁膜24、第2応力導入層23上等のゲート絶縁膜13上にも形成される。
その後、化学的機械研磨(CMP)法によって、上記余剰な上記ゲート電極形成膜51、ゲート絶縁膜13等を除去して、凹部50の内部に、上記ゲート絶縁膜13を介してゲート電極14を形成する。
上記ゲート絶縁膜13は、酸化ハフニウム(HfO2)、酸化アルミニウムハフニウム(HfAlO2)、酸化シリコンハフニウム(HfSiO)、酸化タンタル(Ta2O5)や酸化アルミニウム(Al2O3)、酸化ジルコニウム(ZrO2)等の高誘電率(High-k)膜、酸化シリコン(SiO2)または酸窒化シリコン(SiON)で形成される。その膜厚は1nm〜3nm程度に形成される。また成膜方法は、例えば原子層堆積(Atomic layer deposition :ALD)法や化学的気相成長(CVD)法を用いる。また、酸化シリコンを形成する場合には熱酸化法を用いることもできる。さらに、各膜を積層にして用いることもできる。本実施例では、酸化ハフニウム(HfO2)を用いた。
【0108】
また、上記ゲート電極14は、窒化チタン(TiN)、チタン(Ti)、チタンシリコン(TiSi)、ニッケル(Ni)、ニッケルシリコン(NiSi)、ハフニウム(Hf)、ハフニウムシリサイド(HfSi)、タングステン(W)、タンタル(Ta)、タンタルシリコン(TaSi)、窒化タンタルシリコン(TaSiN)、コバルト(Co)、コバルトシリコン(CoSi)、ルテニウム(Ru)もしくはインジウム(Ir)で形成される。その成膜方法は、例えば、ALD法、物理的気相堆積(Physical Vapor Deposition:PVD)法、化学気相成長(CVD)法等を用いることができる。本実施例では、PVD法により窒化チタン(TiN)膜を成膜して用いた。
【0109】
さらに、本実施例では、ゲート絶縁膜13とゲート電極14のそれぞれを単層膜で形成しているが、いくつかの材料層を積層して形成することもできる。
また、上記第2応力導入層23、上記層間絶縁膜24等の上部に形成されている上記ゲート電極14やゲート絶縁膜13の除去には、化学的機械研磨(CMP)法を用いる。
【0110】
また、本実施例には記載していないが、この後に上記ゲート電極14、第2応力導入層23、層間絶縁膜24等の上部に配線層間絶縁膜を形成して、上記ゲート電極14と各シリサイド層22を配線層と接続し、この配線層から電位が供給できるようにする。
また、上記ゲート電極14を多結晶シリコンで形成した場合は、ゲート電極14上にシリサイド層を形成する場合もある。このようにすることで、チャネル領域12に印加される応力分布のピークは、ソース側エクステンション領域16のキャリア濃度分布のピークよりも内側に位置して、ゲート電極14のゲート長方向の端部から15nm程度入り込んだところで、ソース側エクステンション領域16近傍に発生するポテンシャル分布のピークと重なる。
上記のように、半導体装置2は形成される。
【0111】
上記半導体装置2の製造方法では、第3側壁絶縁膜25が形成されていることから、実施例1の半導体装置1よりも、ゲート電極14とソース側エクステンション領域16およびドレイン側エクステンション領域17間のオーバーラップ容量を低減することができる。
【0112】
またこの半導体装置の製造方法では、チャネル領域12とソース領域19との不純物境界(pn接合境界)と、チャネル領域12とドレイン領域20との不純物境界(pn接合境界)の間で、ゲート電極のゲート長方向の端部よりも内側に、ソース領域19側の応力分布のピークとドレイン領域20側の応力分布のピークが位置するようになる。これによって、チャネル領域12にかかる応力の応力分布ピークとソース領域19(ソース側エクステンション領域16)近傍の電位分布のピークが重なる構造となるので、キャリア速度が向上して飽和電流特性が向上する。
【0113】
よって、チャネル領域12に注入されるキャリア量を増やすことができるので、キャリア速度を向上させて、トランジスタの駆動能力を高くすることができる。そのため、チャネル領域12に印加される応力での特性向上効果を最大化することができる。また、n型チャネル型半導体装置に対しても同様の効果が期待できるという利点がある。
【0114】
[半導体装置の製造方法の第3例]
本発明の第2実施の形態に係る半導体装置の製造方法の第3例を、図8〜図9の製造工程断面図によって説明する。この製造方法は、前記第3例の半導体装置3を製造する一例である。
【0115】
図8(1)に示すように、半導体基板11上にゲート絶縁膜13、ゲート電極膜53、ハードマスク膜54を形成する。なお、図中に記載はないが、ゲート絶縁膜14を形成する前に、半導体基板1中に素子分離領域を形成後、イオン注入法にて不純物を導入してウェル領域を形成しておいてもよい。
上記ゲート絶縁膜14は、酸化ハフニウム(HfO2)、酸化アルミニウムハフニウム(HfAlO2)、酸化シリコンハフニウム(HfSiO)、酸化タンタル(Ta2O5)や酸化アルミニウム(Al2O3)、酸化ジルコニウム(ZrO2)等の高誘電率(High-k)膜、酸化シリコン(SiO2)または酸窒化シリコン(SiON)で形成される。その膜厚は1nm〜3nm程度に形成される。また成膜方法は、例えば原子層堆積(Atomic layer deposition :ALD)法や化学的気相成長(CVD)法等を用いる。また、酸化シリコンを形成する場合には熱酸化法を用いることもできる。さらに、各膜を積層にして用いることもできる。本実施例では、酸窒化シリコン膜を用いた。
【0116】
また、ゲート電極膜53は、多結晶シリコン、窒化チタン(TiN)、チタン(Ti)、チタンシリコン(TiSi)、ニッケル(Ni)、ニッケルシリコン(NiSi)、ハフニウム(Hf)、ハフニウムシリサイド(HfSi)、タングステン(W)、タンタル(Ta)、タンタルシリコン(TaSi)、窒化タンタルシリコン(TaSiN)、コバルト(Co)、コバルトシリコン(CoSi)、ルテニウム(Ru)もしくはインジウム(Ir)等で形成される。その成膜方法は、例えば、ALD法、物理的気相堆積(Physical Vapor Deposition:PVD)法、化学気相成長(CVD)法等を用いる。本実施例では、CVD法により多結晶シリコン膜を用いた。
【0117】
さらに、本実施例では、ゲート絶縁膜13とゲート電極膜53それぞれを単層膜で形成しているが、いくつかの材料を積層して用いても構わない。
【0118】
その後、光リソグラフィー技術や電子線リソグラフィー技術等のリソグラフィ技術を用いて、レジストパターン(図示せず)を形成する。
次に、レジストパターンをマスクとしてドライエッチング法などにより、ハードマスク膜54をエッチングしてハードマスク45を形成する。
その後、レジストパターンを除去して、上記ハードマスク45をマスクとしてゲート電極膜53とゲート絶縁膜13をエッチングする。
なお、レジストパターンを除去せずに、ゲート電極膜53とゲート絶縁膜13をエッチングする場合もある。
このようにして、半導体基板11上にゲート絶縁膜13を介してゲート電極14を形成する。
【0119】
次に、図8(2)に示すように、ゲート絶縁膜13、ゲート電極14、ハードマスク45等の側壁にダミー側壁絶縁膜48を形成する。このダミー側壁絶縁膜48は、上記半導体基板11上の全面に絶縁膜を形成した後、その絶縁膜をドライエッチング法などによりエッチバックすることで、上記ゲート電極14等の側壁に絶縁膜を残して形成される。
上記ダミー側壁絶縁膜48は、例えば窒化シリコン膜や窒化シリコン膜、TEOS(Tetra Ethyl Ortho Silicate)膜、NSG膜、酸化シリコン(SiO2)膜で形成され、例えば1nm〜10nm程度の厚さに形成される。その成膜方法は、例えばCVD法による。
【0120】
その後、上記半導体基板11の全面をドライエッチング法などによりリセスエッチングする。この時、半導体基板11に対してハードマスク45とダミー側壁絶縁膜48のエッチバック選択比を高くすることで、半導体基板11のみエッチングすることを可能にする。
また、素子分離領域(図示せず)を形成している場合は、素子分離領域を構成する材料との選択比もできるだけ高くしておくことが望ましい。この時、半導体基板11に50nm〜100nm程度の溝49を形成する。
その後、上記溝49内へ選択的に第1応力導入層21を形成する。第1応力導入層21は、例えば、圧縮応力を導入する際にはシリコンゲルマニウム(SiGe)、引っ張り応力を導入する際には炭化シリコン(SiC)を選択エピタキシャル成長法にて形成する。そのエピタキシャル成長の堆積厚は、例えば50nm〜200nm程度とする。
【0121】
また、本実施例のように、SiGeやSiC上にシリサイド電極を形成する場合には、上記第1応力導入層21上にシリコン層(図示せず)を30nm〜50nm程度の厚さで積層させておくことが好ましい。
【0122】
さらに、この第1応力導入層21を形成する際に、ソース・ドレイン領域を形成するために同時に不純物を導入しておく場合もある。例えば、n型トランジスタの場合にはそれぞれn型不純物、p型トランジスタの場合にはそれぞれp型不純物を導入しておく。
【0123】
次に、図8(3)に示すように、上記ハードマスク45(前記図8(2)参照)および上記ダミー側壁絶縁膜48(前記図8(2)参照)を、例えばウェットエッチング法によって除去する。続いて、上記ゲート電極14を被覆するように上記半導体基板11の全面に絶縁膜を形成する。その後、ドライエッチング法等によりこの絶縁膜をエッチバックして、上記ゲート電極14およびゲート絶縁膜13の側壁に、第1側壁絶縁膜15を形成する。この第1側壁絶縁膜15は、窒化シリコン、TEOS、NSG、SiO2等で形成され、例えば1nm〜10nm程度の厚さに形成される。またこの第1側壁絶縁膜15を形成する絶縁膜の成膜方法は、例えばCVD法による。
また、この例では、ハードマスク45を除去する際にダミー側壁絶縁膜48も一緒に除去しているが、ダミー側壁絶縁膜48を残しておき、第1側壁絶縁膜15として使用する場合もある。
なお、本例では第1側壁絶縁膜15を用いているが、第1側壁絶縁膜15を形成しない場合もある。
【0124】
次に、上記ゲート電極14、第1側壁絶縁膜15、素子分離領域(図示せず)等をマスクにしてイオン注入を行い、上記半導体基板11(第1応力導入層21)に、ソース側エクステンション領域16とドレイン側エクステンション領域17を同時形成する。ソース側エクステンション領域16およびドレイン側エクステンション領域17は、n型トランジスタの場合にはそれぞれn型不純物を、p型トランジスタの場合にはp型不純物を導入しておく。
また、トランジスタ形成時に、チャネル領域12に印加する応力の分布を事前に把握しておき、その応力分布のピークとソース側エクステンション領域16近傍に形成させる電位分布のピークの位置が重なるように、上記イオン注入により不純物を導入する。その際、前述した第1側壁絶縁膜15の膜厚を調整する場合もある。
例えば、本実施例では、n型不純物にはヒ素(As)等を用い、1keV〜2keVのエネルギーで7×1014cm-2〜2×1015cm-2程度のドーズ量で注入する。
また、p型不純物には、フッ化ボロン(BF2)等を用い、1keV〜3keVのエネルギーで8×1014cm-2〜3×1015cm-2程度のドーズ量で注入する。
その際、それぞれの不純物は半導体基板11に対して例えば0度の注入角度(半導体基板11表面に対して鉛直方向)で注入する。
【0125】
さらに、場合によっては、ソース側エクステンション領域16およびドレイン側エクステンション領域17の不純物とは逆導電型の不純物をソース側エクステンション領域16およびドレイン側エクステンション領域17よりも深い位置に注入する。こうすることで、ソース側エクステンション領域16およびドレイン側エクステンション領域17の深さ方向の不純物プロファイルをさらに急峻にすることもできる。
【0126】
ソース側エクステンション領域16およびドレイン側エクステンション領域17を形成するためのイオン注入条件は、チャネル領域12に印加される応力の分布のピークに合わせて調整する必要があるので、上記一例に限定されるものではない。本実施例では、第1応力導入層21と、後に形成する第2応力導入層を組み合わせた場合で調整している。
【0127】
次に、図9(4)に示すように、半導体基板11上の全面に絶縁膜を形成した後、ドライエッチング法を用いてエッチバックを行い、第1側壁絶縁膜15の側面に第2側壁絶縁膜18を形成する。
上記第2側壁絶縁膜18となる絶縁膜は、例えば窒化シリコン膜、TEOS、NSG、SiO2等により形成され、例えば20nm〜50nm程度の厚さでけされるその成膜方法は、例えばCVD法による。上記第2側壁絶縁膜18は1層の絶縁膜で形成されているが、絶縁膜を複数層に積層して形成することもできる。
【0128】
次に、上記ゲート電極14、第1側壁絶縁膜15、第2側壁絶縁膜18等をマスクにしたイオン注入法によって、上記半導体基板11(実質的には上記第1応力導入層21)にソース領域19とドレイン領域20を形成する。すなわち、ゲート電極14の一方側の半導体基板11に、上記ソース側エクステンション領域16を介してソース領域19が形成され、上記ゲート電極14の他方側に、上記ドレイン側エクステンション領域17を介してドレイン領域20が形成される。上記ソース領域19と上記ドレイン領域20は、上記ソース側エクステンション領域16および上記ドレイン側エクステンション領域17と同型の不純物を注入して形成される。
【0129】
その後、アニール処理を行って、上記ソース側エクステンション領域16、上記ドレイン側エクステンション領域17、上記ソース領域19および上記ドレイン領域20に注入された不純物を活性化する。この活性化により、不純物が拡散してゲート電極14のゲート長方向の端部下方までソース側エクステンション領域16およびドレイン側エクステンション領域17が広がっていく。この活性化アニールは、例えば1000℃〜1100℃程度の急速熱処理(RTA)により行う。
【0130】
上記ソース側エクステンション領域16と上記ドレイン側エクステンション領域17の位置は、この活性化により最終的な位置が決定する。このため、上記アニール条件は、ソース側エクステンション領域16と上記ドレイン側エクステンション領域17の形成時のイオン注入条件とチャネル領域12に印加される応力に合わせて調整される。
すなわち、チャネル領域12へ印加される応力分布のピークが、後に形成されるゲート電極の端部より内側で上記ソース側エクステンション領域16の近傍の電位分布のピークと重なるようにする。
【0131】
次に、サリサイドプロセス技術により、上記ソース領域19上、ドレイン領域20上のそれぞれに、シリサイド層22(22S)、22(22D)を形成する。このシリサイド層22は、例えば、チタン(Ti)、コバルト(Co)、ニッケル(Ni)、白金(Pt)またはそれらの化合物をシリサイド化して形成され、例えば20nm〜70nm程度の厚さに形成される。
本実施例では、ゲート電極14の最上層に多結晶シリコンを用いているため、ゲート電極14上部にもシリサイド層22が形成される。
しかし、ゲート電極14に金属膜や合金膜を使用する場合には、ゲート電極14上部にシリサイド層22を形成しない場合もある。
【0132】
次に、図9(5)に示すように、上記半導体基板11上全面に、上記シリサイド層22が形成されたゲート電極14、ソース領域19、ドレイン領域20等を被覆する第2応力導入層23と層間絶縁膜24を形成する。
上記第2応力導入層23は、1.5GPa〜2.2GPa程度の引張応力や圧縮応力を持った膜で形成される。例えば30nm〜70nm程度の膜厚の窒化シリコンで形成される。
また、上記層間絶縁膜24は、例えばTEOSやNSG等で形成される。この層間絶縁膜24は、応力を強化するために、第2応力導入層23と同材料で形成する場合もある。
【0133】
次に、図9(6)に示すように、例えば化学的機械研磨(CMP)法によって、上記層間絶縁膜24の表面を平坦化する。この状態で、上記第2応力導入層23は、ソース領域19のシリサイド層22上から、第2側壁絶縁膜18上およびゲート電極14上を通って、ドレイン領域20のシリサイド層22上に繋がって形成された構造となっている。
また、図示していないが、上記ゲート電極14と各シリサイド層22に配線層を接続し、この配線層から電位が供給できるようにする。
このようにすることで、チャネル領域12に印加される応力分布のピークは、ソース側エクステンション領域16のキャリア濃度分布のピークよりも内側に位置して、ゲート電極14のゲート長方向の端部から15nm程度入り込んだところで、ソース側エクステンション領域16近傍に発生するポテンシャル分布のピークと重なる。
上記のように、半導体装置3は形成される。
【0134】
この半導体装置の製造方法では、チャネル領域12とソース領域19との不純物境界(pn接合境界)と、チャネル領域12とドレイン領域20との不純物境界(pn接合境界)の間に、ソース領域19側の応力分布のピークとドレイン領域20側の応力分布のピークが位置するようになる。これによって、チャネル領域12にかかる応力の応力分布ピークとソース領域19(ソース側エクステンション領域16)近傍の電位分布のピークが重なる構造となるので、キャリア速度が向上して飽和電流特性が向上する。
【0135】
よって、チャネル領域12に注入されるキャリア量を増やすことができるので、キャリア速度を向上させて、トランジスタの駆動能力を高くすることができる。そのため、チャネル領域12に印加される応力での特性向上効果を最大化することができる。また、nチャネル型半導体装置に対しても同様の効果が期待できるという利点がある。
【0136】
次に、図10と図11に、前記実施例1の半導体装置1をpFETで形成した場合についての効果を調べた実験結果を示す。
図10は、チャネル領域12に応力を印加した半導体装置1のキャリアに対する移動度向上率とキャリア速度向上率の関係を示している。
図11は、図10に示した各プロットの傾き値を示している。
参考文献1と参考文献2は、前記図13によって説明した従来技術を用いて作製した半導体装置の結果を表している。
上記参考文献1は、L.Washington et al., “pMOSFET with 200% Mobility enhancement Induced by Multiple stressors”, Electron Device Letters, vol. 27-6, pp.511 (2006年)である。
上記参考文献2:A. Khakifirooz et al., “Transistor Performance Scaling: The Role of Virtural Source Velocity and Its Mobility Dependence”, IEDM Tech. Dig., pp.667 (2006年)である。
【0137】
図10および図11に示すように、前記実施例1の半導体装置1は、キャリア速度向上率の傾きが、従来技術の参考文献1と参考文献2の半導体装置よりも大きい。
これは、実施例1の半導体装置1の方がチャネルに印加された応力による移動度の向上率に対してキャリア速度の向上率が大きくなっていることを示している。チャネル領域12に印加される応力分布のピーク位置とソース側エクステンション領域16近傍の電位分布のピーク位置とが重なり合うことにより、キャリア速度が向上している。この効果により、飽和電流特性も向上させることができる。
【0138】
実施例2の半導体装置2と実施例3の半導体装置3の効果について、図12を用いて説明する。
図12は、半導体装置2および半導体装置3のそれぞれpFETとして形成して、第1応力導入層21と第2応力導入層23によりチャネル領域12へ印加された応力の分布を、シミュレーションにより求めた結果である。
第1応力導入層21および第2応力導入層23はぞれぞれに圧縮歪膜を使用しており、その結果、チャネル領域12に圧縮応力が印加されている。
【0139】
図12(1)は、前記実施例1のように、ダミーゲートパターン41を用いて凹部50を形成することでゲート電極14を形成した場合を示す。
この場合、応力導入層(第1応力導入層21、第2応力導入層23)よりチャネル領域12へ印加される応力分布のピークは、ゲート電極14の端部より100nm程度内側(ゲート電極14側)に位置している。
このため、実施例2の半導体装置2に示すように、第3側壁絶縁膜25の膜厚を調整することで、ゲート電極14のゲート長を短くしながら、ゲート電極14の端部下方より内側に応力分布のピークを偏在させることができる。
【0140】
一方、図12(2)は、実施例3の半導体装置3におけるシミュレーションの計算結果を示している。
第1応力導入層21をゲート電極14の端部へ近づける構造を用いたことにより、ゲート電極14の端部より内側に応力分布のピークを発生させることができる。
【0141】
以上の結果より、前記図2、図3に示した半導体装置2、3のように、チャネル領域12とソース側エクステンション領域16およびドレイン側エクステンション領域17の間の不純物境界(pn接合境界)よりも内側に応力分布のピークを形成することができ、ソース側エクステンション領域16近傍の電位分布のピークとチャネル領域12に印加される応力分布のピークを重ねることができる。
【符号の説明】
【0142】
1,3…半導体装置、11…半導体基板、12…チャネル領域、13…ゲート絶縁膜、14…ゲート電極、16…ソース側エクステンション領域、17…ドレイン側エクステンション領域、18…第2側壁絶縁膜、19…ソース領域、20…ドレイン領域、21…第1応力導入層、23…第2応力導入層、41…ダミーゲートパターン、凹部…50
【技術分野】
【0001】
本発明は、半導体装置およびその製造方法に関するものである。
【背景技術】
【0002】
近年の半導体集積回路では、回路を構成するトランジスタの特性向上を目的として、応力膜材料を用いてチャネル領域へ応力を印加することで、キャリアの移動度を上げてトランジスタの特性向上を実現している(例えば、特許文献1、2参照)。また、チャネルに印加される応力により発生する歪を考慮してキャリアの電子状態を算出できるシミュレータの技術が実現されている(例えば、特許文献3参照)。
【0003】
従来技術では、応力膜材料によるトランジスタの特性向上方法や応力によるキャリアの電子状態の把握方法が提案されているが、チャネル領域に印加される応力とソース領域近傍の電子状態の位置関係が最適化されたMOSFETが実現されていない。そのため、チャネル領域に印加される応力による特性向上が効果的に行われていない。
【0004】
ゲート電極をソース領域およびドレイン領域よりも先に形成する、いわゆる、ゲートファーストプロセスを用いた従来技術例を、図13の概略構成断面図、キャリア濃度分布図、電位分布図、応力分布図等によって説明する。
【0005】
図13(1)に示すように、半導体基板111上にゲート絶縁膜113を介してゲート電極114が形成されている。
上記ゲート電極114の側壁には、第1側壁絶縁膜115が形成され、上記ゲート電極114の一方側の上記半導体基板111にはソース側エクステンション領域116が形成され、他方側の上記半導体基板111にはドレイン側エクステンション領域117が形成されている。上記ソース側エクステンション領域116およびドレイン側エクステンション領域117はともに、ゲート電極114端下部側に入り込むように形成されている。
【0006】
さらに上記ゲート電極114の両側には上記第1側壁絶縁膜115を介して第2側壁絶縁膜118が形成されている。そして上記ゲート電極114の一方側には上記ソース側エクステンション領域116を介してソース領域119が形成され、上記ゲート電極114の他方側にはドレイン側エクステンション領域117を介してドレイン領域120が形成されている。上記ソース領域119および上記ドレイン領域120は、上記第2側壁絶縁膜118下部にソース側エクステンション領域116、ドレイン側エクステンション領域117を残すように形成されている。
【0007】
また、上記ソース領域119が形成される上記半導体基板111および上記ドレイン領域120が形成される上記半導体基板111には、それぞれに第1応力導入層121(121S,121D)が形成されている。例えば、上記ソース領域119は第1応力導入層121S内に形成され、上記ドレイン領域120は第1応力導入層121D内に形成されている。そして、それぞれの第1応力導入層121の端部はほぼ上記第2側壁絶縁膜118端部下方に位置している。
【0008】
また、上記ゲート電極114上、上記ソース領域119上、上記ドレイン領域120上には、それぞれにシリサイド層122が形成されている。
【0009】
さらに、上記ゲート電極114上、上記ソース領域119上、ドレイン領域120上を被覆するように、第2応力導入層123が形成されている。この第2応力導入層123上に層間絶縁膜124が形成されている。
【0010】
上記構成の半導体装置101では、上記ソース領域119とドレイン領域120間の半導体基板111にチャネル領域112が形成される。
【0011】
上記構成の半導体装置101では、図13(2)に示すように、ショートチャンル特性を向上させるために、ソース側エクステンション領域116とドレイン側エクステンション領域117のキャリア濃度分布のピークがゲート電極114のゲート長方向の端部よりも内側に入り込んでいる。
このため、図13(3)に示すように、ソース側エクステンション領域116近傍に発生する電位分布のピークはさらに内側に位置する。なお、この図13(3)は、nFETにおいて、ソースに対してドレインに正電位を印加したときの伝導帯の電位分布を示している。
一方、図13(4)に示すように、第1応力導入層121や第2応力導入層123からチャネル領域112に印加される応力分布のピークは、第2側壁絶縁膜118のソース領域119側およびドレイン領域120側のそれぞれの端部近傍に偏在する。このように、応力導入膜によるチャネル領域の応力分布は不連続となっている(例えば、非特許文献1参照)。このため、チャネル領域112に印加される応力分布のピークは、チャネル領域112とソース側エクステンション領域116の間の不純物境界よりも外側(ソース領域119側)に位置している。
【先行技術文献】
【特許文献】
【0012】
【特許文献1】特開2005−57301号公報
【特許文献2】特表2008−539591号公報
【特許文献3】特開2008−527745号公報
【非特許文献】
【0013】
【非特許文献1】D.Kosemura et al.,“Characterization of Strain for High Performance MOSFETs”, SSDM、pp.390、(2007年)
【発明の概要】
【発明が解決しようとする課題】
【0014】
解決しようとする問題点は、チャネル領域に印加される応力の応力分布のピークが、チャネル領域とソース側エクステンション領域の間の不純物境界よりも外側(ソース領域側)に位置しているため、キャリア速度が遅くなっている点である。
【0015】
本発明は、チャネル領域に印加される応力分布のピークとソース領域近傍に発生する電位分布のピークの位置を最適化することで、キャリア速度を向上させて飽和電流特性を向上させることを可能にする。
【課題を解決するための手段】
【0016】
本発明の半導体装置は、半導体基板に形成されたチャネル領域と、前記チャネル領域の一方側に形成されたソース領域と、前記チャネル領域の他方側に形成されたドレイン領域と、前記チャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、前記チャネル領域に応力を印加する応力導入層を有し、前記チャネル領域と前記ソース領域とのpn接合境界と、前記チャネル領域と前記ドレイン領域とのpn接合境界の間に、前記ソース領域側の応力分布のピークと前記ドレイン領域側の応力分布のピークが位置する。
【0017】
本発明の半導体装置では、チャネル領域とソース領域とのpn接合境界と、チャネル領域とドレイン領域とのpn接合境界の間で、ゲート電極のゲート長方向の端部よりも内側に、ソース領域側の応力分布のピークとドレイン領域側の応力分布のピークが位置する。これによって、チャネル領域にかかる応力の応力分布ピークとソース領域近傍の電位分布のピークが重なる構造となるので、キャリア速度が向上して飽和電流特性が向上する。
例えば、p型半導体に印加する圧縮応力が高くなるにつれて伝導帯のトップサブバンドへのキャリア充填率が高くなることがシミュレーションによって分かっている。このシミュレーションは、例えば、S.E.Thompson,et al.,“Uniaxial-Process-Induced Strained-Si:Extending the CMOS Roadmap”,IEEE Trans. Electron. Device, Vol.53、pp.1010(2006年)に開示されている。
そのため、応力分布のピーク位置とソース領域近傍の電位分布のピーク位置を重ね合わせることで、チャネル領域に注入されるキャリア量を増やすことができる。
【0018】
本発明の半導体装置の製造方法は、半導体基板上にダミーゲートパターンを形成した後、該ダミーゲートパターンの両側の該半導体基板に第1応力導入層を形成する工程と、前記ダミーゲートパターンの側壁に側壁絶縁膜を形成する工程と、前記一方の第1応力導入層の少なくとも一部にソース側エクステンション領域を介してソース領域を形成し、前記他方の第1応力導入層の少なくとも一部にドレイン側エクステンション領域を介してドレイン領域を形成する工程と、前記ソース領域側の側壁絶縁膜上から前記ソース領域上にかけて、かつ前記ドレイン領域側の側壁絶縁膜上から前記ドレイン領域上にかけて第2応力導入層を形成する工程と、前記ダミーゲートパターンを除去して形成した凹部内にゲート絶縁膜を介してゲート電極を形成する工程を有し、前記第1応力導入層と前記第2応力導入層により前記ソース領域と前記ドレイン領域との間の前記半導体基板に形成されるチャネル領域に印加される応力値に応じて、ソース側エクステンション領域とドレイン側エクステンション領域の不純物濃度を調整して、前記チャネル領域と前記ソース領域との不純物境界と、前記チャネル領域と前記ドレイン領域との不純物境界の間に、前記ソース領域側の応力分布のピークと前記ドレイン領域側の応力分布のピークを位置させる。
【0019】
本発明の半導体装置の製造方法は、半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極の両側の前記半導体基板に第1応力導入層を形成する工程と、前記ゲート電極の側壁に側壁絶縁膜を形成する工程と、前記ゲート電極の両側に、前記側壁絶縁膜を介して一方の前記第1応力導入層の少なくとも一部にソース側エクステンション領域を介してソース領域を形成し、他方の前記第1応力導入層の少なくとも一部にドレイン側エクステンション領域を介してドレイン領域を形成する工程と、前記ソース領域側の側壁絶縁膜上から前記ソース領域上にかけて、および前記ドレイン領域側の側壁絶縁膜上から前記ドレイン領域上にかけて第2応力導入層を形成する工程を有し、前記第1応力導入層と前記第2応力導入層により前記ソース領域と前記ドレイン領域との間の前記半導体基板に形成されるチャネル領域に印加される応力値に応じて、ソース側エクステンション領域とドレイン側エクステンション領域の不純物濃度を調整して、前記チャネル領域と前記ソース領域との不純物境界と、前記チャネル領域と前記ドレイン領域との不純物境界の間に、前記ソース領域側の応力分布のピークと前記ドレイン領域側の応力分布のピークを位置させる。
【0020】
本発明の半導体装置の製造方法では、チャネル領域とソース領域との不純物境界と、チャネル領域とドレイン領域との不純物境界に、ソース領域側の応力分布のピークとドレイン領域側の応力分布のピークが位置するようになる。これによって、チャネル領域にかかる応力の応力分布ピークとソース領域近傍の電位分布のピークが重なる構造となるので、キャリア速度が向上して飽和電流特性が向上する。
【発明の効果】
【0021】
本発明の半導体装置は、チャネル領域に注入されるキャリア量を増やすことができるので、キャリア速度が向上して、トランジスタの駆動能力が高くなる。そのため、チャネル領域に印加される応力での特性向上効果を最大化することができる。また、nおよびpチャネル型半導体装置の両方に対して効果が期待できるという利点がある。
【0022】
本発明の半導体装置の製造方法は、チャネル領域に注入されるキャリア量を増やすことができるので、キャリア速度を向上させて、トランジスタの駆動能力を高くすることができる。そのため、チャネル領域に印加される応力での特性向上効果を最大化することができる。また、nおよびpチャネル型半導体装置の両方に対して効果が期待できるという利点がある。
【図面の簡単な説明】
【0023】
【図1】本発明の第1実施の形態に係る半導体装置の第1例を示した図である。
【図2】本発明の第1実施の形態に係る半導体装置の第2例を示した図である。
【図3】本発明の第1実施の形態に係る半導体装置の第3例を示した図である。
【図4】本発明の第2実施の形態に係る半導体装置の製造方法の第1例を示した製造工程断面図である。
【図5】本発明の第2実施の形態に係る半導体装置の製造方法の第1例を示した製造工程断面図である。
【図6】本発明の第2実施の形態に係る半導体装置の製造方法の第1例を示した製造工程断面図である。
【図7】本発明の第2実施の形態に係る半導体装置の製造方法の第2例を示した製造工程断面図である。
【図8】本発明の第2実施の形態に係る半導体装置の製造方法の第3例を示した製造工程断面図である。
【図9】本発明の第2実施の形態に係る半導体装置の製造方法の第3例を示した製造工程断面図である。
【図10】半導体装置1のキャリアに対する移動度向上率とキャリア速度向上率の関係を示した図である。
【図11】図10に示した各プロットの傾き値を示した図である。
【図12】実施例2の半導体装置2と実施例3の半導体装置3の効果について示したシミュレーション結果の応力分布図である。
【図13】従来の半導体装置を示した図である。
【発明を実施するための形態】
【0024】
以下、発明を実施するための形態(以下、実施の形態とする)について説明する。
【0025】
<1.第1の実施の形態>
[半導体装置の構成の第1例]
本発明の第1実施の形態に係る半導体装置の構成の第1例を、図1によって説明する。図1では、(1)に概略構成断面図を示し、(2)にキャリア濃度分布を示し、(3)に電位分布を示し、(4)にチャネル領域の応力分布を示す。
【0026】
図1(1)に示すように、半導体基板11の一部領域にチャネル領域12が形成されていて、このチャネル領域12上にはゲート絶縁膜13を介してゲート電極14が形成されている。上記半導体基板1には、例えばシリコン基板を用いる。
【0027】
上記ゲート絶縁膜13は、酸化ハフニウム(HfO2)、酸化アルミニウムハフニウム(HfAlO2)、酸化シリコンハフニウム(HfSiO)、酸化タンタル(Ta2O5)や酸化アルミニウム(Al2O3)、酸化ジルコニウム(ZrO2)等の高誘電率(High-k)膜、酸化シリコン(SiO2)または酸窒化シリコン(SiON)で形成されている。その膜厚は1nm〜3nm程度に形成されている。本実施例では、一例として、酸化ハフニウム(HfO2)を用いた。
【0028】
上記ゲート電極14は、多結晶シリコンや金属層、金属化合物層で形成することができる。
例えば、金属層や金属化合物層としては、窒化チタン(TiN)、チタン(Ti)、チタンシリコン(TiSi)、ニッケル(Ni)、ニッケルシリコン(NiSi)、ハフニウム(Hf)、ハフニウムシリサイド(HfSi)、タングステン(W)、タンタル(Ta)、タンタルシリコン(TaSi)、窒化タンタルシリコン(TaSiN)、コバルト(Co)、コバルトシリコン(CoSi)、ルテニウム(Ru)もしくはインジウム(Ir)が挙げられる。本実施例では、一例として、窒化チタン(TiN)膜を用いた。
さらに、本実施例では、ゲート絶縁膜13とゲート電極14のそれぞれを単層膜で形成しているが、しきい値電圧や抵抗値の調整のために、いくつかの材料層を積層して形成してもよい。
【0029】
上記ゲート電極14の側壁には、第1側壁絶縁膜15が形成されている。さらに上記ゲート電極14の両側には上記第1側壁絶縁膜15を介して第2側壁絶縁膜18が形成されている。例えば、第1側壁絶縁膜15と第2側壁絶縁膜18には、酸化シリコン(SiO2)膜や窒化シリコン膜等を単層や積層で用いることができ、それぞれ2nm〜10nmおよび20nm〜100nm程度の厚さに形成されている。また、ゲート容量を低減するために、配線絶縁膜等に用いられる低誘電率膜(Low-k)を用いることもできる。
なお、上記ゲート絶縁膜13、上記ゲート電極14は、第1側壁絶縁膜15と上記第2側壁絶縁膜18に形成された凹部(後の製造方法で説明する。)内に形成されたものである。
【0030】
上記ゲート電極14の一方側の上記半導体基板11には、ソース側エクステンション領域16が形成され、他方側の上記半導体基板11にはドレイン側エクステンション領域17が形成されている。上記ソース側エクステンション領域16および上記ドレイン側エクステンション領域17はともに、上記ゲート電極14のゲート長方向の端部下方側に入り込むように形成されている。したがって、チャネル領域12の両側に、上記ソース側エクステンション領域16と上記ドレイン側エクステンション領域17が形成されている。
【0031】
また、上記ゲート電極14の両側の上記半導体基板11には、第1応力導入層21が形成されている。したがって、上記ソース側エクステンション領域16の一部およびドレイン側エクステンション領域17の一部は、すなわち第2側壁絶縁膜18下部の第1応力導入層21の上部に形成されている。
【0032】
さらに上記ゲート電極14の一方側には上記ソース側エクステンション領域16を介してソース領域19が形成され、上記ゲート電極14の他方側にはドレイン側エクステンション領域17を介してドレイン領域20が形成されている。
したがって、上記ソース領域19および上記ドレイン領域20は、上記第2側壁絶縁膜18下部にソース側エクステンション領域16、ドレイン側エクステンション領域17を残すように形成されている。
そして上記ソース領域19および上記ドレイン領域20は、それぞれ上記第1応力導入層21に形成されている。
上記第1応力導入層21は、炭素(C)やゲルマニウム(Ge)等とそれらのシリコン化合物からなり、例えば30nm〜100nm程度の厚さで形成されている。そして、チャネル領域12に印加したい応力に応じて、炭素(C)とゲルマニウム(Ge)の含有量が調整される。
例えばPMOSトランジスタの場合にはSiGeを用い、チャネル領域に圧縮応力を発生させる。nMOSトランジスタの場合にはSiCを用い、チャネル領域に引張応力を発生させる。
【0033】
上記チャネル領域12とソース側エクステンション領域16およびドレイン側エクステンション領域17には、n型トランジスタの場合にはそれぞれp型不純物とn型不純物、p型トランジスタの場合にはそれぞれn型不純物とp型不純物が導入されている。例えば、n型不純物としてはリン(P)やヒ素(As)等が用いられ、p型不純物としては、ボロン(B)、フッ化ボロン(BF2)やインジウム(In)等が用いられる。またソース領域19およびドレイン領域20には、ソース側エクステンション領域16、ドレイン側エクステンション領域17と同型不純物が導入されている。
【0034】
また、ソース領域19およびドレイン領域20のそれぞれの上部には、シリサイド層22が形成されている。シリサイド層22は、例えばチタン(Ti)、コバルト(Co)、ニッケル(Ni)、白金(Pt)またはそれらの化合物により、20nm〜70nm程度の厚さに形成されたシリサイド層からなる。
また、第2側壁絶縁膜18とシリサイド層22を覆うように第2応力導入層23が形成されている。
【0035】
上記第2応力導入層23は、1.5GPa〜2.2GPa程度の引張応力や圧縮応力を持った膜で形成される。例えば30nm〜70nm程度の膜厚の窒化シリコンで形成される。
また、第2応力導入層23の一部または全部を覆うように、層間絶縁膜24が形成されている。上記層間絶縁膜24は、例えばTEOSやNSG等で形成される。この層間絶縁膜24は、応力を強化するために、第2応力導入層23と同材料で形成される場合もある。
【0036】
また、図示はしていないが、ゲート電極14とシリサイド層22は、それぞれ配線層と接続され、配線層から電位が供給できるようになっている。
このように、半導体装置1は構成されている。
【0037】
次に、キャリア濃度分布、電位分布、応力分布について説明する。図1(2a)〜(4a)にpFETの場合のそれぞれの波形を示し、図1(2b)〜(4b)にnFETの場合のそれぞれの波形を示した。
上記半導体装置1では、図1(2a)、(2b)に示すように、pFET、nFETともに、ソース側エクステンション領域16およびドレイン側エクステンション領域17は、チャネル領域12においてゲート電極14の端部より内側にキャリア濃度のピークが位置するように形成されている。
【0038】
図1(2)〜(4)に示すように、第1応力導入層21と第2応力導入層23よりチャネル領域12へ印加される応力分布のピークは、ソース側エクステンション領域16近傍のキャリア濃度分布のピークより内側に位置する。(3b)図は、n型FETにおいて、ソースに対してドレインに正電位を印加したときの伝導帯の電位分布を示しており、(4b)図は、n型FETにおいて、正の応力(引張応力)分布を示している。(3a)図は、p型FETにおいて、ソースに対してドレインに負電位を印加したときの価電子帯の電位分布を示しており、(4a)図は、p型FETにおいて、負の応力(圧縮応力)分布を示している。
言い換えれば、チャネル領域12におけるソース領域19側のキャリア濃度分布のピークの位置とドレイン領域20側のキャリア濃度分布のピークの位置との間に、ソース領域19側の応力分布のピークとドレイン領域20側の応力分布のピークが位置する。
またソース側エクステンション領域16近傍の電位のピークが、チャネル領域12へ印加される応力分布のピークと重なるようになっている。
【0039】
近年、上記実施例1で説明したソース側エクステンション領域16やドレイン側エクステンション領域17のキャリア濃度やチャネル領域12に印加された応力は、デバイス断面からの物理解析により測定が可能となっている。
例えば、キャリア濃度測定は走査型拡がり抵抗顕微鏡(Scanning Spread Resistance Microscopy:SSRM)や走査型容量顕微鏡像(Scanning Capacitance Microscope:SCM)、応力測定はUV-Raman spectroscopy(例えば、前記非特許文献1参照)やNano-Beam Diffraction(NBD)などといった方法がある。これらの方法を用いることで、ソース側エクステンション領域16近傍の電位(ポテンシャル)分布のピークの位置とチャネル領域12に印加された応力分布のピークの位置を合わせこむことが可能となる。
そして、前記したように、ソース側エクステンション領域16近傍の電位分布のピークがチャネル領域12に印加された応力分布のピークと重なることが重要である。
そのため、ソース側エクステンション領域16とドレイン側エクステンション領域17が非対称な構造となる場合は、ドレイン側エクステンション領域17のキャリア濃度分布のピーク位置がずれる場合もある。
【0040】
上記半導体装置1では、チャネル領域12とソース領域19との不純物境界(pn接合境界)と、チャネル領域12とドレイン領域20との不純物境界(pn接合境界)の間に、ソース領域19側の応力分布のピークとドレイン領域20側の応力分布のピークが位置する。これによって、チャネル領域12にかかる応力の応力分布ピークとソース領域19(ソース側エクステンション領域16)近傍の電位分布のピークが重なる構造となるので、チャネル領域12に注入されるキャリア量を増やすことができる。
【0041】
よって、チャネル領域12に注入されるキャリア量が増えることにより、キャリア速度が向上して、トランジスタの駆動能力が高くなる。そのため、チャネル領域12に印加される応力での特性向上効果を最大化することができる。n型FET、p型FETいずれにおいて同様の効果が期待できる。
【0042】
[半導体装置の構成の第2例]
本発明の第2実施の形態に係る半導体装置の構成の第2例を、図2によって説明する。図2では、(1)に概略構成断面図を示し、(2)にキャリア濃度分布を示し、(3)に電位分布を示し、(4)にチャネル領域の応力分布を示す。なお、(2)〜(4)図は、一例としてnFETの場合の波形を示した。
【0043】
図2に示すように、半導体基板11の一部領域にチャネル領域12が形成されていて、このチャネル領域12上にはゲート絶縁膜13を介してゲート電極14が形成されている。上記半導体基板1には、例えばシリコン基板を用いる。
【0044】
上記ゲート絶縁膜13は、酸化ハフニウム(HfO2)、酸化アルミニウムハフニウム(HfAlO2)、酸化シリコンハフニウム(HfSiO)、酸化タンタル(Ta2O5)や酸化アルミニウム(Al2O3)、酸化ジルコニウム(ZrO2)等の高誘電率(High-k)膜、酸化シリコン(SiO2)または酸窒化シリコン(SiON)で形成されている。その膜厚は1nm〜3nm程度に形成されている。本実施例では、一例として、酸化ハフニウム(HfO2)を用いた。
【0045】
上記ゲート電極14は、多結晶シリコンや金属層、金属化合物層で形成することができる。
例えば、金属層や金属化合物層としては、窒化チタン(TiN)、チタン(Ti)、チタンシリコン(TiSi)、ニッケル(Ni)、ニッケルシリコン(NiSi)、ハフニウム(Hf)、ハフニウムシリサイド(HfSi)、タングステン(W)、タンタル(Ta)、タンタルシリコン(TaSi)、窒化タンタルシリコン(TaSiN)、コバルト(Co)、コバルトシリコン(CoSi)、ルテニウム(Ru)もしくはインジウム(Ir)が挙げられる。本実施例では、一例として、窒化チタン(TiN)膜を用いた。
さらに、本実施例では、ゲート絶縁膜13とゲート電極14のそれぞれを単層膜で形成しているが、しきい値電圧や抵抗値の調整のために、いくつかの材料層を積層して形成してもよい。
【0046】
上記ゲート電極14の側壁には、第1側壁絶縁膜15が形成されている。さらに上記ゲート電極14の両側には上記第1側壁絶縁膜15を介して第2側壁絶縁膜18が形成されている。さらに、上記第2側壁絶縁膜18の内側には、上記第3側壁絶縁膜25が形成されている。
例えば、上記第1側壁絶縁膜15、第2側壁絶縁膜18、第3側壁絶縁膜25には、酸化シリコン(SiO2)膜や窒化シリコン膜等を単層や積層で用いることができる。また、上記第1側壁絶縁膜15は、例えば2nm〜10nm程度の厚さに形成され、上記第2側壁絶縁膜18は、例えば20nm〜100nm程度の厚さに形成されている。また上記第3側壁絶縁膜25は、2nm〜6nm程度の厚さに形成されている。また、これらの側壁絶縁膜は、ゲート容量を低減するために、配線絶縁膜等に用いられる低誘電率膜(Low-k)を用いることもできる。
なお、上記ゲート絶縁膜13、上記ゲート電極14は、上記第2側壁絶縁膜18に形成された凹部(後の製造方法で説明する。)内に形成されたものである。
【0047】
上記ゲート電極14の一方側の上記半導体基板11には、ソース側エクステンション領域16が形成され、他方側の上記半導体基板11にはドレイン側エクステンション領域17が形成されている。上記ソース側エクステンション領域16および上記ドレイン側エクステンション領域17はともに、上記ゲート電極14のゲート長方向の端部下方側に入り込むように形成されている。したがって、チャネル領域12の両側に、上記ソース側エクステンション領域16と上記ドレイン側エクステンション領域17が形成されている。
【0048】
また、上記ゲート電極14の両側の上記半導体基板11には、第1応力導入層21が形成されている。したがって、上記ソース側エクステンション領域16の一部およびドレイン側エクステンション領域17の一部は、すなわち第2側壁絶縁膜18下部の第1応力導入層21の上部に形成されている。
【0049】
さらに上記ゲート電極14の一方側には上記ソース側エクステンション領域16を介してソース領域19が形成され、上記ゲート電極14の他方側にはドレイン側エクステンション領域17を介してドレイン領域20が形成されている。
したがって、上記ソース領域19および上記ドレイン領域20は、上記第2側壁絶縁膜18下部にソース側エクステンション領域16、ドレイン側エクステンション領域17を残すように形成されている。
そして上記ソース領域19および上記ドレイン領域20は、それぞれ上記第1応力導入層21に形成されている。
上記第1応力導入層21は、炭素(C)やゲルマニウム(Ge)等とそれらのシリコン化合物からなり、例えば30nm〜100nm程度の厚さで形成されている。そして、チャネル領域12に印加したい応力に応じて、炭素(C)とゲルマニウム(Ge)の含有量が調整される。
例えばPMOSトランジスタの場合にはSiGeを用い、nMOSトランジスタの場合にはSiCを用いる。
【0050】
上記チャネル領域12とソース側エクステンション領域16およびドレイン側エクステンション領域17には、n型トランジスタの場合にはそれぞれp型不純物とn型不純物、p型トランジスタの場合にはそれぞれn型不純物とp型不純物が導入されている。例えば、n型不純物としてはリン(P)やヒ素(As)等が用いられ、p型不純物としては、ボロン(B)、フッ化ボロン(BF2)やインジウム(In)等が用いられる。またソース領域19およびドレイン領域20には、ソース側エクステンション領域16、ドレイン側エクステンション領域17と同型不純物が導入されている。
【0051】
また、ソース領域19およびドレイン領域20のそれぞれの上部には、シリサイド層22が形成されている。シリサイド層22は、例えばチタン(Ti)、コバルト(Co)、ニッケル(Ni)、白金(Pt)またはそれらの化合物により、20nm〜70nm程度の厚さに形成されたシリサイド層からなる。
また、第2側壁絶縁膜18とシリサイド層22を覆うように第2応力導入層23が形成されている。
【0052】
上記第2応力導入層23は、1.5GPa〜2.2GPa程度の引張応力や圧縮応力を持った膜で形成される。例えば30nm〜70nm程度の膜厚の窒化シリコンで形成される。
また、第2応力導入層23の一部または全部を覆うように、層間絶縁膜24が形成されている。上記層間絶縁膜24は、例えばTEOSやNSG等で形成される。この層間絶縁膜24は、応力を強化するために、第2応力導入層23と同材料で形成される場合もある。
【0053】
また、図示はしていないが、ゲート電極14とシリサイド層22は、それぞれ配線層と接続され、配線層から電位が供給できるようになっている。
このように、半導体装置2は構成されている。
【0054】
そして上記半導体装置2では、図2(2)に示すように、ソース側エクステンション領域16およびドレイン側エクステンション領域17は、チャネル領域12においてゲート電極14の端部より内側にキャリア濃度が位置するように形成されている。
【0055】
さらに図2(2)〜(4)に示すように、ソース側エクステンション領域16近傍のキャリア濃度分布のピークがゲート電極14の端部にある。また、第1応力導入層21と第2応力導入層23よりチャネル領域12にて印加される応力の応力分布のピークがソース側エクステンション領域16近傍のキャリア濃度分布のピークよりも内側に位置している。そのため、ゲート電極14の端部より内側で、チャネル領域12に印加される応力の応力分布のピークとソース側エクステンション領域16近傍の電位分布のピークが重なる構造となっている。
【0056】
このような構造となっていることから、実施例1の半導体装置1よりも、ゲート電極14とソース側エクステンション領域16およびドレイン側エクステンション領域17間のオーバーラップ容量を低減することができる。
【0057】
また、上記半導体装置2では、チャネル領域12とソース領域19との不純物境界(pn接合境界)と、チャネル領域12とドレイン領域20との不純物境界(pn接合境界)の間に、ソース領域19側の応力分布のピークとドレイン領域20側の応力分布のピークが位置する。これによって、チャネル領域12にかかる応力の応力分布ピークとソース領域19(ソース側エクステンション領域16)近傍の電位分布のピークが重なる構造となるので、キャリア速度が向上して飽和電流特性が向上する。
【0058】
よって、チャネル領域12に注入されるキャリア量を増やすことができるので、キャリア速度が向上して、トランジスタの駆動能力が高くなる。そのため、チャネル領域12に印加される応力での特性向上効果を最大化することができる。また、nチャネル型半導体装置に対しても同様の効果が期待できるという利点がある。
【0059】
[半導体装置の構成の第3例]
本発明の第2実施の形態に係る半導体装置の構成の第3例を、図3によって説明する。図3では、(1)に概略構成断面図を示し、(2)にキャリア濃度分布を示し、(3)に電位分布を示し、(4)にチャネル領域の応力分布を示す。なお、(2)〜(4)図は、一例としてnFETの場合の波形を示した。
【0060】
図3に示すように、半導体基板11の一部領域にチャネル領域12が形成されていて、このチャネル領域12上にはゲート絶縁膜13を介してゲート電極14が形成されている。上記半導体基板1には、例えばシリコン基板を用いる。
【0061】
上記ゲート絶縁膜13は、酸化ハフニウム(HfO2)、酸化アルミニウムハフニウム(HfAlO2)、酸化シリコンハフニウム(HfSiO)、酸化タンタル(Ta2O5)や酸化アルミニウム(Al2O3)、酸化ジルコニウム(ZrO2)等の高誘電率(High-k)膜、酸化シリコン(SiO2)または酸窒化シリコン(SiON)で形成されている。その膜厚は1nm〜3nm程度に形成されている。本実施例では、一例として、酸化ハフニウム(HfO2)を用いた。
【0062】
上記ゲート電極14は、多結晶シリコンや金属層、金属化合物層で形成することができる。
例えば、金属層や金属化合物層としては、窒化チタン(TiN)、チタン(Ti)、チタンシリコン(TiSi)、ニッケル(Ni)、ニッケルシリコン(NiSi)、ハフニウム(Hf)、ハフニウムシリサイド(HfSi)、タングステン(W)、タンタル(Ta)、タンタルシリコン(TaSi)、窒化タンタルシリコン(TaSiN)、コバルト(Co)、コバルトシリコン(CoSi)、ルテニウム(Ru)もしくはインジウム(Ir)が挙げられる。本実施例では、一例として、窒化チタン(TiN)膜を用いた。
さらに、本実施例では、ゲート絶縁膜13とゲート電極14のそれぞれを単層膜で形成しているが、しきい値電圧や抵抗値の調整のために、いくつかの材料層を積層して形成してもよい。
【0063】
上記ゲート電極14の側壁には、第1側壁絶縁膜15が形成されている。さらに上記ゲート電極14の両側には上記第1側壁絶縁膜15を介して第2側壁絶縁膜18が形成されている。例えば、第1側壁絶縁膜15と第2側壁絶縁膜18には、酸化シリコン(SiO2)膜や窒化シリコン膜等を単層や積層で用いることができ、それぞれ20nm〜50nmおよび20nm〜100nm程度の厚さに形成されている。また、ゲート容量を低減するために、配線絶縁膜等に用いられる低誘電率膜(Low-k)を用いることもできる。
【0064】
上記ゲート電極14の一方側の上記半導体基板11には、ソース側エクステンション領域16が形成され、他方側の上記半導体基板11にはドレイン側エクステンション領域17が形成されている。上記ソース側エクステンション領域16および上記ドレイン側エクステンション領域17はともに、上記ゲート電極14の端下部側に入り込むように形成されている。
【0065】
上記ゲート電極14の一方側には上記ソース側エクステンション領域16を介してソース領域19が形成され、上記ゲート電極14の他方側にはドレイン側エクステンション領域17を介してドレイン領域20が形成されている。上記ソース領域19および上記ドレイン領域20は、上記第2側壁絶縁膜18下部にソース側エクステンション領域16、ドレイン側エクステンション領域17を残すように形成されている。
【0066】
また、上記ソース領域19が形成される上記半導体基板11および上記ドレイン領域20が形成される上記半導体基板11には、それぞれに第1応力導入層21(21S,21D)が形成されている。
【0067】
例えば、上記ソース領域19は第1応力導入層21S内に形成され、上記ドレイン領域20は第1応力導入層21D内に形成されている。そして、それぞれの第1応力導入層21の端部はほぼ上記ゲート電極14端部下方に位置している。したがって、上記第1応力導入層21には、上記第2側壁絶縁膜18の下方に形成されたソース側エクステンション領域16およびドレイン側エクステンション領域17が形成されている。
【0068】
上記チャネル領域12とソース側エクステンション領域16およびドレイン側エクステンション領域17には、n型トランジスタの場合にはそれぞれp型不純物とn型不純物、p型トランジスタの場合にはそれぞれn型不純物とp型不純物が導入されている。例えば、n型不純物としてはリン(P)やヒ素(As)等が用いられ、p型不純物としては、ボロン(B)、フッ化ボロン(BF2)やインジウム(In)等が用いられる。またソース領域19およびドレイン領域20には、ソース側エクステンション領域16、ドレイン側エクステンション領域17と同型不純物が導入されている。
【0069】
上記第1応力導入層21は、炭素(C)やゲルマニウム(Ge)等とそれらのシリコン化合物からなり、例えば30nm〜100nm程度の厚さで形成されている。そして、チャネル領域12に印加したい応力に応じて、炭素(C)とゲルマニウム(Ge)の含有量が調整される。
例えばPMOSトランジスタの場合にはSiGeを用い、nMOSトランジスタの場合にはSiCを用いる。
【0070】
また、上記ソース領域19上、上記ドレイン領域20上には、それぞれにシリサイド層22(22S)、22(22D)が形成されている。また、ゲート電極14に多結晶シリコン層を用いている場合には、ゲート電極14上部にもシリサイド層22(22G)が形成されていても構わない。上記シリサイド層22は、例えばチタン(Ti)、コバルト(Co)、ニッケル(Ni)、白金(Pt)またはそれらの化合物により、20nm〜70nm程度の厚さに形成されたシリサイド層からなる。
【0071】
さらに、上記ゲート電極14上、上記ソース領域19上、ドレイン領域20上を被覆するように、第2応力導入層23が形成されている。すなわち、上記第2応力導入層23は、ソース領域19のシリサイド層22上から、第2側壁絶縁膜18上およびゲート電極14上を通って、ドレイン領域20のシリサイド層22上に繋がって形成された構造となっている。
上記第2応力導入層23上に層間絶縁膜24が形成されている。
【0072】
上記第2応力導入層23は、1.5GPa〜2.2GPa程度の引張応力や圧縮応力を持った膜で形成される。例えば30nm〜70nm程度の膜厚の窒化シリコンで形成される。上記層間絶縁膜24は、例えばTEOSやNSG等で形成される。この層間絶縁膜24は、応力を強化するために、第2応力導入層23と同材料で形成される場合もある。
【0073】
上記構成の半導体装置3では、上記ソース領域19とドレイン領域20間の半導体基板11にチャネル領域12が形成される。
【0074】
また、図示はしていないが、ゲート電極14とシリサイド層22は、それぞれ配線層と接続され、配線層から電位が供給できるようになっている。
このように、半導体装置3は構成されている。
【0075】
図3(2)〜(4)に示すように、ソース側エクステンション領域16近傍のキャリア濃度分布のピークがゲート電極14端部より内側に入り込んでいる。また、チャネル領域12へ印加される応力の応力分布のピークがソース側エクステンション領域16近傍のキャリア濃度分布のピークよりも内側に位置している。このため、チャネル領域12へ印加される応力の応力分布のピークが、ゲート電極14の端部より内側でソース側エクステンション領域16の近傍の電位分布のピークと重なる構造となっている。
【0076】
上記半導体装置3では、チャネル領域12とソース領域19との不純物境界(pn接合境界)と、チャネル領域12とドレイン領域20との不純物境界(pn接合境界)の間に、ソース領域19側の応力分布のピークとドレイン領域20側の応力分布のピークが位置する。これによって、チャネル領域12にかかる応力の応力分布ピークとソース領域19(ソース側エクステンション領域16)近傍の電位分布のピークが重なる構造となるので、キャリア速度が向上して飽和電流特性が向上する。
【0077】
よって、チャネル領域12に注入されるキャリア量を増やすことができるので、キャリア速度が向上して、トランジスタの駆動能力が高くなる。そのため、チャネル領域12に印加される応力での特性向上効果を最大化することができる。また、nチャネル型半導体装置に対しても同様の効果が期待できるという利点がある。
【0078】
<2.第2の実施の形態>
[半導体装置の製造方法の第1例]
本発明の第2実施の形態に係る半導体装置の製造方法の第1例を、図4〜図6の製造工程断面図によって説明する。この製造方法は、前記第1例の半導体装置1を製造する一例である。
【0079】
図4(1)に示すように、半導体基板11上にダミーゲートパターン41を形成する。このダミーゲートパターン41は、下層にダミー絶縁膜42を形成し、さらにダミーゲート電極膜43、ハードマスク膜44を順に積層した後、それらの膜をパターニングして形成される。
【0080】
なお、図示はしていないが、ダミーパ絶縁膜42を形成する前に、半導体基板11中に素子分離領域を形成後、イオン注入法によって上記半導体基板11中に不純物を導入してウェル領域を形成しておいてもよい。このときダミー絶縁膜42は、例えば酸化シリコン(SiO2)膜で形成される。この酸化シリコン膜の膜厚は、例えば1nm〜3nm程度とする。その形成方法は、例えば熱酸化法や化学気相成長法(CVD)を用いる。
【0081】
上記ダミーゲート電極膜43は、例えば多結晶シリコン膜で形成される。この多結晶シリコン膜は、例えば80nm〜150nm程度の厚さに形成され、例えばCVD法などにより形成される。
【0082】
本実施例では、後の工程でダミー絶縁膜42を除去してゲート絶縁膜を形成するので、この時点でダミー絶縁膜42を形成せずにゲート絶縁膜を形成しておいてもよい。この場合、ゲート絶縁膜には、酸化ハフニウム(HfO2)、酸化アルミニウムハフニウム(HfAlO2)、酸化シリコンハフニウム(HfSiO)、酸化タンタル(Ta2O5)や酸化アルミニウム(Al2O3)、酸化ジルコニウム(ZrO2)等の高誘電率(High-k)膜、酸化シリコン(SiO2)、酸窒化シリコン(SiON)などを用いることができる。また、これらの膜は、例えば1nm〜3nmの膜厚に形成される。
【0083】
上記ハードマスク膜44には、例えば窒化シリコン膜で形成される。この窒化シリコン膜は、例えば50nm〜150nm程度に膜厚に形成される。その成膜方法としては、CVD法が採用される。
【0084】
その後、光リソグラフィー技術や電子線リソグラフィー技術を用いてレジストパターン(図示せず)を形成する。
次に、上記レジストパターンをエッチングマスクに用いたドライエッチング法によって、上記ハードマスク膜44をエッチングしてハードマスク45を形成する。
次に、上記レジストパターンを除去した後、ハードマスク45をエッチングマスクとしてダミーゲート電極膜43とダミー絶縁膜42をエッチングして、ダミーゲート電極46、ダミーゲート絶縁膜47を形成する。このとき、レジストパターンを除去せずに、ダミーゲート電極膜43とダミー絶縁膜42をエッチングする場合もある。
このようにして、下層よりダミーゲート絶縁膜47、ダミーゲート電極46、ハードマスク45からなるダミーゲートパターン41が形成される。
【0085】
次に、図4(2)に示すように、ダミーゲートパターン41の側壁にダミー側壁絶縁膜48を形成する。このダミー側壁絶縁膜48は、上記半導体基板11上の全面に絶縁膜を形成した後、その絶縁膜をドライエッチング法などによりエッチバックすることで、上記ダミーパターン41の側壁に絶縁膜を残して形成される。
上記ダミー側壁絶縁膜48は、例えば窒化シリコン膜やSiO2膜、TEOS(Tetra Ethyl Ortho Silicate)膜、NSG膜で形成され、例えば50nm〜150nm程度の厚さに形成される。その成膜方法は、例えばCVD法による。
【0086】
その後、上記半導体基板11の全面をドライエッチング法などによりリセスエッチングする。この時、半導体基板11に対してハードマスク45とダミー側壁絶縁膜48のエッチバック選択比を高くすることで、半導体基板11のみエッチングすることを可能にする。
また、素子分離領域(図示せず)を形成している場合は、素子分離領域を構成する材料との選択比もできるだけ高くしておくことが望ましい。この時、半導体基板11に50nm〜100nm程度の溝49を形成する。
その後、上記溝49内へ選択的に第1応力導入層21を形成する。第1応力導入層21は、例えば、圧縮応力を導入する際にはシリコンゲルマニウム(SiGe)、引っ張り応力を導入する際には炭化シリコン(SiC)を選択エピタキシャル成長法にて形成する。そのエピタキシャル成長の堆積厚は、例えば50nm〜200nm程度とする。
【0087】
また、本実施例のように、SiGeやSiC上にシリサイド電極を形成する場合には、上記第1応力導入層21上にシリコン層(図示せず)を30nm〜50nm程度の厚さで積層させておくことが好ましい。
【0088】
さらに、この第1応力導入層21を形成する際に、ソース・ドレイン領域を形成するために同時に不純物を導入しておく場合もある。例えば、n型トランジスタの場合にはそれぞれn型不純物、p型トランジスタの場合にはそれぞれp型不純物を導入しておく。
【0089】
次に、図4(3)に示すように、上記ダミー側壁絶縁膜48(前記図4(2)参照)を、例えばウェットエッチング法によって除去する。続いて、上記ダミーゲートパターン41を被覆するように上記半導体基板11の全面に絶縁膜を形成する。その後、ドライエッチング法等によりこの絶縁膜をエッチバックして、上記ダミーゲートパターン41の側壁に、第1側壁絶縁膜15を形成する。この第1側壁絶縁膜15は、窒化シリコン、TEOS、NSG、SiO2等で形成され、例えば2nm〜10nm程度の厚さに形成される。またこの第1側壁絶縁膜15を形成する絶縁膜の成膜方法は、例えばCVD法による。
なお、本例では第1側壁絶縁膜15を用いているが、第1側壁絶縁膜15を形成しない場合もある。
【0090】
次に、図5(4)に示すように、上記ダミーゲートパターン41、第1側壁絶縁膜15、素子分離領域(図示せず)等をマスクにしてイオン注入を行い、上記半導体基板11に、ソース側エクステンション領域16とドレイン側エクステンション領域17を同時形成する。ソース側エクステンション領域16およびドレイン側エクステンション領域17は、n型トランジスタの場合にはそれぞれn型不純物を、p型トランジスタの場合にはp型不純物を導入しておく。
また、トランジスタ形成時に、チャネル領域12に印加する応力の分布を事前に把握しておき、その応力分布のピークとソース側エクステンション領域16近傍に形成させる電位分布のピークの位置が重なるように、上記イオン注入により不純物を導入する。その際、前述した第1側壁絶縁膜15の膜厚を調整する場合もある。
例えば、本実施例では、n型不純物にはヒ素(As)等を用い、1keV〜2keVのエネルギーで7×1014cm-2〜2×1015cm-2程度のドーズ量で注入する。
また、p型不純物には、フッ化ボロン(BF2)等を用い、1keV〜3keVのエネルギーで8×1014cm-2〜3×1015cm-2程度のドーズ量で注入する。
その際、それぞれの不純物は半導体基板11に対して例えば0度の注入角度(半導体基板11表面に対して鉛直方向)で注入する。
【0091】
さらに、場合によっては、ソース側エクステンション領域16およびドレイン側エクステンション領域17の不純物とは逆導電型の不純物をソース側エクステンション領域16およびドレイン側エクステンション領域17よりも深い位置に注入する。こうすることで、ソース側エクステンション領域16およびドレイン側エクステンション領域17の深さ方向の不純物プロファイルをさらに急峻にすることもできる。
【0092】
ソース側エクステンション領域16およびドレイン側エクステンション領域17を形成するためのイオン注入条件は、チャネル領域12に印加される応力の分布のピークに合わせて調整する必要があるので、上記一例に限定されるものではない。本実施例では、第1応力導入層21と、後に説明する第2応力導入層を組み合わせた場合で調整している。
【0093】
次に、図5(5)に示すように、半導体基板11上の全面に絶縁膜を形成した後、ドライエッチング法を用いてエッチバックを行い、第1側壁絶縁膜15の側面に第2側壁絶縁膜18を形成する。
上記第2側壁絶縁膜18となる絶縁膜は、例えば窒化シリコン膜、TEOS、NSG、SiO2等により形成され、例えば20nm〜100nm程度の厚さでけされるその成膜方法は、例えばCVD法による。上記第2側壁絶縁膜18は1層の絶縁膜で形成されているが、絶縁膜を複数層に積層して形成することもできる。
【0094】
次に、上記ハードマスク45、第1側壁絶縁膜15、第2側壁絶縁膜18等をマスクにしたイオン注入法によって、上記半導体基板11(実質的には上記第1応力導入層21)にソース領域19とドレイン領域20を形成する。すなわち、ダミーパターン41の一方側に、上記ソース側エクステンション領域16を介してソース領域19が形成され、上記ダミーパターン41の他方側に、上記ドレイン側エクステンション領域17を介してドレイン領域20が形成される。上記ソース領域19と上記ドレイン領域20は、上記ソース側エクステンション領域16および上記ドレイン側エクステンション領域17と同型の不純物を注入して形成される。
その後、アニール処理を行って、上記ソース側エクステンション領域16、上記ドレイン側エクステンション領域17、上記ソース領域19および上記ドレイン領域20に注入された不純物を活性化する。この活性化により、不純物が拡散してダミーゲート電極46のゲート長方向の端部下方までソース側エクステンション領域16およびドレイン側エクステンション領域17が広がっていく。この活性化アニールは、例えば1000℃〜1100℃程度の急速熱処理(RTA)により行う。
上記ソース側エクステンション領域16と上記ドレイン側エクステンション領域17の位置は、この活性化により最終的な位置が決定する。このため、上記アニール条件は、ソース側エクステンション領域16と上記ドレイン側エクステンション領域17の形成時のイオン注入条件とチャネル領域12に印加される応力に合わせて調整される。
すなわち、チャネル領域12へ印加される応力分布のピークが、後に形成されるゲート電極の端部より内側で上記ソース側エクステンション領域16の近傍の電位分布のピークと重なるようにする。
【0095】
次に、サリサイドプロセス技術により、上記ソース領域19上、ドレイン領域20上のそれぞれに、シリサイド層22(22S)、22(22D)を形成する。このシリサイド層22は、例えば、チタン(Ti)、コバルト(Co)、ニッケル(Ni)、白金(Pt)またはそれらの化合物をシリサイド化して形成され、例えば20nm〜70nm程度の厚さに形成される。
【0096】
次に、図5(6)に示すように、上記半導体基板11上の全面に上記ダミーゲートパターン41、上記シリサイド層22等を被覆する第2応力導入層23を形成し、さらに層間絶縁膜24を形成する。
上記第2応力導入層23は、1.5GPa〜2.2GPa程度の引張応力や圧縮応力を持った膜で形成される。例えば30nm〜70nm程度の膜厚の窒化シリコンで形成される。
また、上記層間絶縁膜24は、例えばTEOSやNSG等で形成される。この層間絶縁膜24は、応力を強化するために、第2応力導入層23と同材料で形成する場合もある。
【0097】
次に、図6(7)に示すように、ダミーゲート電極46上部が露出するように、上記層間絶縁膜24、第2応力導入層23、ハードマスク45(前記図4、5等参照)を除去する。この除去加工は、例えば化学的機械研磨(CMP)法により、それぞれの膜を研磨除去する。
【0098】
次に、図6(8)に示すように、エッチングによって、ダミーゲート電極46(前記図6(7)等参照)とダミーゲート絶縁膜47(前記図4、5等参照)を除去して、凹部50を形成する。上記ダミーゲート電極46は、例えばドライエッチング法を用いて選択的に除去される。また、上記ダミーゲート絶縁膜47は、例えばドライエッチング法やウェットエッチング法を用いて選択的に除去される。
【0099】
次に、図6(9)に示すように、上記凹部50の内面にゲート絶縁膜13を形成する。このとき、上記層間絶縁膜24、第2応力導入層23、第2側壁絶縁膜18、第1側壁絶縁膜15上等にも上記ゲート絶縁膜13は形成される。続いて、上記凹部50を埋め込むようにゲート電極形成膜51を形成する。このゲート電極形成膜51は、上記層間絶縁膜24、第2応力導入層23上等のゲート絶縁膜13上にも形成される。
その後、化学的機械研磨(CMP)法によって、上記余剰な上記ゲート電極形成膜51、ゲート絶縁膜13等を除去して、凹部50の内部に、上記ゲート絶縁膜13を介してゲート電極14を形成する。
上記ゲート絶縁膜13は、酸化ハフニウム(HfO2)、酸化アルミニウムハフニウム(HfAlO2)、酸化シリコンハフニウム(HfSiO)、酸化タンタル(Ta2O5)や酸化アルミニウム(Al2O3)、酸化ジルコニウム(ZrO2)等の高誘電率(High-k)膜、酸化シリコン(SiO2)または酸窒化シリコン(SiON)で形成される。その膜厚は1nm〜3nm程度に形成される。また成膜方法は、例えば原子層堆積(Atomic layer deposition :ALD)法や化学的気相成長(CVD)法を用いる。また、酸化シリコンを形成する場合には熱酸化法を用いることもできる。さらに、各膜を積層にして用いることもできる。本実施例では、酸化ハフニウム(HfO2)を用いた。
【0100】
また、上記ゲート電極14(ゲート電極形成膜51)は、窒化チタン(TiN)、チタン(Ti)、チタンシリコン(TiSi)、ニッケル(Ni)、ニッケルシリコン(NiSi)、ハフニウム(Hf)、ハフニウムシリサイド(HfSi)、タングステン(W)、タンタル(Ta)、タンタルシリコン(TaSi)、窒化タンタルシリコン(TaSiN)、コバルト(Co)、コバルトシリコン(CoSi)、ルテニウム(Ru)もしくはインジウム(Ir)で形成される。その成膜方法は、例えば、ALD法、物理的気相堆積(Physical Vapor Deposition:PVD)法、化学気相成長(CVD)法等を用いることができる。本実施例では、PVD法により窒化チタン(TiN)膜を成膜して用いた。
さらに、本実施例では、ゲート絶縁膜13とゲート電極14のそれぞれを単層膜で形成しているが、いくつかの材料層を積層して形成することもできる。
また、上記第2応力導入層23、上記層間絶縁膜24等の上部に形成されている上記ゲート電極14やゲート絶縁膜13の除去には、化学的機械研磨(CMP)法を用いる。
【0101】
また、図示はしていないが、この後に上記ゲート電極14、第2応力導入層23、層間絶縁膜24等の上部に配線層間絶縁膜を形成して、上記ゲート電極14と各シリサイド層22に配線層を接続し、この配線層から電位が供給できるようにする。
また、上記ゲート電極14を多結晶シリコンで形成した場合は、ゲート電極14上にシリサイド層を形成する場合もある。
上記のように製造することで、チャネル領域12に印加される応力分布のピークは、ソース側エクステンション領域16のキャリア濃度分布のピークよりも内側に位置して、ゲート電極14のゲート長方向の端部から15nm程度入り込んだところで、ソース側エクステンション領域16近傍に発生するポテンシャル分布のピークと重なる。
上記のように、半導体装置1は形成される。
【0102】
本発明の半導体装置の製造方法では、チャネル領域12とソース領域19との不純物境界(pn接合境界)と、チャネル領域12とドレイン領域20との不純物境界(pn接合境界)の間で、ゲート電極のゲート長方向の端部よりも内側に、ソース領域19側の応力分布のピークとドレイン領域20側の応力分布のピークが位置するようになる。これによって、チャネル領域12にかかる応力の応力分布ピークとソース領域19(ソース側エクステンション領域16)近傍の電位分布のピークが重なる構造となるので、キャリア速度が向上して飽和電流特性が向上する。
【0103】
よって、チャネル領域12に注入されるキャリア量を増やすことができるので、キャリア速度を向上させて、トランジスタの駆動能力を高くすることができる。そのため、チャネル領域12に印加される応力での特性向上効果を最大化することができる。また、n型チャネル型半導体装置に対しても同様の効果が期待できるという利点がある。
【0104】
[半導体装置の製造方法の第2例]
本発明の第2実施の形態に係る半導体装置の製造方法の第2例を、図7の製造工程断面図によって説明する。この製造方法は、前記第2例の半導体装置2を製造する一例である。
【0105】
前記図4(1)〜図6(8)によって説明した半導体装置の製造方法の第1例の製造方法によって、ダミーパターン41を除去して、図7(1)に示すように、凹部50を形成する。この凹部50は、その幅が40nm〜60nmに形成される。次いで、上記凹部50の内面に側壁絶縁膜形成膜52を形成する。この側壁絶縁膜形成膜52は、上記層間絶縁膜24上、上記第2応力導入層23上、上記第2側壁絶縁膜18上、第1側壁絶縁膜15上等にも形成される。上記側壁絶縁膜形成膜52はその膜厚が2nm〜6nmに形成される。
また、上記側壁絶縁膜形成膜52は、例えば、SiO2、TEOS、NSG、窒化シリコンで形成され、例えば化学的気相成長(CVD)法によって形成される。さらに、上記凹部50の幅や上記側壁絶縁膜形成膜52の膜厚は、チャネル領域12に印加される応力により調整可能であり、この例に示したものに限定されるものではない。
【0106】
次に、図7(2)に示すように、上記側壁絶縁膜形成膜52をドライエッチングによってエッチバックして、上記凹部50の側面上記側壁絶縁膜形成膜52を残して第3側壁絶縁膜25を形成する。これにより、凹部50の領域が確定される。
【0107】
次に、図7(3)に示すように、上記凹部50の内面にゲート絶縁膜13を形成する。このとき、上記層間絶縁膜24、第2応力導入層23、第2側壁絶縁膜18、第1側壁絶縁膜15等の上面にも上記ゲート絶縁膜13は形成される。続いて、上記凹部50を埋め込むようにゲート電極形成膜51を形成する。このゲート電極形成膜51は、上記層間絶縁膜24、第2応力導入層23上等のゲート絶縁膜13上にも形成される。
その後、化学的機械研磨(CMP)法によって、上記余剰な上記ゲート電極形成膜51、ゲート絶縁膜13等を除去して、凹部50の内部に、上記ゲート絶縁膜13を介してゲート電極14を形成する。
上記ゲート絶縁膜13は、酸化ハフニウム(HfO2)、酸化アルミニウムハフニウム(HfAlO2)、酸化シリコンハフニウム(HfSiO)、酸化タンタル(Ta2O5)や酸化アルミニウム(Al2O3)、酸化ジルコニウム(ZrO2)等の高誘電率(High-k)膜、酸化シリコン(SiO2)または酸窒化シリコン(SiON)で形成される。その膜厚は1nm〜3nm程度に形成される。また成膜方法は、例えば原子層堆積(Atomic layer deposition :ALD)法や化学的気相成長(CVD)法を用いる。また、酸化シリコンを形成する場合には熱酸化法を用いることもできる。さらに、各膜を積層にして用いることもできる。本実施例では、酸化ハフニウム(HfO2)を用いた。
【0108】
また、上記ゲート電極14は、窒化チタン(TiN)、チタン(Ti)、チタンシリコン(TiSi)、ニッケル(Ni)、ニッケルシリコン(NiSi)、ハフニウム(Hf)、ハフニウムシリサイド(HfSi)、タングステン(W)、タンタル(Ta)、タンタルシリコン(TaSi)、窒化タンタルシリコン(TaSiN)、コバルト(Co)、コバルトシリコン(CoSi)、ルテニウム(Ru)もしくはインジウム(Ir)で形成される。その成膜方法は、例えば、ALD法、物理的気相堆積(Physical Vapor Deposition:PVD)法、化学気相成長(CVD)法等を用いることができる。本実施例では、PVD法により窒化チタン(TiN)膜を成膜して用いた。
【0109】
さらに、本実施例では、ゲート絶縁膜13とゲート電極14のそれぞれを単層膜で形成しているが、いくつかの材料層を積層して形成することもできる。
また、上記第2応力導入層23、上記層間絶縁膜24等の上部に形成されている上記ゲート電極14やゲート絶縁膜13の除去には、化学的機械研磨(CMP)法を用いる。
【0110】
また、本実施例には記載していないが、この後に上記ゲート電極14、第2応力導入層23、層間絶縁膜24等の上部に配線層間絶縁膜を形成して、上記ゲート電極14と各シリサイド層22を配線層と接続し、この配線層から電位が供給できるようにする。
また、上記ゲート電極14を多結晶シリコンで形成した場合は、ゲート電極14上にシリサイド層を形成する場合もある。このようにすることで、チャネル領域12に印加される応力分布のピークは、ソース側エクステンション領域16のキャリア濃度分布のピークよりも内側に位置して、ゲート電極14のゲート長方向の端部から15nm程度入り込んだところで、ソース側エクステンション領域16近傍に発生するポテンシャル分布のピークと重なる。
上記のように、半導体装置2は形成される。
【0111】
上記半導体装置2の製造方法では、第3側壁絶縁膜25が形成されていることから、実施例1の半導体装置1よりも、ゲート電極14とソース側エクステンション領域16およびドレイン側エクステンション領域17間のオーバーラップ容量を低減することができる。
【0112】
またこの半導体装置の製造方法では、チャネル領域12とソース領域19との不純物境界(pn接合境界)と、チャネル領域12とドレイン領域20との不純物境界(pn接合境界)の間で、ゲート電極のゲート長方向の端部よりも内側に、ソース領域19側の応力分布のピークとドレイン領域20側の応力分布のピークが位置するようになる。これによって、チャネル領域12にかかる応力の応力分布ピークとソース領域19(ソース側エクステンション領域16)近傍の電位分布のピークが重なる構造となるので、キャリア速度が向上して飽和電流特性が向上する。
【0113】
よって、チャネル領域12に注入されるキャリア量を増やすことができるので、キャリア速度を向上させて、トランジスタの駆動能力を高くすることができる。そのため、チャネル領域12に印加される応力での特性向上効果を最大化することができる。また、n型チャネル型半導体装置に対しても同様の効果が期待できるという利点がある。
【0114】
[半導体装置の製造方法の第3例]
本発明の第2実施の形態に係る半導体装置の製造方法の第3例を、図8〜図9の製造工程断面図によって説明する。この製造方法は、前記第3例の半導体装置3を製造する一例である。
【0115】
図8(1)に示すように、半導体基板11上にゲート絶縁膜13、ゲート電極膜53、ハードマスク膜54を形成する。なお、図中に記載はないが、ゲート絶縁膜14を形成する前に、半導体基板1中に素子分離領域を形成後、イオン注入法にて不純物を導入してウェル領域を形成しておいてもよい。
上記ゲート絶縁膜14は、酸化ハフニウム(HfO2)、酸化アルミニウムハフニウム(HfAlO2)、酸化シリコンハフニウム(HfSiO)、酸化タンタル(Ta2O5)や酸化アルミニウム(Al2O3)、酸化ジルコニウム(ZrO2)等の高誘電率(High-k)膜、酸化シリコン(SiO2)または酸窒化シリコン(SiON)で形成される。その膜厚は1nm〜3nm程度に形成される。また成膜方法は、例えば原子層堆積(Atomic layer deposition :ALD)法や化学的気相成長(CVD)法等を用いる。また、酸化シリコンを形成する場合には熱酸化法を用いることもできる。さらに、各膜を積層にして用いることもできる。本実施例では、酸窒化シリコン膜を用いた。
【0116】
また、ゲート電極膜53は、多結晶シリコン、窒化チタン(TiN)、チタン(Ti)、チタンシリコン(TiSi)、ニッケル(Ni)、ニッケルシリコン(NiSi)、ハフニウム(Hf)、ハフニウムシリサイド(HfSi)、タングステン(W)、タンタル(Ta)、タンタルシリコン(TaSi)、窒化タンタルシリコン(TaSiN)、コバルト(Co)、コバルトシリコン(CoSi)、ルテニウム(Ru)もしくはインジウム(Ir)等で形成される。その成膜方法は、例えば、ALD法、物理的気相堆積(Physical Vapor Deposition:PVD)法、化学気相成長(CVD)法等を用いる。本実施例では、CVD法により多結晶シリコン膜を用いた。
【0117】
さらに、本実施例では、ゲート絶縁膜13とゲート電極膜53それぞれを単層膜で形成しているが、いくつかの材料を積層して用いても構わない。
【0118】
その後、光リソグラフィー技術や電子線リソグラフィー技術等のリソグラフィ技術を用いて、レジストパターン(図示せず)を形成する。
次に、レジストパターンをマスクとしてドライエッチング法などにより、ハードマスク膜54をエッチングしてハードマスク45を形成する。
その後、レジストパターンを除去して、上記ハードマスク45をマスクとしてゲート電極膜53とゲート絶縁膜13をエッチングする。
なお、レジストパターンを除去せずに、ゲート電極膜53とゲート絶縁膜13をエッチングする場合もある。
このようにして、半導体基板11上にゲート絶縁膜13を介してゲート電極14を形成する。
【0119】
次に、図8(2)に示すように、ゲート絶縁膜13、ゲート電極14、ハードマスク45等の側壁にダミー側壁絶縁膜48を形成する。このダミー側壁絶縁膜48は、上記半導体基板11上の全面に絶縁膜を形成した後、その絶縁膜をドライエッチング法などによりエッチバックすることで、上記ゲート電極14等の側壁に絶縁膜を残して形成される。
上記ダミー側壁絶縁膜48は、例えば窒化シリコン膜や窒化シリコン膜、TEOS(Tetra Ethyl Ortho Silicate)膜、NSG膜、酸化シリコン(SiO2)膜で形成され、例えば1nm〜10nm程度の厚さに形成される。その成膜方法は、例えばCVD法による。
【0120】
その後、上記半導体基板11の全面をドライエッチング法などによりリセスエッチングする。この時、半導体基板11に対してハードマスク45とダミー側壁絶縁膜48のエッチバック選択比を高くすることで、半導体基板11のみエッチングすることを可能にする。
また、素子分離領域(図示せず)を形成している場合は、素子分離領域を構成する材料との選択比もできるだけ高くしておくことが望ましい。この時、半導体基板11に50nm〜100nm程度の溝49を形成する。
その後、上記溝49内へ選択的に第1応力導入層21を形成する。第1応力導入層21は、例えば、圧縮応力を導入する際にはシリコンゲルマニウム(SiGe)、引っ張り応力を導入する際には炭化シリコン(SiC)を選択エピタキシャル成長法にて形成する。そのエピタキシャル成長の堆積厚は、例えば50nm〜200nm程度とする。
【0121】
また、本実施例のように、SiGeやSiC上にシリサイド電極を形成する場合には、上記第1応力導入層21上にシリコン層(図示せず)を30nm〜50nm程度の厚さで積層させておくことが好ましい。
【0122】
さらに、この第1応力導入層21を形成する際に、ソース・ドレイン領域を形成するために同時に不純物を導入しておく場合もある。例えば、n型トランジスタの場合にはそれぞれn型不純物、p型トランジスタの場合にはそれぞれp型不純物を導入しておく。
【0123】
次に、図8(3)に示すように、上記ハードマスク45(前記図8(2)参照)および上記ダミー側壁絶縁膜48(前記図8(2)参照)を、例えばウェットエッチング法によって除去する。続いて、上記ゲート電極14を被覆するように上記半導体基板11の全面に絶縁膜を形成する。その後、ドライエッチング法等によりこの絶縁膜をエッチバックして、上記ゲート電極14およびゲート絶縁膜13の側壁に、第1側壁絶縁膜15を形成する。この第1側壁絶縁膜15は、窒化シリコン、TEOS、NSG、SiO2等で形成され、例えば1nm〜10nm程度の厚さに形成される。またこの第1側壁絶縁膜15を形成する絶縁膜の成膜方法は、例えばCVD法による。
また、この例では、ハードマスク45を除去する際にダミー側壁絶縁膜48も一緒に除去しているが、ダミー側壁絶縁膜48を残しておき、第1側壁絶縁膜15として使用する場合もある。
なお、本例では第1側壁絶縁膜15を用いているが、第1側壁絶縁膜15を形成しない場合もある。
【0124】
次に、上記ゲート電極14、第1側壁絶縁膜15、素子分離領域(図示せず)等をマスクにしてイオン注入を行い、上記半導体基板11(第1応力導入層21)に、ソース側エクステンション領域16とドレイン側エクステンション領域17を同時形成する。ソース側エクステンション領域16およびドレイン側エクステンション領域17は、n型トランジスタの場合にはそれぞれn型不純物を、p型トランジスタの場合にはp型不純物を導入しておく。
また、トランジスタ形成時に、チャネル領域12に印加する応力の分布を事前に把握しておき、その応力分布のピークとソース側エクステンション領域16近傍に形成させる電位分布のピークの位置が重なるように、上記イオン注入により不純物を導入する。その際、前述した第1側壁絶縁膜15の膜厚を調整する場合もある。
例えば、本実施例では、n型不純物にはヒ素(As)等を用い、1keV〜2keVのエネルギーで7×1014cm-2〜2×1015cm-2程度のドーズ量で注入する。
また、p型不純物には、フッ化ボロン(BF2)等を用い、1keV〜3keVのエネルギーで8×1014cm-2〜3×1015cm-2程度のドーズ量で注入する。
その際、それぞれの不純物は半導体基板11に対して例えば0度の注入角度(半導体基板11表面に対して鉛直方向)で注入する。
【0125】
さらに、場合によっては、ソース側エクステンション領域16およびドレイン側エクステンション領域17の不純物とは逆導電型の不純物をソース側エクステンション領域16およびドレイン側エクステンション領域17よりも深い位置に注入する。こうすることで、ソース側エクステンション領域16およびドレイン側エクステンション領域17の深さ方向の不純物プロファイルをさらに急峻にすることもできる。
【0126】
ソース側エクステンション領域16およびドレイン側エクステンション領域17を形成するためのイオン注入条件は、チャネル領域12に印加される応力の分布のピークに合わせて調整する必要があるので、上記一例に限定されるものではない。本実施例では、第1応力導入層21と、後に形成する第2応力導入層を組み合わせた場合で調整している。
【0127】
次に、図9(4)に示すように、半導体基板11上の全面に絶縁膜を形成した後、ドライエッチング法を用いてエッチバックを行い、第1側壁絶縁膜15の側面に第2側壁絶縁膜18を形成する。
上記第2側壁絶縁膜18となる絶縁膜は、例えば窒化シリコン膜、TEOS、NSG、SiO2等により形成され、例えば20nm〜50nm程度の厚さでけされるその成膜方法は、例えばCVD法による。上記第2側壁絶縁膜18は1層の絶縁膜で形成されているが、絶縁膜を複数層に積層して形成することもできる。
【0128】
次に、上記ゲート電極14、第1側壁絶縁膜15、第2側壁絶縁膜18等をマスクにしたイオン注入法によって、上記半導体基板11(実質的には上記第1応力導入層21)にソース領域19とドレイン領域20を形成する。すなわち、ゲート電極14の一方側の半導体基板11に、上記ソース側エクステンション領域16を介してソース領域19が形成され、上記ゲート電極14の他方側に、上記ドレイン側エクステンション領域17を介してドレイン領域20が形成される。上記ソース領域19と上記ドレイン領域20は、上記ソース側エクステンション領域16および上記ドレイン側エクステンション領域17と同型の不純物を注入して形成される。
【0129】
その後、アニール処理を行って、上記ソース側エクステンション領域16、上記ドレイン側エクステンション領域17、上記ソース領域19および上記ドレイン領域20に注入された不純物を活性化する。この活性化により、不純物が拡散してゲート電極14のゲート長方向の端部下方までソース側エクステンション領域16およびドレイン側エクステンション領域17が広がっていく。この活性化アニールは、例えば1000℃〜1100℃程度の急速熱処理(RTA)により行う。
【0130】
上記ソース側エクステンション領域16と上記ドレイン側エクステンション領域17の位置は、この活性化により最終的な位置が決定する。このため、上記アニール条件は、ソース側エクステンション領域16と上記ドレイン側エクステンション領域17の形成時のイオン注入条件とチャネル領域12に印加される応力に合わせて調整される。
すなわち、チャネル領域12へ印加される応力分布のピークが、後に形成されるゲート電極の端部より内側で上記ソース側エクステンション領域16の近傍の電位分布のピークと重なるようにする。
【0131】
次に、サリサイドプロセス技術により、上記ソース領域19上、ドレイン領域20上のそれぞれに、シリサイド層22(22S)、22(22D)を形成する。このシリサイド層22は、例えば、チタン(Ti)、コバルト(Co)、ニッケル(Ni)、白金(Pt)またはそれらの化合物をシリサイド化して形成され、例えば20nm〜70nm程度の厚さに形成される。
本実施例では、ゲート電極14の最上層に多結晶シリコンを用いているため、ゲート電極14上部にもシリサイド層22が形成される。
しかし、ゲート電極14に金属膜や合金膜を使用する場合には、ゲート電極14上部にシリサイド層22を形成しない場合もある。
【0132】
次に、図9(5)に示すように、上記半導体基板11上全面に、上記シリサイド層22が形成されたゲート電極14、ソース領域19、ドレイン領域20等を被覆する第2応力導入層23と層間絶縁膜24を形成する。
上記第2応力導入層23は、1.5GPa〜2.2GPa程度の引張応力や圧縮応力を持った膜で形成される。例えば30nm〜70nm程度の膜厚の窒化シリコンで形成される。
また、上記層間絶縁膜24は、例えばTEOSやNSG等で形成される。この層間絶縁膜24は、応力を強化するために、第2応力導入層23と同材料で形成する場合もある。
【0133】
次に、図9(6)に示すように、例えば化学的機械研磨(CMP)法によって、上記層間絶縁膜24の表面を平坦化する。この状態で、上記第2応力導入層23は、ソース領域19のシリサイド層22上から、第2側壁絶縁膜18上およびゲート電極14上を通って、ドレイン領域20のシリサイド層22上に繋がって形成された構造となっている。
また、図示していないが、上記ゲート電極14と各シリサイド層22に配線層を接続し、この配線層から電位が供給できるようにする。
このようにすることで、チャネル領域12に印加される応力分布のピークは、ソース側エクステンション領域16のキャリア濃度分布のピークよりも内側に位置して、ゲート電極14のゲート長方向の端部から15nm程度入り込んだところで、ソース側エクステンション領域16近傍に発生するポテンシャル分布のピークと重なる。
上記のように、半導体装置3は形成される。
【0134】
この半導体装置の製造方法では、チャネル領域12とソース領域19との不純物境界(pn接合境界)と、チャネル領域12とドレイン領域20との不純物境界(pn接合境界)の間に、ソース領域19側の応力分布のピークとドレイン領域20側の応力分布のピークが位置するようになる。これによって、チャネル領域12にかかる応力の応力分布ピークとソース領域19(ソース側エクステンション領域16)近傍の電位分布のピークが重なる構造となるので、キャリア速度が向上して飽和電流特性が向上する。
【0135】
よって、チャネル領域12に注入されるキャリア量を増やすことができるので、キャリア速度を向上させて、トランジスタの駆動能力を高くすることができる。そのため、チャネル領域12に印加される応力での特性向上効果を最大化することができる。また、nチャネル型半導体装置に対しても同様の効果が期待できるという利点がある。
【0136】
次に、図10と図11に、前記実施例1の半導体装置1をpFETで形成した場合についての効果を調べた実験結果を示す。
図10は、チャネル領域12に応力を印加した半導体装置1のキャリアに対する移動度向上率とキャリア速度向上率の関係を示している。
図11は、図10に示した各プロットの傾き値を示している。
参考文献1と参考文献2は、前記図13によって説明した従来技術を用いて作製した半導体装置の結果を表している。
上記参考文献1は、L.Washington et al., “pMOSFET with 200% Mobility enhancement Induced by Multiple stressors”, Electron Device Letters, vol. 27-6, pp.511 (2006年)である。
上記参考文献2:A. Khakifirooz et al., “Transistor Performance Scaling: The Role of Virtural Source Velocity and Its Mobility Dependence”, IEDM Tech. Dig., pp.667 (2006年)である。
【0137】
図10および図11に示すように、前記実施例1の半導体装置1は、キャリア速度向上率の傾きが、従来技術の参考文献1と参考文献2の半導体装置よりも大きい。
これは、実施例1の半導体装置1の方がチャネルに印加された応力による移動度の向上率に対してキャリア速度の向上率が大きくなっていることを示している。チャネル領域12に印加される応力分布のピーク位置とソース側エクステンション領域16近傍の電位分布のピーク位置とが重なり合うことにより、キャリア速度が向上している。この効果により、飽和電流特性も向上させることができる。
【0138】
実施例2の半導体装置2と実施例3の半導体装置3の効果について、図12を用いて説明する。
図12は、半導体装置2および半導体装置3のそれぞれpFETとして形成して、第1応力導入層21と第2応力導入層23によりチャネル領域12へ印加された応力の分布を、シミュレーションにより求めた結果である。
第1応力導入層21および第2応力導入層23はぞれぞれに圧縮歪膜を使用しており、その結果、チャネル領域12に圧縮応力が印加されている。
【0139】
図12(1)は、前記実施例1のように、ダミーゲートパターン41を用いて凹部50を形成することでゲート電極14を形成した場合を示す。
この場合、応力導入層(第1応力導入層21、第2応力導入層23)よりチャネル領域12へ印加される応力分布のピークは、ゲート電極14の端部より100nm程度内側(ゲート電極14側)に位置している。
このため、実施例2の半導体装置2に示すように、第3側壁絶縁膜25の膜厚を調整することで、ゲート電極14のゲート長を短くしながら、ゲート電極14の端部下方より内側に応力分布のピークを偏在させることができる。
【0140】
一方、図12(2)は、実施例3の半導体装置3におけるシミュレーションの計算結果を示している。
第1応力導入層21をゲート電極14の端部へ近づける構造を用いたことにより、ゲート電極14の端部より内側に応力分布のピークを発生させることができる。
【0141】
以上の結果より、前記図2、図3に示した半導体装置2、3のように、チャネル領域12とソース側エクステンション領域16およびドレイン側エクステンション領域17の間の不純物境界(pn接合境界)よりも内側に応力分布のピークを形成することができ、ソース側エクステンション領域16近傍の電位分布のピークとチャネル領域12に印加される応力分布のピークを重ねることができる。
【符号の説明】
【0142】
1,3…半導体装置、11…半導体基板、12…チャネル領域、13…ゲート絶縁膜、14…ゲート電極、16…ソース側エクステンション領域、17…ドレイン側エクステンション領域、18…第2側壁絶縁膜、19…ソース領域、20…ドレイン領域、21…第1応力導入層、23…第2応力導入層、41…ダミーゲートパターン、凹部…50
【特許請求の範囲】
【請求項1】
半導体基板に形成されたチャネル領域と、
前記チャネル領域の一方側に形成されたソース領域と、
前記チャネル領域の他方側に形成されたドレイン領域と、
前記チャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、
前記チャネル領域に応力を印加する応力導入層を有し、
前記チャネル領域と前記ソース領域とのpn接合境界と、前記チャネル領域と前記ドレイン領域とのpn接合境界の間に、前記ソース領域側の応力分布のピークと前記ドレイン領域側の応力分布のピークが位置する
半導体装置。
【請求項2】
前記チャネル領域における前記ソース領域側のキャリア濃度分布のピークの位置と前記ドレイン領域側のキャリア濃度分布のピークの位置との間に、前記ソース領域側の応力分布のピークと前記ドレイン領域側の応力分布のピークが位置する
請求項1記載の半導体装置。
【請求項3】
前記ゲート電極の下方に、前記ソース領域側の応力分布のピークと前記ドレイン領域側の応力分布のピークが位置する
請求項1記載の半導体装置。
【請求項4】
前記ゲート電極の一方の端部下方の前記チャネル領域に前記ソース領域側の応力分布のピークが位置し、前記ゲート電極の他方の端部下方の前記チャネル領域に前記ドレイン領域側の応力分布のピークが位置する
請求項1記載の半導体装置。
【請求項5】
動作電圧の印加時に、前記チャネル領域における応力分布のピークが電位分布のピークに重なる
請求項1記載の半導体装置。
【請求項6】
前記半導体基板上に形成された第1側壁絶縁膜と、
前記第1側壁絶縁膜に形成された凹部を有し、
前記凹部内に前記ゲート絶縁膜を介して前記ゲート電極が形成されている
請求項1記載の半導体装置。
【請求項7】
前記凹部の側壁に第2側壁絶縁膜を有する
請求項6記載の半導体装置。
【請求項8】
前記応力導入層は、前記ソース領域側の第1側壁絶縁膜上から前記ソース領域上にかけて形成されていて、かつ前記ドレイン領域側の第1側壁絶縁膜上から前記ドレイン領域上にかけて形成されている
請求項6記載の半導体装置。
【請求項9】
前記応力導入層は、前記チャネル領域上方、前記ソース領域上および前記ドレイン領域上を覆う応力を有する膜で形成されている
請求項1記載の半導体装置。
【請求項10】
前記応力導入層は、前記チャネル領域の両側の前記半導体基板に形成されていて、
前記一方側の応力導入層の少なくとも一部に前記ソース領域が形成され、
前記他方側の応力導入層の少なくとも一部に前記ドレイン領域が形成されている
請求項1記載の半導体装置。
【請求項11】
前記基板はシリコンからなり、前記応力導入層は、シリコンゲルマニウムもしくは炭化シリコンからなる
請求項1記載の半導体装置。
【請求項12】
半導体基板上にダミーゲートパターンを形成した後、該ダミーゲートパターンの両側の該半導体基板に第1応力導入層を形成する工程と、
前記ダミーゲートパターンの側壁に側壁絶縁膜を形成する工程と、
前記一方の第1応力導入層の少なくとも一部にソース側エクステンション領域を介してソース領域を形成し、前記他方の第1応力導入層の少なくとも一部にドレイン側エクステンション領域を介してドレイン領域を形成する工程と、
前記ソース領域側の側壁絶縁膜上から前記ソース領域上にかけて、かつ前記ドレイン領域側の側壁絶縁膜上から前記ドレイン領域上にかけて第2応力導入層を形成する工程と、
前記ダミーゲートパターンを除去して形成した凹部内にゲート絶縁膜を介してゲート電極を形成する工程を有し、
前記第1応力導入層と前記第2応力導入層により前記ソース領域と前記ドレイン領域との間の前記半導体基板に形成されるチャネル領域に印加される応力値に応じて、ソース側エクステンション領域とドレイン側エクステンション領域の不純物濃度を調整して、前記チャネル領域と前記ソース領域との不純物境界と、前記チャネル領域と前記ドレイン領域との不純物境界の間に、前記ソース領域側の応力分布のピークと前記ドレイン領域側の応力分布のピークを位置させる
半導体装置の製造方法。
【請求項13】
前記ダミーパターンを除去した後で前記ゲート絶縁膜を形成する前に、前記凹部の側壁に第2側壁絶縁膜を形成する
請求項12記載の半導体装置の製造方法。
【請求項14】
半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極の両側の前記半導体基板に第1応力導入層を形成する工程と、
前記ゲート電極の側壁に側壁絶縁膜を形成する工程と、
前記ゲート電極の両側に、前記側壁絶縁膜を介して一方の前記第1応力導入層の少なくとも一部にソース側エクステンション領域を介してソース領域を形成し、他方の前記第1応力導入層の少なくとも一部にドレイン側エクステンション領域を介してドレイン領域を形成する工程と、
前記ソース領域側の側壁絶縁膜上から前記ソース領域上にかけて、および前記ドレイン領域側の側壁絶縁膜上から前記ドレイン領域上にかけて第2応力導入層を形成する工程を有し、
前記第1応力導入層と前記第2応力導入層により前記ソース領域と前記ドレイン領域との間の前記半導体基板に形成されるチャネル領域に印加される応力値に応じて、ソース側エクステンション領域とドレイン側エクステンション領域の不純物濃度を調整して、前記チャネル領域と前記ソース領域との不純物境界と、前記チャネル領域と前記ドレイン領域との不純物境界の間に、前記ソース領域側の応力分布のピークと前記ドレイン領域側の応力分布のピークを位置させる
半導体装置の製造方法。
【請求項1】
半導体基板に形成されたチャネル領域と、
前記チャネル領域の一方側に形成されたソース領域と、
前記チャネル領域の他方側に形成されたドレイン領域と、
前記チャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、
前記チャネル領域に応力を印加する応力導入層を有し、
前記チャネル領域と前記ソース領域とのpn接合境界と、前記チャネル領域と前記ドレイン領域とのpn接合境界の間に、前記ソース領域側の応力分布のピークと前記ドレイン領域側の応力分布のピークが位置する
半導体装置。
【請求項2】
前記チャネル領域における前記ソース領域側のキャリア濃度分布のピークの位置と前記ドレイン領域側のキャリア濃度分布のピークの位置との間に、前記ソース領域側の応力分布のピークと前記ドレイン領域側の応力分布のピークが位置する
請求項1記載の半導体装置。
【請求項3】
前記ゲート電極の下方に、前記ソース領域側の応力分布のピークと前記ドレイン領域側の応力分布のピークが位置する
請求項1記載の半導体装置。
【請求項4】
前記ゲート電極の一方の端部下方の前記チャネル領域に前記ソース領域側の応力分布のピークが位置し、前記ゲート電極の他方の端部下方の前記チャネル領域に前記ドレイン領域側の応力分布のピークが位置する
請求項1記載の半導体装置。
【請求項5】
動作電圧の印加時に、前記チャネル領域における応力分布のピークが電位分布のピークに重なる
請求項1記載の半導体装置。
【請求項6】
前記半導体基板上に形成された第1側壁絶縁膜と、
前記第1側壁絶縁膜に形成された凹部を有し、
前記凹部内に前記ゲート絶縁膜を介して前記ゲート電極が形成されている
請求項1記載の半導体装置。
【請求項7】
前記凹部の側壁に第2側壁絶縁膜を有する
請求項6記載の半導体装置。
【請求項8】
前記応力導入層は、前記ソース領域側の第1側壁絶縁膜上から前記ソース領域上にかけて形成されていて、かつ前記ドレイン領域側の第1側壁絶縁膜上から前記ドレイン領域上にかけて形成されている
請求項6記載の半導体装置。
【請求項9】
前記応力導入層は、前記チャネル領域上方、前記ソース領域上および前記ドレイン領域上を覆う応力を有する膜で形成されている
請求項1記載の半導体装置。
【請求項10】
前記応力導入層は、前記チャネル領域の両側の前記半導体基板に形成されていて、
前記一方側の応力導入層の少なくとも一部に前記ソース領域が形成され、
前記他方側の応力導入層の少なくとも一部に前記ドレイン領域が形成されている
請求項1記載の半導体装置。
【請求項11】
前記基板はシリコンからなり、前記応力導入層は、シリコンゲルマニウムもしくは炭化シリコンからなる
請求項1記載の半導体装置。
【請求項12】
半導体基板上にダミーゲートパターンを形成した後、該ダミーゲートパターンの両側の該半導体基板に第1応力導入層を形成する工程と、
前記ダミーゲートパターンの側壁に側壁絶縁膜を形成する工程と、
前記一方の第1応力導入層の少なくとも一部にソース側エクステンション領域を介してソース領域を形成し、前記他方の第1応力導入層の少なくとも一部にドレイン側エクステンション領域を介してドレイン領域を形成する工程と、
前記ソース領域側の側壁絶縁膜上から前記ソース領域上にかけて、かつ前記ドレイン領域側の側壁絶縁膜上から前記ドレイン領域上にかけて第2応力導入層を形成する工程と、
前記ダミーゲートパターンを除去して形成した凹部内にゲート絶縁膜を介してゲート電極を形成する工程を有し、
前記第1応力導入層と前記第2応力導入層により前記ソース領域と前記ドレイン領域との間の前記半導体基板に形成されるチャネル領域に印加される応力値に応じて、ソース側エクステンション領域とドレイン側エクステンション領域の不純物濃度を調整して、前記チャネル領域と前記ソース領域との不純物境界と、前記チャネル領域と前記ドレイン領域との不純物境界の間に、前記ソース領域側の応力分布のピークと前記ドレイン領域側の応力分布のピークを位置させる
半導体装置の製造方法。
【請求項13】
前記ダミーパターンを除去した後で前記ゲート絶縁膜を形成する前に、前記凹部の側壁に第2側壁絶縁膜を形成する
請求項12記載の半導体装置の製造方法。
【請求項14】
半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極の両側の前記半導体基板に第1応力導入層を形成する工程と、
前記ゲート電極の側壁に側壁絶縁膜を形成する工程と、
前記ゲート電極の両側に、前記側壁絶縁膜を介して一方の前記第1応力導入層の少なくとも一部にソース側エクステンション領域を介してソース領域を形成し、他方の前記第1応力導入層の少なくとも一部にドレイン側エクステンション領域を介してドレイン領域を形成する工程と、
前記ソース領域側の側壁絶縁膜上から前記ソース領域上にかけて、および前記ドレイン領域側の側壁絶縁膜上から前記ドレイン領域上にかけて第2応力導入層を形成する工程を有し、
前記第1応力導入層と前記第2応力導入層により前記ソース領域と前記ドレイン領域との間の前記半導体基板に形成されるチャネル領域に印加される応力値に応じて、ソース側エクステンション領域とドレイン側エクステンション領域の不純物濃度を調整して、前記チャネル領域と前記ソース領域との不純物境界と、前記チャネル領域と前記ドレイン領域との不純物境界の間に、前記ソース領域側の応力分布のピークと前記ドレイン領域側の応力分布のピークを位置させる
半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2010−287760(P2010−287760A)
【公開日】平成22年12月24日(2010.12.24)
【国際特許分類】
【出願番号】特願2009−140930(P2009−140930)
【出願日】平成21年6月12日(2009.6.12)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
【公開日】平成22年12月24日(2010.12.24)
【国際特許分類】
【出願日】平成21年6月12日(2009.6.12)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
[ Back to top ]