半導体装置およびその製造方法
【課題】酸化シリコン膜のエッチングに対するエッチング耐性を有する応力膜を形成することで、応力膜の上記エッチング時の膜減りを低減することを可能にする。
【解決手段】半導体基板１１上にゲート電極形成溝２３が形成されたサイドウォール絶縁膜２１と、ゲート電極形成溝２３内の半導体基板１１上にゲート絶縁膜２４を介して形成されたゲート電極２５と、ゲート電極２５の側壁にサイドウォール絶縁膜２４を介して半導体基板１１上に形成されていて応力を有する第１応力膜５１と、第１応力膜５１の外側の半導体基板１１上に形成されていて第１応力膜５１と同種の応力を有する第２応力膜５２とを有し、第１応力膜５１および第２応力膜５２は酸化シリコン膜をエッチングするときのエッチング種に対するエッチング耐性を有し、第１応力膜５１は第２応力膜５２よりも前記エッチング種に対するエッチング耐性が強いことを特徴とする。
【解決手段】半導体基板１１上にゲート電極形成溝２３が形成されたサイドウォール絶縁膜２１と、ゲート電極形成溝２３内の半導体基板１１上にゲート絶縁膜２４を介して形成されたゲート電極２５と、ゲート電極２５の側壁にサイドウォール絶縁膜２４を介して半導体基板１１上に形成されていて応力を有する第１応力膜５１と、第１応力膜５１の外側の半導体基板１１上に形成されていて第１応力膜５１と同種の応力を有する第２応力膜５２とを有し、第１応力膜５１および第２応力膜５２は酸化シリコン膜をエッチングするときのエッチング種に対するエッチング耐性を有し、第１応力膜５１は第２応力膜５２よりも前記エッチング種に対するエッチング耐性が強いことを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
トランジスタの移動度向上技術として、ダミーゲートを除去して形成した溝内部に高誘電率ゲート絶縁膜を介して金属ゲート電極を形成する、いわゆるダマシンゲート電極構造と、トランジスタのチャネル領域に応力を印加するストレスライナー膜との併用が検討されている。一般的にストレスライナー膜は、単層で形成されている。
【０００３】
例えば、図１９（１）に示すように、半導体基板１１１に素子形成領域１１２が分離される素子分離領域１１３を形成した後、半導体基板１１１の素子形成領域１１２上に、ダミーゲート絶縁膜１４１を介してダミーゲートパターン１４２を形成する。上記ダミーゲートパターン１４２は、ポリシリコン膜で形成されていて、上部に窒化シリコン膜が形成されていてもよい。また、上記ダミーゲート絶縁膜１４１は、酸化シリコン膜で形成されている。
【０００４】
上記ダミーゲートパターン１４２の両側の半導体基板１１１には低濃度領域１３１、１３２が形成されている。この低濃度領域１３１、１３２は、エクステンション領域とも呼ばれるものである。上記低濃度領域１３１、１３２上の上記ダミーゲートパターン１４２の側壁には、サイドウォール絶縁膜１２１が形成されている。このサイドウォール絶縁膜１２１は、通常、窒化シリコン膜で形成されている。
さらに、上記ダミーゲートパターン１４２の両側の半導体基板１１１には上記低濃度領域１３１、１３２を介して、上記低濃度領域１３１、１３２よりも高濃度のソース・ドレインになる高濃度領域１３３、１３４が形成されている。
また、上記高濃度領域１３３、１３４の上部には、金属シリサイド層１３５、１３６が形成されている。
【０００５】
そして、上記ダミーゲートパターン１４２、サイドウォール絶縁膜１２１等を被覆するように、上記半導体基板１１１上に、トランジスタのチャネル領域に応力を印加するための応力印加膜１５１が形成されている。この応力印加膜１５１は、通常、ＮＭＯＳトランジスタの場合には引張応力を有する窒化シリコン膜で形成され、ＰＭＯＳトランジスタの場合には圧縮応力を有する窒化シリコン膜で形成されている。
このような状態で、上記ダミーゲートパターン１４２のポリシリコンで形成されている部分の上部を露出するために、化学的機械研磨（ＣＭＰ：Chemical Mechanical Polishing）を行う。そして、上記ダミーゲートパターン１４２のポリシリコンが露出したら、このポリシリコンのダミーゲートパターン１４２を、例えばエッチングによって除去する。さらに、希フッ酸を用いたウエットエッチングによって、上記ダミーゲート絶縁膜１４１を除去する。
【０００６】
この結果、図１９（２）に示すように、上記ダミーゲートパターン１４２（前記図１９（１）参照）およびダミーゲート絶縁膜１４１（前記図１９（１）参照）が除去された領域にゲート電極形成溝１２３が形成される。上記ダミーゲート絶縁膜１４１をエッチング除去するとき、サイドウォール絶縁膜１２１に接触している部分およびその近傍の窒化シリコン膜からなる応力印加膜１５１がエッチングされる。この原因として、従来のストレスライナー膜の形成方法では、成膜初期の膜質が悪いことがあげられる。すなわち、ストレスライナー膜の成膜初期の膜のウエットエッチング耐性が不十分であることが原因と考えられる。
【０００７】
このように、ストレスライナー膜がエッチングされることによる膜減りによって、応力印加膜１５１によるチャネル領域への応力印加が弱められ、十分な応力をチャネル領域に印加できないという問題が発生していた。また、図２０には、応力印加膜１５１のサイドウォール絶縁膜１２１側がエッチングされた状態を電子顕微鏡によって撮影した断面写真を示す（例えば、非特許文献１参照。）。
【０００８】
【非特許文献１】黛哲，王俊利，山川真弥，舘下八州志，平野智之，中田征志，山口晋平，山本雄一，宮波勇樹，押山到，田中和樹，田井香織，小川浩二，釘宮克尚，長濱嘉彦，萩本賢哉，山本亮，神田さおり，長野香，若林整，田川幸雄，塚本雅則，岩元勇人，齋藤正樹，門村新吾，長島直樹著 「ダマシンゲートプロセスを用いたtop-cutデュアルストレスライナーを有する高性能Metal/High-k Gate MOSFET」 応用物理学会分科会シリコンテクノロジー第９８回研究集会報告「ＩＥＤＭ２００７」特集号、ｐ．２２−２５、応用物理学会シリコンテクノロジー分科会編集・発行 ２００８年１月２４日
【発明の開示】
【発明が解決しようとする課題】
【０００９】
解決しようとする問題点は、酸化シリコンからなるダミーゲート絶縁膜を除去するときに、チャネル領域の応力を印加する応力膜（ストレスライナー膜）の成膜初期部分もエッチング除去され、上記応力膜によるチャネル領域への応力印加が十分にできない点である。
【００１０】
本発明は、酸化シリコン膜のエッチングに対するエッチング耐性を有する応力膜を形成することで、応力膜の上記エッチング時の膜減りを低減することを可能にする。
【課題を解決するための手段】
【００１１】
本発明の半導体装置は、
半導体基板上にゲート電極形成溝が形成されたサイドウォール絶縁膜と、
前記ゲート電極形成溝内の前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の両側の前記半導体基板に形成されたソース・ドレイン領域と、
前記ゲート電極の側壁に前記サイドウォール絶縁膜を介して前記半導体基板上に形成されていて応力を有する第１応力膜と、
前記第１応力膜の外側の前記半導体基板上に形成されていて前記第１応力膜と同種の応力を有する第２応力膜とを有し、
前記第１応力膜および前記第２応力膜は酸化シリコン膜をエッチングするときのエッチング種に対するエッチング耐性を有し、
前記第１応力膜は前記第２応力膜よりも前記エッチング種に対するエッチング耐性が強い。
【００１２】
本発明の半導体装置では、ゲート電極の側壁にサイドウォール絶縁膜を介して第１応力膜と、この第１応力膜と同種の応力を有する第２応力膜とが形成されていることから、上記第１、第２応力膜の応力をゲート電極下部の半導体基板に形成されるチャネル領域に印加することが可能になる。
例えば、半導体装置がＰＭＯＳトランジスタの場合、上記第１、第２応力膜の応力が圧縮応力であれば、ＰＭＯＳトランジスタの移動度を向上させられる。
また、上記半導体装置がＮＭＯＳトランジスタの場合、上記第１、第２応力膜の応力が引張応力であれば、ＮＭＯＳトランジスタの移動度を向上させられる。
また、上記第１応力膜および上記第２応力膜は酸化シリコン膜をエッチングするときのエッチング種に対するエッチング耐性を有し、上記第１応力膜は上記第２応力膜よりも上記エッチング種に対するエッチング耐性が強いことから、上記ゲート電極形成溝を形成するときに酸化シリコン膜をエッチングするような場合があっても、上記第１、第２応力膜がそのエッチングのエッチング種に対してエッチングされにくくなっている。しかも、第１応力膜が第２応力膜よりも上記エッチング種に対して強いエッチング耐性を有することから、第１、第２応力膜がともにエッチングされるとしても、第１応力膜が第２応力膜よりも多くエッチングされることはない。
したがって、ゲート電極の側壁に近い側には第１応力膜が残るので、ゲート電極下部の半導体基板に形成されるチャネル領域に第１応力膜の応力を確実に印加することが可能になる。
【００１３】
本発明の半導体装置の製造方法は、
半導体基板上にダミーゲート絶縁膜を介してダミーゲートパターンを形成する工程と、
前記ダミーゲートパターンの側壁にサイドウォール絶縁膜を形成する工程と、
前記ダミーゲートパターンの両側の前記半導体基板にソース・ドレイン領域を形成する工程と、
前記ダミーゲートパターンおよび前記サイドウォール絶縁膜を被覆する前記ダミーゲート絶縁膜下部の前記半導体基板に応力を印加する第１応力膜および第２応力膜を積層して前記半導体基板上に形成する工程と、
前記ダミーゲートパターン上の前記第１応力膜および第２応力膜を除去して前記ダミーゲートパターン上部を露出させる工程と、
前記ダミーゲートパターンおよび前記ダミーゲート絶縁膜を除去してゲート電極形成溝を形成する工程と、
前記ゲート電極形成溝内の前記半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程を有し、
前記第１応力膜および前記第２応力膜は前記ダミーゲートパターンおよび前記ダミーゲート絶縁膜をエッチングするときのエッチング種に対するエッチング耐性を有する膜で形成され、
かつ前記第１応力膜は前記第２応力膜よりも前記エッチング種に対するエッチング耐性が強い絶縁膜で形成される。
【００１４】
本発明の半導体装置の製造方法では、ゲート電極の側壁にサイドウォール絶縁膜を介して第１応力膜を形成し、さらにこの第１応力膜と同種の応力を有する第２応力膜を形成することから、上記第１、第２応力膜の応力をゲート電極下部の半導体基板に形成されるチャネル領域に印加することが可能になる。
例えば、半導体装置がＰＭＯＳトランジスタの場合、上記第１、第２応力膜の応力が圧縮応力であれば、ＰＭＯＳトランジスタの移動度を向上させられる。
また、上記半導体装置がＮＭＯＳトランジスタの場合、上記第１、第２応力膜の応力が引張応力であれば、ＮＭＯＳトランジスタの移動度を向上させられる。
また、上記第１応力膜および上記第２応力膜は酸化シリコン膜をエッチングするときのエッチング種に対するエッチング耐性を有し、上記第１応力膜は上記第２応力膜よりも上記エッチング種に対するエッチング耐性が強い絶縁膜で形成されることから、上記ゲート電極形成溝を形成するときに酸化シリコン膜をエッチングするような場合があっても、上記第１、第２応力膜がそのエッチングのエッチング種に対してエッチングされにくくなっている。しかも、第１応力膜が第２応力膜よりも上記エッチング種に対して強いエッチング耐性を有することから、第１、第２応力膜がエッチングされるとしても、第１応力膜が第２応力膜よりも多くエッチングされることはない。
したがって、ゲート電極の側壁に近い側には第１応力膜が残るので、ゲート電極下部の半導体基板に形成されるチャネル領域に第１応力膜の応力を確実に印加することが可能になる。
【発明の効果】
【００１５】
本発明の半導体装置は、第１応力膜の膜減りが抑制できるため、効果的にトランジスタのチャネル領域に第１応力膜の応力を印加することができるので、トランジスタの移動度を確実に向上できるという利点がある。
【００１６】
本発明の半導体装置の製造方法は、第１応力膜の膜減りが抑制できるため、効果的にトランジスタのチャネル領域に第１応力膜の応力を印加することができるので、トランジスタの移動度を確実に向上できるという利点がある。
【発明を実施するための最良の形態】
【００１７】
本発明の半導体装置に係る一実施の形態（第１実施例）を、図１の概略構成断面図によって説明する。
【００１８】
図１に示すように、半導体基板１１に素子形成領域１２が分離される素子分離領域１３が形成されている。上記半導体基板１１の素子形成領域１２上に、ゲート電極形成溝２３が形成されたサイドウォール絶縁膜２１が形成されている。
上記半導体基板１１は、例えばシリコン基板で形成され、上記サイドウォール絶縁膜２１は、例えば窒化シリコン膜で形成されている。
【００１９】
上記ゲート電極形成溝２３内の上記半導体基板１１上には、ゲート絶縁膜２４を介してゲート電極２５が形成されている。
【００２０】
上記ゲート絶縁膜２４は、例えば酸化シリコンよりも誘電率の高い高誘電率膜で形成される。例えば、ハフニウム（Ｈｆ）、ランタン（Ｌａ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｎ）、タンタル（Ｔａ）のうちから選択される１種の金属の金属酸化物、金属酸化珪化物、金属窒化酸化物、金属酸化窒化珪化物で形成される。その一例としては、酸化ハフニウム（ＨｆＯ2）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化ランタン（Ｌａ2Ｏ3）等の金属酸化物、窒化酸化ハフニウム（ＨｆＯＮ）、窒化酸化アルミニウム（ＡｌＯＮ）等の金属窒化酸化物、ハフニウムシリケート（ＨｆＳｉＯ）を一例とする金属酸化珪化物、窒化ハフニウムシリケート（ＨｆＳｉＯＮ）を一例とする金属酸化窒化珪化物等を用いることができる。
また、一例として、上記ゲート絶縁膜２４は、酸化シリコン膜、窒化シリコン膜等のシリコン系絶縁膜上に上記高誘電体絶縁膜を積層したものであってもよい。
【００２１】
上記ゲート電極２５は、例えば、チタン（Ｔｉ）の他にルテニウム（Ｒｕ）、ハフニウム（Ｈｆ）、イリジウム（Ｉｒ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、ニッケル（Ｎｉ）等の金属またはこれらのシリコン化合物、導電性を有する窒素化合物等の金属化合物を用いる。また、ポリシリコンを用いることもできる。
また、ゲート絶縁膜２４とゲート電極２５との間に、窒化チタン、チタン等の密着層（図示せず）を形成してもよい。
【００２２】
上記ゲート電極２５の両側における上記サイドウォール絶縁膜２３の下部の半導体基板１１には低濃度領域３１、３２が形成されている。この低濃度領域３１、３２は、エクステンション領域とも呼ばれるものである。
さらに、上記ゲート電極２５の両側の半導体基板１１には、上記低濃度領域３１、３２を介して、上記低濃度領域３１、３２よりも高濃度の高濃度領域３３、３４が形成されている。上記低濃度領域３１、３２および高濃度領域３３、３４でソース・ドレイン領域となる。
また、上記高濃度領域３３、３４の上部には、金属シリサイド層３５、３６が形成されている。上記金属シリサイド層３５、３６は、例えばコバルトシリサイド、ニッケルシリサイド、ニッケル白金シリサイド等で形成されている。
【００２３】
また、上記半導体基板１１上には、上記ゲート電極２５の側壁に上記サイドウォール絶縁膜２３を介して、応力（例えば圧縮応力）を有する第１応力膜５１が形成されている。さらに、この第１応力膜５１の外側の上記半導体基板１１上には上記第１応力膜５１と同種の応力を有する第２応力膜５２が形成されている。
上記第１応力膜５１および上記第２応力膜５２は酸化シリコン膜をエッチングするときのエッチング種に対するエッチング耐性を有し、上記第１応力膜５１は上記第２応力膜５２よりも上記エッチング種に対するエッチング耐性が強いものとなっている。
【００２４】
具体的には、上記第１応力膜５１は上記第２応力膜５２よりも膜密度が高い。
【００２５】
例えば、上記第１応力膜５１は２．０ＧＰａ以上３．０ＧＰａ以下の圧縮応力を有し、上記第２応力膜５２は１．０ＧＰａ以上２．０ＧＰａ未満の圧縮応力を有する。
【００２６】
上記のような圧縮応力値を有する第１応力膜５１としては、上記窒化シリコン膜中に炭素が６atomic％以上８atomic％以下含まれる膜がある。
【００２７】
上記第１応力膜５１の膜中の炭素濃度が６atomic％未満であると、酸化シリコンのウエットエッチング液、例えば希フッ酸に対する十分なエッチング耐性を得ることができず、上記第１応力膜５１の膜中の炭素濃度が８atomic％より多くなると、膜中の圧縮応力が強すぎて、膜剥がれを起こしやすくなる。したがって、第１応力膜５１の炭素濃度は、６atomic％以上８atomic％以下とした。
【００２８】
さらに、上記第１応力膜５１は、膜厚が例えば５ｎｍ以上３０ｎｍ未満の範囲に形成される。
【００２９】
上記第１応力膜５１の膜厚が５ｎｍよりも薄いと圧縮応力のかかりが悪くなり、またエッチングレートが早くなる。上記第１応力膜５１の膜厚が３０ｎｍ以上になると、第１応力膜５１が強い圧縮応力（２．０ＧＰａ以上３．０ＧＰａ以下）を有する膜であるため、その圧縮応力がいっそう強くなりすぎて膜剥れが生じやすくなる。したがって、第１応力膜５１の膜厚は、５ｎｍ以上３０ｎｍ未満とした。
上記条件により、上記第１応力膜５１（圧縮応力膜の場合）は、２．０ＧＰａ以上３．０ＧＰａ以下の大きな圧縮応力を有する。
【００３０】
また、第２応力膜５２としては、上記窒化シリコン膜中に炭素が１atomic％以上６atomic％未満含まれる膜がある。
【００３１】
また、上記第２応力膜５２の膜中の炭素濃度が１atomic％未満であると、酸化シリコンのウエットエッチング液、例えば希フッ酸に対するエッチング耐性を得ることができず、上記第２応力膜５２の膜中の炭素濃度が６atomic％以上になると、第２応力膜５２としての膜厚では膜中の圧縮応力が強すぎて、膜剥がれを起こしやすくなる。したがって、第２応力膜５２の炭素濃度は、１atomic％以上６atomic％未満とした。
【００３２】
上記圧縮応力を有する窒化シリコン膜からなる第２応力膜５２は、膜厚が例えば３０ｎｍ以上７０ｎｍ以下の範囲に形成されている。
【００３３】
上記第２応力膜５２の膜厚が３０ｎｍよりも薄いと第２応力膜５２としての圧縮応力では圧縮応力のかかりが悪くなる。上記第２応力膜５２の膜厚が７０ｎｍ以上になると、第２応力膜５２が有する圧縮応力（１．０ＧＰａ以上２．０ＧＰａ未満）であっても、圧縮応力が強すぎて膜剥れが生じやすくなる。また、ゲート電極の高さが１００ｎｍ程度でることから、上記第１応力膜５１と第２応力膜５２とを合わせた膜厚が１００ｎｍ程度あれば十分である。これらのことを鑑みて、第１応力膜５１の膜厚は、３０ｎｍ以上７０ｎｍ以下とした。
上記条件により、上記第２応力膜５２（圧縮応力膜の場合）は、１．０ＧＰａ以上２．０ＧＰａ未満の圧縮応力を有する。
【００３４】
上記のような第１応力膜５１は、酸化シリコン膜をウエットエッチングするエッチング種に対して、高いエッチング耐性を有する。例えばエッチング種が希フッ酸、例えば１：１００に希釈した希フッ酸である場合、エッチングレートを０．２ｎｍ／ｍｉｎ以下程度に保つことができる。
【００３５】
また、上記のような第２応力膜５２は、酸化シリコン膜をウエットエッチングするエッチング種に対して、高いエッチング耐性を有する。例えばエッチング種が希フッ酸、例えば１：１００に希釈した希フッ酸である場合、エッチングレートを０．３ｎｍ／ｍｉｎ以下程度に保つことができる。ただし、第２応力膜５２より第１応力膜５１のエッチングレートは遅くしてある。これによって、上記第１応力膜５１とこの第２応力膜５１とでは、上記第１応力膜５１が上記第２応力膜５１よりも酸化シリコンをエッチングするエッチング種に対するエッチング耐性が強い絶縁膜となっている。
【００３６】
上記第１実施例の半導体装置１では、ゲート電極２５の側壁にサイドウォール絶縁膜２３を介して第１応力膜５１と、この第１応力膜５１と同種の応力を有する第２応力膜５２とが形成されていることから、上記第第１応力膜５１、第２応力膜５２の圧縮応力をゲート電極２５下部の半導体基板１１に形成されるチャネル領域に印加することが可能になる。
例えば、半導体装置１がＰＭＯＳトランジスタの場合、上記第１応力膜５１、第２応力膜５２の応力が圧縮応力であることから、トランジスタの移動度が向上される。
また、上記第１応力膜５１および上記第２応力膜５２は酸化シリコン膜をエッチングするときのエッチング種に対するエッチング耐性を有し、上記第１応力膜５１は上記第２応力膜５２よりも上記エッチング種に対するエッチング耐性が強いことから、上記ゲート電極形成溝２３を形成するときに酸化シリコン膜をエッチングするような場合があっても、上記第１応力膜５１、第２応力膜５２がそのエッチングのエッチング種に対してエッチングされにくくなっている。しかも、第１応力膜５１が第２応力膜５２よりも上記エッチング種に対して強いエッチング耐性を有することから、第１応力膜５１、第２応力膜５２がともにエッチングされるとしても、第１応力膜５１が第２応力膜５２よりも多くエッチングされることはない。
したがって、第１応力膜５１の膜減りが抑制できるため、ゲート電極２５の側壁に近い側には第１応力膜５１が残るので、ゲート電極２５下部の半導体基板１１に形成されるチャネル領域に第１応力膜５１の圧縮応力を確実に印加することが可能になる。さらに、第２応力膜５２の圧縮応力も印加かされるようになっている。
【００３７】
よって、効果的にトランジスタのチャネル領域に第１応力膜５１の圧縮応力を印加することができるので、トランジスタの移動度を確実に向上できるという利点がある。
【００３８】
次に、本発明の半導体装置に係る一実施の形態（第２実施例）を、図２の概略構成断面図によって説明する。
【００３９】
図２に示すように、半導体基板１１に素子形成領域１２が分離される素子分離領域１３が形成されている。上記半導体基板１１の素子形成領域１２上に、ゲート電極形成溝２３が形成されたサイドウォール絶縁膜２１が形成されている。
上記半導体基板１１は、例えばシリコン基板で形成され、上記サイドウォール絶縁膜２１は、例えば窒化シリコン膜で形成されている。
【００４０】
上記ゲート電極形成溝２３内の上記半導体基板１１上には、ゲート絶縁膜２４を介してゲート電極２５が形成されている。
【００４１】
上記ゲート絶縁膜２４は、例えば酸化シリコンよりも誘電率の高い高誘電率膜で形成される。例えば、ハフニウム（Ｈｆ）、ランタン（Ｌａ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｎ）、タンタル（Ｔａ）のうちから選択される１種の金属の金属酸化物、金属酸化珪化物、金属窒化酸化物、金属酸化窒化珪化物で形成される。その一例としては、酸化ハフニウム（ＨｆＯ2）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化ランタン（Ｌａ2Ｏ3）等の金属酸化物、窒化酸化ハフニウム（ＨｆＯＮ）、窒化酸化アルミニウム（ＡｌＯＮ）等の金属窒化酸化物、ハフニウムシリケート（ＨｆＳｉＯ）を一例とする金属酸化珪化物、窒化ハフニウムシリケート（ＨｆＳｉＯＮ）を一例とする金属酸化窒化珪化物等を用いることができる。
また、一例として、上記ゲート絶縁膜２４は、酸化シリコン膜、窒化シリコン膜等のシリコン系絶縁膜上に上記高誘電体絶縁膜を積層したものであってもよい。
【００４２】
上記ゲート電極２５は、例えば、チタン（Ｔｉ）の他にルテニウム（Ｒｕ）、ハフニウム（Ｈｆ）、イリジウム（Ｉｒ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、ニッケル（Ｎｉ）等の金属またはこれらのシリコン化合物、導電性を有する窒素化合物等の金属化合物を用いる。また、ポリシリコンを用いることもできる。
また、ゲート絶縁膜２４とゲート電極２５との間に、窒化チタン、チタン等の密着層（図示せず）を形成してもよい。
【００４３】
上記ゲート電極２５の両側における上記サイドウォール絶縁膜２３の下部の半導体基板１１には低濃度領域３１、３２が形成されている。この低濃度領域３１、３２は、エクステンション領域とも呼ばれるものである。
さらに、上記ゲート電極２５の両側の半導体基板１１には、上記低濃度領域３１、３２を介して、上記低濃度領域３１、３２よりも高濃度の高濃度領域３３、３４が形成されている。上記低濃度領域３１、３２および高濃度領域３３、３４でソース・ドレイン領域となる。
また、上記高濃度領域３３、３４の上部には、金属シリサイド層３５、３６が形成されている。上記金属シリサイド層３５、３６は、例えばコバルトシリサイド、ニッケルシリサイド、ニッケル白金シリサイド等で形成されている。
【００４４】
また、上記半導体基板１１上には、上記ゲート電極２５の側壁に上記サイドウォール絶縁膜２３を介して、応力（例えば引張応力）を有する第１応力膜５５が形成されている。さらに、この第１応力膜５５の外側の上記半導体基板１１上には上記第１応力膜５５と同種の応力を有する第２応力膜５６が形成されている。
上記第１応力膜５５および上記第２応力膜５６は酸化シリコン膜をエッチングするときのエッチング種に対するエッチング耐性を有し、上記第１応力膜５５は上記第２応力膜５６よりも上記エッチング種に対するエッチング耐性が強いものとなっている。
【００４５】
具体的には、上記第１応力膜５５は上記第２応力膜５６よりも膜密度が高い。
【００４６】
例えば、上記第１応力膜５５は１．６ＧＰａより大きく２．０ＧＰａ以下の引張応力を有し、上記第２応力膜５６は０．８ＧＰａ以上１．６ＧＰａ以下の引張応力を有する。
【００４７】
上記のような引張応力値を有する第１応力膜５５としては、上記窒化シリコン膜中に水素が１２atomic％未満含まれる膜がある。
【００４８】
上記第１応力膜５５の膜中の水素濃度が１２atomic％以上であると、酸化シリコンのウエットエッチング液、例えば希フッ酸に対する十分なエッチング耐性を得ることができなくなる。したがって、第１応力膜５５の水素濃度は、１２atomic％未満とした。
【００４９】
さらに、上記第１応力膜５５は、膜厚が例えば５ｎｍ以上３０ｎｍ未満の範囲に形成される。
【００５０】
上記第１応力膜５５の膜厚が５ｎｍよりも薄いと引張応力のかかりが悪くなり、またエッチングレートが早くなる。上記第１応力膜５１の膜厚が３０ｎｍ以上になると、第１応力膜５５が強い引張応力（１．６ＧＰａより大きく２．０ＧＰａ以下）を有する膜であるため、その引張応力がいっそう強くなりすぎてクラックが生じやすくなる。したがって、第１応力膜５５の膜厚は、５ｎｍ以上３０ｎｍ未満とした。
【００５１】
また、第２応力膜５２としては、上記窒化シリコン膜中に水素が１２atomic％以上２５atomic％以下含まれる膜がある。
【００５２】
上記第２応力膜５６の膜中の水素濃度が２５atomic％よりも多いと、酸化シリコンのウエットエッチング液、例えば希フッ酸に対するエッチング耐性を得ることができず、上記第２応力膜５６の膜中の水素濃度が１２atomic％未満になると、第２応力膜５６としての膜厚では膜中の引張応力が強すぎて、クラックが発生しやすくなる。したがって、第２応力膜５６の水素濃度は、１２atomic％以上２５atomic％以下とした。
【００５３】
上記引張応力を有する窒化シリコン膜からなる第２応力膜５６は、膜厚が例えば３０ｎｍ以上７０ｎｍ以下の範囲に形成されている。
【００５４】
また、上記第２応力膜５６の膜厚が３０ｎｍよりも薄いと第２応力膜５６としての引張応力では引張応力のかかりが悪くなる。上記第２応力膜５６の膜厚が７０ｎｍ以上になると、第２応力膜５６が有する引張応力（０．８ＧＰａ以上１．６ＧＰａ以下）であっても、引張応力が強すぎてクラックが発生しやすくなる。また、ゲート電極の高さが１００ｎｍ程度でることから、上記第１応力膜５５と第２応力膜５６とを合わせた膜厚が１００ｎｍ程度あれば十分である。これらのことを鑑みて、第２応力膜５６の膜厚は、３０ｎｍ以上７０ｎｍ以下とした。
上記条件により、上記第２応力膜５６（引張応力膜の場合）は、０．８ＧＰａ以上１．６ＧＰａ以下の引張応力を有する。
【００５５】
上記のような第１応力膜５５は、酸化シリコン膜をウエットエッチングするエッチング種に対して、高いエッチング耐性を有する。例えばエッチング種が希フッ酸、例えば１：１００に希釈した希フッ酸である場合、エッチングレートを０．２ｎｍ／ｍｉｎ以下程度に保つことができる。
【００５６】
また、上記のような第２応力膜５６は、酸化シリコン膜をウエットエッチングするエッチング種に対して、高いエッチング耐性を有する。例えばエッチング種が希フッ酸、例えば１：１００に希釈した希フッ酸である場合、エッチングレートを０．３ｎｍ／ｍｉｎ以下程度に保つことができる。ただし、第２応力膜５６より第１応力膜５５のエッチングレートは遅くしてある。これによって、上記第１応力膜５５とこの第２応力膜５６とでは、上記第１応力膜５５が上記第２応力膜５６よりも酸化シリコンをエッチングするエッチング種に対するエッチング耐性が強い絶縁膜となっている。
【００５７】
上記第２実施例の半導体装置２では、ゲート電極２５の側壁にサイドウォール絶縁膜２３を介して第１応力膜５５と、この第１応力膜５５と同種の応力を有する第２応力膜５６とが形成されていることから、上記第第１応力膜５５、第２応力膜５６の引張応力をゲート電極２５下部の半導体基板１１に形成されるチャネル領域に印加することが可能になる。
例えば、半導体装置２がＮＭＯＳトランジスタの場合、上記第１応力膜５５、第２応力膜５６の応力が引張応力であることから、トランジスタの移動度が向上される。
また、上記第１応力膜５５および上記第２応力膜５６は酸化シリコン膜をエッチングするときのエッチング種に対するエッチング耐性を有し、上記第１応力膜５５は上記第２応力膜５６よりも上記エッチング種に対するエッチング耐性が強いことから、上記ゲート電極形成溝２３を形成するときに酸化シリコン膜をエッチングするような場合があっても、上記第１応力膜５５、第２応力膜５６がそのエッチングのエッチング種に対してエッチングされにくくなっている。しかも、第１応力膜５５が第２応力膜５６よりも上記エッチング種に対して強いエッチング耐性を有することから、第１応力膜５５、第２応力膜５６がともにエッチングされるとしても、第１応力膜５５が第２応力膜５６よりも多くエッチングされることはない。
したがって、第１応力膜５５の膜減りが抑制できるため、ゲート電極２５の側壁に近い側には第１応力膜５５が残るので、ゲート電極２５下部の半導体基板１１に形成されるチャネル領域に第１応力膜５５の引張応力を確実に印加することが可能になる。さらに、第２応力膜５２の応力も印加されるようになっている。
【００５８】
よって、効果的にトランジスタのチャネル領域に第１応力膜５５の引張応力を印加することができるので、トランジスタの移動度を確実に向上できるという利点がある。
【００５９】
次に、本発明の半導体装置の製造方法に係る一実施の形態（第１実施例）を、図３ないし図５の製造工程断面図によって説明する。
【００６０】
図３（１）に示すように、半導体基板１１に素子形成領域１２が分離される素子分離領域１３を形成した後、半導体基板１１の素子形成領域１２上に、ダミーゲート絶縁膜４１を介してダミーゲートパターン４２を形成する。上記ダミーゲートパターン４２は、ポリシリコン膜で形成されていて、図示したように上部にハードマスクとして例えば窒化シリコン膜４３が形成されていてもよい。また、上記ダミーゲート絶縁膜４１は、酸化シリコン膜で形成されている。
【００６１】
上記ダミーゲートパターン４２の両側の半導体基板１１には低濃度領域３１、３２が形成されている。この低濃度領域３１、３２は、エクステンション領域とも呼ばれるものである。上記低濃度領域３１、３２上の上記ダミーゲートパターン４２の側壁には、サイドウォール絶縁膜２１が形成されている。このサイドウォール絶縁膜２１は、窒化シリコン膜で形成されている。
さらに、上記ダミーゲートパターン４２の両側の半導体基板１１には上記低濃度領域３１、３２を介して、上記低濃度領域３１、３２よりも高濃度の高濃度領域３３、３４が形成されている。上記低濃度領域３１、３２および高濃度領域３３、３４でソース・ドレイン領域となる。
また、上記高濃度領域３３、３４の上部には、金属シリサイド層３５、３６が形成されている。上記金属シリサイド層３５、３６は、例えばコバルトシリサイド、ニッケルシリサイド、ニッケル白金シリサイド等で形成されている。
【００６２】
次に、図３（２）に示すように、上記ダミーゲートパターン４２、サイドウォール絶縁膜２１等を被覆するように、上記半導体基板１１上に、トランジスタのチャネル領域に応力を印加するための第１応力膜５１を形成する。この第１応力膜５１は、通常、ＮＭＯＳトランジスタの場合には引張応力を有する、例えば窒化シリコン膜で形成され、ＰＭＯＳトランジスタの場合には圧縮応力を有する、例えば窒化シリコン膜で形成される。以下、圧縮応力を有する場合について説明する。
上記圧縮応力を有する窒化シリコン膜からなる第１応力膜５１は、膜厚が例えば５ｎｍ以上３０ｎｍ未満の範囲に形成される。
例えば、下記に記載した成膜条件の一例を用いて成膜することにより、２．０ＧＰａ以上３．０ＧＰａ以下の大きな圧縮応力を持つ窒化シリコン膜を形成する。
このような大きな圧縮応力を持つ窒化シリコン膜は、膜密度が高い膜であるため、酸化シリコンをエッチングするときのエッチング種に対するエッチング耐性を有する膜となる。
【００６３】
上記圧縮応力を有する第１応力膜５１の成膜条件の一例は、
原料ガスに、水素（Ｈ2）、窒素（Ｎ2）、アルゴン（Ａｒ）、アンモニア（ＮＨ3）、トリメチルシラン（ＳｉＨ（ＣＨ3）3：３ＭＳ）を用いる。
それぞれのガス流量は、一例として、
水素（Ｈ2）を１０００ｃｍ3／ｍｉｎ以上５０００ｃｍ3／ｍｉｎ以下、
窒素（Ｎ2）を５００ｃｍ3／ｍｉｎ以上２５００ｃｍ3／ｍｉｎ以下、
アルゴン（Ａｒ）を１０００ｃｍ3／ｍｉｎ以上５０００ｃｍ3／ｍｉｎ以下、
アンモニア（ＮＨ3）を５０ｃｍ3／ｍｉｎ以上２００ｃｍ3／ｍｉｎ以下、
トリメチルシラン（ＳｉＨ（ＣＨ3）3：３ＭＳ）を５０ｃｍ3／ｍｉｎ以上１００ｃｍ3／ｍｉｎ以下とする。
成膜時の基板温度を４５０℃〜５５０℃とし、
成膜雰囲気の圧力を１３３Ｐａ〜６６７Ｐａとし、
ＲＦパワー（高周波）を５０Ｗ以上１００Ｗ以下とし、
ＲＦパワー（低周波）を１０Ｗ以上５０Ｗ以下とする。
【００６４】
上記成膜条件で形成された第１応力膜５１は、膜中に炭素を６atomic％以上８atomic％以下含む膜となり、上記２．０ＧＰａ以上３．０ＧＰａ以下の大きな圧縮応力を持つ窒化シリコン膜となる。
例えば、上記第１応力膜５１は、１：１００に希釈した希フッ酸をエッチング種に用いたウエットエッチングに対するエッチングレートを０．２ｎｍ／ｍｉｎ以下程度に保つことができる。
【００６５】
上記第１応力膜５１の膜中の炭素濃度が６atomic％未満であると、酸化シリコンのウエットエッチング液、例えば希フッ酸に対する十分なエッチング耐性を得ることができず、上記第１応力膜５１の膜中の炭素濃度が８atomic％より多くなると、膜中の圧縮応力が強すぎて、膜剥がれを起こしやすくなる。したがって、第１応力膜５１の炭素濃度は、６atomic％以上８atomic％以下とした。
【００６６】
また、上記第１応力膜５１の膜厚が５ｎｍよりも薄いと圧縮応力のかかりが悪くなり、またエッチングレートが早くなる。上記第１応力膜５１の膜厚が３０ｎｍ以上になると、第１応力膜５１が強い圧縮応力（２．０ＧＰａ以上３．０ＧＰａ以下）を有する膜であるため、その圧縮応力がいっそう強くなりすぎて膜剥れが生じやすくなる。したがって、第１応力膜５１の膜厚は、５ｎｍ以上３０ｎｍ未満とした。
上記条件により、上記第１応力膜５１（圧縮応力膜の場合）は、２．０ＧＰａ以上３．０ＧＰａ以下の大きな圧縮応力を有する。
【００６７】
次に、図４（３）に示すように、上記第１応力膜５１上に圧縮応力を有する第２応力膜５２を形成する。この第２応力膜５２は、圧縮応力を有する、例えば窒化シリコン膜で形成される。
上記圧縮応力を有する窒化シリコン膜からなる第２応力膜５２は、膜厚が例えば３０ｎｍ以上７０ｎｍ以下の範囲に形成されている。
例えば、下記に記載した成膜条件の一例を用いて成膜することにより、１．０ＧＰａ以上２．０ＧＰａ未満の圧縮応力を持つ窒化シリコン膜を形成することができる。
このような圧縮応力を持つ窒化シリコン膜は、密度が高い膜であるため、酸化シリコンをエッチングするときのエッチング種に対するエッチング耐性を有する膜となる。また、上記第１応力膜５１とこの第２応力膜５１とでは、上記第１応力膜５１が上記第２応力膜５１よりも酸化シリコンをエッチングするエッチング種に対するエッチング耐性が強い絶縁膜となる。
【００６８】
上記圧縮応力を有する第２応力膜５２の成膜条件の一例は、
原料ガスに、水素（Ｈ2）、窒素（Ｎ2）、アルゴン（Ａｒ）、アンモニア（ＮＨ3）、トリメチルシラン（ＳｉＨ（ＣＨ3）3：３ＭＳ）を用いる。
それぞれのガス流量は、一例として、
水素（Ｈ2）を１０００ｃｍ3／ｍｉｎ以上５０００ｃｍ3／ｍｉｎ以下、
窒素（Ｎ2）を５００ｃｍ3／ｍｉｎ以上２５００ｃｍ3／ｍｉｎ以下、
アルゴン（Ａｒ）を１０００ｃｍ3／ｍｉｎ以上５０００ｃｍ3／ｍｉｎ以下、
アンモニア（ＮＨ3）を５０ｃｍ3／ｍｉｎ以上２００ｃｍ3／ｍｉｎ以下、
トリメチルシラン（ＳｉＨ（ＣＨ3）3：３ＭＳ）を１０ｃｍ3／ｍｉｎ以上５０ｃｍ3／ｍｉｎ未満とする。
成膜時の基板温度を４５０℃〜５５０℃とし、
成膜雰囲気の圧力を１３３Ｐａ〜６６７Ｐａとし、
ＲＦパワー（高周波）を５０Ｗ以上１００Ｗ以下とし、
ＲＦパワー（低周波）を１０Ｗ以上５０Ｗ以下とする。
【００６９】
上記成膜条件で形成された第２応力膜５２は、膜中に炭素を１atomic％以上６atomic％未満含む膜となり、上記１．０ＧＰａ以上２．０ＧＰａ以下の大きな圧縮応力を持つ窒化シリコン膜となる。
例えば、上記第２応力膜５２は、１：１００に希釈した希フッ酸をエッチング種に用いたウエットエッチングに対するエッチングレートを０．３ｎｍ／ｍｉｎ以下程度に保つことができる。
【００７０】
上記第２応力膜５２の膜中の炭素濃度が１atomic％未満であると、酸化シリコンのウエットエッチング液、例えば希フッ酸に対するエッチング耐性を得ることができず、上記第２応力膜５２の膜中の炭素濃度が６atomic％以上になると、第２応力膜５２としての膜厚では膜中の圧縮応力が強すぎて、膜剥がれを起こしやすくなる。したがって、第２応力膜５２の炭素濃度は、１atomic％以上６atomic％未満とした。
【００７１】
また、上記第２応力膜５２の膜厚が３０ｎｍよりも薄いと第２応力膜５２としての圧縮応力では圧縮応力のかかりが悪くなる。上記第２応力膜５２の膜厚が７０ｎｍ以上になると、第２応力膜５２が有する圧縮応力（１．０ＧＰａ以上２．０ＧＰａ未満）であっても、圧縮応力が強すぎて膜剥れが生じやすくなる。また、ゲート電極の高さが１００ｎｍ程度でることから、上記第１応力膜５１と第２応力膜５２とを合わせた膜厚が１００ｎｍ程度あれば十分である。これらのことを鑑みて、第１応力膜５１の膜厚は、３０ｎｍ以上７０ｎｍ以下とした。
上記条件により、上記第２応力膜５２（圧縮応力膜の場合）は、１．０ＧＰａ以上２．０ＧＰａ未満の圧縮応力を有する。
【００７２】
したがって、上記第１応力膜５１および上記第２応力膜５２は上記ダミーゲートパターン４２および上記ダミーゲート絶縁膜４１をエッチングするときのエッチング種に対するエッチング耐性を有する膜で形成され、かつ上記第１応力膜５１は上記第２応力膜５２よりも上記エッチング種に対するエッチング耐性が強い絶縁膜で形成されることになる。
【００７３】
次に、図４（４）に示すように、上記第２応力膜５２上に、絶縁膜６１を形成する。この絶縁膜６１は、例えばＰＭＤ（プリメタルデポジション）膜と呼ばれるもので、例えば高密度プラズマ（ＨＤＰ）ＣＶＤにより製造された酸化シリコン膜やノンドープトシリケートガラス（ＳＡ−ＮＳＧ）などの酸化膜で形成される。
【００７４】
次に、図５（５）に示すように、上記ダミーゲートパターン４２（前記図３参照）の上部を露出する。例えば、上記ダミーゲートパターン４２上に形成されている窒化シリコン膜４３（前記図３参照）、上記第１応力膜５１、第２応力膜５２、絶縁膜６１（前記図４（４）参照）等を、例えば、化学的機械研磨（ＣＭＰ：Chemical Mechanical Polishing）によって除去し、上記ダミーゲートパターン４２を露出させる。
上記化学的機械研磨では、まず、絶縁膜６１の表面が平坦化される。さらに、上記ダミーゲートパターン４２のポリシリコンで形成されている部分の上部が露出するまで、窒化シリコン膜４３、上記第１応力膜５１、第２応力膜５２、絶縁膜６１、サイドウォール絶縁膜２１の上部等を研磨する。
次いで、ドライエッチングによって、ポリシリコンで形成されているダミーゲートパターン４２を除去する。さらにウエットエッチングにより、ダミーゲート絶縁膜４１を除去する。このウエットエッチングでは、例えば希フッ酸（ＤＨＦ）を用いた。この場合、酸化シリコンからなる絶縁膜６１も除去される。
この結果、サイドウォール絶縁膜２１の内側にゲート電極形成溝２３が形成される。
上記ウエットエッチングのとき、第１応力膜５１および第２応力膜５２ともに、ウエットエッチング耐性を有する窒化シリコン膜で形成されてはいるが、第１応力膜５１のほうが第２応力膜５２よりもさらにウエットエッチング耐性が強いため、従来技術のように、サイドウォール絶縁膜２１の側壁の応力膜がエッチングされるようなことは起こらない。したがって、酸化シリコンを除去するウエットエッチング工程において、第１応力膜５１の膜減りが抑制でき、効果的にゲート電極形成溝２３の下部の半導体基板に形成されるチャネル領域に応力（ストレス）を印加することができるようになる。
なお、図５（５）では、ゲート電極形成溝２３を形成した後の状態を図示した。
【００７５】
次に、図５（６）に示すように、上記ゲート電極形成溝２３内の上記半導体基板１１上にゲート絶縁膜２４を介してゲート電極２５を形成する。
【００７６】
上記ゲート絶縁膜２４は、例えば酸化シリコンよりも誘電率の高い高誘電率膜で形成される。例えば、ハフニウム（Ｈｆ）、ランタン（Ｌａ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｎ）、タンタル（Ｔａ）のうちから選択される１種の金属の金属酸化物、金属酸化珪化物、金属窒化酸化物、金属酸化窒化珪化物で形成される。その一例としては、酸化ハフニウム（ＨｆＯ2）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化ランタン（Ｌａ2Ｏ3）等の金属酸化物、窒化酸化ハフニウム（ＨｆＯＮ）、窒化酸化アルミニウム（ＡｌＯＮ）等の金属窒化酸化物、ハフニウムシリケート（ＨｆＳｉＯ）を一例とする金属酸化珪化物、窒化ハフニウムシリケート（ＨｆＳｉＯＮ）を一例とする金属酸化窒化珪化物等を用いることができる。
また、一例として、上記ゲート絶縁膜２４は、酸化シリコン膜、窒化シリコン膜等のシリコン系絶縁膜上に上記高誘電体絶縁膜を積層したものであってもよい。
【００７７】
上記ゲート電極２５は、例えば、チタン（Ｔｉ）の他にルテニウム（Ｒｕ）、ハフニウム（Ｈｆ）、イリジウム（Ｉｒ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、ニッケル（Ｎｉ）等の金属またはこれらのシリコン化合物、導電性を有する窒素化合物等の金属化合物を用いる。また、ポリシリコンを用いることもできる。
また、ゲート絶縁膜２４とゲート電極２５との間に、窒化チタン、チタン等の密着層（図示せず）を形成してもよい。
【００７８】
上記第１実施例の製造方法では、ゲート電極２５の側壁にサイドウォール絶縁膜２３を介して第１応力膜５１を形成し、さらにこの第１応力膜５１と同種の応力を有する第２応力膜５２を形成することから、上記第１応力膜５１、第２応力膜５２の応力をゲート電極２５下部の半導体基板１１に形成されるチャネル領域に印加することが可能になる。
例えば、半導体装置１がＰＭＯＳトランジスタの場合、上記第１、第２応力膜の応力が圧縮応力であれば、ＰＭＯＳトランジスタの移動度を向上させられる。
また、上記第１応力膜５１および上記第２応力膜５２は酸化シリコン膜をエッチングするときのエッチング種、例えば希フッ酸に対するエッチング耐性を有し、上記第１応力膜５１は上記第２応力膜５２よりも上記エッチング種に対するエッチング耐性が強い絶縁膜で形成されることから、上記ゲート電極形成溝２３を形成するときに酸化シリコン膜をエッチングするような場合、上記第１応力膜５１、第２応力膜５２がそのエッチングのエッチング種に対してエッチングされにくくなっている。しかも、第１応力膜５１が第２応力膜５２よりも上記エッチング種に対して強いエッチング耐性を有することから、第１応力膜５１、第２応力膜５２がエッチングされるとしても、第１応力膜５１が第２応力膜５２よりも多くエッチングされることはない。
したがって、ゲート電極２５の側壁に近い側には第１応力膜５１が残るので、ゲート電極２５下部の半導体基板１１に形成されるチャネル領域に第１応力膜５１の応力を確実に印加することが可能になる。
【００７９】
よって、第１応力膜５１の膜減りが抑制できるため、効果的にトランジスタのチャネル領域に第１応力膜５１の応力を印加することができるので、トランジスタの移動度を確実に向上できるという利点がある。
【００８０】
上記第１実施例の製造方法では、上記第１応力膜５１および第２応力膜５１を成膜するときの原料ガスのトリメチルシランの代わりに、例えばテトラメチルシラン（４ＭＳ：Ｓｉ（ＣＨ3）4）を用いることもできる。このように、トリメチルシランの代わりに、テトラメチルシラン（４ＭＳ：Ｓｉ（ＣＨ3）4）を用いても、上記製造方法と同様な効果を得ることができる。
【００８１】
次に、本発明の半導体装置の製造方法に係る一実施の形態（第２実施例）を、図６ないし図９の製造工程断面図によって説明する。
【００８２】
図６（１）に示すように、半導体基板１１に素子形成領域１２が分離される素子分離領域１３を形成した後、半導体基板１１の素子形成領域１２上に、ダミーゲート絶縁膜４１を介してダミーゲートパターン４２を形成する。上記ダミーゲートパターン４２は、ポリシリコン膜で形成されていて、図示したように上部に窒化シリコン膜４３が形成されていてもよい。また、上記ダミーゲート絶縁膜４１は、酸化シリコン膜で形成されている。
【００８３】
上記ダミーゲートパターン４２の両側の半導体基板１１には低濃度領域３１、３２が形成されている。この低濃度領域３１、３２は、エクステンション領域とも呼ばれるものである。上記低濃度領域３１、３２上の上記ダミーゲートパターン４２の側壁には、サイドウォール絶縁膜２１が形成されている。このサイドウォール絶縁膜２１は、窒化シリコン膜で形成されている。
さらに、上記ダミーゲートパターン４２の両側の半導体基板１１には上記低濃度領域３１、３２を介して、上記低濃度領域３１、３２よりも高濃度の高濃度領域３３、３４が形成されている。上記低濃度領域３１、３２および高濃度領域３３、３４でソース・ドレイン領域となる。
また、上記高濃度領域３３、３４の上部には、金属シリサイド層３５、３６が形成されている。上記金属シリサイド層３５、３６は、例えばコバルトシリサイド、ニッケルシリサイド、ニッケル白金シリサイド等で形成されている。
【００８４】
次に、図６（２）に示すように、上記ダミーゲートパターン４２、サイドウォール絶縁膜２１等を被覆するように、上記半導体基板１１上に、トランジスタのチャネル領域に応力を印加するための第１応力膜を形成する。この第１応力膜は、通常、ＮＭＯＳトランジスタの場合には引張応力を有する、例えば窒化シリコン膜で形成され、ＰＭＯＳトランジスタの場合には圧縮応力を有する、例えば窒化シリコン膜で形成されている。ここでは圧縮応力を有する場合について説明する。
上記圧縮応力を有する窒化シリコン膜からなる第１応力膜は、膜厚が例えば５ｎｍ以上３０ｎｍ未満の範囲に形成される。
例えば、下記に記載した成膜条件の一例を用いて成膜することにより、２．０ＧＰａ以上３．０ＧＰａ以下の大きな圧縮応力を持つ窒化シリコン膜を形成することができる。
このような大きな圧縮応力を持つ窒化シリコン膜は、膜密度が高い膜であるため、酸化シリコンをエッチングするときのエッチング種に対するエッチング耐性を有する膜となる。
【００８５】
上記第１応力膜は、以下のようにして形成される。
まず、上記ダミーゲートパターン４２、サイドウォール絶縁膜２１等を被覆するように、上記半導体基板１１上に、トランジスタのチャネル領域に応力を印加するための第１応力初期膜５３を形成する。
【００８６】
上記第１応力初期膜５３の成膜条件の一例は、
原料ガスに、水素（Ｈ2）、窒素（Ｎ2）、アルゴン（Ａｒ）、アンモニア（ＮＨ3）、トリメチルシラン（ＳｉＨ（ＣＨ3）3：３ＭＳ）を用いる。
それぞれのガス流量は、一例として、
水素（Ｈ2）を１０００ｃｍ3／ｍｉｎ以上５０００ｃｍ3／ｍｉｎ以下、
窒素（Ｎ2）を５００ｃｍ3／ｍｉｎ以上２５００ｃｍ3／ｍｉｎ以下、
アルゴン（Ａｒ）を１０００ｃｍ3／ｍｉｎ以上５０００ｃｍ3／ｍｉｎ以下、
アンモニア（ＮＨ3）を５０ｃｍ3／ｍｉｎ以上２００ｃｍ3／ｍｉｎ以下、
トリメチルシラン（ＳｉＨ（ＣＨ3）3：３ＭＳ）を１０ｃｍ3／ｍｉｎ以上５０ｃｍ3／ｍｉｎ未満とする。
成膜時の基板温度を４５０℃〜５５０℃とし、
成膜雰囲気の圧力を１３３Ｐａ〜６６７Ｐａとし、
ＲＦパワー（高周波）を５０Ｗ以上１００Ｗ以下とし、
ＲＦパワー（低周波）を１０Ｗ以上５０Ｗ以下とする。
【００８７】
上記成膜条件で形成された第１応力初期膜５３は、膜中に炭素を１atomic％以上６atomic％未満含む膜となり、上記１．０ＧＰａ以上２．０ＧＰａ以下の大きな圧縮応力を持つ窒化シリコン膜となる。
例えば、上記第１応力初期膜５３は、１：１００に希釈した希フッ酸をエッチング種に用いたウエットエッチングに対するエッチングレートを０．３ｎｍ／ｍｉｎ以下程度に保つことができる。
【００８８】
次に、図７（３）に示すように、上記第１応力初期膜５３に熱処理を施す。この熱処理条件は、一例として、熱処理雰囲気を窒素（Ｎ2）と水素（Ｈ2）の混合ガス雰囲気、もしくは窒素雰囲気とし、
それぞれのガス流量は、一例として、
窒素（Ｎ2）を５０００ｃｍ3／ｍｉｎ以上２００００ｃｍ3／ｍｉｎ以下、
水素（Ｈ2）を０ｃｍ3／ｍｉｎ以上２００００ｃｍ3／ｍｉｎ以下とする。
上記水素は、０ｃｍ3／ｍｉｎとし、供給しなくてもよく、この場合には窒素単独の熱処理雰囲気となる。
熱処理時の基板温度を４５０℃〜５５０℃とする。
上記熱処理を施すことによって、膜中の水素量が低減され、また、熱処理雰囲気中の窒素がシリコンのダングリングボンドに結合することで、より緻密な膜となり、第１応力初期膜５３は、圧縮応力が増し、圧縮応力値が２ＧＰａ以上３ＧＰａ以下を有する第１応力膜５１となる。
上記熱処理は、単に膜中に水素量を低減するだけならば、希ガスを用いてもよい。
この第１応力膜５１は、１：１００に希釈した希フッ酸をエッチング種に用いたウエットエッチングに対するエッチングレートを０．２ｎｍ／ｍｉｎ以下程度に保つことができる。
【００８９】
また、上記第１応力膜５１の膜厚が５ｎｍよりも薄いと圧縮応力のかかりが悪くなり、またエッチングレートが早くなる。上記第１応力膜５１の膜厚が３０ｎｍ以上になると、第１応力膜５１が強い圧縮応力（２．０ＧＰａ以上３．０ＧＰａ以下）を有する膜であるため、その圧縮応力がいっそう強くなりすぎて膜剥れが生じやすくなる。したがって、第１応力膜５１の膜厚は、５ｎｍ以上３０ｎｍ未満とした。
【００９０】
次に、図７（４）に示すように、上記第１応力膜５１上に圧縮応力を有する第２応力膜５２を形成する。この第２応力膜５２は、通常、ＰＭＯＳトランジスタの場合には圧縮応力を有する、例えば窒化シリコン膜で形成されている。ここでは圧縮応力を有する場合について説明する。
上記圧縮応力を有する窒化シリコン膜からなる第２応力膜５２は、膜厚が例えば３０ｎｍ以上７０ｎｍ以下の範囲に形成されている。
例えば、下記に記載した成膜条件の一例を用いて成膜することにより、１．０ＧＰａ以上２．０ＧＰａ未満の圧縮応力を持つ窒化シリコン膜を形成することができる。
このような圧縮応力を持つ窒化シリコン膜は、密度が高い膜であるため、酸化シリコンをエッチングするときのエッチング種に対するエッチング耐性を有する膜となる。また、上記第１応力膜５１とこの第２応力膜５１とでは、上記第１応力膜５１が上記第２応力膜５１よりも酸化シリコンをエッチングするエッチング種に対するエッチング耐性が強い絶縁膜となる。
【００９１】
上記圧縮応力を有する第２応力膜５２の成膜条件の一例は、
原料ガスに、水素（Ｈ2）、窒素（Ｎ2）、アルゴン（Ａｒ）、アンモニア（ＮＨ3）、トリメチルシラン（ＳｉＨ（ＣＨ3）3：３ＭＳ）を用いる。
それぞれのガス流量は、一例として、
水素（Ｈ2）を１０００ｃｍ3／ｍｉｎ以上５０００ｃｍ3／ｍｉｎ以下、
窒素（Ｎ2）を５００ｃｍ3／ｍｉｎ以上２５００ｃｍ3／ｍｉｎ以下、
アルゴン（Ａｒ）を１０００ｃｍ3／ｍｉｎ以上５０００ｃｍ3／ｍｉｎ以下、
アンモニア（ＮＨ3）を５０ｃｍ3／ｍｉｎ以上２００ｃｍ3／ｍｉｎ以下、
トリメチルシラン（ＳｉＨ（ＣＨ3）3：３ＭＳ）を１０ｃｍ3／ｍｉｎ以上５０ｃｍ3／ｍｉｎ未満とする。
成膜時の基板温度を４５０℃〜５５０℃とし、
成膜雰囲気の圧力を１３３Ｐａ〜６６７Ｐａとし、
ＲＦパワー（高周波）を５０Ｗ以上１００Ｗ以下とし、
ＲＦパワー（低周波）を１０Ｗ以上５０Ｗ以下とする。
【００９２】
上記成膜条件で形成された第２応力膜５２は、膜中に炭素を１atomic％以上６atomic％未満含む膜となり、上記１．０ＧＰａ以上２．０ＧＰａ以下の大きな圧縮応力を持つ窒化シリコン膜となる。
例えば、上記第２応力膜５２は、１：１００に希釈した希フッ酸をエッチング種に用いたウエットエッチングに対するエッチングレートを０．３ｎｍ／ｍｉｎ以下程度に保つことができる。
【００９３】
上記第２応力膜５２の膜中の炭素濃度が１atomic％未満であると、酸化シリコンのウエットエッチング液、例えば希フッ酸に対するエッチング耐性を得ることができず、上記第２応力膜５２の膜中の炭素濃度が６atomic％以上になると、第２応力膜５２としての膜厚では膜中の圧縮応力が強すぎて、膜剥がれを起こしやすくなる。したがって、第２応力膜５２の炭素濃度は、１atomic％以上６atomic％未満とした。
【００９４】
また、上記第２応力膜５２の膜厚が３０ｎｍよりも薄いと第２応力膜５２としての圧縮応力では圧縮応力のかかりが悪くなる。上記第２応力膜５２の膜厚が７０ｎｍ以上になると、第２応力膜５２が有する圧縮応力（１．０ＧＰａ以上２．０ＧＰａ未満）であっても、圧縮応力が強すぎて膜剥れが生じやすくなる。また、ゲート電極の高さが１００ｎｍ程度でることから、上記第１応力膜５１と第２応力膜５２とを合わせた膜厚が１００ｎｍ程度あれば十分である。これらのことを鑑みて、第１応力膜５１の膜厚は、３０ｎｍ以上７０ｎｍ以下とした。
上記条件により、上記第２応力膜５２（圧縮応力膜の場合）は、１．０ＧＰａ以上２．０ＧＰａ未満の圧縮応力を有する。
【００９５】
したがって、上記第１応力膜５１および上記第２応力膜５２は上記ダミーゲートパターン４２および上記ダミーゲート絶縁膜４１をエッチングするときのエッチング種に対するエッチング耐性を有する膜で形成され、かつ上記第１応力膜５１は上記第２応力膜５２よりも上記エッチング種に対するエッチング耐性が強い絶縁膜で形成されることになる。
【００９６】
次に、図８（５）に示すように、上記第２応力膜５２上に、絶縁膜６１を形成する。この絶縁膜６１は、例えばＰＭＤ（プリメタルデポジション）膜と呼ばれるもので、例えば高密度プラズマ（ＨＤＰ）ＣＶＤにより製造された酸化シリコン膜やノンドープトシリケートガラス（ＳＡ−ＮＳＧ）などの酸化膜で形成される。
【００９７】
次に、図８（６）に示すように、上記ダミーゲートパターン４２（前記図６参照）のポリシリコンで形成されている部分の上部を露出する。例えば、上記ダミーゲートパターン４２のポリシリコン上に形成されている窒化シリコン膜４３（前記図６参照）、上記第１応力膜５１、第２応力膜５２、絶縁膜６１（前記図７（４）参照）等を、例えば、化学的機械研磨（ＣＭＰ：Chemical Mechanical Polishing）によって除去し、上記ダミーゲートパターン４２のポリシリコンを露出させる。
上記化学的機械研磨では、まず、絶縁膜６１の表面が平坦化される。さらに、上記ダミーゲートパターン４２のポリシリコンで形成されている部分の上部が露出するまで、窒化シリコン膜４３、上記第１応力膜５１、第２応力膜５２、絶縁膜６１、サイドウォール絶縁膜２１の上部等を研磨する。
次いで、ドライエッチングによって、ポリシリコンで形成されているダミーゲートパターン４２（前記図６（１）参照）を除去する。さらにウエットエッチングにより、ダミーゲート絶縁膜４１（前記図６（１）参照）を除去する。このウエットエッチングでは、例えば希フッ酸（ＤＨＦ）を用いた。この場合、酸化シリコンからなる絶縁膜６１（前記図７（４）参照）も除去される。
この結果、サイドウォール絶縁膜２１の内側にゲート電極形成溝２３が形成される。
上記ウエットエッチングのとき、第１応力膜５１および第２応力膜５２ともに、ウエットエッチング耐性を有する窒化シリコン膜で形成されてはいるが、第１応力膜５１のほうが第２応力膜５２よりもさらにウエットエッチング耐性が強いため、従来技術のように、サイドウォール絶縁膜２１の側壁の応力膜がエッチングされるようなことは起こらない。したがって、酸化シリコンを除去するウエットエッチング工程において、第１応力膜５１の膜減りが抑制でき、効果的にゲート電極形成溝２３の下部の半導体基板に形成されるチャネル領域に応力（ストレス）を印加することができるようになる。
【００９８】
次に、図９（７）に示すように、上記ゲート電極形成溝２３内の上記半導体基板１１上にゲート絶縁膜２４を介してゲート電極２５を形成する。
【００９９】
上記ゲート絶縁膜２４は、例えば酸化シリコンよりも誘電率の高い高誘電率膜で形成される。例えば、ハフニウム（Ｈｆ）、ランタン（Ｌａ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｎ）、タンタル（Ｔａ）のうちから選択される１種の金属の金属酸化物、金属酸化珪化物、金属窒化酸化物、金属酸化窒化珪化物で形成される。その一例としては、酸化ハフニウム（ＨｆＯ2）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化ランタン（Ｌａ2Ｏ3）等の金属酸化物、窒化酸化ハフニウム（ＨｆＯＮ）、窒化酸化アルミニウム（ＡｌＯＮ）等の金属窒化酸化物、ハフニウムシリケート（ＨｆＳｉＯ）を一例とする金属酸化珪化物、窒化ハフニウムシリケート（ＨｆＳｉＯＮ）を一例とする金属酸化窒化珪化物等を用いることができる。
また、一例として、上記ゲート絶縁膜２４は、酸化シリコン膜、窒化シリコン膜等のシリコン系絶縁膜上に上記高誘電体絶縁膜を積層したものであってもよい。
【０１００】
上記ゲート電極２５は、例えば、チタン（Ｔｉ）の他にルテニウム（Ｒｕ）、ハフニウム（Ｈｆ）、イリジウム（Ｉｒ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、ニッケル（Ｎｉ）等の金属またはこれらのシリコン化合物、導電性を有する窒素化合物等の金属化合物を用いる。また、ポリシリコンを用いることもできる。
また、ゲート絶縁膜２４とゲート電極２５との間に、窒化チタン、チタン等の密着層（図示せず）を形成してもよい。
【０１０１】
上記第２実施例の製造方法では、ゲート電極２５の側壁にサイドウォール絶縁膜２３を介して第１応力膜５１を形成し、さらにこの第１応力膜５１と同種の応力を有する第２応力膜５２を形成することから、上記第１応力膜５１、第２応力膜５２の応力をゲート電極２５下部の半導体基板１１に形成されるチャネル領域に印加することが可能になる。
例えば、半導体装置１がＰＭＯＳトランジスタの場合、上記第１、第２応力膜の応力が圧縮応力であれば、ＰＭＯＳトランジスタの移動度を向上させられる。
また、上記第１応力膜５１および上記第２応力膜５２は酸化シリコン膜をエッチングするときのエッチング種、例えば希フッ酸に対するエッチング耐性を有し、上記第１応力膜５１は上記第２応力膜５２よりも上記エッチング種に対するエッチング耐性が強い絶縁膜で形成されることから、上記ゲート電極形成溝２３を形成するときに酸化シリコン膜をエッチングするような場合、上記第１応力膜５１、第２応力膜５２がそのエッチングのエッチング種に対してエッチングされにくくなっている。しかも、第１応力膜５１が第２応力膜５２よりも上記エッチング種に対して強いエッチング耐性を有することから、第１応力膜５１、第２応力膜５２がエッチングされるとしても、第１応力膜５１が第２応力膜５２よりも多くエッチングされることはない。
したがって、ゲート電極２５の側壁に近い側には第１応力膜５１が残るので、ゲート電極２５下部の半導体基板１１に形成されるチャネル領域に第１応力膜５１の応力を確実に印加することが可能になる。
【０１０２】
よって、第１応力膜５１の膜減りが抑制できるため、効果的にトランジスタのチャネル領域に第１応力膜５１の応力を印加することができるので、トランジスタの移動度を確実に向上できるという利点がある。
【０１０３】
上記第２実施例の製造方法では、上記第１応力膜５１および第２応力膜５１を成膜するときの原料ガスのトリメチルシランの代わりに、例えばテトラメチルシラン（４ＭＳ：Ｓｉ（ＣＨ3）4）を用いることもできる。このように、トリメチルシランの代わりに、テトラメチルシラン（４ＭＳ：Ｓｉ（ＣＨ3）4）を用いても、上記製造方法と同様な効果を得ることができる。
【０１０４】
次に、本発明の半導体装置の製造方法に係る一実施の形態（第３実施例）を説明する。 この第３実施例の製造方法は、前記第１実施例の製造方法において、第１応力膜５１を形成した後、熱処理を行う方法である。この熱処理以外は、前記第１実施例の製造方法と同様である。
【０１０５】
第３実施例における熱処理条件は、一例として、熱処理雰囲気を窒素（Ｎ2）と水素（Ｈ2）の混合ガス雰囲気、もしくは窒素雰囲気とし、
それぞれのガス流量は、一例として、
窒素（Ｎ2）を５０００ｃｍ3／ｍｉｎ以上２００００ｃｍ3／ｍｉｎ以下、
水素（Ｈ2）を０ｃｍ3／ｍｉｎ以上２００００ｃｍ3／ｍｉｎ以下とする。
上記水素は、０ｃｍ3／ｍｉｎとし、供給しなくてもよく、この場合には窒素単独の熱処理雰囲気となる。
熱処理時の基板温度を４５０℃〜５５０℃とする。
上記熱処理を施すことによって、第１応力膜５１の膜中の水素量が低減され、また、熱処理雰囲気中の窒素がシリコンのダングリングボンドに結合することで、より緻密な膜となり、圧縮応力が増し、第１応力膜５１はより圧縮応力値が強い膜となる。
上記熱処理は、単に膜中に水素量を低減するだけならば、希ガスを用いてもよい。
また、この熱処理では、第１応力膜５１の圧縮応力値が強すぎないようにすることが必要である。先に述べたように、第１応力膜５１の圧縮応力値が３．０ＧＰａを超えるようになると、膜剥がれの原因になる。このため、第１応力膜５１の圧縮応力値が３．０ＧＰａ以下になるようにする。
この熱処理によって、第１応力膜５１は、１：１００に希釈した希フッ酸をエッチング種に用いたウエットエッチングに対するエッチングレートを０．２ｎｍ／ｍｉｎ以下程度に保つことができる。
【０１０６】
また、第３実施例の製造方法でも、前記第１実施例の製造方法と同様な作用、効果を得ることができる。
【０１０７】
上記説明では、半導体装置としてＰＭＯＳトランジスタの一例を説明したが、ＮＭＯＳトランジスタにも本発明の製造方法は適用できる。その実施の形態の一例を、本発明の半導体装置の製造方法に係る一実施の形態（第４実施例）として、図１０ないし図１３の製造工程断面図によって説明する。
【０１０８】
図１０（１）に示すように、半導体基板１１に素子形成領域１２が分離される素子分離領域１３を形成した後、半導体基板１１の素子形成領域１２上に、ダミーゲート絶縁膜４１を介してダミーゲートパターン４２を形成する。上記ダミーゲートパターン４２は、ポリシリコン膜で形成されていて、図示したように上部に窒化シリコン膜４３が形成されていてもよい。また、上記ダミーゲート絶縁膜４１は、酸化シリコン膜で形成されている。
【０１０９】
上記ダミーゲートパターン４２の両側の半導体基板１１には低濃度領域３１、３２が形成されている。この低濃度領域３１、３２は、エクステンション領域とも呼ばれるものである。上記低濃度領域３１、３２上の上記ダミーゲートパターン４２の側壁には、サイドウォール絶縁膜２１が形成されている。このサイドウォール絶縁膜２１は、窒化シリコン膜で形成されている。
さらに、上記ダミーゲートパターン４２の両側の半導体基板１１には上記低濃度領域３１、３２を介して、上記低濃度領域３１、３２よりも高濃度の高濃度領域３３、３４が形成されている。上記低濃度領域３１、３２および高濃度領域３３、３４でソース・ドレイン領域となる。
また、上記高濃度領域３３、３４の上部には、金属シリサイド層３５、３６が形成されている。上記金属シリサイド層３５、３６は、例えばコバルトシリサイド、ニッケルシリサイド、ニッケル白金シリサイド等で形成されている。
【０１１０】
次に、図１０（２）に示すように、上記ダミーゲートパターン４２、サイドウォール絶縁膜２１等を被覆するように、上記半導体基板１１上に、トランジスタのチャネル領域に応力を印加するための第１応力膜を形成する。この第１応力膜は、通常、ＮＭＯＳトランジスタの場合には引張応力を有する、例えば窒化シリコン膜で形成され、ＰＭＯＳトランジスタの場合には圧縮応力を有する、例えば窒化シリコン膜で形成される。以下、引張応力を有する場合について説明する。
上記引張応力を有する窒化シリコン膜からなる第１応力膜は、膜厚が例えば５ｎｍ以上３０ｎｍ未満の範囲に形成される。
例えば、下記に記載した成膜条件の一例を用いて成膜することにより、１．６ＧＰａより大きく２．０ＧＰａ以下の大きな引張応力を持つ窒化シリコン膜を形成する。
このような大きな引張応力を持つ窒化シリコン膜は、膜密度が高い膜であるため、酸化シリコンをエッチングするときのエッチング種に対するエッチング耐性を有する膜となる。
【０１１１】
上記第１応力膜は、以下のようにして形成される。
まず、上記ダミーゲートパターン４２、サイドウォール絶縁膜２１等を被覆するように、上記半導体基板１１上に、トランジスタのチャネル領域に応力を印加するための第１応力初期膜５７を形成する。
【０１１２】
上記第１応力初期膜５７の成膜条件の一例は、
原料ガスに、窒素（Ｎ2）、アンモニア（ＮＨ3）、モノシラン（ＳｉＨ4）を用いる。
それぞれのガス流量は、一例として、
窒素（Ｎ2）を５００ｃｍ3／ｍｉｎ以上２０００ｃｍ3／ｍｉｎ以下、
アンモニア（ＮＨ3）を５００ｃｍ3／ｍｉｎ以上１５００ｃｍ3／ｍｉｎ以下、
モノシラン（ＳｉＨ4）を５０ｃｍ3／ｍｉｎ以上３００ｃｍ3／ｍｉｎ以下とする。
成膜時の基板温度を２５０℃以上３５０℃以下とし、
成膜雰囲気の圧力を６６７Ｐａ以上２．０ｋＰａ以下とし、
ＲＦパワー（高周波）を５０Ｗ以上１５０Ｗ以下とし、
ＲＦパワー（低周波）を０Ｗとする。
【０１１３】
次に、図１１（３）に示すように、上記第１応力初期膜５７に紫外線キュア処理を施す。この紫外線キュア処理条件は、一例として、
枚葉式（２００ｍｍウエハ用）の紫外線キュア処理装置を用いる。
紫外線キュア処理の雰囲気をヘリウム（Ｈｅ）雰囲気、もしくは希ガス雰囲気とし、
ガス流量は、一例として、ヘリウム（Ｈｅ）を１０Ｌ／ｍｉｎ以上２０Ｌ／ｍｉｎ以下とする。
紫外線キュア処理時の基板温度を４５０℃以上５５０℃以下とする。
紫外線キュア処理の雰囲気の圧力を０．６７ｋＰａ以上１．３ｋＰａ以下とし、
紫外線ランプパワーを１ｋＷ以上１０ｋＷ以下とする。
上記紫外線キュア処理を施すことによって、上記第１応力初期膜５７の膜中のシリコン水素結合を低減することで、引張応力を有し、より緻密な第１応力膜５５となる。
【０１１４】
上記成膜条件で形成された第１応力膜５５は、膜中に水素を１２atomic％未満含む膜となり、上記１．６ＧＰａより大きく２．０ＧＰａ以下の大きな引張応力を持つ窒化シリコン膜となる。
例えば、上記第１応力膜５５は、１：１００に希釈した希フッ酸をエッチング種に用いたウエットエッチングに対するエッチングレートを０．２ｎｍ／ｍｉｎ以下程度に保つことができる。
【０１１５】
上記第１応力膜５５の膜中の水素濃度が１２atomic％以上であると、酸化シリコンのウエットエッチング液、例えば希フッ酸に対する十分なエッチング耐性を得ることができなくなる。したがって、第１応力膜５５の水素濃度は、１２atomic％未満とした。
【０１１６】
また、上記第１応力膜５５の膜厚が５ｎｍよりも薄いと引張応力のかかりが悪くなり、またエッチングレートが早くなる。上記第１応力膜５１の膜厚が３０ｎｍ以上になると、第１応力膜５５が強い引張応力（１．６ＧＰａより大きく２．０ＧＰａ以下）を有する膜であるため、その引張応力がいっそう強くなりすぎてクラックが生じやすくなる。したがって、第１応力膜５５の膜厚は、５ｎｍ以上３０ｎｍ未満とした。
【０１１７】
次に、図１１（４）に示すように、上記第１応力膜５５上に引張応力を有する第２応力膜を形成する。この第２応力膜は、通常、ＮＭＯＳトランジスタの場合には引張応力を有する、例えば窒化シリコン膜で形成されている。ここでは引張応力を有する場合について説明する。
上記引張応力を有する窒化シリコン膜からなる第２応力膜は、膜厚が例えば３０ｎｍ以上７０ｎｍ以下の範囲に形成されている。
例えば、下記に記載した成膜条件の一例を用いて成膜することにより、０．８ＧＰａ以上１．６ＧＰａ以下の引張応力を持つ窒化シリコン膜を形成することができる。
このような引張応力を持つ窒化シリコン膜は、膜密度が高い膜であるため、酸化シリコンをエッチングするときのエッチング種に対するエッチング耐性を有する膜となる。また、上記第１応力膜５５とこの第２応力膜５６とでは、上記第１応力膜５５が上記第２応力膜５６よりも酸化シリコンをエッチングするエッチング種に対するエッチング耐性が強い絶縁膜となる。
【０１１８】
上記第２応力膜は、以下のようにして形成される。
まず、上記第１応力膜５５上に、トランジスタのチャネル領域に応力を印加するための第２応力初期膜５８を形成する。
【０１１９】
上記第２応力初期膜５８の成膜条件の一例は、
原料ガスに、窒素（Ｎ2）、アンモニア（ＮＨ3）、モノシラン（ＳｉＨ4）を用いる。
それぞれのガス流量は、一例として、
窒素（Ｎ2）を５００ｃｍ3／ｍｉｎ以上２０００ｃｍ3／ｍｉｎ以下、
アンモニア（ＮＨ3）を５００ｃｍ3／ｍｉｎ以上１５００ｃｍ3／ｍｉｎ以下、
モノシラン（ＳｉＨ4）を５０ｃｍ3／ｍｉｎ以上３００ｃｍ3／ｍｉｎ以下とする。
成膜時の基板温度を２５０℃以上３５０℃以下とし、
成膜雰囲気の圧力を６６７Ｐａ以上２．０ｋＰａ以下とし、
ＲＦパワー（高周波）を５０Ｗ以上１５０Ｗ以下とし、
ＲＦパワー（低周波）を０Ｗとする。
【０１２０】
次に、図１２（５）に示すように、上記第２応力初期膜５８に紫外線キュア処理を施す。この紫外線キュア処理条件は、一例として、
枚葉式（２００ｍｍウエハ用）の紫外線キュア処理装置を用いる。
紫外線キュア処理の雰囲気をヘリウム（Ｈｅ）雰囲気、もしくは希ガス雰囲気とし、
ガス流量は、一例として、ヘリウム（Ｈｅ）を１０Ｌ／ｍｉｎ以上２０Ｌ／ｍｉｎ以下とする。
紫外線キュア処理時の基板温度を３５０℃以上４５０℃以下とする。ただし、第２応力初期膜５８の成膜条件が上記第１応力初期膜５７と同様の場合、第１応力初期膜５７の紫外線キュア温度よりも低い温度とする。
紫外線キュア処理の雰囲気の圧力を０．６７ｋＰａ以上１．３ｋＰａ以下とし、
紫外線ランプパワーを１ｋＷ以上１０ｋＷ以下とする。
上記紫外線キュア処理を施すことによって、上記第２応力初期膜５８の膜中のシリコン水素結合を低減することで、引張応力を有し、より緻密な第２応力膜５６となる。
第１応力初期膜５７に対する紫外線キュア処理よりも紫外線キュア温度を下げたことにより、第２応力膜５６の引張応力は第１応力膜５５よりも小さくなる。
【０１２１】
上記成膜条件で形成された第２応力膜５６は、膜中に水素を１２atomic％以上２５atomic％以下含む膜となり、上記０．８ＧＰａ以上１．６ＧＰａ以下の引張応力を持つ窒化シリコン膜となる。
例えば、上記第２応力膜５６は、１：１００に希釈した希フッ酸をエッチング種に用いたウエットエッチングに対するエッチングレートを０．３ｎｍ／ｍｉｎ以下程度に保つことができる。
【０１２２】
上記紫外線キュア処理は、その処理温度（基板温度）によって、窒化シリコン膜の引張応力値を制御することができる。上記の場合、処理温度を４５０℃以上５５０℃以下とすることで、１．６ＧＰａより大きく２．０ＧＰａ以下の引張応力を持つ窒化シリコン膜とすることができ、処理温度を３５０℃以上４５０℃以下とすることで０．８ＧＰａ以上１．６ＧＰａ以下の引張応力を持つ窒化シリコン膜とすることができる。このように、処理温度を調節することで、窒化シリコン膜の引張応力値を制御することができる。
【０１２３】
上記第２応力膜５６の膜中の水素濃度が２５atomic％よりも多いと、酸化シリコンのウエットエッチング液、例えば希フッ酸に対するエッチング耐性を得ることができず、上記第２応力膜５６の膜中の水素濃度が１２atomic％未満になると、第２応力膜５６としての膜厚では膜中の引張応力が強すぎて、クラックが発生しやすくなる。したがって、第２応力膜５６の水素濃度は、１２atomic％以上２５atomic％以下とした。
【０１２４】
また、上記第２応力膜５６の膜厚が３０ｎｍよりも薄いと第２応力膜５６としての引張応力では引張応力のかかりが悪くなる。上記第２応力膜５６の膜厚が７０ｎｍ以上になると、第２応力膜５６が有する引張応力（０．８ＧＰａ以上１．６ＧＰａ以下）であっても、引張応力が強すぎてクラックが発生しやすくなる。また、ゲート電極の高さが１００ｎｍ程度でることから、上記第１応力膜５５と第２応力膜５６とを合わせた膜厚が１００ｎｍ程度あれば十分である。これらのことを鑑みて、第２応力膜５６の膜厚は、３０ｎｍ以上７０ｎｍ以下とした。
上記条件により、上記第２応力膜５６（引張応力膜の場合）は、０．８ＧＰａ以上１．６ＧＰａ以下の引張応力を有する。
【０１２５】
したがって、上記第１応力膜５５および上記第２応力膜５６は上記ダミーゲートパターン４２および上記ダミーゲート絶縁膜４１をエッチングするときのエッチング種に対するエッチング耐性を有する膜で形成され、かつ上記第１応力膜５５は上記第２応力膜５６よりも上記エッチング種に対するエッチング耐性が強い絶縁膜で形成されることになる。
【０１２６】
次に、図１２（６）に示すように、上記第２応力膜５６上に、絶縁膜６１を形成する。この絶縁膜６１は、例えばＰＭＤ（プリメタルデポジション）膜と呼ばれるもので、例えば高密度プラズマ（ＨＤＰ）ＣＶＤにより製造された酸化シリコン膜やノンドープトシリケートガラス（ＳＡ−ＮＳＧ）などの酸化膜で形成される。
【０１２７】
次に、図１３（７）に示すように、上記ダミーゲートパターン４２のポリシリコンで形成されている部分の上部を露出する。例えば、上記ダミーゲートパターン４２のポリシリコン上に形成されている窒化シリコン膜４３、上記第１応力膜５５、第２応力膜５６、絶縁膜６１等を、例えば、化学的機械研磨（ＣＭＰ：Chemical Mechanical Polishing）によって除去し、上記ダミーゲートパターン４２のポリシリコンを露出させる。
上記化学的機械研磨では、まず、絶縁膜６１の表面が平坦化される。さらに、上記ダミーゲートパターン４２のポリシリコンで形成されている部分の上部が露出するまで、窒化シリコン膜４３、上記第１応力膜５５、第２応力膜５６、絶縁膜６１、サイドウォール絶縁膜２１の上部等を研磨する。
次いで、ドライエッチングによって、ポリシリコンで形成されているダミーゲートパターン４２（前記図１０（１）参照）を除去する。さらにウエットエッチングにより、ダミーゲート絶縁膜４１（前記図１０（１）参照）を除去する。このウエットエッチングでは、例えば希フッ酸（ＤＨＦ）を用いた。この場合、酸化シリコンからなる絶縁膜６１（前記図１２（６）参照）も除去される。
この結果、サイドウォール絶縁膜２１の内側にゲート電極形成溝２３が形成される。
上記ウエットエッチングのとき、第１応力膜５５および第２応力膜５６ともに、ウエットエッチング耐性を有する窒化シリコン膜で形成されてはいるが、第１応力膜５５のほうが第２応力膜５６よりもさらにウエットエッチング耐性が強いため、従来技術のように、サイドウォール絶縁膜２１の側壁の応力膜がエッチングされるようなことは起こらない。したがって、酸化シリコンを除去するウエットエッチング工程において、第１応力膜５５の膜減りが抑制でき、効果的にゲート電極形成溝２３の下部の半導体基板に形成されるチャネル領域に応力（ストレス）を印加することができるようになる。
【０１２８】
次に、図１３（８）に示すように、上記ゲート電極形成溝２３内の上記半導体基板１１上にゲート絶縁膜２４を介してゲート電極２５を形成する。
【０１２９】
上記ゲート絶縁膜２４は、例えば酸化シリコンよりも誘電率の高い高誘電率膜で形成される。例えば、ハフニウム（Ｈｆ）、ランタン（Ｌａ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｎ）、タンタル（Ｔａ）のうちから選択される１種の金属の金属酸化物、金属酸化珪化物、金属窒化酸化物、金属酸化窒化珪化物で形成される。その一例としては、酸化ハフニウム（ＨｆＯ2）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化ランタン（Ｌａ2Ｏ3）等の金属酸化物、窒化酸化ハフニウム（ＨｆＯＮ）、窒化酸化アルミニウム（ＡｌＯＮ）等の金属窒化酸化物、ハフニウムシリケート（ＨｆＳｉＯ）を一例とする金属酸化珪化物、窒化ハフニウムシリケート（ＨｆＳｉＯＮ）を一例とする金属酸化窒化珪化物等を用いることができる。
また、一例として、上記ゲート絶縁膜２４は、酸化シリコン膜、窒化シリコン膜等のシリコン系絶縁膜上に上記高誘電体絶縁膜を積層したものであってもよい。
【０１３０】
上記ゲート電極２５は、例えば、チタン（Ｔｉ）の他にルテニウム（Ｒｕ）、ハフニウム（Ｈｆ）、イリジウム（Ｉｒ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、ニッケル（Ｎｉ）等の金属またはこれらのシリコン化合物、導電性を有する窒素化合物等の金属化合物を用いる。また、ポリシリコンを用いることもできる。
また、ゲート絶縁膜２４とゲート電極２５との間に、窒化チタン、チタン等の密着層（図示せず）を形成してもよい。
【０１３１】
上記第４実施例の製造方法では、ゲート電極２５の側壁にサイドウォール絶縁膜２３を介して第１応力膜５５を形成し、さらにこの第１応力膜５５と同種の応力を有する第２応力膜５６を形成することから、上記第１応力膜５５、第２応力膜５６の応力をゲート電極２５下部の半導体基板１１に形成されるチャネル領域に印加することが可能になる。
例えば、半導体装置２がＰＭＯＳトランジスタの場合、上記第１応力膜５５、第２応力膜５６の応力が引張応力であれば、ＮＭＯＳトランジスタの移動度を向上させられる。
また、上記第１応力膜５５および上記第２応力膜５６は酸化シリコン膜をエッチングするときのエッチング種、例えば希フッ酸に対するエッチング耐性を有し、上記第１応力膜５５は上記第２応力膜５６よりも上記エッチング種に対するエッチング耐性が強い絶縁膜で形成されることから、上記ゲート電極形成溝２３を形成するときに酸化シリコン膜をエッチングするような場合、上記第１応力膜５５、第２応力膜５６がそのエッチングのエッチング種に対してエッチングされにくくなっている。しかも、第１応力膜５５が第２応力膜５６よりも上記エッチング種に対して強いエッチング耐性を有することから、第１応力膜５５、第２応力膜５６がエッチングされるとしても、第１応力膜５５が第２応力膜５６よりも多くエッチングされることはない。
したがって、ゲート電極２５の側壁に近い側には第１応力膜５５が残るので、ゲート電極２５下部の半導体基板１１に形成されるチャネル領域に第１応力膜５１の応力を確実に印加することが可能になる。
【０１３２】
よって、第１応力膜５５の膜減りが抑制できるため、効果的にトランジスタのチャネル領域に第１応力膜５５の応力を印加することができるので、トランジスタの移動度を確実に向上できるという利点がある。
【０１３３】
上記第４実施例の製造方法では、上記第１応力初期膜５７および第２応力初期膜５８を成膜するときの原料ガスのモノシランの代わりに、例えばジシラン（Ｓｉ2Ｈ6）、トリシラン（Ｓｉ3Ｈ8）等を用いることもできる。このように、モノシランの代わりに、ジシラン（Ｓｉ2Ｈ6）、トリシラン（Ｓｉ3Ｈ8）を用いても、上記製造方法と同様な効果を得ることができる。
【０１３４】
次に、本発明の半導体装置の製造方法に係る一実施の形態（第５実施例）を、図１４ないし図１８の製造工程断面図によって説明する。
【０１３５】
図１４（１）に示すように、半導体基板１１に素子形成領域１２が分離される素子分離領域１３を形成した後、半導体基板１１の素子形成領域１２上に、ダミーゲート絶縁膜４１を介してダミーゲートパターン４２を形成する。上記ダミーゲートパターン４２は、ポリシリコン膜で形成されていて、図示したように上部に窒化シリコン膜４３が形成されていてもよい。また、上記ダミーゲート絶縁膜４１は、酸化シリコン膜で形成されている。
【０１３６】
上記ダミーゲートパターン４２の両側の半導体基板１１には低濃度領域３１、３２が形成されている。この低濃度領域３１、３２は、エクステンション領域とも呼ばれるものである。上記低濃度領域３１、３２上の上記ダミーゲートパターン４２の側壁には、サイドウォール絶縁膜２１が形成されている。このサイドウォール絶縁膜２１は、窒化シリコン膜で形成されている。
さらに、上記ダミーゲートパターン４２の両側の半導体基板１１には上記低濃度領域３１、３２を介して、上記低濃度領域３１、３２よりも高濃度の高濃度領域３３、３４が形成されている。上記低濃度領域３１、３２および高濃度領域３３、３４でソース・ドレイン領域となる。
また、上記高濃度領域３３、３４の上部には、金属シリサイド層３５、３６が形成されている。上記金属シリサイド層３５、３６は、例えばコバルトシリサイド、ニッケルシリサイド、ニッケル白金シリサイド等で形成されている。
【０１３７】
次に、図１４（２）に示すように、上記ダミーゲートパターン４２、サイドウォール絶縁膜２１等を被覆するように、上記半導体基板１１上に、トランジスタのチャネル領域に応力を印加するための第１応力膜を形成する。この第１応力膜は、通常、ＮＭＯＳトランジスタの場合には引張応力を有する、例えば窒化シリコン膜で形成され、ＰＭＯＳトランジスタの場合には引張応力を有する、例えば窒化シリコン膜で形成される。以下、引張応力を有する場合について説明する。
上記引張応力を有する窒化シリコン膜からなる第１応力膜は、膜厚が例えば５ｎｍ以上３０ｎｍ未満の範囲に形成される。
例えば、下記に記載した成膜条件の一例を用いて成膜することにより、１．６ＧＰａより大きく２．０ＧＰａ以下の大きな引張応力を持つ窒化シリコン膜を形成する。
このような大きな引張応力を持つ窒化シリコン膜は、膜密度が高い膜であるため、酸化シリコンをエッチングするときのエッチング種に対するエッチング耐性を有する膜となる。
【０１３８】
上記第１応力膜は、以下のようにして形成される。
まず、上記ダミーゲートパターン４２、サイドウォール絶縁膜２１等を被覆するように、上記半導体基板１１上に、トランジスタのチャネル領域に応力を印加するための第１応力初期膜５７を形成する。
【０１３９】
上記第１応力初期膜５７の成膜条件の一例は、
原料ガスに、窒素（Ｎ2）、アンモニア（ＮＨ3）、モノシラン（ＳｉＨ4）を用いる。
それぞれのガス流量は、一例として、
窒素（Ｎ2）を５００ｃｍ3／ｍｉｎ以上２０００ｃｍ3／ｍｉｎ以下、
アンモニア（ＮＨ3）を５００ｃｍ3／ｍｉｎ以上１５００ｃｍ3／ｍｉｎ以下、
モノシラン（ＳｉＨ4）を５０ｃｍ3／ｍｉｎ以上３００ｃｍ3／ｍｉｎ以下とする。
成膜時の基板温度を２５０℃以上３５０℃以下とし、
成膜雰囲気の圧力を６６７Ｐａ以上２．０ｋＰａ以下とし、
ＲＦパワー（高周波）を５０Ｗ以上１５０Ｗ以下とし、
ＲＦパワー（低周波）を０Ｗとする。
【０１４０】
次に、図１５（３）に示すように、上記第１応力初期膜５７に紫外線キュア処理を施す。この紫外線キュア処理条件は、一例として、
枚葉式（２００ｍｍウエハ用）の紫外線キュア処理装置を用いる。
紫外線キュア処理の雰囲気をヘリウム（Ｈｅ）雰囲気、もしくは希ガス雰囲気とし、
ガス流量は、一例として、ヘリウム（Ｈｅ）を１０Ｌ／ｍｉｎ以上２０Ｌ／ｍｉｎ以下とする。
紫外線キュア処理時の基板温度を３５０℃以上４５０℃以下とする。
紫外線キュア処理の雰囲気の圧力を０．６７ｋＰａ以上１．３ｋＰａ以下とし、
紫外線ランプパワーを１ｋＷ以上１０ｋＷ以下とする。
上記紫外線キュア処理を施すことによって、上記第１応力初期膜５７の膜中のシリコン水素結合を低減することで、引張応力を有するようになる。
【０１４１】
次に、図１５（４）に示すように、上記第１応力初期膜５７に熱処理を施す。この熱処理条件は、一例として、熱処理雰囲気を窒素（Ｎ2）ガス雰囲気とし、
ガス流量は、一例として、
窒素（Ｎ2）を５０００ｃｍ3／ｍｉｎ以上２００００ｃｍ3／ｍｉｎ以下とする。
熱処理時の基板温度を４５０℃〜５５０℃とする。
上記熱処理を施すことによって、膜中の水素量が低減され、また、熱処理雰囲気中の窒素がシリコンのダングリングボンドに結合することで、より緻密な膜となり、引張応力が増し、第１応力初期膜５７は引張応力値が１．６ＧＰａより大きく２．０ＧＰａ以下を有する第１応力膜５５となる。
上記熱処理は、単に膜中に水素量を低減するだけならば、希ガスを用いてもよい。
この第１応力膜５５は、１：１００に希釈した希フッ酸をエッチング種に用いたウエットエッチングに対するエッチングレートを０．２ｎｍ／ｍｉｎ以下程度に保つことができる。
【０１４２】
また、上記第１応力膜５５の膜厚が５ｎｍよりも薄いと引張応力のかかりが悪くなり、またエッチングレートが早くなる。上記第１応力膜５１の膜厚が３０ｎｍ以上になると、第１応力膜５１が強い引張応力（１．６ＧＰａより大きく２．０ＧＰａ以下）を有する膜であるため、その引張応力がいっそう強くなりすぎて膜にクラックを生じやすくなる。したがって、第１応力膜５５の膜厚は、５ｎｍ以上３０ｎｍ未満とした。
【０１４３】
次に、図１６（５）に示すように、上記第１応力膜５５上に引張応力を有する第２応力膜を形成する。この第２応力膜は、通常、ＮＭＯＳトランジスタの場合には引張応力を有する、例えば窒化シリコン膜で形成されている。ここでは引張応力を有する場合について説明する。
上記引張応力を有する窒化シリコン膜からなる第２応力膜は、膜厚が例えば３０ｎｍ以上７０ｎｍ以下の範囲に形成されている。
例えば、下記に記載した成膜条件の一例を用いて成膜することにより、０．８ＧＰａ以上１．６ＧＰａ以下の引張応力を持つ窒化シリコン膜を形成することができる。
このような引張応力を持つ窒化シリコン膜は、膜密度が高い膜であるため、酸化シリコンをエッチングするときのエッチング種に対するエッチング耐性を有する膜となる。また、上記第１応力膜５５とこの第２応力膜とでは、上記第１応力膜５５が上記第２応力膜よりも酸化シリコンをエッチングするエッチング種に対するエッチング耐性が強い絶縁膜となる。
【０１４４】
上記第２応力膜は、以下のようにして形成される。
まず、上記第１応力膜５５上に、トランジスタのチャネル領域に応力を印加するための第２応力初期膜５８を形成する。
【０１４５】
上記第２応力初期膜５８の成膜条件の一例は、
原料ガスに、窒素（Ｎ2）、アンモニア（ＮＨ3）、モノシラン（ＳｉＨ4）を用いる。
それぞれのガス流量は、一例として、
窒素（Ｎ2）を５００ｃｍ3／ｍｉｎ以上２０００ｃｍ3／ｍｉｎ以下、
アンモニア（ＮＨ3）を５００ｃｍ3／ｍｉｎ以上１５００ｃｍ3／ｍｉｎ以下、
モノシラン（ＳｉＨ4）を５０ｃｍ3／ｍｉｎ以上３００ｃｍ3／ｍｉｎ以下とする。
成膜時の基板温度を２５０℃以上３５０℃以下とし、
成膜雰囲気の圧力を６６７Ｐａ以上２．０ｋＰａ以下とし、
ＲＦパワー（高周波）を５０Ｗ以上１５０Ｗ以下とし、
ＲＦパワー（低周波）を０Ｗとする。
【０１４６】
次に、図１６（６）に示すように、上記第１応力初期膜５７に紫外線キュア処理を施す。この紫外線キュア処理条件は、一例として、
枚葉式（２００ｍｍウエハ用）の紫外線キュア処理装置を用いる。
紫外線キュア処理の雰囲気をヘリウム（Ｈｅ）雰囲気、もしくは希ガス雰囲気とし、
ガス流量は、一例として、ヘリウム（Ｈｅ）を１０Ｌ／ｍｉｎ以上２０Ｌ／ｍｉｎ以下とする。
紫外線キュア処理時の基板温度を３５０℃以上４５０℃以下とする。ただし、第２応力初期膜５８の成膜条件が上記第１応力初期膜５７と同様の場合、第１応力初期膜５７の紫外線キュア温度よりも低い温度とする。
紫外線キュア処理の雰囲気の圧力を０．６７ｋＰａ以上１．３ｋＰａ以下とし、
紫外線ランプパワーを１ｋＷ以上１０ｋＷ以下とする。
上記紫外線キュア処理を施すことによって、上記第２応力初期膜５８の膜中のシリコン水素結合を低減することで、引張応力を有するようになり、より緻密な第２応力膜５６となる。
第１応力初期膜５７に対する紫外線キュア処理よりも紫外線キュア温度を下げたことにより、第２応力膜５６の引張応力は第１応力膜５５よりも小さくなる。
【０１４７】
上記成膜条件で形成された第２応力膜５６は、膜中に水素を１２atomic％以上２５atomic％以下含む膜となり、上記０．８ＧＰａ以上１．６ＧＰａ以下の引張応力を持つ窒化シリコン膜となる。
例えば、上記第２応力膜５６は、１：１００に希釈した希フッ酸をエッチング種に用いたウエットエッチングに対するエッチングレートを０．３ｎｍ／ｍｉｎ以下程度に保つことができる。
【０１４８】
上記第２応力膜５６の膜中の水素濃度が２５atomic％よりも多いと、酸化シリコンのウエットエッチング液、例えば希フッ酸に対するエッチング耐性を得ることができず、上記第２応力膜５６の膜中の水素濃度が１２atomic％未満になると、第２応力膜５６としての膜厚では膜中の引張応力が強すぎて、クラックが発生しやすくなる。したがって、第２応力膜５６の水素濃度は、１２atomic％以上２５atomic％以下とした。
【０１４９】
また、上記第２応力膜５６の膜厚が３０ｎｍよりも薄いと第２応力膜５６としての引張応力では引張応力のかかりが悪くなる。上記第２応力膜５６の膜厚が７０ｎｍ以上になると、第２応力膜５６が有する引張応力（０．８ＧＰａ以上１．６ＧＰａ以下）であっても、引張応力が強すぎてクラックが発生しやすくなる。また、ゲート電極の高さが１００ｎｍ程度でることから、上記第１応力膜５５と第２応力膜５６とを合わせた膜厚が１００ｎｍ程度あれば十分である。これらのことを鑑みて、第２応力膜５６の膜厚は、３０ｎｍ以上７０ｎｍ以下とした。
上記条件により、上記第２応力膜５６（引張膜の場合）は、０．８ＧＰａ以上１．６ＧＰａ以下の引張応力を有する。
【０１５０】
したがって、上記第１応力膜５５および上記第２応力膜５６は上記ダミーゲートパターン４２および上記ダミーゲート絶縁膜４１をエッチングするときのエッチング種に対するエッチング耐性を有する膜で形成され、かつ上記第１応力膜５５は上記第２応力膜５６よりも上記エッチング種に対するエッチング耐性が強い絶縁膜で形成されることになる。
【０１５１】
次に、図１７（７）に示すように、上記第２応力膜５６上に、絶縁膜６１を形成する。この絶縁膜６１は、例えばＰＭＤ（プリメタルデポジション）膜と呼ばれるもので、例えば高密度プラズマ（ＨＤＰ）ＣＶＤにより製造された酸化シリコン膜やノンドープトシリケートガラス（ＳＡ−ＮＳＧ）などの酸化膜で形成される。
【０１５２】
次に、図１７（８）に示すように、上記ダミーゲートパターン４２のポリシリコンで形成されている部分の上部を露出する。例えば、上記ダミーゲートパターン４２のポリシリコン上に形成されている窒化シリコン膜４３、上記第１応力膜５５、第２応力膜５６、絶縁膜６１等を、例えば、化学的機械研磨（ＣＭＰ：Chemical Mechanical Polishing）によって除去し、上記ダミーゲートパターン４２のポリシリコンを露出させる。
上記化学的機械研磨では、まず、絶縁膜６１の表面が平坦化される。さらに、上記ダミーゲートパターン４２のポリシリコンで形成されている部分の上部が露出するまで、窒化シリコン膜４３、上記第１応力膜５５、第２応力膜５６、絶縁膜６１、サイドウォール絶縁膜２１の上部等を研磨する。
次いで、ドライエッチングによって、ポリシリコンで形成されているダミーゲートパターン４２（前記図１４（１）参照）を除去する。さらにウエットエッチングにより、ダミーゲート絶縁膜４１（前記図１４（１）参照）を除去する。このウエットエッチングでは、例えば希フッ酸（ＤＨＦ）を用いた。この場合、酸化シリコンからなる絶縁膜６１（前記図１６（６）参照）も除去される。
この結果、サイドウォール絶縁膜２１の内側にゲート電極形成溝２３が形成される。
上記ウエットエッチングのとき、第１応力膜５５および第２応力膜５６ともに、ウエットエッチング耐性を有する窒化シリコン膜で形成されてはいるが、第１応力膜５５のほうが第２応力膜５６よりもさらにウエットエッチング耐性が強いため、従来技術のように、サイドウォール絶縁膜２１の側壁の応力膜がエッチングされるようなことは起こらない。したがって、酸化シリコンを除去するウエットエッチング工程において、第１応力膜５５の膜減りが抑制でき、効果的にゲート電極形成溝２３の下部の半導体基板に形成されるチャネル領域に応力（ストレス）を印加することができるようになる。
【０１５３】
次に、図１８（９）に示すように、上記ゲート電極形成溝２３内の上記半導体基板１１上にゲート絶縁膜２４を介してゲート電極２５を形成する。
【０１５４】
上記ゲート絶縁膜２４は、例えば酸化シリコンよりも誘電率の高い高誘電率膜で形成される。例えば、ハフニウム（Ｈｆ）、ランタン（Ｌａ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｎ）、タンタル（Ｔａ）のうちから選択される１種の金属の金属酸化物、金属酸化珪化物、金属窒化酸化物、金属酸化窒化珪化物で形成される。その一例としては、酸化ハフニウム（ＨｆＯ2）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化ランタン（Ｌａ2Ｏ3）等の金属酸化物、窒化酸化ハフニウム（ＨｆＯＮ）、窒化酸化アルミニウム（ＡｌＯＮ）等の金属窒化酸化物、ハフニウムシリケート（ＨｆＳｉＯ）を一例とする金属酸化珪化物、窒化ハフニウムシリケート（ＨｆＳｉＯＮ）を一例とする金属酸化窒化珪化物等を用いることができる。
また、一例として、上記ゲート絶縁膜２４は、酸化シリコン膜、窒化シリコン膜等のシリコン系絶縁膜上に上記高誘電体絶縁膜を積層したものであってもよい。
【０１５５】
上記ゲート電極２５は、例えば、チタン（Ｔｉ）の他にルテニウム（Ｒｕ）、ハフニウム（Ｈｆ）、イリジウム（Ｉｒ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、ニッケル（Ｎｉ）等の金属またはこれらのシリコン化合物、導電性を有する窒素化合物等の金属化合物を用いる。また、ポリシリコンを用いることもできる。
また、ゲート絶縁膜２４とゲート電極２５との間に、窒化チタン、チタン等の密着層（図示せず）を形成してもよい。
【０１５６】
上記第５実施例の製造方法では、ゲート電極２５の側壁にサイドウォール絶縁膜２３を介して第１応力膜５５を形成し、さらにこの第１応力膜５５と同種の応力を有する第２応力膜５６を形成することから、上記第１応力膜５５、第２応力膜５６の応力をゲート電極２５下部の半導体基板１１に形成されるチャネル領域に印加することが可能になる。
例えば、半導体装置２がＰＭＯＳトランジスタの場合、上記第１応力膜５５、第２応力膜５６の応力が引張応力であれば、ＮＭＯＳトランジスタの移動度を向上させられる。
また、上記第１応力膜５５および上記第２応力膜５６は酸化シリコン膜をエッチングするときのエッチング種、例えば希フッ酸に対するエッチング耐性を有し、上記第１応力膜５５は上記第２応力膜５６よりも上記エッチング種に対するエッチング耐性が強い絶縁膜で形成されることから、上記ゲート電極形成溝２３を形成するときに酸化シリコン膜をエッチングするような場合、上記第１応力膜５５、第２応力膜５６がそのエッチングのエッチング種に対してエッチングされにくくなっている。しかも、第１応力膜５５が第２応力膜５６よりも上記エッチング種に対して強いエッチング耐性を有することから、第１応力膜５５、第２応力膜５６がエッチングされるとしても、第１応力膜５５が第２応力膜５６よりも多くエッチングされることはない。
したがって、ゲート電極２５の側壁に近い側には第１応力膜５５が残るので、ゲート電極２５下部の半導体基板１１に形成されるチャネル領域に第１応力膜５１の応力を確実に印加することが可能になる。
【０１５７】
よって、第１応力膜５５の膜減りが抑制できるため、効果的にトランジスタのチャネル領域に第１応力膜５５の応力を印加することができるので、トランジスタの移動度を確実に向上できるという利点がある。
【０１５８】
上記第５実施例の製造方法では、上記第１応力初期膜５７および第２応力初期膜５８を成膜するときの原料ガスのモノシランの代わりに、例えばジシラン（Ｓｉ2Ｈ6）、トリシラン（Ｓｉ3Ｈ8）等を用いることもできる。このように、モノシランの代わりに、ジシラン（Ｓｉ2Ｈ6）、トリシラン（Ｓｉ3Ｈ8）を用いても、上記製造方法と同様な効果を得ることができる。
【０１５９】
次に、本発明の半導体装置の製造方法に係る一実施の形態（第６実施例）を説明する。 この第６実施例の製造方法は、前記第４実施例の製造方法において、第１応力膜５５を形成した後、熱処理を行う方法である。この熱処理以外は、前記第４実施例の製造方法と同様である。
【０１６０】
第６実施例における熱処理条件は、一例として、熱処理雰囲気を窒素（Ｎ2）ガス雰囲気とし、
ガス流量は、一例として、
窒素（Ｎ2）を５０００ｃｍ3／ｍｉｎ以上２００００ｃｍ3／ｍｉｎ以下とし、
熱処理時の基板温度を４５０℃〜５５０℃とする。
上記熱処理を施すことによって、第１応力膜５５の膜中の水素量が低減されることで、より緻密な膜となり、引張応力が増し、第１応力膜５５はより引張応力値が強い膜となる。
上記熱処理は、希ガスを用いてもよい。
また、この熱処理では、第１応力膜５５の引張応力値が強すぎないようにすることが必要である。先に述べたように、第１応力膜５５の引張応力が２．０ＧＰａを超えるようになると、膜中にクラックが発生する原因になる。このため、第１応力膜５５の引張応力値が２．０ＧＰａ以下になるようにする。
この熱処理によって、第１応力膜５５は、１：１００に希釈した希フッ酸をエッチング種に用いたウエットエッチングに対するエッチングレートを０．２ｎｍ／ｍｉｎ以下程度に保つことができる。
【０１６１】
また、第６実施例の製造方法でも、前記第４実施例の製造方法と同様な作用、効果を得ることができる。
【０１６２】
上記製造方法の各実施例では、上記第１応力膜５１、第２応力膜５２は、通常の化学気相成長装置（ＣＶＤ装置）を用いて成膜される。その型式は、何であってもよく、例えば枚葉式でもバッチ式でもよく、またプラズマＣＶＤ装置であっても、熱ＣＶＤ装置であってもよい。例えば、平行平板型のプラズマＣＶＤ装置を用いる。
上記熱処理には、既知の熱処理装置を用いることができる。この熱処理は、上記ＣＶＤ装置内の基板加熱装置を用いて行うこともできる。この場合、成膜と熱処理をｉｎ−ｓｉｔｕで連続してできるという利点がある。
また、上記紫外線キュア照射には、既知の紫外線キュア装置を用いることができる。
【０１６３】
上記説明では、半導体基板１１としてシリコン基板を用いた場合について説明したが、本発明では、ＳＯＩ（Silicon on insulator）基板のシリコン層に本発明の半導体装置が形成される場合にも適用できる。この場合には、ＳＯＩ（Silicon on insulator）基板のシリコン層が半導体基板と同様になる。
【図面の簡単な説明】
【０１６４】
【図１】本発明の半導体装置に係る一実施の形態（第１実施例）を示した概略構成断面図である。
【図２】本発明の半導体装置に係る一実施の形態（第２実施例）を示した概略構成断面図である。
【図３】本発明の半導体装置の製造方法に係る一実施の形態（第１実施例）を示した製造工程断面図である。
【図４】本発明の半導体装置の製造方法に係る一実施の形態（第１実施例）を示した製造工程断面図である。
【図５】本発明の半導体装置の製造方法に係る一実施の形態（第１実施例）を示した製造工程断面図である。
【図６】本発明の半導体装置の製造方法に係る一実施の形態（第２実施例）を示した製造工程断面図である。
【図７】本発明の半導体装置の製造方法に係る一実施の形態（第２実施例）を示した製造工程断面図である。
【図８】本発明の半導体装置の製造方法に係る一実施の形態（第２実施例）を示した製造工程断面図である。
【図９】本発明の半導体装置の製造方法に係る一実施の形態（第２実施例）を示した製造工程断面図である。
【図１０】本発明の半導体装置の製造方法に係る一実施の形態（第４実施例）を示した製造工程断面図である。
【図１１】本発明の半導体装置の製造方法に係る一実施の形態（第４実施例）を示した製造工程断面図である。
【図１２】本発明の半導体装置の製造方法に係る一実施の形態（第４実施例）を示した製造工程断面図である。
【図１３】本発明の半導体装置の製造方法に係る一実施の形態（第４実施例）を示した製造工程断面図である。
【図１４】本発明の半導体装置の製造方法に係る一実施の形態（第５実施例）を示した製造工程断面図である。
【図１５】本発明の半導体装置の製造方法に係る一実施の形態（第５実施例）を示した製造工程断面図である。
【図１６】本発明の半導体装置の製造方法に係る一実施の形態（第５実施例）を示した製造工程断面図である。
【図１７】本発明の半導体装置の製造方法に係る一実施の形態（第５実施例）を示した製造工程断面図である。
【図１８】本発明の半導体装置の製造方法に係る一実施の形態（第５実施例）を示した製造工程断面図である。
【図１９】従来技術の製造方法の一例を示した製造工程断面図である。
【図２０】課題を示した電子顕微鏡写真である。
【符号の説明】
【０１６５】
１…半導体装置、１１…半導体基板、２１…サイドウォール絶縁膜、２３…ゲート電極形成溝、２４…ゲート絶縁膜、２５…ゲート電極、５１…第１応力膜、５２…第２応力膜
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
トランジスタの移動度向上技術として、ダミーゲートを除去して形成した溝内部に高誘電率ゲート絶縁膜を介して金属ゲート電極を形成する、いわゆるダマシンゲート電極構造と、トランジスタのチャネル領域に応力を印加するストレスライナー膜との併用が検討されている。一般的にストレスライナー膜は、単層で形成されている。
【０００３】
例えば、図１９（１）に示すように、半導体基板１１１に素子形成領域１１２が分離される素子分離領域１１３を形成した後、半導体基板１１１の素子形成領域１１２上に、ダミーゲート絶縁膜１４１を介してダミーゲートパターン１４２を形成する。上記ダミーゲートパターン１４２は、ポリシリコン膜で形成されていて、上部に窒化シリコン膜が形成されていてもよい。また、上記ダミーゲート絶縁膜１４１は、酸化シリコン膜で形成されている。
【０００４】
上記ダミーゲートパターン１４２の両側の半導体基板１１１には低濃度領域１３１、１３２が形成されている。この低濃度領域１３１、１３２は、エクステンション領域とも呼ばれるものである。上記低濃度領域１３１、１３２上の上記ダミーゲートパターン１４２の側壁には、サイドウォール絶縁膜１２１が形成されている。このサイドウォール絶縁膜１２１は、通常、窒化シリコン膜で形成されている。
さらに、上記ダミーゲートパターン１４２の両側の半導体基板１１１には上記低濃度領域１３１、１３２を介して、上記低濃度領域１３１、１３２よりも高濃度のソース・ドレインになる高濃度領域１３３、１３４が形成されている。
また、上記高濃度領域１３３、１３４の上部には、金属シリサイド層１３５、１３６が形成されている。
【０００５】
そして、上記ダミーゲートパターン１４２、サイドウォール絶縁膜１２１等を被覆するように、上記半導体基板１１１上に、トランジスタのチャネル領域に応力を印加するための応力印加膜１５１が形成されている。この応力印加膜１５１は、通常、ＮＭＯＳトランジスタの場合には引張応力を有する窒化シリコン膜で形成され、ＰＭＯＳトランジスタの場合には圧縮応力を有する窒化シリコン膜で形成されている。
このような状態で、上記ダミーゲートパターン１４２のポリシリコンで形成されている部分の上部を露出するために、化学的機械研磨（ＣＭＰ：Chemical Mechanical Polishing）を行う。そして、上記ダミーゲートパターン１４２のポリシリコンが露出したら、このポリシリコンのダミーゲートパターン１４２を、例えばエッチングによって除去する。さらに、希フッ酸を用いたウエットエッチングによって、上記ダミーゲート絶縁膜１４１を除去する。
【０００６】
この結果、図１９（２）に示すように、上記ダミーゲートパターン１４２（前記図１９（１）参照）およびダミーゲート絶縁膜１４１（前記図１９（１）参照）が除去された領域にゲート電極形成溝１２３が形成される。上記ダミーゲート絶縁膜１４１をエッチング除去するとき、サイドウォール絶縁膜１２１に接触している部分およびその近傍の窒化シリコン膜からなる応力印加膜１５１がエッチングされる。この原因として、従来のストレスライナー膜の形成方法では、成膜初期の膜質が悪いことがあげられる。すなわち、ストレスライナー膜の成膜初期の膜のウエットエッチング耐性が不十分であることが原因と考えられる。
【０００７】
このように、ストレスライナー膜がエッチングされることによる膜減りによって、応力印加膜１５１によるチャネル領域への応力印加が弱められ、十分な応力をチャネル領域に印加できないという問題が発生していた。また、図２０には、応力印加膜１５１のサイドウォール絶縁膜１２１側がエッチングされた状態を電子顕微鏡によって撮影した断面写真を示す（例えば、非特許文献１参照。）。
【０００８】
【非特許文献１】黛哲，王俊利，山川真弥，舘下八州志，平野智之，中田征志，山口晋平，山本雄一，宮波勇樹，押山到，田中和樹，田井香織，小川浩二，釘宮克尚，長濱嘉彦，萩本賢哉，山本亮，神田さおり，長野香，若林整，田川幸雄，塚本雅則，岩元勇人，齋藤正樹，門村新吾，長島直樹著 「ダマシンゲートプロセスを用いたtop-cutデュアルストレスライナーを有する高性能Metal/High-k Gate MOSFET」 応用物理学会分科会シリコンテクノロジー第９８回研究集会報告「ＩＥＤＭ２００７」特集号、ｐ．２２−２５、応用物理学会シリコンテクノロジー分科会編集・発行 ２００８年１月２４日
【発明の開示】
【発明が解決しようとする課題】
【０００９】
解決しようとする問題点は、酸化シリコンからなるダミーゲート絶縁膜を除去するときに、チャネル領域の応力を印加する応力膜（ストレスライナー膜）の成膜初期部分もエッチング除去され、上記応力膜によるチャネル領域への応力印加が十分にできない点である。
【００１０】
本発明は、酸化シリコン膜のエッチングに対するエッチング耐性を有する応力膜を形成することで、応力膜の上記エッチング時の膜減りを低減することを可能にする。
【課題を解決するための手段】
【００１１】
本発明の半導体装置は、
半導体基板上にゲート電極形成溝が形成されたサイドウォール絶縁膜と、
前記ゲート電極形成溝内の前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の両側の前記半導体基板に形成されたソース・ドレイン領域と、
前記ゲート電極の側壁に前記サイドウォール絶縁膜を介して前記半導体基板上に形成されていて応力を有する第１応力膜と、
前記第１応力膜の外側の前記半導体基板上に形成されていて前記第１応力膜と同種の応力を有する第２応力膜とを有し、
前記第１応力膜および前記第２応力膜は酸化シリコン膜をエッチングするときのエッチング種に対するエッチング耐性を有し、
前記第１応力膜は前記第２応力膜よりも前記エッチング種に対するエッチング耐性が強い。
【００１２】
本発明の半導体装置では、ゲート電極の側壁にサイドウォール絶縁膜を介して第１応力膜と、この第１応力膜と同種の応力を有する第２応力膜とが形成されていることから、上記第１、第２応力膜の応力をゲート電極下部の半導体基板に形成されるチャネル領域に印加することが可能になる。
例えば、半導体装置がＰＭＯＳトランジスタの場合、上記第１、第２応力膜の応力が圧縮応力であれば、ＰＭＯＳトランジスタの移動度を向上させられる。
また、上記半導体装置がＮＭＯＳトランジスタの場合、上記第１、第２応力膜の応力が引張応力であれば、ＮＭＯＳトランジスタの移動度を向上させられる。
また、上記第１応力膜および上記第２応力膜は酸化シリコン膜をエッチングするときのエッチング種に対するエッチング耐性を有し、上記第１応力膜は上記第２応力膜よりも上記エッチング種に対するエッチング耐性が強いことから、上記ゲート電極形成溝を形成するときに酸化シリコン膜をエッチングするような場合があっても、上記第１、第２応力膜がそのエッチングのエッチング種に対してエッチングされにくくなっている。しかも、第１応力膜が第２応力膜よりも上記エッチング種に対して強いエッチング耐性を有することから、第１、第２応力膜がともにエッチングされるとしても、第１応力膜が第２応力膜よりも多くエッチングされることはない。
したがって、ゲート電極の側壁に近い側には第１応力膜が残るので、ゲート電極下部の半導体基板に形成されるチャネル領域に第１応力膜の応力を確実に印加することが可能になる。
【００１３】
本発明の半導体装置の製造方法は、
半導体基板上にダミーゲート絶縁膜を介してダミーゲートパターンを形成する工程と、
前記ダミーゲートパターンの側壁にサイドウォール絶縁膜を形成する工程と、
前記ダミーゲートパターンの両側の前記半導体基板にソース・ドレイン領域を形成する工程と、
前記ダミーゲートパターンおよび前記サイドウォール絶縁膜を被覆する前記ダミーゲート絶縁膜下部の前記半導体基板に応力を印加する第１応力膜および第２応力膜を積層して前記半導体基板上に形成する工程と、
前記ダミーゲートパターン上の前記第１応力膜および第２応力膜を除去して前記ダミーゲートパターン上部を露出させる工程と、
前記ダミーゲートパターンおよび前記ダミーゲート絶縁膜を除去してゲート電極形成溝を形成する工程と、
前記ゲート電極形成溝内の前記半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程を有し、
前記第１応力膜および前記第２応力膜は前記ダミーゲートパターンおよび前記ダミーゲート絶縁膜をエッチングするときのエッチング種に対するエッチング耐性を有する膜で形成され、
かつ前記第１応力膜は前記第２応力膜よりも前記エッチング種に対するエッチング耐性が強い絶縁膜で形成される。
【００１４】
本発明の半導体装置の製造方法では、ゲート電極の側壁にサイドウォール絶縁膜を介して第１応力膜を形成し、さらにこの第１応力膜と同種の応力を有する第２応力膜を形成することから、上記第１、第２応力膜の応力をゲート電極下部の半導体基板に形成されるチャネル領域に印加することが可能になる。
例えば、半導体装置がＰＭＯＳトランジスタの場合、上記第１、第２応力膜の応力が圧縮応力であれば、ＰＭＯＳトランジスタの移動度を向上させられる。
また、上記半導体装置がＮＭＯＳトランジスタの場合、上記第１、第２応力膜の応力が引張応力であれば、ＮＭＯＳトランジスタの移動度を向上させられる。
また、上記第１応力膜および上記第２応力膜は酸化シリコン膜をエッチングするときのエッチング種に対するエッチング耐性を有し、上記第１応力膜は上記第２応力膜よりも上記エッチング種に対するエッチング耐性が強い絶縁膜で形成されることから、上記ゲート電極形成溝を形成するときに酸化シリコン膜をエッチングするような場合があっても、上記第１、第２応力膜がそのエッチングのエッチング種に対してエッチングされにくくなっている。しかも、第１応力膜が第２応力膜よりも上記エッチング種に対して強いエッチング耐性を有することから、第１、第２応力膜がエッチングされるとしても、第１応力膜が第２応力膜よりも多くエッチングされることはない。
したがって、ゲート電極の側壁に近い側には第１応力膜が残るので、ゲート電極下部の半導体基板に形成されるチャネル領域に第１応力膜の応力を確実に印加することが可能になる。
【発明の効果】
【００１５】
本発明の半導体装置は、第１応力膜の膜減りが抑制できるため、効果的にトランジスタのチャネル領域に第１応力膜の応力を印加することができるので、トランジスタの移動度を確実に向上できるという利点がある。
【００１６】
本発明の半導体装置の製造方法は、第１応力膜の膜減りが抑制できるため、効果的にトランジスタのチャネル領域に第１応力膜の応力を印加することができるので、トランジスタの移動度を確実に向上できるという利点がある。
【発明を実施するための最良の形態】
【００１７】
本発明の半導体装置に係る一実施の形態（第１実施例）を、図１の概略構成断面図によって説明する。
【００１８】
図１に示すように、半導体基板１１に素子形成領域１２が分離される素子分離領域１３が形成されている。上記半導体基板１１の素子形成領域１２上に、ゲート電極形成溝２３が形成されたサイドウォール絶縁膜２１が形成されている。
上記半導体基板１１は、例えばシリコン基板で形成され、上記サイドウォール絶縁膜２１は、例えば窒化シリコン膜で形成されている。
【００１９】
上記ゲート電極形成溝２３内の上記半導体基板１１上には、ゲート絶縁膜２４を介してゲート電極２５が形成されている。
【００２０】
上記ゲート絶縁膜２４は、例えば酸化シリコンよりも誘電率の高い高誘電率膜で形成される。例えば、ハフニウム（Ｈｆ）、ランタン（Ｌａ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｎ）、タンタル（Ｔａ）のうちから選択される１種の金属の金属酸化物、金属酸化珪化物、金属窒化酸化物、金属酸化窒化珪化物で形成される。その一例としては、酸化ハフニウム（ＨｆＯ2）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化ランタン（Ｌａ2Ｏ3）等の金属酸化物、窒化酸化ハフニウム（ＨｆＯＮ）、窒化酸化アルミニウム（ＡｌＯＮ）等の金属窒化酸化物、ハフニウムシリケート（ＨｆＳｉＯ）を一例とする金属酸化珪化物、窒化ハフニウムシリケート（ＨｆＳｉＯＮ）を一例とする金属酸化窒化珪化物等を用いることができる。
また、一例として、上記ゲート絶縁膜２４は、酸化シリコン膜、窒化シリコン膜等のシリコン系絶縁膜上に上記高誘電体絶縁膜を積層したものであってもよい。
【００２１】
上記ゲート電極２５は、例えば、チタン（Ｔｉ）の他にルテニウム（Ｒｕ）、ハフニウム（Ｈｆ）、イリジウム（Ｉｒ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、ニッケル（Ｎｉ）等の金属またはこれらのシリコン化合物、導電性を有する窒素化合物等の金属化合物を用いる。また、ポリシリコンを用いることもできる。
また、ゲート絶縁膜２４とゲート電極２５との間に、窒化チタン、チタン等の密着層（図示せず）を形成してもよい。
【００２２】
上記ゲート電極２５の両側における上記サイドウォール絶縁膜２３の下部の半導体基板１１には低濃度領域３１、３２が形成されている。この低濃度領域３１、３２は、エクステンション領域とも呼ばれるものである。
さらに、上記ゲート電極２５の両側の半導体基板１１には、上記低濃度領域３１、３２を介して、上記低濃度領域３１、３２よりも高濃度の高濃度領域３３、３４が形成されている。上記低濃度領域３１、３２および高濃度領域３３、３４でソース・ドレイン領域となる。
また、上記高濃度領域３３、３４の上部には、金属シリサイド層３５、３６が形成されている。上記金属シリサイド層３５、３６は、例えばコバルトシリサイド、ニッケルシリサイド、ニッケル白金シリサイド等で形成されている。
【００２３】
また、上記半導体基板１１上には、上記ゲート電極２５の側壁に上記サイドウォール絶縁膜２３を介して、応力（例えば圧縮応力）を有する第１応力膜５１が形成されている。さらに、この第１応力膜５１の外側の上記半導体基板１１上には上記第１応力膜５１と同種の応力を有する第２応力膜５２が形成されている。
上記第１応力膜５１および上記第２応力膜５２は酸化シリコン膜をエッチングするときのエッチング種に対するエッチング耐性を有し、上記第１応力膜５１は上記第２応力膜５２よりも上記エッチング種に対するエッチング耐性が強いものとなっている。
【００２４】
具体的には、上記第１応力膜５１は上記第２応力膜５２よりも膜密度が高い。
【００２５】
例えば、上記第１応力膜５１は２．０ＧＰａ以上３．０ＧＰａ以下の圧縮応力を有し、上記第２応力膜５２は１．０ＧＰａ以上２．０ＧＰａ未満の圧縮応力を有する。
【００２６】
上記のような圧縮応力値を有する第１応力膜５１としては、上記窒化シリコン膜中に炭素が６atomic％以上８atomic％以下含まれる膜がある。
【００２７】
上記第１応力膜５１の膜中の炭素濃度が６atomic％未満であると、酸化シリコンのウエットエッチング液、例えば希フッ酸に対する十分なエッチング耐性を得ることができず、上記第１応力膜５１の膜中の炭素濃度が８atomic％より多くなると、膜中の圧縮応力が強すぎて、膜剥がれを起こしやすくなる。したがって、第１応力膜５１の炭素濃度は、６atomic％以上８atomic％以下とした。
【００２８】
さらに、上記第１応力膜５１は、膜厚が例えば５ｎｍ以上３０ｎｍ未満の範囲に形成される。
【００２９】
上記第１応力膜５１の膜厚が５ｎｍよりも薄いと圧縮応力のかかりが悪くなり、またエッチングレートが早くなる。上記第１応力膜５１の膜厚が３０ｎｍ以上になると、第１応力膜５１が強い圧縮応力（２．０ＧＰａ以上３．０ＧＰａ以下）を有する膜であるため、その圧縮応力がいっそう強くなりすぎて膜剥れが生じやすくなる。したがって、第１応力膜５１の膜厚は、５ｎｍ以上３０ｎｍ未満とした。
上記条件により、上記第１応力膜５１（圧縮応力膜の場合）は、２．０ＧＰａ以上３．０ＧＰａ以下の大きな圧縮応力を有する。
【００３０】
また、第２応力膜５２としては、上記窒化シリコン膜中に炭素が１atomic％以上６atomic％未満含まれる膜がある。
【００３１】
また、上記第２応力膜５２の膜中の炭素濃度が１atomic％未満であると、酸化シリコンのウエットエッチング液、例えば希フッ酸に対するエッチング耐性を得ることができず、上記第２応力膜５２の膜中の炭素濃度が６atomic％以上になると、第２応力膜５２としての膜厚では膜中の圧縮応力が強すぎて、膜剥がれを起こしやすくなる。したがって、第２応力膜５２の炭素濃度は、１atomic％以上６atomic％未満とした。
【００３２】
上記圧縮応力を有する窒化シリコン膜からなる第２応力膜５２は、膜厚が例えば３０ｎｍ以上７０ｎｍ以下の範囲に形成されている。
【００３３】
上記第２応力膜５２の膜厚が３０ｎｍよりも薄いと第２応力膜５２としての圧縮応力では圧縮応力のかかりが悪くなる。上記第２応力膜５２の膜厚が７０ｎｍ以上になると、第２応力膜５２が有する圧縮応力（１．０ＧＰａ以上２．０ＧＰａ未満）であっても、圧縮応力が強すぎて膜剥れが生じやすくなる。また、ゲート電極の高さが１００ｎｍ程度でることから、上記第１応力膜５１と第２応力膜５２とを合わせた膜厚が１００ｎｍ程度あれば十分である。これらのことを鑑みて、第１応力膜５１の膜厚は、３０ｎｍ以上７０ｎｍ以下とした。
上記条件により、上記第２応力膜５２（圧縮応力膜の場合）は、１．０ＧＰａ以上２．０ＧＰａ未満の圧縮応力を有する。
【００３４】
上記のような第１応力膜５１は、酸化シリコン膜をウエットエッチングするエッチング種に対して、高いエッチング耐性を有する。例えばエッチング種が希フッ酸、例えば１：１００に希釈した希フッ酸である場合、エッチングレートを０．２ｎｍ／ｍｉｎ以下程度に保つことができる。
【００３５】
また、上記のような第２応力膜５２は、酸化シリコン膜をウエットエッチングするエッチング種に対して、高いエッチング耐性を有する。例えばエッチング種が希フッ酸、例えば１：１００に希釈した希フッ酸である場合、エッチングレートを０．３ｎｍ／ｍｉｎ以下程度に保つことができる。ただし、第２応力膜５２より第１応力膜５１のエッチングレートは遅くしてある。これによって、上記第１応力膜５１とこの第２応力膜５１とでは、上記第１応力膜５１が上記第２応力膜５１よりも酸化シリコンをエッチングするエッチング種に対するエッチング耐性が強い絶縁膜となっている。
【００３６】
上記第１実施例の半導体装置１では、ゲート電極２５の側壁にサイドウォール絶縁膜２３を介して第１応力膜５１と、この第１応力膜５１と同種の応力を有する第２応力膜５２とが形成されていることから、上記第第１応力膜５１、第２応力膜５２の圧縮応力をゲート電極２５下部の半導体基板１１に形成されるチャネル領域に印加することが可能になる。
例えば、半導体装置１がＰＭＯＳトランジスタの場合、上記第１応力膜５１、第２応力膜５２の応力が圧縮応力であることから、トランジスタの移動度が向上される。
また、上記第１応力膜５１および上記第２応力膜５２は酸化シリコン膜をエッチングするときのエッチング種に対するエッチング耐性を有し、上記第１応力膜５１は上記第２応力膜５２よりも上記エッチング種に対するエッチング耐性が強いことから、上記ゲート電極形成溝２３を形成するときに酸化シリコン膜をエッチングするような場合があっても、上記第１応力膜５１、第２応力膜５２がそのエッチングのエッチング種に対してエッチングされにくくなっている。しかも、第１応力膜５１が第２応力膜５２よりも上記エッチング種に対して強いエッチング耐性を有することから、第１応力膜５１、第２応力膜５２がともにエッチングされるとしても、第１応力膜５１が第２応力膜５２よりも多くエッチングされることはない。
したがって、第１応力膜５１の膜減りが抑制できるため、ゲート電極２５の側壁に近い側には第１応力膜５１が残るので、ゲート電極２５下部の半導体基板１１に形成されるチャネル領域に第１応力膜５１の圧縮応力を確実に印加することが可能になる。さらに、第２応力膜５２の圧縮応力も印加かされるようになっている。
【００３７】
よって、効果的にトランジスタのチャネル領域に第１応力膜５１の圧縮応力を印加することができるので、トランジスタの移動度を確実に向上できるという利点がある。
【００３８】
次に、本発明の半導体装置に係る一実施の形態（第２実施例）を、図２の概略構成断面図によって説明する。
【００３９】
図２に示すように、半導体基板１１に素子形成領域１２が分離される素子分離領域１３が形成されている。上記半導体基板１１の素子形成領域１２上に、ゲート電極形成溝２３が形成されたサイドウォール絶縁膜２１が形成されている。
上記半導体基板１１は、例えばシリコン基板で形成され、上記サイドウォール絶縁膜２１は、例えば窒化シリコン膜で形成されている。
【００４０】
上記ゲート電極形成溝２３内の上記半導体基板１１上には、ゲート絶縁膜２４を介してゲート電極２５が形成されている。
【００４１】
上記ゲート絶縁膜２４は、例えば酸化シリコンよりも誘電率の高い高誘電率膜で形成される。例えば、ハフニウム（Ｈｆ）、ランタン（Ｌａ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｎ）、タンタル（Ｔａ）のうちから選択される１種の金属の金属酸化物、金属酸化珪化物、金属窒化酸化物、金属酸化窒化珪化物で形成される。その一例としては、酸化ハフニウム（ＨｆＯ2）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化ランタン（Ｌａ2Ｏ3）等の金属酸化物、窒化酸化ハフニウム（ＨｆＯＮ）、窒化酸化アルミニウム（ＡｌＯＮ）等の金属窒化酸化物、ハフニウムシリケート（ＨｆＳｉＯ）を一例とする金属酸化珪化物、窒化ハフニウムシリケート（ＨｆＳｉＯＮ）を一例とする金属酸化窒化珪化物等を用いることができる。
また、一例として、上記ゲート絶縁膜２４は、酸化シリコン膜、窒化シリコン膜等のシリコン系絶縁膜上に上記高誘電体絶縁膜を積層したものであってもよい。
【００４２】
上記ゲート電極２５は、例えば、チタン（Ｔｉ）の他にルテニウム（Ｒｕ）、ハフニウム（Ｈｆ）、イリジウム（Ｉｒ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、ニッケル（Ｎｉ）等の金属またはこれらのシリコン化合物、導電性を有する窒素化合物等の金属化合物を用いる。また、ポリシリコンを用いることもできる。
また、ゲート絶縁膜２４とゲート電極２５との間に、窒化チタン、チタン等の密着層（図示せず）を形成してもよい。
【００４３】
上記ゲート電極２５の両側における上記サイドウォール絶縁膜２３の下部の半導体基板１１には低濃度領域３１、３２が形成されている。この低濃度領域３１、３２は、エクステンション領域とも呼ばれるものである。
さらに、上記ゲート電極２５の両側の半導体基板１１には、上記低濃度領域３１、３２を介して、上記低濃度領域３１、３２よりも高濃度の高濃度領域３３、３４が形成されている。上記低濃度領域３１、３２および高濃度領域３３、３４でソース・ドレイン領域となる。
また、上記高濃度領域３３、３４の上部には、金属シリサイド層３５、３６が形成されている。上記金属シリサイド層３５、３６は、例えばコバルトシリサイド、ニッケルシリサイド、ニッケル白金シリサイド等で形成されている。
【００４４】
また、上記半導体基板１１上には、上記ゲート電極２５の側壁に上記サイドウォール絶縁膜２３を介して、応力（例えば引張応力）を有する第１応力膜５５が形成されている。さらに、この第１応力膜５５の外側の上記半導体基板１１上には上記第１応力膜５５と同種の応力を有する第２応力膜５６が形成されている。
上記第１応力膜５５および上記第２応力膜５６は酸化シリコン膜をエッチングするときのエッチング種に対するエッチング耐性を有し、上記第１応力膜５５は上記第２応力膜５６よりも上記エッチング種に対するエッチング耐性が強いものとなっている。
【００４５】
具体的には、上記第１応力膜５５は上記第２応力膜５６よりも膜密度が高い。
【００４６】
例えば、上記第１応力膜５５は１．６ＧＰａより大きく２．０ＧＰａ以下の引張応力を有し、上記第２応力膜５６は０．８ＧＰａ以上１．６ＧＰａ以下の引張応力を有する。
【００４７】
上記のような引張応力値を有する第１応力膜５５としては、上記窒化シリコン膜中に水素が１２atomic％未満含まれる膜がある。
【００４８】
上記第１応力膜５５の膜中の水素濃度が１２atomic％以上であると、酸化シリコンのウエットエッチング液、例えば希フッ酸に対する十分なエッチング耐性を得ることができなくなる。したがって、第１応力膜５５の水素濃度は、１２atomic％未満とした。
【００４９】
さらに、上記第１応力膜５５は、膜厚が例えば５ｎｍ以上３０ｎｍ未満の範囲に形成される。
【００５０】
上記第１応力膜５５の膜厚が５ｎｍよりも薄いと引張応力のかかりが悪くなり、またエッチングレートが早くなる。上記第１応力膜５１の膜厚が３０ｎｍ以上になると、第１応力膜５５が強い引張応力（１．６ＧＰａより大きく２．０ＧＰａ以下）を有する膜であるため、その引張応力がいっそう強くなりすぎてクラックが生じやすくなる。したがって、第１応力膜５５の膜厚は、５ｎｍ以上３０ｎｍ未満とした。
【００５１】
また、第２応力膜５２としては、上記窒化シリコン膜中に水素が１２atomic％以上２５atomic％以下含まれる膜がある。
【００５２】
上記第２応力膜５６の膜中の水素濃度が２５atomic％よりも多いと、酸化シリコンのウエットエッチング液、例えば希フッ酸に対するエッチング耐性を得ることができず、上記第２応力膜５６の膜中の水素濃度が１２atomic％未満になると、第２応力膜５６としての膜厚では膜中の引張応力が強すぎて、クラックが発生しやすくなる。したがって、第２応力膜５６の水素濃度は、１２atomic％以上２５atomic％以下とした。
【００５３】
上記引張応力を有する窒化シリコン膜からなる第２応力膜５６は、膜厚が例えば３０ｎｍ以上７０ｎｍ以下の範囲に形成されている。
【００５４】
また、上記第２応力膜５６の膜厚が３０ｎｍよりも薄いと第２応力膜５６としての引張応力では引張応力のかかりが悪くなる。上記第２応力膜５６の膜厚が７０ｎｍ以上になると、第２応力膜５６が有する引張応力（０．８ＧＰａ以上１．６ＧＰａ以下）であっても、引張応力が強すぎてクラックが発生しやすくなる。また、ゲート電極の高さが１００ｎｍ程度でることから、上記第１応力膜５５と第２応力膜５６とを合わせた膜厚が１００ｎｍ程度あれば十分である。これらのことを鑑みて、第２応力膜５６の膜厚は、３０ｎｍ以上７０ｎｍ以下とした。
上記条件により、上記第２応力膜５６（引張応力膜の場合）は、０．８ＧＰａ以上１．６ＧＰａ以下の引張応力を有する。
【００５５】
上記のような第１応力膜５５は、酸化シリコン膜をウエットエッチングするエッチング種に対して、高いエッチング耐性を有する。例えばエッチング種が希フッ酸、例えば１：１００に希釈した希フッ酸である場合、エッチングレートを０．２ｎｍ／ｍｉｎ以下程度に保つことができる。
【００５６】
また、上記のような第２応力膜５６は、酸化シリコン膜をウエットエッチングするエッチング種に対して、高いエッチング耐性を有する。例えばエッチング種が希フッ酸、例えば１：１００に希釈した希フッ酸である場合、エッチングレートを０．３ｎｍ／ｍｉｎ以下程度に保つことができる。ただし、第２応力膜５６より第１応力膜５５のエッチングレートは遅くしてある。これによって、上記第１応力膜５５とこの第２応力膜５６とでは、上記第１応力膜５５が上記第２応力膜５６よりも酸化シリコンをエッチングするエッチング種に対するエッチング耐性が強い絶縁膜となっている。
【００５７】
上記第２実施例の半導体装置２では、ゲート電極２５の側壁にサイドウォール絶縁膜２３を介して第１応力膜５５と、この第１応力膜５５と同種の応力を有する第２応力膜５６とが形成されていることから、上記第第１応力膜５５、第２応力膜５６の引張応力をゲート電極２５下部の半導体基板１１に形成されるチャネル領域に印加することが可能になる。
例えば、半導体装置２がＮＭＯＳトランジスタの場合、上記第１応力膜５５、第２応力膜５６の応力が引張応力であることから、トランジスタの移動度が向上される。
また、上記第１応力膜５５および上記第２応力膜５６は酸化シリコン膜をエッチングするときのエッチング種に対するエッチング耐性を有し、上記第１応力膜５５は上記第２応力膜５６よりも上記エッチング種に対するエッチング耐性が強いことから、上記ゲート電極形成溝２３を形成するときに酸化シリコン膜をエッチングするような場合があっても、上記第１応力膜５５、第２応力膜５６がそのエッチングのエッチング種に対してエッチングされにくくなっている。しかも、第１応力膜５５が第２応力膜５６よりも上記エッチング種に対して強いエッチング耐性を有することから、第１応力膜５５、第２応力膜５６がともにエッチングされるとしても、第１応力膜５５が第２応力膜５６よりも多くエッチングされることはない。
したがって、第１応力膜５５の膜減りが抑制できるため、ゲート電極２５の側壁に近い側には第１応力膜５５が残るので、ゲート電極２５下部の半導体基板１１に形成されるチャネル領域に第１応力膜５５の引張応力を確実に印加することが可能になる。さらに、第２応力膜５２の応力も印加されるようになっている。
【００５８】
よって、効果的にトランジスタのチャネル領域に第１応力膜５５の引張応力を印加することができるので、トランジスタの移動度を確実に向上できるという利点がある。
【００５９】
次に、本発明の半導体装置の製造方法に係る一実施の形態（第１実施例）を、図３ないし図５の製造工程断面図によって説明する。
【００６０】
図３（１）に示すように、半導体基板１１に素子形成領域１２が分離される素子分離領域１３を形成した後、半導体基板１１の素子形成領域１２上に、ダミーゲート絶縁膜４１を介してダミーゲートパターン４２を形成する。上記ダミーゲートパターン４２は、ポリシリコン膜で形成されていて、図示したように上部にハードマスクとして例えば窒化シリコン膜４３が形成されていてもよい。また、上記ダミーゲート絶縁膜４１は、酸化シリコン膜で形成されている。
【００６１】
上記ダミーゲートパターン４２の両側の半導体基板１１には低濃度領域３１、３２が形成されている。この低濃度領域３１、３２は、エクステンション領域とも呼ばれるものである。上記低濃度領域３１、３２上の上記ダミーゲートパターン４２の側壁には、サイドウォール絶縁膜２１が形成されている。このサイドウォール絶縁膜２１は、窒化シリコン膜で形成されている。
さらに、上記ダミーゲートパターン４２の両側の半導体基板１１には上記低濃度領域３１、３２を介して、上記低濃度領域３１、３２よりも高濃度の高濃度領域３３、３４が形成されている。上記低濃度領域３１、３２および高濃度領域３３、３４でソース・ドレイン領域となる。
また、上記高濃度領域３３、３４の上部には、金属シリサイド層３５、３６が形成されている。上記金属シリサイド層３５、３６は、例えばコバルトシリサイド、ニッケルシリサイド、ニッケル白金シリサイド等で形成されている。
【００６２】
次に、図３（２）に示すように、上記ダミーゲートパターン４２、サイドウォール絶縁膜２１等を被覆するように、上記半導体基板１１上に、トランジスタのチャネル領域に応力を印加するための第１応力膜５１を形成する。この第１応力膜５１は、通常、ＮＭＯＳトランジスタの場合には引張応力を有する、例えば窒化シリコン膜で形成され、ＰＭＯＳトランジスタの場合には圧縮応力を有する、例えば窒化シリコン膜で形成される。以下、圧縮応力を有する場合について説明する。
上記圧縮応力を有する窒化シリコン膜からなる第１応力膜５１は、膜厚が例えば５ｎｍ以上３０ｎｍ未満の範囲に形成される。
例えば、下記に記載した成膜条件の一例を用いて成膜することにより、２．０ＧＰａ以上３．０ＧＰａ以下の大きな圧縮応力を持つ窒化シリコン膜を形成する。
このような大きな圧縮応力を持つ窒化シリコン膜は、膜密度が高い膜であるため、酸化シリコンをエッチングするときのエッチング種に対するエッチング耐性を有する膜となる。
【００６３】
上記圧縮応力を有する第１応力膜５１の成膜条件の一例は、
原料ガスに、水素（Ｈ2）、窒素（Ｎ2）、アルゴン（Ａｒ）、アンモニア（ＮＨ3）、トリメチルシラン（ＳｉＨ（ＣＨ3）3：３ＭＳ）を用いる。
それぞれのガス流量は、一例として、
水素（Ｈ2）を１０００ｃｍ3／ｍｉｎ以上５０００ｃｍ3／ｍｉｎ以下、
窒素（Ｎ2）を５００ｃｍ3／ｍｉｎ以上２５００ｃｍ3／ｍｉｎ以下、
アルゴン（Ａｒ）を１０００ｃｍ3／ｍｉｎ以上５０００ｃｍ3／ｍｉｎ以下、
アンモニア（ＮＨ3）を５０ｃｍ3／ｍｉｎ以上２００ｃｍ3／ｍｉｎ以下、
トリメチルシラン（ＳｉＨ（ＣＨ3）3：３ＭＳ）を５０ｃｍ3／ｍｉｎ以上１００ｃｍ3／ｍｉｎ以下とする。
成膜時の基板温度を４５０℃〜５５０℃とし、
成膜雰囲気の圧力を１３３Ｐａ〜６６７Ｐａとし、
ＲＦパワー（高周波）を５０Ｗ以上１００Ｗ以下とし、
ＲＦパワー（低周波）を１０Ｗ以上５０Ｗ以下とする。
【００６４】
上記成膜条件で形成された第１応力膜５１は、膜中に炭素を６atomic％以上８atomic％以下含む膜となり、上記２．０ＧＰａ以上３．０ＧＰａ以下の大きな圧縮応力を持つ窒化シリコン膜となる。
例えば、上記第１応力膜５１は、１：１００に希釈した希フッ酸をエッチング種に用いたウエットエッチングに対するエッチングレートを０．２ｎｍ／ｍｉｎ以下程度に保つことができる。
【００６５】
上記第１応力膜５１の膜中の炭素濃度が６atomic％未満であると、酸化シリコンのウエットエッチング液、例えば希フッ酸に対する十分なエッチング耐性を得ることができず、上記第１応力膜５１の膜中の炭素濃度が８atomic％より多くなると、膜中の圧縮応力が強すぎて、膜剥がれを起こしやすくなる。したがって、第１応力膜５１の炭素濃度は、６atomic％以上８atomic％以下とした。
【００６６】
また、上記第１応力膜５１の膜厚が５ｎｍよりも薄いと圧縮応力のかかりが悪くなり、またエッチングレートが早くなる。上記第１応力膜５１の膜厚が３０ｎｍ以上になると、第１応力膜５１が強い圧縮応力（２．０ＧＰａ以上３．０ＧＰａ以下）を有する膜であるため、その圧縮応力がいっそう強くなりすぎて膜剥れが生じやすくなる。したがって、第１応力膜５１の膜厚は、５ｎｍ以上３０ｎｍ未満とした。
上記条件により、上記第１応力膜５１（圧縮応力膜の場合）は、２．０ＧＰａ以上３．０ＧＰａ以下の大きな圧縮応力を有する。
【００６７】
次に、図４（３）に示すように、上記第１応力膜５１上に圧縮応力を有する第２応力膜５２を形成する。この第２応力膜５２は、圧縮応力を有する、例えば窒化シリコン膜で形成される。
上記圧縮応力を有する窒化シリコン膜からなる第２応力膜５２は、膜厚が例えば３０ｎｍ以上７０ｎｍ以下の範囲に形成されている。
例えば、下記に記載した成膜条件の一例を用いて成膜することにより、１．０ＧＰａ以上２．０ＧＰａ未満の圧縮応力を持つ窒化シリコン膜を形成することができる。
このような圧縮応力を持つ窒化シリコン膜は、密度が高い膜であるため、酸化シリコンをエッチングするときのエッチング種に対するエッチング耐性を有する膜となる。また、上記第１応力膜５１とこの第２応力膜５１とでは、上記第１応力膜５１が上記第２応力膜５１よりも酸化シリコンをエッチングするエッチング種に対するエッチング耐性が強い絶縁膜となる。
【００６８】
上記圧縮応力を有する第２応力膜５２の成膜条件の一例は、
原料ガスに、水素（Ｈ2）、窒素（Ｎ2）、アルゴン（Ａｒ）、アンモニア（ＮＨ3）、トリメチルシラン（ＳｉＨ（ＣＨ3）3：３ＭＳ）を用いる。
それぞれのガス流量は、一例として、
水素（Ｈ2）を１０００ｃｍ3／ｍｉｎ以上５０００ｃｍ3／ｍｉｎ以下、
窒素（Ｎ2）を５００ｃｍ3／ｍｉｎ以上２５００ｃｍ3／ｍｉｎ以下、
アルゴン（Ａｒ）を１０００ｃｍ3／ｍｉｎ以上５０００ｃｍ3／ｍｉｎ以下、
アンモニア（ＮＨ3）を５０ｃｍ3／ｍｉｎ以上２００ｃｍ3／ｍｉｎ以下、
トリメチルシラン（ＳｉＨ（ＣＨ3）3：３ＭＳ）を１０ｃｍ3／ｍｉｎ以上５０ｃｍ3／ｍｉｎ未満とする。
成膜時の基板温度を４５０℃〜５５０℃とし、
成膜雰囲気の圧力を１３３Ｐａ〜６６７Ｐａとし、
ＲＦパワー（高周波）を５０Ｗ以上１００Ｗ以下とし、
ＲＦパワー（低周波）を１０Ｗ以上５０Ｗ以下とする。
【００６９】
上記成膜条件で形成された第２応力膜５２は、膜中に炭素を１atomic％以上６atomic％未満含む膜となり、上記１．０ＧＰａ以上２．０ＧＰａ以下の大きな圧縮応力を持つ窒化シリコン膜となる。
例えば、上記第２応力膜５２は、１：１００に希釈した希フッ酸をエッチング種に用いたウエットエッチングに対するエッチングレートを０．３ｎｍ／ｍｉｎ以下程度に保つことができる。
【００７０】
上記第２応力膜５２の膜中の炭素濃度が１atomic％未満であると、酸化シリコンのウエットエッチング液、例えば希フッ酸に対するエッチング耐性を得ることができず、上記第２応力膜５２の膜中の炭素濃度が６atomic％以上になると、第２応力膜５２としての膜厚では膜中の圧縮応力が強すぎて、膜剥がれを起こしやすくなる。したがって、第２応力膜５２の炭素濃度は、１atomic％以上６atomic％未満とした。
【００７１】
また、上記第２応力膜５２の膜厚が３０ｎｍよりも薄いと第２応力膜５２としての圧縮応力では圧縮応力のかかりが悪くなる。上記第２応力膜５２の膜厚が７０ｎｍ以上になると、第２応力膜５２が有する圧縮応力（１．０ＧＰａ以上２．０ＧＰａ未満）であっても、圧縮応力が強すぎて膜剥れが生じやすくなる。また、ゲート電極の高さが１００ｎｍ程度でることから、上記第１応力膜５１と第２応力膜５２とを合わせた膜厚が１００ｎｍ程度あれば十分である。これらのことを鑑みて、第１応力膜５１の膜厚は、３０ｎｍ以上７０ｎｍ以下とした。
上記条件により、上記第２応力膜５２（圧縮応力膜の場合）は、１．０ＧＰａ以上２．０ＧＰａ未満の圧縮応力を有する。
【００７２】
したがって、上記第１応力膜５１および上記第２応力膜５２は上記ダミーゲートパターン４２および上記ダミーゲート絶縁膜４１をエッチングするときのエッチング種に対するエッチング耐性を有する膜で形成され、かつ上記第１応力膜５１は上記第２応力膜５２よりも上記エッチング種に対するエッチング耐性が強い絶縁膜で形成されることになる。
【００７３】
次に、図４（４）に示すように、上記第２応力膜５２上に、絶縁膜６１を形成する。この絶縁膜６１は、例えばＰＭＤ（プリメタルデポジション）膜と呼ばれるもので、例えば高密度プラズマ（ＨＤＰ）ＣＶＤにより製造された酸化シリコン膜やノンドープトシリケートガラス（ＳＡ−ＮＳＧ）などの酸化膜で形成される。
【００７４】
次に、図５（５）に示すように、上記ダミーゲートパターン４２（前記図３参照）の上部を露出する。例えば、上記ダミーゲートパターン４２上に形成されている窒化シリコン膜４３（前記図３参照）、上記第１応力膜５１、第２応力膜５２、絶縁膜６１（前記図４（４）参照）等を、例えば、化学的機械研磨（ＣＭＰ：Chemical Mechanical Polishing）によって除去し、上記ダミーゲートパターン４２を露出させる。
上記化学的機械研磨では、まず、絶縁膜６１の表面が平坦化される。さらに、上記ダミーゲートパターン４２のポリシリコンで形成されている部分の上部が露出するまで、窒化シリコン膜４３、上記第１応力膜５１、第２応力膜５２、絶縁膜６１、サイドウォール絶縁膜２１の上部等を研磨する。
次いで、ドライエッチングによって、ポリシリコンで形成されているダミーゲートパターン４２を除去する。さらにウエットエッチングにより、ダミーゲート絶縁膜４１を除去する。このウエットエッチングでは、例えば希フッ酸（ＤＨＦ）を用いた。この場合、酸化シリコンからなる絶縁膜６１も除去される。
この結果、サイドウォール絶縁膜２１の内側にゲート電極形成溝２３が形成される。
上記ウエットエッチングのとき、第１応力膜５１および第２応力膜５２ともに、ウエットエッチング耐性を有する窒化シリコン膜で形成されてはいるが、第１応力膜５１のほうが第２応力膜５２よりもさらにウエットエッチング耐性が強いため、従来技術のように、サイドウォール絶縁膜２１の側壁の応力膜がエッチングされるようなことは起こらない。したがって、酸化シリコンを除去するウエットエッチング工程において、第１応力膜５１の膜減りが抑制でき、効果的にゲート電極形成溝２３の下部の半導体基板に形成されるチャネル領域に応力（ストレス）を印加することができるようになる。
なお、図５（５）では、ゲート電極形成溝２３を形成した後の状態を図示した。
【００７５】
次に、図５（６）に示すように、上記ゲート電極形成溝２３内の上記半導体基板１１上にゲート絶縁膜２４を介してゲート電極２５を形成する。
【００７６】
上記ゲート絶縁膜２４は、例えば酸化シリコンよりも誘電率の高い高誘電率膜で形成される。例えば、ハフニウム（Ｈｆ）、ランタン（Ｌａ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｎ）、タンタル（Ｔａ）のうちから選択される１種の金属の金属酸化物、金属酸化珪化物、金属窒化酸化物、金属酸化窒化珪化物で形成される。その一例としては、酸化ハフニウム（ＨｆＯ2）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化ランタン（Ｌａ2Ｏ3）等の金属酸化物、窒化酸化ハフニウム（ＨｆＯＮ）、窒化酸化アルミニウム（ＡｌＯＮ）等の金属窒化酸化物、ハフニウムシリケート（ＨｆＳｉＯ）を一例とする金属酸化珪化物、窒化ハフニウムシリケート（ＨｆＳｉＯＮ）を一例とする金属酸化窒化珪化物等を用いることができる。
また、一例として、上記ゲート絶縁膜２４は、酸化シリコン膜、窒化シリコン膜等のシリコン系絶縁膜上に上記高誘電体絶縁膜を積層したものであってもよい。
【００７７】
上記ゲート電極２５は、例えば、チタン（Ｔｉ）の他にルテニウム（Ｒｕ）、ハフニウム（Ｈｆ）、イリジウム（Ｉｒ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、ニッケル（Ｎｉ）等の金属またはこれらのシリコン化合物、導電性を有する窒素化合物等の金属化合物を用いる。また、ポリシリコンを用いることもできる。
また、ゲート絶縁膜２４とゲート電極２５との間に、窒化チタン、チタン等の密着層（図示せず）を形成してもよい。
【００７８】
上記第１実施例の製造方法では、ゲート電極２５の側壁にサイドウォール絶縁膜２３を介して第１応力膜５１を形成し、さらにこの第１応力膜５１と同種の応力を有する第２応力膜５２を形成することから、上記第１応力膜５１、第２応力膜５２の応力をゲート電極２５下部の半導体基板１１に形成されるチャネル領域に印加することが可能になる。
例えば、半導体装置１がＰＭＯＳトランジスタの場合、上記第１、第２応力膜の応力が圧縮応力であれば、ＰＭＯＳトランジスタの移動度を向上させられる。
また、上記第１応力膜５１および上記第２応力膜５２は酸化シリコン膜をエッチングするときのエッチング種、例えば希フッ酸に対するエッチング耐性を有し、上記第１応力膜５１は上記第２応力膜５２よりも上記エッチング種に対するエッチング耐性が強い絶縁膜で形成されることから、上記ゲート電極形成溝２３を形成するときに酸化シリコン膜をエッチングするような場合、上記第１応力膜５１、第２応力膜５２がそのエッチングのエッチング種に対してエッチングされにくくなっている。しかも、第１応力膜５１が第２応力膜５２よりも上記エッチング種に対して強いエッチング耐性を有することから、第１応力膜５１、第２応力膜５２がエッチングされるとしても、第１応力膜５１が第２応力膜５２よりも多くエッチングされることはない。
したがって、ゲート電極２５の側壁に近い側には第１応力膜５１が残るので、ゲート電極２５下部の半導体基板１１に形成されるチャネル領域に第１応力膜５１の応力を確実に印加することが可能になる。
【００７９】
よって、第１応力膜５１の膜減りが抑制できるため、効果的にトランジスタのチャネル領域に第１応力膜５１の応力を印加することができるので、トランジスタの移動度を確実に向上できるという利点がある。
【００８０】
上記第１実施例の製造方法では、上記第１応力膜５１および第２応力膜５１を成膜するときの原料ガスのトリメチルシランの代わりに、例えばテトラメチルシラン（４ＭＳ：Ｓｉ（ＣＨ3）4）を用いることもできる。このように、トリメチルシランの代わりに、テトラメチルシラン（４ＭＳ：Ｓｉ（ＣＨ3）4）を用いても、上記製造方法と同様な効果を得ることができる。
【００８１】
次に、本発明の半導体装置の製造方法に係る一実施の形態（第２実施例）を、図６ないし図９の製造工程断面図によって説明する。
【００８２】
図６（１）に示すように、半導体基板１１に素子形成領域１２が分離される素子分離領域１３を形成した後、半導体基板１１の素子形成領域１２上に、ダミーゲート絶縁膜４１を介してダミーゲートパターン４２を形成する。上記ダミーゲートパターン４２は、ポリシリコン膜で形成されていて、図示したように上部に窒化シリコン膜４３が形成されていてもよい。また、上記ダミーゲート絶縁膜４１は、酸化シリコン膜で形成されている。
【００８３】
上記ダミーゲートパターン４２の両側の半導体基板１１には低濃度領域３１、３２が形成されている。この低濃度領域３１、３２は、エクステンション領域とも呼ばれるものである。上記低濃度領域３１、３２上の上記ダミーゲートパターン４２の側壁には、サイドウォール絶縁膜２１が形成されている。このサイドウォール絶縁膜２１は、窒化シリコン膜で形成されている。
さらに、上記ダミーゲートパターン４２の両側の半導体基板１１には上記低濃度領域３１、３２を介して、上記低濃度領域３１、３２よりも高濃度の高濃度領域３３、３４が形成されている。上記低濃度領域３１、３２および高濃度領域３３、３４でソース・ドレイン領域となる。
また、上記高濃度領域３３、３４の上部には、金属シリサイド層３５、３６が形成されている。上記金属シリサイド層３５、３６は、例えばコバルトシリサイド、ニッケルシリサイド、ニッケル白金シリサイド等で形成されている。
【００８４】
次に、図６（２）に示すように、上記ダミーゲートパターン４２、サイドウォール絶縁膜２１等を被覆するように、上記半導体基板１１上に、トランジスタのチャネル領域に応力を印加するための第１応力膜を形成する。この第１応力膜は、通常、ＮＭＯＳトランジスタの場合には引張応力を有する、例えば窒化シリコン膜で形成され、ＰＭＯＳトランジスタの場合には圧縮応力を有する、例えば窒化シリコン膜で形成されている。ここでは圧縮応力を有する場合について説明する。
上記圧縮応力を有する窒化シリコン膜からなる第１応力膜は、膜厚が例えば５ｎｍ以上３０ｎｍ未満の範囲に形成される。
例えば、下記に記載した成膜条件の一例を用いて成膜することにより、２．０ＧＰａ以上３．０ＧＰａ以下の大きな圧縮応力を持つ窒化シリコン膜を形成することができる。
このような大きな圧縮応力を持つ窒化シリコン膜は、膜密度が高い膜であるため、酸化シリコンをエッチングするときのエッチング種に対するエッチング耐性を有する膜となる。
【００８５】
上記第１応力膜は、以下のようにして形成される。
まず、上記ダミーゲートパターン４２、サイドウォール絶縁膜２１等を被覆するように、上記半導体基板１１上に、トランジスタのチャネル領域に応力を印加するための第１応力初期膜５３を形成する。
【００８６】
上記第１応力初期膜５３の成膜条件の一例は、
原料ガスに、水素（Ｈ2）、窒素（Ｎ2）、アルゴン（Ａｒ）、アンモニア（ＮＨ3）、トリメチルシラン（ＳｉＨ（ＣＨ3）3：３ＭＳ）を用いる。
それぞれのガス流量は、一例として、
水素（Ｈ2）を１０００ｃｍ3／ｍｉｎ以上５０００ｃｍ3／ｍｉｎ以下、
窒素（Ｎ2）を５００ｃｍ3／ｍｉｎ以上２５００ｃｍ3／ｍｉｎ以下、
アルゴン（Ａｒ）を１０００ｃｍ3／ｍｉｎ以上５０００ｃｍ3／ｍｉｎ以下、
アンモニア（ＮＨ3）を５０ｃｍ3／ｍｉｎ以上２００ｃｍ3／ｍｉｎ以下、
トリメチルシラン（ＳｉＨ（ＣＨ3）3：３ＭＳ）を１０ｃｍ3／ｍｉｎ以上５０ｃｍ3／ｍｉｎ未満とする。
成膜時の基板温度を４５０℃〜５５０℃とし、
成膜雰囲気の圧力を１３３Ｐａ〜６６７Ｐａとし、
ＲＦパワー（高周波）を５０Ｗ以上１００Ｗ以下とし、
ＲＦパワー（低周波）を１０Ｗ以上５０Ｗ以下とする。
【００８７】
上記成膜条件で形成された第１応力初期膜５３は、膜中に炭素を１atomic％以上６atomic％未満含む膜となり、上記１．０ＧＰａ以上２．０ＧＰａ以下の大きな圧縮応力を持つ窒化シリコン膜となる。
例えば、上記第１応力初期膜５３は、１：１００に希釈した希フッ酸をエッチング種に用いたウエットエッチングに対するエッチングレートを０．３ｎｍ／ｍｉｎ以下程度に保つことができる。
【００８８】
次に、図７（３）に示すように、上記第１応力初期膜５３に熱処理を施す。この熱処理条件は、一例として、熱処理雰囲気を窒素（Ｎ2）と水素（Ｈ2）の混合ガス雰囲気、もしくは窒素雰囲気とし、
それぞれのガス流量は、一例として、
窒素（Ｎ2）を５０００ｃｍ3／ｍｉｎ以上２００００ｃｍ3／ｍｉｎ以下、
水素（Ｈ2）を０ｃｍ3／ｍｉｎ以上２００００ｃｍ3／ｍｉｎ以下とする。
上記水素は、０ｃｍ3／ｍｉｎとし、供給しなくてもよく、この場合には窒素単独の熱処理雰囲気となる。
熱処理時の基板温度を４５０℃〜５５０℃とする。
上記熱処理を施すことによって、膜中の水素量が低減され、また、熱処理雰囲気中の窒素がシリコンのダングリングボンドに結合することで、より緻密な膜となり、第１応力初期膜５３は、圧縮応力が増し、圧縮応力値が２ＧＰａ以上３ＧＰａ以下を有する第１応力膜５１となる。
上記熱処理は、単に膜中に水素量を低減するだけならば、希ガスを用いてもよい。
この第１応力膜５１は、１：１００に希釈した希フッ酸をエッチング種に用いたウエットエッチングに対するエッチングレートを０．２ｎｍ／ｍｉｎ以下程度に保つことができる。
【００８９】
また、上記第１応力膜５１の膜厚が５ｎｍよりも薄いと圧縮応力のかかりが悪くなり、またエッチングレートが早くなる。上記第１応力膜５１の膜厚が３０ｎｍ以上になると、第１応力膜５１が強い圧縮応力（２．０ＧＰａ以上３．０ＧＰａ以下）を有する膜であるため、その圧縮応力がいっそう強くなりすぎて膜剥れが生じやすくなる。したがって、第１応力膜５１の膜厚は、５ｎｍ以上３０ｎｍ未満とした。
【００９０】
次に、図７（４）に示すように、上記第１応力膜５１上に圧縮応力を有する第２応力膜５２を形成する。この第２応力膜５２は、通常、ＰＭＯＳトランジスタの場合には圧縮応力を有する、例えば窒化シリコン膜で形成されている。ここでは圧縮応力を有する場合について説明する。
上記圧縮応力を有する窒化シリコン膜からなる第２応力膜５２は、膜厚が例えば３０ｎｍ以上７０ｎｍ以下の範囲に形成されている。
例えば、下記に記載した成膜条件の一例を用いて成膜することにより、１．０ＧＰａ以上２．０ＧＰａ未満の圧縮応力を持つ窒化シリコン膜を形成することができる。
このような圧縮応力を持つ窒化シリコン膜は、密度が高い膜であるため、酸化シリコンをエッチングするときのエッチング種に対するエッチング耐性を有する膜となる。また、上記第１応力膜５１とこの第２応力膜５１とでは、上記第１応力膜５１が上記第２応力膜５１よりも酸化シリコンをエッチングするエッチング種に対するエッチング耐性が強い絶縁膜となる。
【００９１】
上記圧縮応力を有する第２応力膜５２の成膜条件の一例は、
原料ガスに、水素（Ｈ2）、窒素（Ｎ2）、アルゴン（Ａｒ）、アンモニア（ＮＨ3）、トリメチルシラン（ＳｉＨ（ＣＨ3）3：３ＭＳ）を用いる。
それぞれのガス流量は、一例として、
水素（Ｈ2）を１０００ｃｍ3／ｍｉｎ以上５０００ｃｍ3／ｍｉｎ以下、
窒素（Ｎ2）を５００ｃｍ3／ｍｉｎ以上２５００ｃｍ3／ｍｉｎ以下、
アルゴン（Ａｒ）を１０００ｃｍ3／ｍｉｎ以上５０００ｃｍ3／ｍｉｎ以下、
アンモニア（ＮＨ3）を５０ｃｍ3／ｍｉｎ以上２００ｃｍ3／ｍｉｎ以下、
トリメチルシラン（ＳｉＨ（ＣＨ3）3：３ＭＳ）を１０ｃｍ3／ｍｉｎ以上５０ｃｍ3／ｍｉｎ未満とする。
成膜時の基板温度を４５０℃〜５５０℃とし、
成膜雰囲気の圧力を１３３Ｐａ〜６６７Ｐａとし、
ＲＦパワー（高周波）を５０Ｗ以上１００Ｗ以下とし、
ＲＦパワー（低周波）を１０Ｗ以上５０Ｗ以下とする。
【００９２】
上記成膜条件で形成された第２応力膜５２は、膜中に炭素を１atomic％以上６atomic％未満含む膜となり、上記１．０ＧＰａ以上２．０ＧＰａ以下の大きな圧縮応力を持つ窒化シリコン膜となる。
例えば、上記第２応力膜５２は、１：１００に希釈した希フッ酸をエッチング種に用いたウエットエッチングに対するエッチングレートを０．３ｎｍ／ｍｉｎ以下程度に保つことができる。
【００９３】
上記第２応力膜５２の膜中の炭素濃度が１atomic％未満であると、酸化シリコンのウエットエッチング液、例えば希フッ酸に対するエッチング耐性を得ることができず、上記第２応力膜５２の膜中の炭素濃度が６atomic％以上になると、第２応力膜５２としての膜厚では膜中の圧縮応力が強すぎて、膜剥がれを起こしやすくなる。したがって、第２応力膜５２の炭素濃度は、１atomic％以上６atomic％未満とした。
【００９４】
また、上記第２応力膜５２の膜厚が３０ｎｍよりも薄いと第２応力膜５２としての圧縮応力では圧縮応力のかかりが悪くなる。上記第２応力膜５２の膜厚が７０ｎｍ以上になると、第２応力膜５２が有する圧縮応力（１．０ＧＰａ以上２．０ＧＰａ未満）であっても、圧縮応力が強すぎて膜剥れが生じやすくなる。また、ゲート電極の高さが１００ｎｍ程度でることから、上記第１応力膜５１と第２応力膜５２とを合わせた膜厚が１００ｎｍ程度あれば十分である。これらのことを鑑みて、第１応力膜５１の膜厚は、３０ｎｍ以上７０ｎｍ以下とした。
上記条件により、上記第２応力膜５２（圧縮応力膜の場合）は、１．０ＧＰａ以上２．０ＧＰａ未満の圧縮応力を有する。
【００９５】
したがって、上記第１応力膜５１および上記第２応力膜５２は上記ダミーゲートパターン４２および上記ダミーゲート絶縁膜４１をエッチングするときのエッチング種に対するエッチング耐性を有する膜で形成され、かつ上記第１応力膜５１は上記第２応力膜５２よりも上記エッチング種に対するエッチング耐性が強い絶縁膜で形成されることになる。
【００９６】
次に、図８（５）に示すように、上記第２応力膜５２上に、絶縁膜６１を形成する。この絶縁膜６１は、例えばＰＭＤ（プリメタルデポジション）膜と呼ばれるもので、例えば高密度プラズマ（ＨＤＰ）ＣＶＤにより製造された酸化シリコン膜やノンドープトシリケートガラス（ＳＡ−ＮＳＧ）などの酸化膜で形成される。
【００９７】
次に、図８（６）に示すように、上記ダミーゲートパターン４２（前記図６参照）のポリシリコンで形成されている部分の上部を露出する。例えば、上記ダミーゲートパターン４２のポリシリコン上に形成されている窒化シリコン膜４３（前記図６参照）、上記第１応力膜５１、第２応力膜５２、絶縁膜６１（前記図７（４）参照）等を、例えば、化学的機械研磨（ＣＭＰ：Chemical Mechanical Polishing）によって除去し、上記ダミーゲートパターン４２のポリシリコンを露出させる。
上記化学的機械研磨では、まず、絶縁膜６１の表面が平坦化される。さらに、上記ダミーゲートパターン４２のポリシリコンで形成されている部分の上部が露出するまで、窒化シリコン膜４３、上記第１応力膜５１、第２応力膜５２、絶縁膜６１、サイドウォール絶縁膜２１の上部等を研磨する。
次いで、ドライエッチングによって、ポリシリコンで形成されているダミーゲートパターン４２（前記図６（１）参照）を除去する。さらにウエットエッチングにより、ダミーゲート絶縁膜４１（前記図６（１）参照）を除去する。このウエットエッチングでは、例えば希フッ酸（ＤＨＦ）を用いた。この場合、酸化シリコンからなる絶縁膜６１（前記図７（４）参照）も除去される。
この結果、サイドウォール絶縁膜２１の内側にゲート電極形成溝２３が形成される。
上記ウエットエッチングのとき、第１応力膜５１および第２応力膜５２ともに、ウエットエッチング耐性を有する窒化シリコン膜で形成されてはいるが、第１応力膜５１のほうが第２応力膜５２よりもさらにウエットエッチング耐性が強いため、従来技術のように、サイドウォール絶縁膜２１の側壁の応力膜がエッチングされるようなことは起こらない。したがって、酸化シリコンを除去するウエットエッチング工程において、第１応力膜５１の膜減りが抑制でき、効果的にゲート電極形成溝２３の下部の半導体基板に形成されるチャネル領域に応力（ストレス）を印加することができるようになる。
【００９８】
次に、図９（７）に示すように、上記ゲート電極形成溝２３内の上記半導体基板１１上にゲート絶縁膜２４を介してゲート電極２５を形成する。
【００９９】
上記ゲート絶縁膜２４は、例えば酸化シリコンよりも誘電率の高い高誘電率膜で形成される。例えば、ハフニウム（Ｈｆ）、ランタン（Ｌａ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｎ）、タンタル（Ｔａ）のうちから選択される１種の金属の金属酸化物、金属酸化珪化物、金属窒化酸化物、金属酸化窒化珪化物で形成される。その一例としては、酸化ハフニウム（ＨｆＯ2）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化ランタン（Ｌａ2Ｏ3）等の金属酸化物、窒化酸化ハフニウム（ＨｆＯＮ）、窒化酸化アルミニウム（ＡｌＯＮ）等の金属窒化酸化物、ハフニウムシリケート（ＨｆＳｉＯ）を一例とする金属酸化珪化物、窒化ハフニウムシリケート（ＨｆＳｉＯＮ）を一例とする金属酸化窒化珪化物等を用いることができる。
また、一例として、上記ゲート絶縁膜２４は、酸化シリコン膜、窒化シリコン膜等のシリコン系絶縁膜上に上記高誘電体絶縁膜を積層したものであってもよい。
【０１００】
上記ゲート電極２５は、例えば、チタン（Ｔｉ）の他にルテニウム（Ｒｕ）、ハフニウム（Ｈｆ）、イリジウム（Ｉｒ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、ニッケル（Ｎｉ）等の金属またはこれらのシリコン化合物、導電性を有する窒素化合物等の金属化合物を用いる。また、ポリシリコンを用いることもできる。
また、ゲート絶縁膜２４とゲート電極２５との間に、窒化チタン、チタン等の密着層（図示せず）を形成してもよい。
【０１０１】
上記第２実施例の製造方法では、ゲート電極２５の側壁にサイドウォール絶縁膜２３を介して第１応力膜５１を形成し、さらにこの第１応力膜５１と同種の応力を有する第２応力膜５２を形成することから、上記第１応力膜５１、第２応力膜５２の応力をゲート電極２５下部の半導体基板１１に形成されるチャネル領域に印加することが可能になる。
例えば、半導体装置１がＰＭＯＳトランジスタの場合、上記第１、第２応力膜の応力が圧縮応力であれば、ＰＭＯＳトランジスタの移動度を向上させられる。
また、上記第１応力膜５１および上記第２応力膜５２は酸化シリコン膜をエッチングするときのエッチング種、例えば希フッ酸に対するエッチング耐性を有し、上記第１応力膜５１は上記第２応力膜５２よりも上記エッチング種に対するエッチング耐性が強い絶縁膜で形成されることから、上記ゲート電極形成溝２３を形成するときに酸化シリコン膜をエッチングするような場合、上記第１応力膜５１、第２応力膜５２がそのエッチングのエッチング種に対してエッチングされにくくなっている。しかも、第１応力膜５１が第２応力膜５２よりも上記エッチング種に対して強いエッチング耐性を有することから、第１応力膜５１、第２応力膜５２がエッチングされるとしても、第１応力膜５１が第２応力膜５２よりも多くエッチングされることはない。
したがって、ゲート電極２５の側壁に近い側には第１応力膜５１が残るので、ゲート電極２５下部の半導体基板１１に形成されるチャネル領域に第１応力膜５１の応力を確実に印加することが可能になる。
【０１０２】
よって、第１応力膜５１の膜減りが抑制できるため、効果的にトランジスタのチャネル領域に第１応力膜５１の応力を印加することができるので、トランジスタの移動度を確実に向上できるという利点がある。
【０１０３】
上記第２実施例の製造方法では、上記第１応力膜５１および第２応力膜５１を成膜するときの原料ガスのトリメチルシランの代わりに、例えばテトラメチルシラン（４ＭＳ：Ｓｉ（ＣＨ3）4）を用いることもできる。このように、トリメチルシランの代わりに、テトラメチルシラン（４ＭＳ：Ｓｉ（ＣＨ3）4）を用いても、上記製造方法と同様な効果を得ることができる。
【０１０４】
次に、本発明の半導体装置の製造方法に係る一実施の形態（第３実施例）を説明する。 この第３実施例の製造方法は、前記第１実施例の製造方法において、第１応力膜５１を形成した後、熱処理を行う方法である。この熱処理以外は、前記第１実施例の製造方法と同様である。
【０１０５】
第３実施例における熱処理条件は、一例として、熱処理雰囲気を窒素（Ｎ2）と水素（Ｈ2）の混合ガス雰囲気、もしくは窒素雰囲気とし、
それぞれのガス流量は、一例として、
窒素（Ｎ2）を５０００ｃｍ3／ｍｉｎ以上２００００ｃｍ3／ｍｉｎ以下、
水素（Ｈ2）を０ｃｍ3／ｍｉｎ以上２００００ｃｍ3／ｍｉｎ以下とする。
上記水素は、０ｃｍ3／ｍｉｎとし、供給しなくてもよく、この場合には窒素単独の熱処理雰囲気となる。
熱処理時の基板温度を４５０℃〜５５０℃とする。
上記熱処理を施すことによって、第１応力膜５１の膜中の水素量が低減され、また、熱処理雰囲気中の窒素がシリコンのダングリングボンドに結合することで、より緻密な膜となり、圧縮応力が増し、第１応力膜５１はより圧縮応力値が強い膜となる。
上記熱処理は、単に膜中に水素量を低減するだけならば、希ガスを用いてもよい。
また、この熱処理では、第１応力膜５１の圧縮応力値が強すぎないようにすることが必要である。先に述べたように、第１応力膜５１の圧縮応力値が３．０ＧＰａを超えるようになると、膜剥がれの原因になる。このため、第１応力膜５１の圧縮応力値が３．０ＧＰａ以下になるようにする。
この熱処理によって、第１応力膜５１は、１：１００に希釈した希フッ酸をエッチング種に用いたウエットエッチングに対するエッチングレートを０．２ｎｍ／ｍｉｎ以下程度に保つことができる。
【０１０６】
また、第３実施例の製造方法でも、前記第１実施例の製造方法と同様な作用、効果を得ることができる。
【０１０７】
上記説明では、半導体装置としてＰＭＯＳトランジスタの一例を説明したが、ＮＭＯＳトランジスタにも本発明の製造方法は適用できる。その実施の形態の一例を、本発明の半導体装置の製造方法に係る一実施の形態（第４実施例）として、図１０ないし図１３の製造工程断面図によって説明する。
【０１０８】
図１０（１）に示すように、半導体基板１１に素子形成領域１２が分離される素子分離領域１３を形成した後、半導体基板１１の素子形成領域１２上に、ダミーゲート絶縁膜４１を介してダミーゲートパターン４２を形成する。上記ダミーゲートパターン４２は、ポリシリコン膜で形成されていて、図示したように上部に窒化シリコン膜４３が形成されていてもよい。また、上記ダミーゲート絶縁膜４１は、酸化シリコン膜で形成されている。
【０１０９】
上記ダミーゲートパターン４２の両側の半導体基板１１には低濃度領域３１、３２が形成されている。この低濃度領域３１、３２は、エクステンション領域とも呼ばれるものである。上記低濃度領域３１、３２上の上記ダミーゲートパターン４２の側壁には、サイドウォール絶縁膜２１が形成されている。このサイドウォール絶縁膜２１は、窒化シリコン膜で形成されている。
さらに、上記ダミーゲートパターン４２の両側の半導体基板１１には上記低濃度領域３１、３２を介して、上記低濃度領域３１、３２よりも高濃度の高濃度領域３３、３４が形成されている。上記低濃度領域３１、３２および高濃度領域３３、３４でソース・ドレイン領域となる。
また、上記高濃度領域３３、３４の上部には、金属シリサイド層３５、３６が形成されている。上記金属シリサイド層３５、３６は、例えばコバルトシリサイド、ニッケルシリサイド、ニッケル白金シリサイド等で形成されている。
【０１１０】
次に、図１０（２）に示すように、上記ダミーゲートパターン４２、サイドウォール絶縁膜２１等を被覆するように、上記半導体基板１１上に、トランジスタのチャネル領域に応力を印加するための第１応力膜を形成する。この第１応力膜は、通常、ＮＭＯＳトランジスタの場合には引張応力を有する、例えば窒化シリコン膜で形成され、ＰＭＯＳトランジスタの場合には圧縮応力を有する、例えば窒化シリコン膜で形成される。以下、引張応力を有する場合について説明する。
上記引張応力を有する窒化シリコン膜からなる第１応力膜は、膜厚が例えば５ｎｍ以上３０ｎｍ未満の範囲に形成される。
例えば、下記に記載した成膜条件の一例を用いて成膜することにより、１．６ＧＰａより大きく２．０ＧＰａ以下の大きな引張応力を持つ窒化シリコン膜を形成する。
このような大きな引張応力を持つ窒化シリコン膜は、膜密度が高い膜であるため、酸化シリコンをエッチングするときのエッチング種に対するエッチング耐性を有する膜となる。
【０１１１】
上記第１応力膜は、以下のようにして形成される。
まず、上記ダミーゲートパターン４２、サイドウォール絶縁膜２１等を被覆するように、上記半導体基板１１上に、トランジスタのチャネル領域に応力を印加するための第１応力初期膜５７を形成する。
【０１１２】
上記第１応力初期膜５７の成膜条件の一例は、
原料ガスに、窒素（Ｎ2）、アンモニア（ＮＨ3）、モノシラン（ＳｉＨ4）を用いる。
それぞれのガス流量は、一例として、
窒素（Ｎ2）を５００ｃｍ3／ｍｉｎ以上２０００ｃｍ3／ｍｉｎ以下、
アンモニア（ＮＨ3）を５００ｃｍ3／ｍｉｎ以上１５００ｃｍ3／ｍｉｎ以下、
モノシラン（ＳｉＨ4）を５０ｃｍ3／ｍｉｎ以上３００ｃｍ3／ｍｉｎ以下とする。
成膜時の基板温度を２５０℃以上３５０℃以下とし、
成膜雰囲気の圧力を６６７Ｐａ以上２．０ｋＰａ以下とし、
ＲＦパワー（高周波）を５０Ｗ以上１５０Ｗ以下とし、
ＲＦパワー（低周波）を０Ｗとする。
【０１１３】
次に、図１１（３）に示すように、上記第１応力初期膜５７に紫外線キュア処理を施す。この紫外線キュア処理条件は、一例として、
枚葉式（２００ｍｍウエハ用）の紫外線キュア処理装置を用いる。
紫外線キュア処理の雰囲気をヘリウム（Ｈｅ）雰囲気、もしくは希ガス雰囲気とし、
ガス流量は、一例として、ヘリウム（Ｈｅ）を１０Ｌ／ｍｉｎ以上２０Ｌ／ｍｉｎ以下とする。
紫外線キュア処理時の基板温度を４５０℃以上５５０℃以下とする。
紫外線キュア処理の雰囲気の圧力を０．６７ｋＰａ以上１．３ｋＰａ以下とし、
紫外線ランプパワーを１ｋＷ以上１０ｋＷ以下とする。
上記紫外線キュア処理を施すことによって、上記第１応力初期膜５７の膜中のシリコン水素結合を低減することで、引張応力を有し、より緻密な第１応力膜５５となる。
【０１１４】
上記成膜条件で形成された第１応力膜５５は、膜中に水素を１２atomic％未満含む膜となり、上記１．６ＧＰａより大きく２．０ＧＰａ以下の大きな引張応力を持つ窒化シリコン膜となる。
例えば、上記第１応力膜５５は、１：１００に希釈した希フッ酸をエッチング種に用いたウエットエッチングに対するエッチングレートを０．２ｎｍ／ｍｉｎ以下程度に保つことができる。
【０１１５】
上記第１応力膜５５の膜中の水素濃度が１２atomic％以上であると、酸化シリコンのウエットエッチング液、例えば希フッ酸に対する十分なエッチング耐性を得ることができなくなる。したがって、第１応力膜５５の水素濃度は、１２atomic％未満とした。
【０１１６】
また、上記第１応力膜５５の膜厚が５ｎｍよりも薄いと引張応力のかかりが悪くなり、またエッチングレートが早くなる。上記第１応力膜５１の膜厚が３０ｎｍ以上になると、第１応力膜５５が強い引張応力（１．６ＧＰａより大きく２．０ＧＰａ以下）を有する膜であるため、その引張応力がいっそう強くなりすぎてクラックが生じやすくなる。したがって、第１応力膜５５の膜厚は、５ｎｍ以上３０ｎｍ未満とした。
【０１１７】
次に、図１１（４）に示すように、上記第１応力膜５５上に引張応力を有する第２応力膜を形成する。この第２応力膜は、通常、ＮＭＯＳトランジスタの場合には引張応力を有する、例えば窒化シリコン膜で形成されている。ここでは引張応力を有する場合について説明する。
上記引張応力を有する窒化シリコン膜からなる第２応力膜は、膜厚が例えば３０ｎｍ以上７０ｎｍ以下の範囲に形成されている。
例えば、下記に記載した成膜条件の一例を用いて成膜することにより、０．８ＧＰａ以上１．６ＧＰａ以下の引張応力を持つ窒化シリコン膜を形成することができる。
このような引張応力を持つ窒化シリコン膜は、膜密度が高い膜であるため、酸化シリコンをエッチングするときのエッチング種に対するエッチング耐性を有する膜となる。また、上記第１応力膜５５とこの第２応力膜５６とでは、上記第１応力膜５５が上記第２応力膜５６よりも酸化シリコンをエッチングするエッチング種に対するエッチング耐性が強い絶縁膜となる。
【０１１８】
上記第２応力膜は、以下のようにして形成される。
まず、上記第１応力膜５５上に、トランジスタのチャネル領域に応力を印加するための第２応力初期膜５８を形成する。
【０１１９】
上記第２応力初期膜５８の成膜条件の一例は、
原料ガスに、窒素（Ｎ2）、アンモニア（ＮＨ3）、モノシラン（ＳｉＨ4）を用いる。
それぞれのガス流量は、一例として、
窒素（Ｎ2）を５００ｃｍ3／ｍｉｎ以上２０００ｃｍ3／ｍｉｎ以下、
アンモニア（ＮＨ3）を５００ｃｍ3／ｍｉｎ以上１５００ｃｍ3／ｍｉｎ以下、
モノシラン（ＳｉＨ4）を５０ｃｍ3／ｍｉｎ以上３００ｃｍ3／ｍｉｎ以下とする。
成膜時の基板温度を２５０℃以上３５０℃以下とし、
成膜雰囲気の圧力を６６７Ｐａ以上２．０ｋＰａ以下とし、
ＲＦパワー（高周波）を５０Ｗ以上１５０Ｗ以下とし、
ＲＦパワー（低周波）を０Ｗとする。
【０１２０】
次に、図１２（５）に示すように、上記第２応力初期膜５８に紫外線キュア処理を施す。この紫外線キュア処理条件は、一例として、
枚葉式（２００ｍｍウエハ用）の紫外線キュア処理装置を用いる。
紫外線キュア処理の雰囲気をヘリウム（Ｈｅ）雰囲気、もしくは希ガス雰囲気とし、
ガス流量は、一例として、ヘリウム（Ｈｅ）を１０Ｌ／ｍｉｎ以上２０Ｌ／ｍｉｎ以下とする。
紫外線キュア処理時の基板温度を３５０℃以上４５０℃以下とする。ただし、第２応力初期膜５８の成膜条件が上記第１応力初期膜５７と同様の場合、第１応力初期膜５７の紫外線キュア温度よりも低い温度とする。
紫外線キュア処理の雰囲気の圧力を０．６７ｋＰａ以上１．３ｋＰａ以下とし、
紫外線ランプパワーを１ｋＷ以上１０ｋＷ以下とする。
上記紫外線キュア処理を施すことによって、上記第２応力初期膜５８の膜中のシリコン水素結合を低減することで、引張応力を有し、より緻密な第２応力膜５６となる。
第１応力初期膜５７に対する紫外線キュア処理よりも紫外線キュア温度を下げたことにより、第２応力膜５６の引張応力は第１応力膜５５よりも小さくなる。
【０１２１】
上記成膜条件で形成された第２応力膜５６は、膜中に水素を１２atomic％以上２５atomic％以下含む膜となり、上記０．８ＧＰａ以上１．６ＧＰａ以下の引張応力を持つ窒化シリコン膜となる。
例えば、上記第２応力膜５６は、１：１００に希釈した希フッ酸をエッチング種に用いたウエットエッチングに対するエッチングレートを０．３ｎｍ／ｍｉｎ以下程度に保つことができる。
【０１２２】
上記紫外線キュア処理は、その処理温度（基板温度）によって、窒化シリコン膜の引張応力値を制御することができる。上記の場合、処理温度を４５０℃以上５５０℃以下とすることで、１．６ＧＰａより大きく２．０ＧＰａ以下の引張応力を持つ窒化シリコン膜とすることができ、処理温度を３５０℃以上４５０℃以下とすることで０．８ＧＰａ以上１．６ＧＰａ以下の引張応力を持つ窒化シリコン膜とすることができる。このように、処理温度を調節することで、窒化シリコン膜の引張応力値を制御することができる。
【０１２３】
上記第２応力膜５６の膜中の水素濃度が２５atomic％よりも多いと、酸化シリコンのウエットエッチング液、例えば希フッ酸に対するエッチング耐性を得ることができず、上記第２応力膜５６の膜中の水素濃度が１２atomic％未満になると、第２応力膜５６としての膜厚では膜中の引張応力が強すぎて、クラックが発生しやすくなる。したがって、第２応力膜５６の水素濃度は、１２atomic％以上２５atomic％以下とした。
【０１２４】
また、上記第２応力膜５６の膜厚が３０ｎｍよりも薄いと第２応力膜５６としての引張応力では引張応力のかかりが悪くなる。上記第２応力膜５６の膜厚が７０ｎｍ以上になると、第２応力膜５６が有する引張応力（０．８ＧＰａ以上１．６ＧＰａ以下）であっても、引張応力が強すぎてクラックが発生しやすくなる。また、ゲート電極の高さが１００ｎｍ程度でることから、上記第１応力膜５５と第２応力膜５６とを合わせた膜厚が１００ｎｍ程度あれば十分である。これらのことを鑑みて、第２応力膜５６の膜厚は、３０ｎｍ以上７０ｎｍ以下とした。
上記条件により、上記第２応力膜５６（引張応力膜の場合）は、０．８ＧＰａ以上１．６ＧＰａ以下の引張応力を有する。
【０１２５】
したがって、上記第１応力膜５５および上記第２応力膜５６は上記ダミーゲートパターン４２および上記ダミーゲート絶縁膜４１をエッチングするときのエッチング種に対するエッチング耐性を有する膜で形成され、かつ上記第１応力膜５５は上記第２応力膜５６よりも上記エッチング種に対するエッチング耐性が強い絶縁膜で形成されることになる。
【０１２６】
次に、図１２（６）に示すように、上記第２応力膜５６上に、絶縁膜６１を形成する。この絶縁膜６１は、例えばＰＭＤ（プリメタルデポジション）膜と呼ばれるもので、例えば高密度プラズマ（ＨＤＰ）ＣＶＤにより製造された酸化シリコン膜やノンドープトシリケートガラス（ＳＡ−ＮＳＧ）などの酸化膜で形成される。
【０１２７】
次に、図１３（７）に示すように、上記ダミーゲートパターン４２のポリシリコンで形成されている部分の上部を露出する。例えば、上記ダミーゲートパターン４２のポリシリコン上に形成されている窒化シリコン膜４３、上記第１応力膜５５、第２応力膜５６、絶縁膜６１等を、例えば、化学的機械研磨（ＣＭＰ：Chemical Mechanical Polishing）によって除去し、上記ダミーゲートパターン４２のポリシリコンを露出させる。
上記化学的機械研磨では、まず、絶縁膜６１の表面が平坦化される。さらに、上記ダミーゲートパターン４２のポリシリコンで形成されている部分の上部が露出するまで、窒化シリコン膜４３、上記第１応力膜５５、第２応力膜５６、絶縁膜６１、サイドウォール絶縁膜２１の上部等を研磨する。
次いで、ドライエッチングによって、ポリシリコンで形成されているダミーゲートパターン４２（前記図１０（１）参照）を除去する。さらにウエットエッチングにより、ダミーゲート絶縁膜４１（前記図１０（１）参照）を除去する。このウエットエッチングでは、例えば希フッ酸（ＤＨＦ）を用いた。この場合、酸化シリコンからなる絶縁膜６１（前記図１２（６）参照）も除去される。
この結果、サイドウォール絶縁膜２１の内側にゲート電極形成溝２３が形成される。
上記ウエットエッチングのとき、第１応力膜５５および第２応力膜５６ともに、ウエットエッチング耐性を有する窒化シリコン膜で形成されてはいるが、第１応力膜５５のほうが第２応力膜５６よりもさらにウエットエッチング耐性が強いため、従来技術のように、サイドウォール絶縁膜２１の側壁の応力膜がエッチングされるようなことは起こらない。したがって、酸化シリコンを除去するウエットエッチング工程において、第１応力膜５５の膜減りが抑制でき、効果的にゲート電極形成溝２３の下部の半導体基板に形成されるチャネル領域に応力（ストレス）を印加することができるようになる。
【０１２８】
次に、図１３（８）に示すように、上記ゲート電極形成溝２３内の上記半導体基板１１上にゲート絶縁膜２４を介してゲート電極２５を形成する。
【０１２９】
上記ゲート絶縁膜２４は、例えば酸化シリコンよりも誘電率の高い高誘電率膜で形成される。例えば、ハフニウム（Ｈｆ）、ランタン（Ｌａ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｎ）、タンタル（Ｔａ）のうちから選択される１種の金属の金属酸化物、金属酸化珪化物、金属窒化酸化物、金属酸化窒化珪化物で形成される。その一例としては、酸化ハフニウム（ＨｆＯ2）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化ランタン（Ｌａ2Ｏ3）等の金属酸化物、窒化酸化ハフニウム（ＨｆＯＮ）、窒化酸化アルミニウム（ＡｌＯＮ）等の金属窒化酸化物、ハフニウムシリケート（ＨｆＳｉＯ）を一例とする金属酸化珪化物、窒化ハフニウムシリケート（ＨｆＳｉＯＮ）を一例とする金属酸化窒化珪化物等を用いることができる。
また、一例として、上記ゲート絶縁膜２４は、酸化シリコン膜、窒化シリコン膜等のシリコン系絶縁膜上に上記高誘電体絶縁膜を積層したものであってもよい。
【０１３０】
上記ゲート電極２５は、例えば、チタン（Ｔｉ）の他にルテニウム（Ｒｕ）、ハフニウム（Ｈｆ）、イリジウム（Ｉｒ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、ニッケル（Ｎｉ）等の金属またはこれらのシリコン化合物、導電性を有する窒素化合物等の金属化合物を用いる。また、ポリシリコンを用いることもできる。
また、ゲート絶縁膜２４とゲート電極２５との間に、窒化チタン、チタン等の密着層（図示せず）を形成してもよい。
【０１３１】
上記第４実施例の製造方法では、ゲート電極２５の側壁にサイドウォール絶縁膜２３を介して第１応力膜５５を形成し、さらにこの第１応力膜５５と同種の応力を有する第２応力膜５６を形成することから、上記第１応力膜５５、第２応力膜５６の応力をゲート電極２５下部の半導体基板１１に形成されるチャネル領域に印加することが可能になる。
例えば、半導体装置２がＰＭＯＳトランジスタの場合、上記第１応力膜５５、第２応力膜５６の応力が引張応力であれば、ＮＭＯＳトランジスタの移動度を向上させられる。
また、上記第１応力膜５５および上記第２応力膜５６は酸化シリコン膜をエッチングするときのエッチング種、例えば希フッ酸に対するエッチング耐性を有し、上記第１応力膜５５は上記第２応力膜５６よりも上記エッチング種に対するエッチング耐性が強い絶縁膜で形成されることから、上記ゲート電極形成溝２３を形成するときに酸化シリコン膜をエッチングするような場合、上記第１応力膜５５、第２応力膜５６がそのエッチングのエッチング種に対してエッチングされにくくなっている。しかも、第１応力膜５５が第２応力膜５６よりも上記エッチング種に対して強いエッチング耐性を有することから、第１応力膜５５、第２応力膜５６がエッチングされるとしても、第１応力膜５５が第２応力膜５６よりも多くエッチングされることはない。
したがって、ゲート電極２５の側壁に近い側には第１応力膜５５が残るので、ゲート電極２５下部の半導体基板１１に形成されるチャネル領域に第１応力膜５１の応力を確実に印加することが可能になる。
【０１３２】
よって、第１応力膜５５の膜減りが抑制できるため、効果的にトランジスタのチャネル領域に第１応力膜５５の応力を印加することができるので、トランジスタの移動度を確実に向上できるという利点がある。
【０１３３】
上記第４実施例の製造方法では、上記第１応力初期膜５７および第２応力初期膜５８を成膜するときの原料ガスのモノシランの代わりに、例えばジシラン（Ｓｉ2Ｈ6）、トリシラン（Ｓｉ3Ｈ8）等を用いることもできる。このように、モノシランの代わりに、ジシラン（Ｓｉ2Ｈ6）、トリシラン（Ｓｉ3Ｈ8）を用いても、上記製造方法と同様な効果を得ることができる。
【０１３４】
次に、本発明の半導体装置の製造方法に係る一実施の形態（第５実施例）を、図１４ないし図１８の製造工程断面図によって説明する。
【０１３５】
図１４（１）に示すように、半導体基板１１に素子形成領域１２が分離される素子分離領域１３を形成した後、半導体基板１１の素子形成領域１２上に、ダミーゲート絶縁膜４１を介してダミーゲートパターン４２を形成する。上記ダミーゲートパターン４２は、ポリシリコン膜で形成されていて、図示したように上部に窒化シリコン膜４３が形成されていてもよい。また、上記ダミーゲート絶縁膜４１は、酸化シリコン膜で形成されている。
【０１３６】
上記ダミーゲートパターン４２の両側の半導体基板１１には低濃度領域３１、３２が形成されている。この低濃度領域３１、３２は、エクステンション領域とも呼ばれるものである。上記低濃度領域３１、３２上の上記ダミーゲートパターン４２の側壁には、サイドウォール絶縁膜２１が形成されている。このサイドウォール絶縁膜２１は、窒化シリコン膜で形成されている。
さらに、上記ダミーゲートパターン４２の両側の半導体基板１１には上記低濃度領域３１、３２を介して、上記低濃度領域３１、３２よりも高濃度の高濃度領域３３、３４が形成されている。上記低濃度領域３１、３２および高濃度領域３３、３４でソース・ドレイン領域となる。
また、上記高濃度領域３３、３４の上部には、金属シリサイド層３５、３６が形成されている。上記金属シリサイド層３５、３６は、例えばコバルトシリサイド、ニッケルシリサイド、ニッケル白金シリサイド等で形成されている。
【０１３７】
次に、図１４（２）に示すように、上記ダミーゲートパターン４２、サイドウォール絶縁膜２１等を被覆するように、上記半導体基板１１上に、トランジスタのチャネル領域に応力を印加するための第１応力膜を形成する。この第１応力膜は、通常、ＮＭＯＳトランジスタの場合には引張応力を有する、例えば窒化シリコン膜で形成され、ＰＭＯＳトランジスタの場合には引張応力を有する、例えば窒化シリコン膜で形成される。以下、引張応力を有する場合について説明する。
上記引張応力を有する窒化シリコン膜からなる第１応力膜は、膜厚が例えば５ｎｍ以上３０ｎｍ未満の範囲に形成される。
例えば、下記に記載した成膜条件の一例を用いて成膜することにより、１．６ＧＰａより大きく２．０ＧＰａ以下の大きな引張応力を持つ窒化シリコン膜を形成する。
このような大きな引張応力を持つ窒化シリコン膜は、膜密度が高い膜であるため、酸化シリコンをエッチングするときのエッチング種に対するエッチング耐性を有する膜となる。
【０１３８】
上記第１応力膜は、以下のようにして形成される。
まず、上記ダミーゲートパターン４２、サイドウォール絶縁膜２１等を被覆するように、上記半導体基板１１上に、トランジスタのチャネル領域に応力を印加するための第１応力初期膜５７を形成する。
【０１３９】
上記第１応力初期膜５７の成膜条件の一例は、
原料ガスに、窒素（Ｎ2）、アンモニア（ＮＨ3）、モノシラン（ＳｉＨ4）を用いる。
それぞれのガス流量は、一例として、
窒素（Ｎ2）を５００ｃｍ3／ｍｉｎ以上２０００ｃｍ3／ｍｉｎ以下、
アンモニア（ＮＨ3）を５００ｃｍ3／ｍｉｎ以上１５００ｃｍ3／ｍｉｎ以下、
モノシラン（ＳｉＨ4）を５０ｃｍ3／ｍｉｎ以上３００ｃｍ3／ｍｉｎ以下とする。
成膜時の基板温度を２５０℃以上３５０℃以下とし、
成膜雰囲気の圧力を６６７Ｐａ以上２．０ｋＰａ以下とし、
ＲＦパワー（高周波）を５０Ｗ以上１５０Ｗ以下とし、
ＲＦパワー（低周波）を０Ｗとする。
【０１４０】
次に、図１５（３）に示すように、上記第１応力初期膜５７に紫外線キュア処理を施す。この紫外線キュア処理条件は、一例として、
枚葉式（２００ｍｍウエハ用）の紫外線キュア処理装置を用いる。
紫外線キュア処理の雰囲気をヘリウム（Ｈｅ）雰囲気、もしくは希ガス雰囲気とし、
ガス流量は、一例として、ヘリウム（Ｈｅ）を１０Ｌ／ｍｉｎ以上２０Ｌ／ｍｉｎ以下とする。
紫外線キュア処理時の基板温度を３５０℃以上４５０℃以下とする。
紫外線キュア処理の雰囲気の圧力を０．６７ｋＰａ以上１．３ｋＰａ以下とし、
紫外線ランプパワーを１ｋＷ以上１０ｋＷ以下とする。
上記紫外線キュア処理を施すことによって、上記第１応力初期膜５７の膜中のシリコン水素結合を低減することで、引張応力を有するようになる。
【０１４１】
次に、図１５（４）に示すように、上記第１応力初期膜５７に熱処理を施す。この熱処理条件は、一例として、熱処理雰囲気を窒素（Ｎ2）ガス雰囲気とし、
ガス流量は、一例として、
窒素（Ｎ2）を５０００ｃｍ3／ｍｉｎ以上２００００ｃｍ3／ｍｉｎ以下とする。
熱処理時の基板温度を４５０℃〜５５０℃とする。
上記熱処理を施すことによって、膜中の水素量が低減され、また、熱処理雰囲気中の窒素がシリコンのダングリングボンドに結合することで、より緻密な膜となり、引張応力が増し、第１応力初期膜５７は引張応力値が１．６ＧＰａより大きく２．０ＧＰａ以下を有する第１応力膜５５となる。
上記熱処理は、単に膜中に水素量を低減するだけならば、希ガスを用いてもよい。
この第１応力膜５５は、１：１００に希釈した希フッ酸をエッチング種に用いたウエットエッチングに対するエッチングレートを０．２ｎｍ／ｍｉｎ以下程度に保つことができる。
【０１４２】
また、上記第１応力膜５５の膜厚が５ｎｍよりも薄いと引張応力のかかりが悪くなり、またエッチングレートが早くなる。上記第１応力膜５１の膜厚が３０ｎｍ以上になると、第１応力膜５１が強い引張応力（１．６ＧＰａより大きく２．０ＧＰａ以下）を有する膜であるため、その引張応力がいっそう強くなりすぎて膜にクラックを生じやすくなる。したがって、第１応力膜５５の膜厚は、５ｎｍ以上３０ｎｍ未満とした。
【０１４３】
次に、図１６（５）に示すように、上記第１応力膜５５上に引張応力を有する第２応力膜を形成する。この第２応力膜は、通常、ＮＭＯＳトランジスタの場合には引張応力を有する、例えば窒化シリコン膜で形成されている。ここでは引張応力を有する場合について説明する。
上記引張応力を有する窒化シリコン膜からなる第２応力膜は、膜厚が例えば３０ｎｍ以上７０ｎｍ以下の範囲に形成されている。
例えば、下記に記載した成膜条件の一例を用いて成膜することにより、０．８ＧＰａ以上１．６ＧＰａ以下の引張応力を持つ窒化シリコン膜を形成することができる。
このような引張応力を持つ窒化シリコン膜は、膜密度が高い膜であるため、酸化シリコンをエッチングするときのエッチング種に対するエッチング耐性を有する膜となる。また、上記第１応力膜５５とこの第２応力膜とでは、上記第１応力膜５５が上記第２応力膜よりも酸化シリコンをエッチングするエッチング種に対するエッチング耐性が強い絶縁膜となる。
【０１４４】
上記第２応力膜は、以下のようにして形成される。
まず、上記第１応力膜５５上に、トランジスタのチャネル領域に応力を印加するための第２応力初期膜５８を形成する。
【０１４５】
上記第２応力初期膜５８の成膜条件の一例は、
原料ガスに、窒素（Ｎ2）、アンモニア（ＮＨ3）、モノシラン（ＳｉＨ4）を用いる。
それぞれのガス流量は、一例として、
窒素（Ｎ2）を５００ｃｍ3／ｍｉｎ以上２０００ｃｍ3／ｍｉｎ以下、
アンモニア（ＮＨ3）を５００ｃｍ3／ｍｉｎ以上１５００ｃｍ3／ｍｉｎ以下、
モノシラン（ＳｉＨ4）を５０ｃｍ3／ｍｉｎ以上３００ｃｍ3／ｍｉｎ以下とする。
成膜時の基板温度を２５０℃以上３５０℃以下とし、
成膜雰囲気の圧力を６６７Ｐａ以上２．０ｋＰａ以下とし、
ＲＦパワー（高周波）を５０Ｗ以上１５０Ｗ以下とし、
ＲＦパワー（低周波）を０Ｗとする。
【０１４６】
次に、図１６（６）に示すように、上記第１応力初期膜５７に紫外線キュア処理を施す。この紫外線キュア処理条件は、一例として、
枚葉式（２００ｍｍウエハ用）の紫外線キュア処理装置を用いる。
紫外線キュア処理の雰囲気をヘリウム（Ｈｅ）雰囲気、もしくは希ガス雰囲気とし、
ガス流量は、一例として、ヘリウム（Ｈｅ）を１０Ｌ／ｍｉｎ以上２０Ｌ／ｍｉｎ以下とする。
紫外線キュア処理時の基板温度を３５０℃以上４５０℃以下とする。ただし、第２応力初期膜５８の成膜条件が上記第１応力初期膜５７と同様の場合、第１応力初期膜５７の紫外線キュア温度よりも低い温度とする。
紫外線キュア処理の雰囲気の圧力を０．６７ｋＰａ以上１．３ｋＰａ以下とし、
紫外線ランプパワーを１ｋＷ以上１０ｋＷ以下とする。
上記紫外線キュア処理を施すことによって、上記第２応力初期膜５８の膜中のシリコン水素結合を低減することで、引張応力を有するようになり、より緻密な第２応力膜５６となる。
第１応力初期膜５７に対する紫外線キュア処理よりも紫外線キュア温度を下げたことにより、第２応力膜５６の引張応力は第１応力膜５５よりも小さくなる。
【０１４７】
上記成膜条件で形成された第２応力膜５６は、膜中に水素を１２atomic％以上２５atomic％以下含む膜となり、上記０．８ＧＰａ以上１．６ＧＰａ以下の引張応力を持つ窒化シリコン膜となる。
例えば、上記第２応力膜５６は、１：１００に希釈した希フッ酸をエッチング種に用いたウエットエッチングに対するエッチングレートを０．３ｎｍ／ｍｉｎ以下程度に保つことができる。
【０１４８】
上記第２応力膜５６の膜中の水素濃度が２５atomic％よりも多いと、酸化シリコンのウエットエッチング液、例えば希フッ酸に対するエッチング耐性を得ることができず、上記第２応力膜５６の膜中の水素濃度が１２atomic％未満になると、第２応力膜５６としての膜厚では膜中の引張応力が強すぎて、クラックが発生しやすくなる。したがって、第２応力膜５６の水素濃度は、１２atomic％以上２５atomic％以下とした。
【０１４９】
また、上記第２応力膜５６の膜厚が３０ｎｍよりも薄いと第２応力膜５６としての引張応力では引張応力のかかりが悪くなる。上記第２応力膜５６の膜厚が７０ｎｍ以上になると、第２応力膜５６が有する引張応力（０．８ＧＰａ以上１．６ＧＰａ以下）であっても、引張応力が強すぎてクラックが発生しやすくなる。また、ゲート電極の高さが１００ｎｍ程度でることから、上記第１応力膜５５と第２応力膜５６とを合わせた膜厚が１００ｎｍ程度あれば十分である。これらのことを鑑みて、第２応力膜５６の膜厚は、３０ｎｍ以上７０ｎｍ以下とした。
上記条件により、上記第２応力膜５６（引張膜の場合）は、０．８ＧＰａ以上１．６ＧＰａ以下の引張応力を有する。
【０１５０】
したがって、上記第１応力膜５５および上記第２応力膜５６は上記ダミーゲートパターン４２および上記ダミーゲート絶縁膜４１をエッチングするときのエッチング種に対するエッチング耐性を有する膜で形成され、かつ上記第１応力膜５５は上記第２応力膜５６よりも上記エッチング種に対するエッチング耐性が強い絶縁膜で形成されることになる。
【０１５１】
次に、図１７（７）に示すように、上記第２応力膜５６上に、絶縁膜６１を形成する。この絶縁膜６１は、例えばＰＭＤ（プリメタルデポジション）膜と呼ばれるもので、例えば高密度プラズマ（ＨＤＰ）ＣＶＤにより製造された酸化シリコン膜やノンドープトシリケートガラス（ＳＡ−ＮＳＧ）などの酸化膜で形成される。
【０１５２】
次に、図１７（８）に示すように、上記ダミーゲートパターン４２のポリシリコンで形成されている部分の上部を露出する。例えば、上記ダミーゲートパターン４２のポリシリコン上に形成されている窒化シリコン膜４３、上記第１応力膜５５、第２応力膜５６、絶縁膜６１等を、例えば、化学的機械研磨（ＣＭＰ：Chemical Mechanical Polishing）によって除去し、上記ダミーゲートパターン４２のポリシリコンを露出させる。
上記化学的機械研磨では、まず、絶縁膜６１の表面が平坦化される。さらに、上記ダミーゲートパターン４２のポリシリコンで形成されている部分の上部が露出するまで、窒化シリコン膜４３、上記第１応力膜５５、第２応力膜５６、絶縁膜６１、サイドウォール絶縁膜２１の上部等を研磨する。
次いで、ドライエッチングによって、ポリシリコンで形成されているダミーゲートパターン４２（前記図１４（１）参照）を除去する。さらにウエットエッチングにより、ダミーゲート絶縁膜４１（前記図１４（１）参照）を除去する。このウエットエッチングでは、例えば希フッ酸（ＤＨＦ）を用いた。この場合、酸化シリコンからなる絶縁膜６１（前記図１６（６）参照）も除去される。
この結果、サイドウォール絶縁膜２１の内側にゲート電極形成溝２３が形成される。
上記ウエットエッチングのとき、第１応力膜５５および第２応力膜５６ともに、ウエットエッチング耐性を有する窒化シリコン膜で形成されてはいるが、第１応力膜５５のほうが第２応力膜５６よりもさらにウエットエッチング耐性が強いため、従来技術のように、サイドウォール絶縁膜２１の側壁の応力膜がエッチングされるようなことは起こらない。したがって、酸化シリコンを除去するウエットエッチング工程において、第１応力膜５５の膜減りが抑制でき、効果的にゲート電極形成溝２３の下部の半導体基板に形成されるチャネル領域に応力（ストレス）を印加することができるようになる。
【０１５３】
次に、図１８（９）に示すように、上記ゲート電極形成溝２３内の上記半導体基板１１上にゲート絶縁膜２４を介してゲート電極２５を形成する。
【０１５４】
上記ゲート絶縁膜２４は、例えば酸化シリコンよりも誘電率の高い高誘電率膜で形成される。例えば、ハフニウム（Ｈｆ）、ランタン（Ｌａ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｎ）、タンタル（Ｔａ）のうちから選択される１種の金属の金属酸化物、金属酸化珪化物、金属窒化酸化物、金属酸化窒化珪化物で形成される。その一例としては、酸化ハフニウム（ＨｆＯ2）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化ランタン（Ｌａ2Ｏ3）等の金属酸化物、窒化酸化ハフニウム（ＨｆＯＮ）、窒化酸化アルミニウム（ＡｌＯＮ）等の金属窒化酸化物、ハフニウムシリケート（ＨｆＳｉＯ）を一例とする金属酸化珪化物、窒化ハフニウムシリケート（ＨｆＳｉＯＮ）を一例とする金属酸化窒化珪化物等を用いることができる。
また、一例として、上記ゲート絶縁膜２４は、酸化シリコン膜、窒化シリコン膜等のシリコン系絶縁膜上に上記高誘電体絶縁膜を積層したものであってもよい。
【０１５５】
上記ゲート電極２５は、例えば、チタン（Ｔｉ）の他にルテニウム（Ｒｕ）、ハフニウム（Ｈｆ）、イリジウム（Ｉｒ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、ニッケル（Ｎｉ）等の金属またはこれらのシリコン化合物、導電性を有する窒素化合物等の金属化合物を用いる。また、ポリシリコンを用いることもできる。
また、ゲート絶縁膜２４とゲート電極２５との間に、窒化チタン、チタン等の密着層（図示せず）を形成してもよい。
【０１５６】
上記第５実施例の製造方法では、ゲート電極２５の側壁にサイドウォール絶縁膜２３を介して第１応力膜５５を形成し、さらにこの第１応力膜５５と同種の応力を有する第２応力膜５６を形成することから、上記第１応力膜５５、第２応力膜５６の応力をゲート電極２５下部の半導体基板１１に形成されるチャネル領域に印加することが可能になる。
例えば、半導体装置２がＰＭＯＳトランジスタの場合、上記第１応力膜５５、第２応力膜５６の応力が引張応力であれば、ＮＭＯＳトランジスタの移動度を向上させられる。
また、上記第１応力膜５５および上記第２応力膜５６は酸化シリコン膜をエッチングするときのエッチング種、例えば希フッ酸に対するエッチング耐性を有し、上記第１応力膜５５は上記第２応力膜５６よりも上記エッチング種に対するエッチング耐性が強い絶縁膜で形成されることから、上記ゲート電極形成溝２３を形成するときに酸化シリコン膜をエッチングするような場合、上記第１応力膜５５、第２応力膜５６がそのエッチングのエッチング種に対してエッチングされにくくなっている。しかも、第１応力膜５５が第２応力膜５６よりも上記エッチング種に対して強いエッチング耐性を有することから、第１応力膜５５、第２応力膜５６がエッチングされるとしても、第１応力膜５５が第２応力膜５６よりも多くエッチングされることはない。
したがって、ゲート電極２５の側壁に近い側には第１応力膜５５が残るので、ゲート電極２５下部の半導体基板１１に形成されるチャネル領域に第１応力膜５１の応力を確実に印加することが可能になる。
【０１５７】
よって、第１応力膜５５の膜減りが抑制できるため、効果的にトランジスタのチャネル領域に第１応力膜５５の応力を印加することができるので、トランジスタの移動度を確実に向上できるという利点がある。
【０１５８】
上記第５実施例の製造方法では、上記第１応力初期膜５７および第２応力初期膜５８を成膜するときの原料ガスのモノシランの代わりに、例えばジシラン（Ｓｉ2Ｈ6）、トリシラン（Ｓｉ3Ｈ8）等を用いることもできる。このように、モノシランの代わりに、ジシラン（Ｓｉ2Ｈ6）、トリシラン（Ｓｉ3Ｈ8）を用いても、上記製造方法と同様な効果を得ることができる。
【０１５９】
次に、本発明の半導体装置の製造方法に係る一実施の形態（第６実施例）を説明する。 この第６実施例の製造方法は、前記第４実施例の製造方法において、第１応力膜５５を形成した後、熱処理を行う方法である。この熱処理以外は、前記第４実施例の製造方法と同様である。
【０１６０】
第６実施例における熱処理条件は、一例として、熱処理雰囲気を窒素（Ｎ2）ガス雰囲気とし、
ガス流量は、一例として、
窒素（Ｎ2）を５０００ｃｍ3／ｍｉｎ以上２００００ｃｍ3／ｍｉｎ以下とし、
熱処理時の基板温度を４５０℃〜５５０℃とする。
上記熱処理を施すことによって、第１応力膜５５の膜中の水素量が低減されることで、より緻密な膜となり、引張応力が増し、第１応力膜５５はより引張応力値が強い膜となる。
上記熱処理は、希ガスを用いてもよい。
また、この熱処理では、第１応力膜５５の引張応力値が強すぎないようにすることが必要である。先に述べたように、第１応力膜５５の引張応力が２．０ＧＰａを超えるようになると、膜中にクラックが発生する原因になる。このため、第１応力膜５５の引張応力値が２．０ＧＰａ以下になるようにする。
この熱処理によって、第１応力膜５５は、１：１００に希釈した希フッ酸をエッチング種に用いたウエットエッチングに対するエッチングレートを０．２ｎｍ／ｍｉｎ以下程度に保つことができる。
【０１６１】
また、第６実施例の製造方法でも、前記第４実施例の製造方法と同様な作用、効果を得ることができる。
【０１６２】
上記製造方法の各実施例では、上記第１応力膜５１、第２応力膜５２は、通常の化学気相成長装置（ＣＶＤ装置）を用いて成膜される。その型式は、何であってもよく、例えば枚葉式でもバッチ式でもよく、またプラズマＣＶＤ装置であっても、熱ＣＶＤ装置であってもよい。例えば、平行平板型のプラズマＣＶＤ装置を用いる。
上記熱処理には、既知の熱処理装置を用いることができる。この熱処理は、上記ＣＶＤ装置内の基板加熱装置を用いて行うこともできる。この場合、成膜と熱処理をｉｎ−ｓｉｔｕで連続してできるという利点がある。
また、上記紫外線キュア照射には、既知の紫外線キュア装置を用いることができる。
【０１６３】
上記説明では、半導体基板１１としてシリコン基板を用いた場合について説明したが、本発明では、ＳＯＩ（Silicon on insulator）基板のシリコン層に本発明の半導体装置が形成される場合にも適用できる。この場合には、ＳＯＩ（Silicon on insulator）基板のシリコン層が半導体基板と同様になる。
【図面の簡単な説明】
【０１６４】
【図１】本発明の半導体装置に係る一実施の形態（第１実施例）を示した概略構成断面図である。
【図２】本発明の半導体装置に係る一実施の形態（第２実施例）を示した概略構成断面図である。
【図３】本発明の半導体装置の製造方法に係る一実施の形態（第１実施例）を示した製造工程断面図である。
【図４】本発明の半導体装置の製造方法に係る一実施の形態（第１実施例）を示した製造工程断面図である。
【図５】本発明の半導体装置の製造方法に係る一実施の形態（第１実施例）を示した製造工程断面図である。
【図６】本発明の半導体装置の製造方法に係る一実施の形態（第２実施例）を示した製造工程断面図である。
【図７】本発明の半導体装置の製造方法に係る一実施の形態（第２実施例）を示した製造工程断面図である。
【図８】本発明の半導体装置の製造方法に係る一実施の形態（第２実施例）を示した製造工程断面図である。
【図９】本発明の半導体装置の製造方法に係る一実施の形態（第２実施例）を示した製造工程断面図である。
【図１０】本発明の半導体装置の製造方法に係る一実施の形態（第４実施例）を示した製造工程断面図である。
【図１１】本発明の半導体装置の製造方法に係る一実施の形態（第４実施例）を示した製造工程断面図である。
【図１２】本発明の半導体装置の製造方法に係る一実施の形態（第４実施例）を示した製造工程断面図である。
【図１３】本発明の半導体装置の製造方法に係る一実施の形態（第４実施例）を示した製造工程断面図である。
【図１４】本発明の半導体装置の製造方法に係る一実施の形態（第５実施例）を示した製造工程断面図である。
【図１５】本発明の半導体装置の製造方法に係る一実施の形態（第５実施例）を示した製造工程断面図である。
【図１６】本発明の半導体装置の製造方法に係る一実施の形態（第５実施例）を示した製造工程断面図である。
【図１７】本発明の半導体装置の製造方法に係る一実施の形態（第５実施例）を示した製造工程断面図である。
【図１８】本発明の半導体装置の製造方法に係る一実施の形態（第５実施例）を示した製造工程断面図である。
【図１９】従来技術の製造方法の一例を示した製造工程断面図である。
【図２０】課題を示した電子顕微鏡写真である。
【符号の説明】
【０１６５】
１…半導体装置、１１…半導体基板、２１…サイドウォール絶縁膜、２３…ゲート電極形成溝、２４…ゲート絶縁膜、２５…ゲート電極、５１…第１応力膜、５２…第２応力膜
【特許請求の範囲】
【請求項１】
半導体基板上にゲート電極形成溝が形成されたサイドウォール絶縁膜と、
前記ゲート電極形成溝内の前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の両側の前記半導体基板に形成されたソース・ドレイン領域と、
前記ゲート電極の側壁に前記サイドウォール絶縁膜を介して前記半導体基板上に形成されていて応力を有する第１応力膜と、
前記第１応力膜の外側の前記半導体基板上に形成されていて前記第１応力膜と同種の応力を有する第２応力膜とを有し、
前記第１応力膜および前記第２応力膜は酸化シリコン膜をエッチングするときのエッチング種に対するエッチング耐性を有し、
前記第１応力膜は前記第２応力膜よりも前記エッチング種に対するエッチング耐性が強い
半導体装置。
【請求項２】
前記第１応力膜および前記第２応力膜は窒化シリコン膜からなり、
前記第１応力膜は前記第２応力膜よりも膜密度が高い
請求項１記載の半導体装置。
【請求項３】
前記第１応力膜および前記第２応力膜は、圧縮応力を有し、炭素を含む窒化シリコン膜で形成され、
前記第１応力膜は膜中に炭素が６atomic％以上８atomic％以下含まれ、
前記第２応力膜は膜中に炭素が１atomic％以上６atomic％未満含まれる
請求項１記載の半導体装置。
【請求項４】
前記第１応力膜および前記第２応力膜は、引張応力を有し、水素を含む窒化シリコン膜で形成され
前記第１応力膜は膜中に水素が１２atomic％未満含まれ、
前記第２応力膜は膜中に水素が１２atomic％以上２５atomic％以下含まれる
請求項１記載の半導体装置。
【請求項５】
半導体基板上にダミーゲート絶縁膜を介してダミーゲートパターンを形成する工程と、
前記ダミーゲートパターンの側壁にサイドウォール絶縁膜を形成する工程と、
前記ダミーゲートパターンの両側の前記半導体基板にソース・ドレイン領域を形成する工程と、
前記ダミーゲートパターンおよび前記サイドウォール絶縁膜を被覆する前記ダミーゲート絶縁膜下部の前記半導体基板に応力を印加する第１応力膜および第２応力膜を積層して前記半導体基板上に形成する工程と、
前記ダミーゲートパターン上の前記第１応力膜および第２応力膜を除去して前記ダミーゲートパターン上部を露出させる工程と、
前記ダミーゲートパターンおよび前記ダミーゲート絶縁膜を除去してゲート電極形成溝を形成する工程と、
前記ゲート電極形成溝内の前記半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程を有し、
前記第１応力膜および前記第２応力膜は前記ダミーゲートパターンおよび前記ダミーゲート絶縁膜をエッチングするときのエッチング種に対するエッチング耐性を有する膜で形成され、
かつ前記第１応力膜は前記第２応力膜よりも前記エッチング種に対するエッチング耐性が強い絶縁膜で形成される
半導体装置の製造方法。
【請求項６】
前記第１応力膜および前記第２応力膜は炭素を含む圧縮応力を有する窒化シリコン膜で形成され、
前記第１応力膜は膜中に炭素が６atomic％以上８atomic％以下含まれ、
前記第２応力膜は膜中に炭素が１atomic％以上６atomic％未満含まれる
請求項５記載の半導体装置の製造方法。
【請求項７】
前記第１応力膜および前記第２応力膜は水素を含む引張応力を有する窒化シリコン膜で形成され
前記第１応力膜は膜中に水素が１２atomic％未満含まれ、
前記第２応力膜は膜中に水素が１２atomic％以上２５atomic％以下含まれる
請求項５記載の半導体装置の製造方法。
【請求項８】
前記第１応力膜の形成工程は、
前記第１応力膜を、圧縮応力を有する窒化シリコン膜で成膜した後、熱処理して圧縮応力を増す
請求項５記載の半導体装置の製造方法。
【請求項９】
前記第１応力膜の形成工程は、
前記第１応力膜を、窒化シリコン膜で成膜した後、紫外線キュア処理して引張応力を調節する
請求項５記載の半導体装置の製造方法。
【請求項１０】
前記第１応力膜の形成工程は、
前記第１応力膜を、引張応力を有する窒化シリコン膜で成膜した後、熱処理して引張応力を増す
請求項５記載の半導体装置の製造方法。
【請求項１】
半導体基板上にゲート電極形成溝が形成されたサイドウォール絶縁膜と、
前記ゲート電極形成溝内の前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の両側の前記半導体基板に形成されたソース・ドレイン領域と、
前記ゲート電極の側壁に前記サイドウォール絶縁膜を介して前記半導体基板上に形成されていて応力を有する第１応力膜と、
前記第１応力膜の外側の前記半導体基板上に形成されていて前記第１応力膜と同種の応力を有する第２応力膜とを有し、
前記第１応力膜および前記第２応力膜は酸化シリコン膜をエッチングするときのエッチング種に対するエッチング耐性を有し、
前記第１応力膜は前記第２応力膜よりも前記エッチング種に対するエッチング耐性が強い
半導体装置。
【請求項２】
前記第１応力膜および前記第２応力膜は窒化シリコン膜からなり、
前記第１応力膜は前記第２応力膜よりも膜密度が高い
請求項１記載の半導体装置。
【請求項３】
前記第１応力膜および前記第２応力膜は、圧縮応力を有し、炭素を含む窒化シリコン膜で形成され、
前記第１応力膜は膜中に炭素が６atomic％以上８atomic％以下含まれ、
前記第２応力膜は膜中に炭素が１atomic％以上６atomic％未満含まれる
請求項１記載の半導体装置。
【請求項４】
前記第１応力膜および前記第２応力膜は、引張応力を有し、水素を含む窒化シリコン膜で形成され
前記第１応力膜は膜中に水素が１２atomic％未満含まれ、
前記第２応力膜は膜中に水素が１２atomic％以上２５atomic％以下含まれる
請求項１記載の半導体装置。
【請求項５】
半導体基板上にダミーゲート絶縁膜を介してダミーゲートパターンを形成する工程と、
前記ダミーゲートパターンの側壁にサイドウォール絶縁膜を形成する工程と、
前記ダミーゲートパターンの両側の前記半導体基板にソース・ドレイン領域を形成する工程と、
前記ダミーゲートパターンおよび前記サイドウォール絶縁膜を被覆する前記ダミーゲート絶縁膜下部の前記半導体基板に応力を印加する第１応力膜および第２応力膜を積層して前記半導体基板上に形成する工程と、
前記ダミーゲートパターン上の前記第１応力膜および第２応力膜を除去して前記ダミーゲートパターン上部を露出させる工程と、
前記ダミーゲートパターンおよび前記ダミーゲート絶縁膜を除去してゲート電極形成溝を形成する工程と、
前記ゲート電極形成溝内の前記半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程を有し、
前記第１応力膜および前記第２応力膜は前記ダミーゲートパターンおよび前記ダミーゲート絶縁膜をエッチングするときのエッチング種に対するエッチング耐性を有する膜で形成され、
かつ前記第１応力膜は前記第２応力膜よりも前記エッチング種に対するエッチング耐性が強い絶縁膜で形成される
半導体装置の製造方法。
【請求項６】
前記第１応力膜および前記第２応力膜は炭素を含む圧縮応力を有する窒化シリコン膜で形成され、
前記第１応力膜は膜中に炭素が６atomic％以上８atomic％以下含まれ、
前記第２応力膜は膜中に炭素が１atomic％以上６atomic％未満含まれる
請求項５記載の半導体装置の製造方法。
【請求項７】
前記第１応力膜および前記第２応力膜は水素を含む引張応力を有する窒化シリコン膜で形成され
前記第１応力膜は膜中に水素が１２atomic％未満含まれ、
前記第２応力膜は膜中に水素が１２atomic％以上２５atomic％以下含まれる
請求項５記載の半導体装置の製造方法。
【請求項８】
前記第１応力膜の形成工程は、
前記第１応力膜を、圧縮応力を有する窒化シリコン膜で成膜した後、熱処理して圧縮応力を増す
請求項５記載の半導体装置の製造方法。
【請求項９】
前記第１応力膜の形成工程は、
前記第１応力膜を、窒化シリコン膜で成膜した後、紫外線キュア処理して引張応力を調節する
請求項５記載の半導体装置の製造方法。
【請求項１０】
前記第１応力膜の形成工程は、
前記第１応力膜を、引張応力を有する窒化シリコン膜で成膜した後、熱処理して引張応力を増す
請求項５記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２００９−２１８２６６（Ｐ２００９−２１８２６６Ａ）
【公開日】平成２１年９月２４日（２００９．９．２４）
【国際特許分類】
【出願番号】特願２００８−５７７４６（Ｐ２００８−５７７４６）
【出願日】平成２０年３月７日（２００８．３．７）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２１年９月２４日（２００９．９．２４）
【国際特許分類】
【出願日】平成２０年３月７日（２００８．３．７）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]